KR870001728B1 - 마이크로 프로세서의 런 어웨이(Run away) 방지방법 및 장치 - Google Patents

마이크로 프로세서의 런 어웨이(Run away) 방지방법 및 장치 Download PDF

Info

Publication number
KR870001728B1
KR870001728B1 KR1019840008364A KR840008364A KR870001728B1 KR 870001728 B1 KR870001728 B1 KR 870001728B1 KR 1019840008364 A KR1019840008364 A KR 1019840008364A KR 840008364 A KR840008364 A KR 840008364A KR 870001728 B1 KR870001728 B1 KR 870001728B1
Authority
KR
South Korea
Prior art keywords
microprocessor
routine
run away
runaway
control
Prior art date
Application number
KR1019840008364A
Other languages
English (en)
Other versions
KR860005266A (ko
Inventor
박경민
Original Assignee
주식회사 금성사
허신구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 허신구 filed Critical 주식회사 금성사
Priority to KR1019840008364A priority Critical patent/KR870001728B1/ko
Publication of KR860005266A publication Critical patent/KR860005266A/ko
Application granted granted Critical
Publication of KR870001728B1 publication Critical patent/KR870001728B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0796Safety measures, i.e. ensuring safe condition in the event of error, e.g. for controlling element
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)

Abstract

내용 없음.

Description

마이크로 프로세서의 런 어웨이(Run away) 방지방법 및 장치
제1도는 본 발명의 마이크로 프로세서의 상세한 블록도.
제2도는 본 발명의 마이크로 프로세서에 접속된 구형과 확인부와 파워소자 구동부의 회로도.
제3도는 마이크로 프로세서가 정상상태일때 제2도의 각부 파형도.
제4도는 마이크로 프로세서가 런 어웨이 일때의 각부 파형도.
제5도는 본 발명의 전체계통의 흐름도(flow chart).
제6도는 본 발명의 런 어웨이 상태변환 루틴 흐름도.
제7도는 본 발명의 각종 검사계의 인터럽트 루틴 흐름도.
제8도는 제7도의 과정에서 런 어웨이 확인 및 런 어웨이 포트 지정의 루틴의 흐름도.
* 도면의 주요부분에 대한 부호의 설명
1 : 마이크로 프로세서 2 : 구형파 확인부
3 : 파워소자구동부 4 : 디스플레이구동부
5 : 키입력부 10 : 제어부
11 : 키이제어부 12 : 디스플레이 제어부
13 : 레지스터 14 : 릴레이 구동신호 발생부
15 : 런 어웨이 신호 제어부 16 : 플래그상태 변환부
17 : 런 어웨이 신호 검출부 RAM : 램
ROM : 롬
본 발명은 마이크로 프로세서로 제어되는 모든 전기 및 전자 기기에서 동작중 내, 외부적 요인에 의해 마이크로 프로세서가 런 어웨이 되었을 경우 기기의 파손이나 오동작에 의한 제어 잘못에 의해 인명 또는 재산피해의 위험요소 등을 제거하려는 마이크로 프로세서의 런 어웨이 방지 회로에 관한 것이다.
마이크로 프로세서는 근자에 이르러서는 상당한 활용성을 가지고 있다.
일예로, 가정내에서 사람이 부재시에 가전기기, 난방기기, 전자기기 등 여러가지 종류의 생활기기의 자동 제어를 위한 두뇌로서 이용되고 있으나, 만약 마이크로 프로세서가 어떠한 이유(열적, 외부적 요인 등에 의한 전기적 쇼크, 또는 서지)로 해서 런 어웨이(오동작, 폭주, 시스템계의 혼란)를 일으켰을때는 이로 제어되는 생활기기의 오동작, 파손 등을 일으키므로 불의의 손해를 입을 수 있는 것이었다.
그러므로, 종래에는 파워래치 시스템(Power latch system)이라하여 많은 경비를 들여서 상기와 같은 문제점을 해소하려 하였으나 이 또한 고가의 경비는 물론, 그 신뢰성면에서 바람직하지 못한 결점을 가지고 있었다.
본 발명은 종래의 이러한 문제점을 해결하고자 한 것으로서, 이는 마이크로 프로세서 개발시 자기진단 방식의 프로그램을 내장시키고, 이로인해 제어되는 가전기기 등의 전력차단을 자동으로 차단시키는 회로를 구비하므로서 이러한 제어계의 신뢰성 향상은 물론 불의의 손해를 끼치지 않도록 한 것에 목적이 있는 것이다.
이를 첨부도면에 의해 상세히 설명하면 다음과 같다.
제1도는 본 발명의 마이크로 프로세서의 상세한 블록도로서, 이는 키이제어부(11)에 의한 제어되는 제어부(10)와 이를 표시하게 하는 디스플레이브(12)를 가지며, 동작을 수행할때 꼭 처리되어야만 할 프로그램의 루틴을 저장시킨 롬(ROM)과 런어웨이 플래그 상태 변환부(16)(플래그 상태 변환용 루틴)에 의해 프로그램루틴을 저장하는 롬(ROM) 및, 워드를 임시 저장하는 레지스터(13) 그리고 릴레이 구동신호 발생부(14)를 구성하여 이를 제어하는 제어부(10)에 연결하고, 이 제어부(10)에 의해 제어되는 런 어웨이 검출부(17)와 런 어웨이 신호제어부(15)(런 어웨이 확인 및 포드지정 프로그램 루틴) 및 플래그상태 변환부(16)를 연결하여서 된 마이크로 프로세서(1)의 구성을 나타낸 것으로서, 상기 릴레이 구동신호발생부(14)의 전력제어포트(PP)에 파워소자 구동단(3)을 접속하며 상기 런 어웨이 신호제어부(15)의 런 어웨이 검출포트(RP)에 구형파 확인부(2)를 연결한 것이다. 그리고 제2도는 상기 프로세서(1)에 제어되는 가전기기 등의 부하(RL)와의 사이에 구형파 확인부(2)와 파워소자 구동부(3)를 구성시킨 일예를 예시한 것이다.
상기에서 마이크로 프로세서(1)내 런 어웨이 신호 제어부(14)의 런 어웨이 검출단(RP)에 직류 차단용 콘덴서(C2)와 다이오드(D1), 저항(R1, R2, R3) 및 스위칭용 트랜지스터(T3)로 구성한 구형파 확인부(2)를 연결하고, 마이크로 프로세서(1)내 릴레이 구동신호 발생부(14)의 전력제어단(RP)에 접속한 파워소자 구동부(3)는 상기 트랜지스터(T3)의 출력단에 접속된 트랜지스터(T1)와 트랜지스터(T2) 및 저항(R4, R5, R6, R7) 그리고 콘덴서(C1)로 구성되었고, 이 파워소자 구동부(3)의 출력이 부하(RL)의 입력라인 제어용 릴레이부(RY)에 연결된 구성이다.
한편, 마이크로 프로세서(1)의 자기 진단 방식의 프로그램은 다음과 같다.
마이크로 프로세서(1)의 전체적인 프로그램을 수행하는데는 그 순서에 입각하여 진행되며, 여기서 꼭 수행되지 않으면 안되는 루틴이 있다.
이러한 루틴의 전후에 제5도와 같이 인터럽트 처리용 런 어웨이 플래그 상태 변환용 루틴(제6도의 흐름도와 같이)을 삽입한다.
그리고, 상기 제9도의 런 어웨이 플래그 상태 변환용 루틴에서 근거하여 각종 시간 체크 및 기능체크 및 런 어웨이 확인 및 포트지정 프로그램 루틴을 제7도와 같이 프로그램하고 제7도 중의 런 어웨이 확인 및 포트지정 프로그램 푸틴을 제8도와 같이 구성한다.
이와 같은 구성으로 된 본 발명의 동작 및 작용효과를 설명하면 다음과 같다.
제5도와 같이 마이크로 프로세서(1)의 제어개에서 지시된 내용이 처리되는 과정에서 이들중 처리되지 않으면 안될 프로그램 루틴의 각 길목마다 제6도와 같이 런 어웨이 플래그 상태 변환 루틴을 두어 일정시간(1초)마다 수행하면서 런 어웨이 플래그 상태변화("1→0","0→1")시키며 지나가고, 역시 일정시간(1/60초 또는 1/50초)마다 수행되는 인터랩루틴(제7도)내에 각 런 어웨이 플래그 확인 및 런 어웨이 포트신호 제어루틴(제8도)를 두어 플래그 상태를 체크한다.
체크방법은 제8도에 나타난 바와 같이 각 런 어웨이 플래그 상태가 모두 세트("1")일때는 런 어웨이 포트(RP)를 통하여 논리 high를 출력케하고, 모두 리세트("0")일때는 런 어웨이 포트를 통하여 논리 Low를 출력케 제어한다. 또, 이들의 논리가 서로 다를때는 런 어웨이 포트를 제어하지 않고 건너뛴다.
즉, 여기서는 1번 플래그 어드레서 지정한후 이 플래그의 디지트가 1 또는 0인가 판단하고, 또 2번 플래그 어드레스로, 또 3-n번 플래그 어드레스로 계속 처리되는 과정이 이루어지며, 여기서 최종번 플래그단에 신호를 논리 high로 또는 Low로 출력하라는 지령을 주게 된다. 또, 상기 제7도의 계통에 따라서는 출력포트, 디스플레이, 각종 제어기기용 기능체크, 런 어웨이 플래그 확인 및 런 어웨이 포트 신호 제어 루틴이 순서적으로 행해지며 이는 1/60초 또는 1/50초마다 수행되어지는 인터럽트 루틴인 것이다.
그러므로, 상기 제7도의 과정에서 나타나는 각종 플래그 검사 출력은 최종적으로 제2도의 마이크로 프로세서(1)의 런 어웨이 검출단(RP)으로 출력을 발생시키고 이에 따라 구형파 확인부(2)가 제어되는 것이다.
한편, 마이크로 프로세서(1)의 전력제어포트(PP)에 논리 high를 출력하여 전기 및 전자기기의 동작을 실행중에 있을때 런 어웨이 포트(RP)를 통해 일정한 시간마다 논리 high, Low를 계속하여 출력하면, 제3도의 각부파형도에서 예시된 것처럼 상기 런 어웨이 포트(RP)에서 일정주기를 가지는 구형파를(b)와 같이 출력한다.
(R=R1(T3가 포화시), R=R1+R2(T3가 오프시) C=C2)
컨덴서(C2) 방전시는, 다이오드(D1)에 의해 -24V -0.7V=-24.7V로 순간적으로 떨어졌다가 복귀한다.
또 한편, 마이크로 프로세서(1)가 비정상적인 런 어웨이 상태가 발생하였을시는 제3(b)도와 같이 런어웨이 포트(RP) 출력논리가 계속 high로 되므로 B점의 전위는 구형파 확인부(2)의 컨덴서(C2)로 차단되고, 트랜지스터(T3)는 오프된다.
그러므로, 파워소자 구동부(3)의 컨덴서(C1)는 이의 방전에 의해 전위가 상승해서 트랜지스터(T1)를 오프시킨다. 상기 트랜지스터(T1)의 오프로 트랜지스터(T2)도 오프, 릴레이부(RY)오프로 부하(RL)의 전원이 차단되므로 마이크로 프로세서(1)의 오동작에 의한 피해를 방지하게 된다.
또, 상기 예시된 상태방정식에 의해 트랜지스터(T1)의 오프 전위 상승 시간을 약 5초로 하므로서 마이크로 프로세서(1)가 런 어웨이 상태로 된후 약 3초가 지난후에 부하(RL)의 파워스위처가 오프되도록 하였다.
이러한 본 발명은 마이크로 프로세서를 이용한 가전, 전자기기 등의 제어장치에 있어서 상기 마이크로프로세서 자체의 오동작, 런 어웨이 상태시에 제어계가 오조작이 진행되어 가전, 전자기기 등의 파손이나 인명, 재산 등의 피해를 볼 수도 있는 폐단을 마이크로 프로세서의 자기 진단용 프로그램과 제어회로에 의해 간단히 해소시키므로써 이러한 장치의 신뢰성을 크게 향상시키면서도 그 이용가치가 증대된 유익한 특징이 있는 것이다.

Claims (2)

  1. 마이크로 프로세서(1)로서 가전기기 등의 부하(RL)를 제어하는 방법에 있어서, 마이크로 프로세서(1)에 처리과정중 수행되지 않으면 안되는 루틴의 전후에 플래그상태 변환 루틴을 최초루틴, 시간계수와 검사루틴, 여러가지 플래그 처리루틴 및 마이크로 프로세서와 연결된 모든 기기 제어루틴 사이에 삽입하여 일정 시간마다 플래그 상태를 변환시키고, 런 어웨이 확인루틴으로 플래그 상태를 검출하여 마이크로 프로세서가 비정상적일때 메인파워를 차단시켜서 기기를 보호할 수 있게 한 마이크로 프로세서의 런 어웨이 방지 방법.
  2. 마이크로 프로세서(1)의 전력 제어포트(PP)에 트랜지스터(T1, T2)와 콘덴서(C1) 및 저항(R4-R7)을 구성한 파워소자 구동부(3)를 연결하며, 런 어웨의 포트(RP)에 트랜지스터(T3)와 저항(R1-R3)과 콘덴서(C2) 및 다이오드(D1)를 구성한 구형파 확인부(2)를 연결하여서 마이크로 프로세서가 비정상적일때 런 어웨이 검출루틴에 발생된 제어신호에 의해 전원 제어용 릴레이(RY)를 제어하도록 연결 구성된 것을 특징으로 하는 마이크로 프로세서의 런어웨이 방지장치.
KR1019840008364A 1984-12-26 1984-12-26 마이크로 프로세서의 런 어웨이(Run away) 방지방법 및 장치 KR870001728B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019840008364A KR870001728B1 (ko) 1984-12-26 1984-12-26 마이크로 프로세서의 런 어웨이(Run away) 방지방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019840008364A KR870001728B1 (ko) 1984-12-26 1984-12-26 마이크로 프로세서의 런 어웨이(Run away) 방지방법 및 장치

Publications (2)

Publication Number Publication Date
KR860005266A KR860005266A (ko) 1986-07-21
KR870001728B1 true KR870001728B1 (ko) 1987-09-25

Family

ID=19236844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840008364A KR870001728B1 (ko) 1984-12-26 1984-12-26 마이크로 프로세서의 런 어웨이(Run away) 방지방법 및 장치

Country Status (1)

Country Link
KR (1) KR870001728B1 (ko)

Also Published As

Publication number Publication date
KR860005266A (ko) 1986-07-21

Similar Documents

Publication Publication Date Title
US5895989A (en) Power supply unit and connector connection failure detection method
KR100347681B1 (ko) 차량에있어서의부하의조작장치
JPH0614281B2 (ja) プログラマブル制御装置用の入力/出力回路
US4432030A (en) Short circuit protection system
US4996625A (en) Power source unit for image recording apparatus
KR870001728B1 (ko) 마이크로 프로세서의 런 어웨이(Run away) 방지방법 및 장치
KR880701029A (ko) 전기회로 보호장치 및 방법
EP4206697A1 (en) Self-locking and detection circuit and apparatus, and control method
JPS6110340A (ja) プログラマブル制御装置の入力/出力装置に用いられる情報交換方法、入力/出力モジュール、およびモジュール用回路
CA1160753A (en) Microprocessor watchdog system
CA2189685A1 (en) Control powered overload relay
EP0750112A2 (en) Tamper-resistant circuit and engine control system
CA2033951A1 (en) Microcontroller controlled static input protection
JPS6479841A (en) Abnormality monitoring device for microcomputer
JP3153220B2 (ja) 電源制御方式
KR930003181Y1 (ko) 전열기구의 오동작 방지 보호 회로
US11507042B2 (en) High current and power limiting circuit for I/O modules with internal output power support
JPS58190621A (ja) 電磁弁の制御装置
KR920008889Y1 (ko) 전자레인지의 접지불량 감지회로
KR940007687Y1 (ko) 콘트롤러의 안전장치
JPH0613927B2 (ja) 石油スト−ブの電磁ポンプ制御装置
JPH0319007A (ja) 電源装置
JPH04291634A (ja) マイコンの故障検知回路
JPS6119332Y2 (ko)
KR100256316B1 (ko) 세탁기의자기진단장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19951226

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee