KR870000774Y1 - 패턴 발생장치 - Google Patents

Abstract

내용 없음.

Description

패턴 발생장치

제 1도는 종래의 패턴 발생장치의 개략을 도시하는 블럭도.

제 2도는 본 고안의 한 실시에 의한 패턴 발생장치의 개략을 도시하는 블럭도.

* 도면의 주요부분에 대한 부호의 설명

11 : 패턴 발생장치 12 : 패턴

13 : 메모리 맵 14 : 기억수단

15 : 회로 15a : 오프셋트 테이블

15b : 가산기 S1 : 슬라이스 코드

S2 : 캐릭터 코드

본 고안은 한자 등의 패턴을 도트패턴으로서 CRT(음극선관)나 프린터에 표시하기 위한 패턴발생장치에 관한 것으로서, 특히 패턴을 고밀도로 기억장치 내에 수납될 수 있도록 하여 기억장치의 이용효율을 높인 패턴표시장치에 관한 것이다.

종래의 패턴 발생장치로서는 예를 들면 제 1도에 도시하는 바와 같은 것이 있다. 본 패턴 발생장치(1)는 한자 등의 문자패턴(2)을 24행 24열의 행렬표시의 도르패턴으로 CRT (5)등에 발생하는 것으로서, 문자패턴(2)의 행렬표시 데이타가 1행분의 데이타를 메모리 맵(3)의 동일 어드레스 위치(동 1행)에 수납할 수 있는 RAM등의 기억장치(4) 내의 연속한 24개의 어드레스 위치에 순차로 기억되어 있어서 CRT(5)의 주사 위치에 대응하는 슬라이스 코드 S1와 그 위치에 표시되어야 할 문자를 표시하는 캐릭터코드 S-2를 내장한 회로(CRT)(7)가 메모리 맵의 특정의 어드레스 위치를 지정하고, 이것에 의하여 기억장치(4) 내의 특정패턴의 특정의 1행분의 데이타가 출력되어 이것을 행렬표시의 제 1행으로부터 제24행까지 순차 행하므로서 패턴을 CRT(5)에 표시하도록 되어 있다.

종래의 패턴발생장치(1)에 있어서는 패턴(2)의 24행 24열의 행렬표시와 같이 행수가 '2'의 누승의 수가 아닐 경우에는 패턴의 행렬표시의 데이타를 메모리 맵(3) 내에 수납할 때에 메모리 맵의 어드레스를 패턴의 행수보다도 큰 '2'의 누승의 수, 즉 32마다 나누고 그 32의 어드레스 폭에 패턴(2)의 24행 24열의 행렬표시 데이타를 위에서부터 순차로 수납하여 가는 구성을 취하고 있다. 이것은 행수가 '2'의 누승이 아닌 경우에 상이한 패턴을 메모리 맵상에 틈새없이 수납하면, 디코더(7)에서 특정 패턴의 특정행에 억세스하는 어드레스 신호를 계산할 때에 많은 연산처리를 요하며 이 때문에 억세스 타임의 지연, 연산을 위한 하드웨어에 의하여 비용이 많이 들게 되며, 이것을 방지하기 위하여 메모리맵의 어드레스 폭을 32마다 분할하고 있는 것이다.

그러나, 이와 같은 종래의 패턴발생장치(1)에 있어서는 기억장치(4)의 32의 어드레스 중의 24밖에 이용하지 않으며, 불사용영역(3a)이 발생하여 이용효율 24/32=75%로 낮야지고, 이 결과 다수의 패턴을 수납하도록 하면 낭비가 많야지며 비용이 많이 든다는 문제점이 있었다.

다른 종래의 패턴발생장치로서는 일본국 공개특허공보 제 56-74291호에 기재되어 있는 것이 있다. 이것에 기재되어 있는 패턴발생장치는 문자패턴을 부분패턴으로 나누고, 각 부분패턴을 복수의 기억소자마다 분산하여 기억시키는 것이지만 부분패턴 수에 상당한 수의 기억소자의 그룹을 필요로 하고(예를 들며 실시예에서는 문자패턴을 3개의 부분패턴으로 나누어 있기 때문에ROM(M1) 내지 (M3)와 ROM(M4) 내지 (M6)과 ROM(M7) 내지 ROM(M9)로서 구성된 기억소자의 3그룹을 필요로 한다.)있으므로 부분패턴수의 정수배의 기억소자의 수를 필요로 하여 비용이 많이 들게 되며 더우기, 기억소자의 배치나 그룹분할이 복잡하게 된다는 문제점을 가지고 있다.

본 고안은 이와 같은 종래의 문제점에 주목하여 이루어진 것으로서 n행 m열의 행렬표시의 복수의 패턴을 발생하는 패턴 발생장치에 있어서 n가 n=k·2l(여기에서 k는 기수l은 정수)의 관계를 만족시키는 정수일 경우 패턴의 행렬표시의 데이타를 기억하는 기억장치와 캐릭터코드 신호를 받야 기억장치의 특정의 어드레스 위치에 억세스하는 어드레스 신호를 발생하는 회로를 구비하고 패턴의 행렬표시를 2l행 m열의 k개의 소행렬로 등분하는 것과 동시에 기억장치의 메모리맵을 k개의 소구간으로 분할하여 제각기의 소구간으로 소행렬의 데이타를 연속해서 수납하고, 그리고 슬라이드 코드신호를 메모리맵의 소구간, 특정하는 오프셋트코드와 소행렬의 행을 특정하는 행코드로 분할하여 이들 오프셋트코드와 행코드 또는 캐릭코드에서 어드레스신호를 생성하게 되며 기억장치의 이용효율을 높여 상기 문제점을 해결하는 것을 목적으로 한다.

이하 본 고안을 도면을 참조하면서 설명한다.

제 2도는 본 고안의 한 실시예에 의한 패턴 발생장치를 도시한 것이다. 이 패턴발생장치(11)에 있어서는 24행 24열의 한자패턴(12)은 상부의 8행 24열로서 구성되는 제 1의 소행렬(12a), 중부의 8행 24열로서 구성되는 제 2의 소행렬(12b) 및 하부의 8행 24열로서 구성되는 제 3의 소행렬(12c)로 3등분 된다. 이들 소행렬(12a), (12b) 및 (12c)은 메모리맵(13)상의 어드레스 위치(동 1행)에 패턴(12)의 1행분의 데이타(24빗트)를 수납할 수 있는 24개의 64k RAM등으로서 구성되는 기억장치(14) 내의 메모리맵(13)의 3개로 등분할된 소구간(13a), (13b) 및 (13c)에 각각 연속하여 수납된다. 즉, 패턴(12)이 행렬표시의 제1행 내지 제8행분의 데이타는 제 1의 소구간(13)의 제일 첫번째 내지 8번째의 어드레스 위치에 순차로 수납되며, 9행 내지 16행분의 데이타는 제2의 소구간(13b)의 첫번째 내지 8번째의 어드레스 위치의 순차로 수납되며 17행 내지 24행분의 데이타는 제3소구간(13c)의 첫번째 내지 8번째의 어드레스 위치의 순차 수납되어 있으며 다음 패턴의 행렬표시의 1행 내지 8행분의 데이타는 제1의 소구간(13a)의 하방향으로 연속하여서 9번째 내지 16번째의 어드레스 위치에 순차 수납되고, 9행 내지 16행분의 데이타는 제2의 소구간(13b)의 하방향으로 연속하여 9번째 내지 16번째의 어드레스 위치에 순차 수납되어 있으며 기타의 패턴도 동일하게 3등분되어서 기억장치(14) 내의 소구간(13a), (13b) 및 (13c) 내에 연속하여 수납되어 있다. 소구간(13a)(13b) 및 (13c)내에 이와 같이 하여 패턴을 표시하는 데이타가 틈새없이 수납된다. 설사 사용치않는 영역이 최우쪽에 남야 있어도 그것은 3개의 소구간(13a), (13b) 및 (13c)에 맞추어서 하나의 패턴분, 즉 24개의 어드레스 폭보다 적게 할 수가 있고, 따라서 종래 예보다 기억장치의 이용효율을 크게 하여 100% 가까이로 할 수가 있다.

회로(15)는 CRT(16)의 주사위치에 대응한 패턴의 행렬표시의 행을 특정하는 5비트의 슬라이스 코드 S1과 그 위치에 표시되어야 할 패턴을 특징하는 캐릭터코드 S2(비트수는 패턴수에 의하여 결정됨)를 발생하는 CRT 표시콜트롤러(CTRC)(17)로부터 이들 코드신호를 받아 그 특정 패턴의 특정행이 수납된 어드레스 위치를 표시하는 어드레스 신호 X를 발생하는 것이며, 오프셋트 테이블(15a) 및 가산기(15b)를 가진다. CRT표시콜트롤러(17)는 슬라이스코드 S1의 상위 2비트 S1a를 분할하여 오프셋트테이블(15a)에 이송하고 슬라이스 코드 S1의 하위(3)비트 S1bS및 캐릭코드 S2를 표시하는 2진 어드레스 수 A(8의 누승의 2진수로 나타난다)를 가산기(15b)에 이송한다. 슬라이스코드 S1의 상위 2비트 S1a는 메모리맵(13)의 소구간을 특정하는 오프셋트 코드이며, 「00」의 시는 패턴의 행렬표시의 상부의 8행의 슬라이스 위치를 표시하고, 「01」의 시에는 중부의 8행의 슬라이스 위치를 표시하며, 「10」의 때는 하부의 8행의 슬라이스 위치를 표시하므로 오프셋트 테이블(15a)은 「00」의 때는 메모리맵(13)의 제1의 소구간(13a)의 최초의 어드레스 위치를 표시하는 2진 어드레스 수인 오프셋트 수(이 경우는 영)를 출력하고「01」의 시는 메모리맵(13)의 제2의 소구간(13b)의 최초의 어드레스 위치를 표시하는 2진 어드레스 수인 오프셋트(이 경우는 Y로 한다)를 출력하고 「10」의 시는 메모리맵(13)의 제2의 소구간(13b)의 최초의 어드레스 위치를 표시하는 2진 어드레스 수인 오프셋트 수(이 경우는 Y로 한다)를 출력하고 「10」의 시는 맵(13)의 제 3의 소구간(13c)의 최초의 어드레스 위치를 표시하는 2진 어드레스 수인 오프셋트 수(이 경우는 Z로 한다)를 출력하여 가산기(15b)에 이송한다

슬라이스 코드의 하위(3)비트 S1b는 패턴의 행렬표시의 소행렬 내의 행번호를표시하는 행코드이다. 단, 소행렬 내의 제1행은「000」의 2진수를 나타내며 제2행은 「001」로 나타나며, 이하 동일하다. 가산기(15b)는 캐릭터코드 S2 즉 특정의 패턴을 표시하는 2진 어드레스 수 A와, 그 패턴의 행렬표시의 안의 어느 소행렬의 부분인가를 특정하여 메모리맵(13)의 소구간의 최초의 어드레스 위치를 표시하는 오프셋트 수 B(영 또는 Y 또는 Z)와 그 소행렬 내의 어느 행번호인가를 지정하는 0 내지 7을 나타내는 2진수 C를 가산하고, 특정패턴의 특정행의 어드레스 위치를 표시하는 어드레스 신호 X를 계산한다.

예를 들면, 도시한 한자패턴(12)의 제 2행째가 억세스될 경우는 이 패턴을 표시하는 2진 어드레스 수 A를 영어로 하면 제1의 소행렬(12a) 내에 이 제2행째가 있으므로 오프셋트 코드 S1a는「00」이며 따라서 오프셋트 수 B는 영이다. 한편, C는 하위 3비트「010」의 행코드에 의해 표시되는 소행렬 내의 행번호를 표시한다. 이 결과 가산기(15b)가 출력하는 메모리맵의 어드레스 신호 X는「0…0010」이 된다. 여기서 어드레스 신호 X는 전체항수는 메모리맵(13)의 전체 어드레스 수에 의해 결정된다.

이와 같이 하여 디코더(15)로부터 기억장치(14)에 어드레스 신호 X가 이송되면 그 어드레스 위치에 수납되어 있는 특정패턴의 1행분의 데이타가 기억장치(14)로부터 출력하여, CRT(16)에 표시하기 위하여 이송된다. 동일하게 특정패턴을 표시하는 데이타가 메모리맵(13)의 제1의 소구간에 있는 상부의 8행으로부터 제2의 소구간에 있는 중부의 8행, 제3의 소구간에 있는 하부의 8행에로 순차 억세스 되어서 CRT에 표시된다.

이상 설명한 바와 같이 본 고안에 의하면 패턴을 2l의 행수로서 되는 k개의 소행렬로 등분하고, 기억장치의 메모리맵의 k개로 분할된 소구간에 연속하여 수납하는 구성 때문에 메모리맵 내에 틈새없이 데이타를 수납할 수가 있어서 기억장치의 이용효율을 100% 또는 100% 가까이로 높일 수가 있다.

따라서 다수의 패턴을 종래보다 낮은 코스트로 수납된다. 또 메모리맵을 분할하여 거기에 패턴의 분할된 데이타를 수납하는 구성을 위해 기억소자의 수는 자유롭게 선택되며 종래와 같이 패턴의 분할수에 기억소자의 수가 계약을 받는 일 없이 그 분량만 기억소자의 수를 감소하는 것도 가능하며 또 기억소자의 실제장치도 용이하게 된다.

Claims (1)

1. n행 m열의 행렬표시로서 이루어진 복수의 패턴을 패턴을 특정하는 캐릭터코드와 행렬표시의 행을 특정하는 슬라이스 코드를 포함한 코드신호를 받아 발생하는 패턴 발생장치에 있어서, 상기 n가 n=k·2l(여기에서 k는 기수, l은 정수)의 관계를 만족시키는 정수일 경우에, 상기 패턴의 행렬표시의 데이타를 기억하는 기억장치와, 상기 코드신호를 받아서 상기 기억장치 특정 어드레스 위치에 억세스하는 어드레스 신호를 발생하는 회로를 구비하고, 상기 패턴의 행렬표시를 2l행 m열의 k개의 소행렬로 등분하고, 또한 상기 기억장치의 메모리맵을 k개의 소구간으로 분할하여 제각기의 소구간으로 상기 소행렬의 데이타를 연속하여 수납하고 상기 코드 신호의 슬라이스 코드로부터 메모리맵의 소구간을 특정하는 오프셋코드와 소행렬의 행을 특정하는 행코드를 발생하며, 상기 회로가 상기 오프셋트코드와 상기 행코드 또는 상기 캐릭터코드로서 상기 어드레스 신호를 생성하는 것을 특징으로 하는 패턴발생장치.

   제1항에 의한 패턴발생장치에 있어서, 상기 회로가 오프셋트테이블과 가산기를 구비하여, 상기 오프셋트 테이블이 상기 오프셋트코드로부터 오프셋트 수를 발생하며, 상기 가산기 상기 오프셋트 수와 상기 행코드에 의하여 특정되는 행번호 또는 상기 캐적터코드에 의하여 특정되는 2진수를 가산하여 상기 어드레스 신호를 생성하는 것을 특징으로 하는 패턴발생장치.