KR860002292Y1 - Timer circuit using nor-gate - Google Patents
Timer circuit using nor-gate Download PDFInfo
- Publication number
- KR860002292Y1 KR860002292Y1 KR2019840010718U KR840010718U KR860002292Y1 KR 860002292 Y1 KR860002292 Y1 KR 860002292Y1 KR 2019840010718 U KR2019840010718 U KR 2019840010718U KR 840010718 U KR840010718 U KR 840010718U KR 860002292 Y1 KR860002292 Y1 KR 860002292Y1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- circuit
- delay
- power
- resistor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
Landscapes
- Pulse Circuits (AREA)
- Measurement Of Predetermined Time Intervals (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
내용 없음.No content.
Description
제1도는 본 고안의 회로도.1 is a circuit diagram of the present invention.
제2도는 전원 인가시 본 고안 회로도의 각부 파형도.2 is a waveform diagram of each part of the circuit diagram of the present invention when power is applied.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
S1: 전원스위치 10,20 : 지연회로S 1 : power switch 10,20: delay circuit
30 : 로직콘트롤회로 G1,G2: 노아게이트30: logic control circuit G 1 , G 2 : noah gate
R1,R2,R3: 저항 C1,C2: 콘덴서R 1 , R 2 , R 3 : Resistor C 1 , C 2 : Capacitor
본 고안은 일정 시간후 설정된 시간동안 전원 공급하도록 한 노아게이트를 이용한 타이머회로에 관한 것이다.The present invention relates to a timer circuit using a noah gate to supply power for a set time after a certain time.
종래에도 여러가지 기계식, 전자식타이머들이 제안되었으나 이와같은 타이머들은 단지 설정된 시간동안만 지연시켜주는 기능을 행하는 것으로 로직 콘트롤 회로에 사용하기에는 적합하지 못하는 것이었다.Various mechanical and electronic timers have been proposed in the past, but these timers are only suitable for use in logic control circuits because they perform a delay function only for a set time.
로직 콘트롤 회로는 논리 소자를 사용하기 때문에 전원공급후 즉시 구동되면 노이즈로 인한 오동작을 방지할 수가 없는 것으로 전원 공급후 일정 전압이 인가될때까지 지연시켜야만 되는 것이었다.Since logic control circuits use logic elements, they cannot be prevented from malfunctioning immediately after they are powered. They had to be delayed until a certain voltage was applied.
본 고안의 목적은 전원 공급후 일정시간 지연시켜 각 회로에 정전압을 공급시키고서 설정된 시간동안 전원을 공급시키는 타이머회로를 제공하고자 하는 것으로 논리소자인 노아게이트 전후단에 각각 충방전회로를 구성시킨후 스위칭 트랜지스터로 로직 콘트롤 회로를 제어하고자 하는 것이다.The object of the present invention is to provide a timer circuit for supplying a constant voltage to each circuit by supplying a constant voltage to the circuit after a certain time delay after power supply. The switching transistor is to control the logic control circuit.
이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다.This will be described in detail with reference to the accompanying drawings.
제1도는 본 고안의 회로도로서 전원(B＋)이 저항(R4)(R5)을 통하여 노아게이트(G2)의 일측단자(A2)에 인가되게 구성하고 타측단자(B2)에는 접지시켜 그 출력이 노아게이트(G1)의 타측단자(B1)에 인가되게 구성하며 그 일측단자(A1)에는 전원스위치(S1) 및 저항(R1)을 통하여 저항(R2)과 콘덴서(C1)로 구성된 지연회로(10)에서 저항(R3)을 거쳐 노아게이트(G1)에 인가되게 구성하고 그 출력이 콘덴서(C2)와 저항(R2)으로 구성된 지연회로(20)를 통하여 저항(R5)을 거쳐 노아게이트(G2)에 인가되게 구성함으로서 트랜지스터(Q1)(Q2)가 제어되어 로직콘트롤 회로(30)가 구동되도록 구성한 것으로 저항(R1)(R3)(R5)(R6)(R7)(R8)은 분배저항 및 바이어스 전압공급용 저항이다.1 is a circuit diagram of the present invention, the power source B + is configured to be applied to one terminal A 2 of the noah gate G 2 through a resistor R 4 (R 5 ), and to the other terminal B 2 . The ground is configured so that the output is applied to the other terminal (B 1 ) of the noble gate (G 1 ), the one terminal (A 1 ) through the power switch (S 1 ) and the resistor (R 1 ) through the resistor (R 2 ) In the delay circuit (10) consisting of and a condenser (C 1 ) is configured to be applied to the noah gate (G 1 ) via a resistor (R 3 ) and its output is a delay circuit composed of a capacitor (C 2 ) and a resistor (R 2 ) through 20, the resistance (R 5) a through NOR gate (G 2) by application so configured to the transistor (Q 1) (Q 2) is that the control is configured to be driven to a logic control circuit 30, a resistance (R 1 (R 3 ) (R 5 ) (R 6 ) (R 7 ) (R 8 ) is a resistor for distribution and bias voltage supply.
이와같이 구성된 본 고안은 전원(B＋)이 저항(R4)(R5)을 통하여 노아게이트(G2)의 일측단자(A2)에 인가되면 저전위 상태신회가 노아게이트(G1)의 단자(B1)에 인가하게 된다. 이때 전원스위치(S1)를 접속시키면 저항(R2)과 콘덴서(C1)로 구성된 지연회로(10)의 콘덴서(C1)에 충전이 되면 고전위상태 신호가 노아게이트(G1)에 인가되어 노아게이트(G1)의 고전위 상태 신호가 지연회로(20)의 콘덴서(C2)에 충전하게 되어 콘덴서(C2)에 충전되기까지 노아게이트(G2)의 단자(A2)에는 저전위 상태 신호가 인가된다.According to the present invention configured as described above, when the power supply B + is applied to one terminal A 2 of the noah gate G 2 through the resistor R 4 (R 5 ), the low potential state signal is generated from the noah gate G 1 . It is applied to the terminal B 1 . At this time when connected to the power switch (S 1), a resistance (R 2) and capacitor (C 1), the delay circuit 10 the capacitor when the charge on the (C 1) the high potential state signal the NOR gate (G 1), consisting of is the terminal of the NOR gate (G 1) the high potential state signal delay circuit 20, a capacitor (C 2), NOR gate (G 2) is charged until the charge in the capacitor (C 2) in the (a 2) The low potential state signal is applied to it.
즉, 본 고안은 전원스위치(S1)로 전원 인가후 지연회로(10)에서 일정시간(T1)동안 지연된 후 지연회로(20)에 충전될때까지 노아게이트(G2)의 고전위 상태신호가 저항(R6)을 통하여 바이어스 전압을 공급함으로 트랜지스터(Q1)가 구동되고 트랜지스터(Q2)의 구동에 의하여 트랜지스터(Q2)로 구동하여 로직 콘트롤회로(30)를 구동할수가 있는 것이다.That is, the present invention is a high-potential state signal of the noah gate (G 2 ) until after the power is applied to the power switch (S 1 ) delayed for a predetermined time (T 1 ) in the delay circuit 10 and charged in the delay circuit (20) will have can drive the logic control circuit 30 drives the transistor (Q 2) by the drive of the by supplying the bias voltage through a resistor (R 6), the transistor (Q 1) is driven and the transistor (Q 2) .
제2도는 전원 인가시 본 고안 회로도의 각부 파형도로서 전원스위치(S1)접속후 지연회로(10)의 일정시간(T1)동안 지연되는 것을 나타내고 있으며 지연회로(20)의 충전시간(T2)동안 타이머로서 로직콘트롤회로(30)에 전원을 인가시키는 것을 나타내고 있는 것이다.FIG. 2 is a waveform diagram of each part of the circuit diagram of the present invention when the power is applied and shows that the delay time is delayed for a predetermined time T 1 of the delay circuit 10 after the power switch S 1 is connected. The charging time T of the delay circuit 20 is delayed. 2 ), the power is supplied to the logic control circuit 30 as a timer.
이상에서와 같이 본 고안은 노아게이트(G1)(G2)를 사용하여 간단한 타이머회로를 제공할 수가 있으며 노아게이트 전후단에 지연회로(10)(20)를 구성시켜 지연회로(10)의 지연시간(T1)동안 전원 인가후 각부에 전원이 공급되어 안정된 전원이 인가되며 지연회로(20)의 충전시간(T2)동안 타이머로서 로직 콘트롤회로에 전원을 공급할 수 있는 노아게이트를 이용한 타이머 회로를 제공할수가 있는 것이다.As described above, the present invention can provide a simple timer circuit by using the noah gate G 1 (G 2 ), and the delay circuits 10 and 20 are formed at the front and rear ends of the noa gate to provide the delay circuit 10. applying the power is supplied to each part after power stable power source for a delay time (T 1) and the timer by using the NOR gate to provide power to logic control circuit as a timer during the charging time (T 2) of the delay circuit 20 You can provide a circuit.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019840010718U KR860002292Y1 (en) | 1984-10-25 | 1984-10-25 | Timer circuit using nor-gate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019840010718U KR860002292Y1 (en) | 1984-10-25 | 1984-10-25 | Timer circuit using nor-gate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR860005390U KR860005390U (en) | 1986-06-11 |
| KR860002292Y1 true KR860002292Y1 (en) | 1986-09-15 |
Family
ID=70162679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019840010718U KR860002292Y1 (en) | 1984-10-25 | 1984-10-25 | Timer circuit using nor-gate |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR860002292Y1 (en) |
-
1984
- 1984-10-25 KR KR2019840010718U patent/KR860002292Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR860005390U (en) | 1986-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5172032A (en) | Method of and apparatus for the energization of electroluminescent lamps | |
| KR860002292Y1 (en) | Timer circuit using nor-gate | |
| GB915314A (en) | Improvements in or relating to electric waveform generators | |
| US3660674A (en) | Transistor flasher with preheat circuit for lamp load | |
| US4553054A (en) | Power on reset circuit for microprocessor | |
| JPS611117A (en) | Constant current pulse drive circuit | |
| JPS5510238A (en) | Rll circuit | |
| GB1495214A (en) | Circuit arrangement for supplying clock pulses to a projectile fuse | |
| JPS5847455Y2 (en) | automatic power off device | |
| KR950014152B1 (en) | Power-on reset circuit | |
| GB1471563A (en) | Output retaining electronic circuit | |
| SU1192119A1 (en) | One-shot multivibrator | |
| KR930000989Y1 (en) | Resetting apparatus for p.c. | |
| KR960000214Y1 (en) | B+ power time-delay circuit | |
| SU892720A1 (en) | Timer | |
| SU875401A1 (en) | Integrating device | |
| KR870003648Y1 (en) | Pulse generator for pulse counter | |
| SU1008906A1 (en) | Timer | |
| KR870001387Y1 (en) | Power circuit | |
| KR820000885Y1 (en) | Poewr supply circuit of solenoid | |
| KR880003433Y1 (en) | Starting control circuit | |
| SU1387175A1 (en) | Pulse generator | |
| SU1170592A1 (en) | Pulser | |
| KR890003753Y1 (en) | Automatic reset circuit in micro computer | |
| SU613495A1 (en) | Pulse length shaper |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19961231 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |