KR850002431Y1 - Tuning voltage auto up-down circuit - Google Patents

Tuning voltage auto up-down circuit Download PDF

Info

Publication number
KR850002431Y1
KR850002431Y1 KR2019830010560U KR830010560U KR850002431Y1 KR 850002431 Y1 KR850002431 Y1 KR 850002431Y1 KR 2019830010560 U KR2019830010560 U KR 2019830010560U KR 830010560 U KR830010560 U KR 830010560U KR 850002431 Y1 KR850002431 Y1 KR 850002431Y1
Authority
KR
South Korea
Prior art keywords
output
voltage
tuning
tuning voltage
tuner
Prior art date
Application number
KR2019830010560U
Other languages
Korean (ko)
Other versions
KR850005495U (en
Inventor
이윤기
Original Assignee
주식회사금성사
허신구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사금성사, 허신구 filed Critical 주식회사금성사
Priority to KR2019830010560U priority Critical patent/KR850002431Y1/en
Publication of KR850005495U publication Critical patent/KR850005495U/en
Application granted granted Critical
Publication of KR850002431Y1 publication Critical patent/KR850002431Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02—Automatic frequency control
    • H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/50—Tuning indicators; Automatic tuning control

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

내용 없음.No content.

Description

텔레비젼의 동조전압 자동 상승-하강회로Tuning Voltage Automatic Rise-Down Circuit of TV

제1도는 본 고안의 회로도.1 is a circuit diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 정전압회로 2 : 튜너동조전압 공급단자1: constant voltage circuit 2: tuner tuning voltage supply terminal

3 : 자동동조회로 OP1, OP2: 연산증폭기3: Automatic tuning circuit OP 1 , OP 2 : Operational Amplifier

N1-N4: 낸드게이트 R1-R18: 저항N 1 -N 4 : NAND gate R 1 -R 18 : Resistor

TR1, TR2: 트랜지스터 D1, D6: 다이오드TR 1 , TR 2 : Transistors D 1 , D 6 : Diodes

C1: 콘덴서 S1, S2: 상승, 하강스위치C 1 : Condenser S 1 , S 2 : Up and down switch

본 고안은 전자 동조 튜너를 사용하는 텔레비젼 수상기에 있어서, 전자 동조 튜너의 수신주파수를 결정하는 튜너동조 전압 공급단자에 공급되는 동조전압이 자동으로 상승 또는 하강되는 텔레비젼의 동조전압 자동상승-하강회로에 관한 것이다.The present invention is a television receiver using an electronic tuning tuner, in which the tuning voltage supplied to the tuner tuning voltage supply terminal which determines the reception frequency of the electronic tuning tuner is automatically raised or lowered to the tuning voltage auto-raising-down circuit of the television. It is about.

일반적으로 전자동조 튜너를 사용하는 텔레비젼 수상기에 있어서 튜너 동조 전압 공급단자에 인가되는 전압은 수신주파수를 결정하는 전압이 된다. 즉, 동조전압이 증가하면 수신주파수가 증가되고, 동조전압이 감소하면 수신주파수가 감소하게 되는 것이다.In general, in a television receiver using a fully tuned tuner, the voltage applied to the tuner tuned voltage supply terminal is a voltage that determines the reception frequency. That is, when the tuning voltage is increased, the reception frequency is increased, and when the tuning voltage is decreased, the reception frequency is decreased.

그런데 전자동조 튜너에서 요구하는 최고 채널에서의 동조전압 이상이 튜너 동조전압 공급단자에 공급되거나, 최저채널에서의 동조 전압 이하가 튜너 동조전압 공급단자에 공급되는 것은 텔레비젼 수신에 전혀 필요가 없게 된다.However, it is unnecessary for the television reception that the tuner tuning voltage supply terminal at the highest channel required by the autotuning tuner is supplied to the tuner tuning voltage supply terminal, or that the tuner tuning voltage supply terminal at the lowermost channel is supplied to the tuner tuning voltage supply terminal.

본 고안은 이러한 점을 감안하여 낸드게이트 및 연산증폐기를 이용한 간단한 회로로서 주전원 스위치를 온하면 튜너동조 전압 공급단자에 인가되는 동조전압은 최저채널의 수신전압부터 상승하고, 동조전압이 상승하여 최고 채널 수신 전압 이상이 되면 동조전압은 자동으로 감소하고, 동조전압이 하강하여 최저채널 수신전압 이하가 되면 동조전압은 자동으로 상승되게 안출한 것으로 첨부한 도면에 의하여 본 고안의 구성 및 작용효과를 설명하면 다음과 같다.In consideration of this, the present invention is a simple circuit using NAND gate and operational amplifier. When the main power switch is turned on, the tuning voltage applied to the tuner tuning voltage supply terminal rises from the receiving voltage of the lowest channel, and the tuning voltage increases to the highest. The tuning voltage automatically decreases when the channel receiving voltage is higher than the received voltage, and the tuning voltage is automatically raised when the tuning voltage falls below the minimum channel receiving voltage. The configuration and effect of the present invention are explained by the accompanying drawings. Is as follows.

자동동조회로(3)의 입력단자(D)를 다이오드(D5), (D6)를 각각 통해 상승, 하강스위치(S1), (S2)에 접속한 후 그 접속점을 플립플롭(F1), (F2)의 입력단자인 낸드게이트(N1)(N4), (N2)(N3)의 일측 입력단자(a1)(a4), (a2)(a3)에 각각 공통 접속하여, 그 플립플롭(F1), (F2)의 출력단자를 다이오드(D3), (D4)를 각각 통해 상기 자동동조회로(3)의 출력단자(C), (B)에 접속함과 아울러 그 플립플롭(F1)의 출력단자와 자동동조회로(3)의 출력단자(A)를 다이오드(D1), (D2)를 각각 통해 트랜지스터(TR2)의 베이스에 접속된 저항(R1)에 접속하고, 플립플롭(F2)의 출력단자를 저항(R3)을 통해 트랜지스터(TR2)의 에미터에 접속하며, 베이스 및 에미터측이 정전압회로(1)의 출력측에 접속된 트랜지스터(TR1)의 콜렉터를 상기 트랜지스터(TR2)의 콜렉터 및 접지 콘덴서(C1), 튜너동조 전압공급단자(2)에 접속한 텔레비젼의 동조전압공급회로에 있어서, 상기 정전압회로(1)의 출력단자에 저항(R8), (R9), (R10)을 직렬 접속하여, 그 저항(R8), (R9)의 접속점(E)과 저항(R9), (R10)의 접속점(F)을 저항(R14), (R16)을 각각 통해 연산증폭기(OP1)의 비반전 입력단자(+)와 연산증폭기(OP2)의 반전 입력단자(-)에 접속하고, 상기 트랜지스터(TR1), (TR2)의 콜렉터에 저항(R11), (R12)을 직렬접속하여 그 저항(R11), (R12)의 접속점(G)을 저항(R13), (R15)을 각각 통해 연산증폭기(OP1)의 반전 입력단자(-) 및 연산증폭기(OP2)의 비반전 입력단자(+)에 접속하며, 그 연산증폭기(OP1), (OP2)의 출력측을 저항(R17), (R18)을 각각 통해 상기 하강, 상승 스위치(S2), (S1)에 접속하여 구성한 것으로, 상기 자동 동조회로(3)는 그의 입력단자(D)에 저전위 신호가 인가될 때 그의 출력단자(A)에는 저전위 신호가 출력되고 그의 출력단자(B), (C)에는 고전위 신호가 출력되며, 방송신호가 수신되면 그의 출력단자(A)에는 일정전압이 출력되고 그의 출력 단자(B), (C)에는 저전위 신호가 출력되게 되어 있다.Connect the input terminal D of the autotuning circuit 3 to the rising and falling switches S 1 and S 2 through the diodes D 5 and D 6 , respectively, and then the connection point is flip-flop ( N 1 gate (N 1 ) (N 4 ) and (N 2 ) (N 3 ), which are the input terminals of F 1 ) and (F 2 ), (a 1 ) (a 4 ), (a 2 ) (a 3 ) are commonly connected to each other, and the output terminals C of the auto-tuning circuit 3 are connected to the output terminals of the flip-flops F 1 and F 2 through the diodes D 3 and D 4 , respectively. ), (B), and the output terminal of the flip-flop (F 1 ) and the output terminal (A) of the autotuning circuit (3) through the diode (D 1 ), (D 2 ) respectively through the transistor ( TR 2 ) is connected to the resistor (R 1 ) connected to the base, and the output terminal of the flip-flop (F 2 ) is connected to the emitter of the transistor (TR 2 ) through the resistor (R 3 ), the base and emitter side the collector and ground of the constant-voltage circuit 1, the collector of the transistor (TR 1) connected to the output sides of the transistor (TR 2) in the condenser (C 1), the tuner tuning voltage supply terminal (2) according to the tuning voltage supply circuit of the TV, the resistance to the output terminal of the constant voltage circuit (1) (R 8), (R 9), (R 10) connected to the Are connected in series, and the connection point (E) of the resistors (R 8 ) and (R 9 ) and the connection point (F) of the resistors (R 9 ) and (R 10 ) are connected to the resistors (R 14 ) and (R 16 ), respectively. through the inverting input terminal of the operational amplifier (OP 1), the non-inverting input terminal (+) and an operational amplifier (OP 2) of the (-) connected to, and resistance to the collector of said transistor (TR 1), (TR 2) (R 11 ), (R 12 ) are connected in series, and the inverting input of the operational amplifier (OP 1 ) is connected to the connection points (G) of the resistors (R 11 ) and (R 12 ) through the resistors (R 13 ) and (R 15 ), respectively. It is connected to the non-inverting input terminal (+) of the terminal (-) and the operational amplifier (OP 2 ), and the outputs of the operational amplifiers (OP 1 ) and (OP 2 ) are connected to the resistors (R 17 ) and (R 18 ), respectively. on through the falling, rising switch (S 2), (S 1) that is configured to connect to, the automatic tuning to 3 is its input terminal (D) When a potential signal is applied, a low potential signal is output to its output terminal A, a high potential signal is output to its output terminals B and C, and a constant signal is output to its output terminal A when a broadcast signal is received. The voltage is output and the low potential signal is output to the output terminals B and C thereof.

이와같이 구성된 본 고안의 작용효과를 설명하면 다음과 같다.Referring to the effect of the present invention configured as described above are as follows.

주전원 스위치를 온하여 정전압회로(1)에 출력전압(33V)이 출력되는 순간에는 콘덴서(C1)의 충전전압이 OV이므로 접속점(G)의 전압도 OV로 되어 연산증폭기(OP1)의 반전입력단자(-)와 연산증폭기(OP2)의 비반전 입력단자(+)에 인가된다.When the output voltage (33V) is output to the constant voltage circuit (1) by turning on the main power switch, the charging voltage of the capacitor (C 1 ) is OV. Therefore, the voltage at the connection point (G) is also OV, and the operational amplifier (OP 1 ) is inverted. It is applied to the non-inverting input terminal (+) of the input terminal (-) and the operational amplifier (OP 2 ).

그러나, 이때 정전압회로(1)의 출력전압(33V)은 저항(R8), (R9), (R10)에서 분할되어 접속점(E),)F)에 OV이상의 일정전압이 나타나므로, 접속점(E)의 전압은 저항(R14)을 통하여 연산증폭기(OP1)의 비반전 입력단자(+)에 인가되고, 접속점(F)의 전압은 저항(R16)을 통하여 연산증폭기(OP2)의 반전 입력단자(-)에 인가된다. 따라서 연산증폭기(OP1)의 출력측에 고전위 신호가 출력되고, 이 고전위 신호는 저항(R17)을 통하여 낸드게이트(N2), (N3)의 일측 입력단자(a2), (a3)에 인가되고, 또한 연산증폭기(OP2)의 출력측에는 저전위 신호가 출력되어 낸드게이트(N1), (N4)의 일측 입력단자(a1), (a4)에 인가되므로 낸드게이트 (N1), (N4)의 출력측에는 타측입력단자(b1), (b4)에 인가되는 신호에 관계없이 고전위신호가 출력된다. 따라서 낸드게이트(N1)에서 출력된 고전위 신호는 낸드게이트(N2)의 타측 입력단자(b2)에 인가되고, 또한 상기에서와 같이 낸드게이트(N2)의 일측 입력단자(a2)에도 고전위 신호가 인가되므로 낸드게이트(N2)의 출력측에는 저전위 신호가 출력된다. 즉, 주전원 스위치를 온한 순간에는 플립플롭(F1)의 출력측에는 저전위 신호가 출력되고, 플립플롭(F2)의 출력측에는 고전위 신호가 출력된다. 또한, 이때 연산증폭기(OP2)에서 출력된 저전위 신호는 저항(R18) 및 다이오드(D5)를 통해 자동 동조회로(3)의 입력단자(D)에 인가되므로 상기에서와 같이 그의 출력단자(B), (C)에는 고전위 신호가 출력되고 그의 출력단자(A)에는 저전위 신호가 출력된다. 이에 따라 플립플롭(F1)에서 출력된 저전위 신호는 다이오드(D1) 및 저항(R1)을 통하여 트랜지스터(TR2)의 베이스에 인가되고, 플립플롭(F2)에서 출력된 고전위 신호는 저항(R3)을 통하여 트랜지스터(TR2)의 에미터에 인가되므로 트랜지스터(TR2)는 오프된다.However, at this time, the output voltage 33V of the constant voltage circuit 1 is divided by the resistors R 8 , R 9 , and R 10 so that a constant voltage of OV or more appears at the connection points E and F). The voltage at the connection point E is applied to the non-inverting input terminal (+) of the operational amplifier OP 1 through the resistor R 14 , and the voltage at the connection point F is supplied via the resistor R 16 . 2 ) is applied to the inverting input terminal (-). Accordingly, a high potential signal is output to the output side of the operational amplifier OP 1 , and the high potential signal is input to the one-side input terminals a 2 and N N of the NAND gates N 2 and N 3 through the resistor R 17 . a 3 ), and a low potential signal is output to the output side of the operational amplifier OP 2 and applied to one of the input terminals a 1 and (a 4 ) of the NAND gates N 1 and N 4 . The high potential signal is output to the output side of the NAND gates N 1 and N 4 regardless of the signals applied to the other input terminals b 1 and b 4 . Therefore, the high potential signal outputted from the NAND gate (N 1) is applied to the other input terminal (b 2) of a NAND gate (N 2), In addition, one input terminal of the NAND gate (N 2) as in the above (a 2 ), A high potential signal is also applied to the output side of the NAND gate N 2 to output a low potential signal. That is, at the moment when the main power switch is turned on, the low potential signal is output to the output side of the flip-flop F 1 , and the high potential signal is output to the output side of the flip-flop F 2 . In this case, the low potential signal output from the operational amplifier OP 2 is applied to the input terminal D of the automatic tuning circuit 3 through the resistor R 18 and the diode D 5 . The high potential signal is output to the output terminals B and C, and the low potential signal is output to the output terminal A thereof. Accordingly, the low potential signal output from the flip-flop F 1 is applied to the base of the transistor TR 2 through the diode D 1 and the resistor R 1 , and the high potential output from the flip-flop F 2 is applied. Since the signal is applied to the emitter of transistor TR 2 through resistor R 3 , transistor TR 2 is turned off.

또한, 이때 정전압회로(1)의 출력전압(33V)은 저항(R5), (R6)을 통하게 되어 트랜지스터(TR1)의 베이스가 항상 순바이아스 상태이므로 트랜지스터(TR1)는 항상 도통상태를 유지하게 되고, 이 트랜지스터(TR1)의 콜렉터 전류는 상기와 같이 트랜지스터(TR2)가 오프되어 있으므로 콘덴서(C1)에 충전되기 시작한다. 이에 따라 튜너 동조 전압 공급단자(2)에 인가되는 전압과 저항(R11), (R12)의 접속점(G)의 전압도 상승하게 된다. 이와 같이 접속점(G)의 전압이 상승하여 접속점(F)의 전압보다 높게 되면 연산증폭기(OP2)의 비반전 입력단자(+)에 인가되는 전압이 반전 입력단자(-)에 인가되는 전압보다 높게 되어 그의 출력측에는 고전위 신호가 출력되고, 이 고전위 신호는 저항(R18)을 통하여 낸드게이트(N1), (N4)의 일측 입력단자(a1), (a4)에 인가된다.At this time, the output voltage 33V of the constant voltage circuit 1 is passed through the resistors R 5 and R 6 so that the transistor TR 1 is always conducting since the base of the transistor TR 1 is always forward biased. The state is maintained, and the collector current of this transistor TR 1 starts to be charged in the capacitor C 1 because the transistor TR 2 is turned off as described above. Accordingly, the voltage applied to the tuner tuning voltage supply terminal 2 and the voltage at the connection point G of the resistors R 11 and R 12 also increase. As such, when the voltage at the connection point G increases and becomes higher than the voltage at the connection point F, the voltage applied to the non-inverting input terminal (+) of the operational amplifier OP 2 is greater than the voltage applied to the inverting input terminal (-). The high potential signal is output to the output side thereof, and the high potential signal is applied to one input terminal (a 1 ), (a 4 ) of the NAND gates (N 1 ), (N 4 ) through the resistor (R 18 ). do.

그러나, 상기에서 낸드게이트(N1)의 타측 입력단자(b1)에는 저전위 신호가 인가되고 있으므로 낸드게이트(N1)의 출력측에는 고전위신호가 출력되어 낸드게이트(N2)의 타측 입력단자(b2)에 인가되고, 또한 상기에서 낸드게이트(N2)의 일측 입력단자(a2)에 고전위 신호가 인가되고 있으므로 낸드게이트(N2)의 출력측에는 저전위 신호가 계속 출력되어 트랜지스터(TR2)를 오프 상태로 유지시킨다.However, the other input of the other input terminal (b 1) Because there is applied to the low potential signal to be output side, the high potential signal of the NAND gate (N 1) the output of NAND gate (N 2) of a NAND gate (N 1) in the terminal is applied to the (b 2), also a NAND gate (N 2) side input terminal (a 2) classic because aliasing is applied and the output side of the NAND gate (N 2) low potential signal to the continued output from the The transistor TR 2 is kept off.

이에 따라 트랜지스터(TR1)의 콜렉터 전류는 콘덴서(C1)의 충전전압을 계속 상승시키므로 튜너동조 전압 공급단자(2)에 인가되는 동조전압도 상승되어 수신주파수를 증가시키고, 저항(R8), (R11)의 접속점(G) 전압도 상승된다.Accordingly, since the collector current of the transistor TR 1 continuously increases the charging voltage of the capacitor C 1 , the tuning voltage applied to the tuner tuning voltage supply terminal 2 is also increased to increase the reception frequency and the resistance R 8 . , The voltage at the junction G of (R 11 ) is also increased.

이와 같이 정전압회로(1)에서 출력전압(33V)이 출력되면 튜너동조 전압 공급단자(2)에 인가되는 동조전압이 계속 상승하게 되어 튜너의 수신주파스는 자동으로 상승되는 것이다.As described above, when the output voltage 33V is output from the constant voltage circuit 1, the tuning voltage applied to the tuner tuning voltage supply terminal 2 continues to increase, and the reception frequency of the tuner is automatically raised.

콘덴서(C1)의 충전전압이 계속 상승하여 접속점(G)의 전압이 접속점(E)의 전압보다 높게 되면 연산증폭기(OP1)의 반전 입력단자(-)에 인가되는 전압이 비반전 입력단자(+)에 인가되는 전압보다 높게 되어 그의 출력측에는 저전위 신호가 출력되고, 이 저전위 신호는 저항(R17)을 통하여 낸드케이트(N2), (N3)의 일측 입력단자(a2), (a3)에 인가되므로 낸드게이트(N2), (N3)의 출력측에는 고전위 신호가 출력되고, 낸드게이트(N3)에서 출력된 고전위 신호는 낸드게이트(N4)의 타측 입력단자(b4)에 인가되고, 또한 일측 입력단자(a4)에도 고전위 신호가 인가되고 있으므로 낸드게이트(N4)의 출력측에는 저전위 신호가 출력된다.When the charging voltage of the capacitor C 1 continues to increase and the voltage at the connection point G becomes higher than the voltage at the connection point E, the voltage applied to the inverting input terminal (-) of the operational amplifier OP 1 is a non-inverting input terminal. is higher than the voltage at its output side to be applied to the (+) has been output is a low potential signal, a low potential signal is a resistance (R 17), one input terminal of the NAND Kate (N 2), (N 3) through (a 2 ) and (a 3 ), the high potential signal is output to the output side of the NAND gates (N 2 ) and (N 3 ), and the high potential signal output from the NAND gate (N 3 ) is applied to the NAND gate (N 4 ). Since the high potential signal is applied to the other input terminal b 4 and the one input terminal a 4 , the low potential signal is output to the output side of the NAND gate N 4 .

따라서 플립플롭(F2)에서 출력된 저전위 신호는 저항(R3)을 통하여 트랜지스터(TR2)의 에미터에 인가되고, 플립플롭(F1)에서 출력된 고전위 신호는 다이오드(D1) 및 저항(R1)을 통하여 트랜지스터(TR2)의 베이스에 인가되므로 트랜지스터(TR2)는 순 바이아스 상태로 되어 도통된다. 이에 따라 콘덴서(C1)의 충전압은 트랜지스터(TR2)와 저항(R4)을 통하여 방전하므로 튜너동조 전압 공급단자(2)에 인가되는 동조전압은 감소하게 되어 튜너의 수신주파수는 감소하게 된다. 도한 이때 접속점(G)의 전압도 감소하게 된다. 접속점(G)의 전압이 감소하여 접속점(E)의 전압보다 낮게 되면 상기에서와 같이 연산증폭기(OP1)의 출력측에는 고전위 신호가 출력되어 낸드게이트(N2), (N3)의 일측 입력단자(a2), (a3)에 인가되나, 상기에서와 같이 낸드게이트(N2), (N3)의 타측 입력단자(b2), (b3)에 저전위 신호가 인가되고 있으므로 플립플롭(F1)의 출력측에는 고전위 신호가 계속 출력되고, 플립플롭(F2)의 출력측에는 저전위 신호가 계속 출력된다.Therefore, the low potential signal output from the flip-flop F 2 is applied to the emitter of the transistor TR 2 through the resistor R 3 , and the high potential signal output from the flip-flop F 1 is the diode D 1. Is applied to the base of the transistor TR 2 through the resistor R 1 and the transistor TR 2 is in a forward biased state. Accordingly, since the charging voltage of the capacitor C 1 is discharged through the transistor TR 2 and the resistor R 4 , the tuning voltage applied to the tuner tuning voltage supply terminal 2 is decreased, so that the reception frequency of the tuner is decreased. do. In this case, the voltage at the connection point G is also reduced. When the voltage of the connection point G decreases and becomes lower than the voltage of the connection point E, as shown above, a high potential signal is output to the output side of the operational amplifier OP 1 , so that one side of the NAND gates N 2 and N 3 . Is applied to the input terminals (a 2 ) and (a 3 ), but the low potential signal is applied to the other input terminals (b 2 ) and (b 3 ) of the NAND gates (N 2 ) and (N 3 ) as described above. since the output side of the flip flop (F 1), the high potential signal is continuously output, the output of the flip-flop (F 2), the low potential signal is continuously output.

따라서 트랜지스터(TR2)는 도통상태를 유지하여 콘덴서(C1)의 방전이 계속되므로 튜너동조 전압 공급단자(2)에 공급되는 동조전압은 계속 감소되어 튜너의 수신주파수를 감소시키고, 접속점(G)의 전압도 계속 감소된다.Therefore, since the transistor TR 2 maintains the conduction state and discharge of the capacitor C 1 continues, the tuning voltage supplied to the tuner tuning voltage supply terminal 2 continues to decrease to decrease the tuner's reception frequency, and the connection point G ) Also decreases.

이때 콘덴서(C1)의 방전속도는 트랜지스터(TR2)의 베이스에 접속된 분할 저항(R1), (R2)으로 설정할 수 있다.At this time, the discharge rate of the capacitor C 1 may be set to the split resistors R 1 and R 2 connected to the base of the transistor TR 2 .

이와 같이 콘덴서(C1)가 방전을 계속하여 접속점(G)의 전압이 접속점(F)의 전압보다 낮아지면 상기의 설명에서 처럼 연산증폭기(OP2)의 출력측에는 저전위 신호가 출력되어 낸드게이트(N1), (N4)의 일측 입력단자(a1), (a4)에 인가되므로 상기의 설명에서와 같이 플립플롭(F1)의 출력측에는 저전위 신호가 출력되고, 플립플롭(F2)의 출력측에는 고전위 신호가 출력되어 트랜지스터(TR2)를 오프시키고, 이에 따라 트랜지스터(TR1)의 콜렉터 전류는 콘덴서(C1)를 충전시키어 튜너 동조 전압 공급단자(2)에 인가되는 동조 전압을 상승시키게 된다.As described above, when the capacitor C 1 continues to discharge and the voltage at the connection point G becomes lower than the voltage at the connection point F, a low potential signal is output to the output side of the operational amplifier OP 2 as described above. Since it is applied to one input terminal (a 1 ), (a 4 ) of (N 1 ), (N 4 ), a low potential signal is output to the output side of flip-flop (F 1 ) as described above, and the flip-flop ( A high potential signal is output to the output side of F 2 ) to turn off transistor TR 2. Accordingly, collector current of transistor TR 1 charges capacitor C 1 and applies it to tuner tuned voltage supply terminal 2. The tuning voltage is increased.

결국, 튜너 동조전압 공급단자(2)에 인가되는 동조전압이 계속 하강하여 접속점(G)의 전압이 접속점(F)의 전압 이하가 될 때부터 동조전압은 자동으로 상승되어 튜너의 수신주파수를 상승시키게 되고, 튜너 동조 전압 공급단자(2)에 인가되는 동조진압이 걔속 상승되어 접속점(G)의 전압이 접속점(E)의 전압 이상이 될대부터 동조전압은 자동으로 하강되어 튜너의 수신주파수를 하강시키게 된다. 따라서, 튜너의 최저 체널에서 표준 동조전압이 공급될 때의 접속점(G)의 전압이 접속점(F)의 전압보다 약간 높고, 튜너의 최고채널에서 표준 동조전압이 공급될 때의 접속점(G)의 전압이 접속점(E)의 전압보다 약간 낮도록 저항(R8-R12)의 값을 설정하면, 동조전압이 상승하여 최고 체널 표준 동조전압 이상이 될 때 동조전압은 자동으로 하강되어 수신체널이 감소되고, 동조전압이 하강하여 최저체널 표준 동조전압 이하가 되면 동조 전압은 자동적으로 상승하여 수신체널이 상승하게 된다.As a result, when the tuning voltage applied to the tuner tuning voltage supply terminal 2 continues to drop, and the voltage of the connection point G becomes less than or equal to the voltage of the connection point F, the tuning voltage is automatically increased to raise the reception frequency of the tuner. When the tuning suppression voltage applied to the tuner tuning voltage supply terminal 2 rises and the voltage of the connection point G becomes equal to or greater than the voltage of the connection point E, the tuning voltage is automatically lowered to lower the receiving frequency of the tuner. Let's go. Therefore, the voltage of the connection point G when the standard tuning voltage is supplied at the lowest channel of the tuner is slightly higher than the voltage of the connection point F, and the voltage of the connection point G when the standard tuning voltage is supplied at the highest channel of the tuner. If the value of the resistors R 8- R 12 is set so that the voltage is slightly lower than the voltage at the connection point E, the tuning voltage is automatically lowered when the tuning voltage rises and becomes higher than the maximum channel standard tuning voltage. When the tuning voltage decreases and falls below the minimum channel standard tuning voltage, the tuning voltage automatically rises to raise the receiving channel.

이와 같이 동조전압이 상승하거나 하강하는 도중에 방송 신호가 수신되면 자동 동조회로(3)의 출력단자(B), (C)에 저전의 산호가 출력되므로 플립플롭(F1), (F2)의 출력신호는 다이오드(D3), (D4)를 통해 자동동조회로(3)의 출력단자(C), (B)로 흐르게 되어 그 플립플롭(F1), (F2)의 출력신호는 저전의 상태로 되고, 또한 이때 자동동조회로(3)의 출력단자(A)에는 일정전압이 출력되므로 이 일정전압은 다이오드(D2) 및 저항(R1)을 통해 트랜지스터(TR2)의 베이스에 인가되어 그를 도통시킨다. 따라서, 이때 트랜지스터(TR2)를 통하여 흐르는 전류가 트랜지스터(TR1)의 콜렉터 전류와 같도록 설정시켜 놓으면 콘덴서(C1)는 충방전되지 않게 되어 튜너 동조 전압 공급단자(2)에 일정 전압이 인가되므로 일정한 방송신호를 수신할 수 있게 된다.In this way, when a broadcast signal is received while the tuning voltage is rising or falling, low-frequency coral is output to the output terminals B and C of the automatic tuning circuit 3, so flip-flops F 1 and F 2 . The output signal of is flowed through the diodes (D 3 ), (D 4 ) to the output terminals (C) and (B) of the autotuning circuit (3), and the outputs of the flip-flops (F 1 ) and (F 2 ). signal is in a state of low potential, and wherein a constant voltage output terminal (a), since the constant voltage is output to the automatic tuning (3) is a diode (D 2) and a resistor transistor via (R 1) (TR 2 Is applied to the base to conduct him. Therefore, if the current flowing through the transistor TR 2 is set to be equal to the collector current of the transistor TR 1 , the capacitor C 1 is not charged or discharged, and a constant voltage is applied to the tuner tuned voltage supply terminal 2. Since it is applied, it is possible to receive a constant broadcast signal.

이와 같이 방송신호를 수신하는 도중에 수신체널을 변경시키고자 하여 상승 스위치(S1)을 순간적으로 접속시키면 낸드게이트(N1), (N4)위 일측 입력단자(a1), (a4)에 저전의 신호가 인가되므로 상기의 설명에서와 같이 플립플롭(F1)의 출력측에는 저전위 신호가 출력되어 낸드게이트(N1)의 타측 입력단자(b1)에 인가되고, 플립플롭(F2)의 출력측에 고전위 신호가 출력되어 낸드게이트(N3)의 타측 입력단자(b3)에 인가되며, 이때 상승 스위치(S1)가 개방되어 낸드게이트(N1), (N3)의 일측 입력단자(a1), (a3)에 고전의 신호가 다시 인가되어도 상기에서와 같이 플립플롭(F1)의 출력측에는 저전위 신호가 계속 출력되고, 플립플롭(F2)의 출력측에는 고전의 신호가 계속 출력된다.In this way, if the rising switch S 1 is momentarily connected in order to change the reception channel while receiving a broadcast signal, the one-side input terminals a 1 and (a 4 ) on the NAND gates (N 1 ) and (N 4 ). Since a low voltage signal is applied to the low-floor signal as described above, a low potential signal is output to the output side of the flip-flop F 1 and applied to the other input terminal b 1 of the NAND gate N 1 , and the flip-flop F A high potential signal is output to the output side of 2 ) and applied to the other input terminal (b 3 ) of the NAND gate (N 3 ), where the rise switch (S 1 ) is opened so that the NAND gate (N 1 ), (N 3 ) Even when a classical signal is again applied to the input terminals (a 1 ) and (a 3 ) of, the low potential signal is continuously output to the output side of the flip-flop F 1 as described above, and the output side of the flip-flop F 2 is The classic signal is still output.

또한, 이때 상기와 같이 자동동조회로(3)의 입력단자(D)에 저전의 신호가 인간되어 그의 출력단자(A)에 저전의 신호가 출력되고, 그의 출력단자(B), (C)에 고전위 신호가 출력되므로, 상기 플립플롭(F1)에서 출력된 저전위 신호와 플립플롭(F2)에서 출력된 고전의 신호에 의해 트랜지스터(TR2)가 오프되고, 이에 따라 상기에서의같이 콘덴서(C1) 충전전압이 상승하여 튜너 동조 전압 공급단자(2)에 인가되므로 수신 주파수는 상승하게 되고, 이와 같이 수신주파수가 상승되어 방송신호가 수신되면 상기에서와 같이 자동동조회로(3)의 출력단자(B), (C)에는 저전의 신호가 출력되고 출력단자(A)에는 일정전압이 출력되어 트랜지스터(TR2)를 온시키므로 콘덴서(C1)는 충방전되지 않게 되어 그 상태의 전압을 유지하게 되고, 이에 따라 동조전압 공급단자(2)에 일정전압이 인가되어 다음 상승 채널의 일정 수신주파수를 수신할 수 있게 된다.At this time, the low voltage signal is inputted to the input terminal D of the automatic tuning circuit 3 as described above, and the low voltage signal is outputted to the output terminal A thereof, and the output terminals B and C thereof. Since the high potential signal is output to the transistor TR 2 , the transistor TR 2 is turned off by the low potential signal output from the flip-flop F 1 and the high signal output from the flip-flop F 2 . Since the charging voltage of the capacitor C 1 increases and is applied to the tuner tuning voltage supply terminal 2, the reception frequency is increased. Thus, when the reception frequency is increased and a broadcast signal is received, the automatic tuning circuit 3 is performed as described above. A low voltage signal is output to the output terminals (B) and (C) of the circuit), and a constant voltage is output to the output terminal (A) to turn on the transistor TR 2. Therefore , the capacitor C 1 is not charged or discharged. Maintains the voltage of the This voltage is applied it is possible to receive a certain reception frequency of the next rising channel.

이와 같은 상태에서 다시 수신채널을 변경시키고자 하여 하강 스위치(S2)를 순간적으로 접속시키면 낸드케이트(N2), (N3)의 일측 입력단자(a2), (a3)에 저전의 신호가 인간되므로 상기의 설명에서와 같이 플립플롭(F1)의 출력측에는 고전의 신호가 출력되고, 플립플롭(F2)의 출력측에는 저전의 신호가 출력되며, 따라서 이때 하강스위치(S2)가 개방되어도 상기에서와 같이 플립플롭(F1) 출력측에는 계속 고정의 신호가 출력되고, 플립플롭(F2)의 출력측에는 계속 저전의 신호가 출력되어 트랜지스터(TR2)를 도통시키며, 이에따라 상기에서와 같이 콘덴서(C1)의 충전 전압은 방전하여 튜너 동조 전압 공급단자(2)에 인가되는 동조전압이 감소되므로 수신주파수는 감소하게 되고, 이와 같이 수신주파수가 감소하여 방송신호가 수신되면 상기에서와 같이 자동동조회로(3)의 출력단자(B), (C)에는 저전위 신호가 출력되고 출력단자(A)에는 일정 전압이 출력되어 콘덴서(C1)의 충전전압이 그 상태의 일정전압으로 유지되므로 다음 하강채널의 일정 주파수를 수신할 수 있게 된다.In this state, if the down switch (S 2 ) is momentarily connected in order to change the reception channel again, the low voltage is applied to the input terminals (a 2 ) and (a 3 ) of the NAND gates (N 2 ) and (N 3 ). since the signal is a human output side of the flip flop (F 1), as in the above description, the signal of the classic and the output, the output side of the flip-flop (F 2), and outputs a signal of low potential, and thus this case descent switch (S 2) Even if is open, a fixed signal is continuously output to the flip-flop F 1 output side as described above, and a low-power signal is continuously output to the output side of the flip-flop F 2 to conduct the transistor TR 2 . As shown in FIG. 2 , the charging voltage of the capacitor C 1 is discharged and the tuning voltage applied to the tuner tuning voltage supply terminal 2 is reduced. Therefore, the reception frequency is decreased. Same as in The output of the automatic tuning (3) terminal (B), (C) there is outputted a low potential signal output terminal (A) has a constant voltage of that state charging voltage of the output is a constant voltage capacitor (C 1) It is possible to receive a certain frequency of the next falling channel.

이상에서와 같이 본 고안은 튜너 동조 전압 공급단자에 인가되는 동조전압이 최고 채널의 표준 동조 전압이상으로 상승되면 동조전압은 자동으로 하강하게 되고, 동조 전압이 최저 채널의 표준동조 전압 이하로 감소되면 동조 전압은 자동으로 상승하게 되므로 필요없는 동조전압 공급이 없게 되고, 또한 낸드게이트 및 연산증폭기를 이용한 간단한 회로이므로 대단히 실용적인 것이다.As described above, the present invention, when the tuning voltage applied to the tuner tuning voltage supply terminal rises above the standard tuning voltage of the highest channel, the tuning voltage is automatically lowered, and when the tuning voltage decreases below the standard tuning voltage of the lowest channel. Since the tuning voltage automatically rises, there is no unnecessary tuning voltage supply, and since it is a simple circuit using a NAND gate and an operational amplifier, it is very practical.

Claims (1)

(정정) 정전압회로(1) 및 자동 동조회로(3), 플립플롭(F1, F2), 다이오드(D1-D5), 저항(R1-R7) 트랜지스터(TR1, TR2) 콘덴서(C1)로 구성되어 상승, 하강스위치(S1), (S2)를 단락시킴에 따라 튜너 동조 전압 공급단자(2)에 인가되는 동조전압이 상승 또는 하강되는 텔레비젼의 튜너 동조전압 공급회로에 있어서, 상기 정전압회로(1)의 출력측과 튜너 동조 전압 공급단자(2)에 저항(R8-R10) 및 저항(R11, R12)을 각각 직렬 접속하여 저항(R8)(R9), (R9)(R10)의 접속점을 저항(R14)(R16)을 각각 통해 연산증폭기(OP1), (OP2)의 비반전 입력단자 및 반전 입력단자에 접속하고, 저항(R11), (R12)의 접속점을 저항(R13), (R15)을 각각 통해 연산증폭기(OP1), (OP2)의 반전 입력단자 및 비반전 입력단자에 접속하며, 그 연산 증폭기(OP1), (OP2)의 출력측을 상기 하강, 상승 스위치(S2), (S1)의 접속점을 접속하여 구성함을 특징으로 하는 텔레비젼의 동조 전압 자동 상승-하강회로.(Correction) constant voltage circuit 1 and automatic tuning circuit 3, flip-flops F 1 and F 2 , diodes D 1 -D 5 , resistors R 1 -R 7 transistors TR 1 , TR 2 ) Tuner tuning of a television which consists of a condenser (C 1 ) and the tuning voltage applied to the tuner tuning voltage supply terminal (2) increases or decreases by shorting up and down switches (S 1 ) and (S 2 ). in the voltage supply circuit, a resistor (R 8 a resistor (R 8 -R 10) and a resistor (R 11, R 12) to the output side and the tuner tuning voltage supply terminal 2 of the constant voltage circuit (1) connected in series to each ) (R 9 ) and (R 9 ) (R 10 ) to the non-inverting and inverting input terminals of operational amplifiers (OP 1 ) and (OP 2 ) through resistors (R 14 ) (R 16 ) respectively. The connection points of resistors R 11 and R 12 to the inverting and non-inverting input terminals of the operational amplifiers OP 1 and OP 2 via resistors R 13 and R 15 , respectively. connection, and that the operational amplifier (OP 1), the lower the output of the (OP 2), W switch (S 2), (S 1 ) Automatic tuning voltage rise of the television, characterized in that the connection formed by the connection point of the-circuit falling.
KR2019830010560U 1983-12-10 1983-12-10 Tuning voltage auto up-down circuit KR850002431Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019830010560U KR850002431Y1 (en) 1983-12-10 1983-12-10 Tuning voltage auto up-down circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019830010560U KR850002431Y1 (en) 1983-12-10 1983-12-10 Tuning voltage auto up-down circuit

Publications (2)

Publication Number Publication Date
KR850005495U KR850005495U (en) 1985-08-10
KR850002431Y1 true KR850002431Y1 (en) 1985-10-18

Family

ID=70160352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019830010560U KR850002431Y1 (en) 1983-12-10 1983-12-10 Tuning voltage auto up-down circuit

Country Status (1)

Country Link
KR (1) KR850002431Y1 (en)

Also Published As

Publication number Publication date
KR850005495U (en) 1985-08-10

Similar Documents

Publication Publication Date Title
US4611135A (en) Analog switch circuit and signal attenuator employing an analog switch circuit
US4588968A (en) Low noise constant amplitude oscillator circuit
KR850002431Y1 (en) Tuning voltage auto up-down circuit
US4194087A (en) Control circuit and FM stereo receiver using same
US4658437A (en) Tuning voltage tracking arrangement
US5714915A (en) Oscillator
US3688220A (en) Stable differential relaxation oscillator
US5887246A (en) Amplifier circuit for an intermediate-frequency signal of a radio receiver
KR850002432Y1 (en) Tuning voltage auto up-down circuit
KR850002135Y1 (en) Up-down circuit for auto turning device
US3054970A (en) Semi-conductor type low frequency oscillator
JP2984001B2 (en) Low voltage controlled backup electronics with delayed switch off
EP0222435A1 (en) Automatic gain control including a current threshold circuit
US4393354A (en) Crossover circuit for use in automatic gain control systems
US3848143A (en) Self-compensated amplifier circuit
KR850001674Y1 (en) Tv tunner band changing circuit
KR850001671Y1 (en) Tunning voltage supply for tv tunner
US5063343A (en) Current pump structure
KR850001673Y1 (en) Tv tunner band changing circuit
EP0067166B1 (en) Variable capacitance circuit
KR850001307B1 (en) Automatic search level modulation circuit
JP2790471B2 (en) Muting circuit
KR850001672Y1 (en) Tunning voltage supply for tv tunner
KR880002751Y1 (en) Volume control circuit
KR830001736Y1 (en) Automatic tuning circuit of sound equipment

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee