Claims (26)
다비트를 포함하는 디지탈워드를 아나로그신호로 변환하는 장치에 있어서, 상기 디지탈워드의 최상위비트의 제1군(12)을 증가적으로 변화하는 충격계수를 갖는 제1 펄스신호로 변환하는 수단과, 상기 디지탈워드의 그다음 최상위비트의 제2군(16)을 증가적으로 변화하는 충격계수를 갖는 제2 펄스신호로 변환하는 수단과, 상기 디지탈워드의 값의 연속증가에 응답하여 주기적인 비단조증가를 하는 아나로그 신호를 출력에서 발생하도록 상기 제1과 제2 펄스신호를 조합하는 수단((20)을 구비하는 것을 특징으로 하는 디지탈-아나로그 변환기 장치.An apparatus for converting a digital word including multiple bits into an analog signal, comprising: means for converting a first group of the most significant bits of the digital word into a first pulse signal having an incrementally varying impact coefficient; Means for converting the second group 16 of the next most significant bit of the digital word into a second pulse signal having an incrementally changing impact coefficient, and a periodic non-monostatic increase in response to a continuous increase in the value of the digital word. And means (20) for combining the first and second pulse signals to generate an analog signal at the output.
제1항에 따른 장치에 있어서, 상기 조합수단(20)은 상기 제1 펄스신호를 수신하도록 결합된 제1 저항(22)과 상기 제2 펄스신호를 수신하도록 결합된 제2 저항(24)을 포함하고, 상기 제1 및 제2 저항은 상기 제1 및 제2 펄스신호의 웨이팅을 제공하는 것을 특징으로 하는 디지탈-아나로그 변환기 장치.In the device according to claim 1, the combining means 20 comprises a first resistor 22 coupled to receive the first pulse signal and a second resistor 24 coupled to receive the second pulse signal. And the first and second resistors provide weighting of the first and second pulse signals.
제2항의 장치에 있어서, 상기 비단조부는 반복되는 상기 아나로그신호의 증가레벨의 주어진 백분율을 가져오고 상기 제1 및 제2 저항(22,24)은 상기 주어진 백분율의 절반인 명목저항값에서 실제 저항값을 갖는 것을 특징으로 하는 디지탈-아나로그 변환기 장치.3. The apparatus of claim 2, wherein the non-forged portion brings a given percentage of the incremental level of the analog signal repeated and the first and second resistors 22, 24 are actually at nominal resistance values that are half of the given percentage. A digital-analog converter device having a resistance value.
제1항의 장치에 있어서, 상기 조합수단(20)은 저역통과필터를 포함하는 것을 특징으로 하는 디지탈-아나로그 변환기 장치.4. A digital-analog converter device according to claim 1, characterized in that the combining means (20) comprises a low pass filter.
제4항의 장치에 있어서, 상기 조합수단(20)은 상기 제1 및 제2 저항(22,24)에 결합된 캐패시터(28)를 포함하여 출력에 상기 아나로그 신호를 제공하도록 상기 제1 및 제2 펄스신호를 여파하는 것을 특징으로 하는 디지탈-아나로그 변환기 장치.5. The apparatus of claim 4, wherein the combining means (20) comprises a capacitor (28) coupled to the first and second resistors (22, 24) to provide the analog signal to an output. A digital-analog converter device for filtering two pulse signals.
제2항의 장치에 있어서, 상기 제1 및 제2군은 각각 8비트를 포함하는 것을 특징으로 하는 디지탈-아나로그 변환기 장치.The device of claim 2, wherein the first and second groups each comprise 8 bits.
제6항의 장치에 있어서, 상기 제1 및 제2 저항의 저항값은 상기 저항의 명목값비가 약 1:200에서 1:256의 범위에서 증가됨에 따라 약 10%로 감소하는 범위내에서 허용을 갖는 것을 특징으로 하는 디지탈-아나로그 변환기 장치.7. The apparatus of claim 6, wherein the resistance values of the first and second resistors have tolerances in the range of decreasing to about 10% as the nominal ratio of the resistors increases in the range of about 1: 200 to 1: 256. A digital-analog converter device.
제1항의 장치에 있어서, 상기 디지탈워드는 18비트를 구비하고 상기 제1 및 제2군은 각각 6비트를 포함하는 것을 특징으로 하는 디지탈-아나로그 변환기 장치.The digital-analog converter of claim 1, wherein the digital word comprises 18 bits and the first and second groups each comprise 6 bits.
제2항의 장치에 있어서, 상기 제1저항의 명목 저항값 대 상기 제2 저항의 명목 저항값의 비율은 상기 제2 펄스신호의 최대 평균 DC값이 소정의 백분율로 상기 제1 펄스신호의 단일증가의 평균 DC값보다 큰 정도로 자동적으로 상기 제1 및 제2 펄스신호를 감쇄시키는 것을 특징으로 하는 디지탈-아나로그 변환기 장치.3. The apparatus of claim 2, wherein the ratio of the nominal resistance value of the first resistor to the nominal resistance value of the second resistor is such that the maximum average DC value of the second pulse signal is a predetermined percentage of single increase of the first pulse signal. And attenuating the first and second pulse signals automatically to a greater than average DC value of the digital-analog converter.
제9항의 장치에 있어서, 상기 제1 및 제2 저항은 상기 명목값의 주어진 허용내에서 실제 저항값을 갖고, 상기 주어진 허용의 백분율은 상기 소정백분율의 절반과 거의 등가인 것을 특징으로 하는 디지탈-아나로그 변환기 장치.10. The device of claim 9, wherein the first and second resistors have actual resistance values within a given tolerance of the nominal value, wherein the percentage of the given tolerance is approximately equivalent to half of the predetermined percentage. Analog converter device.
텔레비젼동조 시스템에서 제1항의 장치에 있어서, 상기 아나로그신호는 동조신호에 응답하여 국부발진기 신호를 발생하는 발진기(739)와, 선택된 채널을 나타내는 신호를 공급하는 채널 선택기 수단(744)과, 상기 채널선택기에 의해 공급된 상기 신호에 응답하여 다비트 디지탈워드를 발생하는 수단을 포함하는 상기 동조시스템에 결합된 동조신호인 것을 특징으로 하는 디지탈-아나로그 변환기 장치.The apparatus of claim 1, wherein the analog signal comprises: an oscillator 739 for generating a local oscillator signal in response to the tune signal, a channel selector means 744 for supplying a signal representing a selected channel; And a tuning signal coupled to said tuning system comprising means for generating a multi-bit digital word in response to said signal supplied by a channel selector.
제11항의 장치에 있어서, 상기 디지탈워드를 발생하는 상기 수단은 상기 국부발진기신호와 상기 채널선택기 수단(744)에 의해 공급된 상기 신호의 주파수를 비교하는 수단(750)과, 상기 비교수단에 응답하여 상기 디지탈워드를 발생하는 제어수단(752)을 구비하는 것을 특징으로 하는 디지탈-아나로그 변환기 장치.12. The apparatus of claim 11, wherein the means for generating the digital word comprises: means 750 for comparing the frequency of the local oscillator signal with the signal supplied by the channel selector means 744, and in response to the comparing means; And control means (752) for generating said digital word.
제12항의 장치에 있어서, 상기 발진기(739)와, 상기 비교수단(750)과, 상기 제어수단(752)과 상기 동조전압을 공급하는 상기 장치는 궤환루프(760)를 형성하는 것을 특징으로 하는 디지탈-아나로그 변환기 장치.13. The apparatus of claim 12, wherein the oscillator 739, the comparison means 750, the control means 752, and the apparatus for supplying the tuning voltage form a feedback loop 760. Digital-to-analog converter device.
제1항의 장치에 있어서, 검출수단(832)을 구비하여 상기 아나로그신호의 상기 각 비단조 증가 발생을 검출하고, 상기 디지탈워드의 값을 빨리 변화하는 수단(840,812)을 구비하여 상기 각 비단조 증가발생 검출에 응답하여 상기 아나로그신호의 크기를 빠르게 변화하고, 신호를 스토아하는 수단(836)을 구비하여 상기 각 비단조 증가보다 먼저 상기 아나로그신호의 크기에 관련된 크기를 갖고, 상기 아나로그신호의 크기에 응답하는 제1 입력과 상기 스토아된 신호의 크기에 응답하는 제2 입력을 갖는 감지수단(838)을 구비하여 상기 아나로그신호의 크기가 상기 스토아된 신호의 크기에 대응할때 상기 디지탈워드의 값의 상기 빠른 변화를 정지시키는 것을 특징으로 하는 디지탈-아나로그 변환기 장치.The apparatus of claim 1, further comprising means for detecting the occurrence of each non-forging increase in the analog signal, and means (840, 812) for quickly changing the value of the digital word. Means (836) for rapidly changing the magnitude of the analog signal in response to the detection of an increase in occurrence, having a magnitude related to the magnitude of the analog signal prior to each of the non-monostatic increases, and And sensing means 838 having a first input corresponding to the magnitude of the signal and a second input corresponding to the magnitude of the stowed signal such that the magnitude of the analog signal corresponds to the magnitude of the stowed signal. And stopping said rapid change in the value of a word.
제14항의 장치에 있어서, 상기 검출수단(832)은 상기 디지탈워드에 응답하여 소정의 증가수로 상기 각 비단조 증가를 처리하는 상기 디지탈워드의 값을 검출함으로써 지시신호를 제공하는 것을 특징으로 하는 디지탈-아나로그 변환기 장치.15. The apparatus of claim 14, wherein said detecting means 832 provides an indication signal by detecting a value of said digital word for processing said each non-monostatic increase in a predetermined increment in response to said digital word. Digital-to-analog converter device.
제15항에 따른 장치에 있어서, 상기 검출수단은 상기 각 비단조증가 바로전에 처리되는 상기 지시신호를 디지탈값에서 제공하는 것을 특징으로 하는 디지탈-아나로그 변환기 장치.16. A digital-analog converter as claimed in claim 15, wherein said detecting means provides at said digital value said indication signal which is processed immediately before said each forging increase.
제15항에 따른 장치에 있어서, 상기 디지탈워드는 계수기(810)에 의해 발생되고, 상기 디지탈워드의 값을 빠르게 변화하는 상기 수단은 상기 계수기가 변화되는 속도로 증가하는 수단(840,812)을 포함하고, 상기 속도 증가수단은 사기 지시신호에 응답하여 상기 빠른 변화를 시작하는 것을 특징으로 하는 디지탈-아나로그 변환기 장치.16. The apparatus according to claim 15, wherein the digital word is generated by a counter 810 and the means for rapidly changing the value of the digital word comprises means 840, 812 for increasing at a rate at which the counter changes. And said speed increasing means starts said quick change in response to a fraud indication signal.
제17항에 따른 장치에 있어서, 상기 감지수단은 전압비교기(838)를 포함하는 것을 특징으로 하는 디지탈-아나로그 변환기 장치.18. An apparatus according to claim 17, wherein said sensing means comprises a voltage comparator (838).
제5항에 따른 장치에 있어서, 상기 스토아 수단은 상기 아나로그신호를 수신하도록 결합된 샘플 및 보유회로(836)를 포함하여 상기 지시신호에 응답하여 상기 아나로그신호의 진폭레벨을 출력에서 유지하는 것을 특징으로 하는 디지탈-아나로그 변환기 장치.6. The apparatus according to claim 5, wherein the store means comprises a sample and hold circuit 836 coupled to receive the analog signal to maintain an amplitude level of the analog signal at an output in response to the indication signal. A digital-analog converter device.
제18항에 따른 장치에 있어서, 상기 스토아 수단은 상기 지시신호가 발생될때까지 상기 아나로그신호의 진폭변화에 관련된 진폭변화를 갖는 트래킹신호를 발생하고, 상기 지시신호에 응답하여 상기 트래킹신호의 진폭변화를 정지하는 수단을 포함하는 것을 특징으로 하는 디지탈-아나로그 변환기 장치.19. An apparatus according to claim 18, wherein the store means generates a tracking signal having an amplitude change related to an amplitude change of the analog signal until the indication signal is generated, and in response to the indication signal, an amplitude of the tracking signal. And a means for stopping the change.
제20항에 따른 장치에 있어서, 상기 트래킹신호를 발생하는 상기 수단은 상기 감지수단의 출력신호에 응답하여 상기 트래킹신호는 상기 아나로그신호의 크기가 상기 지지신호의 발생으로 나타난 상기 트래킹신호의 진폭과 대응할때 상기 아나로그신호의 진폭변화에 관련된 진폭변화를 갖는 것을 특징으로 하는 디지탈-아나로그 변환기 장치.21. An apparatus according to claim 20, wherein said means for generating said tracking signal is in response to an output signal of said sensing means wherein said tracking signal is an amplitude of said tracking signal in which the magnitude of said analog signal indicates that said support signal is generated. And an amplitude change related to the amplitude change of the analog signal when corresponding to the digital-analog converter.
제14항에 따른 장치에 있어서, 상기 스토아 수단은 트래킹 디지탈 워드의 최상위비트의 제1군을 증가적으로 변화하는 충격계수를 갖는 제3 펄스신호로 변환하는 제3 수단과, 상기 트래킹 디지탈워드의 그 다음 최상위비트의 제2 군을 증가적으로 변화하는 충격계수를 갖는 제4 펄스신호로 변환하는 제4 수단과, 상기 제일 먼저 언급된 아나로그신호의 진폭변화에 관련된 진폭변화를 갖는 제2 아나로그신호를 출력에서 발생하도록 상기 제3 및 제4 펄스신호를 조합하는 수단(324)을 포함하는 것을 특징으로 하는 디지탈-아나로그 변환기 장치.15. An apparatus according to claim 14, wherein the store means comprises: third means for converting the first group of most significant bits of the tracking digital word into a third pulse signal having an impact coefficient that varies incrementally; A fourth means for converting a second group of most significant bits into a fourth pulse signal having an incrementally changing impact coefficient, and a second ana having an amplitude change related to the amplitude change of the first-mentioned analog signal. Means (324) for combining said third and fourth pulse signals to generate a log signal at an output.
제22항에 따른 장치에 있어서, 상기 제3 및 제4 변환용수단(326,328)은 상기 각 지시신호에 응답하여 상기 제2 언급된 아나로그신호의 진폭변화를 정지하고, 상기 제1 언급된 디지탈워드는 계수(312)기에 의해 발생되고, 상기 제1 언급된 디지탈워드의 값을 빠르게 변화하는 상기 수단은 상기 계수기(312)가 변화되는 속도를 증가하는 수단을 포함하고, 상기 속도 증가수단은 상기 지시신호에 응답하여 상기 빠른 변화를 초기화시키는 것을 특징으로 하는 디지탈-아나로그 변환기 장치.23. The apparatus according to claim 22, wherein said third and fourth converting means (326,328) stop the amplitude change of said second mentioned analog signal in response to said respective indicating signal, and said first mentioned digital The word is generated by a counter 312, and the means for rapidly changing the value of the first mentioned digital word includes means for increasing the rate at which the counter 312 is changed, and the speed increasing means And the quick change in response to an indication signal.
제23항의 장치에 있어서, 상기 제1 및 제2 펄스신호를 조합하는 상기 수단은 상기 제1 펄스신호를 수신하도록 결합된 제1 저항(314)과, 상기 제2 펄스신호를 수신하도록 결합된 제2 저항(316)과, 상기 제1 및 제2 저항의 단에 결합된 제1 집적회로(320)를 포함하고, 상기 제3 및 제4 펄스신호를 조합하는 상기 수단은 상기 제3 펄스신호를 수신하도록 결합된 제3 저항(326)과, 상기 제4 펄스신호를 수신하도록 결합된 제4 저항(328)과 상기 제3 및 제4 저항(326,328)의 단에 결합된 제2 집적회로(324)를 포함하고, 상기 제1 및 제2 언급된 아나로그신호는 상기 제1 및 제2 집적회로(320,324)에 의해 각각 발생되는 것을 특징으로 하는 디지탈-아나로그 변환기 장치.24. The apparatus of claim 23, wherein the means for combining the first and second pulse signals comprises a first resistor 314 coupled to receive the first pulse signal and a first coupled to receive the second pulse signal. A second integrated circuit 320 coupled to the ends of the first and second resistors, wherein the means for combining the third and fourth pulse signals comprises: receiving the third pulse signal; A third resistor 326 coupled to receive, a fourth resistor 328 coupled to receive the fourth pulse signal, and a second integrated circuit 324 coupled to the ends of the third and fourth resistors 326 and 328; And said first and second mentioned analog signals are generated by said first and second integrated circuits (320,324), respectively.
제24항의 장치에 있어서, 상기 제1 언급된 아나로그신호의 상기 비단조성은 반복되는 진폭변화의 주어진 백분율을 나타내고, 상기 제1, 제2, 제3 및 제4 저항은 상기 주어진 백분율의 거의 절반인 명목저항값에 관련된 실제 저항값 허용을 갖는 것을 특징으로 하는 디지탈-아나로그 변환기 장치.25. The apparatus of claim 24, wherein the non-monostatic of the first mentioned analog signal represents a given percentage of repeated amplitude change, and wherein the first, second, third and fourth resistances are approximately half of the given percentage. A digital to analog converter device having an actual resistance value tolerance related to the nominal resistance value.
제14항의 장치에 있어서, 상기 장치는 동조제어신호에 응답하는 소인형 동조시스템을 가진 텔레비젼 수상기내에 포함되고, 상기 디지탈워드의 값을 빠르게 변화하는 상기 수단은 실제로 단조인 아나로그신호를 발생하고, 단기 단조 아나로그신호는 상기 동조제어신호로서 상기 동조시스템에 인가되는 것을 특징으로 하는 디지탈-아나로그 변환기 장치.15. The apparatus of claim 14, wherein the apparatus is included in a television receiver having a sweeping tuning system responsive to a tuning control signal, wherein the means for rapidly changing the value of the digital word generates a monotonically analog signal. And a short-term monotone analog signal is applied to the tuning system as the tuning control signal.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.