DE3427852C2

DE3427852C2 -

Info

Publication number: DE3427852C2
Application number: DE3427852A
Authority: DE
Inventors: Charles Martin Princeton N.J. Us Wine; Ted Norman East Windsor N.J. Us Altman; Nicola John Kingston N.J. Us Fedele
Original assignee: RCA Licensing Corp
Current assignee: RCA Licensing Corp
Priority date: 1983-07-28
Filing date: 1984-07-27
Publication date: 1990-06-13
Also published as: KR920008051B1; GB2144005B; KR850001651A; GB8418858D0; DE3427852A1; FR2550031B1; FR2550031A1; GB2144005A

Description

Die Erfindung geht aus von einer Anordnung mit den im Oberbegriff des Anspruchs 1 angegebenen Merkmalen.The invention is based on an arrangement with the Features specified in the preamble of claim 1.

Digital/Analog-Wandler (abgekürzt: D/A-Wandler) setzen Digitalwörter in entsprechende Analogsignale um und sind daher weit verbreitet. In einem Abstimmsystem für einen Hörfunk- oder Fernsehempfänger beispielsweise kann ein D/A-Wandler dazu verwendet werden, ein aufgrund einer Kanalwahl erzeugtes Digitalwort in eine Abstimmspannung umzuwandlen, mit der spannungsgesteuerte frequenzselektive Einrichtungen wie z. B. Kapazitätsdioden im Tuner beeinflußt werden können.Set digital / analog converter (abbreviated: D / A converter) Digital words into corresponding analog signals and are therefore widespread. In a voting system for one Radio or television receivers, for example, can be a D / A converters can be used due to a channel selection convert the generated digital word into a tuning voltage, with the voltage controlled frequency selective Facilities such as B. influenced capacitance diodes in the tuner can be.

Abstimmsysteme enthalten häufig einen D/A-Wandler, der einen Pulsbreitenmodulator oder einen binären Frequenzvervielfacher enthält, um ein Impulssignal mit stufenweise veränderbarem Tastverhältnis zu erzeugen, das einer Tiefpaßfilterung unterworfen wird, um die analoge Abstimmspannung zu gewinnen. Ein D/A-Wandler mit binärem Frequenzvervielfacher spricht auf das Digitalwort an, um ein Impulssignal aus Impulsen gleichmäßig kurzer Dauer zu erzeugen, deren Anzahl in einem Umwandlungszyklus proportional dem Betrag des analogen Abstimmsignals ist. Ein D/A-Wandler mit Pulsbreitenmodulator erzeugt in einem Umwandlungszyklus jeweils einen einzigen Impuls, dessen Dauer proportional dem Betrag der analogen Abstimmspannung ist.Tuning systems often include a D / A converter that a pulse width modulator or a binary frequency multiplier contains a step-by-step pulse signal generate variable duty cycle, that of a low-pass filtering is subjected to the analog tuning voltage to win. A D / A converter with a binary frequency multiplier responds to the digital word for a pulse signal to generate from pulses of uniformly short duration, their number proportional in a conversion cycle is the amount of the analog tuning signal. A D / A converter with pulse width modulator generated in one conversion cycle one pulse each, the duration of which is proportional is the amount of the analog tuning voltage.

Da für ein Fernseh-Abstimmsystem im allgemeinen eine Auflösung entsprechend einem Teil in 16 000 (2¹⁴) Teilen erforderlich ist, wird das Impulssignal von einem mit binärem Frequenzvervielfacher arbeitenden D/A-Wandler eine große Anzahl von ansteigenden und abfallenden Signalübergängen enthalten, während das Impulssignal von einem mit Impulsbreitenmodulator arbeitenden D/A-Wandler nur zwei Übergänge enthält. Das Impulssignal von dem mit Pulsbreitenmodulator arbeitenden D/A-Wandler erfordert ein Tiefpaßfilter mit einem Filterkondensator relativ großer Kapazität, was eine verhältnismäßig lange Ansprechzeit für den Wandler zur Folge hat. Bei den mit binärem Frequenzvervielfacher arbeitenden D/A-Wandler sind die Anforderungen an das Filter zwar leichter zu erfüllen, andererseits führt jedoch die relativ große Anzahl von Übergängen des Impulssignals dazu, daß der Betrieb des Wandlers durch Temperturschwankungen beeinträchtigt wird.As for a television voting system in general a resolution corresponding to one part in 16,000 (2¹⁴) parts required is, the pulse signal is from one with binary Frequency multiplier working D / A converter a large Number of rising and falling signal transitions included while the pulse signal from a with pulse width modulator working D / A converter only two transitions contains. The pulse signal from the one with pulse width modulator Working D / A converter requires a low pass filter with a filter capacitor of relatively large capacitance, what a relatively long response time for the converter has the consequence. For those with a binary frequency multiplier Working D / A converter are the requirements for the filter easier to accomplish, but on the other hand leads the relatively large number of transitions of the pulse signal that the operation of the converter due to temperature fluctuations is affected.

Manche bekannten Tuner enthalten D/A-Wandler, die zwei Impulssignale nebeneinander erzeugen, deren eines repräsentativ für eine Grobabstimmspannung (d. h. für eine Gruppe der obersten oder höchstwertigen Bits des Digitalwortes) und deren anderes repräsentativ für eine Feinabstimmung ist (d. h. für die restlichen, untersten oder niedrigstwertigen Bits des Digitalwortes). Dies führt zu einer geringeren Anzahl an Impulsübergängen, wenn ein D/A-Wandler mit binärem Frequenzvervielfacher benutzt wird, und erlaubt die Verwendung von langsameren Verarbeitungsschaltungen. Hierdurch sollten die Kosten des D/A-Wandlers vermindert werden. Andererseits benötigt man aber Präzisions- Schalteinrichtungen, um den Beitrag der Fein-Impulssignale in Anpassung an die Grob-Impulssignale präzise zu bemessen, damit die Kombination der Grob- und Fein-Impulssignale zu einer analogen Ausgangsspannung führt, die gleichmäßig monoton ist. Der Ausdruck "gleichmäßig monoton" bezeichnet hier eine stetige Funktion, bei welcher jede 1-Bit-Änderung des digitalen Eingangswortes immer eine gleich große Änderung des Ausgangssignales bringt. Dieser gesonderte Schaltungsaufwand erhöht die Kompliziertheit und die Kosten des D/A- Wandlers.Some known tuners contain D / A converters, the two Generate pulse signals side by side, one of which is representative for a coarse tuning voltage (i.e. for a group the top or most significant bits of the digital word) and their other representative for fine-tuning (i.e. for the rest, bottom, or least significant Bits of the digital word). This leads to a lower one Number of pulse transitions when a D / A converter is used with binary frequency multiplier, and allowed the use of slower processing circuits. This should reduce the cost of the D / A converter will. On the other hand, you need precision Switching devices to the contribution of the fine pulse signals to be dimensioned precisely in accordance with the coarse pulse signals, thus the combination of the coarse and fine pulse signals an analog output voltage that is evenly monotonous is. The term "evenly monotonous" denotes here a continuous function in which every 1-bit change of the digital input word always an equal change of the output signal. This separate circuitry increases the complexity and cost of D / A- Converter.

Die Qualität eines D/A-Wandlers wird im allgemeinen an seiner Auflösung (Anzahl der Quantisierungssprünge im Ausgangssignal), an seiner absoluten Genauigkeit (Genauigkeit der tatsächlichen analogen Ausgangsspannung gegenüber einer idealen Ausgangsspannung), an seiner Betriebsgeschwindigkeit sowie an den Kosten gemessen.The quality of a D / A converter is generally determined by its Resolution (number of quantization jumps in the output signal), in its absolute accuracy (accuracy of the actual analog output voltage versus one ideal output voltage), at its operating speed and measured by cost.

Der vorliegenden Erfindung liegt, ausgehend von dem oben geschilderten Stand der Technik, die Aufgabe zugrunde, eine gattungsgemäße Anordnung anzugeben, die einen kostengünstigeren und einfacheren Aufbau aufweist und trotzdem eine ausreichende Auflösung gewährleistet.The present invention is based on the State of the art described above, based on the task specify a generic arrangement that a cheaper and has a simpler structure and still one sufficient resolution guaranteed.

Diese Aufgabe wird durch eine gattungsgemäße Anordnung mit den kennzeichnenden Merkmalen des Patentanspruchs 1 überreicht.This task is achieved by a generic arrangement with the characterizing features of claim 1 handed over.

Weiterbildungen und vorteilhafte Ausgestaltungen der erfindungsgemäßen Anordnung sind Gegenstand der Unteransprüche.Further developments and advantageous refinements of Arrangement according to the invention are the subject of the dependent claims.

Die Erfindung geht von der Erkenntnis aus, daß man bei einer gattungsgemäßen Anordnung, insbesondere einem D/A-Wandler, eine hohe Auflösung mit relativ geringem Aufwand erreichen kann, wenn man auf andere Qualitätsmerkmale, wie z. B. die absolute Genauigkeit, weniger Wert legt. Insbesondere kann man die Genauigkeit bis zu einem Punkt verringern, bei dem die Ausgangsspannung nicht-monoton wirkt und dies bewußt in Kauf nehmen.The invention is based on the knowledge that one generic arrangement, in particular a D / A converter, can achieve a high resolution with relatively little effort, if you look at other quality features, such as B. the absolute Accuracy, less value. In particular, you can Reduce accuracy to a point where the Output voltage has a non-monotonic effect and this is deliberately purchased to take.

Bei einer ersten Ausführungsform der Erfindung werden die Amplituden des ersten und des zweiten Impulssignales unterschiedlich gewichtet, und zwar so, daß der maximale Gleichstrommittelwert des zweiten Signales größer ist als der Wert eines einzigen Schrittes des ersten Signales. Die gewichteten Signale werden kombiniert und können mit einem Tiefpaßfilter gefiltert werden, um die Analogspannung abzuleiten. Infolge des beschriebenen Typs der unterschiedlichen Gewichtung können die Toleranzen für die Werte der Widerstände, die zur Realisierung der Gewichtungsfunktion verwendet werden, wesentlich großzügiger sein, wodurch die Kosten des D/A-Wandlers geringer werden. Da der Gesamtbeitrag des zweiten Signals größer ist als der Wert eines Schrittes des ersten Signals, ist der D/A-Wandler nicht-monoton. Trotzdem läßt sich immer noch der volle Bereich von Analogspannungen ableiten, und zwar mit hoher Auflösung. Eine Laser-Trimmung ohmscher Bauelemente oder die Verwendung von Präzisions-Schalteinrichtungen ist nicht erforderlich, wodurch die Kosten des Wandlers noch weiter reduziert werden. Ein Anwendungsgebiet für einen Digital-Analog-Wandler dieses Typs ist ein Fernseh- Abstimmsystem, wie es hier beschrieben wird.In a first embodiment of the invention the amplitudes of the first and second pulse signals weighted differently so that the maximum DC mean value of the second signal is greater than the value of a single step of the first signal. The weighted signals are combined and can be used with a low pass filter to be filtered derive the analog voltage. As a result of the described The tolerances can be of different types for the values of the resistors used to implement the Weighting function used, much more generous be, which reduces the cost of the D / A converter. Because the total contribution of the second signal is larger as the value of a step of the first signal, is D / A converter non-monotonic. Still can be derive the full range of analog voltages, namely with high resolution. Laser trimming of ohmic components or the use of precision switching devices is not required, reducing the cost of the converter be reduced even further. An area of application for one Digital-to-analog converter of this type is a television Tuning system as described here.

In manchen Fällen wie z. B. bei einem Sägezahngenerator, der die Suchlauf-Abstimmspannung für einen gewobbelten Fernsehtuner liefert, kann ein nicht-monotones Ausgangssignal unerwünscht sein, da bei jedem nicht-monotonen Änderungsschritt eine abrupte Änderung in der Abstimmspannung erfolgt. Bei einer besonderen Ausführungsform der Erfindung ist eine Anordnung vorgesehen, um ein monotones Ausgangssignal für den oben beschriebenen D/A-Wandler zu erzeugen.In some cases such as B. in a sawtooth generator, which is the sweep tuning voltage for a swept TV tuner provides a non-monotonous output signal be undesirable, as with every non-monotonous change step an abrupt change in the tuning voltage he follows. In a particular embodiment of the invention an arrangement is provided for a monotonous output signal for the D / A converter described above.

Eine solche Anordnung enthält eine Einrichtung zur Speicherung eines Signalpegels, der einem Analogsignalpegel entspricht, wie er vom D/A-Wandler vor dem Auftreten eines nicht-monotonen Schrittes geliefert wird, und zur schnellen Änderung des Wertes des Digitalwortes und damit des Analogsignalpegels, bis dieser Pegel wieder dem gespeicherten Signalpegel entspricht. Auf diese Weise werden die Werte des Digitalwortes, die den nicht-monotonen Teilen des Ausgangssignals des Wandlers entsprechen, schnell umgangen, und infolge der Wirkung des Tiefpaßfilters bleibt der Pegel des Analogsignals im wesentlichen monoton.Such an arrangement contains a device for storage a signal level that corresponds to an analog signal level, like that of the D / A converter before the occurrence of a non-monotonous step is delivered, and for fast Changing the value of the digital word and thus the analog signal level, until this level returns to the stored signal level corresponds. In this way, the values of the Digital word representing the non-monotonous parts of the output signal correspond to the converter, bypassed quickly, and due to the effect of the low pass filter, the level remains of the analog signal is essentially monotonous.

Die Erfindung wird nachstehend an Ausführungsbeispielen anhand von Zeichnungen näher erläutert.The invention is illustrated below using exemplary embodiments explained in more detail with reference to drawings.

Fig. 1 zeigt, teilweise in Blockform und teilweise im Detail, einen gemäß der Erfindung aufgebauten D/A-Wandler; Fig. 1 shows, partly in block form and partially in detail, one constructed in accordance with the invention, D / A converter;

Fig. 1A und 2 zeigen Wellenformen zur Erläuterung des Betriebs des Wandlers nach Fig. 1; FIGS. 1A and 2 show waveforms for explaining the operation of the converter of FIG. 1;

Fig. 3 zeigt, teilweise in Blockform und teilweise im Detail, eine andere Ausführungsform eines erfindungsgemäßen D/A-Wandlers unter Verwendung eines Mikrocomputers anstelle der in Fig. 1 gezeigten diskreten Logikschaltung; FIG. 3 shows, partly in block form and partly in detail, another embodiment of a D / A converter according to the invention using a microcomputer instead of the discrete logic circuit shown in FIG. 1;

Fig. 4 und 5 sind Flußdiagramme von Teilen eines Mikrocomputer- Steuerprogramms für den D/A-Wandler nach Fig. 3; FIGS. 4 and 5 are flow charts of parts of a microcomputer control program for the D / A converter of FIG. 3;

Fig. 6 zeigt, teilweise in Blockform und teilweise im Detail, eine andere Ausführungsform eines erfindungsgemäßen D/A-Wandlers; ., Partly in block form and partially in detail, another embodiment of Figure 6 shows a D according to the invention / A converter;

Fig. 7 und 8 zeigen, teilweise in Blockform und teilweise im Detail, Abstimmsysteme für Fernsehempfänger unter Verwendung des D/A-Wandlers nach Fig. 1. FIGS. 7 and 8 show, partly in block form and partially in detail, tuning systems for television receivers using the D / A converter of FIG. 1.

In der Anordnung nach Fig. 1 speichert ein Register 10 16 Bits eines Digitalwortes, das in einen Analogwert umgewandelt werden soll. Die acht obersten oder höchstwertigen Bits (abgekürzt: HWBs) des 16-Bit-Digitalwortes werden, wie mit dem breiten Pfeil angedeutet, auf einen Digital/ Tastverhältnis-Wandler 12 gegeben, um an einer Klemme 14 ein ausgangsseitiges Impulssignal "Grob" zu erzeugen. Das "Grob"-Signal hat einen Gleichstrommittelwert, der repräsentativ für den Wert der acht obersten Bits des Digitalwortes ist. In the arrangement according to FIG. 1, a register 10 stores 16 bits of a digital word which is to be converted into an analog value. The eight uppermost or most significant bits (abbreviated: HWBs) of the 16-bit digital word are, as indicated by the wide arrow, applied to a digital / duty cycle converter 12 in order to generate a "coarse" output signal at a terminal 14 . The "coarse" signal has a DC average that is representative of the value of the top eight bits of the digital word.

Der Wandler 12 kann unter Verwendung eines binären Frequenzvervielfachers aufgebaut sein, der eine Vielzahl von Ausgangsimpulsen erzeugt, die gleichmäßig kurze Dauer haben und deren Anzahl innerhalb einer gegebenen Umwandlungsperiode proportional zum Wert der acht obersten Bits ist. Das heißt, der Wandler 12 kann durch zwei 4-Bit-Binärfrequenzvervielfacher realisiert sein, die in der "Additions"- Betriebsart in Kaskade geschaltet sind, wie z. B. die integrierte Schaltung CD4089 des Herstellers RCA Corporation, Solid State Division, Somerville, N. J. (gezeigt in Fig. 13 auf Seite 246 des 1978 RCA COS/MOS Integrated Circuits Data Book). In einer ähnlichen Weise werden die acht untersten oder niedrigstwertigen Bits (abgekürzt: NWBs), das heißt die übrigen Bits des im Register 10 gespeicherten Digitalwortes, auf einen Digital/Tastverhältnis-Wandler 16 gegeben (wie mit dem breiten Pfeil angedeutet), um an der Ausgangsklemme 18 ein ausgangsseitiges Impulssignal "Fein" zu liefern, das ähnlich dem an der Klemme 14 erscheinenden Impulssignal ist, jedoch ein Tastverhältnis hat, das repräsentativ für den Wert der acht untersten Bits ist.The converter 12 can be constructed using a binary frequency multiplier that generates a plurality of output pulses that are equally short in duration and the number of which is proportional to the value of the top eight bits within a given conversion period. That is, the converter 12 can be realized by two 4-bit binary frequency multipliers, which are cascaded in the "addition" mode, such as. B. The integrated circuit CD4089 from the manufacturer RCA Corporation, Solid State Division, Somerville, NJ (shown in Fig. 13 on page 246 of the 1978 RCA COS / MOS Integrated Circuits Data Book). In a similar manner, the eight lowest or least significant bits (abbreviated: NWBs), i.e. the remaining bits of the digital word stored in register 10 , are applied to a digital / duty cycle converter 16 (as indicated by the wide arrow) in order to be applied to the Output terminal 18 to provide an output pulse signal "fine" which is similar to the pulse signal appearing at terminal 14 , but has a duty cycle which is representative of the value of the eight lowest bits.

Die in Fig. 1A dargestellte Wellenform eines Impulssignals ist typisch für das vom Wandler 12 oder 16 gelieferte Impulssignal, falls der betreffende Wandler als Binärfrequenzvervielfacher mit 256 Zeitintervallen pro Umwandlungszyklus arbeitet, um am Ausgang ein Impulssignal zu liefern, dessen Tastverhältnis in 256 Schritten von 0 bis 100% veränderbar ist. Das dargestellte Impulssignal enthält in jedem vierten Zeitintervall jeweils einen Impuls mit der Amplitude V und einer Dauer gleich einem Zeitintervall und hat daher einen Gleichstrommittelwert von V/4 Volt, was 25% des maximalen Digitalwerts entspricht. Wenn die Ausgangssignale "Grob" und "Fein" z. B. beide die dargestellte Form haben, dann repräsentiert das erstgenannte Signal 25% des Digitalwertes der acht obersten Bits und das zweitgenannte Signal 25% des Digitalwertes der acht untersten Bits. The waveform of a pulse signal shown in Fig. 1A is typical of the pulse signal provided by the converter 12 or 16 if the converter in question operates as a binary frequency multiplier with 256 time intervals per conversion cycle in order to provide a pulse signal at the output, the pulse duty factor of which in 256 steps from 0 to Is 100% changeable. The pulse signal shown contains a pulse with the amplitude V and a duration equal to a time interval in every fourth time interval and therefore has a DC mean value of V / 4 volts, which corresponds to 25% of the maximum digital value. If the output signals "Coarse" and "Fine" z. B. both have the form shown, then the first-mentioned signal represents 25% of the digital value of the eight uppermost bits and the second-mentioned signal 25% of the digital value of the eight lowest bits.

Typische bekannte D/A-Wandler enthalten Präzisions-Schalteinrichtungen, um das "Grob"- und das "Fein"-Signal derart zusammenzufassen, daß der maximale Beitrag des "Fein"- Signals genau um einen "Fein"-Teilschnitt kleiner ist als ein einziger Teilschnitt des "Grob"-Signals. Auf diese Weise wird eine gleichmäßige monotone Ausgangsgröße erhalten. Wenn der Beitrag eines einzigen Teilschrittes des "Grob"-Signals größer wäre als eben genannt, dann würde die Ausgangsfunktion zwar monoton aber nicht gleichmäßig bleiben, und eine Gruppe von Ausgangspegeln würde übersprungen (d. h. wäre nicht ableitbar).Typical known D / A converters contain precision switching devices, around the "coarse" and the "fine" signal to summarize that the maximum contribution of the "fine" - Signals is exactly smaller than a "fine" partial cut a single partial section of the "rough" signal. To this A uniform monotonous output is obtained in this way. If the contribution of a single step of the "Coarse" signal would be larger than just called, then would the output function is monotonous but not even stay and a group of output levels would be skipped (i.e. would not be derivable).

Gemäß den Prinzipien der vorliegenden Erfindung werden das "Grob"- und das "Fein"-Signal derart kombiniert, daß bewußt eine nicht-monotone Ausgangsgröße erhalten wird. Somit kann das Kombinieren der Signale unter Verwendung billiger, mit normaler Toleranz (z. B. 10%) bemessener Widerstände erfolgen und ohne die Gefahr, daß man eine nicht-gleichmäßige monotone Ausgangsgröße bekommt, worin Ausgangspegel übersprungen werden.According to the principles of the present invention "Coarse" - and the "fine" signal combined in such a way that conscious a non-monotonous output is obtained. Consequently combining the signals using cheaper, resistors rated with normal tolerance (e.g. 10%) done and without the risk of being a non-uniform gets monotonous output, where output level to be skipped.

Im einzelnen wird ein Tiefpaßfilter 20 verwendet, das einen mit der Klemme 14 verbundenen Normaltoleranz-Widerstand 22 und einen mit der Klemme 18 verbundenen Normaltoleranz- Widerstand 24 enthält, um die Ausgangsimpulssignale von den Wandlern 12 und 16 an einem Verbindungspunkt 26 zu vereinigen. Durch die Spannungsteilerwirkung der beiden Widerstände 22 und 24 werden das "Grob"- und das "Fein"- Signal unterschiedlich gedämpft oder gewichtet, so daß am Verbindungspunkt 26 der maximale Gleichstrommittelwert des "Fein"-Signals größer ist als der Gleichstrommittelwert eines einzigen Teilschrittes des "Grob"-Signals. Ein zwischen den Verbindungspunkt 26 und Masse geschalteter Kondensator 28 glättet das gewichtete und kombinierte Signal, um das Analogsignal zu gewinnen. Ein zusätzlicher Filterabschnitt 30 mit einem Widerstand 32 und einem Kondensator 34 dient der weiteren Glättung des Analogsignals. In particular, a low pass filter 20 is used which includes a normal tolerance resistor 22 connected to terminal 14 and a normal tolerance resistor 24 connected to terminal 18 to combine the output pulse signals from transducers 12 and 16 at a connection point 26 . Due to the voltage divider effect of the two resistors 22 and 24 , the "coarse" and the "fine" signal are attenuated or weighted differently, so that the maximum DC mean value of the "fine" signal is greater than the DC mean value of a single substep of the connection point 26 "Coarse" signal. A capacitor 28 connected between the connection point 26 and ground smoothes the weighted and combined signal in order to obtain the analog signal. An additional filter section 30 with a resistor 32 and a capacitor 34 is used to further smooth the analog signal.

Falls eine gleichmäßige Monotonie erwünscht wäre, müßten die Widerstände 22 und 24 eine unterschiedliche Gewichtung im Verhältnis 256 : 1 besorgen. Dies läßt sich mathematisch ausdrücken durch:If uniform monotony were desired, resistors 22 and 24 would have to have a different weighting ratio of 256: 1. This can be expressed mathematically by:

R _f = 256 R _c, R _f = 256 R _c ,

wobei R _f gleich dem tatsächlichen Widerstandswert des Widerstandes 24 und R _c gleich dem tatsächlichen Widerstandswert des Widerstandes 22 ist. Die Toleranz, die zur Gewährleistung einer gleichmäßigen Monotonie gefordert wird, ist 1 : 2¹⁶=1 : 65 536=0,0015%.where R _f is the actual resistance of resistor 24 and R _c is the actual resistance of resistor 22 . The tolerance required to ensure uniform monotony is 1: 2¹⁶ = 1: 65 536 = 0.0015%.

Die gegenseitige Beziehung der Widerstandswerte der Widerstände 22 und 24 zur derartigen Dämpfung der "Grob"- und "Fein"-Signale, daß eine nicht-monotone Ausgangsgröße gemäß der Erfindung erhalten wird, läßt sich mathematisch folgendermaßen ausdrücken:The mutual relationship of the resistance values of the resistors 22 and 24 to the attenuation of the "coarse" and "fine" signals in such a way that a non-monotonic output variable according to the invention is obtained can be expressed mathematically as follows:

R _f < 256 R _c. R _f <256 R _c .

Wenn man die Toleranz der Widerstände in Rechnung zieht, ist die vorstehende Ungleichung folgendermaßen auszudrücken:If you take into account the tolerance of the resistors, the above inequality must be expressed as follows:

R _f(1 ± tol.) < 256 R _c (1 ± tol.). R _f (1 ± tol.) <256 R _c (1 ± tol.).

Wenn man Widerstände mit einer Toleranz von z. B. 10% verwenden würde, dann ergäbe sich für den ungünstigsten Fall: If you have resistors with a tolerance of z. B. would use 10%, then the worst case scenario would be:

Wenn man also für die Widerstände 24 und 22 Exemplare wählt, die mit 10%iger Toleranz bemessen sind und deren Nennwerte im Verhältnis 200 : 1 zueinander stehen, dann ist dies mehr als ausreichend, um ein nicht-monotones Ausgangssignal zu garantieren (d. h. ein Signal, bei welchem alle Ausgangspegel ableitbar sind). So kann der Widerstand 22 z. B. einen Nennwert von 1 Kiloohm und der Widerstand 24 einen Nennwert von 200 Kiloohm haben. Wenn das Verhältnis der Nennwerte von 200 : 1 auf 256 : 1 erhöht wird, dann verringert sich der Grad der Nicht-Monotonie, und die für die Widerstände 22 und 24 geforderte Toleranz wird entsprechend enger. Wenn umgekehrt das Nennwerteverhältnis gegenüber dem Wert 200 : 1 vermindert wird, dann können Widerstände mit entsprechend größerer Toleranz verwendet werden, weil der Grad der Nicht-Monotonie höher ist.So if you choose 24 and 22 for the resistors, which are dimensioned with a 10% tolerance and whose nominal values are in a ratio of 200: 1 to each other, then this is more than sufficient to guarantee a non-monotonous output signal (i.e. a signal , at which all output levels can be derived). So the resistor 22 z. B. have a nominal value of 1 kilohm and the resistor 24 has a nominal value of 200 kilohms. As the ratio of ratings increases from 200: 1 to 256: 1, the level of non-monotony decreases and the tolerance required for resistors 22 and 24 becomes correspondingly narrower. Conversely, if the nominal value ratio is reduced from the value 200: 1, then resistors with a correspondingly greater tolerance can be used because the degree of non-monotony is higher.

Die in der Fig. 2 gezeigten Signalformen veranschaulichen die Gewichtung und Vereinigung der "Grob"- und "Fein"- Signale gemäß den Prinzipien der Erfindung. Die Darstellung a) zeigt die Gleichstrommittelwerte der 256 Teilschritte des "Fein"-Signals, wie es am Verbindungspunkt 26 erscheinen würde, wenn das "Grob"-Signal nicht vorhanden wäre. Jeder gezeigte vertikale Teilschritt bedeutet ungefähr 20 tatsächliche Teilschritte des Digitalwertes. Der Digitalwert ist entlang der horizontalen Achse angezeigt. Da das "Fein"-Signal entsprechend den acht untersten Bits des Digitalwortes erzeugt wird, ist die Signaldarstellung a) eine sich wiederholende Treppe aus jeweils 255 Stufen eines Gleichstrommittelwerts. Der maximale Gleichstrommittelwert nach 255 Stufen wäre gleich V/200, wenn man für die Widerstände 22 und 24 ein Gewichtsverhältnis von 200 : 1 verwenden würde.The waveforms shown in FIG. 2 illustrate the weighting and combining of the "coarse" and "fine" signals according to the principles of the invention. Representation a) shows the DC mean values of the 256 substeps of the "fine" signal, as it would appear at connection point 26 if the "coarse" signal were not present. Each vertical sub-step shown means approximately 20 actual sub-steps of the digital value. The digital value is displayed along the horizontal axis. Since the "fine" signal is generated in accordance with the eight lowest bits of the digital word, the signal representation a) is a repetitive staircase, each of 255 steps of a DC mean value. The maximum direct current average after 255 steps would be V / 200 if a weight ratio of 200: 1 were used for resistors 22 and 24 .

Die Signaldarstellung b) in Fig. 2 zeigt einige Teilschritte des "Grob"-Signals, wie es am Verbindungspunkt 26 erscheinen würde, falls das "Fein"-Signal nicht vorhanden wäre. Da das "Grob"-Signal entsprechend den acht obersten Bits des Digitalwortes erzeugt wird, ist der einem einzigen Teilschritt des "Grob"-Signals entsprechende Digitalwert gleich 256 Teilschritten des "Fein"-Signals. Dies zeigt sich deutlich dadurch, daß jeweils nach 255 Amplitudenschritten des Signals a) ein Amplitudenschritt des Signals b) erfolgt. Der Gleichstrommittelwert jedes Teilschrittes des "Grob"-Signals ist gleich V/256. Wie oben erwähnt, ist jedoch der maximale Amplitudenmittelwert des "Fein"- Signals gleich V/200. Wenn also die Signale a) und b) miteinander kombiniert werden, wie es die Wellenform c) zeigt, dann zeigt sich, daß der maximale Gleichstrommittelwert nach 255 Teilschritten des "Fein"-Signals nicht um einen "Fein"-Teilschritt kleiner ist als ein Teilschritt des "Grob"-Signals, wie es bei einem gleichmäßig monotonen D/A-Wandler der Fall wäre. Vielmehr ist der maximale Gleichstrommittelwert nach 255 Teilschritten des "Fein"-Signals um einen festen Betrag größer als der Gleichstrommittelwert eines einzigen Teilschrittes des "Grob"-Signals. Bei dem hier gezeigten Ausführungsbeispiel entspricht dieser Betrag dem Maß 1/200-1/256, also etwa 22%. Infolgedessen ist das kombinierte Signal nicht monoton, sondern enthält nach jeder Gruppe von 256 Teilschritten des Digitalwertes einen nicht-monotonen Abschnitt, wie es die Wellenform c) zeigt.The signal representation b) in Fig. 2 shows some sub-steps of the "coarse" signal as it would appear at the connection point 26 if the "fine" signal were not present. Since the "coarse" signal is generated in accordance with the eight uppermost bits of the digital word, the digital value corresponding to a single sub-step of the "coarse" signal is 256 sub-steps of the "fine" signal. This is clearly shown by the fact that after 255 amplitude steps of the signal a) there is an amplitude step of the signal b). The DC average of each substep of the "coarse" signal is V / 256. However, as mentioned above, the maximum amplitude average of the "fine" signal is V / 200. If the signals a) and b) are combined with one another, as is shown by the waveform c), then it turns out that the maximum DC mean value after 255 sub-steps of the "fine" signal is not less than a "fine" sub-step less than one Partial step of the "coarse" signal, as would be the case with a uniformly monotonous D / A converter. Rather, the maximum average DC value after 255 steps of the "fine" signal is a fixed amount larger than the average DC value of a single step of the "coarse" signal. In the exemplary embodiment shown here, this amount corresponds to the measure 1 / 200-1 / 256, that is to say approximately 22%. As a result, the combined signal is not monotonic, but contains a non-monotonic section after each group of 256 substeps of the digital value, as shown by waveform c).

Die ersten 512 Teilschritte des mit der Wellenform c) gezeigten kombinierten Signals sind zeitlich gedehnt dargestellt, während die übrigen Teilschritte, d. h. die Schritte 512 bis 65 535, der Einfachheit halber komprimiert dargestellt sind. Der maximale Digitalwert des 16-Bit-Digitalwortes ist gleich 2¹⁶ oder 65 535, und dieser Wert entspricht dem erreichbaren maximalen Gleichstrommittelwert, d. h. dem Wert V.The first 512 substeps of the combined signal shown with waveform c) are shown stretched in time, while the remaining substeps, ie steps 512 to 65 535, are shown compressed for the sake of simplicity. The maximum digital value of the 16-bit digital word is equal to 2¹⁶ or 65 535, and this value corresponds to the attainable maximum direct current average, ie the value V.

Es sind also 65 536 Auflösungselemente vorhanden, um ein Analogsignal präzise abzuleiten. Wegen der Nicht-Monotonie der Umwandlung gibt es jedoch nach jedem nicht-monotonen Teilschritt Gruppen von Digitalwerten, die bewirken, daß das kombinierte Signal vorher gelieferte Schrittwerte wiederholt. So wird z. B. während des Zeitintervalls t₁ der Wert des vom Zähler (Register) 10 gelieferten Digitalwortes von 0 auf 255 erhöht, und der Gleichstrommittelwert des kombinierten Signals nach 255 Teilschritten ist ungefähr gleich V/200. Am Beginn des Zeitintervalls t₂ jedoch fällt der Gleichstrommittelwert des kombinierten Signals ab, und es sind ungefähr 56 positive Teilschritte des Digitalwortes erforderlich, bevor wieder ein Gleichstrommittelwert von V/200 erreicht wird.So there are 65 536 resolution elements to precisely derive an analog signal. Because of the non-monotonicity of the conversion, however, there are groups of digital values after each non-monotonous substep, which cause the combined signal to repeat previously supplied step values. So z. B. during the time interval t ₁ the value of the digital word supplied by the counter (register) 10 increases from 0 to 255, and the DC mean value of the combined signal after 255 substeps is approximately equal to V / 200. At the beginning of the time interval t ₂, however, the DC mean value of the combined signal drops, and approximately 56 positive steps of the digital word are required before a DC mean value of V / 200 is reached again.

Jeder analoge Ausgangswert zwischen 0 und V ist ableitbar, und zwar mit einer hohen Auflösung in der Größenordnung von 1 : 2¹⁶ (also 1 : 65 565) abzüglich eines Überlappungsmaßes, das infolge der Nicht-Monotonie besteht und beim hier behandelten Beispiel ungefähr 56/256 oder 22% beträgt, wie oben erläutert. Die Gesamtauflösung ist also gleich 1 : 51 176, was immer noch wesentlich größer ist als eine 14- Bit-Auflösung von 1 : 16 384, wie sie im allgemeinen für Fernseh-Abstimmsysteme gefordert wird.Each analog output value between 0 and V can be derived, with a high resolution of the order of 1: 2¹⁶ (i.e. 1: 65 565) minus an overlap measure, which is due to the non-monotonicity and approximately 56/256 in the example discussed here or 22% as explained above. The total resolution is therefore equal to 1: 51 176, which is still significantly larger than a 14-bit resolution of 1: 16 384, as is generally required for television tuning systems.

In der Anordnung nach Fig. 8 sind zwei Digital/Tastverhältnis- Wandler 816 und 820 enthalten, die jeweils einen Ausgang 818 bzw. 822 haben, und die in der gleichen Weise arbeiten wie die Wandler 12 und 16 nach Fig. 1. In der gleichen Weise, wie im Falle der Fig. 1 die beiden Widerstände 22 und 24 mit dem Kondensator 28 gekoppelt sind, sind auch in der Anordnung nach Fig. 8 zwei Widerstände 826 und 828 mit einem Kondensator 831 und einem Summierungspunkt 830 verbunden. In der Anordnung nach Fig. 8 sind zusätzliche Maßnahmen getroffen, um den Wert des Digitalwortes nach einem nicht-monotonen Schritt schnell zu ändern, so daß die Nicht-Monotonie im gefilterten analogen Ausgangssignal im wesentlichen beseitigt wird. Ein 16-Bit-Zähler 810 liefert ein Digitalwort, dessen Wert sich zwischen 0 und 2¹⁶ (also 65 536) ändern kann. Ein einpoliger Umschalter 812 überträgt (z. B. 1 KHz) von einer Taktsignalquelle 814 zu einem Takteingang C des Zählers 810, um den Wert des erwähnten Digitalwortes periodisch und gleichförmig zu ändern. Der Zähler 810 spricht auf ein Vorwärts/Rückwärts-Steuersignal V/R an, um den Wert des Digitalwortes in positiver Richtung zu ändern (Vorwärtszählung), wenn dieses Signal einen hohen Binärwert oder Logikpegel hat, und um den Wert des Digitalwortes in negativer Richtung zu ändern (Rückwärtszählung), wenn das Steuersignal niedrigen Logikpegel hat. Der Zähler 810 zählt die Impulse des ihm zugeführten Taktsignals, wenn er durch ein ihm angelegtes Aktivierungssignal E eingeschaltet ist.In the arrangement of Fig. 8, two digital / duty cycle are included converter 816 and 820, each having an output 818 and 822, and operate in the same manner as the transducers 12 and 16 of FIG. 1. In the same As in the case of FIG. 1, the two resistors 22 and 24 are coupled to the capacitor 28 , two resistors 826 and 828 are also connected to a capacitor 831 and a summing point 830 in the arrangement according to FIG. 8. In the arrangement according to FIG. 8, additional measures are taken to quickly change the value of the digital word after a non-monotonous step, so that the non-monotony in the filtered analog output signal is essentially eliminated. A 16-bit counter 810 supplies a digital word, the value of which can change between 0 and 2¹⁶ (ie 65 536). A single-pole switch 812 transfers (e.g., 1 KHz) from a clock signal source 814 to a clock input C of the counter 810 to periodically and uniformly change the value of the mentioned digital word. Counter 810 is responsive to an up / down control signal V / R to change the value of the digital word in a positive direction (up count) when that signal has a high binary or logic level, and to change the value of the digital word in a negative direction change (count down) when the control signal has low logic level. The counter 810 counts the pulses of the clock signal supplied to it when it is switched on by an activation signal E applied to it.

Die acht untersten Bits des Digitalwortes werden auf einen Detektor 832 gegeben, um ein Ausgangssignal zu erzeugen, kurz bevor der Ausgang des D/A-Wandlers einen nicht-monotonen Schritt macht. Der Detektor 832 kann z. B. ein für 8 Bits ausgelegtes Exklusiv-ODER-Glied aufweisen, um einen Ausgangsimpuls zu erzeugen, wenn gefühlt wird, daß die acht untersten Bits alle den Binärwert "1" haben (was bei Rückwärtszählung des Zählers 810 unmittelbar vor einem nicht-monotonen Schritt eintritt). Das Ausgangssignal des Detektors 832 wird dem Setzeingang S eines Setz/Rücksetz-Flipflops 834 angelegt. Als Antwort auf das Signal an seinem Setzeingang liefert das Flipflop 834 an seinem Q-Ausgang ein Signal mit hohem Logikpegel. Dieser hohe Pegel wird an einer Abfrage- und Halteschaltung 836 gelegt, um diese Schaltung zu veranlassen, den unmittelbar vor jedem nicht-monotonen Schritt erhaltenen Pegel des analogen Ausgangssignals des D/A-Wandlers abzufragen und zu halten. Der gehaltene Signalpegel V _H wird auf einen Eingang eines Vergleichers 838 gegeben. Das Q-Ausgangssignal des Flipflops 834 wird außerdem an den Umschalter 812 gelegt, um diesen Umschalter zu veranlassen, ein relativ schnelles Taktsignal (z. B. 10 KHz) von einer Taktsignalquelle 840 auf den Takteingang C des Zählers 810 zu koppeln und das langsamere Taktsignal (1 KHz) der Quelle 814 vom Zähler 810 abzukoppeln. Als Folge davon werden die Digitalwerte des Zählers 810 ab dem nicht-monotonen Schritt in schnellen Schritten weiter verändert. Die schnell veränderten Digitalwerte entsprechen Ausgangssignalpegeln des D/A-Wandlers, die eine Wiederholung der vor dem nicht-monotonen Schritt gelieferten Ausgangssignalpegel darstellen.The eight lowermost bits of the digital word are applied to a detector 832 to produce an output signal just before the output of the D / A converter takes a non-monotonous step. The detector 832 can e.g. B. Have an 8-bit exclusive OR gate to produce an output pulse when it is felt that the eight lowermost bits are all binary "1" (which occurs when counter 810 is counted down immediately before a non-monotonous step entry). The output signal of the detector 832 is applied to the set input S of a set / reset flip-flop 834 . In response to the signal at its set input, the flip-flop 834 delivers a signal with a high logic level at its Q output. This high level is applied to an interrogation and hold circuit 836 to cause this circuit to interrogate and hold the level of the analog output signal of the D / A converter obtained immediately before each non-monotonous step. The held signal level V _H is applied to an input of a comparator 838 . The Q output of flip-flop 834 is also applied to switch 812 to cause this switch to couple a relatively fast clock signal (e.g., 10 KHz) from a clock signal source 840 to clock input C of counter 810 and the slower clock signal (1 KHz) of the source 814 from the counter 810 . As a result, the digital values of counter 810 are further changed in rapid steps from the non-monotonous step. The rapidly changing digital values correspond to output signal levels of the D / A converter, which represent a repetition of the output signal levels delivered before the non-monotonous step.

Der Vergleicher 838 empfängt ferner das Ausgangssignal V _a des D/A-Wandlers und liefert ein Signal zur Rücksetzung des Flipflops 834, wenn der Ausgangspegel des D/A-Wandlers den Wert erreicht hat, den er unmittelbar vor dem nichtmonotonen Schritt hatte. Wenn das Flipflop 834 durch den Ausgang des Vergleichers 838 zurückgesetzt wird, gerät der Umschalter 812 wieder in den Zustand, in welchem er die Taktsignalquelle 814 anstatt der Taktsignalquelle 840 mit dem Zähler 810 koppelt, so daß der Zähler sein langsame Zählung wieder aufnimmt.The comparator 838 also receives the output signal V _{a of} the D / A converter and provides a signal for resetting the flip-flop 834 when the output level of the D / A converter has reached the value which it had just before the non-monotonous step. When flip-flop 834 is reset by the output of comparator 838 , switch 812 returns to the condition in which it couples clock signal source 814 to counter 810 instead of clock signal source 840 so that the counter resumes its slow count.

Im folgenden sei anhand der Wellenform c) der Fig. 2 die Arbeitsweise der Anordnung nach Fig. 8 für den Fall beschrieben, daß der Zähler durch die von der Quelle 814 kommenden Taktsignale in positiver Richtung fortgeschaltet wird, und zwar ausgehend vom Wert "0" in allen Bits des Digitalwortes. Während des Zeitintervalls t₁ erhöht sich der Zählstand des Zählers 810 von 0 bis 255 mit einer Schrittgeschwindigkeit von 1 KHz. Beim Zählstand 255 liefert der Detektor 832 ein Signal an den Eingang S des Flipflops 834, und der Gleichstrommittelwert des Ausgangssignals des D/A-Wandlers beim Zählstand 255 wird von der Abfrage- und Halteschaltung 836 gehalten und an einen Eingang des Vergleichers 838 gelegt. Der gehaltene Signalpegel ist mit V _H in der Wellenform c) eingetragen. Anschließend bringen das Flipflop 834, der Umschalter 812 und die Taktsignalquelle 840 den Zähler 810 dazu, mit der zehnfachen Geschwindigkeit weiterzuschalten, bis der Vergleicher 838 anzeigt, daß der Ausgangssignalpegel des D/A-Wandlers wieder den Wert V _H erreicht hat. Durch diese schnelle Schrittgeschwindigkeit wird das Zeitintervall t₂ auf den zehnten Teil verkürzt, wie es mit dem kleinen Intervall t′₂ dargestellt ist. Am Ende des Zeitintervalls t′₂ nimmt der Zähler 810 seine langsamere Schrittfolge wieder ein. Es sei erwähnt, daß sich beim Zählwert 256 wieder alle Bits auf 0 stellen und daß dieser Zustand vom Detektor 832 unmittelbar nach dem Zählstand 255 (alle Bits gleich 1) ebenfalls erfaßt wird. Dies beeinflußt jedoch die Abfrage- und Halteschaltung 836 oder den Schalter 812 nicht, da sich das Ausgangssignal des Flipflops 834 nicht ändert, wenn seinem Setzeingang S ein zweites Signal angelegt wird.The mode of operation of the arrangement according to FIG. 8 will now be described with reference to the waveform c) of FIG. 2 in the event that the counter is advanced in positive direction by the clock signals coming from the source 814 , starting from the value "0" in all bits of the digital word. During the time interval t ₁, the count of the counter 810 increases from 0 to 255 with a step speed of 1 kHz. At count 255, detector 832 supplies a signal to input S of flip-flop 834 , and the DC mean value of the output signal of the D / A converter at count 255 is held by query and hold circuit 836 and applied to an input of comparator 838 . The signal level held is entered with V _H in waveform c). Then the flip-flop 834 , the switch 812 and the clock signal source 840 cause the counter 810 to advance at ten times the speed until the comparator 838 indicates that the output signal level of the D / A converter has again reached the value V _H. By this fast walking speed, the time interval t ₂ is shortened to the tenth part, as is shown with the small interval t ' ₂. At the end of the time interval t ' ₂, the counter 810 resumes its slower sequence. It should be mentioned that with the count value 256 all bits reset to 0 and that this state is also detected by the detector 832 immediately after the count 255 (all bits equal 1). However, this does not affect the query and hold circuit 836 or the switch 812 , since the output signal of the flip-flop 834 does not change when a second signal is applied to its set input S.

Es werden also ungefähr 56 Teilschritte der Wellenform c) sehr schnell während des relativ kurzen Zeitintervalls t′₂ durchlaufen, wodurch der nicht-monotone Teil aus dem gefilterten Ausgangssignal des D/A-Wandlers im wesentlichen eliminiert wird. Dies ist in der Wellenform c) durch den gestrichelt gezeichneten Signalabschnitt veranschaulicht, der am Ende des Zeitintervalls t′₂ beginnt und aufeinanderfolgende gleichmäßige Erhöhungen des Gleichstrommittelwertes nach dem Zählwert 255 darstellt.So there are about 56 substeps of the waveform c) run very quickly during the relatively short time interval t ' ₂, whereby the non-monotonous part is essentially eliminated from the filtered output signal of the D / A converter. This is illustrated in waveform c) by the dashed signal section, which begins at the end of the time interval t ′ ₂ and which represents successive, uniform increases in the mean DC value after the count value 255.

Der in Fig. 8 dargestellte D/A-Wandler kann in einem Fernsehempfänger verwendet werden, um eine sägezahnähnliche Abstimmspannung zur Wobbelung des Überlagerungsoszillators im Fernsehtuner 842 zu liefern und damit den Empfänger sukzessiv auf aufeinanderfolgende Kanäle abzustimmen. In diesem Fall ist es wünschenswert, ein weiteres Tiefpaßfilter 846 einzufügen, das eine relativ große Zeitkonstante im Vergleich zu derjenigen des Tiefpaßfilters 824 hat, um das Ausgangssignal V _a zusätzlich zu glätten und ein Signal V′ _a zu erzeugen, das sich als Wobbelspannung eignet. Ein Kanalwähler 844, der eine herkömmliche Anordnung aus Kanalwahl- Drucktasten einschließlich jeweils einer "Aufwärts"- und einer "Abwärts"-Taste aufweisen kann, liefert bei Betätigung durch den Benutzer das Aktivierungssignal E und das Vorwärts/Rückwärts-Steuersignal V/R mit wahlweise hohem oder niedrigem Pegel. Wenn daraufhin die Analogsignalpegel am Ausgang des D/A-Wandlers sukzessiv ansteigen (oder abnehmen), wird der Empfänger vom Tuner 872 nacheinander auf Kanäle steigender (oder abnehmender) Ordnungszahl abgestimmt. Wenn der Benutzer sieht, daß ein gewünschter Fernsehkanal empfangen wird, läßt er die Drucktaste des Kanalwählers 844 los, so daß das Aktivierungssignal E nicht länger an den Zähler 810 angelegt wird. Dies bewirkt, daß der Zähler 810 mit dem Zählen aufhört.The D / A converter shown in FIG. 8 can be used in a television receiver in order to provide a sawtooth-like tuning voltage for wobbling the local oscillator in the television tuner 842 and thus to tune the receiver successively to successive channels. In this case, it is desirable to add another low-pass filter 846, which has a relatively large time constant in comparison to that of the low-pass filter 824, the output signal V _a to smooth in addition to and to generate a signal V _'a, useful as a sweep voltage. A channel selector 844 , which may have a conventional arrangement of channel selection pushbuttons, including an "up" and a "down" button, optionally provides the activation signal E and the forward / reverse control signal V / R when operated by the user high or low level. If the analog signal levels at the output of the D / A converter then gradually increase (or decrease), the receiver is tuned by the 872 tuner in succession to channels of increasing (or decreasing) atomic number. When the user sees that a desired television channel is being received, he releases the push button of the channel selector 844 so that the activation signal E is no longer applied to the counter 810 . This causes counter 810 to stop counting.

Wenn der nicht-monotone Teil des Ausgangssignals des D/A- Wandlers nicht im wesentlichen eliminiert werden würde, wie es die erfindungsgemäße Anordnung besorgt, dann wäre es möglich, daß eine zweimalige Abstimmung auf einem einzigen Kanal erfolgt (z. B. einmal bei einem Digitalwert von 255 und dann noch einmal bei einem Digitalwert von ungefähr 315). Dies könnte den Benutzer dahingehend verwirren, daß er nicht mehr genau weiß, auf welchen Kanal die Abstimmung zielt.If the non-monotonous part of the output signal of the D / A- Converter would not be essentially eliminated, like if it concerns the arrangement according to the invention, then it would be possible for a two vote on a single Channel takes place (e.g. once with a digital value of 255 and then again at a digital value of approximately 315). This could confuse the user in that he is not knows more exactly which channel the vote is targeting.

Im Gegensatz zum gewobbelten Fernsehtuner nach Fig. 8 ist im Fernsehempfänger nach Fig. 7 ein Mikrocomputer 700 vorgesehen, der die Abstimmung des Empfängers auf einen gewünschten Kanal steuert, indem er intern ein 16-Bit-Digitalwort erzeugt und an zwei Ausgängen 710 und 712 ein "Grob"- und ein "Fein"-Impulssignal liefert, deren erstes für die acht obersten Bits und deren zweites für die acht untersten Bits des Digitalwortes repräsentativ ist. Diese an den Ausgängen 710 und 712 erscheinenden Impulssignale werden unterschiedlich gewichtet und über Normaltoleranz-Widerstände 716 und 718 eines Tiefpaßfilters 714 miteinander kombiniert, um an einem Kondensator 719 ein Analogsignal zu erzeugen, ähnlich wie es weiter oben in Verbindung mit Fig. 8 beschrieben wurde. Das Analogsignal wird durch ein zusätzliches Tiefpaßfilter 720, das einen Widerstand 722 und einen Kondensator 724 enthält, weiter geglättet und dann als Abstimmspannung dem Überlagerungsoszillator eines Tuners 726 angelegt.In contrast to the wobbled television tuner according to FIG. 8, a microcomputer 700 is provided in the television receiver according to FIG. 7, which controls the tuning of the receiver to a desired channel by internally generating a 16-bit digital word and switching it on at two outputs 710 and 712 Provides "coarse" and a "fine" pulse signal, the first of which is representative of the eight uppermost bits and the second of which is representative of the eight lowest bits of the digital word. These pulse signals appearing at the outputs 710 and 712 are weighted differently and combined with one another via normal tolerance resistors 716 and 718 of a low-pass filter 714 in order to generate an analog signal on a capacitor 719 , similar to that described above in connection with FIG. 8. The analog signal is further smoothed by an additional low-pass filter 720 , which contains a resistor 722 and a capacitor 724 , and is then applied as a tuning voltage to the local oscillator of a tuner 726 .

Über einen Widerstand 728 ist die Quelle einer Betriebsspannung +V mit der Kathode einer 30-Volt-Zenerdiode 730 verbunden, um eine Referenzspannung zu entwickeln, die höher ist als die maximal erforderliche Abstimmspannung. Über einen Widerstand 732 und über die Ausgangsklemme 710 werden 30 Volt von der Kathode der Zenerdiode 730 auf die Ausgangsstufe des Mikrocomputers 700 gekoppelt. Dies hat zur Folge, daß an der Klemme 710 ein "Grob"-Signal erscheint, das ähnlich dem "Grob"-Signal nach Fig. 2 ist, jedoch eine Impulsamplitude von 30 Volt hat. Eine 5-Volt- Zenerdiode 734 empfängt über einen Widerstand 736 Spannung von der Diode 730 und liefert eine Betriebsspannung von 5 Volt für den Mikrocomputer 700. Um die Anforderungen an die Halbleiterelemente innerhalb des Mikrocomputers 700 hinsichtlich der Spannungsfestigkeit zu verringern, verwendet die Ausgangsstufe für die Klemme 712 das Betriebspotential von 5 Volt, und die Impulse des "Fein"-Signals haben eine Amplitude von 5 Volt. Die Art und Weise, wie der Mikrocomputer 700 das "Grob"- und das "Fein"-Signal erzeugt, wird ausführlicher weiter unten in Verbindung mit Fig. 4 beschrieben.The source of an operating voltage + V is connected via a resistor 728 to the cathode of a 30 volt zener diode 730 in order to develop a reference voltage which is higher than the maximum required tuning voltage. A resistor 732 and output terminal 710 couple 30 volts from the cathode of zener diode 730 to the output stage of microcomputer 700 . As a result, a "coarse" signal appears at terminal 710 , which is similar to the "coarse" signal of FIG. 2, but has a pulse amplitude of 30 volts. A 5 volt zener diode 734 receives voltage from diode 730 through a resistor 736 and provides an operating voltage of 5 volts for microcomputer 700 . To reduce the dielectric strength requirements on the semiconductor elements within microcomputer 700 , the output stage for terminal 712 uses the 5 volt operating potential and the pulses of the "fine" signal have an amplitude of 5 volts. The manner in which microcomputer 700 generates the "coarse" and "fine" signals is described in greater detail below in connection with FIG. 4.

Da die Amplitude der Impulse des "Fein"-Signals ein Sechstel der Amplitude der Impulse des "Grob"-Signals beträgt, kann die von den Widerständen des Filters 714 durchzuführende Gewichtung entsprechend einem Sechstel des in Verbindung mit Fig. 1 beschriebenen Verhältnisses 200 : 1 erfolgen, d. h. im Verhältnis 33 : 1. Der Widerstand 716 kann also einen Nennwert von 1 Kiloohm und der Widerstand 718 einen Nennwert von 33 Kiloohm haben (wenn Widerstände mit 10%iger Toleranz benutzt werden).Since the amplitude of the pulses of the "fine" signal is one sixth of the amplitude of the pulses of the "coarse" signal, the weighting to be carried out by the resistors of the filter 714 can correspond to one sixth of the ratio 200: 1 described in connection with FIG. 1 take place, ie in a ratio of 33: 1. Resistor 716 can therefore have a nominal value of 1 kilohm and resistor 718 can have a nominal value of 33 kilohms (if resistors with a 10% tolerance are used).

Im Betrieb des Empfängers koppelt eine Empfangsantenne 738 empfangene HF-Signale auf den Tuner 726, worin sie mit dem von einem Überlagerungsoszillator 739 erzeugten Überlagerungssignal gemischt werden, um ein ZF-Signal zu erhalten, in welchem der Bildträger eine Nennfrequenz von z. B. 45,75 MHz (im Falle des NTSC-Fernsehsystems) hat. Das ZF-Signal wird in einer ZF-Stufe 740 verstärkt und dann auf die restlichen Schaltungen 742 des Fernsehempfängers gegeben, um Bild und Ton entsprechend dem gewählten Kanal wiederzugeben.In operation of the receiver, a receiving antenna 738 couples received RF signals to tuner 726 , where they are mixed with the beat signal generated by a local oscillator 739 to obtain an IF signal in which the image carrier has a nominal frequency of e.g. B. 45.75 MHz (in the case of the NTSC television system). The IF signal is amplified in an IF stage 740 and then applied to the remaining circuits 742 of the television receiver to reproduce the picture and sound corresponding to the selected channel.

Zur Steuerung der Abstimmung des Fernsehempfängers betätigt der Benutzer einen Kanalwähler 744, der entweder ein Tastatur- Eingabegerät oder ein Fernsteuersender sein kann, um dem Mikrocomputer 700 ein Signal einzugeben, das repräsentativ für den gewünschten zu empfangenden Kanal ist. Aufgrund dieses Kanalwählsignals speichert der Mikrocomputer 700 in einem Register 746 ein Signal, das repräsentativ für das tatsächliche Überlagerungssignal ist, welches zur korrekten Abstimmung auf das dem gewählten Kanal entsprechende HF-Signal benötigt wird. Der Mikrocomputer 700 enthält einen zweiten Registerteil 748, der auf das vom Tuner gelieferte Überlagerungssignal anspricht (nach Frequenzteilung dieses Signals in einem Frequenzteiler 749 zur Verringerung auf eine Frequenz, die vom Mikrocomputer 700 leichter verarbeitet werden kann), um ein Signal zu speichern, das repräsentativ für die Istfrequenz des Überlagerungssignals ist. Ein Vergleicher 750 vergleicht das im Register 746 gespeicherte Signal mit dem im Register 748 gespeicherten Signal, um festzustellen, ob die Frequenz des Überlagerungssignals und damit die analoge Abstimmspannung zu niedrig oder zu hoch ist. Wenn der Wert des im Register 748 gespeicherten Signals größer (kleiner) als der im Register 746 gespeicherte Wert ist, dann ist die Frequenz des Überlagerungssignals zu hoch (zu niedrig).To control the tuning of the television receiver, the user operates a channel selector 744 , which can be either a keyboard input device or a remote control transmitter, to input to the microcomputer 700 a signal representative of the desired channel to be received. On the basis of this channel selection signal, the microcomputer 700 stores in a register 746 a signal which is representative of the actual overlay signal which is required for correct matching to the RF signal corresponding to the selected channel. The microcomputer 700 includes a second register portion 748 that is responsive to the beat signal provided by the tuner (after frequency dividing this signal in a frequency divider 749 to reduce it to a frequency that is easier for the microcomputer 700 to process) to store a signal that is representative for the actual frequency of the beat signal. A comparator 750 compares the signal stored in register 746 with the signal stored in register 748 to determine whether the frequency of the beat signal and thus the analog tuning voltage is too low or too high. If the value of the signal stored in register 748 is greater (smaller) than the value stored in register 746 , then the frequency of the beat signal is too high (too low).

Zur Abstimmung des Überlagerungssignals auf die richtige Frequenz liefert ein Steuerteil 752 des Mikrocomputers 700 Befehle zur Erhöhung oder Verminderung des Wertes eines 16-Bit-Digitalwortes, das in einem Register 754 gespeichert ist. Das im Register 754 gespeicherte Digitalwort wird dazu verwendet, die an den Klemmen 710 und 712 gelieferten "Grob"- und "Fein"-Impulssignale zu bilden. Der Digitalwert des gespeicherten Wortes wird so lange geändert (mit Hilfe einer Technik der schrittweisen Annäherung, die ausführlicher weiter unten beschrieben wird), bis der Vergleicher 750 anzeigt, daß die Istfrequenz des Überlagerungsoszillators der für die korrekte Kanalwahl erforderlichen Frequenz entspricht (d. h. der Vergleicher vergleicht alle in den Registern 746 und 748 gespeicherten Bits).In order to tune the beat signal to the correct frequency, a control part 752 of the microcomputer 700 provides commands for increasing or decreasing the value of a 16-bit digital word which is stored in a register 754 . The digital word stored in register 754 is used to form the "coarse" and "fine" pulse signals provided at terminals 710 and 712 . The digital value of the stored word is changed (using a step-by-step approach, described in more detail below) until comparator 750 indicates that the local oscillator's actual frequency is the same as the frequency required for correct channel selection (ie, the comparator is comparing) all bits stored in registers 746 and 748 ).

In diesem Stadium ist der Erfassungsbetrieb der Abstimmung abgeschlossen, und der Mikrocomputer 700 tritt in einen Betrieb der automatischen Frequenzregelung (AFR) ein, bei welchem er auf die Frequenz des Bildträgers im ZF-Signal (nach passender Teilung in einem festen Frequenzteiler 751) anspricht, um einen Wert zu speichern, der repräsentativ für die Istfrequenz des ZF-Signals ist, und um diesen Wert mit einem gespeicherten Wert zu vergleichen, der repräsentativ für die Nominalfrequenz des ZF-Bildträgers ist (45,75 MHz). Ähnlich wie beim oben beschriebenen Erfassungsbetrieb wird das im Register 754 gespeicherte Digitalwort erhöht oder vermindert, um eine Abstimmspannung zu erzeugen, welche die Istfrequenz des ZF-Bildträgers auf dem Nominalwert hält.At this stage, the polling acquisition operation is complete and the microcomputer 700 enters an automatic frequency control (AFR) operation in which it responds to the frequency of the image carrier in the IF signal (after appropriate division in a fixed frequency divider 751 ), to store a value which is representative of the actual frequency of the IF signal and to compare this value with a stored value which is representative of the nominal frequency of the IF image carrier (45.75 MHz). Similar to the detection operation described above, the digital word stored in register 754 is increased or decreased to generate a tuning voltage which keeps the actual frequency of the IF image carrier at the nominal value.

Wie bereits oben angedeutet, werden die Bits des im Register 754 gespeicherten Digitalwortes durch eine Technik schrittweiser Annäherung bestimmt. Eine Steuereinheit 752 setzt am Anfang das oberste Bit des im Register 754 gespeicherten Digitalwortes auf den Binärwert 1 und den Rest der Bits auf den Binärwert 0. Dies entspricht einem Digitalwert, der 50% des maximal möglichen Digitalwertes ist. Wenn der Vergleicher 750 anzeigt, daß die Frequenz des Überlagerungssignals und somit die Abstimmspannung zu hoch ist (d. h. höher, als es zur Abstimmung auf den gewählten Kanal erforderlich ist), wird der im Register 754 gespeicherte Digitalwert um 50% vermindert. Dies geschieht dadurch, daß das oberste Bit auf 0 und das nächste Bit auf 1 gesetzt wird (die übrigen Bits bleiben noch auf 0). Wenn umgekehrt die Abstimmspannung zu niedrig ist, dann wird der Digitalwert um 50% erhöht, indem das oberste Bit auf 1 belassen und das nächste Bit von 0 auf 1 gebracht wird. Nach sechzehnmaliger Wiederholung dieses Vorgangs hat das im Register 754 gespeicherte Digitalwort genau denjenigen Wert, der die Abstimmspannung zur korrekten Abstimmung auf den gewählten Kanal bringt.As indicated above, the bits of the digital word stored in register 754 are determined by a step-by-step approach. A control unit 752 initially sets the uppermost bit of the digital word stored in register 754 to binary value 1 and the rest of the bits to binary value 0. This corresponds to a digital value that is 50% of the maximum possible digital value. If comparator 750 indicates that the frequency of the beat signal, and thus the tuning voltage, is too high (ie, higher than is required to match the selected channel), the digital value stored in register 754 is reduced by 50%. This is done by setting the top bit to 0 and the next bit to 1 (the remaining bits remain at 0). Conversely, if the tuning voltage is too low, the digital value is increased by 50% by leaving the top bit at 1 and moving the next bit from 0 to 1. After repeating this process sixteen times, the digital word stored in register 754 has exactly the value which brings the tuning voltage to the correct channel for the correct tuning.

Die analoge Abstimmspannung wird also präzise durch eine Rückkoppelungsschleife 760 bestimmt, die den Mikrocomputer 700, die Tiefpaßfilter 714 und 720, den Tuner 726 und den Frequenzteiler 749 umfaßt. Obwohl die Übertragungsfunktion dieses D/A-Wandlers nicht-monoton ist, wie es die Wellenform c) in Fig. 2 zeigt, kann jede analoge Abstimmspannung von 0 Volt bis V Volt erzeugt werden, und zwar mit einer Genauigkeit von ungefähr 1 : 50 000, was wesentlich größer ist als im allgemeinen für Fernseh-Abstimmsysteme notwendig.The analog tuning voltage is thus precisely determined by a feedback loop 760 , which includes the microcomputer 700 , the low-pass filters 714 and 720 , the tuner 726 and the frequency divider 749 . Although the transfer function of this D / A converter is non-monotonic, as shown by waveform c) in Fig. 2, any analog tuning voltage from 0 volts to V volts can be generated with an accuracy of approximately 1: 50,000 , which is much larger than is generally necessary for television voting systems.

In der Anordnung nach Fig. 3 ersetzt ein Mikrocomputer 300 einen wesentlichen Teil der in Fig. 8 dargestellten Schaltungen, um einen D/A-Wandler gemäß den Prinzipien der vorliegenden Erfindung zu bilden. Eine Zentraleinheit 310 des Mikrocomputers 300 liefert in Verbindung mit einem Register 312, das einen Speicherplatz eines Speichers mit wahlfreiem Zugriff (Randomspeicher RAM) darstellt und ein für eine Analogspannung repräsentatives 16-Bit-Digitalwort speichert, ein für die acht obersten Bits des Digitalwortes repräsentatives "Grob"-Impulssignal an einen Widerstand 314 und ein für die acht untersten Bits des Digitalwortes repräsentatives "Fein"-Impulssignal an einen Widerstand 316. Die Widerstände 314 und 316 sind Bestandteil eines Tiefpaßfilters 318, um die beiden Impulssignale unterschiedlich zu gewichten und sie zu kombinieren, so daß an einem Kondensator 320 ein Analogsignal V _a in ähnlicher Weise erzeugt wird, wie es weiter oben in Verbindung mit Fig. 1 beschrieben wurde.In the arrangement of Fig. 3300 replaced a microcomputer a substantial part of the circuits shown in Fig. 8, a D form / A converter in accordance with the principles of the present invention. A central processing unit 310 of the microcomputer 300 , in conjunction with a register 312 , which represents a memory location of a random access memory (random access memory RAM) and stores a 16-bit digital word representative of an analog voltage, a "representative of the eight uppermost bits of the digital word. Coarse "pulse signal to a resistor 314 and a" fine "pulse signal representative of the eight lowest bits of the digital word to a resistor 316 . The resistors 314 and 316 are part of a low-pass filter 318 in order to weight the two pulse signals differently and to combine them, so that an analog signal V _{a is} generated on a capacitor 320 in a manner similar to that described above in connection with FIG. 1 has been.

Die nachfolgende Beschreibung des Algorithmus, der zur Erzeugung der "Grob"- und "Fein"-Impulssignale verwendet wird, gilt sowohl für die Anordnung nach Fig. 3 als auch für die Anordnung nach Fig. 7. Um das "Grob"- und das "Fein"-Impulssignal zu liefern (deren erstes für die acht obersten Bits und deren zweites für die acht untersten Bits des im Register 312/746 gespeicherten Digitalwortes repräsentativ ist), gibt der Mikrocomputer 300/700 ein Zeitintervall mit 256 Teilschritten vor. In jedem Teilschritt des Zeitintervalls addiert die Zentraleinheit 310/752 einmal die acht obersten Bits zum Inhalt eines Akkumulators. Wenn aus dieser Addition ein neuntes Bit (ein Übertragsbit) resultiert, wird ein hoher Signalpegel an den Widerstand 314/716 gelegt; wird kein Übertragsbit erzeugt, dann wird ein niedriger Signalpegel an den Widerstand 314/716 gelegt. Ein Flußdiagramm für diesen Algorithmus ist in Fig. 4 gezeigt. Nachdem der in Fig. 4 gezeigte Prozeß 256mal wiederholt worden ist, hat das am Widerstand 314/716 entwickelte Ausgangssignal ein Tastverhältnis (und somit einen Gleichstrommittelwert), der repräsentativ für den Digitalwert der acht obersten Bits ist. Als vereinfachtes Beispiel sei die Binärzahl 01 betrachtet, deren Wert 25% des Maximalwertes entspricht, der durch zwei Bits dargestellt werden kann. Durch aufeinanderfolgendes Addieren von 01 zu irgendeiner 2-Bit-Binärzahl wird in 25% der Zeit ein Übertragsbit erzeugt. Am Widerstand 316/718 wird abhängig von acht untersten Bits des im Register 312 gespeicherten Digitalwortes ein Tastverhältnissignal in der gleichen Weise erzeugt, wie es vorstehend für die acht obersten Bits beschrieben wurde.The following description of the algorithm used to generate the "coarse" and "fine" pulse signals applies both to the arrangement according to FIG. 3 and to the arrangement according to FIG. 7. In order to understand the "rough" and that To deliver a "fine" pulse signal (the first of which is representative of the eight uppermost bits and the second of which is representative of the eight lowest bits of the digital word stored in register 312/746 ), the microcomputer 300/700 specifies a time interval with 256 substeps. In each sub-step of the time interval, the central unit 310/752 once adds the eight uppermost bits to the content of an accumulator. If a ninth bit (a carry bit) results from this addition, a high signal level is applied to the resistor 314/716 ; if no carry bit is generated, a low signal level is applied to resistor 314/716 . A flow chart for this algorithm is shown in FIG. 4. After the process shown in FIG. 4 has been repeated 256 times , the output signal developed at resistor 314/716 has a duty cycle (and thus a DC mean value) which is representative of the digital value of the top eight bits. As a simplified example, consider the binary number 01, whose value corresponds to 25% of the maximum value that can be represented by two bits. By sequentially adding 01 to any 2-bit binary number, a carry bit is generated 25% of the time. A duty cycle signal is generated at resistor 316/718 depending on eight lowermost bits of the digital word stored in register 312 in the same manner as described above for the eight uppermost bits.

Um die Funktion der Abfrage- und Halteschaltung gemäß Fig. 8 zu realisieren, enthält in der Anordnung nach Fig. 3 der Mikrocomputer 300 ein zweites 16-Bit-Register 322 (ebenfalls ein Speicherplatz eines Randomspeichers), um Werte eines Digitalwortes zu speichern, das an einem Kondensator 324 eine Spannung V _T entwickelt, die der am Kondensator 320 entwickelten Spannung V _a folgt. Diese folgende oder nachlaufende Spannung V _T wird entwickelt durch unterschiedliche Gewichtung zweier zusätzlicher Impulssignale, die von der Zentraleinheit 310 an Widerstände 326 und 328 gelegt werden, ähnlich wie es weiter oben für die Erzeugung der Spannung V _a beschrieben wurde. Die Spannungen V _a und V _T werden über zwei gleichgroße Widerstände 330 und 332 an die Eingänge eines Spannungsvergleichers 334 gelegt. Der Vergleicher 334 liefert ein Signal hohen Pegels an die Zentraleinheit 310, wenn die Spannungsdifferenz zwischen seinen beiden Eingängen kleiner ist als die Hälfte eines Teilschrittes der Spannung V _a, damit dieser Vergleicher 334 genau feststellen kann, ob V _a und V _T einander gefolgt sind. Vorzugsweise ist die Zeitkonstante des Tiefpaßfilters 318 relativ klein, so daß der Vergleicher 334 schnell der Zentraleinheit 310 anzeigen kann, ob die Spannung V _a der Spannung V _T gefolgt ist. Wenn der D/A-Wandler nach Fig. 3 dazu verwendet wird, das Abstimmsignal in einem Fernsehempfänger zu liefern, kann es wünschenswert sein, ein weiteres Tiefpaßfilter 338 vorzusehen, das einen Widerstand 340 und einen Kondensator 342 (gestrichelt gezeichnet) enthält und eine relativ große Zeitkonstante hat, um das Signal V _a zusätzlich zu glätten und damit ein Ausgangssignal V′ _a zu bilden, das sich zur Verwendung als Abstimmsignal eignet.In order to implement the function of the interrogation and hold circuit according to FIG. 8, in the arrangement according to FIG. 3 the microcomputer 300 contains a second 16-bit register 322 (also a memory location of a random memory) in order to store values of a digital word which developed a voltage V _T across a capacitor 324 which follows the voltage V _a developed across the capacitor 320 . This following or trailing voltage V _T is developed by differently weighting two additional pulse signals which are applied by the central unit 310 to resistors 326 and 328 , similarly as was described above for the generation of the voltage V _a . The voltages V _a and V _T are applied to the inputs of a voltage comparator 334 via two resistors 330 and 332 of the same size. Comparator 334 provides a high level signal to CPU 310 when the voltage difference between its two inputs is less than half a sub-step of voltage V _a , so that comparator 334 can accurately determine whether V _a and V _T have followed each other. The time constant of the low-pass filter 318 is preferably relatively small, so that the comparator 334 can quickly indicate to the central processing unit 310 whether the voltage V _{a has followed} the voltage V _T. If the D / A converter of Figure 3 is used to provide the tuning signal in a television receiver, it may be desirable to provide another low pass filter 338 which includes a resistor 340 and a capacitor 342 (shown in phantom) and one relative has a large time constant to additionally smooth the signal V _a and thus form an output signal V ' _a which is suitable for use as a tuning signal.

Die Arbeitsweise der Anordnung nach Fig. 3 wird nachstehend anhand des Flußdiagramms nach Fig. 5 beschrieben, welches das Steuerprogramm des Mikrocomputers 300 zeigt.The operation of the arrangement according to FIG. 3 is described below with reference to the flow chart according to FIG. 5, which shows the control program of the microcomputer 300 .

Ein vom Benutzer betätigbares Eingabegerät 336, z. B. ein Gerät ähnlich dem Kanalwähler 844 in Fig. 8, gibt Befehle an den Mikrocomputer 300, um den Betrieb des D/A-Wandlers zu steuern. Als Beispiel sei angenommen, daß das Eingabegerät 336 dem Mikrocomputer 300 befiehlt, für die Erzeugung eines ansteigenden analogen Ausgangssignals zu sorgen. Nach Empfang dieses Befehls initialisiert die Zentraleinheit 310 die Register 312 und 322 durch Einstellen eines Minimum-Digitalwertes in jedem Register. Anschließend erhöht die Zentraleinheit die Digitalwerte in den Registern 312 und 322 stufenweise entsprechend den Schritten 500 bis 550 des in Fig. 5 dargestellten Programms, um eine monoton ansteigende Analogspannung V _a aus den im Register 312 gespeicherten Digitalwerten zu erzeugen und ferner aus den im Register 322 gespeicherten Digitalwerten eine Spannung V _T zu erzeugen, die den Amplitudenwerten der Spannung V _a folgt. Infolge kleiner Differenzen in der Größe der Amplitudenschritte der Spannungen V _a und V _T, die aus Unterschieden der tatsächlichen Widerstandswerte zwischen den Widerständen 314 und 316 und den Widerständen 326 und 328 resultieren können, kann die Zentraleinheit 310 während des Programmschrittes 550 den Ausgang des Vergleichers 334 fühlen, um sicherzustellen, daß V _T und V _a einander folgen.A user operated input device 336 , e.g. For example, a device similar to channel selector 844 in Fig. 8 gives commands to microcomputer 300 to control the operation of the D / A converter. As an example, assume that the input device 336 commands the microcomputer 300 to provide an increasing analog output signal. Upon receipt of this command, CPU 310 initializes registers 312 and 322 by setting a minimum digital value in each register. The central unit then increments the digital values in the registers 312 and 322 step by step in accordance with steps 500 to 550 of the program shown in FIG. 5 in order to generate a monotonically increasing analog voltage V _a from the digital values stored in the register 312 and also from those in the register 322 to generate stored digital values a voltage V _T that follows the amplitude values of the voltage V _a . Due to small differences in the magnitude of the amplitude steps of the voltages V _a and V _T , which can result from differences in the actual resistance values between the resistors 314 and 316 and the resistors 326 and 328 , the central processing unit 310 can output the comparator 334 during the program step 550 feel to ensure that V _T and V _a follow each other.

Wenn die Zentraleinheit 310 fühlt, daß V _a vor einem nicht-monotonen Änderungsschritt steht, d. h. wenn die acht untersten Bits des im Register 312 gespeicherten Digitalwortes alle den Binärwert 1 haben, dann geht die Zentraleinheit 310 vom Programmschritt 540 in die Schleife der Programmschritte 560, 570 und 580, in welcher der Wert des im Register 322 gespeicherten Digitalwortes nicht mehr erhöht und stattdessen der Wert des im Register 312 gespeicherten Digitalwortes schnell erhöht wird, bis der Vergleicher 334 an die Zentraleinheit 310 ein Signal liefert, welches anzeigt, daß die Spannung V _a nun der Spannung V _T gefolgt ist. Anschließend fährt die Zentraleinheit 310 mit der schrittweisen Weiterschaltung der Register 312 und 322 fort, bis sie wiederum fühlt, daß ein nicht-monotoner Änderungsschritt bevorsteht, um in diesem Fall den vorstehend beschriebenen Prozeß zu wiederholen. Würde der Benutzer über das Eingabegerät 336 dem Mikrocomputer 300 befehlen, ein abnehmendes Analogsignal zu erzeugen, dann würden die in den Registern 312 und 322 gespeicherten Digitalwörter auf einen Maximalwert initialisiert werden und anschließend vermindert werden. Der Betrieb wäre im wesentlichen der gleiche wie oben beschrieben, nur daß die Zentraleinheit 310 das Bevorstehen eines nicht-monotonen Änderungsschrittes dann fühlen würde, wenn die acht untersten Bits des Digitalwortes alle den Wert 0 haben. If the central unit 310 feels that V _{a is} before a non-monotonous change step, ie if the eight lowest bits of the digital word stored in the register 312 all have the binary value 1, then the central unit 310 goes from the program step 540 into the loop of the program steps 560, 570 and 580 , in which the value of the digital word stored in the register 322 no longer increases and instead the value of the digital word stored in the register 312 is rapidly increased until the comparator 334 supplies the central unit 310 with a signal which indicates that the voltage V _{a has} now followed the voltage V _T. CPU 310 then continues to step registers 312 and 322 until it again senses that a non-monotonous change step is imminent, in which case to repeat the process described above. If the user commanded the microcomputer 300 to generate a decreasing analog signal via the input device 336, the digital words stored in the registers 312 and 322 would be initialized to a maximum value and then reduced. The operation would be essentially the same as described above, except that CPU 310 would feel the imminence of a non-monotonous change step when the eight lowermost bits of the digital word are all zero.

Die Arbeitsweise der Ausführungsform nach Fig. 3 ist also ähnlich wie diejenige der Anordnung nach Fig. 8. In beiden Fällen sind Maßnahmen getroffen, um das Auftreten eines nicht-monotonen Änderungsschrittes zu erfassen, ferner um ein Signal zu speichern, das repräsentativ für den Ausgangspegel des D/A-Wandlers kurz vor dem nicht-monotonen Änderungsschritt ist, und schließlich um den Ausgangssignalpegel des D/A-Wandlers nach dem Auftreten eines nicht-monotonen Änderungsschrittes schnell zu ändern, bis er wieder gleich demjenigen Wert ist, den das Ausgangssignal kurz vor dem nicht-monotonen Änderungsschritt hatte.The operation of the embodiment according to FIG. 3 is thus similar to that of the arrangement according to FIG. 8. In both cases, measures have been taken to detect the occurrence of a non-monotonous change step and also to store a signal that is representative of the output level of the D / A converter is shortly before the non-monotonic change step, and finally to quickly change the output signal level of the D / A converter after the occurrence of a non-monotonic change step until it is again equal to the value that the output signal is short before the non-monotonous change step.

Es gibt natürlich auch andere Ausführungsformen, mit denen diese Funktionen erfüllt werden können. Zur Erfassung des Auftretens jeder nicht-monotonen Änderung in der Anordnung nach Fig. 3 beispielsweise können die Spannungen V _a und V _T auf die Eingänge eines zusätzlichen Spannungsvergleichers gegeben werden, um ein Ausgangssignal an die Einheit 310 zu liefern, wenn die Amplitudendifferenz zwischen den Änderungen von V _a und V _T um ein bestimmtes Maß größer ist als erwartet. Obwohl gemäß der Fig. 3 die Spannung V _T in der gleichen Weise und mit der gleichen Anzahl von Bits im Digitalwort erzeugt wird wie die Spannung V _a, können auch andere Methoden zur Erzeugung einer mitlaufenden Spannung angewandt werden. Außerdem kann die schnelle Änderung des Wertes des Digitalwortes nach dem Fühlen eines nicht-monotonen Änderungsschrittes auch auf andere Weise bewirkt werden, als es vorstehend beschrieben wurde. Beispielsweise kann bei anfänglicher Einschaltung des Systems ein Eichdurchlauf in Gang gesetzt werden, bei welchem in einem RAM-Speicherplatz (z. B. im Mikrocomputer 300) die Digitalwerte gespeichert werden, die den Werten entsprechen, welche das Analogsignal wieder auf den Pegel bringen, den es unmittelbar vor jedem nicht-monotonen Änderungsschritt hatte. Während des Betriebs werden dann alle diese Digitalwerte nacheinander in das Register 312 (Fig. 3) nach dem Fühlen des jeweiligen nicht-monotonen Änderungsschrittes eingegeben, um die Zeit zu verkürzen, die erforderlich ist, bis der Analogsignalpegel wieder auf dem Wert ist, den er unmittelbar vor dem Auftreten des nicht-monotonen Änderungsschrittes hatte.Of course, there are other embodiments with which these functions can be performed. For example, to detect the occurrence of any non-monotonous change in the arrangement of Figure 3, voltages V _a and V _{T can be} applied to the inputs of an additional voltage comparator to provide an output signal to unit 310 when the amplitude difference between the changes of V _a and V _T is larger than expected by a certain amount. Although according to. 3 is generated, the voltage V _T in the same manner and with the same number of bits in the digital word of FIG as the voltage V _a, other methods may be used to produce a traveling tension. In addition, the rapid change in the value of the digital word after sensing a non-monotonous change step can also be effected in a different manner than described above. For example, when the system is initially switched on, a calibration run can be started, in which the digital values which correspond to the values which bring the analog signal back to the level are stored in a RAM memory location (e.g. in the microcomputer 300 ) it had just before each non-monotonous change step. During operation, all of these digital values are then sequentially entered into register 312 ( Fig. 3) after sensing the respective non-monotonous change step to shorten the time required for the analog signal level to return to the value it was immediately before the non-monotonous change step occurred.

Während der in Fig. 1 dargestellte D/A-Wandler das im Register 10 gespeicherte Digitalwort in zwei Gruppen mit jeweils der gleichen Anzahl von Bits verarbeitet, sind auch andere Gruppenaufteilungen möglich. So können z. B. ein "Grob"-, ein "Mittel"- und ein "Fein"-Impulssignal erzeugt werden, wie es in Fig. 6 gezeigt ist. Bei diesem Beispiel speichert ein Register 610 ein 18-Bit-Digitalwort. Digital/ Tastverhältnis-Wandler 612 bis 616 sprechen jeweils auf eine der drei aufeinanderfolgenden 6-Bit-Gruppen des Digitalwortes an, beginnend mit dem obersten Bit, um an ihren Ausgängen die "Grob"-, "Mittel"- und "Fein"-Impulssignale in ähnlicher Weise zu erzeugen, wie es weiter oben für die "Grob"- und "Fein"-Impulssignale anhand der Fig. 1, 3, 7 oder 8 beschrieben wurde. Mit den Ausgängen der Wandler 612 bis 616 sind Normaltoleranz-Widerstände 618 bis 622 gekoppelt, um die Impulssignale gemäß den Prinzipien der Erfindung miteinander zu kombinieren, so daß der maximale Gleichstrommittelwert jedes der Impulssignale aus einer niedrigwertigeren Bitgruppe größer ist als ein einziges Teilschritt des Impulssignales aus der nächst höherwertigen Bitgruppe.While the D / A converter shown in FIG. 1 processes the digital word stored in register 10 into two groups, each with the same number of bits, other group divisions are also possible. So z. B. a "coarse" -, a "medium" - and a "fine" pulse signal are generated, as shown in Fig. 6. In this example, register 610 stores an 18-bit digital word. Digital to duty cycle converters 612 to 616 each respond to one of the three consecutive 6-bit groups of the digital word, starting with the top bit, for the "coarse", "middle" and "fine" pulse signals at their outputs in a similar manner as described above for the "coarse" and "fine" pulse signals with reference to FIGS . 1, 3, 7 or 8. Normal tolerance resistors 618 to 622 are coupled to the outputs of transducers 612 to 616 to combine the pulse signals in accordance with the principles of the invention so that the maximum average DC value of each of the pulse signals from a lower bit group is greater than a single sub-step of the pulse signal the next higher bit group.

Obwohl es nicht unbedingt notwendig ist, die Bits des Digitalwortes in Gruppen mit jeweils der gleichen Anzahl von Bits zu teilen, ist ein solches Vorgehen doch zweckmäßig, da hierdurch die für die Impulswandler erforderliche Betriebsfrequenz so gering wie möglich wird. Ferner sei erwähnt, daß erfindungsgemäße D/A-Wandler auch auf vielen anderen Gebieten als in der beschriebenen Rückkoppelungsschleife eines Fernseh-Abstimmsystems Verwendung finden können. Beispielsweise könnte der in Fig. 1 dargestellte Wandler anstelle des in der Ausführungsform nach Fig. 3 enthaltenen Mikrocomputers 300 verwendet werden. Diese und andere Abwandlungen liegen natürlich ebenfalls innerhalb des Bereichs der Erfindung.Although it is not absolutely necessary to divide the bits of the digital word into groups with the same number of bits in each case, such a procedure is nevertheless expedient since this makes the operating frequency required for the pulse converters as low as possible. It should also be mentioned that D / A converters according to the invention can also be used in many fields other than the feedback loop of a television tuning system described. For example, the converter shown in FIG. 1 could be used in place of the microcomputer 300 included in the embodiment of FIG. 3. These and other modifications are of course also within the scope of the invention.

Claims

1. Arrangement for converting a digital word that receives a large number of bits with:
means ( 12 ) for converting a first group of the most significant bits of this digital word into a first pulse signal having a step-by-step duty cycle;
means ( 16 ) for converting a second group of the next most significant bits of the digital word into a second pulse signal having a step-by-step duty cycle; and
a combination circuit ( 20 ),
characterized in that the combining circuit ( 20 ) generates, by combining the first and the second pulse signal, an analog signal at its output, which periodically undergoes non-monotonous changes when the value of the digital word changes successively in steps.

2. Arrangement according to claim 1, characterized in that the combining circuit ( 20 ) contains a first resistor ( 22 ) which is connected to receive the first pulse signal, and a second resistor ( 24 ) which is connected to receive the second pulse signal, and that these two resistors weight the first and second pulse signals.

3. Arrangement according to claim 2, characterized in that a given percentage of the step values of the analog signal is repeated, and that the actual resistance values of the first and the second resistor ( 23, 24 ) have a rated tolerance with respect to a nominal value, which is substantially equal to the Is half of the given percentage.

4. Arrangement according to claim 1, characterized in that the combining circuit ( 20 ) contains a low-pass filter.

5. Arrangement according to claim 4, characterized in that the combining circuit ( 20 ) contains a capacitor ( 28 ) which is coupled to the first and the second resistor ( 22, 24 ) to filter the first and the second pulse signal and thus to deliver the analog signal at the output.

6. Arrangement according to claim 2, characterized in that the first and second bit groups each contain 8 bits.

7. Arrangement according to claim 6, characterized in that the resistance values of the first and the second resistor ( 22, 24 ) have a rated tolerance which is approximately 10% when the ratio of the nominal values of the resistors is approximately equal to 1: 200, and the becomes smaller and lower if the nominal value ratio is increased to 1: 256.

8. Arrangement according to claim 1, characterized in that the digital word comprises 18 bits and that the first and the second group of bits each contain 6 bits.

9. Arrangement according to claim 2, characterized by such a dimensioning of the ratio of the nominal value of the first resistor ( 22 ) to the nominal value of the second resistor ( 24 ) that the first and the second pulse signal are attenuated so differently that the maximum average DC value of the second pulse signal is greater than the average DC value of a single change step of the first pulse signal by a predetermined percentage.

10. The arrangement according to claim 9, characterized in that the actual resistance values of the first and the second resistance within a given tolerance of nominal value and that the percentage of this tolerance approximately equal to half of the predetermined percentage is.

11. The arrangement of claim 1, characterized by use in a television tuning system, wherein the analog signal is a tuning signal coupled to the tuning system and the tuning system further includes: an oscillator ( 739 ) responsive to the tuning signal to provide a beat signal produce; a channel selector ( 744 ) for superimposing signals representative of a selected channel; means responsive to the signals ( 700 ) provided by the channel selector for generating a multi-bit digital word.

12. The arrangement according to claim 11, characterized in that the device for generating the digital word has the following:
means ( 750 ) for comparing the frequency of the beat signal with the signal provided by the channel selector ( 744 );
control means ( 752 ) responsive to the comparator output signal to generate the digital word.

3. Arrangement according to claim 12, characterized in that the oscillator ( 739 ), the comparison device ( 750 ), the control device ( 752 ) and the device for supplying the tuning voltage form a feedback loop ( 760 ).

14. Arrangement according to claim 1, characterized by: a detection device ( 832 ) for detecting the occurrence of each of the non-monotonous change steps of the analog signal;
means ( 840, 812 ) for rapidly changing the value of the digital word upon detection of the occurrence of each of the non-monotonous change steps to rapidly change the amount of the analog signal;
storage means ( 836 ) for storing signals having amounts related to the amounts that the analog signal has before each non-monotonic change step;
sensing means ( 838 ) having a first input responsive to the magnitude of the analog signal and a second input responsive to the magnitude of the stored signal to stop the rapid change in the value of the digital word when the magnitude of the analog signal equals the magnitude of the stored signal corresponds.

15. The arrangement according to claim 14, characterized in that the detection device ( 832 ) responds to the digital word and provides a display signal when it detects a value of the digital word which precedes the non-monotonous change step by a predetermined number of change steps.

16. The arrangement according to claim 15, characterized in that the detection device ( 832 ) supplies the display signal at a digital value which immediately precedes each of the non-monotonous change steps.

17. The arrangement according to claim 15, characterized in
that the digital word is generated by a counter ( 810 );
that the means ( 840, 812 ) for rapidly changing the value of the digital word includes means for increasing the indexing speed of the counter which is responsive to the display signal to begin the rapid change.

18. The arrangement according to claim 17, characterized in that the sensing device contains a voltage comparator ( 838 ).

19. The arrangement according to claim 15, characterized in that the memory device contains an interrogation and hold circuit ( 836 ) which is connected to receive the analog signal in order to hold the amplitude level of the analog signal at its output in response to the display signal.

20. The arrangement according to claim 18, characterized in that the storage device is a device for generation of a trailing signal contains its amplitude in relation to the amplitude changes of the analog signal changes until the display signal occurs, and that the amplitude changes of the trailing Signal ended when the display signal appears will.

21. The arrangement according to claim 20, characterized in that the device for generating the trailing Signals on the output signal of the sensing device responds to the amplitude of the trailing signal again in relation to the amplitude changes of the Analog signal change when the amount of the analog signal the one present when the display signal appears Corresponds to the amplitude of the subsequent signal.

22. The arrangement according to claim 14, characterized in that the storage device contains the following:
third means ( 326 ) for converting a first group of the most significant bits of a trailing digital word into a third pulse signal with a step-by-step duty cycle;
fourth means ( 328 ) for converting a second group of the next most significant bits of the trailing digital word into a fourth pulse signal with a stepwise variable duty cycle;
means ( 324 ) combining the third and fourth pulse signals to produce at their output a second analog signal whose changes in amplitude are related to the changes in amplitude of the first-mentioned analog signal.

23. The arrangement according to claim 22, characterized in that the third and fourth conversion means ( 326, 328 ) each respond to the display signal to stop the amplitude changes of the second-mentioned analog signal;
that the first-mentioned digital word is generated by a counter ( 312 );
that the means for rapidly changing the value of the first mentioned digital word includes means for increasing the indexing speed of the counter which is responsive to the display signal to start the rapid change.

24. The arrangement according to claim 23, characterized in that the means for combining the first and the second pulse signal includes a first resistor ( 314 ) receiving the first pulse signal and a second resistor ( 316 ) receiving the second pulse signal and a first integration circuit ( 320 ) coupled to the ends of the first and second resistors;
that the means for combining the third and fourth pulse signals includes a third resistor ( 326 ) receiving the third pulse signal and a fourth resistor ( 328 ) receiving the fourth pulse signal and a second integrating circuit ( 324 ) connected to the ends of the third and fourth Resistance is coupled;
that the first mentioned analog signal is generated by the first integration circuit ( 320 ) and the second mentioned analog signal by the second integration circuit ( 324 ).

25. The arrangement according to claim 24, characterized in that the non-monotony of the first analog signal leads to a given percentage of its amplitude change being repeated and that the first, the second, the third and the fourth resistor ( 314, 316, 326, 328 ) have actual values that lie within a design tolerance of substantially equal to half of the given percentage compared to the respective nominal values.

26. Arrangement according to claim 14, characterized in that it is included in a television receiver that a seek response responsive to a tuning control signal Voting system and that the facility for quickly changing the value of the digital word generates an essentially monotonous analog signal, which the tuning system created as a tuning control signal becomes.