KR850000771Y1 - 오동작 방지회로를 갖는 전자타이머 회로 - Google Patents

오동작 방지회로를 갖는 전자타이머 회로 Download PDF

Info

Publication number
KR850000771Y1
KR850000771Y1 KR2019830000720U KR830000720U KR850000771Y1 KR 850000771 Y1 KR850000771 Y1 KR 850000771Y1 KR 2019830000720 U KR2019830000720 U KR 2019830000720U KR 830000720 U KR830000720 U KR 830000720U KR 850000771 Y1 KR850000771 Y1 KR 850000771Y1
Authority
KR
South Korea
Prior art keywords
timer
flop
flip
circuit
multivibrator
Prior art date
Application number
KR2019830000720U
Other languages
English (en)
Other versions
KR840004513U (ko
Inventor
서영봉
Original Assignee
주식회사금성사
허신구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사금성사, 허신구 filed Critical 주식회사금성사
Priority to KR2019830000720U priority Critical patent/KR850000771Y1/ko
Publication of KR840004513U publication Critical patent/KR840004513U/ko
Application granted granted Critical
Publication of KR850000771Y1 publication Critical patent/KR850000771Y1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28Modifications for introducing a time delay before switching
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/296Time-programme switches providing a choice of time-intervals for executing more than one switching action and automatically terminating their operation after the programme is completed

Landscapes

  • Electronic Switches (AREA)

Abstract

내용 없음.

Description

오동작 방지회로를 갖는 전자타이머 회로
제1도는 본 고안의 오동작 방지회로를 갖는 전자타이머회로를 갖는 전자타이머회로의 개략도.
제2도는 본 고안의 회로의 작동원리를 설명하기 위한 각 부위의 타이밍도표.
본 고안은 일반적으로 TV, 라디오 또는 선풍기등의 전기 및 전자제품의 자동전원 차단용 타이머회로에 관한 것으로 특히 타이머 리세트시 전원이 오프되는 오동작을 방지하기 위한 전자타이머회로에 관한 것이다.
종래부터 전기제품의 전원을 일정시간후에 자동으로 차단시키기 위한 전자타이머가 사용되고 있었으나 이들은 전원을 온 오프시킬시에 전압변동에 의해 타이머의 오동작을 방지하는 회로를 갖고 있어 전압변동에 의한 오동작을 방지할 수 있으나 타이머 가동중 시간을 다시 리세트시킬때 부하의 전원이 잠시 오프되는 오동작이 여전히 해결되지 않고 있어 불편하였다.
따라서, 본 고안의 목적은 상술한 바와같은 단점을 제거하도록 오동작 방지회로를 갖는 전자타이머회로를 제공하는데 있다.
이하 첨부된 도면을 참조하여 본 고안의 양호한 실시예를 상세히 설명하면 다음과 같다.
제1도를 참조하면 본 고안의 실시예에 의한 자동전원 차단 타이머회로가 도시되어 있는데, 여기서 본 고안의 요부인 오동작 방지회로는 4각형 점선으로 표시되어 있으며, 나머지부분은 공지된 일반 타이머회로이다. 본 고안의 오동작 방지회로를 이해하기 위해 우선 제1도에서 본 고안의 요부를 제외한 공지된 일반 타이머의 기본회로를 설명한다. 도면에서 알 수 있는 바와같이 종래의 회로는 개략적으로 전원스위치 SW1및 SW3와 타이머 기동스위치 SW2, 타이머세트용 플립플롭 F/F1, 반전기 G4시간설정용타이머 T1, 펄스발생용 멀티바이브레이터 MV1, 오아게이트 G3, 전원제어용 플립플롭 F/F2, 트랜지스터 Tr1, 릴레이 RL1와 전압변동에 의한 오동작 방지용 오아게이트 G1및 반전기 G6등으로만 구성됨을 알 수 있다.
좀더 구체적으로 전원 +Vcc에 연결된 전원스위치 SW1의 출력단자는 오아게이트 G3의 한 입력단자를 통하여 전원제어를 플립를롭F/F2의 토글립력단자 T에 연결됨과 동시에 오아게이트 G1에 의한 입력단자를 통하여 타이머세트용 플립플롭 F/F1의 리세트 입력단자 Rs에 연결되어 있다. 플립플롭 F/F2의 출력단자 Q는 에이터 접지된 증폭트랜지스터 TR1의 베이스에 연결되어 있으며, 그의 콜렉터에는 부하장치의 전원스위치 SW8를 구동시키도록 전원 +Vcc에 연결된 릴레이 RL1에 연결되어 있다.
한편, 타이머 세트용 플립플롭 F/F1의 토글입력단자 T에는 전원 +Vcc에 연결된 가동스위치 SW2의 출력단자가 연결되어 있다. 플립플롭 F/F1의 출력단자 Q는 전원 +Vcc와 접지간에 연결된 표시장치의 베이스와 신호반전용 인버터 G4를 통하여 시간설정용 타이머 T1의 리세트 입력단자 Rs에 각각 연결되어 있다.
타이머 T1의 출력단자는 펄스발생용 멀티바이브레이터 MV1의 토글입력단자 T에 연결되며, 멀티바이브레이터 MV1의 출력단자 Q는(앤드게이트 G2는 본 고안의 회로소자이므로 통하지 않음)오아게이트 G3의 또다른 입력단에 직접 연결된다. 이와동시에 출력단자 Q는 직렬로 연결된 반전기 G6와 오아게이트 G1의 다른 입력단자를 통해 타이머세트용 플립플롭 F/F1의 리세트단자 Rs에 궤환루우프로 연결되어 있다.
이상과 같이 구성된 종래의 회로의 동작 및 작용효과를 제2도의 회로 각 부위의 신호에 따라 설명하면 다음과 같다.
전원스위치 SW3가 오프되어 있던 상태에서, 즉 피제어장치인 부하가 오프된 상태에서 제2도의 시간 t1에서 제1도의 전원스위치 SW1을 온시키면 "1"상태의 펄스(7)가 오아게이트 G3의 한 입력단자를 통해 전원제어용 플립플롭 F/F2의 토글입력단자 T에 가해져 플립플롭 F/F2가 온되어 안정상태(6)를 유지하게 되면, 이의 출력은 증폭기 트랜지스터 TR1을 구동시켜 +Vcc와 릴레이 RL1그리고 콜렉터 에미터를 통하는 도전통로가 구성되어 릴레이 RL1이 작동하여 전원스위치 SW3가 온되므로 일단 피제어장치가 동작하기 시작한다.
한편 전원스위치 SW1의 출력파형(7)은 오아게이트의 한 입력단자를 통하여 플립플롭 F/F1의 리세트 입력단자 Rs에 인가되어 이를 리세트시킨다.
여기서 피제어장치는 전자장치, 예를들면 TV, 라디오, 앰프등 및 전기장치 예를 들어 냉장고, 선풍기 등을 말한다.
이와같이 동작되는 상태에서 필요에 의해 예를들어 취침시, 타이머 T1을 동작시키고자 할때는 타이머 T1을 원하는 시간에 세팅시키고 시간 t2에서 타이머 가동스위치 SW2를 온시키면 플립플롭 F/F1의 토글입력단자 T에는 신호펄스(1)가 입력되어 플립플롭 F/F1이 가동되어 출력단자 Q에는 전압레벨이 하이상태가 되도록 출력파형(2)가 나타난다. 이 출력파형(2)는 타이머의 기동을 알 수있도록 해주는 표시장치(LED)를 구동시키는 한편 신호반전용 반전기 G4에 의해 반전되어 타이머 T1을 구동시킨다. 이때 타이머 T1은 하이상태(3)를 유지하다가 미리 설정해둔 시간이 경과하면 시간 t3에서 타이머 T1은 로우(6)상태가 되어 펄스발생용 멀티바이브레이터 MV1은 그의 출력단자 Q에서 펄스파형(4)를 출력시키게 된다.
이 출력신호(4)는 오아게이트 G3를 통하여(본 고안에서는 앤드게이트 G2를 통함)전원제어용 플립플롭 F/F2의 토글입력단자에 인가되어 시간 t4에서 그의 상태를 "0"상태로 다시 리세트시키므로 트랜지스터 TR1이 차단되어 릴레이 RL1이 차단되어 전원스위치 SW3가 오프되어 피제어장치의 동작은 중단된다.
이와 동시에 플립플롭 F/F2의 출력은 반전기 G6와 게이트 G1을 통하여 플립플롭 F/F1의 리세트 단자에 인가되어 그 상태를 "0"상태로 리세트 시키므로 타이머 T1과 표시장치 LED는 동작을 정지한다.
여기서 제2도의 시간 t3와 t4의 기간은 플립플롭 F/F2의 토글입력 T의 상태 "1"이 플립플롭 F/F1의 상태를 변화시키도록 리세트될때까지 소요되는 시간을 표시한다.
이와같이 동작되는 종래의 타이머회로는 타이머 가동기능을 도중에서 해제하고 다시 세팅하고자 할 경우 가동스위치를 재차 온 시키면 플립플롭 F/F1과 타이머 T1이 리세트되므로 이때 변화하는 타이머 T1의 출력상태(3)에 의해 멀티바이브레이터 MV1의 상태가 변동하여 전원스위치 SW3가 오프되는 오동작을 발생시키게 된다.
따라서, 본 고안자는 상술한 단점을 제거하기 위해 제1도에서 점선으로 표시된 4각형내에서와 같이 오동작 방지용 멀티바이브레이터 MV2반전기 G5와 앤드게이트 G2로 오동작방지회로를 구성했다.
좀더 구체적으로 멀티바이브레이터 MV1의 출력단자 Q와 오아게이트 G3사이에는 3개의 입력단자를 갖는 앤드게이트 G2가 연결되어 있는데 그의 제1입력단자와 출력단자를 통해 연결되어 있고, 타이머 세트용 플립플롭 F/F1의 출력단자와 앤드게이트 G2의 제2입력단자사이에는 직렬로 연결된 타이머 T1및 멀티바이브레이터 MV1과 직렬로 연결된 오동작방지용 멀티바이브레이터 MV2및 반전기 G5가 병렬로 연결되어 있다.
한편 전원제어용 플립플롭 F/F2의 출력단자는 앤드게이트 G2의 제3입력단자에도 연결되어 있다. 여기서 중요한 것은 오동작방지용 멀티바이브레이터의 출력펄스의 기간(t6-t8)을 제2도 우측 타이밍도표에서와 같이 멀티바이브레이터 MV1의 기간(t6-t7)보다 길게 설정해 준다는 것이다.
이상과 같이 오동작 방지가 개선된 본 고안의 회로의 동작 및 작용효과를 설명하면 다음과 같다.
종래기술 설명에서 이미 설명한 바와같이 타이머 세트된 설정시간을 도중 해제하고 기동스위치 SW2를 재차 온시키면 이때 제2도의 우측에 보인 타이밍도표(SW2도중해제시)에서와 같이 타이머 T1의 출력상태에 의해 멀티바이브레이터 MV1의 상태가 변동하여 그의 출력단자 Q에서 변동된 출력(t6-t7)이 발생될지라도 오동작 방지용 멀티바이브레이터 MV2의 출력펄스의 기간(t6-t8)이 멀티바이브레이터 MV1의 기간(t6-t7)보다 길므로 기간 t8까지의 MV2의 출력에 의해 기간 t7까지의 MV1의 출력이 AND게이트 G2를 통해 출력되지 못하므로 전원제어용 F/F2에 영향을 주지 못한다. 따라서, 종래의 타이머 도중해제시 발생되었던 오동작이 방지될 수 있어 타이머 리세트와 무관하게 피제어장치의 전원을 안정되게 동작시킬 수 있는 효과가 있다.

Claims (1)

  1. 가동스위치SW2, 타이머 세트용 플립플롭 F/F1반전기 G4, 타이머 T1, 펄스발생용 멀티바이브레이터MV1, 오아게이트 G3, 전원제어용 롭플립플롭 F/F2를 직렬로 연결하고, 플립플롭 F/F2의 출력을 반전기 G6와 오아게이트 G1을 통하여 플립플롭 F/F1의 리세트단자에 연결하는 한편, 전원스위치 SW1을 오아게이트 G1과 G3의 다른단자에 각각 연결하여 구성한 전원차단용 타이머회로에 있어서, 멀티바이브레이터 MV1과 오아게이트 G3사이에 앤드게이트 G2를 제1입력단자를 통하여 연결하고, 그의 제2입력 단자에는 플립플롭 F/F2의 출력을 연결하고, 제3입력단자와 플립플롭 F/F1사이에는 직렬연결된 멀티바이브레이터 MV2와 반전기 G5를 연결하여 구성한 것이 특징인 오동작방지용 회로를 갖는 전자타이머회로.
KR2019830000720U 1983-01-27 1983-01-27 오동작 방지회로를 갖는 전자타이머 회로 KR850000771Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019830000720U KR850000771Y1 (ko) 1983-01-27 1983-01-27 오동작 방지회로를 갖는 전자타이머 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019830000720U KR850000771Y1 (ko) 1983-01-27 1983-01-27 오동작 방지회로를 갖는 전자타이머 회로

Publications (2)

Publication Number Publication Date
KR840004513U KR840004513U (ko) 1984-09-20
KR850000771Y1 true KR850000771Y1 (ko) 1985-04-29

Family

ID=19228317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019830000720U KR850000771Y1 (ko) 1983-01-27 1983-01-27 오동작 방지회로를 갖는 전자타이머 회로

Country Status (1)

Country Link
KR (1) KR850000771Y1 (ko)

Also Published As

Publication number Publication date
KR840004513U (ko) 1984-09-20

Similar Documents

Publication Publication Date Title
KR870001255Y1 (ko) 마이크로컴퓨우터의 전원공급회로
FR91357E (ko)
JPS54102477A (en) Sequence controller output device
KR890018005A (ko) 조 리 기
KR890012436A (ko) 전원 제어장치
KR850000771Y1 (ko) 오동작 방지회로를 갖는 전자타이머 회로
US3628068A (en) Sequential timing system
US4429278A (en) Multi-function time delay relay
KR840001740Y1 (ko) 자동 세탁기 모우터의 정, 역회전 제어장치
KR800000024Y1 (ko) 화재 자동신고 시간기억 표시장치
KR880000581Y1 (ko) 콤팩트 디스크 플레이어의 클럭신호 제어회로
KR940006604Y1 (ko) 파워의 순차적 공급에 의한 시스템 보호회로
KR910005755Y1 (ko) 프로그래머블 콘트롤러의 방전회로
KR890003753Y1 (ko) 마이콤의 오동작시 자동 리세트회로
JPH0326685Y2 (ko)
KR930006229B1 (ko) 시간지연 전원자동 차단회로
KR930004284Y1 (ko) 스텝핑모터의 전력세이브 회로
KR890000469Y1 (ko) 전자기기의 건전지 교체회로
KR910005672Y1 (ko) 시계의 알람 제어회로
GB1336844A (en) Voltage sensing circuit
JPH01194713A (ja) 半導体集積回路装置
JPS6480105A (en) Semiconductor integrated circuit
KR910003958Y1 (ko) 문자 다중 방송 수신기의 스위칭 펄스 제어회로
JPS603559A (ja) デイジタル出力回路
JPS5656173A (en) Stabilized switching power source circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19910329

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee