KR850000486B1 - 데이터 획득 시스템 - Google Patents

Abstract

내용 없음.

Description

데이터 획득 시스템

제1도는 본 발명의 실시예에 따른 A/D변화기를 데이터 획득 시스템 중 다수의측정 채널 중의 한 채널 에 삽입시킨 것을 도시한 개요도.

제2도는 제1도에 도시한 A/D변화기의 변환 상클을 도시한 파형도.

제3도는 제1도의 A/D변화기를 위한 특정 회로 장치를 도시하는 개요도.

제4도는 제3도의 플립-플립의 동작을 도시하는 파형도.

제5도는 제1도의 데이터획득 시스템의 마이크로 컴퓨터에 의해 사용된 두 선형전송 함수들을 도시한다.

* 도면의 주요부분에 대항 부호의 설명

45 : 중앙 타이머 48 : 계수기

49 : 마이크로 컴퓨터 50 : 멀티플멕서

60 :V/F(전압 주파수)변환기 100 : 측정장치

본 발명은 다수의 원격 아날로그 데이터입력들이 중압 위치에서 컴퓨터에 의해 디지탈 형태를 감시 및 제어되는 데이터획득 시스템에 관한 것이다.

컴퓨터의 제어하에서 점측정, 잡을저감, 디지탈이득 및 영점교정을 할 목적으로 다중화 아날로그 입력들에 관한 계수들을 유도하기 위해, 중앙에 설치된 발진기 및 계수기를 상용하는 것이 미합중국 특허 제3,530,458호에 기술되어있다.

컴퓨터에 위해 이용되는 계수를 유도하기 위해 교정용 국부기준 신호들을 인가하는 것과 국부발진에 아날로그 입력을 인가하는 것과, 다수의 단일 점측정 장소에서 다중화동작으로 다른 계수를 유도하는 것을 컴퓨터 제어로 수행하는 것이 미합중국 특히 제4,068,306호 기술되어있다.

수동 영점화(passive zeroing)를 하기 위해 아날로그 입력 신호측정 채널들에 연관해서 컴퓨터로 스케일(scale) 및 영보정을 하는 것이 미합중국 특히 제3,916,173호에 기술되어 있다.

상기에서 언급한 세 특허는 다수의 단일점 아날로그 입력측정 채널들을 감시 및 제어하느데 유리하고, 특히 측정 외에도 프셋 보전 및 교정에 유리한 잇점을 갖고 있다. 그럼에도 불구하고, 종래 기술에서는 이 중앙 컴퓨터를 사용해서 최대 잇점을 얻을 수가 없었다.

본 발명의 목적은 국부 하드웨어 부품에서 하는 엄격한 요건이 상당히 완화될 수 있는 방법으로 디중화 데이터 획득 시스템의 컴퓨터로 타이밍 및 제어기능들을 접중화 하는데 있다. 따라서 측정채널의 후방측정에 대한 질을 강화하는 것은 채널 장소에서 회로 및 부품 제조시의 엄겨한 요건을 완화시킨다. 이것은 측정 기준을 내리는 일 없이 많은 측정 장소에 값싼 장치를 사용하는 것을 가능케 한다.

본 발명의 목적은 하기의 몇몇 특색들을 조합하는 것에 의해 달성된다.

다수의 측정 채널들은 개개의 절연 변압기들에 의해 중앙 타이머에 연결된다. 중앙 타이머는 다수의 DC/AC변환기 각각에 제어신호를 제공해서, 상기 DC/AC변환기가 제어신호를 한 채널에 연결시켜 대응 절연변압기를 거친 변환 사이클에 응답하도록 한다. AC전류는 1차측에서 2차측으로 공급되고, 상기 AC전류는 특정 채널의 측정 장치를 위해 DC전력 공급원을 형성하도록 정류된다.

측정점의 아날로그 입력 데이터를 변환하기 위해, 전하 평형화(charge-balancing)형의 전압/주파수 변환기를 사용하여 중앙 타이머로 동기화시킨다. 이것은 본발명에서 매우 주용하다. 왜냐하면, 절연 변압기의 제 2 차측에서는 변환 사이클이 중앙 타이머와 정밀하게 시한 동작하기 때문이며, 그리고 이것은 전채널에 대해 중앙에서 병렬로 실시된다. 플립-플롬 CMOS 소자들은 V/F 변환기의 논리를 변환 사이클로 변환시키는데 사용된다. 이러한 고체소자는 각 반사이클에서 A/C전압에 의해 클록된다. 펄스로 논리데이터를 전송하는 것은 콘덴서의 방전사에 절연 변압기의 2차 권선에 부하를 걸어줌으로써 성취된다. 그러한 급격한 변이는 1차측에 전류서어지를 발생시켜 상기 전류 서어지가 트랜지스터에 의해 검지되고 증폭되도록 해서, 사이클 즉 중앙클록에 정확한 타이밍을 갖고 V/F 변환기의 계수에 상응하는 펄스를 발생시킨다. 절연 변압기의 2차측에 그러한 부하를 걸어줌으로써 절연변압기의 1차측으로부터 교류전력을 공급받는데 방해를 받지않는다.

본 발명의 다른 중요한 특징은 채널의 측정 장치의 측정단에 최소한 세 아날로그 데이터 입력이 존재하도록 하는데 있다. 그 세 아날로그 데이터 입력 중 첫 아날로그 데이터 입력은 공지의 피측정값을 제공하는 동안정 및 부의 값을 허락하는 안정 바이어스 전압이다. 두번째 아날로그 입력 데이터는 공지의 피측정 값으로써, 바이어스 전압으로 사용되는 다른 안정 전압이다. 세번째 아날로그 입력 데이터는 측정점에서의 신호이다. CMOS형태로 구성된 멀티플멕서는 시간상 연속적으로 이들 3개의 아날로그 입력 데이터를 선택하기 위한 3단 링 계수기와 관계한다. 멀티 플렉서를 후속 단계로 진행시키기 위해 중압 장치의 클록신호가 절연 변압기를 거쳐 공급된다. 그와 같은 클럭킹 동작은 1차측으로부터의 교류 전류전력공급을 인터럽트 시킴으로써, 예를 들면 관련된 전력 스위치의 직류/교류 전력 변환기의 클록 동작을 인터럽특 하는 것만으로 실행된다. 따라서, 절연 변압기의 2차측에서의 전력공급부의 정류단계를 거친 후, 인터럽션은 멀리 플렉서에 인가된 클럭펄스와 등가논리 변이로 변환된다.

따라서, 본 발명에 따른 데이터 획득 시스템은 멀티플렉서의 각 단계에 대해, 선택한 채널의 절연 변압기를 통해서 일련의 펄스를 전송하고, 이들 펄스는 관련된 계수기로 수신되어 그곳에 기억된다. 이 계수들은 오프셋 보정, 교정, 스케일랑, 측정데이터 처리를 위해 중앙 컴퓨터에 의해 디지탈 데이터로서 처리된다.

변압기에 관련된 모든 채널 및 직류전력 공급장치는 중압 타이머 및 마이크로 컴퓨터 형태의 디지탈 데이터 처리장치와 함께 공통 보오드상에 장치되는 것이 바람직하다. 그와 같은 집중 보오드는 본 발명의 모든 유익한 특징을 갖는다. 즉 상기 집중 보오드는 콤팩트하고 가벼우며, 여러 채널들에 값싼 하드웨어 부품을 포함시킬 수 있다. 정밀도가 요구되는 동시에 복잡한 부품들은 중앙 타이머 및 마이크로 컴퓨터 주변에 집합된다. 그와같은 데이터 획득 장치는 채널과 동수의 많은 측정점을 가지고, 또 프로세스를 제어하는 상관 명령신호를 발생하는 범용 프로세스 제어기의 제어와 또한 컴퓨터화된 장치에의 보조 기기로서 쉽게 플럭-인 할 수 있다.

본 발명은 넓은 의미로는 다수의 병렬 채널 중 다수의 원격아날로그 데이터 측정점에 관하여 중앙 컴퓨터로부터 디지탈 데이터를 유도하기 위한 다중화된 데이터 획득장치이고, 이 획득 장치는 대응하는 축정점과 국부적으로 조합된 다수의 동일한 V/F변환기와, 상기 컴퓨터에 조합된 클럭 신호를 공급하기 위한 중압 타이머와, 상기 컴퓨터와 대응하는 한개의 V/F변환기와 이것에 조항된 한 개의 측정점과의 사이에 위치한 다수의 동일 절연변압기를 구비해서, 상기 V/F변환기의 각각은 변환 사이클을 가지고 또한 다수의 선택가능 동작 모드로 동작할 수 있고, 상기 컴퓨터는 상기 측정점 학개와 이것에 조합된 V/F변환기를 선택하고 또한 이 선택된 V/F 변환기의 변환사이클을 조합된 절연변압기를 통과한 상기 클럭 신호로 제어하는 다중화된 데이터 획득 장치이다. 이하 첨부도면을 참조해서 본 발명을 상세히 설명한다.

제1도에는 마이크로 컴퓨터(49), 다수의 계수기(48)와 증안 타이머를 포함하는 증앙장치(200)가 병렬로 시측정체널들을 제어하고 감시하는 것이 도시되어 있다. 채널 ＃1로 도시한 바와 같이 각 측정채널은 절연변압기(T)에 의해 연결된 측정장치(100)와 전력공급장치(101)를 점유한다. 직류정원 전압(V_P)은 중앙장치(200)의 타이머(45)에서 라인(43)에 수신된 클록신호 제어하에서 쵸퍼(DC/AC 변환기)(42)에 인가한다. 그결과로, 변압기(T)의 체 1 차권선(P)은 클록신호의 주파수에서 직류에 의해 여자된다. 측정장치(100)의 변압기(T)의 체 2 차권선(S)을 통해 흐르는 전류는 청류기(R₁)에 의해 정류되어 라인(41, 41')에 각각 V+,V-의 교류전압을 인가한다. 측정장치(100)에 있어서, 멀플렉서(50)는 열전대 또는 다른 아날보그 가변 센싱 장치일 수도 있는 변환기(TD₁)로부터 입력라인(1)을 통해 측정점에 수신된 아날로그 입력신호(V_X)에 응답한다. 라인(2)에는 바이어스 전압(V_B)이 인되가고, 라인(3)에는 안정전압원(SVS)(도시생략)에서 공급되는 기준 전압(V_REF)이 인가된다. 멀티플렉서(50)는 후술하는 바와같이 라인(51)에서 제어되어, 라인(1, 2, 3)에 의해 정해지는 세 상태로 링카운터식으로 순차적으로 스탭한다. 그 결과로, 라인(10)의 전압은 반정입력단자가 접지에 연결된 연산증폭기(OA₁)의 바반전 입력단자에 입력된다. 라인(8)의 출력은 미리 증폭된 신호(Vi)이다. 상기 신호(Vi)는 저항(Ri)을 거쳐 V/F변환기(60)고 입력된다. 변확기(60)는 기설정 측정시간 간격(T)동안 중앙 장치에 의해 계수되는 일련의 펄스들을 라인(36)에 출력시켜, 아날로그 신호(Vi)의 크기 계수 특성을 제공한다. V/F변환기(60)는 전하 평형화 회로 포함하고, 이 전하 평형화 회로는 정전류원(CCS)과, 이 정전류원(CCS)을 회로 내에 삽입시키기 위한 스위치(SW₁)와, 상기 스위치(SW₁)가 닫혔을 때 정전류원(CCS) 및 스위치(SW₁)로부터의 정전류(Icc)와 마디(J₁) 및 타인(32)으로부터의 전류신호(Ii)에 응답하는 적분기(INT)로 구성된다. 적분기(INT)는 전류신호(Ii)로 충전 증 임계치를 초과하면 비스듬히 하강하고, 플립-플럽(FF)을 거쳐서 스위치(SW₁)가 닫힐 때 전류(Icc + Ii) 크기로 비스듬히 상승한다. 이 경사파는 클록신호에 의해 걸정되는 레벨까지 상승하고, 이 클록신호에 의해 스위치(SW₁)는 플립-플럽(FF)을 거쳐서 다시 열린다. 상기 동작 사이클은 경사파가 하강하는 것에 반복된다.

V/F변환기(60)의 동작은 제2도에 도시된 그래프를 참고하여, 플립-플럽(FF), 적분기(INT) 및 스위치(SW₁)의 상호작용 관계롭부터 명백히 이해할 수 있을 것이다. 제2도에 관해 언급하면,

1) 파형(a)은 스위치(SW₁)가 열렸을 때 전압(Vi)에 응답하는 적분기(INT)의 경사동작(파형(a)의 OA, BC DE 및 FG부분)과 스위치(SW₁)가 닫혔을 때 전류(Icc + Ii)에 응답하는 적분기(INT)의 경사동작(파형(a)의 AB,CD,EF 및 GH부분)을 도시한 것임.

2) 파형(b)은 멀티플렉서(50)를 제어하는 인터럽트신호를 도시한 것임.

3) 파형(c)은 지연후 멀티플렉서가 리세트 된 것을 도시한 것임.

4) 파형(d)은 라인(23)을 통해 플립-플럽(FF)의 클럭핀에 인가된 클럭신호를 도시한 것임.

5) 파형(e)은 정해지는 일정시간 간격(T)동안 전계수기(48)의 병렬 계수가 인에이블 된다.

6)파형(f)은 플립-플럽(FF)의 핀(Q)에서 라인(36)에 유도된 일력의 펄스열에 관련해서 계수가 유도되는 것을 나타낸 것이다. 이러한 펄스는 파형(a)의 낮은 피크(A,C,E)에 대응한다.

V/F 변환기의 전하-평화 기술에 따라서, 적분기(INT) 내의 콘덴서는 인가 전류 신호(Ii)의 영향하에 서 점차로 충전된다. 적분기는 임계값을 초과할 때까지 Vi의 함스인 경사로 하향한다. 그러나 상기와 같은 현상은 클럭신호(파형(d))가 수신될 때만 회로에 의해 허락된다. 클럭신호가 라인(23)에 의해 수신될 때(파형(a)의 A에서), 클럭은 데이터를 플립-플럽 의 핀(Q, Q)들에 나타나도록 야기한다. 결과적으로, 핀(Q)의 상태는 라인(36)에 파형(d)의 펄스형태로써 나타나고, 핀(Q)은 라인(34)에 스위치(SW₁)를 세트시키도록 즉, 전류(Icc)가 마디(J₁) 및 라인(32)에 인가되도록 야기한다. 따라서, 적분기느 A에서 Ii + Icc 로 정의되는 경사로 상승하지만, Icc에 의해 좌우된다. 동작점은 다시 임계값을 통과한다. 다음 클럭신호가 라인(23)에 발생할 때, 스위치(SW₁)는 오프된다.그러면 경사파는 B주위에서 경사방향이 바뀌고, 다른 사이클이 시작된다. 제2도에서 도시된 한예에서, 시간간격(T)동안 플립-플럽) FF)에서 라인(36)에 유도된 세펄스들은 계수기(48)에 기록된다. 이러한 세 계수는 시간간격(T)동안 인가된 전압(Vi)의 크기에 비례한다. 멀티플렉셔(50)의 제 1단계에서, V_X의 아날로그 입력 신호가 인가되면,다수의 펄스가 상기 V_X와 같은 크기의 특성을 갖는다. 아날로그 입력신호가 변할 때, V/F 변환기는 연속 측정시간 간격(T) 동안에 라인(36)에 관련 가변 펄스들을 제공하게 된다. 멀티플렉서(50)에 라인(51)의 트리거 신호를 그리고 플립-플럽(FF)에 클럭신호를 어떤 방법으로 발생시키고, 타인(43)에 클럭신호를 출력시키는 중앙 타이머(45)로 살기 트리거 신호와 클록신호를 어떤 방법으로 동기화하는지에 대한 것은 제 3 도를 참조해서 이하 설명하겠다. 또한 플립-플럽에 의해 라인(36)에 출력된 펄스열이 절연 변압기(T)를 통해 어떻게 전송되고, 중앙장치(200)의 계수기들(48) 중의 한 계수기로 계수를 유도할 수 있도록 펄스열이 라인(46)에 어떻게 공급되는지에 대한 것도 제 3 도를 참조해서 설명하겠다. 좀더 나온 이해를 돕기 위해, 제 1 도에 전술한 기능들이 실시되는 것을 간략산 형태인 블록 다이아그램으로 도시했다.

중앙 타이머(45)에서 라인(43)에 출력된 클럭신호 쵸퍼(42)를 제어해서 변압기(T)의 1차 권선(P)에 AC전류를 발생시킨다. 변 기의 2차 권선(S)측에 접속된 라인(L₁)과 라인(L₂) 사이의 정류기(R₁)는 교류전력을 직류전력으로 변환해서, 그 직류전력을 측정장치(100)용의 전압 V +, V-로써 라인(L₁,'L₂')에 나타낸다. 대표적인 예로써, V +, V-는 각기 +12볼트와 -12볼트이다. AC라인(L₂) 은 마디에서 라인(L₃)으로 제 2 정류기(R₂)에 연결되어,상기 정류기(R₂)가 정류된 출력을 멀티플렉서(50)의 제어게이트에 정상적으로 제공한다. 멀티플렉서(50)를 중앙장치의 후속 상태로 트리거 하기 위해, 마이크로컴퓨터(49)는 인터럽선(도시생략)을 금할 수 있는 클록신호를 발생시킨다. 인터럽션이 발생했을 때 쵸퍼(42)는 더 이상 제어되지 않고, 라인(51)에는 정류 출력이 제공되지 않는다. 그러나, 정류기(R₂)의 시정수와 대항되는 정류기(R₁)의 시정수가 충분히 크다고 하면, 라인(L₁,'L₂')에 나타나는 시간에 전혀 영향을 주지 않는다. 그렇지 않으면, 측정치(100)의 전압(V_X, V_B, 및 VV_REF)이 계속해서 나타나게 한다.

플립-플럽(FF)의 클럭킹에 관해 설명하면, 제 2 차 권선측에 접속된 라인(L₁)의 마디(J₃)에서는 1 차권선(P)로부터 유기된 AC전류와 동기화 하고서 라인(43)의 쵸퍼제어 신호와 동기화하는 신호가 유도된다.그러므로, 플립-플럽은 중앙타이머(FF)에 접속된 라인(45)의 클록신호에 사실상 동기해서 세트되고 티세트 된다.

플립-플럽(FF)에 의해 라인(36)에 출력되는 펄스열에 관해 기술하면 다음과 같다. 라인(36)의 펄스열은 콘덴서(C₂)에 병렬로 설치된 스위치(SW₂)의 게이트에 인가된다. 콘덴서(C₂)는 디아오드(D₂)와 직렬로 연결되어 제 2 차권선(S)의 라인(L₂)의 마디(J₄)와 접지 사이에서 디아오드(D₂)와 직렬로 연결된다. 스위치(SW₂)가 열렸을 때, 콘덴서(C₂)는 제 2 차권선(S)으로부터 디아오드(D₂)를 통해 충전된다. 스위치(SW₂)가 닫혔을 때, 콘덴서(C₂)는 급격히 방전된다. 그러므로, 라인(36)상의 펄스가 스위치(SW₂)를 닫을 때마다 콘덴서(C₂)는 방전되고, 클럭 신호가 다시 교번될 때 디아오드(D₂)를 통한 콘덴서(C₂)의 충전은 절연 변압기(T)의 제 2 차권선(S)을 돌연히 로드한다. 그 결과로 전류 서어지가 제 1 차 권선측에 나타난다. 도시된 바와 같이, 1차 권선(P)에 연결된 검출기(DT)는 상기 서어지를 펄스로 전환해서, 동일 계수기(48)에 라인(46)을 통해 계수로 공급한다.

중앙장치(200)에 연관해서 소정 채널(＃1)의 구조 및 가능상의 특징을 설명한 것으로부터 다음과 같은 사실을 알 수 있다. 멀티플렉서(50)가 일례로 단계(＃1)에 놓였을 때, 즉 V_X가 라인(1)을 통해 라인(8)에 Vi로 나타날 때, 적분기(INT)는 V/F변환기(60)의 측정시간 간격동안 V_X크기에 관련해서 계수되는 매우 많은 펄스들을 라인(36)에 발생시킨다. 적분기(INT)가 상기와 같은 펄스를 발생시킬때, 플립-플럽(FF)은 라인(36) 및 스위치(SW₂)로 변환기(T)를 거쳐 제 1 차권선측에 전류 서어지를 발생시킨다. 이러한 것은 검출기(DT)에서 검출되고 측정시간(T) 중 관련 겨합 계수기(48)에서 합계되어 계수(C_X)를 제공한다. 상기와 유사하게, 멀리플레서가 제 2 단계에 놓였을 때, 즉 라인(2)에 안기된 전압이 라인(8)에 Vi로써 나타났을때, 계수(C_B)는 관련 계수기(48)에서 합계한다. 상기계수(C_B)는 공기된 압(V_B)을 나타낸다.공지된 전압(V_REF)으로 상기와 동일하게 실행하면,계수(C_REF)를 얻을 스있다. 후술할 A/D변환기를 교정하기 위해 자동 영점화(amt-Zeroing) 동작이 실행될 때, 일반적으로는 실험 스탭중 아날로그 입력 0볼트로 세트한다.회로 내의 고유 오차 때문에, 실제의 아날로그 입력으로 유도되는 임의의 측정계수의 오프셋값으로써 유도되지 아니하면 안되는 계수로써 아날로그 값을 유도한다. 정입력 신호뿐 아니라 부입력 신호도 측정하는 것이 요구되어지므로 바이어스 전압을 사용하는 것이 바람작하다. 제 3 도에 관하여 본 명세서의 하기에서 기술하는 바와같이 제 1 도의 회로는 정바이어스 전압(V_B)를 라인(2)을 통해 연산증폭기(OA₁)에 공급하는 것을 도시하고 있다. 그러므로, 멀티플레거서가 제 1 단계 즉 라인(1)의 측정단계에 놓였을 때, 연산증폭기(OA₁)에는 실제로 V_X+ V_B전압이 공급된다. 멀티플렉서(50)가 제 3 단계고 트리서 될 때, 즉 라인(3)의 전압(V_REF)을 라인(10)으로 전송했을때 V_REF가 안정전압원(SVS)에 의해서 제공되기 때문에 계수(C_REF)가 유도되고 이 계수(C_REF)는 각 시험 사이클 중에 계수(C_B)와 같이 반복해서 사용될 수 있는 신뢰성 있는 값이다.

따라서, 제 2 및 제 3 단계에 높인 멀티플렉서(50)를 시험한 후에, 전압(V_B, V_REF)은 라인(8)에 Vi로써 전송되고, 계수기(48) 중 한계수기에서 절연 변압기(T)를 통해 연속적으로 계수(C_B, C_REF)를 수신한다. 상기 계수들(C_B, C_REF)은 V_X의 어떤 측정값도 직접 교정하고 일정한 척도에 따라 관계시킬 수 있도록 사용되고 절대값에 있도록 조절되는 계수(C_X)를 제공한다.

일반적으로, 라인(36)의 각 펄스는 절연 변압기(T)를 거쳐 전송되고, 전압(Vi)에 준하는 계수가 합산되었을 때 계수기(48) 중의 한 계수기에 의해 수신된다. 측정장치(100)의 V/F변환기(60)는 중앙장치(200)에 결합된 계수기(48)와 A/D변환기로 함께 구성되었다는 것을 알 수 있다. 그러한 A/D변압기는 각각의 N채널과는 병렬로 제공되고, 중앙장치의 여러 계수(48)들은 각 채널들의 라인(8)에서 측정된 즉, 테스트된 신호(Vi)를 나타내는 계수들을 병렬로 합산한다. 모든 계수기들은 변환 사이클이 개시될 때 마이크로 컴퓨터(49)의 게이트 제어에 의해 리세트 되고 인에이블된다. 계수기들이 인에이블되었을 때, 계수기들은 여러 채널용 데이터 (Vi)를 병렬로 계수한다. 측정기간(T)이 끝났을 때, 마이크로 컴퓨터에서 요구되는 여러 계수들을 회수하고, 기억하고, 합할 수 있도록 하기위해 계수기들의 게이트들은 닫혀진다. 이미 전술한 바와 같이, Vi는 멀티플렉서가 단계(＃1)에 놓였을때 V_X를 나타내고, 멀티플레서가 단계(＃2)에 놓였을 때는 V_B를 나타내고, 멀티플레서가 단계(＃3)에 놓였을 때 V_REF를 나타낼 수도 있다. V_X의 계수가 A/D변환기에 의하여 반복해서 유도되어 특정 채널과 짝으로 사용되는 공업프로세스의 변수 V_X를 감시하는 동안, 오프셋 보정 및 스켈링(scaling)은 때때로 실시되어 특정태널의 회로에 기인하는 온도, 드리프트…등을 원인 으로 하는 오차를 확인하고 또한 제거한다.

상기 시험동작 중 멀티플렉서(50)의 제 2 단계의 계수(C_B)와 제3 단계의 계수(C_REF)는 관련 계수기에서 얻어진다.

상기 결과들은 마이크로 컴퓨터의 RAM메모리에 저장되고, 마이크로 컴퓨터에 서 요청된 후속 시험동잘에 의해 리플레쉬될 때까지 상기 RAM에 그데로 기억된다. 상기 계수들(C_B, C_REF)은 계수기(48)에서 V_X에 관련되어 유도된 계수(C_X)에 해당하는 수정값(C_C)을 조사하는데 사용된다.

본 발명에 따른 A/D변환기가 개선된 형태로 되시된 제3도를 참조해서 이하 설명한다. 멀티플렉서(50)는 단계 선택기로 선택되는 10진 계수기/제산기 CMOS 고체소자(CT₁)와 링계수기 즉, 세 연속단계를 정하는 세 고체 소자 J-FET 고체소자들(11, 12, 13)들을 포함하는 CMOS존슨 계수기로 구성되어 있다. 스위치 구실을 하는 고체 소자(11)는 측정점에 있는 변환기, 열전대 또는 측정장치로 부터 라인(1)에 수신된 입력신호에 응답한다. 안정전압원(SVS)(2.5볼트)에서 공급되는 기준전압(V_REF)은 라인(3)을 통해 고체스위치(13)에 안가한다. 바이어스 전압(V_B)은 라인(2)을 통해 고체소자(12)의 입력단자(S)에 인가한다.

안정전압원(SVS)은 저항(R_A)거쳐 채널입력들과. 라인(2)의 입력저항(R_D)의 한쪽과, 저항(R_B)의 한쪽이 접속된 공동마디(J_B)전압을 공급한다. 따라서, 안정전압원(SVS)은 마디(J_B)에 공지된 전압)바이어스 V_B)을 공급하고 그리고 저항(R_B)의 타단에 다른 고지된 전압을 공급하는데, 상기 저항(R_B)의 라단은 리드(102)를 거쳐 접지에 연결된 저항(R_E)과, 라인(3)을거쳐 고체소자(13)의 입력(S)에 연결된 저항(R_C)이 공동으로 접속된 공동마디(J_REF)이다. 따라서, 안정전압원(SVS)은 마디(J_REF)에 공지된 전압(V_REF)공급한다. 그리고 안정전압원(SVS)의 음전위는 기드(105, 102)에 의해 접지에 연결된다. 전형적으로, 안정전압원(SVS)은 +2.5V이고, V_B및 V_REF전압은 수 mV정도이다.

전압(V_B)을 측정할 때, 고체소자(12)는 닫히고 정전위 바이어스(V_B)가 라인들(2.4 및 10)에 의해 연산증폭기(OA₁)의 비반전 입력단자에 공급된다. 공지되지 않은 입력신호(V_X)를 측정할 때, 고체소자(11)는 닫혀지고, 연산증폭기(OA₁)의 반전 및 비반전 입력 사이에 사실상 V_X+V_B전압이 공급된다. 멀티플렉서(50)의 제 3 단계에서는, 라인(3)의 잔입(V_REF)이 닫힌 고체소자(13)와 라인(5, 10)를 거쳐 연산증폭기(OA₁)에 입력된다. 이미 전술한 바와 같이 세 단계는 A/D변환기의 출력에 계수들(C_B, C_X및 C_REF)을 츨력시킨다. 중앙장치의 계수(48)는 상기 계수들를 기억해서 마이크로 컴퓨터(49)가 디지털적으로 상기 계수들을 처리하도록 한다. 선택기(CT₁)의 제어는 마디(J₆)에서, 라인(CD), 다이오드(D₁), 마디(J₇) 및 라인(51)을 거쳐 선택기(CT₁)의 클록핀에 인가된 신호에 의해 수행된다. 상기와 같은 통신라인으로 트리서 펄스가 수신될 때마다, 선택기(CT₁)는 환형순환식으로 핀들(Q₀, Q₁, 및 Q₂)의 상태에 의해서 설정된 출력을 순차적으로 제공한다. 상기 핀들은 고체 소자들(11, 12, 13)의 입력단자(G)에 각기 접속해서, 라인들(1, 2, 3)에 연결되어 각 고체소자와 대응하는 입력단자(S)로 하여금 제 3 도에 도시한 바와 같이 라인들(4, 5, 6)에 연결되어 아날로그 데이터를 출력시키는 핀(D)에 데이터를 전송한다.

마디(J₆)와 라인(CD)은 두 다이오드(R₂)의 양극에 연결되어 있고, 두 다이오드(R₂)들의 음극은 절연 변압기의 2차권선측(S)의 양쪽 단부(A, B)에 각기 연결되어 있고, 상기 절연 변압기의 중간 탭(M)은 접지에 연결되어 있다. 또한 두 다이오드(R₁)들의 음극은 두 음극을 연결하는 공동 마디(J₅)를 공유하고, 두 다이오드(R₁)들의 양극은 정연 변압기의 2차권선측(S)의 양쪽단부(A, B)에 연결되어 있다. 마디(J₅₍₊₎)와 마디(J_6(-)) 사이에는 중간 탭(M)에 대하여 대칭으로 배치된 저역 통과 필터를 포함하는 종래의 DC전력 공급원(L₁'에 +12V, L₂'에 -12V)이 연결되고, 제너다이오드들은 각 라인들(L₁', L₂')과 접지 사이에 연결된다. 절연 변압기(T)는 전력공급장치(101)에 속해 있는 전압원(V_P)을 접지로 주기적으로 스위칭하는 것에 의해 발생되는 AC전류하에서 제 1차 권선(P)으로부터 에너지를 공급받는다. 상기 스위칭은 제 1 처권선(P)과 접지 사이에 병렬저항(R₇, R₈)과 함께 연결된 소자(42)에 의해 성취된다. 트랜지스터(T₂)의 베이스 전극에 연결된다. 트랜지스터(T₂)의 콜렉터는 특정채널과 함께 중앙장치(200)에 결합된 한 계수기(48)에 라인(46)을 통해 연결된다. T₂의 에미터는 접지에 연결된다. 전형적으로, 소자(42)는 V-MOS 전력 FET 고체소자 2N6660이다. 그리고 소자(42)는 라인(43)의 클록신호(PSD)에 의해 주기적인 스위치 동작을 한다.

측정장치(100)의 멀티플렉서(50)와 트리거 라인(51)을 다시 한번 고려해 보면, 트리거 동작은 일정한 짧은 기간동안 라인상(43)의 클럭신호 인터럽트하는 마이크로 컴퓨터의 명령에 따라 동작한다. 상기와 같은 소자(42)의 출력라인(43)의 인터럽션은 변압기(T)의 2차측의 마디(I₆) 및 라인(CD)에 정류된 전압을 공급하지 않도록 한다. 하지만, 라인(L₁',L2')의 전력공급의 시정수가 다이오드(D₁)의 양극이 연결된 마디(J₇)에서 보다 훨씬 길기 때문에, 마디(J₅)에는 정류된 전압이 공급된다. 따라서, 라인(43)의 클럭신호 인터럽션은 측정장치(100)의 전전력공급을 교란하는 것 없이, 다이오드(D₁)를 거쳐 마디(J₇)에 나타나는 돌연한 변이를 라인(CD)에 야기시킨다. 라인(51)의 그러한 전압레벨 변이는 CT₁을 야기하여 CT₁의 출력을 Q출력단에서 음다 장치로 전송하고, 그것에 의해 소자들(11,12 및 13) 중 대응하는 한 소자를 "온"으로 동작시킨다.

세 데이터 출력들(4,5 및 6)은 각기 모두 라인(10)에 연결되어 전치증폭기로 제공된 연산증폭기(OA₁)의 비반전 입력단자(OA₁)에 연결된다. 연산증폭기(OA₁)의 출력(8)은 마디(J₁)와 라인(32)을 거쳐 적분기(INT)의 입력단자에 연결된다. 상기 적분기(INT)는 연산증폭기(OA₂)와 연산증폭기의 출력에서 입력으로 궤환되는 루프에 설치된 콘덴서(C₁)로 구성된다. 적분기(INT)는 전류 스위치로 사용된 J-FET장치들(7,9)를 구성되는 스위치(SW₁)에 결합되어 있다. 정전류원(CCS)은 스위치(SW₁)가 닫힐 때마다 전류(Icc)를 마디(J₁)에 공급한다.

플립-플럽 회로(FF)는 CMOS듀얼 D플립-플럽(15,16) 2개로 구성되어, 제 1도에 따라 V/F변환기(60)동작을 완료한다. 이러한 기술은 이미 공지된 기술로써 그 일예로 "일렉트릭스"(1973년 5월 24일)의 97-100페이지에 걸쳐 기재된 알, 씨, 카임의 논문인 "전하 평형화 A/D변환기 : 듀얼 경사 적분의 대체"에 기술되어 있다. 동작에 있어서, 컴퓨터는 수정 발진기에 의해 정확히 유지되는 클록신호를 제공하는 중앙타이머에 따라 각 채널의 V/F변환기(60)를 감시하고 제어한다. 전형적으로, 6MHz의 기본 주파수를 가지는 수정발진기로부터 라인(43)과 소자(42)를 제어할 수 있는 250KHz신호(PSD)가 유도된다. 측정장치(100)의 V/F변환기(60) 동작은 다음과 같다.

아날로그 입력 신호(Vi)가 라인(32)에 의해 연산증폭기(OA₁)의 비반전 입력단자에 공급될 때 아날로그 입력신호(Vi) 때문에 Ii가 콘덴서(C₁)를 충전한다고 가정하면, 적분기는 부로 충전되고, Vi에 비례한 부의 경사파가 발생한다.

전한 평. 기술은 정전류원(CCS)에서 스위치(SW₁)을 통과한 정전류(ICC)(이것은 경사파가 임계값을 초과할 때까지 복귀한다)을 제공하고 상기와 같은 것이 발생할 때마다 펄스를 유도하는 것으로 구성된다. 연산증폭기(OA₂)의 출력은 제너다이오드(ZD)를 거쳐 마디(J₉)에 연결된다. 마디(J₉)는 저항을 거쳐 -12볼트에 연결되고, 라인(14)에 의해 CMOS 소자(15)의 데이터 입력단자(D)에 연결되며 '상기 CMOS 소자(15)의 출력단자(Q)는 제 2 CMOS 소자(16)의 데이터 입력단자(D)에 연결된다.

제4도를 참조해서 제3도의 플립-플롭 소자들(15,16)의 동작 사이클에 대해 이하 설명한다. 제2도의 파형(d)으로 도시한 파형은 제 1도의 라인(23)으로부터 동기 신호로서 재발생된다. 파형(g)은 플립-플럽소자(15)가 리세트되었을 때 플립플럽소자(15)의 핀(Q)의 상태를 도시한 것으로, 제3도의 라인(36)에 발생된다. 파형(h)은 플립플럽소자(16)가 소자(15)에 의해 세트되었을 때, 플립플럽소자의(16)의 핀(Q)의 상태를 도시한 것이다. 파형(i)는 라인(36)에 의해 트랜지스터(T₁)이스에 인가되어서 이 트랜지스터(T1)를 "온"시키기 위한 신호를 도시한 것이다. 파형(j)은 T₁이 "온"되었을 때 콘덴서(C₂)의 방전을 도시한 것이다. 파형(K)은 콘덴서(C₂)가 방전에 이어 충전을 할 때 절연 변압기(T)의 1차 권선(P)에 나타난 전류 서어지의 결과로서 트랜지스터(T₂)의 베이스에 인가되는 신호이다.

제3도를 다시 참조해서 이하 설명한다.

플립-플럽 소자들(FF)(15,16)은 제 2 차 권선(S)의 단부(A)와 접속된 마디(J₃)에 나타나는 AC전류에 의해 클록된다. 여진 전류는 콘덴서(C₄)를 거쳐 공동마디(J₈)에 이른다. 상기 공동마디(J₈)은-12볼트에 접속된 저항과 플립-플럽 소자(15)의 클록핀에 접속된 라인(23)을 공동으로 연결한다. 플립-플럽소자(15)의 핀(Q)은 마디(J₁₀)를 거쳐 플립-플럽 소자(16)의 핀(D)에 연결되고 라인(36)을 통해 트랜지스터(T₁)의 베이스전국에 연결된 결합콘덴서(C₃)에 접속된다. 트랜지스터(T₁)의 에미터는 접지에 연결된다. 베이스 전극도 저항(R₆)을 거쳐 접지에 연결된다. 한편,제 2 차 권선(S)의 단부(B)와 정류기(R₂)의 음극과 정류기(R₁)의 양극에 연결된 마디(J₄)는 다이오드(D₂) 및 저항(R₅)으로 구성되는 직렬회로망을 거쳐 트랜지스터(T₁)의 콘덴서(C₂)는 트랜지스터(T₁)의 저항(R₅)과는 병렬로 배치된다. 이러한 배열에서, 점(A)에 정전위가 인가될 때, 점(B)에는 부전위가 공급되고 다이오드(D₂)는 역바이어스 된다. 따라서, 상기와 같을 때는 라인(36) 및 콘덴서(C₃)를 거쳐 트랜지스터(T₁)의 베이스에 공급된 제어 전압(제4도의 파형(i)에 의해 트랜지스터(T₁)가 "온"될때마다, 트랜지스터(T₁)는 전력공급원과는 실제로 절연된다.

따라서, 도통상태의 트랜지스터(T₁)를 통해서 콘덴서(C₂)는 방전한다.(제4도의 파형(j)) 점(A)이 부전위이고 동시에 점(B)이 정전위 일 때, 즉 라인(13)에 다른 대체 클록 신호가 있는 동안 마디(J₄)에서 다이오드(D₂)를 거쳐 콘덴서(C₂)는 공급원에 의해 처음 충전된다.

이제 플립-플럽 소자들(15,16)의 동기 사이클을 고려해 보면, 연산증폭기(OA₂)의 출력측의 제너 다이오드(ZD) 때문에 존재하는 마디(J₉)의 전위는 플립-플럽 소자(15) . 임계값 아래로 떨어진다. 만약 라인(14)이 임계값 이하에 있고 플립-플럽 소자(15)가 동작되면, 플럽 -소자(15)는 리세트된다.(제4도의 파형(g)). 다음 클록펄스를 플립-플럽 소자(16)는 세트되고(제4도의 파형(h)), 플립-플럽 소자(15)도 세트된다. 동시에 소자(9)는 닫히고 마디(J₁)에 의해 연산증폭기(OA₂)는 상향 경사파를 발생한다. 이때 플립-플럽 소자(15)는 핀(Q) 및 마디(J₁₀)에 의해서 플립- 플럽소자(16)의 핀(D)에 0전압을 인가한다. 따라서, 다음 클럭 펄스가 공급될 때 플립-플럽 소자(16)는 리세트된다. 그러면, 소자(7)는 열리고, 소자(9)는 닫혀서 연산증폭기(OA₂)의 상향 경사동작은 종료된다.

다시 말해 트랜지스터(T₁)가 오프될 때, 콘덴서(C₂)는 다이오드(D₂)를 통해 충전을 허락한다. 플립-플럽소자(15)가 "세트"상태에서 "리세트"상태로 변환되었을 때(제4도의 파형(g)), 라인(36) 펄스열은 콘덴서(C₃)를 거쳐 트랜지스터(T₁)의 베이스에 입력되어 상기 트랜지스터(T₁)을 "온"시킨다(제4도의 파형(g)). 따라서, 콘덴서(C₂)는 저항(R₆)으로 방전해서(제4도의 파형(j))) 방전전류를 제한한다.

다음의 동작 사이클에 있어서는, 다이오드(D₂)는 더이상 역바이어스되지 않고, 콘덴서(C₂)는 충전을 진행한다. 그러면 절연변압기(T)의 제 2 권선측은 로드된다. 결과적으로, 점연 변압기의 제 1 권선측에 전류 서어지가 발생한다.

그러한 로드는 트랜지스터(T₂)에 의해 검출되는데(제4도의 파형(k)), 즉 마디(J₁₃)와 트램지지터(T₂)의 베이스에 연결된 저항들(R₇,R₈)이 트랜지스터(T₂)를 "온"시킬 수 있는 전압을 공급하는 동안 검출된다.

라인(46)은 트랜지스터의 콜렉터와 중앙장치(200)를 연결하고 계수기(48)에 펄스(제2도의 파형(f))를 전송한다.

플립-플럽 소자(15)가 마디(J₃)(제권 2 선(S)측의 점(A))에서의 클록펄스의 정신호에 따라 리세트되는 동안, 마디(J₁₀)에서 핀(Q)에 의해 검출된 펄스는 라인(36)을 거쳐 전송된다. 후속 신호가 공급되었을 때, 라인(36)에서의 상기 콜톡펄스는 트랜지스터(T₂)에 의해서, 전류서어지써 1차측에서 검출된다. 따라서, 이것은 점(A)가 부전위이고, 점(B)가 정전위 일 때 발생한다. 종래의 전하-평형화 기술은 V/F변환 사이클을 일련의 펄스(라인(43)의 제어용 클록신호와 완전히 동기한다)로 변환시키기 위해 적절히 동기화했다. 동시에, 그러한 펄스는 라인(46)에 동기화 유도되어 계수기(48)에서 계수된다.

제5도를 참조하면, 멀티플렉서(50)의 제 2 단계 및 제 3 단계의 시험에 의해, 계수들(C_B,C_REF)이 A/D변환기에 의해서 유도되어, 관련 계수기(48)에 누적된 상기 계수들은 마이크로 컴퓨터(49) 내의 RAM에 저장된다.

제5도는 선형전송을 가정한 경우, A(V_B,C_B)와 B(V_REF,C_REF)을 지나는 직선(CL)으로 표시되는 전송할 수를 도시하고 있다.

오프셋 입력의 특성으로 인해 횡좌표축의 계수(C_X)는 알려지지 않는 전압신호(V_X)를 직접 제공할 수 없다.

그러나 제5도에는 직접 읽을 수 있는 선형함수(DR)도 도시되어 있다. 0계수에서 즉, 계수의 원점에서의 실제 입력전압은 변압기(TD₁)의 출력에서 기대되는 최소값(V₁)이다.

계수(C_RES)로부터 얻어지는 최대 계수 때문에 최대값(V₂)은 변환기로부터 유도되도록 되어있다. 따라서, 좌표점 D(0,V₁)과 좌표점E(C_RES',V₂)을 지나는 직선은 R=V₂-V₁인 "범위(R)"와 계수(C_RES)인 "분해능"에 의해서 규정된다. 변압기(TD₁)에서 유출된 출력이 0일 때, A/D변환기에는

가 나타난다.

바꾸어 말하면, V_B는 종축상의 V₁및 V₂사이의 중간범위를 정하고, 부의 아날로 그 입력은 V_B보다, 아래고 정의 아날로그 입력은 V_B보다 위이다.

대표적인 예로써, 12-비트의 분해능에서는 풀-스케일(full scale)에 대하여 계수기상에서 2¹²이다. 그러나 두 극성이 고려되므로, 성능은 2배 예컨데 2¹³이다. 따라서, 범위(R)는 2배의 분해능(4096)에 대하여 40mV이다.

교정 중, 멀티플렉서(50)가 제 2단계에 있을 때(즉 장치(12)가 닫혀질 때), 연산증폭기(OA₁)는 변환기(TD₁)로부터의 입력이 마치 0인 것처럼 바이어스(V_B)를 측정한다. 멀티플렉서가(150)가 제 2 단계에 있는 동안은 계수(C_B)가 유도된다. 제 3 단계에 있을 때는, 입력에 기준전압(_REF)이 공급되고 그에 준하는 계수(C_REF)가 유도된다.

따라서, 계수들은 다음 연산방식에 따라 마이크로프로세서에 의해 계산될 수 있다.

여기서 "범위"는 입력신호의 범위이고, "분해능"은 C_RES이고, C_S는 기울기정수이고, C_OS는 오프셋 정수이다.

(1)과(2)는 제5도에 도시된 2개의 직선함수로부터 얻어진다. 좌표점(A,B)에 의해 정의되는 전송할수(CL)으로부터 다음과 같은 식이 얻어진다.

상기와 유사하게, 좌표점(D,E)에 의해 정의되는 전송함수(DR)로부터 다음과 같은 식이 얻어진다.

상기 식에서, C_XC는 C_X의 수정된 계수이다.

상기 식(4)에서 C_XC를 유도하면 다음과 같다.

식(3)의 를 식(5)에 대입하면,

상기 식(6)으로부터 범위는 측정점에서의 특정 변압기에)의해 한정되고, 분해능은 시스템에 의해 부과되는 것을 알 수 있다. 다시 말해,(V_B-V_REF)는 안정전압원(SVS)과 저항들(R_A,R_B및 R_E)에 달려 있다. 범위와 분해능이 정밀한 것으로 이미 알려져 있지만, 제 식에 의해 도시된 바와 같이(V_B-V_REF)가 A/D변환기의 동작에 있어서 정밀도 및 신뢰도에 대한 중요 변수이기 때문에,(V_B-V_RES)가 실제로 얼마인지를 정확하게 확인하는 일이 남아 있다. 이러한 관점에 있어서, 저항(R_A,R_B및 R_E)과 안정전압원(SVS)은 초기 정보 즉 평가량(V_B-V_RES)을 제공한다. 그러한 초기 정보로 개시할 때, 실제 측정은 이론적으로는 계수(1/2C_RES=C_FS)로 유도되는 풀-스케일 아날로그 입력(V_X-V_FS)으로 수행된다. 하지만, 측정값은 1/2C_SER를 제공하는 것이 아니라 1/2C_RES을 제공한다. 절대값으로 V_RS에 있는(V₂-V_B) 또는(V_B-V₁)에 대한 제5도의 직선(DR)에서 기대되는 값에서 벗어난 값이다. 상기와 같은 일탈은 평가량(V_B-V_RES)의 불일치에 의한 것이다.

본 발명에 따르면, Ki=(V_B-V_REF)는

에 비례하도록 조정된다. 상기 식에서

가 된다. 그로 인해 C_XC를 컴퓨팅하는데 사용된 제 6 식은 조정된 정수

를 갖게 된다. 그러므로, 멀티플 서(50)의 각 세 단계에 따른 파라미터들(C_B,C_REF,C_X)이 A/D변환기에서 쉽사리 유도될수 있고, 제 6식에서 C_XC가 정확하게 유도된다.

따라서, 조절된 정수

는 풀-스케일에서 전술한 실험에 의해서 결정된 후, 마이크로컴퓨터에 기억된다. 조정된 상수(K)를 사용하는 제 6식에 따라 파라, 파라미터들(C_B,C_REF및 C_X)을 유도하고, C_XC을 컴퓨팅하는데 상기 연산방식을 사용한다. 특히, C_B및 C_REF는 때때로 입력에서 V_B및 V_REF로부터 유도되어, C_X를 유도하고 보정값(C_XC)를 계산할 때에 반복사용할 수 있도록 하기 위해 피조절정수(K)와 함께 기억된다. 다시 말해, C_B및 C_REF는 더 나은 신뢰도 및 정확도를 제공전기 위해 때때로 리플레쉬된다.

여태 기술한 것으로부터 본 발명은 다음의 관절으로부터 종래의 실시예와 다르다는 것을 유추할 수 있을 것이다.

일반적으로, A/D변환기는 측정결과를 교정하기 위해 전위차게, 가변콘덴서등과 같은 여러 회로소자들을 이용한다. 교정은"0"과 풀 스케일(즉, 정 및 부의 풀 스케일)로 통상 행해진다.

교정소자는 고가이고, 장소를 차지하고, 게다가 프린트식 회로판에서의 레이아웃에 여러 제한이 가해지는 결점을 갖고 있다. 교정소자는 분해능이 제한되는 회로로 된다. 또한, 온도계수는 오차를 발생시킨다. 회로 소자는 진동을 감지하기 쉽고, 기계적 수명의 제한이 없으며, 비숙련자에 의해서 용이하게 대치될 수 있다.

대조적으로, 본 발명은 교정시에 이미 계산된 교정 정수들을 제공한다. 교정정수는 디지탈어로 변황된 후 비파괴 메모티인 마이크로 컴퓨터의 PROM에 기억된다. 추가정수의 기억 스페이스를 허용하기 위해 PROM에 충분한 장소가 제공된다. 일련번호와 같은 확인은 디지탈어 분야에 환함된다.

회로(60)에 의해 A/D변환이 행해지는 동안, 변환된 아날로그양은 최종 값을 얻기 위해 기억된 교정 정수를 사용해서 마이크로 컴퓨터에 의해 처리된다.

상기와 같은 다수의 병렬 채널에서 디지탈 데이터를 유도하는 여기에 제안한 방법으로부터 다음과 같은 잇점을 얻을 수 있다. 교정 정수는 온도, 전압, 진동의 환경하에서 변하지 않는다. 그리고 온도 계수 오차도 존재하지 않으며, 하아드웨어는 가격이 저렴하고, 스페이스도 적게 차지한다.

또한, 기억된 정수는 스켈링을 제공할 수 있도록 다른 요인가 조합될 수 있다. 분해능은 정수를 디지탈적으로 표시하는데 사용되는 "워어드"의 길이에 의해 증가되거나 선택될 수 있는. 마지막으로, 기억된정수 .장기간의 트리프트, 경시변화, 신뢰성에 관해서 시스템의 성능에 대해 유용한 기록을 제공한다.

Claims (1)

1. 다수의 병렬 채널 중 다수개의 원격 아날로그 데이터 측정점에 관하여 중앙컴퓨터로부터 디지탈 데이터를 유도하기 위한 다중화된 데이터 획득 시스템에 있어서, 상기 시스템이 대응하는 측정점과 국부적으로 조합된 다수의 동일한 V/F변환기와, 상기 컴퓨터에 조합된 클럭 신호를 공급하기 위한 중앙 타이머와, 상기 컴퓨터와 대응하는 한개의 V/F변환기와 이것에 조합된 한 개의 측정 점과의 사이에 위치한 다수의 동일 절연 변압기를 구비해서, 상기 V/F변환기의 각각은 사이클을 가지고 또한 다수의 선택가능 동작모드로 동작할 수 있고, 상기 컴퓨터는 상기 측정점 한개와 이것에 조합된 V/F변환기를 선택하고 또한 이 선택된 V/F변환기의 변환사이클을 조항된 절변압기를 통과한 상기 클럭신호로 제어할 수 있는 것을 특징으로 하는 데이터 획득 시스템.

Images