KR840002746Y1 - Television receiver - Google Patents

Television receiver Download PDF

Info

Publication number
KR840002746Y1
KR840002746Y1 KR2019820006514U KR820006514U KR840002746Y1 KR 840002746 Y1 KR840002746 Y1 KR 840002746Y1 KR 2019820006514 U KR2019820006514 U KR 2019820006514U KR 820006514 U KR820006514 U KR 820006514U KR 840002746 Y1 KR840002746 Y1 KR 840002746Y1
Authority
KR
South Korea
Prior art keywords
time
viewing
clock generator
switch
television receiver
Prior art date
Application number
KR2019820006514U
Other languages
Korean (ko)
Other versions
KR840001508U (en
Inventor
진조철
Original Assignee
삼성전자공업주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자공업주식회사, 강진구 filed Critical 삼성전자공업주식회사
Priority to KR2019820006514U priority Critical patent/KR840002746Y1/en
Publication of KR840001508U publication Critical patent/KR840001508U/en
Application granted granted Critical
Publication of KR840002746Y1 publication Critical patent/KR840002746Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits

Abstract

내용 없음.No content.

Description

티브이의 시청시간 및 시각표시회로TV viewing time and visual display circuit

제1도는 본 출원인에 의해 선출원된 "수직동기신호를 이용한 티브이 시청시간 표시히로"FIG. 1 shows "TV viewing time display using vertical synchronous signal" filed by the present applicant.

제2도는 본 고안의 회로도.2 is a circuit diagram of the present invention.

제3도는 본 고안의 요부회로도.3 is a main circuit diagram of the present invention.

본 고안은 티브이 시청자가 티브이를 몇시간정도 시청중인가를 알 수 있도록 한 "수직동기신호를 이용한 티브이 시청시간 표시회로"(본 출원인에 의해 선출원된 1982년 실용신안등록출원 제6272호)에 현재 시각발생회로를 결합한 회로에 관한 것이다.The present invention is in the "TV viewing time display circuit using a vertical synchronous signal" (TV Utility Registration Application No. 6262, filed by the applicant), which allows TV viewers to know how many hours they are watching TV. The present invention relates to a circuit incorporating a time generating circuit.

본출원인에 의해 선출원된 "수직동기신호를 이용한 티브이 시청시간 표시회로"에 있어서는 단순히 시청자가 시청개시로부터 시청종료까지의 시간을 자동으로 확인할 수 있도록 하고 있으나, 시청도중 그 주변에 시계류가 아무것도 없을때는 현재시각을 알 수 없어 매우 불편한 경우도 있다.In the "TV viewing time display circuit using a vertical synchronous signal" pre- filed by the present applicant, the viewer can automatically check the time from the start of the viewing to the end of the viewing. Sometimes it is very uncomfortable because the current time is unknown.

본 고안은 그 시청시간은 물론 간단한 조작으로 현재시각도 임의로 알 수 있도록 하여 시청자에게 편익을 제공하면서도 티브이 수상기를 다용도로 활용하기 위한 목적이 있다.The present invention aims to utilize the TV receiver as versatile while providing convenience to viewers by allowing them to know the present time arbitrarily as well as the viewing time.

이하에서 이를 상세히 설명하면 다음과 같다.This will be described in detail below.

제1도와 수평 및 수직동기신호(H, V-pulse)를 이용하여 티브이 수상기 화면상의 일정위치에 시간을 표시할 것인가를 결정하는 타이머(T1, T2), 2진카운터(BC(1))와 시간발생용 회로(A) 및 멀티플렉서(M1), 캐렉터제너레이터(CG), 쉬프트레지스터(SR), 클럭발생기(CL), 2진카운터(BC(2)), 타이머(T3, T4) 등으로 구성된 것에 있어서 상기 시간발생회로(A)에 별도의 발진기(OSC) 및 4비클럭발생기(BG)를 두고, 상기 펄스발생기(BG)와 멀티플렉서(M1) 사이에는 제1버퍼단(BF1)을 연결하며, 상기 디케이드 카운터(C1∼C4)와 멀티플렉서(M1) 사이에는 제2버퍼단(BF2)을 연결하고, 한편으로는 절환스위치(So)를 거쳐 제1버퍼단(BF1)에 전원을 공급함과 동시에 인버터(I)를 통하여 제2버퍼단(BF2)에 전원이 공급되도록 연결하여서 된 것이다.Timer (T 1 , T 2 ) and binary counter (BC (1)) for deciding whether to display time at a certain position on the TV receiver screen using the first and horizontal sync signals H and V-pulse. ), Time generation circuit (A) and multiplexer (M 1 ), collector generator (CG), shift register (SR), clock generator (CL), binary counter (BC (2)), timer (T 3 , T 4 ), etc., a separate oscillator (OSC) and four non-clock generators (BG) are provided in the time generating circuit (A), and a first buffer stage is provided between the pulse generator (BG) and the multiplexer (M 1 ). (BF 1 ) is connected, and a second buffer terminal BF 2 is connected between the decade counters C 1 to C 4 and the multiplexer M 1 , and on the other hand, a first switch is provided via a switching switch So. The power is supplied to the buffer stage BF 1 and connected to the second buffer stage BF 2 via the inverter I.

이러한 구성의 본 고안은 발진기(OSC)에서 1분마다 1개씩 펄스가 발생되어 그 펄스가 디케이드 카운터(C4)에 입력되면 디케이드카운터(C4)는 분을 계수하고, 여기서 발생한 케리(carry)가 디케이드카운터(C3)에 입력되어 10분단위를 나타내며, 마찬가지로 디케이드카운터(C2)는 시간단위를 계수하는 것으로서 시계회로가 동작한다.The design of such a construction is per 1 minute from the oscillator (OSC) is the one for the pulse generating the pulse is input to the decade counter (C 4) decade counter (C 4) is counting the minutes, in which occurred Kerry ( carry) is input to the decade counter C 3 to represent a ten minute unit. Likewise, the decade counter C 2 counts the time unit, and the clock circuit operates.

이때, 스위치(So)를 개방하고 스위치(S)를 닫으면 제2버퍼단(BF2)이 닫히면서 클리어펄스(clear pulse)가 발생하여 시간발생회로(A)의 디케이드 카운터(C1∼C4)를 모두 "0"로 바꾸고, 발진기(OSC)에서 나온 펄스 갯수로부터 시청시간을 계수하게 된다.At this time, when the switch So is opened and the switch S is closed, the second buffer stage BF 2 is closed and a clear pulse is generated so that the decade counters C 1 to C 4 of the time generating circuit A are generated. ) Are all set to "0", and the viewing time is counted from the number of pulses emitted by the oscillator (OSC).

그리고 스위치(So)를 닫으면 제1버퍼단(BF1)이 닫히고 제2버퍼단(BF2)은 개방되어 시청당시의 시각이 멀티플렉서(M1), 캐릭터 제너레이터(CG), 쉬프트레지스터(SR)를 통해 티브이 수상기 화면의 일정위치에 나타난다.When the switch So is closed, the first buffer stage BF 1 is closed and the second buffer stage BF 2 is opened so that the time at the time of viewing is maintained through the multiplexer M 1 , the character generator CG, and the shift register SR. The TV receiver appears at a certain position on the screen.

티브이를 꺼놓았을때도 4비트 클럭발생기(BG)와 발진기(OSC)는 계속 동작해서 별도의 시계로서 활용될 수 있으며, 시청시간이나 시각을 2진카운터(BC(2))로부터 발생된 데이타 선택신호로부터 멀티플렉서(M1)를 조정하여 캐랙터 제너레이터(CG)의 주소를 결정하게 된다.Even when the TV is turned off, the 4-bit clock generator (BG) and the oscillator (OSC) continue to operate and can be used as separate clocks, and select data generated from the binary counter (BC (2)) by viewing time or time. From the signal, the multiplexer M 1 is adjusted to determine the address of the character generator CG.

이러한 본 고안은 티브이 수상기를 이용하여 시청시간을 알 수 있으면서도, 그 시청도중에 현재 시각을 수시로 확인할 수 있고, 시청이 끝났더라도 별도의 시계로서 활용할 수 있는 매우 유익한 특징이 있다.The present invention has a very advantageous feature that can know the viewing time using the TV receiver, and can check the current time at any time during the viewing, and can be used as a separate watch even if the viewing is over.

Claims (1)

수직 및 수평동기신호를 이용하여 티브이 수상기 화면에 시청시간을 표시하도록, 발진기(OSC)와 디케이트 카운터(C1∼C4) 등으로 되는 시간발생회로(A), 타이머(T1∼T4), 2진카운터(BC(1), (2)), 멀티플렉서(M1), 캐랙터 제너레이터(CG), 쉬프트레지스터(SR), 클럭발생기(CL) 등으로 조합 구성된 것에 있어서, 상기 발진기(OSC)에는 4비트 클럭발생기(BG)를 연결하고, 상기 클럭발생기(BG)와 디케이드 카운터(C1∼C4)의 출력단에 각기 제1, 2버퍼단(BF1, BF2)을 두어 상기 멀티플렉서(M1)에 연결하되, 스위치(So)를 설치하여 그 스위치(So)의 절환에 의해서 상기 제1 또는 제2버퍼단(BF1또는 BF2)만이 개방될 수 있도록 인버터(I)를 결합하여서 됨을 특징으로 하는 티브이 시청시간 및 시각 표시회로.To using the vertical and horizontal synchronization signal indicating the viewing time to the television receiver screen, an oscillator (OSC) and di Kate counter (C 1 ~C 4) time generating circuit (A) for the like, a timer (T 1 4 ~T ), A binary counter (BC (1), (2)), a multiplexer (M 1 ), a character generator (CG), a shift register (SR), a clock generator (CL), and the like. ) Is connected to a 4-bit clock generator BG, and the first and second buffer stages BF 1 and BF 2 are respectively disposed at the output terminals of the clock generator BG and decade counters C 1 to C 4 . (M 1 ), but by installing a switch (So) by combining the inverter (I) so that only the first or second buffer stage (BF 1 or BF 2 ) can be opened by switching of the switch (So) TV viewing time and visual display circuit.
KR2019820006514U 1982-08-17 1982-08-17 Television receiver KR840002746Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019820006514U KR840002746Y1 (en) 1982-08-17 1982-08-17 Television receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019820006514U KR840002746Y1 (en) 1982-08-17 1982-08-17 Television receiver

Publications (2)

Publication Number Publication Date
KR840001508U KR840001508U (en) 1984-04-30
KR840002746Y1 true KR840002746Y1 (en) 1984-12-17

Family

ID=72147651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019820006514U KR840002746Y1 (en) 1982-08-17 1982-08-17 Television receiver

Country Status (1)

Country Link
KR (1) KR840002746Y1 (en)

Also Published As

Publication number Publication date
KR840001508U (en) 1984-04-30

Similar Documents

Publication Publication Date Title
ES2070714A2 (en) OSD circuit for displaying advertising picture data
JPS5482931A (en) Display unit for cathode ray tube
KR840002746Y1 (en) Television receiver
JPS54112122A (en) Picture display unit
JPS6473892A (en) Reproducing device for stereoscopic image
JPS5752280A (en) Line selector of television set
SE8401626L (en) SYNCHRONIZATION INPUT FOR ALFANUMERIC PRESENTATION ON THE SCREEN OF A TELEVISION RECEIVER
KR0178214B1 (en) Video signal distinguishing device in plasma display panel
JPS605670Y2 (en) display device
JPS54159814A (en) Television ghost erasing unit
JPS647772A (en) Solid-state image pickup device
JPS6075178A (en) Television receiver
KR900008858Y1 (en) Flashing function circuit of the small screen
KR0123726B1 (en) Apparatus for controlling l.c.d display
JPS5617583A (en) Television picture receiver
KR890002424Y1 (en) Tv channel selection and display circuit
MY105845A (en) Line blanking circuit
JPS6489679A (en) Pll circuit for television synchronizing signal
JPS5585175A (en) Channel display unit
KR0180617B1 (en) Field discriminating circuit
KR900003541Y1 (en) Cross pattern generating circuit
JP2658118B2 (en) Still image display device
Deubert LSIs in CTV Sets
JPS5530789A (en) Video display device
JPS5621085A (en) Full electronic analog display watch