KR840001604B1 - Method for fabrication a solid - state imaging device - Google Patents

Method for fabrication a solid - state imaging device Download PDF

Info

Publication number
KR840001604B1
KR840001604B1 KR1019810000981A KR810000981A KR840001604B1 KR 840001604 B1 KR840001604 B1 KR 840001604B1 KR 1019810000981 A KR1019810000981 A KR 1019810000981A KR 810000981 A KR810000981 A KR 810000981A KR 840001604 B1 KR840001604 B1 KR 840001604B1
Authority
KR
South Korea
Prior art keywords
scanning
manufacturing
photoconductive film
film
imaging device
Prior art date
Application number
KR1019810000981A
Other languages
Korean (ko)
Other versions
KR830005724A (en
Inventor
노리오 고이께
도오루 바지
도시히사 쓰까다
히데아끼 야마모도
Original Assignee
가부시기 가이샤 히다찌 세이사꾸쇼
요시야마 히로기찌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기 가이샤 히다찌 세이사꾸쇼, 요시야마 히로기찌 filed Critical 가부시기 가이샤 히다찌 세이사꾸쇼
Priority to KR1019810000981A priority Critical patent/KR840001604B1/en
Publication of KR830005724A publication Critical patent/KR830005724A/en
Application granted granted Critical
Publication of KR840001604B1 publication Critical patent/KR840001604B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

A method for fabrication a solid-state imaging device using photoconductive film, comprising the step of depositing a photoconductive material onto a scanner IC by the use of a shield plate, the scanner IC inculding vertical swtching MOS transistors and horizontal switching Mos transistors arrayed in the form of a matrix and vertical and horizontal scanning shift registers for scanning the vertical and horizontal switching MOS transistors respectively, the shield plate having an open part corresponding to a vertical switching MOS ransistors array area.

Description

고체촬상소자의 제조방법Manufacturing method of solid state imaging device

제1a도는 2층 고체촬상소자의 구조를 나타낸 개략단면도.1A is a schematic cross-sectional view showing the structure of a two-layer solid state imaging device.

제1b도는 회소전극의 배열패턴을 나타낸 평면도.1B is a plan view showing the arrangement pattern of the recovery electrode.

제1c도는 2층 고체촬상소자의 구성의 1예를 나타낸 개략회로도.1C is a schematic circuit diagram showing an example of the configuration of a two-layer solid state image pickup device.

제2a도는 주사용 IC칩이 배열된 웨이퍼를 나다낸 도면.2A is a view of a wafer in which scanning IC chips are arranged;

제2b도는 웨이퍼에서 잘라낸 주사용 IC칩을 나타낸 도면.FIG. 2B shows a scanning IC chip cut out from a wafer. FIG.

제2c도, 제2e도, 제2f도, 제2h도, 제2i도는 본 발명의 고체촬상소자의 제조방법의 실시예를 제조 공정순으로 나타낸 개략단면도.2C, 2E, 2F, 2H, and 2i are schematic cross-sectional views showing examples of the method for manufacturing the solid state image pickup device of the present invention in the order of manufacturing steps.

제2d도는 제2c도에 있어서의 배치 평면패턴을 나타낸 평면도.FIG. 2D is a plan view showing an arrangement plane pattern in FIG. 2C. FIG.

제2g도는 본 발명의 실시예로 사용하는 차폐판(마스크판)을 나타낸 평면도.2g is a plan view showing a shield plate (mask plate) used in the embodiment of the present invention.

제3도는 패키지 상에 주사용 IC칩을 재치하여 차폐판(마스크판)을 고정한 상태를 나타낸 본 발명의 실시예의 개략단면도.3 is a schematic sectional view of an embodiment of the present invention showing a state in which a shielding plate (mask plate) is fixed by placing an scanning IC chip on a package.

제3도는 본 발명의 다른 실시예로 사용하는 차폐판(마스크판)의 평면도이다.3 is a plan view of a shield plate (mask plate) used in another embodiment of the present invention.

본 발명은 반도체 기판상에 주사회로 및 광도전막을 집적화한 고체찰상소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a solid scratch device in which a scanning circuit and a photoconductive film are integrated on a semiconductor substrate.

고체촬상소자를 구성하는 유력한 방식으로서, CCD형(Charge Coupled Devices)및 MOS형(절연게이트형 전계효과 트랜지스터 스위치의 소오스 접합을 광 다이오드로서 이용하는 소자)의 2종류의 방식이 있었다. 이와 같은 소자는 모두 집적도가 높은 MOS프로세스 기술을 이용하여 제작할수 있다는 이점을 가지고 있다. 그러나 감광부(感光部)가 전극의 하면(下面)(CCD의) 경우)이나 스위치 및 신호출력선과 동일 평면상(MOS형의 경우)에 있기때문에 전극이나 스위치에 의해 광의 입사가 방해되는 영역이 많으며 따라서 광손실 영역이 크다는 결점이 있다.As a viable method of forming a solid state image pickup device, there are two types of methods, a CCD type (Charge Coupled Devices) and a MOS type (a device using a source junction of an insulated gate field effect transistor switch as a photodiode). All of these devices have the advantage that they can be fabricated using highly integrated MOS process technology. However, since the photosensitive part is on the lower surface of the electrode (in case of CCD) or coplanar with the switch and signal output line (in case of MOS type), the area where the incidence of light is prevented by the electrode or switch is There is a drawback in that there are many and therefore the light loss area is large.

또한 감광부와 주사부가 전술한 바와 같이 동일 평면상에 있기 때문에 회소의 점유면적이 커진다. 즉 회소의 집적도를 높일수 없기 때문에 해상도(resolution)를 높일 수 없다는 문제점을 가지고 있다.In addition, since the photosensitive portion and the scanning portion are on the same plane as described above, the area occupied by the combustion is increased. In other words, the resolution cannot be increased because the density of the element cannot be increased.

이와같은 문제점(감도, 해상도)를 해결하는 구조로서, 발명자들은 주사 IC상에 광도전막을 설치하는 2층구조의 고체 촬상소자를 제공했다(특개소 51-10715 또는 Technical Digestof Electron Devices Meeting 1979년 12월 3-4-5, P134∼136, T.Tsukada)이 2층 고체촬상소자를 MOS형 소자로서 구성한 경우를 예로들어 소자구조의 개략을 제1a도에 나타낸다.As a structure to solve such a problem (sensitivity, resolution), the inventors have provided a two-layer solid-state imaging device in which a photoconductive film is provided on a scanning IC (Japanese Patent Application Laid-Open No. 51-10715 or Technical Digestof Electron Devices Meeting 12, 1979). 3-4-5, P134 to 136, and T. Tsukada) show the outline of the element structure in FIG. 1A, taking the case where the two-layer solid state image pickup device is configured as the MOS type device.

또 회소전극(9-1,9-2,9-3,9′-1,9′-2,9′-3)의 배열 패턴을 제1b도에 나타낸다. 1은 제1도전형의 반도체기판, 2는 주사시프트 레지스터회로(도시않음)의 출력에 의해 개폐되는 스위치 소자를 구성하는 절연게이트형 전계효과 트랜지스터(이하 MOST)로서 드레인(3), 소오스(4), 게이트(5)등으로 이루어진다. 6은 감광재료로 이루어진 광도전막, 7은 광도전막을 구동하는 전압 인가용 투명전극, 8은 절연막, 9-1,9-2,9-3는 회소전극, 11은 신호취출전극이다. 이 도면으로서 이해할 수 있듯이, 반도체 기판(1)과 주사시프터 회로및 스위치소자(2)를 집적화한 절연회로(IC) 즉 주사 IC와, 광도전막(6)과 투명전극(7)로 이루어지는 감광부등이 2층 구조로 되어있다. 따라서 제1도의 고체촬상소자는, 면적 이용율이 높고 회소당의 크기가 작아지므로 해상도가 높아진다. 또 감광부가 입상광(10)에 대하여 상부에 있기 때문에, 광손실 영역이 없으며 광감도가 높다. 또한 광도 전막을 선택함으로써 소망하는 분광감도를 얻을 수 있는등, 종래의 고체촬상소자에 비해 대단히 우수한 성능을 기대할 수 있는 것이다.In addition, the arrangement pattern of the pixel electrodes 9-1, 9-2, 9-3, 9'-1, 9'-2, 9'-3 is shown in FIG. 1 is an insulated gate field effect transistor (hereinafter referred to as MOST) constituting a switch element that is opened and closed by an output of a scan shift register circuit (not shown), and a drain 3 and a source 4. ), The gate 5 and the like. 6 is a photoconductive film made of a photosensitive material, 7 is a transparent electrode for voltage application for driving a photoconductive film, 8 is an insulating film, 9-1, 9-2, 9-3 is a recovery electrode, and 11 is a signal extraction electrode. As can be understood from this figure, an insulating circuit (IC) in which the semiconductor substrate 1, the scan shifter circuit, and the switch element 2 are integrated, that is, the scan IC, the photosensitive portion including the photoconductive film 6 and the transparent electrode 7, etc. This is a two-layer structure. Accordingly, the solid state image pickup device of FIG. 1 has a high area utilization rate and a small size per element, resulting in high resolution. Further, since the photosensitive portion is located above the granular light 10, there is no light loss area and the light sensitivity is high. In addition, by selecting the photoelectric film, a desired spectral sensitivity can be obtained, and thus, much superior performance can be expected as compared with the conventional solid-state imaging device.

제1c도에는 2층 고체촬상소자의 구조의 1예를 나타낸다.1C shows an example of the structure of the two-layer solid state image pickup device.

제1c도에 있어서, 101은 수평주사시프트 레지스터회로, 102는 수직주사시프트레지스터회로, 103은 회소의 수평위치를 선택하는 수평스위치소자(MOST), 104는 회소의 수직위치를 선택하는 수직 스위치소자(MOST), 105는 감광부, 106은 구동전압단자, 107은 수직신호출력선, 108은 수평신호출력선이다. MOST(104)가 제1a도의 스위치 소자(2)에 대응하여 회소용전극(9)을 가진다. 감광부(105)는 제1a도의 광도전막(6)과 투명전극(7)등으로 이루어진다.In FIG. 1C, 101 is a horizontal scan shift register circuit, 102 is a vertical scan shift register circuit, 103 is a horizontal switch element (MOST) for selecting the horizontal position of the element, and 104 is a vertical switch element for selecting the vertical position of the element. (MOST), 105 is a photosensitive portion, 106 is a drive voltage terminal, 107 is a vertical signal output line, and 108 is a horizontal signal output line. The MOST 104 has a recovery electrode 9 corresponding to the switch element 2 in FIG. 1A. The photosensitive part 105 consists of the photoconductive film 6 of FIG. 1A, the transparent electrode 7, etc. FIG.

n채널 MOST을 사용하여 Se-As-Te막을 광도 전막으로 선택하면, 단자(106)에 인가되는 구동전압은 50V정도이며 타게트(targt) 전압(VT)은 1V정도가 된다. 그런데 이 2층 소차의 광도전막으로 이용하는 재료를 가공하는 에칭액이 아직 개발되어 있지 않고, 또 장래 발견된다 하더라도 이러한 재료는 내약품성(耐藥品性)이 너무 약하기(바꾸어 말하면 화학 반응성이 강하다) 때문에 에칭액중에 침전할수 없다는 제작상의 문제가 있으므로 필연적으로 주사 IC상의 전면에 광도전막을 설치하게 된다.Selecting n-channel MOST with a film of the photoconductive Se-As-Te conductive film, the driving voltage applied to terminal 106 is about 50V, and tageteu (targt) voltage (V T) is about 1V. By the way, the etching liquid which processes the material used for this two-layered photoconductive film is not yet developed, and even if it discovers in the future, since such material has too weak chemical resistance (in other words, chemical reactivity is strong), etching liquid Since there is a manufacturing problem that cannot be deposited during the process, a photoconductive film is necessarily provided on the entire surface of the scanning IC.

이 결과, 주사시프트 레지스터의 회로상에도 광도전막과 투명전극이 설치되어 투명전극에 인가되는 구동용 고전압에 의해 주사 시프트 레지스터가 오동작할 위험이 있다.As a result, a photoconductive film and a transparent electrode are also provided on the circuit of the scan shift register, and there is a risk that the scan shift register may malfunction due to a high driving voltage applied to the transparent electrode.

촬상용 전자관의 사용되는 광도전체의 물질로서는 Se-As-Te 비정질 Si,PbO,CdTe,CdS 등이 있으나, 촬상용 전자관의 제작시에 글라서면판상에 이러한 재료를 증착하는 공정만으로 충분하여 형상가공(불 필요한 영역의 재료를 제거한다) 공정은 필요로 하지 않았다. 따라서 광도전막의 내약품성에 대한 전술한 문제점은 고체소자(2층소자)를 제작하는 경우에 있어서는 특유한 난점이다.Examples of the photoconductor used in the imaging electron tube include Se-As-Te amorphous Si, PbO, CdTe, and CdS. However, the process of depositing such a material on a glass plate is sufficient to form a shape during the manufacturing of the imaging electron tube. (Remove material in unnecessary areas) The process was not necessary. Therefore, the above-mentioned problem with respect to the chemical resistance of the photoconductive film is a unique difficulty in producing a solid element (two layer element).

본 발명의 목적은 전술한 제작가공상의 문제점을 해결하는 2층형의 고체촬상소자의 제조방법을 제공하는 것이다.It is an object of the present invention to provide a method of manufacturing a two-layer solid-state imaging device which solves the above-mentioned manufacturing problems.

즉, 본 발명의 목적은, 주사 IC상의 주사 시프터 레지스터 영역위에 투명전극을 설치하지 않도록 할수 있는 고체찰상소자의 제조방법을 제공하는 것이다.That is, it is an object of the present invention to provide a method for manufacturing a solid scratch element that can prevent a transparent electrode from being placed on a scan shifter register region on a scan IC.

또 본 발명의 목적은, 주사 IC상의 회소영역, 바꾸어말하면 회소 전극배열 영역위에 광도전막을 설치하고 주사 IC상의 주변에 설치되는 주사 시프트 레지스터 영역위에는 광도전막을 설치하지 않도록 할수있는 고체촬상소자의 제조방법을 제공하는 것이다.It is also an object of the present invention to provide a method for manufacturing a solid-state imaging device in which a photoconductor film is provided on a recovery area on a scanning IC, that is, a recovery electrode array area, and a photoconductor film is not provided on a scan shift register area provided around the scan IC. To provide.

본 발명은 상기 목적을 달성하기 위하여 공도전막의 가공에 있어서; 일반적으로 IC, LSI(Large Scale Integration)의 제작 가공에 사용되고 있는 포토에칭 기술을 사용하지 않고 제작하도록 한 것이다. 구체적으로는, 공도전막을 형성하고 싶은 영역에 상당하는 개구부가 설치된 차폐판을 주사용 IC상부에 설치하여 광도전막을 제작할수 있도록 한 것이다.The present invention in the processing of the conductive film to achieve the above object; In general, it is to be manufactured without using the photo-etching technology used in the fabrication process of IC and large scale integration (LSI). Specifically, a shielding plate provided with an opening corresponding to a region where a conductive film is to be formed is provided above the scanning IC so that the photoconductive film can be manufactured.

즉 본 발명의 고체촬상소자의 제조 방법의 1예로서 주사 IC(또는 주사 LSI)상의 회소 전극배열영역에 상당하는 개구부를 가진 차폐판을 이용하여, 광도적막을 증착 또는 스퍼터링(Sputtering) 등에 의해 주사 IC(또는 주사 LSI)상에 퇴적하는 것이다.That is, as an example of the method of manufacturing the solid state image pickup device of the present invention, a photoconductive film is scanned by vapor deposition, sputtering, or the like using a shielding plate having an opening corresponding to a recovery electrode array region on a scanning IC (or scanning LSI). It deposits on IC (or scanning LSI).

이하 본 발명을 실시예를 참조하여 상세하게 설명한다 제2a도∼제2i도는 본 발명에 의한 2층 찰상소자의 제작공정을 나타낸 도면이다. 여기서는 주사용 IC소자로서 MOST를 사용하고 있지만, CCD를 사용한 주사용 IC라도 좋다.Hereinafter, the present invention will be described in detail with reference to Examples. FIGS. 2A to 2I are views showing the manufacturing process of the two-layer scratch element according to the present invention. Although MOST is used here as a scanning IC element, a scanning IC using a CCD may be used.

본 발명의 제작공정은 어떠한 주사 IC라도 거의 마찬가지이다.The manufacturing process of the present invention is almost the same for any scanning IC.

제작방법으로서, Si반도체 웨이퍼상에 다수의 주사용 IC칩이 아직 배열되어있는 상태에서의 제법과, 주사용 IC촬을 웨이퍼로부터 개별적으로 잘라낸 상태(칩형으로한 경우)의 제법와 2종류를 이용할수 있으므로 이에 관하여 설명한다. 단, 제작가공법의 본질은 어느 경우에 있어서도 변하지 않는다. (Ⅰ)칩상태에서의 제법,As a fabrication method, a manufacturing method in which a plurality of scanning IC chips are still arranged on a Si semiconductor wafer, and a manufacturing method and two types in a state in which the scanning IC photograph is separately cut out from the wafer (in case of a chip type) can be used. Since it is described here. However, the nature of the manufacturing method does not change in any case. (I) manufacturing method in chip state;

제작공정을 제2a도∼제2i도에 나타낸다.The fabrication process is shown in FIGS. 2A to 2I.

제2a도에 있어서, 12는 2차원으로 배열하는 회소용 전극의 형성이 완료된 주사용 IC칩(13)이 다수 배열되어 이루어진 반도체(예 Si) 웨이퍼이다.In FIG. 2A, 12 is a semiconductor (for example, Si) wafer in which a plurality of scanning IC chips 13 in which formation of recovery electrodes arranged in two dimensions are completed are arranged.

제2b도에 있어서, 웨이퍼의 절단에 의해 다수 배열되어있던 주사용 IC칩(13)을 별도의 IC칩(14)으로 분리한다. 칩의 단면구조를 제2c도에 나타낸다. 여기서, 15는 주사시프트 레지스터 회로를 구성하는 MOST(16)및 스위치 소자로 이루어지는 MOST(17)를 직접화한 제1도도전형의 발도체(예:Si)기판, 18은 MOST를 형성하는 게이트전극, 19및 20은 제2도전형의 불순물 확산층으로 이루어지는 드레인 및 소오스, 21은 절역막(일반적으로 SiO2가 이용된다), 22는 2차원으로 배열된 회소전극 패턴으로서, 회소의 크기를 결정한다.In FIG. 2B, the scanning IC chips 13 arranged in large numbers by cutting the wafer are separated into separate IC chips 14. The cross-sectional structure of the chip is shown in FIG. 2C. Here, 15 denotes a first conductive type conductor (eg, Si) substrate in which the MOST 16 constituting the scan shift register circuit and the MOST 17 composed of switch elements are directly formed, and 18 is a gate electrode forming a MOST. , 19 and 20 are drains and sources of the impurity diffusion layer of the second conductivity type, 21 is a transverse film (generally SiO 2 is used), 22 is a two-dimensional array electrode pattern, which determines the size of the element. .

또 회소전극(22)과 드레인 영역(19)의 접속 및 소오스 영역에 접속되는 신호취출전극은 생략했다. 23은 주사 시프트 레지스터 회로영역(여기서는 다음에 나타내는 수식주사회로를 나타내고 있다), 24는 회소전극(22)을 2차원으로 배열한 감광영역이 되어야할 영역을 나타내고 있다.Note that the connection between the recovery electrode 22 and the drain region 19 and the signal extraction electrode connected to the source region are omitted. Numeral 23 denotes a scan shift register circuit region (here shown as a mathematical formula shown below), and numeral 24 denotes a region which should be a photosensitive region in which the storage electrodes 22 are arranged in two dimensions.

제2d도는 칩(14)을 위에서 본 평면도로서, 23-1은 Y방향의 주사를 행하는 수직주사회로영역, 23-2는 X방향의 주사를 행하는 수평주산회로영역(제2c도에서는 생략했음), 24는 회소전극(22)의 매트릭스형패턴(최초와 2행만 도시하고, 나머지는 점선의 화살표로 나타냈다)으로 이루어지는 감광역이다.FIG. 2D is a plan view of the chip 14 from above, where 23-1 is a vertical scanning path region for scanning in the Y direction, and 23-2 is a horizontal calculation circuit region for scanning in the X direction (not shown in FIG. 2C). And 24 denote a light-sensitive area formed of a matrix pattern of the element electrode 22 (only the first and the second rows are shown, and the rest are indicated by the dotted arrows).

제2e도에 있어서, 본칩의 상부에 감광 영역만큼 창(25)이 열려진 차폐만(마스크만)(26)을 밀착하여 올려놓는다. 또는 제2f도와 같이 스페이서(27)등을 칩과 마스크 사이의 주변부에 삼입하여 약간의 간극을 두고올려 놓는다.In FIG. 2E, only the shielding (mask only) 26 in which the window 25 is opened is placed in close contact with the photosensitive region on the top of the main chip. Alternatively, as shown in FIG. 2F, a spacer 27 or the like is inserted into the peripheral portion between the chip and the mask to leave a slight gap.

후자의 간극은 트랜지스터등이 집적화된 주사용 IC를 손상시키지 않게 하기 위한 배려이다. 차폐판의 평면도를 제2g도에 나타낸다.The latter gap is a consideration for preventing the transistors and the like from damaging the integrated scanning IC. The top view of a shielding plate is shown in FIG. 2G.

다음에 이와같은 상태로 광전변환재료인 Se-As-Te, PbO등으로 이루어지는 광도전막(28)을 증착법이나 스퍼터링법(29)에 의하여 광전변환영역에 0.5∼5μm정도 형성한다(제2h도).Then, in this state, a photoconductive film 28 made of Se-As-Te, PbO, or the like, which is a photoelectric conversion material, is formed in the photoelectric conversion region by about 0.5 to 5 탆 by the vapor deposition method or the sputtering method 29 (Fig. 2H). .

본 증착시에 칩은 사용하는 재료에 따라서 50℃∼수 100℃를 가열할 필요가 있다. 따라서 증착 또는 스퍼터링시에 차폐(30)의 여활을 하는 마스크판(26)은 내열성이 있는 것이 좋으므로 금속판(스테인레스판, 동, 철, 알루미늄등(을 사용하는것이 바람직하다. 본 금속마스크의 두께(t)는 칩 영역내에서 凹凸이 발생하지 않는 정도로 하면 된다. 만약 스테인레스판일 경우에는 수백 μm의 두께면된다.In this vapor deposition, the chip needs to be heated to 50 ° C to 100 ° C depending on the material used. Therefore, the mask plate 26, which serves as the shield 30 for vapor deposition or sputtering, is preferably heat resistant, and therefore, it is preferable to use a metal plate (stainless steel plate, copper, iron, aluminum, etc.). (t) should be such that the chipping does not occur in the chip area, or in the case of a stainless steel plate, a thickness of several hundred μm.

제2e도의 경우에도, 마스크와 칩을 완전하게 밀착하는 것은 어렵다. 따라서 현실적으로는 증착이 개구부에서 내측까지 확산하게된다(제2h도). 이 확산 칫수(dS)는, 발명자들의 측정에 의하면 밀착한 경우(즉 제2e도의 경우) 100∼200μm정도, 제2f도의 경우의 dS는 스페이서의 칫수(h)에 의존 하지만 200μm이상이 된다. 따라서 개구부의 칫수 설계값은 감광 영역이 되어야할 영역(24)의 칫수(dH,dV)보다 dS만큼 작게 해야(dH-dS,dV-dS)하는등의 배려가 필요하다.Also in the case of Fig. 2E, it is difficult to completely bring the mask and chip into close contact. Thus, in reality, the deposition diffuses from the opening to the inside (Fig. 2h). According to the measurements of the inventors, the diffusion dimension dS is about 100 to 200 µm in close contact (that is, in the case of FIG. 2e), and dS in the case of FIG. 2f is 200 µm or more, depending on the dimension h of the spacer. Therefore, considerations have to be made such that the dimension design value of the opening must be smaller than dS (dH-dS, dV-dS) than the dimensions (dH, dV) of the region 24, which should be the photosensitive region.

개구부를 작게하지 않은 경우에는 주사 IC를 설계할때 감광영역에서 미리 dS이상의 칫수만큼 수평 및 수직주사회로를 분리하려 놓는것이 바람직하다. 한편 각 영역간에 dS의 여유를 취할수 없는 경우는 광도전막은 주사시프트 레지스터회로 영역의 일부에도 증착이 되지만, 이 경우에서도 광도전막과 주사시프트 레지스터 회로는 산화막에 의하여 절연되어 있기 때문에 동작상의 문제는 없다.When the opening is not made small, it is desirable to design the scanning IC to separate the horizontal and vertical scanning by a dimension larger than dS in advance from the photosensitive area. On the other hand, when there is no room for dS between the regions, the photoconductive film is deposited on a part of the scan shift register circuit region, but even in this case, the photoconductive film and the scan shift register circuit are insulated by the oxide film, so there is no problem in operation. .

단, 이막의 상부에는 후술하는 바와같이 전압이 인가되기 때문에 산화막 중에 핀홀등이 존재하면, 본 전압이 주사 시프트 레지스터회로에 전달되어(단락되어) 회로동작을 불가능하게하는 위험성이 있으므로 상기와 같이 확산칫수(dS)를 고려하여 설계를 고려하여 설계를 행하는 것이 바람직하다.However, since a voltage is applied to the upper part of the film as described below, if a pinhole or the like exists in the oxide film, the present voltage is transmitted to the scan shift register circuit (shorted), so that the circuit operation is impossible. It is preferable to design in consideration of the design in consideration of the dimension dS.

제2i도와 같이 광도전막(28)을 형성한후, 제2e도, 제2f도와 같은 개구부를 가진 금속마스크판을 사용하여 광도전막(28)의 상부에 광도전막을 구동하기 위하여 전압을 인가하는 투명전극(31)을 형성한다. 여기서금속 마스크판은 제2e도, 제2f도와 통일한 마스크판(26)을 사용하여도 좋고, 개구칫수가 다른 별도의 마스크판을 사용하여도 좋다. 전자의 경우에는 마스크판을 떼어내지않고 그 상태로 투명전극을 증착하면 좋다.After forming the photoconductive film 28 as shown in FIG. 2I, transparent to apply a voltage to drive the photoconductive film on top of the photoconductive film 28 using a metal mask plate having an opening as shown in FIG. 2E and 2F. The electrode 31 is formed. The metal mask plate may be the mask plate 26 which is the same as the second 2e and 2f, or a separate mask plate having different opening dimensions may be used. In the former case, the transparent electrode may be deposited without removing the mask plate.

후자의 경우에는 금속마스크판을 교환해야 한다.In the latter case, the metal mask plate must be replaced.

여기서 개구칫수가 다른 별도의 마스크판을 사용하는 이유는, 투명전극이하층의 광도전막을 충분히 피복하도록하기 위해서라든가, 투명전극의 증착이나 스퍼터링할때 투명전극과 광전변환막에의 확산칫수(생술한 dS)가 다르기 때문에 개구칫수를 각각 광도전막 형성용 마스크판보다 크게하는 경우와 작게하는 경우를 고려한 것이다.The reason for using a separate mask plate with different opening dimensions is to make the transparent electrode sufficiently cover the photoconductive film of the lower layer, or to spread the transparent electrode and the photoelectric conversion film during the deposition or sputtering of the transparent electrode. Since one dS) is different, the case where the opening dimension is made larger and smaller than the mask plate for photoconductive film formation is considered, respectively.

투명전극용 마스크의 개구부를 같게하면 다음과 같다.The openings of the masks for transparent electrodes are the same as follows.

즉 광도전막을 주사 IC상의 주사시프트 레지스터 영역상에 증착하였다고 하여도 투명전극은 감광영역상에만 퇴적할수 있다.That is, even if the photoconductive film is deposited on the scan shift register region on the scan IC, the transparent electrode can be deposited only on the photosensitive region.

이와같이하여 본 발명의 목적은 달성된다.In this way the object of the present invention is achieved.

한편 투명전극의 재료로서는 일반적측로 잘 알려져 있는 SnO2, InO2, 또는 투명도는 약간 저하하지만 50∼200A전도의 엷은 금속막, 혹은 100∼1000A정도의 다결정 실리콘막등을 사용할 수있다.As a material for the transparent electrode, SnO 2 , InO 2 , or a thin metal film of 50 to 200 A conductivity or a polycrystalline silicon film of about 100 to 1000 A may be used, although the transparency is slightly reduced.

또 투명전극의 증착이나 스퍼터링 시에 사용하는 재료에 따라서 광도전막 증착시와 같이 칩온도를 100∼500℃까지 올려 줘야한다.In addition, depending on the material used for the deposition or sputtering of the transparent electrode, the chip temperature should be raised to 100 to 500 ° C as in the case of photoconductive film deposition.

투명전극의 형성이 완료된 칩을 패키지에 취부하여 칩 주변에 높여진 용접용 패드에 와이어를 용접하여 2층 촬상소자의 제작이 완료된다(도시않음).The chip on which the transparent electrode is formed is attached to the package, and the wire is welded to the welding pad raised around the chip to manufacture the two-layer imaging device (not shown).

상기의 실시예에 있어서는 칩에 금속마스크 판을 적층하는 제작방법에 관하며 설명했지만, 제3도에 나타낸 바와같이 칩(14)을 패키지(32)에 취부한후 금속마스크판(26)을 적층하여 제작할수도 있다(여기서는 밀착하는 경우에 관하여 나타낸다).In the above embodiment, the fabrication method of laminating a metal mask plate on a chip has been described. However, as shown in FIG. 3, the metal mask plate 26 is laminated after the chip 14 is mounted on the package 32. It can also be produced (in this case, the case of close contact is shown).

본 방법에 관해서도 제작 공정은 제2a∼도제2i도의 실시예와 거의 같다.Also in this method, a manufacturing process is substantially the same as the Example of FIG. 2A-FIG. 2I.

(Ⅱ)웨이퍼 상태에서의 제법(Ⅱ) Manufacturing method in wafer state

이 경우도 제작공정은 제2a도∼제2i도의 실시예와 같다.Also in this case, the fabrication process is the same as the embodiment of FIGS. 2A to 2I.

단, 주사용 IC칩이 별개의 칩이 아니고 동일 웨이퍼상에 나열되어 있기때문에 광도전막 및 투명전극의 증착 마스크에 사용하는 금속마스크판이 달라지게된다. 제4도는 웨이퍼상태에서 제작하는 경우에 쓰이는 금속마스크만(26′)의 평면도(또 최초의 3행 3열을 도시한다)이며, 마스크내에는 제2g도로 설명한 개구부(25′)가 웨이퍼상에 있어서의 주사용 IC의 배열피치와 같은 피치로 웨이퍼상의 배열개수와 동일한 수만큼 설치되어있다.However, since the scanning IC chips are arranged on the same wafer instead of separate chips, the metal mask plate used for the deposition mask of the photoconductive film and the transparent electrode is different. 4 is a plan view (also showing the first three rows and three columns) of the metal mask only 26 'used for fabricating in a wafer state, and the opening 25' described in FIG. The same number as the number of arrays on the wafer is provided at the same pitch as that of the scanning ICs.

본 제법의 이점은 다수(N×M)의 2층 소자가 동시에 완성되기 때문에 대량생산이 가능하다. 반면 웨이퍼는 현실적으로는 굴곡되어있다. 금속마스크 자체도 칫수가 크기 때문에 휘어지는 등의 문제가있고, 상술한 확산칫수(dS)가 웨이퍼내의 각소자에서 달라지는등의 문제가 있다. 따라서 학산칫수(dS)의 편차를 고려한 개구부를 설계한다든가 주사용 IC자체의 설계가 필요하다.The advantage of this manufacturing method is that mass production is possible because many (N × M) two-layer devices are completed at the same time. Wafers, on the other hand, are curved in reality. Since the metal mask itself has a large dimension, there is a problem such as bending, and there is a problem such that the above-mentioned diffusion dimension dS is different in each element in the wafer. Therefore, it is necessary to design the opening or the design of the scanning IC itself in consideration of the deviation of the academic dimension (dS).

상기의 실시예에 있어서는 투명전극도 금속마스크를 이용하여 형성하는 방법을 설명했지만, 투명도전성 재료에 관해서는 에칭액이 개발되어 있는 재료도 있기때문에 통상의 IC에서처럼 포토에칭기술을 이용하여 가공하는것도 가능하다. 단, 하층의 광전변환 재료는 전술한 바와같이 내약품성에 약하기 때문에 금속 마스크판에 의해 가공하는 것보다 바람직하다고 생각된다.In the above embodiment, the method of forming the transparent electrode also using the metal mask has been described. However, since some etching materials have been developed for the transparent conductive material, it is also possible to process using the photoetching technique as in a conventional IC. Do. However, since the lower photoelectric conversion material is weak in chemical resistance as mentioned above, it is thought that it is more preferable than processing with a metal mask plate.

이상과 같이 실시예를 이용하여 상세하게 설명한 바와 같이 본 발명에 의하면 광도전막의 가공 또는 광도전막 및 그 상부의 투명전극의 가공에 증착차폐용 또는 스퍼터 차폐용의 금속마스크판을 주사용 IC의 상부에 설정함으로써 2층 촬영소자의 제작을 간단하게 할수있다.As described in detail using the embodiment as described above, according to the present invention, a metal mask plate for deposition shielding or sputter shielding is used for the processing of the photoconductive film or the processing of the photoconductive film and the transparent electrode thereon. By setting to, the production of two-layer imaging elements can be simplified.

본 발명의 이점은 다음에 나타낸 바와같다.The advantages of the present invention are as follows.

(1) 약품을 사용하지 않기 때문에 광도전막의 열화를 발생하지 않는다.(1) Since no chemicals are used, the photoconductive film does not deteriorate.

(2) 금속마스크는 통상의 IC에서 사용하는 포토마스크에 비교하여 값이싸다. 마모나 손상이 없기때문에 반영구적으로 사용할수 있다. 또한 약품의 소비도 없기때문에 본 발명의 제조방법은 대단히 값이 싸다.(2) Metal masks are inexpensive compared with photomasks used in conventional ICs. It can be used semi-permanently because there is no wear or damage. In addition, since there is no consumption of chemicals, the production method of the present invention is very inexpensive.

발명자들은 본 발명의 제조방법으로서 2층 촬상소자를 높은 수율(收率)로 제작할수 있고 양호한 촬상을 할수 있었다. 본 소자의 특성평가를 통하여 본 발명은 실용상 대단히 큰 가치를 가지고 있음을 확인하였다.The inventors were able to produce a two-layer imaging device with high yield as a manufacturing method of the present invention and to perform good imaging. Through evaluation of the characteristics of the device, it was confirmed that the present invention has a great value in practical use.

또 2층 촬상소자의 주사용 IC의 구성소자로서 전술한 MOST, CCD외에 접합형 전계효과 트랜지스터, 바이폴라트랜지스터 또는 최근 보고되어 있는 CID(Charge Injection Devices)를 채용한 경우도 본 발명과 거의 같은 제조 방법으로 2층 촬상소자를 제작할수 있다.In the case of employing a junction field effect transistor, a bipolar transistor, or a recently reported CID (Charge Injection Devices) in addition to the above-described MOST, CCD, as a component of the scanning IC of the two-layer imaging device, the manufacturing method is almost the same as the present invention. Can produce a two-layer imaging device.

또 본 발명에 관계되는 2층 고체촬상소자의 구성, 동작 제법의 상세함에 관해서는 본원의 선출원인 미국출원번호 제66,230호(1979. 8. 13출원) 또는 이 대응 영국출원의 춘원공개번호 제2,029,642호(1980. 3. 19공개), 그리고 본원의 다른 선원 미국출원번호 제154,999호(1980. 5. 30출원)를 참조할수 있다.Further, the details of the configuration and operation method of the two-layer solid-state imaging device according to the present invention can be found in US Application No. 66,230 filed on Aug. 13, 1979 or in the corresponding U.S. Patent Application Publication No. 2,029,642. (Published on March 19, 1980), and other United States Application No. 154,999 (filed May 30, 1980).

Claims (1)

2차원으로 배열한 스위치소자, 그 스위치 소자를 주사하는 주사 시프트 레지스터를 집적화한 주사용 집적회로의 상부에 광전하를 발생하는 광전변환용 광도전막 및 투명전극을 적층한 고체촬상 소자의 제조방법에 있어서, 광도전성막을 형성하는 영역안에서만 개구된 차폐판을 주사용 집적회로의 상부에 밀착한다든가 약간의 간극을 두고 지지하여 광도전물질을 주사용 집적회로상에 퇴적하는 공정을 가진것을 특징으로 하는 고체촬상소자의 제조방법.In the method for manufacturing a solid-state image pickup device comprising a photoelectric conversion photoconductive film for generating a photocharge and a transparent electrode stacked on top of a scanning integrated circuit in which a switch element arranged in two dimensions and a scan shift register for scanning the switch element are integrated. A method of depositing a photoconductive material on an integrated circuit for scanning by contacting the shielding plate that is opened only in an area in which the photoconductive film is formed is in close contact with the upper portion of the integrated circuit for scanning or by supporting a small gap. Method of manufacturing a solid state imaging device.
KR1019810000981A 1981-03-24 1981-03-24 Method for fabrication a solid - state imaging device KR840001604B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019810000981A KR840001604B1 (en) 1981-03-24 1981-03-24 Method for fabrication a solid - state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019810000981A KR840001604B1 (en) 1981-03-24 1981-03-24 Method for fabrication a solid - state imaging device

Publications (2)

Publication Number Publication Date
KR830005724A KR830005724A (en) 1983-09-09
KR840001604B1 true KR840001604B1 (en) 1984-10-11

Family

ID=19220520

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019810000981A KR840001604B1 (en) 1981-03-24 1981-03-24 Method for fabrication a solid - state imaging device

Country Status (1)

Country Link
KR (1) KR840001604B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3164069B2 (en) * 1998-07-21 2001-05-08 日本電気株式会社 Solid-state imaging device

Also Published As

Publication number Publication date
KR830005724A (en) 1983-09-09

Similar Documents

Publication Publication Date Title
US4199777A (en) Semiconductor device and a method of manufacturing the same
US4517733A (en) Process for fabricating thin film image pick-up element
JPS60161664A (en) Tightly adhered two-dimensional image readout device
US4796072A (en) Solid-state imaging device with potential barriers between pixels
US4471371A (en) Thin film image pickup element
JP2000156522A (en) Photoelectric converter
JPS5812481A (en) Solidstate image pickup element
JPH06326293A (en) Photodetector
EP0037244B1 (en) Method for fabricating a solid-state imaging device using photoconductive film
KR840001604B1 (en) Method for fabrication a solid - state imaging device
JP3059514B2 (en) Photoelectric conversion device, image sensor, and manufacturing method thereof
JP2000022119A (en) Solid state image device and fabrication thereof
JPS6258551B2 (en)
US6617561B1 (en) Low noise and high yield data line structure for imager
US4654681A (en) Arrangement of semiconductor devices on a wafer
JP3410411B2 (en) Image sensor and manufacturing method thereof
JPH10242445A (en) Thin film semiconductor device and its manufacture
TWI853289B (en) Semiconductor device and manufacturing method thereof
JPH02166769A (en) Laminated solid state image sensor and manufacture thereof
JPH0230587B2 (en)
JPS6322624B2 (en)
JP3403986B2 (en) Image sensor and manufacturing method thereof
JPS60167366A (en) Manufacture of solid-state image pickup device
JPH02111068A (en) Contact type image sensor
JPH01192166A (en) Photodetector