KR830002757B1 - 축 적 관 - Google Patents

Abstract

내용 없음.

Description

축적관

제 1도는 종래의 축적관의 개략 단면도.

제 2도는 제 1도 축적관 타게트(TARGET)의 확대 단면도.

제 3도는 그 설명에 따른 절연층의 2차 전자방출비와 타게트 전압의 관계를 표시한 그래프.

제 4도는 본 발명에 따른 타게트의 실시예를 표시한 확대 단면도.

제 5도는 본 발명에 의한 축적관의 실시예를 표시한 개략적인 단면도.

제 6도는 타게트의 중요부를 표시한 확대 단면도.

제 7도는 타게트의 동가회로도.

제 8도는 타게트의 다른 실시예를 표시한 중요부의 확대 단면도.

제 9도는 타게트의 제조의 실시예를 표시한 공정도.

본 발명은 축적관에 관한 것이다. 종래의 축적관으로서는 제 1도에 도시한 바와같이 실리콘형의 축적관이 있다. 도면에서 (G)는 관체(1)내에 배치된 전자빔 발사원인 전자총으로 캐소드(K)와 제 1내지 제 3의 그리드(G₁내지 G₃)로 구성되어 있다. (G₁)에는 서입(書 )신호에 따라서 ―90내지 0볼트의 전압이, 또 (G₂)및 (G₃)에는 각각 300볼트 및 450볼트의 고정전압이 인가된다. 참고번호 (2) 및 (3)은 각각 정렬코일 및 편향코일이다.

관체(1)의 전면면판(1a)에는 타게트(4)가 배치된다. (G₄)는 타게트(4)에 대향해서 배치된 빔 랜딩 조정용 그리드로 600내지 900볼트의 전압이 인가된다. 타게트(4)에는 제 2도에 도시된 바와같이 관체(1)의 전면면판(1a)의 내측면에 실리콘층으로 된 전극(5)과 그 표면을 산화시켜 형성한 실리콘으로된 상하의 절연체층(6)이 형성되어 있다. 절연체층(6)에는 포토에칭에 의한 여러개의 투과구멍(7)이 배열 형성되어 전극(5)의 일부가 노출되도록 되어 있다. 이러한 구성에 의한 축적관은 준비, 서입, 판독, 소거의 4가지 과정을 반복하는 동작을 한다. 우선 준비과정에 대해 설명하면 이 준비 과정에 있어서, 전극 (5)에는 타게트 전압(V_T)으로서 절연체층(6)의 2차전자 방출비(δ)를 δ<1로 하는 전위 즉 캐소드에 대해 20V의 전압을 인가한다. 따라서 절연체(6)의 2차 전자 방출비δ는 제 3도에 표시한 대로 전자빔의 충격 에너지인 타게트 전압(V_T)에 의해 변화하고, 산화실리콘에 있어서는 전압 V_T가 40볼트 미만이면 δ<1인 값을 가지며, 40볼트를 초과하면 δ<1인 값을 가진다. 이와같이 δ<1을 나타내는 V_T= 20볼트의 상태로 전자총(G)으로 부터의 전자빔(8)를 타게트(4)상에 주사한다. 이 주사를 되풀이 하면, 캐소드와 마주보고 있는 절연체층(δ)의 표면 전위(V_S)는 캐소드 전위의 전압 즉 제로 볼트로 된다. 따라서 절연체층 (6)두께 양단에는 E_S=V_T―V_S=20볼트인 전압이인가 된다. 이 E_S는 V_T를 크게 선택하면 큰값으로 될 수 있으나, 실제상은 절연체층(6)의 내전압 이하인 20볼트 정도로 선택된다. 그 다음 목적 신호에 응답하여 서입작동을 수행한다. 이 서입에 있어서 우선 전극(5)에 인가되는 전위(V_T)가 절연체층(6)의 δ가 δ>1로 되는 전위인 200볼트가 되도록 한다. 이와같이 (V_T)를 200볼트로 하면, 여기에 따라 절연체층(6)의 표면전위 V_S는 V_S=V_T-E_S=200-20=180(볼트)로 된다. 이 상태로 전자빔(8)을 서입신호에 다라 밀도 변조시키면, 절연체층(6)이 δ>1을 표시한 상태로 되기 때문에, 절연체층(6)의 표면전위 V_S가 빔 밀도에 응답하여 정방향으로 이동하고 V_S=200볼트까지 증가된다.

다시 말하면, V_S를 180 내지 200볼트의 범위로 서입신호에 따라서 바꿀 수 있다. 즉, 서입신호에 따른 전위의 분포인 전위의 패턴이 절연체층 (6)의 표면에 형성된다. 이 경우 원리적으로는 앞에 진술한 대로 V_S가 180내지 200볼트 즉 20V의 범위내에서 서입작동할 수 있는 것으로 되지만 실제로는 직선성을 고려해서 V_S는 180내지 195볼트 사이인 15볼트 내에서 변화된다. 즉 절연체층 (6)에 걸리는 전압 (E_S)이 E_S=V_T-V_S=200-(185 내지195)=15내지 5(볼트)의 전위 패턴으로 서입작동이 된다.

이후에, 이 서입 패턴을 판독하는데, 이는 타게트 전압(V_T)을 5볼트로 하강시키며, 이렇게 하여 표면전위(V_S)는 서입패턴에 따른 분포로 변화한다.

즉, E_s가 5 내지 15볼트로 분포한 서입패턴을 가지므로, V_s가 V_s=V_T-E_s=5-(5내지 15)=0 내지 -10(볼트)의 범위내에 분포시킨 전위 패턴으로 된다.

이 상태로 전자 빔(8)을 주사하면 절연체층 (6)의 빔 투과구멍(7)을 통하여 타게트 전극(5)으로 향한 빔은 절연체층(6)의 표면전위 V_s의 분포에 따라 변조되고 V_s가 부(負)의 매우 낮은 전위를 갖는 부분에서는 전극 (5)에 도달하는 것이 제한되어 타게트 전류가 적어진다. 즉, 서입패턴에 따른 출력이 얻어진다.

판독을 한 뒤는, 서입 패턴을 소거한다. 이 소거는 타게트 전압 V_T를 절연체층 (6)의 δ를 δ>1로 할 수 있는 전위인 200볼트로 하고 이 상태로 빔 주사를 행한다. 이리하여, V_s를 V_s와 동등하게 하는 평형전위의 200볼트로 하고 E_s=0로 한다.

이와 같이 소거 과정을 필요로 하는 이유는, 이 소거 과정을 생략하고 판독한 뒤 직접 준비과정으로 들어간다고 하면, 이 준비과정에서는 앞에 진술한 대로 V_T=20볼트와 같이 낮은 에너지의 빔으로 주사하므로, 표면 전위 V_s를 그 전역에 걸쳐서 0볼트로 평형시키는 데는 장시간을 필요로 하기 때문이다. 따라서 서입된 신호를 일단 소거하는 소거과정을 거친다. 이와같은 구성에 의한 축적관은, 절연체층(6)의 빔 투과구멍 (7)의 면적이 클수록, 즉 타게트전극(5)의 빔의 포착면적이 클수록 그 출력을 크게할 수 있는 반면 빔 투과 구멍(7)의 면적을 크게할 수록 판독할 때의 빔을 차단시키는데 필요한 표면 전위가부(負)의 매우 낮은 전위로 되어야 한다. 즉 서입할 때 E_s를 최대로 할 필요가 생긴다. 다시 말해서, 준비과정에 있어서는 E_s를 크게할 필요가 있다. 그러나 이 E_s는 앞에 진술한 대로 절연체층(6)의 내전압 이하로 하지 않으면 아니되기 때문에 충분히 크게 할 수 없다. 또한, 제 1도 및 제 2도에 대하여 설명한 예를 전면에 형성된 전극(5)위에 투과구멍(7)을 갖는 절연체층(6)으로 이루어지게 한 경우이지만 제조를 간단히 할 수 있고, 제 4도에 표시한 대로 관체의 표면부(1a)에 산화실리콘과 같은 절연체층을 형성시키고 이 위에 투과구멍(5a)을 갖는 전극(5)을 형성시키고 앞에 진술한 것과 똑같은 동작을 행할 수도 있다.

따라서 상기의 구성으로는 충분히 큰 출력이 얻기 어렵고, S/N비를 충분히 양호하게 못한다. 본 발명의 목적은, 출력이 큰 축적관과 S/N비가 높은 축적관을 얻는 것이다. 본 발명의 다른 목적은 서입부터 다음의 서입준비까지의 한 싸이클의 과정을 간단히 하며, 판독부터 다음의 서입을 행할 수 있는 준비완료까지의 시간을 단축시키는데 있다. 제 5도 및 제 6도를 참조하여 본 발명에 의한 축적관의 실시예를 설명하겠다. 제 5도에 있어서, 제 1도와 대응하는 부분에는 동일부호를 사용하고 중복설명을 생략한다.

본 설명에 있어서, 타게트(13)는 절연기판인 관체(1)의 전면면판(1a)의 내측면에 형성된 타게트전극(9)과, 이 위의 모든 면적에 형성된 절연체층(10)과 다시 이위에 절연체 (10)의 일부를 노출시키는 여러개의 작은 구멍 또는 스리트(slit)형의 투과구멍(11)을 갖는 신호전극(12)등으로 이루어져 있다. 이리하여 각 투과 구멍(11)이 등가적인 각각의 용량소자 C로 구성되고, 각 용량소자에 인접하여 전극(12)이 배치되도록 한다. 타게트 전극(9)은 크롬(Cr)을 3000A정도의 두께로 증착시켜 형성할 수 있다. 또 절연체층(10)은 크롬으로 된 전극(9)의 표면상에 10A정도의 두께인 화크롬(CrO)층산으로 이루어지며 이 산화크롬층 위에 일산화실리콘 혹은 이산화 실리콘이 1 내지 5μ의 두께로 전면 증착 형성된다. 신호 전극(12)은 알미늄을 1000내지 2000A정도의 두께로 전면 증착시켜 형성되며, 포토에칭에 의하여 구멍(11)을 형성시킬 수 있다. 이러한 본 발명에 의한 축적관은 무너저 서입을 위한 준비과정을 거친다. 이 준비는 타게트 전극(9)의 인가전압(V_T)을 200V로 하고, 신호전극(12)의 인가전압(V_p)은 이것보다 20V낮은 180V로 한 상태로 전자총으로 부터의 빔(14)을 주사한다. 이와같이 하면 절연체층(10)의 2차 전자방출비δ는 제3도에 대해 설명한대로 δ>1로 되므로, 그 투과 구멍(11)으로 노출된 용량소자 (C)의 표면에서 전자 빔의 충격에 의하여 2차 전자가 방출되므로 이것이 정극성으로 하전되는데, 전극(12)의 전위(V_p)와 180V에서 그 표면 전위(V_s)는 평형을 이룬다. 즉 V_s=180V로 된다. 이와같이 V_s가 V_p로 평형되는 것은, 앞에 기술한 대로, 절연체층(6)의 표면에 빔이 충돌하면, 2차 전자가 방출되어서 이 표면의 전위가 정극이 되지만 V_s가 V_p보다 높아지는 경우 방출된 전자가 V_p의 전극(12)에 의해 반발되어 되돌아와 절연체층(10)의 표면의 정부하와 결합하고 결국 V_s는 V_p이상으로는 증가되지 않으며 전위 V_p로 평형상태가 이루어지기 때문이다.

따라서, 절연체층(10)에 형성되는 투과 구멍(11)내의 용량소자(C)에 걸리는 전압(E_s)은 E_s=V_T-V_s=200-180=20V로 된다. 이 E_s는 양전극(9)및 (12)의 각 전압 V_T및 V_p를 선정하는데 있어서, 임의로 선택할 수 있으나, 절연체층의 내전압 이하로 선정하는 것으로 하고, 이 때문에, E_s=20V가 되도록 V_T및 V_p를 선정한다.

또 V_T는 전자 빔의 적은 주사회수로 재빨리 V_s를 V_p와 동전위로 할 수 있는 만큼의 에너지를 전자 빔에 부여할 수 있는 전위로 선정된다.

이 상태로 목적 신호에 따른 서입을 행한다. 이 서입은 전극(9)의 인가전압(V_T)을 200V로 유지시킨 상태로 신호전극(12)의 인가전압을 (V_p)보다 높은 220V로 올린다. 이상태로 전자 빔을 서입신호에 따라서 밀도변조 시키면 이때 절연체층(6)은 δ>1을 표시한 상태가 있으므로, 이에 따라 절연체층(6)의 투과 구멍(11)내에 표면전위 V_s는 준비과정 중에 형성된 180V로부터 전압 V_p의 인가전압 220V까지의 사이에 분포한다. 즉 서입이 0이고 빔이 차단되어 조사 되지 않는 부분에 있어서의 V_s180V에 있고, 빔이 다량으로 조사되는 부분에 있어서는 최고 220V로 된다. 다시 말해서, 용량 소자(C)의 표면 전위(V_s)는 서입신호에 따라 180내지 220V의 차인 40V범위로 할 수 있다.

이 경우 직선성을 고려하여 180내지 215V로 해도 35V의 범위로 되고, 제 1도 및 제 2도에 대해 설명한 실시예에서는, 이 범위가 15V이었는데 비해 그 범위가 더 클 수 있다. 그너라 여기서 주의가 필요한 것은, 이 서입범위는 35V이지만, 절연체층(10)에 걸린 전압은 서로 대향시킨 전극(9)및 (12)사이에 있어서 V_T-V_p=200-220=20(볼트)이고, 또 용량소자(C)에 걸린 전압, 즉 투과구멍(11)내의 절연체층(10)을 지나도록 인가된 전압 E_s는 E_s=V_T-V_s=220-(180내지 215)=20내지 -15(볼트)으로, 최대 20V가 인가되는데 불과하므로, 절연체층(10)에 걸린 각부의 전압은 모두 가거의 절연파괴전압이하로 유지되게 할 수 있다는 것이다.

다음에, 이 서입 패턴을 판독할 때에는, 타게트 전극(9)의 전위(V_T)를 -20V로 하고, 신호전극(12)에 인가 전압(V_p)을 10V로 한다. 이때 용량소자(C)의 두께부 양단에 전위차(E_s)는 서입이 행하여지도록 E_s=20내지 -15(볼트)로 분포되며, 각 소자 C의 표면전위 V_s는 V_T-E_s=-20-(20내지 -15)=-40내지 -5(볼트)즉 53V의 범위로 분포되는 전위 패턴으로 형성된다. 이 상태로 전자빔(14)를 주사하면, 각 용량소자(C)의 표면전위(V_s)에 따라 전자빔(14)이 변조되고 용량성 소자(C)의 V_s가 부극성인 매우 낮은 전위를 갖는 부분만큼 전극(12)의 이부분에 인접하는 부분에는 빔이 도달하기 어렵게 된다. 다시 말해서, 서입패턴에 따라 빔전류가 변조되므로, 신호전극(!2)로 부터 서입패턴에 따른 신호 출력을 얻을 수 있다. 이 판독을 행한 후에 서입패턴을 소거하지만, 이 소거는 앞에서 전술한 준비과정에 있어서, 동시에 행할 수가 있다.

즉 타게트전극(9)에 절연체층(10)의 2차 전자방출비(δ)를 δ>1로 하고, 또한 용량소자(C)의 표면전위(V_s)를 재빨리 신호전극(12)의 전위(V_p)와 평형시킬 수 있는 정도로 전자 빔에 큰 에너지를 줄 수 있는 전위인 200V로 하고, 신호전극(12)은 용량소자(C)의 양단에 소정의 전위차 E_s=20V를 인가할 수 있는 전위 220V로 선정된다.

이와같이 해서 서입 및 판독이 되고 그 후 신속히 다음의 서입을 할 수 있는 상태로 할 수가 있는 것이다. 또한, 상기의 구성에 있어서, 절연체층(10)은 이것에 의해 전극(9)및 (12)사이를 확실하게 절연할 수 있도록 적어도 양전극(9)및 (12)사이를 연결시켜 통하게끔 하여 빔홀(hole)등이 발생되지 않도록 하는 것이 필요하다. 이렇게 하기 위하여는 절연체층(10)의 두께를 되도록 크게 하는 것이 필요하다. 그 반면 용량소자C의 용량을 크게 하기 위해서는 이 절연체층(10)의 두께는 얇은 것이 바람직하다. 즉 상기한 본 발명에 의한 축적관의 타게트는 그 등가 회로로 제 7도에 도시한 바와같이 각 용량소자 C와 신호전극(12)와의 사이에 부유용량 C₁이 형성되어 있다. 그리고 소거 및 준비과정에 의해 소자(C)의 표면 전위(V_s)와 전극(12)의 전위(V_p)와는 같은 전위로 되지만, 서입시는 다른 전위로 되어 양자에 전위차 V₁이 발생한다.

그리고 이 표면 전위 V_s가 신호 전극(12)의 인가전압에 의해 약간 변화한다.

이 변화

으로 주어진다.

이 공식은 다음과 같이 산출된다. 제 7도의 등가회로를 설명하면 참고도 A 및 B에 도시한 바와같이, 타게트에 전극(9)와 신호전극(12)와의 사이에 용량소자 C와 부유용량에 의한 용량소자 2C₁이 직렬로 접속되며 C와 2개의 C₁과의 사이가 절연체층의 표면으로 구성된다. 이 축적관의 준비과정 종료후의 상태는 참고도 A에 표시한 바와같은 전위가 주어지고 있으므로 용량소자에 저장되는 전하향 Q와 용량소자의 양전극에 대한 전위차 사이의 관계식 Q=CV(C는 용량) 및 그 양단의 용량소자 C 및 2C₁에 저장된 전하량이 동등하다는 것을 고려하면 C(V_T-V_s)=2C₁(V_s-V_p)...V)이 성립된다. 신호전극(12)의 전위를 V₁으로 증가시켰을 때 절연층의 표면전위 V_s가 ΔV정도 상승된다.

참고도 B는 (1)식과 마찬가지로, C{V₁-(V_s+ΔV)-(V_p+V₁)}...(2)가 성립된다.

(1)식에서 (2)식을 감하면 CΔV=2C₁(V₁-ΔV)되며, 따라서

이 얻어진다.

따라서 이 변화 ΔV를 되도록 작게하는데는, 부유용량(C₁)을 매우 작게하고, C를 크게할 필요가 있는 것이다. 따라서 C₁<<C이므로 상기식

,

이 된다.

이 때문에, 앞에서 전술한 바와같이 용량소자를 C구성하는 절연체층(10)의 두께는 작은 것이 바람직하다.

이와같이 절연체층(10)에 있어서 용량소자C의 용량을 크게하고, 또한 전극(9)및 (12)아이의 절연을 확실히 하기 위해 절연체층(10)으로서는 제 8도에서와 같이 용량소자C를 구성하는 부분(10A)은 얇은 두께(t₁)로 형성하고 전극(12)를 형성하는 부분(10B)은이보다 충분히 큰 두께(t₂)로 축조되게 한다. 이와같이 부분적으로 각각 다른 두께(t₁),(t₂)으로 구성시킨 절연체층(10)을 형성하는데, 절연체층(10)에 대해, 그 에칭을 필요한 깊이 만큼 에칭을 하여 두꺼운 절연체층에 대해 측면 에칭이 발생하지 않도록 하는 것은 어려운 것이다. 이 경우 특수한 방법을 적용하면 일부분에 있어서는 작은 두께(t₁)를 갖고, 다른 부분에 있어서는 큰 두께(t₂)를 갖는 절연체층(10)을 형성시킬 수가 있다. 이러한 축적관을 구성시키는 방법의 실시예를 제 9도에 대해 설명한다. 기판인 전면면판(1a)위에 타게트 전극(9)을 전체면적에 걸쳐 크롬으로 증착해서 형성시킨다. 그리고 이 전극(9)위에 두개 이상의 제 1도, 제 2도 및 제 3도의 세개층의 절연체층(10a), (10b), (10c)을 순차적으로 공지된 열분해법등의 기술을 이용해서 형성한다(제 9a도). 적당한 에너지의 전자 충격으로 2차 전자방출비(δ)가 큰 값을 가지는 재료인 MgF₂, CaF₂등을 이용하여 전술한 용량소자 C를 구성하는데 적합한 제 8도에 대해 설명한 두께(t₁), 즉 5000A의 두께로 제 1절연층을 형성한다. 제 1절연층위에 제 1절연층(10a)과는 다른 에칭 가능한 재료이며, 또한 그 에칭액(液)이 제 1절연체층을 거의 침식할 수 없는 재료(Al₂O₃)를 이용하여 5000A의 두께로 제 2절연층(10b)을 형성시킨다. 그리고, 제 1, 제 2및 제 3절연층(10a), (10b)및 (10c)의 두께들의 합은 제 8도에 대해 설명한 양진극(9)및 (12)사이에 있어 요구되는 큰 두께(t₂)로 선정된다. 제3절연층(10c)상에는 최종적으로 전극(12)을 구성하는 금속층(12')을 형성한다(제9b도). 이 금속층(12')은 크롬층상에 금속을 개별적으로 증착하여 형성할 수 있다.

금속층(12')상의 전극(12)에 투과구멍(11)을 형성하기 위한 부분을 제외한 부분을 제거하고 타부의 금속층(12')에 대한 에칭 레지스트로되는 포토레지스트(15)를 광학적으로 가열하여 형성시킨다(제 9c도).

이 레지스트(re°ist)(15)를 마스크로서 금속층(12')에 대해서 에칭을 행하여 필요없는 부분을 에칭제거하고 전극(12)를 형성한다(제9d도).

이어서, 이 전극(12)를 마스크로서, SiO₂로 된 제 3절연층(10C)을 산화불소로 에칭하고, 구멍(11)내를 에칭 제거해서 투과구멍(16)을 형성시킨다. 다시 이 제 3절연층(10C)을 마스크로서 그 투과구멍(16)을 통해서 제 2절연층(10b)를 가열된 인산(燐酸)을 에칭액으로서 사용하여 에칭하고, 투과구멍(16)과 일치되는 투과구멍(17)을 형성시킨다(제 6e도). 이때 제 1절연층(10a)은 제 2절연층(10b)에 대한 에칭액에 의해 거의 침투할 수 없기 때문에 그대로 남는다.

상기 방법에 의하면, 단일의 절연체층(10)에 의해서만 대향전극[(9)와(12)]사이의 부분을 상당한 두께로 형성시킬 수 있으며 각 절연층[(10a),(10b),(10c)]이 중첩 형성되어 각층의 합두께인(t₂)로 형성되므로 전극(9) 및 (12)에 절연이 확실히 유지되게 할 수 있고, 전극(12)의 투과구멍(11)에 의한 용량소자(C)를 형성하는 부분은, 투과구멍(16) 및 (17)에 의해 형성된 요( )부 (18)가 형성된 단일층의 절연층(10a)만에 의한 작은 두께(t₁)로 형성되므로, 용량소자(C)의 용량을 크게할 수가 있다.

그러나, 전극(9) 및 (12)사이의 부분은, 단지 큰 두께의 단일의 절연층으로 형성되는 것이 아니고 여러 종류의 절연층이 적충되어 형성되므로, 전극(9) 및 (12)이 연결되도록 각층(10a), (10b), (10c)에서의 핀홀(pinhole)내지는 결함부가 서로 일치되게 천공되는 확율은 전혀 작고 따라서 양전극(9) 및 (12)의 단락사고는 거의 발생하지 않는다.

또 상기한 방법에 의한 경우, 각각 에칭액을 달리하는 절연층(10a), (10b), (10c)을 적충하여 형성하므로, 절연층(10)의 투과구멍(11) 내의 깊은 요부(18)을 형성하는데도 불구하고 전체로서는 측면 에칭에 의한 요부(18)가 넓어짐을 억제할 수 있다. 또 용량소자(C)를 구성하는 부분의 두께(t₁)는 절연층(10a)의 두께에 의해 규정할 수 있으므로 요부(18)의 형성에 대해 그 깊이를 제어하여, 에칭 시간등의 선정에 높은 정밀도를 요하지 않고도 생산성과 특성의 균일화의 향상을 도모할 수가 있다. 또한, 타게트(13)의 구체적인 형성 방법 및 구성은 상술한 예에 한하지 않고, 여러가지로 변경할 수 있다.

상술한 본 발명 축적관에 의하면, 타게트전극(9)과 독립적인 신호 전극(12)을 설치하고, 여기에 타게트 전위 V_T와는 다른 전위 V_p를 부여하도록 했으므로 여러가지 장점을 가질 수가 있다.

예를들면, 소거 과정과 준비과정을 동시에 행할 수가 있다.

즉, 전극(9)에 V_T=200V의 전위를 인가하고, 전극(12)에 V_T=180V의 전위를 인가하며 충격에너지가 큰 전자빔을 주사하고, 단시간내에 앞에서의 서입을 소거하고, 또한 용량소자(C)에 E_s=20V의 전압이 걸린 준비상태를 완료하는 것이다. 따라서 그 동작과 이에 따르는 회로구성의 간략화를 도모할 수 있는 동시에 판독에서 다음 서입 개시까지의 시간의 단축화를 도모할 수가 있다. 또 서입에 대하여는, 전극(12)의 전위(V_T)를 전극(9)와는 다른 전위인 22V로 올릴 수가 있어 용량소자 C에 전극(9)의 전위를 기준으로 한 정부의 전압범위로 서입을 행할 수가 있으며, 따라서 원리적으로는 실리콘형의 축적관의 경우의 2배이상의 범위를 취할 수 있다.

따라서, 직선성이 좋은 범위에서 서입이 가능하게 되고, 또한, 판독에 있어서 큰 출력으로서 취출할 수 있으므로 S/N비에 향상을 도모할 수가 있다.

또 큰 출력을 얻는데 관계없이 상기한 절연체층(10)의 전압은 각부에 있어서 그 절연파괴전압 이하의 작은 전압으로 할 수 있다.

Claims (1)

1. 판체(1)의 전면면판(1a)의 내면에 전극(9)을 형성시키고, 타게트 전극위의 모든 면적에 절연체층(10)을 형성시키며, 절연체층위에 투과구멍(11)을 갖는 신호전극(12)을 배열하고 투과구멍내에 용량소자(C)가 형성되도록 타게트(13)를 구성하여 전자발사원(14)에 의해 발사된 전자들이 상기 신호전극(12)과 절연층상의 노출부분에 인가되도록 한 축적판.

Images