KR830002572B1 - Recording circuit - Google Patents

Recording circuit Download PDF

Info

Publication number
KR830002572B1
KR830002572B1 KR1019780002016A KR780002016A KR830002572B1 KR 830002572 B1 KR830002572 B1 KR 830002572B1 KR 1019780002016 A KR1019780002016 A KR 1019780002016A KR 780002016 A KR780002016 A KR 780002016A KR 830002572 B1 KR830002572 B1 KR 830002572B1
Authority
KR
South Korea
Prior art keywords
circuit
signal
output
binary code
pulse
Prior art date
Application number
KR1019780002016A
Other languages
Korean (ko)
Other versions
KR830000404A (en
Inventor
이도 하지메 후꾸이 가즈오
하지메 이도
Original Assignee
후지 뎅기 세이조 가부시기가이샤
시시도 후꾸시게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지 뎅기 세이조 가부시기가이샤, 시시도 후꾸시게 filed Critical 후지 뎅기 세이조 가부시기가이샤
Priority to KR1019780002016A priority Critical patent/KR830002572B1/en
Publication of KR830000404A publication Critical patent/KR830000404A/en
Application granted granted Critical
Publication of KR830002572B1 publication Critical patent/KR830002572B1/en

Links

Images

Abstract

내용 없음.No content.

Description

기록 회로Recording circuit

제1도는 본 발명에 의한 기록회로의 회로도.FIG. 1 is a circuit diagram of a recording circuit according to the present invention. FIG.

제2도, 제3도는 제1도에 표시한 기록회로의 동작을 설명하기 위한 타이밍도.FIG. 2 is a timing chart for explaining the operation of the recording circuit shown in FIG.

제4도는 상품에 대응하는 2진 코드신호의 설정예를 보여준 도면.FIG. 4 is a diagram showing an example of setting a binary code signal corresponding to a product; FIG.

본 발명은 호텔, 여관 등의 객실에 설치되는 자동판매식 냉장고 등과 같은 자동판매기의 판매상황을 기억소자가 내장된 기억 매체에 의하여 확인할 수 있게끔, 자동판매기에 설치될 기록장치의 기록회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a recording circuit of a recording apparatus to be installed in a vending machine so that the sales situation of an automatic vending machine such as a self-selling refrigerator installed in a room of a hotel, an inn, .

이러한 종류의 자동판매기에서는 기억소자를 내장하고 있는 기억매체의 기억내용에 의해 판매상황을 확인하게끔 되어 있다. 평상시 문이 닫혀있는 자동판매기에 설치된 기록장치내에 기억매체가 삽입되는데, 기록장치내에 기억매체가"로크(lock)"되어야만 자동판매기의 문의 로크가 풀리며, 자동판매기의 문을 한번 열었다가 닫으면 기억매체의 로크가 해제됨과 동시에 자동판매기의 문은 다시 "로크"되도록 함으로써, 판매상황을 확실하게 기억매체에 기억시킬 수 있게 되어 있다. 필요시에는 이 기억매체를 다른 장치, 즉 예를들어 호텔프론트에 설치된 판독장치에 삽입하여 기억매체를 "로크" 시킨다음 기억내용을 판독함으로써 판매상황을 확인할 수 있다. 자동판매기의 각 상품 진열부에는 리이드 스위치(led switch) 등의 검출수단이 설치되어 있어서, 상품을 끄집어낼 때 즉 판매가 될 때 이 리이드 스위치가 동작하여 판매신호를 형성하여, 이 판매신호를 각 상품에 대응되는 신호(상품의 품종마다 각각 다른 2진 부호신호)로 변환시켜 기록장치를 보냄으로써 기억매체에 기록될 수 있게 되어 있다.종래의 기록장치의 기록회로에 따르면, 리이드 스위치 등으로부터 나오는 판매신호를 플립플롭회로 등으로 구성된 래치(latch) 회로에 의해 짧은 폭의 펄스로 변환시킨후, 각 상품에 대응되는 신호로 변환시키는 회로인 부호기(encoder) 회로로 인가하게끔 구성되어 있다. 판매신호가 리이드스위치 등에 의해 만들어질 경우 판매신호의 펄스폭이 40ms 정도가 되어 상당히 크기 때문에, 이런 판매신호가 직접 부호기 회로에 인가된다면, 전의 판매신호가 계속중일 때 다른 상품을 끄집어낼 경우 두 판매신호가 중첩되는 시간이 생김으로써 기록이 잘못되는 수가 있다. 래치회로는 이와 같은 문제점을 해소하기 위해 설치된 것으로서, 판매신호를 짧은 폭의 펄스로 변환시켜 부호기 회로에 보내게끔 구성되어 있다.In such a vending machine, the sales situation is confirmed by the storage contents of the storage medium in which the storage element is built. A storage medium is inserted into a recording apparatus installed in a vending machine which is normally closed. When the storage medium is " locked " in the recording apparatus, the door lock of the automatic vending machine is released. The door of the vending machine is again " locked " so that the sales situation can be surely stored in the storage medium. If necessary, the storage medium can be inserted into another apparatus, for example, a reading apparatus installed at the hotel front, to "lock" the storage medium, and then the storage contents can be read to confirm the sales situation. Each merchandise display part of the vending machine is provided with detecting means such as a lead switch. When the merchandise is taken out, that is, when the merchandise is sold, the lead switch operates to form a sales signal, (Different binary code signals for each kind of product) corresponding to the product (the product type of the product), and can be recorded in the storage medium by sending the recording device. According to the recording circuit of the conventional recording device, The signal is applied to an encoder circuit which is a circuit that converts a signal into a pulse having a short width by a latch circuit composed of a flip-flop circuit or the like, and then converts the signal into a signal corresponding to each product. If the sales signal is made by a lead switch, etc., the pulse width of the sales signal is about 40 ms, which is quite large. If such a sales signal is applied to the direct encoder circuit, The time for which the signals are superposed may cause the recording to be erroneous. The latch circuit is provided to eliminate such a problem, and is configured to convert the sales signal into a pulse of a short width and send it to the encoder circuit.

그러나 래치회로를 사용한 종래의 기록회로에 따르면, 최소한 진열된 상품의 종류수 만큼만의 래치회로가 필요하며 또 이 래치회로내의 플립플롭회로를 리세트시켜 폭이 짧은 펄스로 변환시켜 주는 정치가 필요하기때문에, 회로구성이 복잡할 뿐 아니라 가격도 비싸지지 않을 수가 없었다.However, according to a conventional recording circuit using a latch circuit, a latch circuit is required at least as many as the number of kinds of merchandise displayed on the shelf, and a flip-flop circuit in the latch circuit needs to be reset to convert the pulse into a short pulse Therefore, the circuit configuration is complicated and the price can not be increased.

본 발명은 이상과 같은 조건하에서 래치회로를 필요로 하지 않게끔 구성한 것으로, 회로의 단순화 및 가격절감을 꾀할 수 있는 기록회로를 제공하는데 목적을 둔 것이다.The present invention aims to provide a recording circuit which is constructed so as not to require a latch circuit under the above-described conditions, and which can simplify the circuit and reduce the cost.

본 발명의 이러한 목적은 다음과 같이 구성함으로써 실현된다. 즉, 판매신호를 상품의 품종에 대응하는 소정 비트수의 2진 부호 신호를 변환시키는 부호기 회로와, 이 부호기 회로의 출력으로부터 얻어지는 2진 부호신호에 변화가 생길 때 소정의 폭의 펄스신호를 발생시키는 펄스발생신호와, 이 펄스발생회로의 펄스신호를 판매신호 또는 그 2진 부호신호와 비교하여 두 신호가 모두 발생하였을 때 출력을 내는 비교회로와, 이 비교회로의 출력에 따라 2진 부호 신호가 기억매체에 기록되도록 클럭펄스를 발생시키는 클럭펄스회로로 구성되어 있고, 부호 기회로는 각 판매신호들 중 두 개의 2진 부호신호가 중복된 것과 대응되는 상품이 없도록 2진부호 신호를 발생시키게 되어 있고, 또는 한 상품의 2진 부호신호가 다른 상품의 2진 부호신호에 포함되게끔 2진 부호신호를 발생시키는 구성되어 있다. 이러한 구성에 따르면, 판매신호가 전후로 중복되더라도 비교회로의 출력에 의해 두 개의 판매신호에 제각기 대응되는 2진 부호신호를 각각 다르게 기록시키기 위한 출력펄스를 얻을 수가 있고, 또한 두 개의 2진부호가 중복된 신호가 기록되었을 때에는 판독시 이와대응되는 상품이 없기 때문에 에러(error) 부호 신호로 간주하여 제거함으로써 정확한 판매상황의 확인을 가능하게 한 것이다.This object of the present invention is realized by constituting as follows. That is, there are provided an encoder circuit for converting a binary signal of a predetermined number of bits corresponding to a product type of a sales signal, and a pulse signal of a predetermined width when a change occurs in the binary code signal obtained from the output of the encoder circuit A comparison circuit for comparing the pulse signal of the pulse generation circuit with a sales signal or a binary code signal thereof to output an output when both signals are generated; And a clock pulse circuit for generating a clock pulse so that the binary signal is recorded in the storage medium. The binary opportunity signal is generated so that there are no products corresponding to the two binary code signals of the sales signals, Or a binary code signal is generated so that a binary code signal of one product is included in a binary code signal of another product. According to such a configuration, even if the sales signal is duplicated before and after, the output of the comparison circuit can obtain an output pulse for separately recording the binary code signals corresponding to the two sales signals respectively, and also, When a signal is recorded, it is possible to check the accurate sales situation by removing it as an error code signal because there is no corresponding product at the time of reading.

이제 본 발명의 기록회로를 도시한 실시예에 따라 상세히 설명하면 다음과 같다.The recording circuit of the present invention will now be described in detail with reference to the illustrated embodiment.

이하의 설명에서는 각 상품에 대응되는 신호로 4비트의 2진 부호신호(예를들면 쥬스는 "100" 맥주는 "1100" 위스키 "1010"의 발식으로 표시한다)를 사용할 것이다. 그러나 실제로는 물론 다른 비트수의 2진 부호신호를 사용할 수도 있다.In the following description, a 4-bit binary sign signal (for example, a "100" beer is indicated as "1100" whiskey "1010") is used as a signal corresponding to each product. However, it is also possible to use a binary code signal of a different number of bits.

제1도는 본 발명에 따른 기록회로를 도식적으로 도시한 것으로서, 도면에서 (S1)-(S7)은 판매신호를 형성하기 위한 리이드 스위치이고, (A)는 다이오드 매트릭스(diode matrix)로 구성되어 리이드스위치 (S1)-(S7)에 의해 형성된 판매신호를 4비트(Da, Db, Dc, Dd)의 2진 부호신호로 변환시키는 부호기 회로이며, (D1)-(D4)는 부호기 회로(A)의 각 비트의 출력신호의 파형형성을 위한 슈밋트 회로이고 (EOR1)-(EOR4)는 익스클루시브(Exclusive) OR 회로이며, (NOR1), (NOR2)는 NOR 회로, (OR)는 OR 회로, (IN)은 인버터(inverter)회로, (D5)는 슈밋트회로, (B)는 출력회로,(R1)-(R5)는 저항, (C1)-(C5)는 콘덴서를 표시하고 있다.FIG. 1 schematically shows a recording circuit according to the present invention, wherein (S 1 ) - (S 7 ) is a lead switch for forming a sales signal, (A) is a diode matrix (D 1 ) - (D 4 ), which converts the sales signal formed by the lead switches (S 1 ) - (S 7 ) into a binary code signal of 4 bits (Da, Db, Dc, Dd) the shoe mitteu circuit and (EOR 1) for wave-shaping the output signal of each bit of the encoder circuit (a) - (EOR 4) is exclusive (Exclusive), and an OR circuit, (NOR 1), (NOR 2) (R 1 ) - (R 5 ) is a resistor, and (N) is a NOR circuit, (OR) is an OR circuit, IN is an inverter circuit, D 5 is a Schmitt circuit, C 1 ) - (C 5 ) denote capacitors.

익스클루시브 OR 회로(EOR1)-(EOR4)의 각 한쪽 압력단자에는 각 비트의 출력신호가 직접 연결되어 있고, 다른쪽 입력단자에는 각 비트의 출력신호가 저항(R1)-(R4) 및 콘덴서 (C1)-(C4)로 구성된 지연회로를 거쳐 전달되도록 구성되어 있다. 또한 이들 익스클루시브 OR회로(EOR1)-(EOR4)의 출력은 모두 NOR 회로(NOR1)의 입력으로 연결되어 있다. 따라서 NOR 회로(NOR1)은 부호기회로 (A)의 출력으로부터 얻어지는 2진 부호에 변화가 생길 때 지연회로의 시정수(time constant)로 정해진 폭의 펄스신호를 출력으로 발생시킨다. 또한 이 펄스 신호는 NOR 회로(NOR2)에 가해져 인버터 회로(IN)의 출력 즉 부호기회로(A)의 출력으로부터 얻어지는 2진부호 신호와 비교된다. 이 인버터회로(IN)의 출력은 거의 판매신호와 일치하기 때문에 판매신호와 NOR 회로(NOR1)의 출력을 NOR 회로(NOR2)에서 비교할 수 있다.The output signal of each bit is directly connected to one of the pressure terminals of the exclusive OR circuits (EOR 1 ) - (EOR 4 ), and the output signal of each bit is connected to the other input terminal of the resistors (R 1 ) - (R 4 ) and capacitors (C 1 - C 4 ). The outputs of these exclusive OR circuits EOR 1 - (EOR 4 ) are all connected to the input of the NOR circuit NOR 1 . Therefore, the NOR circuit NOR 1 generates, as an output, a pulse signal of a predetermined width with a time constant of the delay circuit when a change occurs in the binary code obtained from the output of the code opportunity A (A). This pulse signal is also applied to the NOR circuit (NOR 2 ) and compared with the binary output signal obtained from the output of the inverter circuit (IN), that is, the output of the code opportunity circuit (A). Since the output of this inverter circuit IN almost matches the sales signal, the sales signal and the output of the NOR circuit NOR 1 can be compared in the NOR circuit NOR 2 .

이와같은 구성하에서 자동판매기로부터 하나의 상품을 끄집어 내면 리이드스위치(S1)-(S7) 가운데 이 상품에 대응하는 리이드 스위치가 닫혀 판매신호가 형성되고 부호기 회로(A)로 인가된다. 부호기 회로(A)는 이 판매신호를 그 상품에 대응되는 4비트의 2진 부호신호로 변환하여 각 비트의 출력을 슈밋트회로(D1)-(D4)에 보낸다. 예를들어 쥬스에 대응되는 부호신호가 "100"이라면, 슈밋트회로 (D1), (D3), (D4)에는 저전위를 가르키는 출력 "0"이, (D2)에는 고전위를 가르키는 출력 "1"이 각각 가해져 파형으로 형성된다. 이들 슈밋트회로(D1)-(D4)의 출력은 각각 익스클루시브 OR회로(EOR1)-(EOR4)의 두 개의 입력단자 중 한쪽에는 직접적으로, 다른쪽에는 저항(R1)-(R4) 및 콘덴서(C1)-(C4)로 된 지연회로를 거쳐 가해지고, 또한 OR 회로 (OR)과 출력회로 (B)에도 동시에 가해진다. 이 출력회로 (B)는 각종 신호를 가억매체에 내장된 기억소자로 인가시키기 위한 출력버퍼 회로와, 상품에 대응하는 4비트의 2진부호 신호를 기억매체에 가하기 위한 접속단자(D11)-(D41)과, 기록동작을 행하게 하는 클럭신호 (CL)을 가하기 위한 접속단자 (CL1)과, 동작모우드를 바꾸는 동작모우드 신호(WE)를 가하기 위한 접속단자(WE1)을 구비하고 있다.When one product is pulled out from the vending machine under such a configuration, the lead switch corresponding to the product is closed and the sales signal is formed and applied to the encoder circuit A among the lead switches S 1 to S 7 . The encoder circuit A converts the sales signal into a 4-bit binary code signal corresponding to the product, and sends the output of each bit to the Summit circuits (D 1 ) - (D 4 ). For example, if the code signal corresponding to a juice "100", the shoe mitteu circuit (D 1), (D 3 ), (D 4) , the output "0" points to the low-potential, (D 2), the classic And an output " 1 " indicating the above is applied to each of them to form a waveform. The outputs of these Schmitt circuits D 1 to D 4 are respectively connected directly to one of the two input terminals of the exclusive OR circuits EOR 1 to EOR 4 and to the other end of the resistor R 1 , - (R 4 ) and capacitors (C 1 ) - (C 4 ), and is also applied to the OR circuit (OR) and the output circuit (B) at the same time. The output circuit B includes an output buffer circuit for applying various signals to the storage element incorporated in the storage medium, a connection terminal D 11 for applying a 4-bit binary call signal corresponding to the product to the storage medium, (D 41) and a connecting terminal for applying a clock signal (CL) to perform the write operation (CL 1) and a connection for applying the operating modal signal (WE) to change the operating modal terminal is provided with a (WE 1) .

동작모우드신호(WE)는 기억소자에 기록 또는 판독을 하기 위하여 제공되는 것이다. 기억소자가 기록장치 역할을 할 때는 기록 모우드로 하고 판독장치 역할일 때는 판독 모우드로 해주기 위하여, 기록장치와 판독장치의 역할에 따라 전위의 신호를 주도록 할 것이다.The operation mode signal WE is provided for writing to or reading from the storage element. The storage element will be given a signal of potential depending on the role of the recording device and the reading device, in order to make it into the recording mode when it functions as a recording device and as a reading mode when it serves as a reading device.

이와 같이 1회의 판매가 실시되었을 때의 동작을 제2도에서 표시한 타이밍도를 참조로 설명하면 다음과 같다.The operation when one sale is performed as described above will be described with reference to a timing chart shown in FIG. 2 as follows.

먼저 제2(a)도에 표시된 바와같이 판매신호가 발생했을 때, 이 판매신호가 예를 들어 앞에서 언급한 2진부로로 표시된 쥬스에 의한 것이라면 부호기 회로(A)의 출력은 "100"이 되어 슈밋트회로(D2)에만 신호가 가해지기 때문에 익스클루시브 OR 회로(EOR2)의 출력은 제2(b)도에 표시한 바와 같이 저항 (R2)와 콘덴서(C2)의 시정수로 정해지는 폭의 펄스가 된다. 이때에 OR회로(OR)의 출력은 제2(c)도와 같이 되며, 다른 익스클루시브 OR 회로(EOR1), (EOR3), (EOR4)의 출력은 "0"이다. 따라서 NOR 회로 (NOR2)의 출력으로서 제2(d)도에 도시된 펄스가 얻어진다. 또한 판매신호의 종료시에 나타나는 익스클루시브 OR 회로(EOR2)의 뒷쪽의 펄스는, 그 순간에 OR 회로(OR)의 출력이 "0"임으로 인해 NOR 회로(NOR2)의 출력에서는 나오지 않는다. 이 NOR 회로(NOR2)의 출력 펄스는 저항 (R5)와 콘덴서 (C5)로 이루어진 지연회로를 통하여 슈밋트회로(D5)에 가해져 그 출력으로서 제2(e)도에 도시한 펄스가 얻어진다. 이상의 설명에서 부호기 회로의 출력으로서 "100"의 2진 부호가 얻어진 경우에 대하여 설명하였으나, 예를들어 "100"의 2진부호가 얻어질 경우에는 익스클루시브 OR 회로(EOR2), (EOR3)에 제2(b)도의 것과 같은 펄스가 얻어지고 제2(d)도, 제2(e)도에 도시된 것과 같은 펄스가 각각 얻어진다. 따라서 제2도에 도시된 OR 회로(OR)의 출력을 앞에서 언급했던 동작모우드 신호로 하고, 제2(e)도에 도시된 슈밋트회로(D5)의 출력이 가록을 위한 클럭펄스로 사용되게끔 하면, 슈밋트회로(D5)로부터 출력이 나타날 때 접속단자(D11)-(D41)에 실려 있는 2진부호신호, 예를들면 쥬스의 경우에는 "1001"인 부호신호가 기억소자에 기록된다.First, when a sales signal is generated as shown in FIG. 2 (a), if the sales signal is due to, for example, the juice indicated by the above-mentioned binary portion, the output of the encoder circuit A becomes "100" shoe mitteu circuit (D 2) only to the signal, since applying the output of the exclusive OR circuits (EOR 2) is the time constant of the resistance (R 2) and capacitor (C 2) as shown in claim 2 (b) Fig. As shown in Fig. At this time, the output of the OR circuit OR is as shown in FIG. 2 (c), and the outputs of the other exclusive OR circuits EOR 1 , EOR 3 , and EOR 4 are "0". Therefore, the pulse shown in the second (d) is obtained as the output of the NOR circuit (NOR 2 ). The pulse at the rear of the exclusive OR circuit EOR 2 appearing at the end of the sales signal does not appear at the output of the NOR circuit NOR 2 because the output of the OR circuit OR is "0" at that moment. The output pulse of the NOR circuit NOR 2 is applied to the Summit circuit D 5 through a delay circuit composed of a resistor R 5 and a capacitor C 5 and is output as its output as a pulse Is obtained. But as the output of the encoder circuit in the above description describes the case where a binary code of "100" is obtained, for example, if the quality 2 cliche of the "100" call is obtained, the exclusive OR circuit (EOR 2), (EOR 3 (B) are obtained in the first and second steps (d) and (e), respectively. Therefore, the output of the OR circuit OR shown in FIG. 2 is used as the above-mentioned operation mode signal, and the output of the Summit circuit D 5 shown in FIG. 2 (e) is used as a clock pulse for recording A sign signal of "1001" in the case of a binary call signal carried on the connection terminals D 11 - (D 41 ), for example juice, is stored when the output from the Summit circuit D 5 is stored Lt; / RTI >

이때에 기억소자로서는 4비트의 입력단자(출력회로(B)의 접속단자(D11)-(D41)에 대응함)을 갖고 소정의 단수(이 단수는 진열상품의 총개수에 따라 결정됨)를 갖는 시프트 레지스터를(shift register)를 사용하면, 각 판매신호마다 기억 내용을 시프트시키면서 2진 부호 신호를 기억시켜 감으로써 판매상황을 기록시켜 갈 수가 있다.At this time, the memory element has a 4-bit input terminal (corresponding to the connection terminals D 11 - D 41 of the output circuit B) and has a predetermined number (this number is determined according to the total number of display products) (Shift register), the sales situation can be recorded by storing the binary code signal while shifting the storage contents for each sales signal.

이제, 판매신호가 발생되는 기간도중에 다른 상품이 판매됨으로써 판매신호가 중복되는 기간이 나타낸을때의 동작에 관하여 제3도에 도시된 동작파형도에 따라 설명하면 다음과 같다. 먼저 제3(a)도에서 도시된 바와같이 판매신호(a)가 나타났을 때 다른 상품의 판매가 이루어져 제3(b)도에 도시된 것과 같은 다른 판매신호(b)가 나타날 경우, NOR 회로(NOR2)의 출력으로는 제3(c)도의 (P1)-(P4)로 표시된 것과 같은 펄스가 나타날 가능성이 크다. 이들 NOR 회로(NOR2)의 출력펄스 가운데 (P1)은 반드시 나타나는 것이고, (P4)는 OR 회로(OR)의 출력이 "0"이므로 나타나지 않는 것이다. (P2)(P3)는 두 개의 2진부호 신호의 상태에 따라 발생여부가 좌우된다. 즉 판매신호(a)에 의해 부호기 회로(A)에서 형성되는 2진 부호신호가 판매신호(b)에 의해 부호기 회로(A)에서 형성되는 2진 부호신호에 포함되는 것으로서, 예를들어 판매신호(a)에 의한 2진 부호신호가 "1000"이고 판매신호(b)에 의한 2진 부호 신호가 "1100"이라면 (P3)로 표시된 펄스는 나타나지 않는다.Now, description will be made with reference to the operation waveform diagram of FIG. 3 with respect to the operation when the other product is sold during the period in which the sales signal is generated, thereby indicating a period in which the sales signal is overlapped. As shown in FIG. 3 (a), when another sales signal (b) as shown in FIG. 3 (b) is displayed when a sales signal a is displayed and another product is sold, a NOR circuit (P 1 ) - (P 4 ) of the third (c) diagram is likely to appear as the output of the NOR 2 . Among the output pulses of the NOR circuit NOR 2 , P 1 is always present, and (P 4 ) does not appear because the output of the OR circuit OR is "0". (P 2 ) (P 3 ) depends on the state of the two binary call signals. That is, the binary code signal formed in the encoder circuit A by the sales signal a is included in the binary code signal formed by the encoder circuit A by the sales signal b, for example, If (a) the binary code signal is "1000" and the binary code signal by the selling signal (b) "1100" by the pulse shown in (P 3) it does not appear.

이와 반대로 판매신호(b)에 의해 부호기 회로(A)에서 형성되는 2진 부호신호가 파매신호(a)에 의해 부호기 회로(A)에서 형성되는 2진 부호신호에 포함된다면, (P2)로 표시된 펄스가 나타나지 않는다.If on the other hand a binary code signal that is formed in the encoder circuit (A) by the selling signal (b) included in the binary code signal to be formed in the encoder circuit (A) by pamae signal (a), in (P 2) The indicated pulse does not appear.

본 발명은 이와같은 특징을 지님으로써 판매신호에 중복되는 기간이 나타나더라도 정확하게 판매상황을 기록할 수 있게끔 한 것이다. 본 발명에 리이드스위치(S1)-(S7)에 의한 각 판매신호에 따라 형성되는 2진부호신호를 예시하면, 4비트의 경우 제4도에 도시된 바와 같이 두 개의 2진 부호 신호가 중복될 때 제4도에 표시되지 않은 전혀 다른 2진 부호 신호가 형성되든지 아니면 한쪽의 2진 부호 신호에 다른 쪽의 2진 부호 신호가 완전히 포함되도록 설정되어 있다. 이와같이 상품에 대응되는 각 2진 부호 신호를 선택적으로 설정함으로써, 기억소자의 기억 내용을 판독할 때 제4도에 표시되어 있지 않은 2진 부호 신호는 에러부호 신호로 간주하여 제거하게 되므로 정확한 판매상황의 기록을 할 수가 있다. 예를들어 중복될 경우 제4도에 표시되지 않은 2진 부호 신호를 형성하여 두 개의 2진 부호 신호가 전후하여 나타났다고 가정하면, 제1도에 도시된 NOR 회로(NOR2)의 출력은 제3(c)도에 도시될 펄스(P1),(P2),(P3)와 같이 된다. 제3(c)도에 도시된 펄스(P4)는 이때 OR 회로(OR)의 출력이 "0"이기 때문에 NOR 회로(NOR2)의 출력으로는 나타나지 않는다. 그러므로, 펄스(P1)에 따라 슈밋트회로(D5)에서 형성되는 클럭펄스(CL)에 의해 앞에 나타난 2진 부호 신호의 기록작업이 이루어지고, 펄스(P2)에 따라 마찬가지로 형성되는 클럭펄스(CL)에 의해 두 개의 2진 부호가 중복되어 형성된 대응상품이 없는 2진 부호 신호의 기록이 이루어지며, 펄스(P3)에 따라 형성되는 클럭펄스(CL)에 의해 뒤에 나타난 2진 부호 신호의 기록이 이루어진다.According to the present invention, the present invention enables the sales situation to be accurately recorded even when a period of overlapping with the sales signal appears. In the present invention, a binary call signal formed according to each sales signal by the lead switches (S 1 ) - (S 7 ) is exemplified as follows. In the case of 4 bits, two binary code signals If it is determined that the binary code signal is completely different from the binary code signal which is not shown in FIG. 4 when it is duplicated, the other binary code signal is completely included in one binary code signal. By selectively setting each binary code signal corresponding to the product as described above, the binary code signal not shown in FIG. 4 is regarded as an error code signal and is removed when the storage contents of the storage element are read, Can be recorded. For example, assuming that the binary code signals not shown in FIG. 4 are formed so that two binary code signals appear before and after the same, the output of the NOR circuit NOR 2 shown in FIG. (P 1 ), (P 2 ), and (P 3 ) shown in FIG. The pulse P 4 shown in FIG. 3 (c) does not appear at the output of the NOR circuit NOR 2 since the output of the OR circuit OR is "0" at this time. Therefore, the write operation of the binary sign signal shown before is performed by the clock pulse CL formed in the Summit circuit D 5 according to the pulse P 1 , and the clock signal CL generated similarly in accordance with the pulse P 2 A binary code signal in which two binary codes are overlapped by a pulse CL is recorded, and the binary code signal which is indicated by a clock pulse CL formed in accordance with the pulse P < 3 > A signal is recorded.

또한 최초에 발생한 2진 부호신호가 뒤에 발생한 2진 부호신호에 포함될 경우에 제3(c)도에 표시된 펄스(P1)과 (P2)만이 NOR 회로(NOR2)의 출력펄스로 나타나고, 펄스(P1)에 따라 형성되고 클럭펄스(CL)에 의해 최초에 발생한 2진 부호 신호의 기록이 이루어지며, 펄스(P2)에 따라 형성되는 클럭펄스(CL)에 의해 뒤에 발생한 2진 부호신호의 기록이 이루어진다. 또한 최초에 나타난 2진 부호신호가 뒤에 나타난 2진 부호신호를 포함할 경우, 제3(c)도에 표시된 펄스(P1)-(P4) 가운데 펄스(P1)과 (P3)만이 NOR 회로(NOR2)의 출력펄스로 나타나므로, 펄스(P1)에 따라 형성된 클럭펄스(CL)에 의해 최초로 발생한 2진 부호신호의 나록이 이루어지고, 펄스(P3)에 따라 형성된 클럭펄스(CL)에 의해 뒤에 발생한 2진 부호신호의 기록이 이루어진다. 따라서 제4도에 표시되지 않은 2진 부호신호가 판독되면 에러부호 신호로 간주하여 제거하도록 함으로써 판매신호에 중복기간이 발생하더라도 정확하게 판매상황을 판독할 수가 있다.Only the pulses P 1 and P 2 shown in FIG. 3 (c) appear as output pulses of the NOR circuit NOR 2 when the binary code signal generated first occurs in the binary code signal generated later, The writing of the binary code signal which is formed in accordance with the pulse P 1 and originally caused by the clock pulse CL is performed and the subsequent binary code generated by the clock pulse CL formed in accordance with the pulse P 2 A signal is recorded. (P 1 ) - (P 4 ) shown in FIG. 3 (c), only the pulses P 1 and P 3 shown in FIG. 3 The binary coded signal generated first by the clock pulse CL formed in accordance with the pulse P 1 is generated and the clock pulse CL generated in accordance with the pulse P 3 is generated by the output pulse of the NOR circuit NOR 2 , The binary code signal generated later is recorded by the code signal CL. Therefore, when a binary code signal not shown in FIG. 4 is read out, it is regarded as an error code signal and removed, so that even if an overlapping period occurs in the sales signal, the sales situation can be correctly read.

이와같이 본 발명에 따르면 래치회로 등을 사용치 않는 간단한 구성으로 정확하게 판매상황을 확인할 수가 있고 기록회로의 가격절감을 가져올 수가 있는 것이다.As described above, according to the present invention, the sales situation can be accurately confirmed with a simple structure that does not use a latch circuit or the like, and the cost of the recording circuit can be reduced.

Claims (1)

본원 발명은 판매되는 상품의 품종에 대응하여 형성된 각 판매신호를 상품의 품종에 대응하는 2진 부호신호로 변환시키는 부호기 회로(A)와 이 부호기 회로의 출력으로 얻어진 2진 부호신호에 변화가 생길 때, 소정 폭의 펄스 신호를 발생시키는 펄스 발생회로(EOR1,R1,C1; EOR2,R2,C2; EOR3,R3,C3; EOR4,R4,C4)와 이 펄스 발생회로의 펄스신호와, 판매신호인 2진 부호 신호를 비교하여 양쪽의 신호가 모두 발생하였을때 출력을 발생시키는 비교회로(NOR2)와 이 비교회로의 출력에 따라 2진 부호 신호를 기억매체에 기록하기 위한 클럭펄스를 발생시키는 클러펄스 발생회로(R5, C5, D5)로 구성되어 있음을 특징으로 하는 기록회로.The present invention is characterized in that there is a change in the binary code signal obtained by the output of the encoder circuit (A) which converts each sales signal formed corresponding to the product type of the sold product into a binary code signal corresponding to the product type of the product (EOR 1 , R 1 , C 1 ; EOR 2 , R 2 , and C 2 ; EOR 3 , R 3 , and C 3 ; EOR 4 , R 4 , and C 4 ) A comparing circuit (NOR 2 ) for comparing the pulse signal of the pulse generating circuit with a binary code signal serving as a sales signal to generate an output when both signals are generated, and a comparator circuit a cluster pulse generator for generating clock pulses for writing in a storage medium circuit write circuits, characterized in that it is composed of (R 5, C 5, D 5).
KR1019780002016A 1978-06-30 1978-06-30 Recording circuit KR830002572B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019780002016A KR830002572B1 (en) 1978-06-30 1978-06-30 Recording circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019780002016A KR830002572B1 (en) 1978-06-30 1978-06-30 Recording circuit

Publications (2)

Publication Number Publication Date
KR830000404A KR830000404A (en) 1983-03-30
KR830002572B1 true KR830002572B1 (en) 1983-11-14

Family

ID=72896299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019780002016A KR830002572B1 (en) 1978-06-30 1978-06-30 Recording circuit

Country Status (1)

Country Link
KR (1) KR830002572B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366371B1 (en) * 2002-03-04 2002-12-31 주식회사 로보텍 System for spraying paint
KR100974458B1 (en) * 2008-08-14 2010-08-06 김희석 Curve traveling type spray painting apparatus

Also Published As

Publication number Publication date
KR830000404A (en) 1983-03-30

Similar Documents

Publication Publication Date Title
US3991299A (en) Bar code scanner
KR920005171A (en) Semiconductor memory with successively clocked call codes for entering test mode
KR830002572B1 (en) Recording circuit
US4201907A (en) Totalizer system
NO802339L (en) ELECTRIC KEYBOARD.
US5274647A (en) Elastic buffer with error detection using a hamming distance circuit
JPS6013623B2 (en) Data transmission method
US3959625A (en) Coded information-reading device
US4074852A (en) Symbol decoding method and means
GB1347031A (en) Variable length coding method and apparatus
GB1257142A (en)
KR920701936A (en) Monitor control circuit
US4932018A (en) Integrated circuit for generating indexing data in a CD player
JPS5855B2 (en) Kirokubaitaini Jiyouhouou Kirokusai Seisuruhouhoutou Souchi
KR820001347B1 (en) Record circuit
US3891970A (en) Ten button selection system for automatic phonograph
US6188672B1 (en) Circuit arrangement for sensing errors in bit patterns
SU361464A1 (en) LOGICAL DEVICE FOR DIFF-READING AUTOMATIC MACHINE
JP2818504B2 (en) Time measurement circuit
JPH057754B2 (en)
SU1587537A1 (en) Device for servicing messages
SU1575187A1 (en) Device for monitoring code sequences
SU1550561A1 (en) Device for collecting and registration of data
SU1644233A1 (en) Working memory with error correction
SU1675874A1 (en) Data input device