KR820001347B1

KR820001347B1 - Record circuit

Info

Publication number: KR820001347B1
Application number: KR7802017A
Authority: KR
Inventors: 가즈오 · 이도 하지메 후꾸이
Original assignee: 시시도 후꾸 시게; 후지 뎅기 세이조 가부시기 가이샤
Priority date: 1978-06-30
Filing date: 1978-06-30
Publication date: 1982-07-28

Abstract

In the circuit, the latch circuit(L1)-(Ln) connected to each lead switch(S1) (Sn) is connected with the input of the encoder circuit(E) and the output of the encoder circuit(E) is connected to the memory medium through the output buffer circuit(B), and simultaneously, connected to the timing pulse generating circuit(C) through the OR circuit. The output of the latch circuit(L1) (Ln) is connected to the priority order circuit included in the input terminal side of the encoder circuit(E). The reset signal output(Re) of the timing pulse generating circuit(C) is connected to each latch circuit(L1)-(Ln).

Description

Record circuit

제1도는 종래의 기록회로의 블록 회로도.1 is a block circuit diagram of a conventional recording circuit.

제2도는 본 발명에 의한 기록회로의 실시예의 블록 회로도.2 is a block circuit diagram of an embodiment of a recording circuit according to the present invention.

제3도는 제2도에 도시한 회로의 시간도.3 is a time diagram of the circuit shown in FIG.

본 발명은 자동판매기에 설치된 기록장치에 삽입된 기억매체에 자동판매기의 판매상황을 기록하기 위한 회로에 관한 것이다.The present invention relates to a circuit for recording the sales status of a vending machine in a storage medium inserted into a recording apparatus installed in the vending machine.

호텔이나 여관의 객실에 설치된 자동판매형 냉장고등의 자동 판매기의 판매상황을 기억소자를 내장한 키-홀더등의 기억매치에 의해서만 확인하게끔 한 자동판매 장치에 있어서는, 예를 들어 평상시 언제나 자동판매기의 문은 닫혀있으며 자동판매기에 설치된 기록 장치내에 삽입된 기억매체가 기록 장치내에 록크되어 있음을 조건으로, 자동 판매기의 문을 열어 록크를 해제 했다가 다시 문을 닫으면 기억매체의 록크가 해제됨과 동시에 문이 록크되도록 하여 판매상황을 확실하게 기억매체에 기억시키고, 필요시 기억매체를 다른 장소 즉 앞에 설치된 판독 장치에 삽입하여 록크한 후 기억내용의 판독을 할 수 있게 하여 판매상황을 확인하고 있다.For example, a vending machine in which a vending machine, such as a vending machine refrigerator installed in a hotel or an inn, checks the sales status of a vending machine such as a key holder with a built-in memory device. The door is closed and provided that the storage medium inserted in the recording device installed in the vending machine is locked in the recording device, opening the door of the vending machine to release the lock and closing the door again releases the lock of the storage medium. The sales status is reliably stored so that the sales status is securely stored in the storage medium, and if necessary, the storage media is inserted into another place, that is, a reading device installed in front, and locked to read the contents of the storage.

이 때문에 자동판매기 내의 각 상품수납부에는 리이드(lead)스위치등의 검출기가 설치되어 있고, 상품을 집어냈을 때 즉 상품의 판매기 이루어질 때 대응하는 검출기가 동작하여 판매신호가 형성되며 기록장치에 설치된 기록회로에서 이 판매신호가 각 상품에 대응하여 미리 정해진 신호(예를 들면 2진 부호 신호)로 변환되어 기억매체에 기억되도록 되어있다. 제1도는 종래방식의 기록회로 구성을 도시한 블록회로도로서, 도면에서 (S₁)-(S_n)은 판매신호를 발생시키기 위하여 상품 수납부내에 설치되어 있는 리이드(lead)스위치이고, (L₁)-(L_n)은 리이드 스위치(S₁)-(S_n)으로 부터 발생된 판매신호의 올라가는상태를 검출하여 판매신호를 기억하고 소정의 출력신호를 발생시키는 래치(latch)회로이며, (A)는 래치회로 (L₁)-(L_n)의 출력을 각각 미리 정해진 2진 부호 신호로 변환시키는 부호기 회로이고, (B)는 부호기회로(A)로 부터 얻어진 2진 부호 신호를 기억매체에 전달시키기 위한 출력 버퍼(buffer)회로이다. (OR)은 논리합 회로이고, (C)는 논리합회로(OR)의 출력에 따라 2진 부호 신호를 기억매체에 기록 시키기 위한 명령신호(CL)을 형성하며 기록신호(CL)이 소멸되면 래치회로 (L₁)-(L_n)을 리세트 시키기 위한 리셋트신호(R_e)를 발생시키는 타이밍 펄스 발생회로이다. 제1도에 도시한 종래의 기록 회로에서는 리이드 스위치(S₁)-(S_n)으로 부터 발생되는 판매신호를 직접 부호기 회로(A)로 연결할 경우 판매신호의 펄스폭이 40ms정도로 상당히 큼으로 인해 연속적인 판매가 이루어질때 두 개의 판매신호가 중복됨으로서 부호화 회로(A)에 변환되는 2진부호 신호가 판매된 상품과는 전혀 다른 상품에 해당하는 2진 부호 신호로 된다든가 또는 한쪽 상품이 계수되지않는 동작 착오를 방지하기 위하여 래치회로 (L₁)-(L_n)을 설치하고 있다.For this reason, a detector, such as a lead switch, is provided at each product storage unit in the vending machine. When a product is picked up, that is, a corresponding detector is activated when the product is sold, a sales signal is formed. This sales signal is converted into a predetermined signal (e.g., a binary code signal) corresponding to each product and stored in the storage medium. FIG. 1 is a block circuit diagram showing a conventional recording circuit configuration, in which (S ₁ )-(S _n ) are lead switches provided in the product accommodating portion to generate a sales signal, and (L ₁ )-(L _n ) is a latch circuit that detects the rising state of the selling signal generated from the lead switch S ₁ )-(S _n ), stores the selling signal, and generates a predetermined output signal. (A) is an encoder circuit for converting the outputs of the latch circuits (L ₁ ) to (L _n ) into predetermined binary code signals, respectively, (B) denotes a binary code signal obtained from the encoder circuit (A). Output buffer circuit for transfer to a storage medium. (OR) is a logic sum circuit, and (C) forms a command signal (CL) for writing a binary code signal to a storage medium in accordance with the output of the logic sum circuit (OR). A timing pulse generation circuit for generating a reset signal (R _e ) for resetting (L ₁ ) to (L _n ). In the conventional recording circuit shown in FIG. ₁ , when the selling signal generated from the lead switches S _{1 to} S _n is directly connected to the encoder circuit A, the pulse width of the selling signal is considerably large, about 40 ms. When successive sales are made, the two sales signals are duplicated so that the binary code signal converted to the encoding circuit A becomes a binary code signal corresponding to a product that is completely different from the products sold, or one product is not counted. The latch circuits L _1- (L _n ) are provided to prevent a mistake in operation.

이들 래치회로 (L₁)-(L_n)은 플립 플롭회로로 구성되어서 리이드스위치 (S₁)-(S_n)으로 부터 판매신호가 발생되면 셋트되고, 판매 신호의 펄스폭 보다 짧은 시간으로 리셋트 신호(R_e)에 의해 리세트 됨으로써 부호기 회로(A)에 짧은 폭의 펄스신호를 인가하도록 구성되어 있다.These latch circuits (L ₁ )-(L _n ) consist of flip-flop circuits, which are set when a sales signal is generated from the lead switches (S ₁ )-(S _n ), The short signal is applied to the encoder circuit A by being reset by the set signal R _e .

이와 같이 구성된 종래의 기록회로는 다음과 같이 동작한다.The conventional recording circuit configured as described above operates as follows.

먼저 수납상품을 빼내면 그 상품에 대응하는 리이드 스위치, 예를 들어 리이드 스위치(S₁)이 닫혀 래치 회로(L₁)에 판매신호가 전달되고 래치회로(L₁)은 판매신호의 발생을 검출하여 출력신호를 보낸다. 그에따라 부호기 회로(A)에서는 래치회로(L₁)의 출력신호에 대응하는 2진 부호신호, 즉 판매된 상품에 대응하는 2진 부호신호(D_a),(D_b),(D_c),(D_d)가 형성된다. 부호기 회로(A)에서 형성된 2진 부호신호는 출력 버퍼회로(B)에 보내져 기억매체(도시되지 않았음)에 기록 가능한 상태로 된다. 또한 부호기 회로(A)에서 2진 부호신호의 변화가 일어나는 것이 논리합회로(OR)에 의해 검출되면(단 "0000"이라는 2진 부호신호는 사용치 않는다). 타이밍 펄스 발생회로(C)가 동작되어 기록신호(CL)을 발생시키며 출력 버퍼회로(B)를 매개로 하여 2진 부호신호(D_a),(D_b),(D_c),(D_d)가 기억 매체에 기록된다. 타이밍 펄스 발생회로에서 형성된 기록신호(CL)의 펄스폭을 짧게하고, 이 기록신호가 소멸된 후에 펄스폭이 짧은 리셋트신호(R_e)를 발생시켜 래치회로 (L₁)-(L_n)을 리셋트시킴으로써 하나의 판매신호에 대한 처리시간을 단축시키고, 리이드 스위치(S₁)-(S_n)에 의해 형성되는 판매신호에 중복되는 기간이나 나타나더라도 정확한 기록을 할 수가 있다.A lead switch, for example, the lead switch (S ₁₎ is closed while the sales signal to the latch circuit (L ₁₎ delivery and the latch circuit (L ₁₎ first Removing the storage items corresponding to the item detected the occurrence of sale signal Send an output signal. Accordingly, in the encoder circuit A, the binary code signal corresponding to the output signal of the latch circuit L ₁ , that is, the binary code signal D _a , D _b , and D _c corresponding to the product sold. , (D _d ) is formed. The binary code signal formed in the encoder circuit A is sent to the output buffer circuit B and is in a state capable of being written to a storage medium (not shown). Also, if the change in the binary code signal occurs in the encoder circuit A by the logic sum circuit OR (only the binary code signal "0000" is not used). The timing pulse generation circuit C is operated to generate the write signal CL and the binary code signals D _a , D _b , D _c and D _d via the output buffer circuit B. ) Is recorded in the storage medium. The pulse width of the write signal CL formed in the timing pulse generation circuit is shortened, and after the write signal is extinguished, a reset signal R _e having a short pulse width is generated to generate the latch circuits L _1- (L _n ). By resetting, the processing time for one selling signal can be shortened, and accurate recording can be performed even if a period of overlapping with the selling signal formed by the lead switches S ₁ -S _n appears.

그러나 이와 같은 종래의 기록 회로에 있어, 두 판매신호간의 간격이 기록신호(CL)과 리셋트신호(R_e)의 펄스폭의 합보다 길때에는 정확한 기록이 이루어지지만, 상이한 종류의 상품이 동시에 빠져나갈 경우에는 한쪽의 상품이 기록되지 않는 다는다(예를 들어, 한쪽 상품에 대응하는 2진 부호 신호가 "1000"이고 다른쪽의 상품에 대응하는 2진 부호 신호가 "1100일 경우 "1000"의 2진 부호신호는 기록되지 않는다). 두 상품 이외의 별도의 상품에 대응하는 2진 부호 신호 또는 대응하는 상품이 없는 2진 부호 신호(예를 들어, 두개의 상품에 대응하는 2진 부호 신호가 "1000" "0110"일 때에는 "1110"의 2진 부호신호)가 기록되는 오동작의 문제가 있다.However, in such a conventional recording circuit, when the interval between two selling signals is longer than the sum of the pulse widths of the recording signal CL and the reset signal R _e , accurate recording is performed, but different kinds of products are missed at the same time. When exiting, one product is not recorded (for example, when the binary code signal corresponding to one product is "1000" and the binary code signal corresponding to the other product is "1100," 1000 "). Binary code signals corresponding to separate products other than two products or binary code signals without corresponding products (e.g., binary code signals corresponding to two products) Is "1000""0110", there is a problem of malfunction in which a binary code signal of "1110" is recorded.

본 발명은 상기와 같은 조건하에서, 상이한 종류의 상품이 동시에 판매되더라도 기억매체에 정확한 기록을 할 수 있는 회로를 제공함을 그 목적으로 한다.SUMMARY OF THE INVENTION An object of the present invention is to provide a circuit capable of accurate recording on a storage medium even if different kinds of goods are sold at the same time under the above conditions.

이 목적을 달성하기 위하여 본 발명에서는, 각 래치회로의 출력 신호에 우선 순위를 부여하여 순차적으로 부호기 회로에 전달되도록 하고, 복호기회로를 설치하여, 래치회로의 출력신호를 부호기 회로에서 변환함으로써 얻어지는 2진 부호가 복호기회로의 입력으로 인가되도록 하며, 타이밍 펄스 발생회로에서 리셋트 신호가 나타나면 복호기 회로의 출력을 보호기 회로에 입력되고 있는 래치회로에 인가하여 그 래치회로를 리셋트 함으로써, 기록이 완료된 2진 부호신호에 대응하는 래치회로를 순차적으로 리셋트하고 부호기회로에 있어서 각 래치 회로의 출력을 우선 순위에 따라 순차적으로 2진부호 신호로 변환하도록 구성했다.In order to achieve this object, in the present invention, two signals obtained by giving priority to the output signals of the respective latch circuits and sequentially transmitted to the encoder circuits, and providing a decoder circuit, converting the output signals of the latch circuits from the encoder circuits. A binary code is applied to the input of the decoder circuit, and when the reset signal appears in the timing pulse generator circuit, the output of the decoder circuit is applied to the latch circuit inputted to the protector circuit, and the latch circuit is reset, thereby completing the recording. The latch circuits corresponding to the binary code signals were sequentially reset, and in the encoder circuits, the outputs of the respective latch circuits were sequentially converted into binary code signals in order of priority.

본 발명에 의한 기록회로를 도면에 도시한 실시예에 따라 상세히 설명하면 다음과 같다.The recording circuit according to the present invention will be described in detail according to the embodiment shown in the drawings.

제2도는 본 발명에 의한 기록회로의 구성을 예시한 블록도이다. 도면에서 제1도와 동일한 구성요소는 동일부호로 표시되어 있고, (D)는 복호기 회로, (E)는 우선순위를 부여하는 부호기 회로를 표시하고 있다. 부호기 회로(E)는 게이트 회로로 구성된 우선 순위회로를 구비한 것으로, 각래치회로 (L1)-(Ln)의 출력신호를 게이트 회로의 입력으로 하고, 복수계의 래치회로의 출력신호가 게이트 회로에 가해질 경우 이 게이트회로는 우선순위에 입각하여 하나의 래치회로 출력신호가 소멸되었을 때 다음 래치회로의 출력신호를 부호기 회로에 인가하여 각 출력신호를 순차적으로 2진 부호 신호로 변환하게끔 구성되어 있다.2 is a block diagram illustrating the configuration of a recording circuit according to the present invention. In the figure, the same components as those in FIG. 1 are denoted by the same reference numerals, (D) denotes a decoder circuit, and (E) denotes an encoder circuit which gives priority. The encoder circuit E has a priority circuit composed of a gate circuit. The output signals of the latch circuits L1-Ln are input to the gate circuit, and the output signals of the latch circuits of the plurality of systems are the gate circuits. When applied to the gate circuit, the gate circuit is configured to apply the output signal of the next latch circuit to the encoder circuit in order to convert each output signal into a binary code signal sequentially, when one latch circuit output signal is extinguished. .

또한 복호기 회로(D)는 부호기 회로(E)로부터 얻어진 2진 부호 신호를 입력으로 받아서 그 2진 부호 신호를 부호기 회로(E)와는 역으로 변환되고, 타이밍 펄스발생회로(C)로부터 리셋트 신호가 인가되면 그 2진 부호신호에 대응하는 래치회로를 리셋트시킬 출력신호(Re₁)-(Ren)을 발생하도록 구성되어 있다.In addition, the decoder circuit D receives a binary code signal obtained from the encoder circuit E as an input, converts the binary code signal to the reverse of the encoder circuit E, and resets the signal from the timing pulse generation circuit C. Is applied to generate an output signal Re _1- (Ren) for resetting the latch circuit corresponding to the binary code signal.

이와 같이 구성된 본 발명의 기록회로에 있어서 상이한 종류의 상품이 동시에 판매될때의 동작을 제3도에 도시한 시간도에 입각하여 설명하면 다음과 같다. 또한 설명에 앞서 부호기 회로(E)에 있어서 래치회로(L₁)-(L_n)의 우선순위가 (L₁),(L_n)…(Ln)의 순서로 설정되었다고 가정하면 먼저 시간(t₁)에 두개의 이종 상품이 동시에 판매되었을 때 리이드 스위치(S₁)과 (S₂)가 닫혀 제3a, b도에 도시한 바와 같이 판매신호(V₁)과 (V₂)가 발생한다. 이 판매신호 (V₁),(V₂)의 신호에 따라 제3c,d도와 같이 래치회로(L₁),(L₂)에 출력이 발생한다. 부호기회로 (E)는 우선순위에 입각하여 먼저 래치회로(L₁)의 출력을 2진 부호신호로 변환시켜 제3e도에 도시된 바와 같이 출력을 발생시킨다. 또한 제3e도에 있어서 2진 부호 신호로서 "0000"의 신호는 사용되지 않기 때문에, 엔코다 회로(E)에 출력에 나타나면 항상 2진 부호신호가 발생하고 있는 것으로 간주하게 된다. 이 부호기 회로(E)의 출력에 의하여 논리합회로(OR)에 출력이 발생하고 타이밍펄스 발생회로(C)가 동작되어 시간 (t₂)-(t₃)에 걸쳐 제3f도와 같이 기록신호(CL)이 얻어지며, 출력버퍼회로(B)를 매개로 2진 부호 신호가 기억매체에 기록되게 된다.In the recording circuit of the present invention configured as described above, the operation when different kinds of goods are sold at the same time will be described with reference to the time chart shown in FIG. In addition, in the encoder circuit E, the priority of the latch circuits L _{1 to} L _n is (L ₁ ), (L _n ). Assuming that it is set in the order of (Ln), when two different products are sold simultaneously at the time t ₁ , the lead switches S ₁ and S ₂ are closed to sell as shown in FIGS. 3a and b. Signals V ₁ and V ₂ are generated. In response to the signals of the selling signals V ₁ and V ₂ , an output is generated in the latch circuits L ₁ and L ₂ as shown in 3c and d. The encoder circuit E first converts the output of the latch circuit L ₁ to a binary code signal in accordance with priority to generate an output as shown in FIG. 3E. In addition, since the signal "0000" is not used as the binary code signal in FIG. 3E, it is assumed that a binary code signal is always generated when it appears at the output in the encoder circuit E. FIG. The output of the encoder circuit E generates an output to the logic sum circuit OR, and the timing pulse generation circuit C is operated so that the write signal CL is shown as shown in FIG. 3f over the time t ₂ -t ₃ . ) Is obtained, and the binary code signal is recorded in the storage medium via the output buffer circuit (B).

기록신호(CL)의 소멸후의 시간(t₃)에 타이밍 펄스 발생회로(C)에서 제3g도와 같은 리셋트신호(Re)가 발생된다. 이 리셋트 신호(Re)는 복호기회로(D)에 인가된다. 복호기회로(D)는 부호기회로(E)의 2진 부호신호를 입력으로 받아서 리셋트 신호(Re)가 가해질 때 그 2진 부호신호에 대응하는 래치회로를 셋트시키는 출력(Re₁)-(Ren)을 발생하도록 구성되어 있기 때문에, 복호기회로(D)는 리셋트신호(Re)의 인가와 동시에 제3h도에 도시한 것과 같은 출력펄스(Re₁)을 발생시킨다. 이 출력펄스(Re₁)에 의해, 제3c도에 표시한 것과 같이 래치회로(L₁)이 리셋트됨 으로써, 제3e도에 도시된 바와 같이 부호기회로(E)에 있어서 판매신호(V₁)에 대응하여 형성되었던 2진 부호신호가 소멸한다.At the time t ₃ after the disappearance of the write signal CL, the reset signal Re as shown in Fig. 3g is generated in the timing pulse generating circuit C. This reset signal Re is applied to the decoder circuit D. The decoder circuit D receives the binary code signal of the encoder circuit E as an input and outputs Re ₁ for setting the latch circuit corresponding to the binary code signal when the reset signal Re is applied. Since it is configured to generate Ren, the decoder circuit D generates an output pulse Re _{1 as} shown in FIG. 3h at the same time as the reset signal Re is applied. By the output pulse Re ₁ , the latch circuit L ₁ is reset as shown in FIG. 3C, and as shown in FIG. 3E, the selling signal V in the encoder circuit E is shown. _The binary code signal formed corresponding to ₁ ) disappears.

래치회로(L₁)이 리셋트 됨으로써 다음 시간(t₄)에 래치회로(L₂)의 출력이 부호기회로(E)에 인가되고 대응하는 2진 부호 신호로 변환되어, 부호기회로(E)의 출력은 제3c도와 같이 시간(t₄)에 나타난다. 이에 따라 다시 전술한 바 처럼 제3f도에 표시되어 있듯이 시간 (t₅)-(t₆)에 걸쳐 기록신호(CL)이 나타나 기억소자의 기록이 이루어진다. 이 기록신호(CL)의 소멸후에는 제3g도에 표시된 바와 같이 리셋트 신호(Re)가 나타나 복호기회로(D)의 출력에서는 제3h도에 표시된 바와 같은 출력펄스(Re₂)가 발생된다. 그에 따라 제3d도에 도시한 바와 같이 시간(t₆)에 래치회로(L₂)가 리셋트되고 제3e도에 표시한 바와 같이 부호기회로(E)에서 판매신호(V₂)에 대응하여 형성되어 있던 2진 부호 신호가 소멸한다. 이때 또 다른 판매신호가 있으면 이 판매신에 대응하는 래치회로의 출력이 우선순위에 따라 부호기회로(E)에 인가되어 똑같은 동작으로 기록이 이루어진다. 다른 판매신호가 없으면 제3도에 도시한 바와 같이 기록회로는 동작하지 않는다.By the reset of the latch circuit L ₁ , at the next time t ₄ , the output of the latch circuit L ₂ is applied to the encoder circuit E and converted into a corresponding binary code signal, thereby encoding the encoder circuit E. ) Is shown at time t _{4 as} shown in FIG. 3C. As a result, as described above, as shown in FIG. 3F, the write signal CL appears over the time t ₅ and t ₆ , and the memory device is recorded. After the write signal CL is extinguished, a reset signal Re appears as shown in FIG. 3g, and an output pulse Re ₂ as shown in FIG. 3h is generated at the output of the decoder circuit D. As shown in FIG. Accordingly, as shown in FIG. 3d, the latch circuit L ₂ is reset at time t ₆ , and the encoder circuit E responds to the selling signal V ₂ as shown in FIG. 3e. The formed binary code signal disappears. At this time, if there is another selling signal, the output of the latch circuit corresponding to this selling scene is applied to the encoder circuit E according to the priority, and the recording is performed in the same operation. If there is no other selling signal, the recording circuit does not operate as shown in FIG.

또한 제3도에 표시한 시간도에 있어서 동작설명을 간략하게 하기 위하여 각 신호 펄스의 하강점과 상승점의 시간이 일치하는 것으로 도시했지만, 실제의 회로에 있어서 이들 시간은 반드시 일치하지 않으면 설계에 따라 다소의 지연시간이 있게끔 임의로 구성시킬 수가 있다.In addition, although the time of the falling point and the rising point of each signal pulse is shown to coincide with the time chart shown in FIG. 3 for simplicity, in the actual circuit, if these times do not necessarily coincide with the design, Therefore, it can be arbitrarily configured to have some delay time.

또한 본 발명에 의하여 기억매체의 기록작업이 진행중일때에 판매가 이루어져도 기록작업 종료후에 그 판매에 의한 2진 부호신호의 기록작업이 실시될 수 있음은 물론이다.Further, according to the present invention, even if a sale is made while the recording operation of the storage medium is in progress, the recording operation of the binary code signal by the sale can be performed after the completion of the recording operation.

이상과 같이 본 발명에 의하면, 부호기의 입력에 우선순위를 부여하고 복호기를 사용하여 기억매체에 기록된 입력을 순차적으로 리셋트해 가는 간단한 구성에 의하여 동시에 판매된 이종상품을 정확하게 구별하여 기억매체에 기록 작업을 할 수가 있으며, 자동판매 설치의 신뢰성을 높일 수가 있다.As described above, according to the present invention, the heterogeneous products sold at the same time are accurately distinguished from each other by a simple configuration that gives priority to the input of the encoder and sequentially resets the input recorded in the storage medium by using the decoder. Recording can be performed, and the reliability of the auto sales installation can be improved.

Claims

The latch circuits (L ₁ )-(Ln) connected to each lead switch (S ₁ )-(Sn) are connected to the input of the encoder circuit (A), and the output of the encoder circuit (A) is an output buffer circuit (B). Is connected to the storage medium, and is simultaneously connected to the timing pulse generating circuit (C) via the logic sum circuit (OR), and the reset signal (Re) output line of the timing pulse generating circuit (C) is connected to each latch circuit. (L ₁₎ - is connected to (Ln) in a well-known circuit consisting of a latch circuit (L ₁₎ - is the output of the (Ln) is connected to a priority circuit included in the input side to a code opportunity (E) and The output of the encoder circuit E is connected to the output buffer circuit B and the decoder circuit D. At the same time, the output of the encoder circuit E is connected to the timing pulse generator circuit C via the logic sum circuit OR. The reset signal Re output line of the generation circuit C is connected to the decoder circuit D. The output line of each reset signal Re ₁ -Ren of the decoder circuit D is connected. The recording circuit is connected to the latch circuits (L ₁ ) to (Ln).