KR820001967Y1 - 텔레비젼 수상기 채널 번호 및 시각표시 장치 - Google Patents

Abstract

내용 없음.

Description

텔레비젼 수상기 채널 번호 및 시각표시 장치

제1도는 본 고안의 블록 다이어 그램(block diagrama).

제2도는 본 고안의 회로도.

본 고안은 T.V 수상기의 채널 절환시나 현재의 수신 채널번호를 알려고 할 경우에 시간을 나타내는 디지탈(digital) 표시판에 일정시간동안 채널번호를 표시한 후 자동 절환되어 다시 시간을 표시하도록 한 T.V수상기 채널번호 및 시각표시 장치에 관한 것이다.

종래에는 T.V 수상기의 수신 채널 번호를 표시하기 위해서 채널주변 장식판 등에 인쇄를 하거나, 채널을 프리세트(Preset)한 후 채널번호 탭을 붙이는 방식이 있었으나 이러한 방식은 모두 채널번호를 읽기가 불편하고 채널탭을 붙이는 등의 번거로움이 있었다.

또한 시각표시를 위해서 별도의 표시판을 설치하므로서 채널 번호와 혼동을 일으키는 복잡함이 있었다.

본 고안은 이러한 점을 감안하여 방송 채널의 동조 방식을 주파수 합성방식(Frequency Synt-hesiser System)으로 하여, 채널을 절환하거나, 채널번호 호울 버튼(button)을 누르면 프로그래머블 디바이더(Programmable devider)에 의하여 채널번호를 2진화 10진수(BCD)로 변환시키고 이를 데코더 드라이버(decoder driver)에 의하여 다시 10진수로 변환하여 디지탈 표시판(7-Segment)에 표시되도록 하고 일정시간이 되면 타이머 구동부에 의하여 자동으로 절환되어 현재 시각을 표시하도록 안출한 것으로, 이를 첨부한 도면에 의하여 상세히 설명하면 다음과 같다.

제1도의 블록 다이어 그램에서 채널 키 데코더(1)에 프로그래머블 디바이더(3)와 데코더 드라이버(4)를 통하여 디지탈 표시판(5)의 표시부(S₃,S₄)를 연결시키고, 또한 타이머 드라이버(2)를 통하여 각각 클럭발생기(6)와 데코더 드라이버(4)에 연결시킨다.

이를 제2도에 의하여 상세히 설명하면 전원 트랜스(T)의 2차측을 저항(R₁₂) 및 콘덴서(C₄)를 통하여 클럭 발생기(6)의 단자(35)에 연결하고, 직류 전원 안정회로(8)에 프로그래머블 디바이더(3)의 단자(12,13,14,18,21)를 연결하며, 동시에 클럭발생기(6)의 단자(28)와 시각 조정보튼(B₁,B₂), 구동회로(9) 디지탈 표시부(5) 및 타이머 드라이버(2)의 저항(R₅), 트랜지스터(Q₂)를 연결시킨다.

채널 키 데코더(1)에 인버터(7)를 통하여 프로그래머블 디바이더(3)의 단자(22-25)를 연결하고, 펄스 재생회로(P)의 출력(A)에 인버터(I₃)를 통하여 단자(26)를 연결하며, 상기 접속점(A)에 콘덴서(C₁)를 연결시키고, 인버터(I₁) 및 (I₂) 사이에 콘덴서(C₁), 저항(R₁) 및 콘덴서(C₂), 저항(R₂)을 연결시키고 인버터(I₁)의 출력에 저항(R₃)을 통하여 트랜지스터(Q₁)를 연결시키어 그 콜렉터측(C)에 콘덴서(C₃) 저항(R₄,R₅) 및 클럭 발생기(6)의 블랭킹 단자(37)를 연결시키며,

트랜지스터(Q₂)의 콜렉터에 저항(R₆,R₇) 및 다이오드(D₁)를 통하여 데코더 드라이버(4)의 전원단자(13)를 연결시킨다.

프로그래머블 다바이더(3)의 단자(1-5) 및 (6-9)와 데코더 드라이버(4)의 단자(1-5) 및 (21-24)를 각각 접속하고 클럭 발생기(6)의 단자(2) 및 (3-9)를 디지탈 표시부(5)의 10자리 및 1자리의 시간표시 세그먼트(S₁) 및 (S₂)에 연결하고, 클럭 발생기(6)의 단자(10-15) 및 데코더 드라이버(4)의 단자(6-12)를 10자리의 분표시 세그멘트(S₃)에 연결시키되, 클럭발생기(6)의 단자(12)와 상기 7-세그멘트(S₃)의 세그멘트(a,d) 사이에 트랜지스터(Q₃,Q₄), 저항(R₈) 및 다이오드(D₂,D₃)를 연결시키어 구동회로(9)를 구성시키고, 클럭 발생기(6)의 단자(16-22) 및 데코더드라이버(4)의 단자(13-20)를 1자리의 분표시 세그멘트(S₄)에 연결시킨다.

미설명부호 AC는 교류 전원이고, a,b,c,d,e,f,g는 세그멘트(S₁,S₂,S₃,S₄)의 단자들이다.

이와같이 구성된 본 고안의 작용효과를 설명하면 다음과 같다.

전원(AC)이 투입(ON)되면 클럭 발생기(6)에 의하여 디지탈 표시판(5)에 현재의 시간이 표시되며 채널 절환시나 채널번호 호출시에는 채널 키 데코더(1)의 명령 유효 신호에 의하여 채널 번호가 4비트(bit)의 2진수로 변환되어 프로그래머블 디바이더(3)에 입력되고 여기서 2진화 10진수(BCD)로 다시 변환되며 데코더 드라이버(4)에서 해독(decoding)되어 디지탈 표시판(5)의 분표시 세그멘트(S₃,S₄)에 가해지며 동시에 채널 키 데코더(1)의 명령 유효 신호로 타이머 드라이버(2)는 클럭 발생기(6)의 동작을 중지시키고, 데코더 드라이버(4)를 동작시키어 디지탈 표시판(5)에 채널 번호가 표시되며 일정시간이 지나면 타이머 드라이버(2)의 제어에 의하여 데코더 드라이버(4)는 동작을 중지하고 클럭 발생기(6)를 동작시키어 계속 시간을 표시하며 이를 제2도에 의하여 상세히 설명하면 전원(AC)이 투입(ON)되면 트랜스(T)의 2차측과 연결된 저항(R₁₂), 콘덴서(C₄)의 필터(Filter) 회로로 60Hz 신호가 취출되고 이 신호가 클럭 발생기(6)의 단자(35)에 공급되어 내부의 쉬미트 트리거(Schmitt trigger) 회로를 거쳐 계수(Count)장치를 제어시킨다.

이와같은 상태에서 직류전원 안정회로(8)의 직류 전원이 저항(R₁₁)을 통하여 디지탈 표시판(5)에 공급되며 클럭 발생기(6)의 전원단자(28)와, 저항(R₄,R₅)을 통하여 블랭킹 단자(37)에 공급되므로 클럭발생기(6)의 단자(2-22)를 통하여 신호가 출력되어 디지탈 표시판(5)에 시간이 표시된다.

그러나 채널 절환시나 수신 채널 호출시에는, 채널 키 데코더(1)에서 대응하는 채널 번호를 인버터(7)를 통하여 4비트의 2진수로 프로그래머블 디바이더(3)의 단자(22-26)에 전달하며 동시에 펄스 재생회로(P)가 출력(A)에 펄스 신호가 나와서 인버터(I₂)를 통하여 프로그래머블 디바이더(3)에 명령유효 신호가 가해지며 이 신호에 의하여 프로그래머블 디바이더(3)는 2진수의 채널 번호를 단자(2-9)를 통하여 2진화 10진수로 변환시켜 데코더 드라이버(4)의 단자(2-5) 및 (21-24)에 전달한다.

또한 펄스 재생회로(P)의 펄스 신호는 (A)점에서 하이레벨이고, 콘덴서(C₁)를 통한 (B)점에서 로우레벨이 되어, 인버터(I₁)의 출력은 하이레벨이 되며, 이로인하여 트랜지스터(Q₁)가 도통된다.

트랜지스터(Q₁)의 도통으로 접속점(C)의 전위는 OV로 떨어져 클럭 발생기(6)의 블랭킹 단자(37)에 로우신호가 가해지므로 클럭 발생기(6)는 동작을 중지하게 되며 직류 전원 안정회로(8)의 직류 전원이 저항(R₄) 및 (R₅)에 의하여 분압되어 트랜지스터(Q₂)에 바이어스 전압을 공급하여 트랜지스터(Q₂)를 도통시킨다.

따라서 트랜지스터(Q₂)를 통하여 전류가 흐르게 되며 이로 인하여 저항(R₇), 다이오드(D₁)을 통하여 다이오드(D₁)의 정격 전압 정도의 직류 전압이 데코더 드라이버의 전원 단자(13)에 공급된다.

이렇게 되면 데코더 드라이버(4)는 프로그래머블 디바이더(3)로부터 입력된 2진화 10진수의 채널 번호를 해독(decoding)하여 출력단자(6-12) 및 (14-20)을 통하여 디지탈 표시판(5)에 채널번호가 표시되도록 한다.

이러한 상태에서 인버터(I₁)의 출력은 하이레벨을 유지하고 있으며, 콘덴서(C₂) 및 저항에 의하여 T₂=0.68 R₂C₂로 결정되는 시간(T₂) 동안 지연된 후 콘덴서(C₂)에 의하여 인버터(I₂)에 로우레벨이 입력되어 인버터(I₂)의 출력은 하이레벨로 되고, 다시 T₁=0.68 R₁C₁으로 결정되는 시간(T₁) 동안 지연된 후 인버터(I₁)에 입력되어 인버터(I₁)의 출력을 로우 레벨로 변환시킨다. 즉 채널 키 데코더(1)에 의하여 펄스 재생회로(P)에서 명령 유효 신호의 펄스가 가해지면 인버터(I₁)의 출력이 하이레벨로 되어 트랜지스터(Q₁)를 도통시키므로 클럭 발생기(6)는 블랭킹 전압이 로우 레벨로 되어 동작을 중지하고 데코더 드라이버(4)에 전원이 공급되어 데코더 드라이버(4)가 동작하다가 T=T₁+T₂만큼의 시간이 지연된 후 인버터(I₁)의 출력이 로우레벨로 바뀌면 트랜지스터(Q₁)가 오프되고, 이로 인하여 클럭 발생기(6)의 블랭킹 단자(37)에 하이 신호가 가해져서 클럭 발생기(6)가 동작하게 되고, 트랜지스터(Q₂)가 오프되어 데코더 드라이버(4)의 전원 단자(13)에 전원 공급이 중단되므로 디지탈 표시판(5)에는 현재의 시간이 표시되는 것이다.

그리고 시간을 표시하는 경우에는 디지탈 표시판(5)의 시간 표시 세그멘트(S₁,S₂)에 클럭발생기(6)의 단자(2-9)를 연결하여 표시하고, 1자리의 분표시 세그멘트(S₄)에 단자(16-22)를 연결하여 표시하고, 10자리의 분표시 세그멘트(S₃)에는 단자(10-15)를 연결시키되, 숫자 1내지 5를 표시할때에 7-세그멘트(S₃)의 각 세그멘트(a-g) 중에서 세그멘트(a) 및 (d)는 항상 동시에 점등, 소등되어야 하므로, 단자(12)와 7-세그멘트(S₃)의 세그멘트(a,d) 사이에 구성시킨 구동회로(9)에 의하여 다음과 같이 동작시킨다.

단자(12)가 하이 레벨이면 트랜지스터(Q₃) 및 (Q₄)가 오프되어 다이오드(D₂) 및 (D₃)가 도통되지 못하므로 세그멘트(a) 및 (d)의 전위는 하이레벨로 유지되고 단자(12)가 로우레벨이면 트랜지스터(Q₂) 및 (Q₄)가 도통되어 다이어드(D₂) 및 (D₃)가 도통되므로, 세그멘트(a) 및 (d)의 전위는 로우레벨로 된다.

즉, 단자(12)의 제어신호에 의하여 세그멘트(a) 및 (d)가 동시에 제어된다.

이와같이 본 고안은 한개의 디지탈 표시판에 평상시에는 시간이 표시되도록 하다가 채널 절환시나 채널 호출시에는 일정시간 동안 채널 번호가 표시되도록 하고, 그 이후에는 다시 시간을 표시하도록 하므로서 종래와 같은 번거러움을 없애고 채널번호와 시간을 혼동하지 않고, 용이하게 읽을 수 있는 효과가 있는 것이다.

Claims (1)

1. 도시한 바와 같이 텔레비젼 수상기 채널번호 및 시각 표시 장치에 있어서, 펄스 재생회로(P)에 연결시킨 공지의 타이머(TM)의 인버터(I₁)는 트랜지스터(Q₁)에 연결하고, 그 콜렉터(C)는 콘덴서(C₃), 저항(R₄,R₅)을 통하여 트랜지스터(Q₂)에 연결시키고, 접속점(C)은 공지의 클럭 발생기(6)의 블랭킹 단자(37)에 연결시키며, 트랜지스터(Q₂)의 콜렉터는 저항(R₆,R₇) 및 다이오드(D₁)를 통하여 데코더드라이버(4)의 전원단자(13)에 연결하여 채널번호 표시와 시각표시를 자동으로 점화하는 타이머 드라이버(2)를 구성시키고, 공지의 클럭 발생기(6)의 단자(12)는 트랜지스터(Q₃,Q₄)에 연결하고, 트랜지스터(Q₄)의 콜렉터는 다이오드(D₂,D₃)를 통하여 10자리의 분(分)을 표시하는 7-세그멘트(S₃)의 세그멘트(a,d)에 연결하여 구동회로(9)를 구성시킴을 특징으로 하는 텔레비젼 수상기 채널 번호 및 시각표시장치.