KR820000982Y1

KR820000982Y1 - Pulse width modulated signal amplifier

Info

Publication number: KR820000982Y1
Application number: KR2019820001534U
Authority: KR
Inventors: 다다오 스즈끼; 다께시 후까미
Original assignee: 쏘니 가부시기 가이샤; 이와마 가즈오
Priority date: 1982-03-02
Filing date: 1982-03-02
Publication date: 1982-05-12

Abstract

내용 없음.No content.

Description

Pulse Width Modulation Amplifier

제1도는 종래의 펄스폭 변조증폭회로의 일례를 나타낸 블록선도.1 is a block diagram showing an example of a conventional pulse width modulation amplifier circuit.

제2도는 파형도.2 is a waveform diagram.

제3도는 본원 고안의 일실시예를 나타낸 블록선도.Figure 3 is a block diagram showing an embodiment of the present invention.

제4도 및 제5도는 제3도의 구체회로를 나타낸 회로도.4 and 5 are circuit diagrams showing the concrete circuit of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 저주파신호입력단자 5' : 평형형적분기1: Low frequency signal input terminal 5 ': Balanced integrator

6 : 구형파 신호발생기 8 : 고이득증폭기6: square wave signal generator 8: high gain amplifier

9 : 펄스출력증폭기 11 : 저역통과 여파기9: pulse output amplifier 11: low pass filter

12 : 저주파신호 출력단자 13 : 부귀환용 저항기12: low frequency signal output terminal 13: negative feedback resistor

14 : 임피이던스회로 15 : 버퍼14: Impedance circuit 15: Buffer

본 원고안은 음성신호등의 저주파신호를 일단 피(被)펄스폭 변조신호로 변환해서 이것을 증폭하고, 다시 원래의 저주파신호로 복조하도록 한 펄스폭 변조증폭회로에 관한 것이다.This manuscript relates to a pulse width modulation amplifier circuit which converts a low frequency signal such as an audio signal into a pulse width modulated signal, amplifies it, and demodulates the original low frequency signal.

먼저 제1도에 의거하여 종래의 펄스폭 변조증폭회로의 일례를 설명한다.First, an example of a conventional pulse width modulation amplifier circuit will be described based on FIG.

제1도에 있어서 (1)은 음성신호등의 저파수 신호가 공급되는 입력단자이다. 이 입력단자(1)로 부터의 저주파신호는 인버어터(반전증폭회로)(2)에 공급되어서 위상반전된 후, 버퍼(임피이던스 변환회로)(3)에공급되며, 저항값 R₁의 저항기(4)를 통해서 적분기(積分器)(8)에 공급된다. 적분기(8)의 출력은 고이득(高利得) 증폭기(9)에 공급되며, 그출력이 펄스출력 증폭기(10)에 공급되고, 그 출력이 저역통과 여파기(12)에 공급된다. 또, 펄스출력 증폭기(10)의 출력의 일부는 저항값 R₃의 부귀환용(負歸還用) 저항기(11)를 통해서 적분기(8)의 입력측에 공급된다. 또, (5)은 구형파신호발생기로서, 이는 듀티(duty) 50%의 구형파 신호를 발생하고, 그 신호가 버터(6) 및 저항값 R₂의 저항기(7)를 통해서 적분기(8)의 입력단자에 공급된다. 그리고, 저역통과 여파기(12)에서 입력단자(1)에 공급된 저주파신호의 증폭된 저주파신호가 출력단자(13)에 얻어진다.In Fig. 1, reference numeral 1 denotes an input terminal to which a low frequency signal such as an audio signal is supplied. The low frequency signal from this input terminal 1 is supplied to the inverter (inverting amplifier circuit) 2, phase inverted, and then supplied to the buffer (impedance conversion circuit) 3, and provided with a resistor having a resistance value R ₁ ( 4) is supplied to the integrator (8). The output of the integrator 8 is supplied to the high gain amplifier 9, the output of which is supplied to the pulse output amplifier 10, and the output of which is supplied to the low pass filter 12. A part of the output of the pulse output amplifier 10 is supplied to the input side of the integrator 8 through the negative feedback resistor 11 having the resistance value R ₃ . (5) is a square wave signal generator, which generates a square wave signal having a duty of 50%, and the signal is inputted through the butter 6 and the resistor 7 of the resistance value R ₂ to the input of the integrator 8; Supplied to the terminal. Then, an amplified low frequency signal of the low frequency signal supplied from the low pass filter 12 to the input terminal 1 is obtained at the output terminal 13.

다음에 이 제1도의 펄스폭 변조증폭회로의 동작을 제2도의 파형도에 의거해서 설명한다. 입력신호가 없을 때 구형파(矩形波) 신호발생기(5)에서 진폭이 E_C의 듀티 50%의 구형파신호가 발생하고, 이것에 의해 적분기(8)의 입력측에는 제2도a에 나타낸 것처럼, 진폭이의 전류가 흐른다. 또, 펄스출력증폭기(10)의 출력측에 진폭이 E_O인 구형파전압이 얻어지며, 이것에 의해 적분기(8)의 입력측에는 진폭이인 전류가 흐른다. 그리고 적분기(8)의 입력측에서 이들 전류가 가산되어서 제2도 c에 나타낸바와 같은 합의 전류가 적분기(8)에 공급되며, 그리고 이것의 합인 전류가 극성(極性) 반전되어서 적분되어, 제2도 d에 나타낸 바와 같은 적분출력가 얻어지며, 이것에 의거하여 펄스출력증폭기(10)의 출력축에는 제2도 e에 나타낸 바와 같은 증폭된 피펄스폭 변조신호가 얻어진다. 그리고 이것이 저주파여파기(12)에 공급됨으로써 출력단자(13)에 원래의 저주파신호의 증폭된 것이 얻어진다. 이 경우, 저주파신호의 레벨의 변화에 따라서 제2도 e의 피펄스폭변조신호의 펄스폭의 파선과 같이 변화하여도, 구형파신호 발생회로(5)로 부터의 제2도 a에 나타낸 구형파전류의 상승시점은 항상 일치하며, 제2도 e의 구형파신호의 하강의 부분만이 저주파신호의 레벨에 응해서 변화한다.Next, the operation of the pulse width modulation amplifier circuit of FIG. 1 will be described based on the waveform diagram of FIG. When there is no input signal, the square wave signal generator 5 generates a square wave signal having a duty of 50% of E _C , and thus the amplitude on the input side of the integrator 8 as shown in FIG. this Current of Flows. In addition, a square wave voltage having an amplitude of E _O is obtained at the output side of the pulse output amplifier 10, whereby the amplitude at the input side of the integrator 8 is obtained. Phosphorus current Flows. And these currents are added at the input side of the integrator 8 so that the sum of the currents as shown in FIG. Is supplied to the integrator 8, and the sum of the currents thereof is polarized inverted and integrated, and the integrated output as shown in FIG. Is obtained, and an amplified pulse width modulated signal as shown in Fig. 2E is obtained on the output shaft of the pulse output amplifier 10 based on this. Then, this is supplied to the low frequency filter 12 to obtain an amplified signal of the original low frequency signal at the output terminal 13. In this case, the square wave current shown in FIG. 2 a from the square wave signal generation circuit 5 is changed from the square wave signal generation circuit 5 even if the pulse width of the pulse width modulated signal of FIG. 2 e changes in accordance with the change of the level of the low frequency signal. The rising point of always coincides, and only the falling portion of the square wave signal in FIG. 2 e changes in response to the level of the low frequency signal.

그리고, 이 제1도의 회로의 이득은으로 되며, 또 로크조건은로 된다.And the gain of this circuit of FIG. The lock condition is It becomes

이 제1도의 펄스폭 변조증폭회로는 피펄스폭 변조신호의 반복 주파수를 일정하게 할 수 있는 동시에, 저주파여파기(12)의 전단(前段)에서 적분기(8)에 부귀환을 걸도록 하고 있으므로, 충분한 부귀환을 거는것이 가능하며, 이 때문에 변조 찌그러짐을(歪率)을 충분히 작게할 수 있다고 하는 특징을 갖는다.Since the pulse width modulation amplifier circuit of FIG. 1 can make the repetition frequency of the pulse width modulation signal constant, and also makes negative feedback to the integrator 8 at the front end of the low frequency filter 12, It is possible to apply sufficient negative feedback, which makes it possible to make the modulation distortion sufficiently small.

그 반면, 이 제1도의 펄스폭 변조증폭회로는, 적분기(8)에 공급하는 저주파신호와, 출력단자(13)에서 얻어지는 증폭된 저주파신호와는 그 위상이 서로 반대로 되기 때문에, 상술한 바와 같이 입력저주파신호를 인버어터(2)를 통해서 공급하지 않으면 안된다고 하는 결점이 있다. 또, 적분기(8)에 대한 입력임피이던스가 저항기(4)의 저항값 R₁으로 낮은 것으로 되기 때문에 임피이던스 변환용의 버퍼(3)를 필요로 한다.On the other hand, in the pulse width modulation amplifier circuit of FIG. 1, the phases of the low frequency signal supplied to the integrator 8 and the amplified low frequency signal obtained from the output terminal 13 are opposite to each other. There is a drawback that the input low frequency signal must be supplied through the inverter 2. In addition, since the input impedance to the integrator 8 becomes low at the resistance value R ₁ of the resistor 4, the buffer 3 for impedance conversion is required.

이러한 점을 감안하여, 본원 고안은 피펄스폭변조신호의 반복 주파수가 일정하며 변조 찌그러짐을을 충분히 작게 할 수 있는 동시에, 인버어터를 사용하지 않고 전체로서 동상(同相) 증폭회로를 구성할 수 있는 펄스폭 피변조증폭회로를 제안코자 하는 것이다.In view of this point, the present invention can make the repetition frequency of the pulse width modulated signal constant and can sufficiently reduce the modulation distortion, and can configure the in-phase amplifier circuit as a whole without using an inverter. It is to propose a pulse width modulated amplification circuit.

다음에 제3도∼제5도에 의거하여 본원 고안을 그 일실시예에 의거해서 상세히 설명한다. 제3도는 그 실시예인 블록선도이며, 제4도 및 제3도는 그 각 블록의 구체구성(具體橫成)을 나타낸 회로도로서, 제3도와 제4도 및 제5도에는 대응하는 부분에 동일부호를 불여서 나타내고 있다. (1)은 음성신호 등의 저주파신호가 공급되는 입력단자이다.(5')는 평형형(平衡形) 적분기로서, 본예에서는 미러적분기이다. 제4도에 이적분기(5')의 구체회로가 표시되어 있으나, Q₁₀∼Q₁₆은 모두가 트랜지스터이며, 그중 Q₁₀, Q₁₁, Q₁₄, Q₁₅및 Q₁₆은 각기 바이포울러 트랜지스터, Q₁₂및 Q₁₃은 각기 접합형 전계효과 트랜지스터이다. 고리고, 입력단자(1)에 저주파신호가 공급되며, 이것이 적당히 전압분할되어서 전계효과 트랜지스터 Q₁₂의 게이트에 공급되며, 이 트랜지스터 Q₁₂의 드레인으로부터의 출력이 트랜지스터 Q₁₅의 베이스에 공급되어, 트랜지스터Q₁₅의 콜렉터로부터의 출력이 콘덴서를 통해서 전계효과 트랜지스터 Q₁₃의 게이트에 공급되도록 되어 있다그리고, +B₁및 -B₁은 직류전원을 나타내며 t₁및 t₂는 각기 제5도의 단자 t₁', t₂'에 접속되는 단자를나타낸다.Next, the present invention will be described in detail with reference to FIGS. 3 to 5 based on one embodiment. FIG. 3 is a block diagram showing an embodiment thereof, and FIGS. 4 and 3 are circuit diagrams showing the concrete structure of each block, and the same reference numerals are used for the parts corresponding to those of FIG. 3, FIG. It shows by blowing. (1) is an input terminal supplied with a low frequency signal such as an audio signal. (5 ') is a balanced integrator, which is a mirror integrator in this example. Although FIG. 4 shows a concrete circuit of the transfer branch 5 ', Q _{10 to} Q ₁₆ are all transistors, and Q ₁₀ , Q ₁₁ , Q ₁₄ , Q ₁₅ and Q ₁₆ are bipolar transistors, respectively. , Q ₁₂ and Q ₁₃ are each a junction field effect transistor. The low frequency signal is supplied to the input terminal 1, which is appropriately voltage-divided and supplied to the gate of the field effect transistor Q ₁₂ , and the output from the drain of this transistor Q ₁₂ is supplied to the base of the transistor Q ₁₅ , The output from the collector of transistor Q ₁₅ is supplied to the gate of the field effect transistor Q ₁₃ through a capacitor, where + B ₁ and -B ₁ represent the DC power supply and t ₁ and t ₂ are the terminals t in FIG. Indicates terminals connected to ₁ ', t ₂ '.

(8)은 평형형 적분기(5')의 출력이 공급되는 고이득증폭기로서, 이것은 제5도에 나타낸 바와 같이, IC회로로 구성되며, 이것에는 정 및 부의 전원+B₁및 -B₁이 접속되어 있다.(8) is a high gain amplifier to which the output of the balanced integrator 5 'is supplied, which is composed of IC circuits, as shown in FIG. 5, which includes positive and negative power supplies + B ₁ and -B ₁ . Connected.

(9)는 고이득증폭기(8)의 출력이 공급되는 펄스출력증폭기로서, 제5도에 그 구체회로가 표시되어 있다. Q₁₇∼Q₂₂는 트랜지스터로서, 그중 Q₁₇및 Q₁₈은 바이포울러 트랜지스터, Q₁₀∼Q₂₂는 각기 접합형 전제효과 트랜지스터이다. 또 +B₂, -B₂및 +B₃, -B₃는 각기 직류전원으로서 직류전된 ±B₁, ±B₂는 직류전원±B₂의 전압(절대값)이 제일 높으며, 그 다음에 ±B₃가 높고, ±B₃가 높고, ±B₁이 제일 낮다. 이 펄스출력증폭기(9)는 푸시풀 증폭회로 구성이다.(9) is a pulse output amplifier to which the output of the high gain amplifier 8 is supplied, the concrete circuit of which is shown in FIG. Q _{17 to} Q ₂₂ are transistors, Q ₁₇ and Q ₁₈ are bipolar transistors, and Q _{10 to} Q ₂₂ are junction type pre-effect transistors, respectively. Also, + B ₂ , -B ₂ , + B ₃ , and -B ₃ are DC power sources, respectively, ± B ₁ and ± B _{2, which} are DC-powered, have the highest voltage (absolute value) of DC power source ± B ₂ ± B ₃ is high, ± B ₃ is high and ± B ₁ is the lowest. This pulse output amplifier 9 has a push-pull amplification circuit configuration.

(11)은 펄스출력증폭기(9)의 출력이 공급되는 저역통과여파기이다. 이것의 구체회로는 제5도에 나타낸 바와 같이 코일(11a) 및 콘덴서(11b)로 구성되어 있으며, 그 출력측이 증폭된 저주파신호의 얻어지는 출력단자(12)에 접속되어 있다.Denoted at 11 is a low pass filter to which the output of the pulse output amplifier 9 is supplied. This concrete circuit is composed of a coil 11a and a capacitor 11b, as shown in FIG. 5, and its output side is connected to an output terminal 12 for obtaining an amplified low frequency signal.

(6)은 구형파 신호발생기로서, 그 구체회로는 제4도에 표시되어 있다. Q₁∼Q₄는 바이포울러 트랜지스터 Q₅는 접합형 전계효과 트랜지스터이며, 트랜지스터 Q₁은 정현파(正弦波)신호가 얻어지는 발진기의 발진능동소자이다. 또, 트랜지스터 Q₂및 Q₃등에 의해 구성되는 회로는, 상술한 정현파 발진기로부터의 정현파를 구형파신호로 파형정형(波形整形)하는 회로이다. 트랜지스터 Q₄는 이 구형파신호를 증폭 하는 증폭용트랜지스터이다. 또, 트랜지스터 Q₅는 그 트랜지스터 Q₄의 부하(負荷)로 된다.Reference numeral 6 denotes a square wave signal generator, the concrete circuit of which is shown in FIG. Q _{1 to} Q ₄ are bi-fowler transistors Q ₅ are junction type field effect transistors, and transistor Q ₁ is an oscillating active element of an oscillator from which a sine wave signal is obtained. The circuit constituted by the transistors Q ₂ , Q _3, and the like is a circuit for shaping the sine wave from the sine wave oscillator described above with a square wave signal. Transistor Q ₄ is an amplifying transistor that amplifies this square wave signal. In addition, the transistor Q ₅ becomes a load of the transistor Q ₄ .

(15)는 이 구형파신호 발생기로부터의 구형파신호가 공급되는 버퍼(임피이던스를 큰것에서 작은 것으로 변환하는 임피이던스 변환회로)이다. Q₆는 바이포울러 트랜지스터로서, 이들은 푸시풀 동작을 행하도록 접속된 에미터 포로워회로이다. 그리고 구형파신호 발생기(6)로 부터의 출력결합콘덴서(17)를 통해서 이버퍼(15)의 입력측에 접속된다. 또, 트랜지스터 Q₆, Q₇의 각 베이스는 저항기(18)를 통해서 접지되며, 트랜지스터 Q₈및 Q₉의 베이스도 저항기(20)를 통해서 접지되어 있다.Numeral 15 denotes a buffer (impedance conversion circuit for converting impedance from large to small) to which the square wave signal from this square wave signal generator is supplied. Q ₆ is a bifowler transistor, which is an emitter follower circuit connected to perform a push-pull operation. Then, it is connected to the input side of the buffer 15 through the output coupling capacitor 17 from the square wave signal generator 6. The bases of the transistors Q ₆ and Q ₇ are grounded through the resistor 18, and the bases of the transistors Q ₈ and Q ₉ are also grounded through the resistor 20.

그리고 입력단자(1)로부터의 저주파신호가 평형형 적분기(5')의 비반전(非反轉) 입력단자 즉 전계효과트랜지스터 Q₁₂의 게이트에 공급되는 동시에, 펄스출력증폭기(9)의 출력의 일부가 저항값이 R₄인 부귀환용 저항기(13)를 통해서 평형형적분기(5')의 반전입력단자, 즉 전계효과 트랜지스터 Q₁₃의 게이트에 공급된다. 또한 구형파신호 발생기(6)로 부터의 구형파신호가 임피이던스 변환용 버퍼(15) 및 저항값 R₅의 저항기(16)의 직렬회로로 이루어진 임피이던스회로(14)를 통해서 임피이던스가 큰것에서 작은 것으로 임피이던스 변환되어서 평형형 적분기(5')의 반전입력단자, 즉 전계효과 트랜지스터 Q₁₃의 게이트에 공급된다.The low frequency signal from the input terminal 1 is supplied to the non-inverting input terminal of the balanced integrator 5 ', i.e., the gate of the field effect transistor Q ₁₂ , and at the same time the output of the output of the pulse output amplifier 9 part is supplied to the gate of the inverting input terminal, that is, the field effect transistor Q ₁₃ of the balanced integrator (5 ') through the wealth hwanyong resistor 13 and the resistance value R _4. In addition, the impedance conversion from the square wave signal generator 6 to the impedance is large to small through the impedance circuit 14 composed of a series circuit of the impedance conversion buffer 15 and the resistor 16 having the resistance value R ₅ . be supplied to the gate of the inverting input terminal, that is, the field effect transistor Q ₁₃ of the balanced integrator (5 ').

그리고, 이 펄스폭 변조증폭회로의 이득은이며, 로크조건은이다. 이 경우, E_O는 펄스출력증폭기(9)의 출력측에 얻어지는 구형파전압의 진폭이며, E_C는 버퍼(15)의 출력측에 얻어지는 구형파전압의 진폭이다.The gain of this pulse width modulation amplifier circuit is The lock condition is to be. In this case, E _O is the amplitude of the square wave voltage obtained on the output side of the pulse output amplifier 9, and E _C is the amplitude of the square wave voltage obtained on the output side of the buffer 15.

또한, 본 실시예에서는 구형파신호발생기(6) 및 버퍼(15)를 2채널 또는 4채널의 스테레오 재생장치에 사용할 경우에는, 그 각 채널에 공통의 것으로해서 사용할 수 있다.In addition, in the present embodiment, when the square wave signal generator 6 and the buffer 15 are used in a two- or four-channel stereo reproduction apparatus, the square wave signal generator 6 and the buffer 15 can be used as those common to the respective channels.

또한, 이 제3도∼제5도의 펄스폭 변조증폭회로의 동작은 대충 제1도의 종래의 펄스폭 변조증폭회로와 같은 것이므로 그 동작의 설명은 생략한다.Since the operation of the pulse width modulation amplifier circuits of FIGS. 3 to 5 is roughly the same as the conventional pulse width modulation amplifier circuit of FIG. 1, description of the operation is omitted.

본 원 고안 펄스폭 변조증폭회로에 의하면, 제1도의 경우와 같이 피펄스폭 변조신호의 반복주파수가 일정하게 될 수 있는 동시에, 저역통과 여파기의 전단(前段)에서 적분기에 부귀환을 걸고 있으므로, 그 부귀환을 충분히 걸수가 있으며, 이것에 의해 변조 찌그러짐율을 충분히 작게 할 수 있음은 물론이거니와 그것에 더해서 적분기로서 평형형 적분기를 사용했으므로, 인버어터를 사용치 않고 출력저주파신호를 같은 상(同相)으로 해서 펄스폭변조증폭회로를 동상 증폭회로로서 구성할 수 있다.According to the original pulse width modulation amplifier circuit, the repetition frequency of the pulse width modulation signal can be constant as in the case of FIG. 1, and the negative feedback is applied to the integrator at the front end of the low pass filter. It is possible to apply the negative feedback sufficiently, thereby making the modulation distortion ratio small enough, and in addition to this, a balanced integrator is used as the integrator, so that the output low frequency signal is output without using an inverter. In this way, the pulse width modulation amplifier circuit can be configured as an in-phase amplifier circuit.

또한 2채널, 4채널 등의 스테레오 재생장치에 본원 고안을 적용할 경우는 하나의 구형파신호발생기를 각 채널에 공용할 수 있다.In addition, when the present invention is applied to a stereo reproducing apparatus such as two channels or four channels, one square wave signal generator may be shared to each channel.

또, 임피이던스 변환용의 버퍼(15)에 있어서, 그 입력측의 P₁점의 임피이던스는 직류적으로는 저항기(18) 및 (20)을 각기 10KΩ 정도로 함으로써, 직류적으로는 10KΩ, 교류적으로는 수백 Ω정도로 할 수 있으며, 또 출력측의 점 P₂의 임피이던스는 직류적으로도 교류적으로도으로 되며, 이것은 적분기(5')의 입력측과 삽입된 저항기(16)의 저항값(=3.3KΩ)에 비해 충분히 작게할 수 있다. 또한 h_FE는 예컨대 100정도이다. 따라서 이 펄스폭 변조증폭회로 전체의 시스템의 이득을 전주파수에 걸쳐서 대충 일정하게 할 수 있다. 그리고 제4도에 있어서의 결합콘덴서 (17) 및 저항기(18)는 그 용량 및 저항값으로 결정되는 시정수(時定數)를 구형파 신호발생기(6)로 부터의 구형파신호를 전송할 수 있을 정도의 작은 시정수로 하고, 버퍼(15)에 의해 직류영역까지 출력임피이던스를 작은 것으로 되도록 함으로써, 전원 투입시의 동작점의 안정도가 높아지는 동시에, 주파수 전역에 걸쳐서 이득이 일정하며, 또한 상승이 빠른 펄스폭변조증폭회로를 얻을 수 있다.In the impedance conversion buffer 15, the impedance of the P ₁ point on the input side is set to 10 KΩ each of the resistors 18 and 20 by DC, so that it is 10KΩ DC and AC. It can be set to several hundred Ω, and the impedance of output point P ₂ can be either DC or AC. This can be made sufficiently small compared to the resistance value (= 3.3 KΩ) of the input side of the integrator 5 'and the inserted resistor 16. Moreover, h _FE is about 100, for example. Therefore, the gain of the entire system of the pulse width modulation amplifier circuit can be made substantially constant over the entire frequency. In addition, the coupling capacitor 17 and the resistor 18 in FIG. 4 can transmit the square wave signal from the square wave signal generator 6 with a time constant determined by the capacitance and the resistance value. By setting a small time constant of N and making the output impedance small by the buffer 15 to the DC region, the stability of the operating point at the time of power-on increases, the gain is constant over the frequency range, and the pulse rises quickly. A width modulation amplifier circuit can be obtained.

Claims

A balanced integrator 5 ', a high gain amplifier 8 to which the output of this integrator 5' is supplied, a pulse output amplifier 9 to which the output of this high gain amplifier is supplied, and this pulse output amplifier ( In a pulse width modulation amplifier circuit having a low pass filter 11 and a square wave signal generator 6 supplied with the output of 9), a non-inverting input terminal of the pop-shaped integrator 5 'is provided. While the low frequency signal is supplied, a feedback signal from the output of the pulse output amplifier 9 and a carrier signal from the output of the square wave signal generator 6 are respectively supplied to the inverting input terminal of the balanced integrator 5 '. And a low frequency signal amplified by the low pass filter (11).