KR820000838B1 - 디지탈 커패시터 - Google Patents

Abstract

내용 없음.

Description

디지탈 커패시터

제1도는 디지탈 커패시터를 동조회로에 사용된 예를 나타낸 회로도.

제2도는 본 발명의 디지탈 커패시터의 IC구조를 나타낸 개략도로서 디지탈선극 장치에 사용하는 동조회로 및 그 구동회로를 나타낸 회로도.

제3도, 제4도는 본 발명에 따라 주요부를 IC화한 동조회로의 회로도.

제5도는 본 발명을 설명하기 위한 도면.

제6도는 본 발명을 실시한 선국장치의 IC구조를 한 개의 용량소자와, 그 스위칭용 트랜지스터에 대해서 나타낸 구조도.

제7도 내지 제10도는 이것을 만드는 방법을 설명하기 위한 도면.

제11도는 본 발명을 가장 알맞게 실시한 선극장치의 IC구조를 3개의 용량소자와, 그 주변구조에 대해서 나타낸 IC패턴의 평면도.

제12도 및 제13도는 본 발명의 다른 실시구조를 나타낸 도면.

본 발명은 고정 용량치를 가진 용량소자를 복수개 병렬로 설치함과 동시에, 이용량소자의 한 개씩에 대응해서 스위칭소자를 배설하여, 상기 스위칭소자를 제어신호에 의해 선택적으로 작동시켜서 상기 용량소자의 절환을 행하고 전체의 용량치를 디지탈적으로 바꾸도록 한 디지탈 커패시터에 관한 것이다.

이와같은 디지탈 커패시터는 방송수신의 선극장치는 물론이고, LC발진기나 RC발진기에 사용하여, 그들의 주파수를 디지탈적으로 변화시키던가, 수정발진기의 주파수를 미조정하거나 할 수 있고, 또한 디지탈 용량치를 전압치로 변환하는 디지탈, 에널로그 변환기에도 사용할 수가 있는 것이다.

제1도는 텔레비젼 수상기에서 사용하는 튜우너(1)의 일반적인 구성을 계통도로 표시하고 있으며, (2)는 입력동조회로, (3)은 단간동조회로, (4)는 극부발진회로,(5)는 상기 단간동조회로(3)로 부터의 고주파 수신신호와 극부발진회로(4)로부터의 극부발진신호의 슈우퍼헤테로다인에 따라 중간주파 신호를 단자(6)에 출력하는 혼합회로이다.

여기서 선극을 행할 경우에는 입력동조회로(2), 단간동조회로(3), 극부발진회로(4)의 각 동조주파수를 변화시킬 필요가 있으나, 이 방법으로서 가변용량 다이오우드를 동조소자로서 사용하고, 이 가변용량 다이오우드의 역바이어스를 단자(7)에 부여하는 제어신호를 변화시키므로서 동조주파수를 변화시키는 공지의 방법 대신에, 고정 용량치를 가진 용량소자를 복수개 병렬로 접속하고, 이 용량 소자를 스위칭 다이오드에 디지탈 제어신호를 가하므로서 디지탈적으로 절환해서 동조회로 전체의 용량치를 변화시켜 이것에 의해서 동조주파수를 가변하는 방법이 이미 제안되어 있다.

제2도는 디지탈커패시터를 선극장치의 동조회로에 사용하였을 경우의 구체적인 회로를 나타내고 있으며, 여기서는 인덕턴스코일(L)에 병렬로 용량소자 C₁,C₂,…C_n와 스위칭다이오우드 D₁,D₂,…D_n로 이루어진 디지탈커패시터(70)가 접속되어 있으며, 스위칭다이오우드 D₁,D₂,…D_n에 저항 R₁,R₂,…R_n을 통해서 선극기억겸 절환신호 공급회로(8)로부터 디지탈제어신호를 가하도록 되어 있다.

그러나, 이와같은 디지탈커패시터를 사용하는 많은 채널을 선극할 수 있도록 하기 위해서는 용량소자의 수가 필연적으로 증가하므로 IC화하고 싶으나, 실제로는 이러한 종류회로를 IC화 해서 광대역에 걸쳐 일정한 특성을 얻는 것이 곤란하다는 것이던가, 기타의 문제도 있어서 IC로서 구성하는 것은 용이한 일이 아니다.

본 발명은 IC구조 등을 특별히 연구하므로서 상기회로를 IC로서 구성할 수 있도록 한 것이다.

이하, 도면에 따라서 본 발명을 상술한다.

제3도는 제2도의 회로를 IC화하였을 경우의 회로도로서, 여기서는 용량소자 C₁,C₂,…C_n및 스위칭소자로서의 절연게이트형 트랜지스터 T₁,T₂,…T_n및 저항 r₁,r₂,…r_n및 R₁,R₂,…R_n은 IC로 구성된다.

또한, C_s1,C_s2,…,C_sn은 후술하는 바와같이 IC내에서 생기는 바라지 않는 용량을 나타내고 있다.

제4도는 저항 r₁,r₂,…r_n까지도 절연게이트형 트랜지스터로 구성한 점이 제3도와 다를 뿐이고 그외는 같은 것이다.

이하 설명에 있어서는, 제1의 용량소자(C₁)에 관해서만 설명하고, 다른 용량소자에 대해서는, 특히 필요한 경우를 제외하고는 설명을 생략한다.

IC로서 구성되는 용량소자(C₁)와 트랜지스터(T₁)의 직렬회로가 예를들면 200MHZ∼1GHZ와 같은 광대역의 주파수에 사용할 수 있게 하기 위해서는 트랜지스터(T₁)의 도통시 저항 R_on과 용량소자 C₁의 용량치 C와의 곱 C.R_on이

을 만족시키지 않으면 안된다.

그래서 본 발명에서는 R_on을 될 수 있는 한 작게하기 위해 IC의 구조를 특별히 연구하였다.

또한, R_on은 일반적으로

로 나타낼 수가 있으며, 여기서 ε는 유전율, ε.는 진공중의 유전율, μ는 전도도, d는 게이트와 채널간의 절연체(게이트, 인슈레이터)의 두께, 1,x는 제5도에 표시한 바와같이 각각 트랜지스터의 길이와 폭이다.

상기 식에서 있어서, R_on을 작게하기 위해 이론상 고료될 수 있는 요소는 여러 가지 있으나, 본 발명자가 검토한 결과, 상기 요소중 실제로 손을 쓸수 있는 것은 ℓ정도이며, 그외는 적당하지 않다는 것을 알았다.

예를들면, d를 작게하는 것은 게이트, 인슈레이터의 파괴에 관련이 있어, 적당하지 않으며, 또 X를 작게 하는 것은 소오스, 드레인 간의 내압이 저하하게 되어, 트랜지스터(T₁)의 오프시에 기생용량(S₁)을 작게 한다는 다른 요청(이것에 대하여는 후술함)과 역행하므로, 이것 또한 적당하지 않다.

그래서, ℓ을 크게하는 방책을 생각한 결과, IC의 구조를 용량소자(C₁) 부분의 양측에 각각 1쌍의 트랜지스터를 착설하도록 하므로서 ℓ을 적어도 2배로 할 수 있도록 하였다.

이 때문에, 본 발명에서 구성되는 용량소자(C₁)와 그 스위칭트랜지스터(T₁)의 관계는 제5도 및 제6도와 같이 하나의 고정 용량소자(C₁)를 사이에 두고 2개의 스위칭트랜지스터(T₁₁),(T₁₁′)가 존재하게 되는 것이다.

제6도중, (9)는-도전형반도체기판(예를들면 P형 실리콘 반도체기판이고, 이하 P형 반도체기판이라 함)으로, 그 비저항은 20∼50Ω㎝이다.

용량소자(C₁)는 상기 P형 반도체기판(9)의 일면에 형성된 역도전형영역(예를들면, n영역이고, 이하, 「n영역」이라 함)과 이 n영역(10)상에 처리된 절연물층(11)과 이 절연물층(11)을 사이에 두고 상기 n영역으로부터 이간해서 형성되어 일정한 직류전압(Vc)이 인가되는 전극(12)으로 구성하고, 한편 상기와 같이 구성되는 용량소자(C₁)의 양측에 상기 P형 반도체기판(9)을 공용해서 절연 게이트형 트랜지스터(T₁₁),(T₁₁′), [이 (T₁₁),(T₁₁′) 함께 제3도 및 제4도의 (T₁)을 구성한다]를 형성하고 있다.

(13),(14)는 상기 트랜지스터(T₁₁),(T₁₁′)의 게이트 전극이고, 이들은 폴리실리콘 또는 몰리브덴, 텅스텐, 크롬, 탄탈, 티탄 등의 내화금속(내열금속)으로 만들어져 있다.

(15),(17)은 트랜지스터(T₁₁),(T₁₁′)의 소오스, (16),(18)은 드레인이고, 이들은 용량소자(C₁)의 한쪽의 전극(10)과 마찬가지로 P형 반도체기판(9)에 형성된 고농도 불순물의 n영역으로 되어있다.

(19)는 용량소자(C₁) 다른쪽의 전극(12)에 일정한 직류전압을 부여하기 위한 도체로 알루미늄을 중착하여 형성한 것이다.

트랜지스터(T₁₁),(T₁₁′)의 소오스(15),(17)를 어어드에 끌어내기 위한 도체(20),(21)로 마찬가지로 알루미늄 재료로 만들어져 있다. 상기 P형 반도체기판(9)의 다른면에는 금을 합금시킨 물질층(22)을 형성하고, 이것을 어어드에 접속하도록 하고 있다.

다음에, 이와같은 구조의 IC를 제조하는 방법은 제7도∼제10도에 따라서 간단히 설명해 둔다면, 먼저 제7도에 표시한 바와같이 P형 반도체기판(이 기판은-이온 농도가 현저하게 높다)에 보론(체적 밀도 2×10¹⁶㎝^-13)을 이온 주입하여 0.3μ의 깊이에 걸쳐서 기판에 비하여 불순물 농도가 높은 P형 고농도 영역(25),(26)을 형성하고, 또한 중앙부에 인을 인화규산염유리로 확산해서 고농도의 n영역(10)을 1μ의 깊이로 형성한다.

또한, 이 n영역의 저항은 단위면적당 20Ω이다.

이어서 상기 P형 반도체기판의 주위에 상기 기판에 비하여 고농도의 P형 영역과 그위에 이산화실리콘(sio₂) 층(23),(24)을 처리한다.

다음에 제8도와 같이 0.1μ의 두께를 갖도록 절연물층(11)(11)(11)을 형성함과 동시에 0.3μ의 두께로 폴리실리콘 재료에 의해 용량소자 전극(12) 및 게이트 전극(13),(14)을 각각 형성하고, 이어서 제9도에 표시한 바와같이 트랜지스터의 각 소오스(15),(17) 및 드레인(16),(18)을 만든다.

이들 소오스 및 드레인은 고농도의 n영역이고, 그 작성은 상술한 용량소자(C₁)의 한쪽의 전극을 관장하는 n영역(10)과 마찬가지 방법으로 작성된다.

이어서, 제10도와 같이 전술한 절연체층(11)과 마찬가지인 재료로 이루어진 절연체층(11′)을 처리한다.

이어서 공지의 방법에 의해 알루미늄(19),(20),(21)을 증착함과 동시에, 기판(9)의 다른면에 금을 합금하여 제6도에 표시한 IC를 얻는다. 이상과 같이 스위칭소자로서의 절연게이트형 트랜지스터의 깊이를 가급적 길게 하였으므로 트랜지스터 도통시의 저항 R_on이 작아지고, 따라서 광대역에 걸쳐서 사용할 수 있다.

제12도에서는 P형 반도체기판(9)에 기생 트랜지스터 방지용의 산화막층(41),(42),(43)을 형성함과 동시에 인을 불순물로서 도우프한 다결정 폴리실리콘층(44),(45),(46)을 형성하고, 이 도우프한 폴리실리콘층에서 인을 P형 반도체기판(9)에 확산하고, n⁺영역(65),(66),(67),(68)을 형성한다.

이어서, 상기 P형 반도체기판(9)의 노출표면 및 상기 폴리실리콘(44),(45),(46) 표면상에 0.1μ의 두께의 절연막(47)을 형성하고, 알루미늄 증착에 의해 전극(48),(49)을 형성하여 절연게이트형 트랜지스터(T₁₁),(T₁₁′)를 만듬과 동시에 전극(50)을 형성하여 콘덴서(C₁)를 만든다. 전극(51),(52)은 절연게이트형 트랜지스터(T₁₁),(T₁₁′)의 소오스를 꺼내는 전극이다.

다음에 제13도에서는, 단결정사파이어기판(53)상에 p형 실리콘을 0.4μ의 두께로 에피텍셜 성장시켜서 p형 실리콘층(54)∼(58)을 형성하고, 그위에 인을 확산시켜서 고농도 n⁺형(54),(56),(58)을 형성함과 동시에, 실리콘층에 0.1μ 두께의 절연막(59)을 형성하고, 이어서 알루미늄을 증착하여 절연게이트형 트랜지스터(T₁₁),(T₁₁′)의 게이트전극(60),(61)을 형성하고, 마찬가지로 전극(62)를 만들므로서 콘덴서(C₁)를 형성한 것이다.

또한, 전극(63),(64)은 절연게이트형 트랜지스터(T₁₁),(T₁₁)의 소오스를 꺼내는 전극이다.

이상과 같은 여러 가지의 IC구조를 디지탈커패시터(70)를 IC화 할 수가 있다. 다음에 IC화에 있어서 대처해야될 제2의 문제점은, 용량소자를 구성하는 n영역과 p형 반도체기판과의 사이에 생기는 바람직하지 못한 접합용량을 어떻게 하는가의 문제이다.

이 기생용량은 제3도, 제4도에서 C_s1, C_s2,…C_s11로 표시되고, 트랜지스터가 도통되어 있는 상태에서는, 그 양단이 단락된 형태가 되어서 하등 영향을 주지 않으나, 트랜지스터가오프일 때에 영향을 받는다. 즉 (C₁)이 적당한 값이고, C₁》C_s1이면, 트랜지스터(T₁)가 오프때의 (C₁),(C_s1)의 합성용량 C가,

으로 되어서, (C_s1)이 크게 영향을 주게되는 것이다.

본래, 트랜지스터(T₁)가 오프일때는 (C₁)과 (C_s1)의 합성용량은 0인 것이 필요하고, 이것이 일정한 용량을 가지고 영향을 주는 경우에는, 동조회로에 있어서, 이 용량을 무시할 수 없어, 이 때문에 C₁,C₂…C₁₁의 고정용량의 변화범위를 크게 잡을 수 없어서 선극장치로서 마땅치 않다.

이것은 예를들면 트랜지스터(T₂)가 온해서 다른 트랜지스터가 오프인때(C_s2)는 트랜지스터(T₂)의 도통에 의해 분로되어서 동조회로의 용량으로서 하등작용하지 않으나 오프의 트랜지스터(T₁),(T₁₁)에 대응하는 가상술과 같이 일정한 값을 가지고 영향을 주므로 작동하고 있는 동조회로 전체에 있어서의 효력은, 그(C_s1),(C_s11)분 만큼 작아지기 때문이다.

따라서 상기 용량(C₂)등은 가급적 0으로 하는 것이 필요하다.

이 때문에 본 발명에서는 상기 (C_s1) 등이 생기는 PN접합간에 비교적 큰 역바이어스를 부여해서 트랜지스터가 오프일때는 상기 (C_s1) 등을 무시할 수 있을 정도로 작게하고 있다.

구체적으로 상기 IC내에 있어서 용량소자를 구성하는 역도전형영역(10)에 상기 기생용량을 작게하는 방향의 비교적 큰 직류전압을 가하도록 하고 있다.

상기 용량은 PN접합용량이므로 역바이어스를 크게하면 그 용량은 작아지기 때문이다.

이 역바이어스 전압은 트랜지스터(T₁)가 오프일 때, 저항(r)을 통해서 부여된다.

또한, 상기 C_s1,C_s2,…C_s11외에도 기생용량으로서는 트랜지스터의 게이트와 드레인간 용량도 근소하게 영향을 주는 경우가 있으나, 이것은 자체정합구조의 트랜지스터(예를들면 폴리실리콘 게이트 트랜지스터)로 하므로서 해결된다.

이상에 의해, 디지탈 선극장치로서의 IC화가 가능하고 또한 특성이 좋은 것이 얻어지게 되었으나, 또한 본 발명을 실시함에 있어 다음과 같은 점도 고려하면 한층 호적한 선극장치를 실현할 수가 있다.

일반적으로 동조회로에 있어서는 용량소자의 미소용량 변화 Δc에 대하여 미소주파수 변화 Δf가 생긴다.

디지탈 선극장치에서는 주파수는 단계적으로 밖에 조정할 수 없으므로 방송채널의 정규주파수 fo에 대해, fo+Δfo인 것과 같이 Δfo의 벗어짐이 남는다.

그래서 회로동작상 결정되는 최대허용벗어짐 Δfomax에 대해 최소 필요용량 변화 Δcomin이 결정된다.

따라서 n개의 용량소자군의 최소단위는 적어도 Δcomin보다 작은 값으로 하지 않으면 안된다.

이 값을 ΔCo로 하여,

와 같이 n개의 용량소자의 값을 선택하면, 이 용량소자군의 용량은 ΔCo 새김으로 ΔCo∼(1+2+4+…+2ⁿ⁺¹) ΔCo까지 모든 용량을 실현할 수 있다.

예를들면, 이것을 도중까지 표시하면 다음과 같이 되어서 ΔCo 새김으로 순차 모든 용량치를 실현할 수 있는 것이 명료하게 알 수 있을 것이다. 또한, 여기서 [ ]내는 좌측의 용량치를 얻는데에 동작시켜야 할 용량소자의 결합을 표시하고 있다.

이와같이 C₁,C₂,…C_n에 대하여는 일정한 비를 갖도록 선정하면 선택할 수 있는 용량치가 가장 접합하게 다수 얻어지지만, 여기서 문제가 되는 것은 IC화에 있어서는 제조상 이와 같은 관계를 용량소자에 정밀도 좋게 가지게 하는 것이 곤란하다는 것이다.

예를들면 용량 C는 전극간 거리를 d, 전극간에 개재하는 절연물층의 유전율을 ε, 진공중의 유전율을 εo 전극의 폭을 w, 길이를 l로 하면 용량 c는 일반적으로,

로 표시되므로, c의 값을 2배로 하고 싶을 경우에는 이론상, ε,l,w,d를 적당히 바꾸면 되나, ε를 바꾸는 것은 별도의 lc 재료를 사용하게 되어서 불편하고, 또 d를 바꾸어가는 것도 곤란하다.

그래서 일반적으로는 c를 바꿀 경우에, w를 바꾸는 것이 행하여지나, 이 방법을 본 장치에 적응하는 것은 적당하지 않다.

이점에 대하여, 좀더 상세히 설명하면, 용량을 형성하는 전극의 치수오차의 발생 원인으로서는, 먼저 부식에 앞서 빛에 의한 빛쬠공정에서 고온내식막 위에 틀마스크를 미리 밀착해두나, 이 틀마스크가 빛에 쬐이는 양에 따라서 변형하는 것, 및 빛이 틀마스크로 가려져있는 고온 내식막 부분에도 스며든다는 것, 또한 부식시에 있어서도 부식시간의 장단에 따른 영향 등이 있는 것 등이다.

따라서, 1미크론 정도의 오차는 피할 수 없는 것이나, 이 경우 길이(l)방향의 오차 Δl는 전체의 용량에 대해 근소한 것으로서 무시할 수 있으나, 폭(w)방향의 오차 Δw는 전체의 용량에 대해서도 크게 영향을 주는 것은 제2a도로 부터도 용이하게 이해할 수 있을 것이다. 그리고, 이 오차 Δw가 C₁,C₂,…C_n에 대하여 같은 양으로 생기게 되므로,

이 되고,

마찬가지로,

로 되어서, Cn과 Cn_1의 비가 일정하지 않고, 상술한 요건을 충족할 수 없게 되기 때문이다.

그러나, 이 문제는 w를 일정하게 하여 ℓ을 바꿔나가게 하므로서 해결할 수 있는 것을 발견하였다.

이와같이 하면,

로 되고,

마찬가지로

로 되어서, 상술한 요건을 충족할 수 있다.

또, 이와같이 용량소자의 길이 ℓ을 일정한 비율로 바꿔나가는 것은 예를들면 n영역(10)과 P형 반도체기판(9)과의 사이에 생기는 바람직하지 못한 접합용량 C_s1,C_s2,…C_sn(제1도 참조)에 의한 영향을 제거할 수 있다는 효과도 있다.

예를들면 제1도에 있어서, (T₁)이 오프인 때 기생용량(C_s1)이 있으면, (C₁)과 의 합성용량은,

로 되므로, (T₁)이 오프에서 온이 될 때의 용량변화 ΔC₂는,

로 된다.

마찬가지로 (T₂)가 오프에서 온이 되었을 때의 용량변화는 ΔD₁는,

ΔCn의 경우에도 마찬가지로,

로 되고, 최소단위 ΔCo의 새김으로 용량치를 변화할 수 없다.

그러나, 각 용량소자 C₁,C₂,…C_n의 용량에 대하여 기생용량에 일정한 비율을 갖게하여 Csn=αCn로(예를들면 본 발명과 같이

와 같이하면, C₂=2C₁이 됨과 동시에 구조상 C_s2도 C_s2=2_s1이 되므로

이면,

로 되어, Csn=αCn이 충족된다)한다면,

로 되고, 최소단위가 ΔCo에서

·ΔCo로 변하는 것 뿐으로, 이 용량소자군의 용량은

·ΔCo의 새김으로 최소용량치로 부터의 증가분으로서

·ΔCo에-(1+2+2²+…+2^n-)

·ΔCo까지의 모든 용량치를 실용할 수 있다는 것과 같이, 기생용량의 바람직하지 않은 영향을 제거할 수 있다.

또한, 이와같은 기생용량에 대하여는 n영역(10)과 P형 반도체기판(9) 사이에 생기는 접합용량 뿐만 아니라 트랜지스터의 게이트(13),(14)와 드레인(16),(18) 사이의 용량도 무시할 수 없다.

게이트(13),(14)와 서브스트레이트(19) 사이의 용량은 커서, 전체에 영향을 주지 않으나, 게이트, 드레인간의 용량은 비교적 작으며 전체의 용량에 대해 크게 영향되기 때문이다.

그러나, 이 게이트. 드레인간의 기생용량에 대하여도 용량소자와 마찬가지로, T₁,T₃…T_n에 대하여 일정한 비율로 길이를 바꾸어 나가도록 하면 그 바람직하지 않은 영향을 용이하게 해소할 수 있다.

구체적으로 설명하면, 트랜지스터의 드레인 전극의 길이 및 게이트 전극의 길이를 그 최소의 길이를 l로 하였을 때 1,2l,4l…2^n-1가 되도록 하는 것이다.

이렇게하여, 본 발명의 디지탈 커패시터의 IC패턴은 제11도의 평면도에 표시한 바와같이 된다.

또한, 여기서는 C₁,C₂,C₃의 3개의 용량소자까지 밖에 표시하고 있지 않으나, 같은 비율로 길이가 바뀌는 소정수의 용량소자가 순자로 도면 우측으로 형성되어 간다는 것은 이해되어야 할 것이다.

이 제11도에 있어서 사선부분(13),(14),(13′),(14′),(13″),(14″)은 각각 제1,제2,-3의 용량소자(C₁)(C₂)(C₃)의 양측에 형성된 한쌍의 스위칭용 트랜지스터의 게이트 전극을 나타내고 있으며, 이들은 통로(27),(28),(27′),(28′),(27″),(28″)를 통해서 스위칭 제어신호 입력단자(A₁)(A₂)(A₃)에 결합된다.

다음에 그물모양으로 사선을 처서 표시한 부분중, (19)(19′)(19″)는 용량소자(C₁)(C₂)(C₃)의 충전용 알루미늄도체를 나타내고 있으며 이들 도체는 각 통로(29)(29′)(29″)를 통해서, 서로 결합되고 또한 일정한 직류전압(Vc) 공급로(30)에 합체된다.

다른 그물모양의 사선부분(20)(21)(21′)(21″)은 상기 각 트랜지스터의 소오스 전극에 통하는 알루미늄 도체이고, 이들은 어어드 전압공급로(C₁)에 공통으로 결합된다.

또한, 서로 인접되는 트랜지스터, 즉 (C₂)에 관한 우측의 트랜지스터(C₂)에 관한 좌측의 트랜지스터, 및 (C₃)에 관한 우측의 트랜지스터(C₃)에 관한 좌측의 트랜지스터의 소오스는 간이화를 위해 서로 공용되고 있으며, 따라서 알루미늄 도체(21)(21′)도 이들 인접하는 트랜지스터의 공용으로 되고 있다.

다음에, 제6도에서 알 수 잇는 바와같이 트랜지스터(T₁₁),(T₁₁′)의 드레인 및 용량소자(C₁)의 한쪽의 전극은 서로 연속된 n영역(16),(18),(10)으로 형성되어 있으므로, 이들의 충전은 하나의 통로(32)에서 다투게 된다.

이 통로(32)는 예를들면 P형 반도체기판(9)에 착설된 트랜지스터(T₁₁)의 드레인용 영역을 연장한 것으로서, 그 도중에는 저항을 구성하는 다른 트랜지스터(r₁′)가 공지의 방법으로 형성되어 있다.

상기 저항용 트랜지스터의 드레인과 비교적 높은 직류전압(E)의 공급로(33)를 연결하는 알루미늄 도체를 표시하고, 마찬가지로(35)는 통로(36)를 개재해서 저항용 트랜지스터(r₁′)의 게이트를 상기 공급로(33)에 연결하는 알루미늄 도체를 표시하고 있다.

이와같은 구성은 용량소자(C₃)(C₂)에 관해서도 채택되고 있는 것은 도시한 바와 같다.

또한, 앞서 본 발명의 특징의 하나로서 용량소자를 구성하는 역도전형영역(실시예에서는 n영역)과 반도체기판과의 사이에 생기는 접합용량을 작게하는 방향의 비교적 큰 직류전압을 가하여야 된다는 것을 설명하였으나, 이 전압은 공급로(33)에서 저항용트랜지스터(r₁′),(r₂′)(r₃′) 및 통로 (32)(32′)(32″)를 통하여 각 용량소자(C₁)(C₂)(C₃)의 1개의 전극을 형성하는 영역에 가해지도록 되어있으며, 그 전압(E)는 약 24V 정도이다.

이상 설명한 바와같이 본 발명은 용량소자를 단일기판에 일면에 형성한 도전형의 영역과 이 도전형 영역위에 형성한 절연물층과 이 절연물층을 사이에 두고 상기 도전형 영역으로부터 떨어져서 형성되는 전극으로 구성함과 동시에, 이 용량소자를 절환하는 스위칭소자를 상기 용량소자에 관해서 적어도 2개 형성해서 디지탈 커패시터를 IC화하고, 또한 복수의 용량소자의 용량치를 그중의 최소의 용량치를 ΔCo로 하였을때, 각각 ΔCo,2ΔCo,4ΔCo…2^n-1ΔCo(n은 1 이상의 정수)가 되도록 선택하므로 ΔCo새김으로 다수의 용량치를 실현할 수 있어, 분해능이 높아진다. 더욱이, 용량소자를 만들 때, 상기는 오차를 무시할 수 없는 방향의 치수를 고정으로 하고 오차를 무시할 수 있는 방향의 치수를 바꾸도록 해서 상기 용량치의 관계를 얻도록 하였으므로 극히 정밀도가 높아진다는 효과가 있다.

더욱이, 상기 치수를 일정한 비율로 바꾸도록 하고 있으므로 용량소자를 형성하는 한쪽의 전극용 n영역과 기판과의 사이에 생기는 기생용량에 의한 악영향을 제거할 수 있다.

또, 스위칭 트랜지스터의의 게이트 및 드레인의 길이도 일정한 비율을 바꾸도록 하고 있으므로 스위칭 트랜지스터의 게이터, 드리인 간에 생기는 기생용량에 의한 악영향도 무시할 수 있다는 효과가 있으며 본 발명은 극히 유용한 것이다.

Claims (1)

1. 고정 용량치를 가진 용량소자를 복수개 병렬로 접속함과 동시에 이 용량소자의 1개씩에 대응해서 스위칭 소자를 배설하고, 상기 스위칭소자를 제어신호에 의해 선택적으로 작동시켜서 상기 용량소자의 절환을 하여 전체의 용량치를 변화시키도록 한 디지탈 커패시터에 있어서, 상기 용량소자를 단일기판의 일면에 형성한 도전형의 영역과 이 도전형 영역위에 형성한 절연물층과 이 절연물층을 사이에 두어 상기 도전형 영역으로부터 떼어지게 형성되는 전극으로 구성하고, 한편 상기 단일기판을 공용하게 절연게이트형 트랜지스터를 상기 용량소자의 1개에 대해서 적어도 2개 형성하고, 또한 상기 용량소자를 구성하는 도전형 영역과 절연게이트형 트랜지스터의 드레인 전극을 전기적으로 통하도록 구성함과 동시에 상기 트랜지스터의 게이트 전극을 서로 결합해서 상기 복수의 트랜지스터를 상기 1개의 고정용량소자의 스위칭소자로 한 것을 특징으로 한 디지탈 커패시터.

Images