KR800000780B1 - Solid state image sensing device - Google Patents

Solid state image sensing device Download PDF

Info

Publication number
KR800000780B1
KR800000780B1 KR760001342A KR760001342A KR800000780B1 KR 800000780 B1 KR800000780 B1 KR 800000780B1 KR 760001342 A KR760001342 A KR 760001342A KR 760001342 A KR760001342 A KR 760001342A KR 800000780 B1 KR800000780 B1 KR 800000780B1
Authority
KR
South Korea
Prior art keywords
electrode
electrodes
solid state
transfer
deposited
Prior art date
Application number
KR760001342A
Other languages
Korean (ko)
Inventor
야스오 가노우
히로시 야마자끼
데쯔오 안도우
Original Assignee
이와마 가즈오
쏘니 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이와마 가즈오, 쏘니 가부시기가이샤 filed Critical 이와마 가즈오
Priority to KR760001342A priority Critical patent/KR800000780B1/en
Application granted granted Critical
Publication of KR800000780B1 publication Critical patent/KR800000780B1/en

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

A device for increasing a light sensing sensitivity of short wavelength side, has a CTD(charge transfer device) with a frame transfer method and is composed of image part, accumulating part and shift register. Transfer electrodes(13) of the image part are deposited on the semiconductor surface(10) through the insulating filns. Windows(15), where intervaled between electrodes is more than 4μm, are formed on the one side of part to be a picture element.

Description

고체촬상장치(固體撮像裝置)Solid State Imaging Device

제1도는 본원 발명의 설명을 위한 고체촬상장치의 구성도.1 is a block diagram of a solid state imaging device for explaining the present invention.

제2도는 종래의 고체촬상장치의 이메이지부의 상면도.2 is a top view of an image portion of a conventional solid state imaging device.

제3도는 그 단면도.3 is a cross-sectional view thereof.

제4도는 역시 종래 장치의 이메이지부의 다른 예의 단면도.4 is a cross-sectional view of another example of an image portion of a conventional apparatus.

제5도는 본원 발명에 의한 고체촬상장치의 이메이지부 요부의 확대상면도.5 is an enlarged top view of the main portion of an image portion of the solid-state imaging device according to the present invention.

제6도는 그 A-A선상의 단면도.6 is a cross-sectional view taken along line A-A.

제7도 및 제8도는 제5도의 B-B선상 및 C-C 선상의 단면도.7 and 8 are cross-sectional views taken along line B-B and line C-C of FIG.

제9도는 본원 발명장치의 제조공정도.9 is a manufacturing process diagram of the apparatus of the present invention.

제10도는 본원 발명장치의 동작의 설명을 위한 전압파형도.Figure 10 is a voltage waveform diagram for explaining the operation of the apparatus of the present invention.

제11도는 본원 발명장치의 다른 예를 나타낸 상면도.11 is a top view showing another example of the apparatus of the present invention.

제12도는 그 D-D선상의 단면도.12 is a cross-sectional view taken along line D-D thereof.

본원 발명은 고체촬상장치 특히 전하전송소자(電荷轉送素子)(이하 CTD라 약칭한다)를 이용한 프레임 트랜스퍼 방식에 의한 고체촬상장치에 관한 것이다.TECHNICAL FIELD The present invention relates to a solid state imaging device by a frame transfer method using a solid state imaging device, in particular, a charge transfer element (hereinafter abbreviated as CTD).

먼저 프레임트랜스퍼 방식에 의한 고체촬상장치에 대해 설명하건대, 이 촬상장치는, 제1도에 나타낸 바와 같이 촬상 패턴에 응한 즉 수광량(受光量)에 응한 전하패턴을 얻는 이메이지부(1)와 이 이메이지부로부터의 전하패턴을 일단 축적하는 축적부(2)와, 이 축적부(2)로부터의 신호를 순차 출력단자 t로 전송하는 쉬프트레지스터(3)로 이루어진다. 이메이지부(1)는, 복수의 CTD(4)가 배열되어 이루어지며, 축적부(2)에 있어서도 이메이지부(1)의 CTD에 대응하는 CTD(4)가 배열되어 이루어진다. 또, 쉬프트레지스터(3)도 CTD(4)에 의해서 구성된다. 그리고, 이메이지부(1)에 있어서는, 수광코자하는 광학상에 응한 전하패턴을 얻기 위한 수광부가 형성된다.First, a solid state image pickup device using a frame transfer method will be described. The image pickup device includes an image portion 1 and an image portion 1 which obtain a charge pattern corresponding to an image pickup pattern, that is, a light reception amount, as shown in FIG. An accumulation unit 2 which accumulates the charge pattern from the image unit once, and a shift register 3 which sequentially transfers the signal from the accumulation unit 2 to the output terminal t. The image portion 1 is formed by arranging a plurality of CTDs 4, and the CTD 4 corresponding to the CTD of the image portion 1 is also arranged in the accumulation portion 2. The shift register 3 is also constituted by the CTD 4. In the image portion 1, a light receiving portion for obtaining a charge pattern in accordance with an optical image to be received is formed.

지금, 제2도 및 제3도에 의거하여, 이메이지부(1)의 구성의 일례를 설명하면, 저불순물농도의 반도체기체 예컨데 실리콘기체(5)의 표면에 SiO2등으로 이루어진 절연막(6)이 형성되며, 이 절연막(6)상에 전극(7)이 피착되어 이루어진다. 이 전극(7)은, 각 CTD에 관해서 공통으로 대상(帶狀)으로 소요의 간격 G을 두고 배열되며, 두개 걸러의 전극(7)을 서로 공통으로 접속해서 3상의 클록 ø1, ø2, ø3가 인가하도록 되어 진다. 각 CTD(4)사이에는, 고농도의 채널스토퍼영역(8)이 반도체기체(5)의 표면에 임해서 대상으로 형성되어 이루어진다.Now, an example of the configuration of the image portion 1 will be described with reference to FIGS. 2 and 3, wherein an insulating film 6 made of SiO 2 or the like is formed on the surface of a semiconductor gas having a low impurity concentration, for example, the silicon gas 5. ) Is formed, and the electrode 7 is deposited on the insulating film 6. The electrodes 7 are arranged with a distance of required G as a target for each CTD in common, and two electrodes 7 are connected to each other in common, so that the three-phase clocks ø 1 , ø 2 , ø 3 is to be applied. Between each CTD 4, a high concentration channel stopper region 8 is formed on the surface of the semiconductor gas 5 as an object.

그리고, 각 CTD(4)에 있어서의 각 전극(7)사이의 간극 G에 있어서 수광부(9)를 형성하고, 수광부(9)로부터의 수광량에 응한 전하를 순차클록 ø1, ø2, ø3의 인가에 의해서 예컨데 열방향(列方向)으로 전송시켜서 축적부(2)로의 전송을 행하도록 되어 있다.Then, the light receiving portion 9 is formed in the gap G between the electrodes 7 in each of the CTDs 4, and the charges corresponding to the amount of light received from the light receiving portion 9 are sequentially clocked ø 1 , ø 2 , ø 3. The transfer to the storage unit 2 is performed by transfer in the column direction, for example.

이와 같은 구성에 의할 경우, 그 수광부(9)는 전송전극(7)사이에 형성되는 것이므로, 그 수광효율을 크게 하자면, 간극 G의 간격을 크게 선정하는 것이 요망되며, 이 간격 G을 크게 하면 전송효율이 저하한다고 하는 결점을 일으키고, 수광효율과 전송효율은 서로 상용(相容)하지 않는 관계를 갖는다.According to such a configuration, since the light receiving portion 9 is formed between the transfer electrodes 7, it is desired to select a large interval G for increasing the light receiving efficiency. There is a drawback that the transmission efficiency is lowered, and the light receiving efficiency and the transmission efficiency have a mutually incompatible relationship.

또, 이와 같은 이메이지부를 구성하기 위한 CTD(4)의 다른 예로서는, 제4도에 나타낸 바와 같이 반도체기체(5)상에 형성된 절연막(6)상에, 고농도를 가지고 불순물이 도오프되어 저비저항(低比抵抗)으로 된 다결정 실리콘층으로 이루어진 제1의 전송전극(7A)을 소요의 간격을 유지하여 대상(帶狀)으로 배열형성하고, 이들 전극(7A)상과 이들 전극사이의 절연막(6)상에 걸쳐서 전면적으로 SiO2로 이루어진 제2의 절연막(6')을 피착형상하고, 절연막(6) 및 (6')가 적층하여 형성된 제1의 전극(7A)사이의 위에 예컨데 알루미늄으로 이루어진 제2의 전극(7B)을 대상으로 피착해서 제1 및 제2전극(7A) 및 (7B)를 예컨데 각 그 일단에 있어서 전기적으로 접속해서 양전극(7A) 및 (7B)에 의해서 각각 전송전극(7)을 구성하고, 하나걸러의 전극(7)을 공통으로 접속하고, 이들 2조의 전극(7)사이에 2상의 클록 ø1, ø2를 인가함으로써 그 전하의 전송을 행하도록 한 2상 클록형 CTD구성을 취하는 것이 있다.In addition, as another example of the CTD 4 for constructing such an image portion, as shown in FIG. 4, impurities are doped off at a high concentration on the insulating film 6 formed on the semiconductor substrate 5 so as to have a low specific resistance. The first transfer electrodes 7A made of a polycrystalline silicon layer made of (低 比 층) are arranged in a target with the required intervals, and the insulating film between these electrodes 7A and these electrodes ( 6) a second insulating film 6 'made of SiO 2 on the entire surface is deposited, and the first electrode 7A formed by stacking the insulating films 6 and 6', for example, The first and second electrodes 7A and 7B are deposited on the second electrode 7B, for example, and electrically connected at one end thereof, respectively, so that the transfer electrodes are connected by the positive electrodes 7A and 7B, respectively. (7), every other electrode 7 is connected in common, and these two sets of electrodes (7) to take on a two-phase clock type CTD configuration by application of a clock ø 1, ø 2 on the second to effect transfer of the electric charges between the

이와 같은 2상 클록형 CTD에 있어서는, 그 수광부(9)는, 각 전극(7)의 전극부(7B)사이에 형성된다.In such a two-phase clock type CTD, the light receiving portion 9 is formed between the electrode portions 7B of the electrodes 7.

이와 같은 구성에 의한 CTD를 사용할 경우, 지체(5)의 표면의 전하 전송방향에 관한 각 전극(7)사이에는, 간극이 일어나지 않으므로, 그 전송효율을 비교적 향상시킬 수 있는 이익이 있지만, 수광부(9)에는 다결정실리콘(7A)이 존재함으로써 그 수광은, 이 다결정 실리콘(7A)을 통해서 행하게 되며, 이것 때문에 그 수광감도, 특히 단파장측(短波長側)에 있어서의 감도가 저하한다고 하는 결점이 있다.In the case of using the CTD having such a configuration, a gap does not occur between the electrodes 7 in the charge transfer direction on the surface of the retardation 5, so that the transfer efficiency can be relatively improved. 9) polycrystalline silicon 7A is present, so that light reception is carried out through this polycrystalline silicon 7A, which causes a disadvantage that the light receiving sensitivity, in particular, the sensitivity at the short wavelength side is lowered. have.

본원 발명은, CTD를 사용한 프레임트랜스퍼방식에 의한 고체촬상장치에 있어서, 상술한 제결점을 완전히 배제한 신규의 고체촬상장치를 제공코저 하는 것이다.The present invention is to provide a novel solid state imaging device which completely eliminates the above-mentioned defects in a solid state imaging device using a frame transfer method using CTD.

즉, 본원 발명에 있어서는, 프레임트랜스퍼 방식에 의한 고체촬상장치에 있어서, 그 이메이지부를 특수한 구조로 만든다.That is, in the present invention, in the solid state imaging device by the frame transfer method, the image part is made into a special structure.

본원 발명에 의한 고체촬상장치의 일례, 특히 이메이지부의 일례를 제5도 내지 제8도에 의거하여 상세히 설명하건데, 본원 발명에 있어서는, 1의 도전형을 갖는 저불순물농도의 반도체기체 예컨데 실리콘기체(10)를 설치하고, 그 일주면(一主面)(10a)에 임해서 고불순물농도의 채널스토퍼영역(11)을 대상으로 소요의 간격을 가지고 예컨데 열방향에 연해서 배열한다. 또, 기체(10)의 면(10a)상에는, SiO2등으로, 이루어진 절연막(12)이 피착형성된다. 그리고 이 절연막(12)상에는, 투명, 불투명을 불문하는 도전층, 예컨대 다결정실리콘, 또는 금속, 예컨대 알루미늄 또는 몰리브덴등으로 이루어진 제1의 전극부(13A)를 채널스토퍼영역(11)의 연장방향과 교차하는 방향, 즉 예컨대 행방향(行方向)에 연해서 소요의 간격을 유지하여 대상으로 배열한다. 또, 이들 각 전극부(13A)사이와 각 전극부(13A)의 표면을 덮어서 예컨데 SiO2로 이루어진 절연막(14)을 피착하고, 각 제1의 전극부(13A)사이에, 제2의 전극부(13B)를 제1의 전극부(13A)에 연하고 또한 그 연장방향에 연하여 양측이 제1의 전극부(13A)상에 절연막(14)을 통해서 걸치도록 피착한다. 이 제2의 전극부(13B)도, 투명, 불투명을 불문(不問)하는 것으로, 제1의 전극부(13A)와 같은 재료를 사용할 수 있다.An example of a solid-state imaging device according to the present invention, in particular an image portion, will be described in detail with reference to FIGS. 5 to 8. In the present invention, a low impurity concentration semiconductor substrate having a conductivity type of 1, for example, a silicon gas (10) is provided and arranged along the peripheral surface 10a of the channel stopper region 11 having a high impurity concentration at a predetermined interval, for example, in the column direction. On the surface 10a of the base 10, an insulating film 12 made of SiO 2 or the like is deposited. On the insulating film 12, a first electrode portion 13A made of a transparent or opaque conductive layer such as polycrystalline silicon, or a metal such as aluminum or molybdenum is placed in the direction in which the channel stopper region 11 extends. The intervals are arranged in the object while maintaining the necessary intervals in the intersecting direction, that is, in the row direction. In addition, an insulating film 14 made of SiO 2 is deposited between these electrode portions 13A and the surface of each electrode portion 13A, and a second electrode is formed between each of the first electrode portions 13A. The portion 13B is connected to the first electrode portion 13A and extends in the extending direction thereof so as to be deposited on both sides of the first electrode portion 13A through the insulating film 14. This second electrode portion 13B is also transparent or opaque, and the same material as that of the first electrode portion 13A can be used.

이리하여, 이웃하는 채널스토퍼영역(11)사이에, CTD를 각각 열방향에 연해서 형성하는 것이지만, 특히 각 채널스토퍼영역(11)사이, 즉 화소(畵素 : picture element)로 되는 부분에 있어서의 1축 즉 한쪽에 편의(偏倚)한 위치에, 각 전극부(13A) 및 (13B) 사이의 간격 d을 4㎛ 이상으로 하는 각 전극부(13A) 및 13(B)의 절결부(切決部)(15)를 형성한다. 이 절결부(15)는, 채널스토퍼영역(11)상에, 그 폭의 중앙정도까지 걸치도록 형상할 수 있다.In this way, the CTDs are formed between the adjacent channel stopper regions 11 in the column direction, but in particular, between the channel stopper regions 11, i.e., a portion that becomes a picture element. Cutout portions of each of the electrode portions 13A and 13 (B) having a distance d between each of the electrode portions 13A and 13B at 4 占 퐉 or more at a position that is convenient on one axis or one side. Section 15 is formed. The cutout 15 can be formed on the channel stopper region 11 so as to extend to the center of its width.

그리고, 필요에 응해서, 전극부(13B)를 덮어서 SiO2등으로 이루어진 절연막(17)을 예컨대 전면적으로 피착하고, 이것의 위에 투명전극 예컨대 네사(16)를 전면적으로 피착한다.Then, if necessary, an insulating film 17 made of SiO 2 or the like is deposited on the entire surface by covering the electrode portion 13B, and a transparent electrode such as nesa 16 is deposited on the entire surface thereon.

그리고, 이웃하는 제1 및 제2의 전극부(13A) 및 (13B)를 예컨대 그 각단부(角端部)에 있어서 서로 전기적으로 접속해서 전송전극(13)으로 하고, 하나 걸러의 전송전극(13)을 조(組)로 하여, 전송시에는 각조의 전극(13)사이에 2상의 클록 ø1, ø2를 인가한다. 또, 투명전극(16)에는, 접지전위와 같은 고정전위를 준다.The adjacent first and second electrode portions 13A and 13B are electrically connected to each other at, for example, their respective ends to form the transfer electrode 13, and every other transfer electrode ( 13) is used as a pair, and two-phase clocks ø 1 and ø 2 are applied between the electrodes 13 of each pair during transmission. In addition, the transparent electrode 16 is given a fixed potential equal to the ground potential.

다음에 상술한 본원 발명에 의한 고체촬상장치의 구성의 이해를 용이하게 하기 위해, 그 제법의 일례를 제9도에 의거하여 설명한다.Next, an example of the manufacturing method is explained based on FIG. 9 in order to make understanding of the structure of the solid-state imaging device by this invention mentioned above easy.

먼저, 제9a도에 나타낸바와 같이, 상술한 채널스토퍼영역(11)(도시하지 않음)을 갖는 반도체기체(10)를 설치하고, 그 표면에 예컨대 SiO2를 열산화에 의해서 형성하여 절연막(12)을 형성한다.First, as shown in FIG. 9A, the semiconductor substrate 10 having the above-described channel stopper region 11 (not shown) is provided, and SiO 2 is formed on the surface thereof, for example, by thermal oxidation to insulate the insulating film 12. ).

다음에, 제9b도에 나타낸 바와 같이, 이 절연막(12)상에 다결정실리콘 층중에 P형 또는 N형의 불순물을 고농도로서 도오프한 저비저항 실리콘층(20)을 형성한다.Next, as shown in FIG. 9B, a low resistivity silicon layer 20 in which the P-type or N-type impurities are doped off at a high concentration is formed in the polysilicon layer on the insulating film 12.

제9c도에 나타낸 바와 같이, 이 다결정 실리콘층(20)에 포토에칭을 행하여 불요부분을 제거하고, 이 층(20)에 의해서 제1의 전극부(13A)를 형성한다.As shown in FIG. 9C, the polycrystalline silicon layer 20 is photoetched to remove the unnecessary portions, and the first electrode portion 13A is formed by this layer 20. As shown in FIG.

이때, 전극부(13A)에는 제5도에 나타낸 절결부(15)를 동시에 형성한다.At this time, the notch 15 shown in FIG. 5 is simultaneously formed in the electrode portion 13A.

다음에 제9d도에 나타낸 바와 같이, 화학적 기상성장법, 또는 열산화에 의해서 SiO2로 이루어진 절연막(14)을 전면적으로 형성한다.Next, as shown in FIG. 9D, the insulating film 14 made of SiO 2 is formed on the entire surface by chemical vapor deposition or thermal oxidation.

이어서 제9e도에 나타낸 바와 같이, 이 절연막(14)상에 P형 도는 N형의 불순물을 고농도로서 도오프한 다결정실리콘(21)을 피착한다.Next, as shown in FIG. 9E, the polysilicon 21 in which P-type or N-type impurities are turned off at a high concentration is deposited on the insulating film 14.

제9f도에 나타낸 바와 같이, 이 다결정실리콘층(21)에 포토에칭을 실시해서 불요부분을 제거하여 대상의 제2의 전극부(13B)를 형성한다.As shown in Fig. 9F, the polysilicon layer 21 is subjected to photoetching to remove the unnecessary portions to form the second electrode portion 13B of the object.

다음에 필요에 응해서 제9g도에 나타낸 바와 같이, 적어도 제2의 전극부(13b)를 덮고 열산화등에 의해 SiO2를 생성해서 절연막을 형상한다.Next, as in proportion to; shown in the Fig. 9g, at least it covers the electrode portion (13b) of the second to generate a SiO 2 by thermal oxidation to shape the dielectric film.

그리고, 다시 필요에 응해서, 제9h도에 나타낸 바와 같이 이 절연박(17)상에 투명전극, 예컨대 네사막(16)을 피착한다.Then, if necessary, a transparent electrode, for example, a nesa film 16, is deposited on the insulating foil 17 as shown in FIG. 9H.

다음에 상술한 본원 발명 구성의 동작을 설명하건데, 이 이메이지부의 수광구간 즉 촬상코자하는 광학상에 응한 전하패턴을 얻고자 하는 구간 τ1에는, 하나 걸러의 전극(13)이 접속된 2조의 전극군중, 한쪽의 전극군에 제10a도에 나타낸 바와 같이, 클록 전압 예컨대, -10V를 주어놓고, 다른 쪽의 전극군은 제10b도에 나타낸 바와 같이 0V로 해둔다. 이렇게 하면, 이 수광구간 τ1에 있어서, 각 전극(13)의 절결부(15)에 발생한 전하는, -10V의 전압이 인가되어서 포텐셜의 우물이 형성되어 있는 전극군의 각 전극(13)하에 확산해서 여기에 축적된다. 따라서, 다음의 전송구간 τ2에 있어서, 이웃하는 2상의 클록전압 ø1, ø2를 인가하면, 이것이 순차, 이웃하는 전극(13)밑으로 일방향으로 전송되며, 제1도에 설명한 축적부로 전송되어 간다. 그리고, 이 경우, 절결부(15)가 채널스토퍼영역(11)위에 걸치도록할 때는, 이 부분 마저도 수광부로서 이용할 수 있다.Hageonde describes: the operation of the present invention configured described above, this is, the mage portion receiving section that is the section to be gained a charge pattern corresponding to an optical image that wishes to image pickup τ 1, 2 one electrode 13 of the filter is connected Article One electrode group is given a clock voltage, for example, -10V, as shown in FIG. 10A, and the other electrode group is set to 0V as shown in FIG. 10B. In this way, in the light receiving section τ 1 , charges generated in the cutouts 15 of the electrodes 13 are diffused under each electrode 13 of the electrode group in which a potential well is formed by applying a voltage of −10 V. Accumulate here. Therefore, in the next transmission period τ 2 , when the clock voltages ø 1 and ø 2 of two neighboring phases are applied, they are sequentially transmitted under the neighboring electrode 13 in one direction, and then transferred to the storage unit described in FIG. 1. Going. In this case, even when the cutout portion 15 extends over the channel stopper region 11, even this portion can be used as the light receiving portion.

상술한 본원 발명 구성에 의하면, 수광을 하는 부분에 있어서는, 전극(13)이 존재치 않으므로, 이 전극(13)에 의해서 수광감도가 저하하거나 손상되는 일이 없다. 더구나 각 전극(13)의 절결부(15)의 외의 부분, 즉 전송채널이 되는 부분에 있어서는, 각 전극(13)사이에 간극이 존재치 않으므로, 그 전송효울도 높일 수 있다.According to the above-described configuration of the present invention, since the electrode 13 does not exist in the light-receiving portion, the light receiving sensitivity is not lowered or damaged by the electrode 13. In addition, in the portion other than the cutout portion 15 of each electrode 13, i.e., the portion that becomes the transfer channel, there is no gap between the electrodes 13, and therefore the transfer efficiency can be enhanced.

또, 전하의 전송효율과, 전송채널의 폭과의 관계는, 1차 함수적비례에 의한 것이 아니고, 전송채널폭이 감소하면서 전송효율은 급격히 저하한다고 하는 관계에 있지만, 본원 발명 구성에 의하면, 절결부(15)를 채널스토퍼영역(11)사이의 한쪽에 편의해서 설치했으므로 전송채널부의 실효폭을 크게 할 수가 있으며 이점에서도 전송효율을 향상시킬 수 있는 것이다.The relationship between the transfer efficiency of charge and the transfer channel width is not based on linear functional proportions, but the transfer efficiency decreases rapidly while the transfer channel width decreases. Since the notch 15 is conveniently provided between the channel stopper regions 11, the effective width of the transmission channel portion can be increased, and the transmission efficiency can be improved even at this advantage.

또, 본원 발명구성에 의하면, 절결부(15)가 존재하는 부분에 있어서의 전극(13)사이의 간격 d을 4㎛이상으로 선정했으므로, 이 부분을 통한 전하의 전송시에 있어서의 역류를 효과적으로 방지할 수 있는 것이다.In addition, according to the configuration of the present invention, since the interval d between the electrodes 13 in the portion where the cutout portion 15 is present is selected to be 4 µm or more, the reverse flow at the time of transfer of charge through this portion is effectively It can be prevented.

또한, 상술한 예에 있어서는, 2상 클록형의 구성으로 했을 경우에 대해서 설명했지만, 3상 클록형의 구성으로 할 수도 있다. 이 경우의 일례를 제11도 및 제12도에 의거해서 간단히 설명하건데, 이 예에 있어서도, 채널스토퍼영역(11)을 갖는 반도체기체(10)의 1주면(一主面)(10a)상에 SiO2등의 절연막(12)을 피착하지만, 이예에서는, 이 절연막(12)상에 전면적으로 고비저항, 예컨대 진성(眞性)의 다결정 실리콘층(22)을 형성하고, 이것에 선택적으로 예컨대 확산에 의해서 P형 또는 N형의 불순물을 고농도로서 도오프하여 전극(13)을 형성하고, 각 전극(13) 사이에는 진성의 다결정실리콘(22)의 일부로된 즉 반절연성의층(23)을 개재시키도록 만든다. 그리고, 층(22)의 일부를 예컨대 포토에칭에 의해서 제거하여 절결부(15)를 형성한다. 그리고, 이 경우, 두개 걸러의 전극(13)을 서로 전기적으로 접속하고, 전송시에는 이들 3조의 전극군에 3상의 클록 ø1, ø2, ø3를 인가한다.In addition, in the above-mentioned example, although the case where it was set as the structure of the two-phase clock type was demonstrated, it can also be set as the structure of a three-phase clock type. An example of this case will be briefly described with reference to Figs. 11 and 12. In this example as well, on one main surface 10a of the semiconductor substrate 10 having the channel stopper region 11, it is described. An insulating film 12 such as SiO 2 is deposited, but in this example, a high specific resistance, for example, intrinsic polycrystalline silicon layer 22 is formed on the insulating film 12 and selectively diffused thereon, for example. The electrode 13 is formed by doping off P-type or N-type impurities at a high concentration, and interposing a semi-insulating layer 23 formed as part of the intrinsic polysilicon 22 between the electrodes 13. Make it work. A part of the layer 22 is then removed by, for example, photoetching to form the cutout 15. In this case, every two electrodes 13 are electrically connected to each other, and three phase clocks? 1 ,? 2 ,? 3 are applied to these three electrode groups at the time of transmission.

이와 같은 구성에 의할 경우에 있어서도, 그 수광은 전극(13)의 절결부(15)를 통해서 만들어지는 것이므로, 이 다결정 실리콘으로 이또어진 전극을 통해서 그 수광을 행할 경우에 비해, 수광감도 특히 단파장(短波長)측의 수광감도를 올릴 수 있다. 그리고, 다른 부에 있어서의 전극(13) 사이에는 반절연성층(23)이 개재되어 있으므로 전극(13) 사이에는 실질적인 간극이 존재치 않는다.Even in the case of such a configuration, since the light reception is made through the notch 15 of the electrode 13, the light reception sensitivity is particularly short compared with the case where the light reception is performed through the electrode which is made of this polycrystalline silicon. The light reception sensitivity on the side can be raised. Since the semi-insulating layer 23 is interposed between the electrodes 13 in the other parts, there is no substantial gap between the electrodes 13.

Claims (1)

도면에 표시하고 본문에 상술한 바와 같이 프레임트랜스퍼방식에 의한 고체촬상장치에 있어서, 그 반도체 표면에 절연막을 통해서 피착배열된 이메이지의 전송전극에, 각 화소(畵素)가 되는 부분의 1측(一側)에 상기 각 전극사이의 간격이 4㎛ 이상으로 되는 절결부(切缺部)가 설치된 것을 특징으로 하는 고체촬상장치.In the solid state image pickup device by the frame transfer method as shown in the figure and described above in the main text, one side of a portion of each pixel of a transfer electrode of an image deposited and deposited on the semiconductor surface through an insulating film. A solid state imaging device, characterized in that a cutout portion is provided in which a gap between the electrodes is 4 mu m or more.
KR760001342A 1976-06-01 1976-06-01 Solid state image sensing device KR800000780B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR760001342A KR800000780B1 (en) 1976-06-01 1976-06-01 Solid state image sensing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR760001342A KR800000780B1 (en) 1976-06-01 1976-06-01 Solid state image sensing device

Publications (1)

Publication Number Publication Date
KR800000780B1 true KR800000780B1 (en) 1980-08-08

Family

ID=19202325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR760001342A KR800000780B1 (en) 1976-06-01 1976-06-01 Solid state image sensing device

Country Status (1)

Country Link
KR (1) KR800000780B1 (en)

Similar Documents

Publication Publication Date Title
GB2103875A (en) Solid state image sensors
GB2207801A (en) Thermal imaging devices
US3995302A (en) Transfer gate-less photosensor configuration
GB1394520A (en) Charge coupled device area imaging array
US4087832A (en) Two-phase charge coupled device structure
US4141024A (en) Solid state image sensing device
US4241421A (en) Solid state imaging apparatus
WO1987000970A1 (en) Frame transfer ccd area image sensor with improved horizontal resolution
KR800000780B1 (en) Solid state image sensing device
US4866497A (en) Infra-red charge-coupled device image sensor
JPS6141468B2 (en)
US4240116A (en) Solid state imaging apparatus
US4394675A (en) Transparent asymmetric electrode structure for charge coupled device image sensor
CA1070806A (en) Solid state image sensing device
KR930024178A (en) Solid state imaging device
JP2572181B2 (en) CCD image element
JPS62219565A (en) Solid-state image pickup device
JPS5818368Y2 (en) solid-state imaging device
JP4403383B2 (en) Solid-state imaging device
JPS5857021B2 (en) Embedded channel solid-state imaging device using frame transfer method
JPS5946155B2 (en) solid state imaging device
JP3157277B2 (en) Photosensitive charge-coupled device
JPH0130306B2 (en)
JPS6013553B2 (en) solid-state imaging device
US8643063B2 (en) Multidirectional two-phase charge-coupled device