KR790000817B1 - 수직편향 전류발생 회로배치 - Google Patents

Abstract

내용 없음.

Description

수직편향 전류발생 회로배치

제1도는 트레이스구간중에 있어서의 본 발명의 회로배치의 실시예의 기본소자를 표시하는 회로도.

제2도는 리트레이스구간중에 있어서의 본 발명의 회로배치의 실시예의 기본소자를 표시하는 회로도.

제3도는 코일 반부를 흐르는 전류 및 그 양단간에 발생하는 전압을 표시하는 파형도.

제4도는 본 발명 회로배치의 실시예를 보인 회로도.

제5도는 트레이스구간중에 있어서 본 발명회로배치의 다른 실시예의 기본소자를 표시하는 회로도이다.

본 발명은 출력증폭기에 제어신호를 공급하는 장치를 구비하고, 이 출력증폭기의 출력단자에 2개의 코일로, 즉 반으로 분할시킨 수직편향용 코일이 접속되어 있는 수상관에서, 수직편향용 코일에 트레이스구간과 리트레이스구간으로 구성되는 톱니파 편향전류를 발생시키는 회로배치에 관한 것이다.

이미 알려진 바와 같이 수상장치에서 수직편향의 반복율(repetition rate)인 피일드 주파수는 비교적 낮아서 50 또는 60Hz이며, 편향전류의 리트레이스구간은 피일드 주기에 비해 극히 짭아서 피일드주기의 1/20정도이다. 따라서 대부분의 피일드 편향코일에서는 트레이스구간동안 임피던스의 리액턴스성분은 저항성분에 비하여 무시할 수 있을 정도 작으나, 리트레이스 구간동안에는 반대로 된다. 이로 인해서 트레이스 구간동안 코일 양단간의 전압은 코일을 흐르는 전류와 거의 동일한 파형, 즉 직선파형이 된다. 트레이스구간동안 이 전류는 급속적으로 방향이 반대가 된다. 이 구간중 코일은 이미 오옴 저항이라고는 볼 수가 없고 단순한 인덕턴스로만 볼 수가 있기 때문에 이 전류방향의 역전은 코일 양단간에 비교적 높은 전압을 필요로 한다. 리트레이스 전압이 충분히 높지 아니하면 리트레이스구간이 과도하게 길어진다.

전술한 고전압을 공급하기 위하여 출력증폭기의 공급전압을 사용하는 것은 가능하다. 그러나 이 경우에는 트레이스구간동안 이 전압이 너무 높아지고 출력증폭기의 전력소모가 불필요하게 커지며, 전압전원으로부터 과다한 전력을 필요로 한다는 결점이 있다. 리트레이스구간동안 공급전압보다 더 높은 전압을 공급하는 회로배치도 이미 알려진 바이다. 그러나 이 회로배치는 비교적 대용량치의 콘덴서를 가지고 있는 펄스 발생기를 추가로 필요로 한다.

본 발명의 목적은 전력소모가 낮고 이와같은 발생기를 필요로 하지 않는 회로배치를 제공하고져 하는 것으로서, 이와같은 목적을 위해서 본 발명의 회로배치는 트레이스구간중에는 2개의 코일 반부가 서로 직렬로 연결되고, 리트레이스구간중에는 2개의 코일반부의 각각이 직류전압전압의 단자사이에 접속되는 스위칭소자를 설치함을 특징으로 하고 있다.

본 발명회로배치의 실시예에 있어서는 제1코일 반부의 출력증폭기의 출력단자에 접속되어 있지 않은 제2단자와 제2코일반부의 제1단자와의 사이에 트레이스구간중 도전하는 제1스위치를 설치하고, 또 제1코일반부의 이러한 제2단자와 직류전압전원의 제1단자와의 사이에 리트레이스구간중 도전하는 제2스위치를 설치하고, 또 제2코일 반부의 제1단자와 직류전압전원의 제2단자와의 사이에 리트레이스구간중 도전하는 제3스위치를 설치하는 한편, 리트레이스구간중 제1코일반부의 제1단자를 직류전압전원의 제2단자에 접속하고 제2코일반부의 제2단자를 직류전압전원의 제1단자에 접속한다.

이러한 회로배치의 전력소모는 낮고 또 공급전압을 높게할 필요가 없으므로 이 회로배치는 반도체 칩내에 유리하게 집적시킬 수가 있다. 본 발명을 도면에 따라 설명하면 다음과 같다.

제1도에 있어서 텔레비젼 수상기의 피일드 편향회로는 피일드 편향코일을 가지고 있으며, 그 2개의 반부(L₁및 L₂)(동일한 것으로 가정한다)는 트레이스 구간중 직렬로 연결된다. nPn형의 트랜지스터(T₁)의 에미터 및 PnP형의 트랜지스터(T₂)의 에미터를 서로 접속시킴과 동시에 코일반부(L₁)의 단자(P)에 접속한다. 트랜지스터(T₁)의 콜렉터를 전압전압의 (+)단자(2)에 접속함과 동시에 트랜지스터(T₂)의 콜렉터를 그 (-)단자(1)에 접속한다. 직류전압(V_B)를 앞에서 말한 단자 사이에 공급하고 단자(1)을 접지한다. 트랜지스터(T₁및 T₂)의 베이스를 서로 접속시켜 입력단자(3)를 형성한다. nPn트랜지스터(T₃) 및 PnP트랜지스터(T₄)를 각각 트랜지스터(T₁및 T₂)에 접속하며, 상호접속된 에미터의 접합점을 코일반브(L₁)의 단자(Q)에 접속시키는 동시에 상호 접속된 베이스로서 입력단자(4)를 형성시킨다. 반대극성으로 거의 직선적으로 변화하는 같은 두 제어전압을 단자(3 및 4)에 공급한다.

트랜지스터(T₁-T₄)는 입력전압이 없을 경우에는 비도전상태가 되게 바이어스한다. 이 경우 두 트랜지스터쌍(T₁,T₂및 T₃,T₄)는 각각 B급 출력증폭기를 구성한다. 트레이스구간이 개시할 시간 T₀에 있어서 단자(3)의 제어전압을 트랜지스터(T₁및 T₂)베이스의 바이어스 전압에 대하여 (+)로함과 동시에, 단자(4)의 제어잔압을 트랜지스터(T₃및 T₄)베이스의 바이어스 전압에 대해서 (-)로 한다. 결과적으로 트랜지스터(T₁및 T₄)가 도전하고 트랜지스터(T₂및 T₃)가 차단된다. 점 P 및 Q사이에 편향전류(iy)가 화살표로 표시한 방향으로 흐른다. 간단하게 하기 위해 제1도에서는 트랜지스터의 바이어스 장치 및 트랜지스터를 흐르는 전류를 만족하게 인계(take-over)시키는 장치는 표시하지 않았다.

트레이스구간중 2개의 코일반부(L₁, L₂)는 대략 오옴저항으로서 작용하기 때문에, 전류(iy)도 시간의 함수로서 거의 직선으로 변화하며, 시간 t₀에 있어서 (-)의 최대값 -iM을 가진다(제3a도 참조). 설명을 간단히 하기 위하여 소위 S 보정 및 기타의 보정을 무시한다. 트레이스구간의 대략 중간점의 시간 t₁에서 2개의 입력전압은 트랜지스터의 바이어스 전압에 비해서 0이 되며, 다음에 극성이 역전된다. 이로 인해서 전류(iy)는 대략적으로 동일한 시간 t₁에서 0이 되며, 이어서 방향이 역전된다. 시간 t₁후 트랜지스터(T₂및 T₃)가 도전하고 트랜지스터(T₁및 T₄)가 차단된다. 트레이스 구간의 종료시간 t₂에 있어서 각 제어 전압은 최대값에 달하여 전류(iy)는 대략 동일시간(t₂)에 (+)의 최대값 iM를 가지며 시간 t₀및 t₂에서의 전류값은 그 절대값이 같다.

시간 t₀에 있어서 트랜지스터(T₁)의 콜렉터-에미터전압은 그 최소값 V를 갖는다. 동일시간에 있어서 트랜지스터(T₄)의 콜렉터-에미터 전압도 최소이다. 설명을 간단히 하기 위해서 트랜지스터(T₄)의 최소값이 V와 같다고 하면, 각 코일반부 양단의 전압(V_L)은 시간 t₀에 있어서

와 같게 된다. 여기서 코일 양단간의 전압은 제1도에 있어서 접지에 대한 전압이 좌측단자쪽보다 우측단자쪽이 높을 때 (+)로 한다. 같은 방법으로 시간 t₂에 있어서는 전압(V_L)은

와 같게 된다.

제3b도에 전압(V_L)을 시간에 대해서 도시하였다. 코일반부(L₁및 L₂)의 접합점의 전압은 전트레이스구간중

가 된다.

제2도는 시간 t₂에 있어서 본 발명에 의하여 발생되는 상태를 표시한 것이다. 코일반부(L₁)의 단자(M)과 코일반부(L₂)의 단자(N)와의 사이에 스위치(S₁)가 접속되며, 시간 t₂앞에는 이들 단자를 상호 접속시키고 t₂이후엔 개방된다. 이와 동시에 단자(M)이 이때 닫혀있는 스위치(S₂)를 거쳐서 단자(1)에 접속되고 단자(N)이 이때 닫혀있는 스위치(S₃)를 거쳐 단자(2)에 접속되며, 단자(P)는 스위치(S₄)를 거쳐서 단자(2)에 접속되는 동시에 단자(Q)는 스위치(S₅)를 거쳐 단자(1)에 접속된다. 이 경우 각 코일반부는 전압 전원의 단자사이에 접속되기 때문에 각 코일반부의 양단간의 전압(V_L)은 (-V_B)와 같게 된다(제3b도 참조).

시간 t₂후에 이 상태는, 전류(iy)가 최대 i_M로부터 최소 -i_M이 되는데 필요한 시간 τ와 대략 같은 시간 간격동안 유지된다. 시간 t'₀=t₂+τ에 있어서 스위치(S₁)은 닫혀지고 스위치(S₂, S₃, S₄및 S₅)는 열려서 제1도의 시간 t₀와 동일한 새로운 상태로 된다. 따라서 시간 t₀'에 있어서 새로운 트레이스구간이 개시된다.

리트레이스구간중 편향코일의 임피던스는 근사적으로 순수한 리액턴스로 볼 수 있다. 각 코일반부의 인덕턴스를 L로 하면, V_B=L

이므로 i_g=

가 된다. 여기서 시간 t₂가 t=0일때이다.

시간 t₀'에 있어서는 t=τ 및 -i_M=

이므로 i_M=

, 즉 iy=

가 얻어진다.

이렇게 전류(iy)가 리트레이스구간중 직선적으로 변한다고 근사하면, 전류(iy)는 리트레이스구간의 중간점의 시간 t₃에서 0이 되며, 다음에 그 방향이 역전한다(제3a도 참조). 이상으로부터 리트레이스구간의 지속기간(τ)은 전압(V_B)에 역비례하며, 따라서 이 지속기간(τ)은 L 및 i_M의 값이 주어질때 이 전압(V_B)의 값에 의해서 결정될 수가 있다. 코일 단부가 직렬로 그대로 되어 있을 경우에는 리트레이스구간은 더 길어진다. 실제로는 리트레이스구간중 전류(iy)가 직선적으로 변화하지 않고 지수 함수적으로 변화하기 때문에, 리트레이스구간은 2배이상으로 되며, 따라서 허용할 수 없을 정도로 길어진다.

제4도는 본 발명 회로배치의 실시예를 나타내며, 제1도 및 제2도에 대응하는 소자는 동일 부호로서 표시한다. 제2도의 단락상태의 스위치를 흐르는 전류는 시간 t₁에서 방향이 역전할 수 있어야 하기 때문에, 이들 스위치를 도면의 예에서는 트랜지스터와 다이오드의 역병렬(inverse parallel)회로와 같은 바이포울러(bipolar)스위치로 한다. 여기서 역병렬이라 함은 다이오드의 한쪽 전극을 트랜지스터의 콜렉터에 접속하고, 다이오드의 다른쪽 전극을 트랜지스터의 에미터에 접속하며, 다이오드의 도전 방향을 트랜지스터의 콜렉터 전류의 방향과 반대로 하는 것을 의미한다. 이로 인해서 스위치(S₁)은 트랜지스터(T₅)와 다이오드(D₁)로서, 스위치(S₂)는 트랜지스터(T₄)와 다이오드(D₂)로서, 스위치(S₃)는 트랜지스터(T₇)와 다이오드(D₅)로서 구성된다.

τ와 대략 같은 지속시간의 피일드 반복 주파수의 (+)펄스가 단자(5)에 공급된다. 이들 펄스는 예를 들면 후술하는 부궤환회로에서 발생시킬 수가 있다. 트랜지스터(T₈)을 거쳐서 적당한 극성의 펄스를 트랜지스터(T₅,T₆및 T₇)에 공급하고, 그 결과 리트레이스구간중 트랜지스터(T₆및 T₇)는 충분하게 도전됨과 동시에 트랜지스터(T₅)는 차단되게 한다. 다이오드(D₄)는 트랜지스터(T₅)의 베이스-에미터 전압이 허용치 이상으로 (-)가 되지 않게 한다. 이에 반해서 트레이스구간중에는 트랜지스터(T₅)가 단자(2)에 접속한 베이스 저항(R₁) 때문에 포화상태로 되는 동시에, 트랜지스터(T₆및 T₇)가 차단되며, 또 다이오드(D₂및 D₅)는 이들의 음극 전압이 이들의 양극전압보다 높기 때문에 전류가 흐를 수 없게 된다. 시간간격 t₀-t₁중 전류(i_y)는 다이오드(D₁)을 거쳐서 흐르며, 시간간격 t₁-t₂중이 전류는 트랜지스터(T₅)에 흐른다.

뒤에서 상세히 설명하는 바와 같이 스위치(S₄)는, 출력증폭기(T₁및 T₂)의 일부를 구성하는 트랜지스터(T₁) 및, 이 트랜지스터(T₁)와 역병렬로 연결된 다이오드(D₅)로서 구성된다. 이와 유사하게 스위치(S₅)는 출력증폭기(T₃및 T₄)의 일부를 구성하는 트랜지스터(T₄) 및, 이 트랜지스터(T₄)와 역병렬로 연결된 다이오드(D₆)로서 구성한다. 리트레이스구간중 이들 트랜지스터(T₁및 T₄)는 포화상태가 된다.

시간 간격 t₂-t₃중 코일반부(L₁)를 흐르는 전류는 다이오드(D₂및 D₅)를 통하여 흐르며, 코일반부(L₂)를 흐르는 전류는 다이오드(D₆및 D₃)를 통하여 흐른다. 시간간격 t₃-t_o'중 전자의 전류는 트랜지스터(T₁및 T₆)를 통하여 흐르고, 후자의 전류는 트랜지스터(T₇및 T₄)를 통하여 흐른다.

작은값(약 0.5Ω)의 측정저항(R₂)을 스위치(S₁)과 코일반부(L₂)의 단자(N)와의 사이에 접속한다. 이 저항의 양단간의 전압은 편향전류의 측정값이 된다. 2개의 PnP트랜지스터(T₉및 T₁₀)의 에미터를 각각 저항(R₂)의 양단에 접속하고, 양 1KΩ의 저항(R₃및 R₄)를 각각 트랜지스터(T₁₀)의 에미터와 트랜지스터(T₉)의 베이스와의 사이 및 트랜지스터(T₉)의 에미터와 트랜지스터(T₁₀)의 베이스와의 사이에 접속한다. npn트랜지스터(T₁₁)의 콜렉터를 트랜지스터(T₉)의 베이스에, npn트랜지스터(T₁₂)의 콜렉터를 트랜지스터(T₁₀)의 베이스에 접속한다. 트랜지스터(T₁₁및 T₁₂)의 에미터는 각각 를 각각 약 560Ω의 2개의 저항(R₅및 R₆)를 거쳐서 상호 접속하며, 이들 저항의 접합점을 정(定)전류전원으로서 작용하는 트랜지스터(T₁₃)의 콜렉터에 접속한다.

트랜지스터(T₁₁)의 베이스는 콘덴서(C₁)를 거쳐, 피일드 주파수의 톱니파형 입력전압(V)이 공급되는 단자(6)에 접속하는데, 이 입력전압(V)은 이 트레이스구간중 제3b도의 전압(V_L)과 동일극성으로서 약 1V의 피이크값을 가진다. 트랜지스터(T₁₁)의 콜렉터 전류는 이 전압(V)과 동일한 극성을 가지나, 트랜지스터(T₁₂)의 콜렉터 전류는 반대극성을 갖는다. 트랜지스터(T₁₁)의 베이스의 바이어스 직류전압은 일정하게 하나, 트랜지스터(T₁₂)의 베이스의 바이어스 직류전압은 조절할 수 있게 하여, 전압(V)이 없을 경우에 전술한 두 콜렉터전류가 서로 같도록 한다. 이리하여 트랜지스터(T₁₁및 T₁₂)는 차동증폭기를 형성한다.

트랜지스터(T₉및 T₁₀)의 콜렉터전류에 의해 제어트랜지스터(T₁₄및 T₁₅)의 베이스를 각각 제어하며, 이들 트랜지스터(T₁₄및 T₁₅)의 콜렉터를 각각 트랜지스터(T₂및 T₄)의 베이스에 접속함과 동시에 예를 들면 33Ω의 적은 인계 저항(R₈및 R₉)을 거쳐서 트랜지스터(T₁및 T₃)의 베이스에 각각 접속한다. 이로 인해서 트랜지스터(T₁₄및 T₁₅)의 콜렉터는 각각 제1도의 점(3 및 4)가 된다. 다시 정전류전원(7 및 8)을 각각 단자(2)와 트랜지스터(T₁및 T₃)의 베이스와의 사이에 접속한다. 트레이스구간중 전술한 회로배치는 다음과 같이 동작한다.

전압(V)가 증대하면 트랜지스터(T₈)의 베이스 전압이 저하함과 동시에 트랜지스터(T₁₀)의 베이스 전압이 상승한다. 따라서 트랜지스터(T₁₄)의 베이스 전압이 증대하고 트랜지스터(T₁₅)의 베이스 전압이 감소한다. 이 결과 점(P)의 전압과 점(M)의 전압은 감소하고 점(Q)의 전압과 점(N)의 전압은 증대한다. 이 결과 트랜지스터(T_P)의 에미터 전압은 감소하고 트랜지스터(T₁₀)의 에미터 전압은 증대한다. 이로 인하여 전술한 회로배치는 트랜지스터(T₉및 T₁₀)의 베이스-에미터 전압을 일정하게 유지하는 부궤환 회로를 형성하게 된다. 측정 저항(R₂)의 저항값을 이 저항의 양단간에 최대전압 강하(i_M=0.8A에서 약 0.4V)가 전술한 전압보다 낮게 되도록 선택하며, 여기에 따라 소모되는 전력을 코일반부(L₁및 L₂)(각각 12-15Ω의 오옴저항을 가진다)에 의해 소모되는 전력보다 낮게 한다. 부궤환 회로에 의하여 편향전류는 입력전압(V)과 거의 동일하게 변화된다. 또 트랜지스터(T₅)의 전압강하가 다이오드(D₁)의 전압강하와 상이하므로서 생길 우려가 있는 직선성 오차는 발생하지 않는다.

시간(t₂)에 있어서 전압(V)은 급속하게 감소하므로 트랜지스터(T₁₄)의 베이스 전압이 급속하게 감소하여 트랜지스터(T₁₅)의 베이스 전압은 급속하게 증가한다. 급속한 변화의 경우 코일반부(L₁및 L₂)는 대체적으로 리액턴스 임피던스를 갖기 때문에, 편향전류는 이들 변화를 따라갈 수 없다.

이와같은 상태에서는 트랜지스터(T₁₄)가 차단되고 트랜지스터(T₁₅)는 포화된다. 이때 전류전원(7)에서 발생된 전류는, 시간 t₂의 직전에서 차단되고 있는 트랜지스터(T₁)의 베이스로 흘러서 트랜지스터(T₁)은 포화된다. 이와 동시에 시간 t₂의 직전에서 차단되고 있는 트랜지스터(T₄)도 포화된다. 이와 반대로 트랜지스터(T₂및 T₃)는 시간 t₂전에 도전되고 시간 t₂후에 차단된다. 이로 인해서 점(p)의 전압은 전원의 전압과 대체로 같게 되나, 점(Q)의 전압은 대체로 0이 된다. 전압(V_B)가 직렬연결의 코일반부의 양단간에 공급되기 때문에 부궤환회로가 리트레이구간에도 작용한다. 그러나 이와같은 경우 제2도의 설명으로부터 리트레이스구간은 소정의 지속시간 τ보다도 길어질 것이 확실시되고 있다.

그러나 본 발명에 의하면 대체로 시간 t₂에 단자(5)에서 펄스의 전연(前緣)이 일어나, 이로부터 전술한 바와 같이 각 코일반부 양단간에 공급하는 전압은

가 아니고 V_B로 되어, 리트레이스구간이 소정의 짧은 지속시간(τ)가 되게 한다.

전술한 바에서 명백한 바와 같이 트랜지스터(T₁및 T₄)는 트레이스구간중에는 B급 증폭기, 즉 직선성 증폭기의 일부를 구성하고, 리트레이스구간중에는 바이포울러 스위치, 즉 제2도의 스위치(S₄및 S₅)의 일부를 구성한다. 이로 인해서 이들 각 트랜지스터의 2개의 기능을 갖는다. 본 발명은 또한 스위치(S₄및 S₅)를 분리 사용하여 실시할 수 있음은 물론이다.

본 발명은 B급 이외의 다른형의 출력증폭기를 사용하여 실시할 수도 있다. 출력증폭기의 공급전압은 반드시 리트레이스구간중에 코일반부에 공급되는 전압과 같을 필요는 없다. 또 다른 예로서 단일출력 증폭기를 사용할 수도 있다.

제5도는 이와같은 설계의 회로배치를 도시한 것으로 2개의 트랜지스터(T₁' 및 T₂')는 트레이스구간중 2개의 공급전압(+V_b1및 -V_b2)로서 동작되는 출력증폭기를 구성한다. 이 경우 코일단자(Q)를 되도록이면 측정저항을 거쳐서 접지하고, 코일단자(P)를 트레이스구간중에는 스위치(S₆)를 거쳐 출력증폭기(T₁', T₂')에 접속되게 함과 동시에 리트레이스구간중에는 스위치(S₄')를 거쳐 단자(2)에 접속되게 한다. 제1, 제2 및 제4도에 도시한 실시예는 단일전압전원으로서 충분하다는 이점이 있다.

제4도에 도시한 예에서는 부궤환 회로에 의해서 전류(i_y) 및 전압(V_L)을 안정화시키고 있다. 또 다른 안정화가 저항(R₂)의 전기적 중심점을 전 트레이스구간동안

의 전위로 유지시킴으로써 얻어진다. 이와같은 목적을 위해서 대체로 같은 값(약 5.6Ω)의 2개의 저항(R₁₀및 R₁₁)을 점(P 및 Q)사이에 직렬로 연결한다.

이들 저항의 접합점(A)을 트랜지스터(T₁₇)와 함께 차동증폭기를 구성하는 트랜지스터(T₁₆)의 베이스에 접속한다. 트랜지스터(T₁₇)의 베이스는 약 10KΩ의 2개의 동일저항(R₁₂및 R₁₃)에 의해서 전압

로 바이어스됨과 동시에, 그 콜렉터는 예를 들면 1KΩ의 저항(R₁₄)를 거쳐 트랜지스터(T₁₃)의 콜렉터에 접속된다. 점(A)의 전압이 어떤 이유에 의해

와 다르게 되면, 트랜지스터(T₁₆및 T₁₇)의 콜렉터전류가 정상상태에 대해서 변화하여 점(A)의 전압이 올바른 값을 갖는 평형상태로 급속하게 되돌아간다. 리트레이스구간 중 이 회로배치는 아무런 변화도 받지 않는다. 왜냐하면 점(A)의 전압이

와 같은 그대로의 상태로 있기 때문이다.

제4도의 회로배치는 다시 다음과 같은 세부사항을 구비한다. 100pF의 콘덴서(C₂)를 트랜지스터(T₉및 T₁₄)의 콜렉터 사이에 접속하고, 비슷한 콘덴서(C₃)를 트랜지스터(T₁₀및 T₁₅)의 콜렉터 사이에 접속하며, 약 150Ω의 저항(R₁₅)과 약 10μF의 콘덴서(C₄)의 직렬연결회로를 점(A)와 단자(2) 사이에 접속한다. 발진방지를 위해서 코일반부(L₁및 L₂)를 각각 약 220Ω의 저항(R₁₆및 R₁₇)로서 분리시키는데, 이 저항은 수평편향코일에 의해 발생되고 편향장치의 코어를 통하여 유도되는 선주파수 전압을 단락(短絡)시키는 역할을 한다. 저항(R₁)(약 470Ω)과 대략 같은값의 저항(R₁₈)을 점(M)와 단자(1)과의 사이에 접속시켜, 저항(R₁)에 의해서 도입되는 비대칭을 제거한다.

본 발명에 의한 회로배치의 전력소모는 코일반부에 의한 전력소모를 제외하면 비교적 낮다. 왜냐하면 제4도에 있어서 트랜지스터(T₁,T₂,T₃,T₄,T₅,T₆및 T₇)만이 큰 전류가 흐르고 또 고전압에 견뎌야 하는 반면, 회로배치의 다른 소자들은 작은 신호에 관계되기 때문이다. 트레이스구간중에는 트랜지스터(T₁및 T₄)만이 구간 t₀-t₁에서 도전하고, 트랜지스터(T₂및 T₃)만이 구간 t₁-t₂에서 도전하며, 공급전압은 본 발명의 단계에 의하여 증가하지 않는 반면, 트랜지스터(T₅)는 포화되고 따라서 거의 전력소모가 생기지 않으며 트랜지스터(T₆및 T₇)은 차단된다. 리트레이스구간중의 전력소모는 거의 0이 된다. 왜냐하면 트랜지스터(T₁,T₄,T₆및 T₇)이 포화되고, 트랜지스터(T₂,T₃및 T₅)가 차단되기 때문이다. 이와같은 낮은 전력소모로 인해서 이 회로배치는 콘덴서 및 코일반부를 제외하고는 반도체칩내에 유리하게 집적시킬 수가 있다. 이것은 공급전압을 낮게 할 수 있다는(제4도의 예로서는 약 25V) 사실에서도 가능하게 된다. 집적화에 적합하도록 하기 위해서는 회로배치를 공지의 방법으로 약간 변경해야 한다. 예를 들면 트랜지스터(T₂및 T₄)를 npn트랜지스터로 바꾸어야 한다.

Claims (1)

1. 출력증폭기에 제어신호를 공급하는 장치를 구비하며, 이 출력증폭기의 출력단자에 2개의 코일로, 즉 반으로 분할시킨 수직편향용 코일이 접속되어 있는 수상관에서, 수직편향용 코일에 트레이스 및 리트레이스 구간으로 구성되는 톱니파 편향전류를 발생시키는 회로배치에 관한 것으로, 여기에 트레이스구간중에는 전술한 2개의 코일반부를 서로 직렬로 연결시키고 리트레이스구간중에는 전술한 2개의 코일반부의 각각을 직류전압전원의 단자사이에 접속시키는 스위칭 소자를 추가로 설치함을 특징으로 하는 수직편향전류발생 회로배치.

Images