KR20240108204A - 과전류 보호 회로 및 이를 포함하는 전력 증폭기 - Google Patents

과전류 보호 회로 및 이를 포함하는 전력 증폭기 Download PDF

Info

Publication number
KR20240108204A
KR20240108204A KR1020230043568A KR20230043568A KR20240108204A KR 20240108204 A KR20240108204 A KR 20240108204A KR 1020230043568 A KR1020230043568 A KR 1020230043568A KR 20230043568 A KR20230043568 A KR 20230043568A KR 20240108204 A KR20240108204 A KR 20240108204A
Authority
KR
South Korea
Prior art keywords
transistor
current
signal
bias
input
Prior art date
Application number
KR1020230043568A
Other languages
English (en)
Inventor
홍경희
토나미
최규진
한수연
이건용
표승철
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to US18/301,321 priority Critical patent/US20240223138A1/en
Priority to CN202310879199.9A priority patent/CN118282336A/zh
Publication of KR20240108204A publication Critical patent/KR20240108204A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/471—Indexing scheme relating to amplifiers the voltage being sensed

Abstract

바이어스 회로로부터 바이어스 전류를 공급받아 입력 RF(Radio Frequency) 신호를 증폭하는 전력 증폭기를 보호하는 과전류 보호 회로가 제공된다. 과전류 보호 회로는 상기 입력 RF 신호의 크기에 대응하는 제1 전압에 대한 엔벨로프를 감지하는 엔벨로프 감지부, 상기 엔벨로프의 값을 제어 단자로 입력 받으며, 상기 엔벨로프 값에 의해 턴 온 되어 상기 바이어스 회로의 제1 노드로부터 전류를 싱크하는 제1 트랜지스터, 그리고 전원과 상기 제1 트랜지스터 사이에 연결되고, 상기 바이어스 회로의 상기 제1 노드에 제어 단자가 연결되는 제2 트랜지스터를 포함한다.

Description

과전류 보호 회로 및 이를 포함하는 전력 증폭기{OVER CURRENT PROTECTION CIRCUIT AND POWER AMPLIFIER INCLUDING THE SAME}
본 기재는 과전류 보호 회로 및 이를 포함하는 전력 증폭기에 관한 것이다.
무선 통신 시스템에 사용되는 송신 장치는 전송 거리를 높이기 위해, RF(Radio Frequency) 신호를 증폭하는 전력 증폭기를 포함하고 있다.
이러한 전력 증폭기는 높은 신뢰성이 요구된다. 큰 입력신호가 인가되고 부하가 크게 변화하는 모든 조건에서 전력 증폭기가 손상되지 않아야 하는 요구조건이 있다.
과도한 파워의 입력신호가 인가되고, 부하가 크게 변하는 특정 조건에서 과도한 전류가 흐르게 된다. 이때 전력 증폭기를 구성하는 드라이버 스테이지(driver stage) 또는 전력 스테이지(power stage)에 한계를 넘어서는 과전류가 흐르게 되면, 소자가 손상되는 현상이 발생한다.
따라서, 전력 증폭기의 정상 동작 밖의 가혹 조건에서도 전력 증폭기를 과전류로부터 손상되지 않도록 하는 보호 회로가 필요하다.
실시예들 중 적어도 하나의 실시예는 전력 증폭기에 과도한 전류가 흐르는 것을 방지할 수 있는 과전류 보호 회로를 제공할 수 있다.
한 측면에 따르면, 바이어스 회로로부터 바이어스 전류를 공급받아 입력 RF(Radio Frequency) 신호를 증폭하는 전력 증폭기를 보호하는 과전류 보호 회로가 제공될 수 있다. 상기 과전류 보호 회로는, 상기 입력 RF 신호의 크기에 대응하는 제1 전압에 대한 엔벨로프를 감지하는 엔벨로프 감지부, 상기 엔벨로프의 값을 제어 단자로 입력 받으며, 상기 엔벨로프 값에 의해 턴 온 되어 상기 바이어스 회로의 제1 노드로부터 전류를 싱크하는 제1 트랜지스터, 그리고 전원과 상기 제1 트랜지스터 사이에 연결되고, 상기 바이어스 회로의 상기 제1 노드에 제어 단자가 연결되는 제2 트랜지스터를 포함한다.
상기 바이어스 회로는 상기 바이어스 전류를 공급하는 제3 트랜지스터를 포함할 수 있고, 상기 제1 노드는 상기 제3 트랜지스터의 제어 단자일 수 있다.
상기 바이어스 회로는 상기 제1 노드와 접지 사이에 스택되는 제4 트랜지스터와 제5 트랜지스터를 더 포함할 수 있다.
상기 엔벨로프 감지부는 상기 제1 전압에 대한 엔벨로프로부터 상기 제1 트랜지스터의 턴 온 전압 레벨을 조절하는 제1 저항을 포함할 수 있다.
상기 엔벨로프 감지부는 애노드로 상기 제1 전압이 입력되고, 캐소드가 상기 제1 저항의 제1 단자에 연결되는 다이오드, 제1 단자가 상기 다이오드의 캐소드에 연결되고, 제2 단자가 접지에 연결되는 커패시터, 그리고 상기 제1 저항의 제2 단자와 접지 사이에 연결되는 제2 저항을 더 포함할 수 있고, 상기 제1 저항의 제2 단자는 상기 제1 트랜지스터의 제어 단자에 연결될 수 있다.
상기 전력 증폭기는 상기 입력 RF 전압을 증폭하여 출력하는 전력 트랜지스터를 포함할 수 있고, 상기 입력 RF 신호의 크기에 대응하는 제1 전압은 상기 전력 트랜지스터에 의해 증폭된 RF 신호의 전압일 수 있으며, 상기 바이어스 회로는 상기 전력 트랜지스터에 상기 바이어스 전류를 공급할 수 있다.
상기 전력 증폭기는 제1 바이어스 전류를 공급받아 상기 입력 RF 전압을 증폭하여 출력하는 드라이버 트랜지스터, 그리고 제2 바이어스 전류를 공급받아 상기 드라이버 트랜지스터에 의해 증폭된 RF 신호를 증폭하여 출력하는 전력 트랜지스터를 포함할 수 있고, 상기 입력 RF 신호의 크기에 대응하는 제1 전압은 상기 드라이버 트랜지스터에 의해 증폭된 RF 신호의 전압일 수 있다.
상기 바이어스 회로는 상기 제1 바이어스 전류를 공급하는 제1 바이어스 회로, 그리고 상기 제2 바이어스 전류를 공급하는 제2 바이어스 회로를 포함할 수 있고, 상기 제1 트랜지스터는 상기 엔벨로프 값에 의해 턴 온 되어 상기 제1 바이어스 회로와 상기 제2 바이어스 회로로부터 전류를 싱크할 수 있다.
상기 제1 바이어스 회로는 상기 제1 바이어스 전류를 공급하는 제3 트랜지스터를 포함할 수 있고, 상기 제2 바이어스 회로는 상기 제2 바이어스 전류를 공급하는 제4 트랜지스터를 포함할 수 있으며, 상기 제2 트랜지스터의 상기 제어 단자는 상기 제3 트랜지스터의 제어 단자와 상기 제4 트랜지스터의 제어 단자에 연결될 수 있다.
다른 측면에 따르면, 전력 증폭기가 제공될 수 있다. 상기 전력 증폭기는 RF(Radio Frequency) 신호를 증폭하는 제1 트랜지스터, 상기 제1 트랜지스터에 제1 바이어스 전류를 공급하는 제2 트랜지스터를 포함하는 제1 바이어스 회로, 입력되는 RF 신호의 크기에 대응하는 제1 전압에 대한 엔벨로프를 감지하는 엔벨로프 감지부, 그리고 상기 엔벨로프의 값이 설정값 이상인 경우, 상기 제1 바이어스 회로부터 전류를 싱크하여 상기 제1 바이어스 전류를 감소시키는 보호 회로부를 포함하며, 상기 보호 회로부는 상기 엔벨로프의 값을 제어 단자로 입력 받으며, 제1 단자와 접지에 연결되는 제2 단자를 가지는 제3 트랜지스터, 그리고 제어 단자가 상기 제2 트랜지스터의 제어 단자에 연결되고, 제1 단자가 전원에 연결되며, 제2 단자가 상기 제3 트랜지스터의 상기 제1 단자에 연결되는 제4 트랜지스터를 포함한다.
상기 전력 증폭기는 RF 신호를 증폭하여 상기 제1 트랜지스터로 전달하는 제5 트랜지스터, 그리고 상기 제5 트랜지스터에 제2 바이어스 전류를 공급하는 제6 트랜지스터를 포함하는 제2 바이어스 회로를 더 포함할 수 있고, 상기 입력되는 RF 신호의 크기에 대응하는 제1 전압은 상기 제5 트랜지스터에 의해 증폭된 RF 신호의 전압일 수 있다.
상기 제4 트랜지스터의 상기 제어 단자는 상기 제2 트랜지스터의 제어 단자와 상기 제6 트랜지스터의 제어 단자에 연결될 수 있다.
상기 입력되는 RF 신호의 크기에 대응하는 제1 전압은 상기 제1 트랜지스터에 의해 증폭된 RF 신호의 전압일 수 있다.
상기 엔벨로프 감지부는 상기 제1 전압에 대한 엔벨로프로부터 상기 제3 트랜지스터의 턴 온 전압 레벨을 조절하는 저항을 포함할 수 있다.
상기 제1 바이어스 회로는 상기 제2 트랜지스터의 제어 단자와 접지 사이에 스택되는 제5 트랜지스터와 제6 트랜지스터를 더 포함할 수 있다.
실시예들 중 적어도 하나의 실시예에 따르면, 과도한 RF 입력 신호 입력 시, 전력 증폭기를 구성하는 드라이버 스테이지 및/또는 전력 스테이지에 인가되는 바이어스 전류를 줄여, 전력 증폭기가 손상되는 것을 방지할 수 있다.
도 1은 한 실시예에 따른 다단 전력 증폭기(1000)를 나타내는 도면이다.
도 2는 다른 실시예에 따른 다단 전력 증폭기(1000a)를 나타내는 도면이다.
도 3은 또 다른 실시 예에 따른 전력 증폭기(1000b)를 나타내는 도면이다.
도 4는 도 1에 도시된 바이어스 회로(710)의 한 예를 나타낸 도면이다.
도 5는 도 1에 도시된 바이어스 회로(720)의 한 예를 나타낸 도면이다.
도 6은 도 1에 도시된 과전류 보호 회로(800)를 나타낸 도면이다.
도 7은 도 1에 도시된 드라이버 트랜지스터의 베이스에 인가되는 입력 RF 신호 파형의 일 예를 나타낸 도면이다.
도 8은 도 6에 도시된 엔벨로프 감지부에 의해 감지된 엔벨로프의 일 예를 나타낸 도면이다.
도 9는 도 6에 도시된 전류(I3)에 대한 시뮬레이션 결과를 나타낸 도면이다.
도 10은 도 6에 도시된 바이어스 전류(IBIAS2)에 대한 시뮬레이션 결과를 나타낸 도면이다.
도 11은 도 6에 도시된 전류(Isink)에 대한 시뮬레이션 결과를 나타낸 도면이다.
도 12는 도 6에 도시된 전류(I5)에 대한 시뮬레이션 결과를 나타낸 도면이다.
도 13은 도 6에 도시된 전류(ICC)에 대한 시뮬레이션 결과를 나타낸 도면이다.
도 14는 도 2에 도시된 과전류 보호 회로(800a)를 나타낸 도면이다.
도 15는 도 3에 도시된 과전류 보호 회로(800b)를 나타낸 도면이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "커플링(coupling)"되어 있다고 할 때, 이는 "직접적으로 또는 물리적으로 커플링"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 또는 비접촉 커플링"되어 있는 경우를 포함한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 또는 물리적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 또는 비접촉 연결"되어 있는 경우, 또는 "전기적으로 연결"되어 있는 경우도 포함한다.
명세서 전체에서, RF 신호는 Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들에 따른 형식을 가질 수 있으나, 이에 한정되지 않는다.
또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 한 실시예에 따른 다단 전력 증폭기(1000)를 나타내는 도면이다.
도 1을 참고하면, 2단으로 구성된 다단 전력 증폭기(1000)는 첫번째 스테이지 증폭기의 드라이버 트랜지스터(100), 두 번째 스테이지 증폭기의 전력 트랜지스터(200), 입력 매칭 네트워크(300), 중간 매칭 네트워크(400), 출력 매칭 네트워크(500), 기준 전류 생성 회로(610), 기준 전류 생성 회로(620), 바이어스 회로(710), 바이어스 회로(720) 및 과전류 보호 회로(800)를 포함할 수 있다.
첫번째 스테이지 증폭기는 드라이버 증폭기(driver amplifier, DA)일 수 있고, 고이득을 가지면서 두번째 스테이지 증폭기에 적합한 RF(radio frequency) 신호 레벨을 전달한다. 첫번째 스테이지 증폭기는 드라이버 트랜지스터(100)를 포함할 수 있다.
두번째 스테이지 증폭기는 전력 증폭기(power amplifier, PA)일 수 있고, 시스템에서 요구하는 고출력을 생성할 수 있다. 두번째 스테이지 증폭기는 전력 트랜지스터(200)를 포함할 수 있다.
입력 매칭 네트워크(300)는 드라이버 트랜지스터(100)의 입력 단자(즉, 베이스)에 연결될 수 있으며, 입력 RF(Radio Frequency) 신호(RFIN)와 드라이버 트랜지스터(100) 사이에 임피던스 매칭을 수행한다.
중간 매칭 네트워크(400)는 드라이버 트랜지스터(100)의 출력 단자(즉, 컬렉터)에 연결될 수 있으며, 드라이버 트랜지스터(100)의 출력 RF 신호와 전력 트랜지스터(200) 사이에 임피던스 매칭을 수행한다.
출력 매칭 네트워크(500)는 전력 트랜지스터(200)의 출력 단자(즉, 컬렉터)에 연결될 수 있으며, 전력 트랜지스터(200)의 출력 RF 신호(RFOUT)와 부하 사이에 임피던스 매칭을 수행한다.
입력 매칭 네트워크(300), 중간 매칭 네트워크(400) 및 출력 매칭 네트워크(500)는 각각 저항, 인덕터, 커패시터 중 적어도 하나의 조합으로 구현될 수 있다.
드라이버 트랜지스터(100)는 입력 단자(즉, 베이스)에 입력되는 RF 신호(RFIN)에 대한 전력을 증폭한 후 드라이버 트랜지스터(100)의 출력 단자(즉, 컬렉터)로 증폭된 RF 신호를 출력할 수 있다. 즉, 드라이버 트랜지스터(100)의 베이스에는 증폭하고자 하는 RF 신호가 입력되며, 드라이버 트랜지스터(100)의 컬렉터는 증폭된 RF 신호를 출력할 수 있다. 드라이버 트랜지스터(100)의 에미터는 접지에 연결될 수 있으며, 도 1에 나타내지 않았지만 드라이버 트랜지스터(200)의 에미터와 접지 사이에 저항이 추가적으로 연결될 수 있다. 그리고 드라이버 트랜지스터(100)의 컬렉터는 전원 전압(VCC1)에 연결될 수 있으며, 전력 트랜지스터(100)는 전원 전압(VCC1)에 의해 동작될 수 있다.
드라이버 트랜지스터(100)의 출력 RF 신호는 중간 매칭 네트워크(400)를 거쳐 전력 트랜지스터(200)의 입력 단자(즉, 베이스)로 입력된다. 전력 트랜지스터(200)는 입력 단자에 입력되는 RF 신호에 대한 전력을 증폭한 후, 전력 트랜지스터(200)의 출력 단자(즉, 컬렉터)로 출력할 수 있다. 즉, 전력 트랜지스터(200)의 베이스에는 증폭하고자 하는 RF 신호가 입력되며, 전력 트랜지스터(200)의 컬렉터는 증폭된 RF 신호를 출력할 수 있다. 전력 트랜지스터(200)의 에미터는 접지에 연결될 수 있으며, 드라이버 트랜지스터(200)의 에미터와 접지 사이에 저항이 추가적으로 연결될 수 있다. 그리고 전력 트랜지스터(200)의 컬렉터는 전원 전압(VCC2)에 연결될 수 있으며, 전력 트랜지스터(200)는 전원 전압(VCC2)에 의해 동작될 수 있다.
드라이버 트랜지스터(100) 및 전력 트랜지스터(200)는 이종접합 바이폴라 트랜지스터(Heterojunction Bipolar Transistor, HBT), 양극 접합 트랜지스터(Bipolar Junction Transistor, BJT), 절연 게이트 바이이폴라 트랜지스터(Insulated Gate Bipolar Transistor, IGBT) 등 다양한 트랜지스터로 구현될 수 있다. 그리고 도 1에서는 전력 트랜지스터(200)를 n-타입으로 나타냈지만 p-타입으로 대체될 수 있다. 한편, 트랜지스터의 베이스는 제어 단자의 역할을 수행하므로, '제어 단자' 용어로 사용될 수 있다. 트랜지스터의 컬렉터는 트랜지스터의 한 단자이므로 '제1 단자 또는 제2 단자' 용어로 사용될 수 있다. 그리고 트랜지스터의 에미터도 트랜지스터의 한 단자이므로 '제1 단자 또는 제2 단자' 용어로 사용될 수 있다.
커플링(coupling) 커패시터(CC)는 드라이버 트랜지스터(100)의 입력 단자(즉, 베이스)에 연결될 수 있다. 커플링 커패시터(Cc)는 입력 RF 신호에서 DC(Direct Current) 성분을 제거(blocking)하는 기능을 수행할 수 있다.
바이어스 회로(710)는 기준 전류 생성 회로(610)로부터 기준 전류(IREF1)를 공급받아, 드라이버 트랜지스터(100)가 요구하는 바이어스 전류(IBIAS1)를 생성할 수 있다. 바이어스 전류(IBIAS1)는 드라이버 트랜지스터(100)의 입력 단자에 공급되며, 드라이버 트랜지스터(100)는 바이어스 전류(IBIAS1)에 의해 바이어스 레벨(바이어스 포인트)이 설정될 수 있다.
바이어스 회로(710)와 드라이버 트랜지스터(100)의 입력 단자 사이에는 저항(R1)이 연결될 수 있다.
기준 전류 생성 회로(610)는 기준 전류(IREF1)를 생성하고, 생성된 기준 전류(IREF1)를 바이어스 회로(710)로 공급할 수 있다.
바이어스 회로(720)는 기준 전류 생성 회로(620)로부터 기준 전류(IREF2)를 공급받아, 전력 트랜지스터(200)가 요구하는 바이어스 전류(IBIAS2)를 생성할 수 있다. 바이어스 전류(IBIAS2)는 전력 트랜지스터(200)의 입력 단자에 공급되며, 전력 트랜지스터(200)는 바이어스 전류(IBIAS2)에 의해 바이어스 레벨(바이어스 포인트)이 설정될 수 있다. 이때 과전류 보호 회로(800)에 의해 바어이스 전류(IBIAS2)가 감소될 수 있다. 바어이스 전류(IBIAS2)가 감소되면, 전력 트랜지스터(200)의 출력 단자(즉, 컬렉터)를 통해 흐르는 전류(ICC)가 감소될 수 있다.
바이어스 회로(720)와 전력 트랜지스터(200)의 입력 단자 사이에는 저항(R2)이 추가로 연결될 수 있다.
기준 전류 생성 회로(620)는 기준 전류(IREF2)를 생성하고, 생성된 기준 전류(IREF2)를 바이어스 회로(720)로 공급할 수 있다.
도 1에서, 전력 트랜지스터(200)의 출력 단자(즉, 컬렉터)를 통해 흐르는 전류를 ICC로 나타냈다. 여기서, 전류(ICC)는 전력 증폭기(1000)의 출력 전류일 수 있다.
입력 RF 신호(RFIN)가 커지면, 전력 증폭기(1000)의 각 스테이지에 흐르는 전류도 같이 증가하게 된다. 특정한 상황에서 로드 미스매치(load mismatch)가 발생할 수 있다. 이로 인해 전력 증폭기(1000)에 과도한 전류(ICC)가 흐르게 되고, 전력 증폭기(100)의 각 스테이지의 소자가 견딜 수 있는 전류 한계를 넘는 경우가 발생한다.
한 실시예에 따른 과전류 보호 회로(800)는 입력 RF 신호(RFIN)의 크기에 대응하는 전압을 검출하고, 검출된 전압이 설정값 이상일 때 동작할 수 있다. 이때 과전류 보호 회로(800)는 바이어스 회로(720)로부터 전류(Isink)만큼 전류를 싱크하여 바이어스 전류(IBIAS2)를 감소시킴으로써, 전력 트랜지스터(200)에 과전류가 흐르는 것을 방지하는 기능을 수행할 수 있다.
도 2는 다른 실시예에 따른 다단 전력 증폭기(1000a)를 나타내는 도면이다.
도 2를 참고하면, 다단 전력 증폭기(1000a)는 도 1의 다단 전력 증폭기(1000)와 유사한 구성을 가질 수 있다.
단, 과전류 보호 회로(800a)는 입력 RF 신호(RFIN)의 크기에 대응하는 전압을 검출하고, 검출된 전압이 설정값 이상일 때 바이어스 회로(720)로부터 전류(Isink)만큼 전류를 싱크하고, 바이어스 회로(710)로부터 전류(Isink)만큼 전류를 싱크할 수 있다. 즉, 과전류 보호 회로(800a)는 과전류 보호 회로(800a)는 바이어스 회로(720)의 바이어스 전류(IBIAS2)뿐만 아니라 바이어스 회로(710)의 바이어스 전류(IBIAS1)도 제어할 수 있다.
또한 3단 이상으로 구성된 다단 증폭기에도 도 1의 과전류 보호 회로(800) 또는 도 2의 과전류 보호 회로(800a)가 적용될 수 있다.
도 3은 또 다른 실시 예에 따른 전력 증폭기(1000b)를 나타내는 도면이다.
도 3을 참고하면, 전력 증폭기(1000b)는 도 1 및 도 2의 다단 전력 증폭기(1000, 1000a)와 달리, 하나의 스테이지로 구성될 수 있다. 하나의 스테이지로 구성된 전력 증폭기(1000b)에도 과전류 보호 회로(800b)가 적용될 수 있다.
과전류 보호 회로(800b)는 전력 트랜지스터(200)의 출력 RF 신호의 크기에 대응하는 전압을 검출하고, 검출된 전압이 설정값 이상일 때 바이어스 회로(720)로부터 전류(Isink)만큼 전류를 싱크할 수 있다. 이로 인해 전력 트랜지스터(200)에 공급되는 바이어스 전류(IBIAS2)가 감소될 수 있다.
이처럼, 하나의 스테이지로 구성된 전력 증폭기(1000b)에도 과전류 보호 회로(800b)가 적용되어, 전력 트랜지스터(200)에 과전류가 흐르는 것을 방지할 수 있다.
도 4는 도 1에 도시된 바이어스 회로(710)의 한 예를 나타낸 도면이다.
도 4를 참고하면, 바이어스 회로(710)는 트랜지스터(T1), 트랜지스터(T2), 트랜지스터(T3), 저항(R3), 저항(R4), 저항(R5) 및 커패시터(C1)를 포함할 수 있다.
트랜지스터(T1, T2, T3)는 이종접합 바이폴라 트랜지스터(Heterojunction Bipolar Transistor, HBT), 양극 접합 트랜지스터(Bipolar Junction Transistor, BJT), 절연게이트 바이이폴라 트랜지스터(Insulated Gate Bipolar Transistor, IGBT) 등 다양한 트랜지스터로 구현될 수 있다. 그리고 도 4에서는 트랜지스터(T1, T2, T3)를 n-타입으로 나타내었지만 p-타입으로 대체될 수 있다. 또한 도 4에서는 트랜지스터(T3)의 베이스에 연결되고 트랜지스터(T1)의 베이스와 컬렉터 사이의 접점을 노드(N3)로 표시했다.
트랜지스터(T1)의 베이스와 컬렉터는 노드(N3)에 서로 연결될 수 있으며, 트랜지스터(T1)의 컬렉터는 기준 전류(IREF1)를 공급하는 전류 소스 예를 들면, 기준 전류 생성 회로(610)에 연결될 수 있다. 기준 전류 생성 회로(610)는 바이어스 회로(710)로 기준 전류(IREF1)를 공급하므로, 도 4에서 기준 전류 생성 회로(610)를 전류 소스(610)로 표시하였다. 트랜지스터(T1)는 다이오드 연결 구조를 가질 수 있다. 트랜지스터(T1)의 컬렉터와 전류 소스(610) 사이에 저항(R3)이 연결될 수 있다.
트랜지스터(T2)의 베이스와 컬렉터는 서로 연결될 수 있으며, 트랜지스터(T2)의 컬렉터는 트랜지스터(T1)의 에미터에 연결될 수 있다. 트랜지스터(T2)는 다이오드 연결 구조를 가질 수 있으며, 트랜지스터(T2)의 에미터는 접지에 연결될 수 있다. 트랜지스터(T2)의 에미터와 접지 사이에 저항(R4)이 추가적으로 연결될 수 있다.
트랜지스터(T1)와 트랜지스터(T2)는 기준 전류(IREF1)로부터 전류(I2)만큼 전류를 싱크하는 역할을 수행한다.
트랜지스터(T3)의 컬렉터는 전원 전압(VBATT)에 연결될 수 있다. 트랜지스터(T3)의 컬렉터와 전원 전압(VBATT) 사이에 저항(R5)이 추가적으로 연결될 수 있다. 트랜지스터(T3)의 베이스는 노드(N3)에 연결될 수 있다. 그리고 트랜지스터(T3)의 에미터는 드라이버 트랜지스터(100)의 입력 단자에 연결될 수 있으며, 바이어스 전류(IBIAS1)를 드라이버 트랜지스터(100)에 공급할 수 있다.
기준 전류(IREF1)는 전류(I1)와 전류(I2)로 나누어지며, 전류(I1)는 트랜지스터(T3)의 베이스로 입력될 수 있다. 바이어스 회로(710)에 의해 생성되는 바이어스 전류(IBIAS1)는 드라이버 트랜지스터(100)의 베이스 전류에 해당하므로, 바이어스 전류(IBIAS1)와 드라이버 트랜지스터(100)에 흐르는 전류는 수학식 1의 관계를 가질 수 있다.
여기서, IC는 드라이버 트랜지스터(100)에 흐르는 전류를 나타내며, β는 드라이버 트랜지스터(100)의 common-emitter current gain을 나타낸다.
수학식 1을 보면, 바이어스 전류(IBIAS1)가 증가하면 드라이버 트랜지스터(100)에 흐르는 전류도 증가한다. 바이어스 전류(IBIAS1)가 감소하면 드라이버 트랜지스터(100)에 흐르는 전류도 감소하게 된다.
도 5는 도 1에 도시된 바이어스 회로(720)의 한 예를 나타낸 도면이다.
도 5를 참고하면, 바이어스 회로(720)는 트랜지스터(T4), 트랜지스터(T5), 트랜지스터(T6), 저항(R6), 저항(R7), 저항(R8) 및 커패시터(C2)를 포함할 수 있다.
트랜지스터(T4, T5, T6)는 이종접합 바이폴라 트랜지스터(Heterojunction Bipolar Transistor, HBT), 양극 접합 트랜지스터(Bipolar Junction Transistor, BJT), 절연게이트 바이이폴라 트랜지스터(Insulated Gate Bipolar Transistor, IGBT) 등 다양한 트랜지스터로 구현될 수 있다. 그리고 도 5에서는 트랜지스터(T4, T5, T6)를 n-타입으로 나타내었지만 p-타입으로 대체될 수 있다. 또한 도 5에서는 트랜지스터(T6)의 베이스에 연결되고 트랜지스터(T4)의 베이스와 컬렉터 사이의 접점을 노드(N4)로 표시했다.
바이어스 회로(720)는 바이어스 회로(710)와 유사한 구성을 가질 수 있다.
바이어스 회로(720)는 기준 전류 생성 회로(620)로부터 기준 전류(IREF2)를 공급받아, 바이어스 전류(IBIAS2)를 생성한다. 기준 전류(IREF2)는 전류(I3)와 전류(I4)로 나누어지며, 전류(I3)는 트랜지스터(T6)의 베이스로 입력될 수 있다. 바이어스 전류(IBIAS2)는 전력 트랜지스터(200)의 베이스 전류에 해당하므로, 바이어스 전류(IBIAS2)와 전력 트랜지스터(200)에 흐르는 전류는 수학식 2의 관계를 가질 수 있다.
수학식 2에서, ICC는 전력 트랜지스터(200)에 흐르는 전류를 나타내며, β는 전력 트랜지스터(200)의 common-emitter current gain을 나타낸다.
수학식 2를 보면, 바이어스 전류(IBIAS2)가 증가하면 전력 트랜지스터(200)에 흐르는 전류(ICC)도 증가한다. 바이어스 전류(IBIAS2)가 감소하면, 전력 트랜지스터(200)에 흐르는 전류(ICC)도 감소하게 된다.
이때, 한 실시예에 따른 과전류 보호 회로(800)는 입력 RF 신호(RFIN)를 증폭시켜 출력하는 드라이버 트랜지스터(100)의 출력 RF 신호의 전압을 감지하고, 출력 RF 신호의 전압이 설정값 이상일 때, 바이어스 회로(720)로부터 전류(Isink)만큼 전류를 싱크하여 바이어스 전류(IBIAS2)를 감소시킬 수 있다. 또한 바이어스 전류(IBIAS2)가 감소됨에 따라 전력 트랜지스터(200)에 흐르는 전류(ICC)도 감소되므로, 전력 트랜지스터(200)에 과전류가 흐르는 것이 방지될 수 있다. 이러한 동작을 수행하는 과전류 보호 회로(800)에 대해서 이하에서 상세히 설명한다.
도 6은 도 1에 도시된 과전류 보호 회로(800)를 나타낸 도면이다.
도 6을 참고하면, 과전류 보호 회로(800)는 엔벨로프(envelope) 감지부(810) 및 보호 회로부(820)를 포함할 수 있다. 과전류 보호 회로(800)는 ESD(Electrostatic Discharge) 보호부(830)를 더 포함할 수 있다.
엔벨로프 감지부(810)는 입력 RF 신호(RFIN)의 크기에 대응하는 드라이버 트랜지스터(100)의 출력 RF 신호에 대한 엔벨로프를 감지할 수 있다. 그리고 엔벨로프 감지부(810)는 감지된 엔벨로프 값이 설정값 이상일 때 보호 회로부(820)를 동작시키는 제어 신호를 보호 회로부(820)로 출력할 수 있다. 여기서, 제어 신호는 보호 회로부(820)의 트랜지스터(T8)를 턴 온 시키는 신호로서, 트랜지스터(T8)의 베이스에 인가되는 신호일 수 있다.
엔벨로프 감지부(810)는 다이오드(De), 커패시터(Ce), 저항(Re) 및 저항(Rs)를 포함한다.
다이오드(De)의 애노드는 드라이버 트랜지스터(100)의 출력 단자에 연결되고, 다이오드(De)의 캐소드는 커패시터(Ce)의 일단에 연결될 수 있다. 또한 다이오드(De)의 캐소드는 저항(Rs)의 일단에 연결될 수 있다. 커패시터(Ce)의 타단은 접지에 연결될 수 있다. 저항(Rs)의 타단은 보호 회로부(820)의 트랜지스터(T8)의 베이스에 연결될 수 있다. 또한 저항(Rs)의 타단은 저항(Re)의 일단에 연결될 수 있으며, 저항(Re)의 타단은 접지에 연결될 수 있다.
드라이버 트랜지스터(100)의 출력 RF 신호의 전압이 양의 전압일 때 다이오드(De)가 턴 온 될 수 있고, 다이오드(De)를 통과하는 전류는 커패시터(Ce)에 충전될 수 있다. 즉, 다이오드(De)와 커패시터(Ce)에 의해 드라이버 트랜지스터(100)의 출력 RF 신호의 엔벨로프가 검출될 수 있다. 커패시터(Ce)에 충전된 전압은 저항(Rs)과 저항(Re)에 의해 분배되고, 분배된 전압은 보호 회로부(820)의 트랜지스터(T8)의 베이스에 인가될 수 있다. 이때 분배된 전압이 트랜지스터(T8)의 턴 온 전압이면, 트랜지스터(T8)가 턴 온 될 수 있다.
한 실시 예에 따르면, 드라이버 트랜지스터(100)의 출력 RF 신호에 대한 엔벨로프 값이 설정값 이상일 때, 저항(Rs)과 저항(Re)에 의해 분배된 전압에 의해 트랜지스터(T8)가 턴 온 될 수 있다. 즉, 드라이버 트랜지스터(100)의 출력 RF 신호에 대한 엔벨로프 값이 설정값 미만일 때는 트랜지스터(T8)가 턴 오프 될 수 있다. 드라이버 트랜지스터(100)의 출력 전압의 엔벨로프 값이 설정값 이상이라 함은, 과도한 입력 RF 신호(RFIN)가 인가되었음을 의미할 수 있다. 이때 저항(Rs)을 통해서, 드라이버 트랜지스터(100)의 출력 RF 신호의 엔벨로프 값이 설정값 이상일 때, 트랜지스터(T8)가 턴 온 되도록 트랜지스터(M8)의 턴 온 전압이 설정될 수 있으며, 저항(Rs)의 저항 값 조절을 통해 설정값이 조절될 수 있다.
보호 회로부(820)는 트랜지스터(T7), 트랜지스터(T8) 및 저항(R9)을 포함할 수 있다.
트랜지스터(T7)의 컬렉터는 전원 전압(VBATT)에 연결될 수 있고, 트랜지스터(T7)의 베이스는 바이어스 회로(720)의 노드(N4)에 연결될 수 있다. 즉, 트랜지스터(T7)의 베이스는 트랜지스터(T6)의 베이스에 연결될 수 있다.
트랜지스터(T8)의 컬렉터는 트랜지스터(T7)의 에미터에 연결될 수 있으며, 트랜지스터(T8)의 에미터는 접지에 연결될 수 있다. 트랜지스터(T8)의 베이스는 엔벨로프 감지부(810)에 연결될 수 있다. 즉, 트랜지스터(T8)의 베이스는 저항(Rs)과 저항(Re) 사이의 접점에 연결될 수 있다. 따라서, 트랜지스터(T8)는 저항(Rs)과 저항(Re)에 의해 분배된 전압에 의해 턴 온 될 수 있다. 또한 트랜지스터(T8)의 에미터와 접지 사이에 저항(R9)이 추가적으로 연결될 수 있다.
트랜지스터(T8)가 턴 온 되면, 트랜지스터(T7)와 트랜지스터(T8)를 통해 전류(I5)가 흐른다. 이때, 트랜지스터(T7)의 베이스가 바이어스 회로(720)의 노드(N4) 즉, 트랜지스터(T6)의 베이스에 연결되어 있으므로, 기준 전류(IREF2)는 전류(I3), 전류(I4) 및 전류(Isink)와 수학식 3의 관계를 가질 수 있다.
트랜지스터(T8)가 턴 온 되면, 전류(Isink)가 발생된다. 기준 전류(IREF2)가 일정하다고 가정하면, 전류(Isink)가 발생됨에 따라 전류(I3) 및/또는 전류(I4)가 감소될 수 있다. 한 실시 예에 따르면, 트랜지스터(T8)의 턴 온 시에, 트랜지스터(T8)는 전류(I3)에서 소정의 전류를 싱크할 수 있다. 예를 들어, 전류(I4)는 고정적인 값을 가질 수 있다. 전류(I4)가 고정적인 값을 가진다고 가정하면, 트랜지스터(T8)의 턴 온 시에 전류(I3)에서 전류(Isink)만큼 싱크될 수 있다. 이에 따라, 전류(I3)가 감소되고, 바이어스 전류(IBIAS2)도 감소될 수 있다.
입력 RF 신호(RFIN)가 커지면, 엔벨로프 감지부(810)에 의해 검출된 드라이버 트랜지스터(100)의 RF 출력 신호에 대한 엔벨로프 값이 커진다. 드라이버 트랜지스터(100)의 RF 출력 신호에 대한 엔벨로프 값이 커짐에 따라, 트랜지스터(T8)의 베이스로 더 많은 전류가 전달되므로, 전류(I5)가 증가하고, 트랜지스터(T7)의 베이스로 전달되는 전류(Isink) 또한 증가한다. 그리고 전류(Isink)가 증가함에 따라서 트랜지스터(T6)의 베이스에 인가되는 전류(I3)는 감소되고, 전력 트랜지스터(200)의 베이스에 인가되는 바이어스 전류(IBIAS2)도 감소된다.
이와 같이, 과전류 보호 회로(800)는 드라이버 트랜지스터(100)의 RF 출력 신호에 대한 엔벨로프 값에 대응하여 바이어스 회로(720)로부터 전류(Isink)를 싱크함으로써, 과도한 입력 RF 신호(RFIN)가 인가되어도, 전력 트랜지스터(200)에 과전류가 흐르는 것을 방지할 수 있다.
한편, 드라이버 트랜지스터(100)의 출력 단자(즉, 컬렉터)와 엔벨로프 감지부(810) 사이에 ESD 보호부(830)가 연결될 수 있다.
ESD 보호부(830)는 다이오드 스택(N_r)과 다이오드 스택(N_f)을 포함할 수 있다. 다이오드 스택(N_r)과 다이오드 스택(N_f)은 복수 개의 다이오드가 직렬로 연결된 구조를 가진다. 다이오드 스택(N_r)과 다이오드 스택(N_f)은 서로 병렬로 연결될 수 있다. 다이오드 스택(N_r)의 캐소드는 드라이버 트랜지스터(100)의 출력 단자에 연결될 수 있고, 다이오드 스택(N_r)의 애노드는 접지에 연결될 수 있다. 다이오드 스택(N_f)의 애노드는 드라이버 트랜지스터(100)의 출력 단자에 연결될 수 있고, 다이오드 스택(N_f)의 캐소드는 접지에 연결될 수 있다. 이러한 ESD 보호부(830)는 전류가 하나의 다이오드를 통과할 때 전압 강하가 발생하는 점을 이용하여 드라이버 트랜지스터(100)의 RF 출력 신호의 전압을 적절한 전압으로 낮추는 역할을 수행한다. 이때 다이오드 스택(N_f) 내 두 다이오드 사이의 접점을 노드(N1)로 표시했다. 노드(N1)는 ESD 보호부(830)의 출력 단자가 될 수 있다. 즉, 노드(N1)는 다이오드(De)의 애노드에 연결될 수 있다.
도 7은 도 1에 도시된 드라이버 트랜지스터의 베이스에 인가되는 입력 RF 신호 파형의 일 예를 나타낸 도면이고, 도 8은 도 6에 도시된 엔벨로프 감지부에 의해 감지된 엔벨로프의 일 예를 나타낸 도면이다.
도 7에서, S710은 15dBm의 파워를 가지는 입력 RF 신호 파형을 나타내며, 전력 증폭기(1000)의 정상 동작 영역 밖의 가혹 조건에 해당되는 입력 RF 신호 파형일 수 있다. S720은 2dBm의 파워를 가지는 입력 RF 신호 파형을 나타낸다.
도 7을 참고하면, 입력 RF 신호(RFIN)의 파워가 커질수록, 입력 RF 신호(RFIN)의 전압 스윙이 커진다.
입력 RF 신호(RFIN)에 대응하는 드라이버 트랜지스터(100)의 출력 RF 신호는 엔벨로프 감지부(810)를 거치면서, 도 8과 같은 전압 파형으로 변환될 수 있다.
도 8에서, S810은 15dBm의 파워를 가지는 입력 RF 신호 파형에 대한 엔벨로프 감지부(810)의 엔벨로프 파형을 나타낸다. S820은 2dBm의 파워를 가지는 입력 RF 신호 파형에 대한 엔벨로프 감지부(810)의 엔벨로프 파형을 나타낸다.
도 7 및 도 8을 보면, 입력 RF 신호(RFIN)의 파워가 커질수록, 엔벨로프 감지부(810)에 의해 감지된 엔벨로프 전압이 증가함을 알 수 있다.
이때, 저항(Rs)의 값을 조절하여, 엔벨로프 감지부(810)의 엔벨로프 전압 레벨이 조정될 수 있다. 이로 인해 트랜지스터(T8)의 턴 온 전압 레벨이 조절될 수 있다. 즉, 저항(Rs)의 값을 조절하여, 전력 증폭기(1000)의 정상 동작 영역 밖의 입력 RF 신호(RFIN)에 대해 트랜지스터(T8)가 턴 온 되도록 설정될 수 있다.
예를 들면, 15dBm의 파워를 가지는 입력 RF 신호(RFIN)에 대응하는 엔벨로프 감지부(810)의 엔벨로프 값에 의해 트랜지스터(T8)가 턴 온 될 수 있다. 반면, 2dBm의 파워를 가지는 입력 RF 신호(RFIN)에 대응하는 엔벨로프 감지부(810)의 엔벨로프 값에 의해서는 트랜지스터(T8)가 턴 온 되지 않을 수 있다.
그러면, 도 1에 도시된 전력 증폭기(1000)에서 도 6에 도시된 과전류 보호 회로(800)에 의해 나타나는 효과에 대해 도 9 내지 도 13을 참고하여 설명한다.
도 9는 도 6에 도시된 전류(I3)에 대한 시뮬레이션 결과를 나타낸 도면이고, 도 10은 도 6에 도시된 바이어스 전류(IBIAS2)에 대한 시뮬레이션 결과를 나타낸 도면이다. 도 11은 도 6에 도시된 전류(Isink)에 대한 시뮬레이션 결과를 나타낸 도면이고, 도 12는 도 6에 도시된 전류(I5)에 대한 시뮬레이션 결과를 나타낸 도면이다. 도 13은 도 6에 도시된 전류(ICC)에 대한 시뮬레이션 결과를 나타낸 도면이다.
도 9 내지 도 13에서, S110은 비교예로서, 과전류 보호 회로(800)가 없는 전력 증폭기에 대한 시뮬레이션 결과를 나타낸다. S120은 실시예로서, 과전류 보호 회로(800)를 포함하는 전력 증폭기(1000)에 대한 시뮬레이션 결과를 나타낸다.
도 9 및 도 10의 S110을 참고하면, 비교예는 입력 RF 신호(RFIN)의 파워(Pin)가 커질수록, 트랜지스터(T6)의 베이스에 인가되는 전류(I3)도 증가하고, 이에 따라 바이어스 전류(IBIAS2)도 증가하는 것을 알 수 있다. 특히, 정상 동작 영역을 벗어나는 영역(10)에서는 입력 RF 신호(RFIN)의 파워(Pin)가 커질수록, 전류(I3) 및 바이어스 전류(IBIAS2)가 급격하게 증가하는 것을 알 수 있다.
반면, 도 9 및 도 10의 S120을 참고하면, 실시예는 정상 동작 영역을 벗어나는 영역(10)에서, 높은 파워를 가지는 입력 RF 신호(RFIN)가 입력되어도, 트랜지스터(T6)의 베이스에 인가되는 전류(I3)는 더 이상 증가하지 않고, 바이어스 전류(IBIAS2)도 더 이상 증가하지 않는 것을 확인할 수 있다.
또한 도 11 및 도 12의 S120을 참고하면, 실시예는 정상 동작 영역을 벗어나는 영역(10)에서, 입력 RF 신호(RFIN)의 파워(Pin)가 커질수록, 전류(Isink)와 전류(I5)가 증가하는 것을 알 수 있다.
즉, 정상 동작 영역을 벗어나는 파워를 가지는 입력 RF 신호(RFIN)가 입력될 때, 과전류 보호 회로(800)의 트랜지스터(T8)가 턴 온 되어, 트랜지스터(T6)의 베이스에 인가되는 전류(I3)를 싱크한다. 이로 인해, 전류(I3) 및 바이어스 전류(IBIAS2)는 감소되고, 전류(Isink)와 전류(I5)는 증가된다.
결국, 도 13의 S120을 참고하면, 실시예는 정상 동작 영역을 벗어나는 영역(10)에서, 입력 RF 신호(RFIN)의 파워(Pin)가 커져도, 전력 트랜지스터(200)의 출력 단자(즉, 컬렉터)를 통해 흐르는 전류(ICC)가 더 이상 증가하지 않는 것을 확인할 수 있다.
이에 반해, 도 13의 S110을 참고하면, 비교예는 정상 동작 영역을 벗어나는 영역(10)에서, 입력 RF 신호(RFIN)의 파워(Pin)가 커질수록, 전력 트랜지스터(200)의 출력 단자(즉, 컬렉터)를 통해 흐르는 전류(ICC)가 크게 증가하는 것을 알 수 있다. 즉, 과전류 보호 회로(800)가 없으면, 높은 파워(Pin)의 입력 RF 신호(RFIN)에 의해 전력 트랜지스터(200)가 소손될 가능성이 크다.
이와 같이, 한 실시 예에 따른 전력 증폭기(1000)는 과전류 보호 회로(800)를 통해 과도한 파워의 입력 RF 신호(RFIN)가 입력되어도 전력 증폭기(1000)를 과전류로부터 보호할 수 있다.
도 14는 도 2에 도시된 과전류 보호 회로(800a)를 나타낸 도면이다.
도 14를 참고하면, 과전류 보호 회로(800a)는 도 6에 도시된 과전류 보호 회로(800)와 유사한 구성을 가질 수 있다.
다만, 트랜지스터(T7)의 베이스가 바이어스 회로(710)의 트랜지스터(T3)의 베이스에 해당되는 노드(N3) 및 바이어스 회로(720)의 트랜지스터(T6)의 베이스에 해당되는 노드(N4)에 모두 연결될 수 있다.
이에 따라, 정상 동작 영역을 벗어나는 파워를 가지는 입력 RF 신호(RFIN)가 입력되는 경우, 과전류 보호 회로(800a)에서의 트랜지스터(T8)가 턴 온 된다. 트랜지스터(T8)의 턴 온에 의해 트랜지스터(T3)의 베이스에 인가되는 전류(I1) 및 트랜지스터(T6)의 베이스에 인가되는 전류(I3)에서 전류(Isink)가 트랜지스터(T7)의 베이스로 싱크될 수 있다. 이로 인해, 과전류 보호 회로(800a)는 드라이버 트랜지스터(100)의 베이스에 인가되는 바이어스 전류(IBIAS1) 및 전력 트랜지스터(200)의 베이스에 인가되는 바이어스 전류(IBIAS2)를 동시에 감소시킬 수 있다.
이러한 방법으로, 3단 이상으로 구성된 다단 전력 증폭기에도 과전류 보호 회로(800a)가 적용될 수 있다.
도 15는 도 3에 도시된 과전류 보호 회로(800b)를 나타낸 도면이다.
도 15를 참고하면, 과전류 보호 회로(800b)는 도 6에 도시된 과전류 보호 회로(800)와 유사한 구성을 가질 수 있다.
다만, 과전류 보호 회로(800b)의 ESD 감지부(830)의 입력 단자가 전력 트랜지스터(200)의 출력 단자(즉, 컬렉터)에 연결될 수 있으며, 과전류 보호 회로(800b)에서 트랜지스터(T7)의 베이스가 바이어스 회로(720)의 노드(N4)에 연결될 수 있다.
과전류 보호 회로(800b)는 전력 트랜지스터(200)의 출력 RF 신호의 크기에 대응하는 전압을 검출하고, 검출된 전압이 설정값 이상일 때 바이어스 회로(720)로부터 전류(Isink)만큼 전류를 싱크하여, 전력 트랜지스터(200)에 공급되는 바이어스 전류(IBIAS2)를 감소시킬 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 드라이버 트랜지스터
200: 전력 트랜지스터
300: 입력 매칭 네트워크
400: 중간 매칭 네트워크
500: 출력 매칭 네트워크
610, 620: 기준 전류 생성 회로
710, 720: 바이어스 회로
800, 800a, 800b: 과전류 보호 회로
810: 엔벨로프 감지부
820: 보호 회로부
830: ESD 보호부

Claims (15)

  1. 바이어스 회로로부터 바이어스 전류를 공급받아 입력 RF(Radio Frequency) 신호를 증폭하는 전력 증폭기를 보호하는 과전류 보호 회로로서,
    상기 입력 RF 신호의 크기에 대응하는 제1 전압에 대한 엔벨로프를 감지하는 엔벨로프 감지부,
    상기 엔벨로프의 값을 제어 단자로 입력 받으며, 상기 엔벨로프 값에 의해 턴 온 되어 상기 바이어스 회로의 제1 노드로부터 전류를 싱크하는 제1 트랜지스터, 그리고
    전원과 상기 제1 트랜지스터 사이에 연결되고, 상기 바이어스 회로의 상기 제1 노드에 제어 단자가 연결되는 제2 트랜지스터
    를 포함하는 과전류 보호 회로.
  2. 제1항에서,
    상기 바이어스 회로는 상기 바이어스 전류를 공급하는 제3 트랜지스터를 포함하고,
    상기 제1 노드는 상기 제3 트랜지스터의 제어 단자인 과전류 보호 회로.
  3. 제2항에서,
    상기 바이어스 회로는 상기 제1 노드와 접지 사이에 스택되는 제4 트랜지스터와 제5 트랜지스터를 더 포함하는 과전류 보호 회로.
  4. 제1항에서,
    상기 엔벨로프 감지부는 상기 제1 전압에 대한 엔벨로프로부터 상기 제1 트랜지스터의 턴 온 전압 레벨을 조절하는 제1 저항을 포함하는 과전류 보호 회로.
  5. 제4항에서,
    상기 엔벨로프 감지부는
    애노드로 상기 제1 전압이 입력되고, 캐소드가 상기 제1 저항의 제1 단자에 연결되는 다이오드,
    제1 단자가 상기 다이오드의 캐소드에 연결되고, 제2 단자가 접지에 연결되는 커패시터, 그리고
    상기 제1 저항의 제2 단자와 접지 사이에 연결되는 제2 저항을 더 포함하고,
    상기 제1 저항의 제2 단자는 상기 제1 트랜지스터의 제어 단자에 연결되는 과전류 보호 회로.
  6. 제1항에서,
    상기 전력 증폭기는,
    상기 입력 RF 전압을 증폭하여 출력하는 전력 트랜지스터를 포함하고,
    상기 입력 RF 신호의 크기에 대응하는 제1 전압은 상기 전력 트랜지스터에 의해 증폭된 RF 신호의 전압이며,
    상기 바이어스 회로는 상기 전력 트랜지스터에 상기 바이어스 전류를 공급하는 과전류 보호 회로.
  7. 제1항에서,
    상기 전력 증폭기는
    제1 바이어스 전류를 공급받아 상기 입력 RF 전압을 증폭하여 출력하는 드라이버 트랜지스터, 그리고
    제2 바이어스 전류를 공급받아 상기 드라이버 트랜지스터에 의해 증폭된 RF 신호를 증폭하여 출력하는 전력 트랜지스터를 포함하고,
    상기 입력 RF 신호의 크기에 대응하는 제1 전압은 상기 드라이버 트랜지스터에 의해 증폭된 RF 신호의 전압인 과전류 보호 회로.
  8. 제7항에서,
    상기 바이어스 회로는
    상기 제1 바이어스 전류를 공급하는 제1 바이어스 회로, 그리고
    상기 제2 바이어스 전류를 공급하는 제2 바이어스 회로를 포함하고,
    상기 제1 트랜지스터는 상기 엔벨로프 값에 의해 턴 온 되어 상기 제1 바이어스 회로와 상기 제2 바이어스 회로로부터 전류를 싱크하는 과전류 보호 회로.
  9. 제8항에서,
    상기 제1 바이어스 회로는 상기 제1 바이어스 전류를 공급하는 제3 트랜지스터를 포함하고,
    상기 제2 바이어스 회로는 상기 제2 바이어스 전류를 공급하는 제4 트랜지스터를 포함하며,
    상기 제2 트랜지스터의 상기 제어 단자는 상기 제3 트랜지스터의 제어 단자와 상기 제4 트랜지스터의 제어 단자에 연결되는 과전류 보호 회로.
  10. RF(Radio Frequency) 신호를 증폭하는 제1 트랜지스터,
    상기 제1 트랜지스터에 제1 바이어스 전류를 공급하는 제2 트랜지스터를 포함하는 제1 바이어스 회로,
    입력되는 RF 신호의 크기에 대응하는 제1 전압에 대한 엔벨로프를 감지하는 엔벨로프 감지부, 그리고
    상기 엔벨로프의 값이 설정값 이상인 경우, 상기 제1 바이어스 회로부터 전류를 싱크하여 상기 제1 바이어스 전류를 감소시키는 보호 회로부
    를 포함하며,
    상기 보호 회로부는
    상기 엔벨로프의 값을 제어 단자로 입력 받으며, 제1 단자와 접지에 연결되는 제2 단자를 가지는 제3 트랜지스터, 그리고
    제어 단자가 상기 제2 트랜지스터의 제어 단자에 연결되고, 제1 단자가 전원에 연결되며, 제2 단자가 상기 제3 트랜지스터의 제1 단자에 연결되는 제4 트랜지스터를 포함하는 전력 증폭기.
  11. 제10항에서,
    RF 신호를 증폭하여 상기 제1 트랜지스터로 전달하는 제5 트랜지스터, 그리고
    상기 제5 트랜지스터에 제2 바이어스 전류를 공급하는 제6 트랜지스터를 포함하는 제2 바이어스 회로
    를 더 포함하며,
    상기 입력되는 RF 신호의 크기에 대응하는 제1 전압은 상기 제5 트랜지스터에 의해 증폭된 RF 신호의 전압인 전력 증폭기.
  12. 제11항에서,
    상기 제4 트랜지스터의 상기 제어 단자는 상기 제2 트랜지스터의 제어 단자와 상기 제6 트랜지스터의 제어 단자에 연결되는 전력 증폭기.
  13. 제10항에서,
    상기 입력되는 RF 신호의 크기에 대응하는 제1 전압은 상기 제1 트랜지스터에 의해 증폭된 RF 신호의 전압인 전력 증폭기.
  14. 제10항에서,
    상기 엔벨로프 감지부는 상기 제1 전압에 대한 엔벨로프로부터 상기 제3 트랜지스터의 턴 온 전압 레벨을 조절하는 저항을 포함하는 전력 증폭기.
  15. 제10항에서,
    상기 제1 바이어스 회로는 상기 제2 트랜지스터의 제어 단자와 접지 사이에 스택되는 제5 트랜지스터와 제6 트랜지스터를 더 포함하는 전력 증폭기.
KR1020230043568A 2022-12-30 2023-04-03 과전류 보호 회로 및 이를 포함하는 전력 증폭기 KR20240108204A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US18/301,321 US20240223138A1 (en) 2022-12-30 2023-04-17 Overcurrent protection circuit and power amplifier including the same
CN202310879199.9A CN118282336A (zh) 2022-12-30 2023-07-18 过电流保护电路和包括过电流保护电路的功率放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220190859 2022-12-30

Publications (1)

Publication Number Publication Date
KR20240108204A true KR20240108204A (ko) 2024-07-09

Family

ID=

Similar Documents

Publication Publication Date Title
CN108512515B (zh) 功率放大电路
US6762647B1 (en) Active protection circuit for load mismatched power amplifier
US10469032B2 (en) Power amplifier circuit
US10128797B2 (en) Power amplifier circuit
US10673388B2 (en) Bias circuit
CN111106805B (zh) 功率放大模块
US11444582B2 (en) Power amplifier circuit
US9853605B2 (en) Transistor package, amplification circuit including the same, and method of forming transistor
US11677363B2 (en) Power amplifier circuit
US20210013847A1 (en) Power amplifier circuit
CN110518883B (zh) 功率放大电路
US10566934B2 (en) Power amplifier circuit
US8130041B2 (en) Power amplifier device
KR20240108204A (ko) 과전류 보호 회로 및 이를 포함하는 전력 증폭기
KR20220094935A (ko) 전력 증폭기의 보호 회로 및 이를 포함하는 전력 증폭기
JP2021106376A (ja) 電力増幅回路
US20240223138A1 (en) Overcurrent protection circuit and power amplifier including the same
CN118282336A (zh) 过电流保护电路和包括过电流保护电路的功率放大器
US20220173702A1 (en) Power amplifier circuit
US20230318538A1 (en) Power amplifier circuit
US20220263477A1 (en) Power amplifier circuit
KR20240111957A (ko) 전력 증폭기 및 이의 동작 방법
KR20240094845A (ko) 과전류 보호 회로 및 이를 포함하는 전력 증폭기
KR20230063071A (ko) 이득 감쇠 회로 및 이를 포함하는 전력 증폭기
CN117439557A (zh) 功率放大电路