KR20240104132A - 전자 장치 - Google Patents

전자 장치 Download PDF

Info

Publication number
KR20240104132A
KR20240104132A KR1020247018054A KR20247018054A KR20240104132A KR 20240104132 A KR20240104132 A KR 20240104132A KR 1020247018054 A KR1020247018054 A KR 1020247018054A KR 20247018054 A KR20247018054 A KR 20247018054A KR 20240104132 A KR20240104132 A KR 20240104132A
Authority
KR
South Korea
Prior art keywords
insulator
light
layer
conductor
transistor
Prior art date
Application number
KR1020247018054A
Other languages
English (en)
Inventor
무네히로 코즈마
유키 오카모토
타츠야 오누키
히데토모 코바야시
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20240104132A publication Critical patent/KR20240104132A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/011—Arrangements for interaction with the human body, e.g. for user immersion in virtual reality
    • G06F3/013—Eye tracking input arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/37—Details of the operation on graphic patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

신규 구성의 전자 장치를 제공한다. 표시 장치, 연산부, 및 시선 검출부를 가진다. 표시 장치는 복수의 부표시부로 분할된 표시부와, 복수의 게이트 드라이버 회로와, 복수의 소스 드라이버 회로를 가진다. 게이트 드라이버 회로 중 하나 및 소스 드라이버 회로 중 하나는 부표시부 중 하나와 전기적으로 접속된다. 복수의 부표시부는 각각 복수의 화소 회로와 복수의 발광 소자를 가진다. 시선 검출부는 사용자의 시선을 검출하는 기능을 가진다. 연산부는 시선 검출부의 검출 결과를 사용하여 복수의 부표시부의 각각을 제 1 구역 또는 제 2 구역으로 배분하는 기능을 가진다. 제 2 구역에 포함되는 게이트 드라이버 회로는 1프레임 기간에서의 발광 소자의 점등 기간을 제 1 기간으로 하는 선택 신호를 출력하고, 제 1 구역에 포함되는 게이트 드라이버 회로는 1프레임 기간에서의 발광 소자의 점등 기간을 제 2 기간으로 하는 선택 신호를 출력하고, 제 1 기간은 제 2 기간보다 짧다.

Description

전자 장치
본 발명의 일 형태는 전자 장치에 관한 것이다. 본 발명의 일 형태는 표시 장치를 가지는 장착형 전자 장치에 관한 것이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 본 발명의 일 형태의 기술분야의 일례로서는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 전자 장치, 조명 장치, 입력 장치, 입출력 장치, 이들의 구동 방법, 또는 이들의 제조 방법을 들 수 있다.
표시 장치는 스마트폰 등의 휴대 정보 단말기, 텔레비전 장치 등을 비롯하여 가상 현실(VR: Virtual Reality), 증강 현실(AR: Augmented Reality) 등의 용도에 적합한 HMD(Head Mounted Display)형의 전자 장치 등 다양한 기기에 적용되어 있다. 그러므로, 표시 장치의 슬림 베젤화 및 저소비 전력화에 더하여 예를 들어 120Hz 이상 등의 높은 화면 재생 빈도로 표시가 가능한 표시 장치가 요구되고 있다. 예를 들어 특허문헌 1에서는, 고속 구동이 가능한 트랜지스터를 사용함으로써 미세한 화소를 가질 수 있는 HMD가 개시되어 있다.
일본 공개특허공보 특개2000-2856호
HMD형 전자 장치에는 사용자의 머리의 움직임이나 사용자의 시선 또는 조작에 따른 높은 묘화 처리 능력이 요구된다. 높은 묘화 처리 능력을 가지는 연산 회로로 고정세화(高精細化) 및 소형화된 표시 장치를 구동하는 경우, 소비 전력이 증대될 우려가 있다. 이에 더하여 높은 묘화 처리 능력을 가지는 연산 회로는 연산 회로를 냉각하기 위한 방열 기구를 가질 필요가 있어, 전자 장치의 대형화를 초래할 우려가 있다.
또는 고정세화 및 소형화된 표시 장치의 경우, 표시 장치를 구동하기 위한 애플리케이션 프로세서 등의 기능 회로를 표시부와 중첩되는 영역에 제공하는 구성을 가질 때 묘화 처리 능력이 부족할 우려가 있다.
본 발명의 일 형태는 저소비 전력화가 도모된 전자 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 소형화 및 경량화가 도모된 전자 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 묘화 처리 능력이 우수한 전자 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 신규 전자 장치를 제공하는 것을 과제 중 하나로 한다.
복수의 과제의 기재는 서로의 과제의 존재를 방해하는 것이 아니다. 본 발명의 일 형태는 예시한 과제를 모두 해결할 필요는 없다. 또한 열거한 것 외의 과제가 본 명세서의 기재로부터 저절로 명백해지고, 이러한 과제들도 본 발명의 일 형태의 과제가 될 수 있다.
본 발명의 일 형태는 표시 장치, 연산부, 및 시선 검출부를 가지고, 표시 장치는 복수의 부표시부로 분할된 표시부와, 복수의 게이트 드라이버 회로와, 복수의 소스 드라이버 회로를 가지고, 게이트 드라이버 회로 중 하나 및 소스 드라이버 회로 중 하나는 부표시부 중 하나와 전기적으로 접속되고, 복수의 부표시부는 각각 복수의 화소 회로와 복수의 발광 소자를 가지고, 시선 검출부는 사용자의 시선을 검출하는 기능을 가지고, 연산부는 시선 검출부의 검출 결과를 사용하여 복수의 부표시부의 각각을 제 1 구역 또는 제 2 구역으로 배분하는 기능을 가지고, 제 2 구역에 포함되는 게이트 드라이버 회로는 1프레임 기간에서의 발광 소자의 점등 기간을 제 1 기간으로 하는 선택 신호를 출력하고, 제 1 구역에 포함되는 게이트 드라이버 회로는 1프레임 기간에서의 발광 소자의 점등 기간을 제 2 기간으로 하는 선택 신호를 출력하고, 제 1 기간은 제 2 기간보다 짧은 전자 장치이다.
본 발명의 일 형태에 있어서, 제 1 구역은 사용자의 주시점과 중첩되는 영역을 포함하는 전자 장치가 바람직하다.
본 발명의 일 형태에 있어서, 복수의 게이트 드라이버 회로 및 복수의 소스 드라이버 회로는 각각 제 1 층에 제공되고, 복수의 화소 회로는 제 1 층 위의 제 2 층에 제공되고, 복수의 발광 소자는 제 2 층 위의 제 3 층에 제공되는 전자 장치가 바람직하다.
본 발명의 일 형태에 있어서, 복수의 게이트 드라이버 회로 및 복수의 소스 드라이버 회로는 제 1 반도체를 포함하는 트랜지스터를 가지고, 복수의 화소 회로는 각각 제 2 반도체를 포함하는 트랜지스터를 가지는 전자 장치가 바람직하다.
본 발명의 일 형태에 있어서, 제 1 반도체는 실리콘을 포함하는 전자 장치가 바람직하다.
본 발명의 일 형태에 있어서, 제 2 반도체는 산화물 반도체를 포함하는 전자 장치가 바람직하다.
본 발명의 일 형태는 표시 장치, 연산부, 및 시선 검출부를 가지고, 표시 장치는 복수의 부표시부로 분할된 표시부와, 복수의 제 1 게이트 드라이버 회로와, 복수의 발광 제어 드라이버 회로와, 복수의 소스 드라이버 회로를 가지고, 제 1 게이트 드라이버 회로 중 하나, 발광 제어 드라이버 회로 중 하나, 및 소스 드라이버 회로 중 하나는 부표시부 중 하나와 전기적으로 접속되고, 복수의 부표시부는 각각 복수의 화소 회로와 복수의 발광 소자를 가지고, 시선 검출부는 사용자의 시선을 검출하는 기능을 가지고, 연산부는 시선 검출부의 검출 결과를 사용하여 복수의 부표시부의 각각을 제 1 구역 또는 제 2 구역으로 배분하는 기능을 가지고, 제 2 구역에 포함되는 제 1 게이트 드라이버 회로는 화소 회로의 화상 데이터를 제 1 주기로 갱신하는 선택 신호를 출력하고, 제 1 구역에 포함되는 제 1 게이트 드라이버 회로는 화소 회로의 화상 데이터를 제 2 주기로 갱신하는 선택 신호를 출력하고, 제 2 주기는 제 1 주기보다 짧고, 제 1 구역에 포함되는 발광 제어 드라이버 회로 및 제 2 구역에 포함되는 발광 제어 드라이버 회로는 제 2 주기에 따라 발광 소자를 점등시키는 선택 신호를 출력하는 전자 장치이다.
본 발명의 일 형태에 있어서, 제 1 구역은 사용자의 주시점과 중첩되는 영역을 포함하는 전자 장치가 바람직하다.
본 발명의 일 형태에 있어서, 복수의 제 1 게이트 드라이버 회로, 복수의 발광 제어 드라이버 회로, 및 복수의 소스 드라이버 회로는 각각 제 1 층에 제공되고, 복수의 화소 회로는 제 1 층 위의 제 2 층에 제공되고, 복수의 발광 소자는 제 2 층 위의 제 3 층에 제공되는 전자 장치가 바람직하다.
본 발명의 일 형태에 있어서, 복수의 제 1 게이트 드라이버 회로, 복수의 발광 제어 드라이버 회로, 및 복수의 소스 드라이버 회로는 제 1 반도체를 포함하는 트랜지스터를 가지고, 복수의 화소 회로는 각각 제 2 반도체를 포함하는 트랜지스터를 가지는 전자 장치가 바람직하다.
본 발명의 일 형태에 있어서, 제 1 반도체는 실리콘을 포함하는 전자 장치가 바람직하다.
본 발명의 일 형태에 있어서, 제 2 반도체는 산화물 반도체를 포함하는 전자 장치가 바람직하다.
또한 상술한 것 외의 본 발명의 일 형태에 대해서는 이하의 실시형태에서의 설명, 및 도면에 기재되어 있다.
본 발명의 일 형태는 저소비 전력화가 도모된 전자 장치를 제공할 수 있다. 또는 본 발명의 일 형태는 소형화 및 경량화가 도모된 전자 장치를 제공할 수 있다. 또는 본 발명의 일 형태는 묘화 처리 능력이 우수한 전자 장치를 제공할 수 있다. 또는 본 발명의 일 형태는 신규 전자 장치를 제공할 수 있다.
복수의 효과의 기재는 다른 효과의 존재를 방해하는 것이 아니다. 또한 본 발명의 일 형태는 예시한 효과 모두를 반드시 가질 필요는 없다. 또한 본 발명의 일 형태에서, 상술한 것 외의 과제, 효과, 및 신규 특징에 대해서는 본 명세서의 기재 및 도면으로부터 저절로 명백해진다.
도 1의 (A) 및 (B)는 전자 장치의 구성예를 설명하는 도면이다.
도 2의 (A) 및 (B)는 전자 장치의 구성예를 설명하는 도면이다.
도 3의 (A) 및 (B)는 표시 장치의 구성예를 설명하는 도면이다.
도 4는 표시 장치의 구성예를 설명하는 도면이다.
도 5의 (A) 및 (B)는 전자 장치의 구성예를 설명하는 모식도이다.
도 6의 (A) 및 (B)는 전자 장치의 구성예를 설명하는 모식도이다.
도 7의 (A) 및 (B)는 전자 장치의 구성예를 설명하는 모식도이다.
도 8의 (A) 및 (B)는 표시 장치의 구성예를 설명하는 도면이다.
도 9의 (A) 내지 (D)는 표시 장치의 구성예를 설명하는 도면이다.
도 10의 (A) 내지 (C)는 표시 장치의 구성예를 설명하는 도면이다.
도 11은 표시 장치의 구성예를 나타낸 도면이다.
도 12의 (A) 및 (B)는 표시 장치의 구성예를 설명하는 도면이다.
도 13의 (A) 내지 (F)는 표시 장치의 구성예를 설명하는 도면이다.
도 14의 (A) 내지 (F)는 표시 장치의 구성예를 설명하는 도면이다.
도 15의 (A) 내지 (C)는 표시 장치의 구성예를 설명하는 도면이다.
도 16은 표시 장치의 구성예를 설명하는 도면이다.
도 17의 (A) 및 (B)는 표시 장치의 구성예를 나타낸 도면이다.
도 18의 (A) 및 (B)는 표시 장치의 구성예를 나타낸 도면이다.
도 19의 (A) 및 (B)는 표시 장치의 구성예를 나타낸 도면이다.
도 20의 (A) 및 (B)는 표시 장치의 구성예를 나타낸 도면이다.
도 21의 (A) 및 (B)는 표시 장치의 구성예를 나타낸 도면이다.
도 22의 (A) 및 (B)는 표시 장치의 구성예를 나타낸 도면이다.
도 23은 표시 장치의 구성예를 나타낸 도면이다.
도 24의 (A)는 부표시부를 설명하는 도면이다. 도 24의 (B1) 내지 (B7)는 화소의 구성예를 설명하는 도면이다.
도 25의 (A) 내지 (G)는 화소의 구성예를 설명하는 도면이다.
도 26은 표시부를 설명하는 도면이다.
도 27의 (A) 및 (B)는 표시 장치의 구성예를 설명하는 도면이다.
도 28의 (A) 내지 (D)는 발광 소자의 구성예를 설명하는 도면이다.
도 29의 (A) 내지 (D)는 발광 소자의 구성예를 설명하는 도면이다.
도 30의 (A) 내지 (D)는 발광 소자의 구성예를 나타낸 도면이다.
도 31의 (A) 내지 (C)는 발광 소자의 구성예를 설명하는 도면이다.
도 32는 표시 장치의 구성예를 설명하는 도면이다.
도 33은 표시 장치의 구성예를 설명하는 도면이다.
도 34의 (A) 및 (B)는 표시 장치의 구성예를 설명하는 도면이다.
도 35의 (A) 및 (B)는 표시 장치의 구성예를 설명하는 도면이다.
도 36의 (A) 및 (B)는 표시 장치의 구성예를 설명하는 도면이다.
도 37은 표시 장치의 구성예를 설명하는 도면이다.
도 38은 표시 장치의 구성예를 설명하는 도면이다.
도 39는 표시 장치의 구성예를 설명하는 도면이다.
도 40은 표시 장치의 구성예를 설명하는 도면이다.
도 41의 (A) 내지 (C)는 트랜지스터의 구성예를 설명하는 도면이다.
도 42의 (A) 내지 (E)는 전자 장치의 구성예를 설명하는 도면이다.
도 43의 (A) 내지 (G)는 전자 장치의 구성예를 설명하는 도면이다.
도 44의 (A) 내지 (D)는 전자 장치의 구성예를 설명하는 도면이다.
도 45는 표시 장치의 구성예를 설명하는 도면이다.
도 46은 트랜지스터의 특성을 설명하는 도면이다.
도 47은 표시 장치의 구성예를 설명하는 도면이다.
도 48은 표시 장치의 구성예를 설명하는 도면이다.
도 49는 표시 장치의 구성예를 설명하는 도면이다.
도 50은 표시 장치의 구성예를 설명하는 도면이다.
도 51은 표시 장치의 구성예를 설명하는 도면이다.
도 52는 표시 장치의 구성예를 설명하는 도면이다.
도 53의 (A) 및 (B)는 표시 장치의 구성예를 설명하는 도면이다.
도 54는 표시 장치의 구성예를 설명하는 도면이다.
이하에서 본 발명의 실시형태에 대하여 설명한다. 다만, 본 발명의 일 형태는 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서, 본 발명의 일 형태는 이하에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
또한 본 명세서 등에서 "제 1", "제 2", "제 3"이라는 서수사는 구성 요소의 혼동을 피하기 위하여 붙인 것이다. 따라서 구성 요소의 수를 한정하는 것이 아니다. 또한 구성 요소의 순서를 한정하는 것이 아니다. 또한 예를 들어 본 명세서 등의 실시형태 중 하나에서 "제 1"로 언급된 구성 요소가 다른 실시형태 또는 청구범위에서 "제 2"로 언급된 구성 요소가 될 수도 있다. 또한 예를 들어 본 명세서 등의 실시형태 중 하나에서 "제 1"로 언급된 구성 요소가 다른 실시형태 또는 청구범위에서는 생략될 수도 있다.
도면에서 동일한 요소 또는 같은 기능을 가지는 요소, 동일한 재질의 요소, 또는 동시에 형성되는 요소 등에는 동일한 부호를 붙이는 경우가 있고, 이의 반복적인 설명은 생략하는 경우가 있다.
본 명세서에서 예를 들어 전원 전위(VDD)를 전위(VDD), VDD 등이라고 생략하여 기재하는 경우가 있다. 이는 다른 구성 요소(예를 들어 신호, 전압, 회로, 소자, 전극, 배선 등)에 대해서도 마찬가지이다.
또한 복수의 요소에 같은 부호를 사용하는 경우, 특히 이들을 구별할 필요가 있을 때는 부호에 "_1", "_2", "[n]", "[m, n]" 등의 식별용 부호를 부기하여 기재하는 경우가 있다. 예를 들어 두 번째 배선(GL)을 배선(GL[2])이라고 기재한다.
(실시형태 1)
본 발명의 일 형태에서는 본 발명의 일 형태의 전자 장치에 대하여 설명한다. 본 발명의 일 형태에 따른 전자 장치는 VR 또는 AR 용도의 장착형 전자 장치에도 적합하게 사용할 수 있다.
<전자 장치의 구성예>
도 1의 (A)에는 장착형 전자 장치의 일례로서 안경형(고글형) 전자 장치(100)의 사시도를 나타내었다. 도 1의 (A)에는 전자 장치(100)가 한 쌍의 표시 장치(10)(표시 장치(10_L) 및 표시 장치(10_R)), 움직임 검출부(101), 시선 검출부(102), 연산부(103), 및 통신부(104)를 하우징(105) 내에 가지는 모습을 도시하였다.
도 1의 (B)는 도 1의 (A)의 전자 장치(100)의 블록도이다. 전자 장치(100)는 도 1의 (A)와 마찬가지로 표시 장치(10_L), 표시 장치(10_R), 움직임 검출부(101), 시선 검출부(102), 연산부(103), 및 통신부(104)를 가지고, 버스 배선(BW)을 통하여 각종 신호를 상호로 송수신한다. 표시 장치(10_L), 표시 장치(10_R)는 각각 복수의 화소(230), 구동 회로(30), 및 기능 회로(40)를 가진다. 하나의 화소(230)는 하나의 발광 소자(61)와 하나의 화소 회로(51)를 포함한다. 따라서 표시 장치(10_L), 표시 장치(10_R)는 각각 복수의 발광 소자(61) 및 복수의 화소 회로(51)를 포함한다.
움직임 검출부(101)는 하우징(105)의 움직임, 즉 전자 장치(100)를 장착한 사용자의 머리의 움직임을 검출하는 기능을 가진다. 움직임 검출부(101)로서는 예를 들어 MEMS 기술을 사용한 모션 센서를 사용할 수 있다. 모션 센서로서는, 3축 모션 센서 또는 6축 모션 센서 등을 사용할 수 있다. 움직임 검출부(101)로 검출되는 하우징(105)의 움직임에 관한 정보를 제 1 정보, 제 1 데이터, 또는 움직임 데이터 등이라고 하는 경우가 있다.
시선 검출부(102)는 사용자의 시선에 관한 정보를 취득하는 기능을 가진다. 구체적으로는 사용자의 시선을 검출하는 기능을 가진다. 사용자의 시선은 예를 들어, 동공 각막 반사(Pupil Center Corneal Reflection)법 또는 명/암 동공(Bright/Dark Pupil Effect)법 등의 시선 계측(시선 추적)법으로 취득하면 좋다. 또는 레이저 또는 초음파 등을 사용한 시선 계측 방법으로 취득하여도 좋다.
연산부(103)는 시선 검출부(102)에서의 시선 검출 결과를 사용하여 사용자의 주시점을 산출하는 기능을 가진다. 즉 사용자가 표시 장치(10_L) 및 표시 장치(10_R)에 표시된 화상의 어느 오브젝트를 주시하고 있는지를 알 수 있다. 또한 사용자가 화면 이외의 부분을 주시하고 있는지 여부를 알 수 있다. 또한 시선 검출부(102)가 얻은 사용자의 시선에 관한 정보(시선 검출 결과)를 제 2 정보 또는 시선 정보 등이라고 하는 경우가 있다.
연산부(103)는 하우징(105)의 움직임에 따른 묘화 처리를 수행하는 기능을 가진다. 연산부(103)에서 하우징(105)의 움직임에 따른 묘화 처리는, 제 1 정보, 및 통신부(104)를 통하여 외부로부터 입력되는 화상 데이터를 사용하여 수행된다. 화상 데이터로서는 예를 들어 360° 전방위의 화상 데이터를 사용할 수 있다. 360° 전방위의 화상 데이터는 전천구 카메라(전방위 카메라, 360° 카메라) 또는 컴퓨터 그래픽스 등에 의하여 생성되는 데이터이다. 구체적으로는, 연산부(103)는 제 1 정보에 따라 360° 전방위의 화상 데이터를 표시 장치(10_L) 및 표시 장치(10_R)에 표시 가능한 화상 데이터로 변환하는 기능을 가진다.
또한 연산부(103)는 제 2 정보를 사용하여, 표시 장치(10_L) 및 표시 장치(10_R) 각각의 표시부에 설정하는 복수의 구역의 크기 및 형상을 결정하는 기능을 가진다. 구체적으로는, 연산부(103)는 제 2 정보에 따라 표시부상의 주시점을 산출하고, 상기 주시점을 기준으로 하여, 후술하는 제 1 영역 S1 내지 제 3 영역 S3 등을 표시부에 설정한다.
연산부(103)로서는 중앙 연산 처리 장치(CPU: Central Processing Unit), DSP(Digital Signal Processor), 또는 GPU(Graphics Processing Unit) 등의 다른 마이크로프로세서를 단독으로 또는 조합하여 사용할 수 있다. 또한 이들 마이크로프로세서를 FPGA(Field Programmable Gate Array) 또는 FPAA(Field Programmable Analog Array) 등의 PLD(Programmable Logic Device)로 실현한 구성으로 하여도 좋다.
연산부(103)는 프로세서에 의하여 여러 프로그램으로부터의 명령을 해석하고 실행함으로써, 각종 데이터 처리 및 프로그램 제어를 수행한다. 프로세서에 의하여 실행될 수 있는 프로그램은, 프로세서가 가지는 메모리 영역에 저장되어 있어도 좋고, 별도로 제공되는 기억부에 저장되어 있어도 좋다. 기억부로서는, 예를 들어 플래시 메모리, MRAM(Magnetoresistive Random Access Memory), PRAM(Phase change RAM), ReRAM(Resistive RAM), FeRAM(Ferroelectric RAM) 등의 비휘발성 기억 소자가 적용된 기억 장치, 혹은 DRAM(Dynamic RAM) 및 SRAM(Static RAM) 등의 휘발성 기억 소자가 적용된 기억 장치 등을 사용하여도 좋다.
통신부(104)는 화상 데이터 등의 각종 데이터를 취득하기 위하여 무선 또는 유선 등으로 외부 기기와 통신을 수행하는 기능을 가진다. 통신부(104)에는 예를 들어 고주파 회로(RF 회로)를 제공하고, RF 신호의 송수신을 수행하면 좋다. 고주파 회로는 각 국가의 법제로 규정된 주파수 대역의 전자기 신호와 전기 신호를 상호로 변환하고, 상기 전자기 신호를 사용하여 다른 통신 기기와의 통신을 무선으로 수행하기 위한 회로이다. 무선 통신을 수행하는 경우에는, 통신 프로토콜 또는 통신 기술로서 LTE(Long Term Evolution), GSM(Global System for Mobile Communication: 등록 상표), EDGE(Enhanced Data Rates for GSM Evolution), CDMA2000(Code Division Multiple Access 2000), WCDMA(Wideband Code Division Multiple Access: 등록 상표) 등의 통신 규격, 또는 Wi-Fi(등록 상표), Bluetooth(등록 상표), ZigBee(등록 상표) 등 IEEE에 의하여 통신 표준화된 사양을 사용할 수 있다. 또한 국제 전기 통신 연합(ITU)이 정하는 3세대 이동 통신 시스템(3G), 4세대 이동 통신 시스템(4G), 또는 5세대 이동 통신 시스템(5G) 등을 사용할 수도 있다.
또한 통신부(104)는 LAN(Local Area Network) 접속용 단자, 디지털 방송 수신용 단자, AC 어댑터를 접속하는 단자 등의 외부 포트를 가져도 좋다.
표시 장치(10_L), 표시 장치(10_R)는 각각 복수의 발광 소자(61), 복수의 화소 회로(51), 구동 회로(30), 및 기능 회로(40)를 가진다. 화소 회로(51)는 발광 소자(61)의 발광을 제어하는 기능을 가진다. 구동 회로(30)는 화소 회로(51)를 제어하는 기능을 가진다.
연산부(103)에 의하여 결정된, 표시 장치의 표시부에서의 복수의 구역의 정보는, 구역마다 휘도 등을 상이하게 하는 구동 등에 사용된다. 또한 구역마다의 휘도는 발광 소자의 점등 기간의 길이에 의하여 제어할 수 있다. 기능 회로(40)는 주시점에 가까운 구역에서 휘도가 높은 표시가 수행되도록 구동 회로(30)의 제어를 수행하고, 주시점에서 먼 구역에서 휘도가 낮은 표시가 수행되도록 구동 회로(30)의 제어를 수행하는 기능을 가진다. 또한 연산부(103)에 의하여 결정된, 표시 장치의 표시부에서의 복수의 구역의 정보는, 구역마다 화상 데이터의 갱신 빈도 또는 해상도 등을 상이하게 하는 구동과 조합하여도 좋다.
예를 들어 1프레임 기간에서의 발광 소자의 점등 기간을 제어하기 위한 선택 신호를 구역마다 상이하게 하는 구성으로 함으로써 구역마다 휘도가 다른 표시를 실현할 수 있다. 예를 들어 주시점에 가까운 구역에서의 게이트 드라이버 회로는 1프레임 기간에서의 발광 소자의 점등 기간을 제 2 기간으로 하는 선택 신호로 하고, 주시점에서 먼 구역에서의 게이트 드라이버 회로는 1프레임 기간에서의 발광 소자의 점등 기간을 제 1 기간으로 하는 선택 신호로 하고, 제 1 기간을 제 2 기간보다 짧게 함으로써 주시점에 가까운 구역의 휘도를 높게 하고, 주시점에서 먼 구역의 휘도를 낮게 한다. 휘도가 높은 표시를 수행하는 화소의 구역을 줄임으로써, 표시 장치의 소비 전력을 저감할 수 있다.
본 발명의 일 형태와 같이, 기능 회로(40)와 별도로 연산부(103)를 제공하여도 좋다. 연산부(103)를 가짐으로써, 하우징(105)의 움직임에 따른 묘화 처리, 및 주시점에 따라 후술하는 복수의 영역(제 1 영역 S1 내지 제 3 영역 S3)을 결정하는 등 부하가 큰 연산 처리를 연산부(103)에 담당시킬 수 있다. 한편 구동 회로(30)를 제어하는 처리를 기능 회로(40)에 담당시킴으로써, 회로의 소형화 및 저소비 전력화를 도모할 수 있다. 특히 장착형 전자 장치에서는 사용자의 머리의 움직임, 시선의 움직임 등을 단기간에 검출할 필요가 있기 때문에 고속의 연산 처리가 필요하므로 연산을 위한 소비 전력이 크게 된다. 한편 본 발명의 일 형태에서는 구동 회로(30)의 제어 신호를 출력하는 기능을 연산부(103)에서 분리하고 기능 회로(40)에서 수행할 수 있다. 그러므로 부하가 하나의 연산부에 집중되지 않으므로 연산부의 부하를 억제할 수 있다. 따라서 전체로서 저소비 전력화를 도모할 수 있다.
또한 전자 장치(100)에 센서(125)를 제공하여도 좋다. 센서(125)는 사용자의 시각, 청각, 촉각, 미각, 및 후각 중 어느 하나 또는 복수의 정보를 취득하는 기능을 가지면 좋다. 더 구체적으로는 센서(125)는 힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 자기, 온도, 음성, 시간, 전기장, 전류, 전압, 전력, 방사선, 습도, 경사도, 진동, 냄새, 및 적외선 중 어느 하나 또는 복수의 정보를 검지하는 기능 또는 측정하는 기능을 가지면 좋다. 전자 장치(100)는 하나 또는 복수의 센서(125)를 가져도 좋다.
센서(125)를 사용하여 주위의 온도, 습도, 조도, 취기 등을 계측하여도 좋다. 또한 센서(125)를 사용하여 예를 들어 지문, 장문, 홍채, 망막, 맥 형상(정맥 형상, 동맥 형상을 포함함), 또는 얼굴 등을 사용한 개인 인증을 위한 정보를 취득하여도 좋다. 또한 센서(125)를 사용하여 사용자의 눈 깜박임 횟수, 눈꺼풀의 거동, 동공의 크기, 체온, 맥박, 또는 혈액 중의 산소 포화도 등을 계측하여 사용자의 피로도 및 건강 상태 등을 검출하여도 좋다. 전자 장치(100)는 사용자의 피로도 및 건강 상태 등을 검지하고 표시 장치(10)에 경고 등을 표시하여도 좋다.
또한 사용자의 시선 및 눈꺼풀의 움직임을 검출하여 전자 장치(100)의 동작을 제어하여도 좋다. 사용자는 양손을 사용하여 전자 장치(100)를 조작할 필요가 없기 때문에, 양손에 아무것도 들지 않는 상태(핸즈프리 상태)에서 입력 조작 등을 실현할 수 있다.
또한 도 2의 (A)는 전자 장치(100)를 나타낸 사시도이다. 도 2의 (A)에서 전자 장치(100)의 하우징(105)은 한 쌍의 표시 장치(10_L), 표시 장치(10_R), 및 연산부(103) 외에, 일례로서 장착부(106), 완충 부재(107), 한 쌍의 렌즈(108) 등을 가진다. 한 쌍의 표시 장치(10_L), 표시 장치(10_R)는 하우징(105)의 내부의, 렌즈(108)를 통하여 시인할 수 있는 위치에 각각 제공되어 있다.
또한 도 2의 (A)에 나타낸 하우징(105)에는 입력 단자(109)와 출력 단자(110)가 제공되어 있다. 입력 단자(109)에는 영상 출력 기기 등으로부터의 화상 신호(화상 데이터) 또는 하우징(105) 내에 제공되는 배터리를 충전하기 위한 전력 등을 공급하는 케이블을 접속할 수 있다. 출력 단자(110)는 예를 들어 음성 출력 단자로서 기능하고, 이어폰, 헤드폰 등이 접속될 수 있다.
또한 하우징(105)은 렌즈(108) 및 표시 장치(10_L), 표시 장치(10_R)가 사용자의 눈의 위치에 따라 최적의 위치가 되도록 이들의 좌우의 위치를 조정할 수 있는 기구를 가지는 것이 바람직하다. 또한 렌즈(108)와 표시 장치(10_L), 표시 장치(10_R) 사이의 거리를 바꿈으로써 초점을 조정하는 기구를 가지는 것이 바람직하다.
완충 부재(107)는 사용자의 얼굴(이마, 볼 등)과 접촉하는 부분이다. 완충 부재(107)가 사용자의 얼굴과 밀착되면, 광 누설을 방지할 수 있기 때문에, 몰입감을 더 높일 수 있다. 사용자가 전자 장치(100)를 장착하였을 때 사용자의 얼굴에 밀착하도록, 완충 부재(107)에는 부드러운 소재를 사용하는 것이 바람직하다. 이와 같은 소재를 사용하면, 촉감이 좋은 것에 더하여 추운 계절 등에 장착하였을 때 사용자가 차갑게 느끼지 않기 때문에 바람직하다. 완충 부재(107) 또는 장착부(106) 등 사용자의 피부와 접촉하는 부재는, 분리 가능한 구성으로 하면 클리닝 또는 교환이 용이해져 바람직하다.
본 발명의 일 형태의 전자 장치는 이어폰(106A)을 더 가져도 좋다. 이어폰(106A)은 통신부(도시하지 않았음)를 가지고, 무선 통신 기능을 가진다. 이어폰(106A)은 무선 통신 기능에 의하여 음성 데이터를 출력할 수 있다. 또한 이어폰(106A)은 골전도 이어폰으로서 기능하기 위한 진동 기구를 가져도 좋다.
또한 이어폰(106A)은 도 2의 (B)에 도시한 이어폰(106B)과 같이, 장착부(106)에 직접 접속 또는 유선 접속되어 있는 구성으로 할 수 있다. 또한 이어폰(106B) 및 장착부(106)는 자석을 가져도 좋다. 이에 의하여, 자기력에 의하여 이어폰(106B)을 장착부(106)에 고정할 수 있어, 수납이 용이해지므로 바람직하다.
<표시 장치의 구성예>
도 1의 (A), (B)에 도시한 표시 장치(10_L), 표시 장치(10_R)에 적용할 수 있는 표시 장치(10A)의 구성에 대하여 도 3의 (A), (B), 및 도 4를 참조하여 설명한다.
도 3의 (A)는 도 1의 (A), (B)에 도시한 표시 장치(10_L), 표시 장치(10_R)에 적용할 수 있는 표시 장치(10A)의 사시도이다.
표시 장치(10A)는 기판(11), 기판(12)을 가진다. 표시 장치(10A)는 기판(11)과 기판(12) 사이에 제공되는 소자로 구성된 표시부(13)를 가진다. 표시부(13)는 표시 장치(10A)에서의 화상을 표시하는 영역이다. 표시부(13)는 복수의 화소(230)를 가진다. 화소(230)는 화소 회로(51) 및 발광 소자(61)를 가진다.
또한 화소(230)를 1920×1080 화소의 매트릭스상으로 배치하면, 소위 풀 하이비전("2K 해상도", "2K1K", 또는 "2K" 등이라고도 불림)의 해상도로 표시 가능한 표시부(13)를 실현할 수 있다. 또한 예를 들어 화소(230)를 3840×2160 화소의 매트릭스상으로 배치하면, 소위 울트라 하이비전("4K 해상도", "4K2K", 또는 "4K" 등이라고도 불림)의 해상도로 표시 기능한 표시부(13)를 실현할 수 있다. 또한 예를 들어 화소(230)를 7680×4320 화소의 매트릭스상으로 배치하면, 소위 슈퍼 하이비전("8K 해상도", "8K4K", 또는 "8K" 등이라고도 불림)의 해상도로 표시 가능한 표시부(13)를 실현할 수 있다. 화소(230)를 늘림으로써 16K 또는 32K의 해상도로 표시 가능한 표시부(13)를 실현할 수도 있다.
또한 표시부(13)의 화소 밀도(정세도)는 1000ppi 이상 10000ppi 이하인 것이 바람직하다. 예를 들어 2000ppi 이상 6000ppi 이하이어도 좋고, 3000ppi 이상 5000ppi 이하이어도 좋다.
또한 표시부(13)의 화면 비율(종횡비)은 특별히 한정되지 않는다. 표시부(13)는 예를 들어 1:1(정방형), 4:3, 16:9, 16:10 등 다양한 화면 비율에 대응할 수 있다.
또한 본 명세서 등에서, 소자라는 용어를 "디바이스"라고 바꿔 말할 수 있는 경우가 있다. 예를 들어 표시 소자, 발광 소자, 및 액정 소자를 표시 디바이스, 발광 디바이스, 및 액정 디바이스라고 바꿔 말할 수 있다.
표시 장치(10A)에서는, 단자부(14)를 통하여 외부로부터 각종 신호 및 전원 전위가 입력되어, 표시부(13)에 제공된 표시 소자를 사용하여 화상 표시를 수행할 수 있다. 표시 소자로서는 다양한 소자를 사용할 수 있다. 대표적으로는 유기 EL 소자 및 LED 소자 등 광을 사출하는 기능을 가지는 발광 소자, 액정 소자, 또는 MEMS(Micro Electro Mechanical Systems) 소자 등을 적용할 수 있다.
기판(11)과 기판(12) 사이에는 복수의 층이 제공되고, 각 층에는 회로 동작을 수행하기 위한 트랜지스터 또는 광을 사출하는 표시 소자가 제공된다. 복수의 층에는 표시 소자의 동작을 제어하는 기능을 가지는 화소 회로, 화소 회로를 제어하는 기능을 가지는 구동 회로, 구동 회로를 제어하는 기능을 가지는 기능 회로 등이 제공된다.
도 3의 (B)는 기판(11)과 기판(12) 사이에 제공되는 각 층의 구성을 모식적으로 나타낸 사시도이다.
기판(11) 위에는 층(20)이 제공된다. 층(20)은 구동 회로(30), 기능 회로(40), 및 입출력 회로(80)를 가진다. 층(20)은 채널 형성 영역(22)에 실리콘을 가지는 트랜지스터(21)(Si 트랜지스터라고도 함)를 가진다. 일례로서는 기판(11)은 실리콘 기판이다. 실리콘 기판은 유리 기판보다 열전도성이 높기 때문에 바람직하다. 구동 회로(30), 기능 회로(40), 및 입출력 회로(80)를 같은 층에 제공함으로써, 구동 회로(30), 기능 회로(40), 및 입출력 회로(80)를 전기적으로 접속하는 배선을 짧게 할 수 있다. 따라서 기능 회로(40)가 구동 회로(30)를 제어하기 위한 제어 신호의 충방전 시간이 짧아지기 때문에 소비 전력을 저감할 수 있다. 또한 입출력 회로(80)가 기능 회로(40) 및 구동 회로(30)에 신호를 공급할 때의 충방전 시간이 짧아지기 때문에 소비 전력을 저감할 수 있다.
트랜지스터(21)는 예를 들어 채널 형성 영역에 단결정 실리콘을 가지는 트랜지스터("c-Si 트랜지스터"라고도 함)로 할 수 있다. 특히 층(20)에 제공되는 트랜지스터로서 채널 형성 영역에 단결정 실리콘을 가지는 트랜지스터를 사용하면, 상기 트랜지스터의 온 전류를 크게 할 수 있다. 따라서 층(20)이 가지는 회로를 고속으로 구동시킬 수 있기 때문에 바람직하다. 또한 Si 트랜지스터는 채널 길이 3nm 이상 10nm 이하 등의 미세 가공으로 형성할 수 있기 때문에, 표시 장치(10A)는 CPU, GPU 등의 가속기, 애플리케이션 프로세서 등이 표시부와 일체가 되어 제공될 수 있다.
또한 층(20)에, 채널 형성 영역에 다결정 실리콘을 가지는 트랜지스터("Poly-Si 트랜지스터"라고도 함)를 제공하여도 좋다. 다결정 실리콘으로서는 저온 폴리실리콘(LTPS: Low Temperature Poly Silicon)을 사용하여도 좋다. 또한 채널 형성 영역에 LTPS를 가지는 트랜지스터를 "LTPS 트랜지스터"라고도 한다. 또한 층(20)에 OS 트랜지스터를 제공하여도 좋다.
구동 회로(30)로서 시프트 레지스터, 레벨 시프터, 인버터, 래치, 아날로그 스위치, 및 논리 회로 등 다양한 회로를 사용할 수 있다. 구동 회로(30)는 예를 들어 게이트 드라이버 회로, 소스 드라이버 회로 등을 가진다. 이들 외에 연산 회로, 메모리 회로, 및 전원 회로 등을 가져도 좋다. 게이트 드라이버 회로, 소스 드라이버 회로, 및 이들 외의 회로를 표시부(13)와 중첩하여 배치할 수 있기 때문에, 이들 회로와 표시부(13)를 나란히 배치하는 경우에 비하여 표시 장치(10A)의 표시부(13)의 외주에 존재하는 비표시 영역(베젤이라고도 함)의 폭을 매우 좁게 할 수 있어, 표시 장치(10A)의 소형화를 실현할 수 있다.
기능 회로(40)는 예를 들어 표시 장치(10A)에서의 각 회로의 제어 및 각 회로를 제어하기 위한 신호를 생성하기 위한 애플리케이션 프로세서의 기능을 가진다. 또한 기능 회로(40)는 GPU 등 액셀러레이터 등의 화상 데이터를 보정하기 위한 회로, 및 CPU를 가져도 좋다. 또한 기능 회로(40)는 화상 데이터 등을 표시 장치(10A)의 외부로부터 수신하기 위한 인터페이스로서의 기능을 가지는 LVDS(Low Voltage Differential Signaling) 회로, MIPI(Mobile Industry Processor Interface) 회로, 및/또는 D/A(Digital to Analog) 변환 회로 등을 가져도 좋다. 또한 기능 회로(40)는 화상 데이터를 압축·압축 해제하기 위한 회로 및/또는 전원 회로 등을 가져도 좋다.
층(20) 위에는 층(50)이 제공된다. 층(50)은 복수의 화소 회로(51)를 포함하는 화소 회로군(55)을 가진다. 층(50)에 OS 트랜지스터를 제공하여도 좋다. 화소 회로(51)를 OS 트랜지스터를 포함하는 구성으로 하여도 좋다. 또한 층(50)은 층(20) 위에 적층하여 제공할 수 있다.
층(50)에 Si 트랜지스터를 제공하여도 좋다. 예를 들어 화소 회로(51)를 채널 형성 영역에 단결정 실리콘 또는 다결정 실리콘을 가지는 트랜지스터를 포함하는 구성으로 하여도 좋다. 다결정 실리콘으로서는 LTPS를 사용하여도 좋다. 예를 들어 다른 기판에 층(50)을 형성하고 층(20)과 접합할 수도 있다.
또한 예를 들어 화소 회로(51)를 상이한 반도체 재료를 사용한 복수 종류의 트랜지스터로 구성하여도 좋다. 화소 회로(51)가 상이한 반도체 재료를 사용한 복수 종류의 트랜지스터로 구성되는 경우, 트랜지스터의 종류별로 다른 층에 트랜지스터를 제공하여도 좋다. 예를 들어 화소 회로(51)가 Si 트랜지스터와 OS 트랜지스터로 구성되는 경우, Si 트랜지스터와 OS 트랜지스터를 중첩시켜 제공하여도 좋다. 트랜지스터를 중첩시켜 제공함으로써 화소 회로(51)의 점유 면적이 축소된다. 따라서 표시 장치(10A)의 정세도를 높일 수 있다. 또한 LTPS 트랜지스터와 OS 트랜지스터를 조합하는 구성을 LTPO라고 부르는 경우가 있다.
OS 트랜지스터인 트랜지스터(52)로서, 채널 형성 영역에 인듐, 원소 M(원소 M은 알루미늄, 갈륨, 이트륨, 또는 주석), 아연 중 적어도 하나를 포함한 산화물을 가지는 트랜지스터를 사용하는 것이 바람직하다. 이러한 OS 트랜지스터는 오프 전류가 매우 낮다는 특성을 가진다. 따라서 특히 화소 회로에 제공되는 트랜지스터로서 OS 트랜지스터를 사용하면, 화소 회로에 기록된 아날로그 데이터를 장기간 유지할 수 있기 때문에 바람직하다.
층(50) 위에는 층(60)이 제공된다. 층(60) 위에는 기판(12)이 제공된다. 기판(12)은 투광성을 가지는 기판 또는 투광성을 가지는 재료로 이루어진 층인 것이 바람직하다. 층(60)에는 복수의 발광 소자(61)가 제공된다. 또한 층(60)을 층(50) 위에 적층하여 제공하는 구성으로 할 수 있다. 발광 소자(61)로서는 예를 들어 유기 일렉트로루미네선스 소자(유기 EL 소자라고도 함) 등을 사용할 수 있다. 다만 발광 소자(61)는 이에 한정되지 않고, 예를 들어 무기 재료로 이루어진 무기 EL 소자이어도 좋다. 또한 "유기 EL 소자"와 "무기 EL 소자"를 통틀어 "EL 소자"라고 부르는 경우가 있다. 발광 소자(61)는 퀀텀닷(quantum dot) 등의 무기 화합물을 가져도 좋다. 예를 들어 퀀텀닷을 발광층에 사용함으로써, 발광 재료로서 기능시킬 수도 있다.
도 3의 (B)에 나타낸 바와 같이, 본 발명의 일 형태의 표시 장치(10A)는 발광 소자(61), 화소 회로(51), 구동 회로(30), 기능 회로(40)를 적층한 구성으로 할 수 있기 때문에, 화소의 개구율(유효 표시 면적비)을 매우 높게 할 수 있다. 예를 들어 화소의 개구율은 40% 이상 100% 미만, 바람직하게는 50% 이상 95% 이하, 더 바람직하게는 60% 이상 95% 이하로 할 수 있다. 또한 화소 회로(51)를 매우 고밀도로 배치할 수 있어, 화소의 정세도를 매우 높게 할 수 있다. 예를 들어 표시 장치(10A)의 표시부(13)(화소 회로(51) 및 발광 소자(61)가 적층되어 제공된 영역)에서는 화소를 2000ppi 이상, 바람직하게는 3000ppi 이상, 더 바람직하게는 5000ppi 이상, 더욱 바람직하게는 6000ppi 이상이고 20000ppi 이하 또는 30000ppi 이하의 정세도로 배치할 수 있다.
이러한 표시 장치(10A)는 정세도가 매우 높기 때문에, 헤드 마운트 디스플레이 등의 VR용 기기 또는 안경형 AR용 기기에 적합하게 사용할 수 있다. 예를 들어 렌즈 등의 광학 부재를 통하여 표시 장치(10A)의 표시부를 시인하는 구성의 경우에도, 표시 장치(10A)는 정세도가 매우 높은 표시부를 가지기 때문에 렌즈로 표시부를 확대하여도 화소가 시인되지 않아, 몰입감이 높은 표시를 수행할 수 있다.
또한 표시 장치(10A)를 장착형의 VR용 또는 AR용 표시 장치로서 사용하는 경우, 표시부(13)의 대각선 크기를 0.1인치 이상 5.0인치 이하로, 바람직하게는 0.5인치 이상 2.0인치 이하로, 더 바람직하게는 1인치 이상 1.7인치 이하로 할 수 있다. 예를 들어 표시부(13)의 대각선 크기를 1.5인치 또는 1.5인치 근방으로 하여도 좋다. 표시부(13)의 대각선 크기를 2.0인치 이하로 함으로써 노광 장치(대표적으로는 스캐너 장치)에 의한 한 번의 노광 처리로 처리를 마칠 수 있기 때문에, 제조 공정의 생산성을 향상시킬 수 있다.
또한 본 발명의 일 형태에 따른 표시 장치(10A)는 장착형 전자 장치 이외에도 적용할 수 있다. 이 경우 표시부(13)의 대각선 크기는 2.0인치를 넘어도 된다. 표시부(13)의 대각선 크기에 따라, 화소 회로(51)에 사용하는 트랜지스터의 구성을 적절히 선택하여도 좋다. 예를 들어 화소 회로(51)에 단결정 Si 트랜지스터를 사용하는 경우, 표시부(13)의 대각선 크기는 0.1인치 이상 3인치 이하가 바람직하다. 또한 화소 회로(51)에 LTPS 트랜지스터를 사용하는 경우, 표시부(13)의 대각선 크기는 0.1인치 이상 30인치 이하가 바람직하고, 1인치 이상 30인치 이하가 더 바람직하다. 또한 화소 회로(51)에 LTPO(LTPS 트랜지스터와 OS 트랜지스터를 조합하는 구성)를 사용하는 경우, 표시부(13)의 대각선 크기는 0.1인치 이상 50인치 이하가 바람직하고, 1인치 이상 50인치 이하가 더 바람직하다. 또한 화소 회로(51)에 OS 트랜지스터를 사용하는 경우, 표시부(13)의 대각선 크기는 0.1인치 이상 200인치 이하가 바람직하고, 50인치 이상 100인치 이하가 더 바람직하다.
단결정 Si 트랜지스터는 단결정 Si 기판의 크기 때문에 대형화가 매우 어렵다. 또한 LTPS 트랜지스터는 제조 공정에서 레이저 결정화 장치를 사용하기 때문에, 화면의 대형화(대표적으로는 대각 30인치를 넘는 화면)에 대응하기 어렵다. 한편으로 OS 트랜지스터는 제조 공정에서 레이저 결정화 장치 등을 사용하는 제약이 없거나 제조 공정을 비교적 저온(대표적으로는 450℃ 이하)에서 수행할 수 있기 때문에, 비교적 큰 면적(대표적으로는 대각 50인치 이상 100인치 이하)의 표시 패널까지 대응할 수 있다. 또한 LTPO는 LTPS 트랜지스터를 사용하는 경우와 OS 트랜지스터를 사용하는 경우 사이의 표시부의 대각선 크기(대표적으로는 1인치 이상 50인치 이하)에 적용할 수 있다.
<전자 장치의 동작예>
전자 장치(100)의 동작예에 대하여 도면을 사용하여 설명한다. 도 4는 전자 장치(100)의 동작예를 설명하기 위한 흐름도이다.
움직임 검출부(101)에서, 제 1 정보(하우징(105)의 움직임에 관한 정보)를 취득한다(단계 E11).
시선 검출부(102)에서, 제 2 정보(사용자의 시선에 관한 정보)를 취득한다(단계 E12).
연산부(103)에서, 제 1 정보를 바탕으로 360° 전방위의 화상 데이터의 묘화 처리를 수행한다(단계 E13).
단계 E13에 대하여 구체적인 예를 들면서 설명한다. 도 5의 (A)의 모식도는 360° 전방위의 화상 데이터(111)의 중심에 위치하는 사용자(112)를 도시한 것이다. 사용자(112)는 전자 장치(100)의 표시 장치(10A)에 표시되는 방향(113A)에 있는 화상(114A)을 시인할 수 있다.
또한 도 5의 (B)의 모식도는, 도 5의 (A)의 모식도에서의 사용자(112)가 머리를 움직여 방향(113B)에 있는 화상(114B)을 시인하는 모습을 나타낸 것이다. 전자 장치(100)의 하우징의 움직임에 따라 화상(114A)이 화상(114B)으로 변화됨으로써, 360° 전방위의 화상 데이터(111)로 표현되는 공간을 사용자(112)가 인식할 수 있다.
도 5의 (A), (B)에 도시한 바와 같이, 사용자(112)는 머리의 움직임에 따라 전자 장치(100)의 하우징을 움직인다. 전자 장치(100)의 움직임에 따라 360° 전방위의 화상 데이터(111)로부터 얻어지는 화상을 높은 묘화 처리 능력으로 처리할수록, 사용자(112)는 실세계의 공간에 들어맞은 가상 공간을 인식할 수 있게 된다.
표시 장치에서의 표시부의 영역에 대하여 제 2 정보를 바탕으로 주시점 G에 따른 복수의 영역을 연산부(103)에 의하여 결정한다(단계 E14). 예를 들어, 도 6의 (A)에 나타낸 바와 같이, 주시점 G를 포함하는 제 1 영역 S1을 결정하고, 제 1 영역 S1에 인접한 제 2 영역 S2를 결정한다. 또한 제 2 영역의 외측을 제 3 영역 S3으로 한다.
단계 E14에 대하여 구체적인 예를 들면서 설명한다.
인간의 시야는, 개인차는 있지만 일반적으로 다음 5종류로 크게 분류된다. 변별 시야란 시력, 색깔의 식별 등의 시기능이 가장 우수한 영역이고, 주시점을 포함하는, 시야의 중심의 약 5° 이내의 영역을 가리킨다. 유효 시야란 안구 운동만으로 특정 정보를 순시에 식별할 수 있는 영역이고, 시야의 중심(주시점)의 수평 약 30° 이내, 수직 약 20° 이내이고, 변별 시야의 외측에 인접한 영역을 가리킨다. 안정 주시야란 머리의 운동이 따르고, 특정 정보를 무리 없이 식별할 수 있는 영역이고, 시야의 중심의 수평 약 90° 이내, 수직 약 70° 이내이고, 유효 시야의 외측에 인접한 영역을 가리킨다. 유도 시야란 특정 대상의 존재를 알 수는 있지만 식별 능력은 낮은 영역이고, 시야의 중심의 수평 약 100° 이내, 수직 약 85° 이내이고, 안정 주시야의 외측에 인접한 영역을 가리킨다. 보조 시야란 특정 대상의 식별 능력이 매우 낮고, 자극의 존재를 알 수 있을 정도의 영역이고, 시야의 중심의 수평 약 100° 내지 200°, 수직 약 85° 내지 130°이고, 유도 시야의 외측에 인접한 영역을 가리킨다.
따라서, 화상(114)에서, 변별 시야부터 유효 시야까지의 화질이 중요한 것을 알 수 있다. 특히 변별 시야의 화질이 중요하다.
도 6의 (A)는 사용자(112)가 전자 장치(100)의 표시 장치(10A)의 표시부에 표시되는 화상(114)을 정면(화상 표시면)에서 관찰하는 모습을 나타낸 모식도이다. 도 6의 (A)에 도시한 화상(114)은 표시부에도 대응한다. 또한 화상(114) 위에 사용자(112)의 시선(113)의 끝에 있는 주시점 G를 나타내었다. 본 명세서 등에서는 화상(114) 위의 변별 시야가 포함되는 영역을 "제 1 영역 S1", 유효 시야가 포함되는 영역을 "제 2 영역 S2"로 한다. 또한 안정 주시야, 유도 시야, 및/또는 보조 시야가 포함되는 영역을 "제 3 영역 S3"으로 한다.
또한 도 6의 (A)에서는 제 1 영역 S1과 제 2 영역 S2의 경계(윤곽)를 곡선으로 나타내었지만, 이에 한정되지 않는다. 도 6의 (B)에 나타낸 바와 같이, 제 1 영역 S1과 제 2 영역 S2의 경계(윤곽)를 직사각형으로 하여도 좋고, 다각형으로 하여도 좋다. 또한 직선과 곡선이 조합된 형상이어도 좋다. 또한 표시 장치(10A)의 표시부를 2개의 영역으로 나누고, 변별 시야와 유효 시야가 포함되는 영역을 제 1 영역 S1로 하고, 기타 영역을 제 2 영역 S2로 하여도 좋다. 이 경우, 제 3 영역 S3은 형성되지 않는다.
도 7의 (A)는 전자 장치(100)의 표시 장치(10A)의 표시부에 표시되는 화상(114)을 위에서 본 도면이고, 도 7의 (B)는 전자 장치(100)의 표시 장치(10A)의 표시부에 표시되는 화상(114)을 옆에서 본 도면이다. 본 명세서 등에서는 제 1 영역 S1의 수평 방향의 각도를 "각도(θx1)"라고 나타내고, 제 2 영역 S2의 수평 방향의 각도를 "각도(θx2)"라고 나타낸다(도 7의 (A) 참조). 또한 본 명세서 등에서는 제 1 영역 S1의 수직 방향의 각도를 "각도(θy1)"라고 나타내고, 제 2 영역 S2의 수직 방향의 각도를 "각도(θy2)"라고 나타낸다(도 7의 (B) 참조).
예를 들어 각도 θx1을 10°, 각도 θy1을 10°로 설정함으로써, 제 1 영역 S1의 면적을 넓게 할 수 있다. 이 경우, 제 1 영역 S1에 유효 시야의 일부가 포함된다. 또한 예를 들어 각도 θx2를 45°, 각도 θy2를 35°로 설정함으로써, 제 2 영역 S2의 면적을 넓게 할 수 있다. 이 경우, 제 2 영역 S2에 안정 주시야의 일부가 포함된다.
또한 주시점 G의 위치는 사용자(112)의 시선의 흔들림에 의하여 약간 변동된다. 그러므로 각도 θx1과 각도 θy1은 각각 5° 이상 20° 미만인 것이 바람직하다. 제 1 영역 S1의 면적을 변별 시야보다 넓게 설정함으로써, 표시 장치(10A)의 동작이 안정되어 화상의 시인성이 향상된다.
사용자(112)의 시선(113)이 이동하면 주시점 G도 이동한다. 따라서 제 1 영역 S1 및 제 2 영역 S2도 이동한다. 예를 들어 시선(113)의 변동량이 일정량을 넘은 경우, 시선(113)이 이동한 것으로 판단된다. 즉 주시점 G의 변동량이 일정량을 넘은 경우, 주시점 G가 이동한 것으로 판단된다. 또한 시선(113)의 변동량이 일정량 이하가 된 경우, 시선(113)의 이동이 정지한 것으로 판단되고, 제 1 영역 S1 내지 제 3 영역 S3이 결정된다. 즉 주시점 G의 변동량이 일정량 이하가 된 경우, 주시점 G의 이동이 정지한 것으로 판단되고, 제 1 영역 S1 내지 제 3 영역 S3이 결정된다.
기능 회로(40)에서, 복수의 영역(제 1 영역 S1 내지 제 3 영역 S3)에 따른 구동 회로(30)의 제어를 수행한다(단계 E15).
<표시 장치의 구체적인 예>
도 8의 (A) 및 (B)에 표시 장치(10A)의 구체적인 예에 상당하는 표시 장치(10B)의 사시도를 나타내었다. 도 8의 (B)는 표시 장치(10B)가 가지는 각 층의 구성을 설명하기 위한 사시도이다. 설명의 반복을 줄이기 위하여 표시 장치(10A)와 다른 점에 대하여 주로 설명한다.
표시 장치(10B)에서는 복수의 화소 회로(51)를 포함하는 화소 회로군(55)과 구동 회로(30)가 중첩되어 제공되어 있다. 표시 장치(10B)에서 화소 회로군(55)은 복수의 구역(59)으로 나누어지고 구동 회로(30)는 복수의 구역(39)으로 나누어진다. 복수의 구역(39)은 각각이 소스 드라이버 회로(31)와 게이트 드라이버 회로(33)를 가진다.
도 9의 (A)에 표시 장치(10B)가 가지는 화소 회로군(55)의 구성예를 나타내었다. 도 9의 (B)에 표시 장치(10B)가 가지는 구동 회로(30)의 구성예를 나타내었다. 구역(59) 및 구역(39)은 각각 m행 n열(m 및 n은 각각 1 이상의 정수임)의 매트릭스상으로 배치되어 있다. 본 명세서 등에서, 1행 1열의 구역(59)을 구역(59[1,1])이라고 나타내고, m행 n열의 구역(59)을 구역(59[m,n])이라고 나타낸다. 마찬가지로 1행 1열의 구역(39)을 구역(39[1,1])이라고 나타내고, m행 n열의 구역(39)을 구역(39[m,n])이라고 나타낸다. 도 9의 (A) 및 (B)에서는 m이 4이고 n이 8인 경우를 나타내었다. 즉 화소 회로군(55)과 구동 회로(30)가 각각 32분할되어 있다.
복수의 구역(59)은 각각 복수의 화소 회로(51), 복수의 배선(SL), 복수의 배선(BL), 및 복수의 배선(GL)을 가진다. 복수의 구역(59)의 각각에서 복수의 화소 회로(51) 중 하나는 복수의 배선(SL) 중 적어도 하나, 복수의 배선(BL) 중 적어도 하나, 및 복수의 배선(GL) 중 적어도 하나와 전기적으로 접속된다.
구역(59) 중 하나와 구역(39) 중 하나는 중첩되어 제공된다(도 9의 (C) 참조). 예를 들어 구역(59[i,j])(i는 1 이상 m 이하의 정수임. j는 1 이상 n 이하의 정수임)과 구역(39[i,j])은 중첩되어 제공된다. 구역(39[i,j])이 가지는 소스 드라이버 회로(31[i,j])는 구역(59[i,j])이 가지는 배선(SL)과 전기적으로 접속된다. 구역(39[i,j])이 가지는 게이트 드라이버 회로(33[i,j])는 구역(59[i,j])이 가지는 배선(GL) 및 배선(BL)과 전기적으로 접속된다. 소스 드라이버 회로(31[i,j]) 및 게이트 드라이버 회로(33[i,j])는 구역(59[i,j])이 가지는 복수의 화소 회로(51)를 제어하는 기능을 가진다.
구역(59[i,j])과 구역(39[i,j])을 중첩시켜 제공함으로써, 구역(59[i,j])이 가지는 화소 회로(51)와, 구역(39[i,j])이 가지는 소스 드라이버 회로(31) 및 게이트 드라이버 회로(33)의 접속 거리(배선 길이)를 매우 짧게 할 수 있다. 결과적으로, 배선 저항 및 기생 용량이 감소되기 때문에 충방전에 걸리는 시간이 단축되어 고속 구동을 실현할 수 있다. 또한 소비 전력을 저감할 수 있다. 또한 소형화 및 경량화를 실현할 수 있다.
또한 표시 장치(10B)는 구역(39)마다 소스 드라이버 회로(31) 및 게이트 드라이버 회로(33)를 가지는 구성이다. 따라서 구역(39)에 대응하는 구역(59)마다 표시부(13)를 분할하여 화상 데이터의 재기록 및 발광 소자의 점등 기간의 제어를 수행할 수 있다. 예를 들어 표시부(13) 중 화상에 변화가 발생한 구역만 화상 데이터를 재기록하고 변화가 없는 구역은 화상 데이터를 유지하는 것에 더하여 구역마다 발광 소자의 점등 기간을 상이하게 하는 구성으로 할 수 있으므로 소비 전력의 저감을 실현할 수 있다.
본 실시형태 등에서는 구역(59)으로 분할된 표시부(13) 중 하나를 부표시부(19)라고 부른다. 따라서 부표시부(19)는 구역(39)으로 분할된 것이라고도 할 수 있다. 도 8의 (A), (B), 및 도 9의 (A) 내지 (D)를 사용하여 설명한 표시 장치(10B)는 표시부(13)가 32개의 부표시부(19)로 분할되는 경우의 예이다(도 8의 (A) 참조). 부표시부(19)는 화소(230)를 복수로 포함한다. 구체적으로는 하나의 부표시부(19)는 복수의 화소 회로(51)를 포함하는 하나의 구역(59)과, 복수의 발광 소자(61)를 포함한다. 또한 하나의 구역(39)은 하나의 부표시부(19)에 포함되는 복수의 화소(230)를 제어하는 기능을 가진다.
표시 장치(10B)는 기능 회로(40)가 가지는 타이밍 컨트롤러에 의하여 발광 소자의 점등 기간의 제어를 부표시부(19)마다 임의로 설정할 수 있다. 또한 표시 장치(10B)는 기능 회로(40)가 가지는 타이밍 컨트롤러에 의하여, 화상 표시 시의 구동 주파수(프레임 주파수, 프레임 레이트, 또는 화면 재생 빈도 등)를 부표시부(19)마다 임의로 설정할 수 있다. 기능 회로(40)는 복수의 구역(39) 및 복수의 구역(59) 각각의 동작을 제어하는 기능을 가진다. 즉, 기능 회로(40)는 매트릭스상으로 배치된 복수의 부표시부(19) 각각이 가지는 발광 소자의 점등 기간의 제어 및 구동 주파수의 제어를 수행하는 기능을 가진다. 또한 기능 회로(40)는 부표시부들 간의 동기 조정을 수행하는 기능을 가진다.
또한 표시 장치(10B)에서는 시선 계측(시선 추적) 등과 조합함으로써, 사용자의 시선에 따라 영역의 해상도를 높이는 구동인 중심와 적응 렌더링(Foveated Rendering)을 적용하는 것이 가능해진다. 그러므로, 낮은 부하이며 표시 품질이 우수한 화상을 출력하는 구성으로 할 수 있다.
또한 구역(39)마다 타이밍 컨트롤러(441) 및 입출력 회로(442)를 제공하여도 좋다(도 9의 (D) 참조). 입출력 회로(442)로서는 예를 들어 I2C(Inter-Integrated Circuit) 인터페이스 등을 사용할 수 있다. 도 9의 (D)에서는 구역(39[i,j])이 가지는 타이밍 컨트롤러(441)를 타이밍 컨트롤러(441[i,j])라고 나타내었다. 또한 구역(39[i,j])이 가지는 입출력 회로(442)를 입출력 회로(442[i,j])라고 나타내었다.
예를 들어 기능 회로(40)는 입출력 회로(442[i,j])에, 게이트 드라이버 회로(33[i,j])의 주사 방향 및 구동 주파수의 설정 신호, 1프레임 기간에서의 발광 소자의 점등 기간을 제어하기 위한 선택 신호, 그리고 해상도를 낮출 때 화상 데이터에서 솎아 내는 화소수(화상 데이터의 재기록 시에 재기록을 수행하지 않는 화소의 수) 등의 동작 파라미터를 공급한다. 소스 드라이버 회로(31[i,j]) 및 게이트 드라이버 회로(33[i,j])는 상기 동작 파라미터에 따라 동작한다.
또한 부표시부(19)가 수광 소자를 가지는 경우, 입출력 회로(442)는 수광 소자로 광전 변환된 정보를 기능 회로(40)에 출력한다.
본 발명의 일 형태의 전자 장치에 있어서, 표시 장치(10B)에서는 화소 회로(51)와 구동 회로(30)를 적층하고, 사용자의 시선의 움직임에 따라 부표시부(19)마다 발광 소자의 점등 기간을 상이하게 함으로써, 저소비 전력화를 도모할 수 있다. 또한 본 발명의 일 형태의 전자 장치에 있어서, 표시 장치(10B)에서는 화소 회로(51)와 구동 회로(30)를 적층하고, 사용자의 시선의 움직임에 따라 부표시부(19)마다 구동 주파수를 상이하게 함으로써, 저소비 전력화를 도모할 수 있다.
도 10의 (A)에 4행 8열의 부표시부(19)를 가지는 표시부(13)를 나타내었다. 또한 도 10의 (A)에서는 주시점 G를 중심으로 하는 제 1 영역 S1 내지 제 3 영역 S3을 나타내었다. 연산부(103)는 복수의 부표시부(19)의 각각을 제 1 영역 S1 또는 제 2 영역 S2와 중첩되는 제 1 구역(29A)과, 제 3 영역 S3과 중첩되는 제 2 구역(29B) 중 어느 것으로 배분한다. 즉 연산부(103)는 복수의 구역(39)의 각각을 제 1 구역(29A) 또는 제 2 구역(29B)으로 배분하다. 이 경우 제 1 영역 S1 및 제 2 영역 S2와 중첩되는 제 1 구역(29A)은 주시점 G와 중첩되는 영역을 포함한다. 또한 제 2 구역(29B)은 제 1 구역(29A)의 외측에 위치하는 부표시부(19)를 포함한다(도 10의 (B) 참조).
복수의 구역(39) 각각이 가지는 구동 회로(소스 드라이버 회로(31) 및 게이트 드라이버 회로(33))의 동작은 기능 회로(40)에 의하여 제어된다. 예를 들어 제 2 구역(29B)은 상술한 안정 주시야, 유도 시야, 및 보조 시야가 포함되는 제 3 영역 S3과 중첩되는 구역이며, 사용자의 식별력이 낮은 영역이다. 따라서 화상 표시 시에, 제 2 구역(29B)의 발광 소자의 점등 기간(1프레임 기간에서의 발광 소자의 점등 기간의 비율)을 제 1 구역(29A)보다 짧게 하여도 사용자가 느끼는 실질적인 표시 품질(이하 "실질적인 표시 품질"이라고도 함)의 저하는 적다. 즉 제 2 구역(29B)에 포함되는 부표시부(19)의 1프레임 기간에서의 발광 소자의 점등 기간의 비율(제 2 점등 비율)을 제 1 구역(29A)에 포함되는 부표시부(19)의 1프레임 기간에서의 발광 소자의 점등 기간의 비율(제 1 점등 비율)보다 낮게 하여도 실질적인 표시 품질의 저하는 적다.
제 2 점등 비율을 낮게 하면 표시 장치의 소비 전력을 저감할 수 있다. 한편으로 제 2 점등 비율을 낮게 하면 표시 품질도 저하된다. 특히, 상기 발광 소자를 포함하는 제 2 구역(29B)의 휘도가 저하된다. 제 2 구역(29B)은 주시점 G를 중심으로 하는 영역에서 떨어진 위치에 있기 때문에 사용자의 시인성이 낮다. 그러므로, 제 2 구역(29B)의 휘도가 저하되어도 실질적인 표시 품질의 저하가 작다. 본 발명의 일 형태에 따르면, 제 2 점등 비율을 제 1 점등 비율보다 낮게 함으로써, 사용자의 시인성이 낮은 영역의 소비 전력을 저감하면서 실질적인 표시 품질의 저하를 억제할 수 있다. 본 발명의 일 형태에 따르면, 표시 품질의 유지와 소비 전력의 저감을 양립할 수 있다.
제 2 점등 비율은 제 1 점등 비율의 99% 이하, 바람직하게는 90% 이하로 하면 좋다.
또한, 제 3 영역 S3에 중첩되는 부표시부(19) 중 제 2 구역(29B)의 외측을 제 3 구역(29C)으로 설정하고(도 10의 (C) 참조), 제 3 구역(29C)에 포함되는 부표시부(19)의 1프레임 기간에서의 발광 소자의 점등 기간의 비율(제 3 점등 비율)을 제 2 구역(29B)보다 낮게 하여도 좋다. 제 3 점등 비율은 제 2 점등 비율 이하가 바람직하고 제 2 점등 비율의 99% 이하, 바람직하게는 90% 이하로 하면 좋다. 1프레임 기간에서의 발광 소자의 점등 기간의 비율을 짧게 함으로써, 소비 전력을 저감할 수 있다. 또한 필요에 따라 구동 주파수의 구역마다의 설정의 변경, 화상 데이터의 재기록의 정지를 수행하여도 좋다. 구동 주파수의 변경 및 화상 데이터의 재기록의 정지에 의하여 소비 전력을 더 저감할 수 있다.
이러한 구동 방법을 수행하는 경우, 화소 회로(51)를 구성하는 트랜지스터에 오프 전류가 매우 적은 트랜지스터를 사용하는 것이 적합하다. 예를 들어 화소 회로(51)를 구성하는 트랜지스터에 오프 전류가 현저히 낮은 OS 트랜지스터를 사용하는 것이 적합하다. 특히 발광 소자에 전류를 흘리는 경로에 OS 트랜지스터를 가지면, 전원선 사이를 흐르는 오프 전류를 현저히 저감할 수 있기 때문에 적합하다.
<표시 장치의 구동 방법의 구체적인 예>
표시 장치(10B)에 있어서, 부표시부마다 1프레임 기간에서의 발광 소자의 점등 기간의 비율을 상이하게 할 때의 구동에 대하여 설명한다.
도 11에는 도 10의 (C)에서 설명한 4행 8열의 부표시부를 가지는 표시부(13)를 나타내었다. 도 11에서는 제 1 구역(29A)에 분배된 화소 회로(51A), 제 2 구역(29B)에 분배된 화소 회로(51B), 및 제 3 구역(29C)에 분배된 화소 회로(51C)를 도시하였다.
1프레임 기간(1F)에 있어서, 상술한 주시점 G에 중첩되는 제 1 영역 S1에 제공되는 제 1 구역(29A)의 화소 회로(51A)에서는 발광 소자의 점등 기간을 기간(TEA)으로 하고 발광 소자의 비점등 기간을 기간(TBA)으로 하여 도시하였다. 1프레임 기간(1F)에 있어서, 제 1 구역(29A)의 외측에 있는 제 2 구역(29B)의 화소 회로(51B)에서는 발광 소자의 점등 기간을 기간(TEB)으로 하고 발광 소자의 비점등 기간을 기간(TBB)으로 하여 도시하였다. 1프레임 기간(1F)에 있어서, 제 2 구역(29B)의 외측에 있는 제 3 구역(29C)의 화소 회로(51C)에서는 발광 소자의 점등 기간을 기간(TEC)으로 하고 발광 소자의 비점등 기간을 기간(TBC)으로 하여 도시하였다.
도 11에 도시한 바와 같이 본 발명의 일 형태의 표시 장치에서는 제 2 구역(29B)에 포함되는 화소 회로(51B)에 의하여 제어되는 발광 소자의 점등 기간의 비율(제 2 점등 비율)을 제 1 구역(29A)에 포함되는 화소 회로(51A)에 의하여 제어되는 발광 소자의 점등 기간의 비율(제 1 점등 비율)보다 낮게 한다. 즉, 기간(TEB)을 기간(TEA)보다 짧게 한다. 또한 제 3 구역(29C)에 포함되는 화소 회로(51C)에 의하여 제어되는 발광 소자의 점등 기간의 비율(제 3 점등 비율)을 제 2 구역(29B)에 포함되는 화소 회로(51B)에 의하여 제어되는 발광 소자의 점등 기간의 비율(제 2 점등 비율)보다 낮게 한다. 즉, 기간(TEC)을 기간(TEB)보다 짧게 한다.
제 2 점등 비율을 제 1 점등 비율보다 낮게 하고 제 3 점등 비율을 제 2 점등 비율보다 낮게 하면 표시 장치의 소비 전력을 저감할 수 있다. 한편으로, 제 2 점등 비율을 제 1 점등 비율보다 낮게 하고 제 3 점등 비율을 제 2 점등 비율보다 낮게 하면 표시 품질도 저감된다. 특히, 상기 발광 소자를 포함하는 제 2 구역(29B) 및 제 3 구역(29C)의 휘도가 저하된다. 제 2 구역(29B) 및 제 3 구역(29C)은 주시점 G를 중심으로 하는 영역에서 떨어진 위치에 있기 때문에 사용자의 시인성이 낮다. 그러므로, 제 2 구역(29B) 및 제 3 구역(29C)의 휘도가 저하되어도 실질적인 표시 품질의 저하가 작다. 본 발명의 일 형태에 따르면, 제 2 점등 비율을 제 1 점등 비율보다 낮게 하고 제 3 점등 비율을 제 2 점등 비율보다 낮게 함으로써, 사용자의 시인성이 낮은 영역의 소비 전력을 저감하면서 실질적인 표시 품질의 저하를 억제할 수 있다. 본 발명의 일 형태에 따르면, 표시 품질의 유지와 소비 전력의 저감을 양립할 수 있다.
또한 제 1 구역(29A), 제 2 구역(29B), 및 제 3 구역(29C)에 제공되는 화소 회로(51A, 51B, 및 51C)는 같은 회로 구성으로 한다. 화소 회로(51A, 51B, 및 51C)는 전류를 흘리기 위한 배선 사이에서 발광 소자에 흘리는 전류를 제어하는 구동 트랜지스터 외에 발광 소자의 점등 기간을 제어하기 위한 발광 제어 트랜지스터를 가지는 회로 구성이다.
도 12의 (A)에 나타낸 화소 회로(51)는 화소 회로(51A, 51B, 및 51C)에 적용 가능한 회로 구성의 일례이다. 게이트 드라이버 회로(33)는 게이트 클록 신호(GCLK)가 공급되고 배선(GL[m]), 배선(BL[m])(m은 임의의 행을 나타냄)에 신호를 출력하는 기능을 가진다. 배선(GL[m])은 화상 데이터의 기록 행을 제어하기 위한 선택 신호가 공급되는 배선이다. 배선(BL[m])은 발광 소자(61)의 점등 기간을 제어하기 위한 선택 신호가 공급되는 배선이다. 배선(SL[n])(n은 임의의 행을 나타냄)은 화소 회로(51)에 공급하는 화상 데이터가 공급되는 배선이다.
트랜지스터(52A)는 게이트에 접속된 배선(GL[m])에 공급되는 선택 신호에 따라 배선(SL[n])에 공급되는 화상 데이터를 화소 회로(51)에 기록할지 여부를 선택하기 위한 선택 트랜지스터이다. 트랜지스터(52B)는 용량 소자(53)에 유지된 화상 데이터에 따른 전위에 의하여 트랜지스터(52B)를 흐르는 전류를 제어하기 위한 구동 트랜지스터이다. 용량 소자(53)는 한쪽 전극이 트랜지스터(52B)의 게이트에 접속되고 다른 쪽 전극이 고정 전위, 예를 들어 전위(Vc)를 공급하는 배선에 접속된다. 트랜지스터(52C)는 게이트에 접속된 배선(BL[m])에 공급되는 선택 신호에 따라 트랜지스터(52B)를 흐르는 전류를 발광 소자(61)에 흘릴지 여부를 제어하기 위한 발광 제어 트랜지스터이다. 배선(ANO), 배선(VCOM)은 발광 소자(61)에 전류를 흘리기 위한 전위가 공급되는 배선이다. 또한 이하의 설명에 있어서, 트랜지스터(52A) 내지 트랜지스터(52C)는 n채널형 트랜지스터로서 설명하지만, 일부 또는 전부에 p채널형 트랜지스터를 사용하여도 좋다.
도 12의 (B)는 배선(GL[m]), 배선(BL[m])에 공급하는 선택 신호를 설명하기 위한 도면이다. 1프레임 기간(1F)에 있어서, 화소 회로(51)에 화상 데이터를 기록하기 위한 선택 신호가 배선(GL[m])에 공급된다. 1프레임 기간(1F)에 있어서, 발광 소자(61)에 전류를 흘리는 기간(점등 기간)을 제어하기 위한 선택 신호가 배선(BL[m])에 공급된다. 배선(BL[m])의 선택 신호가 H 레벨의 기간에 트랜지스터(52C)를 도통 상태로 함으로써, 발광 소자(61)에 전류를 흘리는 점등 기간은 발광 소자를 점등하는 기간(TE)에 의하여 제어된다. 배선(BL[m])의 선택 신호가 L 레벨의 기간에 트랜지스터(52C)를 비도통 상태로 함으로써, 발광 소자(61)에 전류를 흘리지 않는 비점등 기간은 발광 소자를 소등하는 기간(TB)에 의하여 제어된다.
상술한 도 11에서 구역마다 상이한 점등 비율로 하는 경우, 도 12의 (B)에서 기간(TE), 기간(TB)을 구역마다 상이하게 하는 구성으로 하게 된다. 도 13의 (B)에 나타낸 1프레임 기간(1F)에 있어서, 도 13의 (A)에 나타낸 제 1 구역(29A)에 있는 화소 회로(51A)는 배선(GLA[m])을 선택하면서 제 1 점등 비율이 제 2 점등 비율 및 제 3 점등 비율보다 크게 되도록 발광 소자를 점등하는 기간(TEA) 및 발광 소자를 소등하는 기간(TBA)을 제어하는 선택 신호를 배선(BLA[m])에 공급하는 구성으로 한다.
도 13의 (D)에 나타낸 1프레임 기간(1F)에 있어서, 도 13의 (C)에 나타낸 제 2 구역(29B)에 있는 화소 회로(51B)는 배선(GLB[m])을 선택하면서 제 2 점등 비율이 제 3 점등 비율보다 크며 제 2 점등 비율이 제 1 점등 비율보다 작게 되도록 발광 소자를 점등하는 기간(TEB) 및 발광 소자를 소등하는 기간(TBB)을 제어하는 선택 신호를 배선(BLB[m])에 공급하는 구성으로 한다.
도 13의 (F)에 나타낸 1프레임 기간(1F)에 있어서, 도 13의 (E)에 나타낸 제 3 구역(29C)에 있는 화소 회로(51C)는 배선(GLC[m])을 선택하면서 제 3 점등 비율이 제 1 점등 비율 및 제 2 점등 비율보다 작게 되도록 발광 소자를 점등하는 기간(TEC) 및 발광 소자를 소등하는 기간(TBC)을 제어하는 선택 신호를 배선(BLC[m])에 공급하는 구성으로 한다.
상술한 바와 같이 본 발명의 일 형태의 전자 장치가 가지는 표시 장치에서는 발광 소자의 점등 기간을 제어하는 트랜지스터에 공급하는 선택 신호에 의하여 표시부에서의 구역마다의 점등 기간을 상이하게 할 수 있다. 그러므로 사용자의 시인성이 낮은 영역의 소비 전력을 저감하면서 실질적인 표시 품질의 저하를 억제할 수 있다. 본 발명의 일 형태에 따르면, 표시 품질의 유지와 소비 전력의 저감을 양립할 수 있다.
<화소 회로의 구성예>
도 14의 (A) 내지 (F)에는 화소 회로(51)에 적용 가능한 화소 회로의 구성예 및 화소 회로(51)에 접속되는 발광 소자(61)를 나타내었다. 또한 이하에서 발광 소자(61)는 유기 EL 소자(OLED: Organic Light Emitting Diode) 등의 발광 디바이스인 것으로 설명한다.
또한 본 발명의 일 형태에서 설명하는 발광 디바이스는 유기 EL 소자에 한정되지 않고 LED(Light Emitting Diode), 마이크로 LED, QLED(Quantum-dot Light Emitting Diode), 반도체 레이저 등의 자발광형 발광 디바이스로 할 수 있다.
도 14의 (A)에 나타낸 화소 회로(51A)는 트랜지스터(52A), 트랜지스터(52B), 트랜지스터(52C), 및 용량 소자(53)를 가진다. 또한 도 14의 (A)에는 화소 회로(51A)에 접속되는 발광 소자(61)를 도시하였다. 또한 도 14의 (A)에는 배선(SL), 배선(GL), 배선(BL), 배선(ANO), 및 배선(VCOM)을 도시하였다.
트랜지스터(52A)는 게이트가 배선(GL)에 전기적으로 접속되고, 소스 및 드레인 중 한쪽이 배선(SL)에 전기적으로 접속되고, 다른 쪽이 트랜지스터(52B)의 게이트 및 용량 소자(53)의 한쪽 전극에 전기적으로 접속되어 있다. 트랜지스터(52B)는 소스 및 드레인 중 한쪽이 배선(ANO)과 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 트랜지스터(52C)의 소스 및 드레인 중 한쪽과 전기적으로 접속되어 있다. 트랜지스터(52C)는 게이트가 배선(BL)에 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 발광 소자(61)의 애노드에 전기적으로 접속되어 있다. 용량 소자(53)는 다른 쪽 전극이 트랜지스터(52C)의 소스 및 드레인 중 한쪽과 전기적으로 접속되어 있다. 발광 소자(61)는 캐소드가 배선(VCOM)과 전기적으로 접속되어 있다. 또한 발광 소자(61)의 애노드와 캐소드는 공급하는 전위의 크기를 변경함으로써 적절히 바꿀 수 있다.
도 14의 (B)에 나타낸 화소 회로(51B)는 화소 회로(51A)에 트랜지스터(52D)를 추가한 구성을 가진다. 트랜지스터(52D)는 게이트가 배선(GL)에 전기적으로 접속되고, 소스 및 드레인 중 한쪽이 발광 소자(61)의 애노드에 접속되고, 소스 및 드레인 중 다른 쪽이 배선(V0)에 전기적으로 접속되어 있다. 트랜지스터(52A)와 트랜지스터(52D)를 동시에 도통 상태로 함으로써, 트랜지스터(52B)의 소스와 게이트가 같은 전위가 되어, 트랜지스터(52B)의 문턱 전압이 0V보다 큰 경우에는 트랜지스터(52B)를 비도통 상태로 할 수 있다. 이에 의하여, 발광 소자(61)에 흐르는 전류를 강제적으로 차단할 수 있다. 이러한 화소 회로는 표시 기간과 소등 기간을 번갈아 제공하는 표시 방법을 사용하는 경우에 적합하다.
도 14의 (C)에 나타낸 화소 회로(51C)는 상기 화소 회로(51A)의 트랜지스터(52A) 내지 트랜지스터(52C)로서 한 쌍의 게이트를 가지는 트랜지스터를 적용한 경우의 예이다. 이에 의하여, 트랜지스터에 흐르는 전류를 증대시킬 수 있다. 또한 여기서는 모든 트랜지스터로서 한 쌍의 게이트를 가지는 트랜지스터를 적용하였지만, 이에 한정되지 않는다. 또한 한 쌍의 게이트를 가지고, 이들이 서로 다른 배선에 전기적으로 접속되는 트랜지스터를 적용하여도 좋다. 예를 들어 게이트의 한쪽과 소스가 전기적으로 접속된 트랜지스터를 사용함으로써, 신뢰성을 높일 수 있다.
도 14의 (D)에 나타낸 화소 회로(51D)는 화소 회로(51A)의 트랜지스터(52C)의 위치를 트랜지스터(52B)와 배선(ANO) 사이로 변경한 경우의 예이다. 상기 구성으로 하여도 배선(ANO)과 배선(VCOM) 사이를 흐르는 전류를 트랜지스터(52C)로 제어할 수 있다.
도 14의 (E)에 나타낸 화소 회로(51E)는 상기 화소 회로(51B)에서 배선(GL)을 복수의 게이트선(배선(GL1), 배선(GL2))으로 하고 트랜지스터(52A)와 트랜지스터(52D)에서 각각 다른 제어를 수행하는 경우의 예이다. 배선(V0)에는 트랜지스터(52D)를 통하여 발광 소자(61)에 흐르는 전류를 흘릴 수 있기 때문에 상기 전류의 값을 바탕으로 화상 데이터의 보정을 수행할 수 있다.
도 14의 (A) 내지 (E)에서는 각 트랜지스터를 n채널형 트랜지스터인 OS 트랜지스터만으로 구성할 수 있는 회로의 구성예에 대하여 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 예를 들어 도 14의 (F)에 도시한 바와 같이 OS 트랜지스터와 Si 트랜지스터를 가지는 화소 회로의 구성으로 하여도 좋다.
도 14의 (F)에 나타낸 화소 회로(51F)는 트랜지스터(52A), 트랜지스터(52B), 트랜지스터(52C), 및 용량 소자(53)를 가진다. 도 14의 (F)에 나타낸 화소 회로(51F)는 상기 화소 회로(51A)에서의 트랜지스터(52B, 52C)를 p채널형 Si 트랜지스터로 치환한 경우의 예이다. 도 14의 (F)에 나타낸 화소 회로(51F)는 OS 트랜지스터인 트랜지스터(52A)를 비도통 상태로 함으로써 화상 데이터에 따른 아날로그 전위를 유지할 수 있다. 또한, 화소 회로(51F)는 트랜지스터(52B, 52C)를 Si 트랜지스터로 함으로써 발광 소자(61)에 흐르는 전류의 양을 크게 할 수 있다.
상술한 바와 같이 본 발명의 일 형태의 전자 장치는 화소 회로(51)와 구동 회로(30)를 적층하고 사용자의 시선의 움직임에 따라 부표시부(19)마다 발광 소자의 점등 기간을 상이하게 한다. 사용자의 시인성이 낮은 영역의 소비 전력을 저감하면서 실질적인 표시 품질의 저하를 억제할 수 있다. 본 발명의 일 형태에 따르면, 표시 품질의 유지와 소비 전력의 저감을 양립할 수 있다.
(실시형태 2)
본 실시형태에서는, 본 발명의 일 형태에 따른 전자 장치의 변형예에 대하여 설명한다. 또한 본 실시형태에서 앞의 실시형태와 같은 부호가 부여된 구성에 대한 반복 설명을 생략하는 경우가 있다.
<표시 장치의 구성예>
본 실시형태에서 설명하는 표시 장치는 상기 실시형태 1에서 설명한 표시 장치(10B)의 구성에서 구동 회로(30)가 다른 구성에 상당한다. 도 15의 (A)에 표시 장치(10B)가 가지는 화소 회로군(55)의 구성예를 나타내었다. 도 15의 (B)에 표시 장치(10B)가 가지는 구동 회로(30)에 적용 가능한 구동 회로(30A)의 구성예를 나타내었다. 구역(59) 및 구역(39)은 각각 m행 n열(m 및 n은 각각 1 이상의 정수임)의 매트릭스상으로 배치되어 있다.
복수의 구역(59)은 각각 복수의 화소 회로(51), 복수의 배선(SL), 복수의 배선(BL), 및 복수의 배선(GL)을 가진다. 복수의 구역(59)의 각각에서 복수의 화소 회로(51) 중 하나는 복수의 배선(SL) 중 적어도 하나 및 복수의 배선(GL) 중 적어도 하나와 전기적으로 접속된다.
구역(59) 중 하나와 구역(39) 중 하나는 중첩되어 제공된다(도 15의 (C) 참조). 예를 들어 구역(59[i,j])(i는 1 이상 m 이하의 정수임. j는 1 이상 n 이하의 정수임)과 구역(39[i,j])은 중첩되어 제공된다. 구역(39[i,j])이 가지는 소스 드라이버 회로(31[i,j])는 구역(59[i,j])이 가지는 배선(SL)과 전기적으로 접속된다. 구역(39[i,j])이 가지는 게이트 드라이버 회로(33[i,j])는 구역(59[i,j])이 가지는 배선(GL)과 전기적으로 접속된다. 구역(39[i,j])이 가지는 발광 제어 드라이버 회로(34[i,j])는 구역(59[i,j])이 가지는 배선(BL)과 전기적으로 접속된다. 소스 드라이버 회로(31[i,j]) 및 게이트 드라이버 회로(33[i,j])는 구역(59[i,j])이 가지는 복수의 화소 회로(51)를 제어하는 기능을 가진다.
구역(59[i,j])과 구역(39[i,j])을 중첩시켜 제공함으로써, 구역(59[i,j])이 가지는 화소 회로(51)와, 구역(39[i,j])이 가지는 소스 드라이버 회로(31), 발광 제어 드라이버 회로(34), 및 게이트 드라이버 회로(33)의 접속 거리(배선 길이)를 매우 짧게 할 수 있다. 결과적으로, 배선 저항 및 기생 용량이 감소되기 때문에 충방전에 걸리는 시간이 단축되어 고속 구동을 실현할 수 있다. 또한 소비 전력을 저감할 수 있다. 또한 소형화 및 경량화를 실현할 수 있다.
또한 표시 장치(10B)는 구역(39)마다 소스 드라이버 회로(31), 발광 제어 드라이버 회로(34), 및 게이트 드라이버 회로(33)를 가지는 구성이다. 따라서 구역(39)에 대응하는 구역(59)마다 표시부(13)를 분할하고 구동 주파수의 제어를 수행할 수 있다. 예를 들어, 표시부(13) 중 주시점에 중첩되는 영역의 구역의 화상 데이터를 높은 구동 주파수로 재기록하고, 주시점으로부터 멀어지는 영역의 구역의 화상 데이터를 낮은 구동 주파수로 재기록하는 구성, 또는 표시부(13) 중 화상에 변화가 발생한 구역만 화상 데이터를 재기록하고, 변화가 없는 구역은 화상 데이터를 유지하는 구성으로 할 수 있다. 상기 구성의 경우, 구역마다 게이트 드라이버 회로와 발광 제어 드라이버 회로를 구동하기 위한 구동 주파수를 동일하게 하면 발광 소자의 점등 기간은 구동 주파수에 의존하게 된다.
본 실시형태의 구성에서는 발광 제어 드라이버 회로(34) 및 게이트 드라이버 회로(33)를 다른 구성으로 한다. 그러므로 구역마다 화상 데이터의 갱신을 수행하는 제어와 구역마다의 발광 소자의 점등 기간의 제어를 다른 구동 주파수로 수행할 수 있게 되어 표시 품질의 저하를 억제할 수 있다.
표시 장치(10B)에서 부표시부마다 구동 주파수가 다른 화상 데이터의 갱신을 수행하는 제어에 대하여 설명한다.
도 16에는 상기 실시형태 1의 도 10의 (C)에서 설명한 4행 8열의 부표시부(13A)를 가지는 표시부(13)를 나타내었다. 도 16에서는 제 1 구역(29A)에 분배된 부표시부(13A)에 제공되는 화소 회로(51A), 제 2 구역(29B)에 분배된 부표시부(13B)에 제공되는 화소 회로(51B), 및 제 3 구역(29C)에 분배된 부표시부(13C)에 제공되는 화소 회로(51C)를 도시하였다.
상술한 주시점 G에 중첩되는 제 1 영역 S1에 제공되는 제 1 구역(29A)의 화소 회로(51A)에서는 1초(1s)에서의 구동 주파수를 120Hz(Hz는 fps로서 나타내는 경우가 있음)로 도시하였다. 제 1 구역(29A)의 외측에 있는 제 2 구역(29B)의 화소 회로(51B)에서는 1초(1s)에서의 구동 주파수를 60Hz로 하였다. 제 2 구역(29B)의 외측에 있는 제 3 구역(29C)의 화소 회로(51C)에서는 1초(1s)에서의 구동 주파수를 30Hz로서 도시하였다. 즉, 표시부(13) 중 주시점에 중첩되는 영역의 구역을 높은 구동 주파수로 하고 주시점으로부터 멀어지는 영역의 구역을 낮은 구동 주파수로 하였다.
복수의 부표시부(13A) 각각이 가지는 게이트선 구동 회로의 동작은 기능 회로(40)에 의하여 제어된다. 예를 들어 제 2 구역(29B)에 대응하는 부표시부는 안정 주시야, 유도 시야, 및 보조 시야가 포함되는 제 3 영역 S3과 중첩되는 구역이며, 사용자의 식별력이 낮은 구역이다. 따라서 화상 표시 시에, 제 2 구역(29B)에 속하는 부표시부의 단위 시간당 화상 데이터의 재기록 횟수(이하 "화상 재기록 횟수"라고도 함)를 제 1 구역(29A)에 대응하는 부표시부보다 적게 하여도 사용자가 느끼는 실질적인 표시 품질(이하 "실질적인 표시 품질"이라고도 함)의 저하는 적다. 즉 제 2 구역(29B)에 대응하는 부표시부의 구동 주파수를 제 1 구역(29A)에 대응하는 부표시부의 구동 주파수보다 낮게 하여도 실질적인 표시 품질의 저하는 적다.
구동 주파수를 낮게 하면 표시 장치의 소비 전력을 저감할 수 있다. 한편으로 구동 주파수를 낮게 하면 표시 품질도 저하된다. 특히 동영상 표시 시의 표시 품질이 저하된다. 본 발명의 일 형태에 따르면, 제 2 구역(29B)에 대응하는 부표시부의 구동 주파수를 제 1 구역(29A)에 대응하는 부표시부의 구동 주파수보다 낮게 함으로써, 사용자의 시인성이 낮은 구역의 소비 전력을 저감하면서 실질적인 표시 품질의 저하를 억제할 수 있다. 본 발명의 일 형태에 따르면, 표시 품질의 유지와 소비 전력의 저감을 양립할 수 있다. 또한, 제 3 영역 S3에 대응하는 부표시부 중 제 2 구역(29B)의 외측을 제 3 구역(29C)에 설정하고, 제 3 구역(29C)에 대응하는 부표시부의 구동 주파수를 제 2 구역(29B)에 대응하는 부표시부보다 낮게 할 수 있다.
제 1 구역(29A)에 대응하는 부표시부의 구동 주파수는 30Hz 이상 500Hz 이하, 바람직하게는 60Hz 이상 500Hz 이하로 하면 좋다. 제 2 구역(29B)에 대응하는 부표시부의 구동 주파수는 제 1 구역(29A)에 대응하는 부표시부의 구동 주파수 이하가 바람직하고, 제 1 구역(29A)에 대응하는 부표시부의 구동 주파수의 1/2 이하가 더 바람직하고, 제 1 구역(29A)에 대응하는 부표시부의 구동 주파수의 1/5 이하가 더 바람직하다. 제 3 구역(29C)에 대응하는 부표시부의 구동 주파수는 제 2 구역(29B)에 대응하는 부표시부의 구동 주파수 이하가 바람직하고, 제 2 구역(29B)에 대응하는 부표시부의 구동 주파수의 1/2 이하가 더 바람직하고, 제 2 구역(29B)에 대응하는 부표시부의 구동 주파수의 1/5 이하가 더 바람직하다.
화상 재기록 횟수를 상당히 적게 함으로써 소비 전력을 더 저감할 수 있다. 또한 필요에 따라 화상 데이터의 재기록을 정지하여도 좋다. 화상 데이터의 재기록을 정지함으로써 소비 전력을 더 저감할 수 있다.
또한 제 1 구역(29A), 제 2 구역(29B), 및 제 3 구역(29C)에 제공되는 화소 회로(51A, 51B, 및 51C)는 같은 회로 구성으로 한다. 화소 회로(51A, 51B, 및 51C)는 전류를 흘리기 위한 배선 사이에서 발광 소자에 흘리는 전류를 제어하는 구동 트랜지스터 외에 발광 소자의 점등 기간을 제어하기 위한 발광 제어 트랜지스터를 가지는 회로 구성이다.
도 17의 (A)에 나타낸 화소 회로(51)는 화소 회로(51A, 51B, 및 51C)에 적용 가능한 회로 구성의 일례이다. 게이트 클록 신호(GCLK)가 공급되는 게이트 드라이버 회로(33)는 배선(GL[m])에 신호를 출력함으로써 화소 회로(51)를 제어하는 기능을 가진다. 발광 제어용 클록 신호(BCLK)가 공급되는 발광 제어 드라이버 회로(34)는 배선(BL)에 신호를 출력함으로써 화소 회로(51)를 제어하는 기능을 가진다. 배선(GL[m])은 화상 데이터의 기록 행을 제어하기 위한 선택 신호가 공급되는 배선이다. 배선(BL[m])은 발광 소자(61)의 점등 기간을 제어하기 위한 선택 신호가 공급되는 배선이다. 배선(SL[n])은 화소 회로(51)에 공급하는 화상 데이터가 공급되는 배선이다. 또한 도 17의 (A)에 나타낸 화소 회로(51)에서의 각 구성의 설명은 도 12의 (A)에서의 설명과 같다.
도 17의 (B)는 배선(GL[m]), 배선(BL[m])에 공급되는 선택 신호를 설명하기 위한 도면이다. 1프레임 기간(1F)에 있어서, 화소 회로(51)에 화상 데이터를 기록하기 위한 선택 신호가 배선(GL[m])에 공급된다. 1프레임 기간(1F)에 있어서, 발광 소자(61)에 전류를 흘리는 점등 기간을 제어하기 위한 선택 신호가 배선(BL[m])에 공급된다. 게이트 드라이버 회로(33)에 공급하는 게이트 클록 신호(GCLK)와 발광 제어 드라이버 회로(34)에 공급하는 발광 제어용 클록 신호(BCLK)는 각각 다른 신호이다. 그러므로 다른 구역에 있는 부표시부에서 게이트 드라이버 회로(33)에 의한 화소 회로(51)의 화상 데이터의 갱신 주기와 발광 제어 드라이버 회로(34)에 의한 발광 소자의 점등 기간의 주기를 상이하게 할 수 있다.
발광 소자(61)에 전류를 흘리는 점등 기간의 주기가 화소 회로(51)에서의 화상 데이터를 갱신하기 위한 배선(GL[m])에 공급되는 선택 신호의 주기와 다르면 다른 구역에 있는 부표시부에서 구동 주파수를 상이하게 하는 구성으로 한 경우에 발광 소자(61)의 점등 기간을 구동 주파수에 상관없이 일정하게 할 수 있다. 예를 들어 도 17의 (B)에 도시한 바와 같이 배선(BL[m])에는 배선(GL[m])에 공급하는 선택 신호를 H 레벨로 하는 간격(1F)과는 다른 기간에서 발광 소자를 점등하는 기간(TE)과 발광 소자(61)에 전류를 흘리지 않는 기간(TB)을 제어하는 선택 신호를 출력할 수 있다.
본 발명의 일 형태의 표시 장치에서는 도 16에 도시한 바와 같이 제 2 구역(29B)에 포함되는 화소 회로(51B)에 의하여 제어되는 구동 주파수를 제 1 구역(29A)에 포함되는 화소 회로(51A)에 의하여 제어되는 구동 주파수보다 낮게 할 수 있다. 또한 제 3 구역(29C)에 포함되는 화소 회로(51C)에 의하여 제어되는 구동 주파수를 제 2 구역(29B)에 포함되는 화소 회로(51B)에 의하여 제어되는 구동 주파수보다 낮게 할 수 있다.
또한 본 발명의 일 형태의 표시 장치에서는 도 17의 (B)에 도시한 바와 같이 발광 제어 드라이버 회로(34)에 의하여 발광 소자를 점등하는 기간(TE)과 발광 소자를 소등하는 기간(TB)의 비율에 상당하는 점등 비율을 게이트 드라이버 회로(33)와는 독립하여 제어하는 구성으로 할 수 있다.
게이트 드라이버 회로(33)에 공급하는 게이트 클록 신호(GCLK)와 발광 제어 드라이버 회로(34)에 공급하는 발광 제어용 클록 신호(BCLK)를 같은 신호로 하는 경우, 즉 게이트 드라이버 회로(33)에 의한 화소 회로(51)의 화상 데이터의 갱신 주기와 발광 제어 드라이버 회로(34)에 의한 발광 소자의 점등 기간의 주기를 동일하게 하는 경우, 배선(GL[m]), 배선(BL[m])에 공급하는 선택 신호는 도 18의 (A)에 도시한 바와 같다. 이 경우, 게이트 드라이버 회로(33)에 의한 화상 데이터의 갱신의 주기와 발광 제어 드라이버 회로(34)에 의한 발광 소자의 점등 기간의 주기가 같은 주기가 된다. 그러므로 구동 주파수를 낮게 하여 화상 데이터의 갱신을 수행하는 경우, 발광 소자를 점등 기간 또는 비점등 기간으로 하는 기간(TE)과 기간(TB)이 번갈아 변화하는 상태가 시인되기 쉬워지므로 표시 품질이 저하될 우려가 있다.
한편, 본 실시형태에서 설명하는 구성에서는 게이트 드라이버 회로(33)에 공급하는 게이트 클록 신호(GCLK)와 발광 제어 드라이버 회로(34)에 공급하는 발광 제어용 클록 신호(BCLK)를 다른 신호로 한다. 즉, 게이트 드라이버 회로(33)에 의한 화소 회로(51)의 화상 데이터의 갱신 주기와 발광 제어 드라이버 회로(34)에 의한 발광 소자의 점등 기간의 주기를 다른 것으로 할 수 있다. 그러므로, 게이트 드라이버 회로(33)에 의한 화상 데이터의 갱신의 주기와 발광 제어 드라이버 회로(34)에 의한 발광 소자의 점등 기간의 주기를 다른 주기로 할 수 있다. 예를 들어 도 18의 (B)에 도시한 바와 같이 1프레임 기간(1F)에 있어서, 배선(GL[m]), 배선(BL[m])에 공급하는 선택 신호는 다른 주기로 동작시킬 수 있다. 즉, 부표시부마다 구동 주파수가 다른 화상 데이터의 갱신을 수행하는 제어를 수행하는 경우에서도 게이트 드라이버 회로(33)에 의한 화상 데이터의 갱신의 주기와 발광 제어 드라이버 회로(34)에 의한 발광 소자의 점등 기간의 주기가 다른 주기가 되도록 할 수 있다. 그러므로 게이트 드라이버 회로(33)의 구동 주파수를 저하시켜 저소비 전력화를 도모하는 구동을 수행하는 경우에서도 발광 제어 드라이버 회로(34)의 제어에 의한 기간(TE)과 기간(TB)의 반복을 짧은 주기로 수행할 수 있기 때문에 표시 품질의 저하를 억제할 수 있다.
도 19의 (A)는 게이트 드라이버 회로(33)에 의한 화상 데이터의 갱신의 주기와 발광 제어 드라이버 회로(34)에 의한 발광 소자의 점등 기간의 주기를 같은 주기로 동작시킨 경우에서 복수의 부표시부(13A)로 구성되는 표시부를 다른 구역으로 분할하여 구동 주파수를 120Hz, 60Hz, 30Hz, 1Hz로 한 경우에 점등 비율을 50%로 고정한 경우의 기간(TE) 및 기간(TB)의 주기를 나타낸 도면이다. 도 19의 (A)에 나타낸 바와 같이 게이트 드라이버 회로(33)의 구동 주파수를 저하시킴에 따라 기간(TE)과 기간(TB)의 주기가 길고 단위 시간당 발광 소자의 점등과 비점등의 반복의 빈도가 낮아지기 때문에 표시 품질이 저하될 우려가 있다.
도 19의 (B)는 게이트 드라이버 회로(33)에 의한 화상 데이터의 갱신의 주기와 발광 제어 드라이버 회로(34)에 의한 발광 소자의 점등 기간의 주기를 다른 주기로 동작시킨 경우에서 복수의 부표시부(13A)로 구성되는 표시부를 다른 구역으로 분할하여 구동 주파수를 120Hz, 60Hz, 30Hz, 1Hz로 한 경우에 점등 비율을 50%로 고정한 경우의 기간(TE) 및 기간(TB)의 주기를 나타낸 도면이다. 이 경우, 도 19의 (B)에 나타낸 바와 같이 발광 제어 드라이버 회로(34)의 제어에 의한 기간(TE)과 기간(TB)의 반복을 짧은 주기로 수행할 수 있다. 예를 들어 도 19의 (B)에 도시한 바와 같이 점등 비율을 50%로 고정으로 하여 구동 주파수 120Hz의 주기에 맞추어 기간(TE) 및 기간(TB)의 주기를 반복하는 동작을 할 수 있다. 도 19의 (B)에 나타낸 바와 같이 게이트 드라이버 회로(33)의 구동 주파수를 저하시킨 경우에서도 기간(TE)과 기간(TB)의 반복의 주기가 길어지는 일이 없기 때문에 표시 품질의 저하를 억제할 수 있다.
또한 복수의 부표시부(13A)가 각각 가지는 게이트 드라이버 회로(33) 및 발광 제어 드라이버 회로(34)에는 예를 들어 기능 회로(40)로부터 각 회로를 제어하기 위한 신호가 공급된다. 도 20의 (A)에 도시한 바와 같이 기능 회로(40)로부터 구동 회로(30)가 가지는 게이트 드라이버 회로(33)에는 복수의 부표시부(13A)에서 다른 구동 주파수로 표시를 수행하기 위한 신호가 공급된다. 상기 신호로서는 구동 주파수가 구역마다 상이하게 되도록 제어하기 위하여 게이트 드라이버 회로(33)의 구동 주파수를 FGCLK로 하는 게이트 클록 신호가 공급된다. 도 20의 (A)에서는 일례로서 최대의 구동 주파수를 120Hz로 하여 구역마다 60Hz 또는 30Hz 등의 구동 주파수(FGCLK≤120Hz)를 도시하고 상기 구동 주파수로 하기 위한 게이트 클록 신호(예를 들어, 100kHz, 50kHz, 또는 25kHz 등의 주파수의 게이트 클록 신호)가 각 영역의 게이트 드라이버 회로(33)에 공급된다.
또한 도 20의 (A)에 도시한 바와 같이 기능 회로(40)로부터 구동 회로(30)가 가지는 발광 제어 드라이버 회로(34)에는 복수의 부표시부(13A)에서 같은 주기로 점등과 비점등을 반복하여 표시를 수행하기 위한 신호가 공급된다. 상기 신호로서는 구역마다 같은 주기로 점등과 비점등을 반복하여 표시를 수행하기 위한 구동 주파수를 FBCLK로 하는 발광 제어용 클록 신호가 공급된다. 도 20의 (A)에서는 일례로서 게이트 드라이버 회로(33)에서의 최대의 구동 주파수 120Hz에 맞춘 구동 주파수(FBCLK=120Hz)를 도시하고 상기 구동 주파수로 하기 위한 발광 제어용 클록 신호(예를 들어, 100kHz의 주파수의 발광 제어용 클록 신호)가 각 영역의 발광 제어 드라이버 회로(34)에 공급된다.
또한 도 20의 (B)에 도시한 바와 같이 도 20의 (A)와는 다른 구성으로 할 수 있다. 도 20의 (B)에서는 기능 회로(40)로부터 발광 제어 드라이버 회로(34)의 구동 주파수 FBCLK 이하의 구동 주파수 FGCLK로 하기 위한 게이트 클록 신호를 구동 회로(30)가 가지는 게이트 드라이버 회로(33)의 각 회로에 공급하는 구성으로 하였다(FGCLK≤FBCLK). 또한 도 20의 (B)에 도시한 바와 같이 기능 회로(40)로부터 구동 회로(30)가 가지는 발광 제어 드라이버 회로(34)에는 구역마다 같은 주기로 점등과 비점등을 반복하여 표시를 수행하기 위한 구동 주파수 FBCLK로 하기 위한 발광 제어용 클록 신호가 공급된다. 도 20의 (B)에서는 일례로서 복수의 게이트 드라이버 회로(33)의 최대의 구동 주파수를 FGCLK_MAX로 가정하여 FGCLK_MAX 이하의 구동 주파수(FBCLK≤FGCLK_MAX)로 하기 위한 발광 제어용 클록 신호를 공급하는 구성에 대하여 도시하였다.
상술한 바와 같이 게이트 드라이버 회로(33)에 의한 화상 데이터의 갱신의 주기와 발광 제어 드라이버 회로(34)에 의한 발광 소자의 점등 기간의 주기를 다른 주기로 동작시키는 구성으로 함으로써 게이트 드라이버 회로(33)의 구동 주파수를 저하시킨 경우에서도 기간(TE)과 기간(TB)의 반복의 주기가 길어지는 일이 없기 때문에 표시 품질의 저하를 억제할 수 있다.
<게이트 드라이버 회로의 구성예>
도 21의 (A)에는 게이트 드라이버 회로(33)의 회로 구성을 설명하기 위한 블록도의 일례를 도시하였다. 또한 도 21의 (B)에는 도 21의 (A)에 도시한 게이트 드라이버 회로(33)의 회로 구성을 설명하기 위한 타이밍 차트의 일례를 도시하였다.
도 21의 (A)에 나타낸 게이트 드라이버 회로(33)는 시프트 레지스터(SR), 논리곱 회로(AND), 레벨시프터(LS), 및 버퍼(BUF)를 가진다. 시프트 레지스터(SR)에는 게이트 클록 신호(GCLK) 및 스타트 펄스(GSP)가 공급된다. 또한 논리곱 회로(AND)는 펄스폭 제어 신호(GPWC)가 공급된다. 상기 구성으로 함으로써 도 21의 (A)에 나타낸 게이트 드라이버 회로는 도 21의 (B)에 도시한 바와 같이 복수 행의 배선(GL[1]) 내지 배선(GL[k])(k는 자연수)에서 순차적으로 선택 신호를 출력할 수 있다.
<발광 제어 드라이버 회로의 구성예>
도 22의 (A)에는 발광 제어 드라이버 회로(34)의 회로 구성을 설명하기 위한 블록도의 일례를 도시하였다. 또한 도 22의 (B)에는 도 22의 (A)에 도시한 발광 제어 드라이버 회로(34)의 회로 구성을 설명하기 위한 타이밍 차트의 일례를 도시하였다.
도 22의 (A)에 나타낸 발광 제어 드라이버 회로는 시프트 레지스터(SR), 레벨시프터(LS), 및 버퍼(BUF)를 가진다. 시프트 레지스터(SR)에는 발광 제어용 클록 신호(BCLK) 및 스타트 펄스(BSP)가 공급된다. 스타트 펄스(BSP)의 종횡비(H 레벨과 L 레벨의 길이의 비율)는 발광 소자의 점등의 기간과 비점등의 기간의 비율(점등 비율)에 따라 설정된다. 상기 구성으로 함으로써 도 22의 (A)에 나타낸 발광 제어 드라이버 회로는 도 21의 (B)에 도시한 바와 같이 복수 행의 배선(BL[1]) 내지 배선(BL[k])(k는 자연수)에서 순차적으로 선택 신호를 출력할 수 있다.
또한 발광 제어 드라이버 회로(34)가 출력하는 선택 신호는 게이트 드라이버 회로(33)가 출력하는 선택 신호보다 늦게 출력된다. 구체적으로는, 도 23에 나타낸 타이밍 차트 중에 나타낸 바와 같이(도면 중의 점선 화살표) 발광 제어 드라이버 회로(34)가 출력하는 선택 신호를 게이트 드라이버 회로(33)가 출력하는 선택 신호보다 늦게 출력하는 구성으로 함으로써 화상 데이터에 따른 전류에 기초한 발광 제어를 수행하는 구성으로 할 수 있다.
상술한 바와 같이 본 발명의 일 형태의 전자 장치는 게이트 드라이버 회로와 발광 제어 드라이버 회로를 다른 주기로 동작시킬 수 있기 때문에 1프레임 기간(1F)에 있어서, 화상 데이터의 기록을 제어하는 선택 신호, 점등 기간을 제어하는 선택 신호는 다른 주기로 동작시킬 수 있다. 즉, 부표시부마다 구동 주파수가 다른 화상 데이터의 갱신을 수행하는 제어를 수행하는 경우, 게이트 드라이버 회로에 의한 화상 데이터의 갱신의 주기와 발광 제어 드라이버 회로에 의한 발광 소자의 점등 기간의 주기가 다른 주기가 되기 때문에 게이트 드라이버 회로의 구동 주파수를 저하시킨 경우에서도 발광 제어 드라이버 회로의 제어에 의한 기간(TE)과 기간(TB)의 반복을 짧은 주기로 수행할 수 있기 때문에 표시 품질의 저하를 억제할 수 있다.
(실시형태 3)
본 실시형태에서는 p행 q열(p 및 q는 각각 2 이상의 정수임)의 매트릭스상으로 배치된 복수의 화소(230)를 가지는 부표시부(19)의 구성예에 대하여 설명한다. 도 24의 (A)는 부표시부(19)를 설명하는 블록도이다. 부표시부(19)는 구역(39)에 제공된 소스 드라이버 회로(31) 및 게이트 드라이버 회로(33)와 전기적으로 접속된다.
도 24의 (A)에서는 p행 1열의 화소(230)를 화소(230[p,1])라고 나타내고, 1행 q열의 화소(230)를 화소(230[1,q])라고 나타내고, p행 q열의 화소(230)를 화소(230[p,q])라고 나타내었다.
게이트 드라이버 회로(33)에 포함되는 회로는 예를 들어 주사선 구동 회로로서 기능한다. 소스 드라이버 회로(31)에 포함되는 회로는 예를 들어 신호선 구동 회로로서 기능한다.
예를 들어 화소(230)를 구성하는 트랜지스터에 OS 트랜지스터를 사용하고, 구동 회로를 구성하는 트랜지스터에 Si 트랜지스터를 사용하여도 좋다. OS 트랜지스터는 오프 전류가 낮기 때문에 소비 전력을 저감할 수 있다. 또한 Si 트랜지스터는 OS 트랜지스터보다 동작 속도가 빠르기 때문에 구동 회로에 사용하는 것이 적합하다. 또한 표시 장치에 따라서는 화소(230)를 구성하는 트랜지스터와 구동 회로를 구성하는 트랜지스터의 양쪽에 OS 트랜지스터를 사용하여도 좋다. 또한 표시 장치에 따라서는 화소(230)를 구성하는 트랜지스터와 구동 회로를 구성하는 트랜지스터의 양쪽에 Si 트랜지스터를 사용하여도 좋다. 또는 표시 장치에 따라서는 화소(230)를 구성하는 트랜지스터에 Si 트랜지스터를 사용하고, 구동 회로를 구성하는 트랜지스터에 OS 트랜지스터를 사용하여도 좋다.
또한 화소(230)를 구성하는 트랜지스터에 Si 트랜지스터와 OS 트랜지스터의 양쪽을 사용하여도 좋다. 또한 구동 회로를 구성하는 트랜지스터에 Si 트랜지스터와 OS 트랜지스터의 양쪽을 사용하여도 좋다.
또한 도 24의 (A)에서는, 각각이 실질적으로 평행으로 배치되고, 또한 게이트 드라이버 회로(33)에 의하여 전위가 제어되는 p개의 배선(GL)과, 각각이 실질적으로 평행으로 배치되고, 또한 소스 드라이버 회로(31)에 의하여 전위가 제어되는 q개의 배선(SL)을 나타내었다. 예를 들어 r번째 행(r는 임의의 수를 나타내고, 본 실시형태 등에서는 1 이상 p 이하의 정수임)에 배치된 화소(230)는 r번째의 배선(GL)을 통하여 게이트 드라이버 회로(33)와 전기적으로 접속된다. 또한 s번째 열(s는 임의의 수를 나타내고, 본 실시형태 등에서는 1 이상 q 이하의 정수임)에 배치된 화소(230)는 s번째의 배선(SL)을 통하여 소스 드라이버 회로(31)와 전기적으로 접속된다. 도 24의 (A)에서는 r행 s열의 화소(230)를 화소(230[r,s])로 나타내었다.
또한 하나의 행에 포함되는 화소(230)와 전기적으로 접속되는 배선(GL)은 1개에 한정되는 것이 아니다. 또한 하나의 열에 포함되는 화소(230)와 전기적으로 접속되는 배선(SL)은 1개에 한정되는 것이 아니다. 또한 배선(GL)과 배선(SL)은 일례이고, 화소(230)와 접속되는 배선은 배선(GL)과 배선(SL)에 한정되지 않는다.
적색광을 제어하는 화소(230), 녹색광을 제어하는 화소(230), 및 청색광을 제어하는 화소(230)를 스트라이프 형상으로 배치하고, 이들을 합쳐 하나의 화소(240)로서 기능시켜, 각 화소(230)의 발광량(발광 휘도)을 제어함으로써 풀 컬러 표시를 실현할 수 있다. 바꿔 말하면 상기 3개의 화소(230)는 각각이 부화소로서 기능한다. 즉 3개의 부화소는 각각이 적색광, 녹색광, 또는 청색광의 발광량 등을 제어한다(도 24의 (B1) 참조). 또한 3개의 부화소 각각이 제어하는 광의 색은 적색(R), 녹색(G), 청색(B)의 조합에 한정되지 않고, 시안(C), 마젠타(M), 황색(Y)이어도 좋다(도 24의 (B2) 참조).
화소(240)를 1920×1080의 매트릭스상으로 배치하면 소위 2K 해상도로 풀 컬러 표시 가능한 표시부(13)를 실현할 수 있다. 또한 예를 들어 화소(240)를 3840×2160의 매트릭스상으로 배치하면 소위 4K 해상도로 풀 컬러 표시 가능한 표시부(13)를 실현할 수 있다. 또한 예를 들어 화소(240)를 7680×4320의 매트릭스상으로 배치하면 소위 8K 해상도로 풀 컬러 표시 가능한 표시부(13)를 실현할 수 있다. 화소(240)를 늘림으로써 16K 나아가서는 32K의 해상도로 풀 컬러 표시 가능한 표시부(13)를 실현할 수도 있다.
또한 하나의 화소(240)를 구성하는 3개의 화소(230)의 배치는 델타 배치이어도 좋다(도 24의 (B3) 참조). 구체적으로는 하나의 화소(240)를 구성하는 3개의 화소(230) 각각의 중심점을 연결하는 선이 삼각형이 되도록 배치하여도 좋다. 또한 화소(230)의 배치는 스트라이프 배치 및 델타 배치에 한정되지 않는다. 화소(230)의 배치를 지그재그 배치, S 스트라이프 배치, 바이어 배치, 또는 펜타일 배치로 하여도 좋다.
또한 3개의 부화소(화소(230)) 각각의 면적은 같지 않아도 된다. 발광색에 따라 발광 효율 및 신뢰성 등이 상이한 경우, 발광색마다 부화소의 면적을 바꿔도 좋다(도 24의 (B4) 참조). 또한 도 24의 (B4)에 나타낸 부화소의 배치를 "S 스트라이프 배치" 또는 "S 스트라이프 배열" 등이라고 불러도 좋다.
또한 4개의 부화소를 합쳐 하나의 화소로서 기능시켜도 좋다. 예를 들어 적색광, 녹색광, 청색광을 각각 제어하는 3개의 부화소에 백색광을 제어하는 부화소를 더하여도 좋다(도 24의 (B5) 참조). 백색광을 제어하는 부화소를 더함으로써, 표시 영역의 휘도를 높일 수 있다. 또한 적색광, 녹색광, 청색광을 각각 제어하는 3개의 부화소에 황색광을 제어하는 부화소를 더하여도 좋다(도 24의 (B6) 참조). 또한 시안색광, 마젠타색광, 황색광을 각각 제어하는 3개의 부화소에 백색광을 제어하는 부화소를 더하여도 좋다(도 24의 (B7) 참조).
하나의 화소로서 기능시키는 부화소의 수를 늘리고, 적색, 녹색, 청색, 시안, 마젠타, 및 황색 등의 광을 제어하는 부화소를 적절히 조합하여 사용함으로써, 중간조의 재현성을 높일 수 있다. 따라서 표시 품질을 높일 수 있다.
또한 본 발명의 일 형태의 표시 장치는 다양한 규격의 색역을 재현할 수 있다. 예를 들어 텔레비전 방송에 사용되는 PAL(Phase Alternating Line) 규격 및 NTSC(National Television System Committee) 규격, 퍼스널 컴퓨터, 디지털 카메라, 프린터 등의 전자 장치에 사용되는 표시 장치에서 널리 사용되는 sRGB(standard RGB) 규격 및 Adobe RGB 규격, HDTV(High Definition Television, 하이비전이라고도 함)에 사용되는 ITU-R BT.709(International Telecommunication Union Radiocommunication Sector Broadcasting Service(Television) 709) 규격, 디지털 시네마 영사에 사용되는 DCI-P3(Digital Cinema Initiatives P3) 규격, UHDTV(Ultra High Definition Television, 슈퍼 하이비전이라고도 함)에 사용되는 ITU-R BT.2020(REC.2020(Recommendation 2020)) 규격 등의 색역을 재현할 수 있다.
또한 하나의 화소(240)에 수광 소자를 포함하는 화소(231)를 제공하여도 좋다. 도 25의 (A)에 나타낸 화소(240)에서는 녹색광을 나타내는 화소(230)(G), 청색광을 나타내는 화소(230)(B), 적색광을 나타내는 화소(230)(R), 및 수광 소자를 가지는 화소(231)(S)가 스트라이프 형상으로 배치되어 있다. 또한 본 명세서 등에서는 화소(231)를 "촬상 화소"라고도 한다.
화소(231)가 가지는 수광 소자는 가시광을 검출하는 소자인 것이 바람직하고, 청색, 자색, 청자색, 녹색, 황록색, 황색, 주황색, 적색 등의 색 중 하나 또는 복수를 검출하는 소자인 것이 바람직하다. 또한 화소(231)가 가지는 수광 소자는 적외광을 검출하는 소자이어도 좋다.
도 25의 (A)에 나타낸 화소(240)에는 스트라이프 배치가 적용되어 있다. 또한 수광 소자를 가지는 화소(231)로 특정 색의 광을 검출하는 경우에는, 상기 색의 광을 나타내는 화소(230)를 화소(231) 옆에 배치함으로써 검출 정도를 높일 수 있기 때문에 바람직하다.
도 25의 (B)에 나타낸 화소(240)에서는 3개의 화소(230)와 하나의 화소(231)가 매트릭스 배치되어 있다. 도 25의 (B)에서는 적색광을 나타내는 화소(230)가 수광 소자를 가지는 화소(231)와 행 방향으로 인접하고, 청색광을 나타내는 화소(230)와 녹색광을 나타내는 화소(230)가 행 방향으로 인접하는 예를 나타내었지만 이에 한정되지 않는다.
도 25의 (C)에 나타낸 화소(240)는 S 스트라이프 배치에 화소(231)를 추가한 구성을 가진다. 도 25의 (C)의 화소(240)는 하나의 세로로 긴 화소(230)와, 2개의 가로로 긴 화소(230)와, 하나의 가로로 긴 화소(231)를 가진다. 또한 세로로 긴 화소(230)는 R, G, S 중 어느 것이어도 좋고, 가로로 긴 부화소의 배치 순서에 대해서도 한정은 없다.
도 25의 (D)에서는 화소(240a)와 화소(240b)가 번갈아 배치되는 예를 나타내었다. 화소(240a)는 청색광을 나타내는 화소(230), 녹색광을 나타내는 화소(230), 및 수광 소자를 가지는 화소(231)를 가진다. 또한 화소(240b)는 적색광을 나타내는 화소(230), 녹색광을 나타내는 화소(230), 및 수광 소자를 가지는 화소(231)를 가진다. 화소(240a)와 화소(240b)를 합하여 하나의 화소(240)로서 기능한다. 도 25의 (D)에서는 화소(240a)와 화소(240b)의 양쪽이 녹색광을 나타내는 화소(230)와 화소(231)를 가지지만 이에 한정되지 않는다. 화소(240a)와 화소(240b)의 양쪽이 화소(231)를 가짐으로써 촬상 화소의 정세도를 높일 수 있다.
도 25의 (E)에서는 화소(230) 및 화소(231)의 배치에 육방 격자형의 레이아웃을 적용한 예를 나타내었다. 육방 격자형의 레이아웃을 적용함으로써 각 부화소의 개구율을 높일 수 있어 바람직하다. 또한 도 25의 (E)에서는 화소(230) 및 화소(231)의 상면 형상이 육각형인 예를 나타내었다.
도 25의 (F)는 화소(240)에서 가로 1열로 화소(230)가 배치되고 그 아래에 화소(231)가 배치되어 있는 예를 나타낸 것이다.
도 25의 (G)는 화소(240)에서 가로 1열로 화소(230), 및 화소(230X)가 배치되고 그 아래에 화소(231)가 배치되어 있는 예를 나타낸 것이다.
화소(230X)로서는 예를 들어 적외광(IR)을 나타내는 화소(230)를 적용할 수 있다. 즉 화소(230X)는 적외광(IR)을 방출하는 발광 소자(61)를 가진다. 이 경우 화소(231)는 적외광을 검출하는 수광 소자를 가지는 것이 바람직하다. 예를 들어 가시광을 방출하는 화소(230)로 화상을 표시하면서, 부화소 X가 방출하는 적외광의 반사광을 화소(231)로 검출할 수 있다.
또한 하나의 화소(240)에 복수의 화소(231)를 제공하여도 좋다. 이 경우 복수의 화소(231)로 검출하는 광의 파장 영역이 서로 같아도 좋고 달라도 좋다. 예를 들어 복수의 화소(231)의 일부가 가시광을 검출하고 다른 일부가 적외광을 검출하여도 좋다.
또한 화소(231)를 모든 화소(240)에 제공할 필요는 없다. 화소(231)를 포함하는 화소(240)를 일정한 화소수마다 제공하여도 좋다.
화소(231)를 사용하여, 또는 화소(231)와 상술한 센서(125)를 사용하여, 예를 들어 지문, 장문, 홍채, 망막, 맥 형상(정맥 형상, 동맥 형상을 포함함), 또는 얼굴 등을 사용한 개인 인증을 위한 정보를 검출할 수 있다. 또한 화소(231)를 사용하여, 또는 화소(231)와 센서(125)를 사용하여, 사용자의 눈 깜박임 횟수, 눈꺼풀의 거동, 동공의 크기, 체온, 맥박, 혈액 중의 산소 포화도 등을 계측하여 사용자의 피로도 및 건강 상태 등을 검출할 수 있다.
사용자의 시선의 움직임, 눈 깜박임의 횟수, 및 눈 깜박임의 리듬 등을 사용하여 전자 장치를 조작할 수 있다. 구체적으로는 화소(231)를 사용하여, 또는 화소(231)와 센서(125)를 사용하여, 사용자의 시선의 움직임, 눈 깜박임의 횟수, 및 눈 깜박임의 리듬 등의 정보를 검출하고, 이들 정보 중 하나 또는 복수의 조합을 전자 장치의 조작 신호로서 사용하면 좋다. 예를 들어 눈 깜박임을 마우스의 클릭 동작으로 치환하는 것도 가능하다. 시선의 움직임 및 눈 깜박임을 검출함으로써 사용자는 손에 아무것도 들지 않는 상태로 전자 장치의 입력 조작을 수행할 수 있다. 따라서 전자 장치의 조작성을 높일 수 있다.
또한 표시 장치(10)에 복수의 촬상 화소(화소(231))를 제공함으로써 상기 복수의 촬상 화소를 시선 검출부(102)로서 사용할 수 있다. 따라서 전자 장치의 구성 부품수를 줄일 수 있다. 따라서 전자 장치의 경량화, 생산성 향상, 및 비용 절감 등을 실현할 수 있다.
화소(240)가 수광 소자를 가지는 화소(231)를 가지는 경우의 표시부(13)의 구성예를 도 26에 나타내었다. 도 26은 화소(231)를 포함하는 표시부(13)를 설명하는 블록도이다. 표시부(13)는 매트릭스상으로 배치된 복수의 화소(240)를 가진다. 도 26에서는 화소(240)로서 도 25의 (F)의 화소 구성을 예시하였다.
도 26에서 표시부(13)는 제 1 구동부(141), 제 2 구동부(143), 및 판독부(142)와 전기적으로 접속된다. 구체적으로는 제 1 구동부(141)는 복수의 배선(161)을 통하여 복수의 화소(231)와 전기적으로 접속된다. 하나의 배선(161)은 하나의 행에 배치된 복수의 화소(231)와 전기적으로 접속된다. 또한 판독부(142)는 복수의 배선(162)을 통하여 복수의 화소(231)와 전기적으로 접속된다. 하나의 배선(162)은 하나의 열에 배치된 복수의 화소(231)와 전기적으로 접속된다. 또한 제 2 구동부(143)는 복수의 배선(163)을 통하여 판독부(142)와 전기적으로 접속된다.
또한 하나의 화소(231)에 접속되는 배선은 배선(161)과 배선(162)에 한정되지 않는다. 화소(231)에 배선(161) 및 배선(162) 이외의 배선이 접속되어도 좋다.
또한 제 1 구동부(141), 판독부(142), 및 제 2 구동부(143)는 제어부(144)와 전기적으로 접속된다. 제어부(144)는 제 1 구동부(141), 판독부(142), 및 제 2 구동부(143)의 동작을 제어하는 기능을 가진다.
제 1 구동부(141)는 행마다 화소(231)를 선택하는 기능을 가진다. 제 1 구동부(141)에 의하여 선택된 행의 화소(231)는 촬상 데이터를 배선(162)을 통하여 판독부(142)에 출력한다.
판독부(142)는 화소(231)로부터 공급된 촬상 데이터를 유지하고 노이즈 제거 처리 등을 수행한다. 노이즈 제거 처리로서 예를 들어 CDS (Correlated Double Sampling: 상관 이중 샘플링) 처리 등을 수행하여도 좋다. 또한 판독부(142)는 촬상 데이터의 증폭 기능, 촬상 데이터의 AD 변환 기능 등을 가져도 좋다.
제 2 구동부(143)는 판독부(142)에 유지되어 있는 촬상 데이터를 순차적으로 선택하고, 촬상 데이터를 출력 단자(OUT)로부터 외부에 출력하는 기능을 가진다.
또한 도 24의 (A)에 나타낸 바와 같이, 복수의 화소(230)는 소스 드라이버 회로(31) 및 게이트 드라이버 회로(33)와 전기적으로 접속되지만 도 26에는 나타내지 않았다. 또한 도 26에서는 표시부(13)에 대하여 하나의 제 1 구동부(141), 하나의 판독부(142), 하나의 제 2 구동부(143), 및 하나의 제어부(144)를 제공하는 예를 나타내었지만 이들을 부표시부(19)마다 제공하여도 좋다.
부표시부(19)마다 제 1 구동부(141), 판독부(142), 제 2 구동부(143), 및 제어부(144)를 제공함으로써, 촬상 동작이 불필요하다고 판단된 영역에서의 제 1 구동부(141), 판독부(142), 제 2 구동부(143), 및 제어부(144)의 동작 속도를 느리게 하거나, 이들의 동작을 정지할 수 있다. 따라서 표시 장치의 소비 전력을 저감할 수 있다.
또한 소스 드라이버 회로(31) 및 게이트 드라이버 회로(33)와 마찬가지로, 제 1 구동부(141), 판독부(142), 제 2 구동부(143), 및 제어부(144)는 층(20)에 제공하면 좋다.
<화소(231)의 회로 구성예>
도 27의 (A)는 화소(231)의 회로 구성예를 설명하는 회로도이다. 화소(231)는 수광 소자(71)("광전 변환 소자" 또는 "촬상 소자"라고도 함) 및 화소 회로(72)를 가진다. 또한 본 명세서 등에서는 화소 회로(72)를 "촬상 화소 회로"라고 하는 경우가 있다.
화소 회로(72)는 트랜지스터(132)와 판독 회로(73)를 가진다. 판독 회로(73)는 트랜지스터(133), 트랜지스터(134), 트랜지스터(135), 및 커패시터(138)를 가진다. 또한 커패시터(138)를 제공하지 않는 구성으로 하여도 좋다.
수광 소자(71)의 한쪽 전극(캐소드)은 트랜지스터(132)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다. 트랜지스터(132)의 소스 및 드레인 중 다른 쪽은 트랜지스터(133)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다. 트랜지스터(133)의 소스 및 드레인 중 한쪽은 커패시터(138)의 한쪽 전극과 전기적으로 접속된다. 커패시터(138)의 한쪽 전극은 트랜지스터(134)의 게이트와 전기적으로 접속된다. 트랜지스터(134)의 소스 및 드레인 중 한쪽은 트랜지스터(135)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다.
여기서, 트랜지스터(132)의 소스 및 드레인 중 다른 쪽, 트랜지스터(133)의 소스 및 드레인 중 한쪽, 커패시터(138)의 한쪽 전극, 트랜지스터(134)의 게이트를 접속하는 배선을 노드(FD)로 한다. 노드(FD)는 전하 검출부로서 기능할 수 있다.
수광 소자(71)의 다른 쪽 전극(애노드)은 배선(121)과 전기적으로 접속된다. 트랜지스터(132)의 게이트는 배선(127)과 전기적으로 접속된다. 트랜지스터(133)의 소스 및 드레인 중 다른 쪽은 배선(122)과 전기적으로 접속된다. 트랜지스터(134)의 소스 및 드레인 중 다른 쪽은 배선(123)에 전기적으로 접속된다. 트랜지스터(133)의 게이트는 배선(126)과 전기적으로 접속된다. 트랜지스터(135)의 게이트는 배선(128)과 전기적으로 접속된다. 커패시터(138)의 다른 쪽 전극은 예를 들어 GND 배선 등의 기준 전위선과 전기적으로 접속된다. 트랜지스터(135)의 소스 및 드레인 중 다른 쪽은 배선(352)과 전기적으로 접속된다.
배선(127), 배선(126), 배선(128)은 각 트랜지스터의 온 상태, 오프 상태를 제어하는 신호선으로서의 기능을 가진다. 배선(352)은 출력선으로서의 기능을 가진다.
배선(121), 배선(122), 배선(123)은 전원선으로서의 기능을 가진다. 도 27의 (A)에 나타낸 구성에서는 수광 소자(71)의 캐소드 측이 트랜지스터(132)와 전기적으로 접속되고, 노드(FD)를 고전위로 리셋하여 동작시키는 구성이다. 따라서 배선(122)을 고전위(배선(121)보다 높은 전위)로 한다.
또한 도 27의 (A)에서는 수광 소자(71)의 캐소드가 노드(FD)와 전기적으로 접속되는 구성을 나타내었지만 수광 소자(71)의 애노드 측이 트랜지스터(132)의 소스 및 드레인 중 한쪽과 전기적으로 접속되는 구성으로 하여도 좋다. 이 구성에서는 노드(FD)를 저전위로 리셋하여 동작시키기 때문에 배선(122)을 저전위(배선(121)보다 낮은 전위)로 하면 좋다.
트랜지스터(132)는 노드(FD)의 전위를 제어하는 기능을 가진다. 트랜지스터(132)를 "전송(轉送) 트랜지스터"라고도 한다. 트랜지스터(133)는 노드(FD)의 전위를 리셋하는 기능을 가진다. 트랜지스터(133)를 "리셋 트랜지스터"라고도 한다. 트랜지스터(134)는 소스 폴로어 회로로서 기능하고, 노드(FD)의 전위를 화상 데이터로서 배선(352)에 출력할 수 있다. 트랜지스터(135)는 화상 데이터를 출력하는 화소를 선택하는 기능을 가진다. 트랜지스터(134)를 "증폭 트랜지스터"라고도 한다. 트랜지스터(135)를 "선택 트랜지스터"라고도 한다.
또한 도 27의 (B)에 나타낸 바와 같이, 수광 소자(71)와 트랜지스터(132)를 한 세트로 하고, 복수 세트의 수광 소자(71)와 트랜지스터(132)를 하나의 노드(FD)와 전기적으로 접속하는 구성으로 하여도 좋다. 즉 복수 세트의 수광 소자(71)와 트랜지스터(132)를 하나의 판독 회로(73)와 전기적으로 접속하는 구성으로 하여도 좋다.
하나의 판독 회로(73)를 복수 세트의 수광 소자(71)와 트랜지스터(132)로 공용함으로써 화소(231) 하나당 점유 면적을 축소할 수 있다. 따라서 화소(231)의 실장 밀도를 높일 수 있다. 예를 들어 판독 회로(73)를 층(20)에 형성하고 수광 소자(71)와 트랜지스터(132)를 층(50)에 형성하여도 좋다. 또한 수광 소자(71)는 층(60)에 형성하여도 좋다.
도 27의 (B)에서는 첫 번째 세트의 수광 소자(71)와 트랜지스터(132)를 수광 소자(71_1), 트랜지스터(132_1)라고 나타내었다. 트랜지스터(132_1)의 게이트는 배선(127_1)과 전기적으로 접속된다. 또한 두 번째 세트의 수광 소자(71)와 트랜지스터(132)를 수광 소자(71_2), 트랜지스터(132_2)라고 나타내었다. 트랜지스터(132_2)의 게이트는 배선(127_2)과 전기적으로 접속된다. 또한 k번째 세트(k는 1 이상의 정수임)의 수광 소자(71)와 트랜지스터(132)를 수광 소자(71_k), 트랜지스터(132_k)라고 나타내었다. 트랜지스터(132_k)의 게이트는 배선(127_k)과 전기적으로 접속된다.
도 27의 (B)에 나타낸 구성의 경우, 한 세트의 수광 소자(71)와 트랜지스터(132)를 하나의 화소(231)로 간주할 수 있다. 도 27의 (B)에서는 수광 소자(71_1)와 트랜지스터(132_1)로 구성되는 화소(231)를 화소(231_1)라고 나타내었다. 또한 수광 소자(71_2)와 트랜지스터(132_2)로 구성되는 화소(231)를 화소(231_2)라고 나타내었다. 또한 수광 소자(71_k)와 트랜지스터(132_k)로 구성되는 화소(231)를 화소(231_k)라고 나타내었다. 또한 도 27의 (B)에 나타낸 구성의 경우, 트랜지스터(132)가 화소 회로(72)에 상당한다.
<발광 소자의 구성예>
본 발명의 일 형태에 따른 표시 장치에 사용할 수 있는 발광 소자(61)에 대하여 설명한다.
도 28의 (A)에 나타낸 바와 같이, 발광 소자(61)는 한 쌍의 전극(도전체(171), 도전체(173)) 사이에 EL층(172)을 가진다. EL층(172)은 층(4420), 발광층(4411), 층(4430) 등의 복수의 층으로 구성할 수 있다. 층(4420)은 예를 들어 전자 주입성이 높은 물질을 포함하는 층(전자 주입층) 및 전자 수송성이 높은 물질을 포함하는 층(전자 수송층) 등을 가질 수 있다. 발광층(4411)은 예를 들어 발광성 화합물을 가진다. 층(4430)은 예를 들어 정공 주입성이 높은 물질을 포함하는 층(정공 주입층) 및 정공 수송성이 높은 물질을 포함하는 층(정공 수송층)을 가질 수 있다.
한 쌍의 전극 사이에 제공된 층(4420), 발광층(4411), 및 층(4430)을 가지는 구성은 단일의 발광 유닛으로서 기능할 수 있고, 본 명세서 등에서는 도 28의 (A)의 구성을 싱글 구조라고 부른다.
또한 도 28의 (B)는 도 28의 (A)에 나타낸 발광 소자(61)가 가지는 EL층(172)의 변형예이다. 구체적으로는 도 28의 (B)에 나타낸 발광 소자(61)는 도전체(171) 위의 층(4430-1)과, 층(4430-1) 위의 층(4430-2)과, 층(4430-2) 위의 발광층(4411)과, 발광층(4411) 위의 층(4420-1)과, 층(4420-1) 위의 층(4420-2)과, 층(4420-2) 위의 도전체(173)를 가진다. 예를 들어 도전체(171)를 양극으로 하고, 도전체(173)를 음극으로 한 경우, 층(4430-1)이 정공 주입층으로서 기능하고, 층(4430-2)이 정공 수송층으로서 기능하고, 층(4420-1)이 전자 수송층으로서 기능하고, 층(4420-2)이 전자 주입층으로서 기능한다. 또는 도전체(171)를 음극으로 하고, 도전체(173)를 양극으로 한 경우에는, 층(4430-1)이 전자 주입층으로서 기능하고, 층(4430-2)이 전자 수송층으로서 기능하고, 층(4420-1)이 정공 수송층으로서 기능하고, 층(4420-2)이 정공 주입층으로서 기능한다. 이와 같은 층 구조로 함으로써, 발광층(4411)에 효율적으로 캐리어를 주입하고, 발광층(4411) 내에서의 캐리어의 재결합의 효율을 높일 수 있게 된다.
또한 도 28의 (C)에 나타낸 바와 같이 층(4420)과 층(4430) 사이에 복수의 발광층(발광층(4411), 발광층(4412), 발광층(4413))이 제공되는 구성도 싱글 구조의 일례이다.
또한 도 28의 (D)에 나타낸 바와 같이, 복수의 발광 유닛(EL층(172a), EL층(172b))이 중간층(전하 발생층)(4440)을 개재(介在)하여 직렬로 접속된 구성을 본 명세서 등에서는 탠덤 구조 또는 스택 구조라고 부른다. 또한 탠덤 구조로 함으로써, 고휘도 발광이 가능한 발광 소자를 실현할 수 있다.
또한 발광 소자(61)를 도 28의 (D)에 나타낸 탠덤 구조로 하는 경우, EL층(172a)의 발광색과 EL층(172b)의 발광색을 같게 하여도 좋다. 예를 들어 EL층(172a) 및 EL층(172b)의 발광색을 모두 녹색으로 하여도 좋다.
또한 적색광(R)을 방출하는 발광 소자(61), 녹색광(G)을 방출하는 발광 소자(61), 및 청색광(B)을 방출하는 발광 소자(61)를 각각 부화소로서 사용하여 이들 3개의 부화소로 하나의 화소를 구성함으로써 풀 컬러 표시를 실현할 수 있다. 표시부(13)가 R, G, B의 3종류의 부화소를 가지는 경우, 각각의 발광 소자를 탠덤 구조로 하여도 좋다. 구체적으로는 R의 부화소의 EL층(172a) 및 EL층(172b)은 각각 적색 발광이 가능한 재료를 가지고, G의 부화소의 EL층(172a) 및 EL층(172b)은 각각 녹색 발광이 가능한 재료를 가지고, B의 부화소의 EL층(172a) 및 EL층(172b)은 각각 청색 발광이 가능한 재료를 가진다. 바꿔 말하면, 발광층(4411)과 발광층(4412)의 재료가 같아도 좋다. EL층(172a)과 EL층(172b)의 발광색을 같게 함으로써, 단위 발광 휘도당 전류 밀도를 저감할 수 있다. 따라서, 발광 소자(61)의 신뢰성을 높일 수 있다.
발광 소자의 발광색은 EL층(172)을 구성하는 재료에 따라 적색, 녹색, 청색, 시안, 마젠타, 황색, 또는 백색 등으로 할 수 있다. 또한 발광 소자에 마이크로캐비티 구조를 부여함으로써 색 순도를 더 높일 수 있다.
발광층은 R(적색), G(녹색), B(청색), Y(황색), O(주황색) 등의 발광을 나타내는 발광 물질을 2개 이상 포함하여도 좋다. 백색광을 방출하는 발광 소자는 발광층에 2종류 이상의 발광 물질을 포함하는 구성으로 하는 것이 바람직하다. 백색 발광을 얻기 위해서는, 2개 이상의 발광 물질의 각 발광이 보색 관계가 되는 발광 물질을 선택하면 좋다. 예를 들어 제 1 발광층의 발광색과 제 2 발광층의 발광색이 보색 관계가 되도록 함으로써, 전체로서 백색 발광하는 발광 소자를 얻을 수 있다. 또한 발광층을 3개 이상 가지는 발광 소자의 경우도 마찬가지이다.
발광층에는, R(적색), G(녹색), B(청색), Y(황색), O(주황색) 등의 발광을 나타내는 발광 물질을 2개 이상 포함하는 것이 바람직하다. 또는 발광 물질을 2개 이상 가지고, 각 발광 물질의 발광은 R, G, B 중 2개 이상의 색의 스펙트럼 성분을 포함하는 것이 바람직하다. 또한 발광 물질로서 근적외광을 방출하는 물질을 사용할 수도 있다.
발광 물질로서는 형광을 방출하는 물질(형광 재료), 인광을 방출하는 물질(인광 재료), 열 활성화 지연 형광을 나타내는 물질(열 활성화 지연 형광(Thermally Activated Delayed Fluorescence: TADF) 재료) 등을 들 수 있다. EL 소자에 포함되는 발광 물질로서는, 유기 화합물뿐만 아니라 무기 화합물(퀀텀닷 재료 등)도 사용할 수 있다.
<발광 소자의 형성 방법>
이하에서는 발광 소자(61)의 형성 방법의 일례에 대하여 설명한다.
도 29의 (A)에 발광 소자(61)의 상면 개략도를 나타내었다. 발광 소자(61)는 적색을 나타내는 발광 소자(61R), 녹색을 나타내는 발광 소자(61G), 및 청색을 나타내는 발광 소자(61B)를 각각 복수로 가진다. 도 29의 (A)에서는 각 발광 소자를 쉽게 구별하기 위하여 각 발광 소자의 발광 영역 내에 R, G, B의 부호를 붙였다. 또한 도 29의 (A)에는 적색(R), 녹색(G), 및 청색(B)의 3개의 발광색을 가지는 구성을 예시하였지만, 이에 한정되지 않는다. 예를 들어 4개 이상의 색을 가지는 구성으로 하여도 좋다.
발광 소자(61R), 발광 소자(61G), 및 발광 소자(61B)는 각각 매트릭스상으로 배열되어 있다. 도 29의 (A)에는 한 방향으로 동일한 색의 발광 소자가 배치된 소위 스트라이프 배치를 나타내었지만 발광 소자의 배치 방법은 이에 한정되지 않는다.
발광 소자(61R), 발광 소자(61G), 및 발광 소자(61B)로서는 OLED(Organic Light Emitting Diode) 또는 QLED(Quantum-dot Light Emitting Diode) 등의 유기 EL 소자를 사용하는 것이 바람직하다. EL 소자가 가지는 발광 물질로서는, 형광을 방출하는 물질(형광 재료), 인광을 방출하는 물질(인광 재료), 열 활성화 지연 형광을 나타내는 물질(열 활성화 지연 형광(Thermally Activated Delayed Fluorescence: TADF) 재료) 등을 들 수 있다.
도 29의 (B)는 도 29의 (A)에서의 일점쇄선 A1-A2를 따르는 단면 개략도이다. 도 29의 (B)에는 발광 소자(61R), 발광 소자(61G), 및 발광 소자(61B)의 단면을 나타내었다. 발광 소자(61R), 발광 소자(61G), 및 발광 소자(61B)는 각각 절연체(363) 위에 제공되고, 화소 전극으로서 기능하는 도전체(171) 및 공통 전극으로서 기능하는 도전체(173)를 가진다. 절연체(363)로서는 무기 절연막 및 유기 절연막 중 한쪽 또는 양쪽을 사용할 수 있다. 절연체(363)로서 무기 절연막을 사용하는 것이 바람직하다. 무기 절연막으로서는 예를 들어 산화 실리콘막, 산화질화 실리콘막, 질화산화 실리콘막, 질화 실리콘막, 산화 알루미늄막, 산화질화 알루미늄막, 산화 하프늄막 등의 산화물 절연막 및 질화물 절연막이 있다.
발광 소자(61R)는 화소 전극으로서 기능하는 도전체(171)와 공통 전극으로서 기능하는 도전체(173) 사이에 EL층(172R)을 가진다. EL층(172R)은 적어도 적색광을 방출하는 발광성 유기 화합물을 가진다. 발광 소자(61G)가 가지는 EL층(172G)은 적어도 녹색광을 방출하는 발광성 유기 화합물을 가진다. 발광 소자(61B)가 가지는 EL층(172B)은 적어도 청색광을 방출하는 발광성 유기 화합물을 가진다.
EL층(172R), EL층(172G), 및 EL층(172B)은 각각 발광성 유기 화합물을 포함하는 층(발광층) 이외에, 전자 주입층, 전자 수송층, 정공 주입층, 및 정공 수송층 중 하나 이상을 가져도 좋다.
화소 전극으로서 기능하는 도전체(171)는 발광 소자마다 제공되어 있다. 또한 공통 전극으로서 기능하는 도전체(173)는 각 발광 소자에 공통된 하나의 층으로서 제공되어 있다. 화소 전극으로서 기능하는 도전체(171) 및 공통 전극으로서 기능하는 도전체(173) 중 어느 한쪽에 가시광에 대하여 투과성을 가지는 도전막을 사용하고, 다른 쪽에 반사성을 가지는 도전막을 사용한다. 화소 전극으로서 기능하는 도전체(171)를 투광성, 공통 전극으로서 기능하는 도전체(173)를 반사성으로 함으로써 배면 발광형(보텀 이미션형)의 표시 장치로 할 수 있고, 반대로 화소 전극으로서 기능하는 도전체(171)를 반사성, 공통 전극으로서 기능하는 도전체(173)를 투광성으로 함으로써 전면 발광형(톱 이미션형)의 표시 장치로 할 수 있다. 또한 화소 전극으로서 기능하는 도전체(171)와 공통 전극으로서 기능하는 도전체(173)의 양쪽을 투광성으로 함으로써 양면 발광형(듀얼 이미션형)의 표시 장치로 할 수도 있다.
예를 들어 발광 소자(61R)가 톱 이미션형인 경우, 발광 소자(61R)로부터 사출되는 광(175R)은 도전체(173) 측으로 사출된다. 발광 소자(61R)가 톱 이미션형인 경우, 발광 소자(61G)로부터 사출되는 광(175G)은 도전체(173) 측으로 사출된다. 발광 소자(61B)가 톱 이미션형인 경우, 발광 소자(61B)로부터 사출되는 광(175B)은 도전체(173) 측으로 사출된다.
화소 전극으로서 기능하는 도전체(171)의 단부를 덮어 절연체(272)가 제공된다. 절연체(272)의 단부는 테이퍼 형상인 것이 바람직하다. 절연체(272)에는 절연체(363)에 사용할 수 있는 재료와 같은 재료를 사용할 수 있다.
절연체(272)는 인접한 발광 소자(61)가 의도치 않게 전기적으로 단락되어, 잘못 발광되는 것을 방지하기 위하여 제공한다. 또한 EL층(172)의 형성에 메탈 마스크를 사용하는 경우, 메탈 마스크가 도전체(171)에 접촉되지 않도록 하는 기능도 가진다.
EL층(172R), EL층(172G), 및 EL층(172B)은 각각 화소 전극으로서 기능하는 도전체(171)의 상면에 접한 영역과, 절연체(272)의 표면에 접한 영역을 가진다. 또한 EL층(172R), EL층(172G), 및 EL층(172B)의 단부는 절연체(272) 위에 위치한다.
도 29의 (B)에 나타낸 바와 같이, 발광색이 다른 발광 소자의 2개의 EL층 사이에는 틈이 제공되어 있다. 이와 같이 EL층(172R), EL층(172G), 및 EL층(172B)이 서로 접촉하지 않도록 제공되어 있는 것이 바람직하다. 이로써 인접한 2개의 EL층을 통하여 전류가 흘러, 의도치 않은 발광이 발생되는 것(크로스토크라고도 함)을 적합하게 방지할 수 있다. 그러므로 콘트라스트를 높일 수 있고, 표시 품질이 높은 표시 장치를 실현할 수 있다.
EL층(172R), EL층(172G), 및 EL층(172B)은 메탈 마스크 등의 섀도 마스크를 사용한 진공 증착법 등으로 구분 형성할 수 있다. 또는 포토리소그래피법에 의하여 이들을 구분 형성하여도 좋다. 포토리소그래피법을 사용함으로써, 메탈 마스크를 사용한 경우에는 실현하기 어려운, 정세도가 높은 표시 장치를 실현할 수 있다.
또한 본 명세서 등에서, 메탈 마스크 또는 FMM(파인 메탈 마스크, 고정세 메탈 마스크)을 사용하여 제작되는 디바이스를 MM(메탈 마스크) 구조의 디바이스라고 부르는 경우가 있다. 또한 본 명세서 등에서 메탈 마스크 또는 FMM을 사용하지 않고 제작된 디바이스를 MML(메탈 마스크리스) 구조의 디바이스라고 부르는 경우가 있다. MML 구조의 표시 장치는 메탈 마스크를 사용하지 않고 제작되기 때문에, MM 구조의 표시 장치보다 화소 배치 및 화소 형상 등의 설계 자유도가 높다.
또한 공통 전극으로서 기능하는 도전체(173) 위에는 발광 소자(61R), 발광 소자(61G), 및 발광 소자(61B)를 덮어 보호층(271)이 제공되어 있다. 보호층(271)은 위쪽으로부터 각 발광 소자로 물 등의 불순물이 확산되는 것을 방지하는 기능을 가진다.
보호층(271)은 예를 들어 적어도 무기 절연막을 포함하는 단층 구조 또는 적층 구조로 할 수 있다. 무기 절연막의 예로서는 산화 실리콘막, 산화질화 실리콘막, 질화산화 실리콘막, 질화 실리콘막, 산화 알루미늄막, 산화질화 알루미늄막, 산화 하프늄막 등의 산화물막 또는 질화물막을 들 수 있다. 또는 보호층(271)으로서 인듐 갈륨 산화물, 인듐 갈륨 아연 산화물(IGZO) 등의 반도체 재료를 사용하여도 좋다. 또한 보호층(271)은 ALD법, CVD법, 및 스퍼터링법을 사용하여 형성하면 좋다. 또한 보호층(271)으로서, 무기 절연막을 포함하는 구성을 예시하였지만 이에 한정되지 않는다. 예를 들어 보호층(271)을 무기 절연막과 유기 절연막의 적층 구조로 하여도 좋다.
또한 본 명세서 중에서 질화 산화물이란 산소보다 질소의 함유량이 많은 화합물을 말한다. 또한 산화질화물이란 질소보다 산소의 함유량이 많은 화합물을 말한다. 또한 각 원소의 함유량은 예를 들어 러더퍼드 후방 산란법(RBS: Rutherford Backscattering Spectrometry) 등을 사용하여 측정할 수 있다.
보호층(271)으로서, 인듐 갈륨 아연 산화물을 사용하는 경우, 웨트 에칭법 또는 드라이 에칭법을 사용하여 가공할 수 있다. 예를 들어 보호층(271)으로서 IGZO를 사용하는 경우, 옥살산, 인산, 또는 혼합 약액(예를 들어 인산, 아세트산, 질산, 및 물의 혼합 약액(혼산 알루미늄 에칭액이라고도 함)) 등의 약액을 사용할 수 있다. 또한 상기 혼산 알루미늄 에칭액은 체적비로 인산:아세트산:질산:물=53.3:6.7:3.3:36.7 및 그 근방의 비율로 할 수 있다.
또한 도 29의 (B)에 나타낸 구조를, 후술하는 SBS 구조라고 불러도 좋다.
도 29의 (C)에는 상기와 다른 예를 나타내었다. 구체적으로는 도 29의 (C)에서는, 백색광을 나타내는 발광 소자(61W)를 가진다. 발광 소자(61W)는 화소 전극으로서 기능하는 도전체(171)와 공통 전극으로서 기능하는 도전체(173) 사이에 백색광을 나타내는 EL층(172W)을 가진다.
EL층(172W)은 예를 들어 각각의 발광색이 보색 관계가 되도록 선택된 2개 이상의 발광층이 적층된 구성으로 할 수 있다. 또한 발광층 사이에 전하 발생층이 끼워진 적층형 EL층을 사용하여도 좋다.
도 29의 (C)에서는 3개의 발광 소자(61W)를 나란히 배치하여 나타내었다. 왼쪽의 발광 소자(61W)의 상부에는 착색층(264R)이 제공되어 있다. 착색층(264R)은 적색광을 투과시키는 밴드 패스 필터로서 기능한다. 마찬가지로, 중앙의 발광 소자(61W)의 상부에는 녹색광을 투과시키는 착색층(264G)이 제공되고, 오른쪽의 발광 소자(61W)의 상부에는 청색광을 투과시키는 착색층(264B)이 제공되어 있다. 이에 의하여, 표시 장치는 컬러 화상을 표시할 수 있다.
여기서, 인접한 2개의 발광 소자(61W) 사이에서 EL층(172W)과 공통 전극으로서 기능하는 도전체(173)가 각각 분리되어 있다. 이로써, 인접한 2개의 발광 소자(61W)에서 EL층(172W)을 통하여 전류가 흘러, 의도치 않은 발광이 발생되는 것을 방지할 수 있다. 특히 EL층(172W)으로서 2개의 발광층 사이에 전하 발생층이 제공되는 적층형 EL층을 사용한 경우에는 정세도가 높을수록, 즉 인접 화소 사이의 거리가 작을수록 크로스토크의 영향이 현저해져, 콘트라스트가 저하되는 등의 문제가 있다. 그러므로 이러한 구성으로 함으로써, 높은 정세도와 높은 콘트라스트를 겸비한 표시 장치를 실현할 수 있다.
EL층(172W)과 공통 전극으로서 기능하는 도전체(173)는 포토리소그래피법으로 분리시키는 것이 바람직하다. 이로써 발광 소자 간의 간격을 좁힐 수 있기 때문에, 예를 들어 메탈 마스크 등 섀도 마스크를 사용한 경우에 비하여 개구율이 높은 표시 장치를 실현할 수 있다.
또한 보텀 이미션형 발광 소자의 경우에는 화소 전극으로서 기능하는 도전체(171)와 절연체(363) 사이에 착색층을 제공하면 좋다.
도 29의 (D)에는 상기와 다른 예를 나타내었다. 구체적으로는 도 29의 (D)는 발광 소자(61R), 발광 소자(61G), 및 발광 소자(61B) 사이에 절연체(272)가 제공되지 않은 구성이다. 이 구성으로 함으로써, 개구율이 높은 표시 장치로 할 수 있다. 또한 절연체(272)를 제공하지 않음으로써 발광 소자(61)의 요철이 저감되기 때문에, 표시 장치의 시야각이 향상된다. 구체적으로는 시야각을 150° 이상 180° 미만, 바람직하게는 160° 이상 180° 미만으로 할 수 있다.
또한 보호층(271)은 EL층(172R), EL층(172G), 및 EL층(172B)의 측면을 덮는다. 상기 구성으로 함으로써 EL층(172R), EL층(172G), 및 EL층(172B)의 측면으로부터 들어갈 수 있는 불순물(대표적으로는 물 등)을 억제할 수 있다. 또한 인접한 발광 소자(61) 사이의 누설 전류가 저감되기 때문에, 채도 및 콘트라스트가 향상되며 소비 전력이 저감된다.
또한 도 29의 (D)에 나타낸 구성에서는, 도전체(171), EL층(172R), 및 도전체(173)의 상면 형상이 실질적으로 일치한다. 이와 같은 구조는 도전체(171), EL층(172R), 및 도전체(173)를 형성한 후, 레지스트 마스크 등을 사용하여 일괄적으로 형성할 수 있다. 이와 같은 공정은 도전체(173)를 마스크로서 사용하여 EL층(172R) 및 도전체(173)를 가공하기 때문에, 셀프 얼라이먼트 패터닝(self-alignment patterning)이라고 부를 수도 있다. 또한 여기서는 EL층(172R)에 대하여 설명하였지만 EL층(172G) 및 EL층(172B)도 같은 구성으로 할 수 있다.
또한 도 29의 (D)는 보호층(271) 위에 보호층(273)이 더 제공되는 구조이다. 예를 들어 보호층(271)을 피복성이 높은 막을 성막할 수 있는 장치(대표적으로는 ALD 장치 등)를 사용하여 형성하고, 보호층(273)을 보호층(271)보다 피복성이 낮은 막이 성막되는 장치(대표적으로는, 스퍼터링 장치 등)를 사용하여 형성함으로써, 보호층(271)과 보호층(273) 사이에 영역(275)을 제공할 수 있다. 또한 바꿔 말하면 영역(275)은 EL층(172R)과 EL층(172G) 사이 및 EL층(172G)과 EL층(172B) 사이에 위치한다.
또한 영역(275)은 예를 들어 공기, 질소, 산소, 이산화 탄소, 및 18족 원소(대표적으로는, 헬륨, 네온, 아르곤, 제논, 크립톤 등)에서 선택되는 어느 하나 또는 복수를 가진다. 또한 영역(275)에는 예를 들어 보호층(273)의 성막 시에 사용하는 기체가 포함되는 경우가 있다. 예를 들어 스퍼터링법으로 보호층(273)을 성막하는 경우, 영역(275)에는 상기 18족 원소 중 어느 하나 또는 복수가 포함되는 경우가 있다. 또한 영역(275)에 기체가 포함되는 경우, 가스 크로마토그래피법 등으로 기체의 동정 등을 수행할 수 있다. 또는 스퍼터링법으로 보호층(273)을 성막하는 경우, 보호층(273)의 막 내에도 스퍼터링 시에 사용한 가스가 포함되는 경우가 있다. 이 경우, 보호층(273)을 에너지 분산형 X선 분석(EDX 분석) 등으로 해석하였을 때, 아르곤 등의 원소가 검출되는 경우가 있다.
또한 영역(275)의 굴절률이 보호층(271)의 굴절률보다 낮은 경우, EL층(172R), EL층(172G), 또는 EL층(172B)으로부터 방출되는 광이 보호층(271)과 영역(275)의 계면에서 반사된다. 이로써 EL층(172R), EL층(172G), 또는 EL층(172B)으로부터 방출되는 광이 인접한 화소에 입사하는 것을 억제할 수 있는 경우가 있다. 이로써 근접 화소로부터 방출된 다른 색의 광이 혼입되는 것을 억제할 수 있기 때문에, 표시 장치의 표시 품질을 높일 수 있다.
또한 도 29의 (D)에 나타낸 구성의 경우, 발광 소자(61R)와 발광 소자(61G) 사이의 영역 또는 발광 소자(61G)와 발광 소자(61B) 사이의 영역(이하에서는, 단순히 발광 소자 간의 거리라고 함)을 좁힐 수 있다. 구체적으로는 발광 소자 간의 거리를 1μm 이하, 바람직하게는 500nm 이하, 더 바람직하게는 200nm 이하, 100nm 이하, 90nm 이하, 70nm 이하, 50nm 이하, 30nm 이하, 20nm 이하, 15nm 이하, 또는 10nm 이하로 할 수 있다. 바꿔 말하면 EL층(172R)의 측면과 EL층(172G)의 측면의 간격 또는 EL층(172G)의 측면과 EL층(172B)의 측면의 간격이 1μm 이하인 영역을 가지고, 바람직하게는 0.5μm(500nm) 이하인 영역을 가지고, 더 바람직하게는 100nm 이하인 영역을 가진다.
또한 예를 들어 영역(275)이 기체를 가지는 경우, 발광 소자 간을 소자 분리하면서, 각 발광 소자로부터의 광의 혼색 또는 크로스토크 등을 억제할 수 있다.
또한 영역(275)은 공간이어도 좋고, 충전재로 매립되어 있어도 좋다. 충전재로서는 에폭시 수지, 아크릴 수지, 실리콘(silicone) 수지, 페놀 수지, 폴리이미드 수지, 이미드 수지, PVC(폴리바이닐클로라이드) 수지, PVB(폴리바이닐뷰티랄) 수지, EVA(에틸렌바이닐아세테이트) 수지 등을 들 수 있다. 또한 충전재로서 포토레지스트를 사용하여도 좋다. 충전재로서 사용하는 포토레지스트는 포지티브형 포토레지스트이어도 좋고, 네거티브형 포토레지스트이어도 좋다.
도 30의 (A)에는 상기와 다른 예를 나타내었다. 구체적으로는, 도 30의 (A)에 나타낸 구성은 도 29의 (D)에 나타낸 구성과 절연체(363)의 구성이 다르다. 절연체(363)는 발광 소자(61R), 발광 소자(61G), 및 발광 소자(61B)의 가공 시에 상면의 일부가 연삭되어 오목부를 가진다. 또한 상기 오목부에는 보호층(271)이 형성된다. 바꿔 말하면, 단면에서 보았을 때 도전체(171)의 하면보다 보호층(271)의 하면이 아래에 위치하는 영역을 가진다. 상기 영역을 가짐으로써, 아래쪽으로부터 발광 소자(61R), 발광 소자(61G), 및 발광 소자(61B)에 들어갈 수 있는 불순물(대표적으로는 물 등)을 적합하게 억제할 수 있다. 또한 상기 오목부는 발광 소자(61R), 발광 소자(61G), 및 발광 소자(61B)를 가공할 때 각 발광 소자의 측면에 부착될 수 있는 불순물(잔류물이라고도 함)을 웨트 에칭 등에 의하여 제거할 때 형성될 수 있다. 상기 잔류물을 제거한 후, 각 발광 소자의 측면을 보호층(271)으로 덮음으로써 신뢰성이 높은 표시 장치로 할 수 있다.
또한 도 30의 (B)에는 상기와 다른 예를 나타내었다. 구체적으로는, 도 30의 (B)에 나타낸 구성은 도 30의 (A)에 나타낸 구성에 더하여 절연체(276)와 마이크로렌즈 어레이(277)를 가진다. 절연체(276)는 접착층으로서의 기능을 가진다. 또한 절연체(276)의 굴절률이 마이크로렌즈 어레이(277)의 굴절률보다 낮은 경우, 마이크로렌즈 어레이(277)는 발광 소자(61R), 발광 소자(61G), 및 발광 소자(61B)로부터 방출되는 광을 집광할 수 있다. 이로써 표시 장치의 광 추출 효율을 높일 수 있다. 특히 사용자가 표시 장치의 표시면의 정면으로부터 상기 표시면을 보았을 때, 밝은 화상을 시인할 수 있으므로 적합하다. 또한 절연체(276)로서는 자외선 경화형 등의 광 경화형 접착제, 반응 경화형 접착제, 열 경화형 접착제, 혐기형 접착제 등 각종 경화형 접착제를 사용할 수 있다. 이들 접착제로서는 에폭시 수지, 아크릴 수지, 실리콘 수지, 페놀 수지, 폴리이미드 수지, 이미드 수지, PVC(폴리바이닐클로라이드) 수지, PVB(폴리바이닐뷰티랄) 수지, EVA(에틸렌바이닐아세테이트) 수지 등을 들 수 있다. 특히 에폭시 수지 등 투습성이 낮은 재료가 바람직하다. 또한 2액 혼합형 수지를 사용하여도 좋다. 또한 접착 시트 등을 사용하여도 좋다.
또한 도 30의 (C)에는 상기와 다른 예를 나타내었다. 구체적으로는 도 30의 (C)에 나타낸 구성은 도 30의 (A)에 나타낸 구성에서의 발광 소자(61R), 발광 소자(61G), 및 발광 소자(61B) 대신에 3개의 발광 소자(61W)를 가진다. 또한 3개의 발광 소자(61W)의 위쪽에 절연체(276)를 가지고, 절연체(276)의 위쪽에 착색층(264R), 착색층(264G), 및 착색층(264B)을 가진다. 구체적으로는 왼쪽의 발광 소자(61W)와 중첩되는 위치에 적색광을 투과시키는 착색층(264R)이 제공되고, 중앙의 발광 소자(61W)와 중첩되는 위치에 녹색광을 투과시키는 착색층(264G)이 제공되고, 오른쪽의 발광 소자(61W)와 중첩되는 위치에 청색광을 투과시키는 착색층(264B)이 제공되어 있다. 이에 의하여 반도체 장치는 컬러 화상을 표시할 수 있다. 도 30의 (C)에 나타낸 구성은 도 29의 (C)에 나타낸 구성의 변형예이기도 하다.
또한 도 30의 (D)에는 상기와 다른 예를 나타내었다. 구체적으로는 도 30의 (D)에 나타낸 구성에서는 보호층(271)이 도전체(171) 및 EL층(172)의 측면과 인접하여 제공되어 있다. 또한 도전체(173)는 각 발광 소자에 공통된 하나의 층으로서 제공되어 있다. 또한 도 30의 (D)에 나타낸 구성에서는 영역(275)이 충전재로 매립되어 있는 것이 바람직하다.
발광 소자(61)에 미소 광공진기(마이크로캐비티) 구조를 부여함으로써 발광색의 색 순도를 높일 수 있다. 발광 소자(61)에 마이크로캐비티 구조를 부여하기 위해서는 도전체(171)와 도전체(173) 사이의 거리 d와 EL층(172)의 굴절률 n의 곱(광학 거리)이 파장 λ의 2분의 1의 m배(m은 1 이상의 정수임)가 되도록 구성하면 좋다. 거리 d는 수학식 1로 산출할 수 있다.
d=m×λ/(2×n)···수학식 1.
수학식 1에 따르면 마이크로캐비티 구조의 발광 소자(61)는 방출하는 광의 파장(발광색)에 따라 거리 d가 결정된다. 거리 d는 EL층(172)의 두께에 상당한다. 따라서 EL층(172G)은 EL층(172B)보다 두껍게 제공되고, EL층(172R)은 EL층(172G)보다 두껍게 제공되는 경우가 있다.
또한 엄밀하게는 거리 d는 반사 전극으로서 기능하는 도전체(171)의 반사 영역에서 발광하는 광에 대한 투과성 및 반사성을 가지는 전극(반투과·반반사 전극)으로서 기능하는 도전체(173)의 반사 영역까지의 거리이다. 예를 들어 도전체(171)가 은과 투명 도전막인 ITO(Indium Tin Oxide)의 적층이고, ITO가 EL층(172) 측에 있는 경우, ITO의 막 두께를 조정함으로써 발광색에 따른 거리 d를 설정할 수 있다. 즉 EL층(172R), EL층(172G), 및 EL층(172B)의 두께가 같아도, 상기 ITO의 두께를 변경함으로써 발광색에 적합한 거리 d를 얻을 수 있다.
그러나 도전체(171) 및 도전체(173)에서의 반사 영역의 위치를 엄밀하게 결정하기 어려운 경우가 있다. 이 경우, 도전체(171)와 도전체(173)의 임의의 위치를 반사 영역으로 가정함으로써 마이크로캐비티의 효과를 충분히 얻을 수 있는 것으로 한다.
발광 소자(61)는 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층 등으로 구성된다. 발광 소자(61)의 자세한 구성예에 대해서는 다른 실시형태에서 설명한다. 마이크로캐비티 구조에서 광의 추출 효율을 높이기 위하여 반사 전극으로서 기능하는 도전체(171)에서 발광층까지의 광학 거리를 λ/4의 홀수배로 하는 것이 바람직하다. 상기 광학 거리를 실현하기 위하여 발광 소자(61)를 구성하는 각 층의 두께를 적절히 조정하는 것이 바람직하다.
또한 광을 도전체(173) 측으로부터 사출하는 경우에는 도전체(173)의 반사율이 투과율보다 높은 것이 바람직하다. 도전체(173)의 광의 투과율을 바람직하게는 2% 이상 50% 이하로, 더 바람직하게는 2% 이상 30% 이하로, 더 바람직하게는 2% 이상 10% 이하로 하는 것이 좋다. 도전체(173)의 투과율을 낮게(반사율을 높게) 함으로써 마이크로캐비티의 효과를 높일 수 있다.
도 31의 (A)에는 상기와 다른 예를 나타내었다. 구체적으로는 도 31의 (A)에 나타낸 구성은 발광 소자(61R), 발광 소자(61G), 및 발광 소자(61B)의 각각에서 EL층(172)이 도전체(171)의 단부를 넘어 연장되어 있다. 예를 들어 발광 소자(61R)에서 EL층(172R)이 도전체(171)의 단부를 넘어 연장되어 있다. 또한 발광 소자(61G)에서 EL층(172G)이 도전체(171)의 단부를 넘어 연장되어 있다. 발광 소자(61B)에서 EL층(172B)이 도전체(171)의 단부를 넘어 연장되어 있다.
또한 발광 소자(61R), 발광 소자(61G), 및 발광 소자(61B) 각각에서 EL층(172)과 보호층(271)은 절연체(270)를 개재하여 중첩되는 영역을 가진다. 또한 인접한 발광 소자(61) 사이의 영역에서 보호층(271) 위에 절연체(278)가 제공되어 있다.
절연체(278)로서는 에폭시 수지, 아크릴 수지, 실리콘(silicone) 수지, 페놀 수지, 폴리이미드 수지, 이미드 수지, PVC(폴리바이닐클로라이드) 수지, PVB(폴리바이닐뷰티랄) 수지, EVA(에틸렌바이닐아세테이트) 수지 등을 들 수 있다. 또한 절연체(278)로서 포토레지스트를 사용하여도 좋다. 절연체(278)로서 사용하는 포토레지스트는 포지티브형 포토레지스트이어도 좋고, 네거티브형 포토레지스트이어도 좋다.
또한 발광 소자(61R), 발광 소자(61G), 발광 소자(61B), 및 절연체(278) 위에 공통층(174)이 제공되고, 공통층(174) 위에 도전체(173)가 제공되어 있다. 공통층(174)은 EL층(172R)과 접한 영역과, EL층(172G)과 접한 영역과, EL층(172B)과 접한 영역을 가진다. 공통층(174)은 발광 소자(61R), 발광 소자(61G), 및 발광 소자(61B)에 의하여 공유된다.
공통층(174)으로서는 정공 주입층, 정공 수송층, 정공 차단층, 전자 차단층, 전자 수송층, 및 전자 주입층 중 하나 이상을 적용할 수 있다. 예를 들어 공통층(174)은 캐리어 주입층(정공 주입층 또는 전자 주입층)이어도 좋다. 또한 공통층(174)은 EL층(172)의 일부라고 할 수도 있다. 또한 공통층(174)은 필요에 따라 제공하면 좋다. 공통층(174)을 제공하는 경우, EL층(172)에 포함되는 층 중, 공통층(174)과 같은 기능을 가지는 층을 제공하지 않아도 된다.
또한 도전체(173) 위에 보호층(273)이 제공되고, 보호층(273) 위에 절연체(276)가 제공되어 있다.
또한 도 31의 (B)에는 상기와 다른 예를 나타내었다. 구체적으로는 도 31의 (B)에 나타낸 구성은 도 31의 (A)에 나타낸 구성에서의 발광 소자(61R), 발광 소자(61G), 및 발광 소자(61B) 대신에 3개의 발광 소자(61W)를 가진다. 또한 3개의 발광 소자(61W)의 위쪽에 절연체(276)를 가지고, 절연체(276)의 위쪽에 착색층(264R), 착색층(264G), 및 착색층(264B)을 가진다. 구체적으로는 왼쪽의 발광 소자(61W)와 중첩되는 위치에 적색광을 투과시키는 착색층(264R)이 제공되고, 중앙의 발광 소자(61W)와 중첩되는 위치에 녹색광을 투과시키는 착색층(264G)이 제공되고, 오른쪽의 발광 소자(61W)와 중첩되는 위치에 청색광을 투과시키는 착색층(264B)이 제공되어 있다. 이에 의하여 반도체 장치는 컬러 화상을 표시할 수 있다. 도 31의 (B)에 나타낸 구성은 도 30의 (C)에 나타낸 구성의 변형예이기도 하다.
또한 도 31의 (C)에 나타낸 바와 같이, 절연체(363) 위에 발광 소자(61R), 발광 소자(61G), 및 수광 소자(71)를 제공하여도 좋다. 도 31의 (C)에 나타낸 수광 소자(71)는 발광 소자(61)의 EL층(172)을 광전 변환층으로서 기능하는 활성층(182)("수광층"이라고도 함)으로 치환함으로써 실현할 수 있다. 활성층(182)은 입사한 광의 파장 및 강도에 따라 저항값이 변화되는 기능을 가진다. 활성층(182)은 EL층(172)과 마찬가지로 유기 화합물로 형성할 수 있다. 또한 활성층(182)으로서 실리콘 등의 무기 재료를 사용하여도 좋다.
수광 소자(71)는 표시 장치의 외부로부터 보호층(273), 도전체(173), 및 공통층(174)을 통하여 입사한 광 Lin을 검출하는 기능을 가진다. 수광 소자(71)와 중첩시켜, 광 Lin의 입사 측에 임의의 파장 영역의 광을 투과시키는 착색층을 제공하여도 좋다.
<발광 소자 및 수광 소자에 적용할 수 있는 재료>
발광 소자 및 수광 소자에 적용할 수 있는 재료에 대하여 설명한다.
정공 주입층은 양극으로부터 정공 수송층에 정공을 주입하는 층이고, 정공 주입성이 높은 재료를 포함하는 층이다. 정공 주입성이 높은 재료로서는, 방향족 아민 화합물, 및 정공 수송성 재료와 억셉터성 재료(전자 수용성 재료)를 포함하는 복합 재료 등을 들 수 있다.
정공 수송층은 정공 주입층에 의하여 양극으로부터 주입된 정공을 발광층으로 수송하는 층이다. 정공 수송층은 정공 수송성 재료를 포함하는 층이다. 정공 수송성 재료로서는 정공 이동도가 1×10-6cm2/Vs 이상인 물질이 바람직하다. 또한 전자보다 정공의 수송성이 높은 물질이면, 이들 외의 물질을 사용할 수도 있다. 정공 수송성 재료로서는 π전자 과잉형 헤테로 방향족 화합물(예를 들어 카바졸 유도체, 싸이오펜 유도체, 퓨란 유도체 등), 방향족 아민(방향족 아민 골격을 가지는 화합물) 등의 정공 수송성이 높은 재료가 바람직하다.
전자 수송층은 전자 주입층에 의하여 음극으로부터 주입된 전자를 발광층으로 수송하는 층이다. 전자 수송층은 전자 수송성 재료를 포함하는 층이다. 전자 수송성 재료로서는 전자 이동도가 1×10-6cm2/Vs 이상인 물질이 바람직하다. 또한 정공보다 전자의 수송성이 높은 물질이면, 이들 외의 물질을 사용할 수도 있다. 전자 수송성 재료로서는 퀴놀린 골격을 가지는 금속 착체, 벤조퀴놀린 골격을 가지는 금속 착체, 옥사졸 골격을 가지는 금속 착체, 싸이아졸 골격을 가지는 금속 착체 등 외에, 옥사다이아졸 유도체, 트라이아졸 유도체, 이미다졸 유도체, 옥사졸 유도체, 싸이아졸 유도체, 페난트롤린 유도체, 퀴놀린 리간드를 포함한 퀴놀린 유도체, 벤조퀴놀린 유도체, 퀴녹살린 유도체, 다이벤조퀴녹살린 유도체, 피리딘 유도체, 바이피리딘 유도체, 피리미딘 유도체, 그 외에 질소 함유 헤테로 방향족 화합물을 포함하는 π전자 부족형 헤테로 방향족 화합물 등의 전자 수송성이 높은 재료를 사용할 수 있다.
전자 주입층은 음극으로부터 전자 수송층에 전자를 주입하는 층이고, 전자 주입성이 높은 재료를 포함하는 층이다. 전자 주입성이 높은 재료로서는 알칼리 금속, 알칼리 토금속, 또는 이들의 화합물을 사용할 수 있다. 전자 주입성이 높은 재료로서는 전자 수송성 재료와 도너성 재료(전자 공여성 재료)를 포함하는 복합 재료를 사용할 수도 있다.
전자 주입층에는 예를 들어 리튬, 세슘, 이터븀, 플루오린화 리튬(LiF), 플루오린화 세슘(CsF), 플루오린화 칼슘(CaFx, x는 임의의 수), 8-(퀴놀리놀레이토)리튬(약칭: Liq), 2-(2-피리딜)페놀레이토리튬(약칭: LiPP), 2-(2-피리딜)-3-피리디놀레이토리튬(약칭: LiPPy), 4-페닐-2-(2-피리딜)페놀레이토리튬(약칭: LiPPP), 리튬 산화물(LiOx), 탄산 세슘 등의 알칼리 금속, 알칼리 토금속, 또는 이들의 화합물을 사용할 수 있다. 또한 전자 주입층은 2개 이상의 층의 적층 구조를 가져도 좋다. 상기 적층 구조에서는 예를 들어 첫 번째 층에 플루오린화 리튬을 사용하고, 두 번째 층에 이터븀을 사용할 수 있다.
또는 전자 주입층에는 전자 수송성 재료를 사용하여도 좋다. 예를 들어 비공유 전자쌍을 가지고 전자 부족형 헤테로 방향족 고리를 가지는 화합물을 전자 수송성 재료로서 사용할 수 있다. 구체적으로는, 피리딘 고리, 다이아진 고리(피리미딘 고리, 피라진 고리, 피리다진 고리), 트라이아진 고리 중 적어도 하나를 가지는 화합물을 사용할 수 있다.
또한 비공유 전자쌍을 가지는 유기 화합물의 최저 비점유 분자 오비탈(LUMO: Lowest Unoccupied Molecular Orbital)이 -3.6eV 이상 -2.3eV 이하인 것이 바람직하다. 또한 일반적으로 CV(사이클릭 볼타메트리), 광전자 분광법, 광 흡수 분광법, 역광전자 분광법 등에 의하여 유기 화합물의 최고 점유 분자 오비탈(HOMO: Highest Occupied Molecular Orbital) 준위 및 LUMO 준위를 추정할 수 있다.
예를 들어 4,7-다이페닐-1,10-페난트롤린(약칭: BPhen), 2,9-다이(나프탈렌-2-일)-4,7-다이페닐-1,10-페난트롤린(약칭: NBPhen), 2,2-(1,3-페닐렌)비스[9-페닐-1,10-페난트롤린](약칭: mPPhen2P), 다이퀴녹살리노[2,3-a:2',3'-c]페나진(약칭: HATNA), 2,4,6-트리스[3'-(피리딘-3-일)바이페닐-3-일]-1,3,5-트라이아진(약칭: TmPPPyTz) 등을 비공유 전자쌍을 가지는 유기 화합물에 사용할 수 있다. 또한 NBPhen은 BPhen과 비교하여 높은 유리 전이 온도(Tg)를 가지고, 내열성이 우수하다.
수광 소자는 한 쌍의 전극 사이에 적어도 광전 변환층으로서 기능하는 활성층을 가진다. 본 명세서 등에서는 한 쌍의 전극 중 한쪽을 화소 전극이라고 기재하고, 다른 쪽을 공통 전극이라고 기재하는 경우가 있다.
수광 소자가 가지는 한 쌍의 전극 중 한쪽은 양극으로서 기능하고, 다른 쪽은 음극으로서 기능한다. 이하에서는, 화소 전극이 양극으로서 기능하고, 공통 전극이 음극으로서 기능하는 경우를 예로 들어 설명한다. 수광 소자는 화소 전극과 공통 전극 사이에 역바이어스를 인가하여 구동함으로써, 수광 소자에 입사하는 광을 검출하고, 전하를 발생시켜 전류로서 추출할 수 있다. 또는 화소 전극이 음극으로서 기능하고, 공통 전극이 양극으로서 기능하여도 좋다.
수광 소자가 가지는 활성층은 반도체를 포함한다. 상기 반도체로서는 실리콘 등의 무기 반도체 및 유기 화합물을 포함하는 유기 반도체를 들 수 있다. 본 실시형태에서는, 활성층이 가지는 반도체로서 유기 반도체를 사용하는 예에 대하여 설명한다. 유기 반도체를 사용함으로써, 발광층과 활성층을 같은 방법(예를 들어 진공 증착법)으로 형성할 수 있기 때문에 같은 제조 장치를 사용할 수 있어 바람직하다.
활성층이 가지는 n형 반도체의 재료로서는 풀러렌(예를 들어 C60, C70 등), 풀러렌 유도체 등의 전자 수용성의 유기 반도체 재료를 들 수 있다. 풀러렌은 축구공과 같은 형상을 가지고, 상기 형상은 에너지적으로 안정적이다. 풀러렌은 HOMO 준위 및 LUMO 준위 모두가 깊다(낮다). 풀러렌은 LUMO 준위가 깊기 때문에 전자 수용성(억셉터성)이 매우 높다. 일반적으로, 벤젠과 같이 평면에 π전자 공액(공명)이 확장되면, 전자 공여성(도너성)이 높아지지만, 풀러렌은 구체 형상을 가지기 때문에, π전자 공액이 크게 확장되어도 전자 수용성이 높아진다. 전자 수용성이 높으면, 전하 분리가 고속으로 효율적으로 일어나기 때문에, 수광 소자에 유익하다. C60, C70은 모두 가시광 영역에 넓은 흡수대를 가지고, 특히 C70은 C60보다 π전자 공액계가 크고 장파장 영역에도 넓은 흡수대를 가지기 때문에 바람직하다. 이 외에, 풀러렌 유도체로서는 [6,6]-페닐-C71-뷰티르산 메틸 에스터(약칭: PC70BM), [6,6]-페닐-C61-뷰티르산 메틸 에스터(약칭: PC60BM), 1',1'',4',4''-테트라하이드로-다이[1,4]메타노나프탈레노[1,2:2',3',56,60:2'',3''][5,6]풀러렌-C60(약칭: ICBA) 등을 들 수 있다.
또한 n형 반도체의 재료로서는 예를 들어 N,N'-다이메틸-3,4,9,10-페릴렌테트라카복실산다이이미드(약칭: Me-PTCDI) 등의 페릴렌테트라카복실산 유도체가 있다.
또한 n형 반도체의 재료로서는 예를 들어 2,2'-(5,5'-(티에노[3,2-b]싸이오펜-2,5-다이일)비스(싸이오펜-5,2-다이일))비스(메테인-1-일-1-일리덴)다이말로노나이트릴(약칭: FT2TDMN)이 있다.
또한 n형 반도체의 재료로서는 퀴놀린 골격을 가지는 금속 착체, 벤조퀴놀린 골격을 가지는 금속 착체, 옥사졸 골격을 가지는 금속 착체, 싸이아졸 골격을 가지는 금속 착체, 옥사다이아졸 유도체, 트라이아졸 유도체, 이미다졸 유도체, 옥사졸 유도체, 싸이아졸 유도체, 페난트롤린 유도체, 퀴놀린 유도체, 벤조퀴놀린 유도체, 퀴녹살린 유도체, 다이벤조퀴녹살린 유도체, 피리딘 유도체, 바이피리딘 유도체, 피리미딘 유도체, 나프탈렌 유도체, 안트라센 유도체, 쿠마린 유도체, 로다민 유도체, 트라이아진 유도체, 퀴논 유도체 등을 들 수 있다.
활성층에 포함되는 p형 반도체의 재료로서는, 구리(II) 프탈로사이아닌(Copper(II) phthalocyanine; CuPc), 테트라페닐다이벤조페리플란텐(Tetraphenyldibenzoperiflanthene; DBP), 아연 프탈로사이아닌(Zinc Phthalocyanine; ZnPc), 주석 프탈로사이아닌(SnPc), 퀴나크리돈, 루브렌 등의 전자 공여성 유기 반도체 재료를 들 수 있다.
또한 p형 반도체의 재료로서는 카바졸 유도체, 싸이오펜 유도체, 퓨란 유도체, 방향족 아민 골격을 가지는 화합물 등을 들 수 있다. 또한 p형 반도체의 재료로서는 나프탈렌 유도체, 안트라센 유도체, 피렌 유도체, 트라이페닐렌 유도체, 플루오렌 유도체, 피롤 유도체, 벤조퓨란 유도체, 벤조싸이오펜 유도체, 인돌 유도체, 다이벤조퓨란 유도체, 다이벤조싸이오펜 유도체, 인돌로카바졸 유도체, 포르피린 유도체, 프탈로사이아닌 유도체, 나프탈로사이아닌 유도체, 퀴나크리돈 유도체, 루브렌 유도체, 테트라센 유도체, 폴리페닐렌바이닐렌 유도체, 폴리파라페닐렌 유도체, 폴리플루오렌 유도체, 폴리바이닐카바졸 유도체, 폴리싸이오펜 유도체 등을 들 수 있다.
전자 공여성의 유기 반도체 재료의 HOMO 준위는 전자 수용성의 유기 반도체 재료의 HOMO 준위보다 얕은(높은) 것이 바람직하다. 전자 공여성의 유기 반도체 재료의 LUMO 준위는 전자 수용성의 유기 반도체 재료의 LUMO 준위보다 얕은(높은) 것이 바람직하다.
전자 수용성의 유기 반도체 재료로서 구체 형상의 풀러렌을 사용하고, 전자 공여성의 유기 반도체 재료로서 평면에 가까운 형상의 유기 반도체 재료를 사용하는 것이 바람직하다. 유사한 형상의 분자들은 응집하기 쉬운 경향이 있고, 같은 종류의 분자들이 응집하면, 분자 오비탈의 에너지 준위가 서로 가깝기 때문에 캐리어 수송성을 높일 수 있다.
예를 들어 활성층은 n형 반도체와 p형 반도체를 공증착하여 형성되는 것이 바람직하다. 또는 활성층은 n형 반도체와 p형 반도체를 적층하여 형성되어도 좋다.
수광 소자는 활성층 외의 층으로서 정공 수송성이 높은 물질, 전자 수송성이 높은 물질, 또는 양극성 물질(전자 수송성 및 정공 수송성이 높은 물질) 등을 포함한 층을 더 가져도 좋다. 또한 상기에 한정되지 않고, 정공 주입성이 높은 물질, 정공 차단 재료, 전자 주입성이 높은 재료, 또는 전자 차단 재료 등을 포함한 층을 더 가져도 좋다.
수광 소자에는 저분자 화합물 및 고분자 화합물 중 어느 쪽이든 사용할 수 있고, 무기 화합물이 포함되어도 좋다. 수광 소자를 구성하는 층은 각각 증착법(진공 증착법을 포함함), 전사법, 인쇄법, 잉크젯법, 도포법 등의 방법으로 형성할 수 있다.
예를 들어 정공 수송성 재료 또는 전자 차단 재료로서, 폴리(3,4-에틸렌다이옥시싸이오펜)/(폴리스타이렌설폰산)(약칭: PEDOT/PSS) 등의 고분자 화합물, 및 몰리브데넘 산화물, 아이오딘화 구리(CuI) 등의 무기 화합물을 사용할 수 있다. 또한 전자 수송성 재료 또는 정공 차단 재료로서, 산화 아연(ZnO) 등의 무기 화합물, 폴리에틸렌이민에톡시레이트(PEIE) 등의 유기 화합물을 사용할 수 있다. 수광 소자는 예를 들어 PEIE와 ZnO의 혼합막을 가져도 좋다.
또한 활성층에 도너로서 기능하는 폴리[[4,8-비스[5-(2-에틸헥실)-2-싸이엔일]벤조[1,2-b:4,5-b']다이싸이오펜-2,6-다이일]-2,5-싸이오펜다이일[5,7-비스(2-에틸헥실)-4,8-다이옥소-4H,8H-벤조[1,2-c:4,5-c']다이싸이오펜-1,3-다이일]]폴리머(약칭: PBDB-T) 또는 PBDB-T 유도체 등의 고분자 화합물을 사용할 수 있다. 예를 들어 PBDB-T 또는 PBDB-T 유도체에 억셉터 재료를 분산시키는 방법 등을 사용할 수 있다.
또한 활성층에는 3종류 이상의 재료를 혼합하여도 좋다. 예를 들어 파장 영역을 확대하는 목적으로 n형 반도체의 재료와 p형 반도체의 재료에 더하여 제 3 재료를 혼합하여도 좋다. 이때 제 3 재료는 저분자 화합물이어도 고분자 화합물이어도 좋다.
본 실시형태에서 예시한 구성예 및 이들에 대응하는 도면 등은 적어도 그 일부를 다른 구성예 또는 도면 등과 적절히 조합할 수 있다.
(실시형태 4)
본 실시형태에서는 본 발명의 일 형태인 표시 장치(10)(표시 장치(10A) 또는 표시 장치(10B))의 단면 구성예에 대하여 설명한다.
도 32는 표시 장치(10)의 구성예를 나타낸 단면도이다. 표시 장치(10)는 기판(11) 및 기판(12)을 가지고, 기판(11)과 기판(12)은 실재(712)에 의하여 접합되어 있다.
기판(11)으로서 예를 들어 유리 기판 또는 단결정 실리콘 기판 등 기판을 사용할 수 있다.
기판(11) 위에 반도체 기판(15)을 가지고, 트랜지스터(445) 및 트랜지스터(601)가 제공된다. 트랜지스터(445) 및 트랜지스터(601)는 실시형태 1에서 설명한 층(20)에 제공되는 트랜지스터(21)로 할 수 있다.
트랜지스터(445)는 게이트 전극으로서의 기능을 가지는 도전체(448)와, 게이트 절연체로서의 기능을 가지는 절연체(446)와, 기판(11)의 일부로 이루어지고, 채널 형성 영역을 포함하는 반도체 영역(447), 소스 영역 및 드레인 영역 중 한쪽으로서의 기능을 가지는 저저항 영역(449a), 그리고 소스 영역 및 드레인 영역 중 다른 쪽으로서의 기능을 가지는 저저항 영역(449b)을 가진다. 트랜지스터(445)는 p채널형 및 n채널형 중 어느 것이어도 좋다.
트랜지스터(445)는 소자 분리층(403)에 의하여 다른 트랜지스터와 전기적으로 분리된다. 도 32에는 소자 분리층(403)에 의하여 트랜지스터(445)와 트랜지스터(601)가 전기적으로 분리되는 경우를 나타내었다. 소자 분리층(403)은 LOCOS(LOCal Oxidation of Silicon)법 또는 STI(Shallow Trench Isolation)법 등을 사용하여 형성할 수 있다.
여기서 도 32에 나타낸 트랜지스터(445)에서 반도체 영역(447)은 볼록 형상을 가진다. 또한 도전체(448)는 절연체(446)를 개재하여 반도체 영역(447)의 측면 및 상면을 덮도록 제공되어 있다. 또한 도 32에는 도전체(448)가 반도체 영역(447)의 측면을 덮는 모습을 도시하지 않았다. 또한 도전체(448)에는 일함수를 조정하는 재료를 사용할 수 있다.
트랜지스터(445)와 같이 반도체 영역이 볼록 형상을 가지는 트랜지스터는 반도체 기판의 볼록부를 이용하기 때문에 FIN형 트랜지스터라고 부를 수 있다. 또한 볼록부의 상부와 접촉하여, 볼록부를 형성하기 위한 마스크로서의 기능을 가지는 절연체를 가져도 좋다. 또한 도 32에는 기판(11)의 일부를 가공하여 볼록부를 형성하는 구성을 나타내었지만, SOI 기판을 가공하여 볼록 형상을 가지는 반도체를 형성하여도 좋다.
또한 도 32에 나타낸 트랜지스터(445)의 구성은 일례이고, 그 구성에 한정되지 않고, 회로 구성 또는 회로의 동작 방법 등에 따라 적절한 구성으로 하면 좋다. 예를 들어 트랜지스터(445)는 플레이너형 트랜지스터이어도 좋다.
트랜지스터(601)는 트랜지스터(445)와 같은 구성으로 할 수 있다.
기판(11) 위에는 소자 분리층(403), 그리고 트랜지스터(445) 및 트랜지스터(601) 이외에, 절연체(405), 절연체(407), 절연체(409), 및 절연체(411)가 제공된다. 절연체(405) 내, 절연체(407) 내, 절연체(409) 내, 및 절연체(411) 내에 도전체(451)가 매립되어 있다. 여기서 도전체(451)의 상면의 높이와 절연체(411)의 상면의 높이는 같은 정도로 할 수 있다.
도전체(451) 위 및 절연체(411) 위에 절연체(421) 및 절연체(214)가 제공된다. 절연체(421) 내 및 절연체(214) 내에 도전체(453)가 매립되어 있다. 여기서 도전체(453)의 상면의 높이와 절연체(214)의 상면의 높이는 같은 정도로 할 수 있다.
도전체(453) 위 및 절연체(214) 위에 절연체(216)가 제공된다. 절연체(216) 내에 도전체(455)가 매립되어 있다. 여기서 도전체(455)의 상면의 높이와 절연체(216)의 상면의 높이는 같은 정도로 할 수 있다.
도전체(455) 위 및 절연체(216) 위에 절연체(222), 절연체(224), 절연체(254), 절연체(280), 절연체(274), 및 절연체(281)가 제공된다. 절연체(222) 내, 절연체(224) 내, 절연체(254) 내, 절연체(280) 내, 절연체(274) 내, 및 절연체(281) 내에 도전체(305)가 매립되어 있다. 여기서 도전체(305)의 상면의 높이와 절연체(281)의 상면의 높이는 같은 정도로 할 수 있다.
도전체(305) 위 및 절연체(281) 위에 절연체(361)가 제공된다. 절연체(361) 내에 도전체(317) 및 도전체(337)가 매립되어 있다. 여기서 도전체(337)의 상면의 높이와 절연체(361)의 상면의 높이는 같은 정도로 할 수 있다.
도전체(337) 위 및 절연체(361) 위에 절연체(363)가 제공된다. 절연체(363) 내에 도전체(347), 도전체(353), 도전체(355), 및 도전체(357)가 매립되어 있다. 여기서 도전체(353), 도전체(355), 및 도전체(357)의 상면의 높이와 절연체(363)의 상면의 높이는 같은 정도로 할 수 있다.
도전체(353) 위, 도전체(355) 위, 도전체(357) 위, 및 절연체(363) 위에 일부가 접속 전극으로서 기능하는 배선(760)이 제공된다. 또한 배선(760)과 전기적으로 접속되도록 이방성 도전체(780)가 제공되고, 이방성 도전체(780)와 전기적으로 접속되도록 FPC(Flexible Printed Circuit)(716)가 제공된다. FPC(716)에 의하여, 표시 장치(10)의 외부로부터 표시 장치(10)에 각종 신호 등이 공급된다.
도 32에 나타낸 바와 같이, 트랜지스터(445)의 소스 영역 및 드레인 영역 중 다른 쪽으로서의 기능을 가지는 저저항 영역(449b)은 도전체(451), 도전체(453), 도전체(455), 도전체(305), 도전체(317), 도전체(337), 도전체(347), 도전체(353), 도전체(355), 도전체(357), 배선(760), 및 이방성 도전체(780)를 통하여 FPC(716)와 전기적으로 접속된다. 여기서 도 32에는 배선(760)과 도전체(347)를 전기적으로 접속하는 기능을 가지는 도전체로서 도전체(353), 도전체(355), 및 도전체(357)의 3개를 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 배선(760)과 도전체(347)를 전기적으로 접속하는 기능을 가지는 도전체를 하나로 하여도 좋고, 2개로 하여도 좋고, 4개 이상으로 하여도 좋다. 배선(760)과 도전체(347)를 전기적으로 접속하는 기능을 가지는 도전체를 복수로 제공함으로써 접촉 저항을 작게 할 수 있다.
절연체(214) 위에는 트랜지스터(750)가 제공된다. 트랜지스터(750)는 실시형태 1에서 설명한 층(50)에 제공되는 트랜지스터(52)로 할 수 있다. 예를 들어 화소 회로(51)에 제공되는 트랜지스터로 할 수 있다. 트랜지스터(750)로서는 OS 트랜지스터를 적합하게 사용할 수 있다. OS 트랜지스터는 오프 전류가 매우 낮다는 특징을 가진다. 따라서 화상 데이터 등의 유지 시간을 길게 할 수 있기 때문에, 리프레시 동작의 빈도를 줄일 수 있다. 예를 들어, 정지 화상을 표시하는 경우의 프레임 주파수 또는 화면 재생 빈도를 1Hz 이하, 더 바람직하게는 0.1Hz 이하로 할 수 있다. 따라서 표시 장치(10)의 소비 전력을 저감할 수 있다.
절연체(254) 내, 절연체(280) 내, 절연체(274) 내, 및 절연체(281) 내에 도전체(301a) 및 도전체(301b)가 매립되어 있다. 도전체(301a)는 트랜지스터(750)의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 도전체(301b)는 트랜지스터(750)의 소스 및 드레인 중 다른 쪽과 전기적으로 접속된다. 여기서 도전체(301a) 및 도전체(301b)의 상면의 높이와 절연체(281)의 상면의 높이는 같은 정도로 할 수 있다.
절연체(361) 내에 도전체(311), 도전체(313), 도전체(331), 용량 소자(790), 도전체(333), 및 도전체(335)가 매립되어 있다. 도전체(311) 및 도전체(313)는 트랜지스터(750)와 전기적으로 접속되고, 배선으로서의 기능을 가진다. 도전체(333) 및 도전체(335)는 용량 소자(790)와 전기적으로 접속된다. 여기서 도전체(331), 도전체(333), 및 도전체(335)의 상면의 높이와 절연체(361)의 상면의 높이는 같은 정도로 할 수 있다.
절연체(363) 내에 도전체(341), 도전체(343), 및 도전체(351)가 매립되어 있다. 여기서 도전체(351)의 상면의 높이와 절연체(363)의 상면의 높이는 같은 정도로 할 수 있다.
절연체(405), 절연체(407), 절연체(409), 절연체(411), 절연체(421), 절연체(214), 절연체(280), 절연체(274), 절연체(281), 절연체(361), 및 절연체(363)는 층간막으로서의 기능을 가지고, 각각의 아래쪽의 요철 형상을 피복하는 평탄화막으로서의 기능을 가져도 좋다. 예를 들어 절연체(363)의 상면은 평탄성을 높이기 위하여 화학 기계 연마(CMP: Chemical Mechanical Polishing)법 등을 사용한 평탄화 처리에 의하여 평탄화되어도 좋다.
도 32에 나타낸 바와 같이, 용량 소자(790)는 하부 전극(321)과 상부 전극(325)을 가진다. 또한 하부 전극(321)과 상부 전극(325) 사이에는 절연체(323)가 제공된다. 즉 용량 소자(790)는 한 쌍의 전극 사이에 유전체로서 기능하는 절연체(323)가 끼워진 적층형 구조이다. 또한 도 32에는 절연체(281) 위에 용량 소자(790)를 제공하는 예를 나타내었지만, 절연체(281)와 상이한 절연체 위에 용량 소자(790)를 제공하여도 좋다.
도 32에, 도전체(301a), 도전체(301b), 및 도전체(305)가 동일한 층에 형성되는 예를 나타내었다. 또한 도전체(311), 도전체(313), 도전체(317), 및 하부 전극(321)이 동일한 층에 형성되는 예를 나타내었다. 또한 도전체(331), 도전체(333), 도전체(335), 및 도전체(337)가 동일한 층에 형성되는 예를 나타내었다. 또한 도전체(341), 도전체(343), 및 도전체(347)가 동일한 층에 형성되는 예를 나타내었다. 또한 도전체(351), 도전체(353), 도전체(355), 및 도전체(357)가 동일한 층에 형성되는 예를 나타내었다. 복수의 도전체를 동일한 층에 형성함으로써, 표시 장치(10)의 제작 공정을 간략하게 할 수 있기 때문에, 표시 장치(10)의 제조 비용을 절감할 수 있다. 또한 이들은 각각 상이한 층에 형성되어도 좋고, 상이한 종류의 재료를 가져도 좋다.
도 32에 나타낸 표시 장치(10)는 발광 소자(61)를 가진다. 발광 소자(61)는 도전체(772), EL층(786), 및 도전체(788)를 가진다. EL층(786)은 유기 화합물 또는 퀀텀닷 등의 무기 화합물을 가진다.
유기 화합물에 사용할 수 있는 재료로서 형광성 재료 또는 인광성 재료 등을 들 수 있다. 또한 퀀텀닷에 사용할 수 있는 재료로서 콜로이드상 퀀텀닷 재료, 합금형 퀀텀닷 재료, 코어·셸형 퀀텀닷 재료, 코어형 퀀텀닷 재료 등을 들 수 있다.
도전체(772)는 도전체(351), 도전체(341), 도전체(331), 도전체(313), 및 도전체(301b)를 통하여 트랜지스터(750)의 소스 및 드레인 중 다른 쪽과 전기적으로 접속된다. 도전체(772)는 절연체(363) 위에 형성되고, 화소 전극으로서의 기능을 가진다.
도전체(772)에는 가시광에 대하여 투과성을 가지는 재료 또는 반사성을 가지는 재료를 사용할 수 있다. 투광성 재료로서는 예를 들어 인듐, 아연, 주석 등을 포함하는 산화물 재료를 사용하면 좋다. 반사성 재료로서는 예를 들어 알루미늄, 은 등을 포함하는 재료를 사용하면 좋다.
도 32에는 도시하지 않았지만, 표시 장치(10)에는 편광 부재, 위상차 부재, 반사 방지 부재 등의 광학 부재(광학 기판) 등을 제공할 수 있다.
기판(12) 측에는 차광층(738)과, 차광층(738)과 접촉하는 절연체(734)가 제공된다. 차광층(738)은 인접한 영역으로부터 방출되는 광을 차단하는 기능을 가진다. 또는 차광층(738)은 외광이 트랜지스터(750) 등에 도달하는 것을 차단하는 기능을 가진다.
도 32에 나타낸 표시 장치(10)에는 절연체(363) 위에 절연체(730)가 제공된다. 여기서 절연체(730)는 도전체(772)의 일부를 덮는 구성으로 할 수 있다. 또한 발광 소자(61)는 투광성을 가지는 도전체(788)를 가지고, 톱 이미션형 발광 소자로 할 수 있다.
또한 차광층(738)은 절연체(730)와 중첩되는 영역을 가지도록 제공되어 있다. 또한 차광층(738)은 절연체(734)로 덮여 있다. 또한 발광 소자(61)와 절연체(734) 사이는 밀봉층(732)으로 충전되어 있다.
또한 구조체(778)는 절연체(730)와 EL층(786) 사이에 제공된다. 또한 구조체(778)는 절연체(730)와 절연체(734) 사이에 제공된다.
도 32에 나타낸 표시 장치(10)의 변형예를 도 33에 나타내었다. 도 33에 나타낸 표시 장치(10)는 착색층(736)이 제공되어 있다는 점에서 도 32에 나타낸 표시 장치(10)와 상이하다. 또한 착색층(736)은 발광 소자(61)와 중첩되는 영역을 가지도록 제공되어 있다. 착색층(736)을 제공함으로써, 발광 소자(61)로부터 추출되는 광의 색 순도를 높일 수 있다. 이에 의하여 표시 장치(10)에 고품질의 화상을 표시할 수 있다. 또한 표시 장치(10)의 예를 들어 모든 발광 소자(61)를 백색광을 방출하는 발광 소자로 할 수 있기 때문에, EL층(786)을 개별 도포 방식으로 형성하지 않아도 되고, 표시 장치(10)의 정세도를 높일 수 있다.
발광 소자(61)는 미소 광공진기(마이크로캐비티) 구조를 가질 수 있다. 이로써 착색층을 제공하지 않아도 소정의 색의 광(예를 들어 RGB)을 추출할 수 있어, 표시 장치(10)는 컬러 표시를 수행할 수 있다. 착색층을 제공하지 않는 구성으로 함으로써, 착색층에 의한 광의 흡수를 억제할 수 있다. 이로써 표시 장치(10)는 고휘도의 화상을 표시할 수 있고, 표시 장치(10)의 소비 전력을 저감할 수 있다. 또한 EL층(786)을 화소마다 섬 형상 또는 화소 열마다 줄무늬 형상으로 형성하는 방식, 즉 개별 도포 방식에 의하여 형성하는 경우에도, 착색층을 제공하지 않는 구성으로 할 수 있다. 또한 표시 장치(10)의 휘도로서는 예를 들어 500cd/m2 이상으로, 바람직하게는 1000cd/m2 이상 10000cd/m2 이하로, 더 바람직하게는 2000cd/m2 이상 5000cd/m2 이하로 할 수 있다.
본 실시형태에서 예시한 구성예 및 이들에 대응하는 도면 등은 적어도 그 일부를 다른 구성예 또는 도면 등과 적절히 조합할 수 있다.
(실시형태 5)
본 실시형태에서는 표시 장치(10)의 실시형태 3과는 다른 단면 구성예에 대하여 설명한다.
도 34의 (A)에 표시 장치(10)의 단면 구성예를 나타내었다. 도 34의 (A)에 나타낸 표시 장치(10)는 기판(16), 발광 소자(61R), 발광 소자(61G), 수광 소자(71), 트랜지스터(300), 및 트랜지스터(310)를 가진다.
발광 소자(61R)는 적색광(R)을 나타내는 기능을 가진다. 또한 발광 소자(61G)는 녹색광을 나타내는 기능을 가진다. 트랜지스터(300) 및 트랜지스터(310)는 기판(16)에 채널 형성 영역을 가지는 트랜지스터이다. 기판(16)으로서는 예를 들어 단결정 실리콘 기판 등 반도체 기판을 사용할 수 있다. 트랜지스터(300) 및 트랜지스터(310)는 기판(16)의 일부, 도전체(371), 저저항 영역(372), 절연체(373), 및 절연체(374)를 가진다. 도전체(371)는 게이트 전극으로서 기능한다. 절연체(373)는 기판(16)과 도전체(371) 사이에 위치하고 게이트 절연체로서 기능한다. 저저항 영역(372)은 기판(16)에 불순물이 도핑된 영역이고, 소스 또는 드레인으로서 기능한다. 절연체(374)는 도전체(371)의 측면을 덮어 제공된다.
트랜지스터(300)는 예를 들어 앞의 실시형태에서 설명한 트랜지스터(52B)에 상당한다. 트랜지스터(310)는 예를 들어 앞의 실시형태에서 설명한 트랜지스터(132)에 상당한다.
또한 기판(16)에 매립되도록, 인접한 2개의 트랜지스터(300) 간에 소자 분리층(403)이 제공되어 있다.
또한 트랜지스터(310)를 덮어 절연체(261)가 제공되고, 절연체(261) 위에 용량 소자(791)가 제공되어 있다.
용량 소자(791)는 도전체(792)와, 도전체(794)와, 이들 사이에 위치하는 절연체(793)를 가진다. 도전체(792)는 용량 소자(791)의 한쪽 전극으로서 기능하고, 도전체(794)는 용량 소자(791)의 다른 쪽 전극으로서 기능하고, 절연체(793)는 용량 소자(791)의 유전체로서 기능한다.
도전체(792)는 절연체(261) 위에 제공되고 도전체(795)에 매립되어 있다. 도전체(792)는 절연체(261)에 매립된 플러그(257)에 의하여 트랜지스터(300)의 소스 및 드레인 중 한쪽과 전기적으로 접속되어 있다. 절연체(793)는 도전체(792)를 덮어 제공된다. 도전체(792)와 도전체(794)는 절연체(793)를 개재하여 서로 중첩되는 영역을 가진다.
용량 소자(791)를 덮어 절연체(255a)가 제공되고, 절연체(255a) 위에 절연체(255b)가 제공되고, 절연체(255b) 위에 절연체(255c)가 제공되어 있다. 절연체(255c) 위에 발광 소자(61R) 및 발광 소자(61G)가 제공되어 있다. 인접한 발광 디바이스 사이의 영역 및 인접한 발광 디바이스와 수광 디바이스 사이의 영역에는 절연물이 제공된다. 도 34의 (A) 등에서는 상기 영역에 보호층(271)과, 보호층(271) 위의 절연체(278)가 제공되어 있다.
발광 소자(61R)가 가지는 EL층(172R) 및 발광 소자(61G)가 가지는 EL층(172G) 위에는 각각 절연체(270)가 제공되어 있다. 또한 EL층(172R), EL층(172G), 및 절연체(278) 위에 공통층(174)이 제공되고, 공통층(174) 위에 도전체(173)가 제공되어 있다. 또한 도전체(173) 위에 보호층(273)이 제공되어 있다.
도전체(171)는 절연체(793), 절연체(255a), 절연체(255b), 및 절연체(255c)에 매립된 플러그(256)와, 도전체(795)에 매립된 도전체(792)와, 절연체(261)에 매립된 플러그(257)에 의하여 트랜지스터(310)의 소스 및 드레인 중 한쪽과 전기적으로 접속되어 있다. 절연체(255c)의 상면의 높이와 플러그(256)의 상면의 높이는 일치 또는 실질적으로 일치한다. 플러그에는 각종 도전 재료를 사용할 수 있다.
또한 발광 소자(61R), 발광 소자(61G), 및 수광 소자(71) 위에는 절연체(276)가 제공되어 있다. 도전체(171)로부터 절연체(276)까지가 층(60)에 상당한다. 절연체(276) 위에는 기판(12)이 제공되어 있다. 절연체(276)는 접착층으로서 기능한다. 기판(16)으로부터 절연체(255c)까지의 적층 구조가 표시 장치(10A) 및 표시 장치(10B)의 층(50)에 상당한다.
도 34의 (A)에 나타낸 구성예에서는 발광 소자가 층(60)에 형성되고 수광 소자가 층(50) 또는 층(20)에 형성되어 있다.
수광 소자(71)는 표시 장치의 외부로부터 절연체(276), 절연체(255a), 및 절연체(261) 등을 통하여 입사한 광 Lin을 검출하는 기능을 가진다.
도 34의 (B)에 도 34의 (A)에 나타낸 표시 장치(10)의 단면 구성예와 다른 단면 구성예를 나타내었다. 도 34의 (B)는 도 34의 (A)의 변형예이다. 도 34의 (B)에 나타낸 표시 장치(10)에서는 발광 소자(61R) 및 발광 소자(61G) 대신에 발광 소자(61W)가 제공되고, 절연체(276) 위의 발광 소자(61W)와 중첩되는 영역에 착색층이 제공되어 있다. 도 34의 (B)에서는 하나의 발광 소자(61W)와 중첩되는 착색층(264R)과 다른 발광 소자(61W)와 중첩되는 착색층(264G)을 가지는 표시 장치(10)의 단면 구성예를 나타내었다.
발광 소자(61W)는 백색광을 나타내는 기능을 가진다. 또한 착색층(264R)은 적색광을 투과시키는 기능을 가지고, 착색층(264G)은 녹색광을 투과시키는 기능을 가진다. 발광 소자(61W)로부터 방출된 백색광(W)은 착색층(264R)을 통하여 표시 장치의 외부에 적색광으로서 사출된다. 또한 발광 소자(61W)로부터 방출된 백색광(W)은 착색층(264G)을 통하여 표시 장치의 외부에 녹색광으로서 사출된다. 또한 도 34의 (B)에 도시하지 않았지만 청색광 등, 적색광 및 녹색광 이외의 파장 영역의 광을 투과시키는 착색층을 사용하여도 좋다.
또한 절연체(276) 위의 수광 소자(71)와 중첩되는 영역에 착색층(264X)을 제공하여도 좋다. 착색층(264X)으로서, 임의의 파장 영역의 광을 투과시키는 착색층을 제공할 수 있다. 착색층(264X)을 제공함으로써 착색층(264X)을 투과시키는 광만을 수광 소자(71)로 검출할 수 있다.
도 34의 (B)에 나타낸 표시 장치(10)는 착색층(264R), 착색층(264G), 및 착색층(264X) 위에 절연체(258)를 가지고, 절연체(258) 위에 기판(12)을 가진다. 절연체(258)는 접착층으로서 기능한다.
도 35의 (A)에 도 34의 (B)에 나타낸 표시 장치(10)의 변형예를 나타내었다. 도 35의 (A)에 나타낸 표시 장치(10)는 EL층(172W)이 인접한 발광 소자(61W)에 의하여 공유되는 구성을 가진다. 또한 수광 소자(71)와 중첩되는 영역에도 EL층(172W)이 잔존하고 있다. EL층(172W)의 막 두께가 광 Lin을 투과시킬 정도이면, 수광 소자(71)와 중첩되는 영역에 EL층(172W)이 잔존하고 있어도 광 Lin의 검출이 가능하다.
도 35의 (B)에 도 34의 (A)에 나타낸 표시 장치(10)의 변형예를 나타내었다. 앞의 실시형태에서 설명한 바와 같이, 수광 소자(71)는 발광 소자(61)의 EL층(172)을 광전 변환층으로서 기능하는 활성층(182)으로 치환함으로써 실현할 수 있다.
도 35의 (B)에 나타낸 표시 장치(10)는 층(60)에 발광 소자(61)와 수광 소자(71)가 제공되어 있다. 층(60)에 제공된 수광 소자(71)는 플러그(256) 및 플러그(257)를 통하여 트랜지스터(310)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다.
또한 도 36의 (A)에 나타낸 바와 같이, 발광 소자(61W)와 중첩시켜 착색층(264R) 및 착색층(264G)을 제공하고 수광 소자(71)와 중첩시켜 착색층(264X)을 제공하여도 좋다.
또한 도 36의 (B)에 나타낸 바와 같이, 발광 소자(61W)와 중첩시켜 착색층(264R) 및 착색층(264G)을 제공하고 수광 소자(71) 위에는 착색층을 제공하지 않는 구성으로 하여도 좋다.
도 37에 도 34의 (A)에 나타낸 표시 장치(10)의 변형예를 나타내었다. 도 37에 나타낸 표시 장치(10)는 트랜지스터(300)와 트랜지스터(302)가 적층된 구성을 가진다. 트랜지스터(300)는 기판(16)에 채널이 형성된다. 트랜지스터(302)는 기판(17)에 채널이 형성된다. 기판(16)과 기판(17)의 양쪽에는 반도체 기판을 사용한다.
도 37에 나타낸 표시 장치(10)는 트랜지스터(300), 용량 소자(791), 수광 소자(71)가 제공된 기판(16)과, 트랜지스터(302)가 제공된 기판(17)이 접합된 구성을 가진다.
여기서, 기판(16)의 하면에 절연체(345)를 제공하는 것이 바람직하다. 또한 기판(17) 위에 제공된 절연체(262) 위에 절연체(346)를 제공하는 것이 바람직하다. 절연체(345), 절연체(346)는 보호층으로서 기능하는 절연체이고, 기판(16) 및 기판(17)으로 불순물이 확산되는 것을 억제할 수 있다.
또한 절연체(261)와 도전체(792) 사이에 절연체(796) 및 절연체(797)를 제공하여도 좋다. 또한 절연체(261) 위에 도전체(798)를 제공하여도 좋다. 도전체(798)는 절연체(797)에 매립되도록 제공되는 것이 바람직하다.
기판(16)에는 기판(16) 및 절연체(345)를 관통하는 플러그(342)가 제공된다. 여기서 플러그(342)의 측면을 덮어 절연체(344)를 제공하는 것이 바람직하다. 절연체(344)는 보호층으로서 기능하는 절연체이고, 기판(16)으로 불순물이 확산되는 것을 억제할 수 있다. 기판(16)이 실리콘 기판인 경우, 플러그(342)는 실리콘 관통 전극(TSV: Through Silicon Via)이라고도 불린다.
또한 기판(16)의 이면(기판(12) 측과는 반대 측의 표면) 측, 절연체(345) 아래에 도전체(348)가 제공된다. 도전체(348)는 절연체(332)에 매립되도록 제공되는 것이 바람직하다. 또한 도전체(348)와 절연체(332)의 하면은 평탄화되어 있는 것이 바람직하다. 여기서 도전체(348)는 플러그(342)를 통하여 도전체(798)와 전기적으로 접속되어 있다.
한편, 기판(17)에는 절연체(346) 위에 도전체(349)가 제공되어 있다. 도전체(349)는 절연체(336)에 매립되도록 제공되는 것이 바람직하다. 또한 도전체(349)와 절연체(336)의 상면은 평탄화되어 있는 것이 바람직하다.
도전체(348)와 도전체(349)가 접합됨으로써 기판(17)과 기판(16)이 전기적으로 접속된다. 여기서, 도전체(348)와 절연체(332)로 형성되는 면과 도전체(349)와 절연체(336)로 형성되는 면의 평탄성을 향상시킴으로써 도전체(348)와 도전체(349)의 접합 상태가 양호해진다.
도전체(348) 및 도전체(349)에는 같은 도전 재료를 사용하는 것이 바람직하다. 예를 들어 Al, Cr, Cu, Ta, Ti, Mo, W에서 선택된 원소를 포함한 금속막, 또는 상술한 원소를 성분으로 하는 금속 질화물막(질화 타이타늄막, 질화 몰리브데넘막, 질화 텅스텐막) 등을 사용할 수 있다. 특히 도전체(348) 및 도전체(349)에 구리를 사용하는 것이 바람직하다. 이로써, copper-to-copper(Cu-to-Cu) 직접 접합 기술(Cu(구리)의 패드들을 접속함으로써 전기적 도통을 실현하는 기술)을 적용할 수 있다.
도 37에 나타낸 표시 장치(10)에서는 도전체(348) 및 절연체(332)로부터 절연체(255c)까지의 적층 구조가 표시 장치(10A) 및 표시 장치(10B)의 층(50)에 상당한다. 또한 기판(17)으로부터 도전체(349) 및 절연체(336)까지의 적층 구조가 표시 장치(10A) 및 표시 장치(10B)의 층(20)에 상당한다.
도 38에 나타낸 표시 장치(10)와 같이, 도전체(348)와 도전체(349) 사이에 범프(358)를 제공하고 범프(358)를 통하여 도전체(348)와 도전체(349)를 전기적으로 접속하여도 좋다. 범프(358)는 예를 들어 금(Au), 니켈(Ni), 인듐(In), 주석(Sn) 등을 포함하는 도전 재료를 사용하여 형성할 수 있다. 또한 예를 들어 범프(358)로서 땜납을 사용하는 경우가 있다. 또한 절연체(332)와 절연체(336) 사이에 접착층(359)을 제공하여도 좋다. 또한 범프(358)를 제공하는 경우, 절연체(332) 및 절연체(336)를 제공하지 않아도 된다.
도 39에 도 36의 (A) 및 (B)에 나타낸 표시 장치(10)의 변형예를 나타내었다. 도 39에 나타낸 표시 장치(10)는 기판(16) 위에 트랜지스터(380)를 가진다. 따라서 도 39에 나타낸 표시 장치(10)는 트랜지스터(380)와 트랜지스터(302)가 적층된 구성을 가진다. 트랜지스터(380)는 백 게이트를 가지는 트랜지스터이다. 기판(16)으로서 반도체 기판을 사용하여도 좋고 다른 재료의 기판을 사용하여도 좋다.
또한 도 39에서는 수광 소자(71)로서, 도 35의 (B)에 나타낸 수광 소자(71)가 사용되어 있다. 구체적으로는 광전 변환층으로서 기능하는 활성층에 유기 반도체가 사용되어 있다.
트랜지스터(380)는 반도체(382), 절연체(384), 도전체(385), 한 쌍의 도전체(383), 절연체(326), 및 도전체(381)를 가진다. 반도체(382)로서 예를 들어 산화물 반도체를 사용하여도 좋다.
도 39에 나타낸 표시 장치(10)에서는 기판(16) 위에 절연체(324)가 제공되어 있다. 절연체(324)는 기판(16) 측으로부터 물 또는 수소 등의 불순물이 트랜지스터(380)로 확산되는 것, 및 반도체(382)에서 절연체(324) 측으로 산소가 이탈되는 것을 방지하는 배리어층으로서 기능한다. 절연체(324)로서는 예를 들어 산화 알루미늄막, 산화 하프늄막, 질화 실리콘막 등, 산화 실리콘막보다 수소 또는 산소가 확산되기 어려운 막을 사용할 수 있다.
절연체(324) 위에 도전체(381)가 제공되고, 도전체(381)를 덮어 절연체(326)가 제공되어 있다. 절연체(326)에서 적어도 반도체(382)와 접하는 부분에는 산화 실리콘막 등의 산화물 절연막을 사용하는 것이 바람직하다. 절연체(326)의 상면은 평탄화되어 있는 것이 바람직하다.
반도체(382)는 절연체(326) 위에 제공된다. 한 쌍의 도전체(383)는 반도체(382) 위에 접하여 제공되고, 소스 전극 및 드레인 전극으로서 기능한다.
한 쌍의 도전체(383)의 상면 및 측면, 그리고 반도체(382)의 측면 등을 덮어 절연체(327)가 제공되고, 절연체(327) 위에 절연체(261)가 제공되어 있다. 절연체(327)는 반도체(382)에 절연체(261) 등으로부터 물 또는 수소 등의 불순물이 확산되는 것, 및 반도체(382)에서 산소가 이탈되는 것을 방지하는 배리어층으로서 기능한다. 절연체(327)로서는 절연체(324)와 같은 절연막을 사용할 수 있다.
절연체(327) 및 절연체(261)에, 반도체(382)에 도달하는 개구가 제공되어 있다. 상기 개구의 내부에, 절연체(261), 절연체(327), 및 도전체(383)의 측면 그리고 반도체(382)의 상면에 접하는 절연체(384)와, 절연체(384)에 접하는 도전체(385)가 매립되어 있다.
도전체(385)는 트랜지스터(380)의 제 1 게이트 전극으로서 기능하고, 절연체(384)는 제 1 게이트 절연체로서 기능한다. 도전체(381)는 트랜지스터(380)의 제 2 게이트 전극으로서 기능하고, 절연체(326)의 일부는 제 2 게이트 절연체로서 기능한다.
제 1 게이트 전극 및 제 2 게이트 전극 중 한쪽을 "게이트" 또는 "게이트 전극"이라고 하는 경우, 제 1 게이트 전극 및 제 2 게이트 전극 중 다른 쪽을 "백 게이트" 또는 "백 게이트 전극"이라고 하는 경우가 있다.
도전체(385)의 상면, 절연체(384)의 상면, 및 절연체(261)의 상면은 각각 높이가 일치 또는 실질적으로 일치하도록 평탄화 처리되고, 이들을 덮어 절연체(329) 및 절연체(263)가 제공되어 있다.
절연체(261) 및 절연체(263)는 층간 절연체로서 기능한다. 절연체(329)는 절연체(263) 측으로부터 트랜지스터(380)로 물 또는 수소 등의 불순물이 확산되는 것을 방지하는 배리어층으로서 기능한다. 절연체(329)로서는 절연체(327) 및 절연체(324)와 같은 절연막을 사용할 수 있다.
한 쌍의 도전체(383) 중 한쪽과 전기적으로 접속되는 플러그(799)가, 절연체(796), 절연체(797), 절연체(263), 절연체(329), 절연체(261), 및 절연체(327)에 제공된 개구에 매립되도록 제공되어 있다.
여기서, 플러그(799)는 절연체(796), 절연체(797), 절연체(263), 절연체(329), 절연체(261), 및 절연체(327)의 각각의 개구의 측면과 접하는 부분, 및 상기 개구의 바닥부에서 도전체(383)의 일부와 접하는 부분에, 수소 및 산소가 확산되기 어려운 도전 재료를 사용하는 것이 바람직하다.
또한 도 39에 나타낸 표시 장치(10)에서는 플러그(342)가 절연체(263), 절연체(329), 절연체(261), 절연체(327), 절연체(326), 절연체(324), 기판(16), 및 절연체(345)를 관통하여 제공되어 있다. 또한 상술한 바와 같이, 플러그(342)의 측면을 덮어 절연체(344)를 제공하는 것이 바람직하다.
또한 도 40에 나타낸 표시 장치(10)와 같이, 도전체(348)와 도전체(349) 사이에 범프(358)를 제공하고 범프(358)를 통하여 도전체(348)와 도전체(349)를 전기적으로 접속하여도 좋다. 또한 절연체(332)와 절연체(336) 사이에 접착층(359)을 제공하여도 좋다. 도 40에 나타낸 표시 장치(10)는 도 39에 나타낸 표시 장치(10)의 변형예이지만 도 37에 나타낸 표시 장치(10)의 변형예이기도 하다.
또한 도 35의 (A)에 나타낸 바와 같이, 수광 소자(71)와 중첩시켜 착색층(264X)을 제공하여도 좋다.
본 실시형태에서 예시한 구성예 및 이들에 대응하는 도면 등은 적어도 그 일부를 다른 구성예 또는 도면 등과 적절히 조합할 수 있다.
(실시형태 6)
<OS 트랜지스터의 구성예>
본 실시형태에서는 본 발명의 일 형태인 표시 장치에 사용할 수 있는 OS 트랜지스터의 구성예에 대하여 설명한다. 도 41의 (A), (B), 및 (C)는 본 발명의 일 형태인 표시 장치에 사용할 수 있는 트랜지스터(750) 및 트랜지스터(750) 주변의 상면도 및 단면도이다. 트랜지스터(750)는 트랜지스터(380) 등에도 적용할 수 있다.
도 41의 (A)는 트랜지스터(750)의 상면도이다. 또한 도 41의 (B) 및 (C)는 트랜지스터(750)의 단면도이다. 여기서 도 41의 (B)는 도 41의 (A)에서 일점쇄선 A1-A2로 나타낸 부분의 단면도이고, 트랜지스터(750)의 채널 길이 방향의 단면도이기도 하다. 또한 도 41의 (C)는 도 41의 (A)에서 일점쇄선 A3-A4로 나타낸 부분의 단면도이고, 트랜지스터(750)의 채널 폭 방향의 단면도이기도 하다. 또한 도 41의 (A)의 상면도에서는, 도면의 명료화를 위하여 일부의 요소를 생략하였다.
도 41의 (A) 내지 (C)에 나타낸 바와 같이, 트랜지스터(750)는 기판(도시하지 않았음) 위에 배치된 금속 산화물(220a)과, 금속 산화물(220a) 위에 배치된 금속 산화물(220b)과, 금속 산화물(220b) 위에서 서로 이격되어 배치된 도전체(242a) 및 도전체(242b)와, 도전체(242a) 및 도전체(242b) 위에 배치되고 도전체(242a)와 도전체(242b) 사이에 개구가 형성된 절연체(280)와, 개구 내에 배치된 도전체(260)와, 금속 산화물(220b), 도전체(242a), 도전체(242b), 및 절연체(280)와 도전체(260) 사이에 배치된 절연체(250)를 가진다. 여기서 도 41의 (B) 및 (C)에 나타낸 바와 같이, 도전체(260)의 상면은 절연체(250) 및 절연체(280)의 상면과 실질적으로 일치하는 것이 바람직하다. 또한 이하에서는 금속 산화물(220a) 및 금속 산화물(220b)을 통틀어 금속 산화물(220)이라고 하는 경우가 있다. 또한 도전체(242a) 및 도전체(242b)를 통틀어 도전체(242)라고 하는 경우가 있다.
도 41의 (A) 내지 (C)에 나타낸 트랜지스터(750)에서는, 도전체(242a) 및 도전체(242b)의 도전체(260) 측의 측면이 실질적으로 수직인 형상을 가진다. 또한 도 41의 (A) 내지 (C)에 나타낸 트랜지스터(750)는 이에 한정되지 않고, 도전체(242a) 및 도전체(242b)의 측면과 바닥면이 이루는 각을 10° 이상 80° 이하, 바람직하게는 30° 이상 60° 이하로 하여도 좋다. 또한 도전체(242a) 및 도전체(242b)에서 대향하는 측면이 복수의 면을 가져도 좋다.
도 41의 (A) 내지 (C)에 나타낸 바와 같이, 절연체(222), 절연체(224), 금속 산화물(220a), 금속 산화물(220b), 도전체(242a), 도전체(242b), 및 절연체(250)와 절연체(280) 사이에 절연체(254)가 배치되는 것이 바람직하다. 여기서 절연체(254)는 도 41의 (B) 및 (C)에 나타낸 바와 같이, 절연체(250)의 측면, 도전체(242a)의 상면과 측면, 도전체(242b)의 상면과 측면, 금속 산화물(220a), 금속 산화물(220b), 및 절연체(222)의 측면, 그리고 절연체(222)의 상면에 접하는 것이 바람직하다.
또한 트랜지스터(750)에서는, 채널이 형성되는 영역(이하 채널 형성 영역이라고도 함)과 그 근방에서 금속 산화물(220a), 금속 산화물(220b), 및 금속 산화물(220c)의 3층이 적층되어 있지만, 본 발명은 이에 한정되지 않는다. 예를 들어 금속 산화물(220b)과 금속 산화물(220c)의 2층 구조, 또는 4층 이상의 적층 구조를 채용하여도 좋다. 또한 금속 산화물(220a), 금속 산화물(220b), 및 금속 산화물(220c)이 각각 2층 이상의 적층 구조를 가져도 좋다.
여기서, 도전체(260)는 트랜지스터의 게이트 전극으로서 기능하고, 도전체(242a) 및 도전체(242b)는 각각 소스 전극 또는 드레인 전극으로서 기능한다. 상술한 바와 같이, 도전체(260)는 절연체(280)의 개구, 및 도전체(242a)와 도전체(242b)에 끼워진 영역에 매립되도록 형성된다. 여기서 도전체(260), 도전체(242a), 및 도전체(242b)의 배치는 절연체(280)의 개구에 대하여 자기 정합(self-aligned)적으로 선택된다. 즉 트랜지스터(750)에서, 게이트 전극을 소스 전극과 드레인 전극 사이에 자기 정합적으로 배치할 수 있다. 따라서 위치를 맞추기 위한 마진을 제공하지 않고 도전체(260)를 형성할 수 있기 때문에, 트랜지스터(750)의 점유 면적을 축소할 수 있다. 이에 의하여, 표시 장치의 정세도를 높일 수 있다. 또한 표시 장치의 베젤을 좁힐 수 있다.
도 41의 (A) 내지 (C)에 나타낸 바와 같이, 도전체(260)는 절연체(250)의 내측에 제공된 도전체(260a)와 도전체(260a)의 내측에 매립되도록 제공된 도전체(260b)를 가지는 것이 바람직하다. 또한 트랜지스터(750)에서 도전체(260)는 2층의 적층 구조를 가지지만, 본 발명은 이에 한정되지 않는다. 예를 들어 도전체(260)는 단층 구조를 가져도 좋고, 3층 이상의 적층 구조를 가져도 좋다
트랜지스터(750)는 기판(도시하지 않았음) 위에 배치된 절연체(214)와, 절연체(214) 위에 배치된 절연체(216)와, 절연체(216)에 매립되도록 배치된 도전체(205)와, 절연체(216)와 도전체(205) 위에 배치된 절연체(222)와, 절연체(222) 위에 배치된 절연체(224)를 가지는 것이 바람직하다. 절연체(224) 위에 금속 산화물(220a)이 배치되는 것이 바람직하다.
트랜지스터(750) 위에 층간막으로서 기능하는 절연체(274) 및 절연체(281)가 배치되는 것이 바람직하다. 여기서 절연체(274)는 도전체(260), 절연체(250), 및 절연체(280)의 상면에 접하여 배치되는 것이 바람직하다.
절연체(222), 절연체(254), 및 절연체(274)는 수소(예를 들어 수소 원자, 수소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 것이 바람직하다. 예를 들어 절연체(222), 절연체(254), 및 절연체(274)는 절연체(224), 절연체(250), 및 절연체(280)보다 수소 투과성이 낮은 것이 바람직하다. 또한 절연체(222) 및 절연체(254)는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 것이 바람직하다. 예를 들어 절연체(222) 및 절연체(254)는 절연체(224), 절연체(250), 및 절연체(280)보다 산소 투과성이 낮은 것이 바람직하다.
트랜지스터(750)에 전기적으로 접속되고, 플러그로서 기능하는 도전체(245)(도전체(245a) 및 도전체(245b))가 제공되는 것이 바람직하다. 또한 플러그로서 기능하는 도전체(245)의 측면에 접하여 절연체(241)(절연체(241a) 및 절연체(241b))가 제공된다. 즉 절연체(254), 절연체(280), 절연체(274), 및 절연체(281)의 개구의 내벽과 접하여 절연체(241)가 제공된다. 또한 절연체(241)의 측면에 접하여 도전체(245)의 제 1 도전체가 제공되고, 그 내측에 도전체(245)의 제 2 도전체가 제공되는 구성으로 하여도 좋다. 여기서 도전체(245)의 상면의 높이와 절연체(281)의 상면의 높이는 같은 정도로 할 수 있다. 또한 트랜지스터(750)에서는 도전체(245)의 제 1 도전체와 도전체(245)의 제 2 도전체가 적층되어 있지만, 본 발명은 이에 한정되지 않는다. 예를 들어 도전체(245)는 단층 구조를 가져도 좋고, 3층 이상의 적층 구조를 가져도 좋다. 구조체가 적층 구조를 가지는 경우, 형성 순서대로 서수를 붙여 구별하는 경우가 있다.
트랜지스터(750)에서는, 채널 형성 영역을 포함하는 금속 산화물(220)(금속 산화물(220a) 및 금속 산화물(220b))로서, 산화물 반도체로서 기능하는 금속 산화물(이하 산화물 반도체라고도 함)을 사용하는 것이 바람직하다. 예를 들어 금속 산화물(220)의 채널 형성 영역이 되는 금속 산화물로서는, 밴드 갭이 2eV 이상, 바람직하게는 2.5eV 이상인 금속 산화물을 사용하는 것이 바람직하다.
상기 금속 산화물은 적어도 인듐(In) 또는 아연(Zn)을 포함하는 것이 바람직하다. 특히 인듐(In) 및 아연(Zn)을 포함하는 것이 바람직하다. 또한 이들에 더하여 원소 M이 포함되는 것이 바람직하다. 원소 M으로서는 알루미늄(Al), 갈륨(Ga), 이트륨(Y), 주석(Sn), 붕소(B), 타이타늄(Ti), 철(Fe), 니켈(Ni), 저마늄(Ge), 지르코늄(Zr), 몰리브데넘(Mo), 란타넘(La), 세륨(Ce), 네오디뮴(Nd), 하프늄(Hf), 탄탈럼(Ta), 텅스텐(W), 마그네슘(Mg), 및 코발트(Co) 중 하나 이상을 사용할 수 있다. 특히 원소 M은 알루미늄(Al), 갈륨(Ga), 이트륨(Y), 및 주석(Sn) 중 하나 이상으로 하는 것이 바람직하다. 또한 원소 M은 Ga 및 Sn 중 어느 한쪽 또는 양쪽을 가지는 것이 더 바람직하다.
또한 금속 산화물(220b)은 도전체(242)와 중첩되지 않은 영역의 막 두께가 도전체(242)와 중첩되는 영역의 막 두께보다 얇아지는 경우가 있다. 이는 도전체(242a) 및 도전체(242b)를 형성할 때, 금속 산화물(220b)의 상면의 일부를 제거함으로써 형성된다. 금속 산화물(220b)의 상면에서는, 도전체(242)가 되는 도전막을 성막하였을 때 상기 도전막과의 계면 근방에 저항이 낮은 영역이 형성되는 경우가 있다. 이와 같이, 금속 산화물(220b)의 상면의 도전체(242a)와 도전체(242b) 사이에 위치하는 저항이 낮은 영역을 제거함으로써, 상기 영역에 채널이 형성되는 것을 방지할 수 있다.
본 발명의 일 형태에 의하여 크기가 작은 트랜지스터를 가지므로 정세도가 높은 표시 장치를 제공할 수 있다. 또는 온 전류가 높은 트랜지스터를 가지므로 휘도가 높은 표시 장치를 제공할 수 있다. 또는 고속으로 동작하는 트랜지스터를 가지므로 고속으로 동작하는 표시 장치를 제공할 수 있다. 또는 전기 특성이 안정적인 트랜지스터를 가지므로 신뢰성이 높은 표시 장치를 제공할 수 있다. 또는 오프 전류가 낮은 트랜지스터를 가지므로 소비 전력이 낮은 표시 장치를 제공할 수 있다.
본 발명의 일 형태인 표시 장치에 사용할 수 있는 트랜지스터(750)의 자세한 구성에 대하여 설명한다.
도전체(205)는 금속 산화물(220) 및 도전체(260)와 중첩되는 영역을 가지도록 배치된다. 또한 도전체(205)는 절연체(216)에 매립되어 제공되는 것이 바람직하다.
도전체(205)는 도전체(205a) 및 도전체(205b)를 가진다. 도전체(205a)는 절연체(216)에 제공된 개구의 바닥면 및 측벽과 접하여 제공된다. 도전체(205b)는 도전체(205a)에 형성된 오목부에 매립되도록 제공된다. 여기서 도전체(205b)의 상면의 높이는 도전체(205a)의 상면의 높이 및 절연체(216)의 상면의 높이와 실질적으로 일치한다.
도전체(205a)에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다.
도전체(205a)에 수소의 확산을 저감하는 기능을 가지는 도전성 재료를 사용함으로써, 도전체(205b)에 포함되는 수소 등의 불순물이 절연체(224) 등을 통하여 금속 산화물(220)로 확산되는 것을 억제할 수 있다. 또한 도전체(205a)에 산소의 확산을 억제하는 기능을 가지는 도전성 재료를 사용함으로써, 도전체(205b)가 산화되어 도전율이 저하되는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 가지는 도전성 재료로서는, 예를 들어 타이타늄, 질화 타이타늄, 탄탈럼, 질화 탄탈럼, 루테늄, 산화 루테늄 등을 사용하는 것이 바람직하다. 따라서 도전체(205a)는 상기 도전성 재료의 단층 또는 적층으로 하면 좋다. 예를 들어 도전체(205a)에는 질화 타이타늄을 사용하면 좋다.
또한 도전체(205b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로서 포함하는 도전성 재료를 사용하는 것이 바람직하다. 예를 들어 도전체(205b)에는 텅스텐을 사용하면 좋다.
여기서, 도전체(260)는 제 1 게이트(톱 게이트라고도 함) 전극으로서 기능하는 경우가 있다. 또한 도전체(205)는 제 2 게이트(보텀 게이트라고도 함) 전극으로서 기능하는 경우가 있다. 이 경우, 도전체(205)에 인가하는 전위를 도전체(260)에 인가하는 전위와 연동시키지 않고 독립적으로 변화시킴으로써, 트랜지스터(750)의 Vth를 제어할 수 있다. 특히 도전체(205)에 음의 전위를 인가함으로써, 트랜지스터(750)의 Vth를 더 크게 하고, 오프 전류를 저감할 수 있다. 따라서 도전체(205)에 음의 전위를 인가하는 경우에는 인가하지 않는 경우보다 도전체(260)에 인가하는 전위가 0V일 때의 드레인 전류를 저감할 수 있다.
도전체(205)는 금속 산화물(220)에서의 채널 형성 영역보다 크게 제공되는 것이 좋다. 특히 도 41의 (C)에 나타낸 바와 같이, 도전체(205)는 금속 산화물(220)에서 채널 폭 방향과 교차되는 단부보다 외측의 영역으로도 연장되는 것이 바람직하다. 즉 금속 산화물(220)의 채널 폭 방향에서의 측면의 외측에서, 도전체(205)와 도전체(260)는 절연체를 개재하여 중첩되는 것이 바람직하다.
상기 구성을 가짐으로써, 제 1 게이트 전극으로서의 기능을 가지는 도전체(260)의 전계와 제 2 게이트 전극으로서의 기능을 가지는 도전체(205)의 전계로, 금속 산화물(220)의 채널 형성 영역을 전기적으로 둘러쌀 수 있다.
도 41의 (C)에 나타낸 바와 같이, 도전체(205)는 연장되어 배선으로서도 기능한다. 다만 이 구성에 한정되지 않고, 도전체(205) 아래에 배선으로서 기능하는 도전체를 제공하여도 좋다.
절연체(214)는 물 또는 수소 등의 불순물이 기판 측으로부터 트랜지스터(750)에 혼입되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 따라서 절연체(214)에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는(상기 불순물을 투과시키기 어려운) 절연성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는(상기 산소를 투과시키기 어려운) 절연성 재료를 사용하는 것이 바람직하다.
예를 들어 절연체(214)에는, 산화 알루미늄 또는 질화 실리콘 등을 사용하는 것이 바람직하다. 이에 의하여, 물 또는 수소 등의 불순물이 절연체(214)보다 기판 측으로부터 트랜지스터(750) 측으로 확산되는 것을 억제할 수 있다. 또는 절연체(224) 등에 포함되는 산소가 절연체(214)보다 기판 측으로 확산되는 것을 억제할 수 있다.
층간막으로서 기능하는 절연체(216), 절연체(280), 및 절연체(281)는 절연체(214)보다 유전율이 낮은 것이 바람직하다. 유전율이 낮은 재료를 층간막에 사용함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다. 예를 들어 절연체(216), 절연체(280), 및 절연체(281)에 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 또는 공공(空孔)을 가지는 산화 실리콘 등을 적절히 사용하면 좋다.
절연체(222) 및 절연체(224)는 게이트 절연체로서의 기능을 가진다.
여기서, 금속 산화물(220)과 접하는 절연체(224)에서는 가열에 의하여 산소가 이탈되는 것이 바람직하다. 본 명세서에서는, 가열에 의하여 이탈되는 산소를 과잉 산소라고 부르는 경우가 있다. 예를 들어 절연체(224)에는 산화 실리콘 또는 산화질화 실리콘 등을 적절히 사용하면 좋다. 산소를 포함하는 절연체를 금속 산화물(220)과 접하여 제공함으로써, 금속 산화물(220) 내의 산소 결손을 저감하고 트랜지스터(750)의 신뢰성을 향상시킬 수 있다.
절연체(224)에는, 구체적으로는 가열에 의하여 일부의 산소가 이탈되는 산화물 재료를 사용하는 것이 바람직하다. 가열에 의하여 산소가 이탈되는 산화물이란, TDS(Thermal Desorption Spectroscopy) 분석에서 산소 원자로 환산한 산소의 이탈량이 1.0×1018atoms/cm3 이상, 바람직하게는 1.0×1019atoms/cm3 이상, 더 바람직하게는 2.0×1019atoms/cm3 이상 또는 3.0×1020atoms/cm3 이상인 산화물막이다. 또한 상기 TDS 분석 시의 막의 표면 온도는 100℃ 이상 700℃ 이하 또는 100℃ 이상 400℃ 이하의 범위가 바람직하다.
절연체(222)는 절연체(214) 등과 마찬가지로, 물 또는 수소 등의 불순물이 기판 측으로부터 트랜지스터(750)에 혼입되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 예를 들어 절연체(222)는 절연체(224)보다 수소 투과성이 낮은 것이 바람직하다. 절연체(222), 절연체(254), 및 절연체(274)로 절연체(224), 금속 산화물(220), 및 절연체(250) 등을 둘러쌈으로써, 외부로부터 물 또는 수소 등의 불순물이 트랜지스터(750)로 침입하는 것을 억제할 수 있다.
또한 절연체(222)는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는(상기 산소를 투과시키기 어려운) 것이 바람직하다. 예를 들어 절연체(222)는 절연체(224)보다 산소 투과성이 낮은 것이 바람직하다. 절연체(222)가 산소 및 불순물의 확산을 억제하는 기능을 가지면, 금속 산화물(220)이 가지는 산소가 기판 측으로 확산되는 것을 저감할 수 있기 때문에 바람직하다. 또한 도전체(205)가 절연체(224) 또는 금속 산화물(220)이 가지는 산소와 반응하는 것을 억제할 수 있다.
절연체(222)로서는 절연성 재료인 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체를 사용하는 것이 좋다. 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체로서는, 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함하는 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 이와 같은 재료를 사용하여 절연체(222)를 형성한 경우, 절연체(222)는 금속 산화물(220)로부터의 산소의 방출 및 트랜지스터(750)의 주변부로부터 금속 산화물(220)에 대한 수소 등의 불순물의 혼입을 억제하는 층으로서 기능한다.
또는 이들 절연체에, 예를 들어 산화 알루미늄, 산화 비스무트, 산화 저마늄, 산화 나이오븀, 산화 실리콘, 산화 타이타늄, 산화 텅스텐, 산화 이트륨, 산화 지르코늄을 첨가하여도 좋다. 또는 이들 절연체를 질화 처리하여도 좋다. 상기 절연체에 산화 실리콘, 산화질화 실리콘, 또는 질화 실리콘을 적층하여 사용하여도 좋다. 예를 들어 절연체(222)에 질화 실리콘과, 산화 실리콘과, 산화 알루미늄을 이 순서대로 3층 적층한 구조 등을 사용할 수 있다.
절연체(222)에는, 예를 들어 산화 알루미늄, 산화 하프늄, 산화 탄탈럼, 산화 지르코늄, 타이타늄산 지르콘산 연(PZT), 타이타늄산 스트론튬(SrTiO3), 또는 (Ba,Sr)TiO3(BST) 등의 소위 high-k 재료를 포함하는 절연체를 단층 또는 적층으로 사용하여도 좋다. 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연체가 박막화됨으로써 누설 전류 등의 문제가 발생하는 경우가 있다. 게이트 절연체로서 기능하는 절연체에 high-k 재료를 사용함으로써, 물리적 막 두께를 유지하면서 트랜지스터 동작 시의 게이트 전위를 저감할 수 있다.
또한 절연체(222) 및 절연체(224)는 2층 이상의 적층 구조를 가져도 좋다. 이 경우, 같은 재료로 이루어진 적층 구조에 한정되지 않고, 서로 다른 재료로 이루어진 적층 구조를 가져도 좋다. 예를 들어 절연체(222) 아래에 절연체(224)와 같은 절연체를 제공하여도 좋다.
금속 산화물(220)은 금속 산화물(220a)과, 금속 산화물(220a) 위의 금속 산화물(220b)을 가진다. 금속 산화물(220b) 아래에 금속 산화물(220a)이 있으면, 금속 산화물(220a)보다 아래쪽에 형성된 구조물로부터 금속 산화물(220b)로 불순물이 확산되는 것을 억제할 수 있다.
또한 금속 산화물(220)은 각 금속 원자의 원자수비가 다른 복수의 산화물층의 적층 구조를 가지는 것이 바람직하다. 예를 들어 금속 산화물(220)이 적어도 인듐(In)과 원소 M을 포함하는 경우, 금속 산화물(220a)을 구성하는 모든 원소의 원자수에 대한 금속 산화물(220a)에 포함되는 원소 M의 원자수의 비율이, 금속 산화물(220b)을 구성하는 모든 원소의 원자수에 대한 금속 산화물(220b)에 포함되는 원소 M의 원자수의 비율보다 높은 것이 바람직하다. 또한 금속 산화물(220a)에 포함되는 원소 M의 In에 대한 원자수비가, 금속 산화물(220b)에 포함되는 원소 M의 In에 대한 원자수비보다 높은 것이 바람직하다.
금속 산화물(220a)의 전도대 하단의 에너지가 금속 산화물(220b)의 전도대 하단의 에너지보다 높은 것이 바람직하다. 또한 바꿔 말하면, 금속 산화물(220a)의 전자 친화력이 금속 산화물(220b)의 전자 친화력보다 작은 것이 바람직하다.
여기서, 금속 산화물(220a) 및 금속 산화물(220b)의 접합부에서 전도대 하단의 에너지 준위는 완만하게 변화된다. 금속 산화물(220a) 및 금속 산화물(220b)의 접합부에서의 전도대 하단의 에너지 준위는 연속적으로 변화되거나 연속 접합한다고 바꿔 말할 수도 있다. 이와 같이 하기 위해서는, 금속 산화물(220a)과 금속 산화물(220b)의 계면에 형성되는 혼합층의 결함 준위 밀도를 낮추는 것이 좋다.
구체적으로는, 금속 산화물(220a)과 금속 산화물(220b)이 산소 이외에 공통의 원소를 가짐으로써(주성분으로서 포함함으로써), 결함 준위 밀도가 낮은 혼합층을 형성할 수 있다. 예를 들어 금속 산화물(220b)이 In-Ga-Zn 산화물인 경우, 금속 산화물(220a)로서 In-Ga-Zn 산화물, Ga-Zn 산화물, 산화 갈륨 등을 사용하여도 좋다.
구체적으로는, 금속 산화물(220a)로서, In:Ga:Zn=1:3:4[원자수비] 또는 그 근방 혹은 1:1:0.5[원자수비] 또는 그 근방의 금속 산화물을 사용하면 좋다. 또한 금속 산화물(220b)로서, In:Ga:Zn=4:2:3[원자수비] 또는 그 근방 혹은 3:1:2[원자수비] 또는 그 근방의 금속 산화물을 사용하면 좋다.
이때, 캐리어의 주된 경로는 금속 산화물(220b)이다. 금속 산화물(220a)을 상술한 구성으로 함으로써, 금속 산화물(220a)과 금속 산화물(220b)의 계면에서의 결함 준위 밀도를 낮출 수 있다. 따라서 계면 산란으로 인한 캐리어 전도에 대한 영향이 작아지므로, 트랜지스터(750)는 높은 온 전류 및 높은 주파수 특성을 얻을 수 있다.
금속 산화물(220b) 위에는 소스 전극 및 드레인 전극으로서 기능하는 도전체(242)(도전체(242a) 및 도전체(242b))가 제공된다. 도전체(242)에는 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 란타넘에서 선택된 금속 원소, 또는 상술한 금속 원소를 성분으로 하는 합금이나, 상술한 금속 원소를 조합한 합금 등을 사용하는 것이 바람직하다. 예를 들어 질화 탄탈럼, 질화 타이타늄, 텅스텐, 타이타늄과 알루미늄을 포함하는 질화물, 탄탈럼과 알루미늄을 포함하는 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함하는 산화물, 란타넘과 니켈을 포함하는 산화물 등을 사용하는 것이 바람직하다. 또한 질화 탄탈럼, 질화 타이타늄, 타이타늄과 알루미늄을 포함하는 질화물, 탄탈럼과 알루미늄을 포함하는 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함하는 산화물, 란타넘과 니켈을 포함하는 산화물은 산화되기 어려운 도전성 재료, 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다.
금속 산화물(220)과 접하도록 상기 도전체(242)를 제공함으로써, 도전체(242) 근방에서의 금속 산화물(220)의 산소 농도가 감소되는 경우가 있다. 또한 도전체(242) 근방에서의 금속 산화물(220)에, 도전체(242)에 포함되는 금속과 금속 산화물(220)의 성분을 포함하는 금속 화합물층이 형성되는 경우가 있다. 이와 같은 경우, 도전체(242) 근방에서의 금속 산화물(220)의 영역에서 캐리어 농도가 증가되고, 상기 영역은 저저항 영역이 된다.
여기서, 도전체(242a)와 도전체(242b) 사이의 영역은 절연체(280)의 개구에 중첩하여 형성된다. 이에 의하여, 도전체(242a)와 도전체(242b) 사이에 도전체(260)를 자기 정합적으로 배치할 수 있다.
절연체(250)는 게이트 절연체로서 기능한다. 절연체(250)는 금속 산화물(220b)의 상면에 접하여 배치되는 것이 바람직하다. 절연체(250)에는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 가지는 산화 실리콘을 사용할 수 있다. 특히 산화 실리콘 및 산화질화 실리콘은 열에 대하여 안정적이므로 바람직하다.
절연체(250)는 절연체(224)와 마찬가지로 절연체(250) 내의 물 또는 수소 등의 불순물의 농도가 감소되어 있는 것이 바람직하다. 절연체(250)의 막 두께는 1nm 이상 20nm 이하로 하는 것이 바람직하다.
절연체(250)와 도전체(260) 사이에 금속 산화물을 제공하여도 좋다. 상기 금속 산화물은 절연체(250)로부터 도전체(260)로의 산소의 확산을 억제하는 것이 바람직하다. 이에 의하여, 절연체(250)의 산소로 인한 도전체(260)의 산화를 억제할 수 있다.
상기 금속 산화물은 게이트 절연체의 일부로서의 기능을 가지는 경우가 있다. 따라서 절연체(250)에 산화 실리콘 또는 산화질화 실리콘 등을 사용하는 경우, 상기 금속 산화물로서는 비유전율이 높은 high-k 재료인 금속 산화물을 사용하는 것이 바람직하다. 게이트 절연체를 절연체(250)와 상기 금속 산화물의 적층 구조로 하면, 열에 대하여 안정적이고, 또한 비유전율이 높은 적층 구조로 할 수 있다. 따라서 게이트 절연체의 물리적 막 두께를 유지하면서 트랜지스터 동작 시에 인가되는 게이트 전위를 저감할 수 있다. 또한 게이트 절연체로서 기능하는 절연체의 등가 산화막 두께(EOT)를 감소시킬 수 있다.
구체적으로는, 하프늄, 알루미늄, 갈륨, 이트륨, 지르코늄, 텅스텐, 타이타늄, 탄탈럼, 니켈, 저마늄, 및 마그네슘 등에서 선택된 1종류 또는 2종류 이상이 포함되는 금속 산화물을 사용할 수 있다. 특히 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체인 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함하는 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다.
도 41의 (A) 내지 (C)에서 도전체(260)는 2층 구조로 나타내었지만, 단층 구조를 가져도 좋고, 3층 이상의 적층 구조를 가져도 좋다.
도전체(260a)에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는 상술한 도전체를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다.
도전체(260a)가 산소의 확산을 억제하는 기능을 가짐으로써, 절연체(250)에 포함되는 산소로 인하여 도전체(260b)가 산화되어 도전율이 저하되는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 가지는 도전성 재료로서는, 예를 들어 탄탈럼, 질화 탄탈럼, 루테늄, 또는 산화 루테늄 등을 사용하는 것이 바람직하다.
도전체(260b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로서 포함하는 도전성 재료를 사용하는 것이 바람직하다. 또한 도전체(260)는 배선으로서도 기능하기 때문에, 도전성이 높은 도전체를 사용하는 것이 바람직하다. 예를 들어 텅스텐, 구리, 또는 알루미늄을 주성분으로서 포함하는 도전성 재료를 사용할 수 있다. 또한 도전체(260b)는 적층 구조로 하여도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층 구조로 하여도 좋다.
도 41의 (A) 및 (C)에 나타낸 바와 같이, 금속 산화물(220b)에서 도전체(242)와 중첩되지 않은 영역, 바꿔 말하면 금속 산화물(220)의 채널 형성 영역에서 금속 산화물(220)의 측면이 도전체(260)로 덮이도록 배치되어 있다. 이에 의하여, 제 1 게이트 전극으로서 기능하는 도전체(260)의 전계를 금속 산화물(220)의 측면에 작용시키기 쉬워진다. 따라서 트랜지스터(750)의 온 전류를 높이고 주파수 특성을 향상시킬 수 있다.
절연체(254)는 절연체(214) 등과 마찬가지로, 물 또는 수소 등의 불순물이 절연체(280) 측으로부터 트랜지스터(750)에 혼입되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 예를 들어 절연체(254)는 절연체(224)보다 수소 투과성이 낮은 것이 바람직하다. 또한 도 41의 (B) 및 (C)에 나타낸 바와 같이, 절연체(254)는 절연체(250)의 측면, 도전체(242a)의 상면과 측면, 도전체(242b)의 상면과 측면, 금속 산화물(220a), 절연체(224)의 측면에 접하는 것이 바람직하다. 이와 같은 구성으로 함으로써, 절연체(280)에 포함되는 수소가 도전체(242a), 도전체(242b), 금속 산화물(220a), 금속 산화물(220b), 및 절연체(224)의 상면 또는 측면으로부터 금속 산화물(220)로 침입하는 것을 억제할 수 있다.
또한 절연체(254)는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는(상기 산소를 투과시키기 어려운) 것이 바람직하다. 예를 들어 절연체(254)는 절연체(280) 또는 절연체(224)보다 산소 투과성이 낮은 것이 바람직하다.
절연체(254)는 스퍼터링법을 사용하여 성막되는 것이 바람직하다. 절연체(254)를, 산소를 포함한 분위기에서 스퍼터링법을 사용하여 성막함으로써, 절연체(224)에서 절연체(254)와 접한 영역 근방에 산소를 첨가할 수 있다. 이에 의하여, 상기 영역으로부터 절연체(224)를 통하여 금속 산화물(220) 내에 산소를 공급할 수 있다. 여기서 절연체(254)가 위쪽으로의 산소의 확산을 억제하는 기능을 가짐으로써, 산소가 금속 산화물(220)로부터 절연체(280)로 확산되는 것을 방지할 수 있다. 또한 절연체(222)가 아래쪽으로의 산소의 확산을 억제하는 기능을 가짐으로써, 산소가 금속 산화물(220)로부터 기판 측으로 확산되는 것을 방지할 수 있다. 이러한 식으로, 금속 산화물(220)의 채널 형성 영역에 산소가 공급된다. 이로써, 금속 산화물(220)의 산소 결손이 저감되기 때문에, 트랜지스터가 노멀리 온이 되는 것을 억제할 수 있다.
절연체(254)로서는, 예를 들어 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체를 성막하는 것이 좋다. 또한 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체로서는, 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함하는 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다.
절연체(280)는 절연체(254)를 개재하여 절연체(224), 금속 산화물(220), 및 도전체(242) 위에 제공된다. 예를 들어 절연체(280)는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 또는 공공을 가지는 산화 실리콘 등을 가지는 것이 바람직하다. 특히 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이므로 바람직하다. 특히 산화 실리콘, 산화질화 실리콘, 공공을 가지는 산화 실리콘 등의 재료는 가열에 의하여 이탈되는 산소를 포함하는 영역을 용이하게 형성할 수 있기 때문에 바람직하다.
절연체(280) 내의 물 또는 수소 등의 불순물의 농도가 감소되어 있는 것이 바람직하다. 또한 절연체(280)의 상면은 평탄화되어도 좋다.
절연체(274)는 절연체(214) 등과 마찬가지로, 물 또는 수소 등의 불순물이 위쪽으로부터 절연체(280)에 혼입되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 절연체(274)로서는, 예를 들어 절연체(214), 절연체(254) 등으로서 사용할 수 있는 절연체를 사용하면 좋다.
절연체(274) 위에 층간막으로서 기능하는 절연체(281)를 제공하는 것이 바람직하다. 절연체(281)는 절연체(224) 등과 마찬가지로 막 내의 물 또는 수소 등의 불순물의 농도가 감소되어 있는 것이 바람직하다.
절연체(281), 절연체(274), 절연체(280), 및 절연체(254)에 형성된 개구에 도전체(245a) 및 도전체(245b)를 배치한다. 도전체(245a) 및 도전체(245b)는 도전체(260)를 끼워 대향하여 제공된다. 또한 도전체(245a) 및 도전체(245b)의 상면의 높이는 절연체(281)의 상면과 동일 평면상에 있어도 좋다.
또한 절연체(281), 절연체(274), 절연체(280), 및 절연체(254)의 개구의 내벽과 접하여 절연체(241a)가 제공되고, 그 측면에 접하여 도전체(245a)의 제 1 도전체가 형성되어 있다. 상기 개구의 바닥부의 적어도 일부에는 도전체(242a)가 위치하고, 도전체(245a)가 도전체(242a)와 접한다. 마찬가지로, 절연체(281), 절연체(274), 절연체(280), 및 절연체(254)의 개구의 내벽과 접하여 절연체(241b)가 제공되고, 그 측면에 접하여 도전체(245b)의 제 1 도전체가 형성되어 있다. 상기 개구의 바닥부의 적어도 일부에는 도전체(242b)가 위치하고, 도전체(245b)가 도전체(242b)와 접한다.
도전체(245a) 및 도전체(245b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로서 포함하는 도전성 재료를 사용하는 것이 바람직하다. 또한 도전체(245a) 및 도전체(245b)는 적층 구조로 하여도 좋다.
도전체(245)를 적층 구조로 하는 경우, 도전체(242), 절연체(254), 절연체(280), 절연체(274), 절연체(281)와 접하는 도전체로서는 물 또는 수소 등의 불순물의 확산을 억제하는 기능을 가지는 상술한 도전체를 사용하는 것이 바람직하다. 예를 들어 탄탈럼, 질화 탄탈럼, 타이타늄, 질화 타이타늄, 루테늄, 또는 산화 루테늄 등을 사용하는 것이 바람직하다. 또한 물 또는 수소 등의 불순물의 확산을 억제하는 기능을 가지는 도전성 재료는 단층 또는 적층으로 사용하여도 좋다. 상기 도전성 재료를 사용함으로써, 절연체(280)에 첨가된 산소가 도전체(245a) 및 도전체(245b)에 흡수되는 것을 억제할 수 있다. 또한 절연체(281)보다 위층으로부터 물 또는 수소 등의 불순물이 도전체(245a) 및 도전체(245b)를 통하여 금속 산화물(220)에 혼입되는 것을 억제할 수 있다.
절연체(241a) 및 절연체(241b)로서는, 예를 들어 절연체(254) 등으로서 사용할 수 있는 절연체를 사용하면 좋다. 절연체(241a) 및 절연체(241b)는 절연체(254)와 접하여 제공되기 때문에, 절연체(280) 등으로부터 물 또는 수소 등의 불순물이 도전체(245a) 및 도전체(245b)를 통하여 금속 산화물(220)에 혼입되는 것을 억제할 수 있다. 또한 절연체(280)에 포함되는 산소가 도전체(245a) 및 도전체(245b)에 흡수되는 것을 억제할 수 있다.
도시하지 않았지만, 도전체(245a)의 상면 및 도전체(245b)의 상면에 접하여 배선으로서 기능하는 도전체를 배치하여도 좋다. 배선으로서 기능하는 도전체에는 텅스텐, 구리, 또는 알루미늄을 주성분으로서 포함하는 도전성 재료를 사용하는 것이 바람직하다. 또한 상기 도전체는 적층 구조로 하여도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층으로 하여도 좋다. 상기 도전체는 절연체에 제공된 개구에 매립되도록 형성되어도 좋다.
<트랜지스터의 구성 재료>
트랜지스터에 사용할 수 있는 구성 재료에 대하여 설명한다.
[기판]
트랜지스터를 형성하는 기판으로서는 예를 들어 절연체 기판, 반도체 기판, 또는 도전체 기판을 사용하면 좋다. 절연체 기판으로서는 예를 들어 유리 기판, 석영 기판, 사파이어 기판, 안정화 지르코니아 기판(이트리아 안정화 지르코니아 기판 등), 수지 기판 등이 있다. 또한 반도체 기판으로서는 예를 들어 실리콘, 저마늄 등으로 이루어진 반도체 기판, 또는 탄소화 실리콘, 실리콘 저마늄, 비소화 갈륨, 인화 인듐, 산화 아연, 산화 갈륨으로 이루어진 화합물 반도체 기판 등이 있다. 또한 상술한 반도체 기판 내부에 절연체 영역을 가지는 반도체 기판, 예를 들어 SOI(Silicon On Insulator) 기판 등이 있다. 도전체 기판으로서는 흑연 기판, 금속 기판, 합금 기판, 도전성 수지 기판 등이 있다. 또는 금속의 질화물을 가지는 기판, 금속의 산화물을 가지는 기판 등이 있다. 또한 절연체 기판에 도전체 또는 반도체가 제공된 기판, 반도체 기판에 도전체 또는 절연체가 제공된 기판, 도전체 기판에 반도체 또는 절연체가 제공된 기판 등이 있다. 또는 이들 기판에 소자가 제공된 것을 사용하여도 좋다. 기판에 제공되는 소자로서는 용량 소자, 저항 소자, 스위칭 소자, 발광 소자, 기억 소자 등이 있다.
[절연체]
절연체로서는, 절연성을 가지는 산화물, 질화물, 산화질화물, 질화 산화물, 금속 산화물, 금속 산화질화물, 금속 질화 산화물 등이 있다.
예를 들어 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연체가 박막화됨으로써 누설 전류 등의 문제가 발생하는 경우가 있다. 게이트 절연체로서 기능하는 절연체에 high-k 재료를 사용함으로써, 물리적 막 두께를 유지하면서 트랜지스터 동작 시의 전압을 저감할 수 있다. 한편, 층간막으로서 기능하는 절연체에는 비유전율이 낮은 재료를 사용함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다. 따라서 절연체의 기능에 따라 재료를 선택하는 것이 좋다.
비유전율이 높은 절연체로서는 산화 갈륨, 산화 하프늄, 산화 지르코늄, 알루미늄 및 하프늄을 가지는 산화물, 알루미늄 및 하프늄을 가지는 산화질화물, 실리콘 및 하프늄을 가지는 산화물, 실리콘 및 하프늄을 가지는 산화질화물, 또는 실리콘 및 하프늄을 가지는 질화물 등이 있다.
비유전율이 낮은 절연체로서는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 가지는 산화 실리콘, 또는 수지 등이 있다.
산화물 반도체를 사용한 트랜지스터는, 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체(절연체(214), 절연체(222), 절연체(254), 및 절연체(274) 등)로 둘러쌈으로써, 트랜지스터의 전기 특성을 안정적으로 할 수 있다. 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로서는, 예를 들어 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄, 또는 탄탈럼을 포함하는 절연체를 단층으로 또는 적층으로 사용하면 좋다. 구체적으로는, 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로서, 산화 알루미늄, 산화 마그네슘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 또는 산화 탄탈럼 등의 금속 산화물, 질화 알루미늄, 질화 알루미늄 타이타늄, 질화 타이타늄, 질화산화 실리콘, 또는 질화 실리콘 등의 금속 질화물을 사용할 수 있다.
게이트 절연체로서 기능하는 절연체는, 가열에 의하여 이탈되는 산소를 포함하는 영역을 가지는 절연체인 것이 바람직하다. 예를 들어 가열에 의하여 이탈되는 산소를 포함하는 영역을 가지는 산화 실리콘 또는 산화질화 실리콘이 금속 산화물(220)과 접하는 구조로 함으로써, 금속 산화물(220)이 가지는 산소 결손을 보상할 수 있다.
[도전체]
도전체에는 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 란타넘 등에서 선택된 금속 원소, 또는 상술한 금속 원소를 성분으로 하는 합금이나, 상술한 금속 원소를 조합한 합금 등을 사용하는 것이 바람직하다. 예를 들어 질화 탄탈럼, 질화 타이타늄, 텅스텐, 타이타늄과 알루미늄을 포함하는 질화물, 탄탈럼과 알루미늄을 포함하는 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함하는 산화물, 란타넘과 니켈을 포함하는 산화물 등을 사용하는 것이 바람직하다. 또한 질화 탄탈럼, 질화 타이타늄, 타이타늄과 알루미늄을 포함하는 질화물, 탄탈럼과 알루미늄을 포함하는 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함하는 산화물, 란타넘과 니켈을 포함하는 산화물은 산화되기 어려운 도전성 재료, 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다. 또한 인 등의 불순물 원소를 함유시킨 다결정 실리콘으로 대표되는, 전기 전도도가 높은 반도체, 니켈 실리사이드 등의 실리사이드를 사용하여도 좋다.
상기 재료로 형성되는 도전체를 복수 적층하여 사용하여도 좋다. 예를 들어 상술한 금속 원소를 포함하는 재료와 산소를 포함하는 도전성 재료를 조합한 적층 구조로 하여도 좋다. 또한 상술한 금속 원소를 포함하는 재료와 질소를 포함하는 도전성 재료를 조합한 적층 구조로 하여도 좋다. 또한 상술한 금속 원소를 포함하는 재료와, 산소를 포함하는 도전성 재료와, 질소를 포함하는 도전성 재료를 조합한 적층 구조로 하여도 좋다.
또한 트랜지스터의 채널 형성 영역에 금속 산화물을 사용하는 경우, 게이트 전극으로서 기능하는 도전체에는 상술한 금속 원소를 포함하는 재료와 산소를 포함하는 도전성 재료를 조합한 적층 구조를 사용하는 것이 바람직하다. 이 경우에는, 산소를 포함하는 도전성 재료를 채널 형성 영역 측에 제공하는 것이 좋다. 산소를 포함하는 도전성 재료를 채널 형성 영역 측에 제공함으로써, 상기 도전성 재료에서 이탈된 산소가 채널 형성 영역에 공급되기 쉬워진다.
특히 게이트 전극으로서 기능하는 도전체에, 채널이 형성되는 금속 산화물에 포함되는 금속 원소 및 산소를 포함하는 도전성 재료를 사용하는 것이 바람직하다. 또한 상술한 금속 원소 및 질소를 포함하는 도전성 재료를 사용하여도 좋다. 예를 들어 질화 타이타늄, 질화 탄탈럼 등의 질소를 포함하는 도전성 재료를 사용하여도 좋다. 또한 인듐 주석 산화물, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 타이타늄을 포함하는 인듐 산화물, 산화 타이타늄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, 실리콘을 첨가한 인듐 주석 산화물을 사용하여도 좋다. 또한 질소를 포함하는 인듐 갈륨 아연 산화물을 사용하여도 좋다. 이와 같은 재료를 사용함으로써, 채널이 형성되는 금속 산화물에 포함되는 수소를 포획할 수 있는 경우가 있다. 또는 외부의 절연체 등으로부터 혼입되는 수소를 포획할 수 있는 경우가 있다.
<산화물 반도체를 가지는 트랜지스터>
산화물 반도체를 트랜지스터에 사용하는 경우에 대하여 설명한다.
OS 트랜지스터에 사용하는 금속 산화물은 적어도 인듐 또는 아연을 포함하는 것이 바람직하고, 인듐 및 아연을 포함하는 것이 더 바람직하다. 예를 들어 금속 산화물은 인듐과, M(M은 갈륨, 알루미늄, 이트륨, 주석, 실리콘, 붕소, 구리, 바나듐, 베릴륨, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 마그네슘, 및 코발트에서 선택된 1종류 또는 복수 종류)과, 아연을 포함하는 것이 바람직하다. 특히 M은 갈륨, 알루미늄, 이트륨, 및 주석에서 선택된 1종류 또는 복수 종류인 것이 바람직하고, 갈륨인 것이 더 바람직하다.
금속 산화물은 스퍼터링법, 유기 금속 화학 기상 성장(MOCVD: Metal Organic Chemical Vapor Deposition)법 등의 화학 기상 성장(CVD: Chemical Vapor Deposition)법, 또는 원자층 퇴적(ALD: Atomic Layer Deposition)법 등에 의하여 형성할 수 있다.
이하에서는, 금속 산화물의 일례로서 인듐(In), 갈륨(Ga), 및 아연(Zn)을 포함하는 산화물에 대하여 설명한다. 또한 인듐(In), 갈륨(Ga), 및 아연(Zn)을 포함하는 산화물을 In-Ga-Zn 산화물이라고 부르는 경우가 있다.
상기 산화물 반도체를 트랜지스터에 사용함으로써, 전계 효과 이동도가 높은 트랜지스터를 실현할 수 있다. 또한 신뢰성이 높은 트랜지스터를 실현할 수 있다.
트랜지스터에는 캐리어 농도가 낮은 산화물 반도체를 사용하는 것이 바람직하다. 예를 들어 산화물 반도체의 캐리어 농도는 1×1017cm-3 이하, 바람직하게는 1×1015cm-3 이하, 더 바람직하게는 1×1013cm-3 이하, 더욱 바람직하게는 1×1011cm-3 이하, 더욱더 바람직하게는 1×1010cm-3 미만이고, 1×10-9cm-3 이상이다. 또한 산화물 반도체막의 캐리어 농도를 낮추는 경우에는, 산화물 반도체막 내의 불순물 농도를 낮추고, 결함 준위 밀도를 낮추면 좋다. 본 명세서 등에서, 불순물 농도가 낮고, 결함 준위 밀도가 낮은 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 한다. 또한 캐리어 농도가 낮은 산화물 반도체를 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체라고 하는 경우가 있다.
고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 결함 준위 밀도가 낮기 때문에, 트랩 준위 밀도도 낮아지는 경우가 있다.
산화물 반도체의 트랩 준위에 포획된 전하는 소실되는 데 걸리는 시간이 길고, 마치 고정 전하처럼 작용하는 경우가 있다. 그러므로 트랩 준위 밀도가 높은 산화물 반도체에 채널 형성 영역이 형성되는 트랜지스터는 전기 특성이 불안정해지는 경우가 있다.
따라서 트랜지스터의 전기 특성을 안정적으로 하기 위해서는, 산화물 반도체 내의 불순물 농도를 감소시키는 것이 유효하다. 또한 산화물 반도체 내의 불순물 농도를 감소시키기 위해서는, 근접한 막 내의 불순물 농도도 감소시키는 것이 바람직하다. 불순물로서는 수소, 질소, 알칼리 금속, 알칼리 토금속, 철, 니켈, 실리콘 등이 있다. 또한 산화물 반도체 내의 불순물이란 예를 들어 산화물 반도체를 구성하는 주성분 외의 것을 말한다. 예를 들어 농도가 0.1atomic% 미만인 원소는 불순물이라고 할 수 있다.
<불순물>
여기서, 산화물 반도체 내에서의 각 불순물의 영향에 대하여 설명한다.
산화물 반도체에 14족 원소 중 하나인 실리콘 또는 탄소가 포함되면, 산화물 반도체에서 결함 준위가 형성된다. 그러므로 산화물 반도체에서의 실리콘 또는 탄소의 농도(이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)에 의하여 얻어지는 농도)를 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 한다.
산화물 반도체에 알칼리 금속 또는 알칼리 토금속이 포함되면, 결함 준위가 형성되고 캐리어가 생성되는 경우가 있다. 따라서 알칼리 금속 또는 알칼리 토금속이 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로 SIMS에 의하여 얻어지는 산화물 반도체 내의 알칼리 금속 또는 알칼리 토금속의 농도를 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다.
산화물 반도체에 질소가 포함되면, 캐리어인 전자가 발생하고 캐리어 농도가 증가되어 n형화되기 쉽다. 그러므로 질소가 포함되는 산화물 반도체를 반도체로서 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 또는 산화물 반도체에 질소가 포함되면, 트랩 준위가 형성되는 경우가 있다. 이 결과, 트랜지스터의 전기 특성이 불안정해지는 경우가 있다. 그러므로 SIMS에 의하여 얻어지는 산화물 반도체 내의 질소 농도를 5×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더욱 바람직하게는 5×1017atoms/cm3 이하로 한다.
산화물 반도체에 포함되는 수소는 금속 원자와 결합하는 산소와 반응하여 물이 되기 때문에, 산소 결손을 형성하는 경우가 있다. 상기 산소 결손에 수소가 들어감으로써, 캐리어인 전자가 생성되는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합하는 산소와 결합하여, 캐리어인 전자가 생성되는 경우가 있다. 따라서 수소가 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로 산화물 반도체 내의 수소는 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는, 산화물 반도체에서 SIMS에 의하여 얻어지는 산화물 반도체 내의 수소 농도를 1×1020atoms/cm3 미만, 바람직하게는 1×1019atoms/cm3 미만, 더 바람직하게는 5×1018atoms/cm3 미만, 더욱 바람직하게는 1×1018atoms/cm3 미만으로 한다.
불순물이 충분히 저감된 산화물 반도체를 트랜지스터의 채널 형성 영역에 사용함으로써, 안정된 전기 특성을 부여할 수 있다.
본 실시형태에서 예시한 구성예 및 이들에 대응하는 도면 등은 적어도 그 일부를 다른 구성예 또는 도면 등과 적절히 조합할 수 있다.
(실시형태 7)
본 실시형태에서는 상기 실시형태에서 설명한 표시 장치를 가질 수 있는 전자 장치에 대하여 설명한다.
이하에서 예시하는 전자 장치는 상기 실시형태에서 설명한 표시 장치를 표시부에 가지는 것이다. 따라서, 높은 해상도가 실현된 전자 장치이다. 또한 높은 해상도와 큰 화면이 양립된 전자 장치로 할 수 있다.
본 발명의 일 형태의 전자 장치의 표시부에는 예를 들어 풀 하이비전, 4K2K, 8K4K, 16K8K, 또는 그 이상의 해상도를 가지는 영상을 표시할 수 있다.
전자 장치로서는 예를 들어 텔레비전 장치, 노트북형 퍼스널 컴퓨터, 모니터 장치, 디지털 사이니지, 파친코기, 게임기 등 비교적 큰 화면을 가지는 전자 장치 외에, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 휴대 전화기, 휴대용 게임기, 휴대 정보 단말기, 음향 재생 장치 등이 있다.
본 발명의 일 형태가 적용된 전자 장치는 가옥 또는 빌딩 등의 내벽 또는 외벽, 자동차 등의 내장 또는 외장 등의 평면 또는 곡면을 따라 제공할 수 있다.
도 42의 (A)는 파인더(8100)가 장착된 상태의 카메라(8000)의 외관을 나타낸 도면이다.
카메라(8000)는 하우징(8001), 표시부(8002), 조작 버튼(8003), 셔터 버튼(8004) 등을 가진다. 또한 카메라(8000)에는 탈착 가능한 렌즈(8006)가 장착되어 있다.
또한 카메라(8000)는 렌즈(8006)와 하우징이 일체가 되어도 좋다.
카메라(8000)는 셔터 버튼(8004)을 누르거나 터치 패널로서 기능하는 표시부(8002)를 터치함으로써 촬상할 수 있다.
하우징(8001)은 전극을 가지는 마운트를 가지고, 파인더(8100) 이외에 스트로보 장치 등을 접속할 수 있다.
파인더(8100)는 하우징(8101), 표시부(8102), 버튼(8103) 등을 가진다.
하우징(8101)은 카메라(8000)의 마운트와 연결되는 마운트에 의하여 카메라(8000)에 장착되어 있다. 파인더(8100)는 카메라(8000)로부터 수신한 영상 등을 표시부(8102)에 표시시킬 수 있다.
버튼(8103)은 전원 버튼 등으로서의 기능을 가진다.
카메라(8000)의 표시부(8002) 및 파인더(8100)의 표시부(8102)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 또한 파인더가 내장된 카메라(8000)이어도 좋다.
도 42의 (B)는 헤드 마운트 디스플레이(8200)의 외관을 나타낸 도면이다.
헤드 마운트 디스플레이(8200)는 장착부(8201), 렌즈(8202), 본체(8203), 표시부(8204), 케이블(8205) 등을 가진다. 또한 장착부(8201)에는 배터리(8206)가 내장되어 있다.
케이블(8205)은 배터리(8206)로부터 본체(8203)에 전력을 공급한다. 본체(8203)는 무선 수신기 등을 가지고, 수신한 영상 정보를 표시부(8204)에 표시시킬 수 있다. 또한, 본체(8203)는 카메라를 가지고, 사용자의 안구 또는 눈꺼풀의 움직임의 정보를 입력 수단으로서 사용할 수 있다.
또한 장착부(8201)는 사용자와 접촉하는 위치에 사용자의 안구의 움직임에 따라 흐르는 전류를 검지할 수 있는 복수의 전극이 제공되고 시선을 인식하는 기능을 가져도 좋다. 또한 상기 전극을 흐르는 전류에 의하여 사용자의 맥박을 모니터링하는 기능을 가져도 좋다. 또한, 장착부(8201)는 온도 센서, 압력 센서, 가속도 센서 등의 각종 센서를 가져도 좋고, 사용자의 생체 정보를 표시부(8204)에 표시하는 기능, 또는 사용자의 머리의 움직임에 맞추어 표시부(8204)에 표시되는 영상을 변화시키는 기능 등을 가져도 좋다.
표시부(8204)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 42의 (C), (D), 및 (E)는 헤드 마운트 디스플레이(8300)의 외관을 나타낸 도면이다. 헤드 마운트 디스플레이(8300)는 하우징(8301)과, 표시부(8302)와, 밴드상의 고정구(8304)와, 한 쌍의 렌즈(8305)를 가진다.
사용자는 렌즈(8305)를 통하여 표시부(8302)의 표시를 시인할 수 있다. 또한 표시부(8302)를 만곡시켜 배치하면, 사용자는 높은 현장감을 느낄 수 있어 바람직하다. 또한 표시부(8302)의 상이한 영역에 표시된 다른 화상을 렌즈(8305)를 통하여 시인함으로써 시차를 사용한 3차원 표시 등을 할 수도 있다. 또한 하나의 표시부(8302)를 제공하는 구성에 한정되지 않고, 2개의 표시부(8302)를 제공하여 사용자의 한쪽 눈마다 하나의 표시부를 배치하여도 좋다.
또한 표시부(8302)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 본 발명의 일 형태의 반도체 장치를 가지는 표시 장치는 정세도가 매우 높기 때문에, 도 42의 (E)와 같이 렌즈(8305)를 사용하여 확대한 경우에도 사용자에게 화소가 시인되지 않고, 현실감이 더 높은 영상을 표시할 수 있다.
도 43의 (A) 내지 (G)에 나타낸 전자 장치는 하우징(9000), 표시부(9001), 스피커(9003), 조작 키(9005)(전원 스위치 또는 조작 스위치를 포함함), 접속 단자(9006), 센서(9007)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 포함하는 것), 마이크로폰(9008) 등을 가진다.
도 43의 (A) 내지 (G)에 나타낸 전자 장치는 다양한 기능을 가진다. 예를 들어, 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)에 의하여 처리를 제어하는 기능, 무선 통신 기능, 기록 매체에 저장된 프로그램 또는 데이터를 판독하여 처리하는 기능 등을 가질 수 있다. 또한 전자 장치의 기능은 이들에 한정되지 않고, 다양한 기능을 가질 수 있다. 전자 장치는 복수의 표시부를 가져도 좋다. 또한 전자 장치는 카메라 등이 제공되고, 정지 화상 또는 동영상을 촬영하고 기록 매체(외부 기록 매체 또는 카메라에 내장된 기록 매체)에 저장하는 기능, 촬영한 화상을 표시부에 표시하는 기능 등을 가져도 좋다.
도 43의 (A) 내지 (G)에 나타낸 전자 장치의 자세한 사항에 대하여 이하에서 설명한다.
도 43의 (A)는 텔레비전 장치(9100)를 나타낸 사시도이다. 텔레비전 장치(9100)에는 대화면, 예를 들어 50인치 이상 또는 100인치 이상의 표시부(9001)를 제공할 수 있다.
도 43의 (B)는 휴대 정보 단말기(9101)를 나타낸 사시도이다. 휴대 정보 단말기(9101)는 예를 들어, 스마트폰으로서 사용할 수 있다. 또한 휴대 정보 단말기(9101)에는 스피커(9003), 접속 단자(9006), 센서(9007) 등을 제공하여도 좋다. 또한, 휴대 정보 단말기(9101)는 문자 또는 화상 정보를 그 복수의 면에 표시할 수 있다. 도 43의 (B)에는 3개의 아이콘(9050)을 표시한 예를 나타내었다. 또한 파선의 직사각형으로 나타낸 정보(9051)를 표시부(9001)의 다른 면에 표시할 수도 있다. 정보(9051)의 일례로서는 전자 메일, SNS, 전화 등의 착신의 알림, 전자 메일 또는 SNS 등의 제목, 송신자명, 일시, 시각, 배터리의 잔량, 안테나 수신의 강도 등이 있다. 또는 정보(9051)가 표시되는 위치에는 아이콘(9050) 등을 표시하여도 좋다.
도 43의 (C)는 휴대 정보 단말기(9102)를 나타낸 사시도이다. 휴대 정보 단말기(9102)는 표시부(9001)의 3면 이상에 정보를 표시하는 기능을 가진다. 여기서는 정보(9052), 정보(9053), 정보(9054)가 각각 다른 면에 표시되어 있는 예를 나타내었다. 예를 들어 사용자는 옷의 가슴 포켓에 휴대 정보 단말기(9102)를 수납한 상태에서, 휴대 정보 단말기(9102) 위쪽에서 볼 수 있는 위치에 표시된 정보(9053)를 확인할 수도 있다. 사용자는 휴대 정보 단말기(9102)를 포켓에서 꺼내지 않고 표시를 확인하고, 예를 들어, 전화를 받을지 여부를 판단할 수 있다.
도 43의 (D)는 손목시계형 휴대 정보 단말기(9200)를 나타낸 사시도이다. 또한 표시부(9001)는 그 표시면이 만곡되어 제공되고, 만곡된 표시면을 따라 표시를 할 수 있다. 또한 휴대 정보 단말기(9200)가 예를 들어, 무선 통신이 가능한 헤드셋과 상호 통신함으로써, 핸즈프리로 통화를 할 수도 있다. 또한 휴대 정보 단말기(9200)는 접속 단자(9006)에 의하여 다른 정보 단말기와 상호로 데이터를 주고받거나 충전을 할 수도 있다. 또한 충전 동작은 무선 급전에 의하여 수행하여도 좋다.
도 43의 (E), (F), 및 (G)는 접을 수 있는 휴대 정보 단말기(9201)를 나타낸 사시도이다. 또한 도 43의 (E)는 펼친 상태의 휴대 정보 단말기(9201)를 나타낸 사시도이고, 도 43의 (G)는 접은 상태의 휴대 정보 단말기(9201)를 나타낸 사시도이고, 도 43의 (F)는 도 43의 (E) 및 (G)에 나타낸 상태 중 한쪽으로부터 다른 쪽으로 변화되는 도중의 상태의 휴대 정보 단말기(9201)를 나타낸 사시도이다. 휴대 정보 단말기(9201)는 접은 상태에서는 휴대성이 우수하고, 펼친 상태에서는 이음매가 없고 넓은 표시 영역을 가지므로 표시의 일람성(一覽性)이 우수하다. 휴대 정보 단말기(9201)의 표시부(9001)는 힌지(9055)에 의하여 연결된 3개의 하우징(9000)으로 지지되어 있다. 예를 들어 표시부(9001)는 곡률 반경 1mm 이상 150mm 이하로 구부릴 수 있다.
도 44의 (A)에 텔레비전 장치의 일례를 나타내었다. 텔레비전 장치(7100)에서는, 하우징(7101)에 표시부(7500)가 포함되어 있다. 여기서는 스탠드(7103)에 의하여 하우징(7101)을 지지한 구성을 나타내었다.
도 44의 (A)에 나타낸 텔레비전 장치(7100)는 하우징(7101)이 가지는 조작 스위치뿐만 아니라 별체의 리모트 컨트롤러(7111)에 의하여 조작할 수 있다. 또는 표시부(7500)에 터치 패널을 적용하고 이를 터치함으로써 텔레비전 장치(7100)를 조작하여도 좋다. 리모트 컨트롤러(7111)는 조작 버튼 외에 표시부를 가져도 좋다.
또한, 텔레비전 장치(7100)는 텔레비전 방송의 수신기뿐만 아니라 네트워크 접속을 위한 통신 장치를 가져도 좋다.
도 44의 (B)에 노트북형 퍼스널 컴퓨터(7200)를 나타내었다. 노트북형 퍼스널 컴퓨터(7200)는 하우징(7211), 키보드(7212), 포인팅 디바이스(7213), 외부 접속 포트(7214) 등을 가진다. 하우징(7211)에 표시부(7500)가 포함되어 있다.
도 44의 (C)에 디지털 사이니지(Digital Signage: 전자 간판)의 일례를 나타내었다.
도 44의 (C)에 나타낸 디지털 사이니지(7300)는 하우징(7301), 표시부(7500), 및 스피커(7303) 등을 가진다. 또한 LED 램프, 조작 키(전원 스위치 또는 조작 스위치를 포함함), 접속 단자, 각종 센서, 마이크로폰 등을 가질 수 있다.
표시부(7500)가 넓을수록 한번에 제공할 수 있는 정보량을 늘릴 수 있고, 또한 사람의 눈에 띄기 쉽기 때문에, 예를 들어 광고의 홍보 효과를 높이는 효과가 있다.
표시부(7500)에 터치 패널을 적용하여 사용자가 조작할 수 있는 구성으로 하는 것이 바람직하다. 이로써, 광고 용도뿐만 아니라, 노선 정보, 교통 정보, 상업 시설의 안내 정보 등, 사용자가 요구하는 정보를 제공하기 위한 용도로 사용할 수도 있다.
또한 도 44의 (C)에 나타낸 바와 같이, 디지털 사이니지(7300)는 사용자가 소유하는 스마트폰 등의 정보 단말기(7311)와 무선 통신에 의하여 연계 가능한 것이 바람직하다. 예를 들어 표시부(7500)에 표시되는 광고의 정보를 정보 단말기(7311)의 화면에 표시하거나, 정보 단말기(7311)를 조작함으로써 표시부(7500)의 표시를 전환할 수 있다.
또한 디지털 사이니지(7300)에 의하여, 정보 단말기(7311)를 조작 수단(컨트롤러)으로 한 게임을 실행할 수도 있다. 이로써, 불특정 다수의 사용자가 동시에 게임에 참가하여 즐길 수 있다.
또한 도 44의 (D)는 원기둥 모양의 공간의 내벽(7401)에 장착된 디지털 사이니지(7400)를 나타낸 것이다. 디지털 사이니지(7400)는 내벽(7401)의 곡면을 따라 제공된 표시부(7500) 외에 복수의 촬상 장치(7402), 복수의 음향 장치(7403)를 가진다. 또한, 디지털 사이니지(7400)는 복수의 촬상 장치(7402)에 의하여 사용자의 시선 계측(시선 추적) 또는 제스처 등을 검지하여 표시부(7500) 및 음향 장치(7403)의 동작과 연계 가능하다. 예를 들어, 표시부(7500)에 표시되는 광고의 정보에 대하여 사용자가 시선을 둠으로써 표시부(7500)의 표시의 전환 및 음향 장치(7403)의 음성의 전환 등을 수행할 수 있다. 이에 의하여 사용자는 현장감이 우수한 표시 및 음성 등을 즐길 수 있다.
도 44의 (A) 내지 (D)에서의 표시부(7500)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
또한, 도 44의 (A) 내지 (D)에 나타낸 본 발명의 일 형태에 따른 표시 장치를 적용 가능한 전자 장치에서는 네트워크를 통하여 외부의 서버와 접속되어도 좋다. 또한 전자 장치에서 높은 연산 능력이 필요한 처리를 수행하지 않고, 네트워크를 통하여 접속된 서버에서 높은 연산 능력이 필요한 처리를 수행하여도 좋다. 이러한 처리는 소위 신 클라이언트(thin client)라고도 불리고, 사용자 측(클라이언트 측)의 단말기(여기서는 전자 장치)에서는 한정된 처리만 실행하고, 애플리케이션 실행 및 관리 등의 고도 처리에 대해서는 서버 측에서 실행함으로써 클라이언트 측의 단말기의 처리 규모를 저감할 수 있다. 이에 의하여 전자 장치에서 높은 연산 성능을 가지는 연산 장치를 사용할 필요가 없기 때문에 저비용화, 경량화, 및 소형화가 용이해진다. 또한 본 발명의 일 형태의 전자 장치에서는 상기 신 클라이언트와 전자 장치 측에서 높은 연산 능력이 필요한 처리를 조합하여 처리를 수행하여도 좋다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시예 1)
본 실시예에서는 실시형태 1에 나타낸 전자 장치에 적용 가능한 표시 장치의 구체적인 예에 대하여 시작(試作)한 구성을 바탕으로 설명한다.
도 45는 Si 트랜지스터로 구성되는 CMOS 회로(Si CMOS LSI)와 CAAC-OS(c-axis aligned crystalline OS)를 사용한 OS 트랜지스터로 구성되는 회로(OSLSI)의 적층 구성의 단면도이다. 층(501)에 제공되는 SiFET를 포함하는 CMOS LSI는 55nm 공정을 채용하고 배선층은 6층이다. 층(502)에 제공되는 OSFET를 포함하는 OSLSI는 배선층으로서 OSFET 아래에 3층, OSFET 위에 3층이 제공된다. 또한 위층에는 화소 전극 및 포토리소그래피법을 사용하여 제작된 OEL층이 형성된다.
도 46은 SiFET 및 OSFET의 드레인 전압을 인가하였을 때의 전류의 양을 나타낸 그래프이다. SiFET는 W(채널 폭)=120nm, L(채널 길이)=60nm로 하고 게이트 전압을 0V로 하였을 때, Vd 내압이 5V 이하가 되는 특성을 가진다. 한편, OSFET는 내압이 높고 구체적으로는 W=130nm, L=200nm로 하고 게이트 전압 및 백 게이트 전압을 0V로 하였을 때, Vd 내압이 20V 이상이다.
고정세화를 진행하기 위해서는 화소 크기를 작게 할 필요가 있다. 그러므로 화소 회로의 트랜지스터를 미세화할 필요가 있다. OEL의 발광에 필요한 전압은 트랜지스터의 미세화에 상관없이 변하지 않는다. OEL의 휘도를 실현하기 위해서는 미세하고 내압이 높은 트랜지스터가 요구된다. OSFET는 이 요건을 충족시킨다. 또한 OSFET는 SiFET의 구리 배선 등의 공정 후에 형성할 수 있고 SiFET 특성에 영향을 미치지 않는 것이 알려져 있다. OSFET의 특성은 W=130nm, L=200nm로 하여도 노멀리 오프 특성을 얻을 수 있다.
도 47은 SiFET를 형성한 Si 기판 위에 모놀리식으로 CAAC-OS FET를 적층한 Si＼CAAC-OS 구조의 모식도이다. 층(503)은 CAAC-OS FET와 OEL로 구성되는 화소가 제공되는 층을 나타낸 것이다. 도 47에 도시한 바와 같이 CAAC-OS의 층에 있는 배선(SL) 및 배선(GL)으로 둘러싸인 영역에 있는 화소 회로의 아래층에는 소스 드라이버 회로(SD) 및 게이트 드라이버 회로(GD) 등의 Si 드라이버 회로를 내장할 수 있다. 그러므로 슬림 베젤화, 또는 배선(SL), 배선(GL)의 분할 제어를 실현할 수 있다.
SiFET를 가지는 층에 제공되는 회로에는 글로벌 드라이버가 제공된다. 글로벌 드라이버에는 소스 드라이버 회로(SD) 및 게이트 드라이버 회로(GD)를 가지는 복수 세트의 로컬 드라이버가 제공된다.
도 48은 SiFET를 가지는 층의 회로 배치를 나타낸 상면도이다. SiFET를 가지는 층에는 예를 들어 4개의 글로벌 드라이버(504)를 제공할 수 있다. 도 48에서는 입출력 회로(IO)(505)도 함께 도시하였다. 각 글로벌 드라이버(504)의 블록은 같은 회로, 같은 레이아웃을 사용하여 설계와 검증의 시간을 단축할 수 있다.
도 49는 글로벌 드라이버(504)의 회로의 블록도이다. 도 49에서는 입출력 회로(511) 및 글로벌 드라이버(504)를 도시하였다. 또한 도 49에서는 글로벌 드라이버(504)가 가지는 회로로서 제어 신호용 LVDS 회로(512A), 데이터 신호용 LVDS 회로(512B), 디시리얼라이저(513), 제어 회로(506), 저항 스트링 회로(516), 및 복수의 로컬 드라이버(520)를 도시하였다. 제어 회로(506)는 타이밍 제너레이터(514) 및 설정 레지스터(515)를 가진다. 로컬 드라이버(520)는 소스 드라이버 회로(517), 게이트 드라이버 회로(518), 및 설정 레지스터(519)를 가진다.
글로벌 드라이버(504)는 스캔 방향 또는 동작 타이밍을 변경하기 위한 설정 레지스터(515)가 제공되어 있다. 그러므로 복수의 글로벌 드라이버를 사용하여 하나의 패널로서 동작할 수 있다. 또한 글로벌 드라이버(504)는 예를 들어 8개의 로컬 드라이버(520)를 가진다. 예를 들어 로컬 드라이버(520)는 각각 480×720의 화소 어레이를 독립적으로 구동할 수 있다. 즉, 화면은 글로벌 드라이버 단위로 8분할로 구동된다. 화면 전체에서는 32분할하여 구동할 수 있다. 이와 같은 구성으로 함으로써 게이트 드라이버 회로(518) 및 소스 드라이버 회로(517)의 부하를 저감하면서 병렬 동작을 할 수 있게 된다. 그러므로 고속의 프레임 레이트로 회로 동작을 할 수 있게 된다.
도 50은 로컬 드라이버(520)의 회로의 블록도이다. 로컬 드라이버(520)는 게이트 드라이버 회로(518)와 소스 드라이버 회로(517)를 가진다. 로컬 드라이버(520)는 데이터 버스(526)에 접속된다. 소스 드라이버 회로(517)는 로직 회로(521), 래치 회로(522), 패스 트랜지스터 로직(PTL) 회로(523), 증폭 회로(524), 및 디멀티플렉서(525)를 가진다. 저항 스트링 회로(516)로부터의 512계조의 출력을 복수의 소스 드라이버 회로(517)에 효율적으로 접속하기 위하여 게이트 드라이버 회로(518)는 배선(GL) 방향으로 배열시킨다. 이와 같은 배열로 함으로써 복수의 소스 드라이버 회로(517)에서 공통된 저항 스트링 회로(516)로부터의 출력을 사용할 수 있기 때문에 저항 스트링 회로(516)의 출력의 편차의 영향을 억제할 수 있다.
도 51은 각 로컬 드라이버(520)의 출력과 화소 어레이의 접속을 설명하기 위한 모식도이다. 도 51에 있어서 층(531)은 로컬 드라이버(520)가 제공되는 SiFET의 최상층을 나타낸 것이다. 또한 층(532)은 위층의 화소 어레이와 로컬 드라이버(520)를 접속하기 위한 배선층을 나타낸 것이다. 층(533)은 배선(SL) 및 배선(GL)으로 둘러싸인 화소 회로를 가지는 화소 어레이를 가지는 층을 나타낸 것이다. 또한 층(531)에 있어서 출력 단자(534)는 게이트 드라이버 회로의 출력 단자를 나타낸 것이고, 출력 단자(535)는 소스 드라이버 회로의 출력 단자를 나타낸 것이다.
층(531)에 있는 게이트 드라이버 회로의 출력 단자(534)는 바로 위의 층(532)에 있는 배선층을 통하여 층(533)의 배선(GL)에 접속된다. 또한 층(531)에 있는 소스 드라이버 회로의 출력 단자(535)는 바로 위의 층(532)에 있는 배선층을 통하여 층(533)의 배선(SL)에 접속된다. 게이트 드라이버 회로의 출력 단자(534)는 층(532)에서 연장되어 제공되는 배선을 통하여 바로 위에 있는 층(533)의 배선(GL)에 접속된다. 그러므로 게이트 드라이버 회로의 출력 단자(534)는 게이트선 방향으로 배열되어 있지만 리드된 배선에 의하여 배열이 변환되어 화소 어레이에 정상적으로 접속될 수 있다.
도 52는 도 51의 층(533)에 제공되는 화소(540)의 회로 구성을 나타낸 것이다. 화소(540)는 화소 회로(541)와 발광 소자(EL)를 가진다. 화소 회로(541)는 7개의 OS 트랜지스터(M1 내지 M7)와 3개의 용량 소자(C1 내지 C3)를 가진다. 화소 회로(541)가 가지는 7개의 OS 트랜지스터와 3개의 용량 소자(7Tr-3C)는 배선(GL1) 내지 배선(GL3), 배선(SL), 소정의 정전위가 공급되는 배선(V1), 배선(V0), 배선(ANODE), 및 배선(CATHODE)에 접속되어 있다.
도 53의 (A), (B)는 도 52에 도시한 7Tr-3C의 화소 회로에 대응하는 실제로 시작한 레이아웃 도면의 모식도를 설명하기 위한 도면이다.
도 53의 (A)에서는 트랜지스터에 상당하는 레이아웃 도면의 모식도를 나타내었고 트랜지스터의 게이트가 되는 전극(GE), 트랜지스터의 소스 또는 드레인이 되는 전극(SDE)을 나타내었다.
도 53의 (B)에서는 도 52에 도시한 7Tr-3C의 화소 회로에 상당하는 서브 화소의 레이아웃 도면의 모식도를 나타내었다. 하나의 서브 화소당 크기는 2.64μm×7.92μm이고 미세하며 내압이 높은 OSFET이면 많은 트랜지스터를 배치할 수 있어 설계의 자유도가 높다.
도 53의 (B)에서는 OS 트랜지스터(M1) 내지 OS 트랜지스터(M7)의 배치 외에 배선(GL2)에 접속되는 전극(551), 배선(GL1)에 접속되는 전극(552), 배선(SL)에 접속되는 전극(553), 및 배선(GL3)에 접속되는 전극(554)을 도시하였다. 상기 구성으로 함으로써 OSLSI 측의 배선(SL) 및 배선(GL)과 Si CMOS LSI 측의 출력 단자를 서브 화소 내의 임의의 위치에 배치하여 접속할 수 있다. 그러므로 위층과 아래층의 신호를 전송하는 부분에서 서브 화소를 끊김 없이 레이아웃할 수 있다.
또한 도 53의 (B)에 도시한 바와 같이 OS 트랜지스터(M1) 내지 OS 트랜지스터(M7), 및 전극(551) 내지 전극(554) 외에 배선 및 전극을 배치한다. 상기 배선 및 전극은 동작에 기여하지 않는 더미 트랜지스터이다. 더미 트랜지스터는 OS 트랜지스터(M1) 내지 OS 트랜지스터(M7)의 특성을 안정시키는 목적으로 x 방향, y 방향으로 등간격으로 배치되어 있다.
OSFET로 구성되는 화소 회로와 SiFET로 구성되는 드라이버 회로를 적층한 표시 장치를 시작하였다. 표 1에 시작한 표시 장치의 사양을 나타낸다.
[표 1]
시작 패널은 화면 크기가 대각 1.50인치, 해상도는 3840×2880이다. OEL층을 포함하는 발광 소자는 포토리소그래피법에 의하여 RGB의 각 색을 개별 도포하여 형성된다. 파인 메탈 마스크를 사용하여 RGB의 각 색을 개별 도포하는 구성에 비하여 맞춤 정밀도가 높기 때문에 1000ppi를 넘는 높은 정세도 또는 53.7%의 고개구율화를 실현할 수 있다.
또한 RGB의 각 색을 개별 도포하는 구조(개별 도포 방식)는 백색을 나타내는 OEL층을 포함하는 발광 소자와 컬러 필터를 조합하여 컬러 표시를 수행하는 구성(WTC 방식)에 비하여 시야각이 양호하고 컬러 필터에 의한 휘도의 저하가 없기 때문에 소비 전력을 1/3 정도로 저감할 수 있다. 또한 서브 화소 사이의 전류 누설 경로를 없앨 수 있기 때문에 누설에 기인하는 발광으로 인한 혼색을 방지할 수 있다. 드라이버 회로는 화면 회로와 중첩되는 영역에 배치되기 때문에 드라이버 회로와 화소 회로를 가지는 레이아웃 면적을 축소할 수 있다. 그 결과, 표시 장치의 제작 가능 개수가 많아지고 저비용화를 도모할 수 있다.
Si CMOS LSI 위에 WTC 방식으로 컬러 표시를 수행하는 구성에 비하여 Si CMOS LSI와 OSLSI를 적층하여 개별 도포 방식에 의하여 컬러 표시를 수행하는 구성은 개구율, 색 순도, 시야각, 소비 전력, 및 비용의 5점에서 이점이 있다.
개구율은 파인 메탈 마스크에 의한 크기의 제한을 받지 않기 때문에 고개구율로 할 수 있다. 색 순도는 컬러 필터 또는 누설 전류로 인한 혼색이 없기 때문에 우수하다. 시야각은 인접하는 컬러 필터의 영향을 받지 않기 때문에 우수하다. 소비 전력은 발광 소자의 전류 효율이 높고, 같은 휘도이면 전력을 절감할 수 있기 때문에 우수하다. Si CMOS LSI와 OSLSI를 적층한 구조를 이용하여 데이터의 유지를 수행하는 구성 등에 의하여 전력도 절감할 수 있다. 비용은 Si CMOS LSI와 OSLSI를 적층함으로써 크기를 축소할 수 있고 제작 가능 개수가 많아지기 때문에 저비용화의 점에서 우수하다.
도 54에 Si CMOS LSI 위에 OSLSI를 모놀리식으로 적층함으로써, 32개의 표시 구역을 병렬로 구동할 수 있는 드라이버 회로를 내장한 표시 장치의 표시 화상을 나타내었다. 상기 표시 장치는 OSFET가 미세하며 내압이 높은 디바이스인 것을 이용하고 7Tr-3C이며 서브 화소 내에 화소 회로와 드라이버 회로의 접속 영역을 제공한 레이아웃 도면을 채용함으로써 Si CMOS LSI의 단층 또는 OSLSI의 단층으로는 실현이 어려운 화소 어레이의 분할 표시 구동을 실현할 수 있다. 도 54로부터 선상의 표시 불량("선 결함"이라고도 함) 및 표시 불균일 등이 확인되지만, 표시 전체에 화상이 표시되어 있는 것을 알 수 있다.
(본 명세서 등의 기재에 관한 부기)
상기 실시형태 및 실시형태에서의 각 구성의 설명에 대하여 이하에서 부기한다.
각 실시형태에 기재된 구성은, 다른 실시형태에 기재된 구성과 적절히 조합하여 본 발명의 일 형태로 할 수 있다. 또한 하나의 실시형태에 복수의 구성예가 기재되는 경우에는, 구성예를 적절히 조합할 수 있다.
또한 어떤 하나의 실시형태에서 기재하는 내용(일부 내용이어도 좋음)은, 그 실시형태에서 설명하는 다른 내용(일부 내용이어도 좋음) 및/또는 하나 또는 복수의 다른 실시형태에서 설명하는 내용(일부 내용이어도 좋음)에 대하여 적용, 조합, 또는 치환 등을 수행할 수 있다.
또한 실시형태에서 설명하는 내용이란, 각 실시형태에서 다양한 도면을 사용하여 설명하는 내용, 또는 명세서에 기재되는 문장을 사용하여 설명하는 내용을 말한다.
또한 어떤 하나의 실시형태에서 설명하는 도면(일부이어도 좋음)은, 그 도면의 다른 부분, 그 실시형태에서 설명하는 다른 도면(일부이어도 좋음), 및/또는 하나 또는 복수의 다른 실시형태에서 설명하는 도면(일부이어도 좋음)과 조합함으로써, 더 많은 도면을 구성할 수 있다.
또한 본 명세서 등에서, 블록도에서는 구성 요소를 기능마다 분류하고 서로 독립된 블록으로서 나타내었다. 그러나 실제의 회로 등에서는 구성 요소를 기능마다 분류하기가 어렵고, 하나의 회로에 복수의 기능이 관련되는 경우 또는 복수의 회로에 하나의 기능이 관련되는 경우가 있을 수 있다. 그러므로 블록도의 블록은 명세서에서 설명한 구성 요소에 한정되지 않고, 상황에 따라 적절히 바꿔 말할 수 있다.
또한 도면에서, 크기, 층의 두께, 또는 영역은 설명의 편의상 임의의 크기로 나타내었다. 따라서 그 스케일에 반드시 한정되는 것은 아니다. 또한 도면은 명확성을 기하기 위하여 모식적으로 나타낸 것이며, 도면에 나타난 형상 또는 값 등에 한정되지 않는다. 예를 들어 노이즈로 인한 신호, 전압, 또는 전류의 편차, 혹은 타이밍의 어긋남으로 인한 신호, 전압, 또는 전류의 편차 등을 포함할 수 있다.
본 명세서 등에서 트랜지스터의 접속 관계를 설명하는 경우, "소스 및 드레인 중 한쪽"(또는 제 1 전극 또는 제 1 단자), "소스 및 드레인 중 다른 쪽"(또는 제 2 전극 또는 제 2 단자)이라는 표기를 사용한다. 이는, 트랜지스터의 소스와 드레인은 트랜지스터의 구조 또는 동작 조건 등에 따라 바뀌기 때문이다. 또한 트랜지스터의 소스와 드레인이라는 호칭은, 소스(드레인) 단자 또는 소스(드레인) 전극 등, 상황에 따라 적절히 바꿔 말할 수 있다.
또한 본 명세서 등에서 "전극" 또는 "배선"이라는 용어는, 이들 구성 요소를 기능적으로 한정하는 것이 아니다. 예를 들어 "전극"은 "배선"의 일부로서 사용되는 경우가 있고, 그 반대도 마찬가지이다. 또한 "전극" 또는 "배선"이라는 용어는, 복수의 "전극" 또는 "배선"이 일체가 되어 형성되어 있는 경우 등도 포함한다.
또한 본 명세서 등에서 전압과 전위는 적절히 바꿔 말할 수 있다. 전압은 기준이 되는 전위로부터의 전위차를 말하고, 예를 들어 기준이 되는 전위가 그라운드 전압(접지 전압)인 경우, 전압을 전위라고 바꿔 말할 수 있다. 그라운드 전위는 반드시 0V를 의미하는 것은 아니다. 또한 전위는 상대적인 것이고, 기준이 되는 전위에 따라서는 배선 등에 인가되는 전위를 변화시키는 경우가 있다.
또한 본 명세서 등에서 "막", "층" 등의 어구는, 경우에 따라 또는 상황에 따라 서로 바꿀 수 있다. 예를 들어 "도전층"이라는 용어를 "도전막"이라는 용어로 변경할 수 있는 경우가 있다. 또는 예를 들어 "절연막"이라는 용어를 "절연층"이라는 용어로 변경할 수 있는 경우가 있다.
본 명세서 등에서 스위치란, 도통 상태(온 상태) 또는 비도통 상태(오프 상태)가 되어 전류를 흘릴지 여부를 제어하는 기능을 가지는 것을 말한다. 또는 스위치란, 전류를 흘리는 경로를 선택하고 전환하는 기능을 가지는 것을 말한다.
본 명세서 등에서 채널 길이란, 예를 들어 트랜지스터의 상면도에서 반도체(또는 트랜지스터가 온 상태일 때 반도체 내에서 전류가 흐르는 부분)와 게이트가 중첩되는 영역, 또는 채널이 형성되는 영역에서의 소스와 드레인 사이의 거리를 말한다.
본 명세서 등에서 채널 폭이란 예를 들어 반도체(또는 트랜지스터가 온 상태일 때 반도체 내에서 전류가 흐르는 부분)와 게이트 전극이 중첩되는 영역, 또는 채널이 형성되는 영역에서의 소스와 드레인이 대향하는 부분의 길이를 말한다.
본 명세서 등에서 "A와 B가 접속되어 있다"에는, A와 B가 직접 접속되어 있는 경우 외에, 전기적으로 접속되어 있는 경우가 포함되는 것으로 한다. 여기서 "A와 B가 전기적으로 접속되어 있다"란, A와 B 사이에 어떠한 전기적 작용을 가지는 대상물이 존재할 때, A와 B 사이에서 전기 신호의 수수가 가능한 경우를 말한다.
10: 표시 장치, 11: 기판, 12: 기판, 13: 표시부, 14: 단자부, 15: 반도체 기판, 16: 기판, 17: 기판, 19: 부표시부, 20: 층, 21: 트랜지스터, 22: 채널 형성 영역, 30: 구동 회로, 31: 소스 드라이버 회로, 33: 게이트 드라이버 회로, 34: 발광 제어 드라이버 회로, 40: 기능 회로, 50: 층, 51: 화소 회로, 60: 층

Claims (12)

  1. 전자 장치로서,
    표시 장치, 연산부, 및 시선 검출부를 가지고,
    상기 표시 장치는 복수의 부표시부로 분할된 표시부와, 복수의 게이트 드라이버 회로와, 복수의 소스 드라이버 회로를 가지고,
    상기 게이트 드라이버 회로 중 하나 및 상기 소스 드라이버 회로 중 하나는 상기 부표시부 중 하나와 전기적으로 접속되고,
    상기 복수의 부표시부는 각각 복수의 화소 회로와 복수의 발광 소자를 가지고,
    상기 시선 검출부는 사용자의 시선을 검출하는 기능을 가지고,
    상기 연산부는 상기 시선 검출부의 검출 결과를 사용하여 상기 복수의 부표시부의 각각을 제 1 구역 또는 제 2 구역으로 배분하는 기능을 가지고,
    상기 제 2 구역에 포함되는 상기 게이트 드라이버 회로는 1프레임 기간에서의 상기 발광 소자의 점등 기간을 제 1 기간으로 하는 선택 신호를 출력하고,
    상기 제 1 구역에 포함되는 상기 게이트 드라이버 회로는 1프레임 기간에서의 상기 발광 소자의 점등 기간을 제 2 기간으로 하는 선택 신호를 출력하고,
    상기 제 1 기간은 상기 제 2 기간보다 짧은, 전자 장치.
  2. 제 1 항에 있어서,
    상기 제 1 구역은 상기 사용자의 주시점과 중첩되는 영역을 포함하는, 전자 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 복수의 게이트 드라이버 회로 및 상기 복수의 소스 드라이버 회로는 각각 제 1 층에 제공되고,
    상기 복수의 화소 회로는 상기 제 1 층 위의 제 2 층에 제공되고,
    상기 복수의 발광 소자는 상기 제 2 층 위의 제 3 층에 제공되는, 전자 장치.
  4. 제 3 항에 있어서,
    상기 복수의 게이트 드라이버 회로 및 상기 복수의 소스 드라이버 회로는 제 1 반도체를 포함하는 트랜지스터를 가지고,
    상기 복수의 화소 회로는 각각 제 2 반도체를 포함하는 트랜지스터를 가지는, 전자 장치.
  5. 제 4 항에 있어서,
    상기 제 1 반도체는 실리콘을 포함하는, 전자 장치.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 제 2 반도체는 산화물 반도체를 포함하는, 전자 장치.
  7. 전자 장치로서,
    표시 장치, 연산부, 및 시선 검출부를 가지고,
    상기 표시 장치는 복수의 부표시부로 분할된 표시부와, 복수의 제 1 게이트 드라이버 회로와, 복수의 발광 제어 드라이버 회로와, 복수의 소스 드라이버 회로를 가지고,
    상기 제 1 게이트 드라이버 회로 중 하나, 상기 발광 제어 드라이버 회로 중 하나, 및 상기 소스 드라이버 회로 중 하나는 상기 부표시부 중 하나와 전기적으로 접속되고,
    상기 복수의 부표시부는 각각 복수의 화소 회로와 복수의 발광 소자를 가지고,
    상기 시선 검출부는 사용자의 시선을 검출하는 기능을 가지고,
    상기 연산부는 상기 시선 검출부의 검출 결과를 사용하여 상기 복수의 부표시부의 각각을 제 1 구역 또는 제 2 구역으로 배분하는 기능을 가지고,
    상기 제 2 구역에 포함되는 상기 제 1 게이트 드라이버 회로는 상기 화소 회로의 화상 데이터를 제 1 주기로 갱신하는 선택 신호를 출력하고,
    상기 제 1 구역에 포함되는 상기 제 1 게이트 드라이버 회로는 상기 화소 회로의 화상 데이터를 제 2 주기로 갱신하는 선택 신호를 출력하고,
    상기 제 2 주기는 상기 제 1 주기보다 짧고,
    상기 제 1 구역에 포함되는 상기 발광 제어 드라이버 회로 및 상기 제 2 구역에 포함되는 상기 발광 제어 드라이버 회로는 상기 제 2 주기에 따라 상기 발광 소자를 점등시키는 선택 신호를 출력하는, 전자 장치.
  8. 제 7 항에 있어서,
    상기 제 1 구역은 상기 사용자의 주시점과 중첩되는 영역을 포함하는, 전자 장치.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 복수의 제 1 게이트 드라이버 회로, 상기 복수의 발광 제어 드라이버 회로, 및 상기 복수의 소스 드라이버 회로는 각각 제 1 층에 제공되고,
    상기 복수의 화소 회로는 상기 제 1 층 위의 제 2 층에 제공되고,
    상기 복수의 발광 소자는 상기 제 2 층 위의 제 3 층에 제공되는, 전자 장치.
  10. 제 9 항에 있어서,
    상기 복수의 제 1 게이트 드라이버 회로, 상기 복수의 발광 제어 드라이버 회로, 및 상기 복수의 소스 드라이버 회로는 제 1 반도체를 포함하는 트랜지스터를 가지고,
    상기 복수의 화소 회로는 각각 제 2 반도체를 포함하는 트랜지스터를 가지는, 전자 장치.
  11. 제 10 항에 있어서,
    상기 제 1 반도체는 실리콘을 포함하는, 전자 장치.
  12. 제 10 항 또는 제 11 항에 있어서,
    상기 제 2 반도체는 산화물 반도체를 포함하는, 전자 장치.
KR1020247018054A 2021-11-12 2022-10-31 전자 장치 KR20240104132A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2021-184486 2021-11-12
JPJP-P-2021-192627 2021-11-29

Publications (1)

Publication Number Publication Date
KR20240104132A true KR20240104132A (ko) 2024-07-04

Family

ID=

Similar Documents

Publication Publication Date Title
WO2023084354A1 (ja) 電子装置
WO2023105338A1 (ja) 電子装置
KR20240104132A (ko) 전자 장치
CN118235194A (zh) 电子设备
KR20240033247A (ko) 전자 장치
KR20240088919A (ko) 전자 장치
WO2023057854A1 (ja) 電子装置
US20230320135A1 (en) Semiconductor Device And Manufacturing Method Of The Semiconductor Device
WO2023281347A1 (ja) 表示装置、表示モジュール、及び電子機器
WO2022185151A1 (ja) 電子機器
WO2023175437A1 (ja) 半導体装置、及び、半導体装置の作製方法
WO2023275654A1 (ja) 表示装置、表示モジュール、及び電子機器
WO2023203428A1 (ja) 半導体装置、及び、半導体装置の作製方法
WO2023199160A1 (ja) 半導体装置、及び、半導体装置の作製方法
WO2022224080A1 (ja) 表示装置、表示モジュール、電子機器、及び、表示装置の作製方法
US20240164169A1 (en) Display apparatus, display module, electronic device, and method for manufacturing display apparatus
US20240138223A1 (en) Display apparatus, display module, electronic device, and method of manufacturing display apparatus
US20240237464A9 (en) Display apparatus, display module, electronic device, and method of manufacturing display apparatus
US20240099070A1 (en) Display apparatus, display module, electronic device, and method of manufacturing display apparatus
US20240164168A1 (en) Display apparatus, display module, electronic device, and method for manufacturing display apparatus
WO2022238806A1 (ja) 表示装置、表示モジュール、電子機器、及び、表示装置の作製方法
US20240224734A1 (en) Display apparatus, display module, electronic device, and method for fabricating display apparatus
WO2022175789A1 (ja) 表示装置
CN117581289A (zh) 电子设备
CN118076993A (zh) 电子设备