KR20240103793A - 뉴럴 프로세싱 장치 및 그의 tlb 업데이트 방법 - Google Patents

뉴럴 프로세싱 장치 및 그의 tlb 업데이트 방법 Download PDF

Info

Publication number
KR20240103793A
KR20240103793A KR1020220186294A KR20220186294A KR20240103793A KR 20240103793 A KR20240103793 A KR 20240103793A KR 1020220186294 A KR1020220186294 A KR 1020220186294A KR 20220186294 A KR20220186294 A KR 20220186294A KR 20240103793 A KR20240103793 A KR 20240103793A
Authority
KR
South Korea
Prior art keywords
memory
tlb
neural
processing device
update
Prior art date
Application number
KR1020220186294A
Other languages
English (en)
Inventor
유창효
Original Assignee
리벨리온 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리벨리온 주식회사 filed Critical 리벨리온 주식회사
Priority to KR1020220186294A priority Critical patent/KR20240103793A/ko
Priority to US18/500,781 priority patent/US12038850B1/en
Publication of KR20240103793A publication Critical patent/KR20240103793A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1036—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] for multiple virtual address spaces, e.g. segmentation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/781—On-chip cache; Off-chip memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computing Systems (AREA)
  • Molecular Biology (AREA)
  • Artificial Intelligence (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Neurology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

본 발명은 뉴럴 프로세싱 장치 및 그의 TLB 업데이트 방법을 개시한다. 상기 뉴럴 프로세싱 장치는, 각각 내부에 적어도 하나의 마이크로 TLB를 포함하는 적어도 하나의 프로세서 모듈, 상기 적어도 하나의 마이크로 TLB가 접근하는 계층적 메모리 및 상기 마이크로 TLB의 업데이트를 지시하는 제1 업데이트 신호를 생성하여 상기 적어도 하나의 마이크로 TLB로 전송하여 상기 마이크로 TLB를 푸시 모드로 업데이트 시키는 커맨드 프로세서를 포함한다.

Description

뉴럴 프로세싱 장치 및 그의 TLB 업데이트 방법{Neural processing device and Method for Translation Lookaside Buffer updating thereof}
본 발명은 뉴럴 프로세싱 장치 및 그의 TLB 업데이트 방법에 관한 것이다. 구체적으로, 본 발명은 풀 모드뿐만 아니라 푸시 모드로 TLB(Translation Lookaside Buffer) 업데이트를 수행하는 뉴럴 프로세싱 장치 및 그의 TLB 업데이트 방법에 관한 것이다.
지난 몇년간, 인공지능(Artificial Intelligence) 기술은 4차 산업혁명의 핵심 기술로 전세계적으로 가장 유망한 기술로 거론되고 있다. 이러한 인공지능 기술의 가장 큰 문제는 컴퓨팅 성능이다. 인간의 학습능력과 추론능력, 지각능력, 자연언어의 이행능력 등을 실현해내는 인공지능 기술은 많은 데이터를 빠르게 처리하는 것이 가장 중요하다.
초기 인공지능의 딥러닝 학습과 추론에는 기성 컴퓨터의 중앙 처리 장치(CPU; Central processing unit)나 그래픽 처리 장치(GPU; Graphics Processing Unit)가 쓰였지만, 높은 워크 로드를 가지는 딥러닝 학습 및 추론의 작업에는 한계가 있어 구조적으로 딥러닝 작업에 특화된 신경망 처리 장치(NPU; Neural Processing Unit)가 각광받고 있다.
이러한 신경망 처리 장치는 내부에 복수의 연산 장치를 가지고 있고, 각각의 연산 장치가 병렬적으로 동작하여 연산 효율을 높일 수 있다. 이때, 각각의 연산 장치 및 메모리의 가상 주소를 피지컬 주소로 변환해주는 페이지 엔트리가 존재하고, 이러한 가상 주소를 피지컬 주소로 빠르게 변환시키기 위한 TLB(Translation Lookaside Buffer)의 업데이트 방법은 TLB 미스가 발생할 때 업데이트가 수행되는 풀 모드(pull mode)로 동작한다.
등록특허공보 제10-2258566호
본 발명의 과제는, 풀 모드 외에 푸시 모드로 동작하는 TLB 업데이트를 수행하는 뉴럴 프로세싱 장치를 제공하는 것이다.
본 발명의 다른 과제는, 풀 모드 외에 푸시 모드로 동작하는 TLB 업데이트를 수행하는 뉴럴 프로세싱 장치의 태스크 관리 방법을 제공하는 것이다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 몇몇 실시예에 따른 뉴럴 프로세싱 장치는, 각각 내부에 적어도 하나의 마이크로 TLB(Translation Lookaside Buffer)를 포함하는 적어도 하나의 프로세서 모듈, 상기 적어도 하나의 마이크로 TLB가 접근하는 계층적 메모리 및 상기 마이크로 TLB의 업데이트를 지시하는 제1 업데이트 신호를 생성하여 상기 적어도 하나의 마이크로 TLB로 전송하여 상기 마이크로 TLB를 푸시 모드로 업데이트 시키는 커맨드 프로세서를 포함한다.
또한, 상기 적어도 하나의 프로세서 모듈, 상기 계층적 메모리 및 상기 커맨드 프로세서를 포함하는 뉴럴 코어 SoC와, 상기 뉴럴 코어 SoC 외부에 위치하는 CPU를 더 포함하고, 상기 마이크로 TLB는 상기 제1 업데이트 신호와 다르고, 상기 마이크로 TLB의 업데이트를 지시하는 제2 업데이트 신호를 수신하여 업데이트되고, 상기 제2 업데이트 신호는 상기 CPU에 의해서 생성될 수 있다.
또한, 상기 제1 업데이트 신호는, 상기 프로세서 모듈에 할당된 워크로드의 특성에 따른 제1 기준의 충족 여부에 따라 생성될 수 있다.
또한, 상기 제1 기준은, 상기 프로세서 모듈에 할당된 워크로드가 뉴럴 네트워크 모델의 새로운 레이어에 대한 워크로드인지 여부와, 상기 프로세서 모듈에 할당된 워크로드가 뉴럴 네트워크 모델의 프론트 레이어에 대한 워크로드인지 여부와, 상기 프로세서 모듈에 할당된 워크로드가 싱글 스트림 추론에 대한 워크로드인지 여부 중 적어도 하나인 경우 충족될 수 있다.
또한, 상기 제1 업데이트 신호는, 상기 프로세서 모듈이 접근할 상기 계층적 메모리의 종류에 따른 제2 기준의 충족 여부에 따라 생성될 수 있다.
또한, 상기 제2 기준은, 상기 프로세서 모듈이 접근할 상기 계층적 메모리가 온 칩 메모리인지 여부와, 상기 프로세서 모듈이 접근할 상기 계층적 메모리가 칩 경계 너머에서 P2P(peer to peer) 데이터 접근에 대한 메모리인지 여부 중 적어도 하나인 경우 충족될 수 있다.
또한, 상기 제1 업데이트 신호는, 상기 프로세서 모듈이 접근할 상기 계층적 메모리의 버퍼 영역의 종류에 따른 제3 기준의 충족 여부에 따라 생성될 수 있다.
또한, 상기 제3 기준은, 상기 프로세서 모듈이 접근할 버퍼 영역이 읽기 전용 공유 가능 메모리 영역인지 여부와, 상기 프로세서 모듈이 접근할 버퍼 영역이 지원 레지스터 파일의 버퍼 영역인지 여부와, 상기 프로세서 모듈이 접근할 버퍼 영역이 레지스터 스필링을 위한 일부 영역인지 여부와, 상기 프로세서 모듈이 접근할 버퍼 영역이 제1 임계치보다 작고, 제2 임계치보다 빈번하게 접근되는 영역인지 여부와, 상기 프로세서 모듈이 접근할 버퍼 영역이 커맨드 디스크립터에 대한 버퍼 영역인지 여부와, 상기 프로세서 모듈이 접근할 버퍼 영역이 선택적 메모리 매핑 파일에 대한 영역인지 여부 중 적어도 하나인 경우 충족될 수 있다.
또한, 상기 제1 업데이트 신호는, 디스크립터 또는 인스트럭션 형태일 수 있다.
또한, 상기 커맨드 프로세서는 상기 제1 업데이트 신호를 생성하는 제1 메모리 매니지먼트 유닛을 포함할 수 있다.
또한, 상기 제1 업데이트 신호를 생성하고, 상기 커맨드 프로세서 외부에 위치하는 제2 메모리 매니지먼트 유닛을 더 포함할 수 있다.
또한, 상기 프로세서 모듈은, 데이터의 로드 및 스토어 작업을 수행하는 L1 LSU, 상기 프로세서 모듈의 상기 계층적 메모리에 대한 접근을 제어하는 마이크로 DMA, 상기 커맨드 프로세서로부터 태스크 디스크립터를 수신하여 상기 프로세서 모듈의 작업을 관리하는 태스크 매니저 및 상기 L1 LSU와, 상기 마이크로 DMA와, 상기 태스크 매니저를 포함하는 뉴럴 프로세서의 상기 계층적 메모리에 대한 접근을 제어하는 DMA 중 적어도 하나를 포함할 수 있다.
또한, 상기 마이크로 TLB는 TLB 미스가 발생하면 페이지 워크를 수행하고, 상기 페이지 워크를 통해서 풀 모드로 TLB 업데이트를 수행할 수 있다.
또한, 상기 마이크로 TLB는 상기 프로세서 모듈의 타입에 따라 상기 풀 모드 및 상기 푸시 모드 중 어느 하나를 디폴트로 설정될 수 있다.
또한, 상기 디폴트로 설정된 모드 외의 다른 모드는 선택적으로 활성화될 수 있다.
또한, 상기 마이크로 TLB는 상기 프로세서 모듈의 QoS에 따라 상기 푸시 모드를 비활성화할 수 있다.
상기 다른 과제를 해결하기 위한 본 발명의 몇몇 실시예에 따른 뉴럴 프로세싱 장치의 TLB 업데이트 방법은 마이크로 TLB가 가상 주소를 수신하고, 상기 가상 주소에 따른 TLB 미스여부를 판단하고, TLB가 미스인 경우, 페이지 워크를 수행하여 풀 모드 TLB 업데이트를 수행하고, 상기 풀 모드 TLB 업데이트와 별개로 제1 업데이트 신호에 의해서 푸시 모드 TLB 업데이트를 수행하는 것을 포함한다.
또한, 상기 푸시 모드 TLB 업데이트를 수행하는 것은, 프로세서 타입, TLB 통계 및, 상기 마이크로 TLB가 해당하는 가상 머신의 QoS를 기초로 상기 푸시 모드 TLB 업데이트를 수행하는 것을 포함할 수 있다.
또한, 페이지 테이블이 업데이트되면, 상기 마이크로 TLB에 대응되는 프로세서 모듈에 사용될 워크로드의 종류에 따른 제1 기준의 충족여부를 판단하고, 상기 프로세서 모듈이 접근할 메모리의 종류에 따른 제2 기준의 충족 여부를 판단하고, 상기 프로세서 모듈이 접근할 메모리의 버퍼 영역의 종류에 따른 제3 기준의 충족 여부를 판단하고, 상기 제1 내지 제3 기준 중 적어도 하나를 충족하는 경우 TLB 엔트리를 생성하는 것을 더 포함할 수 있다.
또한, 상기 풀 모드 TLB 업데이트를 수행한 후에 상기 가상 주소에 대한 피지컬 주소를 획득하는 것을 더 포함할 수 있다.
본 발명의 뉴럴 프로세싱 장치 및 그의 TLB 업데이트 방법은, 일반적인 푸시 모드 외에 풀 모드로 TLB 업데이트를 명시적으로(explicitly) 수행하여 효율적인 작업을 수행할 수 있다.
이에 따라, 특정 조건에서 업데이트를 수행하여 미리 필요한 주소 변환 정보를 획득하여 빠른 속도로 작업을 수행할 수 있다.
상술한 내용과 더불어 본 발명의 구체적인 효과는 이하 발명을 실시하기 위한 구체적인 사항을 설명하면서 함께 기술한다.
도 1은 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 시스템을 설명하기 위한 블록도이다.
도 2는 도 1의 뉴럴 프로세싱 장치를 세부적으로 설명하기 위한 블록도이다.
도 3은 도 2의 뉴럴 코어 SoC를 세부적으로 설명하기 위한 블록도이다.
도 4는 도 3의 글로벌 인터커넥션을 세부적으로 설명하기 위한 구조도이다.
도 5는 도 1의 뉴럴 프로세싱 장치의 제어 신호의 흐름을 설명하기 위한 블록도이다.
도 6은 도 3의 뉴럴 프로세서를 세부적으로 설명하기 위한 블록도이다.
도 7은 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 장치의 계층적 구조를 설명하기 위한 도면이다.
도 8은 도 6의 뉴럴 코어를 세부적으로 설명하기 위한 블록도이다.
도 9는 도 8의 LSU을 세부적으로 설명하기 위한 블록도이다.
도 10은 도 8의 프로세싱 유닛을 세부적으로 설명하기 위한 블록도이다.
도 11은 도 8의 L0 메모리를 세부적으로 설명하기 위한 블록도이다.
도 12는 도 11의 로컬 메모리 뱅크를 세부적으로 설명하기 위한 블록도이다.
도 13은 도 1의 뉴럴 프로세싱 장치의 데이터와 제어 신호의 흐름을 설명하기 위한 블록도이다.
도 14는 도 13의 커맨드 프로세서와 태스크 매니저의 관계를 설명하기 위한 블록도이다.
도 15는 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 시스템을 설명하기 위한 블록도이다.
도 16은 도 15의 제1 뉴럴 프로세싱 장치를 구체적으로 설명하기 위한 블록도이다.
도 17은 도 15의 호스트 시스템을 구체적으로 설명하기 위한 블록도이다.
도 18은 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 시스템을 설명하기 위한 블록도이다.
도 19는 본 발명의 몇몇 실시예들에 따른 마이크로 TLB의 동작을 설명하기 위한 블록도이다.
도 20은 본 발명의 몇몇 실시예들에 따른 마이크로 TLB의 동작을 설명하기 위한 블록도이다.
도 21은 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 장치의 풀 모드 동작을 설명하기 위한 블록도이다.
도 22는 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 장치의 푸시 모드 동작을 설명하기 위한 블록도이다.
도 23은 본 발명의 몇몇 실시예들에 따른 마이크로 TLB의 모드 동작 조건을 설명하기 위한 블록도이다.
도 24는 도 23의 푸시 모드 동작의 조건을 설명하기 위한 개념도이다.
도 25는 본 발명의 몇몇 실시예들에 따른 마이크로 TLB의 모드 동작의 설정을 설명하기 위한 개념도이다.
도 26은 본 발명의 몇몇 실시예들에 따른 마이크로 TLB의 푸시 모드의 활성화 및 비활성화의 동작을 설명하기 위한 개념도이다.
도 27은 도 1의 뉴럴 프로세싱 장치의 구조를 세부적으로 설명하기 위한 블록도이다.
도 28은 본 발명의 몇몇 실시예에 따른 뉴럴 프로세싱 장치의 커맨드 프로세서와 태스크 매니저의 계층적 구조를 설명하기 위한 도면이다.
도 29는 본 발명의 몇몇 실시예에 따른 뉴럴 프로세싱 장치의 커맨드 프로세서 및 태스크 매니저들의 계층 구조를 설명하기 위한 도면이다.
도 30은 도 1의 뉴럴 프로세싱 시스템의 메모리 재구성을 설명하기 위한 블록도이다.
도 31은 도 1의 뉴럴 프로세싱 시스템의 메모리 재구성의 예시를 나타낸 블록도이다.
도 32는 도 30의 A부분을 확대한 블록도이다.
도 33은 도 32의 제1 메모리 뱅크를 세부적으로 설명하기 위한 도면이다.
도 34는 도 1의 뉴럴 프로세싱 장치의 소프트웨어 계층 구조를 설명하기 위한 블록도이다.
도 35는 도 1의 뉴럴 프로세싱 장치가 수행하는 딥 러닝 연산을 설명하기 위한 개념도이다.
도 36은 도 1의 뉴럴 프로세싱 장치의 뉴럴 네트워크의 학습 및 추론 동작을 설명하기 위한 개념도이다.
도 37은 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 장치의 풀 모드 TLB 업데이트 방법을 설명하기 위한 순서도이다.
도 38은 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 장치의 TLB 업데이트 방법을 설명하기 위한 순서도이다.
도 39는 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 장치의 TLB 엔트리 생성 방법을 설명하기 위한 순서도이다.
본 명세서 및 특허청구범위에서 사용된 용어나 단어는 일반적이거나 사전적인 의미로 한정하여 해석되어서는 아니된다. 발명자가 그 자신의 발명을 최선의 방법으로 설명하기 위해 용어나 단어의 개념을 정의할 수 있다는 원칙에 따라, 본 발명의 기술적 사상과 부합하는 의미와 개념으로 해석되어야 한다. 또한, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명이 실현되는 하나의 실시예에 불과하고, 본 발명의 기술적 사상을 전부 대변하는 것이 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 및 응용 가능한 예들이 있을 수 있음을 이해하여야 한다.
본 명세서 및 특허청구범위에서 사용된 제1, 제2, A, B 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. '및/또는' 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
본 명세서 및 특허청구범위에서 사용된 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서 "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해서 일반적으로 이해되는 것과 동일한 의미를 가지고 있다.
일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 본 발명의 각 실시예에 포함된 각 구성, 과정, 공정 또는 방법 등은 기술적으로 상호 간 모순되지 않는 범위 내에서 공유될 수 있다.
이하, 도 1 내지 도 36을 참조하여, 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 장치를 설명한다.
도 1은 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 시스템을 설명하기 위한 블록도이다.
도 1을 참조하면, 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 시스템(NPS)은 제1 뉴럴 프로세싱 장치(1), 제2 뉴럴 프로세싱 장치(2) 및 외부 인터페이스(3)를 포함할 수 있다.
제1 뉴럴 프로세싱 장치(1)는 인공 신경망을 이용하여 연산을 수행하는 장치일 수 있다. 제1 뉴럴 프로세싱 장치(1)는 예를 들어, 딥 러닝(deep learning) 연산 작업을 수행하는 것에 특화된 장치일 수 있다. 단, 본 실시예가 이에 제한되는 것은 아니다.
제2 뉴럴 프로세싱 장치(2)는 제1 뉴럴 프로세싱 장치(1)와 동일 내지 유사한 구성을 가지는 장치일 수 있다. 제1 뉴럴 프로세싱 장치(1) 및 제2 뉴럴 프로세싱 장치(2)는 서로 외부 인터페이스(3)를 통해서 연결되어 데이터 및 제어 신호를 공유할 수 있다.
도 1에서는 2개의 뉴럴 프로세싱 장치를 도시하였지만, 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 시스템(NPS)이 이에 제한되는 것은 아니다. 즉, 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 시스템(NPS)은 3개 이상의 뉴럴 프로세싱 장치가 외부 인터페이스(3)를 통해서 서로 연결될 수도 있다. 또한, 반대로, 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 시스템(NPS)은 하나의 뉴럴 프로세싱 장치만을 포함할 수도 있다.
이때, 제1 뉴럴 프로세싱 장치(1) 및 제2 뉴럴 프로세싱 장치(2)는 각각 뉴럴 프로세싱 장치가 아닌 다른 프로세싱 장치일 수도 있다. 즉, 제1 뉴럴 프로세싱 장치(1) 및 제2 뉴럴 프로세싱 장치(2)는 각각 그래픽 프로세싱 장치(GPU, graphics processing unit), 중앙 처리 장치(CPU, central processing unit) 및 그 외의 다른 종류의 프로세싱 장치일 수도 있다. 이하에서는 편의상 제1 뉴럴 프로세싱 장치(1) 및 제2 뉴럴 프로세싱 장치(2)가 뉴럴 프로세싱 장치인 것으로 설명한다.
도 2는 도 1의 뉴럴 프로세싱 장치를 세부적으로 설명하기 위한 블록도이다.
도 2를 참조하면, 제1 뉴럴 프로세싱 장치(1)는 뉴럴 코어 SoC(10), CPU(20), 오프 칩 메모리(30), 제1 비휘발성 메모리 인터페이스(40), 제1 휘발성 메모리 인터페이스(50), 제2 비휘발성 메모리 인터페이스(60), 제2 휘발성 메모리 인터페이스(70) 및 컨트롤 인터페이스(CIF)(80)를 포함할 수 있다.
뉴럴 코어 SoC(10)는 시스템 온 칩(System on Chip) 장치일 수 있다. 뉴럴 코어 SoC(10)는 인공지능 연산 유닛으로 가속기(Accelerator)일 수 있다. 뉴럴 코어 SoC(10)는 예를 들어, GPU(graphics processing unit), FPGA(field programmable gate array) 및 ASIC(application-specific integrated circuit) 중 어느 하나일 수 있다. 단, 본 실시예가 이에 제한되는 것은 아니다.
뉴럴 코어 SoC(10)는 외부 인터페이스(3)를 통해서 다른 외부의 연산 유닛들과 데이터를 교환할 수 있다. 또한, 뉴럴 코어 SoC(10)는 제1 비휘발성 메모리 인터페이스(40) 및 제1 휘발성 메모리 인터페이스(50)를 통해서 각각 비휘발성 메모리(31) 및 휘발성 메모리(32)와 연결될 수 있다.
CPU(20)는 제1 뉴럴 프로세싱 장치(1)의 시스템을 통제하고 프로그램의 연산을 실행하는 제어장치일 수 있다. CPU(20)는 범용 연산 유닛으로서 딥러닝에 많이 사용되는 병렬 단순 연산을 수행하기에는 효율이 낮을 수 있다. 따라서, 뉴럴 코어 SoC(10)가 딥러닝 추론 및 학습 작업에 연산을 수행하여 높은 효율을 가질 수 있다.
CPU(20)는 외부 인터페이스(3)를 통해서 다른 외부의 연산 유닛들과 데이터를 교환할 수 있다. 또한, CPU(20)는 제2 비휘발성 메모리 인터페이스(60) 및 제2 휘발성 메모리 인터페이스(70)를 통해서 각각 비휘발성 메모리(31) 및 휘발성 메모리(32)와 연결될 수 있다.
CPU(20)는 또한, 커맨드를 통해서 뉴럴 코어 SoC(10)에 태스크를 전달할 수 있다. 이때, CPU(20)는 뉴럴 코어 SoC(10)에 지시를 주는 일종의 호스트(Host)일 수 있다. 즉, 뉴럴 코어 SoC(10)는 CPU(20)의 지시에 따라서 딥러닝 작업 등 병렬 연산 작업을 효율적으로 수행할 수 있다. CPU(20)는 호스트로서 뉴럴 코어 SoC(10)에 TLB 업데이트 신호를 전송할 수 있다.
오프 칩 메모리(30)는 뉴럴 코어 SoC(10)의 칩 외부에 배치된 메모리일 수 있다. 오프 칩 메모리(30)는 비휘발성 메모리(31) 및 휘발성 메모리(32)를 포함할 수 있다.
비휘발성 메모리(31)는 전원이 공급되지 않아도 저장된 정보를 계속 유지하는 메모리일 수 있다. 비휘발성 메모리(31)는 예를 들어, ROM(Read-Only Memory), PROM(Programmable Read-Only Memory), EAROM(Erasable Alterable ROM), EPROM(Erasable Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory)(예를 들어, 낸드 플래시 메모리(NAND Flash memory), 노어 플래시 메모리(NOR Flash memory)), UVEPROM(Ultra-Violet Erasable Programmable Read-Only Memory), FeRAM(Ferroelectric Random Access Memory), MRAM(Magnetoresistive Random Access Memory), PRAM(Phase-change Random Access Memory), SONOS(silicon-oxide-nitride-oxide-silicon), RRAM(Resistive Random Access Memory), NRAM(Nanotube Random Access Memory), 마그네틱 컴퓨터 기억 장치(예를 들면, 하드 디스크, 디스켓 드라이브, 마그네틱 테이프), 광디스크 드라이브 및 3D 크로스포인트 메모리(3D XPoint memory) 중 적어도 하나를 포함할 수 있다. 단, 본 실시예가 이에 제한되는 것은 아니다.
휘발성 메모리(32)는 비휘발성 메모리(31)와 달리, 저장된 정보를 유지하기 위해서 전력을 지속적으로 필요로 하는 메모리일 수 있다. 휘발성 메모리(32)는 예를 들어, DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), SDRAM(Synchronous Dynamic Random Access Memory) 및 DDR SDRAM(Double Data Rate SDRAM) 중 적어도 하나를 포함할 수 있다. 단, 본 실시예가 이에 제한되는 것은 아니다.
제1 비휘발성 메모리 인터페이스(40) 및 제2 비휘발성 메모리 인터페이스(60)는 각각 예를 들어, PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), SAS(Serial Attached SCSI), SATA(Serial Advanced Technology Attachment) 및 PCIe(PCI Express) 중 적어도 하나를 포함할 수 있다. 단, 본 실시예가 이에 제한되는 것은 아니다.
제1 휘발성 메모리 인터페이스(50) 및 제2 휘발성 메모리 인터페이스(70)는 각각 예를 들어, SDR(Single Data Rate), DDR(Double Data Rate), QDR(Quad Data Rate), 및 XDR(eXtreme Data Rate, Octal Data Rate) 중 적어도 하나일 수 있다. 단, 본 실시예가 이에 제한되는 것은 아니다.
컨트롤 인터페이스(80)는 CPU(20)와 뉴럴 코어 SoC(10) 사이의 제어 신호를 전달하기 위한 인터페이스일 수 있다. 컨트롤 인터페이스(80)는 CPU(20)의 커맨드를 전송하고, 이에 대한 뉴럴 코어 SoC(10)의 응답을 전송할 수 있다. 컨트롤 인터페이스(80)는 예를 들어, PCIe(PCI Express)일 수 있으나, 이에 제한되는 것은 아니다.
도 3은 도 2의 뉴럴 코어 SoC를 세부적으로 설명하기 위한 블록도이다.
도 2 및 도 3을 참조하면, 뉴럴 코어 SoC(10)는 적어도 하나의 뉴럴 프로세서(1000), 공유 메모리(2000), DMA(Direct Memory Access)(3000), 비휘발성 메모리 컨트롤러(4000), 휘발성 메모리 컨트롤러(5000), 커맨드 프로세서(7000) 및 글로벌 인터커넥션(6000)을 포함할 수 있다.
뉴럴 프로세서(1000)는 연산 작업을 직접 수행하는 연산 유닛일 수 있다. 뉴럴 프로세서(1000)가 복수인 경우 연산 작업은 각각의 뉴럴 프로세서(1000)로 할당될 수 있다. 각각의 뉴럴 프로세서(1000)는 글로벌 인터커넥션(6000)을 통해서 서로 연결될 수 있다.
공유 메모리(2000)는 여러 뉴럴 프로세서(1000)에 의해서 공유되는 메모리일 수 있다. 공유 메모리(2000)는 각각의 뉴럴 프로세서(1000)의 데이터를 저장할 수 있다. 또한, 공유 메모리(2000)는 오프 칩 메모리(30)로부터 데이터를 수신하여 일시적으로 저장하고 각각의 뉴럴 프로세서(1000)로 전달할 수 있다. 반대로, 공유 메모리(2000)는 뉴럴 프로세서(1000)로부터 데이터를 수신하여 일시적으로 저장하고 도 2의 오프 칩 메모리(30)로 전달할 수도 있다.
공유 메모리(2000)는 상대적으로 속도가 빠른 메모리가 필요할 수 있다. 이에 따라서, 공유 메모리(2000)는 예를 들어, SRAM을 포함할 수 있다. 단, 본 실시예가 이에 제한되는 것은 아니다. 즉, 공유 메모리(2000)는 DRAM을 포함할 수도 있다.
공유 메모리(2000)는 SoC 레벨 즉, L2(level 2)에 해당하는 메모리일 수 있다. 따라서, 공유 메모리(2000)는 L2 공유 메모리라 정의할 수도 있다.
DMA(3000)는 CPU(20) 또는 뉴럴 프로세서(1000)가 데이터의 입출력을 제어할 필요없이 직접 데이터의 이동을 제어할 수 있다. 이에 따라서, DMA(3000)가 메모리 사이의 데이터 이동을 제어하여 CPU(20) 또는 뉴럴 프로세서(1000)의 인터럽트의 횟수를 최소화시킬 수 있다.
DMA(3000)는 공유 메모리(2000)와 오프 칩 메모리(30) 사이의 데이터 이동을 제어할 수 있다. DMA(3000)의 권한을 통해서 비휘발성 메모리 컨트롤러(4000) 및 휘발성 메모리 컨트롤러(5000)가 데이터를 이동을 수행할 수 있다.
비휘발성 메모리 컨트롤러(4000)는 비휘발성 메모리(31)에 리드(read) 또는 라이트(write) 작업을 제어할 수 있다. 비휘발성 메모리 컨트롤러(4000)는 제1 비휘발성 메모리 인터페이스(40)를 통해서 비휘발성 메모리(31)를 제어할 수 있다.
휘발성 메모리 컨트롤러(5000)는 휘발성 메모리(32)에 리드 또는 라이트 작업을 제어할 수 있다. 또한, 휘발성 메모리 컨트롤러(5000)는 휘발성 메모리(32)의 리프레쉬 작업을 수행할 수 있다. 휘발성 메모리 컨트롤러(5000)는 제1 휘발성 메모리 인터페이스(50)를 통해서 휘발성 메모리(32)를 제어할 수 있다.
커맨드 프로세서(7000)는 컨트롤 인터페이스(80)와 연결될 수 있다. 커맨드 프로세서(7000)는 컨트롤 인터페이스(80)를 통해서 CPU(20)로부터 제어 신호를 수신할 수 있다. 커맨드 프로세서(7000)는 CPU(20)로부터 받은 제어 신호를 통해서 태스크를 생성하고, 이를 각각의 뉴럴 프로세서(1000)로 전달할 수 있다. 또한, 커맨드 프로세서(7000)는 각각의 뉴럴 프로세서(1000)로부터 태스크에 대한 완료 리포트를 수신할 수 있다.
글로벌 인터커넥션(6000)은 적어도 하나의 뉴럴 프로세서(1000), 공유 메모리(2000), DMA(3000), 비휘발성 메모리 컨트롤러(4000), 커맨드 프로세서(7000) 및 휘발성 메모리 컨트롤러(5000)를 서로 연결할 수 있다. 또한, 외부 인터페이스(3)도 글로벌 인터커넥션(6000)에 연결될 수 있다. 글로벌 인터커넥션(6000)은 적어도 하나의 뉴럴 프로세서(1000), 공유 메모리(2000), DMA(3000), 비휘발성 메모리 컨트롤러(4000), 휘발성 메모리 컨트롤러(5000), 커맨드 프로세서(7000) 및 외부 인터페이스(3) 사이의 데이터가 이동하는 경로일 수 있다.
글로벌 인터커넥션(6000)은 데이터뿐만 아니라 제어 신호 및 동기화를 위한 신호를 전송할 수 있다. 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 장치는 각각의 뉴럴 프로세서(1000)가 직접 동기화 신호를 전송하고 수신할 수 있다. 이에 따라서, 커맨드 프로세서(7000)에 의해서 발생하는 동기화 신호의 전송에 따른 레이턴시를 최소화할 수 있다.
즉, 뉴럴 프로세서(1000)가 복수일 때, 어느 뉴럴 프로세서(1000)의 작업이 종료되어야 다음 뉴럴 프로세서(1000)가 새로운 작업을 시작할 수 있는 개별 작업의 디펜던시가 존재할 수 있다. 이러한 개별 작업의 종료와 시작은 동기화 신호를 통해서 확인할 수 있는데, 기존의 기술은 이러한 동기화 신호의 수신과 새로운 작업의 시작 지시는 모두 커맨드 프로세서(7000) 또는 호스트 즉, CPU(20)가 전담하여 수행하였다.
그러나, 뉴럴 프로세서(1000)의 숫자가 늘어나고, 작업의 디펜던시가 복잡하게 설계되면 될수록 이러한 동기화 신호의 수는 기하급수적으로 늘어나서, 각각의 동기화 신호에 따른 레이턴시가 작업의 효율을 크게 낮출 수 있다.
따라서, 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 장치는 커맨드 프로세서(7000) 대신 각각의 뉴럴 프로세서(1000)가 직접 동기화 신호의 일부를 작업의 디펜던시에 따라 다른 뉴럴 프로세서(1000)로 전송할 수 있다. 이 경우 커맨드 프로세서(7000)에 의해서 관리되는 방식에 비해서 병렬적으로 여러 뉴럴 프로세서(1000)가 동기화 작업을 수행할 수 있어 동기화에 따른 레이턴시를 최소화할 수 있다.
또한, 커맨드 프로세서(7000)가 작업 디펜던시에 따른 뉴럴 프로세서(1000)들의 작업 스케쥴링을 수행해야 하는데 이러한 스케쥴링의 오버헤드도 뉴럴 프로세서(1000)의 개수가 늘어나면 늘어날수록 크게 늘어날 수 있다. 따라서, 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 장치는 스케쥴링 작업도 개별 뉴럴 프로세서(1000)에 의해서 일부 진행되어 그에 따른 스케쥴링 부담도 줄어들어 장치의 성능이 향상될 수 있다.
도 4는 도 3의 글로벌 인터커넥션을 세부적으로 설명하기 위한 구조도이다.
도 4를 참조하면, 글로벌 인터커넥션(6000)은 데이터 채널(6100), 컨트롤 채널(6200) 및 L2 싱크 채널(6300)을 포함할 수 있다.
데이터 채널(6100)은 데이터를 전송하는 전용 채널일 수 있다. 데이터 채널(6100)을 통해서 적어도 하나의 뉴럴 프로세서(1000), 공유 메모리(2000), DMA(3000), 비휘발성 메모리 컨트롤러(4000), 휘발성 메모리 컨트롤러(5000) 및 외부 인터페이스(3)가 서로 데이터를 교환할 수 있다.
컨트롤 채널(6200)은 제어 신호를 전송하는 전용 채널일 수 있다. 컨트롤 채널(6200)을 통해서 적어도 하나의 뉴럴 프로세서(1000), 공유 메모리(2000), DMA(3000), 비휘발성 메모리 컨트롤러(4000), 휘발성 메모리 컨트롤러(5000), 커맨드 프로세서(7000) 및 외부 인터페이스(3)가 서로 제어 신호를 교환할 수 있다. 특히, 커맨드 프로세서(7000)는 각각의 뉴럴 프로세서(1000)로 여러가지 제어 신호를 전달할 수 있다.
L2 싱크 채널(6300)은 동기화 신호를 전송하는 전용 채널일 수 있다. L2 싱크 채널(6300)을 통해서 적어도 하나의 뉴럴 프로세서(1000), 공유 메모리(2000), DMA(3000), 비휘발성 메모리 컨트롤러(4000), 휘발성 메모리 컨트롤러(5000), 커맨드 프로세서(7000) 및 외부 인터페이스(3)가 서로 동기화 신호를 교환할 수 있다.
L2 싱크 채널(6300)은 글로벌 인터커넥션(6000) 내부에 전용 채널로 설정되어 다른 채널과 겹치지 않고 동기화 신호를 빠르게 전송할 수 있다. 이에 따라서, 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 장치는 새로운 와이어링 작업이 필요하지 않고 기존에 사용되는 글로벌 인터커넥션(6000)을 이용하여 동기화 작업을 원활하게 진행할 수 있다.
도 5는 도 1의 뉴럴 프로세싱 장치의 제어 신호의 흐름을 설명하기 위한 블록도이다.
도 5를 참조하면, CPU(20)는 컨트롤 인터페이스(80)를 통해서 커맨드 프로세서(7000)로 제어 신호를 전달할 수 있다. 이때, 제어 신호는 연산 작업이나 데이터 로드/스토어 작업 등 각각의 오퍼레이션을 수행하도록 지시하는 신호일 수 있다.
커맨드 프로세서(7000)는 제어 신호를 받아 컨트롤 채널(6200)을 통해서 적어도 하나의 뉴럴 프로세서(1000)에게 제어 신호를 전달할 수 있다. 각각의 제어 신호는 각각의 태스크로서 뉴럴 프로세서(1000)에 저장될 수 있다.
도 6은 도 3의 뉴럴 프로세서를 세부적으로 설명하기 위한 블록도이다.
도 3 내지 도 6을 참조하면, 뉴럴 프로세서(1000)는 적어도 하나의 뉴럴 코어(100), L1 공유 메모리(400), L1 LSU(700), 태스크 매니저(600), 코어 글로벌(500), 마이크로 DMA(800), 로컬 인터커넥션(200) 및 L1 싱크 패스(300)를 포함할 수 있다.
적어도 하나의 뉴럴 코어(100)는 뉴럴 프로세서(1000)의 작업을 분담하여 수행할 수 있다. 뉴럴 코어(100)는 예를 들어, 8개일 수 있다. 단, 본 실시예가 이에 제한되는 것은 아니다. 도 3 및 도 5에서는 여러 개의 뉴럴 코어(100)가 뉴럴 프로세서(1000)에 포함되는 것으로 도시하였지만, 본 실시예가 이에 제한되는 것은 아니다. 즉, 뉴럴 코어(100) 1개만으로 뉴럴 프로세서(1000)가 구성될 수 있다.
뉴럴 코어(100)는 코어 글로벌(500)로부터 태스크 정보를 수신하고, 태스크 정보에 따른 태스크를 수행할 수 있다. 이때, 태스크는 제어 신호에 의해서 정의될 수 있고, 태스크는 연산 오퍼레이션 및 메모리 오퍼레이션 중 어느 하나일 수 있다. 메모리 오퍼레이션은 예를 들어, 마이크로 DMA(μDMA), LP 마이크로 DMA(Low Priority μDMA), 스토어μDMA(STμDMA) 및 프리 프로세싱 작업 중 어느 하나일 수 있다.
L1 공유 메모리(400)는 뉴럴 프로세서(1000) 내에서 각각의 뉴럴 코어(100)들이 공유하는 메모리일 수 있다. L1 공유 메모리(400)는 각각의 뉴럴 코어(100)의 데이터를 저장할 수 있다. 또한, L1 공유 메모리(400)는 도 4의 공유 메모리(2000)로부터 데이터를 수신하여 일시적으로 저장하고 각각의 뉴럴 코어(100)로 전달할 수 있다. 반대로, L1 공유 메모리(400)는 뉴럴 코어(100)로부터 데이터를 수신하여 일시적으로 저장하고 도 3의 공유 메모리(2000)로 전달할 수도 있다.
L1 공유 메모리(400)는 뉴럴 프로세서 레벨, 즉, L1(level 1)에 해당하는 메모리일 수 있다. L2 공유 메모리 즉, 공유 메모리(2000)는 뉴럴 프로세서(1000)에 의해서 공유되고, L1 공유 메모리(400)는 뉴럴 코어(100)에 의해서 공유될 수 있다.
L1 LSU(700)는 글로벌 인터커넥션(6000)을 통해서 외부에서 데이터, 제어 신호 및 동기화 신호 중 적어도 하나를 수신할 수 있다. L1 LSU(700)는 L1 공유 메모리(400)로 수신한 데이터, 제어 신호 및 동기화 신호 중 적어도 하나를 전송할 수 있다. 유사하게 L1 LSU(700)는 글로벌 인터커넥션(6000)을 통해서 데이터, 제어 신호 및 동기화 신호 중 적어도 하나를 외부로 전달 수 있다. 또한, L1 LSU(700)는 뉴럴 코어(100) 각각에 대해서 데이터, 제어 신호 및 동기화 신호 중 적어도 하나를 전달하고, 수신할 수 있다.
뉴럴 코어(100)는 코어 글로벌(500)로부터 태스크 정보를 수신하고, 태스크 정보에 따른 태스크를 수행할 수 있다. 이때, 태스크는 컴퓨테이션 작업(연산 작업) 또는 메모리 오퍼레이션과 관련된 작업일 수 있다. 태스크는 제어 신호에 의해서 정의될 수 있다. 태스크 정보는 태스크에 대한 정보로서, 태스크의 타입, 태스크의 형태, 태스크의 추가 정보 등에 대한 정보일 수 있다.
뉴럴 코어(100)는 태스크의 수행이 완료되는 완료 신호를 코어 글로벌(500)로 전달할 수 있다
태스크 매니저(600)는 컨트롤 인터커넥션(CI)으로부터 태스크를 수신할 수 있다. 이때, 컨트롤 인터커넥션(CI)은 커맨드 프로세서(7000)로부터 태스크를 전달하는 전송 인터페이스의 총칭일 수 있다. 즉, 컨트롤 인터커넥션(CI)은 컨트롤 채널(6200) 및 로컬 인터커넥션(200)을 포함할 수 있다.
태스크 매니저(600)는 태스크를 수신하여 태스크 정보를 생성하고, 코어 글로벌(500)로 전송할 수 있다. 또한, 태스크 매니저(600)는 코어 글로벌(500)을 통해서 완료 신호를 수신하고, 이에 따른 완료 리포트를 생성하여 컨트롤 인터커넥션(CI)을 통해서 커맨드 프로세서(7000)로 전달할 수 있다.
코어 글로벌(500)은 뉴럴 코어(100) 내에 하드웨어 적으로 연결된 와이어 구조일 수 있다. 코어 글로벌(500)은 도시되지는 않았지만, 뉴럴 코어(100), L1 공유 메모리(400), L1 LSU(700) 및 태스크 매니저(600)를 모두 연결하는 구조일 수 있다. 이에 따라서, 로컬 인터커넥션(200) 및 L1 싱크 패스(300)도 코어 글로벌(500)에 포함될 수도 있다. 단, 본 실시예가 이에 제한되는 것은 아니다.
코어 글로벌(500)은 태스크 매니저(600)로부터 태스크 정보를 수신하여 뉴럴 코어(100)로 전달하고, 그에 대한 완료 신호를 뉴럴 코어(100)로부터 전달받을 수 있다. 이어서, 코어 글로벌(500)은 완료 신호를 태스크 매니저(600)로 전달할 수 있다.
마이크로 DMA(800)는 커맨드 프로세서(7000) 또는 뉴럴 코어(100)가 데이터의 입출력을 제어할 필요없이 직접 데이터의 이동을 제어할 수 있다. 이에 따라서, 마이크로 DMA(800)가 메모리 사이의 데이터 이동을 제어하여 커맨드 프로세서(7000) 또는 뉴럴 코어(100)의 인터럽트의 횟수를 최소화시킬 수 있다.
마이크로 DMA(800)는 L1 공유 메모리(400)와 공유 메모리(2000) 및 오프 칩 메모리(30) 사이의 데이터 이동을 제어할 수 있다. 마이크로 DMA(800)의 권한을 통해서 데이터의 이동이 수행될 수 있다.
로컬 인터커넥션(200)은 적어도 하나의 뉴럴 코어(100), L1 공유 메모리(400), L1 LSU(700), 마이크로 DMA(800), 코어 글로벌(500) 및 태스크 매니저(600)를 서로 연결할 수 있다. 로컬 인터커넥션(200)은 적어도 하나의 뉴럴 코어(100), L1 공유 메모리(400), L1 LSU(700), 마이크로 DMA(800), 코어 글로벌(500) 및 태스크 매니저(600) 사이의 데이터가 이동하는 경로일 수 있다. 로컬 인터커넥션(200)은 도 3의 글로벌 인터커넥션(6000)과 연결되어 데이터를 전송할 수 있다.
L1 싱크 패스(300)는 적어도 하나의 뉴럴 코어(100), L1 공유 메모리(400) L1 LSU(700), 마이크로 DMA(800), 코어 글로벌(500) 및 태스크 매니저(600)를 서로 연결할 수 있다. L1 싱크 패스(300)는 적어도 하나의 뉴럴 코어(100), L1 공유 메모리(400), L1 LSU(700), 마이크로 DMA(800), 코어 글로벌(500) 및 태스크 매니저(600)의 동기화 신호가 이동하는 경로일 수 있다.
L1 싱크 패스(300)는 로컬 인터커넥션(200)과 물리적으로 별도로 형성될 수 있다. 로컬 인터커넥션(200)의 경우 글로벌 인터커넥션(6000)과 달리 내부에 충분한 채널이 형성되지 않을 수 있다. 이러한 경우에는 L1 싱크 패스(300)가 별도의 형성되어 동기화 신호의 전송을 빠르고 지체없이 수행할 수 있다. L1 싱크 패스(300)는 글로벌 인터커넥션(6000)의 L2 싱크 채널(6300)에 비해서 한단계 낮은 레벨에서 수행되는 동기화에 사용될 수 있다.
도 7은 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 장치의 계층적 구조를 설명하기 위한 도면이다.
도 7을 참조하면, 뉴럴 코어 SoC(10)는 적어도 하나의 뉴럴 프로세서(1000)를 포함할 수 있다. 각각의 뉴럴 프로세서(1000)는 글로벌 인터커넥션(6000)을 통해서 서로 데이터를 전송할 수 있다.
뉴럴 프로세서(1000)는 각각 적어도 하나의 뉴럴 코어(100)를 포함할 수 있다. 뉴럴 코어(100)는 딥러닝 연산 작업에 최적화된 프로세싱 단위 유닛일 수 있다. 뉴럴 코어(100)는 딥러닝 연산 작업의 하나의 오퍼레이션에 대응하는 프로세싱 단위 유닛일 수 있다. 즉, 딥러닝 연산 작업은 여러 오퍼레이션의 순차적 또는 병렬적 결합으로 표현 가능할 수 있다. 뉴럴 코어(100)는 각각 하나의 오퍼레이션을 처리할 수 있는 프로세싱 단위 유닛으로서 컴파일러 입장에서 스케쥴링에 고려할 수 있는 최소한의 연산 단위일 수 있다.
본 실시예에 따른 뉴럴 프로세싱 장치는 컴파일러 스케쥴링 입장에서 고려되는 최소한의 연산 단위와 하드웨어 프로세싱 단위 유닛의 스케일을 동일하게 구성하여 빠르고 효율적인 스케쥴링 및 연산 작업의 수행을 도모할 수 있다.
즉, 연산 작업에 비해서 하드웨어의 분할할 수 있는 프로세싱 단위 유닛이 지나치게 크다면 프로세싱 단위 유닛의 구동에서 연산 작업의 비효율이 발생할 수 있다. 반대로, 컴파일러의 스케쥴링 최소 단위인 오퍼레이션보다 더 작은 단위의 프로세싱 유닛을 매번 스케쥴링하는 것은 스케쥴링의 비효율이 발생할 수 있고, 하드웨어 설계 비용이 높아질 수 있어 적절하지 않다.
따라서, 본 실시예는 컴파일러의 스케쥴링 단위와 하드웨어 프로세싱 단위의 스케일을 유사하게 조율하여 빠른 연산 작업의 스케쥴링과 하드웨어 리소스의 낭비없이 효율적인 연산 작업 수행을 동시에 충족시킬 수 있다.
도 8은 도 6의 뉴럴 코어를 세부적으로 설명하기 위한 블록도이다.
도 8을 참조하면, 뉴럴 코어(100)는 LSU(Load/Store Unit)(110), L0 메모리(120), 웨이트 버퍼(130), 액티베이션 LSU(140), 액티베이션 버퍼(150) 및 프로세싱 유닛(160)을 포함할 수 있다.
LSU(110)는 로컬 인터커넥션(200) 및 L1 싱크 패스(300)를 통해서 외부에서 데이터, 제어 신호 및 동기화 신호 중 적어도 하나를 수신할 수 있다. LSU(110)는 L0 메모리(120)로 수신한 데이터, 제어 신호 및 동기화 신호 중 적어도 하나를 전송할 수 있다. 유사하게 LSU(110)는 로컬 인터커넥션(200) 및 L1 싱크 패스(300)를 통해서 데이터, 제어 신호 및 동기화 신호 중 적어도 하나를 외부로 전달 수 있다.
구체적으로, 마이크로 DMA 작업은 뉴럴 코어(100)가 공유 메모리(2000) 또는 오프 칩 메모리(30)에서 L0 메모리(120)로 프로그램 또는 데이터를 로드하는 작업일 수 있다. LP 마이크로 DMA 작업은 일반적인 마이크로 DMA 작업과 달리 현재 프로그램 또는 데이터가 아닌 이후에 사용할 프로그램 또는 데이터에 대한 로드 작업일 수 있다. 이러한 작업은 낮은 우선 순위를 가지고 있기에, 마이크로 DMA 작업과 달리 식별될 수 있다. ST 마이크로 DMA 작업은 뉴럴 코어(100)의 L0 메모리(120)에서 공유 메모리(2000) 또는 오프 칩 메모리(30)로 데이터를 저장하는 스토어 작업일 수 있다. 프리 프로세싱 작업은 CPU(20)에서 대량의 룩업 테이블과 같은 데이터를 미리 로드하는 작업을 포함할 수 있다.
도 9는 도 8의 LSU을 세부적으로 설명하기 위한 블록도이다.
도 9를 참조하면, LSU(110)는 로컬 메모리 로드 유닛(111a), 로컬 메모리 스토어 유닛(111b), 뉴럴 코어 로드 유닛(112a), 뉴럴 코어 스토어 유닛(112b), 로드 버퍼(LB), 스토어 버퍼(SB), 로드 엔진(113a), 스토어 엔진(113b) 및 변환 색인 버퍼(114)를 포함할 수 있다.
로컬 메모리 로드 유닛(111a)은 L0 메모리(120)에 대한 로드 인스트럭션을 페치(fetch)하고, 로드 인스트럭션을 이슈(issue)할 수 있다. 로컬 메모리 로드 유닛(111a)이 이슈된 로드 인스트럭션을 로드 버퍼(LB)에 제공하면 로드 버퍼(LB)가 입력된 순서에 따라서 순차적으로 로드 엔진(113a)으로 메모리 액세스 요청을 전송할 수 있다.
또한, 로컬 메모리 스토어 유닛(111b)은 L0 메모리(120)에 대한 스토어 인스트럭션을 페치하고, 스토어 인스트럭션을 이슈할 수 있다. 로컬 메모리 스토어 유닛(111b)이 이슈된 스토어 인스트럭션을 스토어 버퍼(SB)에 제공하면 스토어 버퍼(SB)가 입력된 순서에 따라서 순차적으로 스토어 엔진(113b)으로 메모리 액세스 요청을 전송할 수 있다.
뉴럴 코어 로드 유닛(112a)은 뉴럴 코어(100)에 대한 로드 인스트럭션을 페치하고, 로드 인스트럭션을 이슈할 수 있다. 뉴럴 코어 로드 유닛(112a)이 이슈된 로드 인스트럭션을 로드 버퍼(LB)에 제공하면 로드 버퍼(LB)가 입력된 순서에 따라서 순차적으로 로드 엔진(113a)으로 메모리 액세스 요청을 전송할 수 있다.
또한, 뉴럴 코어 스토어 유닛(112b)은 뉴럴 코어(100)에 대한 스토어 인스트럭션을 페치하고, 스토어 인스트럭션을 이슈할 수 있다. 뉴럴 코어 스토어 유닛(112b)이 이슈된 스토어 인스트럭션을 스토어 버퍼(SB)에 제공하면 스토어 버퍼(SB)가 입력된 순서에 따라서 순차적으로 스토어 엔진(113b)으로 메모리 액세스 요청을 전송할 수 있다.
로드 엔진(113a)은 메모리 액세스 요청을 수신하여 로컬 인터커넥션(200)을 통해서 데이터를 불러올 수 있다. 이때, 로드 엔진(113a)은 변환 색인 버퍼(114)에서 최근에 사용된 가상 주소와 피지컬 주소의 변환 테이블을 이용하여 빠르게 데이터를 찾을 수 있다. 로드 엔진(113a)의 가상 주소가 변환 색인 버퍼(114)에 없는 경우에는 다른 메모리에서 주소 변환 정보를 찾을 수 있다.
스토어 엔진(113b)은 메모리 액세스 요청을 수신하여 로컬 인터커넥션(200)를 통해서 데이터를 불러올 수 있다. 이때, 스토어 엔진(113b)은 변환 색인 버퍼(114)에서 최근에 사용된 가상 주소와 피지컬 주소의 변환 테이블을 이용하여 빠르게 데이터를 찾을 수 있다. 스토어 엔진(113b)의 가상 주소가 변환 색인 버퍼(114)에 없는 경우에는 다른 메모리에서 주소 변환 정보를 찾을 수 있다.
로드 엔진(113a) 및 스토어 엔진(113b)은 L1 싱크 패스(300)로 동기화 신호를 보낼 수 있다. 이때, 동기화 신호는 작업이 종료되었다는 의미를 가질 수 있다.
다시, 도 8을 참조하면, L0 메모리(120)는 뉴럴 코어(100) 내부에 위치한 메모리로서, 뉴럴 코어(100)가 작업에 필요한 모든 입력 데이터를 외부로부터 수신하여 임시로 저장할 수 있다. 또한, L0 메모리(120)는 뉴럴 코어(100)에 의해서 연산된 출력 데이터를 외부로 전송하기 위해서 일시적으로 저장할 수 있다.
L0 메모리(120)는 액티베이션 LSU(140)에 의해서 인풋 액티베이션(Act_In)을 액티베이션 버퍼(150)로 전송하고, 아웃풋 액티베이션(Act_Out)을 수신할 수 있다. L0 메모리(120)는 액티베이션 LSU(140) 외에도, 프로세싱 유닛(160)과 직접 데이터를 송수신할 수 있다. 즉, L0 메모리(120)는 PE 어레이(163) 및 벡터 유닛(164) 각각과 데이터를 주고받을 수 있다. L0 메모리(120)는 뉴럴 코어 레벨에 해당하는 메모리일 수 있다. 이때, L0 메모리(120)는 뉴럴 코어의 전용(private) 메모리일 수 있다.
L0 메모리(120)는 데이터 패스(Data Path)를 통해 액티베이션이나 웨이트 같은 데이터를 전송할 수 있다. L0 메모리(120)는 별도의 전용 패스인 L0 싱크 패스(L0 Sync Path)를 통해서 동기화 신호를 주고받을 수 있다. L0 메모리(120)는 예를 들어, LSU(110), 웨이트 버퍼(130), 액티베이션 LSU(140) 및 프로세싱 유닛(160)과 L0 싱크 패스(L0 Sync Path)를 통해서 동기화 신호를 주고받을 수 있다.
웨이트 버퍼(130)는 웨이트(Weight)를 L0 메모리(120)로부터 수신할 수 있다. 웨이트 버퍼(130)는 웨이트(Weight)를 프로세싱 유닛(160)으로 전달할 수 있다. 웨이트 버퍼(130)는 웨이트(Weight)를 전달하기 전에 일시적으로 웨이트(Weight)를 저장할 수 있다.
인풋 액티베이션(Act_In) 및 아웃풋 액티베이션(Act_Out)은 신경망 네트워크의 레이어의 입력값과 출력값을 의미할 수 있다. 이때, 신경망 네트워크의 레이어가 복수인 경우 이전 레이어의 출력값이 다음 레이어의 입력값이 되므로 이전 레이어의 아웃풋 액티베이션(Act_Out)이 다음 레이어의 인풋 액티베이션(Act_In)으로 활용될 수 있다.
웨이트(Weight)는 각 레이어에서 입력되는 입력 액티베이션(Act_In)과 곱해지는 파라미터를 의미할 수 있다. 웨이트(Weight)는 딥 러닝 학습 단계에서 조절되어 확정되고, 추론 단계에서는 고정된 값을 통해서 아웃풋 액티베이션(Act_Out)을 도출하기 위해서 사용될 수 있다.
액티베이션 LSU(140)은 L0 메모리(120)로부터 인풋 액티베이션(Act_In)을 액티베이션 버퍼(150)로 전달하고, 액티베이션 버퍼(150)로부터 아웃풋 액티베이션(Act_Out)을 상기 온 칩 버퍼로 전달할 수 있다. 즉, 액티베이션 LSU(140)은 액티베이션의 로드 작업과 스토어 작업을 모두 수행할 수 있다.
액티베이션 버퍼(150)는 프로세싱 유닛(160)으로 인풋 액티베이션(Act_In)을 제공하고, 프로세싱 유닛(160)으로부터 아웃풋 액티베이션(Act_Out)을 수신할 수 있다. 액티베이션 버퍼(150)는 인풋 액티베이션(Act_In)과 아웃풋 액티베이션(Act_Out)을 일시적으로 저장할 수 있다.
액티베이션 버퍼(150)는 연산량이 많은 프로세싱 유닛(160), 특히, PE 어레이(163)에 빠르게 액티베이션을 제공하고, 빠르게 액티베이션을 수신하여 뉴럴 코어(100)의 연산 속도를 높일 수 있다.
프로세싱 유닛(160)은 연산을 수행하는 모듈일 수 있다. 프로세싱 유닛(160)은 1차원 연산뿐만 아니라 2차원 매트릭스 연산 즉, 컨볼루션 연산을 수행할 수 있다. 프로세싱 유닛(160)은 인풋 액티베이션(Act_In)을 수신하여 웨이트와 곱한 뒤 이를 더하여 아웃풋 액티베이션(Act_Out)을 생성할 수 있다.
도 10은 도 8의 프로세싱 유닛을 세부적으로 설명하기 위한 블록도이다.
도 8 및 도 10을 참조하면, 프로세싱 유닛(160)은 PE 어레이(163), 벡터 유닛(164), 컬럼 레지스터(161) 및 로우 레지스터(162)를 포함할 수 있다.
PE 어레이(163)는 인풋 액티베이션(Act_In) 및 웨이트(Weight)를 수신하여 곱셈을 수행할 수 있다. 이때, 인풋 액티베이션(Act_In)과 웨이트(Weight)는 각각 매트릭스 형태로 컨볼루션을 통해서 연산될 수 있다. 이를 통해서, PE 어레이(163)는 아웃풋 액티베이션(Act_Out)을 생성할 수 있다. 단, 본 실시예가 이에 제한되는 것은 아니다. PE 어레이(163)는 아웃풋 액티베이션(Act_Out)외의 다른 종류의 출력도 얼마든지 생성할 수 있다.
PE 어레이(163)는 적어도 하나의 프로세싱 엘리먼트(163_1)를 포함할 수 있다. 프로세싱 엘리먼트(163_1)는 서로 정렬되어 각각 하나의 인풋 액티베이션(Act_In)과 하나의 웨이트(Weight)에 대한 곱셈을 수행할 수 있다.
PE 어레이(163)는 각각의 곱셈에 대한 값을 합한 부분합을 생성할 수 있다. 이러한 부분합은 아웃풋 액티베이션(Act_Out)으로 활용될 수 있다. PE 어레이(163)는 이차원 매트릭스 곱셈을 수행하므로 이차원 매트릭스 연산 유닛(2D matrix compute unit)으로 지칭될 수도 있다.
벡터 유닛(164)은 1차원 연산을 수행할 수 있다. 벡터 유닛(164)은 PE 어레이(163)와 함께 딥러닝 연산을 수행할 수 있다. 이를 통해서 프로세싱 유닛(160)은 필요한 연산에 특화될 수 있다. 즉, 뉴럴 코어(100)는 대량의 2차원 매트릭스 곱셈과 1차원 연산을 수행하는 연산 모듈이 각각 있어 효율적으로 딥러닝 작업을 수행할 수 있다.
컬럼 레지스터(161)는 제1 입력(I1)을 수신할 수 있다. 컬럼 레지스터(161)는 제1 입력(I1)을 수신하고 이를 분할하여 PE 어레이(163)의 각 열(column)에 제공할 수 있다.
로우 레지스터(162)는 제2 입력(I2)을 수신할 수 있다. 로우 레지스터(162)는 제2 입력(I2)을 수신하고 이를 분할하여 PE 어레이(163)의 각 행(row)에 제공할 수 있다.
제1 입력(I1)은 인풋 액티베이션(Act_In) 또는 웨이트(Weight)일 수 있다. 제2 입력(I2)은 인풋 액티베이션(Act_In) 또는 웨이트(Weight) 중 제1 입력(I1)이 아닌 값일 수 있다. 또는, 제1 입력(I1) 및 제2 입력(I2)은 인풋 액티베이션(Act_In) 및 웨이트(Weight) 외의 값이 될 수도 있다.
도 11은 도 8의 L0 메모리를 세부적으로 설명하기 위한 블록도이다.
도 11을 참조하면, L0 메모리(120)는 스케쥴러(121) 및 적어도 하나의 로컬 메모리 뱅크(122)를 포함할 수 있다.
데이터가 L0 메모리(120)로 저장될 때, 스케쥴러(121)는 로드 엔진(113a)으로부터 데이터를 수신할 수 있다. 이때, 데이터는 라운드 로빈(round robin) 방식으로 로컬 메모리 뱅크(122)를 할당받을 수 있다. 이에 따라서, 데이터는 적어도 하나의 로컬 메모리 뱅크(122) 중 어느 하나에 저장될 수 있다.
반대로, 데이터가 L0 메모리(120)에서 로드될 때, 스케쥴러(121)는 로컬 메모리 뱅크(122)로부터 데이터를 수신하여 스토어 엔진(113b)으로 전달될 수 있다. 스토어 엔진(113b)은 로컬 인터커넥션(200)을 통해서 외부로 데이터를 저장시킬 수 있다.
도 12는 도 11의 로컬 메모리 뱅크를 세부적으로 설명하기 위한 블록도이다.
도 12를 참조하면, 로컬 메모리 뱅크(122)는 로컬 메모리 뱅크 컨트롤러(122_1) 및 로컬 메모리 뱅크 셀 어레이(122_2)를 포함할 수 있다.
로컬 메모리 뱅크 컨트롤러(122_1)는 로컬 메모리 뱅크(122)에 저장되는 데이터의 어드레스를 통해서 리드 및 라이트 동작을 관리할 수 있다. 즉, 로컬 메모리 뱅크 컨트롤러(122_1)는 데이터의 입출력을 전체적으로 관리할 수 있다.
로컬 메모리 뱅크 셀 어레이(122_2)는 데이터가 직접 저장되는 셀이 행과 열을 맞춰 정렬된 구조일 수 있다. 로컬 메모리 뱅크 셀 어레이(122_2)는 로컬 메모리 뱅크 컨트롤러(122_1)에 의해서 제어될 수 있다.
도 13은 도 1의 뉴럴 프로세싱 장치의 데이터와 제어 신호의 흐름을 설명하기 위한 블록도이고, 도 14는 도 13의 커맨드 프로세서와 태스크 매니저의 관계를 설명하기 위한 블록도이다.
도 13 및 도 14를 참조하면, 각각의 뉴럴 프로세서(1000)는 내부에 각각 태스크 매니저(600) 및 L1 LSU(700)를 포함할 수 있다. 태스크 매니저(600)들은 컨트롤 인터커넥션(CI)을 통해서 커맨드 프로세서(7000)와 제어 신호 및 그 응답을 교환할 수 있다.
이에 반해서, L1 LSU(700)는 데이터 인터커넥션 및 메모리(DIM)를 통해서 데이터를 교환할 수 있다. 데이터 인터커넥션 및 메모리(DIM)는 데이터를 전송하기 위한 인터커넥션과 데이터가 공유되는 메모리를 포함할 수 있다. 구체적으로, 데이터 인터커넥션 및 메모리(DIM)는 로컬 인터커넥션(200) 및 데이터 채널(6100)을 포함할 수 있다. 또한, 데이터 인터커넥션 및 메모리(DIM)는 L1 공유 메모리(400), 공유 메모리(2000) 및 휘발성 메모리(32)를 포함할 수 있다. 단, 본 실시예가 이에 제한되는 것은 아니다.
태스크 매니저(600)는 커맨드 프로세서(7000)에 의해서 제어될 수 있다. 즉, 커맨드 프로세서(7000)는 태스크 매니저(600)로 제어 신호를 통해 태스크를 전달하고, 태스크 매니저(600)는 태스크의 완료 리포트를 커맨드 프로세서(7000)로 전달할 수 있다. 뉴럴 프로세서(1000)에 적어도 하나의 태스크 매니저(600)가 포함될 수 있다. 또한, 뉴럴 프로세서(1000)가 복수인 경우 태스크 매니저(600)의 숫자는 더 많아질 수 있다. 이러한 복수의 태스크 매니저(600)는 모두 커맨드 프로세서(7000)에 의해서 제어될 수 있다.
이하, 도 15 내지 도 17을 참조하여, 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 시스템을 설명한다. 상술한 실시예와 중복되는 부분은 생략하거나, 간략히 한다.
도 15는 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 시스템을 설명하기 위한 블록도이다.
도 15를 참조하면, 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 시스템(NPS)은 제1 뉴럴 프로세싱 장치(1), 호스트 시스템(HS) 및 호스트 인터페이스(HIO)를 포함할 수 있다.
제1 뉴럴 프로세싱 장치(1)는 인공 신경망을 이용하여 연산을 수행하는 장치일 수 있다. 제1 뉴럴 프로세싱 장치(1)는 예를 들어, 딥 러닝(deep learning) 연산 작업을 수행하는 것에 특화된 장치일 수 있다. 단, 본 실시예가 이에 제한되는 것은 아니다.
호스트 시스템(HS)은 뉴럴 프로세싱 시스템(NPS)에서 전체적인 작업의 제어와 관리를 수행할 수 있다. 호스트 시스템(HS)은 제1 뉴럴 프로세싱 장치(1)에 필요한 작업을 전달하고, 작업 결과를 보고받을 수 있다. 즉, 호스트 시스템(HS)은 딥 러닝 연산 작업을 제1 뉴럴 프로세싱 장치(1)로 전달하고, 제1 뉴럴 프로세싱 장치(1)가 수행한 결과를 수신할 수 있다.
호스트 인터페이스(HIO)는 제1 뉴럴 프로세싱 장치(1) 및 호스트 시스템(HS) 사이에서 데이터와 신호를 전송할 수 있다. 호스트 인터페이스(HIO)는 예를 들어, PCIe(PCI Express)일 수 있으나, 이에 제한되는 것은 아니다.
도 16은 도 15의 제1 뉴럴 프로세싱 장치를 구체적으로 설명하기 위한 블록도이다.
도 16을 참조하면, 제1 뉴럴 프로세싱 장치(1)는 뉴럴 코어 SoC(10), 오프 칩 메모리(30), 제1 비휘발성 메모리 인터페이스(40), 제1 휘발성 메모리 인터페이스(50) 및 호스트 인터페이스(HIO)를 포함할 수 있다.
뉴럴 코어 SoC(10)는 시스템 온 칩 장치일 수 있다. 뉴럴 코어 SoC(10)는 인공지능 연산 유닛으로 가속기일 수 있다. 뉴럴 코어 SoC(10)는 예를 들어, GPU, FPGA 및 ASIC 중 어느 하나일 수 있다. 단, 본 실시예가 이에 제한되는 것은 아니다.
오프 칩 메모리(30)는 뉴럴 코어 SoC(10)의 칩 외부에 배치된 메모리일 수 있다. 오프 칩 메모리(30)는 비휘발성 메모리(31) 및 휘발성 메모리(32)를 포함할 수 있다. 뉴럴 코어 SoC(10)는 제1 비휘발성 메모리 인터페이스(40) 및 제1 휘발성 메모리 인터페이스(50)를 통해서 각각 비휘발성 메모리(31) 및 휘발성 메모리(32)와 연결될 수 있다.
도 17은 도 15의 호스트 시스템을 구체적으로 설명하기 위한 블록도이다.
도 17을 참조하면, 호스트 시스템(HS)은 CPU(H_pr), 호스트 오프 칩 메모리(H_OCM), 호스트 비휘발성 메모리 인터페이스(H_IF1) 및 호스트 휘발성 메모리 인터페이스(H_IF2)를 포함할 수 있다.
CPU(20)는 호스트 시스템(HS)을 통제하고 프로그램의 연산을 실행하는 제어장치일 수 있다. CPU(20)는 범용 연산 유닛으로서 딥러닝에 많이 사용되는 병렬 단순 연산을 수행하기에는 효율이 낮을 수 있으므로 호스트 시스템(HS)이 뉴럴 코어 SoC(10)에 딥러닝 연산 작업을 지시하여 작업의 효율성을 제고할 수 있다.
호스트 오프 칩 메모리(H_OCM)는 CPU(H_pr)의 칩 외부에 배치된 메모리일 수 있다. 호스트 오프 칩 메모리(H_OCM)는 호스트 비휘발성 메모리(H_NVM) 및 호스트 휘발성 메모리(H_VM)를 포함할 수 있다. CPU(H_pr)는 호스트 비휘발성 메모리 인터페이스(H_IF1) 및 호스트 휘발성 메모리 인터페이스(H_IF2)를 통해서 각각 호스트 비휘발성 메모리(H_NVM) 및 호스트 휘발성 메모리(H_VM)와 연결될 수 있다.
CPU(20)는 호스트 비휘발성 메모리 인터페이스(H_IF1) 및 호스트 휘발성 메모리 인터페이스(H_IF2)를 통해서 각각 호스트 비휘발성 메모리(H_NVM) 및 호스트 휘발성 메모리(H_VM)와 연결될 수 있다.
이하, 도 18을 참조하여, 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 시스템을 설명한다. 상술한 실시예와 중복되는 부분은 생략하거나, 간략히 한다.
도 18은 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 시스템을 설명하기 위한 블록도이다.
도 18을 참조하면, 제1 뉴럴 프로세싱 장치(1)는 복수일 수 있다. 제1 뉴럴 프로세싱 장치(1)는 각각 호스트 인터페이스(HIO)를 통해서 호스트 시스템(HS)과 연결될 수 있다. 도면에서는 호스트 인터페이스(HIO)가 1개로 도시되었지만, 호스트 인터페이스(HIO)는 각각의 제1 뉴럴 프로세싱 장치(1) 각각과 호스트 시스템(HS)을 연결하는 복수의 인터페이스를 포함할 수 있다.
복수의 제1 뉴럴 프로세싱 장치(1)는 서로 데이터 및 신호를 교환할 수 있다. 복수의 제1 뉴럴 프로세싱 장치(1)는 호스트 시스템(HS)을 거치지 않고 서로 간의 별도의 인터페이스로 데이터 및 신호를 전송할 수 있다. 단, 본 실시예가 이에 제한되는 것은 아니다.
도 19는 본 발명의 몇몇 실시예들에 따른 마이크로 TLB의 동작을 설명하기 위한 블록도이다.
도 19를 참조하면, 뉴럴 프로세서(1000)는 L1 LSU(700), 마이크로 DMA(800) 및 태스크 매니저(600)를 포함할 수 있다. 뉴럴 프로세서(1000)는 복수일 수 있고, 뉴럴 프로세서(1000) 각각이 는 L1 LSU(700), 마이크로 DMA(800) 및 태스크 매니저(600)를 포함할 수 있다.
L1 LSU(700), 마이크로 DMA(800) 및 태스크 매니저(600)는 각각 마이크로 TLB(Translation Lookaside Buffer)(MT)를 포함할 수 있다. DMA(3000) 및 커맨드 프로세서(7000)도 각각 마이크로 TLB(MT)를 포함할 수 있다. 도 19에는 몇몇 모듈에 대한 마이크로 TLB(MT)를 도시하였지만, 본 실시예가 이에 제한되는 것은 아니다.
즉, 도 19에 도시되지 않은 다른 모듈에도 마이크로 TLB(MT)가 얼마든지 존재할 수 있고, 도 19에 도시된 마이크로 TLB(MT) 중 일부는 존재하지 않을 수도 있다. 즉, 도 19와 다른 방식으로 마이크로 TLB(MT)가 배치되는 것도 얼마든지 가능할 수 있다.
마이크로 TLB(MT)가 포함된 L1 LSU(700), 마이크로 DMA(800), 태스크 매니저(600), DMA(3000) 및 커맨드 프로세서(7000) 각각은 프로세서 모듈로 정의할 수 있다. 프로세서 모듈은 내부에 마이크로 TLB(MT)를 보유하고 있는 모듈일 수 있다. 프로세서 모듈은 연산 모듈일 수도 있고, 메모리 오퍼레이션을 처리하는 모듈일 수도 있다. 즉, 프로세서 모듈은 다양한 동작을 하는 모듈일 수 있다.
마이크로 TLB(MT)는 도 9의 변환 색인 버퍼(114)와 동일하게, 최근에 사용된 가상 주소와 피지컬 주소의 변환 테이블을 이용하여 빠르게 데이터를 찾게 할 수 있다. 마이크로 TLB(MT)는 복수의 TLB를 포함할 수 있다. 즉, 마이크로 TLB(MT)는 여러 레벨의 TLB를 총칭하는 개념일 수 있다.
즉, L1 LSU(700), 마이크로 DMA(800), 태스크 매니저(600), DMA(3000) 및 커맨드 프로세서(7000)는 각각 내부에 적어도 하나의 TLB를 포함하고, 이를 통해서, 최근에 접근했던 메모리 영역의 가상 주소를 빠르게 피지컬 주소로 변환시킬 수 있다.
제1 메모리 매니지먼트 유닛(M1)은 메모리의 관리를 수행할 수 있다. 제1 메모리 매니지먼트 유닛(M1)은 적어도 하나의 마이크로 TLB(MT)의 풀(Pull) 모드 업데이트를 도울 수 있다.
인터커넥션(INTC)은 도 13의 컨트롤 인터커넥션(CI)과 데이터 인터커넥션을 포함할 수 있다. 이때, 데이터 인터커넥션은 도 13의 데이터 인터커넥션 및 메모리(DIM) 중 메모리를 제외한 부분일 수 있다. 인터커넥션(INTC)은 컨트롤 신호와 데이터를 전송할 수 있다. 인터커넥션(INTC)은 복수의 계층적 구조로 된 인터커넥션을 단순화시킨 구성요소일 수 있다.
즉, 각각의 마이크로 TLB(MT)는 인스트럭션 또는 태스크 디스크립터에 따라 가상 주소를 수신하면 수신된 가상 주소가 마이크로 TLB(MT)에 저장되어 있는지 확인할 수 있다. 이때, 가상 주소가 마이크로 TLB(MT) 저장되어 있다면 TLB 히트(hit)가 발생하여, 가상 주소에 대응되는 피지컬 주소로 변환하여 빠르게 작업이 수행될 수 있다.
이와 반대로, 가상 주소가 마이크로 TLB(MT) 저장되어 있지 않다면, TLB 미스(miss)가 발생할 수 있다. 이 경우, 가상 주소를 피지컬 주소로 변환하기 위해서는 페이지 워크(page walk)가 수행될 수 있다. 페이지 워크는 페이지 테이블이 저장되어 있는 메모리에 접근하여 필요한 가상 주소에 대한 피지컬 주소를 획득하는 작업일 수 있다.
이때, 마이크로 TLB(MT)는 풀(pull) 모드로 업데이트될 수 있다. 풀 모드 업데이트는 마이크로 TLB(MT)가 내부적으로 자동화되어 수행되는 업데이트일 수 있다. 풀 모드 업데이트는 일반적인 TLB가 수행하는 업데이트로 페이지 워크의 수행에 수반되어 진행될 수 있다.
마이크로 TLB(MT)가 만일 풀 모드 업데이트만 진행된다고 하면, 가장 최근에 진행된 가상 주소의 피지컬 주소로의 변환 위주로 저장이 되어 있어 효율적인 주소 변환이 수행되지 못할 수 있다. 이에 따라, 본 실시예는 풀 모드 외에 푸시(push) 모드로 TLB 업데이트를 수행할 수 있다.
이때, 푸시 모드는 명시적으로(explicitly) 커맨드 프로세서(7000) 또는 호스트 즉 CPU(20)에 의해서 능동적으로 마이크로 TLB(MT)를 업데이트하는 것을 의미한다. 즉, 커맨드 프로세서(7000)는 인스트럭션이나 태스크 디스크립터의 형태로 각각의 마이크로 TLB(MT)에 푸시 모드 업데이트를 지시할 수 있다. 푸시 모드 업데이트는 가상 주소의 피지컬 주소 변환에 대한 정보가 담긴 인스트럭션이나 태스크 디스크립터에 의해서 수행될 수 있다.
커맨드 프로세서(7000)는 제1 업데이트 신호를 각각의 마이크로 TLB(MT)에 전송할 수 있다. CPU(20)는 제1 업데이트 신호와 다른 제2 업데이트 신호를 각각의 마이크로 TLB(MT)에 전송할 수 있다. 즉, 커맨드 프로세서(7000) 및 마이크로 TLB(MT)는 서로 독립적으로 푸시 모드 업데이트에 대한 신호를 전달할 수 있다.
즉, 푸시 모드는 특정 시점에 커맨드 프로세서(7000)가 특정 주소에 대한 업데이트를 마이크로 TLB(MT)에 푸시함으로서 수행될 수 있다. 이에 따라, 이어질 작업에 대한 TLB 미스 확률이 최소화되고 TLB 히트 확률이 최대화될 수 있다.
도 20은 본 발명의 몇몇 실시예들에 따른 마이크로 TLB의 동작을 설명하기 위한 블록도이다.
도 20을 참조하면, 제2 메모리 매니지먼트 유닛(M2)은 커맨드 프로세서(7000) 내부에 위치할 수 있다. 또한, 공유 메모리(2000)가 인터커넥션(INTC)를 통해서 제2 메모리 매니지먼트 유닛(M2)과 연결될 수 있다. 또한, 도시되지 않았지만, L1 공유 메모리(2000)도 인터커넥션(INTC)을 통해서 연결되어 커맨드 프로세서(7000)의 제2 메모리 매니지먼트 유닛(M2)에 의해서 관리될 수 있다.
도 21은 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 장치의 풀 모드 동작을 설명하기 위한 블록도이다.
도 21에서는, 편의상 도 20과 같이 커맨드 프로세서(7000) 내부에 제2 메모리 매니지먼트 유닛(M2)이 있는 경우에 대해서 설명한다. 다만, 본 실시예가 이에 제한되는 것은 아니다.
도 17 및 도 21을 참조하면, 본 발명의 몇몇 실시예들은 호스트 인터페이스(HIO), 제1 계층적 메모리(HM1), 제1 계층적 메모리 컨트롤러(HMC1), 제2 계층적 메모리(HM2) 및 제2 계층적 메모리 컨트롤러(HMC2)를 포함할 수 있다.
호스트 인터페이스(HIO)는 CPU(20) 즉, 호스트 시스템(HS)과의 입출력을 교환하는 인터페이스일 수 있다. 호스트 인터페이스(HIO)는 도 13의 컨트롤 인터페이스(CI)를 포함할 수 있다. 호스트 인터페이스(HIO)는 커맨드와 같은 컨트롤 신호 및 데이터를 전송할 수 있다. 즉, 호스트 인터페이스(HIO)는 커맨드 프로세서(7000)와 다양한 컨트롤 신호와 데이터를 교환할 수 있다. 호스트 인터페이스(HIO)는 예를 들어, PCIe(PCI Express)일 수 있으나, 이에 제한되는 것은 아니다.
제1 계층적 메모리(HM1) 및 제2 계층적 메모리(HM2)는 각각 도 3의 공유 메모리(2000), 도 6의 L1 공유 메모리(400), 도 8의 L0 메모리(120) 및 도 2의 오프 칩 메모리(30) 중 적어도 하나를 포함할 수 있다. 즉, 제1 계층적 메모리(HM1) 및 제2 계층적 메모리(HM2)는 각각 계층적으로 분포되어 있는 여러 메모리를 포함하는 개념일 수 있다. 일반적으로, 도 2의 오프 칩 메모리(30) 중 휘발성 메모리(32)에 페이지 워크(PW)에 필요한 변환 테이블이 저장되어 있는 경우가 많다. 단, 본 실시예가 이에 제한되는 것은 아니다.
제1 계층적 메모리 컨트롤러(HMC1) 및 제2 계층적 메모리 컨트롤러(HMC2)는 각각 제1 계층적 메모리(HM1) 및 제2 계층적 메모리(HM2)의 컨트롤러일 수 있다. 제1 계층적 메모리 컨트롤러(HMC1) 및 제2 계층적 메모리 컨트롤러(HMC2)는 각각 제1 계층적 메모리(HM1) 및 제2 계층적 메모리(HM2)의 제어를 수행할 수 있다.
제1 계층적 메모리(HM1)는 제1 피지컬 주소(PA1)를 가질 수 있고, 제2 계층적 메모리(HM2)는 제2 피지컬 주소(PA2)를 가질 수 있다. 마이크로 TLB(MT)는 제1 계층적 메모리(HM1)에 접근해야 할 때, 내부에 제1 계층적 메모리(HM1)에 대한 가상 주소를 제1 피지컬 주소(PA1)로 변환시킬 수 있는 테이블이 있는지 체크할 수 있다.
마찬가지로, 마이크로 TLB(MT)는 제2 계층적 메모리(HM2)에 접근해야 할 때, 내부에 제2 계층적 메모리(HM2)에 대한 가상 주소를 제2 피지컬 주소(PA2)로 변환시킬 수 있는 테이블이 있는지 체크할 수 있다.
만일, 마이크로 TLB(MT)가 제1 피지컬 주소(PA1) 및 제2 피지컬 주소(PA2)로 변환시킬 수 있는 테이블이 있다면, TLB 히트의 경우일 수 있다. 뉴럴 프로세서(1000), DMA(3000) 및 커맨드 프로세서(7000)는 내부의 마이크로 TLB(MT)가 TLB 히트를 한 경우, 바로 제1 계층적 메모리(HM1) 및 제2 계층적 메모리(HM2)에 접근할 수 있다.
또한, 칩의 외부에 존재하는 도 17의 호스트 오프 칩 메모리(H_OCM)에 대한 접근은 제3 피지컬 주소(PA3)로 호스트 인터페이스(HIO)를 통해서 수행될 수 있다. 즉, 뉴럴 프로세서(1000), DMA(3000) 및 커맨드 프로세서(7000)는 내부의 마이크로 TLB(MT)가 제3 피지컬 주소(PA3)에 대해서 TLB 히트를 한 경우, 호스트 인터페이스(HIO)를 통해서, 호스트 오프 칩 메모리(H_OCM)로 접근할 수 있다.
만일, 마이크로 TLB(MT)가 제1 피지컬 주소(PA1), 제2 피지컬 주소(PA2) 및 제3 피지컬 주소(PA3) 각각에 대해서 변환 테이블이 없는 경우, 각각 TLB 미스가 될 수 있다. TLB 미스인 경우 마이크로 TLB(MT)는 페이지 워크(PW)를 수행할 수 있다. 페이지 워크(PW)는 변환테이블이 저장되어 있는 메모리에 해당 가상 주소 및 피지컬 주소에 대한 변환 테이블을 당겨오는 것을 의미한다. 페이지 워크(PW)는 제2 메모리 매니지먼트 유닛(M2)에 대해서 수행되고, 이에 따른 풀 모드 TLB 업데이트가 수행될 수 있다. 제2 메모리 매니지먼트 유닛(M2)은 페이지 워크(PW)에 해당하는 페이지의 변환 테이블을 당겨올 수 있다. 제2 메모리 매니지먼트 유닛(M2)은 변환 테이블이 제1 계층적 메모리(HM1) 또는 제2 계층적 메모리(HM2)에 있는 경우 직접 변환 테이블을 가져올 수 있다. 이에 반해서, 변환 테이블이 호스트 오프 칩 메모리(H_OCM)에 있는 경우, 제2 메모리 매니지먼트 유닛(M2)은 호스트 인터페이스(HIO)를 통해서 변환 테이블을 가져올 수 있다. 또는, 호스트 인터페이스(HIO)를 통해서 호스트 시스템(HS)이 제2 메모리 매니지먼트 유닛(M2)에게 이미 변환된 피지컬 주소를 전달할 수도 있다.
한편, 제2 메모리 매니지먼트 유닛(M2)은 TLB 슛(TLB SHOOT)을 각각의 마이크로 TLB(MT)로 수행할 수 있다. TLB 슛(TLB SHOOT)은 해당 가상 주소 및 피지컬 주소에 대한 변환 테이블을 무효화(invalidation)하는 것을 의미한다. 즉, 특정 원인에 의해서 변환 테이블이 유효하지 않게 된 경우 제2 메모리 매니지먼트 유닛(M2)은 TLB 슛(TLB SHOOT)에 의해서 해당 가상 주소에 대한 변환 작업을 멈추고, 페이지 워크(PW)가 발생하도록 유도할 수 있다.
만일 제2 메모리 매니지먼트 유닛(M2)이 제1 계층적 메모리(HM1) 및 제2 계층적 메모리(HM2)에 해당 가상 주소 및 피지컬 주소에 대한 변환 테이블을 찾지 못한 경우, 호스트 인터페이스(HIO)로 인터럽트(itr)를 전달하고, 그에 대한 응답으로 변환 테이블이나 피지컬 주소(PA)를 수신할 수 있다. 피지컬 주소(PA)는, 제1 피지컬 주소(PA1), 제2 피지컬 주소(PA2) 및 제3 피지컬 주소(PA3) 중 적어도 하나를 포함할 수 있다.
즉, 도 21은 페이지 워크를 통해서 해당 가상 주소 및 피지컬 주소에 대한 변환 테이블을 당겨오는 풀 모드(Pull mode) TLB 업데이트에 대해서 도시하였다.
도 22는 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 장치의 푸시 모드 동작을 설명하기 위한 블록도이다.
도 22를 참조하면, 마이크로 TLB(MT)가 직접 업데이트 정보를 당겨오는 풀 모드와 다르게 푸시 모드로 마이크로 TLB(MT)가 업데이트될 수 있다. 제2 메모리 매니지먼트 유닛(M2)은 직접 푸시 디스크립터(Push_des)를 각각의 마이크로 TLB(MT)에 전송할 수 있다. 이때, 푸시 디스크립터(Push_des)는 디스크립터 형태가 아닌 인스트럭션 형태 또는 다른 신호 형태로 대체될 수 있다.
푸시 디스크립터(Push_des)는 특정 가상 주소에 대한 피지컬 주소의 변환 테이블을 포함할 수 있다. 이에 따라, 마이크로 TLB(MT)는 푸시 디스크립터(Push_des)에 포함된 변환 테이블을 수신하여 업데이트될 수 있다. 즉, TLB가 업데이트 정보를 당겨오는 것이 아닌 커맨드 프로세서(7000)가 업데이트 정보를 밀어서 TLB를 업데이트하는 푸시 모드 TLB 업데이트가 수행될 수 있다.
이때, 푸시 디스크립터(Push_des)는 도 22에서는 커맨드 프로세서(7000)가 전달하는 것으로 도시하였지만, 본 실시예가 이에 제한되는 것은 아니다. 호스트 즉, 도 17의 CPU(20)가 직접 호스트 인터페이스(HIO)를 통해서 푸시 디스크립터(Push_des)를 전달할 수도 있다.
이때, 커맨드 프로세서(7000)가 전달하는 푸시 디스크립터(Push_des)가 제1 업데이트 신호라고 하면, CPU(20)가 전달하는 푸시 디스크립터(Push_des)는 제1 업데이트 신호와 서로 다른 제2 업데이트 신호로 정의할 수 있다. 즉, 제1 업데이트 신호 및 제2 업데이트 신호는 서로 양립 가능하고, 독립적으로 전송될 수 있다. 이와 달리, 커맨드 프로세서(7000) 또는 CPU(20) 중 어느 하나만 푸시 디스크립터(Push_des)를 전달하는 것도 얼마든지 가능할 수 있다.
도 23은 본 발명의 몇몇 실시예들에 따른 마이크로 TLB의 모드 동작 조건을 설명하기 위한 블록도이고, 도 24는 도 23의 푸시 모드 동작의 조건을 설명하기 위한 개념도이다.
도 23을 참조하면, 마이크로 TLB(MT)는 제1 조건(C1)을 충족하는 경우 풀 모드(PlM)로 동작하고, 제2 조건(C2)을 만족하는 경우 푸시 모드(PsM)로 동작할 수 있다. 제1 조건(C1)은 페이지 워크(Page walk)가 수행되는 것일 수 있다. 즉, TLB 미스가 발생하여 페이지 워크가 수행되면 제1 조건(C1)이 충족되어 마이크로 TLB(MT)가 풀 모드(PlM)로 TLB 업데이트를 수행할 수 있다.
제2 조건(C2)은 기준이 충족되는 것(Criteria meet)일 수 있다. 이때, 기준(Cr)은 제1 기준(Cr1), 제2 기준(Cr2) 및 제3 기준(Cr3) 중 적어도 하나를 포함할 수 있다. 도 24에서는 3개의 기준을 도시하였으나, 본 실시예의 기준(Cr)의 개수는 이에 제한되지 않을 수 있다. 즉, 본 실시예의 기준(Cr)은 2개 이하이거나 4개 이상일 수도 있다.
제1 기준(Cr)은 워크로드의 특성(Workload characteristic)에 따른 기준일 수 있다. 예를 들어, 상기 제1 기준은 뉴럴 네트워크 모델의 새로운 레이어(혹은 서브 레이어)에 대한 워크로드인지 여부와, 뉴럴 네트워크 모델의 프론트 레이어에 대한 워크로드인지 여부와, 싱글 스트림 추론에 대한 워크로드인지 여부 중 적어도 하나일 수 있다.
구체적으로, 뉴럴 네트워크 모델의 경우 동일한 레이어에 대해서는 동일한 가상 주소에 대한 접근이 빈번할 수밖에 없다. 따라서, 뉴럴 네트워크 모델의 각각의 레이어에 대한 워크로드마다 푸시 모드로 마이크로 TLB(MT)를 업데이트하는 경우 작업의 속도와 효율을 극대화할 수 있다.
또한, 동일한 네트워크 모델의 경우 레이어가 바뀌어도 동일한 가상 주소에 접근하는 경우가 많다. 이 경우에는 레이어마다 푸시 모드 업데이트를 활용하는 것이 아니라, 뉴럴 네트워크 모델의 프론트 레이어의 워크로드에 대해서만 푸시 모드로 마이크로 TLB(MT)를 업데이트할 수 있다.
또한, 추론 과정에서 멀티 배치(multi batch)가 아닌 싱글 스트림으로 인풋이 들어오는 경우, TLB 업데이트를 위한 레이턴시가 작업 성능에 영향을 미칠 가능성이 높다. 따라서, 싱글 스트림 추론에 대한 워크로드가 들어오는 경우에도 미리 푸시 모드로 TLB 업데이트를 수행하여 레이턴시를 최소화할 수 있다.
제2 기준(Cr)은 마이크로 TLB(MT)가 접근할 메모리의 종류(Memory types)에 따른 기준일 수 있다. 예를 들어, 상기 마이크로 TLB가 접근할 메모리가 온 칩 메모리인지 여부와, 상기 마이크로 TLB가 접근할 메모리가 칩 경계 너머에서 P2P(peer to peer) 데이터 접근에 대한 메모리인지 여부 중 적어도 하나일 수 있다.
구체적으로, L0 메모리(120), L1 공유 메모리(2000) 및 공유 메모리(2000)와 같은 온 칩 메모리인 경우, 오프 칩 메모리(30)와 달리 가상 주소가 유지되도록 정적으로 데이터를 저장할 수 있다. 이에 따라, 푸시 모드 TLB 업데이트가 효율적일 수 있다.
또한, 마이크로 TLB(MT)가 접근할 메모리가 칩 경계 너머에서 즉, 뉴럴 코어 SoC(10) 내부 메모리가 아닌 오프 칩 메모리(30) 또는 호스트 오프 칩 메모리(H_OCM)에서의 P2P 데이터 접근에 대한 메모리인 경우 미리 근처 영역의 가상 주소에 대한 접근이 확정적이므로 푸시 모드 TLB 업데이트가 효율적일 수 있다.
제3 기준(Cr)은 마이크로 TLB(MT)가 접근할 버퍼 영역의 종류(Buffer types)에 따른 기준일 수 있다. 예를 들어, 제3 기준(Cr3)은 상기 마이크로 TLB가 접근할 버퍼 영역이 읽기 전용 공유 가능 메모리 영역인지 여부와, 지원 레지스터 파일의 버퍼 영역인지 여부와, 레지스터 스필링을 위한 일부 영역인지 여부와, 제1 임계치보다 작고, 제2 임계치보다 빈번하게 접근되는 영역인지 여부와, 커맨드 디스크립터에 대한 버퍼 영역인지 여부와, 선택적 메모리 매핑 파일에 대한 영역인지 여부 중 적어도 하나일 수 있다.
구체적으로, 버퍼 영역은 메모리의 소프트웨어적인 할당 영역을 의미할 수 있다. 뉴럴 네트워크 모델의 커널 가중치가 저장되는 영역과 같이 상기 마이크로 TLB가 접근할 버퍼 영역이 읽기 전용 공유 가능 메모리 영역인 경우이거나, 지원 레지스터 파일(backed register file)의 버퍼 영역 또는 레지스터 스필링(register spiling)을 위한 일부 영역과 같은 경우에는 빈번하게 사용되고, 레이턴시에 민감한 영역일 수 있으므로 푸시 모드가 효율적일 수 있다.
또한, 특정한 제1 임계치보다 작은 영역일수록 레이턴시에 민감하고, 특정 제2 임계치보다 빈번하게 접근되는 영역일수록 푸시 모드 TLB 업데이트의 효율성이 높아질 수 있다. 커맨드 디스크립터에 대한 버퍼 영역과 선택적 메모리 매핑 파일에 대한 버퍼 영역도 같은 이유로 푸시 모드 TLB 업데이트의 효율성이 높을 수 있다. 커맨드 디스크립터는 커맨드에 대한 세부적인 정보를 담은 데이터일 수 있다. 커맨드는 DMA 오퍼레이션과 같은 메모리 오퍼레이션과 컴퓨트 오퍼레이션을 모두 포함할 수 있다.
제3 기준(Cr3)은 힙 버퍼(heap buffer)나 스택 버퍼(Stack buffer)와 같이 다이나믹하게 큰 사이즈로 변할 수 있는 즉, 크기의 변동성이 큰 버퍼 영역은 충족시킬 수 없고, 크기가 정적으로(statically)인 버퍼 영역이 충족시킬 수 있다.
위와 같은 제1 내지 제3 기준(Cr1~Cr3)은 독립적으로 판단될 수도 있지만, 서로 복합적으로 판단될 수 있다. 예를 들어, 싱글 스트림 추론 모델의 레이어 0 및 1의 커널 가중치들이 L0 메모리(120)에 올려진 경우는 제1 내지 제3 기준이 모두 적용될 수 있다.
또는 제1 및 제2 기준(Cr1, Cr2)을 충족하지 않으나, 제3 기준(Cr)이 충족되는 여러 프로세서가 접근하는 버퍼 영역은 푸시/풀 모드 모두 선택이 가능할 수 있으나, 페이지 테이블 변경에 따라서 TLB 슛다운(shootdown)이 예상되는 버퍼 영역에 대해서는 푸시 모드로 동작할 수 있다.
또한, 추가적인 기준으로 CPU와 같은 일반적인 목적의 워크로드를 사용하는 프로세서의 경우 풀 모드를 디폴트로 운용할 수 있으나, 본 실시예의 뉴럴 프로세싱 장치의 경우 푸시 모드를 디폴트로 운용할 수 있다.
이때, 푸시 모드는 상황에 따라 비활성화 될 수 있다. 즉, 뉴럴 프로세서(1000)별로 마이크로 TLB(MT)의 통계치가 산출되면 그에 따라 푸시 모드 없이 풀 모드로 마이크로 TLB(MT)가 업데이트를 수행할 수 있다. 예를 들어, TLB 미스가 기준치 보다 높은 경우, 푸시 모드는 비활성화될 수 있다.
또한, 본 실시예는 다수의 가상 머신 운용 과정에서 가상 머신 별로 푸시 모드와 풀 모드의 설정을 변경할 수 있다. 예를 들어, 각 가상 머신의 QoS(Quality of Service)에 따라 우선 순위가 높은 가상 머신의 경우 푸시 모드로 동작하게 하고, 우선 순위가 낮은 가상 머신의 경우 풀 모드로 동작하게 하여 푸시 모드에 따른 리소스의 낭비를 최소화할 수 있다.
도 25는 본 발명의 몇몇 실시예들에 따른 마이크로 TLB의 모드 동작의 설정을 설명하기 위한 개념도이다.
도 25를 참조하면, 마이크로 TLB(MT)는 풀 모드(PlM) 및 푸시 모드(PsM) 중 어느 하나가 디폴트(Default)로 동작할 수 있다. 즉, 풀 모드(PlM) 및 푸시 모드(PsM)가 모두 항상 수행되는 것은 아니고, 풀 모드(PlM) 또는 푸시 모드(PsM) 중 어느 하나만이 마이크로 TLB(MT)의 업데이트로 동작할 수 있다.
이때, 어떤 모드가 디폴트로 작용하는 지에 대해서는 제3 조건(C3)을 통해서 결정될 수 있다. 제3 조건(C3)은 프로세서 모듈의 타입이 어떤 지를 포함할 수 있다. 단, 본 실시예가 이에 제한되는 것은 아니다. 구체적으로, 제3 조건(C3)은 프로세서 모듈의 타입이 제너럴한 경우 즉, CPU와 같은 범용 프로세서와 같은 경우, 풀 모드(PlM)를 디폴트로 할 수 있다. 즉, 마이크로 TLB(MT)의 업데이트는 풀 모드(PlM)로 진행하고, 푸시 모드(PsM)는 활성화되는 경우에만 옵셔널하게 수행될 수 있다.
반대로, 프로세서 타입이 특정 목적의 뉴럴 프로세싱 장치 즉, NPU와 같은 경우 푸시 모드(PsM)가 오히려 디폴트로 설정될 수 있다. 단, 본 실시예가 이에 제한되는 것은 아니다. 즉, 특정 목적을 가지는 프로세서의 경우 반복되는 연산과 반복 참조되는 데이터가 매우 많아 TLB 업데이트의 효율이 높을 수 있다.
나아가, 미리 어떤 연산을 수행할지에 대한 계획이 정해져 있으므로 TLB 업데이트를 풀 모드(PlM)가 아닌 푸시 모드(PsM)로 진행하는 것이 효율성을 극대화하고, 레이턴시를 최소화할 수 있다.
도 26은 본 발명의 몇몇 실시예들에 따른 마이크로 TLB의 푸시 모드의 활성화 및 비활성화의 동작을 설명하기 위한 개념도이다.
도 26을 참조하면, 마이크로 TLB(MT)의 푸시 모드(PsM)의 활성화와 비활성화는 제4 조건(C4)에 따라 결정될 수 있다. 본 실시예는 적어도 하나의 가상 머신(virtual machine)을 구현할 수 있고, 각각의 가상 머신 별로 별도의 사용자(user)를 설정할 수 있다. 이러한 별도의 사용자는 서로 다른 작업을 수행할 수 있는 주체로 설정될 수 있다.
이때, 각각의 사용자 혹은 가상 머신의 우선순위는 QoS(Quality of Service)에 의해서 정의될 수 있다. 따라서, 여러 가상 머신 중에 QoS 즉, 우선 순위가 높은 가상 머신의 경우 푸시 모드(PsM)가 활성화(Enable)될 수 있다. 그러나, 우선 순위가 낮은 가상 머신의 경우 푸시 모드(PsM)가 비활성화(Disable)되어 본 실시예에 따른 뉴럴 프로세싱 장치(1)의 리소스의 낭비를 줄일 수 있다.
푸시 모드(PsM)는 TLB 히트 확률을 높일 수 있어 처리 속도를 높일 수 있지만, 그에 따른 추가적인 리소스가 필요할 수 있다. 이에 따라서, QoS가 높은 가상 머신에 대해서는 푸시 모드(PsM)를 활성화하고, QoS가 낮은 가상 머신에 대해서는 푸시 모드(PsM)를 비활성화하여 장치 전체의 효율성을 높이고, 중요도에 따른 처리 속도의 가속을 수행할 수 있다. 나아가, 리소스의 분배를 통해서 주어진 하드웨어의 최적화를 수행할 수 있다.
도 27은 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 장치의 구조를 세부적으로 설명하기 위한 블록도이다.
도 27을 참조하면, 뉴럴 코어(101)는 뉴럴 코어(100)와 달리 CGRA 구조일 수 있다. 뉴럴 코어(101)는 인스트럭션 메모리(111_1), CGRA L0 메모리(111_2), PE 어레이(111_3) 및 LSU(Load/Store Unit)(111_4)를 포함할 수 있다.
인스트럭션 메모리(111_1)는 인스트럭션을 수신하여 저장할 수 있다. 인스트럭션 메모리(111_1)는 인스트럭션을 내부에 순차적으로 저장하고, 저장된 인스트럭션을 PE 어레이(111_3)로 제공할 수 있다. 이때, 인스트럭션은 각 PE 어레이(111_3)에 포함된 프로세싱 엘리먼트(111_3a)의 동작을 지시할 수 있다.
CGRA L0 메모리(111_2)는 뉴럴 코어(101) 내부에 위치한 메모리로서, 뉴럴 코어(101)가 작업에 필요한 모든 입력 데이터를 외부로부터 수신하여 임시로 저장할 수 있다. 또한, CGRA L0 메모리(111_2)는 뉴럴 코어(101)에 의해서 연산된 출력 데이터를 외부로 전송하기 위해서 일시적으로 저장할 수 있다. CGRA L0 메모리(111_2)는 뉴럴 코어(101)의 캐시 메모리 역할을 수행할 수 있다.
CGRA L0 메모리(111_2)는 PE 어레이(111_3)와 데이터를 송수신할 수 있다. CGRA L0 메모리(111_2)는 L1 보다 낮은 L0(level 0)에 해당하는 메모리일 수 있다. 이때, L0 메모리는 공유되지 않는 뉴럴 코어(101)의 전용(private) 메모리일 수 있다. CGRA L0 메모리(111_2)는 액티베이션이나 웨이트 같은 데이터와 프로그램 등을 PE 어레이(111_3)로 전송할 수 있다.
PE 어레이(111_3)는 연산을 수행하는 모듈일 수 있다. PE 어레이(111_3)는 1차원 연산뿐만 아니라 2차원 이상의 매트릭스/텐서 연산도 수행할 수 있다. PE 어레이(111_3)는 내부에 복수의 프로세싱 엘리먼트(111_3a) 및 특정 프로세싱 엘리먼트(111_3b)를 포함할 수 있다.
프로세싱 엘리먼트(111_3a) 및 특정 프로세싱 엘리먼트(111_3b)는 행과 열로 정렬될 수 있다. 프로세싱 엘리먼트(111_3a) 및 특정 프로세싱 엘리먼트(111_3b)는 m 열로 정렬될 수 있다. 또한, 프로세싱 엘리먼트(111_3a)는 n 행으로 정렬되고, 특정 프로세싱 엘리먼트(111_3b)는 l행으로 정렬될 수 있다. 이에 따라서, 프로세싱 엘리먼트(111_3a) 및 특정 프로세싱 엘리먼트(111_3b)는 (n+l)행과 m열로 정렬될 수 있다.
LSU(111_4)는 로컬 인터커넥션(200)을 통해서 외부에서 데이터, 제어 신호 및 동기화 신호 중 적어도 하나를 수신할 수 있다. LSU(111_4)은 CGRA L0 메모리(111_2)로 수신한 데이터, 제어 신호 및 동기화 신호 중 적어도 하나를 전송할 수 있다. 유사하게 LSU(111_4)는 로컬 인터커넥션(200)을 통해서 데이터, 제어 신호 및 동기화 신호 중 적어도 하나를 외부로 전달 수 있다.
뉴럴 코어(101)는 CGRA(Coarse Grained Reconfigurable Architecture) 구조를 가질 수 있다. 이에 따라서, 뉴럴 코어(101)는 PE 어레이(111_3)의 각각의 프로세싱 엘리먼트(111_3a)와 특정 프로세싱 엘리먼트(111_3b)가 각각 CGRA L0 메모리(111_2), 인스트럭션 메모리(111_1) 및 LSU(111_4) 중 적어도 하나와 연결될 수 있다. 즉, 프로세싱 엘리먼트(111_3a) 및 특정 프로세싱 엘리먼트(111_3b)는 CGRA L0 메모리(111_2), 인스트럭션 메모리(111_1) 및 LSU(111_4)의 전부와 연결되어야 하는 것은 아니고 일부와 연결될 수도 있다.
또한, 프로세싱 엘리먼트(111_3a) 및 특정 프로세싱 엘리먼트(111_3b)는 서로 다른 종류의 프로세싱 소자일 수 있다. 이에 따라서, CGRA L0 메모리(111_2), 인스트럭션 메모리(111_1) 및 LSU(111_4) 중 프로세싱 엘리먼트(111_3a)와 연결되는 소자와 특정 프로세싱 엘리먼트(111_3b)와 연결되는 소자는 서로 다를 수 있다.
CGRA 구조를 가지는 본 발명의 뉴럴 코어(101)는 높은 수준의 병렬 연산이 가능하고, 프로세싱 엘리먼트(111_3a) 및 특정 프로세싱 엘리먼트(111_3b) 사이의 직접적인 데이터 교환이 가능하므로 전력 소모가 낮을 수 있다. 또한, 2개 이상의 종류의 프로세싱 엘리먼트(111_3a)를 포함하여 다양한 연산 작업에 따른 최적화도 가능할 수 있다.
예를 들어, 프로세싱 엘리먼트(111_3a)가 2차원 연산을 수행하는 프로세싱 엘리먼트인 경우 특정 프로세싱 엘리먼트(111_3b)는 1차원 연산을 수행하는 프로세싱 엘리먼트일 수 있다. 단, 본 실시예가 이에 제한되는 것은 아니다.
도 28은 본 발명의 몇몇 실시예에 따른 뉴럴 프로세싱 장치의 커맨드 프로세서와 태스크 매니저의 계층적 구조를 설명하기 위한 도면이고, 도 29는 본 발명의 몇몇 실시예에 따른 뉴럴 프로세싱 장치의 커맨드 프로세서 및 태스크 매니저들의 계층 구조를 설명하기 위한 도면이다.
도 28 및 도 29를 참조하면, 태스크 매니저(600)의 수가 많아지면 커맨드 프로세서(7000)가 모든 태스크 매니저(600)를 관리하기 어려울 수 있다. 이에 따라서, 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 장치(1)는 마스터 태스크 매니저(600M)가 복수의 태스크 매니저(600)를 관리하고, 커맨드 프로세서(7000)가 마스터 태스크 매니저(600M)를 관리하는 하이라키 구조를 가질 수 있다.
또한, 도 29를 참조하면, 마스터 태스크 매니저(600M)의 아래 레벨도 여러가지로 세분화될 수 있다. 예를 들어 제1 서브 태스크 매니저(600s1)과 제2 서브 태스크 매니저(600s2)가 각각의 계층을 이룰 수 있다. 즉, 하나의 제1 서브 태스크 매니저(600s1)가 적어도 하나의 제2 서브 태스크 매니저(600s2)를 관리하고, 하나의 마스터 태스크 매니저(600M)가 적어도 하나의 제1 서브 태스크 매니저(600s1)를 관리할 수 있다. 추가적으로, 제2 서브 태스크 매니저(600s2)의 하위에도 여러 개의 계층이 추가될 수 있다.
즉, 도 28 및 도 29에서는 태스크 매니저(600), 마스터 태스크 매니저(600M) 및 커맨드 프로세서(7000)의 3개 레벨이 도시되었지만, 레벨의 개수는 4개 이상일 수 있다. 즉, 태스크 매니저(600)의 개수에 따라 하이라키 구조의 뎁스는 얼마든지 달라질 수 있다.
도 30은 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 시스템의 메모리 재구성을 설명하기 위한 블록도이다.
도 30을 참조하면, 뉴럴 코어 SoC(10)은 제1 내지 제8 프로세싱 유닛(160a~160h) 및 온 칩 메모리(OCM)를 포함할 수 있다. 도 30에서는 예시적으로 8개의 프로세싱 유닛을 도시하였으나, 이는 예시에 불과하고 프로세싱 유닛의 개수는 얼마든지 달라질 수 있다.
온 칩 메모리(OCM)는 제1 내지 제8 L0 메모리(120a~120h) 및 공유 메모리(2000)를 포함할 수 있다.
제1 내지 제8 L0 메모리(120a~120h)는 각각 제1 내지 제8 프로세싱 유닛(160a~160h)의 전용 메모리로 사용될 수 있다. 즉, 제1 내지 제8 프로세싱 유닛(160a~160h)와 제1 내지 제8 L0 메모리(120a~120h)는 서로 1:1로 대응될 수 있다.
공유 메모리(2000)는 제1 내지 제8 메모리 유닛(2100a~2100h)을 포함할 수 있다. 제1 내지 제8 메모리 유닛(2100a~2100h)은 제1 내지 제8 프로세싱 유닛(160a~160h) 및 제1 내지 제8 L0 메모리(120a~120h)에 각각 대응할 수 있다. 즉, 메모리 유닛의 개수는 프로세싱 유닛 및 L0 메모리의 개수와 동일한 8개일 수 있다.
공유 메모리(2000)는 2가지 종류의 온 칩 메모리 형식 중 어느 하나로 동작할 수 있다. 즉, 공유 메모리(2000)는 L0 메모리 형식 또는 글로벌 메모리 형식 중 어느 하나로 동작할 수 있다. 즉, 공유 메모리(2000)는 하나의 하드웨어로 2가지의 논리적인(logical) 메모리를 구현할 수 있다.
공유 메모리(2000)가 L0 메모리 형식으로 구현되는 경우, 공유 메모리(2000)는 제1 내지 제8 L0 메모리(120a~120h)와 같이 제1 내지 제8 프로세싱 유닛(160a~160h) 각각의 전용 메모리(private memory)로 동작할 수 있다. L0 메모리는 글로벌 메모리에 비해서 상대적으로 고속의 클럭으로 동작할 수 있고, 공유 메모리(2000)도 L0 메모리 형식으로 동작할 때 상대적으로 더 빠른 클럭을 사용할 수 있다.
공유 메모리(2000)가 글로벌 메모리 형식으로 구현되는 경우, 공유 메모리(2000)는 제1 프로세싱 유닛(100a) 및 제2 프로세싱 유닛(100b)가 서로 같이 사용하는 공용 메모리(common memory)로 동작할 수 있다. 이때, 공유 메모리(2000)는 제1 내지 제8 프로세싱 유닛(160a~160h)뿐만 아니라 제1 내지 제8 L0 메모리(120a~120h)에 의해서도 공유될 수 있다.
글로벌 메모리는 일반적으로 L0 메모리에 비해서 낮은 클럭을 사용할 수 있으나, 이에 제한되는 것은 아니다. 공유 메모리(2000)가 글로벌 메모리 형식으로 동작할 때는, 제1 내지 제8 프로세싱 유닛(160a~160h)가 공유 메모리(2000)를 공유할 수 있다. 이때, 공유 메모리(2000)는 도 2의 휘발성 메모리(32)와 글로벌 인터커넥션(6000)을 통해서 연결되고, 휘발성 메모리(32)의 버퍼로 동작할 수도 있다.
공유 메모리(2000)는 적어도 일부가 L0 메모리 형식으로 동작하고, 나머지가 글로벌 메모리 형식으로 동작할 수 있다. 즉, 공유 메모리(2000) 전체가 L0 메모리 형식으로 동작할 수도 있고, 공유 메모리(2000) 전체가 글로벌 메모리 형식으로 동작할 수도 있다. 또는, 공유 메모리(2000)의 일부가 L0 메모리 형식으로 동작하고, 나머지 일부가 글로벌 메모리 형식으로 동작할 수 있다.
도 31은 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 시스템의 메모리 재구성의 예시를 나타낸 블록도이다.
도 30 및 도 31을 참조하면, 제1, 제3, 제5 및 제7 프로세싱 유닛(100a, 100c, 100e, 100g) 각각의 제1, 제3, 제5 및 제7 전용 영역(AE1, AE3, AE5, AE7)은 각각 제1, 제3, 제5 및 제7 L0 메모리(120a, 120c, 120e, 120g)만을 포함할 수 있다. 또한, 제2, 제4, 제6 및 제8 프로세싱 유닛(100b, 100d, 100f, 100h) 각각의 제2, 제4, 제6 및 제8 전용 영역(AE2, AE4, AE6, AE8)은 각각 제2, 제4, 제6 및 제8 L0 메모리(120b, 120d, 120f, 120h)를 포함할 수 있다. 또한, 제2, 제4, 제6 및 제8 전용 영역(AE2, AE4, AE6, AE8)은 제2, 제4, 제6 및 제8 메모리 유닛(2100b, 2100d, 2100f, 2100h)을 포함할 수 있다. 공유 메모리(2000)의 제1, 제3, 제5 및 제7 메모리 유닛(2100a, 2100c, 2100e, 2100g)은 공용 영역(AC)으로 활용될 수 있다.
공용 영역(AC)은 제1 내지 제8 프로세싱 유닛(160a~160h)에 의해서 공유되는 메모리일 수 있다. 제2 전용 영역(AE2)은 제2 L0 메모리(120b)와 제2 메모리 유닛(2100b)을 포함할 수 있다. 제2 전용 영역(AE2)은 하드웨어적으로 분리된 제2 L0 메모리(120b)와 제2 메모리 유닛(210b)이 같은 방식으로 동작하여 논리적으로 하나의 L0 메모리로 동작하는 영역일 수 있다. 제4, 제6 및 제8 전용 영역(AE4, AE6, AE8)도 제2 전용 영역(AE2)과 같은 방식으로 동작할 수 있다.
본 실시예에 따른 공유 메모리(2000)는 각 뉴럴 코어에 대응하는 영역을 최적화된 비율의 논리적인 L0 메모리와 논리적인 글로벌 메모리로 전환하여 사용할 수 있다. 공유 메모리(2000)는 이러한 비율의 조정을 런 타임(Run time)에서 수행할 수 있다.
즉, 각 뉴럴 코어는 서로 동일한 작업을 하는 경우도 있지만, 서로 상이한 작업을 하는 경우도 있을 수 있다. 이 경우 각 뉴럴 코어가 하는 작업에 필요한 L0 메모리의 용량과 글로벌 메모리의 용량은 매번 다를 수밖에 없다. 이에 따라서, 기존의 온 칩 메모리와 같이 L0 메모리와 공유 메모리의 구성 비율이 고정적으로 설정되는 경우에는 각 뉴럴 코어에게 할당되는 연산 작업에 따른 비효율이 발생할 수 있다.
따라서, 본 실시예에 따른 뉴럴 프로세싱 장치의 공유 메모리(2000)는 런 타임 중에 연산 작업에 따라서 최적의 L0 메모리 및 글로벌 메모리의 비율을 설정할 수 있고, 연산의 효율성 및 속도를 향상시킬 수 있다.
도 32는 도 30의 A부분을 확대한 블록도이다.
도 30 및 도 32를 참조하면, 공유 메모리(2000)는 제1 L0 메모리 컨트롤러(122_1a), 제2 L0 메모리 컨트롤러(122_1b), 제5 L0 메모리 컨트롤러(122_1e), 제6 L0 메모리 컨트롤러(122_1f), 제1 내지 제8 메모리 유닛(2100a~2100h) 및 글로벌 컨트롤러(2200)를 포함할 수 있다. 도시되지 않은 다른 L0 메모리 컨트롤러도 본 실시예에 포함될 수 있으나 편의상 설명을 생략한다.
제1 L0 메모리 컨트롤러(122_1a)는 제1 L0 메모리(120a)를 제어할 수 있다. 또한, 제1 L0 메모리 컨트롤러(122_1a)는 제1 메모리 유닛(2100a)을 제어할 수 있다. 구체적으로, 제1 메모리 유닛(2100a)이 논리적인 L0 메모리 형식으로 구현될 때, 제1 L0 메모리 컨트롤러(122_1a)에 의한 제어가 제1 메모리 유닛(2100a)에 수행될 수 있다.
제2 L0 메모리 컨트롤러(122_1b)는 제2 L0 메모리(120b)를 제어할 수 있다. 또한, 제2 L0 메모리 컨트롤러(122_1b)는 제2 메모리 유닛(2100b)을 제어할 수 있다. 즉, 제2 메모리 유닛(2100b)이 논리적인 L0 메모리 형식으로 구현될 때, 제1 L0 메모리 컨트롤러(122_1a)에 의한 제어가 제2 메모리 유닛(2100b)에 수행될 수 있다.
제5 L0 메모리 컨트롤러(122_1e)는 제5 L0 메모리(120e)를 제어할 수 있다. 또한, 제5 L0 메모리 컨트롤러(122_1e)는 제5 메모리 유닛(2100e)을 제어할 수 있다. 즉, 제5 메모리 유닛(2100e)이 논리적인 L0 메모리 형식으로 구현될 때, 제5 L0 메모리 컨트롤러(122_1e)에 의한 제어가 제5 메모리 유닛(2100e)에 수행될 수 있다.
제6 L0 메모리 컨트롤러(122_1f)는 제6 L0 메모리(120f)를 제어할 수 있다. 또한, 제6 L0 메모리 컨트롤러(122_1f)는 제6 메모리 유닛(2100f)을 제어할 수 있다. 즉, 제6 메모리 유닛(2100f)이 논리적인 L0 메모리 형식으로 구현될 때, 제6 L0 메모리 컨트롤러(122_1f)에 의한 제어가 제6 메모리 유닛(2100f)에 수행될 수 있다.
글로벌 컨트롤러(2200)는 제1 내지 제8 메모리 유닛(2100a~2100h)을 모두 제어할 수 있다. 구체적으로, 글로벌 컨트롤러(2200)는 제1 내지 제8 메모리 유닛(2100a~2100h)이 각각 논리적으로 글로벌 메모리 형식으로 동작할 때(즉, 논리적으로 L0 메모리 형식으로 동작하지 않을 때), 제1 메모리 유닛(2100a) 내지 제8 메모리 유닛(2100h)을 제어할 수 있다.
즉, 제1 내지 제8 메모리 유닛(2100a~2100h)은 논리적으로 어떤 형식의 메모리로 구현되느냐에 따라서 제1 내지 제8 L0 메모리 컨트롤러(122_1a~122_1h)에 의해 각각 제어되거나 글로벌 컨트롤러(2200)에 의해서 제어될 수 있다.
제1, 제2, 제5 및 제6 L0 메모리 컨트롤러(122_1a, 122_1b, 122_1e, 122_1f)를 포함하는 L0 메모리 컨트롤러가 각각 제1 내지 제8 메모리 유닛(2100a~2100h)을 제어하는 경우, 제1 내지 제8 L0 메모리 컨트롤러(122_1a~141h)는 제1 내지 제8 메모리 유닛(2100a~2100h)을 제1 내지 제8 L0 메모리(120a~120h)와 동일하게 제어하므로, 제1 내지 제8 프로세싱 유닛(160a~160h)의 전용 메모리로 제어할 수 있다. 이에 따라서, 제1 내지 제8 메모리 유닛(2100a~2100h)은 제1 내지 제8 프로세싱 유닛(160a~160h)의 클럭 주파수와 대응하는 클럭 주파수로 동작할 수 있다.
제1 L0 메모리 컨트롤러(122_1a), 제2 L0 메모리 컨트롤러(122_1b), 제5 L0 메모리 컨트롤러(122_1e) 및 제6 L0 메모리 컨트롤러(122_1f)를 포함하는 L0 메모리 컨트롤러는 각각 도 8의 LSU(110)을 포함할 수 있다.
글로벌 컨트롤러(2200)가 제1 내지 제8 메모리 유닛(2100a~2100h) 중 적어도 하나를 각각 제어하는 경우, 글로벌 컨트롤러(2200)는 제1 내지 제8 메모리 유닛(2100a~2100h)을 각각 제1 내지 제8 프로세싱 유닛(160a~160h)의 글로벌 메모리로 제어할 수 있다. 이에 따라서, 제1 내지 제8 메모리 유닛(2100a~2100h) 중 적어도 하나는 각각 제1 내지 제8 프로세싱 유닛(160a~160h)의 클럭 주파수와는 무관한 클럭 주파수로 동작할 수 있다. 단, 본 실시예가 이에 제한되는 것은 아니다.
글로벌 컨트롤러(2200)는 제1 내지 제8 메모리 유닛(2100a~2100h)을 도 3의 글로벌 인터커넥션(6000)과 연결할 수 있다. 제1 내지 제8 메모리 유닛(2100a~2100h)은 글로벌 컨트롤러(2200)에 의해서 도 1의 오프 칩 메모리(30)와 데이터를 교환하거나, 제1 내지 제8 L0 메모리(120a~120h) 와 각각 데이터를 교환할 수 있다.
제1 내지 제8 메모리 유닛(2100a~2100h)은 각각 적어도 하나의 메모리 뱅크를 포함할 수 있다. 제1 메모리 유닛(2100a)은 적어도 하나의 제1 메모리 뱅크(2110a)를 포함할 수 있다. 제1 메모리 뱅크(2110a)는 제1 메모리 유닛(2100a)을 특정한 크기로 나눈 영역일 수 있다. 각각의 제1 메모리 뱅크(2110a)는 모두 동일한 크기의 메모리 소자일 수 있다. 단, 본 실시예가 이에 제한되는 것은 아니다. 도 32에서는 4개의 메모리 뱅크가 하나의 메모리 유닛에 포함되는 것으로 도시되었다.
유사하게 제2, 제5 및 제6 메모리 유닛(2100b, 2100e, 2100f)는 각각 적어도 하나의 제2, 제5 및 제6 메모리 뱅크(2110b, 2110e, 2110f)를 포함할 수 있다.
이하 제1 메모리 뱅크(2110a) 및 제5 메모리 뱅크(2110e)를 기준으로 설명하고, 이는 제2 및 제6 메모리 뱅크(2110b, 2110f)를 포함한 다른 메모리 뱅크와 동일할 수 있다.
제1 메모리 뱅크(2110a)는 각각 논리적으로 L0 메모리 형식으로 동작하거나 논리적으로 글로벌 메모리 형식으로 동작할 수 있다. 이때, 제1 메모리 뱅크(2110a)는 제1 메모리 유닛(2100a) 내의 다른 메모리 뱅크와 독립적으로 동작할 수도 있다. 단, 본 실시예가 이에 제한되는 것은 아니다.
각 메모리 뱅크별로 독립적으로 동작하는 경우, 제1 메모리 유닛(2100a)은 제1 L0 메모리(120a)와 동일한 방식으로 동작하는 제1 영역과, 제1 L0 메모리(120a)와 다른 방식으로 동작하는 제2 영역을 포함할 수 있다. 이때, 제1 영역과 제2 영역이 반드시 병존하는 것은 아니고 어느 하나의 영역이 전체 제1 메모리 유닛(2100a)의 전체를 차지할 수도 있다.
마찬가지로, 제2 메모리 유닛(2100b)은 제2 L0 메모리(120b)와 동일한 방식으로 동작하는 제3 영역과, 제2 L0 메모리(120b)와 다른 방식으로 동작하는 제4 영역을 포함할 수 있다. 이때, 제3 영역과 제4 영역이 반드시 병존하는 것은 아니고 어느 하나의 영역이 전체 제1 메모리 유닛(2100a)의 전체를 차지할 수도 있다.
이때, 제1 영역과 제2 영역의 비율은 제3 영역과 제4 영역의 비율과 상이할 수 있다. 단, 본 실시예가 이에 제한되는 것은 아니다. 따라서, 제1 영역과 제2 영역의 비율은 제3 영역과 제4 영역의 비율과 동일할 수도 있다. 즉, 각 메모리 유닛에서의 메모리 구성 비율을 얼마든지 달라질 수 있다.
일반적으로 기존의 시스템 온 칩의 경우에는 고속의 L0 메모리를 제외한 온 칩 메모리를 고밀도 저전력 SRAM으로 구성하는 경우가 많았다. 이는 필요한 용량 대비 칩의 면적과 사용 전력에서 SRAM이 높은 효율을 가지기 때문이다. 그러나, 기존의 온 칩 메모리는 미리 결정된 L0 메모리의 용량보다 더 많은 데이터가 빠르게 필요한 작업의 경우에는 처리 속도가 크게 느려질 수밖에 없었고, 글로벌 메모리의 필요가 크지 않은 경우에도 남아있는 글로벌 메모리를 활용할 방안이 전혀 없어 비효율이 발생하였다.
이에 반해서, 본 발명의 몇몇 실시예에 따른 공유 메모리(2000)는 경우에 따라서 각각 2개의 컨트롤러 중 어느 하나에 의해서 선택적으로 제어될 수 있다. 이때, 공유 메모리(2000)가 전체적으로 2개의 컨트롤러 중 정해진 어느 하나에 의해서만 제어되는 것은 아니고, 메모리 유닛 단위 또는 메모리 뱅크 단위로 독립적으로 제어될 수 있다.
이를 통해서, 본 실시예에 따른 공유 메모리(2000)는 연산 작업에 따른 최적의 메모리 구성 비율을 런 타임 중에 획득하여 더 빠르고 효율적인 연산작업을 수행할 수 있다. 인공지능에 특화된 프로세싱 유닛의 경우 특정 어플리케이션 단위로 L0 메모리와 글로벌 메모리의 필요한 크기가 달라질 수 있다. 나아가, 동일한 어플리케이션이라도 딥러닝 네트워크를 사용하는 경우 각 층(layer) 별로 L0 메모리와 글로벌 메모리의 필요한 크기가 달라질 수 있다. 본 실시예에 따른 공유 메모리(2000)는 각 층에 따른 연산 단계의 변화에도 메모리의 구성 비율이 런 타임 중에 변화될 수 있어 빠르고 효율적인 딥러닝 작업이 가능할 수 있다.
도 33는 도 32의 제1 메모리 뱅크를 세부적으로 설명하기 위한 도면이다. 도 33은 제1 메모리 뱅크(2110a)에 대해서 도시하였지만, 다른 메모리 뱅크도 제1 메모리 뱅크(2110a)와 동일한 구조일 수 있다.
도 33를 참조하면, 제1 메모리 뱅크(2110a)는 셀 어레이(Ca), 뱅크 컨트롤러(Bc), 제1 경로 유닛(P1) 및 제2 경로 유닛(P2)을 포함할 수 있다.
셀 어레이(Ca)는 내부에 복수의 메모리 소자(Cell)를 포함할 수 있다. 셀 어레이(Ca)는 복수의 메모리 소자가 격자 구조로 정렬되어 배치될 수 있다. 셀 어레이(Ca)는 예를 들어, SRAM(Static Random Access Memory) 셀 어레이일 수 있다.
뱅크 컨트롤러(Bc)는 셀 어레이(Ca)를 제어할 수 있다. 뱅크 컨트롤러(Bc)는 셀 어레이(Ca)가 L0 메모리 형식으로 동작할지, 아니면 글로벌 메모리 형식으로 동작할 지를 결정하고 그에 따라 셀 어레이(Ca)를 제어할 수 있다.
구체적으로, 뱅크 컨트롤러(Bc)는 런 타임 중에 제1 경로 유닛(P1) 방향으로 데이터를 송수신할지, 제2 경로 유닛(P2) 방향으로 데이터를 송수신할지를 결정할 수 있다. 뱅크 컨트롤러(Bc)는 경로 컨트롤 신호(Spc)에 따라 데이터의 송수신 방향을 결정할 수 있다.
경로 컨트롤 신호(Spc)는 미리 설계된 장치 드라이버나 컴파일러에 의해서 생성될 수 있다. 경로 컨트롤 신호(Spc)는 연산 작업의 특성에 따라서 생성될 수 있다. 또는, 경로 컨트롤 신호(Spc)는 사용자로부터 수신된 입력에 의해서 생성될 수 있다. 즉, 사용자가 가장 최적의 메모리 구성 비율을 선택하기 위해서 경로 컨트롤 신호(Spc)에 대한 입력을 직접 인가할 수 있다.
뱅크 컨트롤러(Bc)는 경로 컨트롤 신호(Spc)를 통해서 셀 어레이(Ca)에 저장된 데이터들의 송수신되는 경로를 결정할 수 있다. 뱅크 컨트롤러(Bc)가 데이터들이 송수신되는 경로를 결정하는 것에 따라 데이터들의 교환 인터페이스가 달라질 수 있다. 즉, 뱅크 컨트롤러(Bc)가 제1 경로 유닛(P1)과 데이터를 교환하는 경우 제1 인터페이스를 이용할 수 있고, 제2 경로 유닛(P2)과 데이터를 교환하는 경우 제2 인터페이스를 이용할 수 있다. 이때, 제1 인터페이스와 제2 인터페이스는 서로 다를 수 있다.
또한, 데이터가 저장되는 어드레스 체계도 달라질 수 있다. 즉, 특정 인터페이스를 선택하면 그에 대응하는 어드레스 체계로 리드 및 라이트 동작이 수행될 수 있다.
뱅크 컨트롤러(Bc)는 특정 클럭 주파수로 동작할 수 있다. 예를 들어, 셀 어레이(Ca)가 SRAM 셀 어레이인 경우에는 일반적인 SRAM의 동작 클럭 주파수로 뱅크 컨트롤러(Bc)가 동작할 수 있다.
제1 경로 유닛(P1)은 뱅크 컨트롤러(Bc)와 연결될 수 있다. 제1 경로 유닛(P1)은 셀 어레이(Ca)의 데이터를 제1 프로세싱 유닛(100a)과 직접 교환할 수 있다. 이때, “직접”이란 글로벌 인터커넥션(6000)을 거치지 않고 서로 교환됨을 의미할 수 있다. 즉, 제1 프로세싱 유닛(100a)은 제1 L0 메모리(120a)와 직접 데이터를 교환할 수 있고, 제1 프로세싱 유닛(100a)은 공유 메모리(2000)가 논리적으로 L0 메모리 형식으로 구현되었을 때 제1 경로 유닛(P1)을 통해서 데이터를 교환할 수 있다. 제1 경로 유닛(P1)은 도 32의 제1 L0 메모리 컨트롤러(122_1a) 및 제2 L0 메모리 컨트롤러(122_1b)를 포함한 L0 메모리 컨트롤러를 포함할 수 있다.
제1 경로 유닛(P1)은 멀티 사이클 싱크 패스(Multi-Cycle Sync-Path)를 구성할 수 있다. 즉, 제1 경로 유닛(P1)의 동작 클럭 주파수는 제1 프로세싱 유닛(100a)의 동작 클럭 주파수와 동일할 수 있다. 제1 L0 메모리(120a)는 제1 프로세싱 유닛(100a)의 동작과 같은 속도로 빠르게 데이터를 교환하기 위해서 제1 프로세싱 유닛(100a)의 동작 클럭 주파수와 동일한 클럭 주파수로 빠르게 데이터를 교환할 수 있다. 제1 경로 유닛(P1)도 동일하게 제1 프로세싱 유닛(100a)의 동작 클럭 주파수와 동일한 클럭 주파수로 동작할 수 있다.
이때, 제1 경로 유닛(P1)의 동작 클럭 주파수는 뱅크 컨트롤러(Bc)의 동작 클럭 주파수의 배수(倍數)일 수 있다. 이 경우, 뱅크 컨트롤러(Bc)와 제1 경로 유닛(P1) 사이에 클럭의 동기화를 위한 CDC(Clock Domain Crossing) 작업이 따로 필요하지 않고, 이에 따라서 데이터 전송의 지연(delay)이 발생하지 않을 수 있다. 이에 따라서, 더 빠르고 효율적인 데이터 교환이 가능할 수 있다.
도 33에서는 예시적으로, 제1 경로 유닛(P1)의 동작 클럭 주파수는 1.5GHz일 수 있다. 이는 뱅크 컨트롤러(Bc)의 750MHz의 2배의 주파수일 수 있다. 단, 본 실시예가 이에 제한되는 것은 아니고 뱅크 컨트롤러(Bc)의 클럭 주파수의 정수배로 제1 경로 유닛(P1)이 동작하는 경우라면 얼마든지 가능할 수 있다.
제2 경로 유닛(P2)은 뱅크 컨트롤러(Bc)와 연결될 수 있다. 제2 경로 유닛(P2)은 셀 어레이(Ca)의 데이터를 제1 프로세싱 유닛(100a)과 직접 교환하지 않고, 글로벌 인터커넥션(6000)를 통해서 교환할 수 있다. 즉, 제1 프로세싱 유닛(100a)은 글로벌 인터커넥션(6000) 및 제2 경로 유닛(P2)을 통해서 셀 어레이(Ca)와 데이터를 교환할 수 있다. 이때, 셀 어레이(Ca)는 단순히 제1 프로세싱 유닛(100a)뿐만 아니라 다른 뉴럴 코어와도 데이터를 교환할 수 있다.
즉, 제2 경로 유닛(P2)은 제1 메모리 뱅크(2110a)가 논리적으로 글로벌 메모리 형식으로 구현되었을 때 셀 어레이(Ca)와 모든 뉴럴 코어와의 데이터 교환 경로일 수 있다. 제2 경로 유닛(P2)은 도 32의 글로벌 컨트롤러(2200)를 포함할 수 있다.
제2 경로 유닛(P2)은 어싱크 패스(Async-Path)를 구성할 수 있다. 제2 경로 유닛(P2)의 동작 클럭 주파수는 글로벌 인터커넥션(6000)의 동작 클럭 주파수와 동일할 수 있다. 제2 경로 유닛(P2)도 동일하게 글로벌 인터커넥션(6000)의 동작 클럭 주파수와 동일한 클럭 주파수로 동작할 수 있다.
이때, 제2 경로 유닛(P2)의 동작 클럭 주파수는 뱅크 컨트롤러(Bc)의 동작 클럭 주파수와 서로 동기화되지 않을 수 있다. 이 경우, 뱅크 컨트롤러(Bc)와 제2 경로 유닛(P2) 사이에 클럭의 동기화를 위한 CDC(Clock Domain Crossing) 작업이 필요할 수 있다. 뱅크 컨트롤러(Bc)의 동작 클럭 주파수와 제2 경로 유닛(P2)의 동작 클럭 주파수를 서로 동기화 시키지 않는 경우에는 클럭 도메인의 설계의 자유도가 높아질 수 있다. 따라서, 하드웨어 설계의 난이도가 낮아져 더욱 용이하게 하드웨어 동작을 도출할 수 있다.
뱅크 컨트롤러(Bc)는 제1 경로 유닛(P1)을 통해서 데이터를 교환하는 경우와 제2 경로 유닛(P2)을 통해서 데이터를 교환하는 경우에 서로 다른 어드레스 체계를 이용할 수 있다. 즉, 뱅크 컨트롤러(Bc)는 제1 경로 유닛(P1)을 통해서는 제1 어드레스 체계를 이용하고, 제2 경로 유닛(P2)을 통해서는 제2 어드레스 체계를 이용할 수 있다. 이때, 제1 어드레스 체계와 제2 어드레스 체계는 서로 다를 수 있다.
뱅크 컨트롤러(Bc)는 반드시 메모리 뱅크별로 존재할 필요는 없다. 즉, 뱅크 컨트롤러(Bc)는 스케쥴링을 위한 부분이 아니라 신호를 전달하는 역할을 하므로, 2개의 포트를 가지는 각각의 메모리 뱅크에 필수적인 부분은 아니다. 따라서, 하나의 뱅크 컨트롤러(Bc)가 여러 메모리 뱅크를 제어할 수 있다. 여러 메모리 뱅크는 뱅크 컨트롤러(Bc)에 의해 제어되더라도 독립적으로 동작할 수 있다. 단, 본 실시예가 이에 제한되는 것은 아니다.
물론, 뱅크 컨트롤러(Bc)는 각 메모리 뱅크별로 존재할 수도 있다. 이 경우, 뱅크 컨트롤러(Bc)가 각각의 메모리 뱅크를 개별적으로 제어할 수 있다.
도 32 및 도 33을 참조하면, 제1 메모리 유닛(210a)이 제1 경로 유닛(P1)을 통해서 데이터를 교환하는 경우 제1 어드레스 체계를 사용하고, 제2 경로 유닛(P2)을 통해서 데이터를 교환하는 경우 제2 어드레스 체계를 사용할 수 있다. 유사하게, 제2 메모리 유닛(210b)이 제1 경로 유닛(P1)을 통해서 데이터를 교환하는 경우 제3 어드레스 체계를 사용하고, 제2 경로 유닛(P2)을 통해서 데이터를 교환하는 경우 제2 어드레스 체계를 사용할 수 있다. 이때, 제1 어드레스 체계와 제3 어드레스 체계는 서로 동일할 수 있다. 단, 본 실시예가 이에 제한되는 것은 아니다.
제1 어드레스 체계와 제3 어드레스 체계는 각각 제1 프로세싱 유닛(100a) 및 제2 프로세싱 유닛(100b)에 각각 전용으로 사용될 수 있다. 제2 어드레스 체계는 제1 프로세싱 유닛(100a) 및 제2 프로세싱 유닛(100b)에 공용으로 적용될 수 있다.
도 33에서는 예시적으로, 제2 경로 유닛(P2)의 동작 클럭 주파수는 1GHz로 동작할 수 있다. 이는 뱅크 컨트롤러(Bc)의 750MHz의 동작 클럭 주파수와 동기화 되지 않은 주파수일 수 있다. 즉, 제2 경로 유닛(P2)의 동작 클럭 주파수는 뱅크 컨트롤러(Bc)의 동작 클럭 주파수에 전혀 종속되지 않고 자유롭게 설정될 수 있다.
일반적인 글로벌 메모리는 느린 SRAM(예를 들어, 750MHz)과 그보다 빠른 글로벌 인터커넥션(예를 들어, 1GHz)를 이용하여 CDC 작업에 따른 지연이 발생할 수밖에 없었다. 이에 반해서, 본 발명의 몇몇 실시예들에 따른 공유 메모리(2000)는 제2 경로 유닛(P2) 외에도 제1 경로 유닛(P1)을 이용할 여지가 있어 CDC 작업에 따른 지연을 회피할 수 있다.
또한, 일반적인 글로벌 메모리는 복수의 뉴럴 코어가 하나의 글로벌 인터커넥션(6000)를 이용하므로 데이터 전송량이 동시에 발생하였을 때 전체적인 처리 속도의 저하가 쉽게 발생할 수 있다. 이에 반해서, 본 발명의 몇몇 실시예들에 따른 공유 메모리(2000)는 제2 경로 유닛(P2) 외에도 제1 경로 유닛(P1)을 이용할 여지가 있어 글로벌 컨트롤러(2200)에 몰리는 데이터 처리량을 적절하게 분산하는 효과도 얻을 수 있다.
도 34는 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 장치의 소프트웨어 계층 구조를 설명하기 위한 블록도이다.
도 34를 참조하면, 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 장치의 소프트웨어 계층 구조는 DL 프레임워크(10000), 컴파일러 스택(20000) 및 백엔드 모듈(30000)을 포함할 수 있다.
DL 프레임워크(10000)는 사용자가 사용하는 딥러닝 모델 네트워크에 대한 프레임워크를 의미할 수 있다. 예를 들어, 텐서플로우나 파이토치와 같은 프로그램을 이용하여 학습이 완료된 뉴럴 네트워크가 생성될 수 있다.
컴파일러 스택(20000)은 어댑테이션 레이어(21000), 컴퓨트 라이브러리(22000), 프론트엔드 컴파일러(23000), 백엔드 컴파일러(24000) 및 런타임 드라이버(25000)를 포함할 수 있다.
어댑테이션 레이어(21000)는 DL 프레임워크(10000)에 접하는 레이어일 수 있다. 어댑테이션 레이어(21000)는 DL 프레임워크(10000)에서 생성된 유저의 신경망 모델을 양자화시키고 그래프 수정을 할 수 있다. 또한, 어댑테이션 레이어(21000)는 모델의 타입을 필요한 타입으로 변환시킬 수 있다.
프론트엔드 컴파일러(23000)는 어댑테이션 레이어(21000)에서 전달받은 다양한 신경망 모델 및 그래프를 일정한 중간 표현(intermediate representation, IR)으로 변환해줄 수 있다. 변환된 IR은 추후 백엔드 컴파일러(24000)에서 다루기 쉬운 미리 설정된 표현일 수 있다.
이러한, 프론트엔드 컴파일러(23000)의 IR은 그래프 차원에서 미리 할 수 있는 최적화가 수행될 수 있다. 또한, 프론트엔드 컴파일러(23000)는 하드웨어에 최적화된 레이아웃으로 변환시키는 작업을 통해서 최종적으로 IR을 생성할 수 있다.
벡엔드 컴파일러(24000)는 프론트엔드 컴파일러(23000)에서 변환된 IR을 최적화하고 바이너리 파일로 변환하여 런타임 드라이버가 사용할 수 있게 한다. 백엔드 컴파일러(24000)는 하드웨어의 세부 사항에 맞는 스케일로 잡(job)을 분할하여 최적화된 코드를 생성할 수 있다.
컴퓨트 라이브러리(22000)는 여러가지 오퍼레이션 중에 하드웨어에 적합한 형태로 설계된 템플릿 오퍼레이션을 저장할 수 있다. 컴퓨트 라이브러리(22000)는 하드웨어가 필요한 여러 템플릿 오퍼레이션을 벡엔드 컴파일러(24000)에 제공하여 최적화된 코드가 생성될 수 있게 한다.
런타임 드라이버(25000)는 구동 중에 계속해서 모니터링을 수행하여 본 발명의 몇몇 실시예들에 따른 뉴럴 네트워크 장치의 구동을 수행할 수 있다. 구체적으로, 뉴럴 네트워크 장치의 인터페이스의 실행을 담당할 수 있다.
백엔드 모듈(30000)는 ASIC(Application Specific Integrated Circuit)(31000), FPGA(Field programmable gate array)(32000) 및 C-model(33000)을 포함할 수 있다. ASIC(31000)은 미리 결정된 설계 방식에 따라 결정되는 하드웨어 칩을 의미할 수 있다. FPGA(32000)는 프로그래밍이 가능한 하드웨어 칩일 수 있다. C-model(33000)은 소프트웨어 상에 하드웨어를 모사하여 구현한 모델을 의미할 수 있다.
백엔드 모듈(30000)은 컴파일러 스택(20000)을 통해서 생성된 바이너리 코드를 이용하여 다양한 작업을 수행하고 결과를 도출할 수 있다.
도 35는 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 장치가 수행하는 딥 러닝 연산을 설명하기 위한 개념도이다.
도 35를 참조하면, 인공신경망 모델(40000)은, 기계학습 모델의 일 예로서, 기계학습(Machine Learning) 기술과 인지과학에서, 생물학적 신경망의 구조에 기초하여 구현된 통계학적 학습 알고리즘 또는 그 알고리즘을 실행하는 구조이다.
인공신경망 모델(40000)은, 생물학적 신경망에서와 같이 시냅스의 결합으로 네트워크를 형성한 인공 뉴런인 노드(Node)들이 시냅스의 웨이트를 반복적으로 조정하여, 특정 입력에 대응한 올바른 출력과 추론된 출력 사이의 오차가 감소되도록 학습함으로써, 문제 해결 능력을 가지는 기계학습 모델을 나타낼 수 있다. 예를 들어, 인공신경망 모델(40000)은 기계 학습, 딥러닝 등의 인공지능 학습법에 사용되는 임의의 확률 모델, 뉴럴 네트워크 모델 등을 포함할 수 있다.
본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 장치는 이러한 인공신경망 모델(40000)의 형태를 구현하여 연산을 수행할 수 있다. 예를 들어, 인공신경망 모델(40000)은 입력 영상을 수신하고, 입력 영상에 포함된 대상의 적어도 일부에 대한 정보를 출력할 수 있다.
인공신경망 모델(40000)은 다층의 노드들과 이들 사이의 연결로 구성된 다층 퍼셉트론(MLP: multilayer perceptron)으로 구현된다. 본 실시예에 따른 인공신경망 모델(40000)은 MLP를 포함하는 다양한 인공신경망 모델 구조들 중의 하나를 이용하여 구현될 수 있다. 도 35에 도시된 바와 같이, 인공신경망 모델(40000)은, 외부로부터 입력 신호 또는 데이터(40100)를 수신하는 입력층(41000), 입력 데이터에 대응한 출력 신호 또는 데이터(40200)를 출력하는 출력층(44000), 입력층(41000)과 출력층(44000) 사이에 위치하며 입력층(41000)으로부터 신호를 받아 특성을 추출하여 출력층(44000)으로 전달하는 n개(여기서, n은 양의 정수)의 은닉층(42000 내지 43000)으로 구성된다. 여기서, 출력층(44000)은 은닉층(42000 내지 43000)으로부터 신호를 받아 외부로 출력한다.
인공신경망 모델(40000)의 학습 방법에는, 교사 신호(정답)의 입력에 의해서 문제의 해결에 최적화되도록 학습하는 지도 학습(Supervised Learning) 방법과, 교사 신호를 필요로 하지 않는 비지도 학습(Unsupervised Learning) 방법이 있다.
뉴럴 프로세싱 장치는 인공신경망 모델(40000)을 학습시키기 위한 학습 데이터를 시뮬레이션을 통해 직접 생성할 수 있다. 이와 같이, 인공신경망 모델(40000)의 입력층(41000)과 출력층(44000)에 복수의 입력변수와 대응되는 복수의 출력변수가 각각 매칭되고, 입력층(41000), 은닉층(42000 내지 43000) 및 출력층(44000)에 포함된 노드들 사이의 시냅스 값이 조정됨으로써, 특정 입력에 대응한 올바른 출력이 추출될 수 있도록 학습될 수 있다. 이러한 학습 과정을 통해, 인공신경망 모델(40000)의 입력변수에 숨겨져 있는 특성을 파악할 수 있고, 입력변수에 기초하여 계산된 출력변수와 목표 출력 간의 오차가 줄어들도록 인공신경망 모델(40000)의 노드들 사이의 시냅스 값(또는 웨이트)을 조정할 수 있다.
도 36은 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 장치의 뉴럴 네트워크의 학습 및 추론 동작을 설명하기 위한 개념도이다.
도 36을 참조하면, 학습 과정(Training Phase)에서는 다수의 학습 자료(TD)들이 인공신경망 모델(NN)로 포워딩되고, 다시 백워딩되는 과정을 거칠 수 있다. 이를 통해서 인공신경망 모델(NN)의 각 노드의 웨이트와 바이어스들이 조율되고 이를 통해서 점점 더욱 정확한 결과를 도출할 수 있게 학습이 수행될 수 있다. 이렇게 학습 과정(Training Phase)을 통해서 인공신경망 모델(NN)은 학습된 신경망 모델(NN_T)로 변환될 수 있다.
추론 과정(Inference Phase)에서는 새로운 데이터(ND)가 다시 학습된 신경망 모델(NN_T)로 입력될 수 있다. 학습된 신경망 모델(NN_T)은 새로운 데이터(ND)를 입력으로 하여 이미 학습된 웨이트와 바이어스를 통해서 결과 데이터(RD)를 도출할 수 있다. 이러한 결과 데이터(RD)는 학습 과정(Training Phase)에서 어떤 학습 자료(TD)로 학습하였는지와, 얼마나 많은 학습 자료(TD)를 이용하였는지가 중요할 수 있다.
이하, 도 19 및 도 37 내지 도 39를 참조하여, 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 장치의 TLB 업데이트 방법을 설명한다. 상술한 실시예와 중복되는 부분은 생략하거나, 간략히 한다.
도 37은 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 장치의 풀 모드 TLB 업데이트 방법을 설명하기 위한 순서도이다.
도 37을 참조하면, 가상 주소를 수신하고(S100), TLB 미스를 판단한다(S200).
구체적으로, 도 19를 참조하면, 각각의 마이크로 TLB(MT)는 인스트럭션 또는 태스크 디스크립터에 따라 가상 주소를 수신하면 수신된 가상 주소가 마이크로 TLB(MT)에 저장되어 있는지 확인할 수 있다. 이때, 가상 주소가 마이크로 TLB(MT) 저장되어 있다면 TLB 히트(hit)가 발생하여, 가상 주소에 대응되는 피지컬 주소로 변환하여 빠르게 작업이 수행될 수 있다.
다시, 도 37을 참조하면, TLB 히트가 발생하면 바로 피지컬 주소를 획득(S500)하지만, TLB 미스가 발생하면 페이지 워크를 수행한다(S300).
구체적으로, 도 19를 참조하면, 가상 주소가 마이크로 TLB(MT) 저장되어 있지 않다면, TLB 미스가 발생할 수 있다. 이 경우, 가상 주소를 피지컬 주소로 변환하기 위해서는 페이지 워크가 수행될 수 있다. 페이지 워크는 페이지 테이블이 저장되어 있는 메모리에 접근하여 필요한 가상 주소에 대한 피지컬 주소를 획득하는 작업일 수 있다.
다시, 도 37을 참조하면, 풀 모드 TLB 업데이트를 한다(S400).
구체적으로, 도 19를 참조하면, 이때, 마이크로 TLB(MT)는 풀 모드로 업데이트될 수 있다. 풀 모드 업데이트는 마이크로 TLB(MT)가 내부적으로 자동화되어 수행되는 업데이트일 수 있다. 풀 모드 업데이트는 일반적인 TLB가 수행하는 업데이트로 페이지 워크의 수행에 수반되어 진행될 수 있다.
다시, 도 37을 참조하면, 피지컬 주소를 획득한다(S500).
도 38은 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 장치의 TLB 업데이트 방법을 설명하기 위한 순서도이다.
도 38을 참조하면, 먼저 푸시 모드인지를 판단한다(S1100). 만일 푸시 모드가 아니면 종료되지만, 푸시 모드라면, 프로세서 타입이 적절한지 판단한다(S1200). 즉, 제너럴한 CPU와 같은 프로세서인지 뉴럴 프로세서와 같은 특정한 목적의 프로세서인지를 판단한다. 만일 적절하지 않은 제너럴한 프로세서 타입인 경우 푸시 모드가 종료되지만, 적절한 타입인 경우 TLB 통계가 기준 범위인지를 판단한다(S1300).
구체적으로 도 19를 참조하면, 푸시 모드는 상황에 따라 비활성화 될 수 있다. 즉, 뉴럴 프로세서(1000)별로 마이크로 TLB(MT)의 통계치가 산출되면 그에 따라 푸시 모드 없이 풀 모드로 마이크로 TLB(MT)가 업데이트를 수행할 수 있다. 예를 들어, TLB 미스가 기준치 보다 높은 경우, 푸시 모드는 비활성화될 수 있다.
다시, 도 38을 참조하면, QoS 상황이 기준 범위인지를 판단한다(S1400). 만일 기준 범위 밖이면 푸시 모드가 종료되고, 기준 범위 내이면 푸시 모드로 TLB 업데이트가 수행된다(S1500).
구체적으로 도 19를 참조하면, 본 실시예는 다수의 가상 머신 운용 과정에서 가상 머신 별로 푸시 모드와 풀 모드의 설정을 변경할 수 있다. 예를 들어, 각 가상 머신의 QoS(Quality of Service)에 따라 우선 순위가 높은 가상 머신의 경우 푸시 모드로 동작하게 하고, 우선 순위가 낮은 가상 머신의 경우 풀 모드로 동작하게 하여 푸시 모드에 따른 리소스의 낭비를 최소화할 수 있다.
도 39는 본 발명의 몇몇 실시예들에 따른 뉴럴 프로세싱 장치의 TLB 엔트리 생성 방법을 설명하기 위한 순서도이다.
도 39를 참조하면, 페이지 테이블 업데이트가 발생한다(S2100). 이어서, 제1 내지 제3 기준의 충족 여부를 판단한다(S2200~S2400). 3가지의 기준 중 하나라도 충족하는 경우 TLB 엔트리를 생성한다(S2500). 이때, 도 39는 제1 내지 제3 기준의 판단 단계(S2200~S2400)를 순차적으로 도시하였으나, 본 실시예가 이에 제한되는 것은 아니다. 즉, 서로 다른 순서로 또는 동시에 제1 내지 제3 기준을 판단할 수 있다.
이때 생성된 TLB 엔트리는 미리 생성된 프리 제너레이션 TLB 엔트리일 수 있다. 이에 따라서, 추후 푸시 모드 TLB 업데이트시 프리 제너레이션 TLB 엔트리에 의해서 TLB가 업데이트될 수 있다.
물론, 이와 달리 온 더 플라이(on-the-fly) 즉, 프리 제너레이션 없이 마이크로 TLB(MT)가 직접 업데이트를 바로 수행하는 것도 얼마든지 가능하다.
이상의 설명은 본 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 실시예들은 본 실시예의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 각각 내부에 적어도 하나의 마이크로 TLB(Translation Lookaside Buffer)를 포함하는 적어도 하나의 프로세서 모듈;
    상기 적어도 하나의 마이크로 TLB가 접근하는 계층적 메모리; 및
    상기 마이크로 TLB의 업데이트를 지시하는 제1 업데이트 신호를 생성하여 상기 적어도 하나의 마이크로 TLB로 전송하여 상기 마이크로 TLB를 푸시 모드로 업데이트 시키는 커맨드 프로세서를 포함하는,
    뉴럴 프로세싱 장치.
  2. 제1 항에 있어서,
    상기 적어도 하나의 프로세서 모듈, 상기 계층적 메모리 및 상기 커맨드 프로세서를 포함하는 뉴럴 코어 SoC와,
    상기 뉴럴 코어 SoC 외부에 위치하는 CPU를 더 포함하고,
    상기 마이크로 TLB는 상기 제1 업데이트 신호와 다르고, 상기 마이크로 TLB의 업데이트를 지시하는 제2 업데이트 신호를 수신하여 업데이트되고,
    상기 제2 업데이트 신호는 상기 CPU에 의해서 생성되는,
    뉴럴 프로세싱 장치.
  3. 제1 항에 있어서,
    상기 제1 업데이트 신호는,
    상기 프로세서 모듈에 할당된 워크로드의 특성에 따른 제1 기준의 충족 여부에 따라 생성되는,
    뉴럴 프로세싱 장치.
  4. 제3 항에 있어서,
    상기 제1 기준은,
    상기 프로세서 모듈에 할당된 워크로드가 뉴럴 네트워크 모델의 새로운 레이어에 대한 워크로드인지 여부와,
    상기 프로세서 모듈에 할당된 워크로드가 뉴럴 네트워크 모델의 프론트 레이어에 대한 워크로드인지 여부와,
    상기 프로세서 모듈에 할당된 워크로드가 싱글 스트림 추론에 대한 워크로드인지 여부 중 적어도 하나인 경우 충족되는,
    뉴럴 프로세싱 장치.
  5. 제1 항에 있어서,
    상기 제1 업데이트 신호는,
    상기 프로세서 모듈이 접근할 상기 계층적 메모리의 종류에 따른 제2 기준의 충족 여부에 따라 생성되는,
    뉴럴 프로세싱 장치.
  6. 제5 항에 있어서,
    상기 제2 기준은,
    상기 프로세서 모듈이 접근할 상기 계층적 메모리가 온 칩 메모리인지 여부와,
    상기 프로세서 모듈이 접근할 상기 계층적 메모리가 칩 경계 너머에서 P2P(peer to peer) 데이터 접근에 대한 메모리인지 여부 중 적어도 하나인 경우 충족되는,
    뉴럴 프로세싱 장치.
  7. 제1 항에 있어서,
    상기 제1 업데이트 신호는,
    상기 프로세서 모듈이 접근할 상기 계층적 메모리의 버퍼 영역의 종류에 따른 제3 기준의 충족 여부에 따라 생성되는,
    뉴럴 프로세싱 장치.
  8. 제7 항에 있어서,
    상기 제3 기준은,
    상기 프로세서 모듈이 접근할 버퍼 영역이 읽기 전용 공유 가능 메모리 영역인지 여부와,
    상기 프로세서 모듈이 접근할 버퍼 영역이 지원 레지스터 파일의 버퍼 영역인지 여부와,
    상기 프로세서 모듈이 접근할 버퍼 영역이 레지스터 스필링을 위한 일부 영역인지 여부와,
    상기 프로세서 모듈이 접근할 버퍼 영역이 제1 임계치보다 작고, 제2 임계치보다 빈번하게 접근되는 영역인지 여부와,
    상기 프로세서 모듈이 접근할 버퍼 영역이 커맨드 디스크립터에 대한 버퍼 영역인지 여부와,
    상기 프로세서 모듈이 접근할 버퍼 영역이 선택적 메모리 매핑 파일에 대한 영역인지 여부 중 적어도 하나인 경우 충족되는,
    뉴럴 프로세싱 장치.
  9. 제1 항에 있어서,
    상기 제1 업데이트 신호는, 디스크립터 또는 인스트럭션 형태인,
    뉴럴 프로세싱 장치.
  10. 제1 항에 있어서,
    상기 커맨드 프로세서는 상기 제1 업데이트 신호를 생성하는 제1 메모리 매니지먼트 유닛을 포함하는,
    뉴럴 프로세싱 장치.
  11. 제1 항에 있어서,
    상기 제1 업데이트 신호를 생성하고, 상기 커맨드 프로세서 외부에 위치하는 제2 메모리 매니지먼트 유닛을 더 포함하는,
    뉴럴 프로세싱 장치.
  12. 제1 항에 있어서,
    상기 프로세서 모듈은, 데이터의 로드 및 스토어 작업을 수행하는 L1 LSU, 상기 프로세서 모듈의 상기 계층적 메모리에 대한 접근을 제어하는 마이크로 DMA, 상기 커맨드 프로세서로부터 태스크 디스크립터를 수신하여 상기 프로세서 모듈의 작업을 관리하는 태스크 매니저 및 상기 L1 LSU와, 상기 마이크로 DMA와, 상기 태스크 매니저를 포함하는 뉴럴 프로세서의 상기 계층적 메모리에 대한 접근을 제어하는 DMA 중 적어도 하나를 포함하는,
    뉴럴 프로세싱 장치.
  13. 제1 항에 있어서,
    상기 마이크로 TLB는 TLB 미스가 발생하면 페이지 워크를 수행하고, 상기 페이지 워크를 통해서 풀 모드로 TLB 업데이트를 수행하는,
    뉴럴 프로세싱 장치.
  14. 제13 항에 있어서,
    상기 마이크로 TLB는 상기 프로세서 모듈의 타입에 따라 상기 풀 모드 및 상기 푸시 모드 중 어느 하나를 디폴트로 설정되는,
    뉴럴 프로세싱 장치.
  15. 제14 항에 있어서,
    상기 디폴트로 설정된 모드 외의 다른 모드는 선택적으로 활성화되는,
    뉴럴 프로세싱 장치.
  16. 제14 항에 있어서,
    상기 마이크로 TLB는 상기 프로세서 모듈의 QoS에 따라 상기 푸시 모드를 비활성화하는,
    뉴럴 프로세싱 장치.
  17. 마이크로 TLB가 가상 주소를 수신하고,
    상기 가상 주소에 따른 TLB 미스여부를 판단하고,
    TLB가 미스인 경우, 페이지 워크를 수행하여 풀 모드 TLB 업데이트를 수행하고,
    상기 풀 모드 TLB 업데이트와 별개로 제1 업데이트 신호에 의해서 푸시 모드 TLB 업데이트를 수행하는 것을 포함하는,
    뉴럴 프로세싱 장치의 TLB 업데이트 방법.
  18. 제17 항에 있어서,
    상기 푸시 모드 TLB 업데이트를 수행하는 것은,
    프로세서 타입, TLB 통계 및,
    상기 마이크로 TLB가 해당하는 가상 머신의 QoS를 기초로
    상기 푸시 모드 TLB 업데이트를 수행하는 것을 포함하는,
    뉴럴 프로세싱 장치의 TLB 업데이트 방법.
  19. 제17 항에 있어서,
    페이지 테이블이 업데이트되면, 상기 마이크로 TLB에 대응되는 프로세서 모듈에 사용될 워크로드의 종류에 따른 제1 기준의 충족여부를 판단하고,
    상기 프로세서 모듈이 접근할 메모리의 종류에 따른 제2 기준의 충족 여부를 판단하고,
    상기 프로세서 모듈이 접근할 메모리의 버퍼 영역의 종류에 따른 제3 기준의 충족 여부를 판단하고,
    상기 제1 내지 제3 기준 중 적어도 하나를 충족하는 경우 TLB 엔트리를 생성하는 것을 더 포함하는,
    뉴럴 프로세싱 장치의 TLB 업데이트 방법.
  20. 제17 항에 있어서,
    상기 풀 모드 TLB 업데이트를 수행한 후에 상기 가상 주소에 대한 피지컬 주소를 획득하는 것을 더 포함하는,
    뉴럴 프로세싱 장치의 TLB 업데이트 방법.
KR1020220186294A 2022-12-27 2022-12-27 뉴럴 프로세싱 장치 및 그의 tlb 업데이트 방법 KR20240103793A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220186294A KR20240103793A (ko) 2022-12-27 2022-12-27 뉴럴 프로세싱 장치 및 그의 tlb 업데이트 방법
US18/500,781 US12038850B1 (en) 2022-12-27 2023-11-02 Processing device and method of updating translation lookaside buffer thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220186294A KR20240103793A (ko) 2022-12-27 2022-12-27 뉴럴 프로세싱 장치 및 그의 tlb 업데이트 방법

Publications (1)

Publication Number Publication Date
KR20240103793A true KR20240103793A (ko) 2024-07-04

Family

ID=91584506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220186294A KR20240103793A (ko) 2022-12-27 2022-12-27 뉴럴 프로세싱 장치 및 그의 tlb 업데이트 방법

Country Status (2)

Country Link
US (1) US12038850B1 (ko)
KR (1) KR20240103793A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102258566B1 (ko) 2021-03-22 2021-06-01 리벨리온 주식회사 프로세싱 엘리먼트, 이의 동작 방법, 및 이를 포함하는 가속기

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8880844B1 (en) * 2010-03-12 2014-11-04 Trustees Of Princeton University Inter-core cooperative TLB prefetchers
US9405702B2 (en) 2014-11-14 2016-08-02 Cavium, Inc. Caching TLB translations using a unified page table walker cache
US10423446B2 (en) * 2016-11-28 2019-09-24 Arm Limited Data processing
US10896237B2 (en) * 2018-08-22 2021-01-19 International Business Machines Corporation Reducing database stress using cognitive data caching
US11657003B2 (en) * 2019-03-12 2023-05-23 Arm Limited Apparatus and method
US11232533B2 (en) * 2019-03-15 2022-01-25 Intel Corporation Memory prefetching in multiple GPU environment
US20200379809A1 (en) * 2019-05-28 2020-12-03 Micron Technology, Inc. Memory as a Service for Artificial Neural Network (ANN) Applications
US11288110B2 (en) * 2019-08-21 2022-03-29 Palantir Technologies Inc. Providing application programming interface endpoints for machine learning models
US12105973B2 (en) * 2020-03-25 2024-10-01 Samsung Electronics Co., Ltd. Dynamic quantization in storage devices using machine learning
GB2594971B (en) * 2020-05-13 2022-10-05 Advanced Risc Mach Ltd Variable position shift for matrix processing
CN111915001B (zh) * 2020-08-18 2024-04-12 腾讯科技（深圳）有限公司 卷积计算引擎、人工智能芯片以及数据处理方法
US11899975B2 (en) * 2021-05-06 2024-02-13 Micron Technology, Inc. Machine learning for a multi-memory system
US20230080578A1 (en) * 2021-09-14 2023-03-16 Arm Limited Dot product array
JP2023127069A (ja) * 2022-03-01 2023-09-13 富士通株式会社 情報処理装置およびメモリアクセス制御方法
US20230333999A1 (en) * 2023-06-22 2023-10-19 Intel Corporation Maximizing on-chip data reuse in compute in memory and compute near memory architectures

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102258566B1 (ko) 2021-03-22 2021-06-01 리벨리온 주식회사 프로세싱 엘리먼트, 이의 동작 방법, 및 이를 포함하는 가속기

Also Published As

Publication number Publication date
US12038850B1 (en) 2024-07-16
US20240211410A1 (en) 2024-06-27

Similar Documents

Publication Publication Date Title
US11836082B2 (en) Neural processing device and load/store method of neural processing device
KR102480300B1 (ko) 뉴럴 프로세싱 장치 및 그의 잡 스케쥴링 방법
KR20240007495A (ko) 뉴럴 코어, 이를 포함하는 뉴럴 프로세싱 장치 및 뉴럴 프로세싱 장치의 데이터 로드 방법
KR20230141290A (ko) 뉴럴 프로세싱 장치
KR20230102224A (ko) 뉴럴 프로세싱 장치 및 그의 동기화 방법
KR20240103793A (ko) 뉴럴 프로세싱 장치 및 그의 tlb 업데이트 방법
KR102622420B1 (ko) 뉴럴 프로세싱 장치 및 그의 다이나믹 프리퀀시 스케일링 방법
KR102509472B1 (ko) 뉴럴 프로세싱 장치 및 그의 공유 페이지 테이블 사용 방법
KR102548582B1 (ko) 뉴럴 프로세서 및 이의 명령어 페치 방법
US11789791B1 (en) Neural processing device and method for using shared page table thereof
US11966358B1 (en) Neural processor
US20240330665A1 (en) Command processor, neural processing device and task descriptor configuration method thereof
US20240330085A1 (en) Command processor, neural processing system and method for transmitting data thereof
US11861401B2 (en) Neural processing device and method for job scheduling thereof
KR102722978B1 (ko) 뉴럴 프로세서, 뉴럴 프로세싱 장치 및 이의 클럭 게이팅 방법
US20240330041A1 (en) Command processor, neural core soc and method for obtaining context data using the same
US11934942B2 (en) Neural processing device
US12061983B2 (en) Neural core, neural processor, and data processing method thereof
US20240330059A1 (en) Neural processing device, neural processing system and method for processing command branch of neural processing device
KR20240102798A (ko) 뉴럴 프로세서 및 이의 명령어 페치 방법
KR20240039514A (ko) 뉴럴 프로세싱 장치 및 그의 데이터 전송 방법
KR20240064460A (ko) 뉴럴 프로세싱 장치 및 그의 태스크 관리 방법
KR20230133066A (ko) 뉴럴 프로세싱 장치
KR20240092313A (ko) 뉴럴 프로세서 및 이에 포함된 뉴럴 코어에 대한 컨피그 아이디 할당 방법
KR20240064427A (ko) 뉴럴 프로세서 및 그의 태스크 모니터링 방법