KR20240098795A - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR20240098795A
KR20240098795A KR1020220180873A KR20220180873A KR20240098795A KR 20240098795 A KR20240098795 A KR 20240098795A KR 1020220180873 A KR1020220180873 A KR 1020220180873A KR 20220180873 A KR20220180873 A KR 20220180873A KR 20240098795 A KR20240098795 A KR 20240098795A
Authority
KR
South Korea
Prior art keywords
layer
layers
build
printed circuit
circuit board
Prior art date
Application number
KR1020220180873A
Other languages
English (en)
Inventor
박기란
권현우
민태홍
한상현
임거환
송요한
이동근
정경엽
정은규
김유미
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020220180873A priority Critical patent/KR20240098795A/ko
Priority to US18/382,202 priority patent/US20240215157A1/en
Priority to JP2023183188A priority patent/JP2024089624A/ja
Priority to CN202311767204.3A priority patent/CN118234121A/zh
Publication of KR20240098795A publication Critical patent/KR20240098795A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시는 제1 절연층, 상기 제1 절연층의 상면 상에 배치되는 비아패드, 상기 제1 절연층의 상면 상에 배치되며 상기 비아패드의 상면의 적어도 일부를 노출시키는 비아홀을 가지는 제2 절연층, 상기 비아패드의 노출된 상면 상에 배치되는 도체패턴, 및 상기 비아홀의 벽면과 상기 비아패드의 노출된 상면과 상기 도체패턴 각각의 적어도 일부를 덮는 제1 금속층 및 상기 제1 금속층 상에 배치되어 상기 비아홀의 적어도 일부를 채우는 제2 금속층을 포함하는 비아를 포함하는 인쇄회로기판에 관한 것이다.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}
본 개시는 인쇄회로기판에 관한 것이다.
인쇄회로기판의 회로 형성에는 SAP(Semi Additive Process)나 MSAP(Modified Semi Additive Process)가 이용될 수 있다. 예를 들면, 제1 절연재 상에 SAP나 MSAP를 이용하여 비아패드를 포함하는 회로를 형성할 수 있다. 또한, 그 위에 제2 절연재를 도포한 후 비아홀을 가공하고, 비아 필 도금을 진행하여, 층간 접속이 가능한 다층 회로를 형성할 수도 있다. 다만, 이러한 비아 필 도금을 진행하는 경우, 도금 편차 등에 의하여 딤플(Dimple)이 발생할 수 있다. 이 경우, 제품 전체의 평탄도가 저하될 수 있으며, 기판의 제작 수율이 떨어질 수 있다.
본 개시의 여러 목적 중 하나는 비아 필 도금 후 발생하는 딤플을 개선할 수 있는 인쇄회로기판을 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 비아홀 가공을 통하여 노출되는 비아패드 상에 도체패턴을 형성한 후 비아 필 도금을 진행하는 것이다.
예를 들면, 일례에 따른 인쇄회로기판은 제1 절연층; 상기 제1 절연층의 상면 상에 배치되는 비아패드; 상기 제1 절연층의 상면 상에 배치되며, 상기 비아패드의 상면의 적어도 일부를 노출시키는 비아홀을 가지는 제2 절연층; 상기 비아패드의 노출된 상면 상에 배치되는 도체패턴; 및 상기 비아홀의 벽면과 상기 비아패드의 노출된 상면과 상기 도체패턴 각각의 적어도 일부를 덮는 제1 금속층, 및 상기 제1 금속층 상에 배치되어 상기 비아홀의 적어도 일부를 채우는 제2 금속층을 포함하는 비아; 를 포함하는 것일 수 있다.
예를 들면, 일례에 따른 인쇄회로기판은 비아패드를 포함하는 제1 배선층, 상기 제1 배선층의 적어도 일부를 덮으며 상기 비아패드의 상면의 적어도 일부를 노출시키는 비아홀을 가지는 절연층, 및 상기 비아홀의 적어도 일부를 채우는 비아를 포함하는 제1 기판부; 및 상기 절연층의 상면 상에 배치되며 상기 비아패드보다 두께가 얇은 비아랜드를 포함하는 제2 배선층을 포함하는 제2 기판부; 를 포함하며, 상기 비아패드 및 상기 비아랜드는 상기 비아를 통하여 연결되며, 상기 비아패드 노출된 상면 상에는 도체패턴이 배치되며, 상기 비아는 상기 도체패턴의 적어도 일부를 덮는 것일 수도 있다.
본 개시의 여러 효과 중 일 효과로서 비아 필 도금 후 발생하는 딤플을 개선할 수 있는 인쇄회로기판을 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 인쇄회로기판의 일례를 개략적으로 나타낸 단면도다.
도 4 및 도 5는 도 3의 인쇄회로기판의 변형 예들을 개략적으로 나타낸 단면도들이다.
도 6은 도 3의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도다.
도 7은 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 8은 비아 딤플을 개략적으로 나타낸 단면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 전자부품이 포함될 수 있음은 물론이다. 또한, 이들 칩 관련부품(1020)이 서로 조합될 수 있음은 물론이다. 칩 관련부품(1020)은 상술한 칩이나 전자부품을 포함하는 패키지 형태일 수도 있다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 칩 부품 형태의 수동소자 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련부품(1020) 및/또는 네트워크 관련부품(1030)과 서로 조합될 수도 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라 모듈(1050), 안테나 모듈(1060), 디스플레이(1070), 배터리(1080) 등이 있다. 다만, 이에 한정되는 것은 아니고, 오디오 코덱, 비디오 코덱, 전력 증폭기, 나침반, 가속도계, 자이로스코프, 스피커, 대량 저장 장치(예컨대, 하드디스크 드라이브), CD(compact disk), DVD(digital versatile disk) 등일 수도 있다. 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 전자기기는, 예를 들면, 스마트폰(1100)일 수 있다. 스마트폰(1100)의 내부에는 마더보드(1110)가 수용되어 있으며, 이러한 마더보드(1110)에는 다양한 부품(1120)들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라 모듈(1130) 및/또는 스피커(1140)와 같이 마더보드(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 내부에 수용되어 있다. 부품(1120) 중 일부는 상술한 칩 관련부품일 수 있으며, 예를 들면, 부품 패키지(1121)일 수 있으나, 이에 한정되는 것은 아니다. 부품 패키지(1121)는 능동부품 및/또는 수동부품을 포함하는 전자부품이 표면실장 배치된 인쇄회로기판 형태일 수 있다. 또는, 부품 패키지(1121)는 능동부품 및/또는 수동부품이 내장된 인쇄회로기판 형태일 수도 있다. 한편, 전자기기는 반드시 스마트폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
인쇄회로기판
도 3은 인쇄회로기판의 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 일례에 따른 인쇄회로기판(100A)은 제1 절연층(111), 제1 절연층(111)의 상면 상에 배치되는 비아패드(121), 제1 절연층(111)의 상면 상에 배치되며 비아패드(121)의 상면의 적어도 일부를 노출시키는 비아홀(H)을 가지는 제2 절연층(112), 비아패드(121)의 노출된 상면 상에 배치되는 도체패턴(122), 비아홀(H)의 적어도 일부를 채우는 비아(131), 및 비아(131) 상에 배치되어 비아(131)와 연결되며 제2 절연층(112)의 상면 상으로 적어도 일부가 연장되는 비아랜드(123)를 포함할 수 있다. 이와 같이, 비아홀(H) 내의 비아패드(121) 상에 도체패턴(122)을 배치하여, 비아(131) 형성을 위한 필 도금 전에 비아홀(H)의 일부를 사전에 채울 수 있는바, 딤플 발생을 개선할 수 있다. 따라서, 제품 전체의 평탄도를 개선할 수 있으며, 기판 제작 수율 개선을 기대할 수 있다.
한편, 비아(131)는 필 도금으로 형성될 수 있다. 예를 들면, 비아(131)는 비아홀(H)의 벽면과 비아패드(121)의 노출된 상면과 도체패턴(122) 각각의 적어도 일부를 덮는 제1 금속층(M1)과 제1 금속층(M1) 상에 배치되어 비아홀(H)의 적어도 일부를 채우는 제2 금속층(M2)을 포함할 수 있다. 제1 금속층(M1)은 시드층일 수 있으며, 예를 들면, 무전해 도금층 및/또는 스퍼터링층일 수 있다. 제2 금속층(M2)은 도금층일 수 있으며, 예를 들면, 전해 도금층일 수 있다. 제1 및 제2 금속층(M1, M2)은 각각 구리(Cu)를 포함하되 서로 경계가 구분될 수 있다. 제1 금속층(M1)은 제2 금속층(M2)보다 얇은 실질적으로 일정한 두께로 비아홀(H)의 벽면과 비아패드(121)의 노출된 상면과 도체패턴(122)의 표면을 덮을 수 있다. 제2 금속층(M2)은 비아홀(H)을 실질적으로 완전히 채울 수 있다. 이와 같이, 비아(131)가 필 도금으로 형성되는 경우에도, 도체패턴(122)을 통해 딤플 발생을 개선할 수 있다.
한편, 비아패드(121) 및 도체패턴(122) 각각은 금속물질을 포함할 수 있다. 예를 들면, 비아패드(121) 및 도체패턴(122)은 각각 도금으로 형성될 수 있다. 예를 들면, 비아패드(121)는 무전해 도금 및/또는 스퍼터링으로 형성되는 시드층(M3)과 전해 도금으로 형성되는 도금층(M4), 즉 복수의 금속층을 포함할 수 있으며, 도체패턴(122)은 전해 도금으로 형성되는 도금층(M5), 즉 하나의 금속층을 포함할 수 있다. 이와 같이, 비아패드(121) 및 도체패턴(122)은 SAP나 MSAP 등으로 형성될 수 있으며, 따라서 비교적 간단하고 낮은 비용으로 쉽게 형성할 수 있다.
한편, 도체패턴(122)은 비아패드(121)의 상면 상으로 돌출될 수 있으며, 비아패드(121)의 중심부를 덮을 수 있다. 이러한 배치를 통하여 딤플 방지 효과가 보다 우수할 수 있다.
한편, 도체패턴(122)은 단면 상에서 실질적으로 사각형 형태를 가질 수 있다. 예를 들면, 단면 상에서 실질적으로 직사각형 형태를 가질 수 있다. 다만, 이에 한정되는 것은 아니며, 후술하는 바와 같이 형태는 다양하게 변경될 수 있다.
한편, 비아랜드(123)는 비아패드(121)보다 두께가 얇을 수 있다. 그럼에도, 딤플이 개선되어 상면이 실질적으로 평평할 수 있다. 예를 들면, 넓은 직경을 가지는 비아홀(H)을 필 도금으로 채우면서 이와 연결되는 얇은 회로를 형성하는 경우, 딤플 현상이 보다 심할 수 있으나, 비아홀(H) 내의 비아패드(121) 상에 도체패턴(122)이 배치하는 경우, 이 경우에도 딤플을 효과적으로 개선할 수 있다.
한편, 비아랜드(123)는 도금을 통하여 비아(131)와 일체로 형성될 수 있으며, 따라서 제1 및 제2 금속층(M1, M2)을 포함할 수 있다. 제1 금속층(M1)은 제2 절연층(112)의 상면 상으로 연장될 수 있으며, 제2 금속층(M2)은 제1 금속층(M1) 상에 배치될 수 있다.
이하에서는 도면을 참조하여 일례에 따른 인쇄회로기판(100A)의 구성요소에 대하여 보다 자세히 설명한다.
제1 및 제2 절연층(111, 112)은 각각 절연재료를 포함할 수 있다. 절연재료는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이러한 수지와 함께 무기필러, 유기필러 및/또는 유리섬유(Glass Fiber, Glass Cloth, and/or Glass Fabric)를 포함하는 재료를 포함할 수 있다. 절연재료는 감광성 재료 및/또는 비감광성 재료일 수 있다. 예를 들면, 제1 및 제2 절연층(111, 112)의 절연재료는 PPG(Prepreg), RCC(Resin Coated Copper)의 절연재 등일 수 있으나, 이에 한정되는 것은 아니며, ABF(Ajinomoto Build-up Film), PID(Photo Imageable Dielectric) 등일 수도 있다. 필요에 따라서는, 그 외에도 다른 강성이 우수한 기타 고분자 소재가 이용될 수도 있다.
비아패드(121)는 금속물질을 포함할 수 있다. 금속물질은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 및/또는 이들의 합금 등을 포함할 수 있다. 비아패드(121)는 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드용 비아패드, 파워용 비아패드, 신호용 비아패드 등을 포함할 수 있다. 여기서, 신호용 비아패드는 그라운드용 비아패드, 파워용 비아패드 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등의 전기적 경로를 제공하는 비아패드를 포함할 수 있다. 비아패드(121)는 무전해 도금층(또는 화학동) 및 전해 도금층(또는 전기동)을 포함할 수 있다. 또는, 금속박(또는 동박) 및 전해 도금층(또는 전기동)을 포함할 수 있다. 또는, 금속박(또는 동박), 무전해 도금층(또는 화학동) 및 전해 도금층(또는 전기동)을 포함할 수 있다. 무전해 도금층(또는 화학동) 대신 스퍼터링층을 포함할 수도 있으며, 필요에 따라서는 양자 모두 포함할 수도 있다.
도체패턴(122)은 금속물질을 포함할 수 있다. 금속물질은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 및/또는 이들의 합금 등을 포함할 수 있다. 도체패턴(122)은 비아홀(H)의 필 도금 후 딤플이 발생하는 것을 방지할 수 있다. 도체패턴(122)은 전해 도금층(또는 전기동)을 포함할 수 있다. 예컨대, 별도의 시드층 없이 비아패드(121) 상에 전해 도금으로 형성될 수 있다. 도체패턴(122)은 비아패드(121)와 경계가 구분될 수 있으나, 이에 한정되는 것은 아니며, 필요에 따라서는 경계 없이 일체화될 수도 있다.
비아랜드(123)는 금속물질을 포함할 수 있다. 금속물질은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 및/또는 이들의 합금 등을 포함할 수 있다. 비아랜드(123)는 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드용 비아랜드, 파워용 비아랜드, 신호용 비아랜드 등을 포함할 수 있다. 여기서, 신호용 비아랜드는 그라운드용 비아랜드, 파워용 비아랜드 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등의 전기적 경로를 제공하는 비아패드를 포함할 수 있다. 비아랜드(123)는 무전해 도금층(또는 화학동) 및 전해 도금층(또는 전기동)을 포함할 수 있다. 또는, 금속박(또는 동박), 무전해 도금층(또는 화학동) 및 전해 도금층(또는 전기동)을 포함할 수 있다. 무전해 도금층(또는 화학동) 대신 스퍼터링층을 포함할 수도 있으며, 필요에 따라서는 양자 모두 포함할 수도 있다. 비아랜드(123)는 보다 다층 기판에 적용되는 경우 필요에 따라서는 비아패드로 기능할 수도 있다.
비아(131)는 금속물질을 포함할 수 있다. 금속물질은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 및/또는 이들의 합금 등을 포함할 수 있다. 비아(131)는 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 비아, 파워 비아, 신호 비아 등을 포함할 수 있다. 여기서, 신호 비아는 그라운드, 파워 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등의 전기적 연결을 위한 비아를 포함할 수 있다. 비아(131)는 테이퍼진 형태를 가질 수 있다. 예를 들면, 비아(131)는 단면 상에서 비아패드(121)와 연결되는 하측의 폭이 비아랜드(123)와 연결되는 상측의 폭보다 좁은 테이퍼진 형태를 가질 수 있다. 비아(131)는 비아랜드(123)와 동일한 도금 공정으로 함께 형성될 수 있으며, 이들은 일체화될 수 있으나, 이에 한정되는 것은 아니다. 비아(131)는 무전해 도금층(또는 화학동) 및 전해 도금층(또는 전기동)을 포함할 수 있다. 무전해 도금층(또는 화학동) 대신 스퍼터링층을 포함할 수도 있으며, 필요에 따라서는 양자 모두 포함할 수도 있다.
도 4 및 도 5는 도 3의 인쇄회로기판의 변형 예들을 개략적으로 나타낸 단면도들이다.
도면을 참조하면, 변형 예에 따른 인쇄회로기판들(100B, 100C)은 일례에 따른 인쇄회로기판(100A)에 있어서 도체패턴(122)의 형상만 다를 수 있다. 예를 들면, 도 4에서와 같이, 도체패턴(122)은 단면 상에서 상면의 모서리 부분이 수직이 아닌 라운드진 직사각형 형태를 가질 수 있다. 또는, 도 5에서와 같이, 도체패턴(122)은 단면 상에서 중심부가 볼록한 라운드 형태를 가질 수도 있다. 이와 같이, 딤플 방지에 보다 효과적인 형상으로 도체패턴(122)을 다양하게 형성할 수 있다.
그 외에 다른 내용은 상술한 일례에 따른 인쇄회로기판(100A)에서 설명한 바와 실질적으로 동일하며, 따라서 중복되는 설명은 생략한다.
도 6은 도 3의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도다.
도 6(a)를 참조하면, 제1 절연층(111) 상에 비아패드(121)를 형성한다. 예를 들면, 제1 절연층(111) 상에 무전해 도금 및/또는 스퍼터링으로 시드층(M3)을 형성하고, 시드층(M3) 상에 제1 드라이 필름(151)을 형성한 후, 포토리소그래피 공법을 이용하여 제1 드라이 필름(151)을 노광 및 현상하여 제1 개구를 형성하고, 그 후 제1 개구를 통하여 노출되는 시드층(M3) 상에 전해 도금으로 도금층(M4)을 형성하여, 비아패드(121)를 형성할 수 있다.
도 6(b)를 참조하면, 비아패드(121) 상에 도체패턴(122)을 형성한다. 예를 들면, 제1 드라이 필름(151)과 비아패드(121) 상에 제2 드라이 필름(152)을 형성한 후, 포토리소그래피 공법을 이용하여 제2 드라이 필름(152)을 노광 및 현상하여 단면 상에서 제1 개구보다 좁은 폭을 가지는 제2 개구를 형성하고, 그 후 제2 개구를 통하여 노출되는 비아패드(121) 상에 전해 도금으로 도금층(M5)을 형성하여, 도체패턴(122)을 형성할 수 있다.
도 6(c)를 참조하면, 제1 및 제2 드라이 필름(151, 152)을 박리한다. 제1 및 제2 드라이 필름(151, 152)의 박리에는 공지의 박리액을 이용할 수 있다.
도 6(d)를 참조하면, 제1 절연층(111) 상의 잔존하는 시드층(M3)을 제거한다. 시드층(M3)의 제거에는 플래시 에칭을 이용할 수 있다.
도 6(e)를 참조하면, 제1 절연층(111) 상에 제2 절연층(112)을 적층한다. 제2 절연층(112)은 미경화 필름 상태의 절연재를 적층한 후 경화, 액상의 절연재를 도포한 후 경화 등으로 형성할 수 있으나, 이에 한정되는 것은 아니다.
도 6(f)를 참조하면, 제2 절연층(112)에 비아홀(H)을 가공한다. 비아홀(H)의 가공에는 레이저 가공을 이용할 수 있으나, 이에 한정되는 것은 아니며, 제2 절연층(112)의 재료에 따라서 포토리소그래피 공법을 이용할 수도 있다. 비아홀(H)은 비아패드(121)의 상면의 적어도 일부와 도체패턴(122)의 상면 및 측면 각각의 적어도 일부를 노출시킬 수 있다. 비아홀(H) 가공 후에는 디스미어 및/또는 소프트 에칭을 진행할 수 있으며, 소프트 에칭 과정에서 도체패턴(122)의 적어도 일부가 제거되어 상술한 변형 예들에 따른 구조를 가질 수도 있다.
도 6(g)를 참조하면, 제2 절연층(112)과 비아홀(H)의 벽면과 비아패드(121)의 노출된 상면과 도체패턴(122) 상에 제1 금속층(M1)을 형성한다. 제1 금속층(M1)은 무전해 도금 및/또는 스퍼터링으로 형성할 수 있다.
도 6(h)를 참조하면, 제1 금속층(M1) 상에 제2 금속층(M2)을 형성한다. 예를 들면, 제1 금속층(M1) 상에 제3 드라이 필름(153)을 형성한 후, 포토리소그래피 공법을 이용하여 제3 드라이 필름(153)을 노광 및 현상하여 제3 개구를 형성하고, 그 후 제3 개구를 통하여 노출되는 제1 금속층(M1) 상에 전해 도금으로 제2 금속층(M2)을 형성하여, 비아(131) 및 비아랜드(123)를 형성할 수 있다. 이때, 비아홀(H)을 채우면서 비아랜드(123)를 얇게 도금하는 경우에도, 비아홀(H) 내의 도체패턴(122)을 통해 비아랜드(123)의 상면에 딤플이 발생하는 것을 효과적으로 방지할 수 있다.
도 6(i)를 참조하면, 제3 드라이 필름(153)을 박리하고, 제2 절연층(112) 상의 잔존하는 제1 금속층(M1)을 제거한다. 제3 드라이 필름(153)의 박리에는 공지의 박리액을 이용할 수 있다. 제1 금속층(M1)의 제거에는 플래시 에칭을 이용할 수 있다.
일련의 과정을 통하여 상술한 일례에 따른 인쇄회로기판(100A)이 제조될 수 있으며, 그 외에 다른 내용은 상술한 일례에 따른 인쇄회로기판(100A)에서 설명한 바와 실질적으로 동일하며, 따라서 중복되는 설명은 생략한다.
도 7은 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 8은 비아 딤플을 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 인쇄회로기판(600)은 제1 기판부(300), 제1 기판부(300) 상에 배치되는 제2 기판부(400), 제2 기판부(400) 상에 배치되는 제1 레지스트층(510), 및/또는 제1 기판부(300)의 제2 기판부(400)가 배치된 측의 반대측 상에 배치되는 제2 레지스트층(520)을 포함할 수 있다. 제1 기판부(300)는 일반적인 다층 기판일 수 있으며, 제2 기판부(400)는 제1 기판부(300) 상에 형성된 미세회로를 포함하는 빌드업 기판일 수 있다. 이때, 제1 및 제2 기판부(300, 400)의 경계 부분에서의 층간 접속 구조(A)에는 상술한 인쇄회로기판(100A, 100B, 100C)의 구조가 적용될 수 있다. 예를 들면, 층간 접속 구조(A)에 포함되는 비아패드의 비아홀로부터 노출되는 상면에는 상술한 도체패턴이 배치될 수 있으며, 비아는 비아홀의 적어도 일부를 채우면서 도체패턴의 적어도 일부를 덮을 수 있다. 또한, 비아와 연결되는 비아랜드는 비아패드보다 얇은 두께를 가질 수 있다.
한편, 전자기기의 소형화, 고성능화에 따른 반도체 집적도 향상을 위해 패키지 측면에서의 시스템 집적화가 이루어지고 있다. 최근 고사양 제품의 경우 실리콘 인터포저를 통해 인쇄회로기판과 반도체칩을 접속하는 기술이 개발된바 있으나, 제품내 반도체칩의 크기와 개수가 증가됨에 따라, 실리콘 인터포저 또한 크기와 수량 증가가 요구되며, 이는 비용 상승으로 이어지는 문제가 있다. 따라서, 실리콘 인터포저를 사용하지 않고, 기판의 최외측에 미세회로를 구현하여 다이와 직접 연결할 수 있도록 하는 구조를 고려해볼 수 있다. 예를 들면, 다층 코어 기판의 일측에 미세회로를 포함하는 다층 빌드업 기판을 형성할 수 있다. 이 경우, 코어 기판과 빌드업 기판 사이의 경계부 도금 시에, 넓은 직경을 가지는 비아홀을 필 도금으로 채움과 동시에 얇은 두께의 미세회로를 형성하는 것이 요구될 수 있다. 다만, 이 경우, 도 8에 예시적으로 도시한 바와 같이, 딤플이 발생할 수 있다. 이러한 딤플이 누적될 경우, 최종적으로 제품 평탄도의 불균형을 초래하여 패키지 기판과 반도체칩의 연결 과정에서 미접속 및 접합 불량이 발생할 수 있다.
반면, 다른 일례에 따른 인쇄회로기판(600)은 예컨대 코어 타입의 다층 기판인 제1 기판부(300) 상에 예컨대 미세회로를 포함하는 코어리스 타입의 다층 빌드업 기판인 제2 기판부(400)를 형성하여, 인터포저를 대신할 수 있는 구조를 가질 수 있다. 그럼에도, 제1 및 제2 기판부(300, 400)의 경계 부분에서의 층간 접속 구조(A)에 상술한 인쇄회로기판(100A, 100B, 100C)의 딤플 방지 구조를 적용할 수 있는바, 딤플을 효과적으로 개선할 수 있다. 이를 통하여, 제품 전체의 평탄도를 개선하여, 패키지기판 제작 수율 및 패키징 수율 개선을 기대할 수 있다.
한편, 제2 기판부(400)에 포함되는 빌드업 배선층(421)은 제1 기판부(300)에 포함되는 코어 배선층(321, 322) 및/또는 빌드업 배선층(323, 324)보다 배선 밀도가 높을 수 있다. 예를 들면, 제2 기판부(400)의 빌드업 배선층(421) 상대적으로 파인 피치의 고밀도 배선을 포함할 수 있으며, 제1 기판부(300)의 코어 배선층(321, 322) 및/또는 빌드업 배선층(323, 324)은 상대적으로 저밀도 배선을 포함할 수 있다. 예를 들면, 제2 기판부(400)의 빌드업 배선층(421)은 제1 기판부(300)의 코어 배선층(321, 322) 및/또는 빌드업 배선층(323, 324)보다 배선의 두께, 라인/스페이스, 피치 등이 상대적으로 더 작을 수 있다. 또한, 제2 기판부(400)의 서로 다른 층에 배치된 빌드업 배선층(421) 사이의 절연거리 역시 제1 기판부(300)의 서로 다른 층에 배치된 코어 배선층(321, 322) 및/또는 빌드업 배선층(323, 324) 사이의 절연거리보다 작을 수 있다.
이하에서는 도면을 참조하여 다른 일례에 따른 인쇄회로기판(600)의 구성요소에 대하여 보다 자세히 설명한다.
제1 기판부(300)는 코어 타입의 다층 기판일 수 있다. 예를 들면, 제1 기판부(300)는 코어 절연층(311), 코어 절연층(311)의 상면 및 하면 상에 각각 배치되는 제1 및 제2 코어 배선층(321, 322), 코어 절연층(311)을 관통하며 제1 및 제2 코어 배선층(321, 322)을 연결하는 관통 비아층(331), 코어 절연층(311)의 상면 상에 배치되는 복수의 제1 빌드업 절연층(312), 복수의 제1 빌드업 절연층(312) 상에 또는 내에 각각 배치되는 복수의 제1 빌드업 배선층(323), 복수의 제1 빌드업 절연층(312) 중 적어도 하나를 각각 관통하며 복수의 제1 빌드업 배선층(323) 중 적어도 하나와 각각 연결되는 복수의 제1 접속 비아층(332), 코어 절연층(311)의 하면 상에 배치되는 복수의 제2 빌드업 절연층(313), 복수의 제2 빌드업 절연층(313) 상에 또는 내에 각각 배치되는 복수의 제2 빌드업 배선층(324), 및 복수의 제2 빌드업 절연층(313) 중 적어도 하나를 각각 관통하며 복수의 제2 빌드업 배선층(324) 중 적어도 하나와 각각 연결되는 복수의 제2 접속 비아층(333)을 포함할 수 있다.
코어 절연층(311)은 절연물질을 포함할 수 있다. 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 절연 수지가 실리카 등의 무기 필러와 혼합된 재료, 또는 무기 필러와 함께 유리 섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, CCL(Copper Clad Laminate)의 절연재 등이 사용될 수 있으나, 이에 한정되는 것은 아니다. 코어 절연층(311)은 제1 및 제2 빌드업 절연층(312, 313) 각각보다 두께가 더 두꺼울 수 있으나, 이에 한정되는 것은 아니다.
제1 및 제2 빌드업 절연층(312, 313)은 각각 절연물질을 포함할 수 있다. 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 절연 수지가 실리카 등의 무기 필러와 혼합된 재료, 또는 무기 필러와 함께 유리 섬유 등의 심재에 함침된 수지, 예를 들면, ABF(Ajinomoto Build-up Film), 프리프레그(Prepreg), RCC(Resin Coated Copper)의 절연재 등이 사용될 수 있으나, 이에 한정되는 것은 아니다. 제1 및 제2 빌드업 절연층(312, 313)의 층 수는 특별히 한정되지 않으며, 서로 동일한 층 수를 가질 수 있으나, 이에 한정되는 것은 아니다.
제1 및 제2 코어 배선층(321, 322)은 각각 금속물질을 포함할 수 있다. 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 사용할 수 있다. 제1 및 제2 코어 배선층(321, 322)은 각각 무전해 도금층(또는 화학동)과 전해 도금층(또는 전기동)을 포함할 수 있으나, 이에 한정되는 것은 아니다. 무전해 도금층으로 화학동 대신 스퍼터링층이 형성될 수도 있다. 필요에 따라서는, 동박을 더 포함할 수 있다. 제1 및 제2 코어 배선층(321, 322)은 각각 해당 층의 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 여기서, 신호 패턴은 그라운드 패턴, 파워 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함할 수 있다. 이들 패턴은 각각 라인(line) 패턴, 플레인(Plane) 패턴 및/또는 패드(Pad) 패턴을 포함할 수 있다.
제1 및 제2 빌드업 배선층(323, 324)은 각각 금속물질을 포함할 수 있다. 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 사용할 수 있다. 제1 및 제2 빌드업 배선층(323, 324)은 각각 무전해 도금층(또는 화학동)과 전해 도금층(또는 전기동)을 포함할 수 있으나, 이에 한정되는 것은 아니다. 무전해 도금층으로 화학동 대신 스퍼터링층이 형성될 수도 있다. 필요에 따라서는, 동박을 더 포함할 수 있다. 제1 및 제2 빌드업 배선층(323, 324)은 각각 해당 층의 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 여기서, 신호 패턴은 그라운드 패턴, 파워 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함할 수 있다. 이들 패턴은 각각 라인 패턴, 플레인 패턴 및/또는 패드 패턴을 포함할 수 있다.
관통 비아층(331)은 관통 비아를 포함할 수 있다. 관통 비아는 관통홀의 벽면에 형성된 금속층과 금속층을 채우는 플러그를 포함할 수 있다. 금속층은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속물질을 포함할 수 있다. 플러그는 절연 재질의 잉크를 포함할 수 있다. 금속층은 무전해 도금층(또는 화학동)과 전해 도금층(또는 전기동)을 포함할 수 있으나, 이에 한정되는 것은 아니다. 무전해 도금층으로 화학동 대신 스퍼터링층이 형성될 수도 있다. 관통 비아층(331)은 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 비아, 파워 비아, 신호 비아 등을 포함할 수 있다. 여기서, 신호 비아는 그라운드 비아, 파워 비아 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 전달하기 위한 비아를 포함할 수 있다.
제1 및 제2 접속 비아층(332, 333)은 마이크로 비아를 포함할 수 있다. 마이크로 비아는 비아홀을 채우는 필드 비아(filed VIA)이거나 또는 비아홀의 벽면을 따라 배치되는 컨퍼멀 비아(conformal VIA)일 수 있다. 마이크로 비아는 스택 타입(stacked type) 및/또는 스태거리드 타입(staggered type)으로 배치될 수 있다. 제1 및 제2 접속 비아층(332, 333)은 각각 금속물질을 포함할 수 있으며, 금속물질은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속물질을 포함할 수 있다. 제1 및 제2 접속 비아층(332, 333)은 각각 무전해 도금층(또는 화학동)과 전해 도금층(또는 전기동)을 포함할 수 있으나, 이에 한정되는 것은 아니다. 무전해 도금층으로 화학동 대신 스퍼터링층이 형성될 수도 있다. 제1 및 제2 접속 비아층(332, 333)은 해당 층의 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 비아, 파워 비아, 신호 비아 등을 포함할 수 있다. 여기서, 신호 비아는 그라운드 비아, 파워 비아 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 전달하기 위한 비아를 포함할 수 있다.
한편, 복수의 제1 빌드업 절연층(312) 중 최상측에 배치된 빌드업 절연층은 상술한 인쇄회로기판들(100A, 100B, 100C)에서의 제2 절연층(112)일 수 있다. 또한, 복수의 제1 빌드업 배선층(323) 중 최상측에 배치된 빌드업 배선층은 상술한 인쇄회로기판들(100A, 100B, 100C)에서의 비아패드(121)를 포함하는 배선층일 수 있다. 또한, 복수의 제1 접속 비아층(332) 중 최상측에 배치된 접속 비아층은 상술한 인쇄회로기판들(100A, 100B, 100C)에서의 비아(131)를 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, 상술한 인쇄회로기판들(100A, 100B, 100C)의 층간 접속 구조는 다른 층에도 적용될 수 있다.
제2 기판부(400)는 미세회로를 포함하는 코어리스 타입의 다층 빌드업 기판일 수 있다. 예를 들면, 제2 기판부(400)는 복수의 제3 빌드업 절연층(411), 복수의 제3 빌드업 절연층(411) 상에 또는 내에 각각 배치되는 복수의 제3 빌드업 배선층(421), 및 복수의 제3 빌드업 절연층(411) 중 적어도 하나를 각각 관통하며 복수의 제3 빌드업 배선층(421) 중 적어도 하나와 각각 연결되는 복수의 제3 접속 비아층(431)을 포함할 수 있다.
제3 빌드업 절연층(411)은 절연물질을 포함할 수 있다. 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 절연 수지가 실리카 등의 무기 필러와 혼합된 재료, 또는 무기 필러와 함께 유리 섬유 등의 심재에 함침된 수지, 예를 들면, ABF(Ajinomoto Build-up Film), 프리프레그(Prepreg), RCC(Resin Coated Copper)의 절연재 등이 사용될 수 있으나, 이에 한정되는 것은 아니다. 제3 빌드업 절연층(411)의 층 수는 특별히 한정되지 않는다.
제3 빌드업 배선층(421)은 금속물질을 포함할 수 있다. 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 사용할 수 있다. 제3 빌드업 배선층(421)은 무전해 도금층(또는 화학동)과 전해 도금층(또는 전기동)을 포함할 수 있으나, 이에 한정되는 것은 아니다. 무전해 도금층으로 화학동 대신 스퍼터링층이 형성될 수도 있다. 필요에 따라서는, 동박을 더 포함할 수 있다. 제3 빌드업 배선층(421)은 해당 층의 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 여기서, 신호 패턴은 그라운드 패턴, 파워 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함할 수 있다. 이들 패턴은 각각 라인 패턴, 플레인 패턴 및/또는 패드 패턴을 포함할 수 있다.
제3 접속 비아층(431)은 마이크로 비아를 포함할 수 있다. 마이크로 비아는 비아홀을 채우는 필드 비아(filed VIA)이거나 또는 비아홀의 벽면을 따라 배치되는 컨퍼멀 비아(conformal VIA)일 수 있다. 마이크로 비아는 스택 타입(stacked type) 및/또는 스태거리드 타입(staggered type)으로 배치될 수 있다. 제3 접속 비아층(431)은 금속물질을 포함할 수 있으며, 금속물질은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속물질을 포함할 수 있다. 제3 접속 비아층(431)은 무전해 도금층(또는 화학동)과 전해 도금층(또는 전기동)을 포함할 수 있으나, 이에 한정되는 것은 아니다. 무전해 도금층으로 화학동 대신 스퍼터링층이 형성될 수도 있다. 제3 접속 비아층(431)은 해당 층의 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 비아, 파워 비아, 신호 비아 등을 포함할 수 있다. 여기서, 신호 비아는 그라운드 비아, 파워 비아 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 전달하기 위한 비아를 포함할 수 있다.
한편, 복수의 제3 빌드업 배선층(421) 중 최하측에 배치된 빌드업 배선층은 상술한 인쇄회로기판들(100A, 100B, 100C)에서의 비아랜드(123)를 포함하는 배선층일 수 있다. 다만, 이에 한정되는 것은 아니며, 상술한 인쇄회로기판들(100A, 100B, 100C)의 층간 접속 구조는 다른 층에도 적용될 수 있다.
제1 및 제2 레지스트층(510, 520)은 절연물질을 포함할 수 있으며, 절연물질로는 액상 타입 또는 필름 타입의 솔더레지스트(Solder Resist)가 사용될 수 있다. 다만, 이에 한정되는 것은 아니며, 다른 종류의 재료가 사용될 수도 있다. 제1 레지스트층(510)은 제2 기판부(400)의 최상측에 배치된 빌드업 배선층의 상면 상에 배치되는 복수의 제1 외측패드(P1) 각각의 적어도 일부를 노출시키는 제1 개구를 가질 수 있다. 예컨대, 하나의 제1 개구는 복수의 제1 외측패드(P1) 각각의 적어도 일부를 노출시킬 수 있다. 제1 개구를 통하여 노출되는 복수의 제1 외측패드(P1) 상에는 각각 제1 표면처리층이 형성될 수 있다. 제1 표면처리층 각각은 제1 외측패드(P1) 각각의 상면 및 측면을 덮을 수 있다. 제2 레지스트층(520)은 제1 기판부(300)의 최하측에 배치된 빌드업 배선층의 하면 상에 배치되는 복수의 제2 외측패드(P2) 각각의 적어도 일부를 각각 노출시키는 복수의 제2 개구를 가질 수 있다. 예컨대 복수의 제2 개구는 각각 복수의 제2 외측패드(P2) 각각의 적어도 일부를 노출시킬 수 있다. 제2 개구를 통하여 노출되는 복수의 제2 외측패드(P2) 상에는 각각 제2 표면처리층이 형성될 수 있다. 제2 표면처리층 각각은 제2 외측패드(P2) 각각의 하면을 덮을 수 있다.
본 개시에서 두께, 라인, 스페이스, 피치 등은 인쇄회로기판의 연마 또는 절단 단면을 기준으로 주사 현미경 또는 광학 현미경, 예컨대 Olympus社의 광학 현미경(x1000)을 이용하여 측정할 수 있다. 이들 수치가 일정하지 않은 경우에는 임의의 다섯 지점에서 측정한 값의 평균 값으로 비교할 수 있다.
본 개시에서 실질적으로의 의미는 공정 오차에 의한 미세한 차이를 포함하는 의미일 수 있다. 예를 들면, 실질적으로 두께가 동일하다는 것은, 두께가 완전히 동일한 경우 뿐만 아니라, 공정 오차 등에 의하여 대략적으로 두께가 동일한 경우를 포함할 수 있다. 또한, 실질적으로 완전히 채우는 것은 보이드 등에 의한 미세한 공간이 존재하는 경우를 포함할 수 있다. 또한, 실질적으로 평평하다는 것은 미세한 두께 편차를 포함할 수 있다.
본 개시에서 단면 상에서의 의미는 대상물을 수직하게 절단하였을 때의 단면 형상, 또는 대상물을 사이드-뷰로 보았을 때의 단면 형상을 의미할 수 있다. 또한, 평면 상에서의 의미는 대상물을 수평하게 절단 하였을 때의 형상, 또는 대상물을 탑-뷰 또는 바텀-뷰로 보았을 때의 평면 형상일 수 있다.
본 개시에서 하측, 하부, 하면 등은 편의상 도면의 단면을 기준으로 유기 인터포저를 포함하는 반도체 패키지의 실장 면을 향하는 방향을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등은 그 반대 방향으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
100A, 100B, 100C: 인쇄회로기판
111, 112: 절연층
121: 비아패드
122: 도체패턴
123: 비아랜드
131: 비아
151, 152, 153: 드라이 필름
H: 비아홀
M1, M2, M3, M4, M5: 금속층
600: 인쇄회로기판
300, 400: 기판부
311: 코어 절연층
321, 322: 코어 배선층
331: 관통 비아층
312, 313: 빌드업 절연층
323, 324: 빌드업 배선층
332, 333: 접속 비아층
411: 빌드업 절연층
421: 빌드업 배선층
431: 접속 비아층
510, 520: 레지스트층
P1, P2: 외측패드
1000: 전자기기
1010: 마더보드
1020: 칩 관련부품
1030: 네트워크 관련부품
1040: 기타부품
1050: 카메라
1060: 안테나
1070: 디스플레이
1080: 배터리
1090: 신호라인
1100: 스마트폰
1110: 메인보드
1120: 부품
1121: 부품 패키지
1130: 카메라 모듈
1140: 스피커

Claims (16)

  1. 제1 절연층;
    상기 제1 절연층의 상면 상에 배치되는 비아패드;
    상기 제1 절연층의 상면 상에 배치되며, 상기 비아패드의 상면의 적어도 일부를 노출시키는 비아홀을 가지는 제2 절연층;
    상기 비아패드의 노출된 상면 상에 배치되는 도체패턴; 및
    상기 비아홀의 벽면과 상기 비아패드의 노출된 상면과 상기 도체패턴 각각의 적어도 일부를 덮는 제1 금속층, 및 상기 제1 금속층 상에 배치되어 상기 비아홀의 적어도 일부를 채우는 제2 금속층을 포함하는 비아; 를 포함하는,
    인쇄회로기판.
  2. 제 1 항에 있어서,
    상기 제1 금속층은 무전해 도금층 및 스퍼터링층 중 적어도 하나를 포함하며,
    상기 제2 금속층은 전해 도금층을 포함하는,
    인쇄회로기판.
  3. 제 2 항에 있어서,
    상기 제1 및 제2 금속층은 각각 구리(Cu)를 포함하되 서로 경계가 구분되는,
    인쇄회로기판.
  4. 제 1 항에 있어서,
    상기 제1 금속층은 상기 제2 금속층보다 두께가 얇은,
    인쇄회로기판.
  5. 제 4 항에 있어서,
    상기 제1 금속층은 상기 비아홀의 벽면과 상기 비아패드의 노출된 상면과 상기 도체패턴의 표면을 실질적으로 일정한 두께로 연속적으로 덮으며,
    상기 제2 금속층은 상기 비아홀을 실질적으로 완전히 채우는,
    인쇄회로기판.
  6. 제 1 항에 있어서,
    상기 비아패드는 복수의 금속층을 포함하며,
    상기 도체패턴은 하나의 금속층을 포함하는,
    인쇄회로기판.
  7. 제 1 항에 있어서,
    상기 비아 상에 배치되어 상기 비아와 연결되며, 상기 제2 절연층의 상면 상으로 적어도 일부가 연장되는 비아랜드; 를 더 포함하며,
    상기 비아랜드는 상기 제1 및 제2 금속층을 포함하는,
    인쇄회로기판.
  8. 제 7 항에 있어서,
    상기 비아랜드의 상면은 실질적으로 평평한,
    인쇄회로기판.
  9. 제 7 항에 있어서,
    상기 비아랜드는 상기 비아패드보다 두께가 얇은,
    인쇄회로기판.
  10. 제 1 항에 있어서,
    상기 도체패턴은 상기 비아패드의 상면 상으로 돌출되며,
    상기 도체패턴은 상기 비아패드의 상면의 중심부를 덮는,
    인쇄회로기판.
  11. 제 1 항에 있어서,
    상기 도체패턴은 단면 상에서 상면의 모서리 부분이 라운드진 직사각형 형태를 가지는,
    인쇄회로기판.
  12. 제 1 항에 있어서,
    상기 도체패턴은 단면 상에서 중심부가 볼록한 라운드 형태를 가지는,
    인쇄회로기판.
  13. 비아패드를 포함하는 제1 배선층, 상기 제1 배선층의 적어도 일부를 덮으며 상기 비아패드의 상면의 적어도 일부를 노출시키는 비아홀을 가지는 절연층, 및 상기 비아홀의 적어도 일부를 채우는 비아를 포함하는 제1 기판부; 및
    상기 절연층의 상면 상에 배치되며 상기 비아패드보다 두께가 얇은 비아랜드를 포함하는 제2 배선층을 포함하는 제2 기판부; 를 포함하며,
    상기 비아패드 및 상기 비아랜드는 상기 비아를 통하여 연결되며,
    상기 비아패드 노출된 상면 상에는 도체패턴이 배치되며,
    상기 비아는 상기 도체패턴의 적어도 일부를 덮는,
    인쇄회로기판.
  14. 제 13 항에 있어서,
    상기 제2 배선층은 상기 제1 배선층보다 배선 밀도가 높은,
    인쇄회로기판.
  15. 제 13 항에 있어서,
    상기 제1 기판부는, 코어 절연층, 상기 코어 절연층의 상면 및 하면 상에 각각 배치되는 제1 및 제2 코어 배선층, 상기 코어 절연층을 관통하며 상기 제1 및 제2 코어 배선층을 연결하는 관통 비아층, 상기 코어 절연층의 상면 상에 배치되는 복수의 제1 빌드업 절연층, 상기 복수의 제1 빌드업 절연층 상에 또는 내에 각각 배치되는 복수의 제1 빌드업 배선층, 상기 복수의 제1 빌드업 절연층 중 적어도 하나를 각각 관통하며 상기 복수의 제1 빌드업 배선층 중 적어도 하나와 각각 연결되는 복수의 제1 접속 비아층, 상기 코어 절연층의 하면 상에 배치되는 복수의 제2 빌드업 절연층, 상기 복수의 제2 빌드업 절연층 상에 또는 내에 각각 배치되는 복수의 제2 빌드업 배선층, 및 상기 복수의 제2 빌드업 절연층 중 적어도 하나를 각각 관통하며 상기 복수의 제2 빌드업 배선층 중 적어도 하나와 각각 연결되는 복수의 제2 접속 비아층을 포함하며,
    상기 절연층 및 상기 제1 배선층은 각각 상기 복수의 제1 빌드업 절연층 및 상기 복수의 제1 빌드업 배선층 각각의 최상측에 배치된 층이며,
    상기 비아는 상기 복수의 제1 접속 비아층 중 최상측에 배치된 층의 일부인,
    인쇄회로기판.
  16. 제 13 항에 있어서,
    상기 제2 기판부는, 상기 제1 절연층의 상면 상에 배치되는 복수의 제3 빌드업 절연층, 상기 복수의 제3 빌드업 절연층 상에 또는 내에 각각 배치되는 복수의 제3 빌드업 배선층, 및 상기 복수의 제3 빌드업 절연층 중 적어도 하나를 각각 관통하며 상기 복수의 제3 빌드업 배선층 중 적어도 하나와 각각 연결되는 복수의 제3 접속 비아층을 포함하며,
    상기 제2 배선층은 상기 복수의 제3 빌드업 배선층의 최하측에 배치된 층인,
    인쇄회로기판.
KR1020220180873A 2022-12-21 2022-12-21 인쇄회로기판 KR20240098795A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220180873A KR20240098795A (ko) 2022-12-21 2022-12-21 인쇄회로기판
US18/382,202 US20240215157A1 (en) 2022-12-21 2023-10-20 Printed circuit board
JP2023183188A JP2024089624A (ja) 2022-12-21 2023-10-25 プリント回路基板
CN202311767204.3A CN118234121A (zh) 2022-12-21 2023-12-20 印刷电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220180873A KR20240098795A (ko) 2022-12-21 2022-12-21 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20240098795A true KR20240098795A (ko) 2024-06-28

Family

ID=91505574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220180873A KR20240098795A (ko) 2022-12-21 2022-12-21 인쇄회로기판

Country Status (4)

Country Link
US (1) US20240215157A1 (ko)
JP (1) JP2024089624A (ko)
KR (1) KR20240098795A (ko)
CN (1) CN118234121A (ko)

Also Published As

Publication number Publication date
CN118234121A (zh) 2024-06-21
US20240215157A1 (en) 2024-06-27
JP2024089624A (ja) 2024-07-03

Similar Documents

Publication Publication Date Title
KR20220086320A (ko) 연결구조체 내장기판
KR20220065550A (ko) 연결구조체 내장기판
US20230199956A1 (en) Printed circuit board and method for manufacturing the same
US11895771B2 (en) Printed circuit board
KR20240098795A (ko) 인쇄회로기판
US20240172373A1 (en) Printed circuit board and manufacturing method for the same
US20240164013A1 (en) Printed circuit board and manufacturing method for the same
US20240164028A1 (en) Printed circuit board and manufacturing method for the same
US20240155764A1 (en) Printed circuit board
US20230147912A1 (en) Printed circuit board
US20240215158A1 (en) Printed circuit board and manufacturing method thereof
US20230397330A1 (en) Printed circuit board
US20240224420A1 (en) Printed circuit board
US20240147634A1 (en) Printed circuit board
KR20220001568A (ko) 인쇄회로기판
KR20240100761A (ko) 인쇄회로기판
KR20240079782A (ko) 인쇄회로기판
JP2024018878A (ja) プリント回路基板
KR20240010902A (ko) 인쇄회로기판
KR20240072890A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR20230147884A (ko) 인쇄회로기판 및 그 제조방법
KR20240071966A (ko) 인쇄회로기판 및 그 제조방법
KR20240085704A (ko) 인쇄회로기판
KR20230026101A (ko) 인쇄회로기판
KR20220036112A (ko) 인쇄회로기판