KR20240085650A

KR20240085650A - 표시 장치

Info

Publication number: KR20240085650A
Application number: KR1020220170748A
Authority: KR
Inventors: 황유지; 김용민
Original assignee: 엘지디스플레이 주식회사
Priority date: 2022-12-08
Filing date: 2022-12-08
Publication date: 2024-06-17
Also published as: US20240196662A1; CN118175873A

Abstract

본 발명의 일 실시예에 따른 표시 장치는, 제1 표시 영역과 제2 표시 영역으로 구분되며 상기 제1 표시 영역은 투과 영역과 비투과 영역을 포함하는, 표시 영역, 상기 제1 표시 영역의 상기 비투과 영역에 배치되는 트랜지스터, 상기 트랜지스터 상부에 배치되는 평탄화층, 상기 평탄화층 위에 배치되며, 제1 오픈 영역과 제2 오픈 영역을 가지는 제1 뱅크, 상기 제1 뱅크의 측부 및 상기 제1 오픈 영역과 상기 제2 오픈 영역에 배치되는 애노드 전극, 상기 애노드 전극의 일부를 덮으며, 상기 제1 오픈 영역과 상기 제2 오픈 영역에 각각 대응하는 제3 오픈 영역과 제4 오픈 영역을 가지는 제2 뱅크, 상기 제3 오픈 영역 및 상기 제4 오픈 영역에 의해 노출되는 상기 애노드 전극 위에 각각 배치되는 제1 유기층 및 제2 유기층 및 상기 제1 유기층 및 상기 제2 유기층 위에 배치되는 캐소드 전극 및 상기 캐소드 전극 상부에 배치되는 봉지층을 포함하며, 제1 표시 영역과 제2 표시 영역 사이의 효율 편차를 개선할 수 있다.

Description

표시 장치{DISPLAY DEVICE}

본 명세서는 표시 장치에 관한 것이다.

정보화 시대로 접어들면서 전기적 정보신호를 시각적으로 표시하는 표시 장치 분야가 급속도로 발전하고 있으며, 여러 가지 표시 장치에 대해 박형화, 경량화 및 저소비 전력화 등의 성능을 개발시키기 위한 연구가 계속되고 있다.

대표적인 표시 장치로는 액정 표시 장치(Liquid Crystal Display; LCD), 전계 방출 표시 장치(Field Emission Display; FED), 전기 습윤 표시 장치(Electro-Wetting Display; EWD) 및 유기 발광 표시 장치(Organic Light Emitting Display; OLED) 등을 들 수 있다.

유기 발광 표시 장치로 대표되는 전계 발광 표시 장치는 자체 발광 표시 장치로서, 액정 표시 장치와는 달리 별도의 광원이 필요하지 않아 경량 박형으로 제조가 가능하다. 또한, 전계 발광 표시 장치는 저전압 구동에 의해 소비전력 측면에서 유리할 뿐만 아니라, 색상구현, 응답속도, 시야각, 명암 대비비(Contrast Ratio; CR)도 우수하여, 다양한 분야에서 활용이 기대되고 있다.

전계 발광 표시 장치는 애노드 전극과 캐소드 전극의 2개의 전극 사이에 발광층을 포함하는 복수의 유기층을 배치하여 발광 소자를 구성하게 된다. 예를 들면, 애노드 전극에서 정공을 발광층으로 주입시키고, 캐소드 전극에서 전자를 발광층으로 주입시키면, 주입된 전자와 정공이 발광층에서 서로 재결합하면서 여기자(exciton)를 형성하며 발광할 수 있다.

한편, 표시 장치의 동일 면적에서 유효 표시 화면 크기를 증가시키기 위해 표시 영역의 외곽부인 베젤(bezel) 영역을 축소시키려는 노력이 계속되고 있다.

다만, 비표시 영역에 해당하는 베젤 영역에는 화면을 구동하기 위한 배선 및 구동 회로가 배치되기 때문에, 베젤 영역을 축소하는 데에는 한계가 있다.

기술의 발전에 따라, 표시 장치는 화상 표시 기능 이외에도, 촬영 기능 및 근접 감지 기능 등을 제공할 수 있다. 이를 위해서, 표시 장치는 카메라 및 근접 센서 등의 수광 장치를 구비해야 한다.

수광 장치는 표시 장치의 전면에서의 빛을 수광해야 하기 때문에, 수광이 유리한 곳에 설치되어야 한다. 따라서, 기존은, 표시 장치의 전면에 카메라(카메라 렌즈) 및 근접 센서가 노출되도록 설치될 수밖에 없었다. 이로 인해, 표시 장치의 베젤이 넓어지거나 표시 패널의 표시 영역에 노치부 또는 홀이 형성되어 이곳에 카메라 렌즈 또는 근접 센서가 설치되고 있다. 이와 같이, 전면의 빛을 수광하여 정해진 기능을 수행하는 카메라 및 근접 센서 등의 수광 장치가 표시 장치에 구비될 경우, 표시 장치의 전면부에 베젤이 커지거나 표시 장치의 전면 디자인에 제약이 발생하는 문제점이 있다.

이에, 본 발명이 해결하고자 하는 과제는, 전면에서의 빛을 수광해야 하는 수광 장치(예: 카메라, 근접 센서 등)가 전면에 노출되지 않도록, 표시 패널 뒤에 수광 장치가 위치하는 표시 장치를 제공하는 것이다.

한편, 투과 영역을 확보하기 위해 수광 장치와 중첩되는 제1 표시 영역의 화소 수를 줄이는 기술을 적용할 수 있다. 다만, 이로 인해 수광 장치와 중첩되는 제1 표시 영역과 나머지 제2 표시 영역 사이에 효율 편차가 발생하게 된다.

이에, 본 발명이 해결하고자 하는 다른 과제는, 제1 표시 영역에서의 투과 영역을 확보하는 동시에, 제1 표시 영역 및 제2 표시 영역 사이의 효율 편차를 개선한 표시 장치를 제공하는 것이다.

또한, 본 발명이 해결하고자 하는 또 다른 과제는, 선명도 및 색감 저하를 개선하고 시야각을 향상시킬 수 있는 표시 장치를 제공하는 것이다.

본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않고, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 표시 장치는, 제1 표시 영역과 제2 표시 영역으로 구분되며 상기 제1 표시 영역은 투과 영역과 비투과 영역을 포함하는, 표시 영역, 상기 제1 표시 영역의 상기 비투과 영역에 배치되는 트랜지스터, 상기 트랜지스터 상부에 배치되는 평탄화층, 상기 평탄화층 위에 배치되며, 제1 오픈 영역과 제2 오픈 영역을 가지는 제1 뱅크, 상기 제1 뱅크의 측부 및 상기 제1 오픈 영역과 상기 제2 오픈 영역에 배치되는 애노드 전극, 상기 애노드 전극의 일부를 덮으며, 상기 제1 오픈 영역과 상기 제2 오픈 영역에 각각 대응하는 제3 오픈 영역과 제4 오픈 영역을 가지는 제2 뱅크, 상기 제3 오픈 영역 및 상기 제4 오픈 영역에 의해 노출되는 상기 애노드 전극 위에 각각 배치되는 제1 유기층 및 제2 유기층 및 상기 제1 유기층 및 상기 제2 유기층 위에 배치되는 캐소드 전극 및 상기 캐소드 전극 상부에 배치되는 봉지층을 포함할 수 있다.

본 발명의 다른 일 실시예에 따른 표시 장치는, 제1 표시 영역과 제2 표시 영역으로 구분되며 상기 제1 표시 영역은 투과 영역과 비투과 영역을 포함하는, 표시 영역, 상기 비투과 영역에 배치되며, 주 발광 영역을 형성하는 제1 발광 소자, 상기 제1 발광 소자의 주위에 배치되어 보조 발광 영역을 형성하는 제2 발광 소자, 상기 주 발광 영역과 상기 보조 발광 영역 사이에 형성되는 주 반사 발광 영역 및 상기 보조 발광 영역 주위에 형성되는 보조 반사 발광 영역을 포함할 수 있다.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명은, 전면에서의 빛을 수광해야 하는 수광 장치가 전면에 노출되지 않도록, 표시 패널 뒤에 수광 장치가 위치하는 표시 장치를 제공할 수 있다. 이에, 표시 장치 전면부의 베젤을 줄일 수 있고, 표시 장치의 전면 디자인을 개선할 수 있게 된다.

본 발명은, 표시 패널의 뒤에 수광 장치가 위치하는 경우에, 수광 장치와 중첩되는 제1 표시 영역에 투과 영역을 추가로 확보하여, 표시 패널의 전면에서 빛이 표시 패널을 통해 수광 장치에 잘 전달될 수 있게 된다. 이에 수광 장치의 화질을 개선할 수 있다.

본 발명은, 제1 표시 영역에서 선명도 및 색감 저하를 개선하고, 제1 표시 영역에서 광 효율 및 시야각을 향상시킬 수 있다.

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 보여주는 평면도이다.
도 2는 도 1의 표시 장치의 제1 표시 영역을 보여주는 도면이다.
도 3은 도 1의 A 부분을 예시적으로 보여주는 도면이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 하나의 서브 화소에 대한 등가회로이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치에서, 제1 표시 영역 내의 비투과 영역과 투과 영역의 단면 구조 및 제2 표시 영역의 단면 구조를 보여주는 도면이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 단면 일부를 보여주는 도면이다.
도 7a 및 도 7b는 발광 영역을 보여주는 도면이다.
도 8은 제1 표시 영역의 비투과 영역에 대응하는 발광 영역을 예시적으로 보여주는 도면이다.
도 9는 도 1의 A 부분에서의 발광 영역을 예시적으로 보여주는 도면이다.
도 10은 본 발명의 다른 일 실시예의 발광 영역을 예시적으로 보여주는 도면이다.
도 11은 본 발명의 또 다른 일 실시예에 따른 발광 영역을 예시적으로 보여주는 도면이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다. 또한, 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

소자 또는 층이 다른 소자 또는 층 위(on)로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.

비록 제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성 요소일 수도 있다.

명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.

이하에서는 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 보여주는 평면도이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)는, 영상을 표시하는 표시 패널(DP) 및 빛을 수신하는 수광 장치(150)를 포함할 수 있다.

표시 패널(DP)은 사용자에게 영상을 표시하기 위한 패널이다.

표시 패널(DP)은 영상을 표시하기 위한 표시 소자, 표시 소자를 구동하기 위한 구동 소자, 및 표시 소자 및 구동 소자로 각종 신호를 전달하는 배선 등을 구비할 수 있다. 표시 소자는 표시 패널(DP)의 종류에 따라 상이하게 정의될 수 있으며, 예를 들어, 표시 패널(DP)이 전계 발광 표시 패널인 경우, 표시 소자는 애노드 전극, 유기층 및 캐소드 전극을 포함하는 전계 발광 소자일 수 있다. 예를 들어, 표시 패널(DP)이 액정 표시 패널인 경우, 표시 소자는 액정 표시 소자일 수 있다.

이하에서는 표시 패널(DP)이 전계 발광 표시 패널인 것으로 가정하지만, 표시 패널(DP)이 전계 발광 표시 패널로 제한되는 것은 아니다.

한편, 표시 패널(DP)은 기판, 및 기판 상의 다수의 절연막, 트랜지스터층 및 발광 소자층 등을 포함하여 구성될 수 있다. 표시 패널(DP)은 영상 표시를 위하여 다수의 서브 화소 및 다수의 서브 화소를 구동하기 위한 각종 신호 라인을 포함할 수 있다. 신호 라인은 다수의 데이터 라인, 다수의 게이트 라인, 다수의 전원 라인 등을 포함할 수 있다. 이때, 다수의 서브 화소 각각은 트랜지스터층에 위치하는 트랜지스터 및 발광 소자층에 위치하는 발광 소자를 포함할 수 있다.

표시 패널(DP)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.

표시 영역(DA)은 표시 패널(DP)에서 영상이 표시되는 영역이다.

표시 영역(DA)에는 다수의 화소를 구성하는 다수의 서브 화소 및 다수의 서브 화소를 구동하기 위한 회로가 배치될 수 있다. 다수의 서브 화소는 표시 영역(DA)을 구성하는 최소 단위로, 다수의 서브 화소 각각에 표시 소자가 배치될 수 있고, 다수의 서브 화소는 화소를 구성할 수 있다. 예를 들어, 다수의 서브 화소 각각에 애노드 전극, 유기층 및 캐소드 전극을 포함하는 전계 발광 소자가 배치될 수 있으나, 이에 제한되지 않는다. 또한, 다수의 서브 화소를 구동하기 위한 회로에는 구동 소자 및 배선 등이 포함될 수 있다. 예를 들어, 회로는 박막 트랜지스터, 스토리지 커패시터, 게이트 라인, 데이터 라인 등으로 이루어질 수 있으나, 이에 제한되지 않는다.

비표시 영역(NDA)은 영상이 표시되지 않는 영역이다.

비표시 영역(NDA)은 벤딩 되어 전면에서 보이지 않거나 케이스(미도시)에 의해 가려질 수 있으며 베젤 영역이라고도 한다.

도 1에서 비표시 영역(NDA)이 사각형 형태의 표시 영역(DA)을 둘러싸고 있는 것으로 도시하였으나, 표시 영역(DA)과 비표시 영역(NDA)의 형태 및 배치는 도 1에 도시된 예에 한정되지 않는다. 즉, 표시 영역(DA) 및 비표시 영역(NDA)은 표시 장치(100)를 탑재한 전자장치의 디자인에 적합한 형태일 수 있다. 예를 들어, 표시 영역(DA)의 예시적 형태는 오각형, 육각형, 원형, 타원형 등일 수도 있다.

비표시 영역(NDA)에는 표시 영역(DA)의 전계 발광 소자를 구동하기 위한 다양한 배선 및 회로 등이 배치될 수 있다. 예를 들어, 비표시 영역(NDA)에는 표시 영역(DA)의 다수의 서브 화소 및 회로로 신호를 전달하기 위한 링크 배선, GIP(Gate-In-Panel) 배선, 또는 게이트 드라이버 IC, 데이터 드라이버 IC와 같은 구동 IC 등이 배치될 수 있으나, 이에 제한되지 않는다.

표시 장치(100)는, 다양한 신호를 생성하거나 표시 영역(DA) 내의 화소를 구동하기 위한, 다양한 부가 요소들을 더 포함할 수 있다. 화소를 구동하기 위한 부가 요소는 인버터 회로, 멀티플렉서, 정전기 방전(Electro Static Discharge; ESD) 회로 등을 포함할 수 있다. 또한, 표시 장치(100)는 화소의 구동 이외의 기능과 연관된 부가 요소도 포함할 수 있다. 예를 들어, 표시 장치(100)는 터치 감지 기능, 사용자 인증 기능(예; 지문 인식), 멀티 레벨 압력 감지 기능, 촉각 피드백(tactile feedback) 기능 등을 제공하는 부가 요소들을 더 포함할 수 있다. 상기 언급된 부가 요소들은 비표시 영역(NDA) 및/또는 연결 인터페이스와 연결된 외부 회로에 위치할 수 있다.

한편, 도 1을 참조하면, 표시 영역(DA)은 제1 표시 영역(DA1)과 제2 표시 영역(DA2)을 포함할 수 있으나, 이에 제한되지 않는다.

수광 장치(150)는 빛을 수신하여 정해진 기능을 수행하는 장치이다. 예를 들어, 수광 장치(150)는 카메라 및 근접 센서 등 중 하나 이상을 포함할 수 있다.

수광 장치(150)는 광 수신이 필요한 장치이나, 표시 패널(DP)의 뒤(하부)에 위치할 수 있다. 예를 들면, 수광 장치(150)는 표시 패널(DP)의 시청 면 반대편에 위치할 수 있다. 예를 들면, 수광 장치(150)는 표시 장치(100)의 전면에 노출되지 않는다. 따라서, 사용자가 표시 장치(110)의 전면을 바라볼 때 수광 장치(150)가 보이지 않는다.

여기서, 표시 패널(DP)의 뒤(하부)에 위치하는 카메라는 전면을 촬영하는 전면 카메라이고, 카메라 렌즈로 볼 수도 있다.

수광 장치(150)는 표시 패널(DP)의 표시 영역(DA)과 중첩되게 배치될 수 있다. 예를 들면, 수광 장치(150)는 표시 영역(DA) 내에 위치할 수 있다.

여기서, 표시 영역(DA)에서 수광 장치(150)와 중첩되는 영역을 제1 표시 영역(DA1)이라고 하고, 나머지 영역을 제2 표시 영역(DA2)이라 할 수 있다. 이에 따라, 수광 장치(150)는 표시 영역(DA)의 제1 표시 영역(DA1)과 중첩되어 위치할 수 있다. 다르게 표현하면, 수광 장치(150)는 표시 영역(DA)의 제1 표시 영역(DA1) 내에 위치한다고 볼 수 있다. 제1 표시 영역(DA1)은 수광 장치(150)와 중첩되는 영역이므로, 표시 영역(DA)의 제1 표시 영역(DA1)의 투과율은 수광 장치(150)와 중첩되지 않는 제2 표시 영역(DA2)의 투과율보다 좋아야 한다.

수광 장치(150)와 중첩되는 제1 표시 영역(DA1)의 투과율 향상을 위하여, 해상도, 서브 화소 배치 구조, 단위 면적당 서브 화소 개수, 전극 구조, 배선 구조, 전극 배치 구조, 또는 배선 배치 구조 등이 제1 표시 영역(DA1)과 제2 표시 영역(DA2)에서 서로 다를 수 있다. 다만, 본 발명이 이에 제한되지 않는다.

예를 들어, 제1 표시 영역(DA1)에서 단위 면적당 서브 화소의 개수는 제2 표시 영역(DA2)에서 단위 면적당 서브 화소의 개수보다 작을 수 있다. 이에 따라, 제1 표시 영역(DA1)의 해상도는 제2 표시 영역(DA2)의 해상도보다 낮을 수 있다. 예를 들면, 제2 표시 영역(DA2)에서 인치당 화소(Pixels Per Inch; PPI)는 400이상인 반면, 제1 표시 영역(DA1)에서 PPI는 200이상일 수 있으며, 이에 제한되지 않는다.

외부로 노출되지 않고 표시 패널(DP) 하부에 위치하는 수광 장치(150)로서 카메라는 UDC(Under Display Camera)라고도 한다. 수광 장치(150)로서 IR 센서는 UDIR(Under Display IR Sensor)이라고도 한다. 다만, 본 발명이 상술한 UDC 모델 또는 UDIR 모델에만 적용되지 않는다.

본 발명의 일 실시예에 따른 표시 장치(100)의 경우, 보다 작은 베젤 폭을 가질 수 있고, 노치(notch) 형태의 표시 패널(110)이 제작되지 않아도 된다. 또한, 수광 장치(150)로 인한 디자인 제약 사항이 없어져 디자인 설계의 자유도가 높아질 수 있다.

한편, 본 발명의 일 실시예에 따른 표시 장치(100)는, 수광 장치(150)가 표시 패널(110)의 뒤에 위치함에도 불구하고, 수광 장치(150)가 정상적으로 빛을 수신하여 정해진 기능을 정상적으로 수행할 수 있어야 한다. 또한, 본 발명의 일 실시예의 표시 장치(100)는, 수광 장치(150)가 표시 패널(110) 뒤에 위치하고 표시 영역(DA)과 중첩되어 위치함에도 불구하고, 수광 장치(150)가 정상적으로 빛을 수신하여 정해진 기능을 정상적으로 수행할 수 있어야 하며, 표시 영역(DA)에서 정상적인 영상 표시가 가능해야 한다.

이에, 본 발명의 일 실시예에 따른 표시 장치(100)는, 수광 장치(150)와 중첩되는 제1 표시 영역(DA1)의 투과율을 향상시킬 수 있는 구조를 가질 수 있다.

도 2는 도 1의 표시 장치의 제1 표시 영역을 보여주는 도면이다.

도 3은 도 1의 A 부분을 예시적으로 보여주는 도면이다.

도 3은 도 2에 비해, 제2 표시 영역(DA2)의 일부 및 화소 구조가 추가로 도시되어 있다.

도 2 및 도 3을 참조하면, 표시 영역은 수광 장치와 중첩되는 제1 표시 영역(DA1) 및 나머지 영역인 제2 표시 영역(DA2)을 포함할 수 있다.

제1 표시 영역(DA1)은 수광 장치와 중첩될 수 있다.

제1 표시 영역(DA1)은 비투과 영역(NTA)과 투과 영역(TA)을 포함할 수 있다. 이와 같이 UDC 모델 및 UDIR 모델은, 제1 표시 영역(DA1)에 디스플레이를 위한 발광 영역, 즉, 비투과 영역(NTA)과 수광 장치(150)가 빛을 받을 수 있는 투과 영역(TA)이 함께 존재할 수 있다.

투과 영역(TA)은 제1 표시 영역(DA1)에 포함되는 일부 영역으로, 캐소드 전극과 같은 불투명한 구성이 제거됨에 따라 외부 광이 수광 장치까지 투과될 수 있다. 예를 들어, 투과 영역(TA)은 원형 또는 타원의 형상을 가질 수 있으며, 홀 영역이라고도 할 수 있다.

비투과 영역(NTA)은 제1 표시 영역(DA1)에 포함되는 다른 일부 영역으로, 트랜지스터층의 트랜지스터와 발광 소자층의 발광 소자가 위치할 수 있다.

비투과 영역(NTA)은 다수의 서브 화소(SP1_1, SP1_2, SP1_3; SP2_1, SP2_2, SP2_3)가 존재하는 화소 영역 및 각종 신호 라인이 배치되는 배선 영역을 포함할 수 있다.

투과 영역(TA)이 비투과 영역(NTA)에 의해 둘러 싸여 있는 경우, 제1 표시 영역(D1)은 서로 분리된 형태의 다수의 투과 영역(TA)을 포함할 수 있으나, 이에 제한되지 않는다.

제1 표시 영역(DA1)에서는, 화소 영역에 다수의 제1의 서브 화소(SP1_1, SP1_2, SP1_3)가 배치될 수 있다. 또한, 예를 들면, 제1의 서브 화소(SP1_1, SP1_2, SP1_3)는 제1의 제1 서브 화소(SP1_1), 제1의 제2 서브 화소(SP1_2) 및 제1의 제3 서브 화소(SP1_3)를 포함할 수 있다.

제2 표시 영역(DA2)에서는, 화소 영역에 다수의 제2의 서브 화소(SP2_1, SP2_2, SP2_3)가 배치될 수 있다. 또한, 예를 들면, 제2의 서브 화소(SP2_1, SP2_2, SP2_3)는 제2의 제1 서브 화소(SP2_1), 제2의 제2 서브 화소(SP2_2) 및 제2의 제3 서브 화소(SP2_3)를 포함할 수 있다.

예를 들면, 제1의 제1 서브 화소(SP1_1) 및 제2의 제1 서브 화소(SP2_1)는 적색 서브 화소일 수 있다.

예를 들면, 제1의 제2 서브 화소(SP1_2) 및 제2의 제2 서브 화소(SP2_2)는 녹색 서브 화소일 수 있다.

예를 들면, 제1의 제3 서브 화소(SP1_3) 및 제2의 제3 서브 화소(SP2_3)는 청색 서브 화소일 수 있다.

예를 들면, 제1의 제1 서브 화소(SP1_1)와 제2의 제1 서브 화소(SP2_1) 및 제1의 제3 서브 화소(SP1_3)와 제2의 제3 서브 화소(SP2_3)는 원형이나 다각형의 형태를 가질 수 있으나, 이에 제한되지 않는다.

예를 들면, 제1의 제2 서브 화소(SP1_2) 및 제2의 제2 서브 화소(SP2_2)는 타원이나 대략 직사각형의 형태를 가질 수 있으나, 이에 제한되지 않는다.

도 3에서는 하나의 제1의 제1 서브 화소(SP1_1)와 2개의 제1의 제2 서브 화소(SP1_2) 및 하나의 제1의 제3 서브 화소(SP1_3)가 모여 하나의 제1의 화소를 구성하며, 그리고 하나의 제2의 제1 서브 화소(SP2_1)와 2개의 제2의 제2 서브 화소(SP2_2) 및 하나의 제2의 제3 서브 화소(SP2_3)가 모여 하나의 제2의 화소를 구성하는 경우를 예로 도시하고 있으나, 이에 제한되지 않는다.

또한, 제1 표시 영역(DA1)에 배치된 제1의 화소 및 제2 표시 영역(DA2)에 배치된 제2의 화소는 각각 마름모 형태를 가지나, 이에 제한되지 않는다.

또한, 제1 표시 영역(DA1)에 배치된 제1의 화소는 4개의 투과 영역(TA)에 둘러싸이도록 배치될 수 있으나, 이에 제한되지 않는다.

도 3에서 알 수 있듯이, 제1 표시 영역(DA1)에 배치된 제1의 화소는 제2 표시 영역(DA2)에 배치된 제2의 화소에 비해 인치당 화소(PPI)가 더 적은 것을 알 수 있다. 이에, 수광 장치와 중첩되는 제1 표시 영역(DA1)의 투과율이 향상될 수 있다.

이와 같이, 본 발명에서는 투과 영역(TA)을 확보하기 위해서 수광 장치와 중첩되는 제1 표시 영역(DA1)의 제1의 화소 수를 줄이게 된다. 다만, 이로 인해 제1 표시 영역(DA1)과 제2 표시 영역(DA2) 사이에 효율 편차가 발생하게 된다. 특히, 제1 표시 영역(DA1)과 제2 표시 영역(DA2)의 경계에서의 시인성이 문제될 수 있다.

이에, 본 발명에서는, 제1 표시 영역(DA1)의 제1의 서브 화소(SP1_1, SP1_2, SP1_3)에 발광층의 측면에 거울 형상의 애노드 전극을 추가 형성하는 측면 거울(Side Mirror; “”) 구조를 적용할 수 있다. 이에, 제1 표시 영역(DA1)의 광 추출 효율을 향상시켜 제1 표시 영역(DA1)과 제2 표시 영역(DA2) 사이에 효율 편차 및 시인성 차이, 및 제1 표시 영역(DA1)에서의 투과 영역(TA)과 비투과 영역(NTA)에서의 시인성 차이를 줄일 수 있게 된다. 이에 따라, 선명도 및 색감 저하를 개선하고, 수광 장치가 빛을 받을 수 있는 투과 영역(TA)을 추가로 확보하여 수광 장치의 화질도 개선할 수 있다.

또한, 본 발명에서는, SM 구조 내에 격벽을 추가하여 제1 SM 구조 및 제2 SM 구조의 이중 SM 구조를 형성함으로써 광 효율 및 시야각을 향상시킬 수 있게 된다. 이와 같이, 투과 영역(TA) 근처의 제1의 서브 화소(SP1_1, SP1_2, SP1_3)의 외측에 격벽에 의한 이중 SM 구조를 형성함으로써 색시야각을 개선할 수 있다. 이중 큰 제1 SM 구조는 광 효율 향상의 역할을 하고, 작은 제2 SM 구조는 시야각 개선의 역할을 할 수 있다.

이때, 제2 표시 영역(DA2)에서는 각 발광 영역이 제2의 서브 화소(SP2_1, SP2_2, SP2_3)와 각각 대응할 수 있으나, 제1 표시 영역(DA1)에서는 SM 구조에 의해 주 발광 영역 외에 반사 발광 영역이 추가되어, 각 발광 영역은 제1의 서브 화소(SP1_1, SP1_2, SP1_3) 각각에 비해 확장될 수 있다. 상기 SM 구조와 관련된 구체적인 설명은 도 7a, 도 7b 내지 도 9를 참조하여 후술하기로 한다.

도 4는 본 발명의 일 실시예에 따른 표시 장치의 하나의 서브 화소에 대한 등가회로이다.

도 4를 참조하면, 본 발명의 일 실시예에 따른 표시 장치에 있어, 표시 패널에 배치된 다수의 서브 화소(SP) 각각은, 발광 소자(120), 구동 트랜지스터(Td), 스캔 트랜지스터(Ts) 및 스토리지 커패시터(Cst) 등을 포함할 수 있다.

이때, 발광 소자(120)는 화소 전극과 공통 전극 및 화소 전극과 공통 전극 사이에 위치하는 복수의 유기층을 포함할 수 있다. 화소 전극은 각각의 서브 화소(SP)에 배치되며, 공통 전극은 다수의 서브 화소(SP)에 공통으로 배치될 수 있다. 예를 들어, 화소 전극은 애노드 전극이고, 공통 전극은 캐소드 전극일 수 있다. 다른 예를 들어, 화소 전극은 캐소드 전극이고, 공통 전극은 애노드 전극일 수 있다. 또한, 예를 들어, 발광 소자(120)는 전계 발광 다이오드(OLED), 마이크로 LED(Micro Light Emitting Diode) 또는 퀀텀 닷(Quantum Dot; QD) 발광 소자일 수 있다.

구동 트랜지스터(Td)는 발광 소자(120)를 구동하기 위한 트랜지스터로서, 제1 노드(N1), 제2 노드(N2) 및 제3 노드(N3) 등을 포함할 수 있다.

예를 들면, 구동 트랜지스터(Td)의 제1 노드(N1)는 구동 트랜지스터(Td)의 게이트 노드일 수 있으며, 스캔 트랜지스터(Ts)의 소스 노드 또는 드레인 노드와 전기적으로 연결될 수 있다. 또한, 구동 트랜지스터(Td)의 제2 노드(N2)는 구동 트랜지스터(Td)의 소스 노드 또는 드레인 노드일 수 있고, 발광 소자(120)의 화소 전극과도 전기적으로 연결될 수 있다. 구동 트랜지스터(Td)의 제3 노드(N3)는 구동 전압(EVDD)을 공급하는 구동 전압 라인(DVL)과 전기적으로 연결될 수 있다.

예를 들면, 스캔 트랜지스터(Ts)는 스캔 신호(SCAN)에 의해 제어되며, 구동 트랜지스터(Td)의 제1 노드(N1)와 데이터 라인(DL) 사이에 연결될 수 있다. 스캔 트랜지스터(Ts)는, 게이트 라인(GL)에서 공급되는 스캔 신호(SCAN)에 따라 턴-온 또는 턴-오프 되어, 데이터 라인(DL)과 구동 트랜지스터(Td)의 제1 노드(N1) 간의 연결을 제어할 수 있다.

또한, 스캔 트랜지스터(Ts)는, 턴-온 레벨 전압을 갖는 스캔 신호(SCAN)에 의해 턴-온 되어, 데이터 라인(DL)으로부터 공급된 데이터 전압(Vdata)을 구동 트랜지스터(Td)의 제1 노드(N1)에 전달할 수 있다.

스캔 트랜지스터(Ts)를 턴-온 시킬 수 있는 스캔 신호(SCAN)의 턴-온 레벨 전압은 하이 레벨 전압 또는 로우 레벨 전압일 수 있다. 스캔 트랜지스터(Ts)를 턴-오프 시킬 수 있는 스캔 신호(SCAN)의 턴-오프 레벨 전압은 로우 레벨 전압 또는 하이 레벨 전압일 수 있다. 예를 들어, 스캔 트랜지스터(Ts)가 n 타입 트랜지스터인 경우, 턴-온 레벨 전압은 하이 레벨 전압이고 턴-오프 레벨 전압은 로우 레벨 전압일 수 있다. 다른 예를 들어, 스캔 트랜지스터(Ts)가 p 타입 트랜지스터인 경우, 턴-온 레벨 전압은 로우 레벨 전압이고 턴-오프 레벨 전압은 하이 레벨 전압일 수 있다.

예를 들면, 구동 트랜지스터(Td) 및 스캔 트랜지스터(Ts) 각각은 n 타입 트랜지스터 또는 p 타입 트랜지스터일 수 있다.

또한, 스토리지 커패시터(Cst)는 구동 트랜지스터(Td)의 제1 노드(N1)와 제2 노드(N2) 사이에 연결될 수 있다. 스토리지 커패시터(Cst)는 양 단의 전압 차이에 해당하는 전하량이 충전되고, 정해진 프레임 시간 동안에, 양 단의 전압 차이를 유지하는 역할을 해준다. 이에 따라, 정해진 프레임 시간 동안에, 해당 서브 화소(SP)가 발광할 수 있다.

스토리지 커패시터(Cst)는, 구동 트랜지스터(Td)의 게이트 노드와 소스 노드(또는, 드레인 노드) 사이에 존재하는 내부 커패시터인 기생 커패시터가 아닌, 구동 트랜지스터(Td)의 외부에 의도적으로 설계한 외부 커패시터일 수 있다.

본 발명의 일 실시예에 따른 표시 장치에서, 서브 화소(SP)는 1개 이상의 트랜지스터를 더 포함하거나, 1개 이상의 커패시터를 더 포함할 수도 있다.

도 5는 본 발명의 일 실시예에 따른 표시 장치에서, 제1 표시 영역 내의 비투과 영역과 투과 영역의 단면 구조 및 제2 표시 영역의 단면 구조를 보여주는 도면이다.

도 5를 참조하면, 표시 패널(DP)의 제1 표시 영역(DA1)은 투과 영역(TA)과 비투과 영역(NTA)을 포함할 수 있다. 표시 패널(DP)의 제2 표시 영역(DA2)은 비 투과영역(NTA)으로 볼 수 있다.

이하에서는, 제1 표시 영역(DA1)의 비투과 영역(NTA)의 적층 구조와 투과 영역(TA)의 적층 구조 및 제2 표시 영역(DA2)의 적층 구조를 살펴본다.

우선, 제2 표시 영역(DA2)의 적층 구조는 다음과 같다.

제2 표시 영역(DA2)에서, 기판(SUB) 상부에 트랜지스터층(TRL)이 배치되고, 트랜지스터층(TRL) 상부에 평탄화층(PLN)이 배치될 수 있다. 또한, 평탄화층(PLN) 상부에 발광 소자층(EDL)이 배치되고, 발광 소자층(EDL) 상부에 봉지층(ENCAP)이 배치될 수 있다.

또한, 봉지층(ENCAP) 상부에 터치 센서층(TSL)이 배치되고, 터치 센서층(TSL) 상부에 보호층(PAC)이 배치될 수 있다.

제2 표시 영역(DA2)에서, 트랜지스터층(TRL)에는 각각의 서브 화소에 대한 구동 트랜지스터 및 스캔 트랜지스터 등의 다수의 트랜지스터가 배치될 수 있고, 또한 트랜지스터를 형성하기 위한 각종 절연막이 배치될 수 있다. 각종 절연막은 유기막 및 무기막을 포함할 수 있다.

제2 표시 영역(DA2)에서, 트랜지스터층(TRL)에 데이터 라인, 게이트 라인, 구동 전압 라인 등의 각종 배선이 배치될 수 있다.

제2 표시 영역(DA2)에서, 발광 소자층(EDL)에 각각의 서브 화소의 발광 소자(120)가 배치될 수 있다. 예를 들면, 발광 소자층(EDL)에, 발광 소자(120)를 구성하는 애노드 전극, 복수의 유기층 및 캐소드 전극이 배치될 수 있다.

제2 표시 영역(DA2)에서, 터치 센서층(TSL)에 터치 센서가 배치될 수 있고, 터치 센서를 형성하는데 필요한 터치 버퍼막 및 터치 절연막 등이 더 배치될 수 있다.

다음으로, 제1 표시 영역(DA1)의 비투과 영역(NTA)의 적층 구조는 SM 구조를 제외하고는 제2 표시 영역(DA2)의 적층 구조와 실질적으로 동일하다.

도 5를 참조하면, 제1 표시 영역(DA1)의 비투과 영역(NTA)에서, 기판(SUB) 상부에 트랜지스터층(TRL)이 배치되고, 트랜지스터층(TRL) 상부에 평탄화층(PLN)이 배치될 수 있다. 또한, 평탄화층(PLN) 상부에 발광 소자층(EDL)이 배치되고, 발광 소자층(EDL) 상부에 봉지층(ENCAP)이 배치될 수 있다. 그리고, 봉지층(ENCAP) 상부에 터치 센서층(TSL)이 배치되고, 터치 센서층(TSL) 상부에 보호층(PAC)이 배치될 수 있다.

발광 소자(120)는 수분이나 산소에 취약하다. 예를 들면, 봉지층(ENCAP)은 수분이나 산소의 침투를 방지하여, 발광 소자(120)가 수분이나 산소에 노출되는 것을 방지할 수 있다. 봉지층(ENCAP)은 하나의 층으로 되어 있을 수도 있지만, 다수의 층으로 되어 있을 수도 있다.

제1 표시 영역(DA1)의 비투과 영역(NTA)에서, 트랜지스터층(TRL)에 각각의 서브 화소의 구동 트랜지스터와 스캔 트랜지스터 등 다수의 트랜지스터가 배치될 수 있으며, 또한 트랜지스터를 형성하기 위한 각종 절연막이 배치될 수 있다. 여기서, 각종 절연막은 유기막 및 무기막을 포함할 수 있다.

또한, 제1 표시 영역(DA1)의 비투과 영역(NTA)에서, 트랜지스터층(TRL)에 데이터 라인, 게이트 라인, 구동 전압 라인 등의 각종 배선이 배치될 수 있다.

제1 표시 영역(DA1)의 비투과 영역(NTA)에서, 발광 소자층(120)에 각 서브 화소의 발광 소자(120)가 배치될 수 있다. 예를 들면, 발광 소자층(EDL)에, 발광 소자(120)를 구성하는 애노드 전극, 복수의 유기층 및 캐소드 전극이 배치될 수 있다. 예를 들면, 제1 표시 영역(DA1)의 비투과 영역(NTA)에서, 애노드 전극은 발광층의 측면에 거울 형상을 가진 SM(Side Mirror) 구조를 가질 수 있다. 또한, SM 구조 내에 격벽이 추가되어 제1 SM 구조 및 제2 SM 구조의 이중 SM 구조를 가질 수 있다.

또한, 제1 표시 영역(DA1)의 비투과 영역(NTA)에서, 터치 센서층(TSL)에 터치 센서(TS)가 배치될 수 있고, 터치 센서(TS)를 형성하는데 필요한 터치 버퍼막 및 터치 절연막 등이 더 배치될 수도 있다.

그리고, 제1 표시 영역(DA1)의 투과 영역(TA)의 적층 구조는 다음과 같다.

도 5를 참조하면, 제1 표시 영역(DA1)의 투과 영역(TA)에서, 기판(SUB) 상부에 트랜지스터층(TRL)이 배치되고, 트랜지스터층(TRL) 상부에 평탄화층(PLN)이 배치될 수 있다. 또한, 평탄화층(PLN) 상부에 발광 소자층(EDL)이 배치되고, 발광 소자층(EDL) 상부에 봉지층(ENCAP)이 배치될 수 있다. 그리고, 봉지층(ENCAP) 상부에 터치 센서층(TSL)이 배치되고, 터치 센서층(TSL) 상부에 보호층(PAC)이 배치될 수 있다.

예를 들면, 제1 표시 영역(DA1)의 투과 영역(TA)에서, 트랜지스터층(TRL)에 다수의 트랜지스터 및 배선이 배치되지 않는다. 다만, 제1 표시 영역(DA1)의 투과 영역(TA)에서, 트랜지스터층(TRL)에는 트랜지스터의 형성에 필요한 각종 절연막이 배치될 수는 있다. 여기서, 각종 절연막은 유기막 및 무기막을 포함할 수 있다.

제1 표시 영역(DA1)의 투과 영역(TA)에서, 발광 소자층(EDL)에 각 서브 화소의 발광 소자(120)가 배치되지 않는다. 예를 들면, 제1 표시 영역(DA1)의 투과 영역(TA)에서, 발광 소자층(EDL)에, 애노드 전극, 복수의 유기층 및 캐소드 전극이 배치되지 않는다. 그러나, 본 발명이 이에 제한되지 않으며, 제1 표시 영역(DA1)의 투과 영역(TA)에서, 발광 소자층(EDL)에, 애노드 전극, 복수의 유기층 및 캐소드 전극 중의 일부만 배치될 수는 있다. 예를 들어, 제1 표시 영역(DA1)의 투과 영역(TA)에서, 발광 소자층(EDL)에 유기층만 또는 애노드 전극만이 연장되어 배치될 수는 있다.

제1 표시 영역(DA1)의 투과 영역(TA)에서, 터치 센서층(TSL)에 터치 센서가 배치되지 않는다. 제1 표시 영역(DA1)의 투과 영역(TA)에서, 터치 센서층(TSL)에 터치 버퍼막 및 터치 절연막 등은 배치될 수는 있다.

도 5를 참조하면, 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)의 비투과 영역(NTA)에 배치되는 금속 물질층과 절연 물질층 중에서 금속 물질층은 제1 표시 영역(DA1)의 투과영역(TA)에 배치되지 않는다. 다만, 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)의 비투과 영역(NTA)에 배치되는 금속 물질층과 절연 물질층 중에서 절연 물질층은 제1 표시 영역(DA1)의 투과 영역(TA)까지 확장되어 배치될 수 있다.

다르게 표현하면, 금속 물질층은 제1 표시 영역(DA1)의 비투과 영역(NTA) 및 제2 표시 영역(DA2)의 비투과 영역(NTA)에 배치되고, 제1 표시 영역(DA1)의 투과 영역(TA)에는 배치되지 않는다. 절연 물질층은 제1 표시 영역(DA1)의 비투과 영역(NTA), 제2 표시 영역(DA2)의 비투과 영역(NTA) 및 제1 표시 영역(DA1)의 투과 영역(TA)에 공통으로 배치될 수 있다. 다만, 본 발명이 이에 제한되지 않는다.

또한, 제1 표시 영역(DA1)의 투과 영역(TA)은 수광 장치(150)와 중첩될 수 있고, 외부 광이 제1 표시 영역(DA1)의 투과 영역(TA)을 통해 수광 장치(150)까지 전달될 수 있다. 이에 따라, 수광 장치(150)의 정상적인 동작을 위하여, 제1 표시 영역(DA1)의 투과 영역(TA)의 투과율은 높아야 한다.

도 6은 본 발명의 일 실시예에 따른 표시 장치의 단면 일부를 보여주는 도면이다.

도 7a 및 도 7b는 발광 영역을 보여주는 도면이다.

도 8은 제1 표시 영역의 비투과 영역에 대응하는 발광 영역을 예시적으로 보여주는 도면이다.

도 6은 제1 표시 영역의 비투과 영역(NTA) 및 투과 영역(TA)의 단면 일부를 보여주고 있다.

도 6에서는 편의상 터치 센서층의 도시를 생략하였으나, 이에 한정되지 않으며, 본 발명은 터치 센서층을 포함할 수 있다.

도 7a는 본 발명의 SM 구조를 적용하지 않은 비교예의 발광 영역을 보여주며, 도 7b는 본 발명의 SM 구조를 적용한 실시예의 발광 영역을 예로 보여주고 있다.

도 8은 도 6에 도시된 제1 표시 영역의 비투과 영역(NTA)의 일부 및 이에 대응하는 발광 영역을 예시적으로 보여주고 있다.

도 6 및 도 7을 참조하면, 제1 표시 영역의 기판(SUB)은 비투과 영역(NTA) 및 투과 영역(TA)으로 구분될 수 있다. 비투과 영역(NTA) 및 투과 영역(TA)으로 구분되는 기판(SUB) 상부에 트랜지스터층(TRL), 평탄화층(PLN), 발광 소자층(EDL), 봉지층(ENCAP) 및 보호층(PAC)이 배치될 수 있다.

투과 영역(TA)은 기판(SUB)의 일부 구성 및 트랜지스터층(TRL)이 배치되지 않을 수 있으나, 이에 제한되지 않는다.

먼저, 제1 표시 영역에 포함된 비투과 영역(NTA)의 적층 구조를 설명한다.

기판(SUB)은 제1 기판(110a)과 제2 기판(110b) 및 층간 절연막(110c)을 포함할 수 있다. 층간 절연막(110c)은 제1 기판(110a)과 제2 기판(110b) 사이에 배치될 수 있다. 이와 같이 기판(SUB)을 제1 기판(110a)과 제2 기판(110b) 및 층간 절연막(110c)으로 구성함으로써, 수분 침투를 방지할 수 있다. 예를 들어, 제1 기판(110a) 및 제2 기판(110b)은 폴리이미드(polyimide; PI) 기판일 수 있다.

트랜지스터층(TRL)에는, 구동 트랜지스터(Td) 등의 트랜지스터를 형성하기 위한 각종 패턴(131, 132, 133, 134), 각종 절연막(111a, 111b, 112, 113, 114) 및 각종 금속 패턴(TM, GM, 135)이 배치될 수 있다.

이하, 트랜지스터층(TRL)의 적층 구조에 대하여 더욱 상세히 설명한다.

멀티 버퍼층(multi-buffer layer)(111a)이 제2 기판(110b) 위에 배치되고, 액티브 버퍼층(111b)이 멀티 버퍼층(111a) 위에 배치될 수 있다.

멀티 버퍼층(111a) 위에 금속층(135)이 배치될 수 있다.

금속층(135)은 라이트 쉴드(light shield) 역할을 할 수 있으며, 차광층일 수 있다.

금속층(135) 위에 액티브 버퍼층(111b)이 배치될 수 있다.

액티브 버퍼층(111b) 위에 구동 트랜지스터(Td)의 액티브층(134)이 배치될 수 있다.

구동 트랜지스터(Td)의 형성 위치와 다른 위치에서, 액티브 버퍼층(111b) 위에 액티브 물질층(AM)이 배치될 수 있다. 예를 들면, 액티브 물질층(AM)은 제1 스토리지 전극일 수 있으나, 이에 제한되지 않는다.

액티브층(134) 위에 게이트 절연막(112)이 배치될 수 있다.

또한, 게이트 절연막(112) 위에 구동 트랜지스터(Td)의 게이트 전극(131)이 배치될 수 있다. 이때, 구동 트랜지스터(Td)의 형성 위치와 다른 위치에서, 게이트 절연막(112) 위에 게이트 물질층(GM)이 배치될 수도 있다. 예를 들면, 게이트 물질층(GM)은 제2 스토리지 전극일 수 있으나, 이에 제한되지 않는다. 이 경우, 게이트 물질층(GM)은 액티브 물질층(AM)과 함께 스토리지 커패시터를 구성할 수 있으며, 컨택 홀을 통해 금속층(135)과 전기적으로 접속할 수도 있다.

게이트 전극(131) 및 게이트 물질층(GM) 위에 층간 절연막(113)이 배치될 수 있다.

층간 절연막(113) 위에 구동 트랜지스터(Td)의 소스 전극(132) 및 드레인 전극(133)이 배치될 수 있다.

예를 들면, 소스 전극(132) 및 드레인 전극(133)은, 층간 절연막(113) 및 게이트 절연막(112)에 구비된 컨택 홀을 통해, 액티브층(134)의 일측 및 타측에 각각 전기적으로 접속될 수 있다.

액티브층(134)에서 게이트 전극(131)과 중첩되는 부분은 채널 영역이다. 소스 전극(132) 및 드레인 전극(133) 중의 하나는 액티브층(134)에서 채널 영역의 일측과 연결되고, 나머지 하나는 액티브층(134)에서 채널 영역의 타측과 연결된다.

소스 전극(132) 및 드레인 전극(133) 위에 보호막(114)이 배치될 수 있다.

트랜지스터층(TRL) 상부에 평탄화층(PLN)이 위치할 수 있다.

평탄화층(PLN)은 제1 평탄화층(115a) 및 제2 평탄화층(115b)을 포함할 수 있다. 제1 평탄화층(115a)은 PI 계열의 재료로 이루어지고, 제2 평탄화층(115b)은 PAC 계열의 재료로 이루어질 수 있다. 즉, UDC 모델 또는 UDIR 모델에서의 화소 축소 이슈는 제1 평탄화층(115a)보다 제2 평탄화층(115b)의 아웃 가스가 주(main) 원인으로 제2 평탄화층(115b)만 PAC 계열의 재료로 구성할 수 있다. 다만, 이에 제한되지 않는다.

제1 평탄화층(115a)은 보호막(114) 위에 배치될 수 있다.

제1 평탄화층(115a) 위에 연결 전극(125)이 배치될 수 있다.

예를 들면, 연결 전극(125)은 제1 평탄화층(115a)에 구비된 컨택 홀을 통해 소스 전극(132) 및 드레인 전극(133) 중에서 하나와 전기적으로 접속될 수 있다.

연결 전극(125) 위에 제2 평탄화층(115b)이 배치될 수 있다.

제2 평탄화층(115b) 상부에 발광 소자층(EDL)이 위치할 수 있다.

이하, 발광 소자층(EDL)의 적층 구조를 상세히 살펴본다.

제2 평탄화층(115b) 위에 애노드 전극(121)이 배치될 수 있다. 예를 들면, 애노드 전극(121)은 제2 평탄화층(115b)에 구비된 컨택 홀을 통해 그 하부의 연결 전극(125)과 전기적으로 접속될 수 있다.

제2 평탄화층(115b) 위에 제1 뱅크(118)가 배치될 수 있다.

예를 들면, 제1 뱅크(118)는 아크릴(acryl)계 수지 또는 에폭시(epoxy)계 수지 등으로 구성될 수 있고, 구체적으로 포토 아크릴(Photo Acryl; PAC)로 구성될 수 있다. 제1 뱅크(118)는 제3 평탄화층 또는 PAC 층일 수 있다.

제1 뱅크(118)는 서브 화소의 발광 영역에 대응되는 부분이 오픈(open)될 수 있다.

예를 들면, 제1 뱅크(118)는 제1의 서브 화소의 주 발광 영역에 대응되는 부분이 제거(오픈)된 제1 오픈 영역(OA1) 및 보조 발광 영역에 대응하는 부분이 제거된 제2 오픈 영역(OA2)을 포함할 수 있다. 제1 오픈 영역(OA1)은 제2 오픈 영역(OA2)보다 폭이 넓을 수 있다. 예를 들면, 평면상으로 제1 오픈 영역(OA1)은 원형의 형태를 가질 수 있으며, 제2 오픈 영역(OA2)은 일부가 잘려 나간 링(도넛) 형태를 가질 수 있으나, 이에 제한되지 않는다. 제2 오픈 영역(OA2)은 완전한 링 형태를 가질 수도 있다.

제1 뱅크(118)는 상면 및 측부를 포함할 수 있다.

제1 뱅크(118)의 상면은 제1 뱅크(118)에서 최상부에 위치하는 면으로, 기판(SUB)과 실질적으로 평행한 면일 수 있다.

제1 뱅크(118)의 측부는 제1 뱅크(118)의 상면으로부터 측면으로 연장된 면일 수 있다. 제1 뱅크(118)의 측부는 소정 각도로 테이퍼(taper)를 가질 수 있다. 예를 들어, 제1 뱅크(118)의 측부는 30° 내지 65°의 각도로 테이퍼를 가질 수 있으나, 이에 제한되지 않는다.

애노드 전극(121)이 제1 뱅크(118)의 상면과 측부 및 제2 평탄화층(115b) 위에 배치될 수 있다. 예를 들면, 애노드 전극(121)이 제1 오픈 영역(OA1)과 제2 오픈 영역(OA2) 및 제1 뱅크(118)의 상면과 측부 위에 배치될 수 있다.

또한, 예를 들면, 제1 오픈 영역(OA1) 및 제2 오픈 영역(OA2)에 배치되는 애노드 전극(121)은 제2 평탄화층(115b)과 접할 수 있다.

그리고, 예를 들면, 애노드 전극(121)은 제1 오픈 영역(OA1) 및 제2 오픈 영역(OA2)에서 표면이 기판(SUB)의 표면과 실질적으로 평행한 제1 영역(121a) 및 제1 영역(121a)에서 연장되어 표면이 기판(SUB)에 대해 소정의 각도를 갖는 제2 영역(121b)을 포함할 수 있다. 예를 들면, 애노드 전극(121)의 제1 영역(121a)은 제1 오픈 영역(OA1) 및 제2 오픈 영역(OA2)에 대응할 수 있다. 예를 들면, 애노드 전극(121)의 제2 영역(121b)은 제1 뱅크(118)의 측부에 대응할 수 있다. 애노드 전극(121)의 제2 영역(121b)은 측면 거울 형상을 가지는 부분으로, SM 구조를 구성할 수 있다. 애노드 전극(121)의 SM 구조는 제1 오픈 영역(OA1) 및 제2 오픈 영역(OA2) 내에 구성될 수 있다. 제1 오픈 영역(OA1)에 구성된 SM 구조를 제1 SM 구조라 하며, 제2 오픈 영역(OA2)에 구성된 SM 구조를 제2 SM 구조라 할 수 있다. 다른 말로, 제1 SM 구조는 큰 SM 구조라 할 수 있고, 제2 SM 구조는 작은 SM 구조라 할 수 있다. 예를 들면, 제1 SM 구조는 주 반사 발광 영역을 형성하며, 제2 SM 구조는 보조 반사 발광 영역을 형성할 수 있다.

제1 오픈 영역(OA1) 및 제2 오픈 영역(OA2) 사이의 제1 뱅크(118)는 제1 SM 구조 및 제2 SM 구조를 구분(분리)하는 격벽(118')을 구성할 수 있다. 한편, 주 반사 발광 영역과 보조 발광 영역 사이는 격벽(118')에 의한 비발광 영역을 형성할 수 있다. 예를 들면, 격벽(118')의 폭만큼 비발광 영역이 형성될 수 있다. 이때의 비발광 영역을 제1 비발광 영역이라 할 수 있다.

예를 들면, 제1 오픈 영역(OA1)에 구성된 제1 SM 구조는 주 반사 발광 영역을 형성하는데, 제1 발광 소자(120a)에 의한 발광의 일부가 제1 SM 구조에 의해 애노드 전극(121)의 제2 영역(121b)에서 반사가 일어나면서 링 형태의 주 반사 발광 영역을 형성하게 된다. 이에 따라, 제1 표시 영역의 광 효율이 향상될 수 있다.

또한, 예를 들면, 제2 오픈 영역(OA2)에 구성된 제2 SM 구조는 보조 반사 발광 영역을 형성하는데, 제2 발광 소자(120b)에 의한 발광의 일부가 제2 SM 구조에 의해 애노드 전극(121)의 제2 영역(121b)에서 반사가 일어나면서 보조 반사 발광 영역을 형성하게 된다. 보조 반사 발광 영역은 좌측의 제2 SM 구조에 의한 제1 보조 반사 발광 영역 및 우측의 제2 SM 구조에 의한 제2 보조 반사 발광 영역을 포함할 수 있으나, 이에 제한되지 않는다. 보조 발광 영역 및 보조 반사 발광 영역은 주 발광 영역 또는 주 반사 발광 영역의 아웃라인을 따르는 형태로, 끊김이 없는 링 형태이거나 끊김이 있는 형태일 수 있다. 끊김이 있는 형태인 경우, 주 발광 영역 또는 주 반사 발광 영역의 아웃라인을 둘러싸되 중간에 끊김이 있는 형태일 수 있다. 제2 SM 구조는 제1 SM 구조에 비해 투과부에 더 근접하기 때문에 주 반사 발광 영역에 비해 투과 영역(TA)과의 이격 거리가 더 짧아, 제1 표시 영역(DA1) 내의 투과 영역(TA)에서의 시야각을 상승시키는 역할을 할 수 있다.

이와 같이, 본 발명에서, SM 구조 내에 격벽(118')을 추가하여 제1 SM 구조 및 제2 SM 구조의 이중 SM 구조를 형성함으로써, 광 효율 및 시야각을 향상시킬 수 있게 된다.

한편, 도 7a를 참조하면, 본 발명의 SM 구조를 적용하지 않은 비교예의 경우는 하나의 발광 영역만이 존재하는 것을 알 수 있으며, 도 7b를 참조하면, 본 발명의 단일 SM 구조를 적용한 실시예의 경우에는 발광 영역 주위에 SM 구조에 의한 반사 발광 영역이 존재하는 것을 알 수 있다. 또한, 본 발명의 이중 SM 구조를 적용한 실시예의 경우에는, 도 8을 참조하면, 주 발광 영역 주위에 주 반사 발광 영역, 보조 발광 영역 및 보조 반사 발광 영역이 함께 존재하는 것을 알 수 있다. 이에, 인치당 화소의 감소에도 제1 표시 영역에서의 광 효율이 향상될 수 있다.

다시 도 6 및 도 8을 참조하면, 애노드 전극(121)은 제2 영역(121b)에서 연장되어서, 표면이 기판(SUB)의 표면과 실질적으로 평행한 제3 영역(121c)을 포함할 수 있다. 제3 영역(121c)은 제1 뱅크(118)의 상면에 대응할 수 있다.

전술한 바와 같이, 하나의 서브 화소 내에서, 제2 평탄화층(115b) 및 제1 뱅크(118)는 제1 오픈 영역(OA1)과 이격된 적어도 하나의 컨택 홀을 포함할 수 있으며, 컨택 홀을 통해 구동 트랜지스터(Td)와 제1, 제2 발광 소자(120a, 120b)의 애노드 전극(121)이 전기적으로 접속될 수 있다.

제2 뱅크(116)가 애노드 전극(121)을 덮으면서 배치될 수 있다.

제2 뱅크(116)는 애노드 전극(121)의 제2 영역(121b) 및 제3 영역(121c)을 덮을 수 있다.

제2 뱅크(116)는 서브 화소의 발광 영역에 대응되는 부분이 오픈(open)될 수 있다.

예를 들면, 제2 뱅크(116)는 제1의 서브 화소의 주 발광 영역에 대응되는 부분이 제거(오픈)된 제3 오픈 영역(OA3) 및 보조 발광 영역에 대응하는 부분이 제거된 제4 오픈 영역(OA4)을 포함할 수 있다. 제3 오픈 영역(OA3)은 제4 오픈 영역(OA4)보다 폭이 넓을 수 있다. 예를 들면, 평면상으로 제3 오픈 영역(OA3)은 원형의 형태를 가질 수 있으며, 제4 오픈 영역(OA4)은 일부가 잘려 나간 링(도넛) 형태를 가질 수 있으나, 이에 제한되지 않는다. 제4 오픈 영역(OA4)은 완전한 링 형태를 가질 수도 있다.

제2 뱅크(116)는 상면, 측부 및 저면부를 포함할 수 있다.

제2 뱅크(116)의 상면은 제2 뱅크(116)에서 최상부에 위치하는 면으로, 기판(SUB)과 실질적으로 평행한 면일 수 있다. 또한, 제2 뱅크(116)의 상면은 제1 뱅크(118)의 상면에 대응할 수 있다.

제2 뱅크(116)의 측부는 제2 뱅크(116)의 상면으로부터 측면으로 연장된 면일 수 있다. 제2 뱅크(116)의 측부는 소정 각도로 테이퍼(taper)를 가질 수 있다. 예를 들어, 제2 뱅크(116)의 측부는 30° 내지 65°의 각도로 테이퍼를 가질 수 있으나, 이에 제한되지 않는다. 제2 뱅크(116)의 측부는 제1 뱅크(118)의 측부에 대응할 수 있다.

제2 뱅크(116)의 저면부는 애노드 전극(121)의 제1 영역(121a)에서 애노드 전극(121)과 맞닿는 면에 대응될 수 있다. 제2 뱅크(116)의 저면부의 폭은 제1 오픈 영역(OA1)에서의 그것과 제2 오픈 영역(OA2)에서의 그것이 동일할 수 있다. 도시되지는 않았지만, 다른 실시예로 제2 뱅크(116)의 저면부의 폭은 제1 오픈 영역(OA1)에서의 그것과 제2 오픈 영역(OA2)에서의 그것이 상이할 수 있다. 예를 들면, 제2 오픈 영역(OA2)에서의 제2 뱅크(116)의 저면부의 폭이 제1 오픈 영역(OA1)에서의 그것 보다 작을 수 있다.

이외, 제2 뱅크(116)의 저면부는 주 발광 영역과 주 반사 발광 영역 사이의 제2 비발광 영역과 대응되거나, 보조 발광 영역과 보조 반사 발광 영역 사이의 제3 비발광 영역과 대응될 수 있다. 제3 비발광 영역은, 제2 오픈 영역(OA2)의 좌측의 제2 뱅크(116)의 저면부에 의한 제3-1 비발광 영역 및 제2 오픈 영역(OA2)의 우측의 제2 뱅크(116)의 저면부에 의한 제3-2 비발광 영역을 포함할 수 있으나, 이에 제한되지 않는다. 다만, 제2 오픈 영역(OA2)의 폭, 제2 뱅크(116)의 저면부의 폭이 제1 오픈 영역(OA1)에서의 그것들과 상이하게 설계되어 각 서브 화소 내에서의 웨이브 가이드(wave guide) 또한 달라지므로, 보조 발광 영역 외에 적어도 하나의 보조 반사 발광 영역과 적어도 하나의 비발광 영역, 예를 들면 제2 비발광 영역이나 제3 비발광 영역이 존재할 수 있다.

이에, 제1 표시 영역(DA1)에서의 서브 화소는 복수의 발광 영역과 복수의 비발광 영역을 가질 수 있다. 각 서브 화소의 발광 영역의 폭은 “주 발광 영역 > 주 반사 발광 영역 > 보조 발광 영역, 보조 반사 발광 영역”의 관계를 가질 수 있다. 각 서브 화소의 비발광 영역의 폭은 “제1 비발광 영역 > 제2 비발광 영역 > 제3 비발광 영역”의 관계를 가질 수 있다. 다만, 이에 제한되지 않는다.

제2 오픈 영역(OA2)은 제1 오픈 영역(OA1)보다 폭은 작고 제1 뱅크(118) 측부의 테이퍼가 더 크므로, 안정적으로 발광 소자(120)를 적층하기 위한 공정 효율 상의 이유로 제2 뱅크(116)의 저면부의 폭은 각 오픈 영역(OA1, OA2)에서 상이할 수 있다.

제1 뱅크(118)에 구비된 제1 오픈 영역(OA1)과 제2 오픈 영역(OA2)은 제2 뱅크(116)에 구비된 제3 오픈 영역(OA3)과 제4 오픈 영역(OA4)에 비해 더 큰 폭을 가질 수 있다. 이에, 제3 오픈 영역(OA3)과 제4 오픈 영역(OA4)은 각각 제1 오픈 영역(OA1)과 제2 오픈 영역(OA2) 내에 위치할 수 있다.

예를 들면, 제3 오픈 영역(OA3)과 제4 오픈 영역(OA4)에 의해서 애노드 전극(121)의 일부가 노출될 수 있다. 제2 뱅크(116)는 PI 계열의 재료로 이루어질 수 있으나, 이에 제한되지 않는다.

예를 들면, 제1 유기층(122a) 및 제2 유기층(122b)이 제2 뱅크(116)의 제3 오픈 영역(OA3) 및 제4 오픈 영역(OA4)과 그 주위에 배치될 수 있다. 이에, 제1 유기층(122a) 및 제2 유기층(122b) 각각은 제2 뱅크(116)의 제3 오픈 영역(OA3) 및 제4 오픈 영역(OA4)을 통해 노출된 애노드 전극(121) 위에 배치될 수 있다. 예를 들면, 제1 유기층(122a)은 제2 뱅크(116)의 제3 오픈 영역(OA3)에 배치되며, 제2 유기층(122b)은 제2 뱅크(116)의 제4 오픈 영역(OA4)에 배치될 수 있다.

제1 유기층(122a) 및 제2 유기층(122b)은 제3 오픈 영역(OA3)과 제4 오픈 영역(OA4) 내에만 배치될 수 있으나, 이에 제한되지 않으며, 일부는 제3 오픈 영역(OA3)과 제4 오픈 영역(OA4) 이외의 제2 뱅크(116)의 상면 및 측부 위에도 배치될 수 있다.

제1 유기층(122a) 및 제2 유기층(122b) 위에 캐소드 전극(123)이 배치될 수 있다.

애노드 전극(121), 제1 유기층(122a) 및 캐소드 전극(123)에 의해 제1 발광 소자(120a)가 구성될 수 있으며, 애노드 전극(121), 제2 유기층(122b) 및 캐소드 전극(123)에 의해 제2 발광 소자(120b)가 구성될 수 있다.

예를 들면, 제3 오픈 영역(OA3)에 구비된 제1 발광 소자(120a)에 의해 주 발광 영역을 형성할 수 있다. 또한, 예를 들면, 제4 오픈 영역(OA4)에 구비된 제2 발광 소자(120b)에 의해 보조 발광 영역을 형성할 수 있다.

이와 같이 격벽(118')에 의해 주 발광 영역과 보조 발광 영역으로 구분될 수 있다.

상술한 발광 소자층(EDL) 상부에 봉지층(ENCAP)이 위치할 수 있다.

봉지층(ENCAP)은 단일층 구조 또는 다층 구조를 가질 수 있다. 예를 들어, 봉지층(ENCAP)은 제1 봉지층(117a), 제2 봉지층(117b) 및 제3 봉지층(117c)을 포함할 수 있다.

예를 들면, 제1 봉지층(117a) 및 제3 봉지층(117c)은 무기막으로 구성되고, 제2 봉지층(117b)은 유기막으로 구성될 수 있다. 예를 들면, 제1 봉지층(117a), 제2 봉지층(117b) 및 제3 봉지층(117c) 중에서 제2 봉지층(117b)이 가장 두꺼워 평탄화층의 역할을 할 수 있다.

제1 봉지층(117a)은 캐소드 전극(123)의 상부에 배치되고, 제1, 제2 발광 소자(120a, 120b)와 가장 인접하게 배치될 수 있다.

제1 봉지층(117a)은 저온 증착이 가능한 무기 절연 재질로 형성될 수 있으며, 예를 들면, 질화 실리콘(SiNx), 산화 실리콘(SiOx), 산화질화 실리콘(SiON) 또는 산화 알루미늄(Al₂O₃) 등으로 구성될 수 있다. 제1 봉지층(117a)이 저온 분위기에서 증착 되기 때문에, 증착 공정 시, 고온 분위기에 취약한 유기물을 포함하는 제1, 제2 유기층(122a, 122b)이 손상되는 것을 방지할 수 있다.

제2 봉지층(117b)은 제1 봉지층(117a)보다 작은 면적으로 형성될 수 있다. 이 경우, 제2 봉지층(117b)은 제1 봉지층(117a)의 양 끝단을 노출시키도록 형성될 수 있다. 제2 봉지층(117b)은 이물 커버 및 평탄화 성능을 강화하는 역할을 할 수 있다. 예를 들면, 제2 봉지층(117b)은 아크릴 수지, 에폭시 수지, 폴리이미드, 폴리에틸렌, 또는 실리콘옥시카본(SiOC) 등의 유기 절연 재질로 구성될 수 있다. 또한, 예를 들면, 제2 봉지층(117b)은 잉크젯 방식을 통해 형성될 수 있으나, 이에 제한되지 않는다.

도시하지 않았지만, 봉지층(ENCAP)이 무너지는 것을 방지해주기 위하여, 봉지층(ENCAP)의 경사면의 끝 지점 또는 그 근방에 하나 이상의 댐이 배치될 수 있다. 하나 이상의 댐은 표시 영역과 비표시 영역의 경계 지점이나 경계 지점의 근방에 배치될 수 있다.

예를 들면, 유기물을 포함하는 제2 봉지층(117b)은 가장 안쪽에 있는 1차 댐의 내 측면에만 위치할 수 있다. 이 경우 제2 봉지층(117b)은 모든 댐의 상부에 존재하지 않을 수 있다. 이와 다르게, 유기물을 포함하는 제2 봉지층(117b)은 1차 댐 및 2차 댐 중에서 적어도 1차 댐의 상부에 위치할 수 있다. 예를 들면, 제2 봉지층(117b)은 1차 댐의 상부까지 확장되도록 위치할 수 있다. 또는, 예를 들면, 제2 봉지층(117b)은 1차 댐의 상부를 지나 2차 댐의 상부까지 확장되도록 위치할 수도 있다.

제3 봉지층(117c)은 제2 봉지층(117b)이 형성된 기판(SUB) 상부에 제2 봉지층(117b) 및 제1 봉지층(117a) 각각의 상부면 및 측면을 덮도록 형성될 수 있다.

예를 들면, 제3 봉지층(117c)은 외부의 수분이나 산소가 제1 봉지층(117a) 및 제2 봉지층(117b)으로 침투하는 것을 최소화하거나 차단할 수 있다. 예를 들면, 제3 봉지층(117c)은 질화 실리콘(SiNx), 산화 실리콘(SiOx), 산화질화 실리콘(SiON), 또는 산화 알루미늄(Al₂O₃) 등과 같은 무기 절연 재질로 구성될 수 있다.

도시하지 않았지만, 상술한 봉지층(ENCAP) 상부에 터치 센서층이 배치될 수 있다.

봉지층(ENCAP) 상부에 블랙 매트릭스(BM) 및 컬러필터(CF)이 배치될 수 있다. 예를 들면, 터치 전극, 브릿지 전극 등의 터치 센서층은 봉지층(ENCAP)과 블랙 매트릭스(BM) 사이에 배치될 수 있다.

블랙 매트릭스(BM)는 주 발광 영역 내지 보조 반사 발광 영역을 포함하는 발광 영역을 제외한 제1 표시 영역의 비투과 영역(NTA)에 배치될 수 있다.

반면, 컬러필터(CF)는 주 발광 영역 내지 보조 반사 발광 영역을 포함하는 발광 영역에 대응하여 배치될 수 있다. 제1, 제2 발광 소자(120a, 120b)가 백색을 발광하는 경우에는 적색, 녹색 및 청색을 구현하기 위해 컬러필터(CF)가 필요하나, 제1, 제2 발광 소자(120a, 120b) 자체적으로 적색, 녹색 및 청색을 구현하는 경우 컬러필터(CF)는 필요하지 않을 수 있다.

예를 들면, 보호층(PAC)이 블랙 매트릭스(BM) 및 컬러필터(CF)를 덮도록 배치될 수 있다. 보호층(PAC)은 포토 아크릴(Photo Acryl; PAC)의 유기 절연막으로 구성될 수 있다.

이하, 제1 표시 영역에 포함된 투과 영역(TA)의 적층 구조를 설명한다.

도 6을 참조하면, 제1 표시 영역의 비투과 영역(NTA)에 배치된 기판(SUB) 일부와 각종 절연막(115a, 115b, 117a, 117b, 117c, PAC)은 제1 표시 영역의 투과 영역(TA)에도 동일하게 배치될 수 있다.

예를 들면, 제1 표시 영역의 비투과 영역(NTA)에 배치된 제1 기판(110a), 층간 절연막(110c), 제1 평탄화층(115a), 제2 평탄화층(115b), 제1 봉지층(117a), 제2 봉지층(117b), 제3 봉지층(117c) 및 보호층(PAC)은 제1 표시 영역의 투과 영역(TA)에도 동일하게 배치될 수 있다.

다만, 제1 표시 영역의 비투과 영역(NTA)에서 절연 물질 이외에, 전기적인 특성이나 불투명한 특성을 갖는 물질층(예; 금속 물질층, 반도체층 등)은 제1 표시 영역의 투과 영역(TA)에 배치되지 않을 수 있다.

예를 들면, 트랜지스터와 관련된 금속 물질층(135, 131, AM, GM, 132, 133, 125)과 반도체층(134)은 투과 영역(TA)에 배치되지 않을 수 있다. 또한, 제1, 제2 발광 소자(120a, 120b) 역시 투과 영역(TA)에 배치되지 않을 수 있다. 또한, 터치 센서층에 포함된 터치 센서 메탈 및 브릿지 메탈 등은 투과 영역(TA)에 배치되지 않을 수 있다. 다만, 본 발명이 이에 제한되지 않는다.

도 9는 도 1의 A 부분에서의 발광 영역을 예시적으로 보여주는 도면이다.

도 9에 도시된 발광 영역(EA1, EA2)은, 주 반사 발광 영역, 보조 발광 영역, 보조 반사 발광 영역을 제외하고는, 도 3의 서브 화소(SP1_1, SP1_2, SP1_3; SP2_1, SP2_2, SP2_3)에 실질적으로 대응할 수 있다.

도 9를 참조하면, 표시 영역은 수광 장치와 중첩되는 제1 표시 영역(DA1) 및 나머지 영역인 제2 표시 영역(DA2)을 포함할 수 있다.

제1 표시 영역(DA1)은 수광 장치와 중첩될 수 있다.

제1 표시 영역(DA1)은 비투과 영역(NTA)과 투과 영역(TA)을 포함할 수 있다.

비투과 영역(NTA)은 다수의 서브 화소가 존재하는 화소 영역 및 각종 신호 라인이 배치되는 배선 영역을 포함할 수 있다.

제1 표시 영역(DA1)의 화소 영역에 다수의 제1의 서브 화소가 배치될 수 있다. 다수의 제1의 서브 화소는 각각 제1의 발광 영역(EA1)을 가질 수 있다.

예를 들면, 제1의 발광 영역(EA1)은 제1의 제1 발광 영역(EA1_1), 제1의 제2 발광 영역(EA1_2) 및 제1의 제3 발광 영역(EA1_3)을 포함할 수 있다.

제2 표시 영역(DA2)의 화소 영역에 다수의 제2의 서브 화소가 배치될 수 있다. 다수의 제2의 서브 화소는 각각 제2의 발광 영역(EA2)을 가질 수 있다

예를 들면, 제2의 발광 영역(EA2)은 제2의 제1 발광 영역(EA2_1), 제2의 제2 발광 영역(EA2_2) 및 제2의 제3 발광 영역(EA2_3)을 포함할 수 있다.

예를 들면, 제1의 제1 발광 영역(EA1_1) 및 제2의 제1 발광 영역(EA2_1)은 적색 발광 영역일 수 있다.

예를 들면, 제1의 제2 발광 영역(EA1_2) 및 제2의 제2 발광 영역(EA2_2)은 녹색 발광 영역일 수 있다.

예를 들면, 제1의 제3 발광 영역(EA1_3) 및 제2의 제3 발광 영역(EA2_3)은 청색 발광 영역일 수 있다.

도 9에서는 하나의 제1의 제1 발광 영역(EA1_1)과 2개의 제1의 제2 발광 영역(EA1_2) 및 하나의 제1의 제3 발광 영역(EA1_3)이 모여 하나의 제1의 발광 영역(EA1)을 구성하며, 또한 하나의 제2의 제1 발광 영역(EA2_1)과 2개의 제2의 제2 발광 영역(EA2_2) 및 하나의 제2의 제3 발광 영역(EA2_3)이 모여 하나의 제2의 발광 영역(EA2)을 구성하는 경우를 예로 도시하고 있으나, 이에 제한되지 않는다.

또한, 제1 표시 영역(DA1)에 배치된 제1의 제2 발광 영역(EA1_2) 및 제2 표시 영역(DA2)에 배치된 제2의 발광 영역(EA2)은 각각이 마름모 형태를 가지나, 이에 제한되지 않는다.

또한, 제1 표시 영역(DA1)에 배치된 제1의 제2 발광 영역(EA1_2)은 4개의 투과 영역(TA)에 둘러싸이도록 배치될 수 있으나, 이에 제한되지 않는다.

전술한 도 3에서도 알 수 있듯이, 제1 표시 영역(DA1)에 배치된 제1의 화소는 제2 표시 영역(DA2)에 배치된 제2의 화소에 비해 인치당 화소(PPI)가 더 적으며, 이에, 수광 장치와 중첩되는 제1 표시 영역(DA1)의 투과율이 향상될 수 있다. 다만, 이에 따라 제1 표시 영역(DA1)과 제2 표시 영역(DA2) 사이에 효율 편차가 발생하게 된다.

이에, 본 발명에서는, 제1 표시 영역(DA1)에서 제1의 서브 화소에 SM 구조를 적용함으로써, 주 발광 영역 주위에 주 반사 발광 영역을 형성할 수 있다. 이에, 광 효율 향상으로 선명도 및 색감 저하를 개선하고, 수광 장치가 빛을 받을 수 있는 투과 영역(TA)을 추가로 확보하여 수광 장치의 화질도 개선할 수 있다.

또한, 본 발명에서는, SM 구조 내에 격벽을 추가하여 제1 SM 구조 및 제2 SM 구조의 이중 SM 구조를 형성함으로써, 주 발광 영역 주위에 보조 발광 영역 및 보조 반사 발광 영역을 형성할 수 있다. 이에, 제1 표시 영역(DA1)과 제2 표시 영역(DA2) 사이의 효율 편차 및 시인성 차이, 및 제1 표시 영역(DA1)에서의 투과 영역(TA)과 비투과 영역(NTA)에서의 시인성 차이를 줄이고, 광 효율 및 시야각을 향상시킬 수 있게 된다.

전술한 바와 같이, 제2 표시 영역(DA2)에서는 제2의 제1 발광 영역(EA2_1), 제2의 제2 발광 영역(EA2_2) 및 제2의 제3 발광 영역(EA2_3) 각각이 제2의 서브 화소와 각각 대응할 수 있다. 다만, 제1 표시 영역(DA1)에서는 이중 SM 구조에 의해 주 발광 영역 외에 주 반사 발광 영역, 보조 발광 영역 및 보조 반사 발광 영역이 추가되어, 제1의 제1 발광 영역(EA1_1), 제1의 제2 발광 영역(EA1_2) 및 제1의 제3 발광 영역(EA1_3) 각각이 제1의 서브 화소 각각에 비해 확장될 수 있다. 예를 들면, 제1의 제1 발광 영역(EA1_1), 제1의 제2 발광 영역(EA1_2) 및 제1의 제3 발광 영역(EA1_3) 각각은, 주 발광 영역 주위에 주 반사 발광 영역, 보조 발광 영역 및 보조 반사 발광 영역을 포함할 수 있다.

한편, 예를 들면, 주 발광 영역 및 주 반사 발광 영역은 제1의 서브 화소 각각, 즉, 예를 들면 제1의 제1 서브 화소, 제1의 제2 서브 화소 및 제1의 제3 서브 화소 각각에 형성될 수 있다. 예를 들면, 보조 발광 영역 및 보조 반사 발광 영역은, 제1의 제1 서브 화소, 제1의 제2 서브 화소 및 제1의 제3 서브 화소가 서로 마주보는 제1의 서브 화소의 내측에는 형성되지 않으며, 투과 영역(TA)을 마주보는 제1의 서브 화소의 외측에 형성될 수 있으나, 이에 제한되지 않는다. 이에 따라, 주 발광 영역 및 주 반사 발광 영역은 각각 원형이나 타원의 형태 및 완전한 링 형태를 가질 수 있으나, 보조 발광 영역 및 보조 반사 발광 영역은 일부가 잘려 나간 링 형태를 가질 수 있다. 이 경우, 예를 들면, 제1 SM 구조는 제1의 제1 서브 화소, 제1의 제2 서브 화소 및 제1의 제3 서브 화소 각각에 형성될 수 있다. 반면, 제2 SM 구조는 제1의 제1 서브 화소, 제1의 제2 서브 화소 및 제1의 제3 서브 화소가 서로 마주보는 제1의 화소의 내측, 즉 제1의 제1 서브 화소, 제1의 제2 서브 화소 및 제1의 제3 서브 화소의 내측에는 형성되지 않으며, 투과 영역(TA)을 마주보는 제1의 화소의 외측, 즉 제1의 제1 서브 화소, 제1의 제2 서브 화소 및 제1의 제3 서브 화소의 외측에만 형성될 수 있다.

제1 표시 영역(DA1)에서는 주 발광 영역 주위에 링 형태의 주 반사 발광 영역이 존재하여 제1 표시 영역(DA1)의 광 효율이 기존보다 더 향상될 수 있다. 이에, 기존의 수광 장치의 기능을 위한 투과 영역(TA)은 유지하면서도, 제1 표시 영역(DA1)과 제2 표시 영역(DA2) 사이의 화질 차이를 개선할 수 있다.

한편, SM 구조는 서브 화소의 사이즈가 작을수록 발광 영역 및 애노드 전극의 측면 테이퍼 사이의 간격이 더 가까워지면서 광 추출 효과 및 광 시야각 효과가 상승할 수 있다. 이는 애노의 전극의 측면 거울에 의한 반사율의 상승에 따른 효과이다. 본 발명과 같이, 투과 영역(TA)에 가까운 쪽에 서브 화소를 작게 설계할 경우, 예를 들면, 투과 영역(TA)에 가까운 쪽에 작은 사이즈의 제2 발광 소자를 배치할 경우 SM 효과가 투과 영역(TA) 근처에서 더 강하게 형성되므로, 기존의 비발광 영역인 투과 영역(TA)에 의한 효율 편차를 줄일 수 있게 된다.

인치당 화소(PPI)가 증가할수록 휘도 시야각의 상승률이 더욱 증가할 수 있다. 예를 들면, 150PPI에서, 적색, 녹색 및 청색의 휘도 시야각은 4.0%, 14.8% 및 21.9%로 각각 증가할 수 있으며, 250PPI에서, 적색, 녹색 및 청색의 휘도 시야각은 7.0%, 13.8% 및 18.1%로 각각 증가할 수 있다. 또한, 예를 들면, 350PPI에서, 적색, 녹색 및 청색의 휘도 시야각은 15.7%, 23.8% 및 29.7%로 각각 증가할 수 있으며, 450PPI에서, 적색, 녹색 및 청색의 휘도 시야각은 25.5%, 29.7% 및 40.0%로 각각 증가할 수 있다.

이와 함께, 투과 영역(TA) 근처에서 애노드 전극의 측면 테이퍼를 더 높일 경우에 휘도 시야각이 더욱 크게 증가할 수 있으며, 이에 따라 틸트 시에도 제1 표시 영역(DA1)과 제2 표시 영역(DA2) 사이의 화질 차이를 줄일 수 있게 된다. 예를 들면, 적색 휘도 시야각에서, 애노드 전극의 측면 테이퍼 각도가 30°인 경우 150PPI, 250PPI, 350PPI 및 450PPI의 휘도 시야각 상승율은 대략 -1%, 0%, 0% 및 -6%이고, 45°인 경우 150PPI, 250PPI, 350PPI 및 450PPI의 휘도 시야각 상승율은 대략 0%, 0%, 1% 및 -2%이며, 60°인 경우 150PPI, 250PPI, 350PPI 및 450PPI의 휘도 시야각 상승율은 대략 4%, 6%, 15% 및 26%로 고각에서 높은 휘도 시야각 상승율을 보여준다. 예를 들면, 녹색 휘도 시야각에서, 애노드 전극의 측면 테이퍼 각도가 30°인 경우의 150PPI, 250PPI, 350PPI 및 450PPI의 휘도 시야각 상승율은 대략 2%, 0%, 2% 및 0%이고, 45°인 경우 150PPI, 250PPI, 350PPI 및 450PPI의 휘도 시야각 상승율은 대략 7%, 6%, 6% 및 8%이며, 60°인 경우 150PPI, 250PPI, 350PPI 및 450PPI에서의 휘도 시야각 상승율은 대략 15%, 14%, 24% 및 30%로 고각에서 높은 휘도 시야각 상승율을 보여준다. 예를 들면, 청색 휘도 시야각에서, 애노드 전극의 측면 테이퍼 각도가 30°인 경우의 150PPI, 250PPI, 350PPI 및 450PPI의 휘도 시야각 상승율은 대략 1%, 0%, 1% 및 9%이고, 45°인 경우 150PPI, 250PPI, 350PPI 및 450PPI의 휘도 시야각 상승율은 대략 6%, 6%, 10% 및 24%이며, 60°인 경우 150PPI, 250PPI, 350PPI 및 450PPI의 휘도 시야각 상승율은 대략 23%, 18%, 30% 및 40%로 고각에서 높은 휘도 시야각 상승율을 보여준다.

예를 들면, 발광 소자의 폭에 대한 애노의 전극의 측면 거울의 높이의 비(ratio)가 증가될 경우 SM 성능이 향상되어 광 추출 효율이 증가될 수 있다.

한편, 예를 들면, 제2 SM 구조와 제1 SM 구조의 사이즈 비율이 1:3일 경우에는, 제2 SM 구조의 휘도 시야각은 제1 SM 구조에 비해 최소 2배 이상 상승할 수 있다. 특히, 고각에서 높은 휘도 시야각 상승을 보여주기 때문에 틸트 시에 사용자가 느끼는 1 표시 영역(DA1)과 제2 표시 영역(DA2) 간의 화질 차이를 효과적으로 개선할 수 있다.

한편, 본 발명이 전술한 서브 화소(또는, 발광 영역)의 형태나 구조 등에 한정되지 않으며, 다양한 형태나 구조에도 적용 가능하며, 이를 다음의 도면을 참조하여 상세히 설명한다.

도 10은 본 발명의 다른 일 실시예의 발광 영역을 예시적으로 보여주는 도면이다.

도 10의 본 발명의 다른 일 실시예의 표시 장치는, 도 1 내지 도 9의 본 발명의 일 실시예의 표시 장치에 비해 발광 영역(EA)의 형태만이 상이할 뿐이며, 다른 구성들은 실질적으로 동일하므로 중복 설명은 생략한다.

도 10은 제1 표시 영역(DA1)의 일부를 예시적으로 보여주고 있다.

도 10을 참조하면, 표시 영역은 수광 장치와 중첩되는 제1 표시 영역(DA1) 및 나머지 영역인 제2 표시 영역을 포함할 수 있다.

제1 표시 영역(DA1)은 수광 장치와 중첩될 수 있다.

비투과 영역(NTA)은 제1 표시 영역(DA1)에 포함되는 다른 일부 영역으로, 트랜지스터층의 트랜지스터와 발광 소자층의 발광 소자가 위치할 수 있다. 예를 들어, 투과 영역(TA)은 원형 또는 타원의 형상을 가질 수 있다.

제1 표시 영역(DA1)의 화소 영역에 다수의 서브 화소가 배치될 수 있다. 다수의 서브 화소는 각각 발광 영역(EA)을 가질 수 있다.

예를 들면, 발광 영역(EA)은 제1 발광 영역(EA1), 제2 발광 영역(EA2) 및 제3 발광 영역(EA3)을 포함할 수 있다.

예를 들면, 제1 발광 영역(EA1)은 적색 발광 영역일 수 있다.

예를 들면, 제2 발광 영역(EA2)은 녹색 발광 영역일 수 있다.

예를 들면, 제3 발광 영역(EA3)은 청색 발광 영역일 수 있다.

도 10에서는 하나의 제1 발광 영역(EA1)과 하나의 제2 발광 영역(EA2) 및 하나의 제3 발광 영역(EA3)이 모여 하나의 발광 영역(EA)을 구성하는 경우를 예로 도시하고 있으나, 이에 제한되지 않는다.

예를 들면, 제1 발광 영역(EA1)과 제3 발광 영역(EA3)이 서로 마주보며 배치되어 반원의 형태를 가지며, 제2 발광 영역(EA2)이 제1 발광 영역(EA1)과 제3 발광 영역(EA3)을 마주보는 다른 반원의 형태를 가질 수도 있으나, 이에 제한되지 않는다.

제1 발광 영역(EA1)과 제3 발광 영역(EA3)은 제2 발광 영역(EA2)과 마주 보도록 구성될 수 있으나, 이에 제한되지 않는다.

제1 발광 영역(EA1)과 제3 발광 영역(EA3)은 제2 발광 영역(EA2)에 비해 면적이 더 작을 수 있으나, 이에 제한되지 않는다.

전술한 바와 같이, 본 발명에서, 제1 표시 영역(DA1)의 제1의 서브 화소에 SM 구조를 적용함으로써, 주 발광 영역 주위에 주 반사 발광 영역을 형성할 수 있다.

또한, 본 발명에서는, SM 구조 내에 격벽을 추가하여 제1 SM 구조 및 제2 SM 구조의 이중 SM 구조를 형성함으로써, 주 발광 영역 주위에 보조 발광 영역 및 보조 반사 발광 영역을 형성할 수 있다.

예를 들면, 주 발광 영역 및 주 반사 발광 영역은 제1 발광 영역(EA1), 제2 발광 영역(EA2) 및 제3 발광 영역(EA3)에 각각 포함될 수 있다. 또한, 예를 들면, 보조 발광 영역 및 보조 반사 발광 영역은, 제1 발광 영역(EA1), 제2 발광 영역(EA2) 및 제3 발광 영역(EA3)이 서로 마주보는 발광 영역(EA)의 내측에는 형성되지 않으며, 투과 영역(TA)을 마주보는 발광 영역(EA)의 외측에 형성될 수 있으나, 이에 제한되지 않는다.

도 11은 본 발명의 또 다른 일 실시예에 따른 발광 영역을 예시적으로 보여주는 도면이다.

도 11의 본 발명의 또 다른 일 실시예의 표시 장치는, 도 1 내지 도 9의 본 발명의 일 실시예의 표시 장치에 비해 발광 영역(EA_1, EA_2)의 형태만이 상이할 뿐이며, 다른 구성들은 실질적으로 동일하므로 중복 설명은 생략한다.

도 11은 제1 표시 영역(DA1)의 일부를 예시적으로 보여주고 있다.

도 11을 참조하면, 표시 영역은 수광 장치와 중첩되는 제1 표시 영역(DA1) 및 나머지 영역인 제2 표시 영역을 포함할 수 있다.

제1 표시 영역(DA1)은 수광 장치와 중첩될 수 있다.

제1 표시 영역(DA1)의 화소 영역에 다수의 서브 화소가 배치될 수 있다. 다수의 서브 화소는 각각 발광 영역(EA_1, EA_2)을 가질 수 있다.

도 11의 본 발명의 또 다른 일 실시예에서는, 2가지 타입의 서브 화소가 혼합될 수 있다. 예를 들면, 제1 타입의 서브 화소는 도 9의 제1의 서브 화소에 대응할 수 있고, 제2 타입의 서브 화소는 도 10의 서브 화소에 대응할 수 있다.

이에 따라, 예를 들면, 발광 영역(EA_1, EA_2)도 제1 타입의 서브 화소에 대응하는 제1 타입의 발광 영역(EA_1) 및 제2 타입의 서브 화소에 대응하는 제2 타입의 발광 영역(EA_2)이 혼합될 수 있다.

제1 타입의 발광 영역(EA_1)은 제1 타입의 제1 발광 영역(EA1_1), 제1 타입의 제2 발광 영역(EA2_1) 및 제1 타입의 제3 발광 영역(EA3_1)을 포함할 수 있다.

제2 타입의 발광 영역(EA_2)은 제2 타입의 제1 발광 영역(EA1_2), 제2 타입의 제2 발광 영역(EA2_2) 및 제2 타입의 제3 발광 영역(EA3_2)을 포함할 수 있다.

예를 들면, 제1 타입의 제1 발광 영역(EA1_1) 및 제2 타입의 제1 발광 영역(EA1_2)은 적색 발광 영역일 수 있다.

예를 들면, 제1 타입의 제2 발광 영역(EA2_1) 및 제2 타입의 제2 발광 영역(EA2_2)은 녹색 발광 영역일 수 있다.

예를 들면, 제1 타입의 제3 발광 영역(EA3_1) 및 제2 타입의 제3 발광 영역(EA3_2)은 청색 발광 영역일 수 있다.

도 11에서는 하나의 제1 타입의 제1 발광 영역(EA1_1)과 2개의 제1 타입의 제2 발광 영역(EA2_1) 및 하나의 제1 타입의 제3 발광 영역(EA3_1)이 모여 하나의 제1 타입의 발광 영역(EA_1)을 구성하며, 하나의 제2 타입의 제1 발광 영역(EA1_2)과 하나의 2 타입의 제2 발광 영역(EA2_2) 및 하나의 제2 타입의 제3 발광 영역(EA3_2)이 모여 하나의 제2 타입의 발광 영역(EA_2)을 구성하는 경우를 예로 도시하고 있으나, 이에 제한되지 않는다.

전술한 바와 같이, 본 발명에서는, 제1 표시 영역(DA1)의 제1 타입의 서브 화소 및 제2 타입의 서브 화소 각각에 SM 구조를 적용함으로써, 주 발광 영역 주위에 주 반사 발광 영역을 각각 형성할 수 있다.

또한, 본 발명에서는, 각각의 SM 구조 내에 격벽을 추가하여 제1 SM 구조 및 제2 SM 구조의 이중 SM 구조를 형성함으로써, 주 발광 영역 주위에 보조 발광 영역 및 보조 반사 발광 영역을 각각 형성할 수 있다.

예를 들면, 주 발광 영역 및 주 반사 발광 영역은 제1 타입의 제1 발광 영역(EA1_1), 제1 타입의 제2 발광 영역(EA2_1), 제1 타입의 제3 발광 영역(EA3_1) 및 제2 타입의 제1 발광 영역(EA1_2), 제2 타입의 제2 발광 영역(EA2_2), 제2 타입의 제3 발광 영역(EA3_2)에 각각 포함될 수 있다. 또한, 예를 들면, 보조 발광 영역 및 보조 반사 발광 영역은, 제1 타입의 제1 발광 영역(EA1_1), 제1 타입의 제2 발광 영역(EA2_1) 및 제1 타입의 제3 발광 영역(EA3_1)이 서로 마주보는 제1 타입의 발광 영역(EA_1)의 내측에는 형성되지 않으며, 투과 영역(TA)을 마주보는 제1 타입의 발광 영역(EA_1)의 외측에 형성될 수 있으나, 이에 제한되지 않는다. 또한, 예를 들면, 보조 발광 영역 및 보조 반사 발광 영역은, 제2 타입의 제1 발광 영역(EA1_2), 제2 타입의 제2 발광 영역(EA2_2) 및 제2 타입의 제3 발광 영역(EA3_2)이 서로 마주보는 제2 타입의 발광 영역(EA_2)의 내측에는 형성되지 않으며, 투과 영역(TA)을 마주보는 제2 타입의 발광 영역(EA_2)의 외측에 형성될 수 있으나, 이에 제한되지 않는다

본 발명의 실시예들에 따른 표시 장치는 다음과 같이 설명될 수 있다.

본 발명의 일 실시예에 따른 표시 장치는, 제1 표시 영역과 제2 표시 영역으로 구분되며 상기 제1 표시 영역은 투과 영역과 비투과 영역을 포함하는, 표시 영역, 상기 제1 표시 영역의 상기 비투과 영역에 배치되는 트랜지스터, 상기 트랜지스터 상부에 배치되는 평탄화층, 상기 평탄화층 위에 배치되며, 제1 오픈 영역과 제2 오픈 영역을 가지는 제1 뱅크, 상기 제1 뱅크의 측부 및 상기 제1 오픈 영역과 상기 제2 오픈 영역에 배치되는 애노드 전극, 상기 애노드 전극의 일부를 덮으며, 상기 제1 오픈 영역과 상기 제2 오픈 영역에 각각 대응하는 제3 오픈 영역과 제4 오픈 영역을 가지는 제2 뱅크, 상기 제3 오픈 영역 및 상기 제4 오픈 영역에 의해 노출되는 상기 애노드 전극 위에 각각 배치되는 제1 유기층 및 제2 유기층 및 상기 제1 유기층 및 상기 제2 유기층 위에 배치되는 캐소드 전극 및 상기 캐소드 전극 상부에 배치되는 봉지층을 포함할 수 있다.

본 발명의 다른 특징에 따르면, 상기 제1 오픈 영역은 상기 제2 오픈 영역보다 폭이 넓고, 상기 제3 오픈 영역은 상기 제4 오픈 영역보다 폭이 넓을 수 있다.

본 발명의 또 다른 특징에 따르면, 평면상으로, 상기 제1 오픈 영역과 상기 제3 오픈 영역은 원형의 형태를 갖고, 상기 제2 오픈 영역과 상기 제4 오픈 영역은 일부가 잘려 나간 링 형태를 가질 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 제1 뱅크는 상면 및 상기 측부를 포함하며, 상기 측부는 상기 제1 뱅크의 상면에서 측면으로 연장될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 애노드 전극은 상기 제1 뱅크의 상면과 측부 및 상기 평탄화층 위에 배치되며, 상기 제1 오픈 영역과 상기 제2 오픈 영역에 배치된 상기 애노드 전극은 상기 평탄화층에 접할 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 애노드 전극은, 상기 제1 오픈 영역 및 상기 제2 오픈 영역에서 상기 평탄화층에 접하는 제1 영역, 상기 제1 영역에서 연장되어 상기 제1 뱅크의 측부에 접하는 제2 영역 및 상기 제2 영역에서 연장되어, 상기 제1 뱅크의 상면에 접하는 제3 영역을 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 제1 오픈 영역 및 상기 제2 오픈 영역 사이의 상기 제1 뱅크는 격벽을 구성할 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 애노드 전극과 상기 제1 유기층 및 상기 캐소드 전극은 제1 발광 소자를 구성하고, 상기 애노드 전극과 상기 제2 유기층 및 상기 캐소드 전극은 제2 발광 소자를 구성할 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 제1 발광 소자는 주 발광 영역을 형성하고, 성기 제2 발광 소자는 보조 발광 영역을 형성하며, 상기 보조 발광 영역은 상기 주 발광 영역 주위에 형성될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 주 발광 영역은 상기 제3 오픈 영역에 대응하고, 상기 보조 발광 영역은 상기 제4 오픈 영역에 대응할 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 제3 오픈 영역 주위의 상기 제1 뱅크의 측부에 배치된 상기 애노드 전극은 상기 주 발광 영역 주위에 주 반사 발광 영역을 형성하며, 상기 제4 오픈 영역 주위의 상기 제1 뱅크의 측부에 배치된 상기 애노드 전극은 상기 보조 발광 영역 주위에 보조 반사 발광 영역을 형성할 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 주 반사 발광 영역 및 상기 보조 발광 영역 사이는 상기 격벽에 의한 비발광 영역을 형성할 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 제2 뱅크는 상면과 측부를 포함하여, 상기 애노드 전극의 제2 영역 및 제3 영역을 덮으며, 상기 제2 뱅크의 상면은 상기 제1 뱅크의 상면에 대응하고, 상기 제2 뱅크의 측부는 상기 제1 뱅크의 측부에 대응할 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 제3 오픈 영역과 상기 제4 오픈 영역은 각각 상기 제1 오픈 영역과 상기 제2 오픈 영역 내에 위치할 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 제1 표시 영역의 상기 비투과 영역에 배치된 제1의 화소 및 상기 제2 표시 영역에 배치된 제2의 화소를 더 포함하며, 상기 제1의 화소는 다수의 제1의 서브 화소로 구성되고, 상기 제2의 화소는 다수의 제2의 서브 화소로 구성될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 제1의 화소는 상기 제2의 화소에 비해 인치당 화소(Pixels Per Inch; PPI)가 더 적을 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 제1의 화소는 주 발광 영역 주위에 보조 발광 영역, 주 반사 발광 영역 및 보조 반사 발광 영역이 형성되고, 상기 제2의 화소는 주 발광 영역만 형성될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 주 발광 영역 및 상기 주 반사 발광 영역은 상기 다수의 제1의 서브 화소의 각각에 형성되고, 상기 보조 발광 영역 및 상기 보조 반사 발광 영역은, 상기 제1의 서브 화소의 내측에는 형성되지 않으며, 상기 투과 영역을 마주보는 상기 제1의 서브 화소의 외측에 형성될 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 주 발광 영역은 원형이나 타원의 형태를 가지고, 상기 주 반사 발광 영역은 링 형태를 가지며, 상기 보조 발광 영역 및 상기 보조 반사 발광 영역은 일부가 잘려 나간 링 형태를 가질 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 제1 오픈 영역 주위의 상기 제1 뱅크의 측부에 배치된 상기 애노드 전극은, 상기 다수의 제1의 서브 화소 각각에 배치되고, 상기 제2 오픈 영역 주위의 상기 제1 뱅크의 측부에 배치된 상기 애노드 전극은, 상기 제1의 화소의 내측에는 배치되지 않고, 상기 투과 영역을 마주보는 상기 다수의 제1의 서브 화소의 외측에 각각 배치될 수 있다.

본 발명의 또 다른 특징에 따르면, 표시 장치는, 상기 제1 표시 영역과 중첩하는 수광 장치를 더 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 표시 장치는, 상기 비투과 영역에 배치되며, 제1 오픈 영역과 제2 오픈 영역을 가지는 제1 뱅크를 더 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 제1 발광 소자는, 상기 제1 뱅크의 측부 및 상기 제1 오픈 영역에 배치되는 애노드 전극, 상기 제1 오픈 영역에 대응하는 제3 오픈 영역에 의해 노출되는 상기 애노드 전극 위에 배치되는 제1 유기층 및 상기 제1 유기층 위에 배치되는 캐소드 전극을 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 제2 발광 소자는, 상기 제1 뱅크의 다른 측부 및 상기 제2 오픈 영역에 배치되는 상기 애노드 전극, 상기 제2 오픈 영역에 대응하는 제4 오픈 영역에 의해 노출되는 상기 애노드 전극 위에 배치되는 제2 유기층 및 상기 제2 유기층 위에 배치되는 상기 캐소드 전극을 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 제3 오픈 영역 주위의 상기 제1 뱅크의 측부에 배치된 상기 애노드 전극은 상기 주 발광 영역 주위에 주 반사 발광 영역을 형성하며, 상기 제4 오픈 영역 주위의 상기 제1 뱅크의 다른 측부에 배치된 상기 애노드 전극은 상기 보조 발광 영역 주위에 보조 반사 발광 영역을 형성할 수 있다.

본 발명의 또 다른 특징에 따르면, 상기 주 반사 발광 영역 및 상기 보조 발광 영역 사이는 상기 제1 뱅크에 의한 비발광 영역을 형성할 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

SUB: 기판
110a: 제1 기판
110b: 제2 기판
110c: 층간 절연막
111a: 멀티 버퍼층
111b: 액티브 버퍼층
112: 게이트 절연막
113: 층간 절연막
114: 보호막
115a: 제1 평탄화층
115b: 제2 평탄화층
116: 제2 뱅크
117a: 제1 봉지층
117b: 제2 봉지층
117c: 제3 봉지층
118: 제1 뱅크
120a, 120b: 발광 소자
121: 애노드 전극
121a: 제1 영역
121b: 제2 영역
121c: 제3 영역
122a, 122b: 유기층
123: 캐소드 전극
125: 연결 전극
131: 게이트 전극
132: 소스 전극
133: 드레인 전극
134: 액티브층
150: 수광 장치
BM: 블랙 매트릭스
CF: 컬러필터
DA: 표시 영역
DA1: 제1 표시 영역
DA2: 제2 표시 영역
EA: 발광 영역
EA1: 제1의 발광 영역
EA1_1: 제1의 제1 발광 영역
EA1_2: 제1의 제2 발광 영역
EA1_3: 제1의 제3 발광 영역
EA_1: 제1 타입의 발광 영역
EA1_1: 제1 타입의 제1 발광 영역
EA2_1: 제1 타입의 제2 발광 영역
EA3_1: 제1 타입의 제3 발광 영역
EA2: 제2의 발광 영역
EA2_1: 제2의 제1 발광 영역
EA2_2: 제2의 제2 발광 영역
EA2_3: 제2의 제3 발광 영역
EA_2: 제2 타입의 발광 영역
EA1_2: 제2 타입의 제1 발광 영역
EA2_2: 제2 타입의 제2 발광 영역
EA3_2: 제2 타입의 제3 발광 영역
EDL: 발광 소자층
ENCAP: 봉지층
NDA: 비표시 영역
NTA: 비투과 영역
OA1, OA2, OA3, OA4: 오픈 영역
PAC: 보호층
PLN: 평탄화층
SP1_1, SP1_2, SP1_3: 제1의 서브 화소
SP2_1, SP2_2, SP2_3: 제2의 서브 화소
TA: 투과 영역
TRL: 트랜지스터층
TSL: 터치 센서층

Claims

제1 표시 영역과 제2 표시 영역으로 구분되며 상기 제1 표시 영역은 투과 영역과 비투과 영역을 포함하는, 표시 영역;
상기 제1 표시 영역의 상기 비투과 영역에 배치되는 트랜지스터;
상기 트랜지스터 상부에 배치되는 평탄화층;
상기 평탄화층 위에 배치되며, 제1 오픈 영역과 제2 오픈 영역을 가지는 제1 뱅크;
상기 제1 뱅크의 측부 및 상기 제1 오픈 영역과 상기 제2 오픈 영역에 배치되는 애노드 전극;
상기 애노드 전극의 일부를 덮으며, 상기 제1 오픈 영역과 상기 제2 오픈 영역에 각각 대응하는 제3 오픈 영역과 제4 오픈 영역을 가지는 제2 뱅크;
상기 제3 오픈 영역 및 상기 제4 오픈 영역에 의해 노출되는 상기 애노드 전극 위에 각각 배치되는 제1 유기층 및 제2 유기층;
상기 제1 유기층 및 상기 제2 유기층 위에 배치되는 캐소드 전극; 및
상기 캐소드 전극 상부에 배치되는 봉지층을 포함하는, 표시 장치.
제1 항에 있어서,
상기 제1 오픈 영역은 상기 제2 오픈 영역보다 폭이 넓고,
상기 제3 오픈 영역은 상기 제4 오픈 영역보다 폭이 넓은, 표시 장치.
제1 항에 있어서,
평면상으로, 상기 제1 오픈 영역과 상기 제3 오픈 영역은 원형의 형태를 갖고, 상기 제2 오픈 영역과 상기 제4 오픈 영역은 일부가 잘려 나간 링 형태를 가지는, 표시 장치.
제1 항에 있어서,
상기 제1 뱅크는 상면 및 상기 측부를 포함하며,
상기 측부는 상기 제1 뱅크의 상면에서 측면으로 연장되는, 표시 장치.
제4 항에 있어서,
상기 애노드 전극은 상기 제1 뱅크의 상면과 측부 및 상기 평탄화층 위에 배치되며,
상기 제1 오픈 영역과 상기 제2 오픈 영역에 배치된 상기 애노드 전극은 상기 평탄화층에 접하는, 표시 장치.
제4 항에 있어서,
상기 애노드 전극은,
상기 제1 오픈 영역 및 상기 제2 오픈 영역에서 상기 평탄화층에 접하는 제1 영역;
상기 제1 영역에서 연장되어 상기 제1 뱅크의 측부에 접하는 제2 영역; 및
상기 제2 영역에서 연장되어, 상기 제1 뱅크의 상면에 접하는 제3 영역을 포함하는, 표시 장치.
제6 항에 있어서,
상기 제1 오픈 영역 및 상기 제2 오픈 영역 사이의 상기 제1 뱅크는 격벽을 구성하는, 표시 장치.
제7 항에 있어서,
상기 애노드 전극과 상기 제1 유기층 및 상기 캐소드 전극은 제1 발광 소자를 구성하고,
상기 애노드 전극과 상기 제2 유기층 및 상기 캐소드 전극은 제2 발광 소자를 구성하는, 표시 장치.
제8 항에 있어서,
상기 제1 발광 소자는 주 발광 영역을 형성하고,
성기 제2 발광 소자는 보조 발광 영역을 형성하며,
상기 보조 발광 영역은 상기 주 발광 영역 주위에 형성되는, 표시 장치.
제9 항에 있어서,
상기 주 발광 영역은 상기 제3 오픈 영역에 대응하고,
상기 보조 발광 영역은 상기 제4 오픈 영역에 대응하는, 표시 장치.
제9 항에 있어서,
상기 제3 오픈 영역 주위의 상기 제1 뱅크의 측부에 배치된 상기 애노드 전극은 상기 주 발광 영역 주위에 주 반사 발광 영역을 형성하며,
상기 제4 오픈 영역 주위의 상기 제1 뱅크의 측부에 배치된 상기 애노드 전극은 상기 보조 발광 영역 주위에 보조 반사 발광 영역을 형성하는, 표시 장치.
제11 항에 있어서,
상기 주 반사 발광 영역 및 상기 보조 발광 영역 사이는 상기 격벽에 의한 비발광 영역을 형성하는, 표시 장치.
제6 항에 있어서,
상기 제2 뱅크는 상면과 측부를 포함하여, 상기 애노드 전극의 제2 영역 및 제3 영역을 덮으며,
상기 제2 뱅크의 상면은 상기 제1 뱅크의 상면에 대응하고,
상기 제2 뱅크의 측부는 상기 제1 뱅크의 측부에 대응하는, 표시 장치.
제1 항에 있어서,
상기 제3 오픈 영역과 상기 제4 오픈 영역은 각각 상기 제1 오픈 영역과 상기 제2 오픈 영역 내에 위치하는, 표시 장치.
제1 항에 있어서,
상기 제1 표시 영역의 상기 비투과 영역에 배치된 제1의 화소; 및
상기 제2 표시 영역에 배치된 제2의 화소를 더 포함하며,
상기 제1의 화소는 다수의 제1의 서브 화소로 구성되고,
상기 제2의 화소는 다수의 제2의 서브 화소로 구성되는, 표시 장치.
제15 항에 있어서,
상기 제1의 화소는 상기 제2의 화소에 비해 인치당 화소(Pixels Per Inch; PPI)가 더 적은, 표시 장치.
제15 항에 있어서,
상기 제1의 화소는 주 발광 영역 주위에 보조 발광 영역, 주 반사 발광 영역 및 보조 반사 발광 영역이 형성되고,
상기 제2의 화소는 주 발광 영역만 형성되는, 표시 장치.
제17 항에 있어서,
상기 주 발광 영역 및 상기 주 반사 발광 영역은 상기 다수의 제1의 서브 화소의 각각에 형성되고,
상기 보조 발광 영역 및 상기 보조 반사 발광 영역은, 상기 제1의 서브 화소의 내측에는 형성되지 않으며, 상기 투과 영역을 마주보는 상기 제1의 서브 화소의 외측에 형성되는, 표시 장치.
제17 항에 있어서,
상기 주 발광 영역은 원형이나 타원의 형태를 가지고,
상기 주 반사 발광 영역은 링 형태를 가지며,
상기 보조 발광 영역 및 상기 보조 반사 발광 영역은 일부가 잘려 나간 링 형태를 가지는, 표시 장치.
제15 항에 있어서,
상기 제1 오픈 영역 주위의 상기 제1 뱅크의 측부에 배치된 상기 애노드 전극은, 상기 다수의 제1의 서브 화소 각각에 배치되고,
상기 제2 오픈 영역 주위의 상기 제1 뱅크의 측부에 배치된 상기 애노드 전극은, 상기 제1의 화소의 내측에는 배치되지 않고, 상기 투과 영역을 마주보는 상기 다수의 제1의 서브 화소의 외측에 각각 배치되는, 표시 장치.
제1 항에 있어서,
상기 제1 표시 영역과 중첩하는 수광 장치를 더 포함하는, 표시 장치.
제1 표시 영역과 제2 표시 영역으로 구분되며 상기 제1 표시 영역은 투과 영역과 비투과 영역을 포함하는, 표시 영역;
상기 비투과 영역에 배치되며, 주 발광 영역을 형성하는 제1 발광 소자;
상기 제1 발광 소자의 주위에 배치되어 보조 발광 영역을 형성하는 제2 발광 소자;
상기 주 발광 영역과 상기 보조 발광 영역 사이에 형성되는 주 반사 발광 영역; 및
상기 보조 발광 영역 주위에 형성되는 보조 반사 발광 영역을 포함하는, 표시 장치.
제22 항에 있어서,
상기 제1 표시 영역과 중첩하는 수광 장치를 더 포함하는, 표시 장치.
제22 항에 있어서,
상기 비투과 영역에 배치되며, 제1 오픈 영역과 제2 오픈 영역을 가지는 제1 뱅크를 더 포함하는, 표시 장치.
제23 항에 있어서,
상기 제1 발광 소자는,
상기 제1 뱅크의 측부 및 상기 제1 오픈 영역에 배치되는 애노드 전극;
상기 제1 오픈 영역에 대응하는 제3 오픈 영역에 의해 노출되는 상기 애노드 전극 위에 배치되는 제1 유기층; 및
상기 제1 유기층 위에 배치되는 캐소드 전극을 포함하는, 표시 장치.
제25 항에 있어서,
상기 제2 발광 소자는,
상기 제1 뱅크의 다른 측부 및 상기 제2 오픈 영역에 배치되는 상기 애노드 전극;
상기 제2 오픈 영역에 대응하는 제4 오픈 영역에 의해 노출되는 상기 애노드 전극 위에 배치되는 제2 유기층; 및
상기 제2 유기층 위에 배치되는 상기 캐소드 전극을 포함하는, 표시 장치.
제26 항에 있어서,
상기 제3 오픈 영역 주위의 상기 제1 뱅크의 측부에 배치된 상기 애노드 전극은 상기 주 발광 영역 주위에 주 반사 발광 영역을 형성하며,
상기 제4 오픈 영역 주위의 상기 제1 뱅크의 다른 측부에 배치된 상기 애노드 전극은 상기 보조 발광 영역 주위에 보조 반사 발광 영역을 형성하는, 표시 장치.
제28 항에 있어서,
상기 주 반사 발광 영역 및 상기 보조 발광 영역 사이는 상기 제1 뱅크에 의한 비발광 영역을 형성하는, 표시 장치.