KR20240083895A - 표시패널, 이를 포함하는 전자장치 및 표시패널의 제조방법 - Google Patents

표시패널, 이를 포함하는 전자장치 및 표시패널의 제조방법 Download PDF

Info

Publication number
KR20240083895A
KR20240083895A KR1020220167501A KR20220167501A KR20240083895A KR 20240083895 A KR20240083895 A KR 20240083895A KR 1020220167501 A KR1020220167501 A KR 1020220167501A KR 20220167501 A KR20220167501 A KR 20220167501A KR 20240083895 A KR20240083895 A KR 20240083895A
Authority
KR
South Korea
Prior art keywords
electrode
disposed
transparent
display panel
layer
Prior art date
Application number
KR1020220167501A
Other languages
English (en)
Inventor
신현억
박준용
이주현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220167501A priority Critical patent/KR20240083895A/ko
Priority to US18/468,760 priority patent/US20240188379A1/en
Priority to CN202311645355.1A priority patent/CN118159063A/zh
Publication of KR20240083895A publication Critical patent/KR20240083895A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G02B27/0172—Head mounted characterised by optical features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/852—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/858—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80524—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/876—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/102—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising tin oxides, e.g. fluorine-doped SnO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

일 실시예는 화소 영역 및 상기 화소 영역의 주변에 정의되는 비화소 영역을 포함하는 회로층, 상기 회로층 상에 배치되고 상기 화소 영역에 중첩하는 제1 발광소자, 및 상기 회로층 상에 배치되고, 상기 비화소 영역에 중첩하는 제1 부분 및 상기 제1 부분으로부터 제1 방향으로 연장되어 상기 화소 영역에 중첩하는 제2 부분을 포함하는 무기층을 포함하고, 상기 제1 발광소자는, 상기 회로층 상에 배치되고, 반사 전극 및 상기 반사 전극 상에 배치되는 제1 투명 전극을 포함하는 제1 공진 전극, 상기 제1 공진 전극 상에 배치되는 발광부, 및 상기 발광부 상에 배치된 상부 전극, 을 포함하고, 상기 제2 부분은 상기 반사 전극 및 상기 제1 투명 전극 사이에 배치되고, 상기 제2 부분에 상기 반사 전극의 상면 중 일부가 노출되도록 적어도 하나의 개구부가 정의되고, 상기 제1 투명 전극은 상기 제2 부분 상에 배치되는 제1 투명부, 및 상기 개구부 내에 배치되는 제2 투명부를 포함하고, 상기 제1 투명부의 상기 제1 방향으로의 제1 길이는 상기 제2 투명부의 상기 제1 방향으로의 제2 길이보다 길다.

Description

표시패널, 이를 포함하는 전자장치 및 표시패널의 제조방법{DISPLAY PANEL, ELECTRONIC APPARATUS INCLUDING THE SAME AND METHOD OF MANUFATURING DISPLAY PANEL}
본 발명은 발광층을 포함하는 표시패널, 이를 포함하는 전자장치 및 표시패널의 제조 방법에 관한 것으로, 보다 상세하게는 제1 전극 내에 무기층 일부가 포함된 표시패널, 이를 포함하는 전자장치 및 표시패널의 제조 방법에 관한 것이다.
신체에 착용될 수 있는 형태의 다양한 전자 장치들이 개발되고 있고, 이러한 장치들은 보통 웨어러블(wearable)전자 장치라 불린다. 웨어러블 전자 장치는 인체의 일부 또는 의복에 탈 부착 가능한 다양한 형태를 가질 수 있다. 웨어러블 전자 장치의 한 예로서, 사용자의 머리에 장착될 수 있는 장치가 있으며, 이와 같은 장치를, 예를 들어, HMD(head-mounted device)라고 부를 수 있다. HMD와 같은 장치는 사용자와 근거리에 배치되어, 화소를 구분하는 선이 사용자에게 시인되는 SDE(screen door effect)를 해소하기 위한 방안이 요구된다.
본 발명의 목적은 표시 효율 및 표시 수명이 향상된 표시패널, 전자 장치 및 공정 상 효율이 향상된 표시패널 제조 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 표시패널은 화소 영역 및 상기 화소 영역의 주변에 정의되는 비화소 영역을 포함하는 회로층, 상기 회로층 상에 배치되고 상기 화소 영역에 중첩하는 제1 발광소자, 및 상기 회로층 상에 배치되고, 상기 비화소 영역에 중첩하는 제1 부분 및 상기 제1 부분으로부터 제1 방향으로 연장되어 상기 화소 영역에 중첩하는 제2 부분을 포함하는 무기층을 포함하고, 상기 제1 발광소자는, 상기 회로층 상에 배치되고, 반사 전극 및 상기 반사 전극 상에 배치되는 제1 투명 전극을 포함하는 제1 공진 전극, 상기 제1 공진 전극 상에 배치되는 발광부, 및 상기 발광부 상에 배치된 상부 전극을 포함하고, 상기 제2 부분은 상기 반사 전극 및 상기 제1 투명 전극 사이에 배치되고, 상기 제2 부분에 상기 반사 전극의 상면 중 일부가 노출되도록 적어도 하나의 개구부가 정의되고, 상기 제1 투명 전극은 상기 제2 부분 상에 배치되는 제1 투명부, 및 상기 개구부 내에 배치되는 제2 투명부를 포함하고, 상기 제1 투명부의 상기 제1 방향으로의 제1 길이는 상기 제2 투명부의 상기 제1 방향으로의 제2 길이보다 길다.
상기 제1 투명부는 상기 제2 부분 상에 직접 배치될 수 있다.
상기 제2 투명부는 상기 개구부를 통하여 상기 반사 전극과 접촉할 수 있다.
상기 제2 투명부는 상기 개구부의 측면에 전면적으로 중첩할 수 있다.
상기 제1 부분에 포함된 물질 및 상기 제2 부분에 포함된 물질은 각각 실리콘 나이트라이트, 실리콘 옥시나이트라이트, 및 실리콘 옥사이드 중 적어도 하나를 포함할 수 있다.
상기 반사 전극은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 네어디뮴(Nd), 이리듐(Ir), 및 크롬(Cr) 중 적어도 어느 하나를 포함할 수 있다.
상기 제1 투명 전극은 인듐 주석 산화물(ITO)을 포함할 수 있다.
상기 제1 공진 전극은 상기 반사 전극 상에 배치되는 산화 전극을 더 포함하고, 상기 제2 투명부는 상기 개구부를 통하여 상기 산화 전극과 접촉할 수 있다.
상기 산화 전극은 인듐 갈륨 아연 산화물(IGZO)을 포함하는 포함할 수 있다.
상기 제1 발광소자와 평면 상에서 이격되고 상기 회로층 상에 배치되는 제2 발광소자를 더 포함하고, 상기 제2 발광소자는 상기 반사 전극 및 상기 반사 전극 상에 배치되는 제2 투명 전극을 포함하는 제2 공진 전극, 상기 제2 공진 전극 상에 배치되는 상기 발광부, 및 상기 상부 전극을 포함할 수 있다.
상기 제2 공진 전극의 두께는 상기 제1 공진 전극의 두께보다 작을 수 있다.
상기 제2 부분은 상기 반사 전극과 상기 제2 투명 전극 사이에 배치되지 않을 수 있다.
상기 제1 부분은 상기 제1 발광소자 및 상기 제2 발광소자 사이에 배치되어 상기 제1 발광소자 및 상기 제2 발광소자를 구분할 수 있다.
상기 제2 공진 전극은, 상기 반사 전극 상에 배치되는 산화 전극을 더 포함하고, 상기 제2 투명 전극의 하면은 상기 산화 전극의 상면에 전면적으로 중첩할 수 있다.
상기 제1 부분에 화소 개구부가 정의되고, 상기 화소 개구부는 상기 반사 전극의 상면을 노출시킬 수 있다.
상기 표시패널은 상기 제1 부분 상에 배치되고, 상기 비화소 영역에 중첩하는 스페이서를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 표시패널 제조방법은 화소 영역과 상기 화소 영역으로부터 제1 방향으로 연장되는 비화소 영역을 포함하는 회로층, 및 상기 회로층 상에 배치되고 상기 화소 영역에 중첩하고 반사 전극과 산화 전극이 순차적으로 적층된 예비 공진 전극을 포함하는 예비 패널부재를 제공하는 단계, 상기 화소 영역 및 상기 비화소 영역에 중첩하도록 상기 예비 패널부재 상에 예비 무기층을 형성하는 단계, 상기 예비 무기층에 상기 산화 전극의 적어도 일부를 노출시키는 개구부를 형성하여 무기층을 형성하는 단계, 상기 화소 영역에 중첩하도록 상기 개구부 내 및 상기 무기층 상에 제1 투명 전극을 형성하는 단계, 및 상기 제1 투명 전극 상에 발광부를 형성하는 단계를 포함하고, 상기 제1 투명 전극은 상기 무기층 상에 배치되는 제1 투명부, 및 상기 개구부 내 배치되는 제2 투명부를 포함하고, 상기 제1 투명부의 상기 제1 방향으로의 제1 길이는 상기 제2 투명부의 상기 제1 방향으로의 제2 길이보다 길다.
상기 무기층을 형성하는 단계는 포토레지스트 공정에 의하여 수행될 수 있다.
상기 무기층을 형성하는 단계는 상기 개구부와 평면 상에서 이격되고 상기 무기층에 정의된 화소 개구부를 형성하는 단계를 포함하고, 상기 제1 투명 전극은 상기 화소 개구부 내 측면에는 형성되지 않고 상기 개구부 내 측면에는 형성될 수 있다.
상기 제1 투명 전극을 형성하는 단계 이후, 상기 비화소 영역에 중첩하도록 상기 무기층 상에 배치되는 스페이서를 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 전자장치는 표시패널 및 상기 표시패널과 대향하는 렌즈부를 포함하고, 상기 표시패널은, 화소 영역 및 상기 화소 영역의 주변에 정의되는 비화소 영역을 포함하는 회로층, 상기 회로층 상에 배치되고 상기 화소 영역에 중첩하는 제1 발광소자, 및 상기 회로층 상에 배치되고, 상기 비화소 영역에 중첩하는 제1 부분 및 상기 제1 부분으로부터 제1 방향으로 연장되어 상기 화소 영역에 중첩하는 제2 부분을 포함하는 무기층을 포함하고, 상기 제1 발광소자는, 상기 회로층 상에 배치되고, 반사 전극 및 상기 반사 전극 상에 배치되는 제1 투명 전극을 포함하는 제1 공진 전극, 상기 제1 공진 전극 상에 배치되는 발광부, 및 상기 발광부 상에 배치된 상부 전극을 포함하고, 상기 제2 부분은 상기 반사 전극 및 상기 제1 투명 전극 사이에 배치되고, 상기 제2 부분에 상기 반사 전극의 상면 중 일부가 노출되도록 적어도 하나의 개구부가 정의되고, 상기 제1 투명 전극은 상기 제2 부분 상에 배치되는 제1 투명부, 및 상기 개구부 내에 배치되는 제2 투명부를 포함하고, 상기 제1 투명부의 상기 제1 방향으로의 제1 길이는 상기 제2 투명부의 상기 제1 방향으로의 제2 길이보다 길다.
일 실시예의 표시패널 및 이를 포함하는 전자장치는 무기층을 포함하여 우수한 표시 효율을 나타낼 수 있다.
일 실시예의 표시패널 제조 방법은 우수한 공정상 효율을 가질 수 있다.
도 1은 일 실시예에 따른 전자 장치를 나타낸 분해 사시도이다.
도 2a는 일 실시예에 따른 전자 장치를 나타낸 사시도이다.
도 2b는 일 실시예에 따른 전자 장치의 분해 사시도이다.
도 3은 일 실시예에 따른 표시패널의 평면도이다.
도 4a는 일 실시예에 따른 표시패널의 단면도이다.
도 4b는 일 실시예에 따른 표시패널의 평면도이다.
도 5a 및 도 5b는 각각 다른 일 실시예에 따른 표시 소자층의 일부분을 나타낸 단면도이다.
도 6a 및 도 6b는 각각 일 실시예의 발광 소자를 나타낸 단면도이다.
도 7a 내지 도 7e 각각은 본 발명의 일 실시예에 따른 표시패널 제조방법 중 일부 단계의 단면도들이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하에서는 도면들을 참조하여 일 실시예의 표시패널 및 이를 포함하는 전자 장치에 대하여 설명한다.
도 1은 일 실시예의 전자 장치(EE)를 나타낸 사시도이다. 전자 장치(EE)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 예를 들어, 전자 장치(EE)는 텔레비전, 모니터, 외부 광고판, 게임기, 퍼스널 컴퓨터, 노트북 컴퓨터, 휴대폰, 태블릿, 게임기, 내비게이션, 및 웨어러블 장치일 수 있으나, 실시예가 이에 한정되는 것은 아니다.
도 1에서는 전자 장치(EE)의 일 예로, 헤드 마운티드 디스플레이(Head Mounted Display, HMD) 장치를 도시하였다. 헤드 마운티드 디스플레이 장치는 사용자의 머리에 장착되어 사용자에게 화상 또는 영상이 표시되는 화면을 제공하는 장치일 수 있다. 헤드 마운티드 디스플레이 장치는 실제 외부의 사물들에 기초하여 증강 현실(augmented reality, AR)을 제공하는 씨-스루(see-through) 타입 및 외부의 사물과는 독립된 화면으로 사용자에게 가상 현실(virtual reality, VR)을 제공하는 씨-클로즈드(see-closed) 타입을 포함할 수 있다.
도 1을 참조하면, 전자 장치(EE)는 표시패널(DP) 및 표시패널(DP)과 대향하는 렌즈부(LS)를 포함할 수 있다. 또한, 전자 장치(EE)는 메인 프레임(MF), 커버 프레임(CFR), 및 고정부(FP)를 포함할 수 있다.
메인 프레임(MF)은 사용자의 얼굴에 착용되는 부분일 수 있다. 메인 프레임(MF)은 사용자의 머리(얼굴)의 형상에 상응하는 형상을 가질 수 있다. 예를 들어, 고정부(FP)의 길이는 사용자의 머리 둘레에 따라 조절될 수 있다. 고정부(FP)는 메인 프레임(MF)의 장착이 용이하도록 하는 구조물로, 스트랩, 띠 등을 포함할 수 있다. 다만, 실시예가 이에 한정되는 것은 아니며, 고정부(FP)는 메인 프레임(MF)과 결합되는 헬멧 또는 안경 다리 등 다양한 형태일 수 있다.
메인 프레임(MF)에는 렌즈부(LS), 표시패널(DP), 및 커버 프레임(CFR)이 실장될 수 있다. 메인 프레임(MF)은 렌즈부(LS) 및 표시패널(DP)이 수납될 수 있는 공간이나 구조를 포함할 수 있다.
렌즈부(LS)는 표시패널(DP)과 사용자 사이에 배치될 수 있다. 렌즈부(LS)는 표시패널(DP)에서 출사된 광을 통과시켜 사용자에게 제공할 수 있다. 예를 들어, 렌즈부(LS)는 다채널 렌즈, 볼록 렌즈, 오목 렌즈, 구면 렌즈, 비구면 렌즈, 단일 렌즈, 복합 렌즈, 표준 렌즈, 협각 렌즈, 광각 렌즈, 고정 초점 렌즈, 가변 초점 렌즈 등 다양한 종류의 렌즈를 포함할 수 있다.
렌즈부(LS)는 제1 렌즈(LS1) 및 제2 렌즈(LS2)를 포함할 수 있다. 제1 렌즈(LS1) 및 제2 렌즈(LS2)는 사용자의 좌안 및 우안의 위치에 대응하도록 배치될 수 있다. 제1 렌즈(LS1) 및 제2 렌즈(LS2)는 메인 프레임(MF) 내부에 수납될 수 있다.
표시패널(DP)은 메인 프레임(MF)에 고정된 상태로 제공될 수도 있고, 착탈 가능한 상태로 제공될 수도 있다. 표시패널(DP)에 대해서는 이후 보다 상세히 설명한다.
커버 프레임(CFR)은 표시패널(DP)의 일면 상에 배치되어 표시패널(DP)을 보호할 수 있다. 커버 프레임(CFR)과 렌즈부(LS)는 표시패널(DP)을 사이에 두고 이격된 것일 수 있다.
도 1 및 이하 도면들에서는 제1 방향(DR1) 내지 제3 방향(DR3)을 도시하였으며, 본 명세서에서 설명되는 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 또한 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 제1 내지 제3 방향으로 설명될 수 있으며, 동일한 도면 부호가 사용될 수 있다. 본 명세서에서, 제1 방향(DR1)과 제2 방향(DR2)은 서로 직교하고, 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 평면에 대한 법선 방향일 수 있다.
전자 장치(EE)의 두께 방향은 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 평면에 대한 법선 방향인 제3 방향(DR3)과 나란한 방향일 수 있다. 본 명세서에서, 전자 장치(EE)를 구성하는 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)을 기준으로 정의될 수 있다. 본 명세서에서, "평면 상에서"는 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 평면과 나란한 면을 의미하며, "단면 상에서"는 제3 방향(DR3)과 나란한 면을 의미한다.
도 2a는 본 발명 전자 장치의 다른 실시예를 나타낸 사시도로, 전자 장치(EE-a)의 일 예로 휴대폰을 도시한 것이다. 전자 장치(EE-a)는 액티브 영역(AA-DD)을 통해 영상(IM)을 표시할 수 있다. 액티브 영역(AA-DD)은 제1 방향(DR1)과 제2 방향(DR2)에 의해 정의된 평면을 포함할 수 있다. 액티브 영역(AA-DD)은 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 평면의 적어도 일 측으로부터 벤딩된 곡면을 포함할 수 있다. 하지만, 이는 예시적인 것이며, 액티브 영역(AA-DD)의 형상이 이에 제한되는 것은 아니다. 예를 들어, 액티브 영역(AA-DD)은 상기 평면만을 포함할 수도 있고, 액티브 영역(AA-DD)은 상기 평면의 적어도 2개 이상, 예를 들어 4개의 측면으로부터 각각 벤딩된 4개의 곡면들을 더 포함할 수도 있다.
주변 영역(NAA-DD)은 액티브 영역(AA-DD)에 인접한다. 주변 영역(NAA-DD)은 액티브 영역(AA-DD)을 에워쌀 수 있다. 이에 따라, 액티브 영역(AA-DD)의 형상은 실질적으로 주변 영역(NAA-DD)에 의해 정의될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 주변 영역(NAA-DD)은 액티브 영역(AA-DD)의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다. 액티브 영역(AA-DD)은 다양한 형상으로 제공될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 2b는 도 2a에 도시된 전자 장치(EE-a)의 분해 사시도이다. 도 2b를 참조하면, 전자 장치(EE-a)는 하우징(HAU), 표시패널(DP), 및 윈도우 부재(WM)를 포함할 수 있다.
윈도우 부재(WM)는 표시패널(DP)의 외측 전체를 커버하는 것일 수 있다. 윈도우 부재(WM)는 투과 영역(TA) 및 베젤 영역(BZA)을 포함할 수 있다. 투과 영역(TA) 및 베젤 영역(BZA)을 포함한 윈도우 부재(WM)의 전면은 전자 장치(EE-a)의 전면에 해당할 수 있다. 투과 영역(TA)은 도 2a에 도시된 전자 장치(EE-a)의 액티브 영역(AA-DD)에 대응하고, 베젤 영역(BZA)은 도 2a에 도시된 전자 장치(EE-a)의 주변 영역(NAA-DD)에 대응할 수 있다.
투과 영역(TA)은 광학적으로 투명한 영역일 수 있다. 베젤 영역(BZA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 투과 영역(TA)에 인접하며, 투과 영역(TA)을 에워쌀 수 있다. 베젤 영역(BZA)은 투과 영역(TA)의 형상을 정의할 수 있다. 다만, 실시예가 도시된 것에 한정되는 것은 아니며 베젤 영역(BZA)은 투과 영역(TA)의 일 측에만 인접하여 배치될 수도 있고, 일 부분이 생략될 수도 있다.
도시되지 않았으나, 표시패널(DP) 상에는 입력 감지부가 제공될 수 있다. 입력 감지부는 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 사용자의 입력일 수 있다. 사용자의 입력은 사용자 신체의 일부, 광, 열, 펜, 또는 압력 등 다양한 형태의 외부 입력들을 포함할 수 있다. 보다 구체적으로, 입력 감지부(미도시)는 후술하는 표시패널(DP)의 봉지층(TFE, 도 4a 참조) 상에 배치될 수 있다. 또는, 입력 감지부(미도시)는 봉지부(TFE, 도 4a 참조) 상에 직접 배치되거나, 봉지부(TFE, 도 4a 참조) 상에 배치된 접착 부재(미도시) 상에 직접 배치될 수 있다. 접착 부재는 통상의 접착제 또는 점착제를 포함할 수 있다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 상에 "직접 배치"된다고 언급되는 경우, 어떤 구성 요소와 다른 구성 요소 사이에는 제3의 구성요소가 배치되지 않는 것을 의미한다. 즉, 어떤 구성요소가 다른 구성요소 상에 "직접 배치"된다는 것은 어떤 구성요소와 다른 구성요소가 "접촉"하는 것을 의미한다.
하우징(HAU)은 표시패널(DP) 등을 수납할 수 있다. 하우징(HAU)은 윈도우 부재(WM)와 결합될 수 있다.
도 3은 일 실시예에 따른 표시패널(DP)을 나타낸 평면도이다. 이하에서, 표시패널(DP)에 대한 설명은 도 1 및 도 2b에 도시된 전자 장치(EE, EE-a)가 포함하는 표시패널(DP)에 동일하게 적용될 수 있다.
도 3을 참조하면, 표시패널(DP)은 화소 영역(PXA) 및 비화소 영역(NPXA)을 포함할 수 있다. 비화소 영역(NPXA)은 화소 영역(PXA)을 에워쌀 수 있다. 화소 영역(PXA)은 복수 개로 제공될 수 있다. 화소 영역(PXA)은 제1 화소 영역(PXA-1), 제2 화소 영역(PXA-2), 및 제3 화소 영역(PXA-3)을 포함할 수 있다. 제1 화소 영역(PXA-1), 제2 화소 영역(PXA-2), 및 제3 화소 영역(PXA-3) 각각은 상이한 파장 영역의 광을 방출할 수 있다. 제1 화소 영역(PXA-1)은 제1 광을 방출하고, 제2 화소 영역(PXA-2)은 제1 광과 상이한 제2 광을 방출할 수 있다. 제3 화소 영역(PXA-3)은 제1 광 및 제2 광과 상이한 제3 광을 방출할 수 있다.
제1 내지 제3 화소 영역(PXA-1, PXA-2, PXA-3) 중 제1 화소 영역(PXA-1)의 면적이 가장 크고, 제2 화소 영역(PXA-2)의 면적이 가장 작은 것일 수 있다. 다만, 이는 예시적인 것이며 제1 내지 제3 화소 영역(PXA-1, PXA-2, PXA-3)의 면적이 이에 한정되는 것은 아니다. 도 3에서, 제1 화소 영역(PXA-1)과 제3 화소 영역(PXA-3)이 하나의 행에서 번갈아 배열되고, 제2 화소 영역(PXA-2)은 제1 화소 영역(PXA-1) 및 제3 화소 영역(PXA-3)과 이격되어 다른 행에 배열된 것으로 도시하였다. 다만, 이는 예시적인 것이며, 제1 내지 제3 화소 영역(PXA-1, PXA-2, PXA-3)의 배열이 이에 한정되는 것은 아니다.
도 4a는 도 3의 I-I' 선에 대응하는 부분을 나타낸 단면도로, 일 실시예에 따른 표시패널(DP)의 단면도일 수 있다. 도 4b는 도 3의 AA 영역에 대응하는 부분을 나타낸 도면이다. 설명의 편의를 위하여 도 4b에서는 제1 전극(REL, UEL-1, UEL-2) 및 무기층(IOL)만을 도시하였다.
도 4a를 참조하면, 표시패널(DP)은 베이스층(BS), 베이스층(BS) 상에 배치된 회로층(DP-CL), 회로층(DP-CL) 상에 배치된 표시 소자층(DP-ED), 및 표시 소자층(DP-ED) 상에 배치된 봉지층(TFE)을 포함할 수 있다. 또한, 표시패널(DP)은 봉지층(TFE) 상에 배치된 컬러 필터층(CFL)을 더 포함할 수 있다.
베이스층(BS)은 회로층(DP-CL)이 배치되는 베이스 면을 제공하는 부재일 수 있다. 베이스층(BS)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다. 베이스층(BS)은 유리 기판, 금속 기판, 또는 고분자 기판 등일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 베이스층(BS)은 무기층, 유기층 또는 복합재료층일 수 있다.
베이스층(BS)은 단층 또는 다층 구조를 포함할 수 있다. 예를 들어, 베이스층(BS)은 순차적으로 적층된 제1 합성 수지층, 다층 또는 단층 구조의 중간층, 및 제2 합성 수지층을 포함할 수 있다. 상기 중간층은 베이스 배리어층으로 지칭될 수 있다. 상기 중간층은 실리콘 옥사이드(SiOx)층 및 상기 실리콘 옥사이드층 상에 배치된 아몰퍼스 실리콘(a-Si)층을 포함할 수 있으나, 이에 특별히 제한되는 것은 아니다. 예를 들어, 상기 중간층은 실리콘 옥사이드층, 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 및 아몰퍼스 실리콘층 중 적어도 하나를 포함할 수 있다.
상기 제1 및 제2 합성 수지층들 각각은 폴리이미드(polyimide)계 수지를 포함하는 것일 수 있다. 또한, 상기 제1 및 제2 합성 수지층들 각각은 아크릴(acrylate)계 수지, 메타크릴(methacrylate)계 수지, 폴리아이소프렌(polyisoprene)계 수지, 비닐(vinyl)계 수지, 에폭시(epoxy)계 수지, 우레탄(urethane)계 수지, 셀룰로오스(cellulose)계 수지, 실록산(siloxane)계 수지, 폴리아미드(polyamide)계 수지 및 페릴렌(perylene)계 수지 중 적어도 하나를 포함하는 것일 수 있다. 본 명세서에서 "~~" 계 수지는 "~~" 의 작용기를 포함하는 것을 의미한다.
회로층(DP-CL)은 베이스층(BS) 상에 배치될 수 있다. 회로층(DP-CL)은 절연층, 반도체 패턴, 도전 패턴, 및 신호 라인 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 절연층, 반도체층, 및 도전층이 베이스층(BS) 상에 형성된 후, 복수 회의 포토리소그래피 공정을 통해 절연층, 반도체층, 및 도전층이 선택적으로 패터닝될 수 있다. 이후, 회로층(DP-CL)에 포함된 반도체 패턴, 도전 패턴, 및 신호 라인이 형성될 수 있다.
표시 소자층(DP-ED)은 회로층(DP-CL) 상에 배치될 수 있다. 표시 소자층(DP-ED)은 제1 내지 제3 발광 소자(ED-1, ED-2, ED-3), 캡핑층(CPL) 및 무기층(IOL)을 포함할 수 있다.
도 4a 및 도 4b를 참조하면, 제1 내지 제3 발광 소자(ED-1, ED-2, ED-3)는 두께 방향(DR3)에 수직한 일 방향에서 이격된 것일 수 있다. 제1 내지 제3 발광 소자(ED-1, ED-2, ED-3) 각각은 제1 전극(REL, UEL-1, UEL-2), 제1 전극(REL, UEL-1, UEL-2) 상에 배치된 발광부(EP), 및 발광부(EP) 상에 배치된 제2 전극(UL)을 포함할 수 있다.
제1 전극(REL, UEL-1, UEL-2)은 반사 전극(RE), 및 반사 전극(RE) 상에 배치된 투명 전극(TE1, TE2-1, TE2-2)을 포함한다. 본 실시예의 제1 전극(REL, UEL-1, UEL-2)은 대응하는 발광 소자(ED-1, ED-2, ED-3)에 따라 제1 공진 전극(REL) 또는 제2 공진 전극(UEL-1, UEL-2)을 의미할 수 있다. 예를 들어, 제1 발광 소자(ED-1)는 제1 공진 전극(REL)을 포함하고, 제2 발광 소자(ED-2) 및 제3 발광소자(ED-3)는 각각 제2 공진 전극(UEL-1, UEL-2)을 포함할 수 있다. 다만, 본 발명의 발광소자(ED-1, ED-2, ED-3)의 제1 전극이 위 예시에 한정되는 것은 아니고, 각 발광소자(ED-1, ED-2, ED-3) 내 공진도에 따른 설계 등 필요에 따라 제1 공진 전극(REL) 및 제2 공진 전극(UEL-1, UEL-2)은 다양하게 배치될 수 있다. 예를 들어, 제1 발광소자(ED-1) 및 제2 발광소자(ED-2)는 각각 제1 공진 전극을 포함하고, 제3 발광소자(ED-3)는 제2 공진 전극을 포함할 수도 있다. 제1 공진 전극(REL) 및 제2 공진 전극(UEL-1, UEL-2)에 대한 구체적인 설명은 도 5a 및 도 5b에서 구체적으로 설명한다.
제1 내지 제3 발광 소자(ED-1, ED-2, ED-3)에서, 발광부(EP)는 공통층으로 제공될 수 있다. 제1 내지 제3 발광 소자(ED-1, ED-2, ED-3)는 탠덤(Tandem) 구조의 발광 소자일 수 있다. 발광부(EP)는 제1 내지 제3 화소 영역(PXA-1, PXA-2, PXA-3) 및 비화소 영역(NPXA)에 중첩할 수 있다. 한편, 본 명세서에서 어떤 구성요소와 다른 구성요소가 중첩하는 것은 평면 상에서 동일한 면적 및 동일한 형상으로 제한되지 않으며, 상이한 면적 및/또는 상이한 형상을 갖는 경우도 포함한다. 한편, 도시된 것과 달리 일 실시예에서 발광부(EP)는 후술할 제1 부분(P1)에 의해 정의된 화소 개구부(P_OH) 내에 배치되고 제1 내지 제3 화소 영역(PXA-1, PXA-2, PXA-3)에 대응하여 제공될 수 있다.
발광부(EP)는 적어도 복수의 발광층들(EML-1, EML-2, EML-3, 도 6a 참조)을 포함할 수 있다. 발광부(EP)에 대해서는 이후 보다 상세히 설명한다.
제1 내지 제3 발광 소자(ED-1, ED-2, ED-3)에서, 제2 전극(UL)은 공통 전극으로 제공될 수 있다. 한편, 본 명세서에서 발광부(EP) 상에 배치된 제2 전극(UL)은 "상부 전극"을 의미할 수 있다.
표시 소자층(DP-ED)에서 무기층(IOL)은 회로층(DP-CL) 상에 직접 배치되는 구조일 수 있다. 일 실시예에서 무기층(IOL)은 제1 부분(P1) 및 제2 부분(P2)을 포함한다.
제1 부분(P1)에 화소 개구부(P_OH)가 정의될 수 있다. 제1 부분(P1)은 화소를 정의하는 기능을 수행할 수 있다. 즉, 제1 내지 제3 화소 영역(PXA-1, PXA-2, PXA-3) 각각은 제1 부분(P1)으로 구분되는 영역일 수 있다. 비화소 영역들(NPXA)은 이웃하는 제1 내지 제3 화소 영역(PXA-1, PXA-2, PXA-3) 사이의 영역들로 제1 부분(P1)과 대응하는 영역일 수 있다. 제1 부분(P1)은 발광 소자들(ED-1, ED-2, ED-3) 각각의 사이에 배치되어 발광 소자들(ED-1, ED-2, ED-3)을 구분하는 것일 수 있다.
제2 부분(P2)은 제1 부분(P1)으로부터 제1 방향(DR1)으로 연장되는 부분일 수 있다. 즉, 제1 부분(P1) 및 제2 부분(D2)은 제1 방향(DR1)에서 이웃한 영역일 수 있다. 제2 부분(P2)에 개구부(OH)가 정의될 수 있다. 일 실시예에서, 제2 부분(P2)은 제1 전극(REL) 내에 배치될 수 있다. 제1 부분(P1) 및 제2 부분(P2)에 대해서는 이후 상세히 설명한다.
봉지층(TFE)은 표시 소자층(DP-ED) 상에 배치될 수 있다. 봉지층(TFE)은 수분, 산소, 및 먼지 입자와 같은 이물질로부터 표시 소자층(DP-ED)을 보호할 수 있다. 봉지층(TFE)은 적어도 하나의 무기막(이하, 봉지 무기막)을 포함할 수 있다. 또한, 봉지층(TFE)은 적어도 하나의 유기막(이하, 봉지 유기막) 및 적어도 하나의 봉지 무기막을 포함할 수 있다.
봉지 무기막은 수분/산소로부터 표시 소자층(DP-ED)을 보호하고, 봉지 유기막은 먼지 입자와 같은 이물질로부터 표시 소자층(DP-ED)을 보호할 수 있다. 봉지 무기막은 실리콘 나이트라이드, 실리콘 옥시 나이트라이드, 실리콘 옥사이드, 티타늄 옥사이드, 또는 알루미늄 옥사이드 등을 포함할 수 있고, 이에 특별히 제한되지 않는다. 봉지 유기막은 아크릴계 화합물, 에폭시계 화합물 등을 포함하는 것일 수 있다. 봉지 유기막은 광중합 가능한 유기물질을 포함하는 것일 수 있으며 특별히 제한되지 않는다.
봉지층(TFE) 상에 컬러 필터층(CFL)이 배치될 수 있다. 컬러 필터층(CFL)은 제1 화소 영역(PXA-1)에 대응하는 제1 필터(CF1), 제2 화소 영역(PXA-2)에 대응하는 제2 필터(CF2), 및 제3 화소 영역(PXA-3)에 대응하는 제3 필터(CF3)를 포함할 수 있다. 도시되지 않았으나, 컬러 필터층(CFL)은 차광부(미도시)를 더 포함할 수 있다. 차광부는 블랙 매트릭스일 수 있다. 차광부는 흑색 안료 또는 흑색 염료를 포함하는 유기 차광 물질 또는 무기 차광 물질을 포함하여 형성될 수 있다. 차광부는 빛샘 현상을 방지하고, 인접하는 필터들(CF1, CF2, CF3) 사이의 경계를 구분하는 것일 수 있다.
제1 내지 제3 필터(CF1, CF2, CF3) 각각은 고분자 감광수지와 색재(colorant)를 포함할 수 있다. 본 명세서에서, 색재(colorant)는 안료 및 염료를 포함하는 것이다. 적색 색재는 적색 안료 및 적색 염료를 포함하고, 녹색 색재는 녹색 안료 및 녹색 염료를 포함하며, 청색 색재는 청색 안료 및 청색 염료를 포함한다.
도 4a에서, 제1 필터(CF1)는 청색 안료 또는 청색 염료를 포함하고, 제2 필터(CF2)는 녹색 안료 또는 녹색 염료를 포함하며, 제3 필터(CF3)는 적색 안료 또는 적색 염료를 포함할 수 있다. 즉, 제1 공진 전극(REL)을 포함하는 제1 발광 소자(ED-1) 상에 배치된 제1 필터(CF1)가 청색 색재를 포함할 수 있다. 제1 공진 전극을 미포함하는 제2 발광 소자(ED-2) 상에 배치된 제2 필터가 녹색 색재를 포함하고, 제1 공진 전극을 미포함하는 제3 발광 소자(ED-3) 상에 배치된 제3 필터가 적색 색재를 포함할 수 있다. 이와 달리, 제1 공진 전극(REL)을 포함하는 제1 발광 소자(ED-1) 상에 배치된 제1 필터(CF1)가 녹색 색재를 포함하고, 제1 공진 전극(REL)을 미포함하는 제2 발광 소자(ED-2) 상에 배치된 제2 필터가 적색 색재를 포함하고, 제1 공진 전극(REL)을 미포함하는 제3 발광 소자(ED-3) 상에 배치된 제3 필터가 청색 색재를 포함할 수도 있다.
도 5a 및 도 5b는 각각 다른 일 실시예의 표시 소자층의 일부분을 나타낸 단면도이다. 도 5a 및 도 5b에서는 표시 소자층(DP-ED) 내 제1 전극(REL, UEL)과 무기층(IOL)을 보다 구체적으로 도시하였다.
도 5a 및 도 5b를 참조하면, 일 실시예의 표시 소자층(DP-ED, DP-ED-a)은 제1 전극(REL, RELa, UEL, UELa)과 무기층(IOL)을 포함할 수 있다.
도 5a를 참조하면, 본 발명의 일 실시예의 제1 전극(REL, UEL)은 반사 전극(RE), 및 투명 전극(TE1, TE2)을 포함할 수 있다. 도 5b를 참조하면, 일 실시예의 제1 전극(RELa, UELa)은 하부 산화 전극(IE), 반사 전극(RE), 산화 전극(OE), 및 투명 전극(TE1, TE2)을 포함할 수 있다.
하부 산화 전극(IE), 산화 전극(OE), 및 투명 전극(TE1, TE2)은 투명 도전막을 포함할 수 있다. 예를 들어, 하부 산화 전극(IE), 산화 전극(OE), 및 투명 전극(TE1, TE2) 각각은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 인듐 갈륨 아연 산화물(IGZO), 아연 산화물(ZnOx) 또는 인듐 산화물(In2O3), 및 알루미늄 도핑된 아연 산화물(AZO)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 예를 들어, 하부 산화 전극(IE) 및 투명 전극(TE1, TE2) 각각은 인듐 주석 산화물(ITO)을 포함할 수 있다. 또한, 산화 전극(OE)은 인듐 갈륨 아연 산화물(IGZO)을 포함할 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 표시패널 제조 시 무기층(IOL) 내 개구부(OH) 또는 화소 개구부(P_OH) 형성 시 우수한 식각 비를 확보할 수 있다.
반사 전극(RE)은 반사율이 높은 Ag, Mg, Cu, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca, LiF/Al, Mo, Ti 중 어느 하나를 포함할 수 있다. 예를 들어, 반사 전극(RE)은 Ag를 포함할 수 있다.
도 5a 및 도 5b를 참조하면, 일 실시예에서 제1 전극(REL, RELa, UEL, UELa)은 제1 공진 전극(REL, RELa) 또는 제2 공진 전극(UEL, UELa)을 의미할 수 있다. 제1 공진 전극(REL, RELa)은 반사 전극(RE), 및 반사 전극(RE) 상에 배치되는 제1 투명 전극(TE1)을 포함한다. 제2 공진 전극(UEL, UELa)은 반사 전극(RE), 및 반사 전극(RE) 상에 배치되는 제2 투명 전극(TE2)을 포함할 수 있다.
도 5b를 참조하면, 제1 공진 전극(RELa)은 하부 산화 전극(IE), 반사 전극(RE), 산화 전극(OE), 및 제1 투명 전극(TE1)이 순차적으로 적층된 구조일 수 있다. 제2 공진 전극(UELa)은 하부 산화 전극(IE), 반사 전극(RE), 산화 전극(OE), 및 제2 투명 전극(TE2)이 순차적으로 적층된 구조일 수 있다.
도 5a 및 도 5b를 참조하면, 일 실시예에서 무기층(IOL)은 제1 부분(P1) 및 제2 부분(P2)을 포함한다. 제1 부분(P1)은 표시 소자층(DP-CL, 도 4a 참조) 상에 직접 배치될 수 있다. 제1 부분(P1)의 적어도 일부는 비화소 영역(NPXA)에 중첩할 수 있다. 제1 부분(P1)에 화소 개구부(P_OH)가 정의될 수 있다.
제2 공진 전극(UEL)의 제2 투명 전극(TE2)은 화소 개구부(P_OH) 내에 배치될 수 있다. 화소 개구부(P_OH)는 제2 공진 전극(UEL)의 적어도 일부를 노출시킬 수 있다. 화소 개구부(P_OH)는 제2 공진 전극(UEL)의 반사 전극(RE)의 적어도 일부를 노출시킬 수 있다. 화소 개구부(P_OH)는 제2 공진 전극(UEL)의 산화 전극(OE)의 적어도 일부를 노출시킬 수 있다. 예를 들어, 화소 개구부(P_OH)는 제2 공진 전극(UEL)의 반사 전극(RE)의 상면(RU) 또는 산화 전극(OE)의 상면(OU) 중 70% 이상을 노출시킬 수 있다.
제2 공진 전극(UEL)의 제2 투명 전극(TE2)은 노출된 반사 전극(RE)의 상면(RU) 또는 산화 전극(OE)의 상면(OU)에 직접 배치될 수 있다. 제2 투명 전극(TE2)의 하면(TU)은 반사 전극(RE)의 상면(RU) 또는 산화 전극(OE)의 상면(OU)에 전면적으로 중첩할 수 있다. 제2 투명 전극(TE2)은 화소 개구부(P_OH)의 측면에는 미-배치될 수 있다. 이에 따라, 제2 공진 전극(UEL)에서 제2 투명 전극(TE2)과 반사 전극(RE) 또는 제2 투명 전극(TE2)과 산화 전극(OE) 사이에는 타 부재가 미-배치되는 구조일 수 있다. 즉, 도 5a를 참조하면, 제2 공진 전극(UEL)에서 제2 투명 전극(TE2)과 반사 전극(RE) 사이에는 제2 부분(P2)이 미-배치될 수 있다. 또는 도 5b를 참조하면, 제2 공진 전극(UELa)에서 제2 투명 전극(TE2)과 산화 전극(OE) 사이에는 제2 부분(P2)이 미-배치될 수 있다.
제2 부분(P2)은 화소 영역(PXA)에 중첩할 수 있다. 제2 부분(P2)은 제1 공진 전극(REL, RELa)의 제1 투명 전극(TE1)과 반사 전극(RE) 사이에 배치되는 무기층(IOL)의 일 부분으로 정의될 수 있다. 제2 부분(P2)은 제1 공진 전극(REL, RELa)의 산화 전극(OE) 상에 직접 배치될 수 있다. 제2 부분(P2)에 개구부(OH)가 정의될 수 있다. 제1 투명 전극(TE1)의 일부는 개구부(OH) 내에 배치될 수 있다. 개구부(OH)는 제1 공진 전극(REL, RELa)의 일부를 노출시킬 수 있다. 개구부(OH)는 산화 전극(OE)의 상면(OU)의 일부를 노출시킬 수 있다. 예를 들어, 개구부(OH)는 반사 전극(RE)의 상면(RU) 또는 산화 전극(OE)의 상면(OU) 중 30% 이하를 노출시킬 수 있다. 이에 따라, 제2 부분(P2)은 제1 공진 전극(REL)의 전체 면적 대비 70% 초과의 면적에 대하여 제1 공진 전극(REL) 내 배치될 수 있다. 제2 부분(P2)이 제1 공진 전극(REL) 사이에 배치됨에 따라, 일 실시예의 제1 공진 전극(REL)의 반사 전극(RE)과 제2 전극(UL) 간의 이격 거리는 증가될 수 있다.
제1 공진 전극(REL) 내에 제2 부분(P2)이 배치됨에 따라, 제1 공진 전극(REL, RELa)의 두께(T1)는 제2 공진 전극(UEL, UELa)의 두께(T2)보다 클 수 있다. 제1 공진 전극(REL, RELa)의 두께(T1)는 제1 공진 전극(REL, RELa)의 최하면으로부터 제1 공진 전극(REL, RELa)의 최상면까지의 제3 방향(DR3)으로의 수직 거리를 의미할 수 있다. 일 실시예에서 제1 공진 전극(REL)의 두께(T1)는 반사 전극(RE)의 하면으로부터 제1 투명 전극(TE1)의 상면까지의 수직 거리를 의미할 수 있다. 다른 일 실시예에서 제1 공진 전극(RELa)의 두께(T1)는 하부 산화 전극(IE)의 하면으로부터 제1 투명 전극(TE1)의 상면까지의 수직 거리를 의미할 수 있다. 제2 공진 전극(UEL, UELa)의 두께(T2)는 제2 공진 전극(UEL, UELa)의 최하면으로부터 제2 공진 전극(UEL, UELa)의 최상면까지의 제3 방향(DR3)으로의 수직 거리를 의미할 수 있다. 일 실시예에서 제2 공진 전극(UEL)의 두께(T2)는 반사 전극(RE)의 하면으로부터 제2 투명 전극(TE2)의 상면까지의 수직 거리를 의미할 수 있다. 다른 일 실시예에서 제2 공진 전극(UELa)의 두께(T2)는 하부 산화 전극(IE)의 하면으로부터 제2 투명 전극(TE2)의 상면까지의 수직 거리를 의미할 수 있다.
도 4a 및 도 5a를 참조하면, 제1 공진 전극(REL)의 두께(T1)가 제2 공진 전극(UEL)의 두께(T2)보다 두꺼움에 따라, 제1 공진 전극(REL)의 반사 전극(RE)과 제2 전극(UL) 간의 이격 거리의 최댓값은 제2 공진 전극(UEL)의 반사 전극(RE)과 제2 전극(UL) 간의 이격 거리의 최댓값보다 클 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 표시패널은 발광 소자(ED-1, ED-2, ED-3) 내 특정 파장의 광 공진을 일으키는 최적의 공진 주파수를 만들어내기 위하여 임의 설계될 수 있다. 예를 들어, 제1 발광 소자(ED-1)의 제1 공진 전극(REL) 내에 제2 부분(P2)을 배치하여, 제1 발광 소자(ED-1) 및 제1 필터(CF1)에 의하여 출력되는 청색 광은 2차 공진을 하고 제2, 제3 발광소자(ED-2, ED-3) 및 제2, 제3 필터(CF2, CF3)에 의하여 출력되는 적색 또는 녹색 광은 1차 공진을 할 수 있다. 이에 따라, 일 실시예의 표시패널(DP)은 우수한 표시 해상도 및 개선된 표시 수명을 나타낼 수 있다.
도 5a 및 도 5b를 참조하면, 제1 공진 전극(REL, RELa)에서 제1 투명 전극(TE1)은 제1 투명부(TP1) 및 제2 투명부(TP2)를 포함한다. 제1 투명부(TP1)는 제2 부분(P2) 상에 배치될 수 있다. 제1 투명부(TP1)는 제2 부분(P2) 상면에 직접 배치되고 전면적으로 배치될 수 있다. 제1 투명부(TP1)는 제1 방향(DR1) 또는 제2 방향(DR2)에서 제2 투명부(TP2)에 의하여 이격되는 복수 개의 부분을 포함할 수도 있다. 제1 공진 전극(REL, RELa)이 제2 부분(P2) 상에 배치되는 제1 투명부(TP1)를 포함함에 따라, 제1 공진 전극(REL, RELa)의 두께(T1)가 제2 공진 전극(UEL, UELa)의 두께(T2)보다 클 수 있다.
제2 투명부(TP2)는 개구부(OH) 내에 배치될 수 있다. 제2 투명부(TP2)는 개구부(OH)의 하면 및 개구부(OH)의 측면에 배치될 수 있다. 즉, 제2 투명부(TP2)는 반사 전극(RE)의 상면(RU) 및 제2 부분(P2)의 측면에 배치될 수 있다. 또는, 제2 투명부(TP2)는 산화 전극(OE)의 상면(OU) 및 제2 부분(P2)의 측면에 배치될 수 있다. 제2 투명부(TP2)의 일부는 반사 전극(RE)의 상면(RU) 또는 산화 전극(OE)의 상면(OU)에 직접 배치될 수 있다. 무기물을 포함하는 제2 부분(P2)이 반사 전극(RE) 또는 산화 전극(OE) 상에 직접 배치되므로, 제2 부분(P2) 상에 배치된 정공 수송 영역(HTR, 도 6a 참조) 등에 전하를 제공하기 위해, 제2 투명부(TP2)는 반사 전극(RE) 또는 산화 전극(OE)과 접촉할 수 있다. 구체적으로, 제2 투명부(TP2)는 개구부(OH)를 통하여 반사 전극(RE) 또는 산화 전극(OE)과 접촉할 수 있다.
일 실시예의 제1 투명 전극(TE1)에서 제1 투명부(TP1)의 제1 길이(L1)는 제2 투명부(TP2)의 제2 길이(L2)보다 길다. 제1 길이(L1)는 제1 방향(DR1)으로의 제1 투명부(TP1)의 수평 길이를 의미할 수 있다. 제1 투명부(TP1)가 제1 방향(DR1)에서 제2 투명부(TP2)에 의하여 이격되는 복수 개의 부분을 포함하는 경우, 제1 길이(L1)는 각각의 상기 부분의 제1 방향(DR1)으로의 길이의 합일 수 있다. 제2 길이(L2)는 제1 방향(DR1)에 대하여 제2 투명부(TP2) 수평 길이의 최댓값을 의미할 수 있다. 제2 투명부(TP2)는 개구부(OH) 내에 배치된 제1 투명 전극(TE1)을 의미하므로, 제2 길이(L2)는 실질적으로 제1 방향(DR1)으로의 개구부(OH)의 수평 길이의 최댓값을 의미할 수 있다. 즉, 제1 길이(L1) 및 제2 길이(L2)의 합은 제1 투명 전극(TE1)의 길이 값과 동일할 수 있다.
무기층(IOL)은 실리콘을 포함하는 무기물로 형성될 수 있다. 일 실시예에서, 제1 부분(P1) 및 제2 부분(P2)은 실리콘 옥사이드, 실리콘 옥시나이트라이드, 및 실리콘 나이트라이드 중 적어도 하나를 포함할 수 있다. 제2 부분(P2)이 실리콘을 포함하는 무기물로 형성됨에 따라, 본 발명의 일 실시예에 따른 표시패널의 발광 효율이 상승될 수 있다. 구체적으로, 실리콘을 포함하는 무기물의 흡광 계수는 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 인듐 갈륨 아연 산화물(IGZO) 등의 투명 전극 소재의 흡광 계수와 비교하여 상대적으로 낮은 값을 가진다. 이에 따라, 발광 소자 내에 광 공진 설계를 위하여 특정 기능층을 인듐 산화물 등으로 구성하는 경우와 비교하여 본 발명의 표시패널은 상대적으로 높은 발광 효율의 효과를 구현할 수 있다.
도 5b를 참조하면, 일 실시예의 표시 소자층(DP-ED-a)은 스페이서(SP)를 더 포함할 수 있다. 스페이서(SP)는 비화소 영역(NPXA)에 중첩하고, 제1 부분(P1) 상에 배치될 수 있다. 스페이서(SP)는 비화소 영역(NPXA)에 전면적으로 중첩하도록 배치될 수 있다.
도 6a는 및 도 6b는 각각 일 실시예의 발광 소자의 단면도이다. 도 6a는 및 도 6b는 본 발명의 발광부(EP)를 구체적으로 도시하였다. 후술할 도 6a 및 도 6b에서 설명한 발광 소자에 관한 설명은 도 4a의 제1 내지 제3 발광 소자(ED-1, ED-2, ED-3) 각각에 동일하게 적용될 수 있다.
도 6a 및 도 6b를 참조하면, 일 실시예에 따른 발광부(EP)는 정공 수송 영역(HTR), 제1 발광층(EML-1), 발광 보조부(EA), 제2 발광층(EML-2), 제3 발광층(EML-3), 및 전자 수송 영역(ETR)을 포함하는 것일 수 있다. 발광 소자(ED)에서 정공 수송 영역(HTR), 제1 발광층(EML-1), 발광 보조부(EA), 제2 발광층(EML-2), 제3 발광층(EML-3), 및 전자 수송 영역(ETR)은 공통층으로 제공될 수 있다. 상이한 파장 영역의 광을 생성하는 제1 발광층(EML-1), 제2 발광층(EML-2), 및 제3 발광층(EML-3)을 포함하는 발광 소자(ED)는 백색 광을 방출하는 것일 수 있다. 일 실시예에서, 발광 소자(ED)에 포함되는 정공 수송 영역(HTR), 발광 보조부(EA), 전자 수송 영역(ETR), 및 제2 부분(P2) 각각의 두께는 적색 광, 녹색 광, 또는 청색 광이 n차 공진을 하도록 제공될 수 있다.
공통층으로 제공되는 제1 내지 제3 발광층(EML-1, EML-2, EML-3)은 마스크 없이 증착이 가능하므로, 보다 작은 면적의 화소를 형성할 수 있다. 일 실시예에 따른 표시패널(DP)은 평면 상에서 보다 작은 면적의 화소가 많이 배치되어, 고해상도를 구현할 수 있다.
발광 소자(ED)에서, 정공 수송 영역(HTR)은 제1 전극(EL1) 상에 제공될 수 있다. 한편, 도 6a 및 도 6b에서의 제1 전극(EL1)은 도 4a, 도 5a에서 전술한 제1 전극(REL, UEL)을 의미할 수 있다. 정공 수송 영역(HTR)은 단일 물질로 이루어진 단일층, 복수의 서로 다른 물질로 이루어진 단일층, 또는 복수의 서로 다른 물질로 이루어진 복수의 층을 갖는 다층 구조를 가질 수 있다. 예를 들어, 정공 수송 영역(HTR)은 구리프탈로시아닌(copper phthalocyanine) 등의 프탈로시아닌(phthalocyanine) 화합물, DNTPD(N1,N1'-([1,1'-biphenyl]-4,4'-diyl)bis(N1-phenyl-N4,N4-di-m-tolylbenzene-1,4-diamine)), m-MTDATA(4,4',4"-[tris(3-methylphenyl)phenylamino] triphenylamine), TDATA(4,4',4"-Tris(N,N-diphenylamino)triphenylamine), 2-TNATA(4,4',4"-tris[N(2-naphthyl)-N-phenylamino]-triphenylamine), PEDOT/PSS(Poly(3,4-ethylenedioxythiophene)/Poly(4-styrenesulfonate)), PANI/DBSA(Polyaniline/Dodecylbenzenesulfonic acid), PANI/CSA(Polyaniline/Camphor sulfonicacid), PANI/PSS(Polyaniline/Poly(4-styrenesulfonate)), NPB(N,N'-di(naphthalene-l-yl)-N,N'-diphenyl-benzidine), 트리페닐아민을 포함하는 폴리에테르케톤(TPAPEK), 4-Isopropyl-4'-methyldiphenyliodonium [Tetrakis(pentafluorophenyl)borate], HATCN(dipyrazino[2,3-f: 2',3'-h] quinoxaline-2,3,6,7,10,11-hexacarbonitrile) 등을 포함할 수 있다.
또한, 정공 수송 영역(HTR)은, N-페닐카바졸, 폴리비닐카바졸 등의 카바졸계 유도체, 플루오렌(fluorene)계 유도체, TPD(N,N'-bis(3-methylphenyl)-N,N'-diphenyl-[1,1'-biphenyl]-4,4'-diamine), TCTA(4,4',4"-tris(N-carbazolyl)triphenylamine) 등과 같은 트리페닐아민계 유도체, TAPC(4,4′-Cyclohexylidene bis[N,N-bis(4-methylphenyl)benzenamine]), HMTPD(4,4'-Bis[N,N'-(3-tolyl)amino]-3,3'-dimethylbiphenyl), CzSi(9-(4-tert-Butylphenyl)-3,6-bis(triphenylsilyl)-9H-carbazole), CCP(9-phenyl-9H-3,9'-bicarbazole), mCP(1,3-Bis(N-carbazolyl)benzene), 또는 mDCP(1,3-bis(1,8-dimethyl-9H-carbazol-9-yl)benzene)등을 포함할 수 있다.
정공 수송 영역(HTR)은 앞서 언급한 물질 외에, 도전성 향상을 위하여 전하 생성 물질을 더 포함할 수 있다. 전하 생성 물질은 정공 수송 영역(HTR) 내에 균일하게 또는 불균일하게 분산되어 있을 수 있다. 전하 생성 물질은 예를 들어, p-도펀트(dopant)일 수 있다. p-도펀트는 할로겐화 금속 화합물, 퀴논(quinone) 유도체, 금속 산화물 및 시아노(cyano)기 함유 화합물 중 적어도 하나를 포함하는 것일 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, p-도펀트는 CuI 및 RbI 등의 할로겐화 금속 화합물, TCNQ(Tetracyanoquinodimethane) 및 F4-TCNQ(2,3,5,6-tetrafluoro-7,7’8,8-tetracyanoquinodimethane) 등과 같은 퀴논 유도체, 텅스텐 산화물 및 몰리브덴 산화물 등과 같은 금속 산화물, HATCN(dipyrazino[2,3-f: 2',3'-h] quinoxaline-2,3,6,7,10,11-hexacarbonitrile) 및 NDP9(4-[[2,3-bis[cyano-(4-cyano-2,3,5,6-tetrafluorophenyl)methylidene]cyclopropylidene]-cyanomethyl]-2,3,5,6-tetrafluorobenzonitrile)과 같은 시아노기 함유 화합물 등을 들 수 있으나, 실시예가 이에 한정되는 것은 아니다.
정공 수송 영역(HTR)은 순차적으로 적층된 정공 주입층(HIL), 제1 정공 수송층(HTL), 및 제1 서브 정공 제어층(AIL-1)을 포함할 수 있다. 도시된 것과 달리, 정공 주입층(HIL), 제1 정공 수송층(HTL), 및 제1 서브 정공 제어층(AIL-1) 중 적어도 하나는 생략될 수 있다. 정공 주입층(HIL), 제1 정공 수송층(HTL), 및 제1 서브 정공 제어층(AIL-1)은 전술한 정공 수송 영역(HTR)의 화합물들을 포함할 수 있다.
제1 서브 정공 제어층(AIL-1)은 제1 광을 생성하는 제1 발광층(EML-1)과 인접하게 배치될 수 있다. 제1 서브 정공 제어층(AIL-1)은 정공의 이동이 용이한 HOMO(highest occupied molecular orbital) 에너지 준위 및 LUMO(lowest unoccupied molecular orbital) 에너지 준위를 갖도록 형성될 수 있다. 이에 따라, 제1 서브 정공 제어층(AIL-1)을 포함하는 발광 소자(ED)는 구동 전압의 상승이 방지될 수 있다. 또한, 제1 서브 정공 제어층(AIL-1)은 제1 발광층(EML-1)에서 정공 수송 영역(HTR)으로 이동하는 전자를 차단할 수 있다. 따라서, 제1 서브 정공 제어층(AIL-1)을 포함하는 발광 소자(ED)를 포함하는 표시패널(DP)은 표시 수명이 향상될 수 있다.
전자 수송 영역(ETR)은 발광 보조부(EA) 상에 제공될 수 있다. 전자 수송 영역(ETR)은 단일 물질로 이루어진 단일층, 복수의 서로 다른 물질로 이루어진 단일층 또는 복수의 서로 다른 물질로 이루어진 복수의 층을 갖는 다층 구조를 가질 수 있다.
예를 들어, 전자 수송 영역(ETR)은 안트라센계 화합물을 포함하는 것일 수 있다. 다만, 이에 한정되는 것은 아니며, 전자 수송 영역(ETR)은 Alq3(Tris(8-hydroxyquinolinato)aluminum), 1,3,5-tri[(3-pyridyl)-phen-3-yl]benzene, 2,4,6-tris(3'-(pyridin-3-yl)biphenyl-3-yl)-1,3,5-triazine, 2-(4-(N-phenylbenzoimidazol-1-yl)phenyl)-9,10-dinaphthylanthracene, TPBi(1,3,5-Tri(1-phenyl-1H-benzo[d]imidazol-2-yl)benzene), BCP(2,9-Dimethyl-4,7-diphenyl-1,10-phenanthroline), Bphen(4,7-Diphenyl-1,10-phenanthroline), TAZ(3-(4-Biphenylyl)-4-phenyl-5-tert-butylphenyl-1,2,4-triazole), NTAZ(4-(Naphthalen-1-yl)-3,5-diphenyl-4H-1,2,4-triazole), tBu-PBD(2-(4-Biphenylyl)-5-(4-tert-butylphenyl)-1,3,4-oxadiazole), BAlq(Bis(2-methyl-8-quinolinolato-N1,O8)-(1,1'-Biphenyl-4-olato)aluminum), Bebq2(berylliumbis(benzoquinolin-10-olate)), ADN(9,10-di(naphthalene-2-yl)anthracene), BmPyPhB(1,3-Bis[3,5-di(pyridin-3-yl)phenyl]benzene) 및 이들의 혼합물을 포함하는 것일 수 있다.
또한, 전자 수송 영역(ETR)은 LiF, NaCl, CsF, RbCl, RbI, CuI, KI와 같은 할로겐화 금속, Yb와 같은 란타넘족 금속, 또한 상기의 할로겐화 금속과 란타넘족 금속의 공증착 재료를 포함할 수 있다. 예를 들어, 전자 수송 영역(ETR)은 공증착 재료로 KI:Yb, RbI:Yb, LiF:Yb 등을 포함할 수 있다. 한편, 전자 수송 영역(ETR)은 Li2O, BaO 와 같은 금속 산화물, 또는 Liq(8-hydroxyl-Lithium quinolate) 등이 사용될 수 있으나 실시예가 이에 한정되는 것은 아니다. 전자 수송 영역(ETR)은 또한 전자 수송 물질과 절연성의 유기 금속염(organo metal salt)이 혼합된 물질로 이루어질 수 있다. 유기 금속염은 에너지 밴드 갭(energy band gap)이 대략 4eV 이상의 물질이 될 수 있다. 구체적으로 예를 들어, 유기 금속염은 금속 아세테이트(metal acetate), 금속 벤조에이트(metal benzoate), 금속 아세토아세테이트(metal acetoacetate), 금속 아세틸아세토네이트(metal acetylacetonate) 또는 금속 스테아레이트(stearate)를 포함할 수 있다.
전자 수송 영역(ETR)은 앞서 언급한 재료 이외에 BCP(2,9-dimethyl-4,7-diphenyl-1,10-phenanthroline), TSPO1(diphenyl(4-(triphenylsilyl)phenyl)phosphine oxide) 및 Bphen(4,7-diphenyl-1,10-phenanthroline) 중 적어도 하나를 더 포함할 수 있으나, 실시예가 이에 한정되는 것은 아니다.
전자 수송 영역(ETR)은 순차적으로 적층된 제1 버퍼층(BUF-3), 제1 전자 수송층(ETL), 및 전자 주입층(EIL)을 포함할 수 있다. 도시된 것과 달리, 제1 버퍼층(BUF-3), 제1 전자 수송층(ETL), 및 전자 주입층(EIL) 중 적어도 하나는 생략될 수 있다. 제2 버퍼층(BUF-2), 제1 전자 수송층(ETL), 및 전자 주입층(EIL)은 전술한 전자 수송 영역(ETR)의 화합물들을 포함할 수 있다. 제2 버퍼층(BUF-2)은 제3 발광층(EML-3)에서 전자 수송 영역(ETR)으로 이동하는 정공을 차단할 수 있다.
제1 발광층(EML-1)과 제2 발광층(EML-2) 사이에 배치된 발광 보조부(EA)는 순차적으로 적층된 제1 버퍼층(BUF-1), 제2 전자 수송층(ETL-A), 제1 전하 생성층(nCGL), 제2 전하 생성층(pCGL), 제2 정공 수송층(HTL-A), 및 제2 서브 정공 제어층(AIL-2)을 포함할 수 있다. 제1 전하 생성층(nCGL)은 n형 전하 생성층이고, 제2 전하 생성층(pCGL)은 p형 전하 생성층일 수 있다. 도시된 것과 달리, 제1 보조 버퍼층(BUF-1), 제2 전자 수송층(ETL-A), 제1 전하 생성층(nCGL), 제2 전하 생성층(pCGL), 제2 정공 수송층(HTL-A), 및 제2 서브 정공 제어층(AIL-2) 중 적어도 하나는 생략될 수 있다.
제2 서브 정공 제어층(AIL-2)은 전술한 제1 서브 정공 제어층(AIL-1)과 상이한 물질을 포함할 수 있다. 제2 서브 정공 제어층(AIL-2)은 제2 발광층(EML-2)의 제2 광의 생성을 돕는 물질, 또는 제3 발광층(EML-3)의 제3 광의 생성을 돕는 물질을 포함하는 것일 수 있다. 제1 서브 정공 제어층(AIL-1)은 제1 발광층(EML-1)의 제1 광의 생성을 돕는 물질을 포함할 수 있다. 다만, 실시예가 이에 한정되는 것은 아니며, 제1 서브 정공 제어층(AIL-1)과 제2 서브 정공 제어층(AIL-2)은 동일한 물질을 포함할 수도 있다.
제2 서브 정공 제어층(AIL-2)은 제3 광을 생성하는 제3 발광층(EML-3) 또는 제2 광을 생성하는 제2 발광층(EML-2)과 인접하게 배치될 수 있다. 제2 서브 정공 제어층(AIL-2)은 정공의 이동이 용이한 HOMO(highest occupied molecular orbital) 에너지 준위 및 LUMO(lowest unoccupied molecular orbital) 에너지 준위를 갖도록 형성될 수 있다. 이에 따라, 제2 서브 정공 제어층(AIL-2)을 포함하는 발광 소자(ED)는 구동 전압의 상승이 방지될 수 있다. 또한, 제2 서브 정공 제어층(AIL-2)은 제2 발광층(EML-2) 또는 제3 발광층(EML-3)에서 제2 정공 수송층(HTL-A)으로 이동하는 전자를 차단할 수 있다. 따라서, 제2 서브 정공 제어층(AIL-2)을 포함하는 발광 소자(ED)를 포함하는 표시패널(DP)은 표시 수명이 향상될 수 있다.
제2 전극(UL)은 전자 수송 영역(ETR) 상에 제공될 수 있다. 제2 전극(UL)은 공통 전극일 수 있다. 제2 전극(UL)은 캐소드(cathode) 또는 애노드(anode)일 수 있으나 실시예가 이에 한정되는 것은 아니다. 예를 들어, 제1 전극(EL1-1, EL1-2, EL1-3)은 애노드이고, 제2 전극(UL)은 캐소드일 수 있다. 이와 달리, 제1 전극(EL1, EL1-2, EL1-3)은 캐소드이고, 제2 전극(UL)은 애노드일 수 있다.
제2 전극(UL)은 Ag, Mg, Cu, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF, Mo, Ti, W, In, Sn, 및 Zn 중 선택되는 적어도 하나, 이들 중 선택되는 2종 이상의 화합물, 이들 중 선택되는 2종 이상의 혼합물, 또는 이들의 산화물을 포함하는 것일 수 있다. 제2 전극(UL)은 투과형 전극, 반투과형 전극 또는 반사형 전극일 수 있다. 제2 전극(UL)이 투과형 전극인 경우, 제2 전극(UL)은 투명 금속 산화물, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등으로 이루어질 수 있다.
제2 전극(UL)이 반투과형 전극 또는 반사형 전극인 경우, 제2 전극(UL)은 Ag, Mg, Cu, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca, LiF/Al, Mo, Ti, Yb, W 또는 이들을 포함하는 화합물이나 혼합물(예를 들어, AgMg, AgYb, 또는 MgYb)을 포함할 수 있다. 또는 제2 전극(UL)은 상기 물질로 형성된 반사막이나 반투과막 및 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등으로 형성된 투명 도전막을 포함하는 복수의 층 구조일 수 있다. 예를 들어, 제2 전극(UL)은 상술한 금속재료, 상술한 금속재료들 중 선택된 2종 이상의 금속재료들의 조합, 또는 상술한 금속재료들의 산화물 등을 포함하는 것일 수 있다.
제2 전극(UL) 상에 캡핑층(CPL)이 제공될 수 있다. 캡핑층(CPL)은 다층 또는 단층을 포함할 수 있다. 캡핑층(CPL)은 유기층 또는 무기층일 수 있다. 예를 들어, 캡핑층(CPL)이 무기물을 포함하는 경우, 무기물은 LiF 등의 알칼리금속 화합물, MgF2 등의 알칼리토금속 화합물, SiON, SiNX, SiOy 등을 포함하는 것일 수 있다. 이와 달리, 캡핑층(CPL)이 유기물을 포함하는 경우, 유기물은 α-NPD, NPB, TPD, m-MTDATA, Alq3, CuPc, TPD15(N4,N4,N4',N4'-tetra (biphenyl-4-yl) biphenyl-4,4'-diamine), TCTA(4,4',4"- Tris (carbazol-9-yl) triphenylamine) 등을 포함하거나, 에폭시 수지, 또는 메타크릴레이트와 같은 아크릴레이트를 포함할 수 있다.
도 6a를 참조하면, 일 실시예에서 제1 발광층(EML-1)은 정공 수송 영역(HTR) 상에 배치되는 것일 수 있다. 제2 발광층(EML-2)은 발광 보조부(EA) 상에 배치되는 것일 수 있다. 제3 발광층(EML-3)은 제2 발광층(EML-2)과 발광 보조부(EA) 사이에 배치되는 것일 수 있다. 도 6b를 참조하면 일 실시예에서 제1 발광층(EML-1)은 정공 수송 영역(HTR) 상에 배치되고, 제2 발광층(EML-2)은 발광 보조부(EA) 상에 배치되며, 제3 발광층(EML-3)은 제1 발광층(EML-1)과 발광 보조부(EA) 사이에 배치되는 것일 수 있다. 다만, 이는 예시적인 것일 뿐, 실시예는 이에 제한되지 않는다.
제1 발광층(EML-1)은 청색 광을 생성하고, 제2 발광층(EML-2)은 적색 광을 생성하며, 제3 발광층(EML-3)은 녹색 광을 생성할 수 있다. 이와 달리, 제1 발광층(EML-1)은 녹색 광을 생성하고, 제2 발광층(EML-2)은 청색 광을 생성하며, 제3 발광층(EML-3)은 적색 광을 생성할 수 있다. 또는, 제1 발광층(EML-1)은 적색 광을 생성하고, 제2 발광층(EML-2)은 녹색 광을 생성하며, 제3 발광층(EML-3)은 청색 광을 생성할 수 있다.
이하에서는 도면을 참조하여 일 실시예에 따른 표시패널 제조방법에 대하여 설명한다. 일 실시예의 표시패널 제조방법에 대한 설명에 있어서 상술한 일 실시예의 표시패널 에 대한 내용과 중복되는 내용에 대한 설명은 생략한다.
도 7a 내지 도 7e는 본 발명의 일 실시예에 따른 표시패널 제조방법 중 일부 단계의 단면도들이다.
도 7a를 참조하면, 본 발명의 일 실시예에 따른 표시패널 제조방법은 회로층(DP-CL) 및 예비 공진 전극(P-REL)을 포함하는 예비 패널 부재(P-PM)를 제공하는 단계를 포함한다. 예비 공진 전극(P-REL)은 화소 영역(PXA)에 중첩하고, 하부 산화 전극(IE), 반사 전극(RE) 및 산화 전극(OE)이 순차적으로 적층된 구조일 수 있다.
도 7b를 참조하면, 본 발명의 일 실시예에 따른 표시패널 제조방법은 예비 패널부재(P-PM) 상에 예비 무기층(P-IOL)을 형성하는 단계를 포함한다. 예비 무기층(P-IOL)은 화소 영역(PXA) 및 비화소 영역(NPXA)에 중첩하여 형성될 수 있다. 예비 무기층(P-IOL)은 산화 전극(OE) 및 회로층(DP-CL) 상에 직접 배치되도록 형성될 수 있다. 예비 무기층(P-IOL)은 실리콘을 포함하는 무기물질로 구성될 수 있다.
도 7b 및 도 7c를 참조하면, 본 발명의 일 실시예에 따른 표시패널 제조방법은 예비 무기층(P-IOL)에 개구부(OH)를 형성하여 무기층(IOL)을 형성하는 단계를 포함한다. 개구부(OH)는 산화 전극(OE)의 상면을 노출시킬 수 있다. 개구부(OH)는 산화 전극(OE) 상면의 일부만을 노출시키고, 타 부분은 미-노출시킬 수 있다. 이에 따라, 산화 전극(OE) 상에 형성된 예비 무기층(P-IOL) 중 일부는 식각되지 않고 남아있을 수 있다. 산화 전극(OE) 상에 형성된 예비 무기층(P-IOL) 중 식각되지 않은 부분은 무기층(IOL) 중 제2 부분(P2)으로 정의될 수 있다.
무기층(IOL)을 형성하는 단계는 예비 무기층(P-IOL)에 화소 개구부(P_OH)를 형성하는 단계를 포함할 수 있다. 화소 개구부(P_OH)는 산화 전극(OE)의 상면의 적어도 일부, 또는 전부를 노출시킬 수 있다. 개구부(OH)를 형성하는 단계 및 화소 개구부(P_OH)를 형성하는 단계는 동시에 수행될 수 있다.
개구부(OH) 및 화소 개구부(P_OH)를 형성하는 단계는 포토레지스트 공정에 의하여 수행될 수 있다. 포토레지스트 공정은 예비 무기층(P-IOL)의 상면에 포토레지스트층(PR)을 전면적으로 중첩하도록 형성하는 단계를 포함할 수 있다. 이후 개구부(OH) 및 화소 개구부(P_OH)에 중첩하는 포토레지스트층(PR)에 대하여 노광 및 현상 공정을 수행하는 단계를 포함할 수 있다. 개구부(OH) 및 화소 개구부(P_OH)를 형성하는 단계는 포토레지스트 공정 이후 식각 공정을 포함할 수 있다. 현상된 포토레지스트층(PR)을 제외한 영역에는 마스크(미도시)를 배치하여 개구부(OH) 및 화소 개구부(P_OH)에 중첩하는 예비 무기층(P-IOL) 대한 식각 공정을 수행하는 단계를 포함할 수 있다. 이에 따라, 개구부(OH) 및 화소 개구부(P_OH)에 배치된 예비 무기층(P-IOL)은 식각될 수 있다.
도 7d를 참조하면, 본 발명의 일 실시예에 따른 표시패널 제조방법은 무기층(IOL) 상 및 개구부(OH) 내에 제1 투명 전극(TE1)을 형성하는 단계를 포함한다. 제1 투명 전극(TE1)은 무기층(IOL) 상에 형성되는 제1 투명부(TP1) 및 개구부(OH) 내에 형성되는 제2 투명부(TP2)를 포함할 수 있다. 제1 투명 전극(TE1)은 개구부(OH)의 하면 및 개구부(OH)의 측면에 형성될 수 있다. 제1 투명 전극(TE1)은 화소 개구부(P_OH)의 측면에는 형성되지 않을 수 있다. 제1 투명 전극(TE1)을 형성하는 단계 및 제2 투명 전극(TE2)을 형성하는 단계는 동시에 수행될 수 있다.
도 7e를 참조하면, 본 발명의 일 실시예에 따른 표시패널 제조방법은 무기층(IOL) 상에 배치되는 스페이서(SP)를 형성하는 단계를 더 포함할 수 있다. 스페이서(SP)는 비화소 영역(NPXA)에 중첩하고, 무기층(IOL) 상에 직접 배치되어 화소 영역(PXA)을 구분하는 역할을 수행할 수 있다.
도 7e 및 도 4a를 참조하면, 본 발명의 일 실시예에 따른 표시패널 제조방법은 제1 투명 전극(TE1)을 형성하는 단계 또는 스페이서(SP)를 형성하는 단계 이후 제1 투명 전극(TE1) 상에 발광부(EP)를 형성하는 단계를 포함한다. 발광부(EP)는 제1 투명 전극(TE1) 및 제2 투명 전극(TE2) 상에 공통층으로 형성될 수 있다.
본 발명의 일 실시예에 따른 표시패널은 일 발광소자 또는 복수 개의 발광소자 내에 제1 공진 전극을 포함함으로써 우수한 표시 해상도 및 개선된 발광 효율을 구현할 수 있다. 구체적으로, 본 발명은 출력하려는 광의 파장에 따라 발광소자 내 제1 공진 전극의 두께를 설계하여 최적의 공진 주파수를 가지도록 공진 거리를 조절할 수 있어 우수한 표시 해상도를 가질 수 있다. 또한, 일 실시예에 따른 제1 공진 전극은 공진 보조층의 기능을 하는 제2 부분을 낮은 흡광 계수를 가지는 무기층으로 제공한다. 이에 따라, 본 발명의 일 실시예에 따른 표시패널은 우수한 광 공진 설계를 통한 고해상도 구현뿐 아니라 높은 발광 효율의 효과도 구현할 수 있다. 또한, 본 발명의 일 실시예에 따른 표시패널은 화소 간 영역을 정의하는 무기층을 활용하여 공진 보조층을 제공한다. 이에 따라, 일 실시예에 따른 표시패널 제조방법은 마스크 절감 등을 통하여 공정 상 효율 상승의 효과를 구현할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 청구범위에 의해 정하여져야만 할 것이다.
DP-CL: 회로층 DP-ED: 표시 소자층
ED-1, ED-2: 발광 소자 EML-1, EML-2, EML-3: 발광층
IOL: 무기층 P1, P2: 제1 부분, 제2 부분
REL: 제1 공진 전극 UEL: 제2 공진 전극
RE: 반사 전극 TE1: 제1 투명 전극
TP1: 제1 투명부
TP2: 제2 투명부

Claims (21)

  1. 화소 영역 및 상기 화소 영역의 주변에 정의되는 비화소 영역을 포함하는 회로층;
    상기 회로층 상에 배치되고 상기 화소 영역에 중첩하는 제1 발광소자; 및
    상기 회로층 상에 배치되고, 상기 비화소 영역에 중첩하는 제1 부분 및 상기 제1 부분으로부터 제1 방향으로 연장되어 상기 화소 영역에 중첩하는 제2 부분을 포함하는 무기층을 포함하고,
    상기 제1 발광소자는,
    상기 회로층 상에 배치되고, 반사 전극 및 상기 반사 전극 상에 배치되는 제1 투명 전극을 포함하는 제1 공진 전극;
    상기 제1 공진 전극 상에 배치되는 발광부; 및
    상기 발광부 상에 배치된 상부 전극; 을 포함하고,
    상기 제2 부분은 상기 반사 전극 및 상기 제1 투명 전극 사이에 배치되고,
    상기 제2 부분에 상기 반사 전극의 상면 중 일부가 노출되도록 적어도 하나의 개구부가 정의되고,
    상기 제1 투명 전극은 상기 제2 부분 상에 배치되는 제1 투명부, 및 상기 개구부 내에 배치되는 제2 투명부를 포함하고,
    상기 제1 투명부의 상기 제1 방향으로의 제1 길이는 상기 제2 투명부의 상기 제1 방향으로의 제2 길이보다 긴 표시패널.
  2. 제1항에 있어서,
    상기 제1 투명부는 상기 제2 부분 상에 직접 배치되는 표시패널.
  3. 제1항에 있어서,
    상기 제2 투명부는 상기 개구부를 통하여 상기 반사 전극과 접촉하는 표시패널.
  4. 제1항에 있어서,
    상기 제2 투명부는 상기 개구부의 측면에 전면적으로 중첩하는 표시패널.
  5. 제1항에 있어서,
    상기 제1 부분에 포함된 물질 및 상기 제2 부분에 포함된 물질은 각각 실리콘 나이트라이트, 실리콘 옥시나이트라이트, 및 실리콘 옥사이드 중 적어도 하나를 포함하는 표시패널.
  6. 제1항에 있어서,
    상기 반사 전극은
    은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 네어디뮴(Nd), 이리듐(Ir), 및 크롬(Cr) 중 적어도 어느 하나를 포함하는 표시패널.
  7. 제1항에 있어서,
    상기 제1 투명 전극은 인듐 주석 산화물(ITO)을 포함하는 표시패널.
  8. 제1항에 있어서,
    상기 제1 공진 전극은 상기 반사 전극 상에 배치되는 산화 전극을 더 포함하고, 상기 제2 투명부는 상기 개구부를 통하여 상기 산화 전극과 접촉하는 표시패널.
  9. 제8항에 있어서,
    상기 산화 전극은 인듐 갈륨 아연 산화물(IGZO)을 포함하는 표시패널.
  10. 제1항에 있어서,
    상기 제1 발광소자와 평면 상에서 이격되고 상기 회로층 상에 배치되는 제2 발광소자를 더 포함하고,
    상기 제2 발광소자는 상기 반사 전극 및 상기 반사 전극 상에 배치되는 제2 투명 전극을 포함하는 제2 공진 전극, 상기 제2 공진 전극 상에 배치되는 상기 발광부, 및 상기 상부 전극을 포함하는 표시패널.
  11. 제10항에 있어서,
    상기 제2 공진 전극의 두께는 상기 제1 공진 전극의 두께보다 작은 표시패널.
  12. 제10항에 있어서,
    상기 제2 부분은 상기 반사 전극과 상기 제2 투명 전극 사이에 배치되지 않는 표시패널.
  13. 제10항에 있어서,
    상기 제1 부분은 상기 제1 발광소자 및 상기 제2 발광소자 사이에 배치되어 상기 제1 발광소자 및 상기 제2 발광소자를 구분하는 표시패널.
  14. 제10항에 있어서,
    상기 제2 공진 전극은,
    상기 반사 전극 상에 배치되는 산화 전극을 더 포함하고,
    상기 제2 투명 전극의 하면은 상기 산화 전극의 상면에 전면적으로 중첩하는 표시패널.
  15. 제10항에 있어서,
    상기 제1 부분에 화소 개구부가 정의되고,
    상기 화소 개구부는 상기 반사 전극의 상면을 노출시키는 표시패널.
  16. 제1항에 있어서,
    상기 제1 부분 상에 배치되고, 상기 비화소 영역에 중첩하는 스페이서를 더 포함하는 표시패널.
  17. 화소 영역과 상기 화소 영역으로부터 제1 방향으로 연장되는 비화소 영역을 포함하는 회로층, 및 상기 회로층 상에 배치되고 상기 화소 영역에 중첩하고 반사 전극과 산화 전극이 순차적으로 적층된 예비 공진 전극을 포함하는 예비 패널부재를 제공하는 단계;
    상기 화소 영역 및 상기 비화소 영역에 중첩하도록 상기 예비 패널부재 상에 예비 무기층을 형성하는 단계;
    상기 예비 무기층에 상기 산화 전극의 적어도 일부를 노출시키는 개구부를 형성하여 무기층을 형성하는 단계;
    상기 화소 영역에 중첩하도록 상기 개구부 내 및 상기 무기층 상에 제1 투명 전극을 형성하는 단계; 및
    상기 제1 투명 전극 상에 발광부를 형성하는 단계를 포함하고,
    상기 제1 투명 전극은 상기 무기층 상에 배치되는 제1 투명부, 및 상기 개구부 내 배치되는 제2 투명부를 포함하고,
    상기 제1 투명부의 상기 제1 방향으로의 제1 길이는 상기 제2 투명부의 상기 제1 방향으로의 제2 길이보다 긴 표시패널 제조방법.
  18. 제17항에 있어서,
    상기 무기층을 형성하는 단계는
    포토레지스트 공정에 의하여 수행되는 표시패널 제조방법.
  19. 제17항에 있어서,
    상기 무기층을 형성하는 단계는 상기 개구부와 평면 상에서 이격되고 상기 무기층에 정의된 화소 개구부를 형성하는 단계를 포함하고,
    상기 제1 투명 전극은 상기 화소 개구부 내 측면에는 형성되지 않고 상기 개구부 내 측면에는 형성되는 표시패널 제조방법.
  20. 제17항에 있어서,
    상기 제1 투명 전극을 형성하는 단계 이후,
    상기 비화소 영역에 중첩하도록 상기 무기층 상에 배치되는 스페이서를 형성하는 단계를 더 포함하는 표시패널 제조방법.
  21. 표시패널 및 상기 표시패널과 대향하는 렌즈부를 포함하고,
    상기 표시패널은,
    화소 영역 및 상기 화소 영역의 주변에 정의되는 비화소 영역을 포함하는 회로층;
    상기 회로층 상에 배치되고 상기 화소 영역에 중첩하는 제1 발광소자; 및
    상기 회로층 상에 배치되고, 상기 비화소 영역에 중첩하는 제1 부분 및 상기 제1 부분으로부터 제1 방향으로 연장되어 상기 화소 영역에 중첩하는 제2 부분을 포함하는 무기층을 포함하고,
    상기 제1 발광소자는,
    상기 회로층 상에 배치되고, 반사 전극 및 상기 반사 전극 상에 배치되는 제1 투명 전극을 포함하는 제1 공진 전극;
    상기 제1 공진 전극 상에 배치되는 발광부; 및
    상기 발광부 상에 배치된 상부 전극; 을 포함하고,
    상기 제2 부분은 상기 반사 전극 및 상기 제1 투명 전극 사이에 배치되고,
    상기 제2 부분에 상기 반사 전극의 상면 중 일부가 노출되도록 적어도 하나의 개구부가 정의되고,
    상기 제1 투명 전극은 상기 제2 부분 상에 배치되는 제1 투명부, 및 상기 개구부 내에 배치되는 제2 투명부를 포함하고,
    상기 제1 투명부의 상기 제1 방향으로의 제1 길이는 상기 제2 투명부의 상기 제1 방향으로의 제2 길이보다 긴 전자장치.
KR1020220167501A 2022-12-05 2022-12-05 표시패널, 이를 포함하는 전자장치 및 표시패널의 제조방법 KR20240083895A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220167501A KR20240083895A (ko) 2022-12-05 2022-12-05 표시패널, 이를 포함하는 전자장치 및 표시패널의 제조방법
US18/468,760 US20240188379A1 (en) 2022-12-05 2023-09-18 Display panel, electronic apparatus including the same and method of manufacturing display panel
CN202311645355.1A CN118159063A (zh) 2022-12-05 2023-12-01 显示面板、包括其的电子装置以及制造显示面板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220167501A KR20240083895A (ko) 2022-12-05 2022-12-05 표시패널, 이를 포함하는 전자장치 및 표시패널의 제조방법

Publications (1)

Publication Number Publication Date
KR20240083895A true KR20240083895A (ko) 2024-06-13

Family

ID=91279657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220167501A KR20240083895A (ko) 2022-12-05 2022-12-05 표시패널, 이를 포함하는 전자장치 및 표시패널의 제조방법

Country Status (3)

Country Link
US (1) US20240188379A1 (ko)
KR (1) KR20240083895A (ko)
CN (1) CN118159063A (ko)

Also Published As

Publication number Publication date
CN118159063A (zh) 2024-06-07
US20240188379A1 (en) 2024-06-06

Similar Documents

Publication Publication Date Title
JP7380588B2 (ja) 発光素子、投影型表示装置及び面発光装置
CN115066979A (zh) 发光元件、显示装置及用于制造显示装置的方法
KR20220034948A (ko) 전자 장치
EP4185085A1 (en) Light receiving element and electronic device including the same
US20220328582A1 (en) Display device
KR20240083895A (ko) 표시패널, 이를 포함하는 전자장치 및 표시패널의 제조방법
US20220190052A1 (en) Display device
EP4376577A1 (en) Display panel and electronic apparatus including the same
EP4429442A1 (en) Display panel and method of manufacturing the same
US20240237466A9 (en) Display panel and electronic apparatus including the same
KR102710403B1 (ko) 표시 패널, 이를 포함하는 표시 장치
KR20230145622A (ko) 표시 장치 및 그 표시 장치의 제조 방법
US20240188388A1 (en) Display panel and display device including the same
KR20230033254A (ko) 전자 장치
US20240268157A1 (en) Display device and manufacturing method thereof
US11871612B2 (en) Display device
US20230039703A1 (en) Display device
KR20230113463A (ko) 표시 장치 및 그 표시 장치의 제조 방법
KR20230084399A (ko) 표시 장치 및 그 표시 장치의 제조 방법
KR20240001791A (ko) 표시장치
KR20240015229A (ko) 표시 장치
KR20220165874A (ko) 표시 장치 및 그 표시 장치의 제조 방법
KR20230131319A (ko) 표시 장치
CN115802843A (zh) 电子装置