KR20240079192A - 웨이퍼 본딩 정렬을 판단하기 위한 방법 및 장치 - Google Patents

웨이퍼 본딩 정렬을 판단하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR20240079192A
KR20240079192A KR1020240064452A KR20240064452A KR20240079192A KR 20240079192 A KR20240079192 A KR 20240079192A KR 1020240064452 A KR1020240064452 A KR 1020240064452A KR 20240064452 A KR20240064452 A KR 20240064452A KR 20240079192 A KR20240079192 A KR 20240079192A
Authority
KR
South Korea
Prior art keywords
wafer
alignment
bonding
alignment information
metal pad
Prior art date
Application number
KR1020240064452A
Other languages
English (en)
Inventor
조은우
이형철
김용운
박종혁
이주복
김광락
이수영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020240064452A priority Critical patent/KR20240079192A/ko
Publication of KR20240079192A publication Critical patent/KR20240079192A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

웨이퍼 본딩 정렬을 판단하기 위한 장치 및 방법이 개시된다. 일 실시예에 따른 웨이퍼 본딩 정렬을 판단하기 위한 방법은 제1 웨이퍼의 제1 본딩 정렬 마크(bonding alignment mark)와 상기 제1 웨이퍼에 접합(bond)된 제2 웨이퍼의 제2 본딩 정렬 마크의 정렬 상태에 대한 제1 정렬 정보를 획득하는 단계를 포함할 수 있다. 상기 방법은 상기 제1 웨이퍼의 제1 금속 패드(metal pad)와 상기 제1 금속 패드에 접합된 상기 제2 웨이퍼의 제2 금속 패드의 정렬 상태에 대한 제2 정렬 정보를 획득하는 단계를 포함할 수 있다. 상기 방법은 상기 제1 정렬 정보 및 상기 제2 정렬 정보 사이의 상관관계(correlation)에 기초하여, 제3 웨이퍼의 제3 본딩 정렬 마크와 상기 제3 웨이퍼에 접합될 제4 웨이퍼의 제4 본딩 정렬 마크의 정렬 상태에 대한 제3 정렬 정보로부터 상기 제3 웨이퍼의 제3 금속 패드와 상기 제3 금속 패드에 접합될 상기 제4 웨이퍼의 제4 금속 패드의 정렬 상태에 대한 제4 정렬 정보를 추정하기 위한 추정 알고리즘을 결정하는 단계를 포함할 수 있다.

Description

웨이퍼 본딩 정렬을 판단하기 위한 방법 및 장치{METHOD AND APPARATUS FOR DETERMINING WAFER BONDING ALIGNMENT}
본 개시는 웨이퍼 본딩 정렬을 판단하기 위한 방법 및 장치에 관한 것이다.
WTW(wafer to wafer) 본딩 공정은 두 웨이퍼들을 접합(bond)시키는 공정일 수 있다. 예를 들어, WTW 본딩 공정은 V-NAND 플래시 메모리(vertical NAND flash memory), DRAM(dynamic random access memory), 또는 로직(logic)과 같은 반도체 장치를 제조하기 위해 사용될 수 있다.
상술한 정보는 본 개시에 대한 이해를 돕기 위한 목적으로 하는 배경 기술(related art)로 제공될 수 있다. 상술한 내용 중 어느 것도 본 개시와 관련된 종래 기술(prior art)로서 적용될 수 있는지에 대하여 어떠한 주장이나 결정이 제기되지 않는다.
일 실시예는 비파괴 방식에 기초하여, 서로 접합된 두 웨이퍼들의 금속 패드 오정렬(metal pad misalignment)을 판단하기 위한 방법을 제공할 수 있다.
일 실시예에 따른 웨이퍼 본딩 정렬을 판단하기 위한 방법은 제1 웨이퍼의 제1 본딩 정렬 마크(bonding alignment mark)와 상기 제1 웨이퍼에 접합(bond)된 제2 웨이퍼의 제2 본딩 정렬 마크의 정렬 상태에 대한 제1 정렬 정보를 획득하는 단계를 포함할 수 있다. 상기 방법은 상기 제1 웨이퍼의 제1 금속 패드(metal pad)와 상기 제1 금속 패드에 접합된 상기 제2 웨이퍼의 제2 금속 패드의 정렬 상태에 대한 제2 정렬 정보를 획득하는 단계를 포함할 수 있다. 상기 방법은 상기 제1 정렬 정보 및 상기 제2 정렬 정보 사이의 상관관계(correlation)에 기초하여, 제3 웨이퍼의 제3 본딩 정렬 마크와 상기 제3 웨이퍼에 접합될 제4 웨이퍼의 제4 본딩 정렬 마크의 정렬 상태에 대한 제3 정렬 정보로부터 상기 제3 웨이퍼의 제3 금속 패드와 상기 제3 금속 패드에 접합될 상기 제4 웨이퍼의 제4 금속 패드의 정렬 상태에 대한 제4 정렬 정보를 추정하기 위한 추정 알고리즘을 결정하는 단계를 포함할 수 있다.
상기 제3 웨이퍼 및 상기 제4 웨이퍼를 포함하는 제1 웨이퍼 쌍은 상기 제1 웨이퍼 및 상기 제2 웨이퍼를 포함하는 제2 웨이퍼 쌍의 랏(lot)의 후속 랏에 포함될 수 있다.
상기 제1 정렬 정보는 상기 제1 본딩 정렬 마크와 상기 제2 본딩 정렬 마크 사이의 제1 오정렬 값(misalignment value) 및 제2 오정렬 값을 포함할 수 있다. 상기 제1 오정렬 값 및 상기 제2 오정렬 값은 상기 제1 웨이퍼와 상기 제2 웨이퍼의 접합면의 평면 방향(planar direction)의 제1 축에 대응하는 오정렬 값 및 상기 제1 축에 수직한 상기 평면 방향의 제2 축에 대응하는 오정렬 값을 각각(respectively) 포함할 수 있다.
상기 제1 정렬 정보 및 상기 제3 정렬 정보 각각은 상기 제1 웨이퍼 쌍 및 상기 제2 웨이퍼 쌍 중 대응하는 웨이퍼 쌍에 포함된 두 웨이퍼들이 접합되어 있는 동안 측정(measured)될 수 있다.
상기 제2 정렬 정보는 상기 제1 금속 패드와 상기 제2 금속 패드 사이의 제3 오정렬 값 및 제4 오정렬 값을 포함할 수 있다. 상기 제3 오정렬 값 및 상기 제4 오정렬 값은 상기 제1 축에 대응하는 오정렬 값 및 상기 제2 축에 대응하는 오정렬 값을 각각(respectively) 포함할 수 있다.
상기 제2 정렬 정보는 상기 접합면이 유지되도록 상기 제1 웨이퍼 및 상기 제2 웨이퍼를 중 적어도 하나를 밀링(milling)하는 것을 기초로 측정될 수 있다.
상기 추정 알고리즘을 결정하는 단계는 상기 상관관계에 기초하여, 상기 제3 정렬 정보로부터 상기 제4 정렬 정보를 추정하기 위한 보간 알고리즘(interpolation algorithm)을 결정하는 단계를 포함할 수 있다.
상기 보간 알고리즘을 결정하는 단계는 상기 상관관계에 기초하여 복수의 후보 보간 알고리즘들을 결정하는 단계를 포함할 수 있다. 상기 보간 알고리즘을 결정하는 단계는 상기 제3 금속 패드에 대응되는 상기 제3 웨이퍼 상의 지점(point) 및 상기 제4 금속 패드에 대응되는 상기 제4 웨이퍼 상의 지점 중 적어도 하나의 로컬 와피지 값(local warpage value)에 기초하여, 상기 복수의 후보 보간 알고리즘들 중 어느 하나를 선택하는 단계를 포함할 수 있다.
상기 복수의 후보 보간 알고리즘들은 크리깅 보간 알고리즘을 포함할 수 있다.
상기 복수의 후보 보간 알고리즘들 중 어느 하나를 선택하는 단계는 상기 로컬 와피지 값이 임계값 보다 클 때, 크리깅 보간 알고리즘에 기초하여 상기 제3 정렬 정보로부터 상기 제4 정렬 정보를 추정하는 단계를 포함할 수 있다.
일 실시예에 따른 웨이퍼 본딩 정렬을 판단하기 위한 장치는 적어도 하나의 프로세서 및 인스트럭션들을 저장하는 메모리를 포함할 수 있다. 상기 인스트럭션들은 상기 적어도 하나의 프로세서에 의해 개별적으로 또는 집단적으로 실행되는 것에 기초하여, 상기 장치로 하여금 제1 웨이퍼의 제1 본딩 정렬 마크와 상기 제1 웨이퍼에 접합된 제2 웨이퍼의 제2 본딩 정렬 마크의 정렬 상태에 대한 제1 정렬 정보를 획득하게 할 수 있다. 상기 인스트럭션들은 상기 적어도 하나의 프로세서에 의해 개별적으로 또는 집단적으로 실행되는 것에 기초하여, 상기 장치로 하여금 상기 제1 웨이퍼의 제1 금속 패드와 상기 제1 금속 패드에 접합된 상기 제2 웨이퍼의 제2 금속 패드의 정렬 상태에 대한 제2 정렬 정보를 획득하게 할 수 있다. 상기 인스트럭션들은 상기 적어도 하나의 프로세서에 의해 개별적으로 또는 집단적으로 실행되는 것에 기초하여, 상기 장치로 하여금 상기 제1 정렬 정보 및 상기 제2 정렬 정보 사이의 상관관계에 기초하여, 제3 웨이퍼의 제3 본딩 정렬 마크와 상기 제3 웨이퍼에 접합될 제4 웨이퍼의 제4 본딩 정렬 마크의 정렬 상태에 대한 제3 정렬 정보로부터 상기 제3 웨이퍼의 제3 금속 패드와 상기 제3 금속 패드에 접합될 상기 제4 웨이퍼의 제4 금속 패드의 정렬 상태에 대한 제4 정렬 정보를 추정하기 위한 추정 알고리즘을 결정하게 할 수 있다.
상기 제3 웨이퍼 및 상기 제4 웨이퍼를 포함하는 제1 웨이퍼 쌍은 상기 제1 웨이퍼 및 상기 제2 웨이퍼를 포함하는 제2 웨이퍼 쌍의 랏의 후속 랏에 포함될 수 있다.
상기 제1 정렬 정보는 상기 제1 본딩 정렬 마크와 상기 제2 본딩 정렬 마크 사이의 제1 오정렬 값 및 제2 오정렬 값을 포함할 수 있다. 상기 제1 오정렬 값 및 상기 제2 오정렬 값은 상기 제1 웨이퍼와 상기 제2 웨이퍼의 접합면의 평면 방향의 제1 축에 대응하는 오정렬 값 및 상기 제1 축에 수직한 상기 평면 방향의 제2 축에 대응하는 오정렬 값을 각각 포함할 수 있다.
상기 제1 정렬 정보 및 상기 제3 정렬 정보 각각은 상기 제1 웨이퍼 쌍 및 상기 제2 웨이퍼 쌍 중 대응하는 웨이퍼 쌍에 포함된 두 웨이퍼들이 접합되어 있는 동안 측정될 수 있다.
상기 제2 정렬 정보는 상기 제1 금속 패드와 상기 제2 금속 패드 사이의 제3 오정렬 값 및 제4 오정렬 값을 포함할 수 있다. 상기 제3 오정렬 값 및 상기 제4 오정렬 값은 상기 제1 축에 대응하는 오정렬 값 및 상기 제2 축에 대응하는 오정렬 값을 각각 포함할 수 있다.
상기 제2 정렬 정보는 상기 접합면이 유지되도록 상기 제1 웨이퍼 및 상기 제2 웨이퍼를 중 적어도 하나를 밀링하는 것을 기초로 측정될 수 있다.
상기 추정 알고리즘을 결정하는 단계는 상기 상관관계에 기초하여, 상기 제3 정렬 정보로부터 상기 제4 정렬 정보를 추정하기 위한 보간 알고리즘을 결정하는 단계를 포함할 수 있다.
상기 인스트럭션들은 상기 적어도 하나의 프로세서에 의해 개별적으로 또는 집단적으로 실행되는 것에 기초하여, 상기 장치로 하여금 상기 상관관계에 기초하여, 복수의 후보 보간 알고리즘들을 결정하게 할 수 있다. 상기 인스트럭션들은 상기 적어도 하나의 프로세서에 의해 개별적으로 또는 집단적으로 실행되는 것에 기초하여, 상기 장치로 하여금 상기 제3 금속 패드에 대응되는 상기 제3 웨이퍼 상의 지점 및 상기 제4 금속 패드에 대응되는 상기 제4 웨이퍼 상의 지점 중 적어도 하나의 로컬 와피지 값에 기초하여, 상기 복수의 후보 보간 알고리즘들 중 어느 하나를 선택하게 할 수 있다.
상기 복수의 후보 보간 알고리즘들은 크리깅 보간 알고리즘을 포함할 수 있다.
상기 인스트럭션들은 상기 적어도 하나의 프로세서에 의해 개별적으로 또는 집단적으로 실행되는 것에 기초하여, 상기 장치로 하여금 상기 로컬 와피지 값이 임계값 보다 클 때, 크리깅 보간 알고리즘에 기초하여 상기 제3 정렬 정보로부터 상기 제4 정렬 정보를 추정하게 할 수 있다.
도면의 설명과 관련하여, 동일 또는 유사한 구성 요소에 대해서는 동일 또는 유사한 참조 부호가 사용될 수 있다.
도 1은 WTW 본딩 공정을 설명하기 위한 도면이다.
도 2는 일 실시예에 따른 V-NAND 플래시 메모리를 설명하기 위한 도면이다.
도 3은 웨이퍼의 구조를 설명하기 위한 도면이다.
도 4는 일 실시예에 따른 본딩 정렬 마크 및 금속 패드를 설명하기 위한 도면이다.
도 5는 일 실시예에 따른 웨이퍼 쌍의 오정렬을 설명하기 위한 도면이다.
도 6은 일 실시예에 따른 웨이퍼 쌍의 정렬 상태를 추정하기 위한 방법을 설명하기 위한 흐름도이다.
도 7 및 도 8은 일 실시예에 따른 본딩 정렬 마크들 사이의 정렬 정보 측정하는 방법을 설명하기 위한 도면들이다.
도 9 및 도 10은 일 실시예에 따른 금속 패드들 사이의 정렬 정보를 측정하는 방법을 설명하기 위한 도면들이다.
도 11은 일 실시예에 따른 보간 알고리즘을 설명하기 위한 도면이다.
도 12 및 도 13은 일 실시예에 따른 보간 알고리즘을 결정하는 방법을 설명하기 위한 도면들이다.
도 14는 일 실시예에 따른 웨이퍼 본딩 정렬을 판단하기 위한 장치의 개략적인 블록도이다.
이하, 실시예들을 첨부된 도면들을 참조하여 상세하게 설명한다. 본 개시에서는, 설명의 편의를 위해, 랏들(lots)의 번호에 관계없이 웨이퍼 쌍들에 대해서는 동일한 참조 부호를 사용하고, 웨이퍼 쌍들 각각에 포함된 두 웨이퍼들에 대해서는 동일한 참조 부호를 사용하도록 한다. 예를 들어, 샘플 웨이퍼 쌍 및 샘플 웨이퍼 쌍의 랏과 다른 랏에 포함된 웨이퍼 쌍에 대해서는 동일한 참조 번호를 사용하도록 한다.
도 1은 WTW 본딩 공정을 설명하기 위한 도면이다.
도 1을 참조하면, 일 실시예에 따르면, WTW 본딩 공정(예: 하이브리드 본딩 공정)은 반도체 장치를 제조하기 위해, 두 웨이퍼들(WF1, WF2)을 서로 접합하는 반도체 공정일 수 있다. 예를 들어, WTW 본딩 공정은 메모리 장치(예: V-NAND 플래시 메모리 또는 DRAM), 센서, 또는 로직(logic)과 같은 반도체 장치를 제조하기 위해, 사용될 수 있다.
서로 접합된 두 웨이퍼들(WF1, WF2)은 웨이퍼 쌍(WFP)을 형성할 수 있다. 웨이퍼 쌍(WFP)은 다이싱(dicing) 공정을 통해, 개별 반도체 장치들(또는 칩들)(예: V-NAND 플래시 메모리(20))로 분리될 수 있다.
도 2는 일 실시예에 따른 V-NAND 플래시 메모리를 설명하기 위한 도면이다.
도 2를 참조하면, 일 실시예에 따르면, V-NAND 플래시 메모리(20)는 WTW 본딩 공정을 통해 제조될 수 있다. V-NAND 플래시 메모리(20)는 본 개시를 설명하기 위한 반도체 장치의 일 예시일 뿐, 본 개시의 기술적 사상은 V-NAND 플래시 메모리(20) 외에 WTW 본딩 공정에 기초하여 제조되는 다양한 반도체 장치들(예: DRAM, 센서, 또는 로직)에 적용될 수 있다.
제1 기판(22)의 일 면에는 주변 회로들(peripheral circuits)(26)이 형성되고, 제2 기판(24)의 일 면에는 메모리 셀들(28)이 형성될 수 있다. 제1 기판(22)은 V-NAND 플래시 메모리(20)의 상부에 위치한 기판일 수 있고, 제2 기판(24)은 V-NAND 플래시 메모리(20)의 하부에 위치한 기판일 수 있다. 제1 기판(22)의 제1 금속 패드들(TMP)(예: 구리 패드)과 제2 기판(24)의 제2 금속 패드들(BMP)(예: 구리 패드)이 WTW 본딩 공정에 의해 서로 접합됨으로써, 메모리 셀들(28)은 주변 회로들(26)에 전기적으로 연결될 수 있다. 도 2에 도시된 바와 같이, 제1 금속 패드들(TMP)은 제2 금속 패드들(BMP)의 위에 위치할 수 있다.제1 금속 패드들(TMP)과 제2 금속 패드들(BMP)의 정렬 상태는 V-NAND 플래시 메모리(20)의 성능에 영향을 미칠 수 있으므로, 제1 금속 패드들(TMP)과 제2 금속 패드들(BMP)의 정렬 상태를 판단하기 위한 검사가 필요할 수 있다. 예를 들어, 비파괴 검사 또는 파괴 검사와 같은 검사 기법이 제1 금속 패드들(TMP)과 제2 금속 패드들(BMP)의 정렬 상태를 판단하기 위해 사용될 수 있다.
비파괴 검사의 일 예로는 본딩 정렬 마크(bonding alignment mark)(또는 본딩 정렬 키(bonding alignment key))를 이용하여, 제1 금속 패드들(TMP)과 제2 금속 패드들(BMP)의 정렬 상태를 간접적으로 추정하는 방법이 있을 수 있다. 비파괴 검사는 제1 금속 패드들(TMP)과 제2 금속 패드들(BMP)의 정렬 상태를 간단하게 판단할 수 있지만, 그 정확도가 낮을 수 있다.
파괴 검사의 일 예로는 SEP(scanning electron microscopy) 장비를 이용하여 서로 접합된 두 웨이퍼들의 단면을 분석함으로써, 제1 금속 패드들(TMP)과 제2 금속 패드들(BMP)의 정렬 상태를 측정하는 방법이 있을 수 있다. 파괴 검사는 높은 정확도를 가지지만, 웨이퍼 손실 또는 공정 시간의 증가를 야기시킬 수 있다.
웨이퍼 손실 또는 공정 시간의 증가를 최소화하면서 금속 패드들(BMP, TMP) 사이의 정렬 상태를 정확하게 판단할 수 있는 검사 방법이 필요하다.
도 3은 웨이퍼의 구조를 설명하기 위한 도면이고, 도 4는 일 실시예에 따른 본딩 정렬 마크 및 금속 패드를 설명하기 위한 도면이다.
도 3 및 도 4를 참조하면, 일 실시예에 따르면, 웨이퍼(WF)(예: 도 1의 제1 웨이퍼(WF1) 또는 제2 웨이퍼(WF2))는 복수의 샷들(shots)(SA)을 포함할 수 있다. 샷들(SA) 각각은 한 번의 노광공정에 의해 노광되는 영역을 나타낼 수 있다. 샷들(SA) 각각은 복수의 칩들(CA)을 포함할 수 있고, 칩들(CA) 사이에는 스크라이브 레인(SL)이 형성될 수 있다.
샷들(SA)들 각각의 스크라이브 레인(SL) 상에는 적어도 하나의 본딩 정렬 마크(BAM)이 형성될 수 있다. 본딩 정렬 마크(BAM)는 서로 접합될 두 웨이퍼들(예: 도 1의 제1 웨이퍼(WF1) 및 제2 웨이퍼(WF2)) 사이의 정렬을 판단하기 위한 마크일 수 있다. 본딩 정렬 마크(BAM)는 트렌치 마크(trench mark) 또는 해치 마크(hatch mark)일 수 있다. 복수 개의 본딩 정렬 마크(BAM)이 샷들(SA) 각각에 포함되는 경우, 복수 개의 본딩 정렬 마크(BAM) 중 일부는 트렌치 마크이고, 나머지 일부는 해치 마크일 수 있다. 또는, 복수 개의 본딩 정렬 마크(BAM)가 샷들(SA) 각각에 포함되는 경우, 복수 개의 본딩 정렬 마크(BAM) 전부는 트렌치 마크 또는 해치 마크일 수 있다. 본딩 정렬 마크(BAM)는 다른 마크들(예: 포토 오버레이 키(photo overlay key) 또는 포토 정렬 키(photo align key))과는 별도로 형성될 수 있다.
칩들(CA) 각각은 복수의 금속 패드들(MP)(예: 도 2의 제1 금속 패드들(TMP) 또는 제2 금속 패드들(BMP))을 포함할 수 있다. 복수의 금속 패드들(MP) 각각은 구리 패드일 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 복수의 금속 패드들(MP) 각각은 구리 외의 전도성 금속(예: 알루미늄, 금, 은, 또는 니켈)으로 형성될 수 있다.
도 5는 일 실시예에 따른 웨이퍼 쌍의 오정렬을 설명하기 위한 도면이다.
도 5를 참조하면, 일 실시예에 따르면, WTW 본딩 공정에서 웨이퍼 쌍(WFP)의 오정렬 이슈가 문제될 수 있다. 서로 접합된 두 웨이퍼들(WF1, WF2) 사이의 오정렬 이슈는 공정 장비의 오류, 웨이퍼의 변형, 또는 먼지와 같은 다양한 요인들에 의해 발생할 수 있다. 제1 웨이퍼(WF1)의 제1 금속 패드들(TMP)과 제2 웨이퍼(WF2)의 제2 금속 패드들(BMP) 사이의 오정렬 이슈는 반도체 장치의 성능 및 공정 수율을 낮출 수 있다.
웨이퍼 쌍(WFP)의 오정렬 이슈로 인해 야기되는 공정 수율 저하 및 제품 품질 저하를 방지하기 위해서는, 공정 과정에서 웨이퍼 쌍(WFP)의 오정렬을 신속하게 검사(또는 판단)할 수 있는 방법이 필요하다.
도 6은 일 실시예에 따른 웨이퍼 쌍의 정렬 상태를 추정하기 위한 방법을 설명하기 위한 흐름도이다.
도 6을 참조하면, 일 실시예에 따르면, 웨이퍼 쌍의 정렬 상태를 추정하기 위한 방법은 공정 장비(예: WTW 본딩 공정 장비)에 의해 제조된 샘플 웨이퍼 쌍으로부터 실제 오정렬 값을 측정하고, 측정된 오정렬 값을 이용하여 해당 공정 장비에 의해 제조될 후속 랏(subsequent lot)의 웨이퍼 쌍의 정렬 상태를 추정하는 방법일 수 있다. 동작 610 내지 동작 640은 순차적으로 수행될 수 있지만, 이에 한정되는 것은 아니다. 예를 들어, 동작 610 및 동작 620은 병렬적으로 수행되거나, 동작 610은 동작 620 이후에 수행될 수 있다.
동작 610에서, 웨이퍼 정렬을 판단하기 위한 장치(예: 도 14의 장치(1400))는 샘플 웨이퍼 쌍의 본딩 정렬 마크들 사이의 정렬 상태에 대한 제1 정렬 정보를 획득할 수 있다. 제1 정렬 정보는 측정 장비(예: IR(infrared) spectroscopy 장비)를 통해 측정된 것일 수 있다. 제1 정렬 정보를 측정하는 방법에 대해서는 도 7 및 도 8을 참조하여 상세히 설명하도록 한다. 제1 정렬 정보는 측정 장비로부터 장치(1400)로 통신을 통해 전송될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 제1 정렬 정보는 사용자에 의해 장치(1400)에 입력될 수 있다.
동작 620에서, 장치(1400)는 샘플 웨이퍼 쌍의 금속 패드들 사이의 정렬 상태에 대한 제2 정렬 정보를 획득할 수 있다. 제2 정렬 정보는 측정 장비(예: WTDS(wide-area top-down delayering system))를 통해 측정된 것일 수 있다. 제2 정렬 정보를 측정하는 방법에 대해서는 도 9 및 도 10를 참조하여 상세히 설명하도록 한다. 제2 정렬 정보는 측정 장비로부터 장치(1400)로 통신을 통해 전송될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 제2 정렬 정보는 사용자에 의해 장치(1400)에 입력될 수 있다.
동작 630에서, 장치(1400)는 제1 정렬 정보 및 제2 정렬 정보 간 상관관계에 기초하여, 후속 랏의 웨이퍼 쌍의 정렬 상태를 추정하기 위한 추정 알고리즘을 결정할 수 있다. 예를 들어, 장치(1400)는 제1 정렬 정보 및 제2 정렬 정보를 이용하여 복수의 보간 알고리즘들(예: 역 거리 가중 보간 알고리즘, 스플라인 보간 알고리즘, 및/또는 크리깅 보간 알고리즘) 각각의 성능 점수(performance score)를 계산하고, 가장 높은 성능 점수를 가지는 보간 알고리즘을 추정 알고리즘으로서 선택할 수 있다. 보간 알고리즘의 성능 점수는 해당 보간 알고리즘이 제1 정렬 정보와 제2 정렬 정보 사이의 상관관계를 정확하게 표현할 수 있는 정도를 나타내는 점수일 수 있다. 예를 들어, 제1 보간 알고리즘의 성능 점수가 제2 보간 알고리즘의 성능 점수보다 높은 경우, 제1 보간 알고리즘은 제2 보간 알고리즘보다 제1 정렬 정보와 제2 정렬 정보 사이의 상관관계를 더 정확하게 표현할 수 있다.
보간 알고리즘의 성능 점수는 제1 정렬 정보 및 제2 정렬 정보에 기반한 다양한 방식들에 의해 결정될 수 있다. 예를 들어, 장치(1400)는 실제 데이터와 보간 알고리즘에 의해 추정된(또는 보간된) 데이터 사이의 오차에 기초하여, 해당 보간 알고리즘이 데이터(예: 제1 정렬 정보 및 제2 정렬 정보)의 추세(trend) 또는 데이터의 변동성(variability)을 얼마나 잘 포착(capture)하는지를 평가할 수 있다.
선택된 보간 알고리즘을 이용하여 웨이퍼 쌍의 정렬 상태를 추정하는 방법에 대해서는 도 11을 참조하여 설명하도록 한다.
동작 640에서, 장치(1400)는 선택된 추정 알고리즘을 이용하여, 후속 랏의 웨이퍼 쌍의 본딩 정렬 마크들 사이의 제3 정렬 정보로부터 후속 랏의 웨이퍼 쌍의 타겟 금속 패드들 사이의 제4 정렬 정보를 추정할 수 있다. 제3 정렬 정보는 제1 정보의 측정을 위해 사용된 측정 장비(예: IR(infrared) spectroscopy 장비)를 통해 측정된 것일 수 있지만 이에 한정되는 것은 아니다. 예를 들어, 제1 정렬 정보와 제3 정렬 정보는 서로 다른 측정 장비들에 의해 각각 측정될 수 있다. 제3 정렬 정보를 측정하는 방법에 대해서는 도 7을 참조하여 상세히 설명하도록 한다. 제3 정렬 정보는 측정 장비로부터 장치(1400)로 통신을 통해 전송될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 제3 정렬 정보는 사용자에 의해 장치(1400)에 입력될 수 있다.
도 7 및 도 8은 일 실시예에 따른 본딩 정렬 마크들 사이의 정렬 정보 측정하는 방법을 설명하기 위한 도면이다.
도 7 및 도 8을 참조하면, 일 실시예에 따르면, 측정 장비(예: IR spectroscopy 장비)는 웨이퍼 쌍(WFP)의 본딩 정렬 마크들 사이의 정렬 정보(예: 도 6의 제1 정렬 정보 또는 제3 정렬 정보)를 측정할 수 있다. 제1 정렬 정보는 샘플 웨이퍼 쌍으로부터 측정되고, 제3 정렬 정보는 후속 랏의 웨이퍼 쌍으로부터 측정될 수 있다.
측정 장비는 적외선을 서로 접합된 제1 웨이퍼(WF1) 및 제2 웨이퍼(WF2)를 포함하는 웨이퍼 쌍(WFP)에 투과시킴으로써, 제1 웨이퍼(WF1)의 본딩 정렬 마크(TBAM)와 제2 웨이퍼(WF2)의 본딩 정렬 마크(BBAM)의 정렬 정보를 측정할 수 있다. 정렬 정보는 제1 웨이퍼(WF1)와 제2 웨이퍼(WF2) 사이의 접합면의 평면 방향(planar direction)의 두 축들(예: x축, y축) 각각에 대응하는 오정렬 값을 포함할 수 있다. 예를 들어, 본딩 정렬 마크 쌍들(BAMP) 각각의 정렬 정보는 접합면의 평면 방향의 제1 축(예: x 축)에 대응하는 제1 오정렬 값(MV1) 및 제1 축에 수직한 제2 축(예: y 축)에 대응하는 제2 오정렬 값(MV2)을 포함할 수 있다.
도 7 및 도 8은 비파괴 방식으로 웨이퍼 쌍(WFP)의 본딩 정렬 마크 쌍(BAMP)의 정렬 정보를 측정하기 위한 방법의 일 예로서, IR spectroscopy를 설명하기 위한 도면일 뿐, 본 개시의 범위가 이에 한정되는 것은 아니다. 예를 들어, 본딩 정렬 마크 쌍(BAMP)의 정렬 정보는 두 웨이퍼들(WF1, WF2)이 접합된 상태에서 정렬 정보를 측정할 수 있는 다른 비파괴 방식들을 통해 획득(또는 측정)될 수 있다.
도 9 및 도 10은 일 실시예에 따른 금속 패드들 사이의 정렬 정보를 측정하는 방법을 설명하기 위한 도면들이다.
도 9 및 도 10을 참조하면, 일 실시예에 따르면, 측정 장비(예: WTDS(wide-area top-down delayering system))는 웨이퍼 쌍(WFP)(예: 샘플 웨이퍼 쌍)의 금속 패드들 사이의 정렬 정보(예: 도 6의 제2 정렬 정보)를 측정할 수 있다. 측정 장비는 금속 패드들 사이의 정렬 정보를 측정하기 위해, 웨이퍼 쌍(WFP)에 포함된 제1 웨이퍼(WF1) 및 제2 웨이퍼(WF2) 중에서 적어도 하나를 밀링(milling)할 수 있다. 측정 장비는 금속 패드들 사이의 정렬 정보를 제공하는 이미지(90)를 획득하기 위해, 제1 웨이퍼(WF1)와 제2 웨이퍼(WF2) 사이의 접합면이 유지되도록 제1 웨이퍼(WF1) 및 제2 웨이퍼(WF2) 중에서 적어도 하나를 밀링(milling)할 수 있다. 측정 장비는 제1 웨이퍼(WF1) 및 제2 웨이퍼(WF2) 중에서 적어도 하나의 일면(예: 접합면의 반대 면)의 부분 또는 해당 면의 전체를 밀링할 수 있다.
금속 패드들 사이의 정렬 정보는 제1 웨이퍼(WF1)의 금속 패드(TMP)와 이에 접합되는 제2 웨이퍼(WF2)의 금속 패드(BMP) 사이의 오정렬 값을 포함할 수 있다. 정렬 정보는 제1 웨이퍼(WF1)와 제2 웨이퍼(WF2) 사이의 접합면의 평면 방향(planar direction)의 두 축들 각각에 대응하는 오정렬 값을 포함할 수 있다. 예를 들어, 금속 패드 쌍들(MPP) 각각의 정렬 정보는 접합면의 평면 방향의 제1 축(예: x 축)에 대응하는 제1 오정렬 값(MV3) 및 제1 축에 수직한 제2 축(예: y 축)에 대응하는 제2 오정렬 값(MV4)을 포함할 수 있다.
도 9 및 도 10은 금속 패드 쌍(MPP)의 정렬 정보를 측정하는 방법의 일 예로서, WTDS를 설명하기 위한 도면일 뿐, 본 개시의 범위가 이에 한정되는 것은 아니다. 예를 들어, 금속 패드 쌍(MPP)의 정렬 정보는 WTDS 외에 웨이퍼 쌍(WFP)의 접합면의 평면 방향의 두 축들 각각에 대응하는 금속 패드 오정렬 값을 측정할 수 있는 다른 방식들을 통해 획득(또는 측정)될 수 있다.
도 11은 일 실시예에 따른 보간 알고리즘을 설명하기 위한 도면이다.
도 11을 참조하면, 일 실시예에 따르면, 웨이퍼 정렬을 판단하기 위한 장치(예: 도 14의 장치(1400))는 후속 랏의 웨이퍼 쌍의 금속 패드들 간 정렬 상태를 추정하기 위해, 역 거리 가중 보간 알고리즘(inverse distance weighting interpolation algorithm)을 사용할 수 있다. 역 거리 가중 보간 알고리즘은 타겟 금속 패드 쌍(TAMPP)과 관련된 설정 조건을 만족하는 적어도 하나의 본딩 정렬 마크 쌍의 정렬 정보에 기초하여, 타겟 금속 패드 쌍(TAMPP)의 정렬 상태를 추정하는 보간 알고리즘일 수 있다. 타겟 금속 패드 쌍(TAMPP)은 후속 랏의 웨이퍼 쌍에 포함된 금속 패드 쌍들 중에서, 사용자가 정렬 상태를 추정하고자 하는 두 금속 패드들을 포함하는 금속 패드 쌍을 의미할 수 있다. 타겟 금속 패드 쌍과 관련된 설정 조건은 타겟 금속 패드 쌍의 정렬 정보를 추정하기 위해 사용될 본딩 정렬 마크 쌍을 결정(또는 선택)하기 위한 조건일 수 있다.
예를 들어, 장치(1400)는 역 거리 가중 보간 알고리즘을 이용하여, 타겟 금속 패드 쌍(TAMPP)이 위치한 샷(SA5)에 위치한 본딩 정렬 마크 쌍(BAMP5) 및 해당 샷(SA5)의 인접 샷들(SA1 내지 SA4, SA6 내지 SA9)에 위치한 본딩 정렬 마크 쌍들(BAMP1 내지 BAMP4, BAMP6 내지 BAMP9)의 각 오정렬 값들(respective misalignment values)(예: 측정 값)로부터 타겟 금속 패드 쌍(TAMPP)의 오정렬 값을 추정할 수 있다. 이는 아래 수학식 1과 같이 표현될 수 있다.
[수학식 1]
수학식 1에서, ZT는 타겟 금속 패드 쌍의 오정렬 값(예: x 축 또는 y 축 방향으로의 오정렬 값)을 나타내고, Zi는 본딩 정렬 마크 쌍의 오정렬 값을 나타내고, di는 타겟 금속 패드 쌍과 해당 본딩 정렬 마크 쌍 사이의 거리를 나타낼 수 있고, P는 사용자에 의해 설정되는 값(예: 양수)일 수 있다.
장치(1400)는 후속 랏의 웨이퍼 쌍의 구리 패드들의 정렬 상태를 추정하기 위해, 역 거리 가중 보간 알고리즘 외에 스플라인 보간 알고리즘(spline interpolation algorithm) 및/또는 크리깅 보간 알고리즘(Kriging interpolation algorithm)을 사용할 수 있다.
도 12 및 도 13은 일 실시예에 따른 보간 알고리즘을 결정하는 방법을 설명하기 위한 도면들이다.
도 12 및 도 13을 참조하면, 일 실시예에 따르면, 웨이퍼 정렬을 판단하기 위한 장치(예: 도 14의 장치(1400))는 후속 랏의 웨이퍼 쌍(WFP)에 포함된 두 웨이퍼들(WF1, WF2) 중 적어도 하나의 로컬 와피지 값에 기초하여, 추정 알고리즘으로서 사용될 보간 알고리즘을 결정할 수 있다. 동작 1210 내지 동작 1240은 순차적으로 수행될 수 있지만, 이에 한정되는 것은 아니다. 예를 들어, 동작 1210 및 동작 1220은 병렬적으로 수행되거나, 동작 1210은 동작 1220 이후에 수행될 수 있다.
동작 1210에서, 장치(1400)는 도 6의 동작 610에서 획득된 제1 정렬 정보 및 동작 620에서 획득된 제2 정렬 정보 사이의 상관관계에 기초하여, 크리깅 보간 알고리즘을 포함하는 복수의 후보 보간 알고리즘들을 결정할 수 있다. 예를 들어, 장치(1400)는 임계 점수보다 큰 성능 점수를 가지는 보간 알고리즘(예: 역 거리 가중 보간 알고리즘 또는 스플라인 보간 알고리즘)을 후보 보간 알고리즘으로 결정할 수 있다. 임계 점수는 사용자에 의해 설정될 수 있다. 장치(1400)는 성능 점수와 관계없이 크리깅 보간 알고리즘을 후보 보간 알고리즘으로 결정할 수 있다.
동작 1220에서, 장치(1400)는 후속 랏의 웨이퍼 쌍(WFP)의 타겟 금속 패드 쌍(TAMPP)과 관련된 로컬 와피지 값의 크기를 판단할 수 있다. 장치(1400)는 제1 타겟 금속 패드(TAMP1)에 대응되는 제1 웨이퍼(WF1)의 타겟 지점(point)의 제1 로컬 와피지 값 및 제2 타겟 금속 패드(TAMP2)에 대응되는 제2 웨이퍼(WF2)의 타겟 지점의 제2 로컬 와피지 값 중 적어도 하나가 임계값(예: 설정값)보다 큰지 여부를 판단할 수 있다. 제1 웨이퍼(WF1)의 타겟 지점은 제1 타겟 금속 패드(TAMP1)의 중심점에 대응되는 제1 웨이퍼(WF1)의 지점(P1)으로부터 일정 거리(D) 내에 있는 제1 웨이퍼(WF1)의 지점을 포함할 수 있다. 제2 웨이퍼(WF2)의 타겟 지점은 제2 타겟 금속 패드(TAMP2)의 중심점에 대응되는 제2 웨이퍼(WF2)의 지점(P2)로부터 일정 거리(D) 내에 있는 제2 웨이퍼(WF2)의 지점을 포함할 수 있다.
동작 1230에서, 장치(1400)는 제1 로컬 와피지 값 및 제2 로컬 와피지 값 중 적어도 하나가 임계값보다 큰 경우, 크리깅 보간 알고리즘을 추정 알고리즘으로 선택할 수 있다.
동작 1240에서, 장치(1400)는 제1 로컬 와피지 값 및 제2 로컬 와피지 값 모두가 임계 값 이하인 경우, 복수의 후보 보간 알고리즘 중에서 가장 높은 성능 점수를 가지는 보간 알고리즘을 추정 알고리즘으로 선택할 수 있다.
도 14는 일 실시예에 따른 웨이퍼 본딩 정렬을 판단하기 위한 장치의 개략적인 블록도이다.
도 14를 참조하면, 일 실시예에 따르면, 웨이퍼 본딩 정렬을 판단하기 위한 장치(1400)는 적어도 하나의 프로세서(1420) 및 메모리(1440)을 포함할 수 있다.
메모리(1440)는 적어도 하나의 프로세서(1420)에 의해 실행가능한 인스트럭션(instruction)들(또는 프로그램)을 저장할 수 있다. 예를 들어, 인스트럭션들은 적어도 하나의 프로세서(1420)의 동작 및/또는 적어도 하나의 프로세서(1420)의 각 구성의 동작을 실행하기 위한 인스트럭션들을 포함할 수 있다.
메모리(1440)는 하나 이상의 컴퓨터 판독 가능한 저장 매체(computer-readable storage media)를 포함할 수 있다. 메모리(1440)는 비휘발성 저장 소자들(예: 자기 하드 디스크(magnetic hard disc), 광 디스크(optical disc), 플로피 디스크(floppy disc), 플래시 메모리(flash memory), EPROM(electrically programmable memories), EEPROM(electrically erasable and programmable))을 포함할 수 있다.
메모리(1440)는 비일시적 매체(non-transitory media)일 수 있다. "비일시적"이라는 용어는 저장 매체가 반송파 또는 전파된 신호로 구현되지 않음을 나타낼 수 있다. 단, “비일시적”이라는 용어는 메모리(1440)가 움직일 수 없는 것으로 해석되어서는 안 된다.
적어도 하나의 프로세서(1420)는 메모리(1440)에 저장된 데이터를 처리할 수 있다. 적어도 하나의 프로세서(1420)는 메모리(1440)에 저장된 컴퓨터로 읽을 수 있는 코드(예: 소프트웨어) 및 적어도 하나의 프로세서(1420)에 의해 유발된 인스트럭션들을 실행할 수 있다.
적어도 하나의 프로세서(1420)는 목적하는 동작들(desired operations)을 실행시키기 위한 물리적인 구조를 갖는 회로를 가지는 하드웨어로 구현된 데이터 처리 장치일 수 있다. 예를 들어, 목적하는 동작들은 프로그램에 포함된 코드(code) 또는 인스트럭션들을 포함할 수 있다.
예를 들어, 하드웨어로 구현된 데이터 처리 장치는 마이크로프로세서(microprocessor), 중앙 처리 장치(central processing unit), 프로세서 코어(processor core), 멀티-코어 프로세서(multi-core processor), 멀티프로세서(multiprocessor), ASIC(Application-Specific Integrated Circuit), FPGA(Field Programmable Gate Array)를 포함할 수 있다.
적어도 하나의 프로세서(1420)는 메인 프로세서(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 및 적어도 하나의 보조 프로세서(예: NPU(neural processing unit) 및/또는 GPU(graphic processing unit))를 포함할 수 있다.
적어도 하나의 프로세서(1420)는 메모리(1440)에 저장된 코드, 인스트럭션들, 및/또는 어플리케이션을 개별적(individually) 또는 집단적으로(collectively) 실행함으로써, 장치(1400)로 하여금 적어도 하나의 동작들을 수행하도록 할 수 있다.
장치(1400)는 필요에 따라, 통신 모듈(1460)을 더 포함할 수 있다. 통신 모듈(1460)은 장치(1400)와 외부 전자 장치(예: IR spectroscopy 장비 또는 WTDS와 같은 측정 장비) 간의 직접 통신 채널(예: 유선 통신 채널) 또는 무선 통신 채널을 수립하고, 수립된 통신 채널을 통한 통신을 지원할 수 있다.
본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제1", "제2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서의 다양한 실시예들에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
일실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.
본 개시에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 본 문서로부터 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
WFP: 웨이퍼 쌍
WF1: 제1 웨이퍼
WF2: 제2 웨이퍼

Claims (10)

  1. 웨이퍼 본딩 정렬을 판단하기 위한 방법에 있어서,
    제1 웨이퍼의 제1 본딩 정렬 마크(bonding alignment mark)와 상기 제1 웨이퍼에 접합(bond)된 제2 웨이퍼의 제2 본딩 정렬 마크의 정렬 상태에 대한 제1 정렬 정보를 획득하는 단계;
    상기 제1 웨이퍼의 제1 금속 패드(metal pad)와 상기 제1 금속 패드에 접합된 상기 제2 웨이퍼의 제2 금속 패드의 정렬 상태에 대한 제2 정렬 정보를 획득하는 단계; 및
    상기 제1 정렬 정보 및 상기 제2 정렬 정보 사이의 상관관계(correlation)에 기초하여, 제3 웨이퍼의 제3 본딩 정렬 마크와 상기 제3 웨이퍼에 접합될 제4 웨이퍼의 제4 본딩 정렬 마크의 정렬 상태에 대한 제3 정렬 정보로부터 상기 제3 웨이퍼의 제3 금속 패드와 상기 제3 금속 패드에 접합될 상기 제4 웨이퍼의 제4 금속 패드의 정렬 상태에 대한 제4 정렬 정보를 추정하기 위한 추정 알고리즘을 결정하는 단계
    를 포함하는, 방법.
  2. 제1항에 있어서,
    상기 제3 웨이퍼 및 상기 제4 웨이퍼를 포함하는 제1 웨이퍼 쌍은,
    상기 제1 웨이퍼 및 상기 제2 웨이퍼를 포함하는 제2 웨이퍼 쌍의 랏(lot)의 후속 랏에 포함되는, 방법.
  3. 제1항에 있어서,
    상기 제1 정렬 정보는,
    상기 제1 본딩 정렬 마크와 상기 제2 본딩 정렬 마크 사이의 제1 오정렬 값(misalignment value) 및 제2 오정렬 값
    을 포함하고,
    상기 제1 오정렬 값 및 상기 제2 오정렬 값은,
    상기 제1 웨이퍼와 상기 제2 웨이퍼의 접합면의 평면 방향(planar direction)의 제1 축에 대응하는 오정렬 값 및 상기 제1 축에 수직한 상기 평면 방향의 제2 축에 대응하는 오정렬 값을 각각(respectively)
    포함하는, 방법.
  4. 제2항에 있어서,
    상기 제1 정렬 정보 및 상기 제3 정렬 정보 각각은,
    상기 제1 웨이퍼 쌍 및 상기 제2 웨이퍼 쌍 중 대응하는 웨이퍼 쌍에 포함된 두 웨이퍼들이 접합되어 있는 동안 측정(measured)되는 것인, 방법.
  5. 제3항에 있어서,
    상기 제2 정렬 정보는,
    상기 제1 금속 패드와 상기 제2 금속 패드 사이의 제3 오정렬 값 및 제4 오정렬 값
    을 포함하고,
    상기 제3 오정렬 값 및 상기 제4 오정렬 값은,
    상기 제1 축에 대응하는 오정렬 값 및 상기 제2 축에 대응하는 오정렬 값을 각각(respectively)
    포함하는, 방법.
  6. 제3항에 있어서,
    상기 제2 정렬 정보는,
    상기 접합면이 유지되도록 상기 제1 웨이퍼 및 상기 제2 웨이퍼를 중 적어도 하나를 밀링(milling)하는 것을 기초로 측정되는 것인, 방법.
  7. 제1항에 있어서,
    상기 추정 알고리즘을 결정하는 단계는,
    상기 상관관계에 기초하여, 상기 제3 정렬 정보로부터 상기 제4 정렬 정보를 추정하기 위한 보간 알고리즘(interpolation algorithm)을 결정하는 단계
    를 포함하는, 방법.
  8. 제7항에 있어서,
    상기 보간 알고리즘을 결정하는 단계는,
    상기 상관관계에 기초하여 복수의 후보 보간 알고리즘들을 결정하는 단계; 및
    상기 제3 금속 패드에 대응되는 상기 제3 웨이퍼 상의 지점(point) 및 상기 제4 금속 패드에 대응되는 상기 제4 웨이퍼 상의 지점 중 적어도 하나의 로컬 와피지 값(local warpage value)에 기초하여, 상기 복수의 후보 보간 알고리즘들 중 어느 하나를 선택하는 단계
    를 포함하는, 방법.
  9. 제8항에 있어서,
    상기 복수의 후보 보간 알고리즘들은,
    크리깅 보간 알고리즘
    을 포함하는, 방법.
  10. 제8항에 있어서,
    상기 복수의 후보 보간 알고리즘들 중 어느 하나를 선택하는 단계는,
    상기 로컬 와피지 값이 임계값 보다 클 때, 크리깅 보간 알고리즘에 기초하여 상기 제3 정렬 정보로부터 상기 제4 정렬 정보를 추정하는 단계
    를 포함하는, 방법.
KR1020240064452A 2024-05-17 2024-05-17 웨이퍼 본딩 정렬을 판단하기 위한 방법 및 장치 KR20240079192A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020240064452A KR20240079192A (ko) 2024-05-17 2024-05-17 웨이퍼 본딩 정렬을 판단하기 위한 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020240064452A KR20240079192A (ko) 2024-05-17 2024-05-17 웨이퍼 본딩 정렬을 판단하기 위한 방법 및 장치

Publications (1)

Publication Number Publication Date
KR20240079192A true KR20240079192A (ko) 2024-06-04

Family

ID=91465945

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020240064452A KR20240079192A (ko) 2024-05-17 2024-05-17 웨이퍼 본딩 정렬을 판단하기 위한 방법 및 장치

Country Status (1)

Country Link
KR (1) KR20240079192A (ko)

Similar Documents

Publication Publication Date Title
US10502549B2 (en) Model-based single parameter measurement
KR102220435B1 (ko) 웨이퍼에 걸친 파라미터 변동들에 기초한 측정 모델 최적화
TWI618161B (zh) 使用設計資料於半導體晶圓上偵測重複缺陷之方法、系統及非暫時性電腦可讀媒體
KR102137848B1 (ko) 스펙트럼 감도 및 프로세스 변동에 기초한 측정 레시피 최적화
US11669957B2 (en) Semiconductor wafer measurement method and system
US7505148B2 (en) Matching optical metrology tools using spectra enhancement
US11248904B2 (en) Systems and methods for real time measurement of surface curvature and thermal expansion of small samples
TW201234516A (en) Apparatus, device and method for determining alignment errors
WO2005008548A1 (en) Method of transmitting cad data to a wafer inspection system
TWI631637B (zh) 用於暗場檢測之基於背景之檢測
TWI761556B (zh) 用於識別一晶圓上之損害缺陷之一來源之系統、方法及非暫時性電腦可讀媒體
US7428044B2 (en) Drift compensation for an optical metrology tool
US20130203188A1 (en) Hybrid metrology for semiconductor devices
TW201514513A (zh) 晶圓的可適性電性測試
US20160110859A1 (en) Inspection method for contact by die to database
CN101145535A (zh) 非破坏性检测线宽粗糙现象的方法
TW201443678A (zh) 在設計資料空間中判定檢測系統輸出之一位置
US10365225B1 (en) Multi-location metrology
KR20240079192A (ko) 웨이퍼 본딩 정렬을 판단하기 위한 방법 및 장치
JP2014515859A (ja) データベース駆動型のセルツーセルレチクル検査
CN113013049B (zh) 半导体制程及其制程设备与控制装置
US20220290974A1 (en) Optical metrology models for in-line film thickness measurements
Lin et al. Fast and accurate scatterometry metrology method for STI CMP step height process evaluation
US20150355108A1 (en) Inspection system and methods of fabricating and inspecting semiconductor device using the same
US9903707B2 (en) Three-dimensional scatterometry for measuring dielectric thickness