KR20240075289A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20240075289A
KR20240075289A KR1020220157122A KR20220157122A KR20240075289A KR 20240075289 A KR20240075289 A KR 20240075289A KR 1020220157122 A KR1020220157122 A KR 1020220157122A KR 20220157122 A KR20220157122 A KR 20220157122A KR 20240075289 A KR20240075289 A KR 20240075289A
Authority
KR
South Korea
Prior art keywords
layer
area
display device
substrate
display area
Prior art date
Application number
KR1020220157122A
Other languages
English (en)
Inventor
김명수
하창덕
김동규
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020220157122A priority Critical patent/KR20240075289A/ko
Priority to US18/514,752 priority patent/US20240172507A1/en
Priority to CN202311548706.7A priority patent/CN118076166A/zh
Publication of KR20240075289A publication Critical patent/KR20240075289A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 명세서의 일 실시예는 표시 영역, 표시 영역에서 연장되는 비표시 영역 및 비표시 영역에 포함되는 벤딩 영역을 포함하는 기판, 벤딩 영역 상에 형성된 복수의 배선들 및 복수의 배선들 상에 형성되는 마이크로 커버층을 포함하고, 마이크로 커버층과 중첩되도록 기판에 홈이 형성될 수 있다

Description

표시 장치{DISPLAY DEVICE}
실시예는 표시 장치에 관한 것이다. 상세하게, 벤딩에 의한 응력(stress) 또는 벤딩 영역에 인가되는 하중에 의한 배선의 손상에 대비하는 표시 장치에 관한 것이다.
최근의 정보화 사회에서 표시장치는 시각정보 전달매체로서 그 중요성이 한층 강조되고 있으며, 향후 주요한 위치를 점하기 위해서는 저소비전력화, 박형화, 경량화, 고화질화 등의 요건을 충족시켜야 한다.
표시 장치는 자체가 빛을 내는 브라운관(Cathode Ray Tube; CRT), 전계발광소자(Electro Luminescence; EL), 발광소자(Light Emitting Diode; LED), 진공형광표시장치(Vacuum Fluorescent Display; VFD), 전계방출 디스플레이(Field Emission Display; FED), 플라즈마 디스플레이패널(Plasma Display Panel; PDP) 등의 발광형과 액정 표시장치(Liquid Crystal Display; LCD)와 같이 자체가 빛을 내지 못하는 비발광형으로 나눌 수 있다.
표시 장치는 적어도 일부 영역을 벤딩시킴으로써, 다양한 각도에서의 시인성을 향상시키거나 비표시 영역의 면적을 줄일 수 있다.
그러나, 상기 표시 장치는 벤딩(bending)에 의해 스트레스를 받게 되며, 벤딩 영역에 스트레스가 집중된다.
그에 따라, 스트레스가 집중되는 벤딩 영역에 배치되는 배선에 단선 또는 크랙이 발생되어 신뢰성 및 안정성이 저하되는 문제점이 있다. 상세하게, 상기 벤딩 영역에 외력에 의한 크랙 발생시, 상기 벤딩에 의해 크랙이 전파되어 배선의 단선 또는 크랙을 유발한다. 또는, 상기 벤딩에 의해 배선에 스트레스(stress)가 집중되면, 상기 스트레스로 인해 배선의 단선 또는 크랙 발생 가능성이 증가된다.
이에, 배선에 인가되는 스트레스를 감소시키면서도 외력에 의한 손상을 방지하도록, 구조적으로 개선된 표시 장치가 요청되고 있는 실정이다.
본 명세서에 따른 실시예는 벤딩 영역의 기판에 형성된 홈을 이용하여, 상기 벤딩 영역의 배선에 인가되는 스트레스를 최소화하면서도 외력에 의한 배선의 손상을 방지하는 표시 장치를 제공한다.
본 명세서의 실시 예들에 따른 표시 장치는, 표시 영역, 표시 영역에서 연장되는 비표시 영역 및 비표시 영역에 포함되는 벤딩 영역을 포함하는 기판, 벤딩 영역 상에 형성된 복수의 배선들 및 복수의 배선들 상에 형성되는 마이크로 커버층을 포함하고, 마이크로 커버층과 중첩되도록 기판에 홈이 형성될 수 있다.
본 명세서의 실시 예들에 따른 표시 장치는, 표시 영역, 표시 영역에서 연장되는 비표시 영역 및 비표시 영역에 포함되는 벤딩 영역을 포함하는 기판, 벤딩 영역 상에 형성된 복수의 배선들 및 기판에서 벤딩 영역에 중첩하여 형성된 홈을 포함하고, 배선의 일부 영역과 오버랩되게 배치되는 홈에 의해, 벤딩 영역의 중립면은 배선의 중심과 가깝게 위치할 수 있다.
본 명세서의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 명세서에 따른 실시예는 벤딩 영역의 기판에 형성된 홈을 이용하여, 상기 벤딩 영역에서의 중립면을 배선측으로 이동시킴으로써, 벤딩에 의해 배선에 인가되는 스트레스를 최소화할 수 있다.
본 명세서에 따른 실시예는 배선에 인가되는 스트레스를 최소화를 통한 수명 개선을 통해, 생산 에너지 저감의 측면에서 저전력 구동을 가능하게 한다.
실시예의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 언급되지 않은 또 다른 효과는 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 명세서의 일 실시예에 따른 표시 장치를 나타내는 사시도이다.
도 2은 본 명세서의 일 실시예에 따른 표시 장치가 벤딩된 상태를 나타내는 단면도이다.
도 3은 본 명세서의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 4 및 도 5는 본 명세서의 일 실시예에 따른 표시 장치의 표시 패널이 벤딩되는 다양한 예들을 보여주는 도면들이다.
도 6 내지 도 8은 본 명세서의 일 실시예에 따른 표시 장치의 표시 영역에 적용 가능한 다양한 픽셀 회로를 보여 주는 회로도들이다.
도 9는 도 8에 도시된 픽셀 회로에 인가되는 구동 신호를 보여 주는 파형도이다.
도 10은 본 명세서의 일 실시예에 따른 표시 장치의 표시 영역의 단면 구조를 개략적으로 보여 주는 단면도이다.
도 11는 본 명세서의 다른 실시예에 따른 표시 장치의 표시 영역의 단면 구조를 개략적으로 보여 주는 단면도이다.
도 12는 본 명세서의 또 다른 실시예에 따른 표시 장치의 표시 영역의 단면 구조를 개략적으로 보여 주는 단면도이다.
도 13은 본 명세서의 일 실시예에 따른 표시 장치의 벤딩 영역에서 벤딩에 따른 중립면을 나타내는 도면이다.
도 14는 본 명세서의 일 실시예에 따라 홈을 포함하여 형성되는 기판의 제작 공정을 설명하는 도면이다.
도 15는 본 명세서의 일 실시예에 따른 표시 장치에서 표시 영역의 단면 구조를 나타내는 도면이다.
도 16은 본 명세서의 일 실시예에 따른 표시 장치의 벤딩 영역에서 중립면의 이동을 나타내는 모식도이다.
도 17은 본 명세서의 다른 실시예에 따른 표시 장치에서 표시 영역의 단면 구조를 나타내는 도면이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
실시예 설명에서, 제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되지만, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
여러 실시예들의 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
본 명세서의 표시패널 상에 형성되는 픽셀 회로와 게이트 구동부는 복수의 트랜지스터들을 포함할 수 있다. 트랜지스터들은 산화물 반도체를 포함한 Oxide TFT(Thin Film Transistor), 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS)을 포함한 LTPS TFT 등으로 구현될 수 있다. 그리고, 트랜지스터들 각각은 p 채널 TFT 또는 n 채널 TFT로 구현될 수 있다.
트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 여기서, 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 그리고, 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 또한, 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 그리고, 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 채널 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. 이때, n 채널 트랜지스터에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 채널 트랜지스터(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. 그리고, p 채널 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.
게이트 신호는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙(swing)한다. 여기서, 게이트 온 전압은 트랜지스터의 문턱 전압 보다 높은 전압으로 설정되며, 게이트 오프 전압은 트랜지스터의 문턱 전압 보다 낮은 전압으로 설정된다. 트랜지스터는 게이트 온 전압에 응답하여 턴-온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴-오프(turn-off)된다. n 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH/VEH)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, VGL/VEL)일 수 있다. p 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 로우 전압(VGL/VEL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH/VEL)일 수 있다.
이하, 첨부된 도면을 참조하여 본 명세서의 다양한 실시예들을 상세히 설명한다.
도 1은 본 명세서의 일 실시예에 따른 표시 장치를 나타내는 사시도이고, 도 2은 본 명세서의 일 실시예에 따른 표시 장치가 벤딩된 상태를 나타내는 단면도이고 도 3은 본 명세서의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 1 및 도 2에 도시된 X 방향은 폭 방향을 의미할 수 있고, Y 방향은 길이 방향을 의미할 수 있으며, Z 방향은 상하 방향, 적층 방향 또는 두께 방향을 의미할 수 있다. 여기서, X 방향, Y 방향, 및 Z 방향은 서로 수직할 수 있지만, 서로 수직하지 않는 서로 다른 방향을 의미할 수도 있다. 그리고, X 방향 및 Y 방향으로 연장된 면은 수평면을 의미할 수 있다.
도 1 내지 도 3을 참조하면, 본 명세서의 실시예에 따른 표시 장치는 표시 영역(DA) 및 표시 영역(DA)에서 연장되는 비표시 영역(NA)을 포함하는 표시 패널(100), 표시 패널(100)에 형성된 복수의 배선(200), 및 비표시 영역(NA)의 벤딩 영역(BA)에 돌출되게 형성된 절연층을 포함할 수 있다. 여기서, 절연층은 배선(200)의 일부 영역과 오버랩되게 배치될 수 있다. 그리고, 절연층은 아일랜드 형태로 형성될 수 있으며, 금속층으로 제공될 수 있다.
표시 패널(100)의 표시 영역(DA)에는 데이터 라인들(DL), 데이터 라인들(DL)과 교차되는 게이트 라인들(GL), 및 데이터 라인들(DL)과 게이트 라인들(GL)에 의해 정의된 매트릭스 형태로 배열된 픽셀들(P)이 배치될 수 있다. 또한, 표시 패널(100)은 표시 영역(DA) 밖의 비표시 영역(NA)인 베젤 영역(BZ)을 포함할 수 있다.
픽셀들(P) 각각은 컬러 구현을 위하여 컬러가 다른 서브 픽셀들을 포함한다. 서브 픽셀들은 적색(Red, 이하 “서브 픽셀”이라 함), 녹색(Green, 이하 “서브 픽셀”이라 함), 및 청색(Blue, 이하 “서브 픽셀”이라 함)을 포함한다. 도시하지 않았으나 픽셀들(P) 각각은 백색 서브 픽셀을 더 포함할 수 있다. 이하에서 픽셀은 별도의 정의가 없으면 서브 픽셀로 해석될 수 있다. 그리고, 서브 픽셀들 각각은 픽셀 회로를 포함할 수 있다.
픽셀 회로는 발광 소자, 발광 소자에 전류를 공급하는 구동 소자, 구동 소자와 발광 소자의 전류 패스(current path)를 스위칭하는 하나 이상의 스위치 소자, 구동 소자의 게이트-소스간 전압(Vgs)을 유지하는 커패시터 등을 포함할 수 있다.
발광 소자는 OLED(Organic Light Emitting Diode)로 구현될 수 있다. OLED는 애노드와 캐소드 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함할 수 있으나 이에 한정되지 않는다. OLED의 애노드 전극과 캐소드 전극에 전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성함으로써, 발광층(EML)에서 가시광이 방출된다.
표시패널 구동부는 입력 영상의 픽셀 데이터를 픽셀들(P)에 기입한다. 표시패널 구동부는 픽셀 데이터의 데이터 전압을 데이터 라인들(DL)에 공급하는 데이터 구동부와, 게이트 펄스를 게이트 라인들(GL)에 순차적으로 공급하는 게이트 구동부(GIP)를 포함한다. 데이터 구동부는 드라이브 IC(DIC)에 집적된다. 드라이브 IC(DIC)는 표시 패널(100) 상에 접착될 수 있다.
드라이브 IC(DIC)는 데이터 출력 채널들을 통해 데이터 라인들(DL)에 연결되어 데이터 라인들에 데이터 신호의 전압을 공급한다. 드라이브 IC(DIC)는 타이밍 콘트롤러(Timing controller)를 포함한다. 타이밍 콘트롤러는 호스트 시스템(SYS)으로부터 수신된 입력 영상의 픽셀 데이터를 데이터 구동부로 전송하고, 데이터 구동부와 게이트 구동부(GIP)의 동작 타이밍을 제어한다.
드라이브 IC(DIC)의 데이터 구동부는 디지털-아날로그 변환기(Digital to Analog converter, DAC)를 통해 픽셀 데이터를 감마 보상 전압으로 변환하여 데이터 전압을 출력한다.
게이트 구동부(GIP)는 픽셀 어레이와 함께 표시 패널(100)의 회로층에 형성되는 시프트 레지스터(shift register)를 포함할 수 있다. 게이트 구동부(GIP)의 시프트 레지스터는 타이밍 콘트롤러의 제어 하에 게이트 신호를 게이트 라인들(GL)에 순차적으로 공급한다. 게이트 신호는 스캔 펄스와, 발광 제어 펄스(이하, “펄스”라 함)를 포함할 수 있다. 시프트 레지스터는 스캔 펄스를 출력하는 스캔 구동부와, EM 펄스를 출력하는 EM 구동부를 포함할 수 있다.
호스트 시스템(SYS)은 AP(Application Processor)로 구현될 수 있다. 호스트 시스템(SYS)은 입력 영상의 픽셀 데이터를 드라이브 IC(DIC)로 전송한다. 호스트 시스템(SYS)은 가요성 인쇄 회로 예를 들면, FPC(Flexible Printed Circuit, FPC)를 통해 드라이브 IC(DIC)에 연결될 수 있다. 여기서, 가요성 인쇄 회로는 가요성 인쇄 회로 기판((Flexible Printed Circuit Board)에 형성될 수 있다. 도 3에 도시된 바와 같이, 드라이브 IC(DIC)는 표시 패널(100)에 배치되는 것을 그 예로 하고 있으나 반드시 이에 한정되지 않는다. 예를 들어, 가요성 인회 회로 기판 상에 실장된 드라이브 IC(DIC)가 표시패널(100)에 전기적으로 연결될 수 있다. 표시패널(100) 상에서 가요성 회로 기판이 본딩(Bonding)될 영역에 이방성 도전 필름(Anisotropic Conductive Film, ACF)이 정렬된 상태에서 본딩 공정으로 가요성 회로 기판이 표시패널(100)에 접착될 수 있다.
본 명세서의 표시 패널(100)은 절연 물질, 또는 유연성(flexibility)을 가지는 재료로 형성될 수 있다. 예를 들어, 본 명세서의 표시 패널(100)은 구부러질 수 있는 얇은 글래스(glass) 기판을 기반으로 제작될 수 있다. 기판은 0.2mm 두께 이하의 글래스 필름일 수 있다. 그리고, 글래스 필름은 시판되는 강화 글래스 필름이 이용될 수 있다.
표시 패널(100)은 X 방향의 폭, Y 방향의 길이, 그리고 Z 방향의 일정한 두께를 갖을 수 있다. 표시 패널(100)은 기판 상에 회로층과 발광 소자층이 배치될 수 있기 때문에, 그 두께는 기판보다 두껍다. 표시 패널(100)의 폭과 길이는 표시장치의 응용 분야에 따라 다양한 설계치로 설정될 수 있다. 표시 패널(100)은 장방형의 사각 판상으로 제작될 수 있으나 이에 한정되지 않는다. 예를 들어, 표시 패널(100)은 곡선부를 포함한 이형 패널로 제작될 수 있다. 여기서, 표시 패널(100)의 기판의 두께가 얇으면 작은 힘으로도 충분히 소정의 곡률로 유연하게 구부러질 수 있다.
도 4 및 도 5는 본 명세서의 일 실시예에 따른 표시 장치의 표시 패널이 벤딩되는 다양한 예들을 보여주는 도면들이다.
도 4에 도시된 바와 같이, 표시 패널(100)은 드라이브 IC(DIC)를 포함된 일부 영역이 뒤로 벤딩될 수 있다. 그에 따라, 표시 패널(100)에는 벤딩 영역(BA)이 형성될 수 있으며, 벤딩 영역(BA)에는 절연층이 배치될 수 있다.
도 5에 도시된 바와 같이, 표시 패널(100)은 게이트 구동부(GIP)가 실장된 양측 베젤 영역(BZ)이 접힐 수 있다. 그에 따라, X 방향을 기준으로 표시 패널(100)의 양측 베젤 영역(BZ)에는 벤딩 영역(BA)이 형성될 수 있으며, 벤딩 영역(BA)에는 절연층이 배치될 수 있다.
표시 패널(100)의 제조 공정에서 초래되는 공정 편차와 소자 특성 편차로 인하여 서브 픽셀들 간에 구동 소자의 전기적 특성에서 차이가 있을 수 있고, 이러한 차이는 픽셀들의 구동 시간이 경과됨에 따라 더 커질 수 있다. 픽셀들 간에 구동 소자의 전기적 특성 편차를 보상하기 위해, 유기 발광 표시장치에 내부 보상 기술 또는 외부 보상 기술이 적용될 수 있다.
내부 보상 기술은 픽셀 회로 각각에 구현된 내부 보상 회로를 이용하여 서브 픽셀별로 구동 소자의 문턱 전압을 센싱하여 그 문턱 전압만큼 구동 소자의 게이트-소스간 전압(Vgs)을 보상한다.
외부 보상 기술은 외부 보상 회로를 이용하여 구동 소자들의 전기적 특성에 따라 변하는 구동 소자의 전류 또는 전압을 실시간 센싱한다. 외부 보상 기술은 픽셀 별로 센싱된 구동 소자의 전기적 특성 편차(또는 변화)만큼 입력 영상의 픽셀 데이터(디지털 데이터)를 변조함으로써 픽셀들 각각에서 구동 소자의 전기적 특성 편차(또는 변화)를 실시간 보상한다.
도 6 내지 도 8은 본 명세서의 일 실시예에 따른 표시 장치의 표시 영역에 적용 가능한 다양한 픽셀 회로를 보여 주는 회로도들이다. 본 명세서의 픽셀 회로는 도 6 내지 도 8에 한정되지 않는다는 것에 주의하여야 한다.
도 6을 참조하면, 픽셀 회로는 발광 소자(EL), 발광 소자(EL)에 전류를 공급하는 구동 소자(DT), 스캔 펄스(SCAN)에 응답하여 데이터 라인(DL)을 연결하는 스위치 소자(M01), 구동 소자(DT)의 게이트 전극에 연결된 커패시터(Cst)를 포함한다. 이 픽셀 회로에서 구동 소자(DT)와 스위치 소자(M01)는 n 채널 트랜지스터들로 구현될 수 있다.
스위치 소자(M01)는 스캔 펄스(SCAN)의 게이트 온 전압에 따라 턴-온되어 데이터 라인(DL)을 구동 소자(DT)의 게이트 전극에 연결한다.
구동 소자(DT)는 픽셀 구동 전압(ELVDD)이 인가되는 VDD 라인(PL)에 연결된 제1 전극, 스위치 소자(M01)와 커패시터(Cst)에 연결된 게이트 전극, 및 발광 소자(EL)에 연결된 제2 전극을 포함한다. 그리고, 구동 소자(DT)는 게이트-소스간 전압(Vgs)에 따라 발광 소자(EL)에 전류를 공급하여 발광 소자(EL)를 구동한다. 여기서, 발광 소자(EL)는 애노드 전극과 캐소드 전극 사이의 순방향 전압이 문턱 전압 이상일 때 턴-온되어 발광한다.
커패시터(Cst)는 구동 소자(DT)의 게이트 전극과 제2 전극 사이에 연결되어 구동 소자(DT)의 게이트-소스간 전압(Vgs)을 저장한다.
도 7을 참조하면, 픽셀 회로는 기준 전압 라인(REFL)과 구동 소자(DT)의 제2 전극 사이에 연결된 제2 스위치 소자(M02)를 더 포함할 수 있다. 이 픽셀 회로에서 구동 소자(DT)와 스위치 소자들(M01, M02)은 n 채널 트랜지스터들로 구현될 수 있다.
제2 스위치 소자(M02)는 스캔 펄스(SCAN) 또는 센싱 펄스(SENSE)의 게이트 온 전압에 따라 턴-온되어 기준 전압(Vref)이 인가되는 기준 전압 라인(REFL)을 구동 소자(DT)의 제2 전극에 연결한다.
센싱 모드에서 구동 소자(DT)의 채널을 통해 흐르는 전류 또는 구동 소자(DT)와 발광 소자(EL) 사이의 전압이 기준 라인(REFL)을 통해 센싱될 수 있다. 기준 라인(REFL)을 통해 흐르는 전류는 적분기를 통해 전압으로 변환되고 아날로그-디지털 변환기(Analog-to-digital converter, 이하 “”라 함)를 통해 디지털 데이터로 변환된다. 이 디지털 데이터는 구동 소자(DT)의 문턱 전압 또는 이동도 정보를 포함한 센싱 데이터이다. 센싱 데이터는 드라이브 IC(DIC)의 보상부로 전송될 수 있다. 그리고, 보상부는 ADC로부터의 센싱 데이터를 입력 받아 센싱 데이터를 바탕으로 선택된 보상값을 픽셀 데이터에 더하거나 곱하여 구동 소자(DT)의 문턱 전압 편차나 변화를 보상할 수 있다.
도 6 및 도 7에 도시된 픽셀 회로는 EM 펄스에 응답하는 발광 소자(EL)의 전류 패스(current path)를 스위칭하는 EM 스위치 소자를 더 포함할 수 있다. EM 스위치 소자는 픽셀 구동 전압(ELVDD)과 구동 소자(DT) 사이에 연결되거나, 구동 소자(DT)와 발광 소자(EL) 사이에 연결될 수 있다.
도 8은 내부 보상 회로가 적용된 픽셀 회로의 일 예를 보여 주는 회로도들이고, 도 9는 도 8에 도시된 픽셀 회로의 구동 방법을 보여 주는 파형도이다.
도 8 및 도 9를 참조하면, 픽셀 회로는 발광 소자(EL), 발광 소자(EL)에 전류를 공급하는 구동 소자(DT), 및 발광 소자(EL)와 구동 소자(DT)에 인가되는 전압을 스위칭하는 스위치 회로를 포함한다.
스위치 회로는 픽셀 구동 전압(ELVDD), 저전위 전원 전압(ELVSS), 초기화 전압(Vini)이 인가되는 전원 라인들(PL1, PL2, PL3), 데이터 라인(DL), 및 게이트 라인들(GL1, GL2, GL3)에 연결된다. 스위치 회로는 스캔 펄스[SCAN(N-1), SCAN(N)]와 EM 펄스[EM(N)]에 응답하여 발광 소자(EL)와 구동 소자(DT)에 인가되는 전압을 스위칭한다.
스위치 회로는 복수의 스위치 소자들(M1~M6)을 이용하여 구동 소자(DT)의 문턱 전압(Vth)을 샘플링하여 커패시터(Cst)에 저장하고, 구동 소자(DT)의 문턱 전압(Vth)만큼 구동 소자(DT)의 게이트 전압을 보상한다. 여기서, 구동 소자(DT)와 스위치 소자들(M1~M6) 각각은 p 채널 트랜지스터로 구현될 수 있다.
픽셀 회로의 구동 기간은, 도 9에 도시된 바와 같이, 초기화 기간(Tini), 샘플링 기간(Tsam), 및 발광 기간(Tem)으로 나뉘어질 수 있다.
제N 스캔 펄스[SCAN(N)]는 샘플링 기간(Tsam)에 게이트 온 전압(VGL)으로 발생되어 제1 게이트 라인(GL1)에 인가된다. 제N-1 스캔 펄스[SCAN(N-1)]는 제N 스캔 펄스[SCAN(N)]에 앞서 발생되어 제2 게이트 라인(GL2)에 인가된다. 제N-1 스캔 펄스[SCAN(N-1)]는 초기화 기간(Tini)을 정의한다. EM 펄스[EM(N)]는 초기화 기간(Tin) 및 샘플링 기간(Tsam)에 게이트 오프 전압(VEH)으로 발생되어 제3 게이트 라인(GL3)에 인가된다.
초기화 기간(Tini) 동안, 제N-1 스캔 펄스[SCAN(N-1)]가 게이트 온 전압(VGL)으로 발생되어 제2 게이트 라인(GL2)에 인가된다. 초기화 기간(Tini) 동안, 제1 및 제3 게이트 라인들(GL1, GL3)의 전압은 게이트 오프 전압(VGH, VEH)이다.
제N 스캔 펄스[SCAN(N)]는 샘플링 기간 동안(Tsam) 게이트 온 전압(VGL)의 펄스로 발생되어 제1 게이트 라인(GL1)에 인가된다. 샘플링 기간 동안(Tsam), 제2 및 제3 게이트 라인들(GL2, GL3)의 전압은 게이트 오프 전압(VGH)이다.
EM 펄스[EM(N)]는 발광 기간(Tem)의 적어도 일부 구간 동안 게이트 온 전압(VEL)으로 발생되어 제3 게이트 라인(GL3)에 인가된다. 발광 기간(Tem) 동안, 제1 및 제2 게이트 라인들(GL1, GL2)의 전압은 게이트 오프 전압(VGH)이다.
발광 소자(EL)의 애노드 전극은 제4 및 제6 스위치 소자들(M4, M6) 사이의 제4 노드(n4)에 연결된다. 제4 노드(n4)는 발광 소자(EL)의 애노드 전극, 제4 스위치 소자(M4)의 제2 전극, 및 제6 스위치 소자(M6)의 제2 전극에 연결된다. 발광 소자(EL)의 캐소드 전극은 저전위 전원 전압(ELVSS)이 인가되는 VSS 라인(PL3)에 연결된다. 발광 소자(EL)는 구동 소자(DT)의 게이트-소스간 전압(Vgs)에 따라 흐르는 전류로 발광된다. 발광 소자(EL)의 전류 패스는 제2 및 제4 스위치 소자(M2, M4)에 의해 스위칭된다.
커패시터(Cst)는 VDD 라인(PL1)과 제2 노드(n2) 사이에 연결된다. 여기서, 커패시터(Cst)는 VDD 라인(PL1)에 연결된 제1 전극과, 제2 노드(n2)에 연결된 제2 전극을 포함한다. 그리고, 구동 소자(DT)의 문턱 전압(Vth)만큼 보상된 데이터 전압(Vdata)이 커패시터(Cst)에 충전된다. 서브 픽셀들 각각에서 데이터 전압(Vdata)이 구동 소자(DT)의 문턱 전압(Vth)만큼 보상되기 때문에 서브 픽셀들에서 구동 소자(DT)의 특성 편차(또는 변화)가 보상된다.
제1 스위치 소자(M1)는 제N 스캔 펄스[SCAN(N)]의 게이트 온 전압(VGL)에 따라 턴-온되어 제2 노드(n2)와 제3 노드(n3)를 연결한다. 그리고, 제2 노드(n2)는 구동 소자(DT)의 게이트 전극, 커패시터(Cst)의 제2 전극, 및 제1 스위치 소자(M1)의 제1 전극에 연결된다. 그리고, 제3 노드(n3)는 구동 소자(DT)의 제2 전극, 제1 스위치 소자(M1)의 제2 전극, 및 제4 스위치 소자(M4)의 제1 전극에 연결된다. 그리고, 제1 스위치 소자(M1)의 게이트 전극은 제1 게이트 라인(GL1)에 연결되어 제N 스캔 펄스[SCAN(N)]를 공급 받는다. 그리고, 제1 스위치 소자(M1)의 제1 전극은 제2 노드(n2)에 연결되고, 제1 스위치 소자(M1)의 제2 전극은 제3 노드(n3)에 연결된다.
제1 스위치 소자(M1)는 1 프레임 기간에서 제N 스캔 펄스[SCAN(N)]가 게이트 온 전압(VGL)으로 발생되는 아주 짧은 1 수평 기간(1H) 동안 턴-온되기 때문에 오프 상태에서 누설 전류가 발생될 수 있다. 제1 스위치 소자(M1)의 누설 전류를 억제하기 위하여, 제1 스위치 소자(M1)는 두 개의 트랜지스터들이 직렬로 연결된 듀얼 게이트(dual gate) 구조의 트랜지스터로 구현될 수 있다.
제2 스위치 소자(M2)는 제N 스캔 펄스[SCAN(N)]의 게이트 온 전압(VGL)에 따라 턴-온되어 데이터 전압(Vdata)을 제1 노드(n1)에 공급한다. 그리고, 제2 스위치 소자(M1)의 게이트 전극은 제1 게이트 라인(GL1)에 연결되어 제N 스캔 펄스[SCAN(N)]를 공급 받는다. 그리고, 제2 스위치 소자(M2)의 제1 전극은 제1 노드(n1)에 연결된다. 그리고, 제2 스위치 소자(M2)의 제2 전극은 데이터 전압(Vdata)이 인가되는 데이터 라인(DL)에 연결된다. 그리고, 제1 노드(n1)는 제2 스위치 소자(M2)의 제1 전극, 제3 스위치 소자(M3)의 제2 전극, 및 구동 소자(DT)의 제1 전극에 연결된다.
제3 스위치 소자(M3)는 EM 펄스[EM(N)]의 게이트 온 전압(VGL)에 따라 턴-온되어 VDD 라인(PL1)을 제1 노드(n1)에 연결한다. 그리고, 제3 스위치 소자(M3)의 게이트 전극은 제3 게이트 라인(GL3)에 연결되어 EM 펄스[EM(N)]를 공급 받는다. 그리고, 제3 스위치 소자(M3)의 제1 전극은 VDD 라인(PL1)에 연결된다. 그리고, 제3 스위치 소자(M3)의 제2 전극은 제1 노드(n1)에 연결된다.
제4 스위치 소자(M4)는 EM 펄스[EM(N)]의 게이트 온 전압(VEL)에 따라 턴-온되어 제3 노드(n3)를 제4 노드(n4)에 연결한다. 그리고, 제4 스위치 소자(M4)의 게이트 전극은 제3 게이트 라인(GL3)에 연결되어 EM 펄스[EM(N)]를 공급 받는다. 그리고, 제4 스위치 소자(M4)의 제1 전극은 제3 노드(n3)에 연결되고, 제2 전극은 제4 노드(n4)에 연결된다.
제5 스위치 소자(M5)는 제N-1 스캔 펄스[SCAN(N-1)]의 게이트 온 전압(VGL)에 따라 턴-온되어 제2 노드(n2)를 Vini 라인(PL2)에 연결한다. 그리고, 제5 스위치 소자(M5)의 게이트 전극은 제2 게이트 라인(GL2)에 연결되어 제N-1 스캔 펄스[SCAN(N-1)]를 공급 받는다. 그리고, 제5 스위치 소자(M5)의 제1 전극은 제2 노드(n2)에 연결되고, 제2 전극은 초기화 전압(Vini)이 인가되는 Vini 라인(PL2)에 연결된다. 제5 스위치 소자(M5)의 누설 전류를 억제하기 위하여, 제5 스위치 소자(M5)는 두 개의 트랜지스터들이 직렬로 연결된 듀얼 게이트 구조의 트랜지스터로 구현될 수 있다.
제6 스위치 소자(M6)는 제N 스캔 펄스[SCAN(N)]의 게이트 온 전압(VGL)에 따라 턴-온되어 Vini 라인(PL2)을 제4 노드(n4)에 연결한다. 그리고, 제6 스위치 소자(M6)의 게이트 전극은 제1 게이트 라인(GL1)에 연결되어 제N 스캔 펄스[SCAN(N)]를 공급 받는다. 그리고, 제6 스위치 소자(M6)의 제1 전극은 Vini 라인(PL2)에 연결되고, 제2 전극은 제4 노드(n4)에 연결된다. 다른 실시예에서, 제5 및 제6 스위치 소자(M5, M6)의 게이트 전극은 제N-1 스캔 펄스[SCAN(N-1)]이 인가되는 제2 게이트 라인(GL2)에 공통으로 연결될 수 있다. 이 경우, 제5 및 제6 스위치 소자(M5, M6)는 초기화 기간(Tini)에 제N-1 스캔 펄스[SCAN(N-1)]에 응답하여 동시에 턴-온될 수 있다.
구동 소자(DT)는 게이트-소스간 전압(Vgs)에 따라 발광 소자(EL)에 흐르는 전류를 조절하여 발광 소자(EL)를 구동한다. 여기서, 구동 소자(DT)는 제2 노드(n2)에 연결된 게이트, 제1 노드(n1)에 연결된 제1 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다.
초기화 기간(Tini) 동안 제N-1 스캔 펄스[SCAN(N-1)]가 게이트 온 전압(VGL)으로 발생된다. 제N 스캔 펄스[SCAN(N)]와 EM 펄스[EM(N)]는 초기화 기간(Tini) 동안 게이트 오프 전압(VGH, VEH)을 유지한다. 따라서, 초기화 기간(Tini) 동안 제5 스위치 소자(M5)가 턴-온되어 제2 노드(n2)가 초기화 전압(Vini)으로 초기화된다. 초기화 기간(Tini) 동안 제5 및 제6 스위치 소자들(M5, M6)이 턴-온되는 경우, 제2 및 제4 노드(n2, n4)가 초기화 전압(Vini)으로 초기화된다.
초기화 기간(Tini)과 샘플링 기간(Tsam) 사이에, 그리고 샘플링 기간(Tsam)과 발광 기간(Tem) 사이에 홀드 기간(Th)이 설정될 수 있다. 홀드 기간에서 스캔 펄스들[SCAN(N-1), SCAN(N)]과 EM 펄스[EM(N)]는 게이트 오프 전압(VGH)이고, 픽셀 회로의 주요 노드들(n1~n4)이 플로팅(floating)된다.
샘플링 기간(Tsam) 동안 제N 스캔 펄스[SCAN(N)]가 게이트 온 전압(VGL)으로 발생된다. 제N 스캔 펄스[SCAN(N)]의 펄스는 제N 픽셀 라인의 서브 픽셀들에 기입될 픽셀 데이터의 데이터 전압(Vdata)에 동기된다. 제N-1 스캔 펄스[SCAN(N-1)]와 EM 펄스[EM(N)]는 샘플링 기간(Tsam) 동안 게이트 오프 전압(VGH, VEH)이다. 따라서, 샘플링 기간(Tsam) 동안 제1 및 제2 스위치 소자들(M1, M2)이 턴-온된다. 이 때, 제6 스위치 소자(M6)도 턴-온되어 초기화 전압(Vini)을 제4 노드(n4)에 공급하여 발광 소자(EL)의 발광을 방지한다.
샘플링 기간(Tsam) 동안 구동 소자(DT)의 게이트 전압(DTG)이 제1 및 제2 스위치 소자들(M1, M2)을 통해 흐르는 전류에 의해 상승된다. 샘플링 기간(Tsam)에 구동 소자(DT)의 문턱 전압(Vth)이 커패시터(Cst)에 샘플링된다.
발광 기간(Tem) 동안, EM 펄스[EM(N)]가 게이트 온 전압(VGL)으로 발생될 수 있다. 발광 기간(Tem) 동안, EM 펄스[EM(N)]의 전압이 소정의 듀티비(duty ratio)로 반전될 수 있다. 따라서, EM 펄스[EM(N)]는 발광 기간(Tem)의 적어도 일부 기간 동안 게이트 온 전압(VGL)으로 발생될 수 있다.
EM 펄스[EM(N)]가 게이트 온 전압(VEL)일 때 픽셀 구동 전압(ELVDD)과 발광 소자(EL) 사이에 전류가 흘러 발광 소자(EL)가 발광될 수 있다. 발광 기간(Tem) 동안, 제N-1 및 제N 스캔 펄스[SCAN(N-1), SCAN(N)]는 게이트 오프 전압(VGH)이다. 발광 기간(Tem) 동안, 제3 및 제4 스위치 소자들(M3, M4)은 EM 펄스(EM)의 게이트 온 전압(VEL)에 따라 턴-온된다. EM 펄스[EM(N)]가 게이트 온 전압(VEL)일 때 제3 및 제4 스위치 소자들(M3, M4)이 턴-온되어 발광 소자(EL)에 전류가 흐른다. 발광 기간(Tem) 동안, 발광 소자(EL)에 흐르는 전류는 K(ELVDD-Vdata)2이다. K는 구동 소자(DT)의 전하 이동도, 기생 커패시턴스 및 채널 용량 등에 의해 결정되는 상수 값이다.
도 10 내지 도 12는 본 명세서의 실시예에 따른 표시 장치의 표시 영역의 단면 구조를 개략적으로 보여 주는 도면들이다.
도 10을 참조하면, 표시 패널(100)은 기판(10) 상에 적층된 회로층(12), 발광 소자층(14), 및 봉지층(encapsulation layer)(16)을 포함할 수 있다.
기판(10)은 절연 물질, 또는 유연성(flexibility)을 가지는 재료로 형성될 수 있다. 예컨대, 기판(10)은 유리, 금속, 또는 플라스틱 등으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 다만, 기판(10)이 판상의 알칼리　프리 글래스(Alkali-free glass) 또는 무알칼리(Non-Alkali　glass) 글래스로 제작되는 경우, 플라스틱 기판에 비하여 충격에 내성이 크며 변형되지 않는다.
회로층(12)은 데이터 라인들, 게이트 라인들, 전원 라인들 등의 배선들에 연결된 픽셀 회로, 게이트 라인들에 연결된 게이트 구동부(GIP) 등을 포함할 수 있다. 그리고, 회로층(12)의 배선과 회로 소자들은 복수의 절연층들과, 절연층을 사이에 두고 분리된 둘 이상의 금속층, 그리고 반도체 물질을 포함한 액티브층을 포함할 수 있다.
발광 소자층(14)은 픽셀 회로에 의해 구동되는 발광 소자(EL)를 포함할 수 있다. 그리고, 발광 소자(EL)는 적색 발광 소자, 녹색 발광 소자, 및 청색 발광 소자를 포함할 수 있다. 다른 실시예에서, 발광 소자층(14)은 백색 발광 소자와 컬러 필터를 포함할 수 있다. 발광 소자층(14)의 발광 소자들(EL)은 유기막 및 보호막을 포함한 보호층에 의해 덮혀질 수 있다.
봉지층(16)을 회로층(12)과 발광 소자층(14)을 밀봉하도록 발광 소자층(14)을 덮는다. 여기서, 봉지층(16)은 유기막과 무기막이 교대로 적층된 멀티 절연막 구조일 수도 있다. 이때, 무기막은 수분이나 산소의 침투를 차단한다. 유기막은 무기막의 표면을 평탄화한다. 유기막과 무기막이 여러 층들로 적층되면, 단일 층에 비해 수분이나 산소의 이동 경로가 길어져 발광 소자층(14)에 영향을 주는 수분/산소의 침투가 효과적으로 차단될 수 있다.
도 11을 참조하면, 표시 패널(100)은 봉지층(16) 상에 형성된 터치 센서층(18)을 더 포함할 수 있다. 터치 센서층(18)은 터치 입력 전후에 용량(capacitance)의 변화를 바탕으로 터치 입력을 센싱하는 정전 용량 방식의 터치 센서들로 구현될 수 있다. 터치 센서층(18)은 터치 센서들의 용량을 형성하는 도체 배선 패턴들(18a)을 포함한다. 도체 패턴들(18a) 사이에 터치 센서의 용량이 형성될 수 있다.
터치 센서층(18)은 터치 센서들의 도체 배선 패턴들(18a)을 덮는 유기막을 포함할 수 있다. 이 유기막의 연장 부분이 표시 패널(100)의 베젤 영역(BZ) 즉, 가장자리 영역에서 무기막 잔막이나 기판(10)을 덮을 수 있다.
터치 센서층(18) 상에 도면에서 생략된 편광판이 접착될 수 있다. 편광판은 회로층(12)의 금속 패턴들에 의해 반사된 외부 광의 편광을 변환하여 시인성과 명암비를 향상시킬 수 있다. 여기서, 편광판은 선편광판과 위상지연필름이 접합된 편광판 또는 원편광판으로 구현될 수 있다. 그리고, 편광판 상에 도면에서 생략된 커버 글래스(Cover glass)가 접착될 수 있다.
도 12를 참조하면, 표시 패널(100)은 봉지층(16) 상에 형성된 터치 센서층(18)과, 터치 센서층(18) 상에 형성된 컬러 필터층(20)을 더 포함할 수 있다.
컬러 필터층(20)은 적색, 녹색, 및 청색 컬러 필터(CF)를 포함할 수 있다. 또한, 컬러 필터층(20)은 블랙 매트릭스 패턴(BM)을 더 포함할 수 있다. 컬러 필터층(20)은 회로층(12)으로부터 반사된 빛의 파장 일부를 흡수하여 편광판의 역할을 대신하고 색순도를 높일 수 있다. 이 실시예는 편광판에 비하여 광 투과율이 높은 컬러 필터층(20)을 표시패널에 적용하여 표시 패널(100)의 광투과율을 향상시키고 표시 패널(100)의 두께와 유연성을 개선할 수 있다. 컬러 필터층(20) 상에 도면에서 생략된 커버 글래스가 접착될 수 있다.
컬러 필터층(20)은 컬러 필터와 블랙 매트릭스 패턴을 덮는 유기막을 포함할 수 있다. 이 유기막의 연장 부분이 표시 패널(100)의 베젤 영역(BZ) 즉, 가장자리 영역에서 무기막 잔막이나 기판(10)을 덮을 수 있다.
도 13은 본 명세서의 일 실시예에 따른 표시 장치의 벤딩 영역에서 벤딩에 따른 중립면을 나타내는 도면이다.
도 13을 참조하면, 벤딩 영역(BA)에 형성되는 중립면(neutral plane)의 위치를 배선(200)의 중심과 가깝게 위치시킬 경우, 벤딩 시 게이트 라인들(GL), 및 데이터 라인들(DL) 등의 배선(200)에 작용하는 응력(stress)을 감소시킬 수 있다.
여기서, 중립면이라 함은 벤딩 시 응력 상태가 0이 되는 면으로 정의될 수 있으며, 중립면으로부터의 거리에 비례하여 인장 응력 또는 압축 응력의 크기가 결정된다. 그리고, 배선(200)의 중심은 Z 방향을 기준으로 인장 응력이 작용하는 면과 압축 응력이 작용하는 면 사이의 중앙에 위치할 수 있다. 여기서, 압축 응력이 작용하는 면은 곡률 중심에 가깝게 배치되는 면으로 정의될 수 있으며, 인장 응력이 작용하는 면은 압축 응력이 작용하는 면의 반대면으로 정의될 수 있다.
아울러, 압축 응력이 작용하는 영역에 배치된 배선(200)보다 인장 응력이 작용하는 영역에 배치된 배선(200)에 크랙(crack)이 발생하기 쉽다. 즉, 벤딩 시 배선(200)은 압축 응력을 받는 영역보다 인장 응력을 받는 영역이 크랙 발생에 더욱 취약하다.
이처럼, 표시 패널(100)에서 압축 응력과 인장 응력이 작용하는 위치, 즉 벤딩 영역(BA)에 부가층(ADL, 도 14)을 형성하여 배선(200)에 인가되는 응력을 최소화함으로써, 배선(200)의 크랙(crack) 발생으로 인한 불량을 개선할 수 있다.
도 14은 본 명세서의 일 실시예에 따라 홈을 포함하여 형성되는 기판의 제작 공정을 설명하는 도면이다.
도 14를 참조하면, 본 명세서의 일 실시예에 따른 표시 장치는 먼저 지지 기판(Sub) 상에 플렉서블한 성질을 갖는 기판(PI)을 형성할 수 있다.
지지 기판(Sub)은 충분한 강성을 갖는 글라스재, 금속재 등, 다양한 재료로 형성된 것일 수 있다. 표시 장치의 기판(PI) 자체는 플렉서블한 특성을 갖기에, 기판(PI) 상에 후술할 각종 층들이 형성되는 동안 지지 기판(Sub)이 기판(PI)을 지지해주는 역할을 한다.
지지 기판(Sub) 상에는 기판(PI)을 형성하기에 앞서, 부가층(ADL)을 먼저 형성할 수 있다. 부가층(ADL)은 표시패널(100)에서 비표시 영역(NA) 또는 벤딩 영역(BA)에 위치하도록 지지 기판(Sub) 상에 형성된다.
부가층(ADL)이 형성된 후 희생층(SAL)이 부가층(ADL)과 지지 기판(Sub)의 전면에 형성된다. 희생층(SAL)은 스퍼터링, PVD, CVD 등의 방법으로 형성되는 알칼리 금속을 포함할 수 있다. 예를 들어, 리튬(Li), 나트륨(Na), 칼륨(K) 등을 포함하는 금속층으로 형성될 수 있다. 따라서 희생층(SAL)은 Li2O2, Na2O2, K2O2 등 일 수 있으나, 본 명세서가 반드시 상기 물질에 국한되는 것은 아니다. 희생층(SAL)은 10nm 내지 100nm 두께로 형성될 수 있고, 바람직하게는 20nm 내지 50nm 두께로 형성될 수 있다.
희생층(SAL)을 형성한 후, 희생층(SAL) 상에 기판(PI)을 형성하는 단계를 거칠 수 있다. 기판(PI)은 플렉서블 특성을 갖는 것으로서, 금속재, 또는 폴리에틸렌 테레프탈레이트(Polyethylen terephthalate, PET), 폴레에틸렌 나프탈레이트(Polyethylen naphthalate, PEN), 폴리에스터(polyester, PES), 폴리에테르에테르케톤(polyetheretherketone, PEEK), 폴리카보네이트(polycarbonate, PC), 폴리이미드(Polyimide, PI) 등과 같은 플라스틱재 등, 다양한 재료로 형성된 것일 수 있다. 경우에 따라서는, SUS(Steel Use Stainless)와 같은 얇은 금속 호일을 이용할 수도 있다.
지지 기판(Sub) 상에 부가층(ADL), 희생층(SAL), 기판(PI)을 순차적으로 형성한 후에 희생층(SAL)에 레이저를 조사하여 리프트 오프(LLO) 공정을 진행하여, 기판(PI)을 지지 기판(Sub)으로부터 분리하는 단계를 거칠 수 있다.
위와 같은 공정을 통해 형성된 기판(PI)은 비표시 영역(NA) 또는 벤딩 영역(BA)에 홈(G)을 가지며, 추후 벤딩 영역(BA)상에 형성되는 배선과 중첩되는 홈(G)으로 인해 중립면은 배선의 중심과 가깝게 위치할 수 있다.
도 15는 본 명세서의 일 실시예에 따른 표시 장치에서 표시 영역의 단면 구조를 나타내는 도면이다.
도 15를 참조하면, TFT는 픽셀 회로의 구동 소자(DT)를 나타낸다. 상세하게, ‘TFT1'은 표시 영역(DA)에 배치된 LTPS TFT들 중 하나인 제1 TFT이고, 'TFT2'는 표시 영역(DA)에 배치된 Oxide TFT들 중 하나인 제2 TFT이다. 여기서, 표시 영역(DA)의 단면 구조는 도 15에 한정되지 않는 것에 주의하여야 한다. 표시패널(100)의 표시 영역(DA)에는 복수의 서브 픽셀 회로들과, 이 픽셀 회로들에 연결된 배선들이 배치된다. 여기서, 표시 영역(DA)의 픽셀 회로들은, 적색 발광 소자를 구동하는 적색 서브 픽셀의 픽셀 회로, 녹색 발광 소자를 구동하는 녹색 서브 픽셀의 픽셀 회로, 및 청색 발광 소자를 구동하는 청색 서브 픽셀의 픽셀 회로를 포함한다. 그리고, 표시 영역(DA)내에서 표시패널(100)의 X축 방향을 따라 복수의 회로 영역들로 분리된다.
표시 영역(DA)의 외측으로 연장되는 비표시 영역(NA)에 벤딩 영역(BA)이 형성될 수 있다. 벤딩 영역(BA)은 표시패널(100)의 기판(PI)이 구부러지는 영역이며, 벤딩 영역(BA)을 통해 구부러진 표시패널(100)의 일부는 표시 영역(DA)에 각도를 가진 형태로 절곡될 수 있다. 그에 따라, 비표시 영역(NA)의 일부는 표시 영역(DA)의 배면과 마주보는 형태로 배치될 수 있다. 이때, 벤딩 영역(BA)의 기판(PI)은 중립면의 조절을 위해 형성된 홈을 포함할 수 있다.
또한, 기판(PI)은 제1 및 제2 기판(PI1, PI2)을 포함할 수 있다. 그리고, 제1 기판(PI1)과 제2 기판(PI2) 사이에 무기막(IPD)이 형성될 수 있다. 이때, 무기막(IPD)은 수분 침투를 차단한다. 여기서, 기판(PI)은 폴리이미드(Polyimide)로 형성될 수 있기에 PI 기판이라 불릴 수 있고, 제1 및 제2 기판(PI1, PI2)은 제1 및 제2 PI 기판으로 불릴 수 있다.
제1 버퍼층(BUF1)은 제2 기판(PI2) 상에 형성될 수 있다. 제1 버퍼층(BUF1)은 산화막(SiO2)과 질화막(SINx)이 둘 이상 적층된 다층의 절연막으로 형성될 수 있다. 제1 버퍼층(BUF1) 상에 제1 반도체층이 형성된다. 제1 반도체층은 포토리소그래피(Photolithography) 공정에서 패터닝되는 폴리 실리콘 반도체층을 포함할 수 있다. 제1 반도체층은 제1 TFT(TFT1)에서 반도체 채널을 형성하는 폴리 실리콘 액티브 패턴(ACT1)을 포함할 수 있다.
제1 게이트 절연층(GI1)이 제1 반도체층의 액티브 패턴(ACT1)을 덮도록 제1 버퍼층(BUF1) 상에 증착된다. 제1 게이트 절연층(GI1)은 무기 절연재료층을 포함한다. 제1 금속층이 제1 게이트 절연층(GI1) 상에 형성된다. 제1 금속층은 제1 게이트 절연층(GI1)에 의해 제1 반도체층으로부터 절연된다.
제1 금속층은 포토리소그래피 공정에서 패터닝되는 단층 금속 또는 둘 이상의 금속층이 적층된 금속 패턴들을 포함한다. 제1 금속층은 제1 TFT(TFT1)의 게이트 전극(GE1)과, 제2 TFT(TFT 2) 아래의 광 쉴드 패턴(BSM)을 포함할 수 있다.
제1 층간 절연층(ILD1)이 제1 금속층의 패턴들을 덮도록 제1 게이트 절연층(GI1) 상에 형성된다. 제1 층간 절연층(ILD1)은 무기 절연재료를 포함한다. 제1 층간 절연층(ILD1) 상에 제2 버퍼층(BUF2)이 형성된다. 제2 버퍼층(BUF2)은 단층 또는 복층의 무기 절연 재료를 포함한다.
제2 반도체층은 제2 TFT(TFT2)에서 반도체 채널을 형성하는 산화물 반도체 패턴(ACT2)을 포함한다. 제2 게이트 절연층(GI2)은 제2 반도체층의 액티브 패턴(ACT2)을 덮도록 제2 버퍼층(BUF2) 상에 증착된다. 제2 게이트 절연층(GI2)은 단층 또는 복층의 무기 절연재료를 포함한다. 제2 금속층이 제2 게이트 절연층(GI2) 상에 형성된다. 제2 금속층은 제2 게이트 절연층(GI2)에 의해 제2 반도체층으로부터 절연된다.
제2 금속층은 포토리소그래피 공정에서 패터닝되는 단층 금속 또는 둘 이상의 금속층이 적층된 금속 패턴들을 포함한다. 제2 금속층은 제2 TFT(TFT2)의 게이트 전극(GE2)과, 하부 커패시터 전극(CE1)을 포함한다.
제2 층간 절연층(ILD2)이 제2 금속층의 패턴들을 덮도록 제2 게이트 절연층(GI2) 상에 형성된다. 제2 층간 절연층(ILD2)은 단층 또는 복층의 무기 절연재료를 포함한다. 제3 금속층이 제2 층간 절연층(ILD2) 상에 형성된다. 제3 금속층은 제2 층간 절연층(ILD2)에 의해 제2 금속층으로부터 절연된다.
제3 금속층은 포토리소그래피 공정에서 패터닝되는 단층 금속 또는 둘 이상의 금속층이 적층된 금속 패턴들을 포함한다. 제3 금속층은 상부 커패시터 전극(CE2)을 포함한다. 픽셀 회로의 커패시터(Cst)는 상부 커패시터 전극(CE2), 하부 커패시터 전극(CE1), 및 그 사이의 유전체층 즉, 제2 층간 절연층(ILD2)으로 이루어진다.
제2 층간 절연층(ILD2) 상에 제3 금속층의 패턴들을 덮는 제3 층간 절연층(ILD3)이 형성된다. 제3 층간 절연층(ILD3)은 단층 또는 복층의 무기 절연재료를 포함한다. 제4 금속층이 제3 층간 절연층(ILD3) 상에 형성된다. 제4 금속층은 제2 게이트 절연층(GI2)에 의해 제2 반도체층으로부터 절연된다.
제4 금속층(SD1)은 포토리소그래피 공정에서 패터닝되는 단층 금속 또는 둘 이상의 금속층이 적층된 금속 패턴들을 포함한다. 제4 금속층은 제1 TFT(TFT1)의 제1 및 제2 전극들(E11, E12), 및 제2 TFT(TFT2)의 제1 및 제2 전극들(E21, E22)을 포함한다. 제1 TFT(TFT1)의 제1 및 제2 전극들(E11, E12)은 절연층들(GI1, ILD1, BUF2, GI2, ILD2, ILD3)을 관통하는 제1 콘택홀을 통해 제1 액티브 패턴(ACT1)에 연결된다. 제2 TFT(TFT2)의 제1 및 제2 전극들(E21, E22)은 절연층들(GI2, ILD2, ILD3)을 관통하는 제2 콘택홀을 통해 제2 액티브 패턴(ACT2)에 연결된다. 제2 TFT(TFT2)의 제1 전극(E21)은 절연층들(ILD1, BUF2, GI2, ILD2, ILD3)을 관통하는 제3 콘택홀을 통해 광 쉴드 패턴(BSM)에 연결될 수 있다. 여기서, 제4 금속층의 금속 패턴들(E11~E22)에는 전압차가 큰 게이트 온 전압과 게이트 오프 전압 사이에서 스윙하는 전압들로 인하여 강도가 큰 전계가 발생될 수 있다.
벤딩 영역(BA)에서 기판(PI) 상에 형성되는 배선은 표시 영역(DA)의 제1 TFT 또는 제2 TFT에서 제1 및 제2 전극으로 형성되는 제4 금속층(SD1)과 동일한 물질로 형성되고, 이중 적어도 일부와 전기적으로 연결될 수 있다.
제1 평탄화층(PLN1)은 제4 금속층의 패턴들(E11~E22)을 덮는다. 제1 평탄화층(PLN1)은 유기 절연재료로 회로층(12)의 표시 영역(DA)을 두껍게 덮는다. 제1 평탄화층(PLN)이 회로층(12) 상에서 도포될 때 유기 절연재료가 표시패널(100)의 가장자리로 흘러 베젤 영역(BZ)에서 회로층(12)의 측면을 덮는다.
제1 평탄화층(PLN1)은 표시 영역(DA)으로부터 비표시 영역(NA)까지 연장되어 벤딩 영역(BA)의 복수의 배선을 덮도록 형성된다.
벤딩 영역(BA)에서는 제1 평탄화층(PLN1) 상에 마이크로 커버층(MCL)이 형성될 수 있다. 마이크로 커버층(Micro Cover layer; MCL)은 중립면의 위치를 조절함으로써 벤딩 영역(BA) 상의 복수의 배선(200)이 기판(PI)의 구부러짐으로 인한 응력을 견디도록 할 수 있다. 또한, 마이크로 커버층(MCL)은 상기 배선(200)이 외력에 직접적으로 노출되는 것을 방지할 수 있다.
또한, 마이크로 커버층(MCL)은 벤딩 영역(BA)에서 중립면이 배선(200)에 더욱 가깝게 위치하도록 기판(PI)에 형성된 홈(G)과 중첩하게 형성될 수 있다.
제6 금속층은 포토리소그래피 공정에서 패터닝되는 단층 금속 또는 둘 이상의 금속층이 적층된 금속 패턴들을 포함한다. 제6 금속층의 패턴은 발광 소자(EL)의 애노드 전극(AND)을 포함한다. 애노드 전극(AND)은 제1 평탄화층(PLN1)을 관통하는 제5 콘택홀을 통해 픽셀 회로들의 제2 TFT(TFT2)의 제2 전극(E22)에 접촉된다.
도 15에서는 애노드 전극(AND)이 제2 TFT(TFT2)의 제2 전극(E22)에 접촉되는 것으로 도시되었으나, 이에 한정되는 것이 아니며, 설계에 따라 제1 TFT(TFT1)의 제2 전극(E12)에 접촉 될 수도 있고, 또는 제1 TFT(TFT1)의 제2 전극(E12)과 제2 TFT(TFT2)의 제2 전극(E22) 모두에 접촉할 수도 있다.
발광 소자층(14)에서, 뱅크(BNK)가 애노드 전극(AND)의 가장자리를 덮도록 제1 평탄화층(PLN1) 상에 형성된다. 이때, 뱅크(BNK)는 픽셀들 각각에서 외부로 빛이 통과되는 발광 영역(또는 개구 영역)을 구분하는 패턴으로 형성된다. 그에 따라, 뱅크(BNK)는 픽셀 정의막이라 불릴 수 있다. 뱅크(BNK)는 감광성을 가지는 유기 절연재료를 포함하여 포토리소그래피 공정에서 패터닝될 수 있다. 그리고, 뱅크(BNK) 상에는 소정 높이의 스페이서(SPC) 가 형성될 수 있다. 이때, 뱅크(BNK)와 스페이서(SPC)는 동일한 유기 절연 재료로 일체화될 수 있다. 그리고, 스페이서(SPC)는 유기 화합물로 형성되는 발광 소자(EL)의 증착 공정에서 FMM(Fine Metal Mask)가 애노드 전극(AND)과 접촉되지 않도록 FMM과 애노드 전극(AND) 사이의 갭(gap)을 확보케 한다.
발광 소자(EL)의 캐소드 전극(CAT)으로 이용되는 제7 금속층이 뱅크(BNK)와 유기 화합물층으로 구현되는 발광 소자(EL) 상에 형성된다. 제7 금속층은 표시 영역(DA)에서 서브 픽셀들 간에 연결된다.
봉지층(16)은 발광 소자(EL)의 캐소드 전극(CAT)을 덮는 다중 절연층을 포함한다. 다중 절연층은 캐소드 전극(CAT)을 덮는 제1 무기 절연층(PAS1), 제1 무기 절연층(PAS1)을 덮는 두꺼운 유기 절연층(PCL), 및 유기 절연층(PCL)을 덮는 제2 무기 절연층(PAS2)을 포함한다.
터치 센서층(18)은 제2 무기 절연층(PAS2)을 덮는 제3 버퍼층(BUF3), 제3 버퍼층(BUF3) 상에 형성되는 센서 전극 배선(TE1~TE3), 및 센서 전극 배선(TE1~TE3)을 덮는 유기 절연층(PAC)을 포함한다.
도 16은 본 명세서의 일 실시예에 따른 표시 장치의 벤딩 영역에서 중립면의 이동을 나타내는 모식도이다.
도 16의 (a)는 비교예에 따른 표시 장치의 벤딩 영역에 배치되는 중립면을 나타내는 도면이고, 도 16의 (b)는 본 명세서의 일 실시예에 따른 표시 장치의 벤딩 영역에서 중립면의 이동을 나타내는 도면이고, 도 16의 (c)는 본 명세서의 다른 실시예에 따른 표시 장치의 벤딩 영역에서 중립면의 이동을 나타내는 도면이고, 도 16의 (d)는 본 명세서의 또다른 실시예에 따른 표시 장치의 벤딩 영역에서 중립면의 이동을 나타내는 도면이다.
도 16의 (a)를 참조하면, 비교예에 따른 표시 장치의 비표시 영역(NA)은 기판(PI), 기판(PI) 상에 배치되는 배선(200), 및 배선(200) 상에 배치되는 평탄화층(PLN)을 포함할 수 있다. 또한, 비교예에 따른 표시 장치의 벤딩 영역(BA)은 평탄화층(PLN) 상에 배치되는 마이크로 커버층(MCL)을 더 포함할 수 있다.
여기서, 기판(PI)은 제1 기판(PI1), 제2 기판(PI2), 및 제1 기판(PI1)과 제2 기판(PI2) 사이에 배치되는 무기막(IPD)을 포함할 수 있다. 여기서, 무기막(IPD)은 수분 침투를 차단한다. 그리고, 마이크로 커버층(MCL)은 절연층으로 제공되며, 중립면의 위치를 조절할 수 있게 한다.
도 16의 (a)에 도시된 바와 같이, 배선(200)의 중심과 Z 방향으로 이격되게 배치되는 비교예의 중립면은 기판(PI) 상에 위치한다.
도 16의 (b)를 참조하면, 본 명세서의 실시예에 따른 표시 장치의 벤딩 영역(BA)은 제1 기판(PI1)에 홈(G)이 형성될 수 있다.
다시 말해, 제1 기판(PI1)은 표시 영역(DA) 및 비표시 영역(NA)에서는 제1 두께(d1)으로 형성되고, 홈(G)이 형성된 벤딩 영역(BA)에서는 제2 두께(d2)로 형성될 수 있다.
이에 따라, 도 16의 (b)의 실시예는 벤딩 영역(BA)에서 중립면이 Z 방향으로 비교예에 비해 상승하게 되며, 기판(PI)이 아니라 배선(200)에 위치할 수 있다.
또한, 벤딩 영역(BA)에서 제2 기판(PI2)에 형성되는 홈(G)은 테이퍼 형태로 형성될 수 있으며, 벤딩 영역(BA)의 너비와 동일하거나 벤딩 영역(BA)보다 더 크게 형성될 수 있다.
도 16의 (c)를 참조하면, 본 명세서의 실시예에 따른 표시 장치의 벤딩 영역(BA)에는 기판(PI), 기판(PI) 상에 배치되는 배선(200), 배선(200) 상에 배치되는 평탄화층(PLN), 및 평탄화층(PLN) 상에 배치되는 절연층이 배치될 수 있다. 또한, 본 명세서의 실시예에 따른 표시 장치의 벤딩 영역(BA)은 절연층 상에 배치되는 마이크로 커버층(MCL)을 더 포함할 수 있다. 여기서, 절연층은 뱅크(BNK) 및 스페이서(SPC) 중 적어도 어느 하나로 형성될 수 있다.
도 16의 (b)에 도시된 바와 같이, 배선(200)의 중심과 Z 방향으로 이격되게 배치되는 본 명세서의 실시예에 따른 중립면은 절연층에 의해 위치가 조절되어 배선(200)에 위치한다.
즉, 본 명세서의 실시예에 따른 중립면은 절연층에 의해 배선(200) 측으로 이동하여, 배선(200)에 응력이 작용하지 않도록 하거나 또는 응력이 상대적으로 적게 작용하게 한다. 나아가, 절연층 상에 배치되는 마이크로 커버층(MCL)에 의해 중립면의 위치는 배선(200)의 중심과 더 가깝게 조절될 수 있다. 여기서, 배선(200)은 데이터 라인들(DL) 및 게이트 라인들(GL)을 포함하며, 도 13에 도시된 바와 같이, 절연층은 배선(200) 상에 배치되기 때문에, 중립면에 대한 이동 원리는 데이터 라인들(DL) 및 게이트 라인들(GL) 모두에 적용될 수 있다.
또한, 복수 개의 절연층은 상호 이격되게 배치되어 크랙의 전개를 방지할 수 있다. 상세하게, 절연층 중 어느 하나에 크랙이 발생하더라도 상호 이격되게 배치되는 배치 구조를 통해, 크랙의 전개를 방지할 수 있다.
도 16의 (d)를 참조하면, 본 명세서의 실시예에 따른 표시 장치의 비표시 영역(NA)은 기판(PI)이 단층 구조로 형성될 수 있다.
다시 말해, 기판(PI)은 표시 영역(DA)에서는 제1 및 제2 기판(PI1, PI2)과 제1 기판(PI1)과 제2 기판(PI2) 사이에 무기막(IPD)을 갖는 이중층 구조로 형성되고, 비표시 영역(NA)에서는 제2 기판(PI2)만을 포함하는 단층 구조로 형성되어 비표시 영역(NA)에서의 중립면 위치를 조절할 수 있다.
이에 따라, 비표시 영역(NA)에서 중립면은 배선(200) 상에 위치하게 되어, 표시패널(100)의 구부러짐으로 인한 응력이 배선(200)에 인가되는 것을 저감할 수 있다.
도 17은 본 명세서의 다른 실시예에 따른 표시 장치에서 표시 영역의 단면 구조를 나타내는 도면이다.
도 15에서 전술된 단면 구조에에 대한 설명은, 도 17에 대해서도 그대로 적용될 수 있으므로 중복되는 설명은 생략하고, 추가되는 구성에 대해서만 설명하기로 한다.
도 17을 참조하면, 제5 금속층이 제1 평탄화층(PLN1) 상에 형성된다. 제5 금속층은 제1 평탄화층(PLN1)에 의해 제4 금속층로부터 절연된다. 제5 금속층은 포토리소그래피 공정에서 패터닝되는 단층 금속 또는 둘 이상의 금속층이 적층된 금속 패턴들을 포함한다. 제5 금속층은 발광 소자(EL)를 제2 TFT(TFT2)에 연결하는 금속 패턴(SD2)을 포함한다. 금속 패턴(SD2)은 제1 평탄화층(PLN1)을 관통하는 제4 콘택홀을 통해 제2 TFT(TFT2)의 제2 전극(E22)에 연결된다.
도 17에서는 금속 패턴(SD2)이 제2 TFT(TFT2) 의 제2 전극(E22)에 연결되는 것으로 도시되었으나, 이에 한정되는 것이 아니며, 설계에 따라 제1 TFT(TFT1)의 제2 전극(E12)에 연결될 수도 있고, 또는 제1 TFT(TFT1)의 제2 전극(E12)과 제2 TFT(TFT2)의 제2 전극(E22) 모두에 연결될 수도 있다.
제2 평탄화층(PLN2)이 제5 금속층의 금속 패턴들을 덮도록 제1 평탄화층(PLN1) 상에 형성된다. 제2 평탄화층(PLN2)은 유기 절연재료로 회로층(12)의 표시 영역(DA)을 두껍게 덮는다. 제2 평탄화층(PLN2) 상에 제6 금속층이 형성된다. 제2 평탄화층(PLN2)은 제6 금속층이 형성되는 표면을 평탄하게 한다.
제6 금속층은 포토리소그래피 공정에서 패터닝되는 단층 금속 또는 둘 이상의 금속층이 적층된 금속 패턴들을 포함한다. 제6 금속층의 패턴은 발광 소자(EL)의 애노드 전극(AND)을 포함한다. 애노드 전극(AND)은 제2 평탄화층(PLN2)을 관통하는 제5 콘택홀을 통해 픽셀 회로들의 제1 TFT(TFT1) 또는 제2 TFT(TFT2)에 연결된 금속 패턴(SD2)에 접촉된다.
벤딩 영역(BA)에서 기판(PI) 상에 형성되는 배선은 표시 영역(DA)의 발광 소자(EL)를 제1 TFT(TFT1) 또는 제2 TFT(TFT2)에 연결하는 금속 패턴(SD2)과 동일한 물질로 형성되고, 이중 적어도 일부와 전기적으로 연결될 수 있다.
발광 소자층(14)에서, 뱅크(BNK)가 애노드 전극(AND)의 가장자리를 덮도록 제2 평탄화층(PLN2) 상에 형성된다.
도 17에 따른 본 명세서의 표시 장치는, 배선을 덮도록 배치되는 제2 평탄화층(PLN2)을 더 포함할 수 있다. 그리하고, 벤딩 영역(BA) 상에 형성되는 복수의 배선이 제1 평탄화층(PLN1) 상에 형성되므로, 기판(PI)의 표면이 고르지 못해 발생할 수 있는 배선의 크랙 등을 더욱 개선할 수 있다.
이상에서 설명한 본 개시의 실시예들을 간략하게 설명하면 아래와 같다.
본 명세서의 실시 예들에 따른 표시 장치는, 표시 영역, 표시 영역에서 연장되는 비표시 영역 및 비표시 영역에 포함되는 벤딩 영역을 포함하는 기판, 벤딩 영역 상에 형성된 복수의 배선들 및 복수의 배선들 상에 형성되는 마이크로 커버층을 포함하고, 마이크로 커버층과 중첩되도록 기판에 홈이 형성될 수 있다.
본 명세서의 실시 예들에 따른 표시 장치에서 표시 영역은, 기판 상에 형성되는 복수의 트랜지스터, 복수의 트랜지스터 중 적어도 하나와 전기적으로 연결된 발광 소자, 발광 소자의 발광 영역을 구분하는 뱅크;를 포함할 수 있다.
본 명세서의 실시 예들에 따른 표시 장치에서 기판은 표시 영역에서 제1 두께를 갖고, 벤딩 영역에서 제2 두께를 갖을 수 있다.
본 명세서의 실시 예들에 따른 표시 장치에서 기판은 이중층 구조로 형성되고, 벤딩 영역에서 단층 형태로 형성될 수 있다.
본 명세서의 실시 예들에 따른 표시 장치에서 기판은 표시 영역에서 이중층 구조로 형성되고, 비표시 영역에서 단층 형태로 형성될 수 있다.
본 명세서의 실시 예들에 따른 표시 장치에서 홈의 너비는 벤딩 영역의 너비와 동일하거나 클 수 있다.
본 명세서의 실시 예들에 따른 표시 장치에서 벤딩 영역에서, 복수의 배선들과 마이크로 커버층 사이에 형성되는 절연층을 더 포함할 수 있다.
본 명세서의 실시 예들에 따른 표시 장치에서 절연층은 뱅크로 형성될 수 있다.
본 명세서의 실시 예들에 따른 표시 장치에서 절연층은 뱅크 상에 스페이서를 더 포함할 수 있다.
본 명세서의 실시 예들에 따른 표시 장치에서 홈은 테이퍼 형상을 갖을 수 있다.
본 명세서의 실시 예들에 따른 표시 장치에서 벤딩 영역 상에서 복수의 배선들을 덮도록 형성되는 평탄화층을 더 포함하고, 평탄화층은 표시 영역으로부터 연장되어 형성될 수 있다.
본 명세서의 실시 예들에 따른 표시 장치에서 벤딩 영역에서 평탄화층 상에 형성되는 마이크로 커버층을 더 포함할 수 있다.
본 명세서의 실시 예들에 따른 표시 장치에서 벤딩 영역 상에서 형성되는 복수의 배선들은 표시 영역에 형성된 트랜지스터의 소스 전극 또는 드레인 전극과 동일한 금속층으로 형성될 수 있다.
본 명세서의 실시 예들에 따른 표시 장치에서 벤딩 영역 상에서 형성되는 복수의 배선들은 표시 영역에 형성된 연결 전극과 동일한 금속층으로 형성될 수 있다.
본 명세서의 실시 예들에 따른 표시 장치는 표시 영역, 표시 영역에서 연장되는 비표시 영역 및 비표시 영역에 포함되는 벤딩 영역을 포함하는 기판, 벤딩 영역 상에 형성된 복수의 배선들 및 기판에서 벤딩 영역에 중첩하여 형성된 홈을 포함하고, 배선의 일부 영역과 오버랩되게 배치되는 홈에 의해, 벤딩 영역의 중립면은 배선의 중심과 가깝게 위치할 수 있다.
이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 명세서의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 명세서의 내용에 기재된 사항에 의하여 제한되지 않는다.
이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 더욱 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 본 명세서의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 명세서의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 명세서의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 명세서의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 명세서의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 패널
200: 배선
400: 이중 배선
BNK: 뱅크
PAS: 무기 절연층
PLN: 평탄화층
PLN1: 제1 평탄화층 PLN2: 제2 평탄화층
SPC: 스페이서

Claims (15)

  1. 표시 영역, 상기 표시 영역에서 연장되는 비표시 영역 및 상기 비표시 영역에 포함되는 벤딩 영역을 포함하는 기판;
    상기 벤딩 영역 상에 형성된 복수의 배선들; 및
    상기 복수의 배선들 상에 형성되는 마이크로 커버층을 포함하고,
    상기 마이크로 커버층과 중첩되도록 상기 기판에 홈이 형성되는, 표시 장치.
  2. 제1항에 있어서,
    상기 표시 영역은,
    상기 기판 상에 형성되는 복수의 트랜지스터;
    상기 복수의 트랜지스터 중 적어도 하나와 전기적으로 연결된 발광 소자;
    상기 발광 소자의 발광 영역을 구분하는 뱅크;를 포함하는, 표시 장치.
  3. 제1항에 있어서,
    상기 기판은 상기 표시 영역에서 제1 두께를 갖고, 상기 벤딩 영역에서 제2 두께를 갖는, 표시 장치.
  4. 제1항에 있어서,
    상기 기판은 이중층 구조로 형성되고, 상기 벤딩 영역에서 단층 형태로 형성되는, 표시 장치.
  5. 제1항에 있어서,
    상기 기판은 상기 표시 영역에서 이중층 구조로 형성되고, 상기 비표시 영역에서 단층 형태로 형성되는, 표시 장치.
  6. 제1항에 있어서,
    상기 홈의 너비는 상기 벤딩 영역의 너비와 동일하거나 큰, 표시 장치.
  7. 제2항에 있어서,
    상기 벤딩 영역에서, 상기 복수의 배선들과 상기 마이크로 커버층 사이에 형성되는 절연층을 더 포함하는, 표시 장치.
  8. 제7항에 있어서,
    상기 절연층은 상기 뱅크로 형성되는, 표시 장치.
  9. 제8항에 있어서,
    상기 절연층은 상기 뱅크 상에 스페이서를 더 포함하는, 표시 장치.
  10. 제1항에 있어서, 상기 홈은 테이퍼 형상을 갖는, 표시 장치.
  11. 제1항에 있어서,
    상기 벤딩 영역 상에서 상기 복수의 배선들을 덮도록 형성되는 평탄화층을 더 포함하고,
    상기 평탄화층은 상기 표시 영역으로부터 연장되어 형성되는, 표시 장치.
  12. 제11항에 있어서,
    상기 벤딩 영역에서 상기 평탄화층 상에 형성되는 마이크로 커버층을 더 포함하는, 표시 장치.
  13. 제2항에 있어서,
    상기 벤딩 영역 상에서 형성되는 상기 복수의 배선들은 상기 표시 영역에 형성된 트랜지스터의 소스 전극 또는 드레인 전극과 동일한 금속층으로 형성되는, 표시 장치.
  14. 제2항에 있어서,
    상기 벤딩 영역 상에서 형성되는 상기 복수의 배선들은 상기 표시 영역에 형성된 연결 전극과 동일한 금속층으로 형성되는, 표시 장치.
  15. 표시 영역, 상기 표시 영역에서 연장되는 비표시 영역 및 상기 비표시 영역에 포함되는 벤딩 영역을 포함하는 기판;
    상기 벤딩 영역 상에 형성된 복수의 배선들; 및
    상기 기판에서 상기 벤딩 영역에 중첩하여 형성된 홈을 포함하고,
    상기 배선의 일부 영역과 오버랩되게 배치되는 상기 홈에 의해, 상기 벤딩 영역의 중립면은 상기 배선의 중심과 가깝게 위치하는, 표시 장치.
KR1020220157122A 2022-11-22 2022-11-22 표시 장치 KR20240075289A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220157122A KR20240075289A (ko) 2022-11-22 2022-11-22 표시 장치
US18/514,752 US20240172507A1 (en) 2022-11-22 2023-11-20 Display device
CN202311548706.7A CN118076166A (zh) 2022-11-22 2023-11-20 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220157122A KR20240075289A (ko) 2022-11-22 2022-11-22 표시 장치

Publications (1)

Publication Number Publication Date
KR20240075289A true KR20240075289A (ko) 2024-05-29

Family

ID=91079802

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220157122A KR20240075289A (ko) 2022-11-22 2022-11-22 표시 장치

Country Status (3)

Country Link
US (1) US20240172507A1 (ko)
KR (1) KR20240075289A (ko)
CN (1) CN118076166A (ko)

Also Published As

Publication number Publication date
CN118076166A (zh) 2024-05-24
US20240172507A1 (en) 2024-05-23

Similar Documents

Publication Publication Date Title
EP3331019B1 (en) Display device
US11437439B2 (en) Display device
TWI751053B (zh) 顯示面板
US10355063B2 (en) Organic light emitting display panel and organic light emitting diode display device including the same
EP3301731B1 (en) Organic light emitting display device
EP3333915B1 (en) Flexible display device
US20230037058A1 (en) Display panel
KR102656842B1 (ko) 플렉서블 표시장치
KR20240075289A (ko) 표시 장치
KR20240075296A (ko) 표시 장치
KR20240077882A (ko) 표시 장치
US11574605B2 (en) Display panel and display device including the same
US20240224630A1 (en) Display device
US20230048688A1 (en) Display panel
US11871616B2 (en) Organic light emitting display device
KR102532970B1 (ko) 표시장치 및 그 제조방법
US20240224646A1 (en) Display device
KR20220018411A (ko) 원장 기판, 표시패널, 및 그 제조방법
KR20240069304A (ko) 표시 장치
KR20240104463A (ko) 표시 패널 및 이를 포함하는 표시 장치
KR20220001838A (ko) 표시 장치
KR20240071038A (ko) 터치 디스플레이 장치
GB2621247A (en) Touch display device
KR20240003263A (ko) 트랜지스터 및 표시 장치
KR20230103660A (ko) 표시 장치 및 이의 제조방법