KR20240073740A - 반도체 소자 제조 장치용 부품, 이의 제조방법, 이를 포함하는 반도체 소자 제조 장치 및 반도체 소자의 제조 방법 - Google Patents

반도체 소자 제조 장치용 부품, 이의 제조방법, 이를 포함하는 반도체 소자 제조 장치 및 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20240073740A
KR20240073740A KR1020230087240A KR20230087240A KR20240073740A KR 20240073740 A KR20240073740 A KR 20240073740A KR 1020230087240 A KR1020230087240 A KR 1020230087240A KR 20230087240 A KR20230087240 A KR 20230087240A KR 20240073740 A KR20240073740 A KR 20240073740A
Authority
KR
South Korea
Prior art keywords
ratio
peak
upper electrode
focus ring
semiconductor device
Prior art date
Application number
KR1020230087240A
Other languages
English (en)
Inventor
최도현
이현수
이종규
용일구
한호근
강혜미
Original Assignee
솔믹스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220155434A external-priority patent/KR102566972B1/ko
Application filed by 솔믹스 주식회사 filed Critical 솔믹스 주식회사
Priority to KR1020230087240A priority Critical patent/KR20240073740A/ko
Priority to JP2023195909A priority patent/JP7570489B2/ja
Priority to US18/512,021 priority patent/US20240170266A1/en
Publication of KR20240073740A publication Critical patent/KR20240073740A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32458Vessel
    • H01J37/32477Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/3244Gas supply means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32532Electrodes
    • H01J37/3255Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32623Mechanical discharge control means
    • H01J37/32642Focus rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32715Workpiece holder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

실시예는 실리콘 단결정을 포함하고, 적어도 일 표면에서의 Si-OH 비율이 0.16 내지 0.28인 반도체 소자 제조 장치용 부품을 제공하고, 이때, 상기 Si-OH 비율은 상기 표면에서의 라만 스펙트럼에서, Si-OH 피크의 면적을 Si 단결정 피크의 면적으로 나눈 값이고, 상기 Si 단결정 피크는 상기 표면에서의 라만 스펙트럼에서, 520㎝-1 내지 522㎝-1의 라만 시프트에서의 피크고, 상기 Si-OH 피크는 상기 표면에서의 라만 스펙트럼에서, 940㎝-1 내지 980㎝-1의 라만 시프트에서의 피크이다.

Description

반도체 소자 제조 장치용 부품, 이의 제조방법, 이를 포함하는 반도체 소자 제조 장치 및 반도체 소자의 제조 방법{Part for semiconductor device manufacturing apparatus, manufacturing method of the same, semiconductor device manufacturing apparatus including the same, and manufacturing method for semiconductor device}
실시예는 반도체 소자 제조 장치용 부품, 이의 제조방법, 이를 포함하는 반도체 소자 제조 장치 및 반도체 소자의 제조 방법에 관한 것이다.
일반적으로 반도체 에칭용 샤워헤드는 반도체 제조 챔버에서 실리콘웨이퍼로 플라즈마 상태의 가스를 분사하여 웨이퍼를 식각하는데 사용되는 장비이다.
상기 샤워헤드는 다수의 가스분사용 홀을 구비하며, 가스분사용 홀을 통해 플라즈마 상태의 가스를 통과시킨다.
웨이퍼를 정밀하게 식각하기 위해, 샤워헤드의 홀은 정밀하게 생성되어야 한다.
이를 위해, 선행문헌 1(대한민국 등록특허 제10-0299975호) 및 선행문헌 2(대한민국 등록특허 10-0935418호)과 같이 복수 개의 팁들이 돌출 형성된 드릴링 플레이트에 연마제와 실리콘 재질의 원판을 대향시키고, 드릴링 플레이트 및 원판에 연마제를 공급하는 동시에 드링링 플레이트에 초음파를 인가하여 원판을 천공하였다.
선행문헌 1 및 선행문헌 2는 두꺼운 샤워헤드 가공 시 드릴링 플레이트에 삽입된 핀의 길이가 길어지게 된다. 이는 초음파 생성 시 핀이 진동하게 되어 샤워헤드의 홀이 균일하게 형성되지 않는 문제점을 유발한다.
특히, 규소(Si)와 탄소(C)가 1:1로 결합되어 있는 탄화규소(Silicon Carbide: Sic))의 경우 강한 공유결합 물질로 다른 세라믹 재료에 비하여 열전도율이 높고, 내마모성, 고온강도 및 내화학성이 우수하기 때문에 기계적 물성 면에서 취약하거나 필수적인 분야에서 이를 보강, 보완 또는 대체할 수 있도록 폭넓게 응용되고 있으며, 특히 모스 경도가 9.2로 다이아몬드 다음으로 높아 내구성이 뛰어나 반도체 부품 분야에서도 널리 사용되고 있다.
실시예는 반도체를 제조하기 위한 플라즈마 공정에서, 반도체 기판 상에 디펙을 효율적으로 억제할 수 있는 부품, 이를 포함하는 반도체 소자 제조 장치 및 반도체 소자의 제조 방법을 제공하고자 한다.
실시예에 따른 반도체 소자 제조 장치용 부품은 실리콘 단결정을 포함하고, 적어도 일 표면에서의 Si-OH 비율이 0.16 내지 0.28이고, 상기 Si-OH 비율은 상기 표면에서의 라만 스펙트럼에서, Si-OH 피크의 면적을 Si 단결정 피크의 면적으로 나눈 값이고, 상기 Si 단결정 피크는 상기 표면에서의 라만 스펙트럼에서, 520㎝-1 내지 522㎝-1의 라만 시프트에서의 피크이고, 상기 Si-OH 피크는 상기 표면에서의 라만 스펙트럼에서, 940㎝-1 내지 980㎝-1의 라만 시프트에서의 피크이다.
일 실시예에 따른 반도체 소자 제조 장치용 부품에 있어서, 상기 표면에서의 도펀트 비율이 0.12 미만이고, 상기 도펀트 비율은 상기 표면에서의 라만 스펙트럼에서, 도펀트 피크의 면적을 상기 Si 단결정 피크의 면적으로 나눈 값이고, 상기 도펀트 피크는 상기 표면에서의 라만 스펙트럼에서, 303㎝-1 내지 305㎝-1의 라만 시프트에서의 피크 강도일 수 있다.
일 실시예에 따른 반도체 소자 제조 장치용 부품에 있어서, 상기 표면에서의 체심 입방 비율이 0.01 미만이고, 상기 체심 입방 비율은 상기 표면에서의 라만 스펙트럼에서, 체심 입방 피크의 면적을 상기 Si 단결정 피크의 면적으로 나눈 값이고, 상기 체심입방 피크는 상기 표면에서의 라만 스펙트럼에서, 433㎝-1 내지 435㎝-1의 라만 시프트에서의 피크일 수 있다.
일 실시예에 따른 반도체 소자 제조 장치용 부품에 있어서, 상기 표면에서의 능면 비율이 0.01 미만이고, 상기 능면 비율은 상기 표면에서의 라만 스펙트럼에서, 능면 피크의 면적을 상기 Si 단결정 피크의 면적으로 나눈 값이고, 상기 능면 피크는 상기 표면에서의 라만 스펙트럼에서, 348㎝-1 내지 350㎝-1의 라만 시프트에서의 피크일 수 있다.
일 실시예에 따른 반도체 제조 소자 장치용 부품은 반도체 기판의 주위를 둘러싸는 몸체부; 상기 몸체부로부터 상기 반도체 기판의 중심 방향으로 연장되는 경사부; 및 상기 경사부로부터 상기 반도체 기판의 중심 방향으로 연장되고, 상기 반도체 기판 아래에 배치되는 가이드부;를 포함하고, 상기 몸체부는 상면; 및 상기 상면에 대향하는 하면을 포함하고, 상기 상면에서의 Si-OH 비율이 0.16 내지 0.28일 수 있다.
일 실시예에 있어서, 상기 Si-OH 비율이 0.17 내지 0.28일 수 있다.
일 실시예에 있어서, 상기 Si-OH 비율이 0.18 내지 0.28일 수 있다.
일 실시예에 있어서, 전체 표면 중 70% 이상에서 Si-OH 비율이 0.16 내지 0.28일 수 있다.
일 실시예에 있어서, 상기 몸체부, 상기 경사부 및 상기 가이드부는 단결정 실리콘으로 일체로 형성될 수 있다.
실시예에 따른 반도체 소자 제조 장치용 부품의 제조방법은 실리콘 잉곳을 절단하여, 실리콘 플레이트를 제조하는 단계; 상기 실리콘 플레이트를 절삭하여, 미가공 부품을 제조하는 단계; 상기 미가공 부품의 일 표면을 가공하는 단계; 및 상기 가공된 부품의 적어도 일 표면을 처리하여, 상기 처리된 표면에서 Si-OH 비율을 0.16 내지 0.28로 조절하는 단계;를 포함하고, 상기 Si-OH 비율은 상기 표면에서의 라만 스펙트럼에서, Si-OH 피크의 면적을 Si 단결정 피크의 면적으로 나눈 값이고, 상기 Si 단결정 피크는 상기 표면에서의 라만 스펙트럼에서, 520㎝-1 내지 522㎝-1의 라만 시프트에서의 피크이고, 상기 Si-OH 피크는 상기 표면에서의 라만 스펙트럼에서, 940㎝-1 내지 980㎝-1의 라만 시프트에서의 피크이다.
일 실시예에 있어서, 상기 가공된 부품의 적어도 일 표면을 처리하는 단계는 산소를 포함하는 기체 분위기에서 상기 표면에 광을 조사하는 단계를 포함할 수 있다.
실시예에 따른 반도체 소자 제조장치는 반도체 기판을 수용하는 챔버; 상기 챔버 내에 배치되고, 상기 반도체 기판에 대향되고, 공정 기체를 분사하는 상부 전극; 상기 반도체 기판을 지지하고, 상기 반도체 기판 아래에 배치되는 정전 척; 및 상기 반도체 기판의 주위를 둘러싸고, 상기 정전 척에 구비되는 포커스 링을 포함하고, 상기 상부 전극 또는 상기 포커스 링은 실리콘 단결정을 포함하고, 상기 상부 전극 또는 상기 포커스 링의 적어도 일 표면에서의 Si-OH 비율이 0.16 내지 0.28이고, 상기 Si-OH 비율은 상기 표면에서의 라만 스펙트럼에서, Si-OH 피크의 면적을 Si 단결정 피크의 면적으로 나눈 값이고, 상기 Si 단결정 피크는 상기 표면에서의 라만 스펙트럼에서, 520㎝-1 내지 522㎝-1의 라만 시프트에서의 피크이고, 상기 Si-OH 피크는 상기 표면에서의 라만 스펙트럼에서, 940㎝-1 내지 980㎝-1의 라만 시프트에서의 피크이다.
실시예에 따른 반도체 소자의 제조방법은 반도체 소자 제조 장치에 반도체 기판을 배치하는 단계; 및 상기 반도체 기판을 처리하는 단계;를 포함하고, 상기 반도체 소자 제조 장치는 상기 반도체 기판을 수용하는 챔버; 상기 챔버 내에 배치되고, 상기 반도체 기판에 대향되고, 공정 기체를 분사하는 상부 전극; 상기 반도체 기판을 지지하고, 상기 반도체 기판 아래에 배치되는 정전 척; 및 상기 반도체 기판의 주위를 둘러싸고, 상기 정전 척에 구비되는 포커스 링을 포함하고, 상기 상부 전극 또는 상기 포커스 링은 실리콘 단결정을 포함하고, 상기 상부 전극 또는 상기 포커스 링의 적어도 일 표면에서의 Si-OH 비율이 0.16 내지 0.28이고, 상기 Si-OH 비율은 상기 표면에서의 라만 스펙트럼에서, Si-OH 피크의 면적을 Si 단결정 피크의 면적으로 나눈 값이고, 상기 Si 단결정 피크는 상기 표면에서의 라만 스펙트럼에서, 520㎝-1 내지 522㎝-1의 라만 시프트에서의 피크이고, 상기 Si-OH 피크는 상기 표면에서의 라만 스펙트럼에서, 940㎝-1 내지 980㎝-1의 라만 시프트에서의 피크이다.
일 실시예에 따른 반도체 소자 제조 장치에는 상기 부품이 장착될 수 있다.
실시예에 따른 반도체 소자 제조 장치용 부품은 Si-OH 비율이 0.16 내지 0.28인 표면을 포함한다. 상기 표면은 적절한 함량으로 Si-OH를 포함하기 때문에, 실시예에 따른 반도체 소자 제조 장치용 부품의 내부가 외부의 오염으로부터 용이하게 보호될 수 있다.
또한, 실시예에 따른 반도체 소자 제조 장치용 부품의 표면은 상기와 같은 범위로 Si-OH를 포함하기 때문에, 외부로부터 파티클과 같은 오염 물질이 붙는 것이 방지될 수 있다.
이에 따라서, 실시예에 따른 반도체 소자 제조 장치용 부품은 외부 및 내부의 오염을 방지하고, 반도체 소자 제조 장치의 챔버 내부로 상기 오염 물질이 전이되는 것을 방지할 수 있다. 이에 따라서, 실시예에 따른 반도체 소자 제조 장치용 부품은 반도체 기판 제조 공정에 발생되는 디펙을 최소화할 수 있다.
또한, 실시예에 따른 반도체 소자 제조 장치용 부품의 표면은 적절한 도펀트 피크를 포함한다. 이에 따라서, 실시예에 따른 반도체 소자 제조 장치용 부품은 적절한 전기적 물성을 가지고, 상기 도펀트에 의해서 발생되는 디펙을 최소화할 수 있다.
또한, 실시예에 따른 반도체 소자 제조 장치용 부품은 낮은 체심입방 비율 및 낮은 능면 비율을 가지는 표면을 가진다. 이에 따라서, 실시예에 따른 반도체 소자 제조 장치용 부품의 표면에서 결정 결함의 빈도가 낮을 수 있다.
따라서, 실시예에 따른 반도체 소자 제조 장치용 부품은 반도체 기판을 제조하기 위한 공정에서, 상기 결정 결함에서 발생되는 과도한 마모가 방지될 수 있다. 이에 따라서, 실시예에 따른 반도체 소자 제조 장치용 부품은 상기 과도한 마모에 따른 공정 챔버 내의 파티클 발생을 억제할 수 있다. 이에 따라서, 실시예에 따른 반도세 소자 제조 장치용 부품은 반도체 기판의 제조 과정에서 발생되는 디펙을 방지할 수 있다. 또한, 상기 과도한 마모가 억제되기 때문에, 실시예에 따른 반도체 소자 제조 장치용 부품은 향상된 내구성을 가질 수 있다.
도 1은 일 실시예에 따른 상부 전극을 도시한 시시도이다.
도 2는 일 실시예에 따른 상부 전극의 일 단면을 도시한 단면도이다.
도 3은 다른 실시예에 따른 상부 전극의 일 단면을 도시한 단면도이다.
도 4는 일 실시예에 따른 포커스링을 도시한 사시도이다.
도 5는 일 실시예에 따른 포커스링의 일 단면을 도시한 단면도이다.
도 6은 일 실시예에 따른 반도체 소자 제조 장치를 도시한 도면이다.
도 7은 일 실시예에 따른 플라즈마 영역 한정 조립체를 도시한 단면도이다.
도 8은 실시예 1에 따른 포커스 링의 상면의 라만 스펙트럼을 도시한 도면이다.
실시 예의 설명에 있어서, 각 부, 면, 층 또는 기판 등이 각 부, 면, 층 또는 기판 등의 "상(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상(on)"과 "아래(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
실시예에 따른 상부 전극은 반도체 소자를 제조하기 위한 제조 장치에 사용되는 부품일 수 있다. 즉, 상기 상부 전극은 상기 반도체 소자 제조 장치의 일부를 구성하는 부품일 수 있다.
상기 상부 전극은 반도체 소자를 제조하기 위한 플라즈마 처리 장치에 사용되는 부품일 수 있다. 상기 상부 전극은 반도체 기판을 선택적으로 에칭하기 위한 플라즈마 에칭 장치에 사용되는 부품일 수 있다.
상기 상부 전극은 플라즈마를 분사하기 위한 상부 전극 어셈블리의 일부를 구성하는 부품일 수 있다.
또한, 상기 상부 전극은 웨이퍼를 수용하고, 플라즈마 영역을 한정하는 어셈블리의 일부를 구성하는 부품일 수 있다.
도 1은 일 실시예에 따른 상부 전극을 도시한 시시도이다. 도 2는 일 실시예에 따른 상부 전극의 일 단면을 도시한 단면도이다. 도 3은 다른 실시예에 따른 상부 전극의 일 단면을 도시한 단면도이다. 도 4는 일 실시예에 따른 포커스링을 도시한 사시도이다. 도 5는 일 실시예에 따른 포커스링의 일 단면을 도시한 단면도이다. 도 6은 일 실시예에 따른 반도체 소자 제조 장치를 도시한 도면이다. 도 7은 일 실시예에 따른 플라즈마 영역 한정 조립체를 도시한 단면도이다.
도 1 내지 도 3을 참조하면, 실시예에 따른 상부 전극(220)은 전체적으로 평판 형상을 가질 수 있다.
상기 상부 전극(220)은 제 1 상면(221), 제 1 하면(222) 및 제 1 측면(223)을 포함한다.
상기 제 1 상면(221) 및 상기 제 1 하면(222)은 서로 대향된다.
상기 제 1 상면(221)은 플라즈마를 형성하기 위한 기체가 유입되는 영역에 위치될 수 있다. 상기 제 1 상면(221)은 전체적으로 평평할 수 있다.
상기 제 1 하면(222)은 상기 플라즈마 영역(114)에 위치될 수 있다. 상기 제 1 하면(222)은 전체적으로 평평할 수 있다. 상기 제 1 하면(222)의 일부는 경사질 수 있다. 상기 제 1 하면(222)의 일부는 단차를 형성할 수 있다. 상기 제 1 하면(222)의 일부는 굴곡질 수 있다.
상기 제 1 측면(223)은 상기 제 1 상면(221)으로부터 상기 제 1 하면(222)으로 연장된다. 상기 제 1 측면(223)은 상기 상부 전극(220)의 외주면일 수 있다.
상기 상부 전극(220)은 다수 개의 관통홀들(226)을 포함한다. 상기 관통홀(226)은 상기 제 1 상면(221)으로부터 상기 제 1 하면(222)으로 연장된다. 상기 관통홀(226)을 통하여, 상기 제 1 상면(221)으로부터 상기 상부 전극(220)의 아래로 플라즈마 발생을 위한 기체 소스가 분사될 수 있다.
상기 관통홀(226)의 직경은 약 0.3㎜ 내지 약 1㎜일 수 있다.
상기 제 1 측면(223)에 단차가 형성될 수 있다. 즉, 상기 제 1 측면(223)의 일부 및 상기 제 1 측면(223)의 다른 일부가 서로 다른 평면에 배치될 수 있다. 이에 따라서, 상기 상부 전극(220)은 상기 제 1 측면(223)에 단차부(225)를 포함할 수 있다.
상기 단차부(225)는 상기 반도체 소자의 제조 장치에 사용되는 다른 부품에 걸리거나, 결합될 수 있다.
도 3에 도시된 바와 같이, 상기 제 1 측면(223)에는 단차가 형성되지 않고, 전체적으로 평평할 수 있다. 즉, 상기 제 1 측면(223)에서, 상기 단차부가 생략될 수 있다.
또한, 상기 상부 전극(220)은 제 1 경사면(224)을 포함할 수 있다. 상기 제 1 경사면(224)은 상기 제 1 하면(222)으로부터 측 하방으로 연장될 수 있다. 상기 제 1 경사면(224)은 상기 관통홀(226)로부터 분사되는 플라즈마를 가이드할 수 있다. 즉, 상기 제 1 경사면(224)은 상기 관통홀(226)로부터 분사되는 플라즈마를 처리하고자하는 반도체 기판(30)으로 가이드하여, 반도체 소자의 제조 공정의 효율을 향상시킬 수 있다. 또한, 상기 제 1 경사면(224)은 다른 부품으로 플라즈마가 흐르는 것을 억제하므로, 상기 상부 전극(220)은 상기 플라즈마에 의해서 다른 부품이 침식되는 것을 방지할 수 있다.
또한, 도 3에 도시된 바와 같이, 상기 제 1 경사면은 생략될 수 있다. 즉, 상기 제 1 하면(222)은 상기 제 1 측면(223)까지 전체적으로 평평할 수 있다.
또한, 상기 상부 전극(220)은 다른 부품과 체결되기 위한 체결 홈(미도시)을 더 포함할 수 있다.
상기 상부 전극(220)은 단결정 실리콘을 포함할 수 있다. 상기 상부 전극(220)은 상기 단결정 실리콘을 주성분으로 포함할 수 있다. 상기 상부 전극(220)은 약 90wt% 이상의 함량으로 상기 단결정 실리콘을 포함할 수 있다. 상기 상부 전극(220)은 약 95wt% 이상의 함량으로 상기 단결정 실리콘을 포함할 수 있다. 상기 상부 전극(220)은 약 99wt% 이상의 함량으로 상기 단결정 실리콘을 포함할 수 있다. 상기 상부 전극(220)은 실질적으로 상기 단결정 실리콘으로 이루어질 수 있다.
상기 상부 전극(220)은 적어도 일 표면에서의 Si-OH 비율을 가질 수 있다.
상기 Si-OH 비율은 Si-OH 피크의 면적을 Si 단결정 피크의 면적으로 나눈 값이다. 또한, 상기 Si-OH 피크는 상기 상부 전극(220) 또는 포커스 링(230) 등과 같은 반도체 소자 제조 장치용 부품의 일 표면에서의 라만 스펙트럼에서, 940㎝-1 내지 980㎝-1의 라만 시프트에서의 피크일 수 있다. 상기 Si 단결정 피크는 상기 상부 전극(220) 또는 상기 포커스 링(230) 등과 같은 반도체 소자 제조 장치용 부품의 일 표면에서의 라만 스펙트럼에서, 520㎝-1 내지 522㎝-1의 라만 시프트에서의 피크일 수 있다.
상기 Si-OH 비율은 하기의 수식 1로 표시될 수 있다.
[수식 1]
Si-OH 비율 = O / S
여기서, 상기 O는 상기 Si-OH 피크의 면적이고, 상기 S는 Si 단결정 피크의 면적이다.
상기 상부 전극(220)의 적어도 일 표면에서의 Si-OH 비율은 약 0.16 내지 약 0.28일 수 있다. 상기 상부 전극(220)의 적어도 일 표면에서의 Si-OH 비율은 약 0.17 내지 약 0.27일 수 있다. 상기 상부 전극(220)의 적어도 일 표면에서의 Si-OH 비율은 약 0.18 내지 약 0.26일 수 있다. 상기 상부 전극(220)의 적어도 일 표면에서의 Si-OH 비율은 약 0.19 내지 약 0.26일 수 있다.
상기 상부 전극(220)의 표면은 상기와 같은 범위로 Si-OH 비율을 가지기 때문에, 공정 부산물이 흡착되더라도, 용이하게 탈착되고, 배출될 수 있다. 또한, 상기 상부 전극(220)의 표면은 상기와 같은 범위로 Si-OH 비율을 가지기 때문에, 플라즈마에 의해서, 상기 표면의 일부가 이온화가 되더라도, 디펙을 유발시키는 물질의 발생을 억제할 수 있다.
상기 제 1 상면(221), 상기 제 1 하면(222), 상기 제 1 측면(223) 및 상기 제 1 경사면(224) 중 적어도 하나 이상은 상기와 같은 범위로, 상기 Si-OH 비율을 가질 수 있다.
상기 상부 전극(220)의 표면 중 약 60% 이상은 상기와 같은 범위로, 상기 Si-OH 비율을 가질 수 있다. 상기 상부 전극(220)의 표면 중 약 70% 이상은 상기와 같은 범위로, 상기 Si-OH 비율을 가질 수 있다. 상기 상부 전극(220)의 표면 중 약 80% 이상은 상기와 같은 범위로, 상기 Si-OH 비율을 가질 수 있다. 상기 상부 전극(220)의 표면 중 약 90% 이상은 상기와 같은 범위로, 상기 Si-OH 비율을 가질 수 있다. 상기 상부 전극(220)의 표면 중 약 95% 이상은 상기와 같은 범위로, 상기 Si-OH 비율을 가질 수 있다.
상기 상부 전극(220)의 표면이 전체적으로, 상기와 같은 범위로 상기 Si-OH 비율을 가지기 때문에, 상기 상부 전극(220)은 플라즈마 공정 중 발생되는 부산물을 감소시킬 수 있다.
상기 상부 전극(220)은 상기와 같은 범위로, 상기 Si-OH 비율을 가지기 때문에, 적절한 표면 특성을 가질 수 있다. 이에 따라서, 상기 상부 전극(220)의 표면에 오염 물질의 잔류가 방지될 수 있다.
또한, 상기 상부 전극(220)은 상기와 같은 범위로, 상기 Si-OH 비율을 가지기 때문에, 상기 상부 전극(220)은 표면에 보호막을 포함할 수 있다. 이에 따라서, 상기 상부 전극(220)은 외부로부터의 오염 물질로부터 효율적으로 보호될 수 있다.
상기 상부 전극(220)은 적어도 일 표면에서의 도펀트 비율을 가질 수 있다. 상기 도펀트 비율은 도펀트 피크의 면적을 상기 Si 단결정 피크의 면적으로 나눈 값이다. 상기 도펀트 피크는 상기 상부 전극(220)의 표면에서의 라만 스펙트럼에서, 약 303㎝-1 내지 약 305㎝-1의 라만 시프트에서의 피크일 수 있다.
상기 상부 전극(220)의 표면에서의 도펀트 비율은 하기의 수식 2로 도출될 수 있다.
[수식 2]
도펀트 비율 = D / S
여기서, 상기 D는 상기 도펀트 피크의 면적이고, 상기 S는 상기 Si 단결정 피크의 면적이다.
상기 상부 전극(220)의 적어도 일 표면에서의 도펀트 비율은 약 0.12 미만일 수 있다. 상기 상부 전극(220)의 적어도 일 표면에서의 도펀트 비율은 약 0.05 내지 약 0.12일 수 있다. 상기 상부 전극(220)의 적어도 일 표면에서의 도펀트 비율은 약 0.01 내지 약 0.12일 수 있다. 상기 상부 전극(220)의 적어도 일 표면에서의 도펀트 비율은 약 0.06 내지 약 0.13일 수 있다.
상기 제 1 상면(221), 상기 제 1 하면(222), 상기 제 1 측면(223) 및 상기 제 1 경사면(224) 중 적어도 하나 이상은 상기와 같은 범위로, 상기 도펀트 비율을 가질 수 있다.
상기 상부 전극(220)의 표면 중 약 60% 이상은 상기와 같은 범위로, 상기 도펀트 비율을 가질 수 있다. 상기 상부 전극(220)의 표면 중 약 70% 이상은 상기와 같은 범위로, 상기 도펀트 비율을 가질 수 있다. 상기 상부 전극(220)의 표면 중 약 80% 이상은 상기와 같은 범위로, 상기 도펀트 비율을 가질 수 있다. 상기 상부 전극(220)의 표면 중 약 90% 이상은 상기와 같은 범위로, 상기 도펀트 비율을 가질 수 있다. 상기 상부 전극(220)의 표면 중 약 95% 이상은 상기와 같은 범위로, 상기 도펀트 비율을 가질 수 있다.
상기 상부 전극(220)의 적어도 일 표면이 상기와 같은 범위로 도펀트 비율을 가지기 때문에, 적절한 표면 전도도를 가질 수 있다. 이에 따라서, 상기 상부 전극(220)은 용이하게 플라즈마를 생성할 수 있다. 또한, 상기 상부 전극(220)의 적어도 일 표면이 상기와 같은 범위로 도펀트 비율을 가지기 때문에, 플라즈마에 의한 침식을 억제할 수 있다. 이에 따라서, 상기 상부 전극(220)은 향상된 내구성을 가질 수 있다.
상기 상부 전극(220)은 적어도 일 표면에서, 체심 입방 비율을 가질 수 있다. 상기 도펀트 비율은 체심 입방 피크의 면적을 상기 Si 단결정 피크의 면적으로 나눈 값이다. 상기 체심 입방 피크는 상기 상부 전극(220)의 표면에서의 라만 스펙트럼에서, 433㎝-1 내지 435㎝-1의 라만 시프트에서의 피크일 수 있다.
상기 상부 전극(220)의 표면에서의 체심 입방 비율은 하기의 수식 3으로 도출될 수 있다.
[수식 3]
체심 입방 비율 = C / S
여기서, 상기 C는 상기 체심 입방 피크의 면적이고, 상기 S는 상기 Si 단결정 피크의 면적이다.
상기 상부 전극(220)의 적어도 일 표면에서의 체심 입방 비율은 약 0.01 미만일 수 있다. 상기 상부 전극(220)의 적어도 일 표면에서의 체심 입방 비율은 약 0.005 미만일 수 있다. 상기 상부 전극(220)의 적어도 일 표면에서의 체심 입방 비율은 약 0.004 미만일 수 있다. 상기 상부 전극(220)의 적어도 일 표면에서의 체심 입방 비율은 약 0.001 미만일 수 있다.
상기 제 1 상면(221), 상기 제 1 하면(222), 상기 제 1 측면(223) 및 상기 제 1 경사면(224) 중 적어도 하나 이상은 상기와 같은 범위로, 상기 체심 입방 비율을 가질 수 있다.
상기 상부 전극(220)의 표면 중 약 60% 이상은 상기와 같은 범위로, 상기 체심 입방 비율을 가질 수 있다. 상기 상부 전극(220)의 표면 중 약 70% 이상은 상기와 같은 범위로, 상기 체심 입방 비율을 가질 수 있다. 상기 상부 전극(220)의 표면 중 약 80% 이상은 상기와 같은 범위로, 상기 체심 입방 비율을 가질 수 있다. 상기 상부 전극(220)의 표면 중 약 90% 이상은 상기와 같은 범위로, 상기 체심 입방 비율을 가질 수 있다. 상기 상부 전극(220)의 표면 중 약 95% 이상은 상기와 같은 범위로, 상기 체심 입방 비율을 가질 수 있다.
상기 상부 전극(220)의 적어도 일 표면이 상기와 같은 범위로 체심 입방 비율을 가지기 때문에, 표면의 디펙 밀도를 낮출 수 있다. 특히, 상기 상부 전극(220)의 적어도 일 표면은 상기와 같은 범위로 상기 체심 입방 비율을 가지기 때문에, 체심 입방 구조(body centered cubic)의 Si-Ⅲ 결함 비율을 낮출 수 있다.
이에 따라서, 상기 상부 전극(220)은 표면에 디펙일 억제할 수 있다. 또한, 상기 상부 전극(220)의 적어도 일 표면이 상기와 같은 범위로 체심 입방 비율을 가지기 때문에, 플라즈마에 의한 침식을 억제할 수 있다. 이에 따라서, 상기 상부 전극(220)은 향상된 내구성을 가질 수 있다.
상기 상부 전극(220)은 적어도 일 표면에서, 능면 비율을 가질 수 있다. 상기 도펀트 비율은 능면 피크의 면적을 상기 Si 단결정 피크의 면적으로 나눈 값이다. 상기 능면 피크는 상기 상부 전극(220)의 표면에서의 라만 스펙트럼에서, 348㎝-1 내지 350㎝-1의 라만 시프트에서의 피크일 수 있다.
상기 상부 전극(220)의 표면에서의 능면 비율은 하기의 수식 4로 도출될 수 있다.
[수식 4]
능면 비율 = C / S
여기서, 상기 C는 상기 능면 피크의 면적이고, 상기 S는 상기 Si 단결정 피크의 면적이다.
상기 상부 전극(220)의 적어도 일 표면에서의 능면 비율은 약 0.01 미만일 수 있다. 상기 상부 전극(220)의 적어도 일 표면에서의 능면 비율은 약 0.005 미만일 수 있다. 상기 상부 전극(220)의 적어도 일 표면에서의 능면 비율은 약 0.004 미만일 수 있다. 상기 상부 전극(220)의 적어도 일 표면에서의 능면 비율은 약 0.001 미만일 수 있다.
상기 제 1 상면(221), 상기 제 1 하면(222), 상기 제 1 측면(223) 및 상기 제 1 경사면(224) 중 적어도 하나 이상은 상기와 같은 범위로, 상기 능면 비율을 가질 수 있다.
상기 상부 전극(220)의 표면 중 약 60% 이상은 상기와 같은 범위로, 상기 능면 비율을 가질 수 있다. 상기 상부 전극(220)의 표면 중 약 70% 이상은 상기와 같은 범위로, 상기 능면 비율을 가질 수 있다. 상기 상부 전극(220)의 표면 중 약 80% 이상은 상기와 같은 범위로, 상기 능면 비율을 가질 수 있다. 상기 상부 전극(220)의 표면 중 약 90% 이상은 상기와 같은 범위로, 상기 능면 비율을 가질 수 있다. 상기 상부 전극(220)의 표면 중 약 95% 이상은 상기와 같은 범위로, 상기 능면 비율을 가질 수 있다.
상기 상부 전극(220)의 적어도 일 표면이 상기와 같은 범위로 능면 비율을 가지기 때문에, 표면의 디펙 밀도를 낮출 수 있다. 상기 상부 전극(220)의 적어도 일 표면이 상기와 같은 범위로 능면 비율을 가지기 때문에, 표면의 디펙 밀도를 낮출 수 있다. 특히, 상기 상부 전극(220)의 적어도 일 표면은 상기와 같은 범위로 상기 능면 비율을 가지기 때문에, 능면구조(rhombohedral)의 Si-XII 결함 비율을 낮출 수 있다.
이에 따라서, 상기 상부 전극(220)은 표면에 디펙을 억제할 수 있다. 또한, 상기 상부 전극(220)의 적어도 일 표면이 상기와 같은 범위로 능면 비율을 가지기 때문에, 플라즈마에 의한 침식을 억제할 수 있다. 이에 따라서, 상기 상부 전극(220)은 향상된 내구성을 가질 수 있다.
상기 라만 스펙트럼은 아르곤 레이저 소스를 사용하는 라만 분광기에 의해서 측정될 수 있다. 이때, 상기 레이저 소스의 파장은 약 514.5㎚일 수 있다.
상기 Si 단결정 피크, 상기 Si-OH 피크, 상기 도펀트 피크, 상기 체심 입방 피크 및 상기 능면 피크의 면적은 상기 라만 분광기 내의 프로그램에 의해서 자동으로 계산될 수 있다. 상기 피크들의 면적은 마이크로 라만분광기(micro Raman spectroscope: Jobin Yvon Spex T64000), Princeton Instruments사의 TPIR-785, Anton Paar사의 Monowave 400R, Bruker사의 FT-라만 분광기:멀티램 또는 Technospex사의 uRaman-M 에 의해서, 측정되고, 계산될 수 있다.
상기 피크들의 면적은 수동으로 계산될 수 있다. 예를 들어, 상기 피크들의 베이스 라인이 정의되고, 각각의 피크 및 각각의 피크에 대한 베이스 라인 내에서 면적이 상기 피크들의 면적으로 계산될 수 있다. 예를 들어, 상기 Si-OH 피크의 베이스 라인은 903㎝-1의 라만 스펙트럼 강도로부터 1056㎝-1의 라만 스펙트럼 강도까지의 직선일 수 있다. 상기 Si 단결정 피크의 베이스 라인은 468㎝-1의 라만 스펙트럼 강도로부터 556㎝-1의 라만 스펙트럼 강도까지의 직선일 수 있다. 상기 도펀트 피크의 베이스 라인은 274㎝-1의 라만 스펙트럼 강도로부터 339㎝-1의 라만 스펙트럼 강도까지의 직선일 수 있다. 상기 체심 입방 피크의 베이스 라인은 423㎝-1의 라만 스펙트럼 강도로부터 445㎝-1의 라만 스펙트럼 강도까지의 직선일 수 있다. 상기 능면 피크의 베이스 라인은 338㎝-1의 라만 스펙트럼 강도로부터 360㎝-1의 라만 스펙트럼 강도까지의 직선일 수 있다.
실시예에 따른 포커스 링(230)은 반도체 소자를 제조하기 위한 제조 장치에 사용되는 부품일 수 있다. 즉, 상기 포커스 링(230)은 상기 반도체 소자 제조 장치의 일부를 구성하는 부품일 수 있다.
상기 포커스 링(230)은 반도체 소자를 제조하기 위한 플라즈마 처리 장치에 사용되는 부품일 수 있다. 상기 포커스 링(230)은 반도체 기판(30)을 선택적으로 에칭하기 위한 플라즈마 에칭 장치에 사용되는 부품일 수 있다. 상기 반도체 기판(30)은 플라즈마 처리되어, 반도체 소자를 제조하기 위한 반도체 웨이퍼를 포함할 수 있다.
상기 포커스 링(230)은 플라즈마를 가이드하고, 상기 반도체 기판(30)을 지지하기 위한 하부 전극 어셈블리의 일부를 구성하는 부품일 수 있다. 상기 포커스 링(230)은 상기 하부 전극 어셈블리의 에지에 배치되는 에지 링일 수 있다.
또한, 상기 포커스 링(230)은 상기 반도체 기판(30)을 수용하고, 플라즈마 영역(114)을 한정하는 어셈블리의 일부를 구성하는 부품일 수 있다.
도 4는 일 실시예에 따른 포커스 링을 도시한 시시도이다. 도 5는 일 실시예에 따른 포커스 링의 일 단면을 도시한 단면도이다.
도 4 및 도 5를 참조하면, 실시예에 따른 포커스 링(230)은 전체적으로 링 형상을 가질 수 있다.
상기 포커스 링(230)은 몸체부(237), 경사부(238) 및 가이드부(239)를 포함할 수 있다. 상기 몸체부(237)는 상기 반도체 기판(30)의 주위를 따라서 연장될 수 있다. 상기 몸체부(237)는 상기 반도체 기판(30)의 주위를 따라서 배치될 수 있다. 상기 몸체부(237)는 링 형상을 가질 수 있다.
상기 경사부(238)는 상기 몸체부(237)로부터 연장된다. 상기 경사부(238)는 상기 몸체부(237)로부터 내측으로 연장될 수 있다. 상기 경사부(238)는 상기 몸체부(237)로부터 상기 반도체 기판(30)의 중심을 향하여 연장될 수 있다. 상기 경사부(238)는 링 형상을 가질 수 있다. 즉, 상기 경사부(238)는 상기 몸체부(237)의 내주면에 배치될 수 있다.
상기 가이드부(239)는 상기 경사부(238)로부터 연장된다. 상기 가이드부(239)는 상기 경사부(238)로부터 내측으로 연장될 수 있다. 상기 가이드부(239)는 상기 경사부(238)로부터 상기 반도체 기판(30)의 중심을 향하여 연장될 수 있다. 상기 가이드부(239)는 링 형상을 가질 수 있다. 상기 가이드부(239)의 적어도 일부는 상기 반도체 기판(30)의 아래에 배치될 수 있다.
상기 몸체부(237), 상기 경사부(238) 및 상기 가이드부(239)는 일체로 형성될 수 있다. 즉, 상기 몸체부(237), 상기 경사부(238) 및 상기 가이드부(239)는 결합된 구조가 아니고, 일체화된 구조를 가질 수 있다. 상기 몸체부(237), 상기 경사부(238) 및 상기 가이드부(239)는 일체로, 단결정 실리콘으로, 형성될 수 있다.
상기 포커스 링(230)은 제 2 상면(231), 제 2 하면(232) 및 제 2 측면(233)을 포함할 수 있다.
상기 제 2 상면(231) 및 상기 제 2 하면(232)은 서로 대향된다.
상기 제 2 상면(231)은 상기 몸체부(237)에 포함될 수 있다.
상기 제 2 하면(232)은 전체적으로 평평할 수 있다.
상기 제 2 측면(233)은 상기 제 2 상면(231)으로부터 상기 제 2 하면(232)으로 연장된다. 상기 제 2 측면(233)은 상기 포커스 링(230)의 외주면일 수 있다.
또한, 상기 포커스 링(230)은 제 2 경사면(234)을 포함할 수 있다. 상기 제 2 경사면(234)은 상기 제 2 상면(231)으로부터 측 하방으로 연장될 수 있다. 상기 제 2 경사면(234)은 상기 반도체 기판(30)으로부터 발생되는 플라즈마 공정 후, 생성물을 측방으로 가이드할 수 있다. 즉, 상기 제 2 경사면(234)은 상기 반도체 기판(30)에 분사되는 플라즈마에 의해서 발생되는 공정 부산물을 외부로 가이드하여, 반도체 소자 제조 공정의 효율을 향상시킬 수 있다. 또한, 상기 제 2 경사면(234)은 부산물을 적절하게 가이드하기 때문에, 상기 포커스 링(230)은 상기 플라즈마 공정의 부산물에 의해서 다른 부품이 오염되는 것을 방지할 수 있다.
또한, 상기 포커스 링(230)은 가이드면(235)을 더 포함할 수 있다. 상기 가이드면(235)은 상기 제 2 경사면(234)으로부터 연장된다. 상기 가이드면(235)은 상기 제 2 경사면(234)으로부터 내측으로 연장될 수 있다. 상기 가이드면(235)은 상기 반도체 기판(30) 아래로 연장될 수 있다. 상기 가이드면(235)은 상기 제 2 경사면(234)으로부터 상기 반도체 기판(30)의 중심으로 연장될 수 있다. 상기 가이드면(235)의 적어도 일부는 상기 반도체 기판(30) 아래에 배치될 수 있다.
또한, 상기 포커스 링(230)은 제 3 측면(241)을 더 포함할 수 있다. 상기 제 3 측면(241)은 상기 가이드면(235)으로부터 상기 제 2 하면(232)으로 연장될 수 있다. 상기 제 3 측면(241)은 상기 포커스 링(230)의 내주면일 수 있다.
또한, 상기 포커스 링(230)은 다른 부품과 체결되기 위한 체결 홈(미도시)을 더 포함할 수 있다.
상기 포커스 링(230)은 단결정 실리콘을 포함할 수 있다. 상기 포커스 링(230)은 상기 단결정 실리콘을 주성분으로 포함할 수 있다. 상기 포커스 링(230)은 약 90wt% 이상의 함량으로 상기 단결정 실리콘을 포함할 수 있다. 상기 포커스 링(230)은 약 95wt% 이상의 함량으로 상기 단결정 실리콘을 포함할 수 있다. 상기 포커스 링(230)은 약 99wt% 이상의 함량으로 상기 단결정 실리콘을 포함할 수 있다. 상기 포커스 링(230)은 실질적으로 상기 단결정 실리콘으로 이루어질 수 있다.
상기 포커스 링(230)의 적어도 일 표면에서의 Si-OH 비율은 약 0.16 내지 약 0.28일 수 있다. 상기 포커스 링(230)의 적어도 일 표면에서의 Si-OH 비율은 약 0.17 내지 약 0.27일 수 있다. 상기 포커스 링(230)의 적어도 일 표면에서의 Si-OH 비율은 약 0.18 내지 약 0.26일 수 있다. 상기 포커스 링(230)의 적어도 일 표면에서의 Si-OH 비율은 약 0.19 내지 약 0.26일 수 있다.
상기 제 2 상면(231), 상기 제 2 하면(232), 상기 제 2 측면(233), 상기 제 2 경사면(234), 상기 가이드면(235) 및 상기 제 3 측면(241) 중 적어도 하나 이상은 상기와 같은 범위로, 상기 Si-OH 비율을 가질 수 있다.
상기 포커스 링(230)의 표면 중 약 60% 이상은 상기와 같은 범위로, 상기 Si-OH 비율을 가질 수 있다. 상기 포커스 링(230)의 표면 중 약 70% 이상은 상기와 같은 범위로, 상기 Si-OH 비율을 가질 수 있다. 상기 포커스 링(230)의 표면 중 약 80% 이상은 상기와 같은 범위로, 상기 Si-OH 비율을 가질 수 있다. 상기 포커스 링(230)의 표면 중 약 90% 이상은 상기와 같은 범위로, 상기 Si-OH 비율을 가질 수 있다. 상기 포커스 링(230)의 표면 중 약 95% 이상은 상기와 같은 범위로, 상기 Si-OH 비율을 가질 수 있다.
상기 포커스 링(230)은 상기와 같은 범위로, 상기 Si-OH 비율을 가지기 때문에, 적절한 표면 특성을 가질 수 있다. 이에 따라서, 상기 포커스 링(230)의 표면에 오염 물질의 잔류가 방지될 수 있다.
또한, 상기 포커스 링(230)은 상기와 같은 범위로, 상기 Si-OH 비율을 가지기 때문에, 상기 포커스 링(230)은 표면에 보호막을 포함할 수 있다. 이에 따라서, 상기 포커스 링(230)은 외부로부터의 오염 물질로부터 효율적으로 보호될 수 있다.
상기 포커스 링(230)은 적어도 일 표면에서의 도펀트 비율을 가질 수 있다.
상기 포커스 링(230)의 적어도 일 표면에서의 도펀트 비율은 약 0.12 미만일 수 있다. 상기 포커스 링(230)의 적어도 일 표면에서의 도펀트 비율은 약 0.05 내지 약 0.12일 수 있다. 상기 포커스 링(230)의 적어도 일 표면에서의 도펀트 비율은 약 0.01 내지 약 0.12일 수 있다. 상기 포커스 링(230)의 적어도 일 표면에서의 도펀트 비율은 약 0.06 내지 약 0.13일 수 있다.
상기 제 2 상면(231), 상기 제 2 하면(232), 상기 제 2 측면(233), 상기 제 2 경사면(234) 및 상기 제 3 측면(241) 중 적어도 하나 이상은 상기와 같은 범위로, 상기 도펀트 비율을 가질 수 있다.
상기 포커스 링(230)의 표면 중 약 60% 이상은 상기와 같은 범위로, 상기 도펀트 비율을 가질 수 있다. 상기 포커스 링(230)의 표면 중 약 70% 이상은 상기와 같은 범위로, 상기 도펀트 비율을 가질 수 있다. 상기 포커스 링(230)의 표면 중 약 80% 이상은 상기와 같은 범위로, 상기 도펀트 비율을 가질 수 있다. 상기 포커스 링(230)의 표면 중 약 90% 이상은 상기와 같은 범위로, 상기 도펀트 비율을 가질 수 있다. 상기 포커스 링(230)의 표면 중 약 95% 이상은 상기와 같은 범위로, 상기 도펀트 비율을 가질 수 있다.
상기 포커스 링(230)의 적어도 일 표면이 상기와 같은 범위로 도펀트 비율을 가지기 때문에, 적절한 표면 전도도를 가질 수 있다. 이에 따라서, 상기 포커스 링(230)은 용이하게 플라즈마를 생성할 수 있다. 또한, 상기 포커스 링(230)의 적어도 일 표면이 상기와 같은 범위로 도펀트 비율을 가지기 때문에, 플라즈마에 의한 침식을 억제할 수 있다. 이에 따라서, 상기 포커스 링(230)은 향상된 내구성을 가질 수 있다.
상기 포커스 링(230)은 적어도 일 표면에서, 체심 입방 비율을 가질 수 있다.
상기 포커스 링(230)의 적어도 일 표면에서의 체심 입방 비율은 약 0.01 미만일 수 있다. 상기 포커스 링(230)의 적어도 일 표면에서의 체심 입방 비율은 약 0.005 미만일 수 있다. 상기 포커스 링(230)의 적어도 일 표면에서의 체심 입방 비율은 약 0.004 미만일 수 있다. 상기 포커스 링(230)의 적어도 일 표면에서의 체심 입방 비율은 약 0.001 미만일 수 있다.
상기 제 2 상면(231), 상기 제 2 하면(232), 상기 제 2 측면(233), 상기 제 2 경사면(234) 및 상기 제 3 측면(241) 중 적어도 하나 이상은 상기와 같은 범위로, 상기 체심 입방 비율을 가질 수 있다.
상기 포커스 링(230)의 표면 중 약 60% 이상은 상기와 같은 범위로, 상기 체심 입방 비율을 가질 수 있다. 상기 포커스 링(230)의 표면 중 약 70% 이상은 상기와 같은 범위로, 상기 체심 입방 비율을 가질 수 있다. 상기 포커스 링(230)의 표면 중 약 80% 이상은 상기와 같은 범위로, 상기 체심 입방 비율을 가질 수 있다. 상기 포커스 링(230)의 표면 중 약 90% 이상은 상기와 같은 범위로, 상기 체심 입방 비율을 가질 수 있다. 상기 포커스 링(230)의 표면 중 약 95% 이상은 상기와 같은 범위로, 상기 체심 입방 비율을 가질 수 있다.
상기 포커스 링(230)의 적어도 일 표면이 상기와 같은 범위로 체심 입방 비율을 가지기 때문에, 표면의 디펙 밀도를 낮출 수 있다. 상기 포커스 링(230)의 적어도 일 표면이 상기와 같은 범위로 체심 입장 비율을 가지기 때문에, 표면의 디펙 밀도를 낮출 수 있다. 특히, 상기 포커스 링(230)의 적어도 일 표면은 상기와 같은 범위로 상기 체심 입방 비율을 가지기 때문에, 체심입방구조(body centered cubic)의 Si-Ⅲ 결함 비율을 낮출 수 있다.
이에 따라서, 상기 포커스 링(230)은 표면에 디펙일 억제할 수 있다. 또한, 상기 포커스 링(230)의 적어도 일 표면이 상기와 같은 범위로 체심 입방 비율을 가지기 때문에, 플라즈마에 의한 침식을 억제할 수 있다. 이에 따라서, 상기 포커스 링(230)은 향상된 내구성을 가질 수 있다.
상기 포커스 링(230)은 적어도 일 표면에서, 능면 비율을 가질 수 있다.
상기 포커스 링(230)의 적어도 일 표면에서의 능면 비율은 약 0.01 미만일 수 있다. 상기 포커스 링(230)의 적어도 일 표면에서의 능면 비율은 약 0.005 미만일 수 있다. 상기 포커스 링(230)의 적어도 일 표면에서의 능면 비율은 약 0.004 미만일 수 있다. 상기 포커스 링(230)의 적어도 일 표면에서의 능면 비율은 약 0.001 미만일 수 있다.
상기 제 2 상면(231), 상기 제 2 하면(232), 상기 제 2 측면(233), 상기 제 2 경사면(234), 상기 가이드면(235) 및 상기 제 3 측면(241) 중 적어도 하나 이상은 상기와 같은 범위로, 상기 능면 비율을 가질 수 있다.
상기 포커스 링(230)의 표면 중 약 60% 이상은 상기와 같은 범위로, 상기 능면 비율을 가질 수 있다. 상기 포커스 링(230)의 표면 중 약 70% 이상은 상기와 같은 범위로, 상기 능면 비율을 가질 수 있다. 상기 포커스 링(230)의 표면 중 약 80% 이상은 상기와 같은 범위로, 상기 능면 비율을 가질 수 있다. 상기 포커스 링(230)의 표면 중 약 90% 이상은 상기와 같은 범위로, 상기 능면 비율을 가질 수 있다. 상기 포커스 링(230)의 표면 중 약 95% 이상은 상기와 같은 범위로, 상기 능면 비율을 가질 수 있다.
상기 포커스 링(230)의 적어도 일 표면이 상기와 같은 범위로 능면 비율을 가지기 때문에, 표면의 디펙 밀도를 낮출 수 있다. 상기 포커스 링(230)의 적어도 일 표면이 상기와 같은 범위로 능면 비율을 가지기 때문에, 표면의 디펙 밀도를 낮출 수 있다. 특히, 상기 포커스 링(230)의 적어도 일 표면은 상기와 같은 범위로 상기 능면 비율을 가지기 때문에, 능면구조(rhombohedral)의 Si-XII 결함 비율을 낮출 수 있다.
이에 따라서, 상기 포커스 링(230)은 표면에 디펙을 억제할 수 있다. 또한, 상기 포커스 링(230)의 적어도 일 표면이 상기와 같은 범위로 능면 비율을 가지기 때문에, 플라즈마에 의한 침식을 억제할 수 있다. 이에 따라서, 상기 포커스 링(230)은 향상된 내구성을 가질 수 있다.
실시예에 따른 상부 전극(220) 및 포커스 링(230)은 하기의 과정에 의해서 제조될 수 있다.
먼저, 상기 상부 전극(220) 및 포커스 링(230)이 제조되기 위한 원료가 준비된다.
상기 원료는 실리콘일 수 있다. 상기 실리콘은 높은 순도를 가질 수 있다. 상기 실리콘은 약 99.999999% 초과의 순도를 가질 수 있다.
상기 원료는 도펀트를 포함할 수 있다. 상기 도펀트는 질소 또는 인 등과 같은 n형 도펀트 또는 붕소 또는 알루미늄 등과 같은 p형 도펀트를 포함할 수 있다.
상기 실리콘 단결정 잉곳은 쵸크랄스키(Czochralsk:CZ)법에 의해서 형성될 수 있다. 상기 쵸크랄스키(Czochralsk:CZ)법은 단결정인 종자결정(seed crystal)을 실리콘 융액에 담근 후 천천히 끌어올리면서 결정을 성장시키는 방법이다.
상기 실리콘 단결정 잉곳은 약 3mm 내지 약 25mm 두께로 슬라이싱될 수 있다. 상기 슬라이싱 공정은 와이어 소에 의해서 진행될 수 있다. 상기 와이어 소는 와이어 및 상기 와이어 주변에 접합된 다이아몬드 입자를 포함할 수 있다.
이에 따라서, 상기 슬라이싱 공정에 의해서, 실리콘 단결정 플레이트가 제조된다.
이후, 상기 실리콘 단결정 플레이트는 모따기 공정을 거칠 수 있다. 즉, 상기 실리콘 단결정 플레이트의 모서리가 연삭된다. 이에 따라서, 상기 단결정 플레이트의 상면으로부터 연장되고, 상기 상면에 대하여 경사지는 제 1 모따기면 및 상기 단결정 플레이트의 하면으로부터 연장되고, 상기 하면에 대하여 경사지는 제 2 모따기 면이 형성될 수 있다.
상기 모따기 공정은 핸드 그라인더로 진행될 수 있다.
상기 실리콘 단결정 플레이트는 연삭 공정을 거칠 수 있다.
상기 실리콘 단결정 플레이트는 상정반 및 하정반 사이에 배치되고, 상기 실리콘 단결정 플레이트가 상기 상정반 및 상기 하정반과 상대 운동을 하여, 상기 실리콘 단결정 플레이트는 연삭 될 수 있다.
상기 실리콘 단결정 플레이트의 외주면이 가공될 수 있다. 상기 외주면 가공은 제 2 그라인더에 의해서 진행될 수 있다.
상기 외주면 가공 공정을 거친 실리콘 단결정 플레이트는 형상 가공될 수 있다. 상기 실리콘 단결정 플레이트는 제 3 그라인더에 의해서, 형상 가공될 수 있다.
상기 제 3 그라인더에 의해서, 상기 포커스 링(230) 및/또는 상기 상부 전극(220)의 대략적인 외형이 형성될 수 있다. 상기 제 3 그라인더에 의해서, 절삭되어, 중앙 부분에 오픈 영역이 형성될 수 있다. 또한, 상기 제 3 그라인더에 의해서, 상기 경사부(238) 및 상기 가이드부(239)의 대략적인 외형이 형성될 수 있다.
상기 제 3 그라인더 헤드의 회전 수는 약 1500 rpm 내지 약 8000 rpm일 수 있다. 상기 제 3 그라인더 헤드의 회전 수는 약 1700 rpm 내지 약 7500rpm일 수 있다. 상기 제 3 그라인더 헤드의 회전 수는 약 1000 rpm 내지 약 6500rpm일 수 있다.
상기 제 3 그라인더 헤드는 약 100 메쉬 내지 약 2000 메쉬를 가질 수 있다. 상기 제 3 그라인더 헤드는 약 500 메쉬 내지 약 2000 메쉬를 가질 수 있다. 상기 제 3 그라인더 헤드는 약 1000 메쉬 내지 약 2000 메쉬를 가질 수 있다.
상기 형상 가공 공정에서, 피드는 약 1㎜/분 내지 약 15㎜/분일 수 있다. 상기 형상 가공 공정에서, 피드는 약 2㎜/분 내지 약 10㎜/분일 수 있다. 상기 형상 가공 공정에서, 피드는 약 3㎜/분 내지 약 8㎜/분일 수 있다.
상기 형상 가공에 의해서, 상기 단차부, 상기 제 1 경사면(224) 및 상기 제 2 경사면(234)이 형성될 수 있다. 또한, 상기 형상 가공에 의해서, 다른 부품과 체결되기 위한 체결 홈이 형성될 수 있다. 상기 형상 가공에 의해서, 상기 포커스 링(230)에 상기 반도체 기판(30)이 안착되기 위한 오픈 영역이 형성될 수 있다. 또한, 상기 형상 가공에 의해서, 상기 포커스 링(230)에 상기 경사부(238) 및 상기 가이드부(239)가 형성될 수 있다.
상기 실리콘 단결정 플레이트에 관통홀(226)이 형성될 수 있다.
상기 관통홀(226)은 드릴에 의해서 형성될 수 있다.
상기 관통홀(226)은 방전 가공에 의해서 형성될 수 있다.
상기 형상 가공 공정 및/또는 상기 관통홀(226) 형성 공정에 의해서, 미가공 포커스 링 및/또는 미가공 상부 전극이 형성될 수 있다.
상기 미가공 포커스 링 및/또는 상기 미가공 상부 전극은 랩핑 공정을 거칠 수 있다.
상기 미가공 포커스 링 및/또는 상기 미가공 상부 전극은 상정반 및 하정반 사이에 배치되고, 상기 상기 미가공 포커스 링 및/또는 상기 미가공 상부 전극가 상기 상정반 및 상기 하정반과 상대 운동을 하여, 상기 상기 미가공 포커스 링 및/또는 상기 미가공 상부 전극은 랩핑 될 수 있다.
상기 미가공 포커스 링 및/또는 상기 미가공 상부 전극은 상기 상정반 및/또는 상기 하정반에 대하여, 약 5rpm 내지 약 25rpm의 속도로 상대 회전할 수 있다.
상기 랩핑 공정에서, 상기 상정반 및 상기 하정반은 약 800 메쉬 내지 약 1800 메쉬를 가질 수 있다.
상기 랩핑 공정에서, 상기 상정반 및 상기 하정반의 압력은 약 60 psi 내지 약 200 psi 일 수 있다.
상기 미가공 포커스 링은 및 상기 미가공 상부 전극은 습식 에칭 공정에 의해서 표면 가공될 수 있다.
상기 습식 에칭 공정을 위한 에칭액은 상기 미가공 포커스 링 및 상기 미가공 상부 전극의 표면을 에칭할 수 있다. 상기 에칭액은 탈 이온수 및 산을 포함할 수 있다. 상기 에칭액은 황산 또는 불산 등과 같은 산을 포함할 수 있다. 상기 에칭액은 불화수소 암모늄, 황산 암모늄 및 설파믹산 암모늄으로 구성되는 염들 중 적어도 하나 이상을 포함할 수 있다.
상기 에칭액은 전체 중량을 기준으로, 약 20wt% 내지 약 50wt%의 함량으로 탈 이온수를 포함할 수 있다.
상기 에칭액은 상기 탈 이온수 100 중량부를 기준으로, 약 70 중량부 내지 약 200 중량부의 함량으로 상기 산을 포함할 수 있다. 상기 에칭액은 상기 탈 이온수 100 중량부를 기준으로, 상기 산을 약 90 중량부 내지 약 150 중량부의 함량으로 포함할 수 있다.
상기 에칭액은 상기 탈 이온수 100 중량부를 기준으로, 약 15 중량부 내지 약 45 중량부의 함량으로 상기 불화수소 암모늄을 포함할 수 있다. 상기 에칭액은 상기 탈 이온수 100 중량부를 기준으로, 약 17 중량부 내지 약 30 중량부의 함량으로 상기 불화수소 암모늄을 포함할 수 있다.
상기 에칭액은 상기 탈 이온수 100 중량부를 기준으로, 약 15 중량부 내지 약 45 중량부의 함량으로 상기 황산 암모늄을 포함할 수 있다. 상기 에칭액은 상기 탈 이온수 100 중량부를 기준으로, 약 17 중량부 내지 약 30 중량부의 함량으로 상기 황산 암모늄을 포함할 수 있다.
상기 에칭액은 상기 탈 이온수 100 중량부를 기준으로, 약 5 중량부 내지 약 20 중량부의 함량으로 상기 설파닉산 암모늄을 포함할 수 있다. 상기 에칭액은 상기 탈 이온수 100 중량부를 기준으로, 약 5 중량부 내지 약 15 중량부의 함량으로, 상기 설파닉산 암모늄을 포함할 수 있다.
상기 미가공 포커스 링 및/또는 상기 미가공 상부 전극이 상기 에칭액에 침지되어, 상기 에칭 공정이 진행될 수 있다. 상기 침지 시간은 약 10 분 내지 약 100분 일 수 있다. 상기 침지 시간은 약 5분 내지 약 20분 일 수 있다. 상기 침지 시간은 약 10 분 내지 약 30분 일 수 있다.
상기 에칭 공정은 상기 조성의 에칭액 및 상기 범위의 침지 시간을 가지기 때문에, 상기 미가공 포커스 링 및 상기 미가공 상부 전극의 표면은 적절하게 에칭될 수 있다. 이에 따라서, 실시예에 따른 포커스 링(230) 및 실시예에 따른 상부 전극(220)은 적절한 표면 특성을 가질 수 있다.
상기 미가공 포커스 링 및/또는 상기 미가공 상부 전극은 연마 공정에 의해서 표면처리될 수 있다.
상기 연마 공정에 연마 패드가 사용될 수 있다. 상기 연마 패드의 쇼어 C 경도는 약 50 내지 약 90일 수 있다. 상기 연마 패드는 스웨이드 타입 또는 부직포 타입의 패드일 수 있다.
상기 연마 공정에서, 연마 슬러리가 사용될 수 있다. 상기 연마 슬러리는 탈 이온수 및 콜로이달 실리카를 포함할 수 있다.
상기 연마 슬러리는 전체 중량을 기준으로, 약 20 wt% 내지 약 50wt%의 함량으로, 상기 콜로이달 실리카를 포함할 수 있다. 상기 연마 슬러리는 전체 중량을 기준으로, 약 30 wt% 내지 약 45wt%의 함량으로, 상기 콜로이달 실리카를 포함할 수 있다.
상기 콜로이달 실리카의 평균 입경은 약 20㎚ 내지 약 100㎚일 수 있다. 상기 콜로이달 실리카의 평균 입경은 약 50㎚ 내지 약 100㎚일 수 있다. 상기 콜로이달 실리카의 평균 입경은 약 60㎚ 내지 약 85㎚일 수 있다.
상기 연마 슬러리의 pH는 약 8.5 내지 약 11일 수 있다. 상기 연마 슬러리의 pH는 약 9.0 내지 약 10.5일 수 있다.
상기 연마 공정에서, 연마 압력은 약 200psi 내지 약 350psi일 수 있다.
또한, 상기 연마 공정에서, 정반 회전 수는 약 6rpm 내지 약 15rpm일 수 있다.
또한, 상기 연마 공정 시간은 약 60 분 내지 약 75분일 수 있다.
상기 연마 공정을 거친 포커스 링 및 상부 전극은 세정액에 의해서 세정된다.
상기 세정액은 탈 이온수, 과산화 수소 및 암모니아를 포함할 수 있다.
상기 세정액은 전체 중량을 기준으로, 약 90wt% 내지 약 97wt%의 함량으로, 상기 탈 이온수를 포함할 수 있다.
상기 세정액은 상기 탈 이온수 100 중량부를 기준으로, 약 1 중량부 내지 약 10 중량부의 함량으로, 상기 과산화 수소를 포함할 수 있다. 상기 세정액은 상기 탈 이온수 100 중량부를 기준으로, 약 1 중량부 내지 약 7 중량부의 함량으로, 상기 과산화 수소를 포함할 수 있다.
상기 세정액은 상기 탈 이온수 100 중량부를 기준으로, 약 1 중량부 내지 약 8 중량부의 함량으로 암모니아를 포함할 수 있다. 상기 세정액은 상기 탈 이온수 100 중량부를 기준으로, 약 1 중량부 내지 약 5 중량부의 함량으로 암모니아를 포함할 수 있다.
상기 포커스 링(230) 및 상기 상부 전극은 상기 세정액에 약 20분 내지 약 30분 동안 침지될 수 있다.
또한, 상기 포커스 링(230) 및/또는 상기 상부 전극에 상기 세정액이 분사되어 세정 공정이 진행될 수 있다.
또한, 상기 세정액은 상기 관통홀(226) 내부에 분사되고, 상기 관통홀(226)의 내부가 세정될 수 있다.
이후, 상기 포커스 링(230) 및/또는 상기 상부 전극은 탈 이온수에 의해서, 마무리 세정될 수 있다.
이후, 상기 세정된 포커스 링(230) 및/또는 상부 전극은 표면처리될 수 있다.
상기 포커스 링(230) 및/또는 상기 상부 전극(220)은 산소 분위기에서 표면처리될 수 있다. 상기 포커스 링(230) 및/또는 상기 상부 전극(220)은 대기 분위기에서 표면처리될 수 있다.
상기 표면처리 공정에서, 상기 포커스 링(230) 및/또는 상기 상부 전극(220)의 표면에 열 에너지 및/또는 광 에너지가 가해질 수 있다.
상기 표면처리 공정에서, 상기 포커스 링(230) 및/또는 상기 상부 전극(220)은 산소 분위기에서, 열 처리될 수 있다. 상기 포커스 링(230) 및/또는 상기 상부 전극(220)은 약 100℃ 내지 약 200℃의 온도에서, 약 30초 내지 약 5분 동안, 대기 분위기에서 열 처리될 수 있다.
또한, 상기 표면처리 공정에서, 상기 포커스 링(230) 및/또는 상기 상부 전극(220)에, 산소 분위기에서, 광이 조사될 수 있다. 상기 포커스 링(230) 및/또는 상기 상부 전극(220)의 표면에 약 30초 내지 약 5분 동안, 대기 분위기에서, 광이 조사될 수 있다.
상기 표면처리 공정에서 사용되는 광의 스펙트럼은 약 400㎚ 내지 약 500㎚의 파장대에서 제 1 피크를 가질 수 있다. 상기 제 1 피크는 약 420㎚ 내지 약 480㎚의 파장대 사이에 위치할 수 있다.
또한, 상기 표면처리 공정에서 사용되는 광의 스펙트럼은 약 500㎚ 내지 약 650㎚의 파장대에서 제 2 피크를 가질 수 있다. 상기 제 2 피크는 약 550㎚ 내지 약 650㎚의 파장대 사이에 위치할 수 있다.
또한, 상기 표면처리 공정에서 사용되는 광의 스펙트럼은 약 300㎚ 내지 약 320㎚의 파장대에서, 최대 피크를 가질 수 있다.
또한, 상기 표면처리 공정에서 사용되는 광의 스펙트럼은 약 360㎚ 내지 약 380㎚의 파장대에서, 최대 피크를 가질 수 있다.
상기 표면처리 공정에서 사용되는 광원은 UVA 램프일 수 있다. 상기 표면처리 공정에서 사용되는 광원은 UVB 램프일 수 있다. 상기 표면처리 공정에서 사용되는 광원은 화이트 LED일 수 있다.
상기 표면처리 공정에서 사용되는 광원의 출력은 약 20W 내지 약 200W일 수 있다. 상기 표면처리 공정에서 사용되는 광원의 출력은 약 25W 내지 약 160W일 수 있다.
상기 표면처리 공정에서 사용되는 광은 상기 포커스 링(230) 및/또는 상기 상부 전극(220)의 표면에 약 30룩스(lux) 내지 약 10000룩스의 조도로 조사될 수 있다. 상기 표면처리 공정에서 사용되는 광은 상기 포커스 링(230) 및/또는 상기 상부 전극(220)의 표면에 약 50룩스(lux) 내지 약 5000룩스의 조도로 조사될 수 있다. 상기 표면처리 공정에서 사용되는 광은 상기 포커스 링(230) 및/또는 상기 상부 전극(220)의 표면에 약 50룩스(lux) 내지 약 2000룩스의 조도로 조사될 수 있다.
상기 광 조사 공정 시간은 약 30초 내지 약 10분일 수 있다. 상기 광 조사 공정 시간은 약 1분 내지 약 5분일 수 있다. 상기 광 조사 공정 시간은 약 30초 내지 약 3분일 수 있다.
이후, 상기 표면처리 공정이 완료된 포커스 링(230) 및/또는 상부 전극(220)은 밀봉될 수 있다. 상기 표면처리 공정이 완료된 포커스 링(230) 및/또는 상부 전극(220)은 외부의 산소로부터 차단되도록 밀봉될 수 있다. 상기 표면처리 공정이 완료된 포커스 링(230) 및/또는 상부 전극(220)은 밀봉되고, 밀봉된 내부에 질소 충전이 진행될 수 있다.
실시예에 따른 반도체 소자 제조 장치용 부품은 Si-OH 비율이 0.16 내지 0.28인 표면을 포함할 수 있다. 상기 표면은 적절한 함량으로 Si-OH를 포함하기 때문에, 실시예에 따른 반도체 소자 제조 장치용 부품의 내부가 외부의 오염으로부터 용이하게 보호될 수 있다.
또한, 실시예에 따른 반도체 소자 제조 장치용 부품의 표면은 상기와 같은 범위로 Si-OH를 포함하기 때문에, 외부로부터 파티클과 같은 오염 물질이 붙는 것이 방지될 수 있다.
이에 따라서, 실시예에 따른 반도체 소자 제조 장치용 부품은 외부 및 내부의 오염을 방지하고, 반도체 소자 제조 장치의 챔버 내부로 상기 오염 물질이 전이되는 것을 방지할 수 있다. 이에 따라서, 실시예에 따른 반도체 소자 제조 장치용 부품은 반도체 기판(30) 제조 공정에 발생되는 디펙을 최소화할 수 있다.
또한, 실시예에 따른 반도체 소자 제조 장치용 부품의 표면은 적절한 도펀트 피크를 포함할 수 있다. 이에 따라서, 실시예에 따른 반도체 소자 제조 장치용 부품은 적절한 전기적 물성을 가지고, 상기 도펀트에 의해서 발생되는 디펙을 최소화할 수 있다.
또한, 실시예에 따른 반도체 소자 제조 장치용 부품은 낮은 체심입방 비율 및 낮은 능면 비율을 가지는 표면을 가진다. 이에 따라서, 실시예에 따른 반도체 소자 제조 장치용 부품의 표면에서 결정 결함의 빈도가 낮을 수 있다.
따라서, 실시예에 따른 반도체 소자 제조 장치용 부품은 반도체 기판(30)을 제조하기 위한 공정에서, 상기 결정 결함에서 발생되는 과도한 마모가 방지될 수 있다. 이에 따라서, 실시예에 따른 반도체 소자 제조 장치용 부품은 상기 과도한 마모에 따른 공정 챔버 내의 파티클 발생을 억제할 수 있다. 이에 따라서, 실시예에 따른 반도세 소자 제조 장치용 부품은 반도체 기판(30)의 제조 과정에서 발생되는 디펙을 방지할 수 있다. 또한, 상기 과도한 마모가 억제되기 때문에, 실시예에 따른 반도체 소자 제조 장치용 부품은 향상된 내구성을 가질 수 있다.
도 6은 실시예에 따른 반도체 소자 제조 장치를 도시한 도면이다. 도 7은 플라즈마 영역(114) 한정 조립체(20)를 도시한 단면도이다.
도 6 및 도 7을 참조하면, 실시예에 따른 반도체 소자 제조 장치는 내부에 플라즈마 프로세싱 챔버(104) 를 가진 플라즈마 반응기(102)를 포함할 수 있다. 또한, 실시예에 따른 반도체 소자 제조 장치는 상기 플라즈마 프로세싱 챔버(104) 내에 배치되는 플라즈마 영역(114) 한정 조립체(20)를 더 포함할 수 있다. 상기 플라즈마 프로세싱 챔버(104)는 상기 플라즈마 영역(114) 한정 조립체(20)와 실질적으로 동일할 수 있다.
또한, 실시예에 따른 반도체 소자 제조 장치는 매칭 네트워크(108)를 포함할 수 있다. 실시예에 따른 반도체 소자 제조 장치는 상기 매칭 네트워크(108)에 의해 튜닝된 플라즈마 전력 공급부(106)를 포함할 수 있다. 상기 플라즈마 전력 공급부(106)는 상기 플라즈마 반응기(102)에 유도 결합된 전력을 제공한다. 이에 따라서, 상기 플라즈마 영역(114) 한정 조립체(20) 내에 플라즈마가 생성될 수 있다. 더 자세하게, 상기 플라즈마 전력 공급부(106)는 상기 플라즈마가 생성되도록, 전력 윈도우 (112) 근방에 위치된 TCP 코일(110)에 전력을 공급한다. 상기 TCP 코일(110)은 플라즈마 영역(114) 한정 조립체(20) 내에 상기 플라즈마가 균일한 확산 프로파일로 생성될 수 있도록 구성될 수도 있다. 예를 들어, 상기 TCP 코일(110)은 상기 플라즈마 한정 조립체 내에 토로이달 (toroidal) 전력 분포가 생성되도록 구성될 수 있다.
상기 전력 윈도우(112)는 상기 TCP 코일을 상기 플라즈마 프로세싱 챔버(104)와 일정 간격으로 이격시킬 수 있다. 또한, 상기 TCP 코일(110)은 상기 플라즈마 프로세싱 챔버(104)와 이격된 상태에서, 상기 에너지를 상기 플라즈마 프로세싱 챔버(104)에 공급할 수 있다.
실시예에 따른 반도체 소자 제조장치는 상기 매칭 네트워크(118)에 의해 튜닝된 바이어스 전압 전력 공급부(116)를 더 포함할 수 있다.
상기 바이어스 전압 전력 공급부(116)는 정전 척(270)을 통하여, 상기 반도체 기판(30)에 바이어스 전압을 설정할 수 있다. 즉, 상기 바이어스 전압 전력 공급부(116)는 상기 반도체 기판(30)에 바이어스 전압을 설정하기 위한 전력을 공급할 수 있다.
실시예에 따른 반도체 소자 제조장치는 제어부(124)를 더 포함할 수 있다. 상기 제어부(124)는 상기 플라즈마 전력 공급부(106), 가스 소스 공급부(130) 및 상기 바이어스 전압 전력 공급부(116)를 구동 제어할 수 있다.
상기 플라즈마 전력 공급부(106) 및 상기 바이어스 전압 전력 공급부(116) 는 예를 들어, 약 13.56 ㎒, 27 ㎒, 2㎒, 60 ㎒, 400 ㎑, 254 ㎓, 또는 이들의 조합들과 같은 특정한 무선 주파수들로 동작하도록 구성될 수도 있다.
상기 플라즈마 전력 공급부(106) 및 상기 바이어스 전압 전력 공급부(116) 는 목표된 프로세스 성능을 달성하도록, 공급되는 전력의 세기를 조절할 수 있다. 예를 들어, 상기 플라즈마 전력 공급부 (106)는 약 50W 내지 약 5000 W 범위 내의 전력을 공급할 수도 있다. 상기 바이어스 전압 전력 공급부(116)는 약 20V 내지 약 2000V 범위 내의 바이어스 전압을 공급할 수도 있다.
또한, 실시예에 따른 반도체 소자 제조 장치는 상기 가스 소스 공급부(130)를 더 포함할 수 있다. 상기 가스 소스 공급부(130)는 가스 주입기 (140)와 같은 가스 유입부를 통하여, 상기 플라즈마 영역(114) 한정 조립체(20)와 유체로 연결될 수 있다.
또한, 실시예에 따른 반도체 소자 제조장치는 상기 플라즈마 프로세싱 챔버 (104)내의 특정한 압력을 유지하는 역할을 하는, 압력 제어 밸브(142) 및 펌프(144)를 포함할 수 있다. 상기 압력 제어 밸브(142) 및 상기 펌프에 의해서, 상기 플라즈마 프로세스 한정 챔버(104)로부터 부산물 등이 제거된다. 상기 압력 제어 밸브(142)는 프로세싱 동안 1 Torr 미만의 공정 압력을 유지시킬 수 있다.
도 7에 도시된 바와 같이, 상기 플라즈마 영역(114) 한정 조립체(20)는 커버부(210), 상기 상부 전극(220), 상기 포커스 링(230), 제 1 절연 링(250), 제 2 절연 링(240), 제 3 절연 링(260) 및 상기 정전 척(270)을 포함할 수 있다.
상기 커버부(210)는 상기 플라즈마 영역(114)의 외측부에 배치된다. 상기 커버부(210)는 상기 플라즈마 영역(114)의 외측부를 따라서 연장될 수 있다. 상기 커버부(210)는 상기 플라즈마 영역(114)의 주위를 따라서 배치될 수 있다.
상기 커버부(210)는 상기 상부 전극(220)을 지지할 수 있다. 상기 커버부(210)는 상기 상부 전극(220)과 체결될 수 있다. 또한, 상기 커버부(210)는 상기 제 2 절연 링(240)에 체결될 수 있다. 또한, 상기 커버부(210)는 상기 제 3 절연 링(260)에 체결될 수 있다. 상기 커버부(210)는 상기 제 3 절연 링(260)을 지지할 수 있다.
상기 커버부(210)는 실리콘을 포함할 수 있다. 상기 커버부(210)는 실리콘으로 이루어질 수 있다. 상기 커버부(210)는 폴리실리콘 또는 단결정 실리콘을 포함할 수 있다. 상기 커버부(210)는 상기 폴리실리콘으로 이루어질 수 있다.
상기 커버부(210)는 상기 플라즈마 영역(114)에서 발생되는 공정 부산물이 배출되기 위한 배출부(280)를 포함할 수 있다. 상기 배출부(280)는 상기 플라즈마 영역(114)에 연결될 수 있다.
상기 상부 전극(220) 및 상기 포커스 링(230)은 앞서 설명한 바와 같은 특징을 가질 수 있다.
상기 상부 전극(220)은 상기 커버부(210)에 안착될 수 있다. 상기 상부 전극(220)은 상기 커버부(210)에 안착될 수 있다. 상기 상부 전극(220)은 상기 커버부(210)에 체결될 수 있다. 상기 상부 전극(220)은 상기 커버부(210)에 결합될 수 있다.
상기 상부 전극(220)은 상기 플라즈마 영역(114) 상에 배치된다. 상기 상부 전극(220)은 상기 플라즈마 영역(114)의 상부를 전체적으로 덮을 수 있다. 상기 상부 전극(220)은 상기 플라즈마 영역(114)을 사이에 두고, 상기 반도체 기판(30)과 서로 마주볼 수 있다.
상기 포커스 링(230)은 상기 반도체 기판(30)의 주위를 따라서 연장될 수 있다. 상기 포커스 링(230)은 상기 정전 척(270) 상에 배치될 수 있다. 상기 포커스 링(230)은 상기 플라즈마 영역(114)의 외곽을 따라서 연장될 수 있다. 상기 포커스 링(230)은 상기 제 1 절연 링(250) 내측에 배치될 수 있다.
상기 포커스 링(230)은 상기 반도체 기판(30)이 배치되는 부분을 둘러쌀 수 있다. 상기 포커스 링(230)은 상기 반도체 기판(30)이 배치되는 공간(236)을 형성할 수 있다. 상기 포커스 링(230)은 상기 반도체 기판(30)의 에지 부분에 배치될 수 있다.
상기 제 1 절연 링(250)은 상기 포커스 링(230)의 주위를 둘러싼다. 상기 제 1 절연 링(250)은 상기 정전 척(270)의 주위를 둘러쌀 수 있다. 상기 제 1 절연 링(250)은 상기 정전 척(270)의 외주면을 따라서 연장될 수 있다. 상기 제 1 절연 링(250)은 상기 포커스 링(230)의 외주면을 따라서 연장될 수 있다. 상기 제 1 절연 링(250)은 상기 포커스 링(230)의 외주면 및 상기 정전 척(270)의 외주면을 덮을 수 있다.
상기 제 1 절연 링(250)은 상기 커버부(210) 및 상기 포커스 링(230) 사이에 배치된다. 또한, 상기 제 1 절연 링(250)은 상기 커버부(210) 및 상기 정전 척(270) 사이에 배치될 수 있다.
또한, 상기 제 1 절연 링(250)은 높은 전기 저항을 가질 수 있다. 즉, 상기 제 1 절연 링(250)은 높은 절연성을 가질 수 있다. 이에 따라서, 상기 제 1 절연 링(250)은 상기 포커스 링(230) 및 상기 커버부(210) 사이를 절연시킬 수 있다. 또한, 상기 제 1 절연 링(250)은 상기 정전 척(270) 및 상기 커버부(210) 사이를 절연시킬 수 있다.
상기 제 1 절연 링(250)은 높은 전기 저항을 가지면서, 높은 내식각성을 가지는 물질을 포함할 수 있다. 상기 제 1 절연 링(250)은 쿼츠를 포함할 수 있다. 상기 제 1 절연 링(250)은 융용 쿼츠 및/또는 합성 쿼츠를 포함할 수 있다.
상기 제 1 절연 링(250)은 쿼츠로 이루어질 수 있다. 상기 제 1 절연 링(250)은 약 99.99% 이상의 순도를 가지는 쿼츠로 이루어질 수 있다.
상기 제 2 절연 링(240)은 상기 제 1 절연 링(250) 외측에 배치된다. 상기 제 2 절연 링(240)은 상기 제 1 절연 링(250)의 외주면을 둘러쌀 수 있다. 상기 제 2 절연 링(240)은 상기 제 1 절연 링(250)의 주위를 따라서 연장될 수 있다.
상기 제 2 절연 링(240)은 상기 제 1 절연 링(250)의 절연 특성을 보강할 수 있다. 상기 제 2 절연 링(240)은 상기 포커스 링(230) 및 상기 커버부(210) 사이를 절연시킬 수 있다. 또한, 상기 제 2 절연 링(240)은 상기 정전 척(270) 및 상기 커버부(210) 사이를 절연시킬 수 있다.
상기 제 2 절연 링(240)은 높은 전기 저항을 가지면서, 높은 내식각성을 가지는 물질을 포함할 수 있다. 상기 제 2 절연 링(240)은 쿼츠를 포함할 수 있다. 상기 제 2 절연 링(240)은 융용 쿼츠 및/또는 합성 쿼츠를 포함할 수 있다.
상기 제 2 절연 링(240)은 쿼츠로 이루어질 수 있다. 상기 제 2 절연 링(240)은 약 99.99% 이상의 순도를 가지는 쿼츠로 이루어질 수 있다.
상기 제 3 절연 링(260)은 상기 커버부(210) 아래에 배치될 수 있다. 상기 제 3 절연 링(260)은 상기 커버부(210) 아래에 배치될 수 있다. 상기 제 3 절연 링(260)은 상기 제 1 절연 링(250)의 외측에 배치될 수 있다. 상기 제 3 절연 링(260)은 상기 제 1 절연 링(250)의 외주면을 따라서 연장될 수 있다. 상기 제 3 절연 링(260)은 상기 정전 척(270) 외측에 배치될 수 있다.
상기 제 3 절연 링(260)은 상기 배출부(280)의 주위에 배치될 수 있다. 상기 배출부(280)는 상기 플라즈마 영역(114)에서 발생되는 공정 부산물을 배출하기 위한 배기구일 수 있다.
상기 제 3 절연 링(260)은 높은 전기 저항을 가지면서, 높은 내식각성을 가지는 물질을 포함할 수 있다. 상기 제 3 절연 링(260)은 쿼츠를 포함할 수 있다. 상기 제 3 절연 링(260)은 융용 쿼츠 및/또는 합성 쿼츠를 포함할 수 있다.
상기 제 3 절연 링(260)은 쿼츠로 이루어질 수 있다. 상기 제 3 절연 링(260)은 약 99.99% 이상의 순도를 가지는 쿼츠로 이루어질 수 있다.
실시예에 따른 반도체 소자의 제조 장치는 상기 반도체 기판(30)을 플라즈마 처리할 수 있다. 실시예에 따른 반도체 소자의 제조 장치는 상기 반도체 기판(30)을 플라즈마 처리하여, 반도체 소자를 제조할 수 있다.
상기 반도체 기판(30)은 웨이퍼, 상기 웨이퍼 상에 배치되는 식각 대상층 및 상기 식각 대상층 상에 배치되는 마스크 패턴을 포함할 수 있다.
상기 식각 대상층은 금속층을 포함하는 도전층일 수 있다. 상기 식각 대상층은 산화막을 포함하는 유전체층일 수 있다.
상기 마스크 패턴은 상기 식각 대상층을 선택적으로 노출시킬 수 있다. 상기 마스크 패턴은 포토레지스트층을 포함할 수 있다. 상기 포토레지스트층은 광에 의해서 패터닝될 수 있다.
상기 반도체 기판(30)이 플라즈마 처리되기 위해서, 상기 반도체 기판(30)은 상기 정전 척(270) 상에 배치된다. 또한, 상기 반도체 기판(30)은 상기 포커스 링(230) 내에 배치될 수 있다. 상기 반도체 기판(30)은 상기 가이드부(239) 상에 배치될 수 있다.
이후, 상기 반도체 기판(30)에 플라즈마가 분사된다. 상기 플라즈마는 상기 상부 전극(220)을 통하여, 분사되는 가스 소스에 의해서 형성될 수 있다. 상기 생성된 플라즈마는 상기 반도체 기판(30)에 분사될 수 있다.
상기 가스 소스는 수소 기체(H2), 질소 기체(N2) 및 불소계 기체를 포함할 수 있다. 상기 불소계 기체는 불화수소 또는 플루오르화 카본(CHxF4-x, x는 1 내지 3의 정수)을 포함할 수 있다.
상기 수소 기체 및 상기 질소 기체의 플로우 비는 약 3:1 내지 약 7:1일 수 있다. 또한, 상기 수소 및 상기 불소계 기체의 플로우 비는 약 10:1 내지 약 100:1일 수 있다.
상기 플라즈마에 의해서, 상기 식각 대상층은 선택적으로 식각될 수 있다. 이에 따라서, 상기 웨이퍼 상에 도전 패턴 또는 절연 패턴이 형성될 수 있다.
상기 포커스 링(230) 및 상기 상부 전극(220)은 상기와 같은 특징을 가지기 때문에, 실시예에 따른 반도체 소자의 제조 장치는 반도체 기판(30)의 제조 과정에서 발생되는 디펙을 방지할 수 있다.
실시예에 따른 반도체 소자 제조 장치용 부품은 Si-OH 비율이 약 0.16 내지 약 0.28인 표면을 포함할 수 있다. 상기 표면은 적절한 함량으로 Si-OH를 포함하기 때문에, 실시예에 따른 반도체 소자 제조 장치용 부품의 내부가 외부의 오염으로부터 용이하게 보호될 수 있다.
또한, 실시예에 따른 반도체 소자 제조 장치용 부품의 표면은 상기와 같은 범위로 Si-OH를 포함하기 때문에, 외부로부터 파티클과 같은 오염 물질이 붙는 것이 방지될 수 있다.
이에 따라서, 실시예에 따른 반도체 소자 제조 장치용 부품은 외부 및 내부의 오염을 방지하고, 반도체 소자 제조 장치의 챔버 내부로 상기 오염 물질이 전이되는 것을 방지할 수 있다. 이에 따라서, 실시예에 따른 반도체 소자 제조 장치용 부품은 반도체 기판 제조 공정에 발생되는 디펙을 최소화할 수 있다.
또한, 실시예에 따른 반도체 소자 제조 장치용 부품의 표면은 적절한 도펀트 피크를 포함할 수 있다. 이에 따라서, 실시예에 따른 반도체 소자 제조 장치용 부품은 적절한 전기적 물성을 가지고, 상기 도펀트에 의해서 발생되는 디펙을 최소화할 수 있다.
또한, 실시예에 따른 반도체 소자 제조 장치용 부품은 낮은 체심입방 비율 및 낮은 능면 비율을 가지는 표면을 가진다. 이에 따라서, 실시예에 따른 반도체 소자 제조 장치용 부품의 표면에서 결정 결함의 빈도가 낮을 수 있다.
따라서, 실시예에 따른 반도체 소자 제조 장치용 부품은 반도체 기판을 제조하기 위한 공정에서, 상기 결정 결함에서 발생되는 과도한 마모가 방지될 수 있다. 이에 따라서, 실시예에 따른 반도체 소자 제조 장치용 부품은 상기 과도한 마모에 따른 공정 챔버 내의 파티클 발생을 억제할 수 있다. 이에 따라서, 실시예에 따른 반도세 소자 제조 장치용 부품은 반도체 기판의 제조 과정에서 발생되는 디펙을 방지할 수 있다. 또한, 상기 과도한 마모가 억제되기 때문에, 실시예에 따른 반도체 소자 제조 장치용 부품은 향상된 내구성을 가질 수 있다.
또한, 실시예에 따른 반도체 소자 제조 장치는 상기 포커스 링(230)이 생략될 수 있다. 즉, 상기 포커스 링(230)이 생략된 반도체 소자 제조 장치는 추후에, 상기 포커스 링(230)를 따로 장착할 수 있다. 실시예에 따른 반도체 소자 제조 장치는 상기 포커스 링(230)을 생략하고, 추후에 장착될 수 있다.
또한, 이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
제조예 1
쵸크랄스키법에 의해서, 약 300㎜의 직경을 가지는 실리콘 잉곳이 제조되었다. 상기 실리콘 잉곳은 다이아몬드 와이어 소에 의해서 절단되어, 약 20㎜의 두께를 가지는 실리콘 단결정 플레이트가 제조되었다. 이후, 상기 실리콘 단결정 플레이트의 모서리 부분이 절삭되어, 모따기 면이 형성되었다.
이후, 상기 모따기 공정이 진행된 실리콘 단결정 플레이트는 상정반 및 하정반 사이에 배치되고, 상기 상정반 및 상기 하정반에 의해서 랩핑된다. 이후, 상기 랩핑된 실리콘 단결정 플레이트는 그라인더에 의해서 형상 가공된다. 이에 따라서, 표면 미가공 링이 형성된다.
상기 형상 가공 공정은 다음과 같은 조건으로 진행되었다.
1) 그라인더 헤드 : 800 메쉬
2) 그라인더 회전수: 6000 rpm
3) 피드 : 0.7 ㎜/분
이후, 상기 미가공 링은 상온에서 에칭액에 약 7분 동안 침지되어, 상기 미가공 링의 외부 표면이 처리되어, 포커스 링이 제조되었다.
상기 에칭액의 성분은 다음과 같다.
1) 탈이온수 : 34.5 %/wt 중량부
2) 황산 : 40 %/wt 중량부
3) 불화수소 암모늄 : 10 %/wt 중량부
4) 황산 암모늄 : 12 %/wt 중량부
5) 설파믹산 암모늄 : 3.5 %/wt 중량부
에칭액에 의해서 표면 처리된 포커스 링의 상면은 연마되었다.
상기 연마 공정의 조건은 다음과 같다.
1) 연마 패드 : SKC 솔믹스, SR 300
2) 연마 압력 : 300 psi
3) 연마 회전수 : 상정반 15 rpm, 하정반30 rpm
4) 연마 슬러리 : 실리카 입자(평군 입경, 80nm), 순수, 중량 비율 1:3
5) 연마 시간 : 60분
이후, 탈이온수에 의해서 상기 포커스 링이 세정되었다.
이후, 상기 세정된 포커스 링의 상면, 경사면 및 가이드면에 대기 분위기에서 광이 조사되었다.
1) 광원 : 화이트 LED
2) 출력 : 80 W
3) 시간 : 7분
곧바로, 상기 포커스 링의 하면에, 상기와 동일하게 광이 조사되었다.
이후, 상기 포커스 링은 밀봉되었다.
제조예 2 내지 제조예 6
하기의 표 1에서와 같이, 에칭 시간, 연마 공정 여부 및 광 조사 조건이 변경되었다. 나머지 공정은 제조예 1의 공정이 참조되었다.
제조예 5에서는 에칭 공정, 연마 공정 및 광 조사 공정이 진행되지 않고, 세정 완료된 포커스 링은 바로 밀봉되었다.
제조예 6에서는 에칭 공정, 연마 공정 및 광 조사 공정이 진행되지 않고, 세정 완료된 포커스 링은 대기 분위기에서, 약 200℃의 온도에서, 약 3분 동안 열처리되었다.
구분 에칭 시간
(분)
연마 공정 출력
(W)
조사 시간
(분)
제조예 1 7 O 80 7
제조예 2 7 X 80 7
제조예 3 10 X 100 4
제조예 4 7 X 100 4
실시예 1 내지 4 및 비교예 1 및 2
하기의 표 2에서와 같이, 웨이퍼 에칭 장치에 포커스 링이 장착되고, 실리콘 웨이퍼가 상기 에칭 장치에 안착된다. 이후, 수소 기체, 질소 기체 및 CH3F가 약 5:1:0.5의 플로우 비로 상부 전극에 분사되고, 플라즈마화 되어, 약 10분 동안 상기 실리콘 웨이퍼에 분사되어, 에칭 공정이 진행되었다.
구분 포커스 링
실시예 1 제조예 1
실시예 2 제조예 2
실시예 3 제조예 3
실시예 4 제조예 4
비교예 1 제조예 5
비교예 2 제조예 6
평가예
1. 라만스펙트럼
마이크로 라만분광기(micro Raman spectroscope: Jobin Yvon Spex T64000)에 의해서, 측정되었고, 분해능은 1㎛이었다. 각각의 피크의 면적은 상기 마이크로 라만 분광기에 내장된 프로그램에 의해서 자동으로 계산되었다.
상기 라만스펙트럼을 측정하기 위한 조건은 하기와 같다.
레이저 소스 : 514.532㎚ 파장대의 Ar 이온 레이저
Power : 3.9 mW
Exposure time : 100 Hz
# Scan : 70
Lens : x 100 WD
2.5 um confocal pinhole
2. 결함 평가
웨이퍼 표면 분석기(WM-3000, 제우스사) 장비에 의해서, 상기 에칭된 실리콘 웨이퍼의 결함 개수가 측정되었다.
결함 개수 10 개 이하 : 양호, O
결함 개수 11 개 이상 : 불량, X
3. 잔류 유기물 평가
상기 에칭 공정이 진행된 후, 상기 포커스 링의 표면에 포함된 잔류물이 Energy Dispersive X-Ray Spectrometer(EDS)에 의해서 측정되었다.
표면의 전체 원소 중 탄소 함량 10% 이하 : 양호, O
표면의 전체 원소 중 탄소 함량 10% 초과 : 불량, X
하기의 표 3 및 도 8과 같이, 몸체부의 상면에서 라만 시프트에 따른 각각 피크의 면적이 측정되었다.
구분 304 cm-1 349 cm-1 434 cm-1 521 cm-1 940~980 cm-1
실시예 1 1138 20 35 16904 3803
실시예 2 1541 11 23 24206 4912
실시예 3 2269 41 27 23620 5561
실시예 4 2349 24 23 28421 5879
비교예 1 2176 333 226 23178 3225
비교예 2 1531 153 133 22357 6853
하기의 표 4과 같이, 경사부의 경사면에서, 라만 시프트에 따른 각각 피크의면적이 측정되었다.
구분 304 cm-1 349 cm-1 434 cm-1 521 cm-1 940~980 cm-1
실시예 1 1644 23 35 16880 3822
실시예 2 1486 27 36 24206 4912
실시예 3 2412 17 16 22593 5820
실시예 4 1984 32 21 25818 5192
비교예 1 2157 259 234 23189 3150
비교예 2 1423 162 153 22517 6705
하기의 표 5와 같이, 가이드부의 가이드 면에서, 라만 시프트에 따른 각각 피크의 면적이 측정되었다.
구분 304 cm-1 349 cm-1 434 cm-1 521 cm-1 940~980 cm-1
실시예 1 1513 11 15 17512 4023
실시예 2 1578 16 14 22306 4817
실시예 3 2322 51 33 22678 5678
실시예 4 1963 11 22 24597 5595
비교예 1 2133 265 233 22975 3021
비교예 2 1561 152 168 22654 6789
하기의 표 6 같이, 하면의 라만 시프트에 따른 각각 피크의 면적이 측정되었다.
구분 304 cm-1 349 cm-1 434 cm-1 521 cm-1 940~980 cm-1
실시예 1 1354 36 22 17123 3968
실시예 2 1522 33 57 22647 4789
실시예 3 2235 19 18 23023 5541
실시예 4 2231 17 22 25016 5691
비교예 1 2111 205 241 22957 3033
비교예 2 1601 133 169 23001 6811
하기의 표 7과 같이, 실시예 1 내지 4는 결함의 개수 및 잔류물 함량이 낮았다
구분 결함 잔류물
실시예 1 O O
실시예 2 O O
실시예 3 O O
실시예 4 O O
비교예 1 X X
비교예 2 X X
상기 표 3 내지 표 7에서와 같이, 실시예에 따른 반도체 소자의 제조방법은 낮은 결함 및 잔류물을 가진다.
커버부(210)
상부 전극(220)
포커스 링(230)
제 1 절연 링(250)
제 2 절연 링(240)
제 3 절연 링(260)
정전 척(270)

Claims (8)

  1. 실리콘 단결정을 포함하고,
    적어도 일 표면에서의 도펀트 비율이 0.12 미만이고,
    상기 도펀트 비율은 상기 표면에서의 라만 스펙트럼에서, 도펀트 피크의 면적을 상기 Si 단결정 피크의 면적으로 나눈 값이고,
    상기 도펀트 피크는 상기 표면에서의 라만 스펙트럼에서, 303㎝-1 내지 305㎝-1의 라만 시프트에서의 피크 강도이고,
    상기 표면에서의 체심 입방 비율이 0.01 미만이고,
    상기 체심 입방 비율은 상기 표면에서의 라만 스펙트럼에서, 체심 입방 피크의 면적을 상기 Si 단결정 피크의 면적으로 나눈 값이고,
    상기 체심입방 피크는 상기 표면에서의 라만 스펙트럼에서, 433㎝-1 내지 435㎝-1의 라만 시프트에서의 피크인 반도체 소자 제조 장치용 부품.
  2. 제 1 항에 있어서,
    상기 표면에서의 Si-OH 비율이 0.16 내지 0.28이고,
    상기 Si-OH 비율은 상기 표면에서의 라만 스펙트럼에서, Si-OH 피크의 면적을 Si 단결정 피크의 면적으로 나눈 값이고,
    상기 Si 단결정 피크는 상기 표면에서의 라만 스펙트럼에서, 520㎝-1 내지 522㎝-1의 라만 시프트에서의 피크이고,
    상기 Si-OH 피크는 상기 표면에서의 라만 스펙트럼에서, 940㎝-1 내지 980㎝-1의 라만 시프트에서의 피크인 반도체 소자 제조 장치용 부품.
  3. 제 2 항에 있어서,
    상기 표면에서의 능면 비율이 0.01 미만이고,
    상기 능면 비율은 상기 표면에서의 라만 스펙트럼에서, 능면 피크의 면적을 상기 Si 단결정 피크의 면적으로 나눈 값이고,
    상기 능면 피크는 상기 표면에서의 라만 스펙트럼에서, 348㎝-1 내지 350㎝-1의 라만 시프트에서의 피크인 반도체 소자 제조 장치용 부품.
  4. 제 1 항에 있어서, 반도체 기판의 주위를 둘러싸는 몸체부;
    상기 몸체부로부터 상기 반도체 기판의 중심 방향으로 연장되는 경사부; 및
    상기 경사부로부터 상기 반도체 기판의 중심 방향으로 연장되고, 상기 반도체 기판 아래에 배치되는 가이드부;를 포함하고,
    상기 몸체부는
    상면; 및
    상기 상면에 대향하는 하면을 포함하고,
    상기 상면에서의 Si-OH 비율이 0.16 내지 0.28인 반도체 소자 제조 장치용 부품.
  5. 제 2 항에 있어서, 상기 Si-OH 비율은 0.17 내지 0.27인 반도체 소자 제조 장치용 부품.
  6. 제 2 항에 있어서, 상기 Si-OH 비율이 0.18 내지 0.28인 반도체 소자 제조 장치용 부품.
  7. 제 2 항에 있어서,
    전체 중 70% 이상의 표면에서의 Si-OH 비율이 0.16 내지 0.28인 반도체 소자 제조 장치용 부품.
  8. 제 4 항에 있어서, 상기 몸체부, 상기 경사부 및 상기 가이드부는 단결정 실리콘으로 일체로 형성되는 반도체 소자 제조 장치용 부품.
KR1020230087240A 2022-11-18 2023-07-05 반도체 소자 제조 장치용 부품, 이의 제조방법, 이를 포함하는 반도체 소자 제조 장치 및 반도체 소자의 제조 방법 KR20240073740A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020230087240A KR20240073740A (ko) 2022-11-18 2023-07-05 반도체 소자 제조 장치용 부품, 이의 제조방법, 이를 포함하는 반도체 소자 제조 장치 및 반도체 소자의 제조 방법
JP2023195909A JP7570489B2 (ja) 2022-11-18 2023-11-17 半導体素子の製造装置用部品、これを含む半導体素子の製造装置および半導体素子の製造方法
US18/512,021 US20240170266A1 (en) 2022-11-18 2023-11-17 Component for semiconductor device fabrication apparatus, semiconductor device fabrication apparatus including the same, and method of fabricating semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220155434A KR102566972B1 (ko) 2022-11-18 2022-11-18 반도체 소자 제조 장치용 부품, 이의 제조방법, 이를 포함하는 반도체 소자 제조 장치 및 반도체 소자의 제조 방법
KR1020230087240A KR20240073740A (ko) 2022-11-18 2023-07-05 반도체 소자 제조 장치용 부품, 이의 제조방법, 이를 포함하는 반도체 소자 제조 장치 및 반도체 소자의 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020220155434A Division KR102566972B1 (ko) 2022-11-18 2022-11-18 반도체 소자 제조 장치용 부품, 이의 제조방법, 이를 포함하는 반도체 소자 제조 장치 및 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20240073740A true KR20240073740A (ko) 2024-05-27

Family

ID=91332331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230087240A KR20240073740A (ko) 2022-11-18 2023-07-05 반도체 소자 제조 장치용 부품, 이의 제조방법, 이를 포함하는 반도체 소자 제조 장치 및 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20240073740A (ko)

Similar Documents

Publication Publication Date Title
CN1175498C (zh) 复合部件及其分离方法和半导体衬底的制备方法
KR101440864B1 (ko) 플라즈마 에치 챔버에 이용되는 내침식성 강화 석영
US8679952B2 (en) Method of manufacturing silicon carbide epitaxial wafer
TWI470675B (zh) 半導體裝置之製造方法
KR100954711B1 (ko) 플라즈마 반응 챔버용 실리콘 부품
KR100536449B1 (ko) 반도체 제조 장치 중에서 사용하기 위한 세라믹 부재를세정하는 방법, 세정제 및 세정제의 조합
JP2010519763A (ja) プラズマ処理装置用シリコン素材の製造方法
JP4962960B2 (ja) 半導体ウエハ外周部の加工装置
CN111048407A (zh) SiC同质外延层的剥离方法
KR19990087978A (ko) 매우평탄한실리콘반도체웨이퍼및반도체웨이퍼의제조방법
KR102566972B1 (ko) 반도체 소자 제조 장치용 부품, 이의 제조방법, 이를 포함하는 반도체 소자 제조 장치 및 반도체 소자의 제조 방법
KR20240073740A (ko) 반도체 소자 제조 장치용 부품, 이의 제조방법, 이를 포함하는 반도체 소자 제조 장치 및 반도체 소자의 제조 방법
KR102236398B1 (ko) 웨이퍼의 세정방법 및 불순물이 저감된 웨이퍼
KR102577497B1 (ko) 반도체 소자 제조 장치용 부품, 이를 포함하는 반도체 소자 제조 장치 및 반도체 소자의 제조 방법
KR102611375B1 (ko) 상부 전극, 이를 포함하는 반도체 소자 제조 장치 및 반도체 소자의 제조 방법
JP7570489B2 (ja) 半導体素子の製造装置用部品、これを含む半導体素子の製造装置および半導体素子の製造方法
WO2016158965A1 (ja) 素子製造方法
TWI857908B (zh) 上部電極、包含其的半導體元件製造裝置以及包含其的製造半導體元件的方法
KR102615787B1 (ko) 상부 전극, 이를 포함하는 반도체 소자 제조 장치 및 반도체 소자의 제조 방법
KR20240073741A (ko) 포커스 링, 이의 제조방법, 이를 포함하는 반도체 소자 제조 장치 및 반도체 소자의 제조 방법
KR102615786B1 (ko) 상부 전극, 이를 포함하는 반도체 소자 제조 장치 및 반도체 소자의 제조 방법
KR102663316B1 (ko) 상부 전극, 이를 포함하는 반도체 소자 제조 장치 및 반도체 소자의 제조 방법
US20240170266A1 (en) Component for semiconductor device fabrication apparatus, semiconductor device fabrication apparatus including the same, and method of fabricating semiconductor device
KR102676461B1 (ko) 반도체 소자 제조 장치용 부품, 이를 포함하는 반도체 소자 제조 장치 및 이를 이용하여 반도체 소자를 제조하는 방법
KR102567556B1 (ko) 반도체 소자의 제조 방법, 이에 사용되는 반도체 소자 제조 장치 및 이에 사용되는 반도체 소자 제조 장치용 부품

Legal Events

Date Code Title Description
E902 Notification of reason for refusal