KR20240071450A - 입력 센싱부 및 그것을 포함하는 표시 장치 - Google Patents

입력 센싱부 및 그것을 포함하는 표시 장치 Download PDF

Info

Publication number
KR20240071450A
KR20240071450A KR1020220151855A KR20220151855A KR20240071450A KR 20240071450 A KR20240071450 A KR 20240071450A KR 1020220151855 A KR1020220151855 A KR 1020220151855A KR 20220151855 A KR20220151855 A KR 20220151855A KR 20240071450 A KR20240071450 A KR 20240071450A
Authority
KR
South Korea
Prior art keywords
sensing
pen
sensing electrode
electrode
disposed
Prior art date
Application number
KR1020220151855A
Other languages
English (en)
Inventor
김가영
박영민
서영석
임상현
전현지
최유진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220151855A priority Critical patent/KR20240071450A/ko
Priority to US18/360,590 priority patent/US20240160325A1/en
Priority to CN202311446687.7A priority patent/CN118034531A/zh
Priority to EP23209706.3A priority patent/EP4369160A1/en
Publication of KR20240071450A publication Critical patent/KR20240071450A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0448—Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/046—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by electromagnetic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04162—Control or interface arrangements specially adapted for digitisers for exchanging data with external devices, e.g. smart pens, via the digitiser sensing hardware

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

입력 센싱부는, 제1 센싱 전극, 상기 제1 센싱 전극과 절연되어 교차하는 제2 센싱 전극, 상기 제1 센싱 전극에 인접하고, 상기 제2 센싱 전극과 절연되어 교차하는 제1-1 펜 센싱 전극, 상기 제2 센싱 전극에 인접하고, 상기 제1 센싱 전극 및 상기 제1-1 펜 센싱 전극과 절연되어 교차하는 제2-1 펜 센싱 전극, 및 상기 제1 센싱 전극 및 상기 제1-1 펜 센싱 전극과 다른층에 배치되고, 평면 상에서 봤을 때, 상기 제1 센싱 전극의 부분과 중첩하는 제1-2 펜 센싱 전극을 포함할 수 있다.

Description

입력 센싱부 및 그것을 포함하는 표시 장치{DISPLAY DEVICE AND INPUT SENSING PART INCLUDING THE SAME}
본 발명은 입력 센싱부 및 그것을 포함하는 표시 장치에 관한 것이다.
사용자에게 영상을 제공하는 스마트 폰, 디지털 카메라, 노트북 컴퓨터, 내비게이션, 및 스마트 텔레비전 등의 전자기기는 영상을 표시하기 위한 표시 장치를 포함한다. 표시 장치는 영상을 생성하고, 표시 화면을 통해 사용자에게 영상을 제공한다.
표시 장치는 영상을 표시하는 표시 패널, 표시 패널 상에 배치되어 사용자의 터치를 감지하는 터치 패널, 및 표시 패널 아래에 배치되어 펜의 터치를 감지하는 디지타이저를 포함한다. 디지타이저는 전자기 방식(또는 전자기 공명 방식: Electromagnetic Resonance)으로 구현될 수 있다.
디지타이저는 복수개의 코일들을 포함한다. 사용자가 표시 장치 상에서 펜을 움직일 때, 펜은 진동하는 자계를 일으키도록 교류 신호에 의해 구동되고, 진동하는 자계는 코일들에 신호를 유도한다. 코일에 유도된 신호를 통해 펜의 위치가 검출된다. 디지타이저는 펜의 접근에 의해 발생하는 전자기적 변화를 감지하여 펜의 위치를 파악한다.
터치 패널 및 디지타이저와 같은 2개의 입력 장치가 별도로 사용되어 표시 장치의 두께가 증가할 수 있다. 표시 장치의 두께를 감소시키기 위한 기술 개발이 요구된다.
본 발명의 목적은 펜에 대한 센싱 감도를 향상시킬 수 있는 입력 센싱부를 포함하는 표시 장치를 제공하는데 있다.
또한, 본 발명의 목적은 두께를 감소시킬 수 있는 표시 장치를 제공하는데 있다.
본 발명의 실시 예에 따른 입력 센싱부는, 제1 센싱 전극, 상기 제1 센싱 전극과 절연되어 교차하는 제2 센싱 전극, 상기 제1 센싱 전극에 인접하고, 상기 제2 센싱 전극과 절연되어 교차하는 제1-1 펜 센싱 전극, 상기 제2 센싱 전극에 인접하고, 상기 제1 센싱 전극 및 상기 제1-1 펜 센싱 전극과 절연되어 교차하는 제2-1 펜 센싱 전극, 및 상기 제1 센싱 전극 및 상기 제1-1 펜 센싱 전극과 다른층에 배치되고, 평면 상에서 봤을 때, 상기 제1 센싱 전극의 부분과 중첩하는 제1-2 펜 센싱 전극을 포함할 수 있다.
본 발명의 실시 예에 따른 입력 센싱부는, 제1 센싱 전극, 상기 제1 센싱 전극과 절연되어 교차하는 제2 센싱 전극, 상기 제1 센싱 전극에 인접하고, 상기 제2 센싱 전극과 절연되어 교차하는 제1-1 펜 센싱 전극, 상기 제2 센싱 전극에 인접하고, 상기 제1 센싱 전극 및 상기 제1-1 펜 센싱 전극과 절연되어 교차하는 제2-1 펜 센싱 전극, 상기 제1 센싱 전극 및 상기 제1-1 펜 센싱 전극과 다른층에 배치되고, 평면 상에서 봤을 때, 상기 제1 센싱 전극의 부분과 중첩하는 제1-2 펜 센싱 전극, 및 상기 제2 센싱 전극의 부분 및 상기 제2-1 펜 센싱 전극의 부분과 다른층에 배치되고, 평면 상에서 봤을 때, 상기 제2 센싱 전극의 부분과 중첩하는 제2-2 펜 센싱 전극을 포함하고, 상기 제1 센싱 전극에 중첩하는 상기 제1-2 펜 센싱 전극의 제1 중첩 부분은 상기 제2 센싱 전극에 중첩하는 상기 제2-2 펜 센싱 전극의 제2 중첩 부분과 다른 면적을 가질 수 있다.
본 발명의 실시 예에 따른 표시 장치는, 표시 패널 및 상기 표시 패널 상에 배치된 입력 센싱부를 포함하고, 상기 입력 센싱부는, 제1 센싱 전극, 상기 제1 센싱 전극과 절연되어 교차하는 제2 센싱 전극, 상기 제1 센싱 전극에 인접하고, 상기 제2 센싱 전극과 절연되어 교차하는 제1-1 펜 센싱 전극, 상기 제2 센싱 전극에 인접하고, 상기 제1 센싱 전극 및 상기 제1-1 펜 센싱 전극과 절연되어 교차하는 제1-2 펜 센싱 전극, 및 상기 제1 센싱 전극 및 상기 제1-1 펜 센싱 전극과 다른층에 배치되고, 상기 제1-1 펜 센싱 전극에 전기적으로 연결되고, 평면 상에서 봤을 때, 상기 제1 센싱 전극의 부분과 중첩하는 제1-2 펜 센싱 전극을 포함할 수 있다.
본 발명의 실시 예에 따른 입력 센싱부는, 제1 방향으로 연장하는 제1 센싱 전극, 상기 제1 센싱 전극과 절연되어 상기 제1 방향으로 연장하며, 상기 제1 센싱 전극과 동일층에 배치되는 제1-1 펜 센싱 전극, 및 상기 제1 센싱 전극 및 상기 제1-1 펜 센싱 전극과 다른층에 배치되고, 상기 제1-1 펜 센싱 전극과 전기적으로 연결된 제1-2 펜 센싱 전극을 포함하고, 평면 상에서 봤을 때, 상기 제1-2 펜 센싱 전극은 상기 제1 센싱 전극의 부분과 중첩할 수 있다.
본 발명의 실시 예에 따르면, 제1-1 및 제1-2 펜 센싱 전극들과 제1 및 제2 센싱부들에 의해 제1 및 제2 커패시터들이 형성되고, 제1-1 및 제1-2 펜 센싱 전극들에 전기적으로 연결되어 제1 및 제2 센싱부들에 중첩하는 제1-2 및 제2-2 펜 센싱 전극들과 제1 및 제2 센싱부들에 의해 제1 및 제2 더미 커패시터들이 형성될 수 있다. 제1 및 제2 커패시터들과 제1 및 제2 더미 커패시터들에 의해, 제1-1 및 제1-2 펜 센싱 전극들에서 형성된 센싱 신호가 보다 용이하게 센싱 회로에 제공될 수 있어, 펜에 대한 센싱 감도가 향상될 수 있다.
또한, 사용자의 터치 및 펜의 터치가 동일한 입력 센싱부에서 수행되므로, 터치 패널 및 디지타이저와 같은 2개의 입력 장치가 사용되지 않아 표시 장치의 두께가 감소할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 표시 장치의 사시도이다.
도 2는 도 1에 도시된 표시 장치의 폴딩 상태를 도시한 도면이다.
도 3은 도 1에 도시된 I-I'선의 단면도이다.
도 4는 도 3에 도시된 전자 패널의 구성을 보여주는 전자 패널의 단면도이다.
도 5는 도 4에 도시된 표시 패널의 구성을 보여주는 표시 패널의 단면도이다.
도 6은 도 5에 도시된 표시 패널의 평면도이다.
도 7은 도 6에 도시된 어느 한 화소에 대응하는 전자 패널의 단면을 예시적으로 도시한 도면이다.
도 8은 도 4에 도시된 입력 센싱부의 평면도이다.
도 9는 도 8에 도시된 제1 영역(AA1)의 확대도이다.
도 10은 도 9에 도시된 제1-2 펜 센싱 전극, 제2-2 펜 센싱 전극, 더미 전극, 및 제1 및 제2 연결 패턴들을 도시한 도면이다.
도 11은 도 10의 제2 영역(AA2)에 도시된 제1-2 펜 센싱 전극 및 더미 전극의 세부 형상을 도시한 도면이다.
도 12는 도 9에 도시된 제1 펜 센싱 전극의 메쉬 형상을 도시한 도면이다.
도 13은 도 9 및 도 12에 도시된 ⅡⅡ선의 단면도이다.
도 14는 도 9에 도시된 ⅢⅢ선의 단면도이다.
도 15는 도 9에 도시된 ⅣⅣ선의 단면도이다.
도 16은 도 9에 도시된 V-V'선의 단면도이다.
도 17a 내지 도 17c는 도 8에 도시된 펜 센싱 전극들의 구동을 설명하기 위한 도면이다.
도 18은 입력 센싱부 상에 배치된 펜의 충전 동작을 설명하기 위한 도면이다.
도 19는 도 18에 도시된 펜의 터치에 대한 센싱 동작을 설명하기 위한 도면이다.
도 19는 도 18에 도시된 펜의 터치에 대한 센싱 동작을 설명하기 위한 도면이다.
도 20은 도 16에 도시된 단면도에서 제1-2 펜 센싱 전극과 제1 센싱부 사이에 형성된 커패시터를 도시한 도면이다.
도 21은 도 18에 도시된 펜의 다양한 위치에 따른 센싱 동작을 설명하기 위한 도면이다.
도 22는 본 발명의 다른 실시 예에 따른 제1-1 및 제1-2 펜 센싱 전극들과 제2-1 및 제2-2 펜 센싱 전극들의 연결 구성들을 도시한 도면이다.
도 23 내지 도 26은 본 발명의 다른 실시 예에 따른 입력 센싱부의 전극들의 단면 구조들을 도시한 도면들이다.
도 27은 본 발명의 다른 실시 예에 따른 입력 센싱부의 전극들의 구성을 보여주는 도면이다.
도 28은 본 발명의 다른 실시 예에 따른 입력 센싱부의 전극들의 구성을 보여주는 도면이다.
도 29는 본 발명의 다른 실시 예에 따른 입력 센싱부의 전극들의 구성을 보여주는 도면이다.
도 30은 본 발명의 다른 실시 예에 따른 입력 센싱부의 전극들의 구성을 보여주는 도면이다.
도 31은 도 9에 도시된 입력 센싱부, 도 29에 도시된 입력 센싱부, 및 도 30에 도시된 입력 센싱부의 센싱 신호들을 센싱 회로와의 거리에 따라 도시한 그래프이다.
도 32는 본 발명의 다른 실시 예에 따른 입력 센싱부의 구성을 보여주는 도면이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 명시적으로 여기에서 정의되지 않는 한, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시 예에 따른 표시 장치의 사시도이다. 도 2는 도 1에 도시된 표시 장치의 폴딩 상태를 도시한 도면이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 표시 장치(DD)는 표시 모듈(DM) 및 표시 모듈(DM) 상에 배치된 펜(PN)을 포함할 수 있다. 표시 모듈(DM)은 제1 방향(DR1)으로 연장하는 장변들 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장하는 단변들을 갖는 직사각형 형상을 가질 수 있다. 그러나, 이에 한정되지 않고, 표시 모듈(DM)은 원형 및 다각형 등 다양한 형상들을 가질 수 있다. 표시 모듈(DM)은 가요성 표시 장치일 수 있다.
이하, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면과 실질적으로 수직하게 교차하는 방향은 제3 방향(DR3)으로 정의된다. 또한, 본 명세서에서 "평면 상에서 봤을 때"는 제3 방향(DR3)에서 바라본 상태로 정의될 수 있다.
표시 모듈(DM)은 폴딩 영역(FA) 및 복수 개의 비폴딩 영역들(NFA1,NFA2)을 포함할 수 있다. 비폴딩 영역들(NFA1,NFA2)은 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2)을 포함할 수 있다. 폴딩 영역(FA)은 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2) 사이에 배치될 수 있다. 폴딩 영역(FA), 제1 비폴딩 영역(NFA1), 및 제2 비폴딩 영역(NFA2)은 제1 방향(DR1)으로 배열될 수 있다.
표시 모듈(DM)의 상면은 표시면(DS)으로 정의될 수 있으며, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면을 가질 수 있다. 표시면(DS)을 통해 표시 모듈(DM)에서 생성된 이미지들(IM)이 사용자에게 제공될 수 있다.
표시면(DS)은 표시 영역(DA) 및 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 영상을 표시하고, 비표시 영역(NDA)은 영상을 표시하지 않을 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸고, 소정의 색으로 인쇄되는 표시 모듈(DM)의 테두리를 정의할 수 있다.
표시 모듈(DM)은 표시 모듈(DM)의 외부에서 인가되는 입력들을 감지할 수 있다. 예를 들어, 표시 모듈(DM)은 사용자(US)의 터치에 의한 제1 입력 및 펜(PN)에 의한 제2 입력을 감지할 수 있다.
도 2를 참조하면, 표시 장치(DD)는 폴딩되거나 언폴딩되는 접이식(폴더블) 표시 장치(DD)일 수 있다. 예를 들어, 폴딩 영역(FA)이 제2 방향(DR2)에 평행한 폴딩축(FX)을 기준으로 휘어져, 표시 모듈(DM)이 폴딩될 수 있다. 폴딩축(FX)은 표시 모듈(DM)의 단변에 평행한 단축으로 정의될 수 있다. 그러나, 이에 한정되지 않고, 폴딩축(FX)은 표시 모듈(DM)의 장변에 평행한 장축으로 정의되고, 표시 모듈(DM)은 장축으로 정의된 폴딩축(FX)을 기준으로 폴딩될 수도 있다.
표시 모듈(DM)의 폴딩 시, 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2)은 서로 마주보고, 표시 모듈(DM)의 표시면(DS)이 외부에 노출되지 않도록 표시 모듈(DM)은 인-폴딩(in-folding)될 수 있다. 그러나, 이에 한정되지 않고, 표시 모듈의 표시면(DS)이 외부에 노출되도록 표시 모듈(DM)은 아웃-폴딩(out-folding)될 수 있다.
예시적으로 폴딩 표시 장치(DD)가 설명되었으나, 이에 한정되지 않고, 본 발명의 실시 예에서, 표시 장치(DD)는 평평한 상태로 유지되는 평판 표시 장치일 수 있다.
도 3은 도 1에 도시된 I-I'선의 단면도이다.
도 3을 참조하면, 표시 모듈(DM)은 전자 패널(EP), 충격 흡수층(ISL), 패널 보호층(PPL), 제1 도전 시트(CTS1), 제2 도전 시트(CTS2), 윈도우(WIN), 윈도우 보호층(WP), 하드 코팅층(HC), 및 제1 내지 제6 접착층들(AL1~AL6)을 포함할 수 있다.
전자 패널(EP)은 영상을 표시하고, 전술한 제1 및 제2 입력들을 감지하고, 외부광의 반사률을 감소시킬 수 있다. 전자 패널(EP)은 표시 패널, 입력 센싱부, 및 반사 방지층을 포함할 수 있으며, 이러한 전자 패널(EP)의 구성은 이하 도 4에서 설명될 것이다.
충격 흡수층(ISL)은 전자 패널(EP) 상에 배치될 수 있다. 충격 흡수층(ISL)은 표시 장치(DD) 위에서부터 전자 패널(EP)을 향해 인가되는 외부의 충격을 흡수하여 전자 패널(EP)을 보호할 수 있다. 충격 흡수층(ISL)은 연신 필름 형태로 제조될 수 있다.
충격 흡수층(ISL)은 가요성 플라스틱 물질을 포함할 수 있다. 가요성 플라스틱 물질은 합성 수지 필름으로 정의될 수 있다. 예를 들어, 충격 흡수층(ISL)은 폴리 이미드(PI:polyimide) 또는 폴리에틸렌 테레프탈레이트(PET:Polyethyleneterephthalte)와 같은 가요성 플라스틱 물질을 포함할 수 있다.
패널 보호층(PPL)은 전자 패널(EP) 아래에 배치될 수 있다. 패널 보호층(PPL)은 전자 패널(EP)의 하부를 보호할 수 있다. 패널 보호층(PPL)은 가요성 플라스틱 물질을 포함할 수 있다. 예를 들어, 패널 보호층(PPL)은 폴리에틸렌 테레프탈레이트(PET:polyethylene terephthalate)를 포함할 수 있다.
제1 도전 시트(CTS1)는 패널 보호층(PPL) 아래에 배치될 수 있다. 제2 도전 시트(CTS2)는 제1 도전 시트(CTS1) 아래에 배치될 수 있다. 제1 도전 시트(CTS1) 및 제2 도전 시트(CTS2)는 금속을 포함할 수 있다.
제1 도전 시트(CTS1)는 강자성체를 포함할 수 있다. 예를 들어, 제1 도전 시트(CTS1)는 페라이트를 포함하는 페라이트 시트로 정의될 수 있다. 제2 도전 시트(CTS2)는 반자성체를 포함할 수 있다. 예를 들어, 제2 도전 시트(CTS2)는 구리를 포함하는 구리 시트로 정의될 수 있다. 제1 및 제2 도전 시트들(CTS1,CTS2)은, 외부의 자기장이 표시 모듈(DM) 아래에서 전자 패널(EP)로 인가되지 못하도록, 외부의 자기장을 차폐할 수 있다.
윈도우(WIN)는 충격 흡수층(ISL) 상에 배치될 수 있다. 윈도우(WIN)는 외부의 스크래치로부터 전자 패널(EP)을 보호할 수 있다. 윈도우(WIN)는 광학적으로 투명한 성질을 가질 수 있다. 윈도우(WIN)는 유리를 포함할 수 있다. 그러나, 이에 한정되지 않고, 윈도우(WIN)는 합성 수지 필름을 포함할 수 있다.
윈도우(WIN)는 다층 구조 또는 단층 구조를 가질 수 있다. 예를 들어, 윈도우(WIN)는 접착제로 결합된 복수개의 합성 수지 필름들을 포함하거나, 접착제로 결합된 유리 기판과 합성 수지 필름을 포함할 수 있다.
윈도우 보호층(WP)은 윈도우(WIN) 상에 배치될 수 있다. 윈도우 보호층(WP)은 폴리이미드 또는 폴리에틸렌테레프탈레이트와 같은 가요성 플라스틱 물질을 포함할 수 있다. 하드 코팅층(HC)은 윈도우 보호층(WP)의 상면 상에 배치될 수 있다.
인쇄층(PIT)은 윈도우 보호층(WP)의 하면에 배치될 수 있다. 인쇄층(PIT)은 흑색을 가질 수 있으나, 인쇄층(PIT)의 색이 이에 한정되는 것은 아니다. 인쇄층(PIT)은 윈도우 보호층(WP)의 테두리에 인접할 수 있다. 인쇄층(PIT)은 비표시 영역(NDA)에 중첩할 수 있다.
제1 접착층(AL1)은 윈도우 보호층(WP)과 윈도우(WIN) 사이에 배치될 수 있다. 제1 접착층(AL1)에 의해 윈도우 보호층(WP)과 윈도우(WIN)가 서로 합착될 수 있다. 제1 접착층(AL1)은 인쇄층(PIT)을 덮을 수 있다.
제2 접착층(AL2)은 윈도우(WIN)와 충격 흡수층(ISL) 사이에 배치될 수 있다. 제2 접착층(AL2)에 의해 윈도우(WIN)와 충격 흡수층(ISL)이 서로 합착될 수 있다.
제3 접착층(AL3)은 충격 흡수층(ISL)과 전자 패널(EP) 사이에 배치될 수 있다. 제3 접착층(AL3)에 의해 충격 흡수층(ISL)과 전자 패널(EP)이 서로 합착될 수 있다.
전자 패널(EP)과 패널 보호층(PPL) 사이에 제4 접착층(AL4)이 배치될 수 있다. 전자 패널(EP)과 패널 보호층(PPL)은 제4 접착층(AL4)에 의해 서로 합착될 수 있다.
패널 보호층(PPL)과 제1 도전 시트(CTS1) 사이에 제5 접착층(AL5)이 배치될 수 있다. 패널 보호층(PPL)과 제1 도전 시트(CTS1)는 제5 접착층(AL5)에 의해 서로 합착될 수 있다.
제1 도전 시트(CTS1)와 제2 도전 시트(CTS2) 사이에 제6 접착층(AL6)이 배치될 수 있다. 제1 도전 시트(CTS1)와 제2 도전 시트(CTS2)는 제6 접착층(AL6)에 의해 서로 합착될 수 있다.
제1 내지 제6 접착층들(AL1~AL6)은 감압 접착제(PSA: Pressure Sensitive Adhesive) 또는 광학 투명 접착제(OCA: Optically Clear Adhesive)를 포함할 수 있으나, 접착제의 종류가 이에 한정되는 것은 아니다.
도 4는 도 3에 도시된 전자 패널의 구성을 보여주는 전자 패널의 단면도이다.
예시적으로, 도 4에는 제1 방향(DR1)에서 바라본 전자 패널(EP)의 단면이 도시되었다.
도 4를 참조하면, 전자 패널(EP)은 표시 패널(DP), 표시 패널(DP) 상에 배치된 입력 센싱부(ISP), 및 입력 센싱부(ISP) 상에 배치된 반사 방지층(RPL)을 포함할 수 있다. 표시 패널(DP)은 가요성 표시 패널일 수 있다. 예를 들어, 표시 패널(DP)은 가요성 기판 및 가요성 기판 상에 배치된 복수개의 소자들을 포함할 수 있다.
본 발명의 일 실시 예에 따른 표시 패널(DP)은 발광형 표시 패널일 수 있고, 특별히 제한되지 않는다. 예를 들어, 표시 패널(DP)은 유기 발광 표시 패널 또는 무기 발광 표시 패널일 수 있다. 유기 발광 표시 패널의 발광층은 유기 발광 물질을 포함할 수 있다. 무기 발광 표시 패널의 발광층은 퀀텀닷 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시 패널(DP)은 유기 발광 표시 패널로 설명된다.
입력 센싱부(ISP)는 정전 용량 방식으로 전술한 제1 입력을 감지하기 위한 복수개의 센싱 전극들(이하, 도 8에 도시됨)을 포함할 수 있다. 입력 센싱부(ISP)는 전자기 방식(또는 전자기 공명 방식: Electromagnetic Resonance)으로 전술한 제2 입력을 감지하기 위한 복수개의 펜 센싱 전극들(이하, 도 8에 도시됨)을 포함할 수 있다. 입력 센싱부(ISP)는 전자 패널(EP)의 제조 시, 표시 패널(DP) 상에 바로 형성될 수 있다.
외부의 자기장이 전자 패널(EP) 아래에서 입력 센싱부(ISP)로 인가될 경우, 입력 센싱부(ISP)의 제2 입력에 대한 감지 동작이 정상적으로 수행되지 않을 수 있다. 전술한 제1 및 제2 도전 시트들(CTS1,CTS2)은, 전자 패널(EP) 아래에서 외부의 자기장이 입력 센싱부(ISP)로 인가되지 못하도록, 외부의 자기장을 차폐할 수 있다.
반사 방지층(RPL)은 입력 센싱부(ISP) 상에 배치될 수 있다. 반사 방지층(RPL)은 전자 패널(EP)의 제조 시, 입력 센싱부(ISP) 상에 바로 형성될 수 있다. 반사 방지층(RPL)은 외광 반사 방지 필름으로 정의될 수 있다. 반사 방지층(RPL)은 표시 장치(DD) 위에서부터 표시 패널(DP)을 향해 입사되는 외부광의 반사율을 감소시킬 수 있다.
예시적으로, 입력 센싱부(ISP)가 표시 패널(DP) 상에 바로 형성되고, 반사 방지층(RPL)이 입력 센싱부(ISP) 상에 바로 형성될 수 있으나, 본 발명의 실시 예는 이에 한정되지 않는다. 예를 들어, 입력 센싱부(ISP)는 별도로 제조되어, 접착층에 의해 표시 패널(DP)에 부착되고, 반사 방지층(RPL)은 별도로 제조되어, 접착층에 의해 입력 센싱부(ISP)에 부착될 수도 있다.
도 5는 도 4에 도시된 표시 패널의 구성을 보여주는 표시 패널의 단면도이다.
예시적으로, 도 5에는 제1 방향(DR1)에서 바라본 표시 패널(DP)의 단면이 도시되었다.
도 5를 참조하면, 표시 패널(DP)은 기판(SUB), 기판(SUB) 상에 배치된 회로 소자층(DP-CL), 회로 소자층(DP-CL) 상에 배치된 표시 소자층(DP-OLED), 및 표시 소자층(DP-OLED) 상에 배치된 박막 봉지층(TFE)을 포함할 수 있다.
기판(SUB)은 표시 영역(DA) 및 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함할 수 있다. 기판(SUB)은 폴리 이미드(PI:polyimide)와 같은 가요성 플라스틱 물질을 포함할 수 있다. 표시 소자층(DP-OLED)은 표시 영역(DA) 상에 배치될 수 있다.
표시 영역(DA)에 복수개의 화소들이 배치될 수 있다. 화소들 각각은 회로 소자층(DP-CL)에 배치된 트랜지스터에 연결되어 표시 소자층(DP-OLED)에 배치된 발광 소자를 포함할 수 있다.
박막 봉지층(TFE)은 표시 소자층(DP-OLED)을 덮도록 회로 소자층(DP-CL) 상에 배치될 수 있다. 박막 봉지층(TFE)은 무기층들 및 무기층들 사이의 유기층을 포함할 수 있다. 무기층들은 수분/산소로부터 화소들을 보호할 수 있다. 유기층은 먼지 입자와 같은 이물질로부터 화소들을 보호할 수 있다.
도 6은 도 5에 도시된 표시 패널의 평면도이다.
도 6을 참조하면, 표시 모듈(DM)은 표시 패널(DP), 주사 구동부(SDV)(scan driver), 데이터 구동부(DDV)(data driver), 발광 구동부(EDV)(light emission driver), 및 복수개의 제1 패드들(PD1)을 포함할 수 있다.
표시 패널(DP)은 제1 방향(DR1)으로 연장하는 장변들 및 제2 방향(DR2)으로 연장하는 단변들을 갖는 직사각형 형상을 가질 수 있으나, 표시 패널(DP)의 형상이 이에 제한되는 것은 아니다. 표시 패널(DP)은 표시 영역(DA) 및 표시 영역(DA)을 둘러싸는 비표시 영역(NDA)을 포함할 수 있다.
표시 패널(DP)은 복수개의 화소들(PX), 복수개의 주사 라인들(SL1~SLm), 복수개의 데이터 라인들(DL1~DLn), 복수개의 발광 라인들(EL1~ELm), 제1 및 제2 제어 라인들(CSL1,CSL2), 제1 및 제2 전원 라인들(PL1, PL2), 및 연결 라인들(CNL)을 포함할 수 있다. m 및 n은 자연수이다.
화소들(PX)은 표시 영역(DA)에 배치될 수 있다. 주사 구동부(SDV) 및 발광 구동부(EDV)는 표시 패널(DP)의 장변들에 각각 인접한 비표시 영역(NDA)에 배치될 수 있다. 데이터 구동부(DDV)는 표시 패널(DP)의 단변들 중 어느 하나의 단변에 인접한 비표시 영역(NDA)에 배치될 수 있다. 평면상에서 봤을 때, 데이터 구동부(DDV)는 표시 패널(DP)의 하단에 인접할 수 있다.
주사 라인들(SL1~SLm)은 제2 방향(DR2)으로 연장되어 화소들(PX) 및 주사 구동부(SDV)에 연결될 수 있다. 데이터 라인들(DL1~DLn)은 제1 방향(DR1)으로 연장되어 화소들(PX) 및 데이터 구동부(DDV)에 연결될 수 있다. 발광 라인들(EL1~ELm)은 제2 방향(DR2)으로 연장되어 화소들(PX) 및 발광 구동부(EDV)에 연결될 수 있다.
제1 전원 라인(PL1)은 제1 방향(DR1)으로 연장하여 비표시 영역(NDA)에 배치될 수 있다. 제1 전원 라인(PL1)은 표시 영역(DA)과 발광 구동부(EDV) 사이에 배치될 수 있다.
연결 라인들(CNL)은 제2 방향(DR2)으로 연장하고 제1 방향(DR1)으로 배열되어 제1 전원 라인(PL1) 및 화소들(PX)에 연결될 수 있다. 제1 전압이 서로 연결된 제1 전원 라인(PL1) 및 연결 라인들(CNL)을 통해 화소들(PX)에 인가될 수 있다.
제2 전원 라인(PL2)은 비표시 영역(NDA)에 배치되고, 표시 패널(DP)의 장변들 및 데이터 구동부(DDV)가 배치되지 않은 표시 패널(DP)의 다른 하나의 단변을 따라 연장할 수 있다. 제2 전원 라인(PL2)은 주사 구동부(SDV) 및 발광 구동부(EDV)보다 외곽에 배치될 수 있다.
도시하지 않았으나, 제2 전원 라인(PL2)은 표시 영역(DA)을 향해 연장되어 화소들(PX)에 연결될 수 있다. 제1 전압보다 낮은 레벨을 갖는 제2 전압이 제2 전원 라인(PL2)을 통해 화소들(PX)에 인가될 수 있다.
제1 제어 라인(CSL1)은 주사 구동부(SDV)에 연결되고, 표시 패널(DP)의 하단을 향해 연장될 수 있다. 제2 제어 라인(CSL2)은 발광 구동부(EDV)에 연결되고, 표시 패널(DP)의 하단을 향해 연장될 수 있다. 데이터 구동부(DDV)는 제1 제어 라인(CSL1) 및 제2 제어 라인(CSL2) 사이에 배치될 수 있다.
제1 패드들(PD1)은 표시 패널(DP)의 하단에 인접한 비표시 영역(NDA)에 배치되고, 데이터 구동부(DDV)보다 표시 패널(DP)의 하단에 더 인접하할 수 있다. 데이터 구동부(DDV), 제1 전원 라인(PL1), 제2 전원 라인(PL2), 제1 제어 라인(CSL1), 및 제2 제어 라인(CSL2)은 제1 패드들(PD1)에 연결될 수 있다. 데이터 라인들(DL1~DLn)은 데이터 구동부(DDV)에 연결되고, 데이터 구동부(DDV)는 데이터 라인들(DL1~DLn)에 대응하는 제1 패드들(PD1)에 연결될 수 있다.
도시하지 않았으나, 표시 장치(DD)는 주사 구동부(SDV), 데이터 구동부(DDV), 및 발광 구동부(EDV)의 동작을 제어하기 위한 타이밍 컨트롤러 및 제1 및 제2 전압들을 생성하기 위한 전압 생성부를 더 포함할 수 있다. 타이밍 컨트롤러 및 전압 생성부는 인쇄 회로 기판을 통해 제1 패드들(PD1)에 연결될 수 있다.
주사 구동부(SDV)는 복수개의 주사 신호들을 생성하고, 주사 신호들은 주사 라인들(SL1~SLm)을 통해 화소들(PX)에 인가될 수 있다. 데이터 구동부(DDV)는 복수개의 데이터 전압들을 생성하고, 데이터 전압들은 데이터 라인들(DL1~DLn)을 통해 화소들(PX)에 인가될 수 있다. 발광 구동부(EDV)는 복수개의 발광 신호들을 생성하고, 발광 신호들은 발광 라인들(EL1~ELm)을 통해 화소들(PX)에 인가될 수 있다.
화소들(PX)은 주사 신호들에 응답하여 데이터 전압들을 제공받을 수 있다. 화소들(PX)은 발광 신호들에 응답하여 데이터 전압들에 대응하는 휘도의 광을 발광하여 영상을 표시할 수 있다.
도 7은 도 6에 도시된 어느 한 화소에 대응하는 전자 패널의 단면을 예시적으로 도시한 도면이다.
도 7을 참조하면, 화소(PX)는 트랜지스터(TR) 및 발광 소자(OLED)를 포함할 수 있다. 발광 소자(OLED)는 제1 전극(AE)(또는 애노드), 제2 전극(CE)(또는 캐소드), 정공 제어층(HCL), 전자 제어층(ECL), 및 발광층(EML)을 포함할 수 있다.
트랜지스터(TR) 및 발광 소자(OLED)는 기판(SUB) 상에 배치될 수 있다. 예시적으로 하나의 트랜지스터(TR)가 도시되었으나, 실질적으로, 화소(PX)는 발광 소자(OLED)를 구동하기 위한 복수개의 트랜지스터들 및 적어도 하나의 커패시터를 포함할 수 있다.
표시 영역(DA)은 화소들(PX) 각각에 대응하는 발광 영역(LA) 및 발광 영역(LA) 주변의 비발광 영역(NLA)을 포함할 수 있다. 발광 소자(OLED)는 발광 영역(LA)에 배치될 수 있다.
기판(SUB) 상에 버퍼층(BFL)이 배치되며, 버퍼층(BFL)은 무기층일 수 있다. 버퍼층(BFL) 상에 반도체 패턴이 배치될 수 있다. 반도체 패턴은 폴리 실리콘, 비정질 실리콘, 또는 금속 산화물을 포함할 수 있다.
반도체 패턴은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. 반도체 패턴은 고 도핑 영역과 저 도핑 영역을 포함할 수 있다. 고 도핑 영역의 전도성은 저 도핑 영역보다 크고, 실질적으로 트랜지스터(TR)의 소스 전극 및 드레인 전극 역할을 할 수 있다. 저 도핑 영역은 실질적으로 트랜지스터의 액티브(또는 채널)에 해당할 수 있다.
트랜지스터(TR)의 소스(S), 액티브(A), 및 드레인(D)은 반도체 패턴으로부터 형성될 수 있다. 반도체 패턴 상에 제1 절연층(INS1)이 배치될 수 있다. 제1 절연층(INS1) 상에 트랜지스터(TR)의 게이트(G)가 배치될 수 있다. 게이트(G) 상에 제2 절연층(INS2)이 배치될 수 있다. 제2 절연층(INS2) 상에 제3 절연층(INS3)이 배치될 수 있다.
연결 전극(CNE)은 트랜지스터(TR)와 발광 소자(OLED)를 연결하기 위해 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)을 포함할 수 있다. 제1 연결 전극(CNE1)은 제3 절연층(INS3) 상에 배치되고, 제1 내지 제3 절연층들(INS1~INS3)에 정의된 제1 컨택홀(CH1)을 통해 드레인(D)에 연결될 수 있다.
제4 절연층(INS4)은 제1 연결 전극(CNE1) 상에 배치될 수 있다. 제4 절연층(INS4) 상에 제5 절연층(INS5)이 배치될 수 있다. 제2 연결 전극(CNE2)은 제5 절연층(INS5) 상에 배치될 수 있다. 제2 연결 전극(CNE2)은 제4 및 제5 절연층들(INS4, INS5)에 정의된 제2 컨택홀(CH2)을 통해 제1 연결 전극(CNE1)에 연결될 수 있다.
제2 연결 전극(CNE2) 상에 제6 절연층(INS6)이 배치될 수 있다. 버퍼층(BFL)부터 제6 절연층(INS6)까지의 층은 회로 소자층(DP-CL)으로 정의될 수 있다. 제1 절연층(INS1) 내지 제6 절연층(INS6)은 무기층 또는 유기층일 수 있다.
제6 절연층(INS6) 상에 제1 전극(AE)이 배치될 수 있다. 제1 전극(AE)은 제6 절연층(INS6)에 정의된 제3 컨택홀(CH3)을 통해 제2 연결 전극(CNE2)에 연결될 수 있다. 제1 전극(AE) 및 제6 절연층(INS6) 상에는 제1 전극(AE)의 소정의 부분을 노출시키기 위한 개구부(PX_OP)가 정의된 화소 정의막(PDL)이 배치될 수 있다.
정공 제어층(HCL)은 제1 전극(AE) 및 화소 정의막(PDL) 상에 배치될 수 있다. 정공 제어층(HCL)은 정공 수송층 및 정공 주입층을 포함할 수 있다.
발광층(EML)은 정공 제어층(HCL) 상에 배치될 수 있다. 발광층(EML)은 개구부(PX_OP)에 대응하는 영역에 배치될 수 있다. 발광층(EML)은 유기 물질 및/또는 무기 물질을 포함할 수 있다. 발광층(EML)은 적색, 녹색, 및 청색 중 어느 하나의 광을 생성할 수 있다.
전자 제어층(ECL)은 발광층(EML) 및 정공 제어층(HCL) 상에 배치될 수 있다. 전자 제어층(ECL)은 전자 수송층 및 전자 주입층을 포함할 수 있다. 정공 제어층(HCL) 및 전자 제어층(ECL)은 발광 영역(LA)과 비발광 영역(NLA)에 공통으로 배치될 수 있다.
제2 전극(CE)은 전자 제어층(ECL) 상에 배치될 수 있다. 제2 전극(CE)은 화소들(PX)에 공통으로 배치될 수 있다. 발광 소자(OLED)가 배치된 층은 표시 소자층(DP-OLED)으로 정의될 수 있다.
박막 봉지층(TFE)은 제2 전극(CE) 상에 배치되어 화소(PX)를 덮을 수 있다. 박막 봉지층(TFE)은 제2 전극(CE) 상에 배치된 제1 봉지층(EN1), 제1 봉지층(EN1) 상에 배치된 제2 봉지층(EN2), 및 제2 봉지층(EN2) 상에 배치된 제3 봉지층(EN3)을 포함할 수 있다.
제1 및 제3 봉지층들(EN1, EN3)은 무기 절연층을 포함하고, 수분/산소로부터 화소(PX)를 보호할 수 있다. 제2 봉지층(EN2)은 유기 절연층을 포함하고, 먼지 입자와 같은 이물질로부터 화소(PX)를 보호할 수 있다.
제1 전압이 트랜지스터(TR)를 통해 제1 전극(AE)에 인가되고, 제1 전압보다 낮은 레벨을 갖는 제2 전압이 제2 전극(CE)에 인가될 수 있다. 발광층(EML)에 주입된 정공과 전자가 결합하여 여기자(exciton)가 형성되고, 여기자가 바닥 상태로 전이하면서, 발광 소자(OLED)가 발광할 수 있다.
박막 봉지층(TFE) 상에 입력 센싱부(ISP)가 배치될 수 있다. 입력 센싱부(ISP)는 박막 봉지층(TFE)의 상면에 바로 제조될 수 있다.
박막 봉지층(TFE) 상에 베이스층(BSL)이 배치될 수 있아. 베이스층(BSL)은 무기 절연층을 포함할 수 있다. 적어도 하나 이상의 무기 절연층이 베이스층(BSL)으로서, 박막 봉지층(TFE) 상에 제공될 수 있다.
입력 센싱부(ISP)는 제1 도전 패턴(CTL1) 및 제1 도전 패턴(CTL1) 상에 배치된 제2 도전 패턴(CTL2)을 포함할 수 있다. 베이스층(BSL) 상에 제1 도전 패턴(CTL1)이 배치될 수 있다. 제1 도전 패턴(CTL1)을 덮도록 베이스층(BSL) 상에 절연층(TINS)이 배치될 수 있다. 절연층(TINS)은 무기 절연층 또는 유기 절연층을 포함할 수 있다. 절연층(TINS) 상에 제2 도전 패턴(CTL2)이 배치될 수 있다.
제1 및 제2 도전 패턴들(CTL1,CTL2)은 비발광 영역(NLA)에 중첩할 수 있다. 도시하지 않았으나, 제1 및 제2 도전 패턴들(CTL1,CTL2)은 발광 영역들(LA) 사이의 비발광 영역(NLA) 상에 배치되고, 메쉬 형상을 가질 수 있다.
제1 및 제2 도전 패턴들(CTL1,CTL2)은 전술한 입력 센싱부(ISP)의 센싱 전극들 및 펜 센싱 전극들을 형성할 수 있다. 예를 들어, 메쉬 형상의 제1 및 제2 도전 패턴들(CTL1,CTL2)이 소정의 영역에서 서로 분리되어 센싱 전극들 및 펜 센싱 전극들을 형성할 수 있다. 제2 도전 패턴(CTL2)의 일부는 제1 도전 패턴(CTL1)에 연결될 수 있다.
제2 도전 패턴(CTL2) 상에 반사 방지층(RPL)이 배치될 수 있다. 반사 방지층(RPL)은 블랙 매트릭스(BM) 및 복수개의 컬러 필터들(CF)을 포함할 수 있다. 블랙 매트릭스(BM)는 비발광 영역(NLA)에 중첩하고 컬러 필터들(CF)은 발광 영역들(LA)에 각각 중첩할 수 있다.
블랙 매트릭스(BM)는 제2 도전 패턴(CTL2)을 덮도록 절연층(TINS) 상에 배치될 수 있다. 블랙 매트릭스(BM)에는 발광 영역(LA) 및 개구부(PX_OP)에 중첩하는 개구부(B_OP)가 정의될 수 있다. 블랙 매트릭스(BM)는 광을 흡수하여 차단할 수 있다. 개구부(B_OP)의 폭은 개구부(PX_OP)의 폭보다 클 수 있다.
컬러 필터들(CF)은 절연층(TINS) 및 블랙 매트릭스(BM) 상에 배치될 수 있다. 컬러 필터들(CF)은 개구부들(B_OP)에 각각 배치될 수 있다. 컬러 필터들(CF) 상에 평탄화 절연층(PINS)이 배치될 수 있다. 평탄화 절연층(PINS)은 평평한 상면을 제공할 수 있다. 평탄화 절연층(PINS)은 유기 절연층을 포함할 수 있다.
표시 패널(DP)을 향해 진행된 외부광이 표시 패널(DP)에서 반사하여 외부의 사용자에게 다시 제공될 경우, 거울과 같이, 사용자가 외부광을 시인할 수 있다. 이러한 현상을 방지하기 위해, 예시적으로, 반사 방지층(RPL)은 표시 패널(DP)의 화소들(PX)과 동일한 색을 표시하는 복수개의 컬러 필터들(CF)을 포함할 수 있다. 컬러 필터들(CF)은 외부광을 화소들(PX)과 동일한 색들로 필터링할 수 있다. 이러한 경우, 외부광이 사용자에게 시인되지 않을 수 있다.
도 8은 도 4에 도시된 입력 센싱부의 평면도이다. 도 9는 도 8에 도시된 제1 영역(AA1)의 확대도이다. 도 10은 도 9에 도시된 제1-2 펜 센싱 전극, 제2-2 펜 센싱 전극, 더미 전극, 및 제1 및 제2 연결 패턴들을 도시한 도면이다.
도 8을 참조하면, 입력 센싱부(ISP)는 제1 방향(DR1)으로 연장하는 장변들 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장하는 단변들을 갖는 직사각형 형상을 가질 수 있다.
입력 센싱부(ISP)는 복수개의 센싱 전극들(SE1,SE2), 복수개의 센싱 배선들(TL,RL), 복수개의 제1-1 및 제2-1 펜 센싱 전극들(PSE1-1,PSE2-1), 복수개의 펜 센싱 배선들(PSL1,PSL2,PSL3-1~PSL3-3), 및 복수개의 제2 및 제3 패드들(PD2,PD3)을 포함할 수 있다. 센싱 전극들(SE1,SE2), 센싱 배선들(TL,RL), 제1-1 및 제2-1 펜 센싱 전극들(PSE1-1,PSE2-1), 펜 센싱 배선들(PSL1,PSL2,PSL3-1~PSL3-3), 및 제2 및 제3 패드들(PD2,PD3)은 전술한 박막 봉지층(TFE) 상에 배치될 수 있다.
입력 센싱부(ISP)의 평면 영역은 활성 영역(AA) 및 활성 영역(AA) 주변의 비활성 영역(NAA)을 포함할 수 있다. 평면 상에서 봤을 때, 활성 영역(AA)은 표시 영역(DA)에 중첩하고, 비활성 영역(NAA)은 비표시 영역(NDA)에 중첩할 수 있다.
센싱 전극들(SE1,SE2)은 활성 영역(AA)에 배치되고, 제2 및 제3 패드들(PD2,PD3)은 비활성 영역(NAA)에 배치될 수 있다. 제2 패드들(PD2) 및 제3 패드들(PD3)은 평면 상에서 봤을 때, 입력 센싱부(ISP)의 하단에 인접할 수 있다.
예시적으로, 제2 패드들(PD2)은 입력 센싱부(ISP)의 좌측에 인접하게 배치되고 제3 패드들(PD3)은 입력 센싱부(ISP)의 우측에 인접하게 배치될 수 있다. 평면 상에서 봤을 때, 도 6에 도시된 제1 패드들(PD1)은 제2 패드들(PD2) 및 제3 패드들(PD3) 사이에 배치될 수 있다.
센싱 전극들(SE1,SE2)은 제1 방향(DR1)으로 연장하여 제2 방향(DR2)으로 배열된 복수개의 제1 센싱 전극들(SE1) 및 제2 방향(DR2)으로 연장하여 제1 방향(DR1)으로 배열된 복수개의 제2 센싱 전극들(SE2)을 포함할 수 있다. 제2 센싱 전극들(SE2)은 제1 센싱 전극들(SE1)과 서로 절연되어 교차하도록 연장할 수 있다. 제1 및 제2 센싱 전극들(SE1,SE2)은 전술한 제1 입력을 센싱하기 위해 사용될 수 있다.
센싱 배선들(TL,RL)은 제1 및 제2 센싱 전극들(SE1,SE2)의 일단들에 연결되고, 비활성 영역(NAA)으로 연장하여 제2 및 제3 패드들(PD2,PD3)에 연결될 수 있다. 센싱 배선들(TL,RL)은 제1 센싱 전극들(SE1)에 연결된 복수개의 제1 센싱 배선들(TL) 및 제2 센싱 전극들(SE2)에 연결된 복수개의 제2 센싱 배선들(RL)을 포함할 수 있다.
예시적으로, 평면 상에서 봤을 때, 제1 센싱 배선들(TL)은 활성 영역(AA)의 하측에 인접한 비활성 영역(NAA)에 배치될 수 있다. 또한, 평면 상에서 봤을 때, 제2 센싱 배선들(RL)은 활성 영역(AA)의 좌측 및 우측에 인접한 비활성 영역(NAA)에 배치될 수 있다.
제1 센싱 배선들(TL)은 제1 센싱 전극들(SE1)의 하단들에 연결될 수 있다. 제1 센싱 배선들(TL)은 비활성 영역(NAA)으로 연장하여 대응하는 제2 및 제3 패드들(PD2,PD3)에 연결될 수 있다.
제2 방향(DR2)에 대한 중심을 기준으로 입력 센싱부(ISP)는 좌측 부분 및 우측 부분으로 구분될 수 있다. 좌측 부분에 배치된 제1 센싱 전극들(SE1)에 연결된 제1 센싱 배선들(TL)은 대응하는 제2 패드들(PD2)에 연결될 수 있다. 우측 부분에 배치된 제1 센싱 전극들(SE1)에 연결된 제1 센싱 배선들(TL)은 대응하는 제3 패드들(PD3)에 연결될 수 있다.
제2 센싱 배선들(RL)은 제2 센싱 전극들(SE2)의 좌단들 또는 우단들에 연결될 수 있다. 제2 센싱 배선들(RL)은 비활성 영역(NAA)으로 연장하여 대응하는 제2 및 제3 패드들(PD2,PD3)에 연결될 수 있다.
제1 방향(DR1)에 대한 중심을 기준으로 입력 센싱부(ISP)는 하부 및 상부로 구분될 수 있다. 입력 센싱부(ISP)의 하부에 배치된 제2 센싱 배선들(RL)은 입력 센싱부(ISP)의 하부에 배치된 제2 센싱 전극들(SE2)의 좌단들에 연결될 수 있다. 입력 센싱부(ISP)의 상부에 배치된 제2 센싱 배선들(RL)은 입력 센싱부(ISP)의 상부에 배치된 제2 센싱 전극들(SE2)의 우단들에 연결될 수 있다.
입력 센싱부(ISP)의 하부에 배치된 제2 센싱 배선들(RL)은 활성 영역(AA)의 좌측에 인접한 비활성 영역(NAA)에 배치될 수 있다. 입력 센싱부(ISP)의 하부에 배치된 제2 센싱 배선들(RL)은 입력 센싱부(ISP)의 하단을 향해 연장하여 대응하는 제2 패드들(PD2)에 연결될 수 있다.
입력 센싱부(ISP)의 상부에 배치된 제2 센싱 배선들(RL)은 활성 영역(AA)의 우측에 인접한 비활성 영역(NAA)에 배치될 수 있다. 입력 센싱부(ISP)의 상부에 배치된 제2 센싱 배선들(RL)은 입력 센싱부(ISP)의 하단을 향해 연장하여 대응하는 제3 패드들(PD3)에 연결될 수 있다.
제1 센싱 전극들(SE1) 각각은 제1 방향(DR1)으로 연장하고 제2 방향(DR2)으로 이격된 제1-1 센싱 전극(SE1-1) 및 제1-2 센싱 전극(SE1-2)을 포함할 수 있다. 제1-1 센싱 전극(SE1-1) 및 제1-2 센싱 전극(SE1-2)은 제2 방향(DR2)으로 서로 대칭되는 형상을 가질 수 있다.
제1 센싱 전극들(SE1) 각각에서, 제1-1 센싱 전극(SE1-1)의 하단 및 제1-2 센싱 전극(SE1-2)의 하단은 일체로 형성되어 제1 센싱 배선들(TL) 중 대응하는 제1 센싱 배선(TL)에 연결될 수 있다. 제1 센싱 전극들(SE1) 각각에서, 제1-1 센싱 전극(SE1-1)의 상단 및 제1-2 센싱 전극(SE1-2)의 상단은 서로 분리되어 연결되지 않을 수 있다.
제2 센싱 전극들(SE2) 각각은 제2 방향(DR2)으로 연장하고 제1 방향(DR1)으로 이격된 제2-1 센싱 전극(SE2-1) 및 제2-2 센싱 전극(SE2-2)을 포함할 수 있다. 제2-1 센싱 전극(SE2-1) 및 제2-2 센싱 전극(SE2-2)은 제1 방향(DR1)으로 서로 대칭되는 형상을 가질 수 있다.
입력 센싱부(ISP)의 하부에 배치된 제2 센싱 전극들(SE2) 각각에서, 제2-1 센싱 전극(SE2-1)의 좌단 및 제2-2 센싱 전극(SE2-2)의 좌단은 일체로 형성되어 제2 센싱 배선들(RL) 중 대응하는 제2 센싱 배선(RL)에 연결될 수 있다. 입력 센싱부(ISP)의 하부에 배치된 제2 센싱 전극들(SE2) 각각에서, 제2-1 센싱 전극(SE2-1)의 우단 및 제2-2 센싱 전극(SE2-2)의 우단은 서로 분리되어 연결되지 않을 수 있다.
입력 센싱부(ISP)의 상부에 배치된 제2 센싱 전극들(SE2) 각각에서, 제2-1 센싱 전극(SE2-1)의 우단 및 제2-2 센싱 전극(SE2-2)의 우단은 일체로 형성되어 제2 센싱 배선들(RL) 중 대응하는 제2 센싱 배선(RL)에 연결될 수 있다. 입력 센싱부(ISP)의 상부에 배치된 제2 센싱 전극들(SE2) 각각에서, 제2-1 센싱 전극(SE2-1)의 좌단 및 제2-2 센싱 전극(SE2-2)의 좌단은 서로 분리되어 연결되지 않을 수 있다.
제1-1 및 제2-1 펜 센싱 전극들(PSE1-1,PSE2-1)은 활성 영역(AA)에 배치될 수 있다. 펜 센싱 배선들(PSL1,PSL2,PSL3-1~PSL3-3)은 제1-1 및 제2-1 펜 센싱 전극들(PSE1-1,PSE2-1)에 연결되어 비활성 영역으로 연장하고, 대응하는 제2 및 제3 패드들(PD2,PD3)에 연결될 수 있다.
도시하지 않았으나 입력 센싱부(ISP)를 제어하기 위한 센싱 IC가 인쇄 회로 기판을 통해 제2 및 제3 패드들(PD2,PD3)에 연결될 수 있다.
복수개의 제1-1 펜 센싱 전극들(PSE1-1)은 제1 방향(DR1)으로 연장하여 제2 방향(DR2)으로 배열될 수 있다. 복수개의 제2-1 펜 센싱 전극들(PSE2-1)은 제2 방향(DR2)으로 연장하여 제1 방향(DR1)으로 배열될 수 있다. 제1-1 및 제2-1 펜 센싱 전극들(PSE1-1,PSE2-1)은 전술한 제2 입력을 센싱하기 위해 사용될 수 있다.
제1-1 펜 센싱 전극들(PSE1-1)은 제1 센싱 전극들(SE1)에 각각 인접할 수 있다. 제1-1 펜 센싱 전극들(PSE1-1)은 제1 센싱 전극들(SE1)과 절연되어 이격될 수 있다. 제2-1 펜 센싱 전극들(PSE2-1)은 제2 센싱 전극들(SE2)에 각각 인접할 수 있다. 제2-1 펜 센싱 전극들(PSE2-1)은 제2 센싱 전극들(SE2)과 절연되어 이격될 수 있다.
제1-1 펜 센싱 전극들(PSE1-1)은 제2 센싱 전극들(SE2)과 절연되어 교차하도록 연장할 수 있다. 제2-1 펜 센싱 전극들(PSE2-1)은 제1-1 펜 센싱 전극들(PSE1-1)과 절연되어 교차하도록 연장할 수 있다. 제2-1 펜 센싱 전극들(PSE2-1)은 제1 센싱 전극들(SE1)과 절연되어 교차하도록 연장할 수 있다.
제1-1 펜 센싱 전극들(PSE1-1) 각각은 제1 센싱 전극들(SE1) 중 대응하는 제1 센싱 전극(SE1)의 제1-1 센싱 전극(SE1-1) 및 제1-2 센싱 전극(SE1-2) 사이에 배치될 수 있다. 제2-1 펜 센싱 전극들(PSE2-1) 각각은 제2 센싱 전극들(SE2) 중 대응하는 제2 센싱 전극(SE2)의 제2-1 센싱 전극(SE2-1) 및 제2-2 센싱 전극(SE2-2) 사이에 배치될 수 있다.
제1-1 펜 센싱 전극들(PSE1-1)은 제1 센싱 전극들(SE1)과 동일층에 배치될 수 있다. 제2-1 펜 센싱 전극들(PSE2-1)은 제2 센싱 전극들(SE2)과 동일층에 배치될 수 있다. 따라서, 제1-1 및 제2-1 펜 센싱 전극들(PSE1-1,PSE2-1)은 제1 및 제2 센싱 전극들(SE1,SE2)과 동일층에 배치될 수 있다.
제1-1 펜 센싱 전극들(PSE1-1)의 상단들은 서로 연결될 수 있다. 제1-1 펜 센싱 전극들(PSE1-1)의 하단들은 한쌍식 서로 연결될 수 있다. 입력 센싱부(ISP)의 상부에 배치된 제2-1 펜 센싱 전극들(PSE2-1)의 좌단들은 서로 연결될 수 있다. 입력 센싱부(ISP)의 하부에 배치된 제2-1 펜 센싱 전극들(PSE2-1)의 우단들은 서로 연결될 수 있다.
입력 센싱부(ISP)의 상부에 배치된 제2-1 펜 센싱 전극들(PSE2-1)의 우단들은 서로 분리되어 연결되지 않을 수 있다. 입력 센싱부(ISP)의 하부에 배치된 제2-1 펜 센싱 전극들(PSE2-1)의 좌단들은 서로 분리되어 연결되지 않을 수 있다.
펜 센싱 배선들(PSL1,PSL2,PSL3-1~PSL3-3)은 복수개의 제1 펜 센싱 배선들(PSL1), 복수개의 제2 펜 센싱 배선들(PSL2), 및 복수개의 제3-1, 제3-2, 및 제3-3 펜 센싱 배선들(PSL3-1,PSL3-2,PSL3-3)을 포함할 수 있다. 제1 펜 센싱 배선들(PSL1) 및 제3-1, 제3-2, 및 제3-3 펜 센싱 배선들(PSL3-1,PSL3-2,PSL3-3)은 제1-1 펜 센싱 전극들(PSE1-1)에 연결될 수 있다. 제2 펜 센싱 배선들(PSL2)은 제2-1 펜 센싱 전극들(PSE2-1)에 연결될 수 있다.
하단들이 연결된 한쌍의 제1-1 펜 센싱 전극들(PSE1-1)은 제1 펜 센싱 배선들(PSL1) 중 대응하는 제1 펜 센싱 배선(PSL1)에 연결될 수 있다. 제1-1 펜 센싱 전극들(PSE1-1)의 상단들은 제2 방향(DR2)으로 연장하는 제3-1 펜 센싱 배선(PSL3-1)에 연결될 수 있다.
제3-2 펜 센싱 배선(PSL3-2) 및 제3-3 펜 센싱 배선(PSL3-3)은 제3-1 펜 센싱 배선(PSL3-1)의 양단으로부터 제1 방향(DR1)으로 연장될 수 있다. 제3-2 펜 센싱 배선(PSL3-2)은 입력 센싱부(ISP)의 좌측에 배치되고, 입력 센싱부(ISP)의 하단을 향해 연장하고, 대응하는 제2 패드(PD2)에 연결될 수 있다. 제3-3 펜 센싱 배선(PSL3-3)은 입력 센싱부(ISP)의 우측에 배치되고, 입력 센싱부(ISP)의 하단을 향해 연장하고, 대응하는 제3 패드(PD3)에 연결될 수 있다.
입력 센싱부(ISP)의 상부에 배치된 제2-1 펜 센싱 전극들(PSE2-1)의 좌단들은 제2 펜 센싱 배선들(PSL2) 중 대응하는 제2 펜 센싱 배선(PSL2)에 연결될 수 있다. 입력 센싱부(ISP)의 상부에 배치된 제2-1 펜 센싱 전극들(PSE2-1)에 연결된 제2 펜 센싱 배선(PSL2)은 입력 센싱부(ISP)의 좌측에 배치되어 대응하는 제2 패드(PD2)에 연결될 수 있다.
입력 센싱부(ISP)의 하부에 배치된 제2-1 펜 센싱 전극들(PSE2-1)의 우단들은 제2 펜 센싱 배선들(PSL2) 중 대응하는 제2 펜 센싱 배선(PSL2)에 연결될 수 있다. 입력 센싱부(ISP)의 하부에 배치된 제2-1 펜 센싱 전극들(PSE2-1)에 연결된 제2 펜 센싱 배선(PSL2)은 입력 센싱부(ISP)의 우측에 배치되어 대응하는 제3 패드(PD3)에 연결될 수 있다.
타이밍이 도시되지 않았으나, 예시적으로, 입력 센싱부(ISP)는 시분할로 구동되어 제1 센싱 구간 및 제2 센싱 구간으로 구동될 수 있다. 제1 센싱 구간 및 제2 센싱 구간은 반복될 수 있다. 제1 센싱 구간 동안 제1 및 제2 센싱 전극들(SE1,SE2)이 구동되어 사용자(US)의 터치가 센싱될 수 있다. 제2 센싱 구간 동안 제1-1 및 제2-1 펜 센싱 전극들(PSE1-1,PSE2-1)에 의해 펜(PN)의 터치가 센싱될 수 있다. 펜(PN)의 터치를 센싱하는 동작은 이하 상세히 설명될 것이다.
사용자(US)의 터치 및 펜(PN)의 터치가 동일한 입력 센싱부(ISP)에서 수행되므로, 터치 패널 및 디지타이저와 같은 2개의 입력 장치가 사용되지 않아 표시 장치(DD)의 두께가 감소할 수 있다.
예시적으로 6개의 제1-1 펜 센싱 전극들(PSE1-1) 및 8개의 제2-1 펜 센싱 전극들(PSE2-1)이 도시되었으나, 실질적으로, 입력 센싱부(ISP)는 이보다 많은 제1-1 펜 센싱 전극들(PSE1-1) 및 제2-1 펜 센싱 전극들(PSE2-1)을 포함할 수 있다.
도 8 및 도 9를 참조하면, 제1-1 및 제1-2 센싱 전극들(SE1-1,SE1-2) 각각은 제1 방향(DR1)으로 배열된 복수개의 제1 센싱부들(SP1) 및 제1 센싱부들(SP1) 사이에 배치되어 제1 센싱부들(SP1)로부터 제1 방향(DR1)으로 연장된 복수개의 제1 연장 패턴들(EP1)을 포함할 수 있다.
제1 센싱부들(SP1)은 절곡된 현상을 가질 수 있다. 예를 들어, 제1-1 센싱 전극(SE1-1)의 제1 센싱부들(SP1) 및 제1-2 센싱 전극(SE1-2)의 제1 센싱부들(SP1)은 외곽을 향해 절곡된 현상을 가질 수 있다.
제1-1 및 제1-2 센싱 전극들(SE1-1,SE1-2) 각각에서, 제1 연장 패턴들(EP1)은 제1 센싱부들(SP1)과 일체로 형성될 수 있다. 제1 연장 패턴들(EP1) 각각은 제1 방향(DR1)으로 서로 인접한 2 개의 제1 센싱부들(SP1) 사이에 배치되어 2 개의 제1 센싱부들(SP1)로부터 연장될 수 있다.
제2-1 및 제2-2 센싱 전극들(SE2-1,SE2-2) 각각은 제2 방향(DR2)으로 배열된 복수개의 제2 센싱부들(SP2) 및 제2 센싱부들(SP2) 사이에 배치되어 제2 센싱부들(SP2)을 연결하는 복수개의 제1 연결 패턴들(CP1)을 포함할 수 있다.
제2 센싱부들(SP2)은 절곡된 형상을 가질 수 있다. 예를 들어, 제2-1 센싱 전극(SE2-1)의 제2 센싱부들(SP2) 및 제2-2 센싱 전극(SE2-2)의 제2 센싱부들(SP2)은 외곽을 향해 절곡된 현상을 가질 수 있다.
제1 연결 패턴들(CP1)은 제2 방향(DR2)으로 연장하여 제2 센싱부들(SP2)에 연결될 수 있다. 제2 센싱부들(SP2)은 제1 연결 패턴들(CP1)을 통해 서로 연결될 수 있다. 평면 상에서 봤을 때, 제1 연결 패턴들(CP1)은 제1 연장 패턴들(EP1)과 교차할 수 있다. 제1 연결 패턴들(CP1)은 제1 연장 패턴들(EP1)과 절연될 수 있다.
제1 연결 패턴들(CP1) 각각은 제2 방향(DR2)으로 서로 인접한 2 개의 제2 센싱부들(SP2) 사이에 배치되어 2 개의 제2 센싱부들(SP2)을 연결할 수 있다. 제1 연결 패턴들(CP1)과 제2 센싱부들(SP2) 사이에 절연층이 배치되고, 절연층에 정의된 제1 컨택홀들(T-CH1)을 통해 제1 연결 패턴들(CP1)이 제2 센싱부들(SP2)에 연결될 수 있다.
제1 센싱부들(SP1) 및 제2 센싱부들(SP2)은 서로 중첩하지 않고 서로 이격되어, 서로 교호적으로 배치될 수 있다. 제1 센싱부들(SP1) 및 제2 센싱부들(SP2)에 의해 정전 용량이 형성될 수 있다.
제1 및 제2 센싱부들(SP1,SP2)과 제1 연장 패턴들(EP1)은 같은 층에 배치될 수 있다. 제1 연결 패턴들(CP1)은 제1 및 제2 센싱부들(SP1,SP2) 및 제1 연장 패턴들(EP1)과 다른 층에 배치될 수 있다. 제1 연결 패턴들(CP1)은 제1 및 제2 센싱부들(SP1,SP2) 및 제1 연장 패턴들(EP1)보다 아래에 배치될 수 있다.
제1-1 펜 센싱 전극들(PSE1-1) 각각은 제1 방향(DR1)으로 배열된 복수개의 제1 펜 센싱부들(PSP1) 및 제1 펜 센싱부들(PSP1)로부터 제1 방향(DR1)으로 연장된 복수개의 제2 연장 패턴들(EP2)을 포함할 수 있다.
제1 펜 센싱부들(PSP1)은 마름모 형상을 가질 수 있으나, 제1 펜 센싱부들(PSP1)의 형상이 이에 한정되는 것은 아니다. 제2 연장 패턴들(EP2)은 제1 펜 센싱부들(PSP1)과 일체로 형성될 수 있다. 제2 연장 패턴들(EP2) 각각은 제1 방향(DR1)으로 서로 인접한 2 개의 제1 펜 센싱부들(PSP1) 사이에 배치되어 2 개의 제1 펜 센싱부들(PSP1)로부터 연장될 수 있다.
제2-1 펜 센싱 전극들(PSE2-1) 각각은 제2 방향(DR2)으로 배열된 복수개의 제2 펜 센싱부들(PSP2) 및 제2 펜 센싱부들(PSP2)을 연결하는 복수개의 제2 연결 패턴들(CP2)을 포함할 수 있다.
제2 펜 센싱부들(PSP2)은 마름모 형상을 가질 수 있으나, 제2 펜 센싱부들(PSP2)의 형상이 이에 한정되는 것은 아니다. 제2 연결 패턴들(CP2)은 제2 방향(DR2)으로 연장하고, 제2 펜 센싱부들(PSP2) 사이에 배치되어 제2 펜 센싱부들(PSP2)에 연결될 수 있다. 제2 펜 센싱부들(PSP2)은 제2 연결 패턴들(CP2)을 통해 서로 연결될 수 있다.
제2 연결 패턴들(CP2) 각각은 제2 방향(DR2)으로 서로 인접한 2 개의 제2 펜 센싱부들(PSP2) 사이에 배치되어 2 개의 제2 펜 센싱부들(PSP2)을 연결할 수 있다. 제2 연결 패턴들(CP2)과 제2 펜 센싱부들(PSP2) 사이에 절연층이 배치되고, 절연층에 정의된 제2 컨택홀들(T-CH2)을 통해 제2 연결 패턴들(CP2)이 제2 펜 센싱부들(PSP2)에 연결될 수 있다.
제2-1 펜 센싱 전극들(PSE2-1) 각각은 제2 펜 센싱부들(PSP2)로부터 제2 방향으로 연장된 더미 연장부들(DEP)을 포함할 수 있다. 제2 연결 패턴들(CP2)은 제2 컨택홀들(T-CH2)을 통해 더미 연장부들(DEP)에 연결될 수 있다.
평면 상에서 봤을 때, 제1 및 제2 연장 패턴들(EP1,EP2)은 제1 및 제2 연결 패턴들(CP1,CP2)과 교차하도록 연장할 수 있다. 제1 및 제2 연장 패턴들(EP1,EP2)은 제1 및 제2 연결 패턴들(CP1,CP2)과 절연될 수 있다.
제1 펜 센싱부들(PSP1), 제2 펜 센싱부들(PSP2), 및 제2 연장 패턴들(EP2)은 제1 및 제2 센싱부들(SP1,SP2) 및 제1 연장 패턴들(EP1)과 동일층에 배치될 수 있다. 제2 연결 패턴들(CP2)은 제1 연결 패턴들(CP1)과 동일층에 배치될 수 있다. 따라서, 제1 및 제2 연결 패턴들(CP1,CP2)은 제1 및 제2 센싱부들(SP1,SP2), 제1 및 제2 펜 센싱부들(PSP1,PSP2), 및 제1 및 제2 연장 패턴들(EP1,EP2)보다 아래에 배치될 수 있다.
한쌍의 제1-1 펜 센싱 전극들(PSE1-1)의 하단들은 도 8에 도시된 제3 연결 패턴들(CP3) 중 대응하는 제3 연결 패턴(CP3)에 의해 연결될 수 있다. 제3 연결 패턴들(CP3)은 제1 및 제2 연결 패턴들(CP1,CP2)과 동일층에 배치될 수 있다. 즉, 제3 연결 패턴들(CP3)은 제1-1 펜 센싱 전극들(PSE1-1)보다 아래에 배치될 수 있다.
도 8에서, 제1 센싱 배선들(TL) 및 제3 연결 패턴들(CP3)은 서로 절연되어 교차하도록 연장할 수 있다. 예를 들어, 제1 센싱 배선들(TL)은 활성 영역(AA)의 하측에 인접한 제1 센싱부들(SP1)과 동일층에 배치되어 제1 센싱부들(SP1)로부터 연장될 수 있다.
제3 연결 패턴들(CP3)은 제1 센싱 배선들(TL)보다 아래에 배치되고, 제1 센싱 배선들(TL)과 교차하도록 연장할 수 있다. 제3 연결 패턴들(CP3)과 제1 센싱 배선들(TL) 사이에 절연층이 배치될 수 있다. 제1 펜 센싱 배선들(PSL1)은 제3 연결 패턴들(CP3)과 동일층에 배치되어 제3 연결 패턴들(CP3)로부터 연장될 수 있다. 제1 센싱 배선들(TL)과 제1 펜 센싱 배선들(PSL1) 사이에 절연층이 배치될 수 있다.
도 8을 참조하면, 입력 센싱부(ISP)는 제1 방향(DR1)으로 연장하는 장변들을 갖고 제2 방향(DR2)으로 연장하는 단변들을 갖는 직사각형 형상을 가질 수 있다. 따라서, 제1 센싱 전극들(SE1)이 제2 센싱 전극들(SE2)보다 더 길 수 있다. 또한, 제1-1 펜 센싱 전극들(PSE1-1)이 제2-1 펜 센싱 전극들(PSE2-1)보다 길 수 있다.
저항은 도체의 길이에 비례할 수 있다. 도체의 길이에 따른 저항은 배선 저항으로 정의될 수 있다. 따라서, 제1 센싱 전극들(SE1)의 배선 저항은 제2 센싱 전극들(SE2)의 배선 저항보다 클 수 있다. 또한, 제1-1 펜 센싱 전극들(PSE1-1)의 배선 저항은 제2-1 펜 센싱 전극들(PSE2-1)의 배선 저항보다 클 수 있다.
제1 및 제2 연결 패턴들(CP1,CP2)은 브릿지들로 정의될 수 있다. 도전체들이 도전체들과 다른 층에 배치된 브릿지들로 연결될 경우, 도전체들 및 브릿지들로 형성되는 전극의 저항이 더 커질 수 있다.
본 발명의 다른 실시 예에서, 제1 센싱 전극들(SE1) 및 제1-1 펜 센싱 전극들(PSE1-1)에 연결 패턴들이 사용되고, 제2 센싱 전극들(SE2) 및 제2-1 펜 센싱 전극들(PSE2-1)에 연장 패턴들이 사용될 수 있다. 즉, 제1 센싱부들(SP1) 및 제1 펜 센싱부들(PSP1)보다 아래에 배치된 연결 패턴들이 제1 센싱부들(SP1) 및 제1 펜 센싱부들(PSP1)을 연결할 수 있다. 또한, 제2 센싱부들(SP2) 및 제2 펜 센싱부들(PSP2)과 일체로 형성된 연장 패턴들이 제2 센싱부들(SP2) 및 제2 펜 센싱부들(PSP2)로부터 연장할 수 있다.
보다 더 길게 형성되어 배선 저항이 큰 제1 센싱 전극들(SE1) 및 제1-1 펜 센싱 전극들(PSE1-1)에 연결 패턴들이 사용될 경우, 제1 센싱 전극들(SE1) 및 제1-1 펜 센싱 전극들(PSE1-1)의 배선 저항이 더 커질 수 있다. 따라서, 본 발명의 실시 예에서, 보다 작은 길이를 갖고 상대적으로 배선 저항이 작은 제2 센싱 전극들(SE2) 및 제2-1 펜 센싱 전극들(PSE2-1)에 제1 및 제2 연결 패턴들(CP1,CP2)이 사용될 수 있다.
도 8 및 도 9를 참조하면, 입력 센싱부(ISP)는 복수개의 제1-2 펜 센싱 전극들(PSE1-2), 복수개의 제2-2 펜 센싱 전극들(PSE2-2), 및 복수개의 더미 전극들(DME)을 포함할 수 있다. 예시적으로 제1 및 제2 센싱 전극들(SE1,SE2) 및 제1-1 및 제2-1 펜 센싱 전극들(PSE1-1,PSE2-1)에 중첩하는 제1-2 펜 센싱 전극들(PSE1-2), 제2-2 펜 센싱 전극들(PSE2-2), 및 더미 전극들(DME)은 도 9에서 점선으로 도시되었다.
도 9 및 도 10을 참조하면, 제1-2 펜 센싱 전극들(PSE1-2)은 제1-1 펜 센싱 전극(PSE1-1)과 다른층에 배치될 수 있다. 예를 들어, 제1-2 펜 센싱 전극들(PSE1-2)은 제1-1 펜 센싱 전극(PSE1-1) 아래에 배치될 수 있다. 제1-2 펜 센싱 전극들(PSE1-2)은 제1 센싱 전극(SE1)과 다른층에 배치될 수 있다. 예를 들어, 제1-2 펜 센싱 전극들(PSE1-2)은 제1 센싱 전극(SE1) 아래에 배치될 수 있다.
제1-2 펜 센싱 전극들(PSE1-2)은 제1 센싱부들(SP1), 제1 펜 센싱부들(PSP1), 및 제1 및 제2 연장 패턴들(EP1,EP2)보다 아래에 배치될 수 있다. 제1-2 펜 센싱 전극들(PSE1-2)은 제1 및 제2 연결 패턴들(CP1,CP2)과 동일층에 배치될 수 있다.
평면 상에서 봤을 때, 제1-2 펜 센싱 전극들(PSE1-2)은 제1-1 펜 센싱 전극(PSE1-1)의 부분 및 제1 센싱 전극(SE1)의 부분과 중첩할 수 있다. 구체적으로, 평면 상에서 봤을 때, 제1-2 펜 센싱 전극들(PSE1-2)은 제1 펜 센싱부들(PSP1)에 각각 중첩할 수 있다. 제1-2 펜 센싱 전극들(PSE1-2)은 제2 연장 패턴들(EP2)의 부분들에 중첩할 수 있다. 제1-2 펜 센싱 전극들(PSE1-2)은 제1 센싱부들(SP1)의 부분들에 중첩할 수 있다.
도 9에 도시된 제1 센싱부들(SP1)에 중첩하는 제1-2 펜 센싱 전극들(PSE1-2)의 면적은 예시적으로 도시한 것으로서, 다양하게 조절될 수 있다. 예를 들어, 평면 상에서 봤을 때, 제1-2 펜 센싱 전극들(PSE1-2)은 제1 센싱부들(SP1)의 전체에 중첩하도록 배치될 수도 있다.
제1-2 펜 센싱 전극들(PSE1-2)은 제1 컨택홀들(P-CH1)을 통해 제1-1 펜 센싱 전극(PSE1-1)에 전기적으로 연결될 수 있다. 제1 컨택홀들(P-CH1)은 제1-1 펜 센싱 전극(PSE1-1)과 제1-2 펜 센싱 전극들(PSE1-2) 사이에 배치된 절연층에 정의될 수 있다. 평면 상에서 봤을 때, 제1 컨택홀들(P-CH1)은 제2 연장 패턴들(EP2)에 중첩하도록 형성될 수 있다.
제2-2 펜 센싱 전극들(PSE2-2)은 제2-1 펜 센싱 전극(PSE2-1)의 부분과 다른층에 배치될 수 있다. 예를 들어, 제2-2 펜 센싱 전극들(PSE2-2)은 제2-1 펜 센싱 전극(PSE2-1)의 제2 펜 센싱부들(PSP2) 아래에 배치될 수 있다. 제2-2 펜 센싱 전극들(PSE2-2)은 제2 센싱 전극(SE2)의 부분과 다른층에 배치될 수 있다. 예를 들어, 제2-2 펜 센싱 전극들(PSE2-2)은 제2 센싱 전극(SE2)의 제2 센싱부들(SP2) 아래에 배치될 수 있다.
제2-2 펜 센싱 전극들(PSE2-2)은 제1 및 제2 센싱부들(SP1,SP2), 제1 및 제2 펜 센싱부들(PSP1,PSP2), 및 제1 및 제2 연장 패턴들(EP1,EP2)보다 아래에 배치될 수 있다. 제2-2 펜 센싱 전극들(PSE2-2)은 제1-2 펜 센싱 전극들(PSE1-2) 및 제1 및 제2 연결 패턴들(CP1,CP2)과 동일층에 배치될 수 있다.
평면 상에서 봤을 때, 제2-2 펜 센싱 전극들(PSE2-2)은 제2-1 펜 센싱 전극(PSE2-1)의 부분 및 제2 센싱 전극(SE2)의 부분과 중첩할 수 있다. 구체적으로, 평면 상에서 봤을 때, 제2-2 펜 센싱 전극들(PSE2-2)은 제2 펜 센싱부들(PSP2)에 각각 중첩할 수 있다. 제2-2 펜 센싱 전극들(PSE2-2)은 더미 연장부들(DEP)의 부분들에 중첩할 수 있다. 제2-2 펜 센싱 전극들(PSE2-2)은 제2 센싱부들(SP2)의 부분들에 중첩할 수 있다.
도 9에 도시된 제2 센싱부들(SP2)에 중첩하는 제2-2 펜 센싱 전극들(PSE2-2)의 면적은 예시적으로 도시한 것으로서, 다양하게 조절될 수 있다. 예를 들어, 평면 상에서 봤을 때, 제2-2 펜 센싱 전극들(PSE2-2)은 제2 연결 패턴들(CP2)에 연결된 부분을 제외한 제2 센싱부들(SP2)의 전체에 중첩하도록 배치될 수도 있다.
제2-2 펜 센싱 전극들(PSE2-2)은 제2 컨택홀들(P-CH2)을 통해 제2-1 펜 센싱 전극(PSE2-1)에 전기적으로 연결될 수 있다. 제2 컨택홀들(P-CH2)은 제2-1 펜 센싱 전극(PSE2-1)과 제2-2 펜 센싱 전극들(PSE2-2) 사이에 배치된 절연층에 정의될 수 있다. 평면 상에서 봤을 때, 제2 컨택홀들(P-CH2)은 더미 연장부들(DEP)에 중첩하도록 형성될 수 있다.
평면 상에서 봤을 때, 제1 센싱 전극(SE1)에 중첩하는 제1-2 펜 센싱 전극들(PSE1-2)의 부분들은 제1 중첩 부분들(OVA1)로 정의될 수 있다. 제1 중첩 부분들(OVA1)은 제1 센싱부들(SP1)에 중첩하는 제1-2 펜 센싱 전극들(PSE1-2)의 부분들로 정의될 수 있다.
평면 상에서 봤을 때, 제2 센싱 전극(SE2)에 중첩하는 제2-2 펜 센싱 전극들(PSE2-2)의 부분들은 제2 중첩 부분들(OVA2)로 정의될 수 있다. 제2 중첩 부분들(OVA2)은 제2 센싱부들(SP2)에 중첩하는 제2-2 펜 센싱 전극들(PSE2-2)의 부분들로 정의될 수 있다. 예시적으로, 제1 중첩 부분들(OVA1)은 제2 중첩 부분들(OVA2)과 각각 동일한 면적을 가질 수 있다.
더미 전극들(DME)은 제1-2 펜 센싱 전극들(PSE1-2) 주변에 배치될 수 있다. 또한, 더미 전극들(DME)은 제2-2 펜 센싱 전극들(PSE2-2) 주변에 배치될 수 있다. 더미 전극들(DME)은 제1 및 제2 연결 패턴들(CP1,CP2), 및 제1-2 및 제2-2 펜 센싱 전극들(PSE1-2,PSE2-2)과 동일층에 배치될 수 있다.
더미 전극들(DME)은 제1 센싱 전극(SE1)의 부분 및 제2 센싱 전극(SE2)의 부분에 중첩할 수 있다. 예를 들어, 더미 전극들(DME)은 제1 센싱부들(SP1)의 부분들 및 제2 센싱부들(SP2)의 부분들에 중첩할 수 있다.
더미 전극들(DME)이 제1-2 및 제2-2 펜 센싱 전극들(PSE1-2,PSE2-2) 주변에 배치되지 않을 때, 제1-2 및 제2-2 펜 센싱 전극들(PSE1-2,PSE2-2)이 형상이 외부에 시인될 수 있다. 예를 들어, 제1-2 및 제2-2 펜 센싱 전극들(PSE1-2,PSE2-2) 주변에 별도의 패턴들이 배치되지 않고, 제1-2 및 제2-2 펜 센싱 전극들(PSE1-2,PSE2-2)만 배치될 때, 제1-2 및 제2-2 펜 센싱 전극들(PSE1-2,PSE2-2)의 형상이 외부에서 잘 시인될 수 있다.
그러나, 본 발명의 실시 예에서, 제1-2 및 제2-2 펜 센싱 전극들(PSE1-2,PSE2-2)에 인접하게 더미 전극들(DME)이 추가로 배치될 때, 외부에서 제1-2 및 제2-2 펜 센싱 전극들(PSE1-2,PSE2-2)이 외부에서 잘 시인되지 않을 수 있다.
도 11은 도 10의 제2 영역(AA2)에 도시된 제1-2 펜 센싱 전극 및 더미 전극의 세부 형상을 도시한 도면이다.
도 9, 도 10, 및 도 11을 참조하면, 본 발명의 실시 예에서, 입력 센싱부(ISP)의 전극들은 메쉬 형상을 가질 수 있다. 예를 들어, 제1-2 펜 센싱 전극(PSE1-2) 및 제1-2 펜 센싱 전극(PSE1-2)에 인접한 더미 전극들(DME)은 메쉬 형상을 가질 수 있다.
더미 전극들(DME)이 생략된다면, 제1-2 펜 센싱 전극(PSE1-2)이 보다 잘 시인될 수 있다. 그러나, 유사한 패턴을 갖는 더미 전극들(DME)이 제1-2 펜 센싱 전극(PSE1-2)에 인접하게 배치됨으로써, 제1-2 펜 센싱 전극(PSE1-2)과 더미 전극들(DME)이 전체적으로 메쉬 패턴처럼 보일 수 있다. 즉, 제1-2 펜 센싱 전극(PSE1-2)의 형상이 외부에 명확히 시인되지 않을 수 있다.
예시적으로, 제1-2 펜 센싱 전극(PSE1-2)과 더미 전극들(DME)의 메쉬 형상이 도시되었으나, 실질적으로, 제1 및 제2 센싱 전극들(SE1,SE2), 제1-1 및 제1-2 펜 센싱 전극들(PSE1-1,PSE1-2), 제1-2, 제2-2 펜 센싱 전극들(PSE1-2,PSE2-2), 및 더미 전극들(DME) 모두는 도 11에 도시된 메쉬 형상을 가질 수 있다.
제1-2 펜 센싱 전극(PSE1-2)과 더미 전극들(DME) 각각은 제1 대각 방향(DDR1)으로 연장하는 복수개의 제1 가지부들(BP1) 및 제2 대각 방향(DDR2)으로 연장하는 복수개의 제2 가지부들(BP2)을 포함할 수 있다.
제1 대각 방향(DDR1)은 제1 및 제2 방향들(DR1,DR2)에 의해 정의된 평면 상에서 제1 및 제2 방향들(DR1,DR2)과 교차하는 방향으로 정의될 수 있다. 제2 대각 방향(DDR2)은 제1 및 제2 방향들(DR1,DR2)에 의해 정의된 평면 상에서 제1 대각 방향(DDR1) 및 제1 및 제2 방향들(DR1,DR2)과 교차하는 방향으로 정의될 수 있다.
제1 및 제2 가지부들(BP1,BP2)은 서로 교차하여 일체로 형성될 수 있다. 제1 및 제2 가지부들(BP1,BP2)에 의해 제1-2 펜 센싱 전극(PSE1-2)과 더미 전극들(DME)의 메쉬 형상이 정의될 수 있다.
제1 및 제2 가지부들(BP1,BP2)에 의해 마름모 형상의 개구부들(T-OP)이 정의될 수 있다. 전술한 화소들(PX)의 발광 영역들(LA)은 개구부들(T-OP)에 각각 배치될 수 있다. 따라서, 제1 및 제2 가지부들(BP1,BP2)은 비발광 영역(NLA)에 중첩할 수 있다. 즉, 제1 및 제2 센싱 전극들(SE1,SE2), 제1-1 및 제1-2 펜 센싱 전극들(PSE1-1,PSE1-2), 제1-2 및 제2-2 펜 센싱 전극들(PSE1-2,PSE2-2), 및 더미 전극들(DME)은 비발광 영역(NLA)에 중첩할 수 있다.
제1 및 제2 가지부들(BP1,BP2)이 비발광 영역(NLA)에 배치되므로, 화소들(PX)의 발광 소자들(OLED)에서 생성된 광은 제1 및 제2 센싱 전극들(SE1,SE2), 제1-1 및 제1-2 펜 센싱 전극들(PSE1-1,PSE1-2), 제1-2 및 제2-2 펜 센싱 전극들(PSE1-2,PSE2-2), 및 더미 전극들(DME)의 영향을 받지 않고 정상적으로 출광될 수 있다.
제1-2 펜 센싱 전극(PSE1-2)과 더미 전극들(DME) 사이의 경계는 지그 재그 패턴으로 형성될 수 있다. 예시적으로, 제1-2 펜 센싱 전극(PSE1-2)과 더미 전극들(DME) 사이의 경계는 점선으로 도시되었다. 점선은 실질적으로 전극이 배치되지 않은 영역으로서, 경계를 가리키는 가상의 점선일 수 있다. 예시적으로 더미 전극들(DME) 주변의 전극의 메쉬 형상이 추가로 도시되었다.
점선과 같은 지그 재그 패턴으로 제1-2 펜 센싱 전극(PSE1-2)의 제1 및 제2 가지부들(BP1,BP2)과 더미 전극들(DME)의 제1 및 제2 가지부들(BP1,BP2)이 끊어질 수 있다. 즉, 더미 전극들(DME)에 인접한 제1-2 펜 센싱 전극(PSE1-2)의 테두리는 지그 재그 패턴을 갖도록 형성될 수 있다. 또한, 더미 전극들(DME)의 테두리는 지그 재그 패턴을 갖도록 형성될 수 있다.
예시적으로, 제1-2 펜 센싱 전극(PSE1-2)과 더미 전극들(DME) 사이의 경계가 도시되었으나, 제1 및 제2 센싱 전극들(SE1,SE2), 제1-1 및 제1-2 펜 센싱 전극들(PSE1-1,PSE1-2), 제1-2 및 제2-2 펜 센싱 전극들(PSE1-2,PSE2-2), 및 더미 전극들(DME) 사이의 경계들도 도 11에 도시된 바와 같이, 지그 재그 패턴으로 형성될 수 있다.
제1-2 펜 센싱 전극(PSE1-2)과 더미 전극들(DME) 사이의 경계가 일직선으로 형성된다면, 외부에서 사용자가 제1-2 펜 센싱 전극(PSE1-2)과 더미 전극들(DME) 사이의 경계를 보다 용이하게 시인할 수 있다. 그러나, 제1-2 펜 센싱 전극(PSE1-2)과 더미 전극들(DME) 사이의 경계가 일직선이 아닌, 지그 재그 패턴으로 형성될 경우, 제1-2 펜 센싱 전극(PSE1-2)과 더미 전극들(DME) 사이의 경계가 잘 시인되지 않을 수 있다.
예시적으로, 제1-2 펜 센싱 전극(PSE1-2)과 더미 전극들(DME) 사이의 경계가 지그 재그 패턴으로 형성되었으나, 일직선이 아니라면, 제1-2 펜 센싱 전극(PSE1-2)과 더미 전극들(DME) 사이의 경계는 다양한 패턴을 가질 수 있다.
도 12는 도 9에 도시된 제1 펜 센싱 전극의 메쉬 형상을 도시한 도면이다.
도 9 및 도 12를 참조하면, 제1 펜 센싱 전극(PSE1)은 전술한 제1-2 펜 센싱 전극(PSE1-2) 및 더미 전극들(DME)과 동일한 메쉬 형상을 가질 수 있다. 제1 펜 센싱 전극(PSE1)은 제1 및 제2 대각 방향들(DDR1,DDR2)로 연장하는 제1 및 제2 가지부들(BP1,BP2)을 포함할 수 있다. 또한, 제1 펜 센싱 전극(PSE1)의 테두리는 점선으로 도시된 바와 같이 지그 재그 패턴을 갖도록 형성될 수 있다.
도 9에 도시된 Ⅱ-Ⅱ'선은, 도 12에 도시된 메쉬 형상에서, Ⅱ-Ⅱ'선에 대응할 수 있다. 즉, Ⅱ-Ⅱ'선은 실질적으로 메쉬선을 따라 연장할 수 있다. Ⅱ-Ⅱ'선을 보이기 위해, Ⅱ-Ⅱ'선을 메쉬선에 인접하게 도시하였으나, Ⅱ-Ⅱ'선은 실질적으로 메쉬선에 중첩하는 잘단선일 수 있다. 따라서, 이하, Ⅱ-Ⅱ'선의 단면에 대해 도시된 도면은 메쉬선으로 형성되는 전극들의 단면일 수 있다.
도시하지 않았으나, 도 9에 도시된 Ⅲ-Ⅲ', Ⅳ-Ⅳ', 및 V-V'선도, 실질적으로, 메쉬선에 중첩하는 절단선일 수 있다.
도 13은 도 9 및 도 12에 도시된 Ⅱ-Ⅱ'선의 단면도이다.
도 13을 참조하면, 박막 봉지층(TFE) 상에 베이스층(BSL)이 배치되고 베이스층(BSL) 상에 제1 및 제2 연결 패턴들(CP1,CP2)이 배치될 수 있다. 베이스층(BSL) 상에 제1-2 펜 센싱 전극들(PSE1-2)이 배치될 수 있다. 제1 및 제2 연결 패턴들(CP1,CP2)은 제1-2 펜 센싱 전극들(PSE1-2) 사이에 배치될 수 있다. 제1 및 제2 연결 패턴들(CP1,CP2) 및 제1-2 펜 센싱 전극들(PSE1-2)은 전술한 제1 도전 패턴(CTL1)에 의해 형성될 수 있다.
제1 및 제2 연결 패턴들(CP1,CP2) 및 제1-2 펜 센싱 전극들(PSE1-2)을 덮도록 베이스층(BSL) 상에 절연층(TINS)이 배치될 수 있다. 절연층(TINS) 상에 제2 연장 패턴(EP2)이 배치될 수 있다. 제2 연장 패턴(EP2)과 일체로 형성되는 제1 펜 센싱부들(PSP1)도 절연층(TINS) 상에 배치될 수 있다. 제1 펜 센싱부들(PSP1) 및 제2 연장 패턴(EP2)은 전술한 제2 도전 패턴(CTL2)에 의해 형성될 수 있다.
제1 펜 센싱부들(PSP1)은 절연층(TINS)에 정의된 제1 컨택홀들(P-CH1)을 통해 제1-2 펜 센싱 전극들(PSE1-2)에 연결될 수 있다. 따라서, 제1-2 펜 센싱 전극들(PSE1-2)은 절연층(TINS)에 정의된 제1 컨택홀들(P-CH1)을 통해 제1-1 펜 센싱 전극(PSE1-1)에 전기적으로 연결될 수 있다.
제1 펜 센싱부들(PSP1) 및 제2 연장 패턴(EP2)을 덮도록 블랙 매트릭스(BM)가 절연층(TINS) 상에 배치될 수 있다. 블랙 매트릭스(BM) 상에 컬러 필터(CF)가 배치되고, 컬러 필터(CF) 상에 평탄화 절연층(PINS)이 배치될 수 있다.,
도 14는 도 9에 도시된 Ⅲ-Ⅲ' 선의 단면도이다.
도 14를 참조하면, 베이스층(BSL) 상에 제1 연결 패턴(CP1) 및 제2-2 펜 센싱 전극들(PSE2-2)이 배치될 수 있다. 제1 연결 패턴(CP1)은 제2-2 펜 센싱 전극들(PSE2-2) 사이에 배치될 수 있다. 제2-2 펜 센싱 전극들(PSE2-2)은 전술한 제1 도전 패턴(CTL1)에 의해 형성될 수 있다.
제1 연결 패턴(CP1) 및 제2-2 펜 센싱 전극들(PSE2-2)을 덮도록 베이스층(BSL) 상에 절연층(TINS)이 배치될 수 있다. 절연층(TINS) 상에 제1 및 제2 연장 패턴들(EP1,EP2) 및 제2 센싱부들(SP2)이 배치될 수 있다. 제1 및 제2 연장 패턴들(EP1,EP2)은 제2 센싱부들(SP2) 사이에 배치될 수 있다.
제1 연장 패턴들(EP1) 및 제2 센싱부들(SP2)은 전술한 제2 도전 패턴(CTL2)에 의해 형성될 수 있다. 도시하지 않았으나, 제1 연장 패턴들(EP1)과 일체로 형성되는 제1 센싱부들(SP1)도 절연층(TINS) 상에 배치될 수 있다.
제2 센싱부들(SP2)은 절연층(TINS)에 정의된 제1 컨택홀들(T-CH1)을 통해 제1 연결 패턴(CP1)에 연결될 수 있다. 제2 센싱부들(SP2)은 제1 연결 패턴(CP1)에 의해 전기적으로 연결될 수 있다.
제1 및 제2 연장 패턴들(EP1,EP2) 및 제2 센싱부들(SP2)을 덮도록 블랙 매트릭스(BM)가 절연층(TINS) 상에 배치되고, 블랙 매트릭스(BM) 상에 컬러 필터(CF) 및 평탄화 절연층(PINS)이 순차적으로 배치될 수 있다.
도 15는 도 9에 도시된 Ⅳ-Ⅳ'선의 단면도이다.
도 15를 참조하면, 베이스층(BSL) 상에 제2 연결 패턴(CP2) 및 제2-2 펜 센싱 전극들(PSE2-2)이 배치될 수 있다. 제2 연결 패턴(CP2)은 제2-2 펜 센싱 전극들(PSE2-2) 사이에 배치될 수 있다.
제2 연결 패턴(CP2) 및 제2-2 펜 센싱 전극들(PSE2-2)을 덮도록 베이스층(BSL) 상에 절연층(TINS)이 배치될 수 있다. 절연층(TINS) 상에 제1 및 제2 연장 패턴들(EP1,EP2), 제2 펜 센싱부들(PSP2), 및 더미 연장부들(DEP)이 배치될 수 있다. 제1 및 제2 연장 패턴들(EP1,EP2)은 제2 펜 센싱부들(PSP2) 사이에 배치될 수 있다. 구체적으로, 제1 및 제2 연장 패턴들(EP1,EP2)은 더미 연장부들(DEP) 사이에 배치될 수 있다.
제2 펜 센싱부들(PSP2) 및 더미 연장부들(DEP)은 전술한 제2 도전 패턴(CTL2)에 의해 형성될 수 있다. 제2 펜 센싱부들(PSP2)은 절연층(TINS)에 정의된 제2 컨택홀들(T-CH2)을 통해 제2 연결 패턴(CP2)에 연결될 수 있다. 제2 펜 센싱부들(PSP2)은 제2 연결 패턴(CP2)에 의해 전기적으로 연결될 수 있다.
제2 펜 센싱부들(PSP2)은 절연층(TINS)에 정의된 제2 컨택홀들(P-CH2)을 통해 제2-2 펜 센싱 전극들(PSE2-2)에 연결될 수 있다. 따라서, 제2-2 펜 센싱 전극들(PSE2-2)은 절연층(TINS)에 정의된 제2 컨택홀들(P-CH2)을 통해 제2-1 펜 센싱 전극(PSE2-1)에 전기적으로 연결될 수 있다.
제1 및 제2 연장 패턴들(EP1,EP2), 제2 펜 센싱부들(PSP2), 및 더미 연장부들(DEP)을 덮도록 블랙 매트릭스(BM)가 절연층(TINS) 상에 배치될 수 있다.
도 16은 도 9에 도시된 V-V'선의 단면도이다.
도 16을 참조하면, 베이스층(BSL) 상에 제1-2 펜 센싱 전극(PSE1-2) 및 더미 전극(DME)이 배치될 수 있다. 제1-2 펜 센싱 전극(PSE1-2) 및 더미 전극(DME)을 덮도록 베이스층(BSL) 상에 절연층(TINS)이 배치될 수 있다. 절연층(TINS) 상에 제1 펜 센싱부(PSP1) 및 제1 센싱부(SP1)가 배치될 수 있다.
평면 상에서 봤을 때, 제1-2 펜 센싱 전극(PSE1-2)은 제1 펜 센싱부(PSP1)에 중첩할 수 있다. 평면 상에서 봤을 때, 제1-2 펜 센싱 전극(PSE1-2)은 제1 센싱부(SP1)의 부분에 중첩할 수 있다.
도시하지 않았으나, 제2-2 펜 센싱 전극(PSE2-2) 및 더미 전극(DME)과 제2 펜 센싱부(PSP2) 및 제2 센싱부(SP2)의 단면 구조도 도 16에 도시된 구성과 실질적으로 동일할 수 있다.
제1 펜 센싱부(PSP1) 및 제1 센싱부(SP1)를 덮도록 블랙 매트릭스(BM)가 절연층(TINS) 상에 배치될 수 있다.
도 17a 내지 도 17c는 도 8에 도시된 펜 센싱 전극들의 구동을 설명하기 위한 도면이다. 도 18은 입력 센싱부 상에 배치된 펜의 충전 동작을 설명하기 위한 도면이다.
예시적으로, 도 17a 내지 도 17c 및 도 18에서, 입력 센싱부(ISP)의 활성 영역(AA) 및 비활성 영역(NAA)의 테두리는 생략되었다. 이하, 도 17a 내지 도 17c 및 도 18에서 제1 펜 센싱 배선들(PSL1)은 좌측부터 우측의 순서로 제1-1, 제1-2, 및 제1-3 펜 센싱 배선들(PSL1-1,PSL1-2,PSL1-3)로 구분된다.
도 17a를 참조하면, 타이밍을 도시하지 않았으나, 전술한 제2 센싱 구간은 충전 구간 및 충전 구간 다음의 펜 센싱 구간을 포함할 수 있다. 충전 구간 동안 제1-1, 제1-2, 및 제1-3 펜 센싱 배선들(PSL1-1,PSL1-2,PSL1-3), 제1-1 펜 센싱 전극들(PSE1-1), 및 제3-1, 제3-2, 및 제3-3 펜 센싱 배선들(PSL3-1,PSL3-2,PSL3-3)은 순차적으로 코일을 이루도록 구동될 수 있다.
구체적으로, 제2 및 제3 패드들(PD2,PD3)은 센싱 IC의 구동 회로(미 도시됨)에 연결될 수 있다. 구동 회로는, 소정의 순서로, 제1-1, 제1-2, 및 제1-3 펜 센싱 배선들(PSL1-1,PSL1-2,PSL1-3), 제1-1 펜 센싱 전극들(PSE1-1), 및 제3-1, 제3-2, 및 제3-3 펜 센싱 배선들(PSL3-1,PSL3-2,PSL3-3)에 구동 신호를 인가할 수 있다.
충전 구간의 제1 구간에서, 구동 회로는 제3-2 펜 센싱 배선(PSL3-2)이 연결된 제2 패드(PD2)와 제1-2 펜 센싱 배선(PSL1-2)이 연결된 제2 패드(PD2)에 연결될 수 있다. 구동 회로는 제3-2 펜 센싱 배선(PSL3-2)에 구동 전류(I)를 인가할 수 있다. 구동 전류(I)는 제3-2 펜 센싱 배선(PSL3-2), 제1-2 펜 센싱 배선(PSL1-2)에 연결된 제1-1 펜 센싱 전극들(PSE1-1), 및 제1-2 펜 센싱 배선(PSL1-2)을 통해 흐를 수 있다.
따라서, 제3-2 펜 센싱 배선(PSL3-2), 제1-2 펜 센싱 배선(PSL1-2)에 연결된 제1-1 펜 센싱 전극들(PSE1-1), 및 제1-2 펜 센싱 배선(PSL1-2)이 코일 형태를 이루고, 구동 전류(I)가 제3-2 펜 센싱 배선(PSL3-2), 제1-2 펜 센싱 배선(PSL1-2)에 연결된 제1-1 펜 센싱 전극들(PSE1-1), 및 제1-2 펜 센싱 배선(PSL1-2)을 통해 흐를 수 있다.
도 17b를 참조하면, 충전 구간의 제1 구간 다음의 제2 구간에서, 구동 회로는 제1-1 펜 센싱 배선(PSL1-1)이 연결된 제2 패드(PD2)와 제1-3 펜 센싱 배선(PSL1-3)이 연결된 제3 패드(PD3)에 연결될 수 있다. 구동 회로는 제1-1 펜 센싱 배선(PSL1-1)에 구동 전류(I)를 인가할 수 있다. 구동 전류(I)는 제1-1 펜 센싱 배선(PSL1-1), 제1-1 펜 센싱 배선(PSL1-1)에 연결된 제1-1 펜 센싱 전극들(PSE1-1), 제1-3 펜 센싱 배선(PSL1-3)에 연결된 제1-1 펜 센싱 전극들(PSE1-1), 및 제1-3 펜 센싱 배선(PSL1-3)을 통해 흐를 수 있다.
따라서, 제1-1 펜 센싱 배선(PSL1-1), 제1-1 펜 센싱 배선(PSL1-1)에 연결된 제1-1 펜 센싱 전극들(PSE1-1), 제1-3 펜 센싱 배선(PSL1-3)에 연결된 제1-1 펜 센싱 전극들(PSE1-1), 및 제1-3 펜 센싱 배선(PSL1-3)이 코일 형태를 이루고, 구동 전류(I)가 제1-1 펜 센싱 배선(PSL1-1), 제1-1 펜 센싱 배선(PSL1-1)에 연결된 제1-1 펜 센싱 전극들(PSE1-1), 제1-3 펜 센싱 배선(PSL1-3)에 연결된 제1-1 펜 센싱 전극들(PSE1-1), 및 제1-3 펜 센싱 배선(PSL1-3)을 통해 흐를 수 있다.
도 17c를 참조하면, 충전 구간의 제2 구간 다음의 제3 구간에서, 구동 회로는 제1-2 펜 센싱 배선(PSL1-2)이 연결된 제2 패드(PD2)와 제3-3 펜 센싱 배선(PSL3-3)이 연결된 제3 패드(PD3)에 연결될 수 있다. 구동 회로는 제1-2 펜 센싱 배선(PSL1-2)에 구동 전류(I)를 인가할 수 있다. 구동 전류(I)는 제1-2 펜 센싱 배선(PSL1-2), 제1-2 펜 센싱 배선(PSL1-2)에 연결된 제1-1 펜 센싱 전극들(PSE1-1), 및 제3-3 펜 센싱 배선(PSL3-3)을 통해 흐를 수 있다.
따라서, 제1-2 펜 센싱 배선(PSL1-2), 제1-2 펜 센싱 배선(PSL1-2)에 연결된 제1-1 펜 센싱 전극들(PSE1-1), 및 제3-3 펜 센싱 배선(PSL3-3)이 코일 형태를 이루고, 구동 전류(I)가 제1-2 펜 센싱 배선(PSL1-2), 제1-2 펜 센싱 배선(PSL1-2)에 연결된 제1-1 펜 센싱 전극들(PSE1-1), 및 제3-3 펜 센싱 배선(PSL3-3)을 통해 흐를 수 있다.
상기 설명된 순서는 예시적인 설명으로서, 구동 순서는 이에 한정되지 않을 수 있다. 예를 들어, 제1 구간에서 구동 전류(I)는 제3-2 펜 센싱 배선(PSL3-2), 제1-1 펜 센싱 배선(PSL1-1)에 연결된 제1-1 펜 센싱 전극들(PSE1-1), 및 제1-1 펜 센싱 배선(PSL1-1)을 통해 흐를 수 있다.
또한, 제2 구간에서 구동 전류(I)는 제1-1 펜 센싱 배선(PSL1-1), 제1-1 펜 센싱 배선(PSL1-1)에 연결된 제1-1 펜 센싱 전극들(PSE1-1), 제1-2 펜 센싱 배선(PSL1-2)에 연결된 제1-1 펜 센싱 전극들(PSE1-1), 및 제1-2 펜 센싱 배선(PSL1-2)을 통해 흐를 수 있다. 이후 유사한 순서로 구동 전류(I)가 제1-1 펜 센싱 전극들(PSE1-1) 및 제3-3 펜 센싱 배선(PSL3-3)에 흐를 수 있다.
도 18을 참조하면, 도 17a 내지 도 17c에서 설명된 바와 같이, 제1-1, 제1-2, 및 제1-3 펜 센싱 배선들(PSL1-1,PSL1-2,PSL1-3), 제1-1 펜 센싱 전극들(PSE1-1), 및 제3-1, 제3-2, 및 제3-3 펜 센싱 배선들(PSL3-1,PSL3-2,PSL3-3)에 구동 전류(I)가 흐르고, 펜(PN)이 입력 센싱부(ISP) 상에 배치될 수 있다.
펜(PN)은 인덕터(L) 및 인덕터(L)에 연결된 커패시터(C)를 포함할 수 있다. 인덕터(L) 및 커패시터(C)에 의해 LC 공진 회로가 형성될 수 있다. 커패시터(C)는 용량이 가변되는 가변 커패시터일 수 있다. 펜(PN)이 표시 모듈(DM) 상에 배치되고, 충전 구간 동안 커패시터(C)가 충전될 수 있다.
예시적으로, 펜(PN)은 제1-1 펜 센싱 배선(PSL1-1)에 연결된 제1-1 펜 센싱 전극들(PSE1-1) 및 제1-3 펜 센싱 배선(PSL1-3)에 연결된 제1-1 펜 센싱 전극들(PSE1-1) 사이에 배치될 수 있다.
이러한 경우, 제1-1 펜 센싱 배선(PSL1-1), 제1-1 펜 센싱 배선(PSL1-1)에 연결된 제1-1 펜 센싱 전극들(PSE1-1), 제1-3 펜 센싱 배선(PSL1-3)에 연결된 제1-1 펜 센싱 전극들(PSE1-1), 및 제1-3 펜 센싱 배선(PSL1-3)을 통해 흐르는 구동 전류(I)에 의해 자속이 발생할 수 있다. 자속은 인덕터(L)의 코일이 감싸는 페라이트 코어(미도시됨)로 유입되고, 이때, 인덕터(L)의 코일에 유도 전류가 발생할 수 있다. 유도 전류에 의해 커패시터(C)에 전하가 충전될 수 있다.
충전 구간 동안 제2 펜 센싱 배선들(PSL2)을 통해 제2 펜 센싱 전극들(P-SE2)에는 정전압이 인가될 수 있다.
도 19는 도 18에 도시된 펜의 터치에 대한 센싱 동작을 설명하기 위한 도면이다. 도 20은 도 16에 도시된 단면도에서 제1-2 펜 센싱 전극과 제1 센싱부 사이에 형성된 커패시터를 도시한 도면이다.
설명의 편의를 위해, 도 19에는 예시적으로 펜(PN)에 의해 발생한 유도 전류가 흐르는 하나의 제1-1 펜 센싱 전극(PSE1-1)의 부분 및 하나의 제2-1 펜 센싱 전극(PSE2-1)의 부분이 도시되었다. 또한, 제1-1 펜 센싱 전극(PSE1-1)에 인접한 제1 센싱 전극(SE1) 및 제2-1 펜 센싱 전극(PSE2-1)에 인접한 제2 센싱 전극(SE2)이 제1-1 펜 센싱 전극(PSE1-1) 및 제2-1 펜 센싱 전극(PSE2-1)과 함께 도시되었다. 제1-2 및 제2-2 펜 센싱 전극들(PSE1-2,PSE2-2) 및 더미 전극들(DME)은 점선으로 도시되었다.
도 19 및 도 20을 참조하면, 충전 구간 다음의 펜 센싱 구간 동안 센싱 IC의 센싱 회로(SNC)는 제1 및 제2 센싱 전극들(SE1,SE2)에 연결될 수 있다. 펜 센싱 구간 동안 제1-1 펜 센싱 전극들(PSE1-1) 및 제2-1 펜 센싱 전극들(PSE2-1)에는 정전압이 인가될 수 있다.
펜(PN)의 LC 공진 회로는 충전된 전하를 소모하면서 자속을 발생시킬 수 있다. 자속에 의해 제1-1 펜 센싱 전극(PSE1-1) 및 제2-1 펜 센싱 전극(PSE2-1)에 유도 전류가 발생할 수 있다. 펜은 진동하는 자계를 일으키고, 진동하는 자계에 의해 제1-1 및 제1-2 펜 센싱 전극들(PSE1-1,PSE1-2)에 유도 전류가 발생할 수 잇다.
제1-1 펜 센싱 전극(PSE1-1)에서 발생한 제1 유도 전류(IC1)는 제1-1 펜 센싱 전극(PSE1-1)과 제1 센싱 전극(SE1)에 의해 형성된 제1 커패시터(CAP1)에 의해 제1 센싱 전극(SE1)에 제공되어, 센싱 회로(SNC)에 제공될 수 있다.
서로 중첩하는 제1-2 펜 센싱 전극(PSE1-2) 및 제1 센싱 전극(SE1)에 의해 제1 더미 커패시터(DCP1)가 형성될 수 있다. 제1 더미 커패시터(DCP1)는 제1 중첩 부분(OVA1)에 형성될 수 있다. 제1 유도 전류(IC1)는 제1-2 펜 센싱 전극(PSE1-2) 및 제1 센싱 전극(SE1)에 의해 추가로 형성된 제1 더미 커패시터(DCP1)에 의해 제1 센싱 전극(SE1)에 제공되어, 센싱 회로(SNC)에 제공될 수 있다.
제2-1 펜 센싱 전극(PSE2-1)에서 발생한 제2 유도 전류(IC2)는 제2-1 펜 센싱 전극(PSE2-1)과 제2 센싱 전극(SE2)에 의해 형성된 제2 커패시터(CAP2)에 의해 제2 센싱 전극(SE2)에 제공되어, 센싱 회로(SNC)에 제공될 수 있다.
서로 중첩하는 제2-2 펜 센싱 전극(PSE2-2) 및 제2 센싱 전극(SE2)에 의해 제2 더미 커패시터(DCP2)가 형성될 수 있다. 제2 더미 커패시터(DCP2)는 제2 중첩 부분(OVA2)에 형성될 수 있다. 제2 유도 전류(IC2)는 제2-2 펜 센싱 전극(PSE2-2) 및 제2 센싱 전극(SE2)에 의해 추가로 형성된 제2 더미 커패시터(DCP2)에 의해 제2 센싱 전극(SE2)에 제공되어, 센싱 회로(SNC)에 제공될 수 있다.
제1 유도 전류(IC1)는 제1 커패시터(CAP1) 뿐만 아니라 제1 더미 커패시터(DCP1)에 의해 센싱 회로(SNC)에 제공될 수 있다. 제2 유도 전류(IC2)는 제2 커패시터(CAP2) 뿐만 아니라 제2 더미 커패시터(DCP2)에 의해 센싱 회로(SNC)에 제공될 수 있다.
센싱 회로(SNC)는 제1 및 제2 센싱 전극들(SE1,SE2)을 통해 제공받은 제1 유도 전류(IC1) 및 제2 유도 전류(IC2)를 센싱하여 펜(PN)의 위치를 센싱할 수 있다. 즉, 제1-1 및 제2-1 펜 센싱 전극들(PSE1-1,PSE2-1) 및 제1 및 제2 센싱 전극들(SE1,SE2)에 의해 펜(PN)의 터치가 센싱될 수 있다.
본 발명의 실시 예에서, 제1 및 제2 커패시터들(CAP1,CAP2) 뿐만 아니라 제1 및 제2 더미 커패시터들(DCP1,DCP2)에 의해 제1 및 제2 유도 전류들(IC1,IC2)이 제1 및 제2 센싱 전극들(SE1,SE2)에 제공될 수 있다. 제1 및 제2 유도 전류들(IC1,IC2)은 센싱 신호로 정의될 수 있다. 센싱 신호의 크기는 제1 및 제2 유도 전류들(IC1,IC2)의 크기로 정의될 수 있다.
제1 및 제2 커패시터들(CAP1,CAP2)만 이용하여 제1 및 제2 유도 전류들(IC1,IC2)을 제1 및 제2 센싱 전극들(SE1,SE2)에 제공할 경우, 전술한 배선 저항에 따라, 센싱 신호가 작아질 수 있다.
본 발명의 실시 예에서, 제1 및 제2 커패시터들(CAP1,CAP2) 뿐만 아니라 추가로 제1 및 제2 더미 커패시터들(DCP1,DCP2)에 의해 제1 및 제2 유도 전류들(IC1,IC2)이 전송되므로, 센싱 신호의 감소가 방지될 수 있다. 따라서, 센싱 신호가 보다 용이하게 센싱 회로(SNC)에 제공될 수 있어, 펜(PN)에 대한 센싱 감도가 향상될 수 있다.
도 21은 도 18에 도시된 펜의 다양한 위치에 따른 센싱 동작을 설명하기 위한 도면이다.
예시적으로 도 21에는 하나의 제1-1 펜 센싱 전극(PSE1-1), 제1-1 펜 센싱 전극(PSE1-1)에 인접한 제1 센싱 전극(SE1), 및 제1-2 펜 센싱 전극들(PSE1-2)이 도시되었다.
도 21을 참조하면, 제1 센싱 전극(SE1)은 센싱 회로(SNC)에 연결될 수 있다. 센싱 회로(SNC)와 멀어질수록 제1 센싱 전극(SE1)에 대한 배선 저항은 커질 수 있다. 따라서, 센싱 회로(SNC)와 멀어질수록 센싱 신호의 크기가 작아질 수 있다. 센싱 신호의 크기는 유도 전류의 크기로 정의될 수 있다.
펜(PN)이 센싱 회로(SNC)와 인접한 부분에 배치될 때, 제1 유도 전류(IC1)는 센싱 회로(SNC)에 인접한 제1 더미 커패시터(DCP1)를 통해 제1 센싱 전극(SE1)에 제공되어, 센싱 회로(SNC)에 제공될 수 있다. 센싱 회로(SNC)와 인접한 부분의 배선 저항은 작으므로, 센싱 회로(SNC)와 인접한 부분에서 발생한 제1 유도 전류(IC1)는 센싱 회로(SNC)에 정상적으로 제공될 수 있다.
펜(PN)이 센싱 회로(SNC)와 먼 부분으로서, 예를 들어, 펜(PN)이 제1-1 펜 센싱 전극(PSE1-1)의 상단에 인접하게 배치될 수 있다. 펜(PN)이 제1-1 펜 센싱 전극(PSE1-1)의 상단에 인접하게 배치될 때, 제1 유도 전류(IC1)가 제1-2 센싱 전극들(PSE1-2)에 의해 형성된 다수의 제1 더미 커패시터들(DCP1)에 의해 제1 센싱 전극(SE1)에 제공될 수 있다. 센싱 회로(SNC)와 멀어질수록 보다 많은 제1 더미 커패시터들(DCP1)에 의해 제1 유도 전류(IC1)가 제1 센싱 전극(SE1)에 제공될 수 있다.
이러한 경우, 보다 많은 제1 더미 커패시터들(DCP1)에 의해 제1 유도 전류(IC1)가 제1 센싱 전극(SE1)에 제공되므로, 배선 저항이 크더라도 배선 저항에 따른 센싱 신호의 감소율이 작아질 수 있다. 따라서, 펜(PN)이 센싱 회로(SNC)와 먼 부분을 터치하더라도, 센싱 신호가 보다 용이하게 센싱 회로(SNC)에 제공될 수 있어, 펜(PN)에 대한 센싱 감도가 향상될 수 있다.
예시적으로, 제1-1 및 제1-2 펜 센싱 전극들(PSE1-1,PSE1-2)에 대해 설명되었으나, 제2-1 및 제2-2 펜 센싱 전극들(PSE2-1,PSE2-2)도 유사하게 동작할 수 있다.
도 22는 본 발명의 다른 실시 예에 따른 제1-1 및 제1-2 펜 센싱 전극들과 제2-1 및 제2-2 펜 센싱 전극들의 연결 구성들을 도시한 도면이다.
예시적으로, 도 22는 도 9에 대응하는 평면도로 도시하였다. 이하 도 9에 도시된 구성과 다른 구성들을 위주로, 도 22에 도시된 구성들이 설명될 것이다.
도 22를 참조하면, 도 9에서 제1 컨택홀들(P-CH1)은 제2 연장 패턴(EP2)에 중첩하도록 형성되었으나, 도 22에서 제1 컨택홀들(P-CH1)은 마름모 형상의 제1 펜 센싱부들(PSP1)에 중첩하도록 형성될 수 있다. 제1-1 펜 센싱 전극(PSE1-1)은 제1 펜 센싱부들(PSP1)에 중첩하는 제1 컨택홀들(P-CH1)을 통해 제1-2 펜 센싱 전극들(PSE1-2)에 전기적으로 연결될 수 있다.
제1 컨택홀들(P-CH1)이 보다 넓은 면적을 갖는 마름모 형상의 제1 펜 센싱부들(PSP1)에 중첩하도록 형성되므로, 제1 컨택홀들(P-CH1)이 보다 용이하게 형성될 수 있다.
도 9에서 제2 컨택홀들(P-CH2)은 더미 연장부(DEP)에 중첩하도록 도시되었으나, 도 22에서 제2 컨택홀들(P-CH2)은 마름모 형상의 제2 펜 센싱부들(PSP2)에 중첩하도록 형성될 수 있다. 제2-1 펜 센싱 전극(PSE2-1)은 제2 펜 센싱부들(PSP2)에 중첩하는 제2 컨택홀들(P-CH2)을 통해 제2-2 펜 센싱 전극들(PSE2-2)에 전기적으로 연결될 수 있다.
제2 컨택홀들(P-CH2)이 보다 넓은 면적을 갖는 마름모 형상의 제2 펜 센싱부들(PSP2)에 중첩하도록 형성되므로, 제2 컨택홀들(P-CH2)이 보다 용이하게 형성될 수 있다.
도 23 내지 도 26은 본 발명의 다른 실시 예에 따른 입력 센싱부의 전극들의 단면 구조들을 도시한 도면들이다.
도 23 내지 도 26은 도 13 내지 도 16에 각각 대응하는 단면도들로 도시되었다.
도 23을 참조하면, 베이스층(BSL) 상에 제2 연장 패턴(EP2) 및 제1 펜 센싱부들(PSP1)이 배치될 수 있다. 제2 연장 패턴(EP2) 및 제1 펜 센싱부들(PSP1)을 덮도록 베이스층(BSL) 상에 절연층(TINS)이 배치될 수 있다.
절연층(TINS) 상에 제1 및 제2 연결 패턴들(CP1,CP2) 및 제1-2 펜 센싱 전극들(PSE1-2)이 배치될 수 있다. 제1 및 제2 연결 패턴들(CP1,CP2)은 제1-2 펜 센싱 전극들(PSE1-2) 사이에 배치될 수 있다. 제1 펜 센싱부들(PSP1)은 절연층(TINS)에 정의된 제1 컨택홀들(P-CH1)을 통해 제1-2 펜 센싱 전극들(PSE1-2)에 연결될 수 있다.
제1 및 제2 연결 패턴들(CP1,CP2) 및 제1-2 펜 센싱 전극들(PSE1-2)을 덮도록 블랙 매트릭스(BM)가 절연층(TINS) 상에 배치될 수 있다. 블랙 매트릭스(BM) 상에 컬러 필터(CF) 및 평탄화 절연층(PINS)이 순차적으로 배치될 수 있다.
도 24를 참조하면, 베이스층(BSL) 상에 제1 및 제2 연장 패턴들(EP1,EP2) 및 제2 센싱부들(SP2)이 배치될 수 있다. 제1 및 제2 연장 패턴들(EP1,EP2)은 제2 센싱부들(SP2) 사이에 배치될 수 있다.
제1 및 제2 연장 패턴들(EP1,EP2) 및 제2 센싱부들(SP2)을 덮도록 베이스층(BSL) 상에 절연층(TINS)이 배치될 수 있다. 절연층(TINS) 상에 제1 연결 패턴(CP1) 및 제2-2 펜 센싱 전극들(PSE2-2)이 배치될 수 있다. 제1 연결 패턴(CP1)은 제2-2 펜 센싱 전극들(PSE2-2) 사이에 배치될 수 있다. 제2 센싱부들(SP2)은 절연층(TINS)에 정의된 제1 컨택홀들(T-CH1)을 통해 제1 연결 패턴(CP1)에 연결될 수 있다.
제1 연결 패턴(CP1) 및 제2-2 펜 센싱 전극들(PSE2-2)을 덮도록 블랙 매트릭스(BM)가 절연층(TINS) 상에 배치될 수 있다.
도 25를 참조하면, 베이스층(BSL) 상에 제1 및 제2 연장 패턴들(EP1,EP2), 제2 펜 센싱부들(PSP2), 및 더미 연장부들(DEP)이 배치될 수 있다. 제1 및 제2 연장 패턴들(EP1,EP2)은 더미 연장부들(DEP) 사이에 배치될 수 있다. 제1 및 제2 연장 패턴들(EP1,EP2), 제2 펜 센싱부들(PSP2), 및 더미 연장부들(DEP)을 덮도록 베이스층(BSL) 상에 절연층(TINS)이 배치될 수 있다.
절연층(TINS) 상에 제2 연결 패턴(CP2) 및 제2-2 펜 센싱 전극들(PSE2-2)이 배치될 수 있다. 제2 연결 패턴(CP2)은 제2-2 펜 센싱 전극들(PSE2-2) 사이에 배치될 수 있다.
제2 펜 센싱부들(PSP2)은 절연층(TINS)에 정의된 제2 컨택홀들(T-CH2)을 통해 제2 연결 패턴(CP2)에 연결될 수 있다. 제2 펜 센싱부들(PSP2)은 절연층(TINS)에 정의된 제2 컨택홀들(P-CH2)을 통해 제2-2 펜 센싱 전극들(PSE2-2)에 연결될 수 있다.
제2 연결 패턴(CP2) 및 제2-2 펜 센싱 전극들(PSE2-2)을 덮도록 블랙 매트릭스(BM)가 절연층(TINS) 상에 배치될 수 있다.
도 26을 참조하면, 베이스층(BSL) 상에 제1 펜 센싱부(PSP1) 및 제1 센싱부(SP1)가 배치될 수 있다. 제1 펜 센싱부(PSP1) 및 제1 센싱부(SP1)를 덮도록 베이스층(BSL) 상에 절연층(TINS)이 배치될 수 있다.
절연층(TINS) 상에 제1-2 펜 센싱 전극(PSE1-2) 및 더미 전극(DME)이 배치될 수 있다. 제1-2 펜 센싱 전극(PSE1-2)은 제1 센싱부(SP1)의 부분에 중첩할 수 있다. 제1-2 펜 센싱 전극(PSE1-2) 및 더미 전극(DME)을 덮도록 블랙 매트릭스(BM)가 절연층(TINS) 상에 배치될 수 있다.
도 23 내지 도 26을 참조하면, 도 13 내지 도 16에 도시된 구성과 달리, 입력 센싱부(ISP-1)의 제1 및 제2 연결 패턴들(CP1,CP2), 제1-2 및 제2-2 펜 센싱 전극들(PSE1-2,PSE2-2), 및 더미 전극들(DME)은 제1 및 제2 센싱부들(SP1,SP2), 제1 및 제2 연장 패턴들(EP1,EP2), 및 제1-1 및 제2-1 펜 센싱 전극들(PSE1-1,PSE2-1)보다 위에 배치될 수 있다.
도 27은 본 발명의 다른 실시 예에 따른 입력 센싱부의 전극들의 구성을 보여주는 도면이다.
예시적으로, 도 27은 도 9에 대응하는 평면도로 도시하였다.
이하 도 9에 도시된 입력 센싱부(ISP)와 다른 구성을 위주로, 도 27에 도시된 입력 센싱부(ISP-2)의 구성이 설명될 것이다.
도 27을 참조하면, 평면 상에서 봤을 때, 입력 센싱부(ISP-2)의 제1-2 펜 센싱 전극들(PSE1-2)은 제1-1 펜 센싱 전극(PSE1-1)의 부분 및 제1 센싱 전극(SE1)의 부분과 중첩할 수 있다. 평면 상에서 봤을 때, 입력 센싱부(ISP-2)의 제2-2 펜 센싱 전극들(PSE2-2)은 제2-1 펜 센싱 전극(PSE2-1)의 부분 및 제2 센싱 전극(SE2)의 부분과 중첩할 수 있다.
제1 센싱 전극(SE1)에 중첩하는 제1-2 펜 센싱 전극들(PSE1-2)의 부분들은 제1 중첩 부분들(OVA1-1)로 정의될 수 있다. 제2 센싱 전극(SE2)에 중첩하는 제2-2 펜 센싱 전극들(PSE2-2)의 부분들은 제2 중첩 부분들(OVA2-1)로 정의될 수 있다.
제1 중첩 부분들(OVA1-1)은 제2 중첩 부분들(OVA2-1)과 다른 면적을 가질 수 있다. 예를 들어, 제1 중첩 부분들(OVA1-1)은 제2 중첩 부분들(OVA2-1)보다 큰 면적을 가질 수 있다. 예시적으로, 제1 중첩 부분들(OVA1-1)은 제2 중첩 부분들(OVA2-1)의 면적의 1.2배의 면적을 가질 수 있다.
제1 중첩 부분들(OVA1-1)은 제1 방향(DR1)으로 연장하며, 제2 방향(DR2)으로 제1 폭(W1)을 가질 수 있다. 제2 중첩 부분들(OVA2-1)은 제2 방향(DR2)으로 연장하며, 제1 방향(DR1)으로 제2 폭(W2)을 가질 수 있다. 제1 중첩 부분들(OVA1-1)은 제2 중첩 부분들(OVA2-1)보다 큰 면적을 가지므로, 제1 폭(W1)은 제2 폭(W2)보다 클 수 있다.
전술한 바와 같이, 제1 센싱 전극들(SE1) 및 제1-1 펜 센싱 전극들(PSE1-1)이 제2 센싱 전극들(SE2) 및 제2-1 펜 센싱 전극들(PSE2-1)보다 더 길게 형성될 수 있다. 따라서, 제1 센싱 전극들(SE1) 및 제1-1 펜 센싱 전극들(PSE1-1)의 배선 저항이 보다 더 클 수 있다. 배선 저항이 클 경우, 센싱 신호가 감소될 수 있다.
본 발명의 실시 예에서, 제1 중첩 부분들(OVA1-1)의 면적이 보다 더 크게 형성되므로, 제1 중첩 부분들(OVA1-1)에서 형성되는 더미 커패시터들의 용량이 더 커질 수 있다. 더미 커패시터들의 용량이 커질 경우, 전술한 유도 전류가 보다 더 잘 전송될 수 있다. 따라서, 보다 길게 형성된, 제1 센싱 전극들(SE1) 및 제1-1 펜 센싱 전극들(PSE1-1)에서 센싱 신호의 감소가 방지될 수 있다.
도 28은 본 발명의 다른 실시 예에 따른 입력 센싱부의 전극들의 구성을 보여주는 도면이다.
예시적으로, 도 28은 도 9에 대응하는 평면도로 도시하였다.
이하 도 9에 도시된 입력 센싱부(ISP)와 다른 구성을 위주로, 도 28에 도시된 입력 센싱부(ISP-3)의 구성이 설명될 것이다.
도 28을 참조하면, 평면 상에서 봤을 때, 입력 센싱부(ISP-3)의 제1-2 펜 센싱 전극들(PSE1-2)은 제1-1 펜 센싱 전극(PSE1-1)의 부분 및 제1 센싱 전극(SE1)의 부분과 중첩할 수 있다. 평면 상에서 봤을 때, 입력 센싱부(ISP-2)의 제2-2 펜 센싱 전극들(PSE2-2)은 제2-1 펜 센싱 전극(PSE2-1)의 부분 및 제2 센싱 전극(SE2)의 부분과 중첩할 수 있다.
제1 센싱 전극(SE1)에 중첩하는 제1-2 펜 센싱 전극들(PSE1-2)의 부분들은 제1 중첩 부분들(OVA1-2)로 정의될 수 있다. 제2 센싱 전극(SE2)에 중첩하는 제2-2 펜 센싱 전극들(PSE2-2)의 부분들은 제2 중첩 부분들(OVA2-2)로 정의될 수 있다.
제1 중첩 부분들(OVA1-1)은 제2 중첩 부분들(OVA2-1)과 다른 면적을 가질 수 있다. 예를 들어, 제1 중첩 부분들(OVA1-2)은 제2 중첩 부분들(OVA2-2)보다 작은 면적을 가질 수 있다. 예시적으로, 제2 중첩 부분들(OVA2-2)은 제1 중첩 부분들(OVA1-2)의 면적의 1.2배의 면적을 가질 수 있다.
제1 중첩 부분들(OVA1-2)은 제1 방향(DR1)으로 연장하며, 제2 방향(DR2)으로 제2 폭(W2)을 가질 수 있다. 제2 중첩 부분들(OVA2-2)은 제2 방향(DR2)으로 연장하며, 제1 방향(DR1)으로 제1 폭(W1)을 가질 수 있다. 제2 중첩 부분들(OVA2-2)은 제1 중첩 부분들(OVA1-2)보다 큰 면적을 가지므로, 제1 폭(W1)은 제2 폭(W2)보다 클 수 있다.
도 29는 본 발명의 다른 실시 예에 따른 입력 센싱부의 전극들의 구성을 보여주는 도면이다.
예시적으로, 도 29에는 입력 센싱부(ISP-4)의 일부 영역에 배치된 전극들이 도시되었다. 이하 도 8에 도시된 입력 센싱부(ISP)와 다른 구성을 위주로, 도 29에 도시된 입력 센싱부(ISP-4)의 구성이 설명될 것이다.
도 29를 참조하면, 도시하지 않았으나, 입력 센싱부(ISP-4)에서도, 제1 센싱 전극들(SE1) 및 제2 센싱 전극들(SE2)은 전술한 센싱 회로(SNC, 도 19에 도시됨)에 연결될 수 있다. 센싱 회로(SNC)는 입력 센싱부(ISP-4)의 하단에 인접할 수 있다.
제1 중첩 부분들(OVA1-3)의 면적들은 센싱 회로(SNC)를 향할수록, 즉, 입력 센싱부(ISP-4)의 하단에 인접할수록 작아질 수 있다. 제2 중첩 부분들(OVA2-3)의 면적들은 센싱 회로(SNC)를 향할수록, 즉, 입력 센싱부(ISP-4)의 하단에 인접할수록 제1 및 제2 중첩 부분들(OVA1-3,OVA2-3)의 면적은 점차적으로 작아질 수 있다.
센싱 회로(SNC)와 멀어질수록 배선 저항이 커질 수 있다. 그러나, 본 발명의 실시 예에서, 센싱 회로(SNC)와 멀어질수록 제1 중첩 부분들(OVA1-3)의 면적 및 제2 중첩 부분들(OVA2-3)의 면적이 점차적으로 커질 수 있다.
전술한 제1 더미 커패시터들(DCP1)의 용량은 제1 중첩 부분들(OVA1-3)의 면적에 비례하고, 제2 더미 커패시터들(DCP2)의 용량은 제2 중첩 부분들(OVA2-3)의 면적에 비례할 수 있다. 제1 및 제2 더미 커패시터들(DCP1,DCP2)의 용량이 클수록 센싱 신호가 더 잘 전송되어 센싱 감도가 커질 수 있다. 본 발명의 실시 예에서, 센싱 회로(SNC)와 멀어질수록 제1 및 제2 중첩 부분들(OVA1-3,OVA2-3)의 면적이 점차적으로 증가됨으로써, 센싱 감도가 향상될 수 있다.
도 30은 본 발명의 다른 실시 예에 따른 입력 센싱부의 전극들의 구성을 보여주는 도면이다.
예시적으로, 도 30은 도 9에 대응하는 평면도로 도시하였다.
이하 도 9에 도시된 입력 센싱부(ISP)와 다른 구성을 위주로, 도 30에 도시된 입력 센싱부(ISP')의 구성이 설명될 것이다.
도 30을 참조하면, 입력 센싱부(ISP')는 제1 및 제2 센싱 전극들(SE1,SE2) 및 제1-1 및 제2-1 펜 센싱 전극들(PSE1-1,PSE2-1)을 포함할 수 있다. 제1 및 제2 센싱 전극들(SE1,SE2) 및 제1-1 및 제2-1 펜 센싱 전극들(PSE1-1,PSE2-1)은 도 9에 도시된 제1 및 제2 센싱 전극들(SE1,SE2) 및 제1-1 및 제2-1 펜 센싱 전극들(PSE1-1,PSE2-1)과 동일한 구성을 가질 수 있다.
다만, 입력 센싱부(ISP')는 입력 센싱부(ISP)와 달리, 제1-2 및 제2-2 펜 센싱 전극들(PSE1-2,PSE2-2) 및 더미 전극들(DME)을 포함하지 않을 수 있다.
도 31은 도 9에 도시된 입력 센싱부, 도 29에 도시된 입력 센싱부, 및 도 30에 도시된 입력 센싱부의 센싱 신호들을 센싱 회로와의 거리에 따라 도시한 그래프이다.
도 31을 참조하면, 세로축은 센싱 신호(Signal)의 크기를 나타내며, 센싱 신호(Signal)의 크기는 유도 전류의 크기로 정의될 수 있다. 가로축은 센싱 회로(SNC)에 대한 전극들의 위치를 나타낸다. 좌측으로 갈수록 센싱 회로(SNC)와 먼 쪽을 가리키며, 우측으로 갈수록 센싱 회로(SNC)에 가까울 수 있다.
도 31을 참조하면, 입력 센싱부(ISP')에서, 센싱 회로(SNC)와 멀어질수록 배선 저항이 증가하여, 센싱 신호(Signal)의 크기가 작아질 수 있다. 센싱 회로(SNC)와 멀어질수록 입력 센싱부(ISP')의 센싱 감도가 감소할 수 있다.
입력 센싱부(ISP)에서, 제1 및 제2 중첩 부분들(OVA1,OVA2)에 제1 및 제2 더미 커패시터들(DCP1, DCP2)이 형성됨으로써, 센싱 신호(Signal)가 보다 더 센싱 회로(SNC)에 전송될 수 있다. 따라서, 배선 저항에 따른 센싱 신호(Signal)의 감소가 방지될 수 있다. 그 결과, 입력 센싱부(ISP)의 센싱 감도가 입력 센싱부(ISP')보다 향상할 수 있다.
또한, 도 21에서 설명된 바와 같이, 센싱 회로(SNC)와 멀어질수록 보다 많은 제1 더미 커패시터들(DCP1)에 의해 유도 전류(IC1)가 제1 센싱 전극(SE1)에 제공될 수 있다. 이러한 경우, 입력 센싱부(ISP)의 센싱 신호(Signal)의 균일도가 입력 센싱부(ISP')보다 향상될 수 있다.
또한, 도 29에서 설명된 바와 같이, 센싱 회로(SNC)와 멀어질수록 제1 및 제2 중첩 부분들(OVA1-3,OVA2-3)의 면적이 점차적으로 증가됨으로써, 센싱 감도가 향상될 수 있다. 이러한 경우, 입력 센싱부(ISP-4)의 센싱 신호(Signal)의 균일도가 보다 더 향상될 수 있다.
도 32는 본 발명의 다른 실시 예에 따른 입력 센싱부의 구성을 보여주는 도면이다.
예시적으로 도 32는 도 8에 대응하는 평면도로 도시되었다.
이하, 도 8에 도시된 입력 센싱부(ISP)와 다른 구성을 위주로 도 32에 도시된 입력 센싱부(ISP-5)의 구성이 설명될 것이다.
도 32를 참조하면, 입력 센싱부(ISP-5)는 제2 방향(DR2)으로 연장하는 장변들 및 제1 방향(DR1)으로 연장하는 단변들을 갖는 직사각형 형상을 가질 수 있다. 도 8에 도시된 입력 센싱부(ISP)는 제1 방향(DR1)으로 더 길게 연장하나, 도 32에 도시된 입력 센싱부(ISP-5)는 제2 방향(DR2)으로 더 길게 연장할 수 있다.
입력 센싱부(ISP-5)는 제1 센싱 전극들(SE1), 제2 센싱 전극들(SE2), 제1-1 펜 센싱 전극들(PSE1-1), 제1-2 펜 센싱 전극들(PSE1-2), 제2-1 펜 센싱 전극들(PSE2-1), 및 제2-2 펜 센싱 전극들(PSE2-2)을 포함할 수 있다.
도 8에 도시된 입력 센싱부(ISP)와 달리 제1 센싱 전극들(SE1)은 제1 연결 패턴들(CP1)을 포함하고, 제1-1 펜 센싱 전극들(PSE1-1)은 제2 연결 패턴들(CP2)을 포함할 수 있다. 즉, 제1 센싱부들(SP1)은 제1 연결 패턴들(CP1)에 의해 연결되고, 제1 펜 센싱부들(PSP1)은 제2 연결 패턴들(CP2)에 의해 연결될 수 있다.
도 9에 도시된 입력 센싱부(ISP)와 달리 제2 센싱 전극들(SE2)은 제1 연장 패턴들(EP1)을 포함하고, 제2-1 펜 센싱 전극들(PSE2-1)은 제2 연장 패턴들(EP2)을 포함할 수 있다. 즉, 제1 연장 패턴들(EP1)은 제2 센싱부들(SP2)로부터 연장하고, 제2 연장 패턴들(EP2)은 제2 펜 센싱부들(PSP2)로부터 연장할 수 있다.
입력 센싱부(ISP-5)에서, 제2 센싱 전극들(SE2)이 제1 센싱 전극들(SE1)보다 길고, 제2-1 펜 센싱 전극들(PSE2-1)이 제1-1 펜 센싱 전극들(PSE1-1)보다 길 수 있다. 따라서, 도 9에 도시된 입력 센싱부(ISP)와 달리, 보다 길게 형성된 제2 센싱 전극들(SE2) 및 제2-1 펜 센싱 전극들(PSE2-1)에 제1 및 제2 연장 패턴들(EP1,EP2)이 사용되고, 보다 짤게 형성된 제1 센싱 전극들(SE1) 및 제1-1 펜 센싱 전극들(PSE1-1)에 제1 및 제2 연결 패턴들(CP1,CP2)이 사용될 수 있다.
이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DD: 표시 장치 DP: 표시 패널
ISP: 입력 센싱부 SE1,SE2: 제1 및 제2 센싱 전극
SE1-1,SE1-1: 제1-1 및 제1-2 센싱 전극
SE2-1,SE2-1: 제2-1 및 제2-2 센싱 전극
PSE1-1,PSE1-2: 제1-1 및 제1-2 펜 센싱 전극
PSE2-1,PSE2-2: 제2-1 및 제2-2 펜 센싱 전극
SP1,SP2: 제1 및 제2 센싱부 PSP1,PSP2: 제1 및 제2 펜 센싱부
CP1,CP2: 제1 및 제2 연결 패턴 EP1,EP2: 제1 및 제2 연결 패턴
DME: 더미 전극 OVA1,OVA2: 제1 및 제2 중첩 부분

Claims (22)

  1. 제1 센싱 전극;
    상기 제1 센싱 전극과 절연되어 교차하는 제2 센싱 전극;
    상기 제1 센싱 전극에 인접하고, 상기 제2 센싱 전극과 절연되어 교차하는 제1-1 펜 센싱 전극;
    상기 제2 센싱 전극에 인접하고, 상기 제1 센싱 전극 및 상기 제1-1 펜 센싱 전극과 절연되어 교차하는 제2-1 펜 센싱 전극; 및
    상기 제1 센싱 전극 및 상기 제1-1 펜 센싱 전극과 다른층에 배치되고, 평면 상에서 봤을 때, 상기 제1 센싱 전극의 부분과 중첩하는 제1-2 펜 센싱 전극을 포함하는 입력 센싱부.
  2. 제 1 항에 있어서,
    상기 제1-2 펜 센싱 전극은 상기 제1-1 펜 센싱 전극과 전기적으로 연결된 입력 센싱부.
  3. 제 2 항에 있어서,
    상기 평면 상에서 봤을 때, 상기 제1-2 펜 센싱 전극은 상기 제1-1 펜 센싱 전극의 부분과 중첩하는 입력 센싱부.
  4. 제 1 항에 있어서,
    상기 제2 센싱 전극의 부분 및 상기 제2-1 펜 센싱 전극의 부분과 다른층에 배치되고, 평면 상에서 봤을 때, 상기 제2 센싱 전극의 부분과 중첩하는 제2-2 펜 센싱 전극을 더 포함하는 입력 센싱부.
  5. 제 4 항에 있어서,
    상기 제2-2 펜 센싱 전극은 상기 제2-1 펜 센싱 전극과 전기적으로 연결된 입력 센싱부.
  6. 제 5 항에 있어서,
    상기 평면 상에서 봤을 때, 상기 제2-2 펜 센싱 전극은 상기 제2-1 펜 센싱 전극의 부분과 중첩하는 입력 센싱부.
  7. 제 4 항에 있어서,
    상기 제1 센싱 전극에 중첩하는 상기 제1-2 펜 센싱 전극의 제1 중첩 부분은 상기 제2 센싱 전극에 중첩하는 상기 제2-2 펜 센싱 전극의 제2 중첩 부분과 같은 면적을 갖는 입력 센싱부.
  8. 제 4 항에 있어서,
    상기 제1 센싱 전극에 중첩하는 상기 제1-2 펜 센싱 전극의 제1 중첩 부분은 상기 제2 센싱 전극에 중첩하는 상기 제2-2 펜 센싱 전극의 제2 중첩 부분과 다른 면적을 갖는 입력 센싱부.
  9. 제 8 항에 있어서,
    상기 제1 중첩 부분은 상기 제2 중첩 부분보다 큰 면적을 갖는 입력 센싱부.
  10. 제 8 항에 있어서,
    상기 제1 중첩 부분은 상기 제2 중첩 부분보다 작은 면적을 갖는 입력 센싱부.
  11. 제 4 항에 있어서,
    상기 제1-1 및 제2-1 펜 센싱 전극들은 상기 제1 및 제2 센싱 전극들과 동일층에 배치되는 입력 센싱부.
  12. 제 11 항에 있어서,
    상기 제1-2 펜 센싱 전극은 상기 제2-2 펜 센싱 전극과 동일층에 배치되는 입력 센싱부.
  13. 제 4 항에 있어서,
    상기 제1 센싱 전극은, 서로 대칭되는 형상을 갖는 제1-1 센싱 전극 및 제1-2 센싱 전극을 포함하고,
    상기 제2 센싱 전극은, 서로 대칭되는 형상을 갖는 제2-1 센싱 전극 및 제2-2 센싱 전극을 포함하고,
    상기 제1-1 펜 센싱 전극은 상기 제1-1 센싱 전극 및 상기 제1-2 센싱 전극 사이에 배치되고, 상기 제2-1 펜 센싱 전극은 상기 제2-1 센싱 전극 및 상기 제2-2 센싱 전극 사이에 배치되는 입력 센싱부.
  14. 제 13 항에 있어서,
    상기 제1-1 및 제1-2 센싱 전극들 각각은,
    복수개의 제1 센싱부들; 및
    상기 제1 센싱부들 사이에 배치되고, 상기 제1 센싱부들로부터 연장하는 복수개의 제1 연장 패턴들을 포함하고,
    상기 제2-1 및 제2-2 센싱 전극들 각각은,
    복수개의 제2 센싱부들; 및
    상기 제2 센싱부들 사이에 배치되고, 상기 제2 센싱부들을 연결하는 복수개의 제1 연결 패턴들을 포함하고,
    상기 제1 및 제2 센싱부들 및 상기 제1 연장 패턴들은 동일층에 배치되고, 상기 제1 연결 패턴들은 상기 제1 및 제2 센싱부들 및 상기 제1 연장 패턴들과 다른 층에 배치되고,
    상기 제1-2 및 제2-2 펜 센싱 전극들은 상기 제1 및 제2 연결 패턴들과 동일층에 배치되는 입력 센싱부.
  15. 제 14 항에 있어서,
    상기 제1 및 제2 센싱 전극들에 연결된 센싱 회로를 더 포함하고,
    상기 제1-2 펜 센싱 전극은 복수개로 제공되고, 상기 제2-2 펜 센싱 전극은 복수개로 제공되고,
    상기 복수개의 제1-2 펜 센싱 전극들은 상기 제1 센싱부들의 부분들에 중첩하고, 상기 복수개의 제2-2 펜 센싱 전극들은 상기 제2 센싱부들의 부분들에 중첩하고,
    상기 제1 센싱부들에 중첩하는 상기 제1-2 펜 센싱 전극들의 부분들의 면적 및 상기 제2 센싱부들에 중첩하는 상기 제2-2 펜 센싱 전극들의 부분들의 면적은 상기 센싱 회로를 향할수록 점차적으로 작아지는 입력 센싱부.
  16. 제 14 항에 있어서,
    상기 제1-1 펜 센싱 전극은,
    복수개의 제1 펜 센싱부들; 및
    상기 제1 펜 센싱부들 사이에 배치되고, 상기 제1 펜 센싱부들로부터 연장하는 복수개의 제2 연장 패턴들을 포함하고,
    상기 제2-1 펜 센싱 전극은,
    복수개의 제2 펜 센싱부들; 및
    상기 제2 펜 센싱부들 사이에 배치되고, 상기 제2 펜 센싱부들을 연결하는 복수개의 제2 연결 패턴들을 포함하고,
    상기 제1 및 제2 연결 패턴들은 상기 제1 및 제2 연장 패턴들과 절연되어 교차하고, 상기 제1 및 제2 펜 센싱부들 및 상기 제2 연장 패턴들은 상기 제1 및 제2 센싱부들 및 상기 제1 연장 패턴과 동일층에 배치되고, 상기 제2 연결 패턴들은 상기 제1 연결 패턴들과 동일층에 배치되는 입력 센싱부.
  17. 제 16 항에 있어서,
    상기 제1-2 펜 센싱 전극 및 상기 제2-2 펜 센싱 전극 각각은 복수개로 제공되고,
    상기 복수개의 제1-2 펜 센싱 전극들은 상기 제1 펜 센싱부들에 각각 중첩하고, 상기 복수개의 제2-2 펜 센싱 전극들은 상기 제2 펜 센싱부들에 각각 중첩하는 입력 센싱부.
  18. 제 1 항에 있어서,
    상기 제1 및 제2 센싱 전극들은 사용자의 터치를 센싱하고, 상기 제1-1 및 제2-1 센싱 전극들은 펜의 터치를 센싱하는 입력 센싱부.
  19. 제 1 항에 있어서,
    상기 제1-2 펜 센싱 전극 주변에 배치되어 상기 제1 센싱 전극의 부분에 중첩하는 더미 전극을 더 포함하고,
    상기 제1-2 펜 센싱 전극 및 상기 더미 전극은 메쉬 형상을 갖고, 상기 제1-2 펜 센싱 전극 및 상기 더미 전극 사이의 경계는 지그 재그 패턴으로 형성되는 입력 센싱부.
  20. 제1 센싱 전극;
    상기 제1 센싱 전극과 절연되어 교차하는 제2 센싱 전극;
    상기 제1 센싱 전극에 인접하고, 상기 제2 센싱 전극과 절연되어 교차하는 제1-1 펜 센싱 전극;
    상기 제2 센싱 전극에 인접하고, 상기 제1 센싱 전극 및 상기 제1-1 펜 센싱 전극과 절연되어 교차하는 제2-1 펜 센싱 전극;
    상기 제1 센싱 전극 및 상기 제1-1 펜 센싱 전극과 다른층에 배치되고, 평면 상에서 봤을 때, 상기 제1 센싱 전극의 부분과 중첩하는 제1-2 펜 센싱 전극; 및
    상기 제2 센싱 전극의 부분 및 상기 제2-1 펜 센싱 전극의 부분과 다른층에 배치되고, 평면 상에서 봤을 때, 상기 제2 센싱 전극의 부분과 중첩하는 제2-2 펜 센싱 전극을 포함하고,
    상기 제1 센싱 전극에 중첩하는 상기 제1-2 펜 센싱 전극의 제1 중첩 부분은 상기 제2 센싱 전극에 중첩하는 상기 제2-2 펜 센싱 전극의 제2 중첩 부분과 다른 면적을 갖는 입력 센싱부.
  21. 표시 패널; 및
    상기 표시 패널 상에 배치된 입력 센싱부를 포함하고,
    상기 입력 센싱부는,
    제1 센싱 전극;
    상기 제1 센싱 전극과 절연되어 교차하는 제2 센싱 전극;
    상기 제1 센싱 전극에 인접하고, 상기 제2 센싱 전극과 절연되어 교차하는 제1-1 펜 센싱 전극;
    상기 제2 센싱 전극에 인접하고, 상기 제1 센싱 전극 및 상기 제1-1 펜 센싱 전극과 절연되어 교차하는 제1-2 펜 센싱 전극; 및
    상기 제1 센싱 전극 및 상기 제1-1 펜 센싱 전극과 다른층에 배치되고, 상기 제1-1 펜 센싱 전극에 전기적으로 연결되고, 평면 상에서 봤을 때, 상기 제1 센싱 전극의 부분과 중첩하는 제1-2 펜 센싱 전극을 포함하는 표시 장치.
  22. 제1 방향으로 연장하는 제1 센싱 전극;
    상기 제1 센싱 전극과 절연되어 상기 제1 방향으로 연장하며, 상기 제1 센싱 전극과 동일층에 배치되는 제1-1 펜 센싱 전극; 및
    상기 제1 센싱 전극 및 상기 제1-1 펜 센싱 전극과 다른층에 배치되고, 상기 제1-1 펜 센싱 전극과 전기적으로 연결된 제1-2 펜 센싱 전극을 포함하고,
    평면 상에서 봤을 때, 상기 제1-2 펜 센싱 전극은 상기 제1 센싱 전극의 부분과 중첩하는 표시 장치.
KR1020220151855A 2022-11-14 2022-11-14 입력 센싱부 및 그것을 포함하는 표시 장치 KR20240071450A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220151855A KR20240071450A (ko) 2022-11-14 2022-11-14 입력 센싱부 및 그것을 포함하는 표시 장치
US18/360,590 US20240160325A1 (en) 2022-11-14 2023-07-27 Input sensing part and display device including the same
CN202311446687.7A CN118034531A (zh) 2022-11-14 2023-11-01 输入感测部
EP23209706.3A EP4369160A1 (en) 2022-11-14 2023-11-14 Input sensing part and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220151855A KR20240071450A (ko) 2022-11-14 2022-11-14 입력 센싱부 및 그것을 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20240071450A true KR20240071450A (ko) 2024-05-23

Family

ID=88834075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220151855A KR20240071450A (ko) 2022-11-14 2022-11-14 입력 센싱부 및 그것을 포함하는 표시 장치

Country Status (4)

Country Link
US (1) US20240160325A1 (ko)
EP (1) EP4369160A1 (ko)
KR (1) KR20240071450A (ko)
CN (1) CN118034531A (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200060601A (ko) * 2018-11-21 2020-06-01 삼성디스플레이 주식회사 입력감지유닛 및 이를 포함하는 표시장치

Also Published As

Publication number Publication date
CN118034531A (zh) 2024-05-14
EP4369160A1 (en) 2024-05-15
US20240160325A1 (en) 2024-05-16

Similar Documents

Publication Publication Date Title
WO2022057326A1 (zh) 触控结构及触控显示面板、电子装置
WO2021147175A1 (zh) 触控显示面板及电子装置
KR20220117372A (ko) 표시 장치
WO2021196076A1 (zh) 触控结构、触控显示面板及电子装置
EP4400949A1 (en) Display device and electronic apparatus including same
WO2021196083A1 (zh) 触控结构、触控显示面板及电子装置
CN216979737U (zh) 显示面板及显示触控装置
KR20240071450A (ko) 입력 센싱부 및 그것을 포함하는 표시 장치
US11301106B2 (en) Display device including built-in components to sense input through electromagnetic pen
US12019833B2 (en) Touch structure, touch display panel and electronic device
KR20240104254A (ko) 입력 센싱부 및 이를 포함하는 표시 장치
EP4394566A1 (en) Input sensor unit and display device including the same
KR20240065507A (ko) 펜 및 그것을 포함하는 표시 장치
US12039138B1 (en) Input sensing unit and display device including the same
EP4379514A1 (en) Digitizer and display device including the same
WO2023142988A1 (zh) 显示面板及显示触控装置
KR20240048079A (ko) 표시장치 및 이의 제조방법
KR20220033643A (ko) 표시 장치 및 그것의 구동 방법
KR20230146693A (ko) 입력 센싱부 및 그것을 포함하는 표시 장치
KR20240091379A (ko) 표시장치 및 이를 포함하는 전자장치
KR20230078874A (ko) 입력 센싱부 및 그것을 포함하는 표시 장치
KR20240046366A (ko) 표시 장치
KR20240031501A (ko) 입력 센싱부 및 그것의 구동 방법
KR20210116749A (ko) 표시 장치
KR20240031502A (ko) 표시 장치