KR20240068962A - 터치 표시 장치 - Google Patents

터치 표시 장치 Download PDF

Info

Publication number
KR20240068962A
KR20240068962A KR1020220150035A KR20220150035A KR20240068962A KR 20240068962 A KR20240068962 A KR 20240068962A KR 1020220150035 A KR1020220150035 A KR 1020220150035A KR 20220150035 A KR20220150035 A KR 20220150035A KR 20240068962 A KR20240068962 A KR 20240068962A
Authority
KR
South Korea
Prior art keywords
touch
electrode
display
gate
disposed
Prior art date
Application number
KR1020220150035A
Other languages
English (en)
Inventor
이양식
배상혁
Original Assignee
엘지디스플레이 주식회사
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to EP23192645.2A priority Critical patent/EP4369158A1/en
Priority to US18/242,353 priority patent/US20240160312A1/en
Priority to CN202311185484.7A priority patent/CN118034530A/zh
Publication of KR20240068962A publication Critical patent/KR20240068962A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8428—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Abstract

본 개시의 실시 예들에 따른 터치 표시 장치는, 표시 영역 및 표시 영역의 외곽에 위치하는 비 표시 영역을 포함하는 기판, 표시 영역에 배치된 디스플레이 애노드 전극, 표시 영역에 배치되며 디스플레이 애노드 전극 상에 위치하는 발광층, 표시 영역에 배치되며 발광층 상에 위치하며 투명 전극 물질인 캐소드 전극 물질을 포함하는 디스플레이 캐소드 전극, 표시 영역에 배치되며 디스플레이 애노드 전극을 구동하기 위한 디스플레이 구동 트랜지스터, 표시 영역에 배치되는 터치 전극, 및 터치 전극을 구동하기 위한 터치 구동 트랜지스터를 포함할 수 있다.

Description

터치 표시 장치{TOUCH DISPLAY DEVICE}
본 개시의 실시 예들은 터치 표시 장치에 관한 것이다.
터치 표시 장치는 영상이나 이미지를 표시하는 기능 이외에, 사용자가 손쉽게 정보 혹은 명령을 직관적이고 편리하게 입력할 수 있도록 해주는 터치 기반의 입력 기능을 제공할 수 있다.
이러한 터치 표시 장치는 터치 기반의 입력 기능을 제공하기 위해서, 사용자의 터치 유무를 파악하고 터치 좌표를 정확하게 센싱할 수 있어야 한다. 터치 표시 장치는 터치 센싱을 위하여 터치 센서 구조 및 터치 회로를 포함해야 하며, 터치 센서 구조는 다수의 터치 전극들과 이들을 터치 회로와 연결해주기 위한 다수의 터치 라인들을 포함할 수 있고, 이러한 터치 센서 구조에 맞게 터치 회로가 동작해야만 한다.
터치 표시 장치의 사이즈가 증가하거나 터치 해상도(터치 센싱 정확도)가 높아지는 경우, 더욱 많은 터치 전극들이 필요하게 되고, 이러한 터치 전극 개수의 증가로 인해 더욱 많은 터치 라인들과 터치 채널들이 필요할 수 있다.
종래의 터치 표시 장치의 기술 분야에서는, 터치 전극 개수의 증가로 인해 터치 라인 개수, 터치 패드 개수 및 터치 채널 개수가 증가하는 문제점이 있어왔다. 또한, 이러한 문제점과 관련하여, 터치 라인 개수 및 터치 패드 개수 증가는 패널 구조를 복잡하게 만드는 요인이 될 수 있고, 터치 라인 개수와 대응되는 터치 채널 수의 증가는 터치 회로의 복잡도를 높여주어 터치 회로의 사이즈 및 제작 비용이 늘어나는 문제점을 야기할 수 있다.
이에, 본 개시의 실시 예들은 터치 전극 개수의 증가에도 불구하고, 터치 라인 개수, 터치 패드 개수, 및 터치 채널 수를 줄여줄 수 있는 진보된 터치 센서 구조를 갖는 터치 표시 장치를 제공할 수 있다.
본 개시의 실시 예들은 터치 라인 개수, 터치 패드 개수, 및 터치 채널 수를 줄여주면서도 높은 터치 해상도를 가능하게 하는 진보된 터치 센서 구조를 갖는 터치 표시 장치를 제공할 수 있다.
본 개시의 실시 예들은 자체 발광 디스플레이 타입의 표시 패널에 센서 구조가 내장되는 터치 표시 장치를 제공할 수 있다.
본 개시의 실시 예들은 상부 발광 구조의 표시 패널에 센서 구조가 내장되는 터치 표시 장치를 제공할 수 있다.
본 개시의 실시 예들에 따른 터치 표시 장치는, 표시 영역 및 표시 영역의 외곽에 위치하는 비 표시 영역을 포함하는 기판, 표시 영역에 배치된 디스플레이 애노드 전극, 표시 영역에 배치되며 디스플레이 애노드 전극 상에 위치하는 발광층, 표시 영역에 배치되며 발광층 상에 위치하며 투명 전극 물질인 캐소드 전극 물질을 포함하는 디스플레이 캐소드 전극, 표시 영역에 배치되며 디스플레이 애노드 전극을 구동하기 위한 디스플레이 구동 트랜지스터, 표시 영역에 배치되는 터치 전극, 및 표시 영역에 배치되며 터치 전극을 구동하기 위한 터치 구동 트랜지스터를 포함할 수 있다.
터치 전극은 터치 캐소드 전극을 포함할 수 있다. 터치 캐소드 전극은 캐소드 전극 물질을 포함하고, 디스플레이 캐소드 전극과 이격 되어 배치될 수 있다.
터치 전극은 터치 캐소드 전극 아래에 배치되는 터치 애노드 전극을 더 포함할 수 있다. 터치 애노드 전극은 디스플레이 애노드 전극과 동일한 애노드 전극 물질을 포함할 수 있다.
터치 구동 트랜지스터는 제1 액티브층, 제1 소스 전극, 제1 드레인 전극, 및 제1 게이트 전극을 포함하고, 터치 전극은 제1 소스 전극 또는 제1 드레인 전극과 터치 캐소드 전극 간의 전기적인 연결을 중계해주는 중계 전극을 더 포함할 수 있다.
중계 전극은 제1 소스 전극 또는 제1 드레인 전극과 터치 캐소드 전극 사이에 위치할 수 있다. 이와 다르게, 중계 전극은 제1 게이트 전극과 동일한 층에 위치할 수 있다.
본 개시의 실시 예들에 따른 터치 표시 장치는, 터치 구동 트랜지스터의 온-오프를 제어하기 위한 제어 트랜지스터를 더 포함할 수 있다.
제어 트랜지스터는 제2 액티브층, 제2 소스 전극, 제2 드레인 전극, 및 제2 게이트 전극을 포함할 수 있다.
제2 소스 전극 또는 제2 드레인 전극은 제1 게이트 전극과 전기적으로 연결되고, 제2 드레인 전극 또는 제2 소스 전극은 제1 스위칭 신호 라인과 전기적으로 연결되고, 제2 게이트 전극은 구동 신호 라인과 전기적으로 연결될 수 있다.
제어 트랜지스터는 비 표시 영역에 배치될 수 있다.
표시 영역은 픽셀 영역 및 투과 영역을 포함할 수 있다.
디스플레이 애노드 전극, 발광층, 디스플레이 캐소드 전극, 및 디스플레이 구동 트랜지스터는 픽셀 영역에 배치될 수 있고, 터치 전극은 투과 영역에 배치될 수 있다.
본 개시의 실시 예들에 따른 터치 표시 장치는, 기판, 기판 상의 디스플레이 애노드 전극, 디스플레이 애노드 전극 상의 발광층, 발광층 상에 위치하고 투명 전극 물질인 캐소드 전극 물질을 포함하는 디스플레이 캐소드 전극, 캐소드 전극 물질을 포함하는 터치 캐소드 전극, 전압 레벨이 가변 되는 터치 구동 신호가 인가되는 터치 라인, 및 터치 라인과 터치 캐소드 전극 간의 연결을 제어하는 터치 구동 트랜지스터를 포함할 수 있다.
본 개시의 실시 예들에 따른 터치 표시 장치는, 터치 구동 트랜지스터의 온-오프를 제어하기 위한 제어 트랜지스터를 더 포함할 수 있다.
터치 구동 트랜지스터는 표시 영역에 배치되고, 제어 트랜지스터는 표시 영역의 외곽에 위치하는 비 표시 영역에 배치될 수 있다.
터치 구동 트랜지스터와 터치 캐소드 전극 간의 연결을 위한 중계 전극을 더 포함하고, 중계 전극은, 터치 구동 트랜지스터의 소스 전극 또는 드레인 전극보다 기판에서 멀리 위치하고, 터치 캐소드 전극보다 기판에 더 가깝게 위치할 수 있다.
터치 구동 트랜지스터와 터치 캐소드 전극 간의 연결을 위한 중계 전극을 더 포함하고, 중계 전극은 제1 게이트 전극과 동일한 층에 위치할 수 있다.
본 개시의 실시 예들에 의하면, 터치 전극 개수의 증가에도 불구하고, 터치 라인 개수, 터치 패드 개수, 및 터치 채널 수를 줄여줄 수 있는 진보된 터치 센서 구조를 제공할 수 있다.
본 개시의 실시 예들에 의하면, 터치 라인 개수, 터치 패드 개수, 및 터치 채널 수를 줄여주면서도 높은 터치 해상도를 가능하게 하는 진보된 터치 센서 구조를 제공할 수 있다.
본 개시의 실시 예들에 의하면, 자체 발광 디스플레이 타입의 표시 패널에 센서 구조가 내장되는 터치 표시 장치를 제공할 수 있다.
본 개시의 실시 예들에 의하면, 상부 발광 구조의 표시 패널에 센서 구조가 내장되는 터치 표시 장치를 제공할 수 있다. 이와 같이, 표시 패널에 터치 센서가 내장됨으로써, 패널 제조 공정을 단순화하거나 일부 공정을 생략할 수 있게 되어, 공정최적화에 도움을 줄 수 있다.
본 개시의 실시 예들에 의하면, 터치 전극 개수의 증가에도 불구하고, 진보된 터치 센서 구조를 통해 적은 개수의 터치 라인 및 터치 채널만으로도 정상적인 터치 구동 및 터치 센싱이 가능해짐으로써, 저전력 구동 및 고효율 구동이 가능해질 수 있다.
본 개시의 실시 예들에 의하면, 터치 전극 개수의 증가에도 불구하고, 진보된 터치 센서 구조를 통해 터치 채널 수를 줄여줌으로써, 터치 구동 회로의 부품 사이즈 또는 부품 수를 줄여줄 수 있다. 이에 따라, 터치 표시 장치를 경량화 시켜줄 수 있다.
도 1은 본 개시의 실시 예들에 따른 터치 표시 장치의 디스플레이 구동 시스템 구성도이다.
도 2는 본 개시의 실시 예들에 따른 터치 표시 장치의 터치 센싱 시스템을 나타낸다.
도 3a는 본 개시의 실시 예들에 따른 터치 표시 장치의 셀프-캐패시턴스 센싱 기반의 터치 센서 구조 나타낸다.
도 3b는 본 개시의 실시 예들에 따른 터치 표시 장치의 뮤추얼-캐패시턴스 센싱 기반의 터치 센서 구조를 나타낸다.
도 4a는 본 개시의 실시 예들에 따른 터치 표시 장치의 셀프-캐패시턴스 센싱 기반의 터치 센서 구조에 대응되는 터치 구동 회로를 나타낸다.
도 4b는 본 개시의 실시 예들에 따른 터치 표시 장치의 뮤추얼-캐패시턴스 센싱 기반의 터치 센서 구조에 대응되는 터치 구동 회로를 나타낸다.
도 5a 및 도 5b는 본 개시의 실시 예들에 따른 터치 표시 장치의 셀프-캐패시턴스 센싱 기반의 진보된 터치 센서 구조들을 나타낸다.
도 6a 및 도 6b는 본 개시의 실시 예들에 따른 터치 표시 장치의 셀프-캐패시턴스 센싱 기반의 진보된 터치 센서 구조들에서, 터치 전극들과 터치 구동 회로를 연결하는 2가지 방식을 나타낸다.
도 7a 및 도 7b는 본 개시의 실시 예들에 따른 터치 표시 장치의 셀프-캐패시턴스 센싱 기반의 진보된 터치 센서 구조들에서, 개별 구동 방식의 터치 구동 타이밍 다이어그램과 그룹 구동 방식의 터치 구동 타이밍 다이어그램이다.
도 8a 및 도 8b는 본 개시의 실시 예들에 따른 터치 표시 장치의 뮤추얼-캐패시턴스 센싱 기반의 진보된 터치 센서 구조들을 나타낸다.
도 9는 본 개시의 실시 예들에 따른 터치 표시 장치의 서브 픽셀의 등가 회로이다.
도 10은 본 개시의 실시 예들에 따른 터치 표시 장치의 표시 패널에서, 표시 영역 및 비 표시 영역을 나타낸다.
도 11은 본 개시의 실시 예들에 따른 터치 표시 장치에서, 제1 내지 제4 터치 전극, 제1 내지 제4 터치 구동 트랜지스터, 및 제1 내지 제4 제어 트랜지스터를 나타낸다.
도 12는 본 개시의 실시 예들에 따른 터치 표시 장치에서, 제1 터치 전극, 제1 터치 구동 트랜지스터 및 제1 제어 트랜지스터를 나타낸다.
도 13은 본 개시의 실시 예들에 따른 터치 표시 장치의 표시 패널의 단면도이다.
도 14는 본 개시의 실시 예들에 따른 터치 표시 장치의 표시 패널의 다른 단면도이다.
도 15는 본 개시의 실시 예들에 따른 터치 표시 장치의 표시 패널의 또 다른 단면도이다.
도 16은 본 개시의 실시 예들에 따른 터치 표시 장치의 표시 패널의 또 다른 단면도이다.
도 17은 본 개시의 실시 예들에 따른 터치 표시 장치의 표시 패널의 평면도이다.
도 18은 본 개시의 실시 예들에 따른 터치 표시 장치의 표시 패널의 다른 평면도이다.
도 19는 본 개시의 실시 예들에 따른 터치 표시 장치의 표시 패널의 또 다른 평면도이다.
이하, 본 개시의 일부 실시 예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 개시를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 개시의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
또한, 본 개시의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.
구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.
구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.
이하, 첨부된 도면을 참조하여 본 개시의 다양한 실시예들을 상세히 설명한다.
도 1은 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 디스플레이 구동 시스템을 나타낸 도면이다.
도 1을 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 디스플레이 구동 시스템은 표시 패널(110) 및 표시 패널(110)을 구동하기 위한 디스플레이 구동 회로를 포함할 수 있다.
표시 패널(110)은 영상이 표시되는 표시 영역(DA)과 영상이 표시되지 않는 비 표시 영역(NDA)을 포함할 수 있다. 표시 패널(110)은 기판(SUB)과, 기판(SUB) 상에 배치되는 각종 트랜지스터들 및 신호 배선들을 포함할 수 있다. 여기서, 기판(SUB)은 표시 영역(DA)과 비 표시 영역(NDA)으로 구획될 수 있다.
표시 패널(110)은 영상 표시를 위하여 다수의 서브픽셀들(SP)을 포함할 수 있다. 예를 들어, 다수의 서브픽셀들(SP)은 표시 영역(DA)에 배치될 수 있다. 경우에 따라, 비 표시 영역(NDA)에 적어도 하나의 서브픽셀(SP)이 배치될 수도 있다. 비 표시 영역(NDA)에 배치되는 적어도 하나의 서브픽셀(SP)은 더미 서브픽셀이라고도 한다.
표시 패널(110)은 다수의 서브픽셀들(SP)을 구동하기 위한 다수의 신호 배선들을 포함할 수 있다. 예를 들어, 다수의 신호 배선들은 다수의 데이터 라인들(DL) 및 다수의 게이트 라인들(GL)을 포함할 수 있다. 신호 배선들은 서브픽셀(SP)의 구조에 따라, 다수의 데이터 라인들(DL) 및 다수의 게이트 라인들(GL)과 다른 신호 배선들을 더 포함할 수도 있다. 예를 들어, 다른 신호 배선들은 구동 전압 라인들(DVL) 등을 포함할 수 있다.
다수의 데이터 라인들(DL) 및 다수의 게이트 라인들(GL)은 서로 교차할 수 있다. 다수의 데이터 라인들(DL) 각각은 제1 방향으로 연장되면서 배치될 수 있다. 다수의 게이트 라인들(GL) 각각은 제2 방향으로 연장되면서 배치될 수 있다. 여기서, 제1 방향은 칼럼(Column) 방향이고 제2 방향은 로우(Row) 방향일 수 있다. 본 명세서에서, 칼럼(Column) 방향과 로우(Row) 방향은 상대적인 것이다. 예를 들어, 칼럼 방향은 세로 방향이고 로우 방향은 가로 방향일 수 있다. 다른 예를 들어, 칼럼 방향은 가로 방향이고 로우 방향은 세로 방향일 수도 있다.
디스플레이 구동 회로는 다수의 데이터 라인들(DL)을 구동하기 위한 데이터 구동 회로(120) 및 다수의 게이트 라인들(GL)을 구동하기 위한 게이트 구동 회로(130)를 포함할 수 있으며, 데이터 구동 회로(120) 및 게이트 구동 회로(130)를 제어하기 위한 디스플레이 컨트롤러(140)를 더 포함할 수도 있다.
데이터 구동 회로(120)는 다수의 데이터 라인들(DL)을 구동하기 위한 회로로서, 다수의 데이터 라인들(DL)로 영상 신호에 해당하는 데이터 전압들(데이터 신호들)을 출력할 수 있다.
게이트 구동 회로(130)는 다수의 게이트 라인들(GL) 구동하기 위한 회로로서, 게이트 신호들을 생성하여 다수의 게이트 라인들(GL)로 게이트 신호들을 출력할 수 있다.
디스플레이 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캐닝이 진행되도록 제어할 수 있고, 스캐닝 타이밍에 따라 데이터 구동을 제어할 수 있다. 디스플레이 컨트롤러(140)는, 호스트 시스템(150)에서 입력되는 입력 영상 데이터를 데이터 구동 회로(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 데이터 구동 회로(120)에 공급할 수 있다.
디스플레이 컨트롤러(140)는, 입력 영상 데이터와 함께, 디스플레이 구동 제어 신호들을 호스트 시스템(150)으로부터 수신한다. 예를 들어, 디스플레이 구동 제어 신호들은 수직 동기 신호(VSYNC), 수평 동기 신호(HSYNC), 입력 데이터 인에이블 신호(DE: Data Enable), 클럭 신호 등을 포함할 수 있다.
디스플레이 컨트롤러(140)는, 호스트 시스템(150)에서 입력된 디스플레이 구동 제어 신호들(예: VSYNC, HSYNC, DE, 클럭 신호 등)에 기초하여, 데이터 구동 제어 신호들 및 게이트 구동 제어 신호들을 생성할 수 있다.
디스플레이 컨트롤러(140)는, 데이터 구동 제어 신호들을 데이터 구동 회로(120)에 공급함으로써, 데이터 구동 회로(120)의 구동 동작 및 구동 타이밍을 제어할 수 있다. 예를 들어, 게이트 구동 제어 신호들은 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함할 수 있다.
디스플레이 컨트롤러(140)는, 게이트 구동 제어 신호들을 게이트 구동 회로(130)에 공급함으로써, 게이트 구동 회로(130)의 구동 동작 및 구동 타이밍을 제어할 수 있다. 예를 들어, 데이터 구동 제어 신호들은 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Source Output Enable) 등을 포함할 수 있다.
데이터 구동 회로(120)는 하나 이상의 소스 드라이버 집적 회로(SDIC: Source Driver Integrated Circuit)를 포함할 수 있다. 각 소스 드라이버 집적 회로(SDIC)는 시프트 레지스터(Shift Register), 래치 회로(Latch Circuit), 디지털 아날로그 컨버터(DAC: Digital to Analog Converter), 출력 버퍼 등을 포함할 수 있다. 각 소스 드라이버 집적 회로(SDIC)는, 경우에 따라서, 아날로그 디지털 컨버터(ADC: Analog to Digital Converter)를 더 포함할 수 있다.
예를 들어, 각 소스 드라이버 집적 회로(SDIC)는 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식으로 표시 패널(110)과 연결되거나, 칩 온 글래스(COG: Chip On Glass) 또는 칩 온 패널(COP: Chip On Panel) 방식으로 표시 패널(110)의 본딩 패드에 연결되거나, 칩 온 필름(COF: Chip On Film) 방식으로 구현되어 표시 패널(110)과 연결될 수 있다.
게이트 구동 회로(130)는 테이프 오토메티드 본딩(TAB) 방식으로 표시 패널(110)과 연결되거나, 칩 온 글래스(COG) 또는 칩 온 패널(COP) 방식으로 표시 패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 칩 온 필름(COF) 방식에 따라 표시 패널(110)과 연결될 수 있다. 또는, 게이트 구동 회로(130)는 게이트 인 패널(GIP: Gate In Panel) 타입으로 표시 패널(110)의 비 표시 영역(NDA)에 형성될 수 있다. 게이트 구동 회로(130)는 기판 상에 배치되거나 기판에 연결될 수 있다. 즉, 게이트 구동 회로(130)는 GIP 타입인 경우 기판의 비 표시 영역(NDA)에 배치될 수 있다. 게이트 구동 회로(130)는 칩 온 글래스(COG) 타입, 칩 온 필름(COF) 타입 등인 경우 기판에 연결될 수 있다.
한편, 데이터 구동 회로(120) 및 게이트 구동 회로(130) 중 적어도 하나의 구동 회로는 표시 영역(DA)에 배치될 수도 있다. 예를 들어, 데이터 구동 회로(120) 및 게이트 구동 회로(130) 중 적어도 하나의 구동 회로는 서브픽셀들(SP)과 중첩되지 않게 배치될 수도 있고, 서브픽셀들(SP)과 일부 또는 전체가 중첩되게 배치될 수도 있다.
데이터 구동 회로(120)는 표시 패널(110)의 일 측(예: 상측 또는 하측)에 위치하는 데이터 패드 유닛(121)과 연결될 수도 있다. 구동 방식, 패널 설계 방식 등에 따라, 데이터 구동 회로(120)는 표시 패널(110)의 양 측(예: 상측과 하측)에 위치하는 데이터 패드 유닛(121)과 모두 연결되거나, 표시 패널(110)의 4 측면 중 둘 이상의 측면에 위치하는 데이터 패드 유닛(121)과 연결될 수도 있다.
게이트 구동 회로(130)는 표시 패널(110)의 일 측(예: 좌측 또는 우측)에 연결될 수도 있다. 구동 방식, 패널 설계 방식 등에 따라, 게이트 구동 회로(130)는 표시 패널(110)의 양 측(예: 좌측과 우측)에 모두 연결되거나, 표시 패널(110)의 4 측면 중 둘 이상의 측면에 연결될 수도 있다.
디스플레이 컨트롤러(140)는, 데이터 구동 회로(120)와 별도의 부품으로 구현될 수도 있고, 또는 데이터 구동 회로(120)와 함께 통합되어 집적 회로로 구현될 수 있다.
디스플레이 컨트롤러(140)는 통상의 디스플레이 기술에서 이용되는 타이밍 디스플레이 컨트롤러(Timing Controller)이거나, 타이밍 디스플레이 컨트롤러를 포함하여 다른 제어 기능도 더 수행할 수 있는 제어 장치일 수 있으며, 또는 타이밍 디스플레이 컨트롤러와 다른 제어 장치일 수도 있으며, 또는 제어 장치 내 회로일 수도 있다. 디스플레이 컨트롤러(140)는, IC(Integrated Circuit), FPGA(Field Programmable Gate Array), ASIC(Application Specific Integrated Circuit), 또는 프로세서(Processor) 등의 다양한 회로나 전자 부품으로 구현될 수 있다.
디스플레이 컨트롤러(140)는 인쇄 회로 기판, 연성 인쇄 회로 등에 실장 되고, 인쇄 회로 기판, 연성 인쇄 회로 등을 통해 데이터 구동 회로(120) 및 게이트 구동 회로(130)와 전기적으로 연결될 수 있다.
디스플레이 컨트롤러(140)는, 미리 정해진 하나 이상의 인터페이스에 따라 데이터 구동 회로(120)와 신호를 송수신할 수 있다. 여기서, 예를 들어, 인터페이스는 LVDS(Low Voltage Differential Signaling) 인터페이스, EPI 인터페이스, SPI (Serial Peripheral Interface) 등을 포함할 수 있다.
디스플레이 컨트롤러(140)는 하나 이상의 레지스터 등의 기억매체를 포함할 수 있다.
본 개시의 실시 예들에 따른 터치 표시 장치(100)는 표시 패널(110)이 자체적으로 발광하는 자체 발광 디스플레이 장치일 수 있다. 본 개시의 실시 예들에 따른 터치 표시 장치(100)가 자체 발광 디스플레이 장치인 경우, 다수의 서브픽셀들(SP) 각각은 발광 소자(ED)를 포함할 수 있다.
예를 들어, 본 개시의 실시 예들에 따른 터치 표시 장치(100)는 발광 소자(ED)가 유기 발광 다이오드(OLED: Organic Light Emitting Diode)로 구현된 유기 발광 디스플레이 장치일 수 있다. 다른 예를 들어, 본 개시의 실시 예들에 따른 터치 표시 장치(100)는 발광 소자(ED)가 무기물 기반의 발광 다이오드로 구현된 무기 발광 디스플레이 장치일 수 있다. 또 다른 예를 들어, 본 개시의 실시 예들에 따른 터치 표시 장치(100)는 발광 소자(ED)가 스스로 빛을 내는 반도체 결정인 퀀텀닷(Quantum Dot)으로 구현된 퀀텀닷 디스플레이 장치일 수 있다.
도 1을 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)에서, 각 서브픽셀(SP)은, 발광 소자(ED)와, 발광 소자(ED)로 구동 전류를 공급하기 위한 구동 트랜지스터(DRT)와, 영상 신호에 해당하는 데이터 전압(Vdata)을 구동 트랜지스터(DRT)로 전달하는 스캔 트랜지스터(SCT)와, 일정 기간 동안 전압 유지를 위한 스토리지 캐패시터(Cst) 등을 포함할 수 있다.
발광 소자(ED)는 픽셀 전극(PE) 및 공통 전극(CE)과, 픽셀 전극(PE) 및 공통 전극(CE)사이에 위치하는 발광층(EL)을 포함할 수 있다. 발광 소자(ED)는 일 예로, 유기 발광 다이오드(OLED), 무기물 기반의 발광 다이오드, 퀀텀닷 발광소자 등 중 하나일 수 있다.
발광 소자(ED)의 픽셀 전극(PE)은 애노드 전극(또는 캐소드 전극)일 수 있고, 발광 소자(ED)의 공통 전극(CE)은 캐소드 전극(또는 애노드 전극)일 수 있다. 발광 소자(ED)의 공통 전극(CE)에는 기저 전압(EVSS)이 인가될 수 있다. 여기서, 기저 전압(EVSS)은, 일 예로, 그라운드 전압이거나 그라운드 전압과 유사한 전압일 수 있다.
구동 트랜지스터(DRT)는 발광 소자(ED)를 구동하기 위한 트랜지스터로서, 제1 노드(N1), 제2 노드(N2) 및 제3 노드(N3) 등을 포함할 수 있다.
구동 트랜지스터(DRT)의 제1 노드(N1)는 게이트 노드일 수 있으며, 스캔 트랜지스터(SCT)의 소스 노드 또는 드레인 노드와 전기적으로 연결될 수 있다.
구동 트랜지스터(DRT)의 제2 노드(N2)는 소스 노드 또는 드레인 노드일 수 있으며, 발광 소자(ED)의 애노드 전극(AE)과 전기적으로 연결될 수 있다.
구동 트랜지스터(DRT)의 제3 노드(N3)는 드레인 노드 또는 소스 노드일 수 있으며, 구동 전압(EVDD)이 인가될 수 있다. 구동 트랜지스터(DRT)의 제3 노드(N3)는 구동 전압(EVDD)을 공급하는 구동 전압 라인(DVL)과 전기적으로 연결될 수 있다.
스캔 트랜지스터(SCT)는 게이트 라인(GL)에서 공급되는 스캔 신호(SCAN)에 따라 구동 트랜지스터(DRT)의 제1 노드(N1)와 해당 데이터 라인(DL) 간의 연결을 제어할 수 있다.
스캔 트랜지스터(SCT)의 드레인 노드 또는 소스 노드는 해당 데이터 라인(DL)에 전기적으로 연결될 수 있다. 스캔 트랜지스터(SCT)의 소스 노드 또는 드레인 노드는 구동 트랜지스터(DRT)의 제1 노드(N1)에 전기적으로 연결될 수 있다. 스캔 트랜지스터(SCT)의 게이트 노드는 게이트 라인(GL)과 전기적으로 연결되어 스캔 신호(SCAN)를 인가 받을 수 있다.
스캔 트랜지스터(SCT)는 턴-온 레벨 전압의 스캔 신호(SCAN)에 의해 턴-온 되어, 해당 데이터 라인(DL)으로부터 공급된 데이터 전압(Vdata)을 구동 트랜지스터(DRT)의 제1 노드(N1)로 전달해줄 수 있다.
스캔 트랜지스터(SCT)는 턴-온 레벨 전압의 스캔신호(SCAN)에 의해 턴-온 될 수 있고, 턴-오프 레벨 전압의 스캔신호(SCAN)에 의해 턴-오프 될 수 있다. 여기서, 스캔 트랜지스터(SCT)가 n 타입인 경우, 턴-온 레벨 전압은 하이 레벨 전압일 수 있고, 턴-오프 레벨 전압은 로우 레벨 전압일 수도 있다. 스캔 트랜지스터(SCT)가 p 타입인 경우, 턴-온 레벨 전압은 로우 레벨 전압일 수 있고 턴-오프 레벨 전압은 하이 레벨 전압일 수 있다.
스토리지 캐패시터(Cst)는 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결되어, 영상 신호 전압에 해당하는 데이터 전압(Vdata) 또는 이에 대응되는 전압을 한 프레임 시간 동안 유지해줄 수 있다.
스토리지 캐패시터(Cst)는, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 존재하는 내부 캐패시터(Internal Capacitor)인 기생 캐패시터(예: Cgs, Cgd)가 아니라, 구동 트랜지스터(DRT)의 외부에 의도적으로 설계한 외부 캐패시터(External Capacitor)일 수 있다.
구동 트랜지스터(DRT) 및 스캔 트랜지스터(SCT) 각각은 n 타입 트랜지스터이거나 p 타입 트랜지스터일 수 있다. 구동 트랜지스터(DRT) 및 스캔 트랜지스터(SCT)가 모두 n 타입 트랜지스터이거나 p 타입 트랜지스터일 수 있다. 구동 트랜지스터(DRT) 및 스캔 트랜지스터(SCT) 중 적어도 하나는 n 타입 트랜지스터(또는 p 타입 트랜지스터)이고 나머지는 p 타입 트랜지스터(또는 n 타입 트랜지스터)일 수 있다.
도 1에 예시된 각 서브픽셀(SP)의 구조는 설명을 위한 예시일 뿐, 각 서브픽셀(SP)은 1개 이상의 트랜지스터를 포함하거나 1개 이상의 캐패시터를 더 포함할 수도 있다. 또는, 다수의 서브픽셀들(SP) 각각이 동일한 구조로 되어 있을 수도 있고, 다수의 서브픽셀들(SP) 중 일부는 다른 구조로 되어 있을 수도 있다.
본 개시의 실시 예들에 따른 터치 표시 장치(100)는 앞뒤로 빛이 투과되는 투명 디스플레이일 수도 있다. 예를 들어, 본 개시의 실시 예들에 따른 터치 표시 장치(100)인 경우, 하나 이상의 서브 픽셀(SP)의 발광 영역과 인접한 영역이 투과 영역으로 구현될 수 있다.
도 2는 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 터치 센싱 시스템을 나타낸 도면이다.
도 2를 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)는 영상 디스플레이 기능뿐만 아니라, 터치 포인터에 의한 터치 포인터에 의한 터치 발생을 센싱하거나 터치 포인터에 의한 터치 위치를 센싱하는 터치 센싱 시스템을 포함할 수 있다.
예를 들어, 터치 포인터는 사용자의 터치 도구로서, 손가락 또는 펜 등을 포함할 수 있다. 터치 포인터가 표시 패널(110)을 터치하는 것은, 터치 포인터가 표시 패널(110)을 접촉 방식으로 터치하는 것일 수도 있고, 또는 터치 포인터가 표시 패널(110)을 비-접촉 방식(호버 모드 방식이라도 함)으로 터치하는 것일 수도 있다.
터치 센싱 시스템은 터치 센싱 영역(TSA)에 배치되는 터치 센서, 및 터치 센서를 구동하고 센싱하여 터치 유무 및/또는 터치 위치를 센싱하는 터치 회로를 포함할 수 있다.
터치 회로는 터치 센서를 구동하고 센싱하여 터치 센싱 데이터를 출력하는 터치 구동 회로(210) 및 터치 센싱 데이터를 이용하여 터치 이벤트를 인식하거나 터치 위치를 결정하는 터치 컨트롤러(220)를 포함할 수 있다.
터치 센서는 터치 전극들을 포함할 수 있으며, 터치 전극들과 터치 구동 회로(210) 간의 전기적인 연결을 위한 터치 라인들을 더 포함할 수 있다. 여기서, 터치 라인들은 터치 라우팅 라인들이라도 한다.
터치 센서는 1가지 종류의 터치 센서 메탈로 구성될 수도 있고, 2가지 종류 이상의 터치 센서 메탈로 구성될 수 있다.
터치 센서는 표시 패널(110)의 내부에 포함되거나 외부에 포함될 수 있다.
터치 센서가 표시 패널(110)의 내부에 포함되는 경우, 표시 패널(110)의 제작 공정 중에, 디스플레이 관련 전극이나 배선이 형성될 때 터치 센서가 함께 형성될 수 있다. 터치 센서가 표시 패널(110)의 내부에 포함되는 경우, 터치 센서는 내장형 터치 센서라고 할 수 있다. 예를 들어, 내장형 터치 센서는 인-셀(In-cell) 타입 터치 센서 또는 온-셀(On-cell) 타입 터치 센서 등을 포함할 수 있다.
터치 센서가 표시 패널(110)의 외부에 포함되는 경우, 표시 패널(110)과 터치 센서가 포함된 터치 패널을 별도로 제작하여, 터치 패널과 표시 패널(110)이 본딩될 수 있다. 예를 들어, 외장형 터치 센서는 애드-온(Add-on) 타입 터치 센서 등을 포함할 수 있다.
아래에서는, 설명의 편의를 위하여, 터치 센서가 표시 패널(110)의 내부에 포함되는 경우를 가정한다. 하지만, 이에 제한되지는 않는다.
터치 센서는 터치 센싱 영역(TSA)에 배치될 수 있다. 터치 센싱 영역(TSA)의 위치 및/또는 크기는 표시 영역(DA)의 위치 및/또는 크기와 대응될 수 있다. 경우에 따라, 터치 센싱 영역(TSA)의 위치 및/또는 크기는 표시 영역(DA)의 위치 및/또는 크기와 다를 수도 있다.
터치 센서는 다수의 터치 전극들과 다수의 터치 라인들을 포함할 수 있다.
다수의 터치 전극들은 실질적인 터치 센서이다. 다수의 터치 전극들 중 적어도 하나는 사용자의 터치 여부에 따라 전기적인 상태(예: 캐패시턴스 등)가 변화될 수 있다.
다수의 터치 라인들은 다수의 터치 전극들을 터치 구동 회로(210)와 전기적으로 연결해줄 수 있다. 터치 구동 회로(210)는 다수의 터치 라인들 중 적어도 하나를 통해 해당 터치 전극의 전기적인 상태 변화를 센싱할 수 있다.
표시 패널(110)이 터치 센서를 내부에 포함하는 경우, 표시 패널(110)의 비 표시 영역(NDA)에는 터치 패드 유닛(211)이 배치될 수 있다. 터치 패드 유닛(211)은 다수의 터치 라인들이 전기적으로 연결되는 다수의 터치 패드들을 포함하고, 터치 구동 회로(210)가 전기적으로 연결될 수 있다.
터치 패드 유닛(211)은 표시 패널(110)의 기판(SUB) 상에 배치되고, 표시 영역(DA)의 외곽 영역인 비 표시 영역(NDA)에 배치될 수 있다.
터치 구동 회로(210)는 터치 센서를 구동하고 센싱하여 터치 센싱 데이터를 생성할 수 있다. 터치 구동 회로(210)는 생성된 터치 센싱 데이터를 터치 컨트롤러(220)에 공급할 수 있다.
터치 컨트롤러(220)는 터치 센싱 데이터에 근거하여 터치 발생을 센싱하거나 터치 위치를 센싱할 수 있다. 터치 컨트롤러(220) 또는 이와 연동하는 다른 컨트롤러는 센싱된 터치 발생 또는 결정된 터치 위치에 근거하여, 미리 정해진 기능(예: 입력 처리, 오브젝트 선택 처리, 필기 처리 등)을 수행할 수 있다.
터치 구동 회로(210)는 데이터 구동 회로(120)와 별개의 집적 회로로 구현될 수 있다. 또는, 터치 구동 회로(210)와 데이터 구동 회로(120)는 하나로 통합화 되어 집적 회로로 구현될 수 있다.
터치 컨트롤러(220)는 디스플레이 컨트롤러(140)와 별개로 구현되거나 디스플레이 컨트롤러(140)와 통합되어 구현될 수 있다.
본 개시의 실시 예들에 따른 터치 표시 장치(100)의 터치 센싱 시스템은 셀프-캐패시턴스(Self-capacitance)에 기반하여 터치를 센싱할 수도 있고, 또는 뮤추얼-캐패시턴스(Mutual-capacitance)에 기반하여 터치를 센싱할 수 있다.
아래에서는, 도 3a 및 도 3ab를 참조하여, 터치 센서 구조들의 예시를 간략하게 설명한다.
도 3a는 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 셀프-캐패시턴스 센싱 기반의 터치 센서 구조를 나타낸다.
도 3a를 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 셀프-캐패시턴스 센싱 기반의 터치 센서 구조는 터치 센싱 영역(TSA)에 배치되는 다수의 터치 전극들(TE)을 포함할 수 있다.
도 3a를 참조하면, 셀프-캐패시턴스 센싱 기반의 터치 센서 구조에서, 다수의 터치 전극들(TE)은 터치 센싱 영역(TSA) 내에서 서로 분리되어 배치될 수 있다.
도 3a를 참조하면, 셀프-캐패시턴스 센싱 기반의 터치 센서 구조는 다수의 터치 전극들(TE) 각각을 터치 구동 회로(160)에 전기적으로 연결해주기 위한 다수의 터치 라인들(TL)을 더 포함할 수 있다. 터치 라인들(TL)을 터치 라우팅 배선들이라고도 한다.
도 3a를 참조하면, 셀프-캐패시턴스 센싱 기반의 터치 센서에서, 다수의 터치 전극들(TE) 각각은 서로 전기적으로 교차하지 않는다. 셀프-캐패시턴스 센싱 기반의 터치 센서에서, 다수의 터치 전극들(TE) 각각은 터치 좌표와 대응되는 하나의 터치 노드일 수 있다.
도 3a를 참조하면, 셀프-캐패시턴스에 기반하여 터치를 센싱하는 경우, 터치 구동 회로(160)는 다수의 터치 전극들(TE) 중 적어도 하나의 터치 전극(TE)으로 터치 구동 신호를 공급하고, 터치 구동 신호가 공급된 터치 전극(TE)을 센싱할 수 있다.
터치 구동 신호가 공급된 터치 전극(TE)에 대한 센싱 값은 터치 구동 신호가 공급된 터치 전극(TE)에서의 캐패시턴스 또는 그 변화에 대응되는 값이다. 터치 구동 신호가 공급된 터치 전극(TE)에서의 캐패시턴스는 터치 구동 신호가 공급된 터치 전극(TE)과 손가락 등의 터치 오브젝트 간의 캐패시턴스일 수 있다.
도 3b는 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 뮤추얼-캐패시턴스 센싱 기반의 터치 센서 구조를 나타낸다.
도 3b에 도시된 뮤추얼-캐패시턴스 센싱 기반의 터치 센서 구조는 뮤추얼-캐패시턴스 센싱 기반의 터치 센서 구조를 일반화 시킨 것으로서, 다양하게 변형될 수 있다.
도 3b를 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 뮤추얼-캐패시턴스 센싱 기반의 터치 센서 구조는 다수의 터치 전극들(TE)을 포함할 수 있으며, 다수의 터치 전극들(TE)은 다수의 송신 터치 전극들(TX_TE)과 다수의 수신 터치 전극들(RX_TE)을 포함할 수 있다.
다수의 송신 터치 전극들(TX_TE) 및 다수의 수신 터치 전극들(RX_TE)은 서로 교차할 수 있다. 또는 다수의 송신 터치 전극들(TX_TE) 및 다수의 수신 터치 전극들(RX_TE)은 서로 교차하지 않고 측면에 서로 인접하게 배치될 수도 있다.
다수의 송신 터치 전극들(TX_TE) 및 다수의 수신 터치 전극들(RX_TE)은 서로 상하로 중첩될 수도 있다. 또는 다수의 송신 터치 전극들(TX_TE)의 측면에 다수의 수신 터치 전극들(RX_TE)이 배치될 수도 있다.
1개의 송신 터치 전극(TX_TE)과 1개의 수신 터치 전극(RX_TE)이 교차하거나 인접하게 위치하는 지점들마다 뮤추얼-캐패시턴스(Mutual-capacitance)가 형성될 수 있다. 여기서, 1개의 송신 터치 전극(TX_TE)과 1개의 수신 터치 전극(RX_TE)이 교차하거나 인접하게 위치하는 지점을 터치 노드(Touch node)라고 할 수 있다.
다수의 수신 터치 전극들(RX_TE) 각각은 다수의 송신 터치 전극들(TX_TE)과 뮤추얼-캐패시턴스들을 각각 형성할 수 있다. 뮤추얼-캐패시턴스들 중 적어도 하나는 해당 위치에서의 터치 유무에 따라 변화될 수 있다.
도 3b을 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 터치 센서 구조는 다수의 터치 라인들(TL)을 더 포함할 수 있다.
다수의 터치 라인들(TL)은, 다수의 송신 터치 전극들(TX_TE)을 터치 패드 유닛(211)에 전기적으로 연결해주는 다수의 송신 터치 라인들(TX_TL), 및 다수의 수신 터치 전극들(RX_TE)을 터치 패드 유닛(211)에 전기적으로 연결해주는 다수의 수신 터치 라인들(RX_TL)을 포함할 수 있다.
다수의 송신 터치 라인들(TX_TL)은, 터치 패드 유닛(211)을 통해, 터치 패드 유닛(211)에 전기적으로 연결된 터치 구동 회로(210)와 전기적으로 연결될 수 있다. 다수의 수신 터치 라인들(RX_TL)은, 터치 패드 유닛(211)을 통해, 터치 패드 유닛(211)에 전기적으로 연결된 터치 구동 회로(210)와 전기적으로 연결될 수 있다.
터치 구동 회로(210)는 다수의 송신 터치 전극들(TX_TE) 중 적어도 하나로 터치 구동 신호를 공급하고, 다수의 수신 터치 전극들(RX_TE) 중 적어도 하나를 센싱할 수 있다. 여기서, 다수의 송신 터치 전극들(TX_TE)을 구동 터치 전극들이라고도 하고, 다수의 수신 터치 전극들(RX_TE)을 센싱 터치 전극들이라고도 한다.
도 3b에 도시된 예시를 참조하면, 다수의 송신 터치 전극들(TX_TE) 각각은 행 방향(예: X축 방향, 가로 방향)으로 연장되면서 배치되고, 다수의 수신 터치 전극들(RX_TE) 각각은 열 방향(예: Y축 방향, 세로 방향)으로 연장되면서 배치될 수 있다.
이와 반대로, 다수의 송신 터치 전극들(TX_TE) 각각은 열 방향(예: Y축 방향, 세로 방향)으로 연장되면서 배치되고, 다수의 수신 터치 전극들(RX_TE) 각각은 행 방향(예: X축 방향, 가로 방향)으로 연장되면서 배치될 수 있다.
아래에서는, 설명의 편의를 위하여, 도 3b에 도시된 바와 같이, 다수의 송신 터치 전극들(TX_TE) 각각이 행 방향(예: X축 방향, 가로 방향)으로 연장되면서 배치되고, 다수의 수신 터치 전극들(RX_TE) 각각이 열 방향(예: Y축 방향, 세로 방향)으로 연장되면서 배치되는 것으로 가정한다. 하지만, 이에 제한되지는 않는다.
다수의 송신 터치 전극들(TX_TE) 각각은 도 3b와 같이 1개의 터치 센서 메탈로 구성될 수도 있다. 이 경우, 1개의 터치 센서 메탈로 구성된 1개의 송신 터치 전극(TX_TE)은 도 3b와 같이 바(Bar) 형상을 가질 수도 있고, 큰 면적을 갖는 제1 부분들(예: 마름모 모양)과 제1 부분들을 이어주는 작은 면적을 갖는 제2 부분들로 구성될 수 있다.
다수의 송신 터치 전극들(TX_TE) 각각은 서로 다른 층에 위치하는 2개 이상의 메탈로 구성될 수도 있다. 이 경우, 예를 들어, 2개의 메탈로 구성된 1개의 송신 터치 전극(TX_TE)은 큰 면적을 갖는 제1 부분 전극들(예: 마름모 모양)과 제1 부분 전극들을 이어주는 작은 면적을 갖는 제2 부분 전극들로 구성될 수 있다. 제1 부분 전극들은 터치 센서 메탈로 구성되고, 제2 부분 전극들은 브리지 메탈로 구성될 수 있다. 터치 센서 메탈과 브리지 메탈은 층간 절연 막을 사이에 두고 서로 다른 층에 위치할 수 있다.
다수의 수신 터치 전극들(RX_TE) 각각은 도 3b와 같이 1개의 터치 센서 메탈로 구성될 수도 있다. 이 경우, 1개의 터치 센서 메탈로 구성된 1개의 수신 터치 전극(RX_TE)은 도 3b와 같이 바(Bar) 형상을 가질 수도 있고, 큰 면적을 갖는 제1 부분들(예: 마름모 모양)과 제1 부분들을 이어주는 작은 면적을 갖는 제2 부분들로 구성될 수 있다.
다수의 수신 터치 전극들(RX_TE) 각각은 서로 다른 층에 위치하는 2개 이상의 메탈로 구성될 수도 있다. 이 경우, 예를 들어, 2개의 메탈로 구성된 1개의 수신 터치 전극(RX_TE)은 큰 면적을 갖는 제1 부분 전극들(예: 마름모 모양)과 제1 부분 전극들을 이어주는 작은 면적을 갖는 제2 부분 전극들로 구성될 수 있다. 제1 부분 전극들은 터치 센서 메탈로 구성되고, 제2 부분 전극들은 브리지 메탈로 구성될 수 있다. 터치 센서 메탈과 브리지 메탈은 층간 절연 막을 사이에 두고 서로 다른 층에 위치할 수 있다.
다수의 송신 터치 전극들(TX_TE) 및 다수의 수신 터치 전극들(RX_TE)은 동일한 층에 배치될 수도 있고 서로 다른 층에 배치될 수 있다.
다수의 터치 라인들(TL)은 터치 센서 메탈 및 브리지 메탈 중 하나 이상의 메탈로 구성될 수 있거나, 터치 센서 메탈 및 브리지 메탈과 다른 제3의 메탈로 구성될 수도 있다.
도 4a는 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 셀프-캐패시턴스 센싱 기반의 터치 센서 구조에 대응되는 터치 구동 회로(210)를 나타낸다.
도 4a를 참조하면, 터치 구동 회로(210)는 복수의 셀프-센싱 유닛(SSU)과 아날로그 디지털 컨버터(ADC)를 포함할 수 있다.
도 4a를 참조하면, 셀프-센싱 유닛(SSU)은 터치 전극(TE)을 구동하고 터치 전극(TE)을 센싱하여 터치 전극(TE)에서의 캐패시턴스와 대응되는 신호를 검출할 수 있다. 셀프-센싱 유닛(SSU)은 전하 증폭기(CAMP) 및 적분기(INTG) 등을 포함할 수 있다. 적분기(INTG)는 전하 증폭기(CAMP)에 포함되거나 생략될 수도 있다.
도 4a를 참조하면, 전하 증폭기(CAMP)는, 터치 라인(TL)과 전기적으로 연결되는 제1 입력 노드(INA), 터치 구동 신호(TDS)가 입력되는 제2 입력 노드(INB), 및 출력 신호(Vout)를 출력하는 출력 노드(OUT)를 포함하는 연산 증폭기(OP-AMP), 및 연산 증폭기(OP-AMP)의 제1 입력 노드(INA)와 출력 노드(OUT) 간의 피드백 캐패시터(Cfb)을 포함할 수 있다.
제2 입력 노드(INB)에 입력된 터치 구동 신호(TDS)는 제1 입력 노드(INA)를 통해 터치 라인(TL)으로 출력될 수 있다. 예를 들어, 터치 구동 신호(TDS)는 소정의 주파수 및 진폭을 갖고 스윙하는 신호로서, 시간에 따라 전압 레벨이 변하는 신호일 수 있다. 터치 구동 신호(TDS)는 구형파, 사인파, 또는 삼각파 등의 다양한 신호 파형을 가질 수 있다.
도 4a를 참조하면, 터치 구동 회로(210)는 다수의 터치 라인들(TL) 중 하나를 선택하여 셀프-센싱 유닛(SSU)과 연결해주기 위한 셀프 멀티플렉서(MUXs)를 더 포함할 수 있다.
사용자의 터치 동작에 따라, 사용자의 터치 포인터(예: 손가락, 펜)과 그 인접한 터치 전극(TE) 사이에 캐패시턴스(셀프-캐패시턴스)가 형성될 수 있다. 캐패시턴스에 대응되는 전하가 터치 라인(TL)을 통해 전하 증폭기(CAMP)의 제1 입력 노드(INA)로 유입될 수 있다. 전하 증폭기(CAMP)의 제1 입력 노드(INA)로 유입된 전하는 전하 증폭기(CAMP)의 피드백 캐패시터(Cfb)에 충전될 수 있다.
전하 증폭기(CAMP)는 피드백 캐패시터(Cfb)에 충전된 전하량에 대응되는 전압을 출력 신호(Vout)로서 출력 노드(OUT)를 통해 출력할 수 있다.
도 4a를 참조하면, 적분기(INTG)는 전하 증폭기(CAMP)의 출력 신호(Vout)를 정해진 횟수만큼 적분하여 적분 값을 출력할 수 있다.
도 4a를 참조하면, 아날로그 디지털 컨버터(ADC)는 적분기(INTG)에서 출력된 신호(적분값)를 디지털 값 형태의 센싱 값으로 변환할 수 있다. 터치 구동 회로(210)는 통신 모듈을 이용하여 아날로그 디지털 컨버터(ADC)에서 변환된 센싱 값들을 센싱 데이터로 출력할 수 있다.
한편, 도 4a를 참조하면, 전하 증폭기(CAMP)의 연산 증폭기(OP-AMP)에서 터치 구동 신호(TDS)가 입력되는 제2 입력 노드(INB)는 디스플레이 구동에 필요한 기준 전압 라인(RVL)과 전기적으로 연결될 수 있다. 이 경우, 터치 구동 신호(TDS)는 디스플레이 구동 시 사용되는 기준 전압(Vref)으로 활용될 수도 있다. 기준 전압(Vref)은 서브 픽셀(SP)의 구동 트랜지스터(DRT)의 제2 노드(N2)에 인가되는 전압일 수 있다(도 1 참조).
도 4b는 본 개시의 실시 예들에 따른 터치 표시 장치의 뮤추얼-캐패시턴스 센싱 기반의 터치 센서 구조에 대응되는 터치 구동 회로(210)를 나타낸다.
도 4b를 참조하면, 터치 구동 회로(210)는 송신 터치 전극(TX_TE)을 구동하는 뮤추얼-구동 유닛(MDU)과 수신 터치 전극(RX_TE)D을 센싱하는 뮤추얼-센싱 유닛(MSU)을 포함할 수 있다.
도 4b를 참조하면, 뮤추얼-구동 유닛(MDU)은 송신 터치 라인(TX_TL)을 통해 송신 터치 전극(TX_TE)으로 터치 구동 신호(TDS)를 공급할 수 있다. 예를 들어, 터치 구동 신호(TDS)는 소정의 주파수 및 진폭을 갖고 스윙하는 신호로서, 시간에 따라 전압 레벨이 변하는 신호일 수 있다. 터치 구동 신호(TDS)는 구형파, 사인파, 또는 삼각파 등의 다양한 신호 파형을 가질 수 있다.
도 4b를 참조하면, 뮤추얼-센싱 유닛(MSU)은 수신 터치 라인(RX_TL)을 통해 수신 터치 전극(RX_TE)과 송신 터치 전극(TX_TE) 간의 캐패시턴스(뮤추얼-캐패시턴스)에 대응되는 신호를 검출할 수 있다.
뮤추얼-센싱 유닛(MSU)은 전하 증폭기(CAMP) 및 적분기(INTG) 등을 포함할 수 있다. 적분기(INTG)는 전하 증폭기(CAMP)에 포함되거나 생략될 수도 있다.
전하 증폭기(CAMP)는, 수신 터치 라인(RX_TL)과 전기적으로 연결되는 제1 입력 노드(INA), 기준 전압(REF)이 입력되는 제2 입력 노드(INB), 및 출력 신호(Vout)를 출력하는 출력 노드(OUT)를 포함하는 연산 증폭기(OP-AMP), 및 연산 증폭기(OP-AMP)의 제1 입력 노드(INA)와 출력 노드(OUT) 간의 피드백 캐패시터(Cfb)을 포함할 수 있다.
도 4b를 참조하면, 터치 구동 회로(210)는 다수의 수신 터치 라인들(RX_TL) 중 하나를 선택하여 뮤추얼-센싱 유닛(MSU)과 연결해주기 위한 뮤추얼 멀티플렉서(MUXm)를 더 포함할 수 있다.
사용자의 터치 동작에 따라, 사용자의 터치 포인터(예: 손가락, 펜)와 지점에서의 송신 터치 전극(TX_TE)과 수신 터치 전극(RX_TE) 사이에 캐패시턴스(뮤추얼-캐패시턴스)가 형성될 수 있다. 캐패시턴스에 대응되는 전하가 수신 터치 라인(RX_TL)을 통해 전하 증폭기(CAMP)의 제1 입력 노드(INA)로 유입될 수 있다. 전하 증폭기(CAMP)의 제1 입력 노드(INA)로 유입된 전하는 전하 증폭기(CAMP)의 피드백 캐패시터(Cfb)에 충전될 수 있다.
전하 증폭기(CAMP)는 피드백 캐패시터(Cfb)에 충전된 전하량에 대응되는 전압을 출력 신호(Vout)로서 출력 노드(OUT)를 통해 출력할 수 있다.
도 4b를 참조하면, 적분기(INTG)는 전하 증폭기(CAMP)의 출력 신호(Vout)를 정해진 횟수만큼 적분하여 적분 값을 출력할 수 있다.
도 4b를 참조하면, 아날로그 디지털 컨버터(ADC)는 적분기(INTG)에서 출력된 신호(적분값)를 디지털 값 형태의 센싱 값으로 변환할 수 있다. 터치 구동 회로(210)는 통신 모듈을 이용하여 아날로그 디지털 컨버터(ADC)에서 변환된 센싱 값들을 센싱 데이터로 출력할 수 있다.
도 3a의 셀프-캐패시턴스 센싱 기반의 터치 센서 구조와 도 3b의 뮤추얼-캐패시턴스 센싱 기반의 터치 센서 구조에 따르면, 1개의 터치 전극(TE)마다 1개의 터치 라인(TL)이 필요하기 때문에, 적어도 터치 전극 개수만큼의 터치 라인들(TL)이 필요하다.
따라서, 도 3a의 셀프-캐패시턴스 센싱 기반의 터치 센서 구조와 도 3b의 뮤추얼-캐패시턴스 센싱 기반의 터치 센서 구조에 따르면, 터치 패드 유닛(211)에서의 터치 패드 개수도 터치 라인 개수만큼 필요할 수밖에 없다.
이에 따라, 도 3a의 셀프-캐패시턴스 센싱 기반의 터치 센서 구조와 도 3b의 뮤추얼-캐패시턴스 센싱 기반의 터치 센서 구조에 따르면, 터치 구동 회로(210)의 채널 수(터치 채널 수)는 적어도 터치 전극 개수만큼 필요하게 된다.
터치 표시 장치(100)가 대형화 되거나 터치 센싱 해상도가 높아지는 경우, 터치 표시 장치(100)에서의 터치 전극 개수가 많아질 수 있는데, 이러한 경우, 터치 라인 개수, 터치 패드 개수, 및 채널 개수가 상당히 많아질 수 있다.
이에, 본 개시의 실시 예들에 따른 터치 표시 장치(100)는 터치 전극 개수의 증가에도 불구하고, 채널 수를 줄여줄 수 있는 진보된 터치 센서 구조들을 포함한다. 여기서, 채널 수는 터치 라인 개수, 터치 패드 개수, 및 터치 채널 개수와 동일한 의미할 수 있다.
본 개시의 실시 예들에 따른 터치 표시 장치(100)는 진보된 터치 센서 구조들을 통해, 터치 전극 개수의 증가를 통해 높은 터치 해상도를 제공하면서도, 터치 라인 개수, 터치 패드 개수, 및 터치 채널 개수를 줄여줄 수 있다. 여기서, 터치 해상도는 터치 센싱 정확도의 개념으로서, 서로 다른 2개의 터치 지점을 정확한 구별할 수 있는 능력을 의미할 수 있다. 가령, 터치 해상도가 낮은 경우, 터치 표시 장치는 서로 다른 2개의 터치 지점을 동일한 터치 좌표로 결정할 수 있다. 반대로, 터치 해상도가 높은 경우, 터치 표시 장치는 서로 다른 2개의 터치 지점을 정확히 구별하여 서로 다른 터치 좌표로 정확하게 결정할 수 있다.
본 개시의 실시 예들에 따른 터치 표시 장치(100)에서의 진보된 터치 센서 구조들은 셀프-캐패시턴스 센싱 기반의 진보된 터치 센서 구조들과 뮤추얼-캐패시턴스 센싱 기반의 진보된 터치 센서 구조들을 포함할 수 있다.
아래에서는, 본 개시의 실시 예들에 따른 터치 표시 장치(100)에서의 셀프-캐패시턴스 센싱 기반의 진보된 터치 센서 구조들을 도 5a, 도 5b, 도 6a, 도 6b, 도 7a, 및 도 7b를 참조하여 설명하고, 이어서, 본 개시의 실시 예들에 따른 터치 표시 장치(100)에서의 뮤추얼-캐패시턴스 센싱 기반의 진보된 터치 센서 구조들을 도 8a 및 도 8b를 참조하여 설명한다.
도 5a 및 도 5b는 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 셀프-캐패시턴스 센싱 기반의 진보된 터치 센서 구조들을 나타낸다. 도 6a 및 도 6b는 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 셀프-캐패시턴스 센싱 기반의 진보된 터치 센서 구조들에서, 터치 전극들(TE)과 터치 구동 회로(210)를 연결하는 2가지 방식을 나타낸다.
도 5a 및 도 5b를 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 셀프-캐패시턴스 센싱 기반의 진보된 터치 센서 구조들은 다수의 터치 전극들(TE) 및 다수의 터치 구동 트랜지스터들(Ts)을 포함할 수 있다.
도 5a 및 도 5b를 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 셀프-캐패시턴스 센싱 기반의 진보된 터치 센서 구조들은 다수의 터치 라인들(TL)을 더 포함할 수 있다.
도 5a 및 도 5b를 참조하면 다수의 터치 구동 트랜지스터들(Ts)은 다수의 터치 전극들(TE) 각각에 연결될 수 있다. 즉, 다수의 터치 구동 트랜지스터들(Ts)은 다수의 터치 전극들(TE)과 일대일로 대응될 수 있다. 다수의 터치 라인들(TL) 각각은 둘 이상의 터치 구동 트랜지스터들(Ts)을 통해 둘 이상의 터치 전극들(TE)과 연결될 수 있다.
도 5a 및 도 5b의 예시에서는, 다수의 터치 전극들(TE)은 제1 내지 제8 터치 전극 행(L1~L8)을 포함할 수 있다.
도 5a 및 도 5b를 참조하면, 제1 터치 전극 행(L1)은 복수의 제1 터치 전극(TE11, TE12)을 포함할 수 있고, 제2 터치 전극 행(L2)은 복수의 제2 터치 전극(TE21, TE22)을 포함할 수 있고, 제3 터치 전극 행(L3)은 복수의 제3 터치 전극(TE31, TE32)을 포함할 수 있고, 제4 터치 전극 행(L4)은 복수의 제4 터치 전극(TE41, TE42)을 포함할 수 있고, 제5 터치 전극 행(L5)은 복수의 제5 터치 전극(TE51, TE52)을 포함할 수 있고, 제6 터치 전극 행(L6)은 복수의 제6 터치 전극(TE61, TE62)을 포함할 수 있고, 제7 터치 전극 행(L7)은 복수의 제7 터치 전극(TE71, TE72)을 포함할 수 있고, 제8 터치 전극 행(L8)은 복수의 제8 터치 전극(TE81, TE82)을 포함할 수 있다.
도 5a 및 도 5b를 참조하면, 그룹 구동을 위하여, 제1 내지 제4 터치 전극 행(L1~L4)은 제1 터치 전극 그룹(GR1)으로 분류될 수 있고, 제5 내지 제8 터치 전극 행(L5~L8)은 제2 터치 전극 그룹(GR2)으로 분류될 수 있다.
도 6a 및 도 6b를 참조하면, 제1 터치 전극 그룹(GR1)에 포함되는 제1 내지 제4 터치 전극들(TE11, TE12, TE21, TE22, TE31, TE32, TE41, TE42)을 상단 터치 전극들(TEu)이라고 하고, 제2 터치 전극 그룹(GR2)에 포함되는 제5 내지 제8 터치 전극들(TE51, TE52, TE61, TE62, TE71, TE72, TE81, TE82)을 하단 터치 전극들(TEd)이라고 한다.
도 5a 및 도 6a를 참조하면, 터치 구동 회로(210)가 복수의 셀프-센싱 유닛(SSU1~SSUk, k는 2 이상의 자연수)를 포함할 수 있다. 복수의 셀프-센싱 유닛(SSU1~SSUk)은 표시 패널(110)의 일 측에 위치할 수 있다. 예를 들어, 복수의 셀프-센싱 유닛(SSU1~SSUk)은 제1 터치 전극 그룹(GR1)에 비해 상대적으로 제2 터치 전극 그룹(GR2)과 인접한 비 표시 영역(NDA)의 터치 패드 유닛(211)에 연결될 수 있다.
도 5a 및 도 6a를 참조하면, 복수의 셀프-센싱 유닛(SSU1~SSUk)은 제1 터치 전극 그룹(GR1)과 제2 터치 전극 그룹(GR2)을 모두 센싱할 수 있다. 즉, 복수의 셀프-센싱 유닛(SSU1~SSUk)은 상단 터치 전극들(TEu)과 하단 터치 전극들(TEd)을 모두 센싱할 수 있다.
도 5a 및 도 6a를 참조하면, 제1 터치 전극 그룹(GR1) 및 제2 터치 전극 그룹(GR2)에서 제1 열에 배치된 8개의 터치 전극들(TE11, TE21, TE31, TE41, TE51, TE61, TE71, TE81)은 다수의 터치 라인들(TL) 중 하나의 제1 터치 라인(TL1)과 대응될 수 있다.
도 5a 및 도 6a를 참조하면, 제1 열에 배치된 8개의 터치 전극들(TE11, TE21, TE31, TE41, TE51, TE61, TE71, TE81)은, 8개의 터치 구동 트랜지스터들(Ts11, Ts21, Ts31, Ts41, Ts51, Ts61, Ts71, Ts81)을 통해, 다수의 터치 라인들(TL) 중 하나의 제1 터치 라인(TL1)과 연결될 수 있다.
이에 따라, 제1 열에 배치된 8개의 터치 전극들(TE11, TE21, TE31, TE41, TE51, TE61, TE71, TE81)에 대하여, 1개의 제1 터치 라인(TL1)만이 구성되기 때문에, 터치 라인 개수, 터치 패드 개수, 및 채널 수가 현저히 줄어들 수 있다.
또한, 도 5a 및 도 6a를 참조하면, 제1 터치 전극 그룹(GR1) 및 제2 터치 전극 그룹(GR2)에서 제2 열에 배치된 8개의 터치 전극들(TE12, TE22, TE32, TE42, TE52, TE62, TE72, TE82)은 다수의 터치 라인들(TL) 중 하나의 제2 터치 라인(TL2)과 대응될 수 있다.
도 5a 및 도 6a를 참조하면, 제2 열에 배치된 8개의 터치 전극들(TE12, TE22, TE32, TE42, TE52, TE62, TE72, TE82)은, 8개의 터치 구동 트랜지스터들(Ts12, Ts22, Ts32, Ts42, Ts52, Ts62, Ts72, Ts82)을 통해, 다수의 터치 라인들(TL) 중 하나의 제2 터치 라인(TL2)과 연결될 수 있다.
이에 따라, 제2 열에 배치된 8개의 터치 전극들(TE12, TE22, TE32, TE42, TE52, TE62, TE72, TE82)에 대하여, 1개의 제2 터치 라인(TL2)만이 구성되기 때문에, 터치 라인 개수, 터치 패드 개수, 및 채널 수가 현저히 줄어들 수 있다.
도 5b 및 도 6b를 참조하면, 터치 구동 회로(210)가 복수의 상단 셀프-센싱 유닛(SSU1_u~SSUk_u, k는 2 이상의 자연수)와 복수의 하단 셀프-센싱 유닛(SSU1_d~SSUk_d, k는 2 이상의 자연수)를 포함할 수 있다.
도 5b 및 도 6b를 참조하면, 복수의 상단 셀프-센싱 유닛(SSU1_u~SSUk_u)은 표시 패널(110)의 일 측에 위치할 수 있다. 복수의 하단 셀프-센싱 유닛(SSU1_d~SSUk_d)은 표시 패널(110)의 타 측에 위치할 수 있다. 예를 들어, 복수의 상단 셀프-센싱 유닛(SSU1_u~SSUk_u)은 제2 터치 전극 그룹(GR2)에 비해 상대적으로 제1 터치 전극 그룹(GR1)과 더 인접한 비 표시 영역(NDA)의 터치 패드 유닛(211)에 연결될 수 있다. 복수의 하단 셀프-센싱 유닛(SSU1_d~SSUk_d)은 제1 터치 전극 그룹(GR1)에 비해 상대적으로 제2 터치 전극 그룹(GR2)과 더 인접한 비 표시 영역(NDA)의 터치 패드 유닛(211)에 연결될 수 있다.
도 5b 및 도 6b를 참조하면, 복수의 상단 셀프-센싱 유닛(SSU1_u~SSUk_u)은 제1 터치 전극 그룹(GR1)을 센싱할 수 있다. 즉, 복수의 상단 셀프-센싱 유닛(SSU1_u~SSUk_u)은 상단 터치 전극들(TEu)을 센싱할 수 있다. 복수의 하단 셀프-센싱 유닛(SSU1_d~SSUk_d)은 제2 터치 전극 그룹(GR2)을 센싱할 수 있다. 즉, 복수의 하단 셀프-센싱 유닛(SSU1_d~SSUk_d)은 하단 터치 전극들(TEd)을 센싱할 수 있다.
도 5b 및 도 6b를 참조하면, 제1 터치 전극 그룹(GR1)에서 제1 열에 배치된 4개의 상단 터치 전극들(TE11, TE21, TE31, TE41)은 다수의 상단 터치 라인들(TLu) 중 하나의 제1 상단 터치 라인(TL1u)과 대응될 수 있다. 제2 터치 전극 그룹(GR2)에서 제1 열에 배치된 4개의 하단 터치 전극들(TE51, TE61, TE71, TE81)은 다수의 하단 터치 라인들(TLd) 중 제1 하단 터치 라인(TL1d)과 대응될 수 있다.
제1 열에 배치된 4개의 상단 터치 전극들(TE11, TE21, TE31, TE41)은 4개의 터치 구동 트랜지스터들(Ts11, Ts21, Ts31, Ts41)을 통해, 하나의 제1 상단 터치 라인(TL1u)과 연결될 수 있다. 제1 열에 배치된 4개의 하단 터치 전극들(TE51, TE61, TE71, TE81)은 4개의 터치 구동 트랜지스터들(Ts51, Ts61, Ts71, Ts81)을 통해, 하나의 제1 하단 터치 라인(TL1d)과 연결될 수 있다.
이에 따라, 제1 열에 배치된 4개의 상단 터치 전극들(TE11, TE21, TE31, TE41)에 대하여, 1개의 제1 상단 터치 라인(TL1u)만이 구성되기 때문에, 터치 라인 개수, 터치 패드 개수, 및 채널 수가 현저히 줄어들 수 있다. 또한, 제1 열에 배치된 4개의 하단 터치 전극들(TE51, TE61, TE71, TE81)에 대하여, 1개의 제1 하단 터치 라인(TL1d)만이 구성되기 때문에, 터치 라인 개수, 터치 패드 개수, 및 채널 수가 현저히 줄어들 수 있다.
또한, 도 5b 및 도 6b를 참조하면, 제1 터치 전극 그룹(GR1)에서 제2 열에 배치된 4개의 상단 터치 전극들(TE12, TE22, TE32, TE42)은 다수의 상단 터치 라인들(TLu) 중 하나의 제2 상단 터치 라인(TL2u)과 대응될 수 있다. 제2 터치 전극 그룹(GR2)에서 제2 열에 배치된 4개의 하단 터치 전극들(TE52, TE62, TE72, TE82)은 다수의 하단 터치 라인들(TLd) 중 제2 하단 터치 라인(TL2d)과 대응될 수 있다.
제2 열에 배치된 4개의 상단 터치 전극들(TE12, TE22, TE32, TE42)은 4개의 터치 구동 트랜지스터들(Ts12, Ts22, Ts32, Ts42)을 통해, 하나의 제2 상단 터치 라인(TL2u)과 연결될 수 있다. 제2 열에 배치된 4개의 하단 터치 전극들(TE52, TE62, TE72, TE82)은 4개의 터치 구동 트랜지스터들(Ts52, Ts62, Ts72, Ts82)을 통해, 하나의 제2 하단 터치 라인(TL2d)과 연결될 수 있다.
이에 따라, 제2 열에 배치된 4개의 상단 터치 전극들(TE12, TE22, TE32, TE42)에 대하여, 1개의 제2 상단 터치 라인(TL2u)만이 구성되기 때문에, 터치 라인 개수, 터치 패드 개수, 및 채널 수가 현저히 줄어들 수 있다. 또한, 제2 열에 배치된 4개의 하단 터치 전극들(TE52, TE62, TE72, TE82)에 대하여, 1개의 제2 하단 터치 라인(TL2d)만이 구성되기 때문에, 터치 라인 개수, 터치 패드 개수, 및 채널 수가 현저히 줄어들 수 있다.
전술한 구조를 간략하게 설명하면, 본 개시의 실시 예들에 따른 셀프-캐패시턴스 기반의 진보된 터치 센서 구조는, 서로 떨어져 있는 제1 터치 전극(TE11) 및 제2 터치 전극(TE21)과, 제1 터치 구동 신호(TDS1)가 인가되는 제1 터치 라인(TL1)을 포함할 수 있다.
본 개시의 실시 예들에 따른 셀프-캐패시턴스 기반의 진보된 터치 센서 구조는, 제1 터치 전극(TE11)과 제1 터치 라인(TL1) 간의 연결을 제어하는 제1 터치 구동 트랜지스터(Ts11)와, 제2 터치 전극(TE21)과 제1 터치 라인(TL1) 간의 연결을 제어하는 제2 터치 구동 트랜지스터(Ts21)를 포함할 수 있다.
본 개시의 실시 예들에 따른 셀프-캐패시턴스 기반의 진보된 터치 센서 구조는, 서로 떨어져 있는 제3 터치 전극(TE31) 및 제4 터치 전극(TE41)을 더 포함하고, 제3 터치 전극(TE31)과 제1 터치 라인(TL1) 간의 연결을 제어하는 제3 터치 구동 트랜지스터(Ts31) 및 제4 터치 전극(TE41)과 제1 터치 라인(TL1) 간의 연결을 제어하는 제4 터치 구동 트랜지스터(Ts41)를 더 포함할 수 있다.
도 5a, 도 5b, 도 6a, 및 도 6b를 참조하면, 제1 터치 구동 트랜지스터(Ts11)의 턴-온에 따라 제1 터치 구동 신호(TDS1)가 제1 터치 라인(TL1) 또는 제1 상단 터치 라인(TL1u)을 통해 제1 터치 전극(TE11)에 공급될 수 있다. 그리고 제2 터치 구동 트랜지스터(Ts21)의 턴-온에 따라 제1 터치 구동 신호(TDS1)가 제1 터치 라인(TL1) 또는 제1 상단 터치 라인(TL1u)을 통해 제2 터치 전극(TE21)에 공급될 수 있다.
도 5a, 도 5b, 도 6a, 및 도 6b를 참조하면, 제3 터치 구동 트랜지스터(Ts31)의 턴-온에 따라 제1 터치 구동 신호(TDS1)가 제1 터치 라인(TL1) 또는 제1 상단 터치 라인(TL1u)을 통해 제3 터치 전극(TE31)에 공급될 수 있다. 그리고 제4 터치 구동 트랜지스터(Ts41)의 턴-온에 따라 제1 터치 구동 신호(TDS1)가 제1 터치 라인(TL1) 또는 제1 상단 터치 라인(TL1u)을 통해 제4 터치 전극(TE41)에 공급될 수 있다.
도 5a 및 도 6a를 참조하면, 터치 구동 회로(210)에 포함된 제1 셀프-센싱 유닛(SSU1)은 제1 셀프 멀티플렉서(MUXs1)를 통해 제1 터치 라인(TL1)과 전기적으로 연결될 수 있다. 제1 셀프-센싱 유닛(SSU1)은 제1 터치 구동 신호(TDS1)를 입력 받아 제1 셀프 멀티플렉서(MUXs1)를 통해 제1 터치 라인(TL1)으로 출력하는 제1 전하 증폭기(CAMP1)를 포함할 수 있다.
도 5a 및 도 6a를 참조하면, 터치 구동 회로(210)에 포함된 제2 셀프-센싱 유닛(SSU2)은 제2 셀프 멀티플렉서(MUXs2)를 통해 제2 터치 라인(TL2)과 전기적으로 연결될 수 있다. 제2 셀프-센싱 유닛(SSU2)은 제2 터치 구동 신호(TDS2)를 입력 받아 제2 셀프 멀티플렉서(MUXs2)를 통해 제2 터치 라인(TL2)으로 출력하는 제2 전하 증폭기(CAMP2)를 포함할 수 있다.
도 5b 및 도 6b를 참조하면, 터치 구동 회로(210)에 포함된 제1 상단 셀프-센싱 유닛(SSU1_u)은 제1 상단 셀프 멀티플렉서(MUXs1u)를 통해 제1 상단 터치 라인(TL1u)과 전기적으로 연결될 수 있다. 제1 상단 셀프-센싱 유닛(SSU1_u)은 제1 터치 구동 신호(TDS1)를 입력 받아 제1 상단 셀프 멀티플렉서(MUXs1u)를 통해 제1 상단 터치 라인(TL1u)으로 출력하는 제1 상단 전하 증폭기(CAMP1u)를 포함할 수 있다.
도 5b 및 도 6b를 참조하면, 터치 구동 회로(210)에 포함된 제1 하단 셀프-센싱 유닛(SSU1_d)은 제1 하단 셀프 멀티플렉서(MUXs1d)를 통해 제1 하단 터치 라인(TL1d)과 전기적으로 연결될 수 있다. 제1 하단 셀프-센싱 유닛(SSU1_d)은 제1 터치 구동 신호(TDS1)를 입력 받아 제1 하단 셀프 멀티플렉서(MUXs1d)를 통해 제1 하단 터치 라인(TL1d)으로 출력하는 제1 하단 전하 증폭기(CAMP1d)를 포함할 수 있다.
도 5b 및 도 6b를 참조하면, 터치 구동 회로(210)에 포함된 제2 상단 셀프-센싱 유닛(SSU2_u)은 제2 상단 셀프 멀티플렉서(MUXs2u)를 통해 제2 상단 터치 라인(TL2u)과 전기적으로 연결될 수 있다. 제2 상단 셀프-센싱 유닛(SSU2_u)은 제2 터치 구동 신호(TDS2)를 입력 받아 제2 상단 셀프 멀티플렉서(MUXs2u)를 통해 제2 상단 터치 라인(TL2u)으로 출력하는 제2 상단 전하 증폭기(CAMP2u)를 포함할 수 있다.
도 5b 및 도 6b를 참조하면, 터치 구동 회로(210)에 포함된 제2 하단 셀프-센싱 유닛(SSU2_d)은 제2 하단 셀프 멀티플렉서(MUXs2d)를 통해 제2 하단 터치 라인(TL2d)과 전기적으로 연결될 수 있다. 제2 하단 셀프-센싱 유닛(SSU2_d)은 제2 터치 구동 신호(TDS2)를 입력 받아 제2 하단 셀프 멀티플렉서(MUXs2d)를 통해 제2 하단 터치 라인(TL2d)으로 출력하는 제2 하단 전하 증폭기(CAMP2d)를 포함할 수 있다.
제1 터치 구동 트랜지스터(Ts11) 및 제2 터치 구동 트랜지스터(Ts21)를 포함하는 터치 구동 트랜지스터(Ts)는 터치 센싱 영역(TSA) 내에 위치할 수 있다.
제1 터치 구동 트랜지스터(Ts11) 및 제2 터치 구동 트랜지스터(Ts21)를 포함하는 터치 구동 트랜지스터(Ts)는 표시 패널(110)의 표시 영역(DA) 내에 위치할 수 있다.
도 5a 및 도 5b를 참조하면, 본 개시의 실시 예들에 따른 셀프-캐패시턴스 센싱 기반의 진보된 터치 센서 구조는 터치 구동 트랜지스터들(Ts)의 온-오프를 제어하기 위한 제어 트랜지스터들(Tc)을 더 포함할 수 있다.
도 5a 및 도 5b를 참조하면, 제어 트랜지스터들(Tc)은 제1 내지 제8 제어 트랜지스터(Tc1~Tc8)를 포함할 수 있다. 제1 내지 제8 제어 트랜지스터(Tc1~Tc8)은 제1 내지 제8 터치 전극 행(L1~L8)과 일대일로 대응될 수 있다.
도 5a 및 도 5b를 참조하면, 본 개시의 실시 예들에 따른 셀프-캐패시턴스 센싱 기반의 진보된 터치 센서 구조는 터치 구동 트랜지스터들(Ts)의 게이트 노드들로 인가되는 스위칭 신호들(SWS1~SWS8)을 공급하는 스위칭 라인들(SWL1~SWL8)을 포함할 수 있다.
스위칭 신호 라인들(SWL1~SWL8)은 제1 내지 제8 스위칭 신호 라인들(SWL1~SWL8)을 포함할 수 있다.
제1 스위칭 신호 라인(SWL1)은 제1 터치 전극 행(L1)과 대응되는 하나 이상의 제1 터치 구동 트랜지스터(Ts11, Ts12)를 턴-온 시키기 위한 제1 스위칭 신호(SWS1)를 전달할 수 있다.
제2 스위칭 신호 라인(SWL2)은 제2 터치 전극 행(L2)과 대응되는 하나 이상의 제2 터치 구동 트랜지스터(Ts21, Ts22)를 모두 턴-온 시키기 위한 제2 스위칭 신호(SWS2)를 전달할 수 있다.
제3 스위칭 신호 라인(SWL3)은 제3 터치 전극 행(L3)과 대응되는 하나 이상의 제3 터치 구동 트랜지스터(Ts31, Ts32)를 모두 턴-온 시키기 위한 제3 스위칭 신호(SWS3)를 전달할 수 있다.
제4 스위칭 신호 라인(SWL4)은 제4 터치 전극 행(L4)과 대응되는 하나 이상의 제4 터치 구동 트랜지스터(Ts41, Ts42)를 모두 턴-온 시키기 위한 제4 스위칭 신호(SWS4)를 전달할 수 있다.
제5 스위칭 신호 라인(SWL5)은 제5 터치 전극 행(L5)과 대응되는 하나 이상의 제5 터치 구동 트랜지스터(Ts51, Ts52)를 모두 턴-온 시키기 위한 제5 스위칭 신호(SWS5)를 전달할 수 있다.
제6 스위칭 신호 라인(SWL6)은 제6 터치 전극 행(L6)과 대응되는 하나 이상의 제6 터치 구동 트랜지스터(Ts61, Ts62)를 모두 턴-온 시키기 위한 제6 스위칭 신호(SWS6)를 전달할 수 있다.
제7 스위칭 신호 라인(SWL7)은 제7 터치 전극 행(L7)과 대응되는 하나 이상의 제7 터치 구동 트랜지스터(Ts71, Ts72)를 모두 턴-온 시키기 위한 제7 스위칭 신호(SWS7)를 전달할 수 있다.
제8 스위칭 신호 라인(SWL8)은 제8 터치 전극 행(L8)과 대응되는 하나 이상의 제8 터치 구동 트랜지스터(Ts81, Ts82)를 모두 턴-온 시키기 위한 제8 스위칭 신호(SWS8)를 전달할 수 있다.
제1 제어 트랜지스터(Tc1)는 제1 터치 전극 행(L1)과 대응되는 하나 이상의 제1 터치 구동 트랜지스터(Ts11, Ts12)의 게이트 노드와 제1 스위칭 신호 라인(SWL1) 간의 연결을 공통으로 제어할 수 있다.
제2 제어 트랜지스터(Tc2)는 제2 터치 전극 행(L2)과 대응되는 하나 이상의 제2 터치 구동 트랜지스터(Ts21, Ts22)의 게이트 노드와 제2 스위칭 신호 라인(SWL2) 간의 연결을 공통으로 제어할 수 있다.
제3 제어 트랜지스터(Tc3)는 제3 터치 전극 행(L3)과 대응되는 하나 이상의 제3 터치 구동 트랜지스터(Ts31, Ts32)의 게이트 노드와 제3 스위칭 신호 라인(SWL3) 간의 연결을 공통으로 제어할 수 있다.
제4 제어 트랜지스터(Tc4)는 제4 터치 전극 행(L4)과 대응되는 하나 이상의 제4 터치 구동 트랜지스터(Ts41, Ts42)의 게이트 노드와 제4 스위칭 신호 라인(SWL4) 간의 연결을 공통으로 제어할 수 있다.
제5 제어 트랜지스터(Tc5)는 제5 터치 전극 행(L5)과 대응되는 하나 이상의 제5 터치 구동 트랜지스터(Ts51, Ts52)의 게이트 노드와 제5 스위칭 신호 라인(SWL5) 간의 연결을 공통으로 제어할 수 있다.
제6 제어 트랜지스터(Tc6)는 제6 터치 전극 행(L6)과 대응되는 하나 이상의 제6 터치 구동 트랜지스터(Ts61, Ts62)의 게이트 노드와 제6 스위칭 신호 라인(SWL6) 간의 연결을 공통으로 제어할 수 있다.
제7 제어 트랜지스터(Tc7)는 제7 터치 전극 행(L7)과 대응되는 하나 이상의 제7 터치 구동 트랜지스터(Ts71, Ts72)의 게이트 노드와 제7 스위칭 신호 라인(SWL7) 간의 연결을 공통으로 제어할 수 있다.
제8 제어 트랜지스터(Tc8)는 제8 터치 전극 행(L8)과 대응되는 하나 이상의 제8 터치 구동 트랜지스터(Ts81, Ts82)의 게이트 노드와 제8 스위칭 신호 라인(SWL8) 간의 연결을 공통으로 제어할 수 있다.
도 5a 및 도 5b를 참조하면, 제1 내지 제8 제어 트랜지스터(Tc1~Tc8)는 제1 터치 전극 그룹(GR1)과 대응되는 제1 내지 제4 제어 트랜지스터(Tc1~Tc4)와 제2 터치 전극 그룹(GR2)과 대응되는 제5 내지 제8 제어 트랜지스터(Tc5~Tc8)로 분류될 수 있다.
도 5a 및 도 5b를 참조하면, 본 개시의 실시 예들에 따른 셀프-캐패시턴스 센싱 기반의 진보된 터치 센서 구조는 제1 내지 제4 제어 트랜지스터(Tc1~Tc4)의 게이트 노드들이 공통으로 연결된 제1 그룹 구동 신호 라인(GDSL1)과, 제5 내지 제8 제어 트랜지스터(Tc5~Tc8)의 게이트 노드들이 공통으로 연결된 제2 그룹 구동 신호 라인(GDSL2)을 포함할 수 있다.
제1 그룹 구동 신호 라인(GDSL1)은 제1 내지 제4 제어 트랜지스터(Tc1~Tc4)의 게이트 노드들로 제1 그룹 구동 신호(GDS1)를 공통으로 전달할 수 있다.
제2 그룹 구동 신호 라인(GDSL2)은 제5 내지 제8 제어 트랜지스터(Tc5~Tc8)의 게이트 노드들로 제2 그룹 구동 신호(GDS2)를 공통으로 전달할 수 있다.
도 5a 및 도 5b를 참조하면, 터치 전극들(TE11, TE12, TE21, TE22, TE31, TE32, TE41, TE42, TE51, TE52, TE61, TE62, TE71, TE72, TE81, TE82), 터치 라인들(TL1, TL2), 터치 구동 트랜지스터들(Ts), 및 제어 트랜지스터들(Tc)은 표시 패널(110)에 포함할 수 있다.
표시 패널(110)은 영상 표시가 가능한 표시 영역(DA)과 표시 영역(DA)의 외곽에 위치하는 비 표시 영역(NDA)을 포함할 수 있다.
도 5a 및 도 5b를 참조하면, 터치 전극들(TE11, TE12, TE21, TE22, TE31, TE32, TE41, TE42, TE51, TE52, TE61, TE62, TE71, TE72, TE81, TE82), 및 터치 라인들(TL1, TL2), 터치 구동 트랜지스터들(Ts)은 표시 패널(110)의 표시 영역(DA)에 배치될 수 있다. 제어 트랜지스터들(Tc)은 표시 패널(110)의 비 표시 영역(NDA)에 배치될 수 있다.
도 5a 및 도 5b를 참조하면, 제5 터치 구동 트랜지스터(Ts51)는 제5 터치 전극(TE51)과 제1 터치 라인(TL1, TL1u) 간의 연결을 제어할 수 있다. 제5 터치 구동 트랜지스터(Ts51)의 턴-온에 따라 제1 터치 구동 신호(TDS1)가 제1 터치 라인(TL1, TL1u)을 통해 제5 터치 전극(TE51)에 공급될 수 있다.
도 5a 및 도 5b를 참조하면, 제6 터치 구동 트랜지스터(Ts61)은 제6 터치 전극(TE61)과 제1 터치 라인(TL1, TL1u) 간의 연결을 제어할 수 있다. 제6 터치 구동 트랜지스터(Ts61)의 턴-온에 따라 제1 터치 구동 신호(TDS1)가 제1 터치 라인(TL1, TL1u)을 통해 제6 터치 전극(TE61)에 공급될 수 있다.
도 5a 및 도 5b를 참조하면, 제7 터치 구동 트랜지스터(Ts71)는 제7 터치 전극(TE71)과 제1 터치 라인(TL1, TL1u) 간의 연결을 제어할 수 있다. 제7 터치 구동 트랜지스터(Ts71)의 턴-온에 따라 제1 터치 구동 신호(TDS1)가 제1 터치 라인(TL1, TL1u)을 통해 제7 터치 전극(TE71)에 공급될 수 있다.
도 5a 및 도 5b를 참조하면, 제8 터치 구동 트랜지스터(Ts81)은 제8 터치 전극(TE81)과 제1 터치 라인(TL1, TL1u) 간의 연결을 제어할 수 있다. 제8 터치 구동 트랜지스터(Ts81)의 턴-온에 따라 제1 터치 구동 신호(TDS1)가 제1 터치 라인(TL1, TL1u)을 통해 제8 터치 전극(TE81)에 공급될 수 있다.
도 5b를 참조하면, 제5 터치 구동 트랜지스터(Ts51)는 제5 터치 전극(TE51)과 제2 터치 라인(TL1d) 간의 연결을 제어할 수 있다. 제5 터치 구동 트랜지스터(Ts51)의 턴-온에 따라 제1 터치 구동 신호(TDS1)가 제2 터치 라인(TL1d)을 통해 제5 터치 전극(TE51)에 공급될 수 있다.
도 5b를 참조하면, 제6 터치 구동 트랜지스터(Ts61)은 제6 터치 전극(TE61)과 제2 터치 라인(TL1d) 간의 연결을 제어할 수 있다. 제6 터치 구동 트랜지스터(Ts61)의 턴-온에 따라 제1 터치 구동 신호(TDS1)가 제2 터치 라인(TL1d)을 통해 제6 터치 전극(TE61)에 공급될 수 있다.
도 5b를 참조하면, 제7 터치 구동 트랜지스터(Ts71)는 제7 터치 전극(TE71)과 제2 터치 라인(TL1d) 간의 연결을 제어할 수 있다. 제7 터치 구동 트랜지스터(Ts71)의 턴-온에 따라 제1 터치 구동 신호(TDS1)가 제2 터치 라인(TL1d)을 통해 제7 터치 전극(TE71)에 공급될 수 있다.
도 5b를 참조하면, 제8 터치 구동 트랜지스터(Ts81)은 제8 터치 전극(TE81)과 제2 터치 라인(TL1d) 간의 연결을 제어할 수 있다. 제8 터치 구동 트랜지스터(Ts81)의 턴-온에 따라 제1 터치 구동 신호(TDS1)가 제2 터치 라인(TL1d)을 통해 제8 터치 전극(TE81)에 공급될 수 있다.
도 7a 및 도 7b는 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 셀프-캐패시턴스 센싱 기반의 진보된 터치 센서 구조들에서, 개별 구동 방식의 터치 구동 타이밍 다이어그램과 그룹 구동 방식의 터치 구동 타이밍 다이어그램이다. 단, 아래에서는, 설명의 편의를 위하여, 제1 열에 배치된 8개의 터치 전극들(TE11, TE21, TE31, TE41, TE51, TE61, TE71, TE81)을 기준으로 설명한다.
도 7a를 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)는 제1 내지 제8 터치 전극 행(L1~L8) 각각을 개별적으로 순차적으로 구동할 수 있다. 이러한 구동 방식을 개별 구동 방식, 순차 구동 방식, 또는 개별 순차 구동 방식이라고 한다.
도 7a를 참조하면, 개별 구동 방식에 따르면, 제1 내지 제8 터치 구동 트랜지스터(Ts11~Ts81)는 순차적으로 턴-온 될 수 있다.
도 7a를 참조하면, 제1 내지 제8 터치 구동 트랜지스터(Ts11~Ts81)의 순차적인 턴-온을 위한 제1 방식은, 제1 내지 제8 제어 트랜지스터(Tc1~Tc8)가 모두 동시에 턴-온 된 상태에서, 턴-온 된 제1 내지 제8 제어 트랜지스터(Tc1~Tc8)를 통해 제1 내지 제8 터치 구동 트랜지스터(Ts11~Ts81)의 게이트 노드들로 전달되는 제1 내지 제8 스위칭 신호(SWS1~SWS8)의 턴-온 레벨 전압 구간들이 순차적으로 제어하는 방식이다.
도 7a를 참조하면, 제1 방식에 따르면, 제1 내지 제8 제어 트랜지스터(Tc1~Tc8)의 동시 턴-온을 위하여, 턴-온 레벨 전압(예: 하이 레벨 전압)을 갖는 제1 그룹 구동 신호(GDS1)가 제1 내지 제4 제어 트랜지스터(Tc1~Tc4)의 게이트 노드들에 동시에 인가되고, 턴-온 레벨 전압(예: 하이 레벨 전압)을 갖는 제2 그룹 구동 신호(GDS2)가 제5 내지 제8 제어 트랜지스터(Tc5~Tc8)의 게이트 노드들에 동시에 인가될 수 있다.
도 7a를 참조하면, 제1 방식에 따르면, 제1 내지 제8 제어 트랜지스터(Tc1~Tc8)이 동시에 턴-온 되어 있는 동안, 제1 내지 제8 스위칭 신호(SWS1~SWS8)는 순차적으로 턴-온 레벨 전압을 가질 수 있다.
이에 따라, 제1 내지 제8 터치 구동 트랜지스터(Ts11~Ts81)는 순차적으로 턴-온 되어, 제1 터치 구동 신호(TDS)를 구성하는 펄스들이 제1 내지 제8 터치 전극(TE11, TE21, TE31, TE41, TE51, TE61, TE71, TE81)에 순차적으로 공급될 수 있다.
제1 내지 제8 터치 구동 트랜지스터(Ts11~Ts81)의 순차적인 턴-온을 위한 제2 방식은, 제1 및 제2 그룹 구동 신호(GDS1, GDS2)가 턴-온 레벨 전압을 가지는 기간 동안, 제1 내지 제8 스위칭 신호(SWS1~SWS8)는 항상 턴-온 레벨 전압을 가지게 하고, 제1 내지 제8 제어 트랜지스터(Tc1~Tc8)를 순차적으로 턴-온 시키는 방식이다.
제2 방식에 따르면, 제1 내지 제8 스위칭 신호(SWS1~SWS8)는 동시에 턴-온 레벨 전압을 갖는 동안, 제1 내지 제8 제어 트랜지스터(Tc1~Tc8)는 순차적으로 턴-온 될 수 있다.
도 7b를 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)는 제1 터치 전극 그룹(GR1)에 포함된 제1 내지 제4 터치 전극 행(L1~L4)을 동시에 구동하고, 제2 터치 전극 그룹(GR2)에 포함된 제5 내지 제8 터치 전극 행(L5~L8)을 동시에 구동할 수 있다. 이러한 구동 방식을 그룹 구동 방식이라고 한다.
도 7b를 참조하면, 그룹 구동 방식에 따르면, 제1 터치 전극 그룹(GR1)은 동시에 구동되고, 제2 터치 전극 그룹(GR2)은 동시에 구동되며, 제1 터치 전극 그룹(GR1)이 구동된 이후, 제2 터치 전극 그룹(GR2)이 구동될 수 있다.
도 7b를 참조하면, 그룹 구동 방식에 따르면, 제1 터치 전극 그룹(GR1)과 대응되는 제1 내지 제4 터치 구동 트랜지스터(Ts11~Ts41)는 동시에 턴-온 될 수 있다. 제2 터치 전극 그룹(GR2)과 대응되는 제5 내지 제8 터치 구동 트랜지스터(Ts51~Ts81)는 동시에 턴-온 될 수 있다.
도 7b를 참조하면, 제1 터치 전극 그룹(GR1)과 대응되는 제1 내지 제4 제어 트랜지스터(Tc1~Tc4)가 제1 그룹 구동 신호(GDS1)에 의해 동시에 턴-온 되어 있는 동안, 제1 내지 제4 스위칭 신호(SWS1~SWS4)는 동시에 턴-온 레벨 전압을 가질 수 있다.
도 7b를 참조하면, 제2 터치 전극 그룹(GR2)과 대응되는 제5 내지 제8 제어 트랜지스터(Tc4~Tc8)가 제2 그룹 구동 신호(GDS2)에 의해 동시에 턴-온 되어 있는 동안, 제5 내지 제8 스위칭 신호(SWS5~SWS8)는 동시에 턴-온 레벨 전압을 가질 수 있다.
도 7b를 참조하면, 제1 내지 제4 스위칭 신호(SWS1~SWS4)가 동시에 턴-온 레벨 전압을 갖는 동안, 제1 터치 전극 그룹(GR1)과 대응되는 제1 내지 제4 제어 트랜지스터(Tc1~Tc4)가 동시에 턴-온 될 수 있다.
도 7b를 참조하면, 제5 내지 제8 스위칭 신호(SWS5~SWS8)가 동시에 턴-온 레벨 전압을 갖는 동안, 제2 터치 전극 그룹(GR2)과 대응되는 제5 내지 제8 제어 트랜지스터(Tc4~Tc8)가 동시에 턴-온 될 수 있다.
도 8a 및 도 8b는 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 뮤추얼-캐패시턴스 센싱 기반의 진보된 터치 센서 구조들을 나타낸다. 이하에서 언급되는 제1 내지 제8 송신 터치 전극(TX_TE1~TX_TE8)은 제1 내지 제8 터치 전극이라고도 할 수 있다. 제1 송신 터치 라인(TX_TL1)은 제1 터치 라인이라고도 할 수 있다.
도 8a 및 도 8b를 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 뮤추얼-캐패시턴스 센싱 기반의 진보된 터치 센서 구조는 다수의 송신 터치 전극들(TX_TE1~TX_TE8)과 다수의 수신 터치 전극들(RX_TE1u, RX_TE1d, RX_TE2u, RX_TE2d)을 포함할 수 있다. 예를 들어, 다수의 송신 터치 전극들(TX_TE1~TX_TE8)과 다수의 수신 터치 전극들(RX_TE2u, RX_TE2d)은 서로 교차할 수 있다.
도 8a 및 도 8b를 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 뮤추얼-캐패시턴스 센싱 기반의 진보된 터치 센서 구조는 다수의 송신 터치 전극들(TX_TE1~TX_TE8)과 일대일로 대응되는 다수의 터치 구동 트랜지스터들(Ts)을 포함할 수 있다. 다수의 터치 구동 트랜지스터들(Ts)은 제1 내지 제8 터치 구동 트랜지스터(Ts1~Ts8)를 포함할 수 있다.
도 8a 및 도 8b를 참조하면, 제1 내지 제8 터치 구동 트랜지스터(Ts1~Ts8)은 1개의 제1 송신 터치 라인(TX_TL1)과 제1 내지 제8 송신 터치 전극(TX_TE1~TX_TE8) 간의 연결을 제어할 수 있다.
도 8a 및 도 8b를 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 뮤추얼-캐패시턴스 센싱 기반의 진보된 터치 센서 구조는 터치 라인들(TX_TL1, RX_TL1u, RX_TL1d, RX_TL2u, RX_TL2d)를 포함할 수 있다.
제1 내지 제8 송신 터치 전극(TX_TE1~TX_TE8)은 제1 내지 제8 터치 구동 트랜지스터(Ts1~Ts8)를 통해 하나의 제1 송신 터치 라인(TX_TL1)과 연결될 수 있다. 이에 따라, 터치 라인 개수, 터치 패드, 및 송신 채널 수가 크게 줄어들 수 있다.
제1 송신 터치 라인(TX_TL1)은 멀티 구동 회로(MDU)에서 출력된 터치 구동 신호(TDS)를 제1 내지 제8 터치 구동 트랜지스터(Ts1~Ts8)를 통해 제1 내지 제8 송신 터치 전극(TX_TE1~TX_TE8)으로 공급할 수 있다.
제1 상단 수신 터치 라인(RX_TL1u)은 제1 상단 수신 터치 전극(RX_TE1u)과 제1 뮤추얼-센싱 유닛(MSU1)을 전기적으로 연결해줄 수 있다. 제1 하단 수신 터치 라인(RX_TL1d)은 제1 하단 수신 터치 전극(RX_TE1d) 과 제1 뮤추얼-센싱 유닛(MSU1)을 전기적으로 연결해줄 수 있다.
제1 상단 수신 터치 라인(RX_TL1u) 및 제1 하단 수신 터치 라인(RX_TL1d)은 제1 뮤추얼 멀티플렉서(MUXm1)를 통해 제1 뮤추얼-센싱 유닛(MSU1)과 연결될 수 있다. 제1 뮤추얼 멀티플렉서(MUXm1)는 제1 상단 수신 터치 라인(RX_TL1u) 및 제1 하단 수신 터치 라인(RX_TL1d) 중 하나를 선택하여 제1 뮤추얼-센싱 유닛(MSU1)과 연결시켜줄 수 있다.
제2 상단 수신 터치 라인(RX_TL2u)은 제2 상단 수신 터치 전극(RX_TE1u) 과 제2 뮤추얼-센싱 유닛(MSU2)을 전기적으로 연결해줄 수 있다. 제2 하단 수신 터치 라인(RX_TL2d)은 제2 하단 수신 터치 전극(RX_TE1d) 과 제2 뮤추얼-센싱 유닛(MSU2)을 전기적으로 연결해줄 수 있다.
제2 상단 수신 터치 라인(RX_TL2u) 및 제2 하단 수신 터치 라인(RX_TL2d)은 제2 뮤추얼 멀티플렉서(MUXm2)를 통해 제2 뮤추얼-센싱 유닛(MSU2)과 연결될 수 있다. 제2 뮤추얼 멀티플렉서(MUXm2)는 제2 상단 수신 터치 라인(RX_TL2u) 및 제2 하단 수신 터치 라인(RX_TL2d) 중 하나를 선택하여 제2 뮤추얼-센싱 유닛(MSU2)과 연결시켜줄 수 있다.
도 8a 및 도 8b를 참조하면, 제1 내지 제8 송신 터치 전극(TX_TE1~TX_TE8)은 2개의 터치 전극 그룹(GR1, GR2)으로 분류될 수 있다. 제1 터치 전극 그룹(GR1)은 제1 내지 제4 송신 터치 전극(TX_TE1~TX_TE4)을 포함할 수 있고, 제2 터치 전극 그룹(GR2)은 제5 내지 제8 송신 터치 전극(TX_TE5~TX_TE8)을 포함할 수 있다.
도 8a 및 도 8b를 참조하면, 본 개시의 실시 예들에 따른 뮤추얼-캐패시턴스 센싱 기반의 진보된 터치 센서 구조는 터치 구동 트랜지스터들(Ts)의 게이트 노드들로 인가되는 스위칭 신호들을 공급하는 스위칭 라인들을 포함할 수 있다.
도 8a의 본 개시의 실시 예들에 따른 뮤추얼-캐패시턴스 센싱 기반의 진보된 터치 센서 구조에서, 스위칭 신호 라인들은 제1 내지 제8 스위칭 신호 라인들(SWL1~SWL8)을 포함할 수 있다.
도 8a의 본 개시의 실시 예들에 따른 뮤추얼-캐패시턴스 센싱 기반의 진보된 터치 센서 구조에서, 제1 스위칭 신호 라인(SWL1)은 제1 터치 구동 트랜지스터(Ts1)를 턴-온 시키기 위한 제1 스위칭 신호(SWS1)를 전달할 수 있다. 제2 스위칭 신호 라인(SWL2)은 제2 터치 구동 트랜지스터(Ts2)를 모두 턴-온 시키기 위한 제2 스위칭 신호(SWS2)를 전달할 수 있다. 제3 스위칭 신호 라인(SWL3)은 제3 터치 구동 트랜지스터(Ts3)를 모두 턴-온 시키기 위한 제3 스위칭 신호(SWS3)를 전달할 수 있다. 제4 스위칭 신호 라인(SWL4)은 제4 터치 구동 트랜지스터(Ts4)를 모두 턴-온 시키기 위한 제4 스위칭 신호(SWS4)를 전달할 수 있다. 제5 스위칭 신호 라인(SWL5)은 제5 터치 구동 트랜지스터(Ts5)를 모두 턴-온 시키기 위한 제5 스위칭 신호(SWS5)를 전달할 수 있다. 제6 스위칭 신호 라인(SWL6)은 제6 터치 구동 트랜지스터(Ts6)를 모두 턴-온 시키기 위한 제6 스위칭 신호(SWS6)를 전달할 수 있다. 제7 스위칭 신호 라인(SWL7)은 제7 터치 구동 트랜지스터(Ts7)를 모두 턴-온 시키기 위한 제7 스위칭 신호(SWS7)를 전달할 수 있다. 제8 스위칭 신호 라인(SWL8)은 제8 터치 구동 트랜지스터(Ts8)를 모두 턴-온 시키기 위한 제8 스위칭 신호(SWS8)를 전달할 수 있다.
도 8a의 본 개시의 실시 예들에 따른 뮤추얼-캐패시턴스 센싱 기반의 진보된 터치 센서 구조에서, 제1 제어 트랜지스터(Tc1)는 제1 터치 구동 트랜지스터(Ts1)의 게이트 노드와 제1 스위칭 신호 라인(SWL1) 간의 연결을 제어할 수 있다. 제2 제어 트랜지스터(Tc2)는 제2 터치 구동 트랜지스터(Ts2)의 게이트 노드와 제2 스위칭 신호 라인(SWL2) 간의 연결을 제어할 수 있다. 제3 제어 트랜지스터(Tc3)는 제3 터치 구동 트랜지스터(Ts3)의 게이트 노드와 제3 스위칭 신호 라인(SWL3) 간의 연결을 제어할 수 있다. 제4 제어 트랜지스터(Tc4)는 제4 터치 구동 트랜지스터(Ts4)의 게이트 노드와 제4 스위칭 신호 라인(SWL4) 간의 연결을 제어할 수 있다. 제5 제어 트랜지스터(Tc5)는 제5 터치 구동 트랜지스터(Ts5)의 게이트 노드와 제5 스위칭 신호 라인(SWL5) 간의 연결을 제어할 수 있다. 제6 제어 트랜지스터(Tc6)는 제6 터치 구동 트랜지스터(Ts6)의 게이트 노드와 제6 스위칭 신호 라인(SWL6) 간의 연결을 제어할 수 있다. 제7 제어 트랜지스터(Tc7)는 제7 터치 구동 트랜지스터(Ts7)의 게이트 노드와 제7 스위칭 신호 라인(SWL7) 간의 연결을 제어할 수 있다. 제8 제어 트랜지스터(Tc8)는 제8 터치 구동 트랜지스터(Ts8)의 게이트 노드와 제8 스위칭 신호 라인(SWL8) 간의 연결을 제어할 수 있다.
도 8a를 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 뮤추얼-캐패시턴스 센싱 기반의 진보된 터치 센서 구조는 다수의 터치 구동 트랜지스터들(Ts)의 온-오프 제어를 위한 다수의 제어 트랜지스터들(Tc)을 포함할 수 있다. 다수의 제어 트랜지스터들(Tc)은 제1 내지 제8 제어 트랜지스터(Tc1~Tc8)를 포함할 수 있다.
도 8a를 참조하면, 제1 내지 제8 제어 트랜지스터(Tc1~Tc8)는 제1 터치 전극 그룹(GR1)과 대응되는 제1 내지 제4 제어 트랜지스터(Tc1~Tc4)와 제2 터치 전극 그룹(GR2)과 대응되는 제5 내지 제8 제어 트랜지스터(Tc5~Tc8)로 분류될 수 있다.
도 8a를 참조하면, 본 개시의 실시 예들에 따른 셀프-캐패시턴스 센싱 기반의 진보된 터치 센서 구조는 제1 내지 제4 제어 트랜지스터(Tc1~Tc4)의 게이트 노드들이 공통으로 연결된 제1 그룹 구동 신호 라인(GDSL1)과, 제5 내지 제8 제어 트랜지스터(Tc5~Tc8)의 게이트 노드들이 공통으로 연결된 제2 그룹 구동 신호 라인(GDSL2)을 포함할 수 있다.
제1 그룹 구동 신호 라인(GDSL1)은 제1 내지 제4 제어 트랜지스터(Tc1~Tc4)의 게이트 노드들로 제1 그룹 구동 신호(GDS1)를 공통으로 전달할 수 있다.
제2 그룹 구동 신호 라인(GDSL2)은 제5 내지 제8 제어 트랜지스터(Tc5~Tc8)의 게이트 노드들로 제2 그룹 구동 신호(GDS2)를 공통으로 전달할 수 있다.
도 8b의 본 개시의 실시 예들에 따른 뮤추얼-캐패시턴스 센싱 기반의 진보된 터치 센서 구조에서, 스위칭 신호 라인들은 제1 내지 제8 스위칭 신호 라인들(SWL1~SWL8)을 포함할 수 있다.
도 8b의 본 개시의 실시 예들에 따른 뮤추얼-캐패시턴스 센싱 기반의 진보된 터치 센서 구조에서, 제1 스위칭 신호 라인(SWL1)은 제1 터치 구동 트랜지스터(Ts1)를 턴-온 시키기 위한 제1 스위칭 신호(SWS1)를 전달할 수 있다. 제2 스위칭 신호 라인(SWL2)은 제2 터치 구동 트랜지스터(Ts2)를 모두 턴-온 시키기 위한 제2 스위칭 신호(SWS2)를 전달할 수 있다. 제3 스위칭 신호 라인(SWL3)은 제3 터치 구동 트랜지스터(Ts3)를 모두 턴-온 시키기 위한 제3 스위칭 신호(SWS3)를 전달할 수 있다. 제4 스위칭 신호 라인(SWL4)은 제4 터치 구동 트랜지스터(Ts4)를 모두 턴-온 시키기 위한 제4 스위칭 신호(SWS4)를 전달할 수 있다. 제5 스위칭 신호 라인(SWL5)은 제5 터치 구동 트랜지스터(Ts5)를 모두 턴-온 시키기 위한 제5 스위칭 신호(SWS5)를 전달할 수 있다. 제6 스위칭 신호 라인(SWL6)은 제6 터치 구동 트랜지스터(Ts6)를 모두 턴-온 시키기 위한 제6 스위칭 신호(SWS6)를 전달할 수 있다. 제7 스위칭 신호 라인(SWL7)은 제7 터치 구동 트랜지스터(Ts7)를 모두 턴-온 시키기 위한 제7 스위칭 신호(SWS7)를 전달할 수 있다. 제8 스위칭 신호 라인(SWL8)은 제8 터치 구동 트랜지스터(Ts8)를 모두 턴-온 시키기 위한 제8 스위칭 신호(SWS8)를 전달할 수 있다.
도 8b의 본 개시의 실시 예들에 따른 뮤추얼-캐패시턴스 센싱 기반의 진보된 터치 센서 구조에서, 제1 스위칭 신호 라인(SWL1)은 제1 터치 구동 트랜지스터(Ts1)의 게이트 노드 및 제5 터치 구동 트랜지스터(Ts5)의 게이트 노드에 공통으로 연결될 수 있다. 제2 스위칭 신호 라인(SWL2)은 제2 터치 구동 트랜지스터(Ts2)의 게이트 노드 및 제6 터치 구동 트랜지스터(Ts6)의 게이트 노드에 공통으로 연결될 수 있다. 제3 스위칭 신호 라인(SWL3)은 제3 터치 구동 트랜지스터(Ts3)의 게이트 노드 및 제7 터치 구동 트랜지스터(Ts7)의 게이트 노드에 공통으로 연결될 수 있다. 제4 스위칭 신호 라인(SWL4)은 제4 터치 구동 트랜지스터(Ts4)의 게이트 노드 및 제8 터치 구동 트랜지스터(Ts8)의 게이트 노드에 공통으로 연결될 수 있다.
도 8a 및 도 8b를 참조하면, 송신 터치 전극들(TX_TE1~TX_TE8)과 수신 터치 전극들(RX_TE1u, RX_TE1d, RX_TE2u, RX_TE2d), 터치 라인들(TX_TL1, RX_TL1u, RX_TL1d, RX_TL2u, RX_TL2d), 터치 구동 트랜지스터들(Ts), 및 제어 트랜지스터들(Tc)은 표시 패널(110)에 포함할 수 있다.
표시 패널(110)은 영상 표시가 가능한 표시 영역(DA)과 표시 영역(DA)의 외곽에 위치하는 비 표시 영역(NDA)을 포함할 수 있다.
도 8a 및 도 8b를 참조하면, 송신 터치 전극들(TX_TE1~TX_TE8)과 수신 터치 전극들(RX_TE1u, RX_TE1d, RX_TE2u, RX_TE2d), 터치 라인들(TX_TL1, RX_TL1u, RX_TL1d, RX_TL2u, RX_TL2d)은 표시 패널(110)의 표시 영역(DA)에 배치될 수 있다. 제어 트랜지스터들(Tc)은 표시 패널(110)의 비 표시 영역(NDA)에 배치될 수 있다. 및 터치 구동 트랜지스터들(Ts)은 표시 패널(110)의 표시 영역(DA) 또는 비 표시 영역(NDA)에 배치될 수 있다.
도 8a 및 도 8b를 참조하면, 제1 터치 구동 트랜지스터(Ts1)는 제1 송신 터치 전극(TX_TE1)과 제1 송신 터치 라인(TX_TL1) 간의 연결을 제어할 수 있다. 제1 터치 구동 트랜지스터(Ts1)의 턴-온에 따라 터치 구동 신호(TDS)가 제1 송신 터치 라인(TX_TL1)을 통해 제1 송신 터치 전극(TX_TE1)에 공급될 수 있다.
제2 터치 구동 트랜지스터(Ts2)는 제2 송신 터치 전극(TX_TE2)과 제1 송신 터치 라인(TX_TL1) 간의 연결을 제어할 수 있다. 제2 터치 구동 트랜지스터(Ts2)의 턴-온에 따라 터치 구동 신호(TDS)가 제1 송신 터치 라인(TX_TL1)을 통해 제2 송신 터치 전극(TX_TE2)에 공급될 수 있다.
제3 터치 구동 트랜지스터(Ts3)는 제3 송신 터치 전극(TX_TE3)과 제1 송신 터치 라인(TX_TL1) 간의 연결을 제어할 수 있다. 제3 터치 구동 트랜지스터(Ts3)의 턴-온에 따라 터치 구동 신호(TDS)가 제1 송신 터치 라인(TX_TL1)을 통해 제3 송신 터치 전극(TX_TE3)에 공급될 수 있다.
제4 터치 구동 트랜지스터(Ts4)는 제4 송신 터치 전극(TX_TE4)과 제1 송신 터치 라인(TX_TL1) 간의 연결을 제어할 수 있다. 제4 터치 구동 트랜지스터(Ts4)의 턴-온에 따라 터치 구동 신호(TDS)가 제1 송신 터치 라인(TX_TL1)을 통해 제4 송신 터치 전극(TX_TE4)에 공급될 수 있다.
제5 터치 구동 트랜지스터(Ts5)는 제5 송신 터치 전극(TX_TE5)과 제1 송신 터치 라인(TX_TL1) 간의 연결을 제어할 수 있다. 제5 터치 구동 트랜지스터(Ts5)의 턴-온에 따라 터치 구동 신호(TDS)가 제1 송신 터치 라인(TX_TL1)을 통해 제5 송신 터치 전극(TX_TE5)에 공급될 수 있다.
제6 터치 구동 트랜지스터(Ts6)은 제6 송신 터치 전극(TX_TE6)과 제1 송신 터치 라인(TX_TL1) 간의 연결을 제어할 수 있다. 제6 터치 구동 트랜지스터(Ts6)의 턴-온에 따라 터치 구동 신호(TDS)가 제1 송신 터치 라인(TX_TL1)을 통해 제6 송신 터치 전극(TX_TE6)에 공급될 수 있다.
제7 터치 구동 트랜지스터(Ts7)는 제7 송신 터치 전극(TX_TE7)과 제1 송신 터치 라인(TX_TL1) 간의 연결을 제어할 수 있다. 제7 터치 구동 트랜지스터(Ts7)의 턴-온에 따라 터치 구동 신호(TDS)가 제1 송신 터치 라인(TX_TL1)을 통해 제7 송신 터치 전극(TX_TE7)에 공급될 수 있다.
제8 터치 구동 트랜지스터(Ts8)은 제8 송신 터치 전극(TX_TE8)과 제1 송신 터치 라인(TX_TL1) 간의 연결을 제어할 수 있다. 제8 터치 구동 트랜지스터(Ts8)의 턴-온에 따라 터치 구동 신호(TDS)가 제1 송신 터치 라인(TX_TL1)을 통해 제8 송신 터치 전극(TX_TE8)에 공급될 수 있다.
도 8b의 뮤추얼-캐패시턴스 센싱 기반의 진보된 터치 센서 구조에서, 제1 내지 제8 터치 구동 트랜지스터(Ts1~Ts8)의 게이트 노드들이 하나의 제1 송신 터치 라인(TX_TL1)에 연결되어 있으나, 경우에 따라서, 제1 내지 제8 터치 구동 트랜지스터(Ts1~Ts8)의 게이트 노드들 각각은 별도의 송신 터치 라인과 연결될 수도 있다.
한편, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 뮤추얼-캐패시턴스 센싱 기반의 진보된 터치 센서 구조들 또한, 도 7a와 같이 개별 구동 방식으로 구동될 수 있거나, 도 7b와 같이 그룹 구동 방식으로 구동될 수 있다.
도 9는 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 서브 픽셀(SP)의 등가 회로이다.
도 9를 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)에서, 각 서브 픽셀(SP)은 도 1의 서브 픽셀(SP)의 등가 회로와 다르게, 센싱 트랜지스터(SENT)를 더 포함할 수 있다.
이에 따라, 도 9에 예시된 서브 픽셀(SP)은 발광 소자(ED), 3개의 트랜지스터(DRT, SCT, SENT) 및 1개의 스토리지 캐패시터(Cst)를 포함할 수 있다.
센싱 트랜지스터(SENT)는 게이트 라인(GL)에서 공급되는 센싱 신호(SENSE)에 따라 온-오프가 제어되어 구동 트랜지스터(DRT)의 제2 노드(N2)와 기준 전압 라인(RVL) 간의 연결을 스위칭할 수 있다. 여기서, 구동 트랜지스터(DRT)의 제2 노드(N2)는 발광 소자(ED)의 픽셀 전극(PE)과 전기적으로 연결될 수 있다.
센싱 트랜지스터(SENT)는 턴-온 레벨 전압의 센싱 신호(SENSE)에 의해 턴-온 되어, 기준 전압 라인(RVL)에서 공급된 기준 전압(Vref)을 구동 트랜지스터(DRT)의 제2 노드(N2)에 인가해줄 수 있다.
구동 트랜지스터(DRT), 스캔 트랜지스터(SCT) 및 센싱 트랜지스터(SENT) 각각은 n 타입 트랜지스터이거나 p 타입 트랜지스터일 수 있다. 구동 트랜지스터(DRT), 스캔 트랜지스터(SCT) 및 센싱 트랜지스터(SENT) 모두가 n 타입 트랜지스터이거나 p 타입 트랜지스터일 수 있다. 구동 트랜지스터(DRT), 스캔 트랜지스터(SCT) 및 센싱 트랜지스터(SENT) 중 적어도 하나는 n 타입 트랜지스터(또는 p 타입 트랜지스터)이고 나머지는 p 타입 트랜지스터(또는 n 타입 트랜지스터)일 수 있다.
도 9에 도시된 바와 같이, 스캔 트랜지스터(SCT) 및 센싱 트랜지스터(SENT) 각각의 게이트 노드는 동일한 하나의 게이트 라인(GL)에 연결될 수 있다. 이와 다르게, 스캔 트랜지스터(SCT) 및 센싱 트랜지스터(SENT) 각각의 게이트 노드는 다른 게이트 라인(GL)에 연결될 수도 있다. 단, 아래에서는, 설명의 편의를 위해, 스캔 트랜지스터(SCT) 및 센싱 트랜지스터(SENT) 각각의 게이트 노드가 동일한 하나의 게이트 라인(GL)에 연결된 것으로 가정한다.
도 9에 예시된 서브 픽셀(SP)의 3T1C 구조는, 설명을 위한 예시일 뿐, 1개 이상의 트랜지스터를 더 포함하거나, 경우에 따라서는, 1개 이상의 캐패시터를 더 포함할 수도 있다. 또는, 다수의 서브 픽셀들 각각이 동일한 구조로 되어 있을 수도 있고, 다수의 서브 픽셀들 중 일부는 다른 구조로 되어 있을 수도 있다.
한편, 본 개시의 실시 예들에 따른 터치 표시 장치(100)는 상부 발광(Top Emission) 구조를 갖거나, 하부 발광(Bottom Emission) 구조를 가질 수도 있다.
아래에서는, 이상에서 설명한 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 진보된 터치 센서 구조에 대한 수직 구조를 더욱 상세하게 설명한다. 이를 위해, 도 5a의 셀프-캐패시턴스 센싱 기반의 진보된 터치 센서 구조를 예로 든다.
도 10은 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)에서, 표시 영역(DA) 및 비 표시 영역(NDA)을 나타낸다.
도 10을 참조하면, 표시 패널(110)은 영상이 표시될 수 있는 표시 영역(DA)과 영상이 표시되지 않는 비 표시 영역(NDA)을 포함할 수 있다.
도 10을 참조하면, 비 표시 영역(NDA)은 제1 비 표시 영역(NDA1)과 제2 비 표시 영역(NDA2)을 포함할 수 있다.
도 10을 참조하면, 제1 비 표시 영역(NDA1)은 터치 구동 관련 회로가 배치되는 영역일 수 있고, 제2 비 표시 영역(NDA2)은 디스플레이를 위한 게이트 구동 회로(130)가 배치되는 영역일 수 있다. 여기서, 게이트 구동 회로(130)는 표시 패널(110)의 제조 과정에서 GIP (Gate in panel) 타입으로 형성된 회로이다.
도 11은 본 개시의 실시 예들에 따른 터치 표시 장치(100)에서, 제1 내지 제4 터치 전극(TE11~TE41), 제1 내지 제4 터치 구동 트랜지스터(Ts11~Ts41), 및 제1 내지 제4 제어 트랜지스터(Tc1~Tc4)를 나타낸다. 단, 설명의 편의를 위해, 제1 터치 전극 그룹(GR1)에 포함된 제1 내지 제4 터치 전극(TE11, TE21, TE31, TE41)를 예로 든다.
도 11을 참조하면, 표시 영역(DA)에는 영상 표시를 위한 서브 픽셀들(SP)과 터치 센싱을 위한 터치 전극들(TE11, TE21, TE31, TE41)이 배치될 수 있다. 표시 영역(DA)에는 터치 전극들(TE11, TE21, TE31, TE41)을 구동하기 위한 터치 구동 트랜지스터들(Ts11~Ts41)이 더 배치될 수도 있다.
도 11을 참조하면, 제1 비 표시 영역(NDA1)은 터치 구동 관련 회로가 배치되는 영역일 수 있으며, 터치 구동 트랜지스터들(Ts11~Ts41)의 구동을 제어하기 위한 제어 트랜지스터들(Tc1~Tc4)이 배치될 수 있다.
도 11을 참조하면, 제2 비 표시 영역(NDA2)은 디스플레이를 위한 게이트 구동 회로(130)가 배치되는 영역으로서, 게이트 구동 회로(130)를 구성하는 각종 트랜지스터들과 캐패시터들이 배치될 수 있다.
아래에서는, 표시 영역(DA) 및 제1 비 표시 영역(NDA1)에 배치되는 터치 센서 구조에 대하여 더욱 상세하게 설명한다.
도 11을 참조하면, 표시 영역(DA)에는, 제1 내지 제4 터치 전극(TE11~TE41)과 제1 내지 제4 터치 구동 트랜지스터(Ts11~Ts41)이 서로 대응되어 배치될 수 있다.
도 11을 참조하면, 제1 터치 구동 트랜지스터(Ts11)는 제1 터치 전극(TE11)과 인접하게 배치되고, 제1 터치 라인(TL1)과 전기적으로 연결된 제1 노드(A), 제1 터치 전극(TE11)과 전기적으로 연결된 제2 노드(B), 및 제1 터치 게이트 라인(TGL1)과 전기적으로 연결된 제3 노드(C)를 포함할 수 있다. 제2 터치 구동 트랜지스터(Ts21)는 제2 터치 전극(TE21)과 인접하게 배치되고, 제1 터치 라인(TL1)과 전기적으로 연결된 제1 노드(A), 제2 터치 전극(TE21)과 전기적으로 연결된 제2 노드(B), 및 제2 터치 게이트 라인(TGL2)과 전기적으로 연결된 제3 노드(C)를 포함할 수 있다. 제3 터치 구동 트랜지스터(Ts31)는 제3 터치 전극(TE31)과 인접하게 배치되고, 제1 터치 라인(TL1)과 전기적으로 연결된 제1 노드(A), 제3 터치 전극(TE31)과 전기적으로 연결된 제2 노드(B), 및 제3 터치 게이트 라인(TGL3)과 전기적으로 연결된 제3 노드(C)를 포함할 수 있다. 제4 터치 구동 트랜지스터(Ts41)는 제4 터치 전극(TE41)과 인접하게 배치되고, 제1 터치 라인(TL1)과 전기적으로 연결된 제1 노드(A), 제4 터치 전극(TE41)과 전기적으로 연결된 제2 노드(B), 및 제4 터치 게이트 라인(TGL4)과 전기적으로 연결된 제3 노드(C)를 포함할 수 있다.
도 11을 참조하면, 제1 내지 제4 터치 구동 트랜지스터(Ts11~Ts41) 각각의 제2 노드(B)는 제1 내지 제4 터치 전극(TE11~TE41)에 각각 전기적으로 연결될 수 있고, 제1 내지 제4 터치 구동 트랜지스터(Ts11~Ts41) 각각의 제3 노드(C)는 제1 내지 제4 터치 게이트 라인(TGL1~TGL4)에 각각 전기적으로 연결될 수 있다. 하지만, 제1 내지 제4 터치 구동 트랜지스터(Ts11~Ts41) 각각의 제1 노드(A)는 모두 하나의 제1 터치 라인(TL1)과 연결될 수 있다.
도 11을 참조하면, 제1 내지 제4 터치 구동 트랜지스터(Ts11~Ts41) 각각은 제1 내지 제4 터치 전극(TE11~TE41)과 중첩될 수 있다.
도 11을 참조하면, 제1 터치 라인(TL1)은 표시 영역(DA)에 배치되되 비 표시 영역(NDA)까지 연장되어 터치 패드 유닛(211)에 연결될 수 있다.
도 11을 참조하면, 제1 내지 제4 터치 게이트 라인(TGL1~TGL4)은 표시 영역(DA)에서 비 표시 영역(NDA)까지 연장되어 터치 구동 관련 회로가 배치된 제1 비 표시 영역(NDA1)까지 연장될 수 있다.
도 11을 참조하면, 제1 비 표시 영역(NDA1)에는 제1 내지 제4 스위칭 신호 라인(SWL1~SWL4)이 배치될 수 있고, 제1 내지 제4 제어 트랜지스터(Tc1~Tc4)가 배치될 수 있다.
도 11을 참조하면, 제1 내지 제4 제어 트랜지스터(Tc1~Tc4)는 제1 그룹 구동 신호 라인(GDSL1)을 통해 공급된 제1 그룹 구동 신호(GDS1)에 의해 온-오프가 동시에 제어될 수 있다.
도 11을 참조하면, 제1 제어 트랜지스터(Tc1)는 턴-온 되어 제1 스위칭 신호 라인(SWL1)에서 공급된 제1 스위칭 신호(SWS1)를 제1 터치 게이트 라인(TGL1)으로 출력할 수 있다. 제2 제어 트랜지스터(Tc2)는 턴-온 되어 제2 스위칭 신호 라인(SWL2)에서 공급된 제2 스위칭 신호(SWS2)를 제2 터치 게이트 라인(TGL2)으로 출력할 수 있다. 제3 제어 트랜지스터(Tc3)는 턴-온 되어 제3 스위칭 신호 라인(SWL3)에서 공급된 제3 스위칭 신호(SWS3)를 제3 터치 게이트 라인(TGL3)으로 출력할 수 있다. 제4 제어 트랜지스터(Tc4)는 턴-온 되어 제4 스위칭 신호 라인(SWL4)에서 공급된 제4 스위칭 신호(SWS4)를 제4 터치 게이트 라인(TGL4)으로 출력할 수 있다.
도 11을 참조하면, 제2 비 표시 영역(NDA2)은 디스플레이를 위한 게이트 구동 회로(130)가 배치되는 영역일 수 있다. 예를 들어, 제2 비 표시 영역(NDA2)에는, 제1 게이트 라인(GL)으로 게이트 신호(스캔 신호 및 센싱 신호)를 출력하기 위한 게이트 구동 트랜지스터가 배치될 수 있다. 예를 들어, 게이트 구동 트랜지스터는 제1 게이트 라인(GL)으로 게이트 신호를 출력하기 위한 출력 버퍼 회로 내 포함되는 트랜지스터로서, 풀-업 트랜지스터 및 풀-다운 트랜지스터 중 하나일 수 있다.
본 개시의 실시 예들에 따른 터치 표시 장치(100)는 표시 영역(DA)과 비 표시 영역(NDA)을 포함하는 기판(SUB), 표시 영역(DA)에 배치된 제1 터치 전극(TE11) 및 제2 터치 전극(TE21), 제1 터치 전극(TE11)과 인접하게 배치된 제1 터치 구동 트랜지스터(Ts11), 제2 터치 전극(TE21)과 인접하게 배치된 제2 터치 구동 트랜지스터(Ts21), 제1 터치 구동 트랜지스터(Ts11)를 통해 제1 터치 전극(TE11)과 전기적으로 연결되고 제2 터치 구동 트랜지스터(Ts21)를 통해 제2 터치 전극(TE21)과 전기적으로 연결되는 제1 터치 라인(TL1), 제1 터치 구동 트랜지스터(Ts11)의 게이트 노드(C)에 전기적으로 연결된 제1 터치 게이트 라인(TGL1), 및 제2 터치 구동 트랜지스터(Ts21)의 게이트 노드(C)에 전기적으로 연결된 제2 터치 게이트 라인(TGL2)을 포함할 수 있다.
본 개시의 실시 예들에 따른 터치 표시 장치(100)는 제1 터치 구동 트랜지스터(Ts11)를 턴-온 시키기 위한 제1 스위칭 신호(SWS1)를 전달하는 제1 스위칭 신호 라인(SWL1), 제2 터치 구동 트랜지스터(Ts21)를 턴-온 시키기 위한 제2 스위칭 신호(SWS2)를 전달하는 제2 스위칭 신호 라인(SWL2), 제1 터치 게이트 라인(TGL1)과 제1 스위칭 신호 라인(SWL1) 간의 연결을 제어하는 제1 제어 트랜지스터(Tc1), 및 제2 터치 게이트 라인(TGL2)과 제2 스위칭 신호 라인(SWL2) 간의 연결을 제어하는 제2 제어 트랜지스터(Tc2)를 더 포함할 수 있다.
본 개시의 실시 예들에 따른 터치 표시 장치(100)에서, 제1 제어 트랜지스터(Tc1) 및 제2 제어 트랜지스터(Tc2)는 비 표시 영역(NDA)에 배치될 수 있다.
도 12는 본 개시의 실시 예들에 따른 터치 표시 장치(100)에서, 제1 터치 전극(TE11), 제1 터치 구동 트랜지스터(Ts11) 및 제1 제어 트랜지스터(Tc1)를 나타내며, 도 12는 도 11의 점선 박스 표시 영역(1100)의 확대 도이다.
도 12를 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)에서, 표시 패널(110) 내 표시 영역(DA)에 배치된 하나의 제1 터치 전극(TE11)은 둘 이상의 서브 픽셀(SP)과 중첩될 수 있다. 여기서, 둘 이상의 서브 픽셀(SP)은 아래에서 예로 드는 제1 서브 픽셀(SP1)을 포함할 수 있다.
도 12를 참조하면, 표시 패널(110) 내 표시 영역(DA)에 배치된 하나의 제1 터치 전극(TE11)은 메쉬 타입의 터치 메탈(Mesh type touch metal)로 구성될 수 있다. 따라서, 제1 터치 전극(TE11)은 둘 이상의 개구부를 포함할 수 있다. 둘 이상의 개구부 각각은 적어도 하나의 서브 픽셀(SP)의 발광 영역과 대응될 수 있다.
도 12를 참조하면, 표시 패널(110) 내 표시 영역(DA)에서, 제1 터치 전극(TE11)과 인접하게 배치된 제1 터치 구동 트랜지스터(Ts11)는 제1 터치 라인(TL1)과 전기적으로 연결된 제1 노드(A), 제1 터치 전극(TE11)과 전기적으로 연결된 제2 노드(B), 및 제1 터치 게이트 라인(TGL1)과 전기적으로 연결된 제3 노드(C)를 포함할 수 있다.
도 12를 참조하면, 터치 구동 신호(210)에서 출력된 제1 터치 구동 신호(TDS1)는 제1 터치 라인(TL1)에 공급될 수 있다. 제1 터치 구동 트랜지스터(Ts11)가 턴-온 되면, 제1 터치 구동 신호(TDS1)가 제1 터치 구동 트랜지스터(Ts11)를 통해 제1 터치 전극(TE11)에 인가될 수 있다.
도 12를 참조하면, 제1 제어 트랜지스터(Tc1)는 제1 터치 구동 트랜지스터(Ts11)의 온-오프를 제어하기 위한 트랜지스터로서, 표시 패널(110) 내 비 표시 영역(NDA)에 포함된 제1 비 표시 영역(NDA1)에 배치될 수 있다.
도 12를 참조하면, 제1 제어 트랜지스터(Tc1)는 제1 스위칭 신호 라인(SWL1)과 전기적으로 연결된 제1 노드(D), 제1 터치 게이트 라인(TGL1)과 전기적으로 연결된 제2 노드(E), 및 제1 그룹 구동 신호 라인(GDLS1)과 전기적으로 연결된 제3 노드(F)를 포함할 수 있다.
도 12를 참조하면, 제1 터치 전극(TE11)과 중첩되는 둘 이상의 서브 픽셀(SP)과 연결된 둘 이상의 게이트 라인(GL)이 제1 터치 게이트 라인(TGL1)과 나란하게 배치될 수 있다. 제1 터치 라인(TL1)은 제1 터치 전극(TE11)과 중첩되는 둘 이상의 서브 픽셀(SP)과 연결된 둘 이상의 데이터 라인(DL)과 나란하게 배치될 수 있다.
본 개시의 실시 예들에 따른 터치 표시 장치(100)는 표시 패널(110)의 기판(SUB)의 반대 방향으로 빛이 방출되는 상부 발광(Top emission) 구조를 가질 수 있다. 이 경우, 픽셀 전극(PE)은 반사 전극(반사 메탈) 또는 투명 전극(투명 메탈)이고 공통 전극(CE)은 투명 전극(투명 메탈)일 수 있다.
아래에서는, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)이 상부 발광 구조를 갖는 경우, 진보된 터치 센서 구조가 표현된 표시 패널(110)의 수직 구조(단면 구조)를 상세하게 설명한다. 이때, 도 12의 제1 터치 전극(TE11), 제1 터치 구동 트랜지스터(Ts11), 및 제1 제어 트랜지스터(Tc1)가 형성된 영역에 대한 수직 구조를 예로 들어 설명한다. 여기서, 제1 터치 전극(TE11)이 형성된 영역에는 제1 서브 픽셀(SP1)을 포함하는 다수의 서브 픽셀(SP)이 배치될 수 있다.
본 개시의 실시 예들에 따른 터치 표시 장치(100)에서, 제1 터치 전극(TE11)이 배치되는 터치 전극 층과 제1 터치 라인(TL1)이 배치되는 터치 라인 층은 상부 발광 구조에 적합한 층들일 수 있고, 표시 패널(110)에서의 절연층 및/또는 금속층의 구성 및 구조에 따라 달라질 수 있다.
도 13 내지 도 17은 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)의 수직 구조(단면 구조)를 나타낸 단면도들이다.
도 13 내지 도 17을 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)은 영상이 표시될 수 있는 표시 영역(DA) 및 표시 영역(DA)의 외곽에 위치하는 비 표시 영역(NDA)을 포함할 수 있다.
도 13 내지 도 17을 참조하면, 표시 영역(DA)은 발광 소자(ED)가 배치되며 발광 소자(ED)에 의해 빛이 방출되는 픽셀 영역(PA)과 터치 센서 메탈이 배치되는 터치 영역(TA)을 포함할 수 있다.
도 13 내지 도 17을 참조하면, 비 표시 영역(NDA)은 터치 구동 관련 회로가 배치되는 제1 비 표시 영역(NDA1)과 디스플레이를 위한 게이트 구동 회로(130)가 배치되는 제2 비 표시 영역(NDA2)을 포함할 수 있다.
도 13 내지 도 17을 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)은 기판(SUB), 기판(SUB) 상의 디스플레이 애노드 전극(D_AND), 디스플레이 애노드 전극(D_AND) 상의 발광층(EL), 발광층(EL) 상에 위치하고 투명 전극 물질인 캐소드 전극 물질을 포함하는 디스플레이 캐소드 전극(D_CTD)을 포함할 수 있다.
도 13 내지 도 17을 참조하면, 표시 영역(DA) 내 픽셀 영역(PA)에서, 디스플레이 애노드 전극(D_AND), 발광층(EL), 및 디스플레이 캐소드 전극(D_CTD)은 발광 소자(ED)를 구성할 수 있다.
도 13 내지 도 17을 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)은 터치 캐소드 전극(T_CTD)을 더 포함할 수 있다.
터치 캐소드 전극(T_CTD)은 제1 터치 전극(TE11)을 구성하는 전극으로서, 터치 영역(TA)에 배치될 수 있다.
터치 캐소드 전극(T_CTD)은 디스플레이 캐소드 전극(D_CTD)에 포함된 캐소드 전극 물질을 동일하게 포함할 수 있다.
도 13 내지 도 17을 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)은 전압 레벨이 가변 되는 터치 구동 신호가 인가되는 제1 터치 라인(TL1)을 더 포함할 수 있다.
제1 터치 라인(TL1)은 터치 영역(TA)에 배치될 수 있다. 이와 다르게, 제1 터치 라인(TL1)은 터치 영역(TA)과 픽셀 영역(PA)에 걸쳐서 배치되거나 픽셀 영역(PA)에 배치되거나 비 표시 영역(NDA)에 배치될 수도 있다.
도 13 내지 도 17을 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)은 제1 터치 라인(TL1)과 터치 캐소드 전극(T_CTD) 간의 연결을 제어하는 제1 터치 구동 트랜지스터(Ts11)를 더 포함할 수 있다.
도 13 내지 도 17을 참조하면, 제1 터치 구동 트랜지스터(Ts11)는 표시 영역(DA)에 배치될 수 있다.
도 13 내지 도 17을 참조하면, 제1 터치 구동 트랜지스터(Ts11)는 표시 영역(DA) 내 터치 영역(TA)에 배치될 수 있다.
이와 다르게, 제1 터치 구동 트랜지스터(Ts11)는 터치 영역(TA)과 픽셀 영역(PA)에 걸쳐서 배치되거나 픽셀 영역(PA)에 배치될 수 있다.
제1 터치 구동 트랜지스터(Ts11)가 다수의 터치 구동 트랜지스터(Ts) 중 최 외곽에 위치하는 경우, 제1 터치 구동 트랜지스터(Ts11)는 터치 영역(TA)에 배치되거나, 터치 영역(TA)과 제1 비 표시 영역(NDA1)에 걸쳐서 배치되거나, 제1 비 표시 영역(NDA1)에 배치될 수도 있다.
도 13 내지 도 17을 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)은 제1 터치 구동 트랜지스터(Ts11)의 온-오프를 제어하기 위한 제1 제어 트랜지스터(Tc1)를 더 포함할 수 있다.
도 13 내지 도 17을 참조하면, 제1 제어 트랜지스터(Tc1)는 표시 영역(DA)의 외곽에 위치하는 비 표시 영역(NDA)에 배치될 수 있다.
도 13 내지 도 17을 참조하면, 제1 제어 트랜지스터(Tc1)는 비 표시 영역(NDA) 내 제1 비 표시 영역(NDA1)에 배치될 수 있다.
이와 다르게, 제1 제어 트랜지스터(Tc1)는 제1 비 표시 영역(NDA1)과 터치 영역(TA)에 걸쳐서 배치되거나 터치 영역(TA)에 배치될 수 있다.
도 13 내지 도 17을 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)은 제1 터치 구동 트랜지스터(Ts11)와 터치 캐소드 전극(T_CTD) 간의 연결을 위한 제1 중계 전극(RE_TS)을 더 포함할 수 있다.
제1 중계 전극(RE_TS)은 다양한 위치에 배치될 수 있다. 즉, 제1 중계 전극(RE_TS)은 다양한 물질 층 내에 위치할 수 있다.
도 13 및 도 14를 참조하면, 제1 중계 전극(RE_TS)은, 제1 터치 구동 트랜지스터(Ts11)의 제1 소스 전극(S1) 또는 제1 드레인 전극(D1)보다 기판(SUB)에서 멀리 위치할 수 있고, 터치 캐소드 전극(T_CTD)보다 기판(SUB)에 더 가깝게 위치할 수 있다.
도 15 및 도 16을 참조하면, 제1 중계 전극(RE_TS)은, 제1 터치 구동 트랜지스터(Ts11)의 제1 액티브층(ACT1)보다 기판(SUB)에서 더 멀리 위치할 수 있고, 터치 캐소드 전극(T_CTD)보다 기판(SUB)에 더 가깝게 위치할 수 있다.
예를 들어, 제1 중계 전극(RE_TS)은, 제1 터치 구동 트랜지스터(Ts11)의 제1 게이트 전극(G1)과 동일한 층(게이트 물질층) 내에 위치할 수 있다. 이에 따르면, 제1 중계 전극(RE_TS)은, 제1 터치 구동 트랜지스터(Ts11)의 제1 게이트 전극(G1)과 동일한 게이트 물질을 포함할 수 있다.
도 13 내지 도 16을 참조하면, 디스플레이 캐소드 전극(D_CTD)은 캐소드 전극 물질이 배치되는 캐소드 전극 물질층(CML) 내에 배치될 수 있다. 디스플레이 애노드 전극(D_AND)은 애노드 전극 물질이 배치되는 애노드 전극 물질층(AML)에 배치될 수 있다.
도 13 내지 도 16을 참조하면, 패널 제조 과정에서, 구조적으로 캐소드 전극 물질이 끊어져 증착됨에 따라, 디스플레이 캐소드 전극(D_CTD)과 터치 캐소드 전극(T_CTD)이 분리되어 형성될 수 있다. 이러한 구조를 캐소드 분할 구조라고 한다.
도 13 및 도 14의 캐소드 분할 구조와 도 15 및 도 16의 캐소드 분할 구조는 서로 다를 수 있다. 도 13 및 도 14의 캐소드 분할 구조의 경우, 뱅크(BK)에 의해, 패널 제조 과정에서 캐소드 분할 구조가 형성될 수 있다. 예를 들어, 뱅크(BK) 아래에 있는 절연층의 하부를 안쪽으로 함몰시킨 언더-컷(under-cut) 구조에 의해서, 패널 제조 과정에서 캐소드 분할 구조가 형성될 수 있다.
도 15 및 도 16의 캐소드 분할 구조의 경우, 픽셀 전극 물질인 애노드 전극 물질이 배치되는 애노드 전극 물질층(AML)에 의해 패널 제조 과정에서 캐소드 분할 구조가 형성될 수 있다. 예를 들어, 애노드 전극 물질층(AML)의 하부 절연층(예: ILD2)을 안쪽으로 함몰시킨 언더-컷(under-cut) 구조에 의해서, 패널 제조 과정에서 캐소드 분할 구조가 형성될 수 있다.
전술한 바와 같이, 도 13 및 도 14의 캐소드 분할 구조와 도 15 및 도 16의 캐소드 분할 구조가 서로 다름에 따라, 도 13 및 도 14의 표시 패널(110)에서 터치 캐소드 전극(T_CTD)의 위치와 도 15 및 도 16의 표시 패널(110)에서 터치 캐소드 전극(T_CTD)의 위치는 서로 다를 수 있다.
도 13 내지 도 16을 참조하면, 캐소드 물질 전극이 증착될 때, 디스플레이 캐소드 전극(D_CTD) 및 터치 캐소드 전극(T_CTD)이 형성되고, 동시에, 게이트 캐소드 전극(G_CTD)이 형성될 수 있다. 여기서, 게이트 캐소드 전극(G_CTD)은 비 표시 영역(NDA)에 배치되는 캐소드 전극 물질일 수 있다. 즉, 캐소드 전극 물질층(CML)에서, 디스플레이 캐소드 전극(D_CTD), 터치 캐소드 전극(T_CTD), 및 게이트 캐소드 전극(G_CTD)이 서로 분리되어 배치될 수 있다.
도 13 내지 도 16을 참조하면, 애노드 물질 전극이 증착될 때, 디스플레이 애노드 전극(D_AND) 및 터치 애노드 전극(T_AND)이 형성되고, 동시에, 게이트 애노드 전극(G_AND)이 형성될 수 있다. 여기서, 게이트 애노드 전극(G_AND)은 비 표시 영역(NDA)에 배치되는 애노드 전극 물질일 수 있다. 즉, 애노드 전극 물질층(AML)에서, 디스플레이 애노드 전극(D_AND), 터치 애노드 전극(T_AND), 및 게이트 애노드 전극(G_AND)이 서로 분리되어 배치될 수 있다.
도 13 내지 도 16을 참조하면, 도 14 및 도 16을 참조하면, 발광층(EL)은 수분 또는 산소에 취약하므로, 수분 또는 산소가 발광층(EL)으로 침투하는 것을 방지하기 위해, 표시 패널(110)은 발광 소자(ED)를 덮도록 배치되는 봉지층(ENCAP)을 더 포함할 수 있다.
도 13 내지 도 16을 참조하면, 봉지층(ENCAP)은 캐소드 전극 물질층(CML) 상에 배치될 수 있다.
봉지층(ENCAP)은 단일층 구조를 가질 수 있다. 이와 다르게, 도 13 내지 도 16과 같이, 봉지층(ENCAP)은 다층 구조를 가질 수 있다.
예를 들어, 도 13 내지 도 16을 참조하면, 봉지층(ENCAP)이 다층 구조를 갖는 경우, 봉지층(ENCAP)은 제1 봉지층(ENCAP1), 제2 봉지층(ENCAP2), 및 제3 봉지층(ENCAP3)을 포함할 수 있다.
예를 들어, 제1 봉지층(ENCAP1) 및 제3 봉지층(ENCAP3)은 무기막일 수 있고, 제2 봉지층(ENCAP2)은 유기막일 수 있다.
다른 예를 들어, 제1 봉지층(ENCAP1)은 무기막 또는 유기막일 수 있고, 제3 봉지층(ENCAP3)은 봉지 기판(encapsulation substrate)일 수 있고, 제2 봉지층(ENCAP2)은 제1 봉지층(ENCAP1)과 제3 봉지층(ENCAP3) 사이의 필러층(Filler layer)과 필러층 외곽에 위치하여 필러층이 새는 것을 방지해주는 댐(dam)을 포함할 수 있다.
도 14 및 도 16을 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)은 봉지층(ENCAP) 상에 위치하는 컬러필터층(CFL)을 더 포함할 수 있다.
도 14 및 도 16을 참조하면, 컬러필터층(CFL)은 픽셀 영역(PA) 내 발광소자(ED) 상에 위치할 수 있다.
이하에서, 도 13 및 도 14를 참조하여 표시 패널(110)의 단면 구조를 더욱 상세하게 설명하고, 이어서, 도 15 및 도 16을 참조하여 표시 패널(110)의 단면 구조를 더욱 상세하게 설명한다.
도 13은 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)의 단면도이고, 도 14는 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)의 다른 단면도이다.
도 13 및 도 14를 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)은, 표시 영역(DA) 및 표시 영역(DA)의 외곽에 위치하는 비 표시 영역(NDA)을 포함하는 기판(SUB), 표시 영역(DA)에 배치된 디스플레이 애노드 전극(D_AND), 표시 영역(DA)에 배치되며 디스플레이 애노드 전극(D_AND) 상에 위치하는 발광층(EL), 및 표시 영역(DA)에 배치되며 발광층(EL) 상에 위치하며 투명 전극 물질인 캐소드 전극 물질을 포함하는 디스플레이 캐소드 전극(D_CTD)을 포함할 수 있다.
디스플레이 애노드 전극(D_AND), 발광층(EL), 및 디스플레이 캐소드 전극(D_CTD)은 발광 소자(ED)를 구성할 수 있다. 디스플레이 애노드 전극(D_AND), 발광층(EL), 및 디스플레이 캐소드 전극(D_CTD)이 중첩되는 영역이 빛이 방출되는 발광 영역에 해당할 수 있다.
표시 패널(110)은 상부 발광 표시 패널이므로, 디스플레이 캐소드 전극(D_CTD)은 투명 전극 물질로 구성될 수 있다.
기판(SUB)은 제1 기판(SUB1), 제2 기판(SUB2), 및 제3 기판(SUB3)을 포함할 수 있다. 제1 기판(SUB1)과 제3 기판(SUB3)은 폴리이미드(PI, Polyimide) 소재로 된 기판들일 수 있다. 제2 기판(SUB2)은 수분 차단을 위한 무기막일 수 있다.
도 13 및 도 14를 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)은, 기판(SUB) 상에 배치되는 멀티 버퍼층(MBUF), 멀티 버퍼층(MBUF) 상의 하부 쉴드 메탈들(BSM), 하부 쉴드 메탈들(BSM) 상의 액티브 버퍼층(ABUF)을 더 포함할 수 있다.
도 13 및 도 14를 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)은, 액티브 버퍼층(ABUF) 상에 위치하는 여러 가지 종류의 트랜지스터들(G_TR, Tc1, Ts11, DRT)을 더 포함할 수 있다.
본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)은 표시 영역(DA)에 배치되며 각 서브 픽셀(SP)의 발광 소자(ED)를 구동하기 위한 디스플레이 구동 트랜지스터(DRT)를 포함할 수 있다.
디스플레이 구동 트랜지스터(DRT)는 각 서브 픽셀(SP)마다 배치될 수 있으며, 디스플레이 애노드 전극(D_AND)을 구동하기 위한 트랜지스터로서, 디스플레이 애노드 전극(D_AND)로 구동 전류를 공급할 수 있다.
도 13 및 도 14를 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)은 표시 영역(DA)에 배치되는 제1 터치 전극(TE11) 및 제1 터치 전극(TE11)을 구동하기 위한 제1 터치 구동 트랜지스터(Ts11)를 더 포함할 수 있다.
제1 터치 구동 트랜지스터(Ts11)는 표시 영역(DA)에 배치될 수 있다. 제1 터치 구동 트랜지스터(Ts11)는 표시 영역(DA) 내 터치 영역(TA)에 배치될 수 있다.
이와 다르게, 제1 터치 구동 트랜지스터(Ts11)는 터치 영역(TA)과 픽셀 영역(PA)에 걸쳐서 배치되거나 픽셀 영역(PA)에 배치될 수 있다. 제1 터치 구동 트랜지스터(Ts11)가 다수의 터치 구동 트랜지스터(Ts) 중 최 외곽에 위치하는 경우, 제1 터치 구동 트랜지스터(Ts11)는 터치 영역(TA)에 배치되거나, 터치 영역(TA)과 제1 비 표시 영역(NDA1)에 걸쳐서 배치되거나, 제1 비 표시 영역(NDA1)에 배치될 수도 있다.
도 13 및 도 14를 참조하면, 제1 터치 구동 트랜지스터(Ts11)는 제1 액티브층(ACT1), 제1 소스 전극(S1), 제1 드레인 전극(D1), 및 제1 게이트 전극(G1)을 포함할 수 있다.
예를 들어, 제1 터치 구동 트랜지스터(Ts11)의 제1 소스 전극(S1)은 제1 터치 전극(TE11)과 전기적으로 연결될 수 있으며, 도 12에서 제1 터치 구동 트랜지스터(Ts11)의 제2 노드(B)일 수 있다. 제1 터치 구동 트랜지스터(Ts11)의 제1 드레인 전극(D1)은 제1 터치 라인(TL1)과 전기적으로 연결될 수 있으며, 도 12에서 제1 터치 구동 트랜지스터(Ts11)의 제1 노드(A)일 수 있다. 제1 터치 구동 트랜지스터(Ts11)의 제1 게이트 전극(G1)은 제1 터치 게이트 라인(TGL1)과 전기적으로 연결될 수 있으며, 도 12에서 제1 터치 구동 트랜지스터(Ts11)의 제3 노드(C)일 수 있다.
도 13 및 도 14를 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)에서, 제1 터치 전극(TE11)은 터치 캐소드 전극(T_CTD)을 포함할 수 있다.
제1 터치 전극(TE11)은 메쉬 타입으로 형성된 터치 캐소드 전극(T_CTD)을 포함할 수 있다. 제1 터치 전극(TE1)이 형성되는 영역 내에는 여러 개의 서브 픽셀(SP)이 배치될 수 있다. 제1 터치 전극(TE1)의 영역 내 개구 영역에 서브 픽셀(SP)의 발광 영역이 위치할 수 있다.
도 13 및 도 14를 참조하면, 터치 캐소드 전극(T_CTD)은 캐소드 전극 물질을 포함할 수 있으며, 캐소드 전극 물질을 동일하게 포함하는 디스플레이 캐소드 전극(D_CTD)과 이격 되어 배치될 수 있다.
터치 캐소드 전극(T_CTD) 및 디스플레이 캐소드 전극(D_CTD)은 동일한 캐소드 전극 물질로 구성될 수 있다. 하지만, 터치 캐소드 전극(T_CTD) 및 디스플레이 캐소드 전극(D_CTD)은 서로 이격 되어 전기적으로 서로 분리될 수 있다.
도 13 및 도 14를 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)에서, 제1 터치 전극(TE11)은 터치 캐소드 전극(T_CTD) 아래에 배치되는 터치 애노드 전극(T_AND)을 더 포함할 수 있다.
터치 애노드 전극(T_AND)은 디스플레이 애노드 전극(D_AND)과 동일한 애노드 전극 물질을 포함할 수 있다.
도 13 및 도 14를 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)에서, 제1 터치 전극(TE11)은 제1 터치 구동 트랜지스터(Ts11)의 제1 소스 전극(S1) 또는 제1 드레인 전극(D1)과 터치 캐소드 전극(T_CTD) 간의 전기적인 연결을 중계해주는 제1 중계 전극(RE_TS)을 더 포함할 수 있다.
도 13 및 도 14를 참조하면, 제1 중계 전극(RE_TS)은 제1 소스 전극(S1) 또는 제1 드레인 전극(D1)과 터치 캐소드 전극(T_CTD) 사이에 위치할 수 있다.
도 13 및 도 14를 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)은 제1 터치 라인(TL1)을 더 포함할 수 있다.
제1 터치 라인(TL1)은 제1 터치 구동 트랜지스터(Ts11)의 제1 드레인 전극(D1) 또는 제1 소스 전극(S1)이 연장된 부분일 수 있거나, 제1 터치 구동 트랜지스터(Ts11)의 제1 드레인 전극(D1) 또는 제1 소스 전극(S1)과 전기적으로 연결된 별도의 배선일 수 있다.
도 13 및 도 14를 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)은 제1 터치 구동 트랜지스터(Ts11)의 온-오프를 제어하기 위한 제1 제어 트랜지스터(Tc1)를 더 포함할 수 있다.
도 13 및 도 14를 참조하면, 제1 제어 트랜지스터(Tc1)는 제2 액티브층(ACT2), 제2 소스 전극(S2), 제2 드레인 전극(D2), 및 제2 게이트 전극(G2)을 포함할 수 있다.
제1 제어 트랜지스터(Tc1)의 제2 소스 전극(S2) 또는 제2 드레인 전극(D2)은 제1 터치 구동 트랜지스터(Ts11)의 제1 게이트 전극(G1)과 전기적으로 연결될 수 있다. 예를 들어, 제1 제어 트랜지스터(Tc1)의 제2 소스 전극(S2) 또는 제2 드레인 전극(D2)은 제1 터치 구동 트랜지스터(Ts11)의 제1 게이트 전극(G1)과 연결된 제1 터치 게이트 라인(TGL1)과 연결될 수 있다.
제1 제어 트랜지스터(Tc1)의 제2 드레인 전극(D2) 또는 제2 소스 전극(S2)은 제1 스위칭 신호 라인(SWL1)과 전기적으로 연결될 수 있다.
제1 제어 트랜지스터(Tc1)의 제2 게이트 전극(G2)은 구동 신호 라인(GDSL1)과 전기적으로 연결될 수 있다.
제1 제어 트랜지스터(Tc1)의 제2 드레인 전극(D2) 또는 제2 소스 전극(S2)은 제1 스위칭 신호 라인(SWL1)과 전기적으로 연결되며, 도 12에서 제1 제어 트랜지스터(Tc1)의 제1 노드(D)일 수 있다. 제1 제어 트랜지스터(Tc1)의 제2 소스 전극(S2) 또는 제2 드레인 전극(D2)은 제1 터치 게이트 라인(TGL1)과 전기적으로 연결되며 도 12에서 제1 제어 트랜지스터(Tc1)의 제2 노드(E)일 수 있다. 제1 제어 트랜지스터(Tc1)의 제2 게이트 전극(G2)은 제1 그룹 구동 신호 라인(GDLS1)과 전기적으로 연결될 수 있으며 도 12에서 제1 제어 트랜지스터(Tc1)의 제3 노드(F)일 수 있다.
도 13 및 도 14를 참조하면, 제1 제어 트랜지스터(Tc1)는 제1 터치 구동 트랜지스터(Ts11)와 동일한 구조를 가질 수 있다. 이에 따라, 제1 제어 트랜지스터(Tc1)의 제2 액티브층(ACT2)은 제1 터치 구동 트랜지스터(Ts11)의 제1 액티브층(ACT1)과 동일한 반도체 물질을 포함할 수 있고, 제1 제어 트랜지스터(Tc1)의 제2 소스 전극(S2)은 제1 터치 구동 트랜지스터(Ts11)의 제1 소스 전극(S1)과 동일한 물질을 포함할 수 있고, 제1 제어 트랜지스터(Tc1)의 제2 드레인 전극(D2)은 제1 터치 구동 트랜지스터(Ts11)의 제1 드레인 전극(D1)과 동일한 물질을 포함할 수 있고, 제1 제어 트랜지스터(Tc1)의 제2 게이트 전극(G2)은 제1 터치 구동 트랜지스터(Ts11)의 제1 게이트 전극(G1)과 동일한 물질을 포함할 수 있다.
제1 터치 구동 트랜지스터(Ts11)는 표시 영역(DA)에 배치될 수 있지만, 제1 제어 트랜지스터(Tc1)는 비 표시 영역(NDA)에 배치될 수 있다.
도 13 및 도 14를 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)은 GIP (Gate In Panel) 타입의 게이트 구동 회로(130)를 더 포함할 수 있다.
도 13 및 도 14를 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)에서, 제1 제어 트랜지스터(Tc1)는 제1 비 표시 영역(NDA)에 배치될 수 있고, 게이트 구동 회로(130)는 제2 비 표시 영역(NDA)에 배치될 수 있다.
도 13 및 도 14를 참조하면, 게이트 구동 회로(130)는 게이트 구동 트랜지스터(G_TR)를 포함할 수 있다. 게이트 구동 회로(130)에 포함된 게이트 구동 트랜지스터(G_TR)는 풀-업 트랜지스터 및 풀-타운 트랜지스터 중 하나이거나, 풀-업 트랜지스터 및 풀-타운 트랜지스터 중 하나의 게이트 노드의 전압을 제어하는 트랜지스터일 수 있다.
도 13 및 도 14를 참조하면, 게이트 구동 트랜지스터(G_TR)는 제3 액티브층(ACT3), 제3 소스 전극(S3), 제3 드레인 전극(D3), 및 제3 게이트 전극(G3)을 포함할 수 있다.
도 13 및 도 14를 참조하면, 게이트 구동 트랜지스터(G_TR)는 제1 제어 트랜지스터(Tc1)와 동일한 구조를 질 수 있다. 이에 따라, 게이트 구동 트랜지스터(G_TR)의 제3 액티브층(ACT3)은 제1 제어 트랜지스터(Tc1)의 제2 액티브층(ACT2)과 동일한 반도체 물질을 포함할 수 있고, 게이트 구동 트랜지스터(G_TR)의 제3 소스 전극(S3)은 제1 제어 트랜지스터(Tc1)의 제2 소스 전극(S2)과 동일한 물질을 포함할 수 있고, 게이트 구동 트랜지스터(G_TR)의 제3 드레인 전극(D3)은 제1 제어 트랜지스터(Tc1)의 제2 드레인 전극(D2)과 동일한 물질을 포함할 수 있고, 게이트 구동 트랜지스터(G_TR)의 제3 게이트 전극(G3)은 제1 제어 트랜지스터(Tc1)의 제2 게이트 전극(G2)과 동일한 물질을 포함할 수 있다.
도 13 및 도 14를 참조하면, 디스플레이 구동 트랜지스터(DRT)는 제4 액티브층(ACT4), 제4 소스 전극(S4), 제4 드레인 전극(D4), 및 제4 게이트 전극(G4)을 포함할 수 있다.
도 13 및 도 14를 참조하면, 디스플레이 구동 트랜지스터(DRT)는 제1 터치 구동 트랜지스터(Ts11)와 동일한 구조를 가질 수 있다. 디스플레이 구동 트랜지스터(DRT)의 제4 액티브층(ACT4)은 제1 터치 구동 트랜지스터(Ts11)의 제1 액티브층(ACT1)과 동일한 반도체 물질을 포함할 수 있고, 디스플레이 구동 트랜지스터(DRT)의 제4 소스 전극(S4)은 제1 터치 구동 트랜지스터(Ts11)의 제1 소스 전극(S1)과 동일한 물질을 포함할 수 있고, 디스플레이 구동 트랜지스터(DRT)의 제4 드레인 전극(D4)은 제1 터치 구동 트랜지스터(Ts11)의 제1 드레인 전극(D1)과 동일한 물질을 포함할 수 있고, 디스플레이 구동 트랜지스터(DRT)의 제4 게이트 전극(G4)은 제1 터치 구동 트랜지스터(Ts11)의 제1 게이트 전극(G1)과 동일한 물질을 포함할 수 있다.
도 13 및 도 14를 참조하면, 제1 액티브층(ACT1), 제2 액티브층(ACT2), 제3 액티브층(ACT3), 및 제4 액티브층(ACT4)은 액티브 버퍼층(ABUF) 상에 위치할 수 있다.
도 13 및 도 14를 참조하면, 하부 쉴드 메탈들(BSM) 각각은 제1 액티브층(ACT1), 제2 액티브층(ACT2), 제3 액티브층(ACT3), 및 제4 액티브층(ACT4) 아래에 배치되며, 제1 액티브층(ACT1), 제2 액티브층(ACT2), 제3 액티브층(ACT3), 및 제4 액티브층(ACT4)과 중첩될 수 있다.
도 13 및 도 14를 참조하면, 표시 패널(110)은 제1 액티브층(ACT1), 제2 액티브층(ACT2), 제3 액티브층(ACT3), 및 제4 액티브층(ACT4) 상에 위치하는 게이트 절연막(GI)을 포함할 수 있다.
도 13 및 도 14를 참조하면, 제1 게이트 전극(G1), 제2 게이트 전극(G2), 제3 게이트 전극(G3), 및 제4 게이트 전극(G4)은 게이트 절연막(GI) 상에 배치될 수 있다. 제1 액티브층(ACT1), 제2 액티브층(ACT2), 제3 액티브층(ACT3), 및 제4 액티브층(ACT4) 각각의 채널 영역은 제1 게이트 전극(G1), 제2 게이트 전극(G2), 제3 게이트 전극(G3), 및 제4 게이트 전극(G4)과 중첩될 수 있다.
도 13 및 도 14를 참조하면, 표시 패널(110)은 제1 게이트 전극(G1), 제2 게이트 전극(G2), 제3 게이트 전극(G3), 및 제4 게이트 전극(G4) 상에 배치되는 적어도 하나의 층간 절연막(ILD1, ILD2)을 포함할 수 있다.
도 13 및 도 14를 참조하면, 표시 패널(110)은 제1 액티브층(ACT1)과 제1 게이트 전극(G1) 사이의 게이트 절연막(GI), 제1 게이트 전극(G1) 상의 층간 절연막(ILD1, ILD2), 층간 절연막(ILD1, ILD2) 상에 배치되는 제1 평탄화층(PLN1), 및 제1 평탄화층(PLN1) 상에 위치하는 제2 평탄화층(PLN2)을 더 포함할 수 있다.
도 13 및 도 14를 참조하면, 제1 소스 전극(S1) 및 제1 드레인 전극(D1) 각각은 층간 절연막(ILD1, ILD2)과 제1 평탄화층(PLN1) 사이에 위치할 수 있고, 층간 절연막(ILD1, ILD2) 및 게이트 절연막(GI)의 홀을 통해 제1 액티브층(ACT1)과 연결될 수 있다.
도 13 및 도 14를 참조하면, 제1 중계 전극(RE_TS)은 제1 평탄화층(PLN1)과 제2 평탄화층(PLN2) 사이에 위치할 수 있고, 제1 평탄화층(PLN1)의 홀을 통해 제1 제1 소스 전극(S1) 또는 제1 드레인 전극(D1)과 연결될 수 있다.
도 13 및 도 14를 참조하면, 터치 캐소드 전극(T_CTD) 또는 터치 캐소드 전극(T_CTD)과 연결된 터치 애노드 전극(T_AND)은, 제2 평탄화층(PLN2) 상에 위치할 수 있고, 제2 평탄화층(PLN2)의 홀을 통해 제1 중계 전극(RE_TS)과 연결될 수 있다.
도 13 및 도 14를 참조하면, 표시 패널(110)은 애노드 전극 물질이 배치되는 애노드 전극 물질층(AML)과 캐소드 전극 물질이 배치되는 캐소드 전극 물질층(CML) 사이에 위치하는 뱅크(BK)를 포함할 수 있다.
디스플레이 애노드 전극(D_AND)은 애노드 전극 물질층(AML) 내에 위치할 수 있고, 디스플레이 캐소드 전극(D_CTD) 및 터치 캐소드 전극(T_CTD)은 캐소드 전극 물질층(CML) 내에 위치할 수 있다.
도 13 및 도 14를 참조하면, 뱅크(BK)는, 디스플레이 애노드 전극(D_AND)의 일 부분 상에 위치하는 제1 뱅크부(BK1), 비 표시 영역(NDA)과 중첩되는 제2 뱅크부(BK2), 및 제1 뱅크부(BK1)와 제2 뱅크부(BK2) 사이에 위치하는 제3 뱅크부(BK3) 및 제4 뱅크부(BK4)를 포함할 수 있다.
도 13 및 도 14를 참조하면, 캐소드 전극 물질은 제3 뱅크부(BK3)와 제4 뱅크부(BK4) 사이에 끊어져 있고, 터치 캐소드 전극(T_CTD)은 제3 뱅크부(BK3)와 제4 뱅크부(BK4) 사이에서 위치할 수 있다.
도 13 및 도 14를 참조하면, 터치 캐소드 전극(T_CTD) 아래에는 뱅크(BK)가 존재하지 않는다. 따라서, 디스플레이 캐소드 전극(D_CTD)의 적어도 일부분은 터치 캐소드 전극(T_CTD)보다 기판(SUB)에서 더 멀리 위치할 수 있다.
도 13 및 도 14를 참조하면, 터치 캐소드 전극(T_CTD)은 디스플레이 애노드 전극(D_AND)보다 기판(SUB)에서 더 멀리 위치하거나, 제1 소스 전극(S1) 및 제1 드레인 전극(D1)보다 기판(SUB)에서 더 멀리 위치할 수 있다.
도 13 및 도 14를 참조하면, 표시 패널(110)은 제3 뱅크부(BK3) 상의 제1 역 스페이서(RSPC1) 및 제4 뱅크부(BK4) 상의 제2 역 스페이서(RSPC2)를 더 포함할 수 있다. 여기서, 제1 역 스페이서(RSPC1) 및 제2 역 스페이서(RSPC2) 각각은 아래로 갈수록 좁아지는 역 테이퍼(Reverse taper) 형상을 가질 수 있다.
도 13 및 도 14를 참조하면, 표시 패널(110)은 제1 역 스페이서(RSPC1) 상의 제1 플로팅 캐소드 전극(F_CTD1) 및 제2 역 스페이서(RSPC2) 상의 제2 플로팅 캐소드 전극(F_CTD2)을 더 포함할 수 있다.
제1 플로팅 캐소드 전극(F_CTD1) 및 제2 플로팅 캐소드 전극(F_CTD2)은 터치 캐소드 전극(T_CTD)과 이격되고 전기적으로 분리되어 있을 수 있다.
제1 플로팅 캐소드 전극(F_CTD1) 및 제2 플로팅 캐소드 전극(F_CTD2)은 디스플레이 캐소드 전극(D_CTD)과도 이격되고 전기적으로 분리되어 있을 수 있다.
도 13 및 도 14를 참조하면, 표시 패널(110)은 제1 뱅크부(BK1) 상의 스페이서(SPC)를 더 포함할 수 있다.
도 13 및 도 14를 참조하면, 표시 패널(110)의 표시 영역(DA) 내 픽셀 영역(PA)은 스토리지 캐패시터(Cst)를 포함할 수 있다.
스토리지 캐패시터(Cst)는 제1 캐패시터 전극(CAPE1), 제2 캐패시터 전극(CAPE2), 및 제3 캐패시터 전극(CAPE3)을 포함할 수 있다.
제1 캐패시터 전극(CAPE1)과 제2 캐패시터 전극(CAPE2) 사이에 게이트 절연막(GI)이 위치할 수 있고, 제1 캐패시터 전극(CAPE1)과 제3 캐패시터 전극(CAPE3) 사이에 액티브 버퍼층(ABUF)이 위치할 수 있다.
제1 캐패시터 전극(CAPE1)은 제1 액티브층(ACT1)에 포함된 반도체 물질을 동일하게 포함할 수 있다.
제2 캐패시터 전극(CAPE2)은 제1 캐패시터 전극(CAPE1) 상에 위치하며, 제1 게이트 전극(G1)과 동일한 물질을 포함할 수 있다.
제3 캐패시터 전극(CAPE3)은 제1 캐패시터 전극(CAPE1) 아래에 위치하며, 구동 트랜지스터(DRT)의 제1 액티브층(ACT1) 아래에 위치하는 하부 쉴드 메탈(BSM)과 동일한 물질을 포함할 수 있거나, 구동 트랜지스터(DRT)의 제1 액티브층(ACT1) 아래에 위치하는 하부 쉴드 메탈(BSM)이 연장된 부분일 수 있다.
제1 캐패시터 전극(CAPE1)은 구동 트랜지스터(DRT)의 제1 게이트 전극(G1)과 전기적으로 연결될 수 있다. 제2 캐패시터 전극(CAPE2)과 제3 캐패시터 전극(CAPE3)은 서로 전기적으로 연결되고, 구동 트랜지스터(DRT)의 제1 소스 전극(S1)과 전기적으로 연결될 수 있다.
이에 따라, 제1 캐패시터 전극(CAPE1)과 제2 캐패시터 전극(CAPE2) 사이에 형성되는 제1 캐패시터와 제1 캐패시터 전극(CAPE1)과 제3 캐패시터 전극(CAPE3) 사이에 형성되는 제2 캐패시터는, 구동 트랜지스터(DRT)의 제1 소스 전극(S1)과 제1 게이트 전극(G1) 사이에서 병렬로 연결될 수 있다.
따라서, 구동 트랜지스터(DRT)의 제1 소스 전극(S1)과 제1 게이트 전극(G1) 사이에 병렬로 연결된 제1 캐패시터와 제2 캐패시터에 의해, 스토리지 캐패시터(Cst)가 형성될 수 있다. 이에 따라, 스토리지 캐패시터(Cst)의 캐패시턴스가 증가할 수 있다.
도 14를 참조하면, 픽셀 영역(PA) 내 발광 소자(ED) 상에 위치할 수 있다.
도 14를 참조하면, 컬러필터층(CFL)은 봉지층(ENCAP) 상에 위치할 수 있다.
도 15는 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)의 또 다른 단면도이고, 도 16은 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)의 또 다른 단면도이다.
도 15 및 도 16의 표시 패널(110)의 캐소드 분할 구조는, 도 13 및 도 14의 표시 패널(110)의 캐소드 분할 구조와 다를 수 있다. 이에 따라, 도 15 및 도 16의 표시 패널(110)에서 터치 캐소드 전극(CTD)의 수직 위치는, 도 13 및 도 14의 표시 패널(110) 터치 캐소드 전극(CTD)의 수직 위치와 다를 수 있다.
또한, 도 13 및 도 14의 표시 패널(110)은 제1 평탄화층(PLN1) 및 제2 평탄화층(PLN2)을 포함하지만, 도 15 및 도 16의 표시 패널(110)은 제1 평탄화층(PLN1)만을 포함할 수 있다. 이에 따라, 도 15 및 도 16의 표시 패널(110)에서 제1 중계 전극(RE_TS)의 위치는 도 13 및 도 14의 표시 패널(110)에서 제1 중계 전극(RE_TS)의 위치와 다를 수 있다.
전술한 바와 같이, 도 15 및 도 16의 표시 패널(110)과 도 13 및 도 14의 표시 패널(110)은 몇 가지 차이점들 (캐소드 분할 구조, 평탄화층 개수)이 있으나, 상당 부분이 서로 대응될 수 있다.
아래에서는, 도 15 및 도 16의 표시 패널(110)의 단면 구조에 대하여 설명하되, 도 13 및 도 14의 표시 패널(110)의 단면 구조와 차이가 있는 특징들을 위주로 설명하고, 도 13 및 도 14의 표시 패널(110)의 단면 구조와 공통된 특징들에 대해서는 설명을 생략할 수 있다.
도 15 및 도 16을 참조하면, 표시 패널(110)은 트랜지스터들(G_TR, Tc1, Ts11, DRT) 상에는 1개의 제1 평탄화층(PLN1)이 배치될 수 있다.
도 15 및 도 16의 캐소드 분할 구조의 경우, 픽셀 전극 물질인 애노드 전극 물질이 배치되는 애노드 전극 물질층(AML)에 의해 패널 제조 과정에서 캐소드 분할 구조가 형성될 수 있다. 예를 들어, 애노드 전극 물질층(AML)의 하부 절연층(예: ILD2)을 안쪽으로 함몰시킨 언더-컷(under-cut) 구조에 의해서, 패널 제조 과정에서 캐소드 분할 구조가 형성될 수 있다.
도 15 및 도 16을 참조하면, 제1 액티브층(ACT1)와 제1 게이트 전극(G1) 사이에 게이트 절연막(GI)이 배치될 수 있고, 층간 절연막(ILD1, ILD2)이 제1 게이트 전극(G1) 상에 배치될 수 있고, 제1 평탄화층(PLN1)이 층간 절연막(ILD1, ILD2) 상에 배치될 수 있다.
도 15 및 도 16을 참조하면, 제1 터치 구동 트랜지스터(Ts11)의 제1 소스 전극(S1) 및 제1 드레인 전극(D1) 각각은, 층간 절연막(ILD1, ILD2)과 제1 평탄화층(PLN1) 사이에 위치할 수 있고, 층간 절연막(ILD1, ILD2) 및 게이트 절연막(GI)의 홀을 통해 제1 액티브층(ACT1)과 연결될 수 있다.
도 15 및 도 16을 참조하면, 제1 중계 전극(RE_TS)은 제1 게이트 전극(G1)과 동일한 층 내에 위치할 수 있다.
도 15 및 도 16을 참조하면, 제1 터치 구동 트랜지스터(Ts11)의 제1 소스 전극(S1) 또는 제1 드레인 전극(D1)은 층간 절연막(ILD1, ILD2)의 홀을 통해 제1 중계 전극(RE_TS)과 연결될 수 있다.
도 15 및 도 16을 참조하면, 터치 캐소드 전극(T_CTD) 또는 터치 캐소드 전극(T_CTD)과 연결된 터치 애노드 전극(T_AND)은, 제1 평탄화층(PLN1) 및 층간 절연막(ILD1, ILD2)의 홀을 통해 제1 중계 전극(RE_TS)과 연결되거나, 제1 평탄화층(PLN1) 및 층간 절연막(ILD1, ILD2)의 홀 내에서 제1 중계 전극(RE_TS) 상에 위치할 수 있다.
도 15 및 도 16을 참조하면, 표시 패널(110)은 애노드 전극 물질이 배치되는 애노드 전극 물질층(AML)과 캐소드 전극 물질이 배치되는 캐소드 전극 물질층(CML) 사이에 위치하는 뱅크(BK)를 더 포함할 수 있다.
도 15 및 도 16을 참조하면, 디스플레이 애노드 전극(D_AND)은 애노드 전극 물질층(AML) 내에 위치할 수 있다. 디스플레이 캐소드 전극(D_CTD) 및 터치 캐소드 전극(T_CTD)은 캐소드 전극 물질층(CML) 내에 위치할 수 있다.
도 15 및 도 16을 참조하면, 뱅크(BK)는, 디스플레이 애노드 전극(D_AND)의 일 부분 상에 위치하는 제1 뱅크부(BK1), 및 제1 뱅크부(BK1)와 이격된 제2 뱅크부(BK2)를 포함할 수 있다.
도 15 및 도 16을 참조하면, 캐소드 전극 물질은 제1 뱅크부(BK1)와 제2 뱅크부(BK2) 사이에서 끊어져 있을 수 있다.
도 15 및 도 16을 참조하면, 터치 캐소드 전극(T_CTD)의 수평 위치 관점에서, 터치 캐소드 전극(T_CTD)은 제1 뱅크부(BK1)와 제2 뱅크부(BK2) 사이에 위치할 수 있다.
도 15 및 도 16을 참조하면, 터치 캐소드 전극(T_CTD)의 수직 위치 관점에서, 터치 캐소드 전극(T_CTD)은 디스플레이 캐소드 전극(D_CTD)보다 기판(SUB)에 더 가깝게 위치할 수 있고, 디스플레이 애노드 전극(D_AND)보다 기판(SUB)에 더 가깝게 위치할 수 있다.
도 15 및 도 16을 참조하면, 터치 캐소드 전극(T_CTD)의 수직 위치 관점에서, 제1 터치 구동 트랜지스터(Ts11)의 제1 게이트 전극(G1)이 배치되는 게이트 전극 물질층 위에 터치 애노드 전극(T_AND)이 위치하고, 터치 애노드 전극(T_AND) 상에 터치 캐소드 전극(T_CTD)이 위치할 수 있다. 여기서, 제1 터치 구동 트랜지스터(Ts11)의 제1 게이트 전극(G1)과 구동 트랜지스터(DRT)의 제4 게이트 전극(G4)은 동일한 게이트 전극 물질층에 위치할 수 있다.
도 17은 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)의 평면도이다.
도 17을 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)의 표시 영역(DA) 내 픽셀 영역(PA)에는 다수의 서브 픽셀(SP)이 배치되는데, 다수의 서브 픽셀(SP)은 적색 빛을 발광하는 적색 서브 픽셀(SP_R), 청색 빛을 발광하는 청색 서브 픽셀(SP_B), 및 녹색 빛을 발광하는 녹색 서브 픽셀(SP_G)을 포함할 수 있다.
도 17을 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)에서, 적색 서브 픽셀(SP_R)의 영역은 적색 빛이 방출되는 적색 발광 영역(EA_R)을 포함할 수 있고, 청색 서브 픽셀(SP_B)의 영역은 청색 빛이 방출되는 청색 발광 영역(EA_B)을 포함할 수 있고, 녹색 서브 픽셀(SP_G)의 영역은 녹색 빛이 방출되는 녹색 발광 영역(EA_G)을 포함할 수 있다.
도 17을 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)은 상부 발광 구조를 갖기 때문에, 적색 서브 픽셀(SP_R)의 영역의 대부분은 적색 발광 영역(EA_R)에 해당하고, 청색 서브 픽셀(SP_B)의 영역의 대부분은 청색 발광 영역(EA_B)에 해당하고, 녹색 서브 픽셀(SP_G)의 영역의 대부분은 녹색 발광 영역(EA_G)에 해당할 수 있다.
도 17을 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)은 상부 발광 구조를 갖기 때문에, 적색 발광 영역(EA_R)은 적색 서브 픽셀(SP_R)의 픽셀 회로와 중첩될 수 있고, 청색 발광 영역(EA_B)은 청색 서브 픽셀(SP_B)의 픽셀 회로와 중첩될 수 있고, 녹색 발광 영역(EA_G)은 녹색 서브 픽셀(SP_G)의 픽셀 회로와 중첩될 수 있다.
다시 말해, 적색 발광 영역(EA_R)에 형성된 발광 소자(ED) 아래에 적색 서브 픽셀(SP_R)의 픽셀 회로에 포함되는 트랜지스터들(DRT, SCT 등) 및 캐패시터(Cst)가 중첩되어 배치될 수 있다. 청색 발광 영역(EA_B)에 형성된 발광 소자(ED) 아래에 청색 서브 픽셀(SP_B)의 픽셀 회로에 포함되는 트랜지스터들(DRT, SCT 등) 및 캐패시터(Cst)가 중첩되어 배치될 수 있다. 녹색 발광 영역(EA_G)에 형성된 발광 소자(ED) 아래에 녹색 서브 픽셀(SP_G)의 픽셀 회로에 포함되는 트랜지스터들(DRT, SCT 등) 및 캐패시터(Cst)가 중첩되어 배치될 수 있다.
도 17을 참조하면, 표시 패널(110)에는, 적색 서브 픽셀(SP_R)에 데이터 전압을 전달하기 위한 데이터 라인(DL_R), 청색 서브 픽셀(SP_R)에 데이터 전압을 전달하기 위한 데이터 라인(DL_B), 및 녹색 서브 픽셀(SP_R)에 데이터 전압을 전달하기 위한 데이터 라인(DL_G)이 배치될 수 있다.
도 17을 참조하면, 표시 패널(110)에는, 적색 서브 픽셀(SP_R), 청색 서브 픽셀(SP_R), 및 녹색 서브 픽셀(SP_R)으로 스캔 신호를 전달하기 위한 게이트 라인(GL)이 배치될 수 있다.
도 18은 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)의 다른 평면도이다.
도 18을 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)의 표시 영역(DA) 내 픽셀 영역(PA)에는 다수의 서브 픽셀(SP)이 배치되는데, 다수의 서브 픽셀(SP)은 적색 빛을 발광하는 적색 서브 픽셀(SP_R), 흰색 빛을 발광하는 흰색 서브 픽셀(SP_W), 청색 빛을 발광하는 청색 서브 픽셀(SP_B), 및 녹색 빛을 발광하는 녹색 서브 픽셀(SP_G)을 포함할 수 있다.
도 18을 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)에서, 적색 서브 픽셀(SP_R)의 영역은 적색 빛이 방출되는 적색 발광 영역(EA_R)을 포함할 수 있고, 흰색 서브 픽셀(SP_W)의 영역은 흰색 빛이 방출되는 흰색 발광 영역(EA_W)을 포함할 수 있고, 청색 서브 픽셀(SP_B)의 영역은 청색 빛이 방출되는 청색 발광 영역(EA_B)을 포함할 수 있고, 녹색 서브 픽셀(SP_G)의 영역은 녹색 빛이 방출되는 녹색 발광 영역(EA_G)을 포함할 수 있다.
도 18을 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)은 상부 발광 구조를 갖기 때문에, 적색 서브 픽셀(SP_R)의 영역의 대부분은 적색 발광 영역(EA_R)에 해당하고, 흰색 서브 픽셀(SP_W)의 영역의 대부분은 흰색 발광 영역(EA_W)에 해당하고, 청색 서브 픽셀(SP_B)의 영역의 대부분은 청색 발광 영역(EA_B)에 해당하고, 녹색 서브 픽셀(SP_G)의 영역의 대부분은 녹색 발광 영역(EA_G)에 해당할 수 있다.
도 18을 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)은 상부 발광 구조를 갖기 때문에, 적색 발광 영역(EA_R)은 적색 서브 픽셀(SP_R)의 픽셀 회로와 중첩될 수 있고, 흰색 발광 영역(EA_W)은 흰색 서브 픽셀(SP_W)의 픽셀 회로와 중첩될 수 있고, 청색 발광 영역(EA_B)은 청색 서브 픽셀(SP_B)의 픽셀 회로와 중첩될 수 있고, 녹색 발광 영역(EA_G)은 녹색 서브 픽셀(SP_G)의 픽셀 회로와 중첩될 수 있다.
다시 말해, 적색 발광 영역(EA_R)에 형성된 발광 소자(ED) 아래에 적색 서브 픽셀(SP_R)의 픽셀 회로에 포함되는 트랜지스터들(DRT, SCT 등) 및 캐패시터(Cst)가 중첩되어 배치될 수 있다. 흰색 발광 영역(EA_W)에 형성된 발광 소자(ED) 아래에 흰색 서브 픽셀(SP_W)의 픽셀 회로에 포함되는 트랜지스터들(DRT, SCT 등) 및 캐패시터(Cst)가 중첩되어 배치될 수 있다. 청색 발광 영역(EA_B)에 형성된 발광 소자(ED) 아래에 청색 서브 픽셀(SP_B)의 픽셀 회로에 포함되는 트랜지스터들(DRT, SCT 등) 및 캐패시터(Cst)가 중첩되어 배치될 수 있다. 녹색 발광 영역(EA_G)에 형성된 발광 소자(ED) 아래에 녹색 서브 픽셀(SP_G)의 픽셀 회로에 포함되는 트랜지스터들(DRT, SCT 등) 및 캐패시터(Cst)가 중첩되어 배치될 수 있다.
도 18을 참조하면, 표시 패널(110)에는, 적색 서브 픽셀(SP_R)에 데이터 전압을 전달하기 위한 데이터 라인(DL_R), 흰색 서브 픽셀(SP_W)에 데이터 전압을 전달하기 위한 데이터 라인(DL_W), 청색 서브 픽셀(SP_R)에 데이터 전압을 전달하기 위한 데이터 라인(DL_B), 및 녹색 서브 픽셀(SP_R)에 데이터 전압을 전달하기 위한 데이터 라인(DL_G)이 배치될 수 있다.
도 18을 참조하면, 표시 패널(110)에는, 적색 서브 픽셀(SP_R), 청색 서브 픽셀(SP_R), 흰색 서브 픽셀(SP_W), 및 녹색 서브 픽셀(SP_R)으로 스캔 신호를 전달하기 위한 게이트 라인(GL)이 배치될 수 있다.
도 19는 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)의 또 다른 평면도이다.
도 19를 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)는 투명 디스플레이일 수 있다. 이에 따라, 표시 패널(110)의 표시 영역(DA)은 픽셀 영역(PA)과 투과 영역(TMA)을 포함할 수 있다. 여기서, 픽셀 영역(PA)은 빛이 투과되지 않는 영역이고, 투과 영역(TMA)은 빛이 투과될 수 있는 영역일 수 있다. 즉, 투과 영역(TMA)은 외광이 투과되어 뒷배경이 전면에서 시인될 수 있는 영역을 의미할 수 있다. 이러한 투과 영역(TMA)은 투명 영역이라고도 한다.
도 19를 참조하면, 픽셀 영역(PA)에는 다수의 서브 픽셀(SP)이 배치되는데, 다수의 서브 픽셀(SP)은 적색 빛을 발광하는 적색 서브 픽셀(SP_R), 흰색 빛을 발광하는 흰색 서브 픽셀(SP_W), 청색 빛을 발광하는 청색 서브 픽셀(SP_B), 및 녹색 빛을 발광하는 녹색 서브 픽셀(SP_G)을 포함할 수 있다.
예를 들어, 청색 서브 픽셀(SP_B), 적색 서브 픽셀(SP_R), 녹색 서브 픽셀(SP_G), 및 흰색 서브 픽셀(SP_W)은 2행 2열로 배치될 수 있다.
도 19를 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)에서, 적색 서브 픽셀(SP_R)의 영역은 적색 빛이 방출되는 적색 발광 영역(EA_R)을 포함할 수 있고, 흰색 서브 픽셀(SP_W)의 영역은 흰색 빛이 방출되는 흰색 발광 영역(EA_W)을 포함할 수 있고, 청색 서브 픽셀(SP_B)의 영역은 청색 빛이 방출되는 청색 발광 영역(EA_B)을 포함할 수 있고, 녹색 서브 픽셀(SP_G)의 영역은 녹색 빛이 방출되는 녹색 발광 영역(EA_G)을 포함할 수 있다.
도 19를 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)은 상부 발광 구조를 갖기 때문에, 적색 서브 픽셀(SP_R)의 영역의 대부분은 적색 발광 영역(EA_R)에 해당하고, 흰색 서브 픽셀(SP_W)의 영역의 대부분은 흰색 발광 영역(EA_W)에 해당하고, 청색 서브 픽셀(SP_B)의 영역의 대부분은 청색 발광 영역(EA_B)에 해당하고, 녹색 서브 픽셀(SP_G)의 영역의 대부분은 녹색 발광 영역(EA_G)에 해당할 수 있다.
도 19를 참조하면, 본 개시의 실시 예들에 따른 터치 표시 장치(100)의 표시 패널(110)은 상부 발광 구조를 갖기 때문에, 적색 발광 영역(EA_R)은 적색 서브 픽셀(SP_R)의 픽셀 회로와 중첩될 수 있고, 흰색 발광 영역(EA_W)은 흰색 서브 픽셀(SP_W)의 픽셀 회로와 중첩될 수 있고, 청색 발광 영역(EA_B)은 청색 서브 픽셀(SP_B)의 픽셀 회로와 중첩될 수 있고, 녹색 발광 영역(EA_G)은 녹색 서브 픽셀(SP_G)의 픽셀 회로와 중첩될 수 있다.
다시 말해, 적색 발광 영역(EA_R)에 형성된 발광 소자(ED) 아래에 적색 서브 픽셀(SP_R)의 픽셀 회로에 포함되는 트랜지스터들(DRT, SCT 등) 및 캐패시터(Cst)가 중첩되어 배치될 수 있다. 흰색 발광 영역(EA_W)에 형성된 발광 소자(ED) 아래에 흰색 서브 픽셀(SP_W)의 픽셀 회로에 포함되는 트랜지스터들(DRT, SCT 등) 및 캐패시터(Cst)가 중첩되어 배치될 수 있다. 청색 발광 영역(EA_B)에 형성된 발광 소자(ED) 아래에 청색 서브 픽셀(SP_B)의 픽셀 회로에 포함되는 트랜지스터들(DRT, SCT 등) 및 캐패시터(Cst)가 중첩되어 배치될 수 있다. 녹색 발광 영역(EA_G)에 형성된 발광 소자(ED) 아래에 녹색 서브 픽셀(SP_G)의 픽셀 회로에 포함되는 트랜지스터들(DRT, SCT 등) 및 캐패시터(Cst)가 중첩되어 배치될 수 있다.
도 19를 참조하면, 표시 패널(110)에는, 적색 서브 픽셀(SP_R)에 데이터 전압을 전달하기 위한 적색 데이터 라인(DL_R), 흰색 서브 픽셀(SP_W)에 데이터 전압을 전달하기 위한 흰색 데이터 라인(DL_W), 청색 서브 픽셀(SP_R)에 데이터 전압을 전달하기 위한 청색 데이터 라인(DL_B), 및 녹색 서브 픽셀(SP_R)에 데이터 전압을 전달하기 위한 녹색 데이터 라인(DL_G)이 배치될 수 있다.
도 19를 참조하면, 청색 데이터 라인(DL_B) 및 흰색 데이터 라인(DL_W)은 2개의 인접한 서브 픽셀 사이에 배치될 수 있다. 녹색 데이터 라인(DL_G) 및 적색 데이터 라인(DL_R)은 픽셀 영역(PA)과 투과 영역(TMA) 사이에 배치될 수 있다.
도 19를 참조하면, 표시 패널(110)에는, 적색 서브 픽셀(SP_R), 청색 서브 픽셀(SP_R), 흰색 서브 픽셀(SP_W), 및 녹색 서브 픽셀(SP_R)으로 스캔 신호를 전달하기 위한 게이트 라인(GL)이 배치될 수 있다.
도 19를 참조하면, 게이트 라인(GL)은 투과 영역(TMA)을 가로질러 배치될 수 있다.
도 19를 참조하면, 디스플레이 애노드 전극(D_AND), 발광층(EL), 디스플레이 캐소드 전극(D_CTD), 및 디스플레이 구동 트랜지스터(DRT)는 픽셀 영역(PA)에 배치될 수 있다. 한편, 제1 터치 전극(TE11)은 투과 영역(TMA)에 배치될 수 있다.
이상에서 설명한 본 개시의 실시 예들에 의하면, 터치 전극 개수의 증가에도 불구하고, 터치 라인 개수, 터치 패드 개수, 및 터치 채널 수를 줄여줄 수 있는 진보된 터치 센서 구조를 제공할 수 있다.
본 개시의 실시 예들에 의하면, 터치 라인 개수, 터치 패드 개수, 및 터치 채널 수를 줄여주면서도 높은 터치 해상도를 가능하게 하는 진보된 터치 센서 구조를 제공할 수 있다.
본 개시의 실시 예들에 의하면, 자체 발광 디스플레이 타입의 표시 패널에 센서 구조가 내장되는 터치 표시 장치를 제공할 수 있다.
본 개시의 실시 예들에 의하면, 상부 발광 구조의 표시 패널에 센서 구조가 내장되는 터치 표시 장치를 제공할 수 있다. 이와 같이, 표시 패널에 터치 센서가 내장됨으로써, 패널 제조 공정을 단순화하거나 일부 공정을 생략할 수 있게 되어, 공정최적화에 도움을 줄 수 있다.
본 개시의 실시 예들에 의하면, 터치 전극 개수의 증가에도 불구하고, 진보된 터치 센서 구조를 통해 적은 개수의 터치 라인 및 터치 채널만으로도 정상적인 터치 구동 및 터치 센싱이 가능해짐으로써, 저전력 구동 및 고효율 구동이 가능해질 수 있다.
본 개시의 실시 예들에 의하면, 터치 전극 개수의 증가에도 불구하고, 진보된 터치 센서 구조를 통해 터치 채널 수를 줄여줌으로써, 터치 구동 회로의 부품 사이즈 또는 부품 수를 줄여줄 수 있다. 이에 따라, 터치 표시 장치를 경량화 시켜줄 수 있다.
이상의 설명은 본 개시의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 개시의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 개시에 개시된 실시예들은 본 개시의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 개시의 기술 사상의 범위가 한정되는 것은 아니다. 본 개시의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 개시의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 터치 표시 장치
110: 표시 패널
120: 데이터 구동 회로
121: 데이터 패드 유닛
130: 게이트 구동 회로
140: 디스플레이 컨트롤러
210: 터치 구동 회로
211: 터치 패드 유닛
220: 터치 컨트롤러

Claims (25)

  1. 표시 영역 및 상기 표시 영역의 외곽에 위치하는 비 표시 영역을 포함하는 기판;
    상기 표시 영역에 배치된 디스플레이 애노드 전극;
    상기 표시 영역에 배치되며 상기 디스플레이 애노드 전극 상에 위치하는 발광층;
    상기 표시 영역에 배치되며 상기 발광층 상에 위치하며 투명 전극 물질인 캐소드 전극 물질을 포함하는 디스플레이 캐소드 전극;
    상기 표시 영역에 배치되며 상기 디스플레이 애노드 전극을 구동하기 위한 디스플레이 구동 트랜지스터;
    상기 표시 영역에 배치되는 터치 전극; 및
    상기 표시 영역에 배치되며, 상기 터치 전극을 구동하기 위한 터치 구동 트랜지스터를 포함하는 터치 표시 장치.
  2. 제1항에 있어서,
    상기 터치 전극은 터치 캐소드 전극을 포함하고,
    상기 터치 캐소드 전극은 상기 캐소드 전극 물질을 포함하고, 상기 디스플레이 캐소드 전극과 이격 되어 배치되는 터치 표시 장치.
  3. 제2항에 있어서,
    상기 터치 전극은 상기 터치 캐소드 전극 아래에 배치되는 터치 애노드 전극을 더 포함하고,
    상기 터치 애노드 전극은 상기 디스플레이 애노드 전극과 동일한 애노드 전극 물질을 포함하는 터치 표시 장치.
  4. 제2항에 있어서,
    상기 터치 구동 트랜지스터는 제1 액티브층, 제1 소스 전극, 제1 드레인 전극, 및 제1 게이트 전극을 포함하고,
    상기 터치 전극은 상기 제1 소스 전극 또는 상기 제1 드레인 전극과 상기 터치 캐소드 전극 간의 전기적인 연결을 중계해주는 중계 전극을 더 포함하는 터치 표시 장치.
  5. 제4항에 있어서,
    상기 중계 전극은 상기 제1 소스 전극 또는 상기 제1 드레인 전극과 상기 터치 캐소드 전극 사이에 위치하는 터치 표시 장치.
  6. 제4항에 있어서,
    상기 제1 액티브층과 상기 제1 게이트 절연막 사이의 게이트 절연막;
    상기 제1 게이트 전극 상에 배치되는 층간 절연막;
    상기 층간 절연막 상에 배치되는 제1 평탄화층; 및
    상기 제1 평탄화층 상에 위치하는 제2 평탄화층을 더 포함하고,
    상기 제1 소스 전극 및 상기 제1 드레인 전극 각각은 상기 층간 절연막과 상기 제1 평탄화층 사이에 위치하고 상기 층간 절연막 및 상기 게이트 절연막의 홀을 통해 상기 제1 액티브층과 연결되고,
    상기 중계 전극은 상기 제1 평탄화층과 상기 제2 평탄화층 사이에 위치하고, 상기 제1 평탄화층의 홀을 통해 상기 제1 제1 소스 전극 또는 상기 제1 드레인 전극과 연결되고,
    상기 터치 캐소드 전극 또는 상기 터치 캐소드 전극과 연결된 터치 애노드 전극은, 상기 제2 평탄화층 상에 위치하고, 상기 제2 평탄화층의 홀을 통해 상기 중계 전극과 연결되는 터치 표시 장치.
  7. 제4항에 있어서,
    상기 중계 전극은 상기 제1 게이트 전극과 동일한 층에 위치하는 터치 표시 장치.
  8. 제4항에 있어서,
    상기 제1 액티브층과 상기 제1 게이트 절연막 사이의 게이트 절연막;
    상기 제1 게이트 전극 상에 배치되는 층간 절연막; 및
    상기 층간 절연막 상에 배치되는 제1 평탄화층을 더 포함하고,
    상기 제1 소스 전극 및 상기 제1 드레인 전극 각각은 상기 층간 절연막과 상기 제1 평탄화층 사이에 위치하고 상기 층간 절연막의 홀을 통해 상기 제1 액티브층과 연결되고,
    상기 중계 전극은 상기 제1 게이트 전극과 동일한 층에 위치하고,
    상기 제1 소스 전극 또는 상기 제1 드레인 전극은 상기 층간 절연막 및 상기 게이트 절연막의 홀을 통해 상기 중계 전극과 연결되고,
    상기 터치 캐소드 전극 또는 상기 터치 캐소드 전극과 연결된 터치 애노드 전극은, 상기 제1 평탄화층 및 상기 층간 절연막의 홀을 통해 상기 중계 전극과 연결되거나, 상기 제1 평탄화층 및 상기 층간 절연막의 홀 내에서 상기 중계 전극 상에 위치하는 터치 표시 장치.
  9. 제4항에 있어서,
    애노드 전극 물질이 배치되는 애노드 전극 물질층과 상기 캐소드 전극 물질이 배치되는 캐소드 전극 물질층 사이에 위치하는 뱅크를 더 포함하고,
    상기 디스플레이 애노드 전극은 상기 애노드 전극 물질층에 위치하고,
    상기 디스플레이 캐소드 전극 및 상기 터치 캐소드 전극은 상기 캐소드 전극 물질층에 위치하고,
    상기 뱅크는,
    상기 디스플레이 애노드 전극의 일 부분 상에 위치하는 제1 뱅크부;
    상기 비 표시 영역과 중첩되는 제2 뱅크부; 및
    상기 제1 뱅크부와 상기 제2 뱅크부 사이에 위치하는 제3 뱅크부 및 제4 뱅크부를 포함하고,
    상기 캐소드 전극 물질은 상기 제3 뱅크부와 상기 제4 뱅크부 사이에 끊어져 있고,
    상기 터치 캐소드 전극은 상기 제3 뱅크부와 상기 제4 뱅크부 사이에서 위치하는 터치 표시 장치.
  10. 제8항에 있어서,
    상기 디스플레이 캐소드 전극의 적어도 일부는 상기 터치 캐소드 전극보다 상기 기판에서 더 멀리 위치하고,
    상기 터치 캐소드 전극은 상기 디스플레이 애노드 전극보다 상기 기판에서 더 멀리 위치하거나, 상기 제1 소스 전극 및 상기 제1 드레인 전극보다 상기 기판에서 더 멀리 위치하는 터치 표시 장치.
  11. 제9항에 있어서,
    상기 제3 뱅크부 상의 제1 역 스페이서;
    상기 제4 뱅크부 상의 제2 역 스페이서;
    상기 제1 역 스페이서 상의 제1 플로팅 캐소드 전극; 및
    상기 제2 역 스페이서 상의 제2 플로팅 캐소드 전극을 더 포함하고,
    상기 제1 플로팅 캐소드 전극 및 상기 제2 플로팅 캐소드 전극은 상기 터치 캐소드 전극 및 상기 디스플레이 캐소드 전극과 전기적으로 분리되어 있는 터치 표시 장치.
  12. 제4항에 있어서,
    애노드 전극 물질이 배치되는 애노드 전극 물질층과 상기 캐소드 전극 물질이 배치되는 캐소드 전극 물질층 사이에 위치하는 뱅크를 더 포함하고,
    상기 디스플레이 애노드 전극은 상기 애노드 전극 물질층에 위치하고,
    상기 디스플레이 캐소드 전극 및 상기 터치 캐소드 전극은 상기 캐소드 전극 물질층에 위치하고,
    상기 뱅크는,
    상기 디스플레이 애노드 전극의 일 부분 상에 위치하는 제1 뱅크부; 및
    상기 제1 뱅크부와 이격된 제2 뱅크부를 포함하고,
    상기 캐소드 전극 물질은 상기 제1 뱅크부와 상기 제2 뱅크부 사이에서 끊어져 있고,
    상기 터치 캐소드 전극은 상기 제1 뱅크부와 상기 제2 뱅크부 사이에 위치하는 터치 표시 장치.
  13. 제12항에 있어서,
    상기 터치 캐소드 전극은, 상기 디스플레이 캐소드 전극보다 상기 기판에 더 가깝게 위치하고, 상기 디스플레이 애노드 전극보다 상기 기판에 더 가깝게 위치하는 터치 표시 장치.
  14. 제4항에 있어서,
    상기 제1 드레인 전극 또는 상기 제1 소스 전극이 연장되거나 상기 제1 드레인 전극 또는 상기 제1 소스 전극과 전기적으로 연결된 터치 라인을 더 포함하는 터치 표시 장치.
  15. 제4항에 있어서,
    상기 터치 구동 트랜지스터의 온-오프를 제어하기 위한 제어 트랜지스터를 더 포함하고,
    상기 제어 트랜지스터는 제2 액티브층, 제2 소스 전극, 제2 드레인 전극, 및 제2 게이트 전극을 포함하고,
    상기 제2 소스 전극 또는 상기 제2 드레인 전극은 상기 제1 게이트 전극과 전기적으로 연결되고, 상기 제2 드레인 전극 또는 상기 제2 소스 전극은 제1 스위칭 신호 라인과 전기적으로 연결되고, 상기 제2 게이트 전극은 구동 신호 라인과 전기적으로 연결되는 터치 표시 장치.
  16. 제15항에 있어서,
    상기 제2 액티브층은 상기 제1 액티브층과 동일한 반도체 물질을 포함하고,
    상기 제2 소스 전극은 상기 제1 소스 전극과 동일한 물질을 포함하고,
    상기 제2 드레인 전극은 상기 제1 드레인 전극과 동일한 물질을 포함하고,
    상기 제2 게이트 전극은 상기 제1 게이트 전극과 동일한 물질을 포함하는 터치 표시 장치.
  17. 제15항에 있어서,
    상기 제어 트랜지스터는 상기 비 표시 영역에 배치되는 터치 표시 장치.
  18. 제17항에 있어서,
    상기 비 표시 영역은 제1 비 표시 영역과 제2 비 표시 영역을 포함하고,
    상기 제어 트랜지스터는 상기 제1 비 표시 영역에 배치되고,
    상기 제2 비 표시 영역에 배치되는 게이트 구동 회로를 더 포함하고,
    상기 게이트 구동 회로는 게이트 구동 트랜지스터를 포함하고,
    상기 게이트 구동 트랜지스터는 제3 액티브층, 제3 소스 전극, 제3 드레인 전극, 및 제3 게이트 전극을 포함하고, 상기 제어 트랜지스터와 동일한 구조를 갖는 터치 표시 장치.
  19. 제1항에 있어서,
    상기 디스플레이 구동 트랜지스터는 제4 액티브층, 제4 소스 전극, 제4 드레인 전극, 및 제4 게이트 전극을 포함하고, 상기 터치 구동 트랜지스터와 동일한 구조를 갖는 터치 표시 장치.
  20. 제1항에 있어서,
    상기 표시 영역은 픽셀 영역 및 투과 영역을 포함하고,
    상기 디스플레이 애노드 전극, 상기 발광층, 상기 디스플레이 캐소드 전극, 및 상기 디스플레이 구동 트랜지스터는 상기 픽셀 영역에 배치되고,
    상기 터치 전극은 상기 투과 영역에 배치되는 터치 표시 장치.
  21. 기판;
    상기 기판 상의 디스플레이 애노드 전극;
    상기 디스플레이 애노드 전극 상의 발광층;
    상기 발광층 상에 위치하고 투명 전극 물질인 캐소드 전극 물질을 포함하는 디스플레이 캐소드 전극;
    상기 캐소드 전극 물질을 포함하는 터치 캐소드 전극;
    전압 레벨이 가변 되는 터치 구동 신호가 인가되는 터치 라인; 및
    상기 터치 라인과 상기 터치 캐소드 전극 간의 연결을 제어하는 터치 구동 트랜지스터를 포함하는 터치 표시 장치.
  22. 제21항에 있어서,
    상기 터치 구동 트랜지스터의 온-오프를 제어하기 위한 제어 트랜지스터를 더 포함하는 터치 표시 장치.
  23. 제22항에 있어서,
    상기 터치 구동 트랜지스터는 표시 영역에 배치되고, 상기 제어 트랜지스터는 상기 표시 영역의 외곽에 위치하는 비 표시 영역에 배치되는 터치 표시 장치.
  24. 제22항에 있어서,
    상기 터치 구동 트랜지스터와 상기 터치 캐소드 전극 간의 연결을 위한 중계 전극을 더 포함하고, 상기 중계 전극은, 상기 터치 구동 트랜지스터의 소스 전극 또는 드레인 전극보다 상기 기판에서 멀리 위치하고, 상기 터치 캐소드 전극보다 상기 기판에 더 가깝게 위치하는 터치 표시 장치.
  25. 제22항에 있어서,
    상기 터치 구동 트랜지스터와 상기 터치 캐소드 전극 간의 연결을 위한 중계 전극을 더 포함하고, 상기 중계 전극은 제1 게이트 전극과 동일한 층에 위치하는 터치 표시 장치.
KR1020220150035A 2022-11-11 2022-11-11 터치 표시 장치 KR20240068962A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP23192645.2A EP4369158A1 (en) 2022-11-11 2023-08-22 Touch display device
US18/242,353 US20240160312A1 (en) 2022-11-11 2023-09-05 Touch display device
CN202311185484.7A CN118034530A (zh) 2022-11-11 2023-09-13 触摸显示装置

Publications (1)

Publication Number Publication Date
KR20240068962A true KR20240068962A (ko) 2024-05-20

Family

ID=

Similar Documents

Publication Publication Date Title
KR102646183B1 (ko) 터치표시장치, 데이터구동회로 및 터치센싱방법
US11422650B2 (en) Touch display device and a touch sensing method of the same using a sensing transistor
KR20180046865A (ko) 터치 센서 내장형 전계발광 표시장치
KR20230004176A (ko) 터치 디스플레이 장치 및 터치 구동 회로
US11803271B2 (en) Touch display device
KR20240068962A (ko) 터치 표시 장치
EP4369158A1 (en) Touch display device
KR20220091080A (ko) 발광표시장치
KR20230099152A (ko) 터치 표시 장치
CN112445364B (zh) 触摸显示装置及其驱动方法
KR20230173537A (ko) 터치 디스플레이 장치, 터치 디스플레이 구동 회로, 및 이종 센싱 동작 방법
KR102599759B1 (ko) 터치표시장치
KR20230163257A (ko) 터치 디스플레이 장치
KR20240065845A (ko) 터치 디스플레이 장치 및 디스플레이 패널
KR20240022352A (ko) 터치 디스플레이 장치 및 구동 회로
KR20230167937A (ko) 터치 디스플레이 장치, 터치 디스플레이 패널, 구동 방법, 및 컨트롤러
KR20230103169A (ko) 투명 터치 표시 장치
KR20230165072A (ko) 터치 표시 장치, 표시 패널, 및 구동 전원 공급 회로
KR20230103180A (ko) 투명 터치 표시 장치
KR20240071038A (ko) 터치 디스플레이 장치
KR20240036220A (ko) 터치 디스플레이 장치 및 디스플레이 패널
KR20230103149A (ko) 터치 디스플레이 장치, 게이트 구동 회로 및 터치 구동 방법
KR20220093693A (ko) 터치 표시 장치 및 터치 센싱 방법
KR20240014746A (ko) 터치 디스플레이 장치 및 터치 구동 방법
KR20240065976A (ko) 터치 표시 장치 및 터치 센싱 방법