KR20240059497A - 인쇄회로기판 어셈블리 및 이를 포함하는 전자 장치 - Google Patents

인쇄회로기판 어셈블리 및 이를 포함하는 전자 장치 Download PDF

Info

Publication number
KR20240059497A
KR20240059497A KR1020220155626A KR20220155626A KR20240059497A KR 20240059497 A KR20240059497 A KR 20240059497A KR 1020220155626 A KR1020220155626 A KR 1020220155626A KR 20220155626 A KR20220155626 A KR 20220155626A KR 20240059497 A KR20240059497 A KR 20240059497A
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
pcb
fpcb
electronic device
Prior art date
Application number
KR1020220155626A
Other languages
English (en)
Inventor
최보성
박봉춘
박진용
예재흥
전진환
정광호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20240059497A publication Critical patent/KR20240059497A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0277—Details of the structure or mounting of specific components for a printed circuit board assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

본 개시에서의 실시예는 적층 구조를 갖는 인쇄회로기판 어셈블리 및 이를 포함하는 전자 장치에 관한 것이다. 이를 위한 인쇄회로기판 어셈블리는, 제1 인쇄회로기판, 제2 인쇄회로기판, 제3 인쇄회로기판 및 연성인쇄회로기판을 포함할 수 있다. 연성인쇄회로기판은 적층된 제1 인쇄회로기판과 제2 인쇄회로기판 사이에서 양측 종단이 제1 인쇄회로기판과 제2 인쇄회로기판에 솔더링 될 수 있다. 상기 제1 인쇄회로기판에서 연성인쇄회로기판이 솔더링 되는 면에 배치된 하나 또는 복수의 전자 부품이 덮여지도록 연성인쇄회로기판을 배치할 수 있다. 그 밖의 다양한 실시예가 가능하다.

Description

인쇄회로기판 어셈블리 및 이를 포함하는 전자 장치 {PRINTED CIRCUIT BOARD ASSEMBLY AND ELECTRONIC DEVICE INCLUDING THEREOF}
본 개시(disclosure)는 적층 구조를 갖는 인쇄회로기판 어셈블리 (printed circuit board assembly, PBA) 및 이를 포함하는 전자 장치에 관한 것이다.
전자 장치는 한정된 내부 공간에 저항, 인덕터, 캐패시터, 다이오드 또는 트랜지스터와 같은 전자 소자 또는 집적 회로 (integrated circuit, IC)와 같은 전자 부품을 효율적으로 배치하기 위한 집적화가 이루어질 수 있다. 예컨대, 전자 장치는 전자 부품이 솔더링 (soldering) 또는 본딩 (bonding)될 수 있도록 인쇄회로기판 (PCB: printed circuit board)을 설계할 수 있다.
상술한 정보는 본 개시에 대한 이해를 돕기 위한 목적으로 하는 배경 기술(related art)로 제공될 수 있다. 상술한 내용 중 어느 것도 본 개시와 관련된 종래 기술(prior art)로서 적용될 수 있는지에 대하여 어떠한 주장이나 결정이 제기되지 않는다.
전자 장치에는 복수의 인쇄회로기판(printed circuit board, PCB)들이 적층 (積層) 구조로 실장될 수 있다. 상기 복수의 PCB들을 쌓아 올려 PBA(이하 '적층형 PBA'라 칭함)를 구성하는 경우, 전자 장치 내에서의 배선이 특정 구간에 집중될 수 있고, 이는 병목 구간을 발생시킬 수 있다. 상기 병목 구간이 발생하면, 전자 장치 내에서 전달되는 신호의 손실이 발생할 수 있다.
본 개시의 일 실시예는, 연성인쇄회로기판(flexible PCB, FPCB)를 사용하여 적층된 PCB 사이를 연결하도록 설계된 적층형 PBA 및 이를 포함하는 전자 장치를 제공할 수 있다.
본 개시의 일 실시예에 따른 적층형 인쇄회로기판 어셈블리(적층형 PBA)는, 제1 인쇄회로기판과 제2 인쇄회로기판 사이에서 양측 종단 부근이 상기 제1 인쇄회로기판 및 상기 제2 인쇄회로기판에 솔더링된 연성인쇄회로기판을 포함할 수 있다. 여기서, 상기 제1 인쇄회로기판에서 상기 연성인쇄회로기판이 솔더링되는 면에 배치된 하나 또는 복수의 전자 부품이 덮여지도록 상기 연성인쇄회로기판을 배치할 수 있다.
본 개시의 일 실시예에 따른 적층형 인쇄회로기판 어셈블리는, 적층된 제1 인쇄회로기판과 제2 인쇄회로기판 사이에서 양측 종단 중 제1 종단 부근이 상기 제1 인쇄회로기판 및 상기 제2 인쇄회로기판에 솔더링되고, 상기 제2 인쇄회로기판과 제3 인쇄회로기판 사이에서 상기 양측 종단 중 제2 종단 부근이 상기 제2 인쇄회로기판 및 상기 제3 인쇄회로기판에 솔더링된 연성인쇄회로기판을 포함할 수 있다. 여기서, 상기 제1 인쇄회로기판에서 상기 연성인쇄회로기판이 솔더링되는 면에 배치된 하나 또는 복수의 전자 부품이 덮여지도록 상기 연성인쇄회로기판을 배치할 수 있다.
본 개시의 일 실시예에 전자 장치는, 전면 커버, 후면 커버, 프레임 및 상기 전면 커버, 상기 후면 커버 및 상기 프레임이 형성하는 공간에 배치되는 인쇄회로기판 어셈블리를 포함할 수 있다. 상기 인쇄회로기판 어셈블리는, 제1 인쇄회로기판과 제2 인쇄회로기판 사이에서 양측 종단 부근이 상기 제1 인쇄회로기판 및 상기 제2 인쇄회로기판에 솔더링된 연성인쇄회로기판을 포함할 수 있다. 상기 연성인쇄회로기판은 상기 제1 인쇄회로기판에서 상기 연성인쇄회로기판이 솔더링되는 면에 배치된 하나 또는 복수의 전자 부품이 덮여지도록 배치될 수 있다.
본 개시의 일 실시예에 전자 장치는, 전면 커버, 후면 커버, 프레임 및 상기 전면 커버, 상기 후면 커버 및 상기 프레임이 형성하는 공간에 배치되는 인쇄회로기판 어셈블리를 포함할 수 있다. 상기 인쇄회로기판 어셈블리는, 제1 인쇄회로기판과 제2 인쇄회로기판 사이에서 양측 종단 중 제1 종단 부근이 상기 제1 인쇄회로기판 및 상기 제2 인쇄회로기판에 솔더링되고, 상기 제2 인쇄회로기판과 제3 인쇄회로기판 사이에서 상기 양측 종단 중 제2 종단 부근이 상기 제2 인쇄회로기판 및 상기 제3 인쇄회로기판에 솔더링된 연성인쇄회로기판을 포함할 수 있다. 상기 연성인쇄회로기판은 상기 제1 인쇄회로기판에서 상기 연성인쇄회로기판이 솔더링되는 면에 배치된 하나 또는 복수의 전자 부품이 덮여지도록 배치될 수 있다.
본 개시의 일 실시예에 의하면, 전자 장치에서는 FPCB를 사용하여 복수의 PCB 사이를 연결하도록 PBA를 설계함으로써, 소형화 또는 집적화가 가능할 수 있을 뿐만 아니라, 병목 구간 발생으로 인한 신호 손실을 줄일 수 있다.
본 개시에서 이루고자 하는 기술적 과제는 앞에서 언급한 기술적 과제로 제한되지 않으며, 당해 기술분야의 통상의 지식을 가진 자에 의해 본 개시의 예시적 실시예들로부터 앞에서 언급되지 않은 다른 기술적 과제들이 도출될 수 있다.
본 개시의 예시적 실시예들에서 얻을 수 있는 효과는 이하의 기재로부터 본 개시의 예시적 실시예들이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 도출되고 이해될 수 있다. 즉, 본 개시의 예시적 실시예들을 실시함에 따른 의도하지 아니한 효과들 역시 본 개시의 예시적 실시예들로부터 당해 기술분야의 통상의 지식을 가진 자에 의해 도출될 수 있다.
도 1은, 본 개시의 일 실시예에 따른, 전자 장치의 부분 분해 사시도이다.
도 2는, 본 개시의 일 실시예에 따른, 인쇄회로기판 어셈블리의 적층 구성도이다.
도 3은, 본 개시의 일 실시예에 따른, 전자 장치의 부분 분해 사시도이다.
도 4는, 본 개시의 일 실시예에 따른, 인쇄회로기판 어셈블리의 적층 구성도이다.
도 5는, 본 개시의 일 실시예에 따른, 연성인쇄회로기판의 측단면도이다.
도 6a 내지 도 6d는, 본 개시의 일 실시예에 따른, 인쇄회로기판 어셈블리에서 발생하는 병목 구간과 연성인쇄회로기판이 적용됨을 나타낸 평면도이다.
도 7a 내지 도 7d는, 본 개시의 일 실시예에 따른, 인쇄회로기판 어셈블리에서 발생하는 병목 구간과 연성인쇄회로기판이 적용됨을 나타낸 평면도이다.
도 8a 내지 도 8c는, 인쇄회로기판 어셈블리에서 발생하는 병목 구간과 연성인쇄회로기판이 적용됨을 나타낸 평면도이다.
도 9는, 다양한 실시예들에 따른, 네트워크 환경(900) 내의 전자 장치(901)의 블록도이다.
도면의 설명과 관련하여, 동일 또는 유사한 구성요소에 대해서는 동일 또는 유사한 참조 부호가 사용될 수 있다.
이하에서는 도면을 참조하여 본 개시의 실시예에 대하여 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 개시는 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면의 설명과 관련하여, 동일하거나 유사한 구성요소에 대해서는 동일하거나 유사한 참조 부호가 사용될 수 있다. 또한, 도면 및 관련된 설명에서는, 잘 알려진 기능 및 구성에 대한 설명이 명확성과 간결성을 위해 생략될 수 있다.
도 1은, 일 실시예에 따른, 전자 장치(1)(예: 도 9의 전자 장치(901))의 부분 분해 사시도이다.
도 1을 참조하면, 전자 장치(1)는 적층형 PBA(10)를 포함할 수 있다. 이하 설명의 편의를 위하여, '적층형 PBA(10)'를 'PBA(10)'로 통칭할 것이다. 상기 PBA(10)에는 솔더링 또는 본딩을 통해 다양한 전자 부품들이 물리적 또는 전기적으로 연결될 수 있다. 상기 전자 장치(1)는 프레임(1000), 전면 커버(미도시) 또는 후면 커버(미도시)에 의해 형성된 내부 공간을 가질 수 있다. 상기 전자 장치(1)의 내부 공간에는 전자 부품들 또는 PBA(10)가 수용될 수 있다. 상기 전자 장치(1)는, 예를 들어, 카메라 모듈(1020)(예: 도 9의 카메라 모듈(980)), 센서(미도시)(예: 도 9의 센서 모듈(976)) 또는 배터리(미도시)(예: 도 9의 배터리(989)와 같은 전자 부품들이 내부 공간에 수용될 수 있다.
일 예에 따르면, 전자 장치(1)는 내부 공간에 PBA(10)가 배치될 브라켓 부(1010)가 마련될 수 있다. 상기 PBA(10)는 상기 전자 장치(1)의 배면에서 전면 방향(예: -z 방향)으로 상기 브라켓 부(1010)에 부착될 수 있다. 상기 PBA(10)가 상기 브라켓 부(1010)에 부착되면, 상기 PBA(10)에 포함된 제2 PCB(200)는 상기 브라켓 부(1010)의 소정 영역(1011)에 대면하도록 위치할 수 있다. 상기 소정 영역(1011)은, 상기 제2 PCB(200)를 끼움 고정하기 위하여, 상기 브라켓 부(1010)의 표면에서 소정 깊이를 갖도록 형성될 수 있다.
일 예로써, PBA(10)는 제1 인쇄회로기판(이하, 제1 PCB)(100), 제2 인쇄회로기판(이하, 제2 PCB)(200), 제3 인쇄회로기판(이하, 제3 PCB)(300) 또는 연성인쇄회로기판(이하, FPCB)(400)를 포함할 수 있다. 상기 제2 PCB(100), 제3 PCB(300) 및 제1 PCB(100)는, 예를 들어, 브라켓 부(1010)에서 소정 방향 (예: +z 방향)으로 적층 될 수 있다. 예컨대, 상기 제2 PCB(200)는 제2 면(253)이 상기 브라켓 부(1010)에 마련된 소정 영역(1011)에 대면하고, 제1 면(251)이 상기 제3 PCB(300)의 제2 면(343)에 대면하도록 적층 될 수 있다. 상기 제3 PCB(300)는 제2 면(343)에서 상기 제2 PCB(200)의 제1 면(251)에 대면하지 않는 잉여 면적이 상기 브라켓 부(1010)에서 상기 소정 영역(1011)이 아닌 남은 영역(1013)에 대면하도록 적층 될 수 있다. 상기 제3 PCB(300)는 제1 면(341)이 상기 FPCB(400)의 제2 면(443)에 대면하도록 적층 될 수 있다. 상기 FPCB(400)는 제2 면(443)이 상기 제3 PCB(300)의 제1 면(341)에 대면하고, 제1 면(441)이 상기 제1 PCB(100)의 제2 면(133)에 대면하도록 적층 될 수 있다. 상기 제1 PCB(100)는 제2 면(133)이 상기 FPCB(400)의 제1 면(441)에 대면하도록 적층 될 수 있다. 상기 제1 PCB(100), 상기 제2 PCB(200), 상기 제3 PCB(300) 또는 FPCB(400)는 소정의 높이를 가질 수 있다. 다만, 이에 한정되지 않고, PBA(10)는 필요에 따라 추가적인 부품들을 포함할 수도 있다.
상술한 바와 같이, PBA(10)는 전자 장치(1)의 전면에서 배면 방향(+z 방향)으로 제2 PCB(200), 제3 PCB(300), FPCB(400) 및 제1 PCB(100)의 순서로 적층 될 수 있다. 상기 제2 PCB(200), 제3 PCB(300), FPCB(400) 및 제1 PCB(100)가 순서대로 적층 될 시, 영역 A14, 영역 A13, 영역 A12 또는 영역 A11이 대응될 수 있거나, 영역 A24, 영역 A23, 영역 A22 또는 영역 A21이 대응될 수 있다.
일 예에 따르면, 제1 PCB(100)에는 통신 모듈(예: 도 9의 통신 모듈(990))이 실장될 수 있다. 제1 PCB(100)의 제1 면(131) 또는 제2 면(133)에 전자 부품들이 실장될 수 있다. 상기 통신 모듈은, 예를 들어, 상기 제1 PCB(100)의 제2 면(133)에 실장될 수 있다. 상기 제2 PCB(200)에는 프로세서(예: 도 9의 프로세서(920)), 논리 회로 모듈 또는 전원 관리 모듈(예: 도 9의 전력 관리 모듈(988))이 실장될 수 있다. 상기 제2 PCB(200)의 제1 면(251) 또는 제2 면(253)에 전자 부품들이 실장될 수 있다. 상기 프로세서, 상기 논리 회로 모듈 또는 상기 전원 관리 모듈 중 적어도 하나는, 예를 들어, 상기 제2 PCB(200)의 제2 면(253)에 실장될 수 있다. 상기 제3 PCB(300)는 상기 제1 PCB(100)와 상기 제2 PCB(200)를 전기적으로 연결할 수 있다. 상기 제3 PCB(300)는 커넥터 PCB라고 지칭할 수 있다. 상기 제3 PCB(300)는 상기 제1 PCB(100)와 상기 제2 PCB(200)를 연결하기 위한 적어도 하나의 커넥터 또는 커넥터 단자를 포함할 수 있다. 상기 적어도 하나의 커넥터 또는 커넥터 단자는, 예를 들어, 제3 PCB(300)의 제1 면(341) 또는 제2 면(343)에 마련될 수 있다.
일 예로써, FPCB(400)는 다층 FPCB (multilayer FPCB, MFPCB) 또는 경 FPCB (rigid-FPCB, R-FPCB)의 형태로 구현될 수 있다. 상기 FPCB(400)의 제1 면(441)에서 양측 종단 부근(410, 430)은 제1 PCB(100)의 양단(118, 119)에 전기적으로 연결될 수 있다. 상기 FPCB(400)의 제2 면(443)에서 양측 종단 부근(410, 430)은 제3 PCB(300)의 양단(318, 319)에 전기적으로 연결될 수 있다. 상기 제1 PCB(100)의 제2 면(133)과 상기 FPCB(400)의 제1 면(441)이 대면하도록 적층될 시, 상기 제1 PCB(100)의 제2 면(133)에 양단(118, 119)은 상기 FPCB(400)를 통해 서로 연결될 수 있다. 이를 위해, 상기 FPCB(400)는 양측 종단 부근(410, 430)을 전기적으로 연결하는 도전성 배선이 마련될 수 있다. 일 예로, 상기 FPCB(400)는 복수의 층으로 구성될 수 있다. 상기 복수의 층은, 예를 들어, 동박(copper foil), 접착층(예: 프리프레그 (prepreg)), 폴리이미드 (polyimide) 필름을 포함할 수 있다. 다만 이에 한정되지 않고, 상기 FPCB(400)는 다양한 형태 또는 재질로 마련될 수 있다.
상기 FPCB(400)는 적어도 하나의 경성부(410, 430) 또는 적어도 하나의 연성부(420)를 포함할 수 있다. 상기 경성부(410, 430)는 상기 FPCB(400)에서 휨을 제공하지 않는 경질의 재료에 의해 만들어진 부분에 해당할 수 있다. 상기 연성부(420)는 상기 FPCB(400)에서 휨을 제공할 수 있는 연질의 재료에 의해 만들어진 부분에 해당할 수 있다. 일 예로, 상기 경성부(410, 430)는 상기 FPCB(400)의 양측 종단에 마련될 수 있다. 상기 경성부(410, 430)는, 예를 들어, 제1 경성부(410) 또는 제2 경성부(430)를 포함할 수 있다. 상기 경성부(410, 430)는 FPCB(400)를 단단하게 지지할 수 있다. 일 예로, 상기 연성부(420)는 상기 FPCB(400)의 실질적으로 중간 부분에 마련될 수 있다.
상기 FPCB(400)는 경성부(410, 430)와 연성부(420)가 추가의 연결수단 없이 일체로 형성될 수 있다. 일 예로, 제1 경성부(410) 또는 제2 경성부(430)는 FPCB(400)의 양단에 존재할 수 있다. 상기 연성부(420)는 상기 제1 경성부(410)와 상기 제2 경성부(430) 사이에 존재할 수 있다.
상기 경성부(410, 430)는 단단한 재질을 포함하여 휘어지거나 구부러지지 않는 재질로 구성될 수 있다. 상기 경성부(410, 430)는, 예를 들어, 동박, 프리프레그 또는 유연한 동박적층판 등의 조합으로 구성되어 경성화 될 수 있다.
상기 경성부(410, 430)는 적어도 하나의 단자부(4110, 4310)를 포함할 수 있다. 일 예로, 제1 경성부(410)는 하나 또는 복수의 제1 단자부(4110) 또는 하나 또는 복수의 제2 단자부(미도시)를 포함할 수 있다. 상기 제1 단자부(4110)는, 예를 들어, 제1 경성부(410)의 윗 면(예: 제1 면(441))에 마련될 수 있다. 상기 제2 단자부는, 예를 들어, 제1 경성부(410)의 아래 면(예: 제2 면(443))에 마련될 수 있다. 일 예로, 제2 경성부(430)는 하나 또는 복수의 제3 단자부(4310) 또는 하나 또는 복수의 제4 단자부(미도시)를 포함할 수 있다. 상기 제3 단자부(4310)는, 예를 들어, 제2 경성부(430)의 윗 면(예: 제1 면(441))에 마련될 수 있다. 상기 제4 단자부는, 예를 들어, 제2 경성부(430)의 아래 면(예: 제2 면(443))에 마련될 수 있다.
상기 제1 단자부(4110), 상기 제2 단자부(미도시), 제3 단자부(4310) 또는 상기 제4 단자부(미도시)는 적어도 하나 이상의 연결 단자를 포함할 수 있다. 상기 제1 단자부(4110), 상기 제2 단자부(미도시), 제3 단자부(4310) 또는 상기 제4 단자부(미도시)는, 예를 들어, 6개의 단자를 포함할 수 있다. 상기 6개의 단자는 2열 배열될 수 있다. 상기 2열 각각에는 3개의 단자가 배치될 수 있다. 다만, 이에 한정되지 않고, 필요에 따라 더 많은 개수 또는 적은 개수의 단자가 마련될 수 있다. 또한, 상기 연결 단자들은 2열 배열에 한정되지 않고, 필요에 따라 다양하게 배열될 수 있다.
상기 FPCB(400)는 경성부(410, 430)에 마련된 적어도 하나의 단자를 통해 제1 PCB(100) 또는 제3 PCB(300)와 전기적 또는 물리적으로 연결될 수 있다. 예를 들어, 영역 A11, A12 및 A13이 대면하거나, 또는 영역 A21, A22 및 A23이 대면할 수 있다. 상기 FPCB(400)에 상기 적어도 하나의 단자에 납땜 (솔더링; soldering)을 하여 제1 PCB(100) 또는 제3 PCB(300)가 연결될 수 있다. 상기 솔더링은, 예를 들어, 무연 솔더 (lead-free solder)를 포함하여 다양한 방식으로 적용될 수 있다.
상기 연성부(320)는 유연한 재질의 동박적층판 (flexible copper clad laminated, FCCL) 또는 상기 동박적층판을 보호하는 보호 필름을 포함할 수 있다. 상기 보호 필름은, 예를 들어, 커버 레이 필름 (cover-lay film)일 수 있다. 상기 연성부(320)는 수천 회 또는 수만 회의 굴곡 실험이 실시될 수 있다.
일 예로, FPCB(400)에 마련된 제1 경성부(410)의 일면은 제1 PCB(100)의 제1 영역(118)에 대향할 수 있다. 상기 제1 경성부(410)의 타면은 제3 PCB(300)의 제1 영역(318)에 대향할 수 있다.
일 예로, FPCB(400)에 마련된 제2 경성부(430)의 일면은 제1 PCB(100)의 제2 영역(119)에 대향할 수 있다. 상기 제2 경성부(430)의 타면은 제3 PCB(300)의 제2 영역(319)에 대향할 수 있다.
상기 FPCB(400)가 상기 제1 PCB(100)와 상기 제3 PCB(300) 사이에 배치됨으로써, 각 PCB(100, 200, 300)에 마련된 전자 부품에서 발생하는 전기적인 신호가 병목 현상 없이 전달될 수 있거나, 또는 상기 전자 부품을 연결하는 배선이 마련될 공간을 확보할 수 있다.
상기 FPCB(400)가 상기 제1 PCB(100)와 상기 제3 PCB(300) 사이에 배치됨으로써, 비교적 적은 면적으로 병목 구간을 해결하거나 또는 전자 부품간 배선을 최단 거리로 연결할 수 있다.
상기 FPCB(400)가 상기 제1 PCB(100)와 상기 제3 PCB(300) 사이에 배치됨으로써, 각 PCB(100, 200, 300)에 마련된 전자 부품에서 발생하는 전기적인 신호의 손실을 최소화할 수 있다.
상기 제2 PCB(200)는 상기 제3 PCB(300)와 연결될 수 있다. 일 예로, 상기 제2 PCB(200)의 제1 면(251) 중 일부는 상기 제3 PCB(300)의 제2 면(343)의 일부와 접할 수 있다. 예를 들어, 상기 제2 PCB(200)의 제1 영역(218)과 상기 제3 PCB(300)의 제3 영역(328)이 접할 수 있다. 상기 제1 영역(218)과 상기 제3 영역(328)은 솔더링을 통해 연결될 수 있다. 상기 제2 PCB(200)의 제2 영역(219)과 상기 제3 PCB(300)의 제4 영역(329)이 접할 수 있다. 상기 제2 영역(218)과 상기 제4 영역(329)은 솔더링을 통해 연결될 수 있다.
도 2는, 일 실시예에 따른, 적층형 PBA(10)의 적층 구성도이다.
도 2를 참조하면, PBA(10)는 제1, 2, 3 PCB(100, 200, 300) 및 FPCB(400)를 적층 하여 구성할 수 있다. 상기 제1 PCB(100)는, 예를 들어, 무선 통신 또는 유선 통신을 위한 통신 모듈이 내장된 전자 부품들이 실장된 PCB일 수 있다.
일 예로써, 제1 PCB(100)는 플레이트(110), 하나 또는 복수의 전자 부품들(111, 113, 115, 116, 117) 또는 실딩 (shielding)부(120)를 포함할 수 있다. 도시된 것 이외에도, 제1 PCB(100)는 추가적인 전자 부품 또는 실딩부를 포함할 수 있다.
상기 플레이트(110)는 하나 또는 복수의 전자 부품들(111, 113, 115, 116, 117) 또는 실딩부(120)가 배치될 공간을 제공할 수 있다. 일 예로, 상기 플레이트(110)의 상면 또는 하면에 상기 하나 또는 복수의 전자 부품들(111, 113, 115, 116, 117)과 실딩부(120)가 배치될 수 있다. 상기 하나 또는 복수의 전자 부품들(111, 113, 115, 116, 117)은, 예를 들어, 상기 플레이트(110)의 표면에 장착될 수 있다. 상기 하나 또는 복수의 전자 부품들(111, 113, 115, 116, 117)에 마련된 단자가, 예를 들어, 상기 플레이트(110)에 마련된 스루 홀 (through hole)에 삽입되는 방식으로 장착될 수 있다.
상기 하나 또는 복수의 전자 부품들(111, 113, 115, 116, 117)은 제1 전자 부품(111), 제2 전자 부품(113), 제3 전자 부품(115), 제4 전자 부품(116) 또는 제5 전자 부품(117)을 포함할 수 있다. 상기 제1 전자 부품(111)은, 예를 들어, 블루투스 (bluetooth) 또는 와이파이 (wifi) 통신을 지원하는 전자 부품(예: 도 9의 통신 모듈(990))일 수 있다. 상기 제2 전자 부품 내지 제5 전자 부품(113, 115, 116, 117)은, RF (radio frequency) 통신을 지원하는 전자 부품(예: 도 9의 통신 모듈(990))일 수 있다.
상기 하나 또는 복수의 전자 부품들(111, 113, 115, 116, 117)은 전기적인 신호를 방사할 수 있다. 상기 플레이트(110) 아래쪽에 마련된 전자 부품(116, 117)에서 방사되는 전기적인 신호는 다른 전자 부품들에 영향을 미칠 수 있다. 상기 플레이트(110)의 아래쪽에는 별도의 실드 캔(미도시)을 마련하여 상기 전자 부품(116, 117)에서 방사되는 전기적인 신호가 다른 전자 부품(211, 213)에 미치는 간섭을 줄일 수 있다. 또는 제1 PCB(100)와 인접하는 제2 PCB(200)의 제1 플레이트(210)의 제1 면(251)에 전자 부품(예: 제2 PCB(200)의 제1, 2 전자 부품(211, 213))을 실장 하지 않을 수 있다.
상기 실딩부(120)는 상기 제1 PCB(100)에 실장된 전자 부품들(111, 113, 115, 116, 117)에서 발생하는 전기적인 신호를 차폐하기 위한 구조물일 수 있다. 상기 실딩부(120)는, 예를 들어, 실딩 캔 (shielding can)으로 구현될 수 있다. 상기 실딩부(120)는, 예를 들어, 금속 재질로 구성될 수 있다. 상기 실딩부(120)는 전자 부품들(111, 113, 115, 116, 117) 중 적어도 일부를 덮어 전자 부품에서 발생되는 전기적인 신호로 인한 전자기적 간섭 (electromagnetic interference, EMI)을 차폐할 수 있다.
일 예로, 제2 PCB(200)는 제1 플레이트(210), 제2 플레이트(220), 인터포저(230), 하나 또는 복수의 전자 부품(211, 213, 215, 217, 221, 222, 223, 224, 225, 226) 또는 실딩부(240)를 포함할 수 있다.
상기 제2 PCB(200)는 복수의 층이 적층된 PCB일 수 있다. 상기 제2 PCB(200)는, 예를 들어, 전자 장치(예: 도 1의 전자 장치(1))의 전면에서 배면 방향(예: +z축 방향)으로 제2 플레이트(220), 인터포저 (interposer)(230) 및 제1 플레이트(210)가 적층된 구조를 가질 수 있다.
상기 제1 플레이트(210)에는 하나 또는 복수의 전자 부품들(211, 213, 215, 217)이 배치될 공간이 제공될 수 있다. 상기 하나 또는 복수의 전자 부품들(211, 213, 215, 217)은, 예를 들어, 상기 제1 플레이트(210)의 표면에 장착될 수 있다. 상기 하나 또는 복수의 전자 부품들(211, 213, 215, 217)에 마련된 단자는, 예를 들어, 상기 제1 플레이트(210)에 마련된 스루 홀 (through hole)에 삽입되는 방식으로 장착될 수 있다.
일 예로, 하나 또는 복수의 전자 부품들(211, 213, 215, 217)이 실장된 제1 플레이트(210)는 로직 모듈을 형성할 수 있다. 상기 하나 또는 복수의 전자 부품들(211, 213, 215, 217)은, 예를 들어, 로직 회로 부품 또는 웨이퍼 레벨 패키징 (wafer level packaging, WLP) 부품을 포함할 수 있다.
상기 제2 플레이트(220)에는 하나 또는 복수의 전자 부품들(221, 222, 223, 224, 225, 226)이 배치될 공간이 제공될 수 있다. 상기 하나 또는 복수의 전자 부품들(221, 222, 223, 224, 225, 226)은, 예를 들어, 상기 제2 플레이트(220)의 표면에 장착될 수 있다. 상기 하나 또는 복수의 전자 부품들(221, 222, 223, 224, 225, 226)에 마련된 단자는, 예를 들어, 제2 플레이트(220)에 마련된 스루 홀 (through hole)에 삽입되는 방식으로 장착될 수 있다.
일 예로, 하나 또는 복수의 부품들(221, 222, 223, 224, 225, 226)이 실장된 제2 플레이트(220)는 코어 모듈을 형성할 수 있다. 상기 하나 또는 복수의 전자 부품들(221, 222, 223, 224, 225, 226)은, 예를 들어, 처리 장치 (예: application processor, AP) 부품(예: 도 9의 프로세서(920)), 전원 관리 집적 회로 (power management IC, PMIC) 부품(예: 도 9의 전력 관리 모듈(988)) 또는 범용 플래시 메모리 (universal flash storage, UFS)(예: 도 9의 내장 메모리(936)) 부품을 포함할 수 있다.
상기 인터포저(230)는, 상기 제1 플레이트(210)와 상기 제2 플레이트(220)를 물리적으로 또는 전기적으로 연결할 수 있다. 상기 인터포저(230)는 상기 제1 플레이트(210)와 상기 제2 플레이트(220) 사이에 배치될 수 있다. 상기 인터포저(230)의 형상은, 예를 들어, 환형 (annular)일 수 있다. 상기 인터포저(230)는 상기 제1 플레이트(210)의 하면 일부와 상기 제2 플레이트(220)의 상면 일부 각각에 물리적 또는 전기적으로 연결될 수 있다.
일 예로, 제1 플레이트(210)와 인터포저(230)는 서로 대응하는 상기 제1 플레이트(210)의 하면과 상기 인터포저(230)의 상면 사이에 마련된 솔더 S14, S24를 통해 물리적 또는 전기적으로 연결될 수 있다.
일 예로, 제2 플레이트(220)와 인터포저(230)는 서로 대응하는 상기 제2 플레이트(210)의 상면과 상기 인터포저(230)의 하면 사이에 마련된 솔더 S15, S25를 통해 물리적 또는 전기적으로 연결될 수 있다.
상기 제3 PCB(300)는 상기 제1 PCB(100) 또는 상기 제2 PCB(200)를 물리적으로 또는 전기적으로 연결할 수 있다. 상기 제3 PCB(300)에는, 소정의 영역만큼의 윈도우가 마련되어, 상기 제1 PCB(100) 또는 상기 제2 PCB(200)가 마련될 공간을 형성할 수 있다. 상기 제3 PCB(300)는, 상기 제1 PCB(100) 하면 일부와 상기 제2 PCB(200) 상면 일부 각각에 물리적 또는 전기적으로 연결될 수 있다. 일 예로, 상기 제3 PCB(300)는 상기 제1 PCB(100)와 상기 제2 PCB(200)를 연결할 수 있도록 적어도 하나 이상의 커넥터 핀을 포함할 수 있다.
일 예로, 제2 PCB(200)와 제3 PCB(300)는 제2 PCB(200)의 제1 영역(218)과 제3 PCB(300)의 제3 영역(328) 사이에 마련된 솔더 S13를 통해 물리적 또는 전기적으로 연결될 수 있다.
일 예로, 제2 PCB(200)와 제3 PCB(300)는 제2 PCB(200)의 제2 영역(219)과 제3 PCB(300)의 제4 영역(329) 사이에 마련된 솔더 S23를 통해 물리적 또는 전기적으로 연결될 수 있다.
상기 FPCB(400)는 상기 제1 PCB(100)와 상기 제3 PCB(300) 사이에 배치될 수 있다. 상기 FPCB(400)는 납땜 (soldering) 방식으로 상기 제1 PCB(100)와 상기 제3 PCB(200) 사이를 물리적 또는 전기적으로 연결할 수 있다. 일 예로, 상기 FPCB(400)의 제1 경성부(410)는 상기 제1 PCB(100)의 제1 영역(118)과 상기 제3 PCB(300)의 제1 영역(318) 사이에 배치될 수 있다. 상기 제2 경성부(430)는 상기 제1 PCB(100)의 제2 영역(119)과 상기 제3 PCB(300)의 제2 영역(319)을 전기적 또는 물리적으로 연결할 수 있다.
일 예로, 제1 PCB(100)와 FPCB(400)는 제1 PCB(100)의 제1 영역(118)과 F PCB(400)의 제1 경성부(410) 사이에 마련된 솔더 S11를 통해 물리적 또는 전기적으로 연결될 수 있다. 또는, 제3 PCB(300)와 FPCB(400)는 제3 PCB(300)의 제1 영역(318)과 FPCB(400)의 제1 경성부(410) 사이에 마련된 솔더 S12를 통해 물리적 또는 전기적으로 연결될 수 있다.
일 예로, 제1 PCB(100)와 FPCB(400)는 제1 PCB(100)의 제2 영역(119)과 F PCB(400)의 제2 경성부(430) 사이에 마련된 솔더 S21를 통해 물리적 또는 전기적으로 연결될 수 있다. 또는, 제3 PCB(300)와 FPCB(400)는 제3 PCB(300)의 제2 영역(319)과 FPCB(400)의 제2 경성부(430) 사이에 마련된 솔더 S22를 통해 물리적 또는 전기적으로 연결될 수 있다.
상기 FPCB(400)의 연성부(420)는, 소정의 탄성이 있어서 소정 방향(예: -z축 방향)으로 일정 수준만큼 휘어질 수 있다. 상기 연성부(420)는 제1 PCB(100)에 마련된 전자 부품들(예: 제4 전자 부품(116) 또는 제5 전자 부품(117))이 제2 PCB(200)의 제1 플레이트(210) 윗면에 마련된 전자 부품들(예: 제1 전자 부품(211) 또는 제2 전자 부품(213))과 접촉되지 않도록 이격 할 수 있다.
일 예로, PBA(10)는 각각의 PCB(100, 200, 300, 400)를 솔더링 방식으로 접합하여 형성할 수 있다. 예를 들어, 상기 각각의 PCB(100, 200, 300, 400)는 열 융착 접합 (hot bar soldering) 방식으로 접합될 수 있다. 상기 PBA(10)는 제1 공정 또는 제2 공정으로 접합될 수 있다.
일 예로, PBA(10)는 제1 공정으로 접합될 수 있다. 상기 제1 공정은 다음과 같다. 제1 PCB(100)의 제1 영역(118)과 제2 영역(119)에 소정의 양만큼 솔더링을 하고, 제3 PCB(100)의 제1 영역(318)과 제2 영역(319)에 소정의 양만큼 솔더링을 하고, 제1 PCB(100)와 제3 PCB(300) 사이에 FPCB(400)를 접합할 수 있다. 상기 제1 PCB(100)의 제1 영역(118)에 도포된 땜납 S11 (솔더; solder)과 FPCB(400)의 제1 경성부(410) 상부면(예: 도 5의 상부면(411))에 마련된 적어도 하나 이상의 단자가 접하며 연결될 수 있다. 상기 제1 PCB(100)의 제2 영역(119)에 도포된 땜납 S21과 상기 FPCB(400)의 제2 경성부(430) 상부면에 마련된 적어도 하나 이상의 단자가 접하며 연결될 수 있다. 상기 제3 PCB(300)의 제1 영역(318)에 도포된 땜납 S12과 상기 FPCB(400)의 제1 경성부(410) 아래면에 마련된 적어도 하나 이상의 단자가 접하여 연결될 수 있다. 상기 제3 PCB(300)의 제2 영역(319)에 도포된 땜납 S22과 상기 FPCB(400)의 제2 경성부(430) 아래면에 마련된 적어도 하나 이상의 단자가 접하여 연결될 수 있다.
상기 제1 PCB(100), 상기 FPCB(400), 상기 제3 PCB(300)의 접합물과 상기 제2 PCB(200)를 솔더링 방식으로 접합할 수 있다. 일 예로, 제3 PCB(300)의 제3 영역(328)에 도포된 땜납 S13과 상기 제2 PCB(200)의 제1 영역(218)에 마련된 적어도 하나 이상의 단자가 접하여 연결될 수 있다. 제3 PCB(300)의 제4 영역(329)에 도포된 땜납 S23과 상기 제2 PCB(200)의 제2 영역(219)에 마련된 적어도 하나 이상의 단자가 접하여 연결될 수 있다.
일 예로, PBA(10)는 제2 공정으로 접합될 수 있다. 상기 제2 공정은 다음과 같다. 제1 PCB(100)의 제1 영역(118)과 제2 영역(119)에 소정의 양만큼 솔더링을 할 수 있다. 상기 제2 공정에서 도포되는 솔더링 양은 제1 공정과 비교하여 과량일 수 있다. 상기 제1 PCB(100)와 제3 PCB(300) 사이에 FPCB(400)를 배치하고, 열 융착 방식으로 접합하면, 상기 제1 PCB(100)의 제1 영역(118)과 제2 영역(119)에 각각 도포된 과량의 땜납 S11, S21이 상기 FPCB(400)의 제1 경성부(410) 또는 제2 경성부(430) 각각에 마련된 비아 홀(예: 도 5의 비아 홀(415, 435))로 침투하여 상기 제3 PCB(300)의 제1 영역(318)과 제2 영역(319)까지 도달할 수 있다. 이를 통해, 상기 제1 PCB(100), 상기 FPCB(400) 및 상기 제3 PCB(300)가 접합될 수 있다. 상기 제1 PCB(100), 상기 FPCB(400) 및 상기 제3 PCB(300)의 접합물과 상기 제2 PCB(200)가 솔더링 방식으로 접합될 수 있다.
상기 제1 공정 또는 상기 제2 공정으로 FPCB(400)가 제1 PCB(100)와 제3 PCB(300) 사이에 연결됨으로써, PBA(10)에서 배선 문제로 인해 발생하는 병목 구간 또는 병목 현상에 따른 신호 손실을 해결할 수 있다.
상기 PBA(10)에서 회로가 복잡하게 배선됨에 따라 FPCB(400)가 여러 층으로 구성될 수 있다. 일 예로, FPCB(400)는 회로 배선이 복잡 해질수록 4층, 6층, 8층 또는 그 이상의 층으로 구성될 수 있다.
도시되지는 않았지만, FPCB(400)의 상부면(예: 도 5의 제1 면(441)) 또는 하부면(도 5의 제2 면(443)) 중 적어도 하나의 면에는 도전성 물질이 마련될 수 있다. 상기 도전성 물질은, 예를 들어, 제1 플레이트(110)에 마련된 적어도 하나 또는 복수의 전자 부품들(111, 113, 115, 116, 117)에서 발생하는 전기적인 신호가 외부로 전달되는 것을 차폐할 수 있다. 상기 FPCB(400)가 상기 전기적인 신호를 차폐함으로써, PBA에서 별도의 실드 캔을 적용하지 않고, 제2 PCB(200)(예: 제1 플레이트(210))의 위쪽으로 전자 부품(211, 213)을 실장 할 수 있다. 상기 FPCB(400)를 적용한 PBA(10)의 크기가 소형화될 수 있다. 상기 FPCB(400)를 적용한 PBA(10)에 더 많은 전자 부품들이 실장될 수 있다.
도1 또는 도2에 도시된 것 이외에도, FPCB(400)는 제2 PCB(200)의 제1 플레이트(210)와 제2 플레이트(220) 사이에 배치될 수도 있다. 상기 FPCB(400)는 상기 제1 플레이트(210)와 상기 제2 플레이트(220)를 전기적 또는 물리적으로 연결할 수 있다. 상기 FPCB(400)는 도 1 또는 도 2에서 설명된 것과 같은 방식으로 접합될 수 있다.
도 3은, 일 실시예에 따른, 전자 장치(1)(예: 도 9의 전자 장치(901))의 부분 분해 사시도이다.
도 3은, 본 개시에 따른 PBA(10)의 응용예에 해당하므로, 구성요소의 전부 또는 일부가 대응될 수 있다. 도 1의 PBA(10)와의 차이점은 FPCB(400)가 배치되는 방식이다. 따라서, 중복되는 설명은 생략하고 차이점 위주로 기술한다.
일 예로, FPCB(400)의 제1 경성부(410)는 제2 PCB(200)와 제3 PCB(300) 사이에 배치될 수 있다. 상기 제1 경성부(410)에 마련된 적어도 하나의 단자(4110)를 통해 제2 PCB(200)와 제3 PCB(300)가 전기적 또는 물리적으로 연결될 수 있다. 상기 적어도 하나의 단자에 납땜을 하여 상기 FPCB(400)가 제2 PCB(200)와 제3 PCB(300) 사이에 연결될 수 있다. 예를 들어, 제2 PCB(200)의 제1 영역(218)과 제3 PCB(300)의 제3 영역(328) 사이에 상기 제1 경성부(410)가 배치될 수 있다. 제3 PCB(300)의 일 영역 A12, FPCB(400)의 일 영역 A13, 제2 PCB(200)의 일 영역 A14이 대응될 수 있다.
FPCB(400)의 제2 경성부(430)는 제1 PCB(100)와 제3 PCB(300) 사이에 배치될 수 있다. 상기 제2 경성부(430)에 마련된 적어도 하나의 단자(4310)를 통해 제1 PCB(100)와 제3 PCB(300)가 전기적 또는 물리적으로 연결될 수 있다. 상기 적어도 하나의 단자에 납땜을 하여 상기 FPCB(400)가 제3 PCB(300)와 제1 PCB(100) 사이에 연결될 수 있다. 예를 들어, 제1 PCB(100)의 제2 영역(119)과 제3 PCB(300)의 제2 영역(319) 사이에 상기 제2 경성부(430)가 배치될 수 있다. 제1 PCB(100)의 일 영역 A21, FPCB(400)의 일 영역 A23, 제3 PCB(300)의 일 영역 A22이 대응될 수 있다.
도시되지는 않았지만, FPCB(400)의 제1 경성부(410)가 제1 PCB(100)와 제3 PCB(300) 사이에 배치되고, 제2 경성부(430)가 제3 PCB(300)와 제2 PCB(200) 사이에 배치될 수 있다. 제1 경성부(410) 또는 제2 경성부(430)에 마련된 적어도 하나의 단자부(4110, 4310)에 납땜을 하여 제1 PCB(100), 제2 PCB(200) 또는 제3 PCB(300)를 연결할 수 있다.
도 3과 같이 FPCB(400)가 배치되는 경우, PBA(10)에 실장된 전자 부품에서 발생한 전기적인 신호가 인터포저를 거치지 않고 FPCB(400)를 통해 전달될 수 있어 배선 상 전기적인 신호의 손실을 줄일 수 있다.
도 4는, 일 실시예에 따른, 적층형 PBA(10)의 적층 구성도이다.
도 4는, 본 개시에 따른 PBA(10)의 응용예에 해당하므로, 구성요소의 전부 또는 일부가 대응될 수 있다. 도 2의 PBA(10)와의 차이점은 FPCB(400)가 배치되는 방식이다. 따라서, 중복되는 설명은 생략하고 차이점 위주로 기술한다.
일 예로, 제2 PCB(200)는 제1 플레이트(210), 제2 플레이트(220), 인터포저(230)를 포함할 수 있다.
상기 인터포저(230)는, 상기 제1 플레이트(210)와 상기 제2 플레이트(220)를 물리적으로 또는 전기적으로 연결할 수 있다. 상기 인터포저(230)는 상기 제1 플레이트(210)와 상기 제2 플레이트(220) 사이에 배치될 수 있다. 상기 인터포저(230)의 형상은, 예를 들어, 환형 (annular)일 수 있다. 상기 인터포저(230)는 상기 제1 플레이트(210)의 하면 일부와 상기 제2 플레이트(220)의 상면 일부 각각에 물리적 또는 전기적으로 연결될 수 있다.
일 예로, 제1 플레이트(210)와 인터포저(230)는 서로 대응하는 상기 제1 플레이트(210)의 하면과 상기 인터포저(230)의 상면 사이에 마련된 솔더 S34, S44를 통해 물리적 또는 전기적으로 연결될 수 있다.
일 예로, 제2 플레이트(220)와 인터포저(230)는 서로 대응하는 상기 제2 플레이트(210)의 상면과 상기 인터포저(230)의 하면 사이에 마련된 솔더 S35, S45를 통해 물리적 또는 전기적으로 연결될 수 있다.
상기 제3 PCB(300)는 상기 제1 PCB(100) 또는 상기 제2 PCB(200)를 물리적으로 또는 전기적으로 연결할 수 있다. 상기 제3 PCB(300)에는, 소정의 영역만큼의 윈도우가 마련되어, 상기 제1 PCB(100) 또는 상기 제2 PCB(200)가 마련될 공간을 형성할 수 있다. 상기 제3 PCB(300)는, 상기 제1 PCB(100) 하면 일부와 상기 제2 PCB(200) 상면 일부 각각에 물리적 또는 전기적으로 연결될 수 있다. 일 예로, 상기 제3 PCB(300)는 상기 제1 PCB(100)와 상기 제2 PCB(200)를 연결할 수 있도록 적어도 하나 이상의 커넥터 핀을 포함할 수 있다.
일 예로, 제1 PCB(100)와 제3 PCB(300)는 제1 PCB(100)의 제1 영역(118)과 제3 PCB(300)의 제1 영역(318) 사이에 마련된 솔더 S31를 통해 물리적 또는 전기적으로 연결될 수 있다.
일 예로, 제3 PCB(300)와 제2 PCB(200)는 제3 PCB(300)의 제4 영역(329)과 제2 PCB(200)의 제2 영역(219) 사이에 마련된 솔더 S43를 통해 물리적 또는 전기적으로 연결될 수 있다.
상기 FPCB(400)는 상기 제1 PCB(100)와 상기 제2 PCB(200) 사이에 배치될 수 있다. 상기 FPCB(400)는 납땜 (soldering) 방식으로 상기 제1 PCB(100)와 상기 제2 PCB(200) 사이를 물리적 또는 전기적으로 연결할 수 있다. 일 예로, 상기 FPCB(400)의 제2 경성부(430)는 상기 제1 PCB(100)의 제2 영역(119)과 상기 제3 PCB(300)의 제2 영역(319) 사이에 배치될 수 있다. 상기 제2 경성부(430)는 상기 제1 PCB(100)의 제2 영역(119)과 상기 제3 PCB(300)의 제2 영역(319)을 전기적 또는 물리적으로 연결할 수 있다. 상기 FPCB(400)의 제1 경성부(410)는 상기 제3 PCB(300)의 제3 영역(328)과 상기 제2 PCB(200)의 제1 영역(218) 사이에 배치될 수 있다. 상기 제1 경성부(410)는 상기 제3 PCB(300)의 제3 영역(328)과 상기 제2 PCB(200)의 제1 영역(218)을 전기적 또는 물리적으로 연결할 수 있다.
일 예로, 제3 PCB(300)와 FPCB(400)는 제3 PCB(300)의 제3 영역(328)과 FPCB(400)의 제1 경성부(410) 사이에 마련된 솔더 S32를 통해 물리적 또는 전기적으로 연결될 수 있다. 또는, 제2 PCB(200)와 FPCB(400)는 제2 PCB(200)의 제1 영역(218)과 FPCB(400)의 제1 경성부(410) 사이에 마련된 솔더 S33를 통해 물리적 또는 전기적으로 연결될 수 있다.
일 예로, 제1 PCB(100)와 FPCB(400)는 제1 PCB(100)의 제2 영역(119)과 F PCB(400)의 제2 경성부(430) 사이에 마련된 솔더 S41를 통해 물리적 또는 전기적으로 연결될 수 있다. 또는, 제3 PCB(300)와 FPCB(400)는 제3 PCB(300)의 제2 영역(319)과 FPCB(400)의 제2 경성부(430) 사이에 마련된 솔더 S42를 통해 물리적 또는 전기적으로 연결될 수 있다.
도시된 것과 달리, FPCB(400)는 제1 PCB(100)와 제2 PCB(200) 사이에 배치될 수 있다. 상기 FPCB(400)의 일단(예: 제1 경성부(410))은 납땜 방식으로 제1 PCB(100)와 제3 PCB(300) 사이를 물리적 또는 전기적으로 연결할 수 있다. 상기 FPCB(400)의 타단(예: 제2 경성부(430))은 납땜 방식으로 제2 PCB(200)와 제3 PCB(300) 사이를 물리적 또는 전기적으로 연결할 수 있다.
일 예로, FPCB(400)의 제1 경성부(410)는 제1 PCB(100)의 제1 영역(118)과 제3 PCB(300)의 제1 영역(318) 사이에 배치될 수 있다. 상기 배치된 제1 경성부(410)는 상기 제1 PCB(100)의 제1 영역(118)과 제3 PCB(300)의 제1 영역(318)을 전기적 또는 물리적으로 연결할 수 있다.
일 예로, 상기 FPCB(400)의 제2 경성부(430)는 제2 PCB(200)의 제2 영역(229) 제3 PCB(300)의 제4 영역(329) 사이에 배치될 수 있다. 상기 배치된 제2 경성부(430)는 상기 제2 PCB(200)의 제2 영역(229)과 제3 PCB(300)의 제4 영역(329)을 전기적 또는 물리적으로 연결할 수 있다.
상기 FPCB(400)의 연성부(420)는, 소정의 탄성이 있어서 중력 방향(예: -z축 방향)으로 일정 수준만큼 휘어질 수 있다. 상기 연성부(420)는 제1 PCB(100)에 마련된 부품들(예: 제4 전자 부품(116) 또는 제5 전자 부품(117))이 제2 PCB(200)의 제1 플레이트(210) 윗면에 마련된 전자 부품들(예: 제1 전자 부품(211) 또는 제2 전자 부품(213))과 접촉되지 않고 이격될 수 있다.
일 예로, PBA(10)는 각각의 인쇄회로기판을 솔더링 방식으로 접합하여 형성할 수 있다. 예를 들어, 상기 각각의 인쇄회로기판은 열 융착 접합 방식으로 접합될 수 있다. 상기 PBA(10)는 제1 공정 또는 제2 공정으로 접합될 수 있다.
일 예로, PBA(10)는 제1 공정으로 접합될 수 있다. 제1 공정은 다음과 같다. 제2 PCB(200)의 제1 영역(218)과 제1 PCB(100)의 제2 영역(119)에 소정의 양만큼 솔더링을 하고, 제3 PCB(300)의 제3 영역(328)과 제2 영역(319)에 소정의 양만큼 솔더링을 할 수 있다.
제3 PCB(300)의 제3 영역(328)과 제2 PCB(200)의 제1 영역(218) 사이에 FPCB(400)의 제1 경성부(410)를 위치시킬 수 있다. 상기 제3 PCB(300)의 제3 영역(328)에 도포된 땜납 S32과 FPCB(400)의 제1 경성부(410) 윗 면(예: 도 5의 상부면(411))에 마련된 적어도 하나 이상의 단자가 접하도록, 또는 상기 제2 PCB(200)의 제1 영역(218)에 도포된 땜납 S33과 FPCB(400)의 제1 경성부(410) 아래 면(예: 도 5의 하부면(413))에 마련된 적어도 하나 이상의 단자가 접하도록 접합할 수 있다.
제1 PCB(100)의 제2 영역(119)과 제3 PCB(300)의 제2 영역(319) 사이에 FPCB(400)의 제2 경성부(430)를 위치시킬 수 있다. 상기 제1 PCB(100)의 제2 영역(119)에 도포된 땜납 S41과 FPCB(400)의 제2 경성부(430) 윗 면(예: 도 5의 상부면(431))에 마련된 적어도 하나 이상의 단자가 접하도록, 또는 상기 제3 PCB(300)의 제2 영역(319)에 도포된 땜납 S42과 FPCB(400)의 제2 경성부(430) 아래 면(예: 도 5의 하부면(433))에 마련된 적어도 하나 이상의 단자가 접하도록 접합할 수 있다.
제1 PCB(100)의 제1 영역(118) 또는 제3 PCB(300)의 제1 영역(318)에 도포된 땜납 S31과 제2 PCB(200)의 제2 영역(219) 또는 제3 PCB(300)의 제4 영역(329)에 도포된 땜납 S43을 통해 제1 PCB(100), 제2 PCB(200) 또는 제3 PCB(300)가 전기적 또는 물리적으로 연결될 수 있다.
일 예로, PBA(10)는 제2 공정으로 접합될 수 있다. 제2 공정은 다음과 같다. 제2 PCB(200)의 제1 영역(218)과 제1 PCB(100)의 제2 영역(119)에 소정의 양만큼 솔더링을 할 수 있다. 상기 제2 공정에서 도포되는 솔더링 양은, 제1 공정과 비교하여 과량일 수 있다.
제2 PCB(200)의 제1 영역(218)과 제3 PCB(300)의 제3 영역(328) 사이에 FPCB(400)의 제1 경성부(410)를 위치시킬 수 있다. 제1 PCB(100)의 제2 영역(119)과 제3 PCB(300)의 제2 영역(319) 사이에 FPCB(400)의 제2 경성부(430)를 위치시킬 수 있다.
제1 PCB(100), 제2 PCB(200), 제3PCB(300) 및 FPCB(400)를 소정의 방향으로 압착할 수 있다. 상기 소정의 방향은, 예를 들어, 제1 PCB(100)의 상측에서 -z축 방향으로, 제2 PCB(200)의 하측에서 +z축 방향이다. 상기 압착 방식은, 예를 들어, 열 융착 방식으로 진행될 수 있다. 상기 압착 과정에서, 제2 PCB(200)의 제1 영역(218)과 제1 PCB(100)의 제2 영역(119)에 각각 도포된 과량의 땜납 S33, S41이 FPCB(400)의 제1 경성부(410) 또는 제2 경성부(430) 각각에 마련된 비아 홀(예: 도 5의 비아 홀(415, 435))을 침투할 수 있다. 상기 침투한 과량의 땜납은 각각 제3 PCB(300)의 제3 영역(328)과 제2 영역(319)까지 도달할 수 있다. 이를 통해, 제1 PCB(100), 제2 PCB(200), 제3 PCB(300) 및 FPCB(400)가 접합될 수 있다.
상기 제1 공정 또는 제2 공정으로 FPCB(400)가 PBA(10)에 마련됨으로써, PBA(10)에서 배선 문제로 인해 발생하는 병목 구간에 따른 신호 손실을 해결할 수 있다.
도시되지는 않았지만, FPCB(400)의 제1 경성부(410)가 제1 PCB(100)와 제3 PCB(300) 사이에 배치되고, 제2 경성부(430)가 제2 PCB(200)와 제3 PCB(300) 사이에 배치될 수 있다. 제1 경성부(410) 또는 제2 경성부(430)에 마련된 적어도 하나의 단자 부근에 납땜을 하여 제1 PCB(100), 제2 PCB(200) 또는 제3 PCB(300)를 연결할 수 있다.
도3 또는 도4에 도시된 것 이외에도, FPCB(400)는 제2 PCB(200)의 제1 플레이트(210)와 제2 플레이트(220) 사이에 배치될 수도 있다. 상기 배치된 FPCB(400)는 상기 제1 플레이트(210)와 제2 플레이트(220)를 전기적 또는 물리적으로 연결할 수 있다. 상기 FPCB(400)는 도 3 또는 도 4에서 설명된 것과 같은 방식으로 접합될 수 있다.
도 5는, 일 실시예에 따른, FPCB(예: 도 1 또는 도 3의 FPCB(400))의 측단면도이다.
도 5를 참조하면, (a)는 FPCB(400)의 제1 면(441)과 제2 면(443) 사이의 전기적인 연결을 목적으로, 납땜이 FPCB(400)의 표면에 도포된 것을 나타낸 것이고, (b)는 납땜이 FPCB(400)의 비아 홀을 투과하여 도포된 것을 나타낸 것이다. 이하 공통되는 내용을 먼저 서술한 후 차이점 위주로 기술한다.
FPCB(400)는 제1 경성부(410), 제2 경성부(430) 또는 연성부(420)를 포함할 수 있다. 상기 제1 경성부(410) 또는 상기 제2 경성부(430)는 상기 FPCB(400)의 양단에 위치할 수 있다. 상기 연성부(420)는 상기 제1 경성부(410)와 상기 제2 경성부(430) 사이에 위치할 수 있다.
상기 FPCB(400)는 다수의 PCB가 적층되어 형성될 수 있다. 예를 들어, FPCB(400)는, 4층, 6층 또는 8층으로 적층되어 형성될 수 있다. 다만, 이에 한정되지 않고, 필요에 따라 더 많거나 적은 층이 형성되어 형성될 수 있다.
상기 FPCB(400)를 이루는 다수의 PCB 중 +z축 기준으로 가장 위에 적층된 PCB의 상면을 상기 FPCB(400)의 제1 면(441)이라고 할 수 있다. 상기 제1 면(441)은, 예를 들어, 제1 경성부(410)의 상부면(411), 제2 경성부(430)의 상부면(431) 또는 연성부(420)의 상부면(421)을 포함할 수 있다. 상기 FPCB(400)를 이루는 다수의 PCB 중 +z축 기준으로 가장 아래에 적층된 PCB의 하면을 FPCB(400)의 제2 면(443)이라고 할 수 있다. 상기 제2 면(443)은, 예를 들어, 제1 경성부(410)의 하부면(413), 제2 경성부(430)의 하부면(433) 또는 연성부(420)의 하부면(423)을 포함할 수 있다.
상기 FPCB(400)는 적어도 하나의 단자부(4110, 4130, 4310, 4330)를 포함할 수 있다. 상기 적어도 하나의 단자부(4110, 4130, 4310, 4330)는, 제1 단자부(4110), 제2 단자부(4130), 제3 단자부(4310) 또는 제4 단자부(4330)를 포함할 수 있다.
상기 제1 단자부(4110)는 상기 제1 경성부(410)의 상부면(411)에 마련될 수 있다. 상기 제2 단자부(4130)는 상기 제1 경성부(410)의 하부면(413)에 마련될 수 있다. 상기 제3 단자부(4310)는 상기 제2 경성부(430)의 상부면(431)에 마련될 수 있다. 상기 제4 단자부(4330)는 상기 제2 경성부(430)의 하부면(433)에 마련될 수 있다.
일 예로, 각 단자부(예: 제1 단자부 내지 제4 단자부(4110, 4130, 4310, 4330))는 적어도 하나 이상의 연결 단자를 포함할 수 있다. 상기 각 단자부(예: 제1 단자부 내지 제4 단자부(4110, 4130, 4310, 4330))는, 예를 들어, 연결하고자 하는 PCB의 형태 또는 배선에 따라 다양한 개수의 연결 단자가 마련될 수 있다. 또한, 상기 연결 단자들은 연결하고자 하는 PCB의 형태 또는 배선에 따라 다양하게 배열될 수 있다.
일 예로, 경성부(예: 제1 경성부(410), 제2 경성부(430))는 제1 PCB(100)와 제3 PCB(300) 사이에 배치될 수 있다. 상기 제1 경성부(410)의 상부면(411)은 상기 제1 PCB(100)의 소정의 지점(예: 도 2의 제1 영역(118))과 연결될 수 있다. 상기 제1 경성부(410)의 하부면(413)은, 상기 제3 PCB(300)의 소정의 지점(예: 도 2의 제1 영역(318))과 연결될 수 있다. 상기 제2 경성부(430)의 상부면(431)은 상기 제1 PCB(100)의 소정의 지점(예: 도 2의 제2 영역(119))과 연결될 수 있다. 상기 제2 경성부(430)의 하부면(433)은 상기 제3 PCB(300)의 소정의 지점(예: 도 2의 제2 영역(319))과 연결될 수 있다. PBA(10)는 상기 제1 PCB(100), 상기 FPCB(400), 상기 제3 PCB(300)가 접합되고, 상기 제1 PCB(100), 상기 FPCB(400), 상기 제3 PCB(300)의 접합물과 상기 제2 PCB(200)가 접합되어 형성될 수 있다.
도시되지는 않았지만, 상기 FPCB(400)의 제1 면(441) 또는 제2 면(443) 중 적어도 어느 한 면에 도전성 레이어(미도시)를 부착할 수 있다. 상기 도전성 레이어는, 예를 들어, 전도성 물질을 포함할 수 있다. 상기 도전성 레이어는, 예를 들어, 금속을 포함할 수 있다. 상기 도전성 레이어는, 예를 들어, 상기 FPCB(400)의 제1 면(441) 또는 제2 면(443)의 형상 또는 면적과 상응할 수 있다. 상기 FPCB(400)의 제1 면(441) 또는 제2 면(443) 중 적어도 어느 한 면에 도전성 레이어(미도시)를 부착함으로써, 제1 PCB(100)에 실장된 전자 부품들(예: 도 2의 전자 부품들(111, 113, 115, 116, 117)) 중 적어도 어느 하나에서 발생하는 전기적인 신호를 차폐할 수 있다. 따라서 상기 제2 PCB(200)의 제1 플레이트(210) 상면에 추가적인 전자 부품(예: 도 2의 제1 전자 부품(211) 또는 제2 전자 부품(213))을 실장 할 수 있다.
일 예로, 경성부(410, 430) 중 어느 하나는 제1 PCB(100)와 제3 PCB(300) 사이에 배치될 수 있고, 다른 하나는 제2 PCB(200)와 제3 PCB(300) 사이에 배치될 수 있다. 예를 들어, 상기 제2 경성부(430)의 상부면(431)은 상기 제1 PCB(100)의 소정의 지점(예: 도4의 제2 영역(119))과 연결될 수 있다. 상기 제2 경성부(430)의 하부면(433)은, 상기 제3 PCB(300)의 소정의 지점(예: 도 4의 제2 영역(319))과 연결될 수 있다. 상기 제1 경성부(410)의 상부면(411)은 상기 제3 PCB(300)의 소정의 지점(예: 도 4의 제3 영역(328))과 연결될 수 있다. 상기 제1 경성부(410)의 하부면(413)은 상기 제2 PCB(200)의 소정의 지점(예: 도 4의 제1 영역(218))과 연결될 수 있다. 상기 제1 PCB(100), 상기 제2 PCB(200), 상기 제3 PCB(300) 또는 상기 FPCB(400)가 접합되어 PBA(10)를 형성할 수 있다.
일 예로, PBA(10)는 제1 공정 또는 제2 공정을 통해 형성될 수 있다. (a)는 상기 제1 공정으로 PBA(10)가 형성되었을 때의 FPCB(400)를 예시적으로 도시한 것이다. (b)는 상기 제2 공정으로 PBA(10)가 형성되었을 때의 FPCB(400)를 예시적으로 도시한 것이다.
일 예로, (a)에서, 각 단자부(예: 제1 단자부 내지 제4 단자부(4110, 4130, 4310, 4330))의 표면을 납땜 (솔더링) 하여 FPCB(400)와 제1 PCB(100), 제3 PCB(300) 또는 제2 PCB(200) 중 적어도 하나가 연결될 수 있다.
예를 들어, 상기 제1 PCB(100)의 소정의 영역(예: 도 2의 제1 영역(118), 제2 영역(119))에 소정의 양만큼 납땜을 할 수 있다. 상기 제3 PCB(300)의 소정의 영역(예: 도 2의 제1 영역(318), 제2 영역(319))에 소정의 양만큼 납땜을 할 수 있다. 상기 제1 PCB(100)와 상기 제3 PCB(300) 사이에 상기 FPCB(400)를 배치하여 압착할 수 있다. 상기 압착하는 과정에서, 상기 각 단자부(예: 제1 단자부 내지 제4 단자부(4110, 4130, 4310, 4330)의 표면에 도포된 땜납 S1, S2, S3, S4이 상기 FPCB(400)와 상기 제1 PCB(100) 또는 상기 제3 PCB(300)를 물리적 또는 전기적으로 연결할 수 있다.
예를 들어, 상기 제1 PCB(100)의 소정의 영역(예: 도 4의 제2 영역(119))에 소정의 양만큼 납땜을 할 수 있다. 상기 제2 PCB(200)의 소정의 영역(예: 도 4의 제1 영역(218))에 소정의 양만큼 납땜을 할 수 있다. 상기 제3 PCB(300)의 소정의 영역(예: 도 4의 제2 영역(319), 제3 영역(328))에 소정의 양만큼 납땜을 할 수 있다. 상기 제1 PCB(100)의 제2 영역(119)과 상기 제3 PCB(300)의 제2 영역(319) 사이에 상기 FPCB(400)의 제2 경성부(430)를 배치하고, 상기 제2 PCB(200)의 제1 영역(218)과 상기 제3 PCB(300)의 제3 영역(328) 사이에 상기 FPCB(400)의 제1 경성부(410)를 배치할 수 있다. 상기 제1 PCB(100), 상기 제2 PCB(200), 상기 제3 PCB(300), 상기 FPCB(400)가 배치된 이후에 압착될 수 있다. 상기 압착하는 과정에서, 각 단자부(예: 상기 제1 단자부(4110) 내지 제2 단자부(4130))의 표면에 도포된 땜납 S1, S2이 상기 제1 경성부(410), 상기 제2 PCB(200), 상기 제3 PCB(300)를 전기적 또는 물리적으로 결합할 수 있다. 상기 압착하는 과정에서, 상기 제3 단자부(4310) 내지 제4 단자부(4330)의 표면에 도포된 땜납 S3, S4이 상기 제2 경성부(430), 상기 제1 PCB(100), 상기 제3 PCB(300)를 전기적 또는 물리적으로 결합할 수 있다.
일 예로, (b)에서, 각 단자부(예: 제1 단자부 내지 제4 단자부(4110, 4130, 4310, 4330))의 표면을 납땜 (솔더링) 하여 FPCB(400)와 제1 PCB(100), 제3 PCB(300) 또는 제2 PCB(200) 중 적어도 하나가 연결될 수 있다.
예를 들어, 상기 제1 PCB(100)의 소정의 영역(예: 도 2의 제1 영역(118), 제2 영역(119))에 소정의 양만큼 납땜을 할 수 있다. 상기 제3 PCB(300)의 소정의 영역(예: 도 2의 제1 영역(318), 제2 영역(319))에 소정의 양만큼 납땜을 할 수 있다. 상기 납땜한 소정의 양은, (a)와 비교하여 과량일 수 있다. 상기 제1 PCB(100)와 상기 제3 PCB(300) 사이에 상기 FPCB(400)를 배치하고 압착할 수 있다. 상기 압착하는 과정에서, 상기 각 단자부(예: 제1 단자부 내지 제4 단자부(4110, 4130, 4310, 4330))의 표면에 도포된 땜납이 제1 경성부(410)에 마련된 제1 비아 홀(415) 또는 제2 경성부(430)에 마련된 제2 비아 홀(435)로 침투할 수 있다. 상기 제1 비아 홀(415) 또는 상기 제2 비아 홀(435)로 침투한 땜납 S1, S2, S3, S4은 상기 FPCB(400)와 상기 제1 PCB(100) 또는 상기 제3 PCB(300)를 물리적 또는 전기적으로 연결할 수 있다.
예를 들어, 상기 제1 PCB(100)의 소정의 영역(예: 도 4의 제2 영역(119))에 소정의 양만큼 납땜을 할 수 있다. 상기 제2 PCB(200)의 소정의 영역(예: 도 4의 제1 영역(218))에 소정의 양만큼 납땜을 할 수 있다. 상기 납땜한 소정의 양은, (a)와 비교하여 과량일 수 있다. 상기 제1 PCB(100)의 제2 영역(119)과 상기 제3 PCB(300)의 제2 영역(319) 사이에 상기 FPCB(400)의 제2 경성부(430)를 배치하고, 상기 제2 PCB(200)의 제1 영역(218)과 상기 제3 PCB(300)의 제3 영역(328) 사이에 상기 FPCB(400)의 제1 경성부(410)를 배치할 수 있다. 상기 제1 PCB(100), 상기 제2 PCB(200), 상기 제3 PCB(300), 상기 FPCB(400)는 배치된 후 압착될 수 있다. 상기 압착하는 과정에서, 제2 단자부(4130)의 표면에 도포된 땜납 S2 은 제1 경성부(410)에 마련된 제1 비아 홀(415)로 침투할 수 있다. 상기 침투한 땜납 S2은, 예를 들어, 제1 단자부(4110)의 표면에 도달할 수 있다. 상기 제1 단자부(4110)의 표면에 도달한 땜납 S1은 상기 제1 경성부(410), 상기 제2 PCB(200), 상기 제3 PCB(300)가 전기적 또는 물리적으로 결합될 수 있도록 한다. 상기 압착하는 과정에서, 제 3 단자부(4310) 표면에 도포된 땜납 S3은 제2 경성부(430)에 마련된 제2 비아 홀(435)로 침투할 수 있다. 상기 침투한 땜납 S3은, 예를 들어, 제4 단자부(4330)의 표면에 도달할 수 있다. 상기 제4 단자부(4330)의 표면에 도달한 땜납 S4은 상기 제2 경성부(430), 상기 제1 PCB(100), 상기 제3 PCB(300)가 전기적 또는 물리적으로 결합될 수 있도록 한다.
(a)의 방식으로 각각의 인쇄회로기판을 접합함으로써, 비교적 소량의 납땜을 통해 PBA(10)가 형성될 수 있다.
(b)의 방식으로 각각의 PCB를 접합함으로써, FPCB(400)와 맞닿는 어느 한쪽의 PCB(예: 제1 PCB(100), 제2 PCB(200), 제3 PCB(300) 중 어느 하나)에만 납땜하여 접합할 수 있어 적은 횟수의 납땜으로 PBA(10)가 형성될 수 있다. 따라서, 상기 PBA(10)의 제조 공정이 단순화될 수 있다.
도 6a 내지 도 6d는, 일 실시예에 따른, PBA(10)에서 발생하는 병목 구간과 FPCB(400)가 적용됨을 나타낸 평면도이다.
도 6a를 참조하면, PBA(10)는 전자 장치(1)의 소정의 영역(예: 도 1의 브라켓(1010))에 실장될 수 있다. 상기 PBA(10)는, 예를 들어, 상기 전자 장치(1)의 배면 방향(예: +z축 방향)으로 상기 소정의 영역에 실장될 수 있다. 상기 PBA(10)는, 예를 들어, 제2 PCB(예: 도 1 또는 도 3의 제2 PCB(200)), 제3 PCB(300), 제1 PCB(100)가 배면 방향(예: +z축 방향)으로 적층되어 구성될 수 있다. FPCB(예: 도 1 또는 도 3의 FPCB(400))는 제1 PCB(100)와 제2 PCB(200) 사이에 배치될 수 있다.
배선 설계상, 상기 PBA(10)의 소정의 구간에 적어도 하나 이상의 병목 구간(510, 520)이 발생할 수 있다. 상기 적어도 하나 이상의 병목 구간(510, 520)은, 예를 들어, 제1 병목 구간(510) 또는 제2 병목 구간(520)을 포함할 수 있다. 상기 적어도 하나 이상의 병목 구간(510, 520)은, 예를 들어, 상기 PBA(10)를 구성하는 PCB(100, 200, 300)의 배선 구조 또는 상기 PBA(10)의 인근에 위치한 별도의 배선(미도시)에 의해 발생할 수 있다. 상기 제1 병목 구간(510) 또는 상기 제2 병목 구간(520)에서는, 전자 부품에 의해 상호 전달되는 전기적인 신호가 감쇄되는 하나의 원인이 될 수 있다.
상기 제2 병목 구간(520)은, 예를 들어, 5G 모듈에서의 중간 주파수 (intermediate frequency, IF) 배선을 마련함에 따라 발생한 병목 구간일 수 있다. 상기 제2 병목 구간(520)으로 인해 배선이 우회하게 되고, 따라서 전기적인 신호의 감쇄가 발생할 수 있다. 상기 제2 병목 구간(520)의 해결을 위해, 상기 중간 주파수 배선을 제2 PCB(예: 도 1의 제2 PCB(200))를 지나가도록 하는 필 컷 (fill-cut) 공법을 시도하였으나, 제2 PCB(200)의 형태(예: 양면 인쇄회로기판 여부)에 따라 항상 적용할 수 없었다. 따라서 병목 구간이 발생하는 영역에 FPCB(400)로 PCB 사이(예: 도 1에서의 제1 PCB(100)와 제3 PCB(300) 사이 또는 도 3에서의 제1 PCB(100)와 제2 PCB(200) 사이)를 연결하여 상기 병목 구간에 따른 신호 손실 또는 배선 문제를 해결할 수 있다.
상기 제2 병목 구간(520)은, 예를 들어, 주 전원에서 발생한 병목 구간일 수 있다. 상기 제2 병목 구간(520)으로 인해 배선이 우회하게 되고, 따라서 전기적인 신호의 감쇄가 발생할 수 있다. 따라서 병목 구간이 발생하는 영역에 FPCB(400)로 PCB 사이를 연결하여 상기 병목 구간에 따른 신호 손실 또는 배선 문제를 해결할 수 있다.
도 6b 내지 6d를 참조하면, 적어도 하나 이상의 병목 구간(510, 520)을 해소하기 위해, PBA(10)에 FPCB(400a, 400b, 400c)를 적용할 수 있다. 도 6b 내지 6d에 도시된 PBA(10)는 상기 적용된 FPCB(400a, 400b, 400c)의 형상을 나타내기 위해, 제1 PCB(예: 도 6a의 제1 PCB(100))를 제거한 일부를 예시적으로 도시한 것이다. 상기 FPCB(400a, 400b, 400c)는, 예를 들어, 각 PCB의 배치 형태 또는 PBA(10)에 적용된 배선 상황에 따라 다양한 형상으로 상기 PBA(10)에 적용될 수 있다. 도 6b 내지 도 6d에서는, 상기 FPCB(400a, 400b, 400c)가 제1 PCB(100)와 제3 PCB(300) 사이에 배치되는 경우만을 도시하였지만, 그 외에도 상기 FPCB(400a, 400b, 400c)는 제3 PCB(300)에 마련된 창을 통해 제1 PCB(100)와 제2 PCB(200) 사이에 배치될 수도 있다.
일 예로, 도 6b에서, 제1 병목 구간(510) 또는 제2 병목 구간(520)은 모두 커버하기 위해, 상기 제1 병목 구간(510) 및 상기 제2 병목 구간(520)이 발생하는 영역을 모두 포함하여 직사각형 형태의 FPCB(400a)가 적용될 수 있다.
상기 FPCB(400a)는 제1 경성부(410a), 제2 경성부(430a) 또는 연성부(420a)를 포함할 수 있다. 상기 FPCB(400a)에는 적어도 하나의 단자부(4110a, 4310a)가 마련될 수 있다. 상기 적어도 하나의 단자부(4110a, 4310a)는 제1 단자부(4110a) 또는 제2 단자부(4310a)를 포함할 수 있다. 상기 적어도 하나의 단자부(4110a, 4310a)는, 예를 들어, 적어도 하나 이상의 연결 단자를 포함할 수 있다. 상기 제1 단자부(4110a)는, 예를 들어, 제1 경성부(410a)의 상부면에 마련될 수 있다. 상기 제2 단자부(4310a)는, 예를 들어, 제2 경성부(430a)의 상부면에 마련될 수 있다. 도시되지는 않았지만, 제1 경성부(410a)와 제 2 경성부(430a)의 하부면 각각에 단자부가 마련될 수 있다.
일 예로, 도 6c에서, 제1 병목 구간(510)만을 커버하기 위해, 상기 제1 병목 구간(510)이 발생하는 영역을 포함한 직사각형 형태의 FPCB(400b)가 적용될 수 있다.
상기 FPCB(400b)는 제1 경성부(410b), 제2 경성부(430b) 또는 연성부(420b)를 포함할 수 있다. 상기 FPCB(400b)에는 적어도 하나의 단자부(4110b, 4310b)가 마련될 수 있다. 상기 적어도 하나의 단자부(4110b, 4310b)는 제1 단자부(4110b) 또는 제2 단자부(4310b)를 포함할 수 있다. 상기 적어도 하나의 단자부(4110b, 4310b)는, 예를 들어, 적어도 하나 이상의 연결 단자를 포함할 수 있다. 상기 제1 단자부(4110b)는, 예를 들어, 제1 경성부(410b)의 상부면에 마련될 수 있다. 상기 제2 단자부(4310b)는, 예를 들어, 제2 경성부(430b)의 상부면에 마련될 수 있다. 도시되지는 않았지만, 제1 경성부(410b)와 제 2 경성부(430b)의 하부면 각각에 단자부가 마련될 수 있다.
일 예로, 도 6d에서, 제1 병목 구간(510) 또는 제2 병목 구간(520)을 모두 커버하기 위해, 상기 제1 병목 구간(510) 및 상기 제2 병목 구간(520)이 발생하는 영역을 모두 포함한 “L” 자 형상 (“L-shape”의 FPCB(400c)가 적용될 수 있다.
상기 FPCB(400c)는 제1 경성부(410c), 제2 경성부(430c) 또는 연성부(420c)를 포함할 수 있다. 상기 FPCB(400c)에는 적어도 하나의 단자부(4110c, 4310c)가 마련될 수 있다. 상기 적어도 하나의 단자부(4110c, 4310c)는 제1 단자부(4110c) 또는 제2 단자부(4310c)를 포함할 수 있다. 상기 적어도 하나의 단자부(4110c, 4310c)는, 예를 들어, 적어도 하나 이상의 연결 단자를 포함할 수 있다. 상기 제1 단자부(4110c)는, 예를 들어, 제1 경성부(410c)의 상부면에 마련될 수 있다. 상기 제2 단자부(4310c)는, 예를 들어, 제2 경성부(430c)의 상부면에 마련될 수 있다. 도시되지는 않았지만, 제1 경성부(410c)와 제 2 경성부(430c)의 하부면 각각에 단자부가 마련될 수 있다.
도시된 것 이외에도, 도 6b 내지 도 6d에서의 FPCB(400a, 400b, 400c)의 형상에 한정되지 않고 제조 공정, 배선 구조 또는 PCB의 배치를 고려하여 다양한 형상을 가질 수도 있다. 또한 도 6b 내지 도 6d에서의 FPCB(400a, 400b, 400c)에 마련된 연결 단자는 제조 공정, 배선 구조 또는 PCB의 배치를 고려하여 더 많은 수 또는 더 적은 수로 마련될 수 있고, 2열, 3열 또는 더 많은 열로 배열될 수도 있다.
도 7a 내지 도 7d는, 일 실시예에 따른, PBA(10)에서 발생하는 병목 구간과 FPCB(400)가 적용됨을 나타낸 평면도이다.
7a를 참조하면, PBA(10)는 전자 장치(1)의 소정의 영역(예: 도 1의 브라켓(1010))에 실장될 수 있다. 상기 PBA(10)는, 예를 들어, 상기 전자 장치(1)의 배면 방향(예: +z축 방향)으로 상기 소정의 영역에 실장될 수 있다. 상기 PBA(10)는, 예를 들어, 제2 PCB(200-1)(예: 도 1 또는 도 3의 제2 PCB(200)), 제3 PCB(300-1), 제1 PCB(100-1)가 배면 방향(예: +z축 방향)으로 적층되어 구성될 수 있다. FPCB(예: 도 1 또는 도 3의 FPCB(400))는 제1 PCB(100-1)와 제2 PCB(200-1) 사이에 배치될 수 있다.
배선 설계상, 상기 PBA(10)의 소정의 구간에 적어도 하나 이상의 병목 구간이 발생할 수 있다. 상기 적어도 하나 이상의 병목 구간은, 예를 들어, 제1 병목 구간(510-1) 또는 제2 병목 구간(520-1)을 포함할 수 있다. 상기 적어도 하나 이상의 병목 구간(510-1, 520-1)은, 예를 들어, 상기 PBA(10)를 구성하는 PCB(100-1, 200-1, 300-1)의 배선 구조 또는 상기 PBA(10)의 인근에 위치한 별도의 배선(미도시)에 의해 발생할 수 있다. 상기 제1 병목 구간(510-1) 또는 상기 제2 병목 구간(520-1)은 PCB에 실장된 전자 부품 상호간에 전달되는 전기적인 신호가 감쇄되는 원인 중 하나일 수 있다.
상기 제1 병목 구간(510-1)은, 예를 들어, 주 전원과 관련된 배선을 마련함에 따라 발생한 병목 구간일 수 있다. 상기 제1 병목 구간(510-1)으로 인해, 배선이 우회하게 되어 전기적인 신호의 감쇄가 발생할 수 있다. 따라서 병목 구간이 발생하는 제1 병목 구간(510-1)에 FPCB(400)로 PCB 사이(예: 도 1에서의 제1 PCB(100)와 제3 PCB(300) 사이 또는 도 3에서의 제1 PCB(100)와 제2 PCB(200) 사이)를 연결하여 배선이 연결될 공간을 확보하거나, 또는 상기 병목 구간에 따른 신호 손실 또는 배선 문제를 해결할 수 있다.
도 7b 내지 7d를 참조하면, 적어도 하나 이상의 병목 구간(510-1, 520-1)을 해소하기 위해, PBA(10)에 FPCB(400-1a, 400-1b, 400-1c)를 적용할 수 있다. 도 7b 내지 7d에 도시된 PBA(10)는 상기 적용된 FPCB(400-1a, 400-1b, 400-1c)의 형상을 나타내기 위해, 제1 PCB(예: 도 7a의 제1 PCB(100-1))를 제거한 일부를 예시적으로 도시한 것이다. 상기 FPCB(400-1a, 400-1b, 400-1c)는, 예를 들어, 각 PCB의 배치 형태 또는 PBA(10)에 적용된 배선 상황에 따라 다양한 형상으로 상기 PBA(10)에 적용될 수 있다. 도 7b 내지 도 7d에서는, 상기 FPCB(400-1a, 400-1b, 400-1c)가 제1 PCB(100-1)와 제3 PCB(300-1) 사이에 배치되는 경우만을 도시하였지만, 그 외에도 상기 FPCB(400-1a, 400-1b, 400-1c)는 제3 PCB(300)에 마련된 창을 통해 제1 PCB(100-1)와 제2 PCB(200-1) 사이에 배치될 수도 있다.
일 예로, 도 7b에서, 제1 병목 구간(510-1) 또는 제2 병목 구간(520-1)을 모두 커버하기 위해, 상기 제1 병목 구간(510-1) 및 상기 제2 병목 구간(520-1)이 발생하는 영역을 모두 포함하여 직사각형 형태의 FPCB(400-1a)가 적용될 수 있다.
상기 FPCB(400-1a)는 제1 경성부(410-1a), 제2 경성부(430-1a) 또는 연성부(420-1a)를 포함할 수 있다. 상기 FPCB(400-1a)에는 적어도 하나의 단자부(4110-1a, 4310-1a)가 마련될 수 있다. 상기 적어도 하나의 단자부(4110-1a, 4310-1a)는 제1 단자부(4110-1a) 또는 제2 단자부(4310-1a)를 포함할 수 있다. 상기 적어도 하나의 단자부(4110-1a, 4310-1a)는, 예를 들어, 적어도 하나 이상의 연결 단자를 포함할 수 있다. 상기 제1 단자부(4110-1a)는, 예를 들어, 제1 경성부(410-1a)의 상부면에 마련될 수 있다. 상기 제2 단자부(4310-1a)는, 예를 들어, 제2 경성부(430-1a)의 상부면에 마련될 수 있다. 도시되지는 않았지만, 제1 경성부(410-1a)와 제 2 경성부(430-1a)의 하부면 각각에 단자부가 마련될 수 있다.
일 예로, 도 7c에서, 제1 병목 구간(510-1)만을 커버하기 위해, 상기 제1 병목 구간(510)이 발생하는 영역을 포함한 직사각형 형태의 FPCB(400-1b)가 적용될 수 있다.
상기 FPCB(400-1b)는 제1 경성부(410-1b), 제2 경성부(430-1b) 또는 연성부(420-1b)를 포함할 수 있다. 상기 FPCB(400-1b)에는 적어도 하나의 단자부(4110-1b, 4310-1b)가 마련될 수 있다. 상기 적어도 하나의 단자부(4110-1b, 4310-1b)는 제1 단자부(4110-1b) 또는 제2 단자부(4310-1b)를 포함할 수 있다. 상기 적어도 하나의 단자부(4110-1b, 4310-1b)는, 예를 들어, 적어도 하나 이상의 연결 단자를 포함할 수 있다. 상기 제1 단자부(4110-1b)는, 예를 들어, 제1 경성부(410-1b)의 상부면에 마련될 수 있다. 상기 제2 단자부(4310-1b)는, 예를 들어, 제2 경성부(430-1b)의 상부면에 마련될 수 있다. 도시되지는 않았지만, 제1 경성부(410-1b)와 제 2 경성부(430-1b)의 하부면 각각에 단자부가 마련될 수 있다.
일 예로, 도 7d에서, 제1 병목 구간(510-1) 또는 제2 병목 구간(520-1)을 모두 커버하기 위해, 상기 제1 병목 구간(510-1) 및 상기 제2 병목 구간(520-1)이 발생하는 영역을 모두 포함한 “L” 자 형상 (“L-shape”의 FPCB(400-1c)가 적용될 수 있다.
상기 FPCB(400-1c)는 제1 경성부(410-1c), 제2 경성부(430-1c) 또는 연성부(420-1c)를 포함할 수 있다. 상기 FPCB(400-1c)에는 적어도 하나의 단자부(4110-1c, 4310-1c)가 마련될 수 있다. 상기 적어도 하나의 단자부(4110-1c, 4310-1c)는 제1 단자부(4110-1c) 또는 제2 단자부(4310-1c)를 포함할 수 있다. 상기 적어도 하나의 단자부(4110-1c, 4310-1c)는, 예를 들어, 적어도 하나 이상의 연결 단자를 포함할 수 있다. 상기 제1 단자부(4110-1c)는, 예를 들어, 제1 경성부(410-1c)의 상부면에 마련될 수 있다. 상기 제2 단자부(4310-1c)는, 예를 들어, 제2 경성부(430-1c)의 상부면에 마련될 수 있다. 도시되지는 않았지만, 제1 경성부(410-1c)와 제 2 경성부(430-1c)의 하부면 각각에 단자부가 마련될 수 있다.
도시된 것 이외에도, 도 7b 내지 도 7d에서의 FPCB(400-1a, 400-1b, 400-1c)의 형상에 한정되지 않고 제조 공정, 배선 구조 또는 PCB의 배치를 고려하여 다양한 형상을 가질 수도 있다. 또한 도 7b 내지 도 7d에서의 FPCB(400-1a, 400-1b, 400-1c)에 마련된 연결 단자는 제조 공정, 배선 구조 또는 PCB의 배치를 고려하여 더 많은 수 또는 더 적은 수로 마련될 수 있고, 2열, 3열 또는 더 많은 열로 배열될 수도 있다.
도 8a 내지 도 8c는, 일 실시예에 따른, PBA(10)에서 발생하는 병목 구간과 FPCB(400)가 적용됨을 나타낸 평면도이다.
도 8a를 참조하면, PBA(10)는 전자 장치(1)의 소정의 영역(예: 도 1의 브라켓(1010))에 실장될 수 있다. 상기 PBA(10)는, 예를 들어, 상기 전자 장치(1)의 배면 방향(예: +z축 방향)으로 상기 소정의 영역에 실장될 수 있다. 상기 PBA(10)는, 예를 들어, 제2 PCB(200-2)(예: 도 1 또는 도 3의 제2 PCB(200)), 제3 PCB(300-2), 제1 PCB(100-2)가 배면 방향(예: +z축 방향)으로 적층되어 구성될 수 있다. FPCB(예: 도 1 또는 도 3의 FPCB(400))는 제1 PCB(100-2)와 제2 PCB(200-2) 사이에 배치될 수 있다.
배선 설계상, PBA(10)의 소정의 구간에 적어도 하나 이상의 병목 구간(510-2)이 발생할 수 있다. 상기 적어도 하나 이상의 병목 구간(510-2)은, 예를 들어, 상기 PBA(10)를 구성하는 인쇄회로기판(100, 200, 300)의 배선 구조 또는 상기 PBA(10)의 인근에 위치한 별도의 배선(미도시)에 의해 발생할 수 있다. 상기 병목 구간(510-2)은 전자 부품 상호 간에 전달되는 전기적인 신호가 감쇄하는 하나의 원인이 될 수 있다.
도 8b 및 8c를 참조하면, 적어도 하나 이상의 병목 구간을 해소하기 위해, PBA(10)에 FPCB(400-2a, 400-2b)를 적용할 수 있다. 도 8b 내지 8c에 도시된 PBA(10)는 상기 적용된 FPCB(400-2a, 400-2b)의 형상을 나타내기 위해, 제1 PCB(예: 도 8a의 제1 PCB(100-2))를 제거한 일부를 예시적으로 도시한 것이다. 상기 FPCB(400-2a, 400-2b)는, 예를 들어, 각 PCB의 배치 형태 또는 PBA(10)에 적용된 배선 상황에 따라 다양한 형상으로 PBA(10)에 적용될 수 있다. 도 8b 및 도 8c에서는, 상기 FPCB(400-2a, 400-2b)가 제1 PCB(100-2)와 제3 PCB(300-2) 사이에 배치되는 경우만을 도시하였지만, 그 외에도 상기 FPCB(400-2a, 400-2b)는 제3 PCB(300)에 마련된 창을 통해 제1 PCB(100-2)와 제2 PCB(200-2) 사이에 배치될 수도 있다.
일 예로, 도 8b에서, 병목 구간(510-2)을 커버하기 위해, 상기 병목 구간(510-2)이 발생하는 영역을 모두 포함하여 직사각형 형태의 FPCB(400-2a)가 적용될 수 있다.
상기 FPCB(400-2a)는 제1 경성부(410-2a), 제2 경성부(430-2a) 또는 연성부(420-2a)를 포함할 수 있다. 상기 FPCB(400-2a)에는 적어도 하나의 단자부(4110-2a, 4310-2a)가 마련될 수 있다. 상기 적어도 하나의 단자부(4110-2a, 4310-2a)는 제1 단자부(4110-2a) 또는 제2 단자부(4310-2a)를 포함할 수 있다. 상기 적어도 하나의 단자부(4110-2a, 4310-2a)는, 예를 들어, 적어도 하나 이상의 연결 단자를 포함할 수 있다. 상기 제1 단자부(4110-2a)는, 예를 들어, 제1 경성부(410-2a)의 상부면에 마련될 수 있다. 상기 제2 단자부(4310-2a)는, 예를 들어, 제2 경성부(430-2a)의 상부면에 마련될 수 있다. 도시되지는 않았지만, 제1 경성부(410-2a)와 제 2 경성부(430-2a)의 하부면 각각에 단자부가 마련될 수 있다.
일 예로, 도 8c에서, 병목 구간(510-2)을 커버하기 위해, 상기 병목 구간(510-2)이 발생하는 영역을 포함한 직사각형 형태의 FPCB(400-2b)가 적용될 수 있다.
상기 FPCB(400-2b)는 제1 경성부(410-2b), 제2 경성부(430-2b) 또는 연성부(420-2b)를 포함할 수 있다. 상기 FPCB(400-2b)에는 적어도 하나의 단자부(4110-2b, 4310-2b)가 마련될 수 있다. 상기 적어도 하나의 단자부(4110-2b, 4310-2b)는 제1 단자부(4110-2b) 또는 제2 단자부(4310-2b)를 포함할 수 있다. 상기 적어도 하나의 단자부(4110-2b, 4310-2b)는, 예를 들어, 적어도 하나 이상의 연결 단자를 포함할 수 있다. 상기 제1 단자부(4110-2b)는, 예를 들어, 제1 경성부(410-2b)의 상부면에 마련될 수 있다. 상기 제2 단자부(4310-2b)는, 예를 들어, 제2 경성부(430-2b)의 상부면에 마련될 수 있다. 도시되지는 않았지만, 제1 경성부(410-2b)와 제 2 경성부(430-2b)의 하부면 각각에 단자부가 마련될 수 있다.
도시된 것 이외에도, 도 8b 내지 도 8c에서의 FPCB(400-2a, 400-2b)의 형상에 한정되지 않고 제조 공정, 배선 구조 또는 PCB의 배치를 고려하여 다양한 형상을 가질 수도 있다. 또한 도 8b 내지 도 8c에서의 FPCB(400-2a, 400-2b)에 마련된 연결 단자는 제조 공정, 배선 구조 또는 PCB의 배치를 고려하여 더 많은 수 또는 더 적은 수로 마련될 수 있고, 2열, 3열 또는 더 많은 열로 배열될 수도 있다.
도 9는, 다양한 실시예들에 따른, 네트워크 환경(900) 내의 전자 장치(901)의 블록도이다. 도 9를 참조하면, 네트워크 환경(900)에서 전자 장치(901)는 제 1 네트워크(998)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(902)와 통신하거나, 또는 제 2 네트워크(999)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(904) 또는 서버(908) 중 적어도 하나와 통신할 수 있다. 일실시예에 따르면, 전자 장치(901)는 서버(908)를 통하여 전자 장치(904)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(901)는 프로세서(920), 메모리(930), 입력 모듈(950), 음향 출력 모듈(955), 디스플레이 모듈(960), 오디오 모듈(970), 센서 모듈(976), 인터페이스(977), 연결 단자(978), 햅틱 모듈(979), 카메라 모듈(980), 전력 관리 모듈(988), 배터리(989), 통신 모듈(990), 가입자 식별 모듈(996), 또는 안테나 모듈(997)을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(901)에는, 이 구성요소들 중 적어도 하나(예: 연결 단자(978))가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들(예: 센서 모듈(976), 카메라 모듈(980), 또는 안테나 모듈(997))은 하나의 구성요소(예: 디스플레이 모듈(960))로 통합될 수 있다.
프로세서(920)는, 예를 들면, 소프트웨어(예: 프로그램(940))를 실행하여 프로세서(920)에 연결된 전자 장치(901)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(920)는 다른 구성요소(예: 센서 모듈(976) 또는 통신 모듈(990))로부터 수신된 명령 또는 데이터를 휘발성 메모리(932)에 저장하고, 휘발성 메모리(932)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(934)에 저장할 수 있다. 일실시예에 따르면, 프로세서(920)는 메인 프로세서(921)(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(923)(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치(901)가 메인 프로세서(921) 및 보조 프로세서(923)를 포함하는 경우, 보조 프로세서(923)는 메인 프로세서(921)보다 저전력을 사용하거나, 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(923)는 메인 프로세서(921)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(923)는, 예를 들면, 메인 프로세서(921)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(921)를 대신하여, 또는 메인 프로세서(921)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(921)와 함께, 전자 장치(901)의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈(960), 센서 모듈(976), 또는 통신 모듈(990))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(923)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈(980) 또는 통신 모듈(990))의 일부로서 구현될 수 있다. 일실시예에 따르면, 보조 프로세서(923)(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능 모델이 수행되는 전자 장치(901) 자체에서 수행될 수 있고, 별도의 서버(예: 서버(908))를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다.
메모리(930)는, 전자 장치(901)의 적어도 하나의 구성요소(예: 프로세서(920) 또는 센서 모듈(976))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(940)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(930)는, 휘발성 메모리(932) 또는 비휘발성 메모리(934)를 포함할 수 있다.
프로그램(940)은 메모리(930)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(942), 미들 웨어(944) 또는 어플리케이션(946)을 포함할 수 있다.
입력 모듈(950)은, 전자 장치(901)의 구성요소(예: 프로세서(920))에 사용될 명령 또는 데이터를 전자 장치(901)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈(950)은, 예를 들면, 마이크, 마우스, 키보드, 키(예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다.
음향 출력 모듈(955)은 음향 신호를 전자 장치(901)의 외부로 출력할 수 있다. 음향 출력 모듈(955)은, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
디스플레이 모듈(960)은 전자 장치(901)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈(960)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일실시예에 따르면, 디스플레이 모듈(960)은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다.
오디오 모듈(970)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예에 따르면, 오디오 모듈(970)은, 입력 모듈(950)을 통해 소리를 획득하거나, 음향 출력 모듈(955), 또는 전자 장치(901)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(902))(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다.
센서 모듈(976)은 전자 장치(901)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈(976)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(977)는 전자 장치(901)가 외부 전자 장치(예: 전자 장치(902))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스(977)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(978)는, 그를 통해서 전자 장치(901)가 외부 전자 장치(예: 전자 장치(902))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자(978)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(979)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈(979)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(980)은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈(980)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(988)은 전자 장치(901)에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈(988)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(989)는 전자 장치(901)의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리(989)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(990)은 전자 장치(901)와 외부 전자 장치(예: 전자 장치(902), 전자 장치(904), 또는 서버(908)) 간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(990)은 프로세서(920)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈(990)은 무선 통신 모듈(992)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(994)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(998)(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제 2 네트워크(999)(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치(904)와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(992)은 가입자 식별 모듈(996)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크(998) 또는 제 2 네트워크(999)와 같은 통신 네트워크 내에서 전자 장치(901)를 확인 또는 인증할 수 있다.
무선 통신 모듈(992)은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈(992)은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈(992)은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈(992)은 전자 장치(901), 외부 전자 장치(예: 전자 장치(904)) 또는 네트워크 시스템(예: 제 2 네트워크(999))에 규정되는 다양한 요구사항을 지원할 수 있다. 일실시예에 따르면, 무선 통신 모듈(992)은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다.
안테나 모듈(997)은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈(997)은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일실시예에 따르면, 안테나 모듈(997)은 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크(998) 또는 제 2 네트워크(999)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(990)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(990)과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈(997)의 일부로 형성될 수 있다.
다양한 실시예에 따르면, 안테나 모듈(997)은 mmWave 안테나 모듈을 형성할 수 있다. 일실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일실시예에 따르면, 명령 또는 데이터는 제 2 네트워크(999)에 연결된 서버(908)를 통해서 전자 장치(901)와 외부의 전자 장치(904)간에 송신 또는 수신될 수 있다. 외부의 전자 장치(902, 또는 904) 각각은 전자 장치(901)와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치(901)에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(902, 904, 또는 908) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(901)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(901)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(901)로 전달할 수 있다. 전자 장치(901)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치(901)는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치(904)는 IoT(internet of things) 기기를 포함할 수 있다. 서버(908)는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일실시예에 따르면, 외부의 전자 장치(904) 또는 서버(908)는 제 2 네트워크(999) 내에 포함될 수 있다. 전자 장치(901)는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다.
본 개시의 일 실시예에 따른 적층형 인쇄회로기판 어셈블리(10)는, 제1 인쇄회로기판(100)과 제2 인쇄회로기판(300) 사이에서 양측 종단 부근(410, 430)이 상기 제1 인쇄회로기판(100) 및 상기 제2 인쇄회로기판(300)에 솔더링된 연성인쇄회로기판(400)을 포함할 수 있다. 여기서, 상기 제1 인쇄회로기판(100)에서 상기 연성인쇄회로기판(400)이 솔더링되는 면(133)에 배치된 하나 또는 복수의 전자 부품(116, 117)이 덮여지도록 상기 연성인쇄회로기판(400)을 배치할 수 있다.
본 개시의 일 실시예에 따른 적층형 인쇄회로기판 어셈블리(10)는, 상기 제2 인쇄회로기판(300)에서 상기 연성인쇄회로기판(400)이 솔더링되는 면의 반대 면(343)이 제3 인쇄회로기판(200)에 전기적으로 솔더링 될 수 있다.
본 개시의 일 실시예에 따른 적층형 인쇄회로기판 어셈블리(10)는, 제1 인쇄회로기판(100)과 제2 인쇄회로기판(300) 사이에서 양측 종단(410, 430) 중 제1 종단 부근(430)이 상기 제1 인쇄회로기판(100) 및 상기 제2 인쇄회로기판(300)에 솔더링되고, 상기 제2 인쇄회로기판(300)과 제3 인쇄회로기판(200) 사이에서 상기 양측 종단(410, 430) 중 제2 종단(410) 부근이 상기 제2 인쇄회로기판(300) 및 상기 제3 인쇄회로기판(200)에 솔더링된 연성인쇄회로기판(400)을 포함할 수 있다. 여기서, 상기 제1 인쇄회로기판(100)에서 상기 연성인쇄회로기판(400)이 솔더링되는 면(133)에 배치된 하나 또는 복수의 전자 부품(116, 117)이 덮여지도록 상기 연성인쇄회로기판(400)을 배치할 수 있다.
본 개시의 일 실시예에 따른 적층형 인쇄회로기판 어셈블리(10)에서, 상기 연성인쇄회로기판(400)의 상기 제2 종단 부근(410)이 상기 제2 인쇄회로기판(300)에 마련된 창을 통과하여 상기 제2 인쇄회로기판(300) 및 상기 제3 인쇄회로기판(200) 사이에 솔더링 될 수 있다.
본 개시의 일 실시예에 따른 적층형 인쇄회로기판 어셈블리(10)에서, 상기 제2 인쇄회로기판(300)에는, 상기 하나 또는 복수의 전자 부품(116, 117)이 상기 제1 인쇄회로기판(100)에 배치 가능하도록 창이 마련될 수 있다.
본 개시의 일 실시예에 따른 적층형 인쇄회로기판 어셈블리(10)에서, 상기 제2 인쇄회로기판(300)에는, 상기 하나 또는 복수의 전자 부품(116, 117)이 상기 제1 인쇄회로기판(100)에 배치 가능하도록 창이 마련될 수 있다.
본 개시의 일 실시예에 따른 적층형 인쇄회로기판 어셈블리(10)에서, 상기 하나 또는 복수의 전자 부품(116, 117)에 의해 발생하는 전기적 신호를 차폐하기 위하여 상기 제2 인쇄회로기판(300)의 일면에 도전성 레이어가 마련될 수 있다.
본 개시의 일 실시예에 따른 적층형 인쇄회로기판 어셈블리(10)에서, 상기 연성인쇄회로기판(400)의 상기 양측 부근 종단(410, 430)에 마련된 비아 홀(via hole)(415, 435) 표면에 전도성 물질(S1, S2, S3, S4)이 도포될 수 있다.
본 개시의 일 실시예에 따른 적층형 인쇄회로기판 어셈블리(10)에서, 상기 연성인쇄회로기판(400)의 상기 양측 부근 종단(410, 430)에 마련된 비아 홀(415, 435) 내부가 전도성 물질(S1, S2, S3, S4)로 채워질 수 있다.
본 개시의 일 실시예에 따른 적층형 인쇄회로기판 어셈블리(10)에서, 상기 연성인쇄회로기판(400)의 형상은, 배선의 형태 또는 인쇄회로기판의 배치 형태를 고려하여 결정될 수 있다.
본 개시의 일 실시예에 따른 적층형 인쇄회로기판 어셈블리(10)에서, 상기 연성인쇄회로기판(400)은, 적어도 하나 이상의 연결 단자(4110, 4130, 4310, 4330)를 포함하고, 상기 연결 단자(4110, 4130, 4310, 4330)의 배열은, 배선의 형태 또는 인쇄회로기판의 배치 형태를 고려하여 결정될 수 있다.
본 개시의 일 실시예에 따른 적층형 인쇄회로기판 어셈블리(10)에서, 상기 연성인쇄회로기판(400)은, 적어도 하나 이상의 층으로 구성되고, 상기 적어도 하나 이상의 층은, 배선의 형태 또는 인쇄회로기판의 배치 형태를 고려하여 결정될 수 있다.
본 개시의 일 실시예에 따른 전자 장치(1)는, 전면 커버, 후면 커버, 프레임(1000) 및 상기 전면 커버, 상기 후면 커버 및 상기 프레임이 형성하는 공간에 배치되는 인쇄회로기판 어셈블리(10)를 포함할 수 있다. 상기 인쇄회로기판 어셈블리(10)는, 상기 인쇄회로기판 어셈블리(10)는, 제1 인쇄회로기판(100)과 제2 인쇄회로기판(300) 사이에서 양측 종단 부근(410, 430)이 상기 제1 인쇄회로기판(100) 및 상기 제2 인쇄회로기판(300)에 솔더링된 연성인쇄회로기판(400)을 포함할 수 있다. 상기 연성인쇄회로기판(400)은 상기 제1 인쇄회로기판(100)에서 상기 연성인쇄회로기판(400)이 솔더링되는 면(133)에 배치된 하나 또는 복수의 전자 부품(116, 117)이 덮여지도록 배치될 수 있다.
본 개시의 일 실시예에 따른 전자 장치(1)에서, 상기 제2 인쇄회로기판(300)에서 상기 연성인쇄회로기판(400)이 솔더링되는 면의 반대 면(343)이 제3 인쇄회로기판(200)에 전기적으로 솔더링될 수 있다.
본 개시의 일 실시예에 따른 전자 장치(1)는, 전면 커버, 후면 커버, 프레임(1000) 및 상기 전면 커버, 상기 후면 커버 및 상기 프레임(1000)이 형성하는 공간에 배치되는 인쇄회로기판 어셈블리(10)를 포함할 수 있다. 상기 인쇄회로기판 어셈블리(10)는, 제1 인쇄회로기판(100)과 제2 인쇄회로기판(300) 사이에서 양측 종단(410, 430) 중 제1 종단 부근(430)이 상기 제1 인쇄회로기판(100) 및 상기 제2 인쇄회로기판(300)에 솔더링되고, 상기 제2 인쇄회로기판(300)과 제3 인쇄회로기판(200) 사이에서 상기 양측 종단(410, 430) 중 제2 종단 부근(410)이 상기 제2 인쇄회로기판(300) 및 상기 제3 인쇄회로기판(200)에 솔더링된 연성인쇄회로기판(400)을 포함할 수 있다. 상기 연성인쇄회로기판(400)은 상기 제1 인쇄회로기판(100)에서 상기 연성인쇄회로기판(400)이 솔더링되는 면(133)에 배치된 하나 또는 복수의 전자 부품(116, 117)이 덮여지도록 배치될 수 있다.
본 개시의 일 실시예에 따른 전자 장치(1)에서, 상기 연성인쇄회로기판(400)의 상기 제2 종단 부근(410)이 상기 제2 인쇄회로기판(300)에 마련된 창을 통과하여 상기 제2 인쇄회로기판(300) 및 상기 제3 인쇄회로기판(200) 사이에 솔더링될 수 있다.
본 개시의 일 실시예에 따른 전자 장치(1)에서, 상기 제2 인쇄회로기판(300)에는, 상기 하나 또는 복수의 전자 부품(116, 117)이 상기 제1 인쇄회로기판(100)에 배치 가능하도록 창이 마련될 수 있다.
본 개시의 일 실시예에 따른 전자 장치(1)에서, 상기 하나 또는 복수의 전자 부품(116, 117)에 의해 발생하는 전기적 신호를 차폐하기 위하여 상기 제2 인쇄회로기판(300)의 일면에 도전성 레이어가 마련될 수 있다.
본 개시의 일 실시예에 따른 전자 장치(1)에서, 상기 연성인쇄회로기판(400)의 상기 양측 부근 종단(410, 430)에 마련된 비아 홀(via hole)(415, 435) 표면에 전도성 물질(S1, S2, S3, S4)이 도포될 수 있다.
본 개시의 일 실시예에 따른 전자 장치(1)에서, 상기 연성인쇄회로기판(400)의 상기 양측 부근 종단(410, 430)에 마련된 비아 홀(415, 435) 내부를 전도성 물질(S1, S2, S3, S4)로 채워질 수 있다.
본 개시의 일 실시예에 따른 전자 장치(1)에서, 상기 연성인쇄회로기판(400)의 형상은, 배선의 형태 또는 인쇄회로기판의 배치 형태를 고려하여 결정될 수 있다.
본 개시의 일 실시예에 따른 전자 장치(1)에서, 상기 연성인쇄회로기판(400)에 포함된 적어도 하나 이상의 연결 단자(4110, 4130, 4310, 4330)의 배열은 배선의 형태 또는 인쇄회로기판의 배치 형태를 고려하여 결정될 수 있다.
본 개시의 일 실시예에 따른 전자 장치(1)에서, 상기 연성인쇄회로기판(400)을 구성하는 적어도 하나 이상의 층은, 배선의 형태 또는 인쇄회로기판의 배치 형태를 고려하여 결정될 수 있다.
본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서의 다양한 실시예들에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치(901)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(936) 또는 외장 메모리(938))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(940))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(901))의 프로세서(예: 프로세서(920))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운용되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, ‘비일시적’은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.

Claims (20)

  1. 적층형 인쇄회로기판 어셈블리(10)에 있어서,
    제1 인쇄회로기판(100)과 제2 인쇄회로기판(300) 사이에서 양측 종단 부근(410, 430)이 상기 제1 인쇄회로기판(100) 및 상기 제2 인쇄회로기판(300)에 솔더링된 연성인쇄회로기판(400)을 포함하되,
    여기서, 상기 제1 인쇄회로기판(100)에서 상기 연성인쇄회로기판(400)이 솔더링되는 면(133)에 배치된 하나 또는 복수의 전자 부품(116, 117)이 덮여지도록 상기 연성인쇄회로기판(400)을 배치한, 인쇄회로기판 어셈블리(10).
  2. 제1항에 있어서,
    상기 제2 인쇄회로기판(300)에서 상기 연성인쇄회로기판(400)이 솔더링되는 면의 반대 면(343)이 제3 인쇄회로기판(200)에 전기적으로 솔더링되는, 인쇄회로기판 어셈블리(10).
  3. 적층형 인쇄회로기판 어셈블리(10)에 있어서,
    제1 인쇄회로기판(100)과 제2 인쇄회로기판(300) 사이에서 양측 종단(410, 430) 중 제1 종단 부근(430)이 상기 제1 인쇄회로기판(100) 및 상기 제2 인쇄회로기판(300)에 솔더링되고, 상기 제2 인쇄회로기판(300)과 제3 인쇄회로기판(200) 사이에서 상기 양측 종단(410, 430) 중 제2 종단 부근(410)이 상기 제2 인쇄회로기판(300) 및 상기 제3 인쇄회로기판(200)에 솔더링된 연성인쇄회로기판(400)을 포함하되,
    여기서, 상기 제1 인쇄회로기판(100)에서 상기 연성인쇄회로기판(400)이 솔더링되는 면(133)에 배치된 하나 또는 복수의 전자 부품(116, 117)이 덮여지도록 상기 연성인쇄회로기판(400)을 배치한, 인쇄회로기판 어셈블리(10).
  4. 제3항에 있어서,
    상기 연성인쇄회로기판(400)의 상기 제2 종단 부근(410)이 상기 제2 인쇄회로기판(300)에 마련된 창을 통과하여 상기 제2 인쇄회로기판(300) 및 상기 제3 인쇄회로기판(200) 사이에 솔더링된, 인쇄회로기판 어셈블리(10).
  5. 제1항 또는 제3항에 있어서,
    상기 제2 인쇄회로기판(300)에는, 상기 하나 또는 복수의 전자 부품(116, 117)이 상기 제1 인쇄회로기판(100)에 배치 가능하도록 창이 마련된, 인쇄회로기판 어셈블리(10).
  6. 제1항 또는 제3항에 있어서,
    상기 하나 또는 복수의 전자 부품(116, 117)에 의해 발생하는 전기적 신호를 차폐하기 위하여 상기 제2 인쇄회로기판(300)의 일면에 도전성 레이어가 마련된, 인쇄회로기판 어셈블리(10).
  7. 제1항 또는 제3항에 있어서,
    상기 연성인쇄회로기판(400)의 상기 양측 종단 부근(410, 430)에 마련된 비아 홀(via hole)(415, 435) 표면에 전도성 물질(S1, S2, S3, S4)이 도포된, 인쇄회로기판 어셈블리(10).
  8. 제1항 또는 제3항에 있어서,
    상기 연성인쇄회로기판(400)의 상기 양측 종단 부근(410, 430)에 마련된 비아 홀(415, 435) 내부를 전도성 물질(S1, S2, S3, S4)로 채운, 인쇄회로기판 어셈블리(10).
  9. 제1항 또는 제3항에 있어서,
    상기 연성인쇄회로기판(400)의 형상은, 배선의 형태 또는 인쇄회로기판의 배치 형태를 고려하여 결정되는, 인쇄회로기판 어셈블리(10).
  10. 제1항 또는 제3항에 있어서,
    상기 연성인쇄회로기판(400)은, 적어도 하나 이상의 연결 단자(4110, 4130, 4310, 4330)를 포함하고,
    상기 연결 단자(4110, 4130, 4310, 4330)의 배열은, 배선의 형태 또는 인쇄회로기판의 배치 형태를 고려하여 결정되는, 인쇄회로기판 어셈블리(10).
  11. 제1항 또는 제3항에 있어서,
    상기 연성인쇄회로기판(400)은, 적어도 하나 이상의 층으로 구성되고,
    상기 적어도 하나 이상의 층은, 배선의 형태 또는 인쇄회로기판의 배치 형태를 고려하여 결정되는, 인쇄회로기판 어셈블리(10).
  12. 전자 장치(1)에 있어서,
    전면 커버;
    후면 커버;
    프레임(1000); 및
    상기 전면 커버, 상기 후면 커버 및 상기 프레임(1000)이 형성하는 공간에 배치되는 인쇄회로기판 어셈블리(10)를 포함하고,
    상기 인쇄회로기판 어셈블리(10)는,
    제1 인쇄회로기판(100)과 제2 인쇄회로기판(300) 사이에서 양측 종단 부근(410, 430)이 상기 제1 인쇄회로기판(100) 및 상기 제2 인쇄회로기판(300)에 솔더링된 연성인쇄회로기판(400)을 포함하되,
    여기서, 상기 제1 인쇄회로기판(100)에서 상기 연성인쇄회로기판(400)이 솔더링되는 면(133)에 배치된 하나 또는 복수의 전자 부품(116, 117)이 덮여지도록 상기 연성인쇄회로기판(400)을 배치한, 전자 장치(1).
  13. 제12항에 있어서,
    상기 제2 인쇄회로기판(300)에서 상기 연성인쇄회로기판(400)이 솔더링되는 면의 반대 면(343)이 제3 인쇄회로기판(200)에 전기적으로 솔더링되는, 전자 장치(1).
  14. 전자 장치(1)에 있어서,
    전면 커버;
    후면 커버;
    프레임(1000); 및
    상기 전면 커버, 상기 후면 커버 및 상기 프레임(1000)이 형성하는 공간 내부에 배치되는 인쇄회로기판 어셈블리(10)를 포함하고,
    상기 인쇄회로기판 어셈블리(10)는,
    제1 인쇄회로기판(100)과 제2 인쇄회로기판(300) 사이에서 양측 종단 부근(410, 430) 중 제1 종단 부근(430)이 상기 제1 인쇄회로기판(100) 및 상기 제2 인쇄회로기판(300)에 솔더링되고, 상기 제2 인쇄회로기판(300)과 제3 인쇄회로기판(200) 사이에서 상기 양측 종단 부근(410, 430) 중 제2 종단 부근(410)이 상기 제2 인쇄회로기판(300) 및 상기 제3 인쇄회로기판(200)에 솔더링된 연성인쇄회로기판(400)을 포함하되,
    여기서, 상기 제1 인쇄회로기판(100)에서 상기 연성인쇄회로기판(400)이 솔더링되는 면(133)에 배치된 하나 또는 복수의 전자 부품(116, 117)이 덮여지도록 상기 연성인쇄회로기판(400)을 배치한, 전자 장치(1).
  15. 제14항에 있어서,
    상기 연성인쇄회로기판(400)의 상기 제2 종단 부근(410)이 상기 제2 인쇄회로기판(300)에 마련된 창을 통과하여 상기 제2 인쇄회로기판(300) 및 상기 제3 인쇄회로기판(200) 사이에 솔더링된, 전자 장치(1).
  16. 제12항 또는 제 14항에 있어서,
    상기 제2 인쇄회로기판(300)에는, 상기 하나 또는 복수의 전자 부품(116, 117)이 상기 제1 인쇄회로기판(100)에 배치 가능하도록 창이 마련된, 전자 장치(1).
  17. 제12항 또는 제14항에 있어서,
    상기 하나 또는 복수의 전자 부품(116, 117)에 의해 발생하는 전기적 신호를 차폐하기 위하여 상기 제2 인쇄회로기판(300)의 일면에 도전성 레이어가 마련된, 전자 장치(1).
  18. 제12항 또는 제14항에 있어서,
    상기 연성인쇄회로기판(400)의 상기 양측 종단 부근(410, 430)에 마련된 비아 홀(via hole)(415, 435) 표면에 전도성 물질(S1, S2, S3, S4)이 도포된, 전자 장치(1).
  19. 제12항 또는 제14항에 있어서,
    상기 연성인쇄회로기판(400)의 상기 양측 종단 부근(410, 430)에 마련된 비아 홀(415, 435) 내부를 전도성 물질(S1, S2, S3, S4)로 채운, 전자 장치(1).
  20. 제12항 또는 제14항에 있어서,
    상기 연성인쇄회로기판(400)의 형상, 상기 연성인쇄회로기판(400)에 포함된 적어도 하나 이상의 연결 단자(4110, 4130, 4310, 4330)의 배열 또는 상기 연성인쇄회로기판(400)을 구성하는 적어도 하나 이상의 층은, 배선의 형태 또는 인쇄회로기판의 배치 형태를 고려하여 결정되는, 전자 장치(1).
KR1020220155626A 2022-10-27 2022-11-18 인쇄회로기판 어셈블리 및 이를 포함하는 전자 장치 KR20240059497A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220140668 2022-10-27
KR20220140668 2022-10-27

Publications (1)

Publication Number Publication Date
KR20240059497A true KR20240059497A (ko) 2024-05-07

Family

ID=91077962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220155626A KR20240059497A (ko) 2022-10-27 2022-11-18 인쇄회로기판 어셈블리 및 이를 포함하는 전자 장치

Country Status (1)

Country Link
KR (1) KR20240059497A (ko)

Similar Documents

Publication Publication Date Title
US20220352120A1 (en) Interposer and electronic device including interposer
US20220376386A1 (en) Electronic device including antenna and printed circuit board
US20220418108A1 (en) Interposer structure and an electronic device including the same
KR20240059497A (ko) 인쇄회로기판 어셈블리 및 이를 포함하는 전자 장치
KR20220022242A (ko) 회로 기판 모듈 및 이를 포함하는 전자 장치
US12041717B2 (en) Rigid flexible printed circuit board and electronic device including the same
US20240250412A1 (en) Antenna and electronic device comprising same
EP4408132A1 (en) Printed circuit board module and electronic apparatus comprising same
US20230354511A1 (en) Flexible circuit board and electronic device comprising same
US20230119170A1 (en) Electronic device including thermosetting bonding sheet
EP4326014A1 (en) Circuit board and electronic device comprising same
EP4167689A1 (en) Circuit board module and electronic apparatus including same
US20230116299A1 (en) Electronic device comprising printed circuit board
US20230141357A1 (en) Electrical connection structure and electronic device including the same
US20230156107A1 (en) Electronic device including cable connector
US20240195049A1 (en) Wave antenna and electronic device including the same
KR20220020088A (ko) 전자 장치
KR20220014729A (ko) 손상 방지를 위한 보강 구조를 포함하는 전자 장치
KR20230132331A (ko) 브릿지 인쇄회로기판을 포함하는 전자 장치
KR20220061535A (ko) 솔더 월을 포함하는 전자 장치
KR20240034609A (ko) 쉴드캔을 포함하는 전자 장치
KR20220121020A (ko) 인쇄 회로 기판 어셈블리
KR20240139492A (ko) 커넥터를 포함하는 전자 장치
KR20230121521A (ko) 회로 기판 조립체 및 이를 포함하는 전자 장치
KR20240123199A (ko) 회로 기판 조립체 및 이를 포함하는 전자 장치