KR20240054989A - 트레이스 상호연결부에 커플링된 비아 상호연결부를 갖는 기판을 포함하는 패키지 - Google Patents
트레이스 상호연결부에 커플링된 비아 상호연결부를 갖는 기판을 포함하는 패키지 Download PDFInfo
- Publication number
- KR20240054989A KR20240054989A KR1020247007645A KR20247007645A KR20240054989A KR 20240054989 A KR20240054989 A KR 20240054989A KR 1020247007645 A KR1020247007645 A KR 1020247007645A KR 20247007645 A KR20247007645 A KR 20247007645A KR 20240054989 A KR20240054989 A KR 20240054989A
- Authority
- KR
- South Korea
- Prior art keywords
- trace
- interconnection
- interconnect
- interconnections
- substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 185
- 239000010410 layer Substances 0.000 claims description 286
- 238000000034 method Methods 0.000 claims description 189
- 238000004519 manufacturing process Methods 0.000 claims description 51
- 239000012792 core layer Substances 0.000 claims description 32
- 238000004891 communication Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 description 133
- 229910000679 solder Inorganic materials 0.000 description 62
- 238000005538 encapsulation Methods 0.000 description 39
- 239000002184 metal Substances 0.000 description 32
- 229910052751 metal Inorganic materials 0.000 description 32
- 230000008878 coupling Effects 0.000 description 23
- 238000010168 coupling process Methods 0.000 description 23
- 238000005859 coupling reaction Methods 0.000 description 23
- 238000005530 etching Methods 0.000 description 21
- 238000005137 deposition process Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 18
- 238000007747 plating Methods 0.000 description 18
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000005240 physical vapour deposition Methods 0.000 description 10
- 239000004642 Polyimide Substances 0.000 description 9
- 229920001721 polyimide Polymers 0.000 description 9
- 230000008021 deposition Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 239000004593 Epoxy Substances 0.000 description 5
- 238000000748 compression moulding Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 5
- 238000000465 moulding Methods 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 238000005507 spraying Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000001721 transfer moulding Methods 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000010267 cellular communication Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
기판 및 기판에 커플링된 통합 디바이스를 포함하는 패키지. 기판은 적어도 하나의 유전체 층 및 제1 비아 상호연결부 및 제1 트레이스 상호연결부를 포함하는 복수의 상호연결부들을 포함하며, 제1 비아 상호연결부는 제1 트레이스 상호연결부에 직접 커플링된다. 제1 비아 상호연결부는, 제1 비아 상호연결부와 제1 트레이스 상호연결부 사이에 중간 패드 상호연결부 없이, 제1 트레이스 상호연결부에 커플링된다.
Description
[0001] 본 출원은 2021년 9월 15일자로 미국 특허청에 출원된 정규 출원 일련번호 제17/476,383호에 대한 우선권 및 이익을 주장하며, 상기 정규 출원의 전체 내용은 아래에 완전히 명시된 것처럼 모든 적용 가능한 목적들을 위해 전체적으로 본 명세서에 참고로 포함된다.
[0002] 다양한 특징들은 기판을 갖는 패키지들과 관련된다.
[0003] 패키지는 기판 및 통합 디바이스들을 포함할 수 있다. 이러한 구성요소들은 다양한 전기적 기능들을 수행할 수 있는 패키지를 제공하기 위해 함께 커플링된다. 더 나은 성능의 패키지들을 제공하고 패키지들의 전체 크기를 줄여야 할 필요성이 지속적으로 제기되고 있다.
[0004] 다양한 특징들이 기판을 갖는 패키지와 관련된다.
[0005] 일 예는 기판 및 기판에 커플링된 통합 디바이스를 포함하는 패키지를 제공한다. 기판은 적어도 하나의 유전체 층과, 제1 비아 상호연결부 및 제1 트레이스 상호연결부를 포함하는 복수의 상호연결부들을 포함한다. 제1 비아 상호연결부는 제1 트레이스 상호연결부에 직접 커플링된다.
[0006] 다른 예는 기판을 포함하는 장치를 제공한다. 기판은 적어도 하나의 유전체 층 및 제1 비아 상호연결부 및 제1 트레이스 상호연결부를 포함하는 복수의 상호연결부들을 포함한다. 제1 비아 상호연결부는 제1 트레이스 상호연결부에 직접 커플링된다.
[0007] 다른 예는 기판 제조 방법을 제공한다. 방법은 적어도 하나의 유전체 층을 제공한다. 방법은 제1 비아 상호연결부 및 제1 트레이스 상호연결부를 포함하는 복수의 상호연결부들을 형성한다. 제1 비아 상호연결부는 제1 비아 상호연결부가 제1 트레이스 상호연결부에 직접 커플링되도록 형성된다.
[0008] 다양한 특징들, 성질 및 장점들은 아래에 개시된 상세한 설명으로부터, 동일한 참조 부호들이 전반적으로 대응하여 식별되는 도면들과 함께 고려될 때 명백해질 수 있다.
[0009] 도 1은 트레이스 상호연결부에 직접 커플링되는 비아 상호연결부를 갖는 기판을 포함하는 패키지의 예시적인 단면 프로파일 도를 예시한다.
[0010] 도 2는 트레이스 상호연결부에 직접 커플링되는 비아 상호연결부를 갖는 기판을 포함하는 패키지의 예시적인 확대도를 예시한다.
[0011] 도 3은 트레이스 상호연결부에 직접 커플링하는 비아 상호연결부를 갖는 기판을 포함하는 패키지의 예시적인 단면 프로파일 도를 예시한다.
[0012] 도 4는 트레이스 상호연결부에 직접 커플링되는 비아 상호연결부를 갖는 기판을 포함하는 패키지의 예시적인 확대도를 예시한다.
[0013] 도 5는 트레이스 상호연결부에 직접 커플링되는 비아 상호연결부의 예시적인 도면을 예시한다.
[0014] 도 6은 트레이스 상호연결부들에 직접 커플링되는 비아 상호연결부들의 예시적인 평면도를 예시한다.
[0015] 도 7은 트레이스 상호연결부에 직접 커플링되는 비아 상호연결부의 예시적인 평면도를 예시한다.
[0016] 도 8은 기판의 이스케이프 부분에서 트레이스 상호연결부에 직접 커플링되는 비아 상호연결부를 갖는 기판의 예시적인 평면도를 예시한다.
[0017] 도 9a 내지 도 9b는 트레이스 상호연결부에 직접 커플링하는 비아 상호연결부를 갖는 기판의 제조를 위한 예시적인 시퀀스를 예시한다.
[0018] 도 10은 트레이스 상호연결부에 직접 커플링하는 비아 상호연결부를 갖는 기판을 제조하는 방법의 예시적인 흐름도를 예시한다.
[0019] 도 11a 내지 도 11c는 트레이스 상호연결부에 직접 커플링하는 비아 상호연결부를 갖는 기판을 제조하기 위한 예시적인 시퀀스를 예시한다.
[0020] 도 12는 트레이스 상호연결부에 직접 커플링하는 비아 상호연결부를 갖는 기판을 제조하기 위한 방법의 예시적인 흐름도를 예시한다.
[0021] 도 13은 트레이스 상호연결부에 직접 커플링하는 비아 상호연결부를 갖는 기판을 포함하는 패키지를 제조하기 위한 예시적인 시퀀스를 예시한다.
[0022] 도 14는 트레이스 상호연결부에 직접 커플링하는 비아 상호연결부를 갖는 기판을 포함하는 패키지를 제조하기 위한 예시적인 시퀀스를 예시한다.
[0023] 도 15는 트레이스 상호연결부에 직접 커플링되는 비아 상호연결부를 갖는 기판을 포함하는 패키지를 제조하기 위한 방법의 예시적인 흐름도를 예시한다.
[0024] 도 16은 본 명세서에 설명된 다이, 전자 회로, 통합 디바이스, IPD(integrated passive device), 수동 구성요소, 패키지 및/또는 디바이스 패키지를 통합할 수 있는 다양한 전자 디바이스들을 예시한다.
[0009] 도 1은 트레이스 상호연결부에 직접 커플링되는 비아 상호연결부를 갖는 기판을 포함하는 패키지의 예시적인 단면 프로파일 도를 예시한다.
[0010] 도 2는 트레이스 상호연결부에 직접 커플링되는 비아 상호연결부를 갖는 기판을 포함하는 패키지의 예시적인 확대도를 예시한다.
[0011] 도 3은 트레이스 상호연결부에 직접 커플링하는 비아 상호연결부를 갖는 기판을 포함하는 패키지의 예시적인 단면 프로파일 도를 예시한다.
[0012] 도 4는 트레이스 상호연결부에 직접 커플링되는 비아 상호연결부를 갖는 기판을 포함하는 패키지의 예시적인 확대도를 예시한다.
[0013] 도 5는 트레이스 상호연결부에 직접 커플링되는 비아 상호연결부의 예시적인 도면을 예시한다.
[0014] 도 6은 트레이스 상호연결부들에 직접 커플링되는 비아 상호연결부들의 예시적인 평면도를 예시한다.
[0015] 도 7은 트레이스 상호연결부에 직접 커플링되는 비아 상호연결부의 예시적인 평면도를 예시한다.
[0016] 도 8은 기판의 이스케이프 부분에서 트레이스 상호연결부에 직접 커플링되는 비아 상호연결부를 갖는 기판의 예시적인 평면도를 예시한다.
[0017] 도 9a 내지 도 9b는 트레이스 상호연결부에 직접 커플링하는 비아 상호연결부를 갖는 기판의 제조를 위한 예시적인 시퀀스를 예시한다.
[0018] 도 10은 트레이스 상호연결부에 직접 커플링하는 비아 상호연결부를 갖는 기판을 제조하는 방법의 예시적인 흐름도를 예시한다.
[0019] 도 11a 내지 도 11c는 트레이스 상호연결부에 직접 커플링하는 비아 상호연결부를 갖는 기판을 제조하기 위한 예시적인 시퀀스를 예시한다.
[0020] 도 12는 트레이스 상호연결부에 직접 커플링하는 비아 상호연결부를 갖는 기판을 제조하기 위한 방법의 예시적인 흐름도를 예시한다.
[0021] 도 13은 트레이스 상호연결부에 직접 커플링하는 비아 상호연결부를 갖는 기판을 포함하는 패키지를 제조하기 위한 예시적인 시퀀스를 예시한다.
[0022] 도 14는 트레이스 상호연결부에 직접 커플링하는 비아 상호연결부를 갖는 기판을 포함하는 패키지를 제조하기 위한 예시적인 시퀀스를 예시한다.
[0023] 도 15는 트레이스 상호연결부에 직접 커플링되는 비아 상호연결부를 갖는 기판을 포함하는 패키지를 제조하기 위한 방법의 예시적인 흐름도를 예시한다.
[0024] 도 16은 본 명세서에 설명된 다이, 전자 회로, 통합 디바이스, IPD(integrated passive device), 수동 구성요소, 패키지 및/또는 디바이스 패키지를 통합할 수 있는 다양한 전자 디바이스들을 예시한다.
[0025] 이하의 설명에서는, 본 개시의 다양한 양태들에 대한 완전한 이해를 제공하기 위해 구체적인 세부 사항들이 주어진다. 그러나, 당업자에게는 이러한 특정 세부 사항들 없이도 양태들이 실시될 수 있다는 것이 이해될 것이다. 예를 들어, 회로들은 불필요한 세부 사항으로 양태들을 모호하게 하지 않기 위해 블록도들로 도시될 수 있다. 다른 예들에서, 본 개시 내용의 양태들을 모호하게 하지 않기 위해, 잘-알려진 회로들, 구조들 및 기법들은 상세하게 도시되지 않을 수 있다.
[0026] 본 개시는 기판 및 기판에 커플링된 통합 디바이스를 포함하는 패키지를 설명한다. 기판은 적어도 하나의 유전체 층과, 제1 비아 상호연결부 및 제1 트레이스 상호연결부를 포함하는 복수의 상호연결부들을 포함한다. 제1 비아 상호연결부는 제1 트레이스 상호연결부에 직접 커플링된다. 제1 비아 상호연결부는, 제1 비아 상호연결부와 제1 트레이스 상호연결부 사이에 중간 패드 상호연결부 없이, 제1 트레이스 상호연결부에 커플링된다. 비아 상호연결부를 트레이스 상호연결부에 직접 커플링하면 기판 내 트레이스 상호연결부들의 수가 증가하여 기판의 상호연결부 라우팅 밀도를 증가시키는 동시에 기판 및/또는 패키지의 전체 풋프린트와 크기를 줄이는 데 도움이 된다. 고밀도 라우팅은 통합 디바이스 및/또는 패키지의 성능을 개선하는 데 도움이 될 수 있다.
트레이스 상호연결부에 커플링되는 비아 상호연결부를 갖는 기판을 포함하는 예시적인 패키지
[0027] 도 1은 트레이스 상호연결부에 대한 직접 비아 상호연결부 커플링을 갖는 기판을 포함하는 패키지(100)의 단면 프로파일 도를 예시한다. 패키지(100)는 기판(102), 통합 디바이스(104) 및 캡슐화 층(108)을 포함한다.
[0028] 기판(102)은 적어도 하나의 유전체 층(120), 복수의 상호연결부들(122), 솔더 레지스트 층(124) 및 솔더 레지스트 층(126)을 포함한다. 기판(102)은 코어리스 기판(예를 들어, ETS(embedded trace substrate))일 수 있다. 기판(102)은 제1 표면(예를 들어, 최상부 표면) 및 제2 표면(예를 들어, 저부 표면)을 포함할 수 있다. 솔더 레지스트 층(124)은 기판(102)의 제1 표면 상에 위치할 수 있다. 솔더 레지스트 층(126)은 기판(102)의 제2 표면 상에 위치할 수 있다. 복수의 상호연결부들(122)은 비아 상호연결부(122a) 및 비아 상호연결부(122b)를 포함한다. 추가로 후술하는 바와 같이, 비아 상호연결부(예를 들어, 122a, 122b)는 비아 상호연결부와 트레이스 상호연결부 사이의 중간 패드 상호연결부의 필요성을 우회하여 하나 이상의 트레이스 상호연결부들에 직접 커플링될 수 있다. 비아 상호연결부들과 트레이스 상호연결부들의 이러한 직접 커플링은 라우팅 밀도가 매우 높고, 패드 상호연결부들이 다른 상호연결부들에 사용될 수 있는 많은 공간을 차지할 수 있는 기판(102)의 이스케이프 부분에 위치할 수 있다.
[0029] 복수의 솔더 상호연결부들(130)은 기판(102)의 복수의 상호연결부들(122)에 커플링된다. 통합 디바이스(104)는 복수의 솔더 상호연결부들(140)을 통해 기판(102)의 제1 표면(예를 들어, 최상부 표면)에 커플링된다. 예를 들어, 통합 디바이스(104)는 복수의 솔더 상호연결부들(140)을 통해 기판(102)의 복수의 상호연결부들(122)에 커플링된다.
[0030] 캡슐화 층(108)은 기판(102)의 제1 표면 위에 제공(예를 들어, 형성)된다. 캡슐화 층(108)은 통합 디바이스(104)를 캡슐화할 수 있다. 캡슐화 층(108)은 몰드, 수지 및/또는 에폭시를 포함할 수 있다. 압축 성형 프로세스, 트랜스퍼 성형 프로세스, 또는 액체 성형 프로세스가 캡슐화 층(108)을 형성하는 데 사용될 수 있다. 캡슐화 층(108)은 포토 에칭이 가능할 수 있다. 캡슐화 층(108)은 캡슐화를 위한 수단일 수 있다.
[0031] 도 2는 도 1의 패키지(100)의 예시적인 확대도를 예시한다. 도 2에 도시된 바와 같이, 통합 디바이스(104)는 복수의 솔더 상호연결부들(140)을 통해 기판(102)에 커플링된다. 기판(102)은 적어도 하나의 유전체 층(120) 및 복수의 상호연결부들(122)을 포함한다. 복수의 상호연결부들(122)은 비아 상호연결부(122a), 트레이스 상호연결부(122c) 및 트레이스 상호연결부(122d)를 포함한다. 트레이스 상호연결부(122c)는 비아 상호연결부(122a)에 직접 커플링된다. 이 예에서, 트레이스 상호연결부(122c)는, 비아 상호연결부(122a)와 트레이스 상호연결부(122c) 사이에 중간 패드 상호연결부 없이, 비아 상호연결부(122a)의 표면(예를 들어, 저부 표면)에 커플링된다. 트레이스 상호연결부(122d)는, 비아 상호연결부(122a)에 직접 커플링된다. 이 예에서, 트레이스 상호연결부(122d)는 비아 상호연결부(122a)와 트레이스 상호연결부(122d) 사이에 중간 패드 상호연결부 없이, 비아 상호연결부(122a)의 측면 부분(예를 들어, 측면 표면)에 커플링된다. 일부 구현예들에서, 트레이스 상호연결부(122d)는 비아 상호연결부(122a) 내에 내장된 것으로 간주될 수 있다.
[0032] 서로 다른 구현예들은 트레이스 상호연결부들에 직접 커플링하는 비아 상호연결부들을 갖는 서로 다른 기판들을 사용할 수 있고, 그 반대의 경우도 마찬가지이다. 예를 들어, 일부 구현예들은 트레이스 상호연결부들을 직접 커플링하는 비아 상호연결부들을 포함하는 코어 기판을 사용할 수 있고, 그 반대의 경우도 마찬가지이다.
[0033] 도 3은 트레이스 상호연결부에 대한 직접 비아 상호연결부 커플링을 갖는 코어 기판을 포함하는 패키지(300)의 단면 프로파일 도를 예시한다. 패키지(300)는 기판(302), 통합 디바이스(104) 및 캡슐화 층(108)을 포함한다.
[0034] 기판(302)은 코어 기판일 수 있다. 기판(302)은 코어층(301), 적어도 하나의 유전체 층(320), 적어도 하나의 유전체 층(340), 복수의 코어 상호연결부들(312), 복수의 상호연결부들(322), 복수의 상호연결부들(342), 솔더 레지스트 층(124) 및 솔더 레지스트 층(126)을 포함한다. 기판(302)은 제1 표면(예를 들어, 최상부 표면) 및 제2 표면(예를 들어, 저부 표면)을 포함할 수 있다. 솔더 레지스트 층(124)은 기판(302)의 제1 표면 위에 위치할 수 있다. 솔더 레지스트 층(126)은 기판(302)의 제2 표면 위에 위치할 수 있다. 복수의 상호연결부들(322)은 비아 상호연결부(322a)를 포함한다. 복수의 상호연결부들(342)은 비아 상호연결부(342a)를 포함한다. 이하에서 더 설명하겠지만, 비아 상호연결부(예를 들어, 322a, 342a)는 비아 상호연결부와 트레이스 상호연결부 사이에 중간 패드 상호연결부에 필요성을 우회하여 하나 이상의 트레이스 상호연결부들에 직접 커플링될 수 있다.
[0035] 복수의 솔더 상호연결부들(130)은 기판(302)의 복수의 상호연결부들(342)에 커플링된다. 통합 디바이스(104)는 복수의 솔더 상호연결부들(140)을 통해 기판(302)의 제1 표면(예를 들어, 최상부 표면)에 커플링된다. 예를 들어, 통합 디바이스(104)는 복수의 솔더 상호연결부들(140)을 통해 기판(302)의 복수의 상호연결부들(322)에 커플링된다.
[0036] 캡슐화 층(108)은 기판(302)의 제1 표면 위에 제공(예를 들어, 형성)된다. 캡슐화 층(108)은 통합 디바이스(104)를 캡슐화할 수 있다. 캡슐화 층(108)은 몰드, 수지 및/또는 에폭시를 포함할 수 있다. 압축 성형 프로세스, 트랜스퍼 성형 프로세스, 또는 액체 성형 프로세스가 캡슐화 층(108)을 형성하는 데 사용될 수 있다. 캡슐화 층(108)은 포토 에칭이 가능할 수 있다. 캡슐화 층(108)은 캡슐화를 위한 수단일 수 있다.
[0037] 도 4는 도 3의 패키지(300)의 예시적인 확대도를 예시한다. 도 4에 도시된 바와 같이, 통합 디바이스(104)는 복수의 솔더 상호연결부들(140)을 통해 기판(302)에 커플링된다. 기판(302)은 코어층(301), 적어도 하나의 유전체 층(320), 적어도 하나의 유전체 층(340), 복수의 코어 상호연결부들(312), 복수의 상호연결부들(322) 및 복수의 상호연결부들(342)을 포함한다. 복수의 상호연결부들(322)은 비아 상호연결부(322b), 트레이스 상호연결부(322c), 트레이스 상호연결부(322d), 비아 상호연결부(322e) 및 트레이스 상호연결부(322f)를 포함한다.
[0038] 트레이스 상호연결부(322c)는 비아 상호연결부(322b)에 직접 커플링된다. 이 예에서, 트레이스 상호연결부(322c)는, 비아 상호연결부(322b)와 트레이스 상호연결부(322c) 사이에 중간 패드 상호연결부 없이, 비아 상호연결부(322b)의 표면(예를 들어, 제1 표면, 최상부 표면)에 커플링되어 있다. 트레이스 상호연결부(322d)는 비아 상호연결부(322b)에 직접 커플링된다. 이 예에서, 트레이스 상호연결부(322d)는, 비아 상호연결부(322b)와 트레이스 상호연결부(322d) 사이에 중간 패드 상호연결부 없이, 비아 상호연결부(322b)의 측면 부분(예를 들어, 측면 표면)에 커플링된다. 일부 구현예들에서, 트레이스 상호연결부(322d)는 비아 상호연결부(322b) 내에 내장된 것으로 간주될 수 있다.
[0039] 트레이스 상호연결부(322f)는 비아 상호연결부(322e)에 직접 커플링된다. 이 예에서, 트레이스 상호연결부(322f)는, 비아 상호연결부(322e)와 트레이스 상호연결부(322f) 사이에 중간 패드 상호연결부 없이, 비아 상호연결부(322e)의 표면(예를 들어, 제1 표면, 최상부 표면)에 커플링되어 있다. 트레이스 상호연결부(322c)는 비아 상호연결부(322e)에 직접 커플링된다. 이 예에서, 트레이스 상호연결부(322c)는, 비아 상호연결부(322e)와 트레이스 상호연결부(322c) 사이에 중간 패드 상호연결부 없이, 비아 상호연결부(322e)의 측면 부분(예를 들어, 측면 표면)에 커플링된다. 일부 구현예들에서, 트레이스 상호연결부(322c)는 비아 상호연결부(322e) 내에 내장된 것으로 간주될 수 있다.
[0040] 트레이스 상호연결부(342c)는 비아 상호연결부(342b)에 직접 커플링된다. 이 예에서, 트레이스 상호연결부(342c)는, 비아 상호연결부(342b)와 트레이스 상호연결부(342c) 사이에 중간 패드 상호연결부 없이, 비아 상호연결부(342b)의 표면(예를 들어, 제1 표면, 저부 표면)에 커플링된다. 트레이스 상호연결부(342d)는 비아 상호연결부(342b)에 직접 커플링된다. 이 예에서, 트레이스 상호연결부(342d)는, 비아 상호연결부(342b)와 트레이스 상호연결부(342d) 사이에 중간 패드 상호연결부 없이, 비아 상호연결부(342b)의 측면 부분(예를 들어, 측면 표면)에 커플링된다. 일부 구현예들에서, 트레이스 상호연결부(342d)는 비아 상호연결부(342b) 내에 내장된 것으로 간주될 수 있다.
[0041] 트레이스 상호연결부(342f)는 비아 상호연결부(342e)에 직접 커플링된다. 이 예에서, 트레이스 상호연결부(342f)는, 비아 상호연결부(342e)와 트레이스 상호연결부(342f) 사이에 중간 패드 상호연결부 없이, 비아 상호연결부(342e)의 표면(예를 들어, 제1 표면, 저부 표면)에 커플링된다. 트레이스 상호연결부(342c)는 비아 상호연결부(342e)에 직접 커플링된다. 이 예에서, 트레이스 상호연결부(342c)는, 비아 상호연결부(342e)와 트레이스 상호연결부(342c) 사이에 중간 패드 상호연결부 없이, 비아 상호연결부(342e)의 측면 부분(예를 들어, 측면 표면)에 커플링된다. 일부 구현예들에서, 트레이스 상호연결부(342c)는 비아 상호연결부(342e) 내에 내장된 것으로 간주될 수 있다.
[0042] 기판(102) 및/또는 기판(302)의 경우, 트레이스 상호연결부들의 일부가 패드 상호연결부를 통해 비아 상호연결부들에 커플링될 수 있음이 유의해야 한다.
[0043] 도 5는 트레이스 상호연결부들에 대한 직접 비아 상호연결부 커플링의 예시적인 도면을 예시한다. 도 5는 비아 상호연결부(500), 트레이스 상호연결부(502) 및 트레이스 상호연결부(504)를 예시한다. 비아 상호연결부(500)는 본 개시에 설명된 비아 상호연결부들 중 임의의 것을 나타낼 수 있다. 트레이스 상호연결부(502) 및/또는 트레이스 상호연결부(504)는 본 개시에 설명된 트레이스 상호연결부들 중 임의의 것을 나타낼 수 있다. 트레이스 상호연결부(502)는 비아 상호연결부(500)의 표면(예를 들어, 제1 표면, 최상부 표면, 저부 표면)에 직접 커플링된다. 트레이스 상호연결부(504)는 비아 상호연결부(500)의 측면 부분(예를 들어, 측면 표면)에 직접 커플링된다.
[0044] 비아 상호연결부(500)는 비아 폭(예를 들어, 비아 직경, 제1 폭)을 포함한다. 트레이스 상호연결부(502)는 트레이스 폭(예를 들어, 제2 폭, 제3 폭)을 포함한다. 트레이스 상호연결부(502)는 트레이스 폭(예를 들어, 제2 폭, 제3 폭)을 포함한다. 도 5에 도시된 바와 같이, 트레이스 상호연결부(502)의 트레이스 폭 및/또는 트레이스 상호연결부(504)의 트레이스 폭은 비아 상호연결부(500)의 비아 폭보다 작다. 상호연결부(500)의 비아 폭은 트레이스 상호연결부(502)의 트레이스 폭 및/또는 트레이스 상호연결부(504)의 트레이스 폭보다 더 크다. 패드 상호연결부는 전형적으로 (ⅰ) 트레이스 상호연결부의 폭 및 (ⅱ) 비아 상호연결부의 폭 및/또는 직경보다 큰 폭 및/또는 직경을 갖는 금속층(예를 들어, M1, M2, ...) 상의 상호연결부로서 정의된다. 도 5는 비아 상호연결부를 트레이스 상호연결부에 직접 커플링하는 것이 어떻게 비아 상호연결부와 트레이스 상호연결부 사이의 패드 상호연결부를 우회할 수 있는지에 대한 보다 상세한 예를 예시한다.
[0045] 일부 구현예들에서, 트레이스 상호연결부(504)는 비아 상호연결부(500) 내에 내장된 것으로 간주될 수 있다. 일부 구현예들에서, 비아 상호연결부(500) 내에 내장된 트레이스 상호연결부(504)의 부분은 비아 상호연결부(500)와 구별되지 않을 수 있다. 일부 구현예들에서, 트레이스 상호연결부(504)와 비아 상호연결부(500) 사이에는 인터페이스가 있을 수 있다. 일부 구현예들에서, 트레이스 상호연결부(502)는 제1 트레이스 상호연결부일 수 있고, 트레이스 상호연결부(504)는 제2 트레이스 상호연결부일 수 있다. 일부 구현예들에서, 트레이스 상호연결부(504)는 제1 트레이스 상호연결부일 수 있고, 트레이스 상호연결부(502)는 제2 트레이스 상호연결부일 수 있다.
[0046] 도 6은 기판 내의 상호연결부들의 예시적인 구성들에 대한 평면도를 예시한다. 도 6은 비아 상호연결부(602a), 비아 상호연결부(602b), 비아 상호연결부(602c), 비아 상호연결부(602d), 패드 상호연결부(604a), 패드 상호연결부(604b), 트레이스 상호연결부(606a) 및 트레이스 상호연결부(606b)를 예시한다. 일부 구현예들에서, 비아 상호연결부들(예를 들어, 602a, 602b, 602c, 602d)의 적어도 일부가 패드 상호연결부들(예를 들어, 604a, 604b)과 동일한 금속층 상에 위치할 수 있다. 일부 구현예들에서, 비아 상호연결부들(예를 들어, 602a, 602b, 602c, 602d)의 적어도 일부가 트레이스 상호연결부들(예를 들어, 606a, 606b)과 동일한 금속층 상에 위치할 수 있다. 일부 구현예들에서, 트레이스 상호연결부들(예를 들어, 606a, 606b)은 비아 상호연결부들(예를 들어, 602b, 602c, 602d)의 측면 부분을 통해 내장될 수 있다. 일부 구현예들에서, 트레이스 상호연결부들(예를 들어, 606a, 606b)은 비아 상호연결부들(예를 들어, 602b, 602c, 602d)의 일부(예를 들어, 최상부 부분, 저부 부분) 위에 위치하여 커플링할 수 있다.
[0047] 비아 상호연결부(602a)는 패드 상호연결부(604a)에 직접 커플링된다. 비아 상호연결부(602a)의 비아 폭(예를 들어, 비아 직경)은 패드 상호연결부(604a)의 패드 폭과 거의 동일할 수 있다. 그러나, 비아 상호연결부(602a)의 비아 폭(예를 들어, 비아 직경)은 서로 다른 방향에 따라 패드 상호연결부(604a)의 패드 폭보다 작을 수 있다. 트레이스 상호연결부(606a)는 비아 상호연결부(602b)에 직접 커플링된다. 트레이스 상호연결부(606a)는 패드 상호연결부(604b)에 직접 커플링된다. 트레이스 상호연결부(606b)는 비아 상호연결부(602c)에 직접 커플링된다. 트레이스 상호연결부(606a)는 비아 상호연결부(602d)에 직접 커플링된다.
[0048] 도 7은 기판 내의 상호연결부들의 구성의 예시적인 평면도를 예시한다. 도 7은 비아 상호연결부(702), 트레이스 상호연결부(704a) 및 트레이스 상호연결부(704b)를 예시한다. 비아 상호연결부(702)는 트레이스 상호연결부(704a)에 직접 커플링된다. 트레이스 상호연결부(704b)는 트레이스 상호연결부(704a)에 인접한다. 트레이스 상호연결부(704a)는 트레이스 상호연결부(704b)와 동일한 금속층 상에 있을 수 있다. 비아 상호연결부(702)의 일부는 트레이스 상호연결부(704a) 및 트레이스 상호연결부(704b)와 동일한 금속층 상에 위치할 수 있다. 일부 구현예들에서, 트레이스 상호연결부(704a)는 비아 상호연결부(702)의 일부 위에 위치할 수 있다. 트레이스 상호연결부(704b)의 적어도 일부는 트레이스 상호연결부(704a)의 적어도 일부에 평행하며, 그 반대의 경우도 마찬가지이다. 비아 상호연결부와 트레이스 상호연결부 사이에 직접 커플링을 사용함으로써, 비아 상호연결부와 트레이스 상호연결부 사이의 패드 상호연결부를 우회하여 인접한 트레이스 상호연결부가 서로 더 가깝게 배치되는 것을 가능하게 한다. 패드 상호연결부들은 통상적으로 트레이스 상호연결부들 및 비아 상호연결부들보다 폭이 더 넓기 때문에 인접한 트레이스 상호연결부들 사이에 더 넓은 간격이 필요하다. 그러나 패드 상호연결부들을 제거하면, 트레이스 상호연결부들을 서로 얼마나 가깝게 배치할 수 있는지에 대한 제한 인자는 비아 상호연결부들의 크기(예를 들어, 폭, 지름)이다. 비아 상호연결부의 크기는 패드 상호연결부들의 크기보다 작을 수 있지만 트레이스 상호연결부들의 크기보다 클 수 있다. 일부 구현예들에서, 트레이스 상호연결부(704b)와 비아 상호연결부(702) 사이의 최소 간격(S)은 약 25 마이크로미터일 수 있다. 일부 구현예들에서, 트레이스 상호연결부(704b)와 비아 상호연결부(702) 사이의 간격(S)은 45 마이크로미터 미만일 수 있다. 일부 구현예들에서, 트레이스 상호연결부(704b)와 비아 상호연결부(702) 사이의 간격(S)은 약 25 내지 45 마이크로미터의 범위 내에 있을 수 있다. 일부 구현예들에서, 트레이스 상호연결부(704a)는 제1 트레이스 상호연결부일 수 있고, 트레이스 상호연결부(704b)는 제2 트레이스 상호연결부일 수 있다.
[0049] 전술한 바와 같이, 트레이스 상호연결부에 대한 직접 비아 상호연결부 커플링이 구현될 수 있는 하나의 영역은 기판의 이스케이프 부분에 있다. 도 8은 적어도 하나의 유전체 층(120), 복수의 상호연결부들(832), 복수의 상호연결부들(842) 및 복수의 상호연결부들(862)을 포함하는 기판(802)을 예시한다. 기판(802)은 본 개시에 설명된 기판들(예를 들어, 102, 302) 중 임의의 기판의 예시적인 도면 및/또는 구성을 나타낼 수 있다. 기판(802)은 이스케이프 부분(830) 및 비-이스케이프 부분(840)을 포함한다. 이스케이프 부분(830) 및 비-이스케이프 부분(840)은 기판(802)의 부분들일 수 있는데, 통합 디바이스(예를 들어, 104)가 기판(802)에 커플링될 때 이 부분들 위에 통합 디바이스가 위치할 수 있다.
[0050] 복수의 상호연결부들(842)은 기판(802)의 비-이스케이프 부분(840) 내에 위치할 수 있다. 복수의 상호연결부들(832)은 기판(802)의 이스케이프 부분(830) 내에 위치할 수 있다. 복수의 상호연결부들(832)은 통합 디바이스로의 그리고 통합 디바이스로부터의 입력/출력(I/O) 신호들을 위한 적어도 하나의 전기 경로를 제공하도록 구성될 수 있다. 전술한 바와 같이, 복수의 상호연결부들(832)은 트레이스 상호연결부들에 직접 커플링된 비아 상호연결부들을 포함할 수 있다. 명확성을 위해, 트레이스 상호연결부들은 도 8에 도시되어 있지 않다. 그러나, 기판(802)은 이스케이프 부분(830) 및 비-이스케이프 부분(840), 그리고 기판(802)의 다른 부분들에 트레이스 상호연결부들을 포함할 수 있다. 기판(802)의 이스케이프 부분(830)은 고밀도 라우팅을 포함한다. 패드 상호연결부들은 기판 상에서 많은 공간을 차지한다. 기판의 이스케이프 부분(830)에 위치하는 패드들의 수를 제거 및/또는 감소시킴으로써, 트레이스 상호연결부들을 위해 이용가능한 더 많은 공간이 제공되어, 고밀도 라우팅을 가능하게 하고, 이는 기판 및/또는 패키지의 크기를 감소시키는 동시에 패키지의 성능을 향상시키는 데 도움이 될 수 있다. 그러나 트레이스 상호연결부에 대한 직접 비아 상호연결부 커플링은 기판의 어느 부분에서나 구현할 수 있다. 트레이스 상호연결부에 직접 커플링된 비아 상호연결부는 비아 상호연결부에 직접 커플링된 트레이스 상호연결부를 의미할 수도 있다. 비아 상호연결부에 직접 커플링된 트레이스 상호연결부는 또한 트레이스 상호연결부에 직접 커플링된 비아 상호연결부를 의미할 수도 있다.
[0051] 통합 디바이스(예를 들어, 104)는 다이(예를 들어, 반도체 베어 다이)를 포함할 수 있다. 통합 디바이스는 집적 회로들을 포함할 수 있다. 통합 디바이스는 PMIC(power management integrated circuit)를 포함할 수 있다. 통합 디바이스는 애플리케이션 프로세서를 포함할 수 있다. 통합 디바이스는 모뎀을 포함할 수 있다. 통합 디바이스는 RF(radio frequency) 디바이스, 수동 디바이스, 필터, 커패시터, 인덕터, 안테나, 송신기, 수신기, 갈륨비소(GaAs) 기반 통합 디바이스, SAW(surface acoustic wave) 필터, BAW(bulk acoustic wave) 필터, LED(light emitting diode) 통합 디바이스, 실리콘(Si) 기반 통합 디바이스, 실리콘 카바이드(SiC) 기반 통합 디바이스, 메모리, 전력 관리 프로세서 및/또는 이들의 조합들을 포함할 수 있다. 통합 디바이스(예를 들어, 104)는 적어도 하나의 전자 회로(예를 들어, 제1 전자 회로, 제2 전자 회로 등...)를 포함할 수 있다. 통합 디바이스는 전기 구성요소 및/또는 전기 디바이스의 일 예일 수 있다.
[0052] 패키지(예를 들어, 100, 300)는 RF(radio frequency) 패키지로 구현될 수 있다. RF 패키지는 RFFE(radio frequency front end) 패키지일 수 있다. 패키지(예를 들어, 100, 300)는 WiFi(Wireless Fidelity) 통신 및/또는 셀룰러 통신(예를 들어, 2G, 3G, 4G, 5G)을 제공하도록 구성될 수 있다. 패키지들(예를 들어, 100, 300)은 GSM(Global System for Mobile) 통신들, UMTS(Universal Mobile Telecommunications System) 및/또는 LTE(Long-Term Evolution)을 지원하도록 구성될 수 있다. 패키지들(예를 들어, 100, 300)은 서로 다른 주파수들 및/또는 통신 프로토콜들을 갖는 신호들을 송신 및 수신하도록 구성될 수 있다.
[0053] 기판을 갖는 다양한 패키지들을 설명하였으므로, 이제 기판을 제조하기 위한 몇 가지 방법들을 아래에 설명한다.
기판의 제조를 위한 예시적인 시퀀스
[0054] 일부 구현예들에서, 기판의 제조는 여러 프로세스들을 포함한다. 도 9a 내지 도 9b는 기판을 제공하거나 제조하기 위한 예시적인 시퀀스를 예시한다. 일부 구현예들에서, 도 9a 내지 도 9b의 시퀀스는 기판(102)을 제공하거나 제조하는 데 사용될 수 있다. 그러나, 도 9a 내지 도 9b의 프로세스는 본 개시에 설명된 기판들 중 임의의 기판을 제조하는 데 사용될 수 있다.
[0055] 도 9a 내지 도 9b의 시퀀스는 기판을 제공하거나 제조하는 시퀀스를 단순화 및/또는 명확화하기 위해 하나 이상의 단계들을 조합할 수 있다는 점에 유의해야 한다. 일부 구현예들에서, 프로세스들의 순서는 변경되거나 수정될 수 있다. 일부 구현예들에서, 프로세스들 중 하나 이상은 본 개시의 범위를 벗어나지 않고 대체되거나 치환될 수 있다.
[0056] 도 9a에 도시된 바와 같이, 단계 1은 캐리어(900)가 제공된 후의 상태를 예시한다. 시드층(901) 및 상호연결부들(902)은 캐리어(900) 위에 위치할 수 있다. 상호연결부들(902)은 시드층(901) 위에 위치할 수 있다. 도금 프로세스 및 에칭 프로세스가 상호연결부들(902)을 형성하는 데 사용될 수 있다. 일부 구현예들에서, 캐리어(900)에는 시드층(901) 및 상호연결부들(902)을 형성하도록 패턴화된 금속층이 제공될 수 있다. 상호연결부들(902)은 복수의 상호연결부들(122)로부터의 상호연결부들 중 적어도 일부를 나타낼 수 있다.
[0057] 단계 2는 캐리어(900), 시드층(901) 및 상호연결부들(902) 위에 유전체 층(920)이 형성된 후의 상태를 예시한다. 유전체 층(920)을 형성하기 위해 증착 및/또는 적층 프로세스가 사용될 수 있다. 유전체 층(920)은 프리프레그 및/또는 폴리이미드를 포함할 수 있다. 유전체 층(920)은 포토이미징 가능한 유전체를 포함할 수 있다. 그러나, 서로 다른 구현예들은 유전체 층을 위해 서로 다른 재료들을 사용할 수 있다.
[0058] 단계 3은 유전체 층(920) 내에 복수의 캐비티들(910)이 형성된 후의 상태를 예시한다. 복수의 캐비티들(910)은 에칭 프로세스(예를 들어, 포토 에칭 프로세스) 또는 레이저 프로세스를 사용하여 형성될 수 있다.
[0059] 단계 4는 복수의 캐비티들(910) 내부 및 상부를 포함하여, 유전체 층(920) 내부 및 상부에 상호연결부들(912)이 형성된 후의 상태를 예시한다. 예를 들어, 비아, 패드 및/또는 트레이스들이 형성될 수 있다. 단계 4는 비아 상호연결부를 트레이스 상호연결부에 직접 커플링하는 예를 예시할 수 있다. 도금 프로세스는 상호연결부들을 형성하는 데 사용될 수 있다.
[0060] 단계 5는 유전체 층(922)이 유전체 층(920) 및 상호연결부들(912) 위에 형성된 후의 상태를 예시한다. 유전체 층(922)을 형성하기 위해 증착 및/또는 적층 프로세스가 사용될 수 있다. 유전체 층(922)은 프리프레그 및/또는 폴리이미드를 포함할 수 있다. 유전체 층(922)은 포토-이미징 가능한 유전체를 포함할 수 있다. 그러나, 서로 다른 구현예들은 유전체 층을 위해 서로 다른 재료들을 사용할 수 있다.
[0061] 도 9b에 도시된 바와 같이, 단계 6은 유전체 층(922) 내에 복수의 캐비티들(930)이 형성된 후의 상태를 예시한다. 복수의 캐비티들(930)은 에칭 프로세스(예를 들어, 포토 에칭 프로세스) 또는 레이저 프로세스를 사용하여 형성될 수 있다.
[0062] 단계 7은 복수의 캐비티들(930) 내 및 위를 포함하여, 유전체 층(922) 내 및 위에 상호연결부들(914)이 형성된 후의 상태를 예시한다. 예를 들어, 비아 상호연결부, 패드 상호연결부 및/또는 트레이스 상호연결부가 형성될 수 있다. 단계 7은 비아 상호연결부를 트레이스 상호연결부에 직접 커플링하는 예를 예시할 수 있다. 단계 7은 트레이스 상호연결부를 비아 상호연결부에 직접 커플링하는 예를 예시할 수 있다. 도금 프로세스는 상호연결부들을 형성하는 데 사용될 수 있다. 일부 구현예들에서, 제1 트레이스 상호연결부에 대한 직접 제1 비아 상호연결부 커플링이 형성된 다음, 제1 비아 상호연결부에 대한 직접 제2 트레이스 상호연결부가 형성될 수 있다. 따라서, 예를 들어, 복수의 캐비티들(930)에 비아 상호연결부들이 형성되어, (복수의 상호연결부들(912)로부터) 트레이스 상호연결부에 직접 비아 상호연결부가 커플링될 수 있고, 유전체 층(922)의 캐비티에 형성된 비아 상호연결부에 직접 커플링되는 트레이스 상호연결부가 형성될 수 있다. 복수의 상호연결부들(902), 복수의 상호연결부들(912) 및/또는 복수의 상호연결부들(914)은 복수의 상호연결부들(122)로 표현될 수 있다. 유전체 층(920) 및/또는 유전체 층(922)은 적어도 하나의 유전체 층(120)으로 표현될 수 있다. 적어도 하나의 유전체 층(120)은 포토-이미징 가능한 유전체를 포함할 수 있다. 적어도 하나의 유전체 층(120)은 프리프레그 및/또는 폴리이미드를 포함할 수 있다. 단계 5 내지 단계 7을 반복적으로 수행함으로써 추가적인 유전체 층들 및 상호연결부들이 형성될 수 있음에 유의해야 한다.
[0063] 단계 8은 캐리어(900)가 적어도 하나의 유전체 층(120) 및 시드층(901)으로부터 디커플링(decoupling)(예를 들어, 디태치(detach), 제거, 연마(grind out))되고, 시드층(901)의 일부들이 제거(예를 들어, 에칭)되어, 적어도 하나의 유전체 층(120) 및 복수의 상호연결부들(122)을 포함하는 기판(102)이 남겨진 상태를 예시한다.
[0064] 단계 9는 솔더 레지스트 층(124) 및 솔더 레지스트 층(126)이 기판(102) 위에 형성된 후의 상태를 예시한다. 증착 프로세스는 솔더 레지스트 층(124) 및 솔더 레지스트 층(126)을 형성하는 데 사용될 수 있다. 일부 구현예들에서, 솔더 레지스트 층은 적어도 하나의 유전체 층(120) 위에 형성되지 않거나 또는 하나만 형성될 수 있다.
[0065] 서로 다른 구현예들은 금속층(들)을 형성하기 위해 서로 다른 프로세스들을 사용할 수 있다. 일부 구현예들에서, 금속층(들)을 형성하기 위한 CVD(chemical vapor deposition) 프로세스 및/또는 PVD(physical vapor deposition) 프로세스가 사용된다. 예를 들어, 스퍼터링 프로세스, 스프레이 코팅 프로세스 및/또는 도금 프로세스가 금속층(들)을 형성하는 데 사용될 수 있다. 하나 이상의 상호연결부들을 형성하는 프로세스는 박리, 마스킹, 마스크 제거 및/또는 에칭을 포함할 수 있다.
기판 제조 방법의 예시적인 흐름도
[0066] 일부 구현예들에서, 기판의 제조는 여러 프로세스들을 포함한다. 도 10은 기판을 제공하거나 제조하기 위한 방법(1000)의 예시적인 흐름도를 예시한다. 일부 구현예들에서, 도 10의 방법(1000)은 도 1 내지 도 2의 기판(들)을 제공하거나 제조하는 데 사용될 수 있다. 예를 들어, 도 10의 방법(1000)은 기판(102)을 제조하는 데 사용될 수 있다.
[0067] 도 10의 방법(1000)은 기판을 제공하거나 제조하는 방법을 단순화 및/또는 명확화하기 위해 하나 이상의 프로세스들을 조합할 수 있다는 점에 유의해야 한다. 일부 구현예들에서, 프로세스들의 순서는 변경되거나 수정될 수 있다.
[0068] 방법은 (1005에서) 캐리어(예를 들어, 900)를 제공한다. 서로 다른 구현예들은 캐리어(900)에 대해 서로 다른 재료들을 사용할 수 있다. 캐리어(900)는 시드층(예를 들어, 901)을 포함할 수 있다. 시드층(901)은 금속(예를 들어, 구리)을 포함할 수 있다. 캐리어는 기판, 유리, 석영 및/또는 캐리어 테이프를 포함할 수 있다. 도 9a의 단계 1은 제공된 시드층을 갖는 캐리어의 일 예를 예시하고 설명한다.
[0069] 방법은 (1010에서) 캐리어(900) 및 시드층(901) 위에 상호연결부들을 형성 및 패턴화한다. 금속층은 상호연결부들을 형성하기 위해 패턴화될 수 있다. 도금 프로세스는 금속층 및 상호연결부들을 형성하는 데 사용될 수 있다. 일부 구현예들에서, 캐리어 및 시드층은 금속층을 포함할 수 있다. 금속층은 시드층 위에 위치하며, 금속층은 상호연결부들(예를 들어, 902)을 형성하도록 패턴화될 수 있다. 도 9a의 단계 1은 시드층 및 캐리어 위에 상호연결부들의 일 예를 예시하고 설명한다.
[0070] 방법은 (1015에서) 시드층(901), 캐리어(900) 및 상호연결부들(902) 위에 유전체 층(920)을 형성한다. 유전체 층(920)을 형성하기 위해 증착 및/또는 적층 프로세스가 사용될 수 있다. 유전체 층(920)은 프리프레그 및/또는 폴리이미드를 포함할 수 있다. 유전체 층(920)은 포토 이미지화 가능한 유전체를 포함할 수 있다. 유전체 층(920)을 형성하는 것은 유전체 층(920) 내에 복수의 캐비티들(예를 들어, 910)을 형성하는 것을 또한 포함할 수 있다. 복수의 캐비티들은 에칭 프로세스(예를 들어, 포토 에칭) 또는 레이저 프로세스를 사용하여 형성될 수 있다. 도 9a의 단계 2 내지 단계 3은 유전체 층 및 유전체 층 내의 캐비티들을 형성하는 일 예를 예시하고 설명한다.
[0071] 방법은 (1020에서) 유전체 층 내 및 유전체 층 위에 상호연결부들을 형성한다. 예를 들어, 상호연결부들(912)은 유전체 층(920) 내부 및 유전체 층(920) 위에 형성될 수 있다. 도금 프로세스가 상호연결부들을 형성하는 데 사용될 수 있다. 상호연결부들을 형성하는 것은 유전체 층 위 및/또는 유전체 층 내에 패턴화된 금속층을 제공하는 것을 포함할 수 있다. 상호연결부들을 형성하는 것은 유전체 층의 캐비티들에 상호연결부들을 형성하는 것을 또한 포함할 수 있다. 일부 구현예들에서, 상호연결부들의 적어도 일부는 트레이스 상호연결부에 직접 커플링되는 비아 상호연결부 및/또는 비아 상호연결부에 직접 커플링되는 트레이스 상호연결부를 포함한다. 도 9a의 단계 4는 유전체 층 내 및/또는 유전체 층 위에 상호연결부들을 형성하는 일 예를 예시하고 설명한다.
[0072] 방법은 (1025에서) 유전체 층(920) 및 상호연결부들(912) 위에 유전체 층(922)을 형성한다. 유전체 층(922)을 형성하기 위해 증착 및/또는 적층 프로세스가 사용될 수 있다. 유전체 층(922)은 프리프레그 및/또는 폴리이미드를 포함할 수 있다. 유전체 층(922)은 포토 이미지화 가능한 유전체를 포함할 수 있다. 유전체 층(922)을 형성하는 것은 유전체 층(922) 내에 복수의 캐비티들(예를 들어, 930)을 형성하는 것을 또한 포함할 수 있다. 복수의 캐비티들은 에칭 프로세스(예를 들어, 포토 에칭) 또는 레이저 프로세스를 사용하여 형성될 수 있다. 도 9a 내지 도 9b의 단계 5 내지 단계 6은 유전체 층 및 유전체 층 내의 캐비티들을 형성하는 일 예를 예시하고 설명한다.
[0073] 방법은 (1030에서) 유전체 층 내 및 유전체 층 위에 상호연결부들을 형성한다. 예를 들어, 상호연결부들(914)은 유전체 층(922) 내 및 유전체 층(922) 위에 형성될 수 있다. 도금 프로세스가 상호연결부들을 형성하는 데 사용될 수 있다. 상호연결부들의 형성은 유전체 층 위 및/또는 유전체 층 내에 패턴화된 금속층을 제공하는 것을 포함할 수 있다. 상호연결부들을 형성하는 것은 유전체 층의 캐비티들에 상호연결부들을 형성하는 것을 또한 포함할 수 있다. 일부 구현예들에서, 상호연결부들의 적어도 일부는 트레이스 상호연결부에 직접 커플링되는 비아 상호연결부 및/또는 비아 상호연결부에 직접 커플링되는 트레이스 상호연결부를 포함한다. 도 9b의 단계 7은 유전체 층 내 및/또는 유전체 층 위에 상호연결부들을 형성하는 일 예를 예시하고 설명한다.
[0074] 방법은 (1035에서) 캐리어(예를 들어, 900)를 시드층(예를 들어, 901)으로부터 디커플링한다. 캐리어(900)는 디태치 및/또는 연마될 수 있다. 방법은 또한 (1035에서) 시드층(예를 들어, 901)의 일부들을 제거할 수도 있다. 에칭 프로세스는 시드층(901)의 일부들을 제거하기 위해 사용될 수 있다. 도 9b의 단계 8은 캐리어 디커플링 및 시드층 제거의 일 예를 예시하고 설명한다.
[0075] 일부 구현예들에서, 캐리어(들) 및 시드층(들) 제거 후에, 방법은 기판 위에 솔더 레지스트 층들(예를 들어, 124, 126)을 형성할 수 있다. 도 9b의 단계 9는 솔더 레지스트 층들을 형성하는 일 예를 예시하고 설명한다.
[0076] 서로 다른 실시예들은 금속층(들)을 형성하기 위해 서로 다른 프로세스들을 사용할 수 있다. 일부 구현예들에서, 금속층(들)을 형성하기 위한 CVD(chemical vapor deposition) 프로세스 및/또는 PVD(physical vapor deposition) 프로세스가 사용된다. 예를 들어, 스퍼터링 프로세스, 스프레이 코팅 프로세스 및/또는 도금 프로세스가 금속층(들)을 형성하는 데 사용될 수 있다. 하나 이상의 상호연결부들을 형성하는 프로세스는 박리, 마스킹, 마스크 제거 및/또는 에칭을 포함할 수 있다.
기판 제조를 위한 예시적인 시퀀스
[0077] 일부 구현예들에서, 기판의 제조는 여러 프로세스들을 포함한다. 도 11a 내지 도 11c는 기판을 제공하거나 제조하기 위한 예시적인 시퀀스를 예시한다. 일부 구현예들에서, 도 11a 내지 도 11c의 시퀀스는 기판(302)을 제공하거나 제조하는 데 사용될 수 있다. 그러나, 도 11a 내지 도 11c의 프로세스는 본 개시에 설명된 기판들 중 임의의 기판을 제조하는 데 사용될 수 있다.
[0078] 도 11a 내지 도 11c의 시퀀스는 기판을 제공하거나 제조하는 시퀀스를 단순화 및/또는 명확화하기 위해 하나 이상의 단계들을 조합할 수 있다는 점에 유의해야 한다. 일부 구현예들에서, 프로세스들의 순서는 변경되거나 수정될 수 있다. 일부 구현예들에서, 프로세스들 중 하나 이상은 본 개시의 범위를 벗어나지 않고 대체되거나 치환될 수 있다.
[0079] 도 11a에 도시된 바와 같이, 단계 1은 코어층(301)이 제공된 후의 상태를 예시한다. 제1 시드층(도시되지 않음)은 코어층(301)의 제1 표면(예를 들어, 최상부 표면) 상에 위치할 수 있고, 제2 시드층(도시되지 않음)은 코어층(301)의 제2 표면(예를 들어, 저부 표면) 상에 위치할 수 있다. 시드층은 금속층(예를 들어, 구리층)을 포함할 수 있다. 시드층이 존재할 때, 상호연결부들 및/또는 유전체 층들이 코어층(301) 및 시드층(들) 위에 형성될 수 있다.
[0080] 단계 2는 코어층(301) 내에 복수의 캐비티들(1111)이 형성된 후의 상태를 예시한다. 레이저 프로세스(예를 들어, 레이저 어블레이션)는 코어층(301)의 두께를 통해 연장되는 적어도 하나의 캐비티를 형성하는 데 사용될 수 있다. 복수의 캐비티들(1111)은 코어층(301)의 제1 표면 및 제2 표면을 통해 형성될 수 있다.
[0081] 단계 3은 복수의 코어 상호연결부들(312)이 복수의 캐비티들(1111)에 형성된 후의 상태를 예시한다. 또한, 단계 3은 복수의 상호연결부들(1112)이 코어층(301)의 제1 표면 위에 형성되고, 복수의 상호연결부들(1114)이 코어층(301)의 제2 표면 위에 형성된 후의 상태를 예시한다. 코어 상호연결부들(312)을 형성하기 위해 도금 프로세스가 사용될 수 있다. 도금 프로세스 및 에칭 프로세스는 상호연결부들(1112 및/또는 1114)을 형성하는 데 사용될 수 있다. 상호연결부들(1112 및/또는 1114) 중 일부는 코어 상호연결부들(312)에 커플링될 수 있다.
[0082] 단계 4는 유전체 층(1120)이 코어층(301)의 제1 표면 및 복수의 상호연결부들(1112) 위에 형성된 후의 상태를 예시한다. 또한, 단계 4는 유전체 층(1140)이 코어층(301)의 제2 표면 및 복수의 상호연결부들(1114) 위에 형성된 후의 상태를 예시한다. 유전체 층(1120) 및 유전체 층(1140)을 형성하기 위해 증착 및/또는 적층 프로세스가 사용될 수 있다. 유전체 층(1120) 및/또는 유전체 층(1140)은 폴리이미드를 포함할 수 있다. 유전체 층(1120) 및/또는 유전체 층(1140)은 포토 이미지화 가능한 유전체를 포함할 수 있다. 그러나, 서로 다른 구현예들은 유전체 층을 위해 서로 다른 재료들을 사용할 수 있다.
[0083] 단계 5는 유전체 층(1120) 내에 복수의 캐비티들(1121)이 형성되고, 유전체 층(1140) 내에 복수의 캐비티들(1141)이 형성된 후의 상태를 예시한다. 복수의 캐비티들(1121) 및/또는 복수의 캐비티들(1141)은 에칭 프로세스(예를 들어, 포토 에칭 프로세스) 또는 레이저 프로세스를 사용하여 형성될 수 있다.
[0084] 도 11b에 도시된 바와 같이, 단계 6은 복수의 상호연결부들(1122)이 유전체 층(1120) 위에 형성되고, 복수의 상호연결부들(1144)이 유전체 층(1140) 위에 형성된 이후의 상태를 예시한다. 복수의 상호연결부들(1122)로부터의 상호연결부들의 일부는 트레이스 상호연결부들에 직접 커플링된 비아 상호연결부들 및/또는 트레이스 상호연결부들에 직접 커플링된 트레이스 상호연결부들을 포함할 수 있다. 복수의 상호연결부들(1144)로부터의 상호연결부들 중 일부는 트레이스 상호연결부들에 직접 커플링된 비아 상호연결부들 및/또는 비아 상호연결부들에 직접 커플링된 트레이스 상호연결부들을 포함할 수 있다. 도금 프로세스 및 에칭 프로세스는 복수의 상호연결부들(1122) 및/또는 복수의 상호연결부들(1144)을 형성하는 데 사용될 수 있다.
[0085] 단계 7은 유전체 층(1160)이 유전체 층(1120) 및 복수의 상호연결부들(1122) 위에 형성된 후의 상태를 예시한다. 또한, 단계 7은 유전체 층(1140) 및 복수의 상호연결부들(1144) 위에 유전체 층(1180)이 형성된 후의 상태를 예시한다. 증착 및/또는 적층 프로세스는 유전체 층(1160) 및 유전체 층(1180)을 형성하는 데 사용될 수 있다. 유전체 층(1160) 및/또는 유전체 층(1180)은 폴리이미드를 포함할 수 있다. 유전체 층(1160) 및/또는 유전체 층(1180)은 포토 이미지화 가능한 유전체를 포함할 수 있다. 그러나, 서로 다른 구현예들은 유전체 층을 위해 서로 다른 재료들을 사용할 수 있다.
[0086] 단계 8은 유전체 층(1160) 내에 복수의 캐비티들(1161)이 형성되고, 유전체 층(1180) 내에 복수의 캐비티들(1181)이 형성된 후의 상태를 예시한다. 복수의 캐비티들(1161) 및/또는 복수의 캐비티들(1181)은 에칭 프로세스(예를 들어, 포토 에칭 프로세스) 또는 레이저 프로세스를 사용하여 형성될 수 있다.
[0087] 도 11c에 도시된 바와 같이, 단계 9는 복수의 상호연결부들(1162)이 유전체 층(1160) 위에 형성되고, 복수의 상호연결부들(1184)이 유전체 층(1180) 위에 형성된 후의 상태를 예시한다. 복수의 상호연결부들(1162)로부터의 상호연결부들의 일부는 트레이스 상호연결부들에 직접 커플링된 비아 상호연결부들 및/또는 트레이스 상호연결부들에 직접 커플링된 트레이스 상호연결부들을 포함할 수 있다. 복수의 상호연결부들(1184)로부터의 상호연결부들 중 일부는 트레이스 상호연결부들에 직접 커플링된 비아 상호연결부들 및/또는 비아 상호연결부들에 직접 커플링된 트레이스 상호연결부들을 포함할 수 있다. 도금 프로세스 및 에칭 프로세스는 복수의 상호연결부들(1162) 및/또는 복수의 상호연결부들(1184)을 형성하는 데 사용될 수 있다. 유전체 층(1120) 및/또는 유전체 층(1160)은 적어도 하나의 유전체 층(320)으로 도시될 수 있다. 복수의 상호연결부들(1112), 복수의 상호연결부들(1122) 및/또는 복수의 상호연결부들(1162)은 복수의 상호연결부들(322)로 표현될 수 있다. 유전체 층(1140) 및/또는 유전체 층(1180)은 적어도 하나의 유전체 층(340)으로 표현될 수 있다. 복수의 상호연결부들(1114), 복수의 상호연결부들(1144) 및/또는 복수의 상호연결부들(1184)은 복수의 상호연결부들(342)로 표현될 수 있다.
[0088] 단계 10은 솔더 레지스트 층(124)이 적어도 하나의 유전체 층(320) 위에 형성되고, 솔더 레지스트 층(126)이 적어도 하나의 유전체 층(340) 위에 형성된 후의 상태를 예시한다. 솔더 레지스트 층(124) 및 솔더 레지스트 층(126)을 형성하기 위해 증착 프로세스가 사용될 수 있다. 일부 구현예들에서, 적어도 하나의 유전체 층(320) 및/또는 적어도 하나의 유전체 층(340) 위에 솔더 레지스트 층이 형성되지 않거나 하나의 솔더 레지스트 층이 형성될 수 있다. 솔더 레지스트 층(124) 및 솔더 레지스트 층(126)은 기판(302)의 일부로 간주될 수 있다.
[0089] 서로 다른 구현예들은 금속층(들)을 형성하기 위해 서로 다른 프로세스들을 사용할 수 있다. 일부 구현예들에서, 금속층(들)을 형성하기 위한 CVD(chemical vapor deposition) 프로세스 및/또는 PVD(physical vapor deposition) 프로세스가 사용된다. 예를 들어, 스퍼터링 프로세스, 스프레이 코팅 프로세스 및/또는 도금 프로세스가 금속층(들)을 형성하는 데 사용될 수 있다. 하나 이상의 상호연결부들을 형성하는 프로세스는 박리, 마스킹, 마스크 제거 및/또는 에칭을 포함할 수 있다.
기판 제조 방법의 예시적인 흐름도
[0090] 일부 구현예들에서, 기판의 제조는 여러 프로세스들을 포함한다. 도 12는 기판을 제공하거나 제조하기 위한 방법(1200)의 예시적인 흐름도를 예시한다. 일부 구현예들에서, 도 12의 방법(1200)은 도 3 내지 도 4의 기판(들)을 제공하거나 제조하기 위해 사용될 수 있다. 예를 들어, 도 12의 방법(1200)은 기판(302)을 제조하는 데 사용될 수 있다.
[0091] 도 12의 방법(1200)은 기판을 제공하거나 제조하는 방법을 단순화 및/또는 명확화하기 위해 하나 이상의 프로세스들을 조합할 수 있음에 유의해야 한다. 일부 구현예들에서, 프로세스들의 순서는 변경되거나 수정될 수 있다.
[0092] 방법은 (1205에서) 코어층(예를 들어, 301)을 제공한다. 서로 다른 구현예들은 코어층(301)에 대해 서로 다른 재료들을 사용할 수 있다. 일부 구현예들에서, 제1 시드층(도시되지 않음)은 코어층(301)의 제1 표면(예를 들어, 최상부 표면) 상에 위치할 수 있고, 제2 시드층(예를 들어, 도시되지 않음)은 코어층(301)의 제2 표면(예를 들어, 저부 표면) 상에 위치할 수 있다. 시드층은 금속층(예를 들어, 구리층)을 포함할 수 있다. 도 11a의 단계 1은 제공된 코어층의 일 예를 예시하고 설명한다.
[0093] 방법은 (1210에서) 코어층(예를 들어, 301) 내에 캐비티들(예를 들어, 1111)을 형성한다. 레이저 프로세스(예를 들어, 레이저 어블레이션)는 코어층(301)의 두께를 통해 연장되는 적어도 하나의 캐비티를 형성하는 데 사용될 수 있다. 캐비티들(1111)은 코어층(301)의 제1 표면 및 제2 표면을 통해 형성될 수 있다. 도 11a의 단계 2는 코어층에 캐비티들을 형성하는 일 예를 예시하고 설명한다.
[0094] 방법은 (1215에서) 복수의 상호연결부들을 형성하기 위해 코어층 내 및 코어층 위에 금속층(들)을 형성 및 패턴화한다. 예를 들어, 복수의 코어 상호연결부들(312)은 복수의 캐비티들(1111) 내에 형성될 수 있다. 복수의 상호연결부들(1112)은 코어층(301)의 제1 표면 위에 형성될 수 있고, 복수의 상호연결부들(1114)은 코어층(301)의 제2 표면 위에 형성될 수 있다. 도금 프로세스 및 에칭 프로세스는 상호연결부들(1112 및/또는 1114)을 형성하는 데 사용될 수 있다. 도 11a의 단계 3은 상호연결부들을 형성하는 일 예를 예시하고 설명한다.
[0095] 방법은 (1220에서) 코어층 위에 유전체 층들을 형성한다. 예를 들어, 유전체 층(1120)은 코어층(301)의 제1 표면 및 복수의 상호연결부들(1112) 위에 형성될 수 있다. 유전체 층(1140)은 코어층(301)의 제2 표면 및 복수의 상호연결부들(1114) 위에 형성될 수 있다. 유전체 층(1120) 및 유전체 층(1140)을 형성하기 위해 증착 및/또는 적층 프로세스가 사용될 수 있다. 유전체 층(1120) 및/또는 유전체 층(1140)은 폴리이미드를 포함할 수 있다. 그러나, 서로 다른 구현예들은 유전체 층을 위해 서로 다른 재료들을 사용할 수 있다. 도 11a의 단계 4는 유전체 층들을 형성하는 일 예를 예시하고 설명한다.
[0096] 방법은 (1225에서) 유전체 층들 내 및/또는 유전체 층들 위에 상호연결부들을 형성한다. 상호연결부들을 형성하는 것은 유전체 층들 내에 캐비티들을 형성하는 것을 포함할 수 있다. 예를 들어, 복수의 캐비티들(1121)이 유전체 층(1120) 내에 형성될 수 있고, 복수의 캐비티들(1141)이 유전체 층(1140) 내에 형성될 수 있다. 복수의 캐비티들(1121) 및/또는 복수의 캐비티들(1141)은 에칭 프로세스(예를 들어, 포토 에칭 프로세스) 또는 레이저 프로세스를 사용하여 형성될 수 있다. 복수의 상호연결부들을 형성하는 것은 유전체 층(1120) 위에 복수의 상호연결부들(1122)을 형성하고, 유전체 층(1140) 위에 복수의 상호연결부들(1144)을 형성하는 것을 포함할 수 있다. 복수의 상호연결부들(1122)로부터의 상호연결부들의 일부는 트레이스 상호연결부들에 직접 커플링된 비아 상호연결부들 및/또는 비아 상호연결부들에 직접 커플링된 트레이스 상호연결부들을 포함할 수 있다. 복수의 상호연결부들(1144)로부터의 상호연결부들의 일부는 트레이스 상호연결부들에 직접 커플링된 비아 상호연결부들 및/또는 비아 상호연결부들에 직접 커플링된 트레이스 상호연결부들을 포함할 수 있다. 도금 프로세스 및 에칭 프로세스는 복수의 상호연결부들(1122) 및/또는 복수의 상호연결부들(1144)을 형성하는 데 사용될 수 있다. 도 11a 내지 도 11b의 단계 5 내지 단계 6은 캐비티들 및 상호연결부들을 형성하는 일 예를 예시하고 설명한다.
[0097] 방법은 (1230에서) 유전체 층들 및 상호연결부들 위에 추가적인 유전체 층들(예를 들어, 1160, 1180)을 형성한다. 예를 들어, 유전체 층(1160)은 유전체 층(1120) 및 복수의 상호연결부들(1122) 위에 형성될 수 있다. 유전체 층(1180)은 유전체 층(1140) 및 복수의 상호연결부들(1144) 위에 형성될 수 있다. 유전체 층(1160) 및 유전체 층(1180)을 형성하는 데 증착 및/또는 적층 프로세스가 사용될 수 있다. 유전체 층(1160) 및/또는 유전체 층(1180)은 폴리이미드를 포함할 수 있다. 그러나, 서로 다른 구현예들은 유전체 층을 위해 서로 다른 재료들을 사용할 수 있다. 도 11b의 단계 7은 유전체 층들을 형성하는 일 예를 예시하고 설명한다.
[0098] 방법은 (1235에서) 유전체 층들 내 및/또는 유전체 층들 위에 상호연결부들을 형성한다. 상호연결부들을 형성하는 것은 유전체 층들 내에 캐비티들을 형성하는 것을 포함할 수 있다. 예를 들어, 복수의 캐비티들(1161)이 유전체 층(1160) 내에 형성될 수 있고, 복수의 캐비티들(1181)이 유전체 층(1180) 내에 형성될 수 있다. 복수의 캐비티들(1161) 및/또는 복수의 캐비티들(1181)은 에칭 프로세스(예를 들어, 포토 에칭 프로세스) 또는 레이저 프로세스를 사용하여 형성될 수 있다. 복수의 상호연결부들(1162)은 유전체 층(1160) 위에 형성될 수 있고, 복수의 상호연결부들(1184)은 유전체 층(1180) 위에 형성될 수 있다. 복수의 상호연결부들(1162)로부터의 상호연결부들의 일부는 트레이스 상호연결부들에 직접 커플링된 비아 상호연결부들 및/또는 비아 상호연결부들에 직접 커플링된 트레이스 상호연결부들을 포함할 수 있다. 복수의 상호연결부들(1184)로부터의 상호연결부들의 일부는 트레이스 상호연결부들에 직접 커플링된 비아 상호연결부들 및/또는 비아 상호연결부들에 직접 커플링된 트레이스 상호연결부들을 포함할 수 있다. 도금 프로세스 및 에칭 프로세스는 복수의 상호연결부들(1162) 및/또는 복수의 상호연결부들(1184)을 형성하는 데 사용될 수 있다. 유전체 층(1120) 및/또는 유전체 층(1160)은 적어도 하나의 유전체 층(320)으로 표현될 수 있다. 복수의 상호연결부들(1112), 복수의 상호연결부들(1122) 및/또는 복수의 상호연결부들(1162)은 복수의 상호연결부들(322)로 표현될 수 있다. 유전체 층(1140) 및/또는 유전체 층(1180)은 적어도 하나의 유전체 층(340)으로 표현될 수 있다. 복수의 상호연결부들(1114), 복수의 상호연결부들(1144) 및/또는 복수의 상호연결부들(1184)은 복수의 상호연결부들(342)로 표현될 수 있다. 도 11b 내지 도 11c의 단계 8 내지 단계 9는 캐비티들 및 상호연결부들을 형성하는 일 예를 예시하고 설명한다.
[0099] 일부 구현예들에서, 방법은 기판(예를 들어, 302) 위에 솔더 레지스트 층들(예를 들어, 124, 126)을 형성할 수 있다. 도 11c의 단계 10은 솔더 레지스트 층들을 형성하는 일 예를 예시하고 설명한다.
[0100] 서로 다른 구현예들은 금속층(들)을 형성하기 위해 서로 다른 프로세스들을 사용할 수 있다. 일부 구현예들에서, 금속층(들)을 형성하기 위한 CVD(chemical vapor deposition) 프로세스 및/또는 PVD(physical vapor deposition) 프로세스가 사용된다. 예를 들어, 스퍼터링 프로세스, 스프레이 코팅 프로세스 및/또는 도금 프로세스가 금속층(들)을 형성하는 데 사용될 수 있다. 하나 이상의 상호연결부들을 형성하는 프로세스는 박리, 마스킹, 마스크 제거 및/또는 에칭을 포함할 수 있다.
트레이스 상호연결부에 대한 직접 비아 상호연결부 커플링을 갖는 기판을 포함하는 패키지를 제조하는 예시적인 시퀀스
[0101] 일부 구현예들에서, 패키지 제조는 몇몇 프로세스들을 포함한다. 도 13은 상호연결부들을 갖는 기판을 포함하는 패키지를 제공하거나 제조하기 위한 예시적인 시퀀스를 예시한다. 일부 구현예들에서, 도 13의 시퀀스는 패키지(100)를 제공하거나 제조하는 데 사용될 수 있다. 그러나, 도 13의 프로세스는 본 개시에 설명된 패키지들 중 임의의 패키지를 제조하는 데 사용될 수 있다.
[0102] 도 13의 시퀀스는 패키지를 제공하거나 제조하기 위한 시퀀스를 단순화 및/또는 명확화하기 위해 하나 이상의 단계들을 조합할 수 있음에 유의해야 한다. 일부 구현예들에서, 프로세스들의 순서는 변경되거나 수정될 수 있다. 일부 구현예들에서, 하나 이상의 프로세스들은 본 개시의 범위를 벗어나지 않고 대체되거나 치환될 수 있다.
[0103] 도 13에 도시된 바와 같이, 단계 1은 기판(102)이 제공된 후의 상태를 예시한다. 기판(102)은 적어도 하나의 유전체 층(120), 복수의 상호연결부들(122), 솔더 레지스트 층(124) 및 솔더 레지스트 층(126)을 포함한다.
[0104] 도 2에 언급된 바와 같이, 복수의 상호연결부들(122)은 비아 상호연결부(122a), 트레이스 상호연결부(122c) 및 트레이스 상호연결부(122d)를 포함할 수 있다. 트레이스 상호연결부(122c)는 비아 상호연결부(122a)에 직접 커플링된다. 이 예에서, 트레이스 상호연결부(122c)는, 비아 상호연결부(122a)와 트레이스 상호연결부(122c) 사이에 중간 패드 상호연결부 없이, 비아 상호연결부(122a)의 표면(예를 들어, 저부 표면)에 커플링된다. 트레이스 상호연결부(122d)는 비아 상호연결부(122a)에 직접 커플링된다. 이 예에서, 트레이스 상호연결부(122d)는, 비아 상호연결부(122a)와 트레이스 상호연결부(122d) 사이에 중간 패드 상호연결부 없이, 비아 상호연결부(122a)의 측면 부분(예를 들어, 측면 표면)에 커플링된다. 일부 구현예들에서, 트레이스 상호연결부(122d)는 비아 상호연결부(122a) 내에 내장된 것으로 간주될 수 있다. 서로 다른 구현예들은 서로 다른 수의 금속층들을 갖는 서로 다른 기판들을 사용할 수 있다. 기판(102)은 도 9a 내지 도 9b에 설명된 바와 같은 방법을 사용하여 제조될 수 있다.
[0105] 단계 2는 복수의 솔더 상호연결부들(140)을 통해 통합 디바이스(104)가 기판(102)에 커플링된 후의 상태를 예시한다. 통합 디바이스(104)를 기판(102)에 커플링하기 위해 솔더 리플로우 프로세스가 사용될 수 있다. 통합 디바이스(104)는 기판(102)의 제1 표면(예를 들어, 최상부 표면)에 커플링될 수 있다. 도 2는 통합 디바이스(104)가 기판(102)에 커플링될 수 있는 방법의 일 예를 예시한다. 서로 다른 구현예들은 서로 다른 구성요소들 및/또는 디바이스들을 기판(102)에 커플링시킬 수 있다.
[0106] 단계 3은 캡슐화 층(108)이 기판(102)의 제1 표면 위에 제공(예를 들어, 형성)된 후의 상태를 예시한다. 캡슐화 층(108)은 통합 디바이스(104)를 캡슐화할 수 있다. 캡슐화 층(108)은 몰드, 수지 및/또는 에폭시를 포함할 수 있다. 압축 성형 프로세스, 트랜스퍼 성형 프로세스, 또는 액체 성형 프로세스가 캡슐화 층(108)을 형성하는 데 사용될 수 있다. 캡슐화 층(108)은 포토 에칭이 가능할 수 있다. 캡슐화 층(108)은 캡슐화를 위한 수단일 수 있다.
[0107] 단계 4는 복수의 솔더 상호연결부들(130)이 기판(102)에 커플링된 후의 상태를 나타낸다. 복수의 솔더 상호연결부들(130)을 기판(102)에 커플링하기 위해 솔더 리플로우 프로세스가 사용될 수 있다. 복수의 솔더 상호연결부들(130)은 복수의 상호연결부들(122)에 커플링될 수 있다.
[0108] 본 개시에 설명된 패키지들(예를 들어, 100)은 한 번에 하나씩 제조될 수도 있고, 또는 하나 이상의 웨이퍼들의 일부로서 함께 제조된 후 개별 패키지들로 단일화될 수도 있다.
트레이스 상호연결부에 대한 직접 비아 상호연결부 커플링을 갖는 기판을 포함하는 패키지를 제조하는 예시적인 시퀀스
[0109] 일부 구현예들에서, 패키지 제조는 몇몇 프로세스들을 포함한다. 도 14는 상호연결부들을 갖는 기판을 포함하는 패키지를 제공하거나 제조하기 위한 예시적인 시퀀스를 예시한다. 일부 구현예들에서, 도 14의 시퀀스는 패키지(300)를 제공하거나 제조하는 데 사용될 수 있다. 그러나, 도 14의 프로세스는 본 개시에 설명된 패키지들 중 임의의 패키지를 제조하는 데 사용될 수 있다.
[0110] 도 14의 시퀀스는 패키지를 제공하거나 제조하기 위한 시퀀스를 단순화 및/또는 명확화하기 위해 하나 이상의 단계들을 조합할 수 있음에 유의해야 한다. 일부 구현예들에서, 프로세스들의 순서는 변경되거나 수정될 수 있다. 일부 구현예들에서, 프로세스들 중 하나 이상은 본 개시의 범위를 벗어나지 않고 대체되거나 치환될 수 있다.
[0111] 도 14에 도시된 바와 같이, 단계 1은 기판(302)이 제공된 후의 상태를 예시한다. 기판(302)은 코어층(301), 적어도 하나의 유전체 층(320), 적어도 하나의 유전체 층(340), 복수의 코어 상호연결부들(312), 복수의 상호연결부들(322), 복수의 상호연결부들(342), 솔더 레지스트 층(124) 및 솔더 레지스트 층(126)을 포함한다. 기판(302)은 제1 표면(예를 들어, 최상부 표면) 및 제2 표면(예를 들어, 저부 표면)을 포함할 수 있다. 솔더 레지스트 층(124)은 기판(302)의 제1 표면 상에 위치할 수 있다. 솔더 레지스트 층(126)은 기판(302)의 제2 표면 상에 위치할 수 있다. 복수의 상호연결부들(322)은 비아 상호연결부(322a)를 포함한다. 복수의 상호연결부들(342)은 비아 상호연결부(342a)를 포함한다. 도 4에 언급된 바와 같이, 비아 상호연결부(예를 들어, 322a, 342a)는 비아 상호연결부와 트레이스 상호연결부 사이의 중간 패드 상호연결부에 대한 필요성을 우회함으로써 하나 이상의 트레이스 상호연결부들에 직접 커플링될 수 있다. 서로 다른 구현예들은 서로 다른 수의 금속층들을 갖는 서로 다른 기판들을 사용할 수 있다. 기판(302)은 도 11a 내지 도 11c에 설명된 방법을 사용하여 제조될 수 있다.
[0112] 단계 2는 복수의 솔더 상호연결부들(140)을 통해 통합 디바이스(104)가 기판(302)에 커플링된 후의 상태를 예시한다. 통합 디바이스(104)를 기판(302)에 커플링하기 위해 솔더 리플로우 프로세스가 사용될 수 있다. 통합 디바이스(104)는 기판(302)의 제1 표면(예를 들어, 최상부 표면)에 커플링될 수 있다. 도 4는 통합 디바이스(104)가 기판(302)에 커플링될 수 있는 방법의 일 예를 예시한다. 서로 다른 구현예들은 서로 다른 구성요소들 및/또는 디바이스들을 기판(302)에 커플링시킬 수 있다.
[0113] 단계 3은 캡슐화 층(108)이 기판(302)의 제1 표면 위에 제공(예를 들어, 형성)된 후의 상태를 예시한다. 캡슐화 층(108)은 통합 디바이스(104)를 캡슐화할 수 있다. 캡슐화 층(108)은 몰드, 수지 및/또는 에폭시를 포함할 수 있다. 압축 성형 프로세스, 트랜스퍼 성형 프로세스, 또는 액체 성형 프로세스가 캡슐화 층(108)을 형성하는 데 사용될 수 있다. 캡슐화 층(108)은 포토 에칭이 가능할 수 있다. 캡슐화 층(108)은 캡슐화를 위한 수단일 수 있다.
[0114] 단계 4는 복수의 솔더 상호연결부들(130)이 기판(302)에 커플링된 후의 상태를 예시한다. 복수의 솔더 상호연결부들(130)을 기판(302)에 커플링하기 위해 솔더 리플로우 프로세스가 사용될 수 있다. 복수의 솔더 상호연결부들(130)은 복수의 상호연결부들(342)에 커플링될 수 있다.
[0115] 본 개시에 설명된 패키지들(예를 들어, 300)은 한 번에 하나씩 제조될 수도 있고, 하나 이상의 웨이퍼의 일부로서 함께 제조된 후 개별 패키지들로 단일화될 수도 있다.
고밀도 상호연결부들을 갖는 기판을 포함하는 패키지를 제조하기 위한 방법의 예시적인 흐름도
[0116] 일부 구현예들에서, 패키지 제조는 여러 프로세스들을 포함한다. 도 15는 상호연결부들을 갖는 기판을 포함하는 패키지를 제공하거나 제조하기 위한 방법(1500)의 예시적인 흐름도를 예시한다. 일부 구현예들에서, 도 15의 방법(1500)은 본 개시에 설명된 패키지(100)를 제공하거나 제조하는 데 사용될 수 있다. 그러나, 방법(1500)은 본 개시에 설명된 패키지들(예를 들어, 300) 중 임의의 패키지를 제공하거나 제조하는 데 사용될 수 있다.
[0117] 도 15의 방법은 패키지를 제공하거나 제조하는 방법을 단순화 및/또는 명확화하기 위해 하나 이상의 프로세스들을 조합할 수 있다는 점에 유의해야 한다. 일부 구현예들에서, 프로세스들의 순서는 변경되거나 수정될 수 있다.
[0118] 방법은 (1505에서) 기판(예를 들어, 102, 302)을 제공한다. 기판은 공급자에 의해 제공되거나 제조될 수 있다. 기판(102)은 적어도 하나의 유전체 층(120), 복수의 상호연결부들(122), 솔더 레지스트 층(124) 및 솔더 레지스트 층(126)을 포함한다. 기판(302)은 코어층(301), 적어도 하나의 유전체 층(320), 적어도 하나의 유전체 층(340), 복수의 코어 상호연결부들(312), 복수의 상호연결부들(322), 복수의 상호연결부들(342), 솔더 레지스트 층(124) 및 솔더 레지스트 층(126)을 포함한다. 서로 다른 구현예들은 기판을 제조하기 위해 서로 다른 프로세스들을 사용할 수 있다. 도 9a 내지 도 9b는 상호연결부들을 갖는 기판을 제조하는 일 예를 예시하고 설명한다. 도 11a 내지 도 11c는 상호연결부들을 갖는 코어 기판을 제조하는 일 예를 예시하고 설명한다. 도 13의 단계 1은 상호연결부들을 갖는 기판을 제공하는 일 예를 예시하고 설명한다. 도 14의 단계 1은 기판에 상호연결부들을 제공하는 일 예를 예시하고 설명한다.
[0119] 방법은 (1510에서) 통합 디바이스(예를 들어, 104)를 기판에 커플링시킨다. 예를 들어, 통합 디바이스(104)는 기판(102)의 제1 표면(예를 들어, 최상부 표면)에 커플링될 수 있다. 통합 디바이스(104)는 복수의 솔더 상호연결부들(140)을 통해 기판(102)에 커플링된다. 통합 디바이스(104)를 기판(102)에 커플링하기 위해 솔더 리플로우 프로세스가 사용될 수 있다. 도 13의 단계 2는 통합 디바이스를 기판에 커플링하는 일 예를 예시하고 설명한다. 도 14의 단계 2는 통합 디바이스를 기판에 커플링하는 일 예를 예시하고 설명한다.
[0120] 방법은 (1515에서) 기판(예를 들어, 102, 302)의 제1 표면 위에 캡슐화 층(예를 들어, 108)을 형성한다. 캡슐화 층(108)은 기판(예를 들어, 102, 302) 및 통합 디바이스(104) 위 및/또는 주위에 제공되고 형성될 수 있다. 캡슐화 층(108)은 몰드, 수지 및/또는 에폭시를 포함할 수 있다. 압축 성형 프로세스, 트랜스퍼 성형 프로세스, 또는 액체 성형 프로세스가 캡슐화 층(108)을 형성하는 데 사용될 수 있다. 캡슐화 층(108)은 포토 에칭이 가능할 수 있다. 캡슐화 층(108)은 캡슐화를 위한 수단일 수 있다. 도 13의 단계 3은 캡슐화 층을 형성하는 일 예를 예시하고 설명한다. 도 14의 단계 3은 캡슐화 층을 형성하는 일 예를 예시하고 설명한다.
[0121] 방법은 (1520에서) 복수의 솔더 상호연결부들(예를 들어, 130)을 기판(예를 들어, 102, 302)에 커플링시킨다. 복수의 솔더 상호연결부들(130)을 기판에 커플링하기 위해 솔더 리플로우 프로세스가 사용될 수 있다. 도 13의 단계 4는 솔더 상호연결부들을 기판에 커플링하는 일 예를 예시하고 설명한다. 도 14의 단계 4는 솔더 상호연결부들을 기판에 커플링하는 일 예를 예시하고 설명한다.
[0122] 본 개시에 설명된 패키지들(예를 들어, 100, 300)은 한 번에 하나씩 제조될 수도 있고, 하나 이상의 웨이퍼들의 일부로서 함께 제조된 다음 개별 패키지들로 단일화될 수도 있다.
예시적인 전자 디바이스들
[0123] 도 16은 전술한 디바이스, 통합 디바이스, 집적 회로(IC) 패키지, IC(integrated circuit) 디바이스, 반도체 디바이스, 집적 회로, 다이, 인터포저, 패키지, PoP(package-on-package), SiP(System in Package) 또는 SoC(System on Chip) 중 어느 하나와 통합될 수 있는 다양한 전자 디바이스들을 예시한다. 예를 들어, 휴대 전화 디바이스(1602), 랩톱 컴퓨터 디바이스(1604), 고정 위치 단말 디바이스(1606), 웨어러블 디바이스(1608) 또는 자동차 차량(1610)은 본 명세서에 설명된 바와 같은 디바이스(1600)를 포함할 수 있다. 디바이스(1600)는 예를 들어, 본 명세서에 설명된 디바이스들 및/또는 IC(integrated circuit) 패키지들 중 임의의 것일 수 있다. 도 16에 예시된 디바이스들(1602, 1604, 1606 및 1608) 및 차량(1610)은 단지 예시적인 것일 뿐이다. 다른 전자 디바이스들은 또한 모바일 디바이스들, 휴대용 PCS(personal communication systems) 유닛들, 개인 디지털 비서들과 같은 휴대용 데이터 유닛들, GPS(global positioning system) 지원 디바이스들, 내비게이션 디바이스들, 셋톱 박스들, 음악 플레이어들, 비디오 플레이어들, 엔터테인먼트 유닛들, 검침 장비와 같은 고정 위치 데이터 유닛들, 통신 디바이스들, 스마트폰들, 태블릿 컴퓨터들, 컴퓨터들, 웨어러블 디바이스들(예를 들어, 시계들, 안경들), IoT(Internet of things) 디바이스들, 서버들, 라우터들, 자동차 차량들(예를 들어, 자율주행 차량들)에 구현된 전자 디바이스들, 또는 데이터 또는 컴퓨터 명령들을 저장 또는 검색하는 임의의 다른 디바이스, 또는 이들의 임의의 조합을 포함하는 디바이스들(예를 들어, 전자 디바이스들)의 그룹을 포함하는(그러나, 이에 제한되지 않음) 디바이스(1600)를 특징으로 할 수 있다.
[0124] 도 1 내지 도 8, 도 9a 내지 도 9b, 도 10, 도 11a 내지 도 11c 및/또는 도 12 내지 도 16에 예시된 구성요소들, 프로세스들, 특징들 및/또는 기능들 중 하나 이상이 재배열 및/또는 단일 구성요소, 프로세스, 특징 또는 기능으로 조합되거나 다수의 구성요소들, 프로세스들 또는 기능들로 구현될 수 있다. 또한, 추가적인 요소들, 구성요소들, 프로세스들 및/또는 기능들이 본 개시의 범위를 벗어나지 않고 추가될 수 있다. 또한, 도 1 내지 도 8, 도 9a 내지 도 9b, 도 10, 도 11a 내지 도 11c 및/또는 도 12 내지 도 16 및 본 개시에서의 해당 설명은 다이들 및/또는 IC들에 제한되지 않는다는 점에 유의해야 한다. 일부 구현예들에서, 도 1 내지 도 8, 도 9a 내지 도 9b, 도 10, 도 11a 내지 도 11c 및/또는 도 12 내지 도 16 및 그 대응하는 설명은 디바이스들 및/또는 통합 디바이스들을 제조, 생성, 제공 및/또는 생산하기 위해 사용될 수 있다. 일부 구현예들에서, 디바이스는 다이, 통합 디바이스, IPD(integrated passive device), 다이 패키지, IC(integrated circuit) 디바이스, 디바이스 패키지, IC(integrated circuit) 패키지, 웨이퍼, 반도체 디바이스, PoP(package-on-package) 디바이스, 방열 디바이스 및/또는 인터포저를 포함할 수 있다.
[0125] 본 개시의 도면들은 다양한 부품들, 구성요소들, 물체들, 디바이스들, 패키지들, 통합 디바이스들, 집적 회로들 및/또는 트랜지스터들의 실제 표현들 및/또는 개념적 표현들을 나타낼 수 있음에 유의해야 한다. 일부의 경우들에서, 도면들은 실척대로가 아닐 수 있다. 일부 경우들에 있어서, 명확성을 위해 모든 구성요소들 및/또는 부품들이 도시되지 않은 경우도 있다. 일부 경우들에서, 도면들 내 다양한 부품들 및/또는 구성요소들의 포지션, 위치, 크기들 및/또는 형상들은 예시적인 것일 수 있다. 일부 구현예들에서, 도면들 내의 다양한 구성요소들 및/또는 부품들은 선택적일 수 있다.
[0126] "예시적"이라는 단어는 본 명세서에서 "일 예, 실례 또는 예시로서의 역할"을 의미하는 것으로 사용된다. 본 명세서에서 "예시적"으로 설명된 임의의 구현예 또는 양태는 반드시 본 개시의 다른 양태들보다 선호되거나 유리한 것으로 해석되어야 하는 것은 아니다. 마찬가지로, "양태들"이라는 용어는 본 개시의 모든 양태들이 논의된 특징, 이점 또는 작동 모드를 포함할 것을 요구하지 않는다. 본 명세서에서 "커플링된"이라는 용어는 두 물체들 사이의 직접적 또는 간접적 커플링(예를 들어, 기계적 커플링)을 지칭하기 위해 사용된다. 예를 들어, 물체 A가 물체 B에 물리적으로 닿아 있고 물체 B가 물체 C에 닿아 있는 경우, 물체 A와 물체 C는―서로 직접 물리적으로 닿지 않더라도―서로 커플링된 것으로 간주될 수 있다. 물체 B에 커플링된 물체 A는 물체 B의 적어도 일부에 커플링될 수 있다. "전기적으로 커플링된"이라는 용어는 두 물체들이 전류(예를 들어, 신호, 전력, 접지)가 두 물체들 사이를 이동할 수 있도록 직접 또는 간접적으로 함께 커플링되어 있음을 의미할 수 있다. 전기적으로 커플링된 두 물체들 사이에는 전류가 흐르거나 흐르지 않을 수 있다. "제1", "제2", "제3" 및 "제4"(및/또는 제4를 초과하는 모든 것)라는 용어들의 사용은 임의적이다. 설명된 구성요소들은 제1 구성요소, 제2 구성요소, 제3 구성요소 또는 제4 구성요소일 수 있다. 예를 들어, 제2 구성요소로 지칭되는 구성요소는 제1 구성요소, 제2 구성요소, 제3 구성요소 또는 제4 구성요소일 수 있다. "캡슐화하다", "캡슐화하는" 및/또는 임의의 파생어는 물체가 다른 물체를 부분적으로 캡슐화하거나 완전히 캡슐화할 수 있음을 의미한다. "최상부" 및 "저부"라는 용어들은 임의적이다. 최상부에 위치한 구성요소는 저부에 위치한 구성요소 위에 위치할 수 있다. 최상부 구성요소는 저부 구성요소로 간주될 수 있으며, 그 반대의 경우도 마찬가지이다. 본 개시에 설명된 바와 같이, 제2 구성요소의 "위에" 위치한 제1 구성요소는 저부 또는 최상부가 임의로 정의되는 방식에 따라 제1 구성요소가 제2 구성요소의 위 또는 아래에 위치한다는 것을 의미할 수 있다. 다른 예에서, 제1 구성요소는 제2 구성요소의 제1 표면 위에(예를 들어, 상에) 위치할 수 있고, 제3 구성요소는 제2 구성요소의 제2 표면 위에(예를 들어, 아래에) 위치할 수 있으며, 여기서 제2 표면은 제1 표면의 반대편에 위치한다. 또한, 본 출원에서 다른 구성요소 위에 위치한 하나의 구성요소의 문맥에서 사용되는 바와 같은 "위에"라는 용어는 다른 구성요소 상에, 그리고/또는 다른 구성요소 내에 있는(예를 들어, 구성요소의 표면 상에 또는 구성요소에 내장된) 구성요소를 의미하는 것으로 사용될 수 있음에 유의할 필요가 있다. 따라서, 예를 들어 제2 구성요소 위에 있는 제1 구성요소는 (1) 제1 구성요소가 제2 구성요소 위에 있지만 제2 구성요소에 직접 닿지 않고, (2) 제1 구성요소가 제2 구성요소 상에 (예를 들어, 제2 구성요소의 표면 상에) 있고, 그리고/또는 (3) 제1 구성요소가 제2 구성요소 내에 있음(예를 들어, 내장되어 있음)을 의미할 수 있다. 제2 구성요소 "내에" 위치한 제1 구성요소는 제2 구성요소 내에 부분적으로 위치하거나 제2 구성요소 내에 완전히 위치할 수 있다. 약 X 내지 XX인 값은 X와 XX를 포함하여 X와 XX 사이에 있는 값을 의미할 수 있다. X와 XX 사이의 값(들)은 불연속적이거나 연속적일 수 있다. 본 개시에서 사용된 바와 같은 "약 'X 값'" 또는 "대략 X 값"이라는 용어는 'X 값'의 10 ％ 이내를 의미한다. 예를 들어, 약 1 또는 대략 1의 값은 0.9 내지 1.1의 범위의 값을 의미한다.
[0127] 일부 구현예들에서, 상호연결부는 두 지점들, 요소들 및/또는 구성요소들 사이의 전기적 연결을 허용하거나 용이하게 하는 디바이스 또는 패키지의 요소 또는 구성요소이다. 일부 구현예들에서, 상호연결부는 트레이스(예를 들어, 트레이스 상호연결부), 비아(예를 들어, 비아 상호연결부), 패드(예를 들어, 패드 상호연결부), 필러, 금속화 층, 재분배 층 및/또는 UBM(under bump metallization) 층/상호연결부를 포함할 수 있다. 일부 구현예들에서, 상호연결부는 신호(예를 들어, 데이터 신호), 접지 및/또는 전력에 대한 전기 경로를 제공하도록 구성될 수 있는 전기 전도성 물질을 포함할 수 있다. 상호연결부는 둘 이상의 요소 또는 구성요소를 포함할 수 있다. 상호연결부는 하나 이상의 상호연결부들로 정의될 수 있다. 상호연결부들 간에는 하나 이상의 인터페이스들이 있을 수도 있고 없을 수도 있다. 상호연결부는 하나 이상의 금속층들을 포함할 수 있다. 상호연결부는 회로의 일부일 수 있다. 서로 다른 구현예들은 상호연결부들을 형성하기 위해 서로 다른 프로세스들 및/또는 시퀀스들을 사용할 수 있다. 일부 구현예들에서, CVD(chemical vapor deposition) 프로세스, PVD(physical vapor deposition) 프로세스, 스퍼터링 프로세스, 스프레이 코팅 및/또는 도금 프로세스가 상호연결부들을 형성하는 데 사용될 수 있다. 하나 이상의 상호연결부들을 형성하는 프로세스는 박리, 마스킹, 마스크 제거, 및/또는 에칭을 포함할 수 있다.
[0128] 또한, 본 명세서에 포함되는 다양한 개시들은 순서도, 흐름도, 구조도, 또는 블록도로서 묘사된 프로세스로서 설명될 수 있음에 유의해야 한다. 순서도는 작업들을 순차적인 프로세스로서 설명할 수 있지만, 많은 작업들은 병렬적으로 또는 동시에 수행될 수 있다. 또한, 작업들의 순서는 재배열될 수 있다. 프로세스는 작업들이 완료되면 종료된다.
[0129] 이하에서는, 본 발명의 이해를 용이하게 하기 위해 추가의 예들을 설명한다.
[0130] 양태 1: 기판 및 기판에 커플링된 통합 디바이스를 포함하는 패키지. 기판은 적어도 하나의 유전체 층 및 제1 비아 상호연결부 및 제1 트레이스 상호연결부를 포함하는 복수의 상호연결부들을 포함하며, 제1 비아 상호연결부는 제1 트레이스 상호연결부에 직접 커플링된다.
[0131] 양태 2: 양태 1의 패키지에 있어서, 제1 비아 상호연결부는, 제1 비아 상호연결부와 제1 트레이스 상호연결부 사이에 중간 패드 상호연결부 없이, 제1 트레이스 상호연결부에 커플링된다.
[0132] 양태 3: 양태 1 또는 양태 2의 패키지에 있어서, 복수의 상호연결부들은, 제1 비아 상호연결부에 직접 커플링되는 제2 트레이스 상호연결부를 포함한다.
[0133] 양태 4: 양태 3의 패키지에 있어서, 제1 트레이스 상호연결부는 제1 비아 상호연결부의 측면 부분에 커플링되고, 그리고 제2 트레이스 상호연결부는 제1 비아 상호연결부의 제1 표면에 커플링된다.
[0134] 양태 5: 양태 4의 패키지에 있어서, 제1 비아 상호연결부는 제1 폭을 포함하고, 제1 트레이스 상호연결부는 제1 폭보다 작은 제2 폭을 포함하고, 그리고 제2 트레이스 상호연결부는 제1 폭보다 작은 제3 폭을 포함한다.
[0135] 양태 6: 양태 1 내지 양태 5의 패키지에 있어서, 복수의 상호연결부들은, 제1 트레이스 상호연결부와 평행하고 이에 인접한 제2 트레이스 상호연결부를 포함하며, 그리고 제2 트레이스 상호연결부와 제1 비아 상호연결부 사이의 최소 간격이 약 25 마이크로미터이다.
[0136] 양태 7: 양태 1 내지 양태 5의 패키지에 있어서, 복수의 상호연결부들은, 제1 트레이스 상호연결부와 평행하고 이에 인접한 제2 트레이스 상호연결부를 포함하며, 그리고 제2 트레이스 상호연결부와 제1 비아 상호연결부 사이의 간격이 45 마이크로미터 미만이다.
[0137] 양태 8: 양태 1 내지 양태 7의 패키지에 있어서, 제1 트레이스 상호연결부 및 비아 상호연결부는 기판의 이스케이프 부분에 위치한다.
[0138] 양태 9: 양태 1 내지 양태 8의 패키지에 있어서, 제1 트레이스 상호연결부는 제1 비아 상호연결부의 최상부 표면보다 작은 부분에 커플링된다.
[0139] 양태 10: 양태 1 내지 양태 9의 패키지에 있어서, 기판이 코어층을 포함한다.
[0140] 양태 11: 기판을 포함하는 장치. 기판은 적어도 하나의 유전체 층 및 제1 비아 상호연결부 및 제1 트레이스 상호연결부를 포함하는 복수의 상호연결부들을 포함하며, 제1 비아 상호연결부는 제1 트레이스 상호연결부에 직접 커플링된다.
[0141] 양태 12: 양태 11의 장치에 있어서, 제1 비아 상호연결부는, 제1 비아 상호연결부와 제1 트레이스 상호연결부 사이에 중간 패드 상호연결부 없이, 제1 트레이스 상호연결부에 커플링된다.
[0142] 양태 13: 양태 11 또는 양태 12의 장치에 있어서, 복수의 상호연결부들은, 제1 비아 상호연결부에 직접 커플링되는 제2 트레이스 상호연결부를 포함한다.
[0143] 양태 14: 양태 13의 장치에 있어서, 제1 트레이스 상호연결부는 제1 비아 상호연결부의 측면 부분에 커플링되고, 그리고 제2 트레이스 상호연결부는 제1 비아 상호연결부의 제1 표면에 커플링된다.
[0144] 양태 15: 양태 14의 장치에 있어서, 제1 비아 상호연결부는 제1 폭을 포함하고, 제1 트레이스 상호연결부는 제1 폭보다 작은 제2 폭을 포함하며, 그리고 제2 트레이스 상호연결부는 제1 폭보다 작은 제3 폭을 포함한다.
[0145] 양태 16: 양태 11 내지 양태 15의 장치에 있어서, 복수의 상호연결부들은, 제1 트레이스 상호연결부와 평행하고 이에 인접한 제2 트레이스 상호연결부를 포함하고, 그리고 제2 트레이스 상호연결부와 제1 비아 상호연결부 사이의 최소 간격이 약 25 마이크로미터인, 장치.
[0146] 양태 17: 양태 11 내지 양태 15의 장치에 있어서, 복수의 상호연결부들은, 제1 트레이스 상호연결부와 평행하고 이에 인접한 제2 트레이스 상호연결부를 포함하고, 그리고 제2 트레이스 상호연결부와 제1 비아 상호연결부 사이의 간격이 45 마이크로미터 미만인, 장치.
[0147] 양태 18: 양태 11 내지 양태 17의 장치에 있어서, 장치는 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 휴대폰, 스마트폰, 개인 디지털 비서, 고정 위치 단말기, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩톱 컴퓨터, 서버, IoT(internet of things) 디바이스 및 자동차 차량의 디바이스로 구성된 그룹으로부터 선택된 디바이스를 포함한다.
[0148] 양태 19: 기판 제조 방법. 방법은 적어도 하나의 유전체 층을 제공한다. 방법은 제1 비아 상호연결부 및 제1 트레이스 상호연결부를 포함하는 복수의 상호연결부들을 형성하며, 제1 비아 상호연결부는 제1 비아 상호연결부가 제1 트레이스 상호연결부에 직접 커플링되도록 형성된다.
[0149] 양태 20: 양태 19의 방법에 있어서, 제1 비아 상호연결부는, 제1 비아 상호연결부와 제1 트레이스 상호연결부 사이에 중간 패드 상호연결부 없이, 제1 트레이스 상호연결부에 커플링되는, 기판 제조 방법.
[0150] 양태 21: 양태 19 또는 양태 20의 방법에 있어서, 복수의 상호연결부들을 형성하는 단계는 제1 비아 상호연결부에 직접 커플링되는 제2 트레이스 상호연결부를 형성하는 단계를 포함하는, 기판 제조 방법.
[0151] 양태 22: 양태 21의 방법에 있어서, 제1 트레이스 상호연결부는 제1 비아 상호연결부의 측면 부분에 커플링되고, 그리고 제2 트레이스 상호연결부는 제1 비아 상호연결부의 제1 표면에 커플링되는, 기판 제조 방법.
[0152] 본 명세서에 설명된 개시의 다양한 특징들은 본 개시를 벗어나지 않고 서로 다른 시스템들에서 구현될 수 있다. 전술한 본 개시의 양태들은 단지 예들일 뿐이며, 본 개시를 제한하는 것으로 해석되어서는 안 된다는 점에 유의해야 한다. 본 개시의 양태들에 대한 설명은 예시적인 것으로서 청구항들의 범위를 제한하기 위한 것이 아니다. 따라서, 본 교시내용들은 다른 유형들의 장치들에 쉽게 적용될 수 있으며, 당업자들에게는 많은 대안들, 수정들 및 변형들이 명백할 것이다.
Claims (22)
- 패키지로서,
기판; 및
상기 기판에 커플링된 통합 디바이스를 포함하고,
상기 기판은,
적어도 하나의 유전체 층; 및
제1 비아 상호연결부 및 제1 트레이스 상호연결부를 포함하는 복수의 상호연결부들을 포함하고, 상기 제1 비아 상호연결부는 상기 제1 트레이스 상호연결부에 직접 커플링되는,
패키지. - 제1 항에 있어서,
상기 제1 비아 상호연결부는, 상기 제1 비아 상호연결부와 상기 제1 트레이스 상호연결부 사이에 중간 패드 상호연결부 없이, 상기 제1 트레이스 상호연결부에 커플링되는,
패키지. - 제1 항에 있어서,
상기 복수의 상호연결부들은, 상기 제1 비아 상호연결부에 직접 커플링되는 제2 트레이스 상호연결부를 포함하는,
패키지. - 제3 항에 있어서,
상기 제1 트레이스 상호연결부는 상기 제1 비아 상호연결부의 측면 부분에 커플링되고, 그리고
상기 제2 트레이스 상호연결부는 상기 제1 비아 상호연결부의 제1 표면에 커플링되는,
패키지. - 제4 항에 있어서,
상기 제1 비아 상호연결부는 제1 폭을 포함하고,
상기 제1 트레이스 상호연결부는 상기 제1 폭보다 작은 제2 폭을 포함하고, 그리고
상기 제2 트레이스 상호연결부는 상기 제1 폭보다 작은 제3 폭을 포함하는,
패키지. - 제1 항에 있어서,
상기 복수의 상호연결부들은, 상기 제1 트레이스 상호연결부와 평행하고 이에 인접한 제2 트레이스 상호연결부를 포함하고, 그리고
상기 제2 트레이스 상호연결부와 상기 제1 비아 상호연결부 사이의 최소 간격이 약 25 마이크로미터인,
패키지. - 제1 항에 있어서,
상기 복수의 상호연결부들은, 상기 제1 트레이스 상호연결부와 평행하고 이에 인접한 제2 트레이스 상호연결부를 포함하고, 그리고
상기 제2 트레이스 상호연결부와 제1 비아 상호연결부 사이의 간격이 45 마이크로미터 미만인,
패키지. - 제1 항에 있어서,
상기 제1 트레이스 상호연결부 및 상기 비아 상호연결부는 상기 기판의 이스케이프(escape) 부분에 위치하는,
패키지. - 제1 항에 있어서,
상기 제1 트레이스 상호연결부는 상기 제1 비아 상호연결부의 최상부 표면보다 작은 부분에 커플링되는,
패키지. - 제1 항에 있어서,
상기 기판이 코어층을 포함하는,
패키지. - 장치로서,
기판을 포함하고, 상기 기판은,
적어도 하나의 유전체 층; 및
제1 비아 상호연결부 및 제1 트레이스 상호연결부를 포함하는 복수의 상호연결부들을 포함하고, 상기 제1 비아 상호연결부는 상기 제1 트레이스 상호연결부에 직접 커플링되는,
장치. - 제11 항에 있어서,
상기 제1 비아 상호연결부는, 상기 제1 비아 상호연결부와 상기 제1 트레이스 상호연결부 사이에 중간 패드 상호연결부 없이, 상기 제1 트레이스 상호연결부에 커플링되는,
장치. - 제11 항에 있어서,
상기 복수의 상호연결부들은, 상기 제1 비아 상호연결부에 직접 커플링되는 제2 트레이스 상호연결부를 포함하는,
장치. - 제13 항에 있어서,
상기 제1 트레이스 상호연결부는 상기 제1 비아 상호연결부의 측면 부분에 커플링되고, 그리고
상기 제2 트레이스 상호연결부는 상기 제1 비아 상호연결부의 제1 표면에 커플링되는,
장치. - 제14 항에 있어서,
상기 제1 비아 상호연결부는 제1 폭을 포함하고,
상기 제1 트레이스 상호연결부는 상기 제1 폭보다 작은 제2 폭을 포함하며, 그리고
상기 제2 트레이스 상호연결부는 상기 제1 폭보다 작은 제3 폭을 포함하는,
장치. - 제11 항에 있어서,
상기 복수의 상호연결부들은, 상기 제1 트레이스 상호연결부와 평행하고 이에 인접한 제2 트레이스 상호연결부를 포함하고, 그리고
상기 제2 트레이스 상호연결부와 상기 제1 비아 상호연결부 사이의 최소 간격이 약 25 마이크로미터인,
장치. - 제11 항에 있어서,
상기 복수의 상호연결부들은, 상기 제1 트레이스 상호연결부와 평행하고 이에 인접한 제2 트레이스 상호연결부를 포함하고, 그리고
상기 제2 트레이스 상호연결부와 상기 제1 비아 상호연결부 사이의 간격이 45 마이크로미터 미만인,
장치. - 제11 항에 있어서,
상기 장치는 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 휴대폰, 스마트폰, 개인 디지털 비서, 고정 위치 단말기, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩톱 컴퓨터, 서버, 사물 인터넷(IoT) 디바이스 및 자동차 차량의 디바이스로 구성된 그룹으로부터 선택된 디바이스를 포함하는,
장치. - 기판을 제조하기 위한 방법으로서,
적어도 하나의 유전체 층을 제공하는 단계; 및
제1 비아 상호연결부 및 제1 트레이스 상호연결부를 포함하는 복수의 상호연결부들을 형성하는 단계를 포함하고, 상기 제1 비아 상호연결부는 상기 제1 비아 상호연결부가 상기 제1 트레이스 상호연결부에 직접 커플링되도록 형성되는,
기판을 제조하기 위한 방법. - 제19 항에 있어서,
상기 제1 비아 상호연결부는, 상기 제1 비아 상호연결부와 상기 제1 트레이스 상호연결부 사이에 중간 패드 상호연결부 없이, 상기 제1 트레이스 상호연결부에 커플링되는,
기판을 제조하기 위한 방법. - 제19 항에 있어서,
상기 복수의 상호연결부들을 형성하는 단계는 상기 제1 비아 상호연결부에 직접 커플링되는 제2 트레이스 상호연결부를 형성하는 단계를 포함하는,
기판을 제조하기 위한 방법. - 제21 항에 있어서,
상기 제1 트레이스 상호연결부는 상기 제1 비아 상호연결부의 측면 부분에 커플링되고, 그리고
상기 제2 트레이스 상호연결부는 상기 제1 비아 상호연결부의 제1 표면에 커플링되는,
기판을 제조하기 위한 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/476,383 US11869833B2 (en) | 2021-09-15 | 2021-09-15 | Package comprising a substrate with a via interconnect coupled to a trace interconnect and method of fabricating the same |
| US17/476,383 | 2021-09-15 | ||
| PCT/US2022/040354 WO2023043557A1 (en) | 2021-09-15 | 2022-08-15 | Package comprising a substrate with a via interconnect coupled to a trace interconnect |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20240054989A true KR20240054989A (ko) | 2024-04-26 |
Family
ID=83229020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020247007645A KR20240054989A (ko) | 2021-09-15 | 2022-08-15 | 트레이스 상호연결부에 커플링된 비아 상호연결부를 갖는 기판을 포함하는 패키지 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11869833B2 (ko) |
| KR (1) | KR20240054989A (ko) |
| CN (1) | CN117897810A (ko) |
| TW (1) | TW202315032A (ko) |
| WO (1) | WO2023043557A1 (ko) |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090057820A (ko) | 2007-12-03 | 2009-06-08 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| US7855153B2 (en) | 2008-02-08 | 2010-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| TWI405314B (zh) | 2008-05-16 | 2013-08-11 | 矽品精密工業股份有限公司 | 具有無墊式導電跡線之封裝用基板 |
| EP2786427A4 (en) | 2011-12-01 | 2016-08-17 | Quarkstar Llc | SOLID BODY LIGHTING DEVICE AND METHOD OF MANUFACTURING THEREOF |
| US9018639B2 (en) | 2012-10-26 | 2015-04-28 | Dow Corning Corporation | Flat SiC semiconductor substrate |
| US9265147B2 (en) | 2012-11-14 | 2016-02-16 | Fujikura Ltd. | Multi-layer wiring board |
| US9230936B2 (en) * | 2014-03-04 | 2016-01-05 | Qualcomm Incorporated | Integrated device comprising high density interconnects and redistribution layers |
| US20160056094A1 (en) * | 2014-08-19 | 2016-02-25 | Freescale Semiconductor, Inc. | Ball grid array package with more signal routing structures |
| WO2016048306A1 (en) | 2014-09-24 | 2016-03-31 | Intel Corporation | Scaled tfet transistor formed using nanowire with surface termination |
| IL237775B (en) | 2015-03-16 | 2019-03-31 | Redler Tech Ltd | Automatic, highly reliable, fully redundant electornic circuit breaker that includes means for preventing short-circuit overcurrent |
| US10334728B2 (en) * | 2016-02-09 | 2019-06-25 | Advanced Semiconductor Engineering, Inc. | Reduced-dimension via-land structure and method of making the same |
| US9984898B2 (en) | 2016-06-29 | 2018-05-29 | Advanced Semiconductor Engineering, Inc. | Substrate, semiconductor package including the same, and method for manufacturing the same |
| US10615109B2 (en) | 2018-05-10 | 2020-04-07 | Advanced Semiconductor Engineering, Inc. | Substrate, semiconductor device package and method of manufacturing the same |
| US20200111758A1 (en) * | 2018-10-09 | 2020-04-09 | Qualcomm Incorporated | Spilt pad for package routing and electrical performance improvement |
| KR102538182B1 (ko) * | 2018-11-01 | 2023-05-31 | 삼성전자주식회사 | 반도체 패키지 |
-
2021
- 2021-09-15 US US17/476,383 patent/US11869833B2/en active Active
-
2022
- 2022-08-15 KR KR1020247007645A patent/KR20240054989A/ko unknown
- 2022-08-15 TW TW111130577A patent/TW202315032A/zh unknown
- 2022-08-15 WO PCT/US2022/040354 patent/WO2023043557A1/en active Application Filing
- 2022-08-15 CN CN202280059772.5A patent/CN117897810A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US11869833B2 (en) | 2024-01-09 |
| WO2023043557A1 (en) | 2023-03-23 |
| US20230078231A1 (en) | 2023-03-16 |
| CN117897810A (zh) | 2024-04-16 |
| TW202315032A (zh) | 2023-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11289453B2 (en) | Package comprising a substrate and a high-density interconnect structure coupled to the substrate | |
| US11545425B2 (en) | Substrate comprising interconnects embedded in a solder resist layer | |
| US20220246496A1 (en) | Package having a substrate comprising surface interconnects aligned with a surface of the substrate | |
| US11605594B2 (en) | Package comprising a substrate and a high-density interconnect integrated device coupled to the substrate | |
| US11823983B2 (en) | Package with a substrate comprising pad-on-pad interconnects | |
| US20220375838A1 (en) | Package comprising integrated devices coupled through a bridge | |
| US11869833B2 (en) | Package comprising a substrate with a via interconnect coupled to a trace interconnect and method of fabricating the same | |
| US20230093681A1 (en) | Package comprising a substrate with high density interconnects | |
| US20240047335A1 (en) | Package comprising an integrated device and a first metallization portion coupled to a second metallization portion | |
| US20240006308A1 (en) | Integrated device and integrated passive device comprising magnetic material | |
| US20240063195A1 (en) | Package comprising a first substrate, a second substrate and an electrical device coupled to a bottom surface of the second substrate | |
| US20230402380A1 (en) | Package comprising a substrate with a bridge configured for a back side power distribution network | |
| US20230369230A1 (en) | Package comprising an interconnection die located between metallization portions | |
| US20230369261A1 (en) | Package comprising an interconnection die located between substrates | |
| US20230352390A1 (en) | Package comprising a substrate with a bump pad interconnect comprising a trapezoid shaped cross section | |
| US20230073823A1 (en) | Package comprising a substrate with high-density interconnects | |
| US20230091182A1 (en) | Package comprising an integrated device with a back side metal layer | |
| US20230070275A1 (en) | Package comprising a substrate with a pad interconnect comprising a protrusion | |
| US20230369234A1 (en) | Package comprising a substrate and an interconnection die configured for high density interconnection | |
| US20230163113A1 (en) | Package comprising channel interconnects located between solder interconnects | |
| US11749611B2 (en) | Package with a substrate comprising periphery interconnects | |
| US20230282585A1 (en) | Package with a substrate comprising embedded escape interconnects and surface escape interconnects |