KR20240054812A - 집적회로 소자의 제조 방법 - Google Patents
집적회로 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20240054812A KR20240054812A KR1020220135230A KR20220135230A KR20240054812A KR 20240054812 A KR20240054812 A KR 20240054812A KR 1020220135230 A KR1020220135230 A KR 1020220135230A KR 20220135230 A KR20220135230 A KR 20220135230A KR 20240054812 A KR20240054812 A KR 20240054812A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- mask
- integrated circuit
- pattern portion
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 73
- 239000002184 metal Substances 0.000 claims abstract description 73
- 238000000151 deposition Methods 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims description 55
- 230000008569 process Effects 0.000 claims description 43
- 230000008021 deposition Effects 0.000 claims description 37
- 239000003112 inhibitor Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000004380 ashing Methods 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 230000009257 reactivity Effects 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- 238000004381 surface treatment Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 15
- 239000002243 precursor Substances 0.000 description 14
- 239000000758 substrate Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 239000002245 particle Substances 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000006911 nucleation Effects 0.000 description 3
- 238000010899 nucleation Methods 0.000 description 3
- 239000000376 reactant Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 150000002902 organometallic compounds Chemical class 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 230000001404 mediated effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- UONOETXJSWQNOL-UHFFFAOYSA-N tungsten carbide Chemical compound [W+]#[C-] UONOETXJSWQNOL-UHFFFAOYSA-N 0.000 description 1
- KPGXUAIFQMJJFB-UHFFFAOYSA-H tungsten hexachloride Chemical compound Cl[W](Cl)(Cl)(Cl)(Cl)Cl KPGXUAIFQMJJFB-UHFFFAOYSA-H 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
- WIDQNNDDTXUPAN-UHFFFAOYSA-I tungsten(v) chloride Chemical compound Cl[W](Cl)(Cl)(Cl)Cl WIDQNNDDTXUPAN-UHFFFAOYSA-I 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
본 발명의 기술적 사상은, 금속 함유 마스크를 효과적으로 식각할 수 있는 집적회로 소자의 제조 방법을 제공한다.
그 집적회로 소자의 제조 방법은, 몰드 스택을 형성하는 단계; 상기 몰드 스택의 표면을 덮는 제1 마스크층을 형성하는 단계; 상기 제1 마스크층 위에 패턴부를 형성하는 단계; 및 상기 패턴부의 표면에 금속 함유 마스크가 증착되는 단계; 를 포함한다.
그 집적회로 소자의 제조 방법은, 몰드 스택을 형성하는 단계; 상기 몰드 스택의 표면을 덮는 제1 마스크층을 형성하는 단계; 상기 제1 마스크층 위에 패턴부를 형성하는 단계; 및 상기 패턴부의 표면에 금속 함유 마스크가 증착되는 단계; 를 포함한다.
Description
본 발명의 기술적 사상은 집적회로 소자의 제조 방법에 관한 것으로, 특히 금속 마스크를 효과적으로 식각할 수 있는 집적회로 소자의 제조 방법에 관한 것이다.
전자 기술의 발달로 인해, 반도체 소자의 다운-스케일링(down-scaling)이 급속도로 진행되고 있으며, 이에 따라 전자 소자를 구성하는 패턴들이 미세화되어 가고 있다.
이에 수반하여 박막 형성 시 큰 아스펙트 비(aspect ratio)를 가지는 좁고 깊은 공간 내에서도 우수한 매립 특성 및 우수한 스텝 커버리지(step coverage) 특성을 제공할 수 있는 기술 개발이 필요하다. 또한, 빠른 동작 속도 및 신뢰성을 제공할 수 있는 집적회로 소자에 대한 다양한 연구가 진행되고 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 금속 마스크의 아스펙트 비를 향상시키기 위해, 패터닝 공정을 진행한 마스크 위에 금속 함유 마스크를 증착하여 마스크를 효과적으로 식각할 수 있는 집적회로 소자의 제조 방법을 제공하는 것이다.
또한, 본 발명의 기술적 사상이 해결하고자 하는 과제는, 이상에서 언급한 과제에 제한되지 않으며, 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있다.
상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은, 몰드 스택(Mold stack)을 형성하는 단계; 상기 몰드 스택의 표면을 덮는 제1 마스크층을 형성하는 단계; 상기 제1 마스크층 위에 패턴부를 형성하는 단계; 및 상기 패턴 부의 표면에 금속 함유 마스크가 증착되는 단계; 를 포함하는, 집적회로 소자의 제조 방법을 제공한다.
본 발명의 기술적 사상에 의한 집적회로 소자의 제조 방법에 의하면, ASD(area-selective deposition) 공정 기술을 활용하여, 먼저 패터닝 공정을 진행시킨 마스크 위에 금속 함유 마스크를 선택적으로 증착하여 금속 함유 마스크의 아스펙트 비를 향상시킬 수 있다.
본 발명의 효과가 상술한 효과들로 한정되는 것은 아니며, 언급되지 아니한 효과들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확히 이해될 수 있을 것이다.
도 1a는 본 발명의 일 실시예에 따른 금속 함유 마스크가 증착된 몰드 스택의 단면도를 예시한다.
도 1b는 도 1a에서 식각 공정을 진행하여 제1 마스크층을 식각한 몰드 스택을 예시한 그림이다.
도 1c는 도 1b에서 애싱(Ashing) 공정 및 스트립(Strip) 공정을 진행하여 패턴부를 제거한 몰드 스택을 예시한 그림이다.
도 2a는 ASD 공정을 진행하기 위해 제1 마스크층의 비성막 영역에 억제제를 도포한 기판을 나타낸 그림이다.
도 2b는 상기 도 2a의 기판에 금속 함유 마스크가 성막된 것을 나타낸 그림이다.
도 3a는 영의 식(Young's Equation)을 설명하기 위한 그림이다.
도 3b는 도 3a의 측면도에 해당한다.
도 4는 볼모-웨버(Volmer-Weber) 성장을 설명하기 위한 그림이다.
도 5는 ASD 공정을 진행하기 위한 성막 영역과 비성막 영역의 조합을 예시한 표이다.
도 6은 금속 함유 마스크의 선택비를 예측하기 위해 에치 가스(etch gas)와 화합물의 휘발 온도를 조사한 표이다.
도 7은 제1 마스크층과 에치 가스가 반응할 때의 휘발 온도와 금속 함유마스크와 에치 가스가 반응할 때의 휘발 온도를 비교한 표이다.
도 1b는 도 1a에서 식각 공정을 진행하여 제1 마스크층을 식각한 몰드 스택을 예시한 그림이다.
도 1c는 도 1b에서 애싱(Ashing) 공정 및 스트립(Strip) 공정을 진행하여 패턴부를 제거한 몰드 스택을 예시한 그림이다.
도 2a는 ASD 공정을 진행하기 위해 제1 마스크층의 비성막 영역에 억제제를 도포한 기판을 나타낸 그림이다.
도 2b는 상기 도 2a의 기판에 금속 함유 마스크가 성막된 것을 나타낸 그림이다.
도 3a는 영의 식(Young's Equation)을 설명하기 위한 그림이다.
도 3b는 도 3a의 측면도에 해당한다.
도 4는 볼모-웨버(Volmer-Weber) 성장을 설명하기 위한 그림이다.
도 5는 ASD 공정을 진행하기 위한 성막 영역과 비성막 영역의 조합을 예시한 표이다.
도 6은 금속 함유 마스크의 선택비를 예측하기 위해 에치 가스(etch gas)와 화합물의 휘발 온도를 조사한 표이다.
도 7은 제1 마스크층과 에치 가스가 반응할 때의 휘발 온도와 금속 함유마스크와 에치 가스가 반응할 때의 휘발 온도를 비교한 표이다.
본 실시예들은 다양한 변환을 가할 수 있고 여러 가지 실시 예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나 이는 특정한 실시 형태에 대해 범위를 한정하려는 것이 아니며, 개시된 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 실시예들을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 명세서에 기재되어 있는 수치 범위에 있어서, 그 수치 범위의 상한값 또는 하한값은, 실시예에 나타나 있는 값으로 치환해도 된다. 본 명세서에 예시하는 재료는, 특별히 설명하지 않는 한, 1종을 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. "층"이라는 용어는, 평면도로 하여 관찰했을 때에, 전체 면에 형성되어 있는 형상의 구조에 더하여, 일부에 형성되어 있는 형상의 구조도 포함된다.
본 발명에서는 몰드 스택(mold stack)을 형성하기 위한, 그리고 몰드 스택에 고 아스펙트 비(aspect ratio) 피처들을 형성하기 위해 몰드 스택을 에칭하기 위한 방법들이 제공된다. 본원에서 설명되는 방법들은, 몰드 스택을 위해 선택되는 원하는 재료들을 이용하여 적절한 방식을 통해 고 아스펙트 비를 갖는 피처들의 제어를 가능하게 한다.
금속 함유 마스크란, 금속, 금속 산화물, 금속 질화물 및 금속산 질화물 등의 금속 원자를 포함하는 성분으로 구성되는 마스크이다.
금속 함유 마스크를 구성하는 재료는 특별히 제한되지 않지만, 예를 들면 금속, 금속 산화물, 금속 질화물 및 금속산 질화물을 들 수 있다. 그 중에서도 Cu, Co, W, AlOx, AlOxNy, WOx, Ti, TiN, ZrOx, HfOx 및 TaOx로 이루어지는 군으로부터 선택되는 것이 바람직하다. 여기에서, x 및 y는, 각각 x=1~3, y=1~2로 나타나는 수이다. 본 발명의 실시예들에서 금속 함유 마스크를 구성하는 재료로서는, 예를 들면 HfO2 또는 ZrO2으로 이루어질 수 있다.
또 다른 타입의 금속 함유 마스크는 텅스텐 카바이드, 텅스텐 나이트라이드 또는 텅스텐 카보나이트라이드가 될 수 있다. 이들 재료들은 개선된 에칭 생성물 휘발성, 라인 폭 거칠기 감소를 위한 개선된 입자 크기 및 에칭 화학 물질들에 노출될 때 노출되는 유전체 재료들과 비교하여 개선된 에칭 선택도를 갖고, 이에 따라 효과적인 금속 함유 마스크로서 기능한다.
금속 함유 마스크의 형성 방법은 특별히 제한되지 않고, 공지의 방법을 들 수 있다. 예를 들면, 절연막 상에 전구체막을 형성하고, 이 전구체막 상에 소정의 패턴의 레지스트막을 형성하며, 이 레지스트막을 마스크로서 전구체막을 에칭하고, 패턴 형상의 레지스트막을 제거하여, 금속 함유 마스크를 형성하는 방법을 들 수 있다. 또한, 형성된 패턴에는 결함이 적은 것으로 이루어질 수 있다.
다양한 실시예들에서, 금속 함유 마스크를 선택적으로 증착하는 단계는 약 200℃ 내지 약 400℃의 기판 온도에서 수행된다.
이하에서는 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다.
도 1a, 도 1b 및 도 1c는 본 발명의 기술적 사상의 일 실시예에 따른 몰드 스택(100)의 종단면도를 예시한 그림이다.
도 1a를 참조하면, 몰드 스택(100) 상부에 상기 몰드 스택(100)의 표면을 덮는 제1 마스크층(110)이 형성되고, 그 위에 패턴부(120)가 층을 이루어 형성될 수 있다. 상기 패턴부(120)의 표면에는 후술할 ASD 공정을 진행하여 금속 함유 마스크(130)를 증착할 수 있다.
본 발명의 기술적 사상에 의하면 도 1a에서와 같이 하부의 제1 마스크층(110)이 완전히 드러나게 패턴부(120)의 작업이 완료된 상태에서 제1 마스크층(110)과 패턴부(120)에 대한 선택적인 증착이 가능한 금속 전구체를 활용하여 패턴부(120)의 표면에만 얇게 금속 함유 마스크(130)를 증착할 수 있다.
도 1b는 상기 도 1a의 집적회로 소자에서 식각 공정을 진행하여 제1 마스크층(110)을 완전히 오픈한 몰드 스택(100)을 예시한 그림이다. 아스펙트 비의 증가로 인해 패터닝 작업의 난이도가 증가하여 고선택비 금속 마스크가 도입된 바, 이러한 금속 마스크는 식각 공정에 대한 내성이 강하기 때문에 완전히 오픈되는 것이 중요할 수 있다.
도 1c는 상기 도 1b의 집적회로 소자에서 애싱(Ashing) 공정 및 스트립(Strip) 공정을 진행하여 패턴부(120)와 금속 함유 마스크(130)를 제거한 몰드 스택(100)을 예시한 그림이다. 애싱 공정 및 스트립 공정은 포토 공정을 마친 후 더 이상 필요 없는 잔여 포토레지스트를 제거하기 위해 차례대로 진행되는 공정일 수 있다.
도 1a, 도 1b 및 도 1c를 참조하면, 본 발명의 기술적 사상에 의한 집적회로 소자는 표면에 형성된 패턴부(120)를 식각하기 위해 금속 마스크 또는 SOH 마스크 등의 또 다른 상부 마스크가 요구되지 않는다. 추가적인 상부 마스크가 적용된다면 마스크의 전체적인 두께가 증가하므로 미세한 패터닝 작업의 정확도가 떨어질 수 있다.
본 발명의 기술적 사상에 의하면, 선택적 증착 과정을 통해 고 아스펙트 비 마스크를 얻게 됨으로써 별도의 추가적인 공정을 거치지 않고도 바로 원하는 패턴 형상을 얻을 수 있다. 추가적인 공정은 포토 공정, 에치 공정, 클린 공정 등이 될 수 있다. 따라서 추가적인 공정이 요구됨에 따라 부수적으로 발생하는 이슈 없이 고 아스펙트 비 패터닝 작업이 가능한 금속 마스크를 얻을 수 있다.
패턴부(120)는 패턴 형상들을 형성하기 위해 당업계에서 사용되는 임의의 종래의 프로세스에 의해 형성될 수 있다. 예컨대, 패턴부(120) 층은 CVD(Chemical Vapor Deposition) 프로세스, PVD(Physical Vapor Deposition) 프로세스, ALD(Atomic Layer Deposition) 프로세스, 스핀-온-코팅 프로세스, 스프레이 코팅 프로세스 또는 다른 적절한 증착 프로세스들을 사용하여 형성된다. 제1 마스크층(110)은 금속 실리사이드로 이루어질 수 있다. 패턴부(120)는 금속 산화물로 이루어질 수 있다.
일부 실시예들에서, 금속 함유 마스크(130)를 선택적으로 증착하는 단계는 원자 층 증착의 하나 이상의 사이클들에 의해 수행될 수 있다. 예를 들어, 원자 층 증착의 일 사이클은 실리콘 함유 전구체로의 노출 및 텅스텐 함유 전구체로의 노출 모두를 포함할 수도 있다. 일부 실시예들에서, 실리콘 함유 전구체는 실란이다. 일부 실시예들에서, 텅스텐 함유 전구체는 텅스텐 할라이드이다. 예를 들어, 텅스텐 함유 전구체는 텅스텐 헥사플루오라이드, 텅스텐 펜타클로라이드, 텅스텐 헥사클로라이드 및 이들의 조합들 중 임의의 것일 수 있다. 본 명세서에서 사용되는 용어 "전구체"는 기판 상에 형성하고자 하는 막질의 소스로 사용되는 화합물로서, 1개의 금속을 함유하는 유기금속 화합물, 또는 원하는 막질 형성을 위하여 기판 상에 공급될 수 있는 2종 이상의 금속을 함유하는 유기금속 화합물을 의미한다. 일부 실시예들에서, 원자 층 증착의 일 사이클은 약 2Å의 금속 함유 마스크(130)를 증착한다.
다양한 실시예들에서, 선택적으로 증착하는 단계는 금속 함유 마스크(130)를 약 50Å 내지 약 1000Å의 두께로 증착하기에 충분한 지속 기간 동안 수행된다.
금속 함유 마스크(130)가 패턴부(120)의 표면에 선택적으로 증착되는 과정은 ASD(area selective deposition) 공정을 통해 이해될 수 있다. ASD 공정은 순차적인 자기 제한 반응들을 사용하여 재료의 박막 층들을 증착하는 기법이다. 통상적으로, ASD 사이클은 기판 표면에 적어도 하나의 반응 물질을 전달하고 흡착하고, 이어서 막의 부분 층을 형성하도록 흡착된 반응 물질을 하나 이상의 반응 물질과 반응시키는 동작을 포함할 수 있다. ASD 공정은 층별로(layer-by-layer basis) 막들을 증착하기 위해 표면 매개 증착 반응들을 반복적으로 사용할 수 있다.
금속 함유 마스크(130)의 선택적인 증착은, 금속 함유 마스크 증착 전구체에 노출되는 표면이 상부에 금속 함유 마스크 증착 전구체들이 신속하게 핵을 생성할 수 있는 피처들의 노출된 상단 수평 표면을 갖는 평면 표면인 반면, 상기 평면 표면의 나머지는 금속 함유 마스크 증착 전구체의 핵 생성이 보다 느리거나 금속 함유 마스크 증착 전구체의 핵 생성이 없는 탄소 함유 재료이기 때문에 피처들 사이의 공간을 유지할 수 있다. 금속 함유 마스크(130)는 이격된 피처들의 상단 수평 표면들 상에 선택적으로 증착될 수 있다.
도 2a를 참조하면, 본 발명의 일 실시예에서, ASD 공정을 진행하기 위해 제1 마스크층(110)의 비성막 영역(nongrowth area)에 억제제(200)를 도포할 수 있다. 그 결과 상기 억제제(200)가 도포되지 않은 성막 영역(growth area)에 금속 함유 마스크(130)의 선택적인 증착이 일어날 수 있다. 비성막 영역은 소수성 특성을 가지고 있으므로, 성막 영역에 대해 친수화 처리를 진행하는 방식을 통해 상기 비성막 영역에 억제제를 도포하는 것과 마찬가지의 효과를 얻을 수 있다. 도 2a의 반응 화합물(210)이 상기 성막 영역에 증착되어 층을 형성하는 과정을 일정 시간 이상 진행하면, 도 2b에서와 같이 금속 함유 마스크(130)가 형성될 수 있다.
상기 금속 함유 마스크(130)의 증착 원리는, 영의 식(Young's Equation)과 볼모-웨버(Volmer-Weber) 성장 과정을 통해 자세히 이해될 수 있다.
도 3a는 영의 식(Young's Equation)을, 도 3b 및 도 4는 볼모-웨버(Volmer-Weber) 성장을 설명하기 위한 그림이다.
기판(310)과 기체 사이의 표면장력을 , 입자(300)와 기체 사이의 표면장력을 , 기판(310)과 입자(300) 사이의 표면장력을 , 입자와(300) 기판(310) 사이의 접촉각(contact angle)을 θ라고 할 때, 도 3a에서 영의 식은 다음의 식(1)과 같이 표현할 수 있다.
............ 식(1)
식 (1)을 참조하면 는 접촉각 θ가 증가할수록 작아진다. 기판(310) 표면의 화학적 반응성을 μs라고 할 때 μs는 에 비례한다. 이를 종합하면 θ는 μs에 반비례한다는 결론을 얻을 수 있다. 즉 입자(300)와 기판(310) 사이의 접촉각이 크다는 것은 기판(310) 표면의 화학적 반응성이 낮다는 것을 의미한다. 따라서, 비성막 영역은 표면의 화학적 반응성은 낮고 접촉각은 높은 영역에 해당하여 도 1a에서와 예시한 바와 같이 금속 함유 마스크(130)가 증착되지 않을 수 있다.
볼모-웨버 성장은 박막 형성 시에 일반적으로 관찰되는 전형적인 핵 생성 및 성장의 형태이다. 이는 입자 클러스터가 퍼지려는 힘보다 뭉치려는 힘이 강할 때에 해당하며, 아일랜드 성장(island growth)이라고 할 수 있다. 볼모-웨버 식 증착에 의한 아일랜드 성장은 입자 클러스터에게 비교적 큰 면적의 표면을 노출시키게 하고, 박막이 위로 증착되려는 경향과 옆으로 전파되려는 경향이 균형을 이루게 되어 기판 상에 평탄하고 치밀한 박막이 형성될 수 있다.
성막 영역에서의 선택도를 , 비성막 영역에서의 선택도를 라고 하면 와 는 하기의 식(2) 및 식(3)을 통해 계산할 수 있다.
............식(2)
............식(3)
상기 식의 θGA와 θNGA는 각각 성막 영역과 비성막 영역에서의 기판 표면과 입자 사이 접촉각을 의미한다.
식(2) 및 식(3)을 이용하면, 주어진 공정에서의 성막 영역과 비성막 영역의 선택도 차이 는 하기의 식(4)와 같이 나타낼 수 있다.
............식(4)
이를 종합하여, 성막 영역과 비성막 영역이 나란히 존재하는 도 4와 같은 경우에서, 성막 영역과 비성막 영역을 각각 GA(growth area)와 NGA(nongrowth area)라 할 때, 반응 화합물이 성막 영역 및 비성막 영역과 반응하여 생기는 증착층의 두께를 각각 , 라고 한다면, 볼모-웨버 성장 모드를 갖는 경우의 선택도 S는 하기의 식(5)를 통해 도출할 수 있다.
............식(5)
성막 영역과 비성막 영역 각각의 물리적 특성을 고려한 조합에 따라 볼모-웨버 성장의 용이성을 예측할 수 있다.
도 5는 본 발명의 기술적 사상에 따른 일 실시예로써 ASD 공정을 진행하기 위한 성막 영역과 비성막 영역의 다양한 조합을 예시한 표이다. 상기 표에서 GA는 성막 영역(growth area), NGA는 비성막 영역(nongrowth area)을 의미한다. D는 유전체(dielectrics), M은 금속(metals), N은 질소화물(nitrides)을 의미한다. (D,M,N)oNnD, (D,M,N)oCnD, (D,M,N)oNnM, (D,M,N)oCnM, (D,M,N)oLnM, (D,M,N)oSnM, (D,M,N)oDnC, (D,M,N)oMnC, (D,M,N)oNnC, (D,M,N)oLnC, (D,M,N)oSnC, (D,M,N)oNnL, (D,M,N)oCnL, (D,M,N)oSnL, (D,M,N)oDnS, (D,M,N)oMnS, (D,M,N)oNnS, (D,M,N)oCnS, (D,M,N)oLnS에 해당하는 영역은 솔루션(solution)을 형성하지만 실제로 시연되지 않은 조합에 해당할 수 있다. (D,M,N)oDnN, (D,M,N)oMnN, (D,M,N)oLnD, (D,M,N)oCnN, (D,M,N)oLnN, (D,M,N)oSnN, (D,M,N)oDnL, (D,M,N)oMnL에 해당하는 영역은 솔루션을 형성하지 못하고 실제로 시연되지 않은 조합에 해당할 수 있다. 도 5를 참조하여 성막 영역과 비성막 영역이 될 수 있는 물질에 대한 다양한 실시예를 얻을 수 있다.
금속 함유 마스크(130)의 선택적 성막은 ASD 공정을 통한 방식 외에도, CVD 공정 또는 ALD 공정을 통해서도 이루어질 수 있다.
도 6은 금속 함유 마스크(130)의 선택비를 예측하기 위해 에치 가스와 화합물의 휘발 온도를 조사한 표에 해당한다. 선택적으로 성막하려는 금속 함유 마스크(130)의 재료로 사용할 물질을 선정하기 위해서는, 해당 재료의 휘발 온도가 중요하게 고려될 수 있다. 제1 마스크층(110)과 에치 가스(etch gas)가 반응할 때의 휘발 온도와, 금속 함유 마스크(130)와 에치 가스가 반응할 때의 휘발 온도의 차이가 클수록, 제1 마스크층(110)과 금속 함유 마스크(130)의 선택비가 우수할 수 있다.
도 7은 제1 마스크층과 에치 가스가 반응할 때의 휘발 온도와 금속 함유 마스크와 에치 가스가 반응할 때의 휘발 온도를 비교한 표이다.
도 7의 표를 참조하면 제1 마스크층(110)과 에치 가스가 반응할 때의 예시적인 휘발 온도와, 금속 함유 마스크(130)와 에치 가스가 반응할 때의 예시적인 휘발 온도를 비교할 수 있다. 제1 마스크층(110)과 금속 함유 마스크(130)의 우수한 선택비를 갖기 위하여 상기 각 휘발 온도의 차이는 적어도 500℃ 이상에 해당하도록 제한할 수 있다. 휘발 온도의 차이가 500℃ 이상의 값을 갖는다면, 제1 마스크층(110)는 금속 함유 마스크(130)의 두께의 적어도 5배에 해당하는 두께를 가질 수 있다.
본 발명의 기술적 사상에 의하면, 금속 함유 마스크를 증착할 수 있는 모든 실시예에 대해, 적절한 선택비를 조합하여 금속 함유 마스크를 식각하기 위해 본 발명의 집적회로 소자 제조 방법을 활용할 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 몰드 스택
110: 제1 마스크층
120: 패턴부
130: 금속 함유 마스크
200: 억제제
210: 반응 화합물
300: 입자
310: 표면
110: 제1 마스크층
120: 패턴부
130: 금속 함유 마스크
200: 억제제
210: 반응 화합물
300: 입자
310: 표면
Claims (10)
- 몰드 스택(Mold stack)을 형성하는 단계;
상기 몰드 스택의 표면을 덮는 제1 마스크층을 형성하는 단계;
상기 제1 마스크층 위에 패턴부를 형성하는 단계; 및
상기 패턴부의 표면에 금속 함유 마스크가 증착되는 단계; 를 포함하는,
집적회로 소자의 제조 방법. - 제1항에 있어서,
상기 금속 함유 마스크는, 볼모-웨버(Volmer-Weber) 성장 원리에 의해 상기 패턴부의 표면에 선택적으로 증착되는 것을 특징으로 하는 집적회로 소자의 제조 방법. - 제1항에 있어서
상기 제1 마스크층은 금속 실리사이드로 이루어지고,
상기 패턴부는 금속 산화물로 이루어지는
집적회로 소자의 제조 방법. - 제1항에 있어서,
상기 금속 함유 마스크의 구성 성분은 HfO2 또는 ZrO2로 이루어지는
집적회로 소자의 제조 방법. - 제1항에 있어서,
상기 제1 마스크층의 두께는, 상기 금속 함유 마스크의 두께의 적어도 5배에 해당하는 것을 특징으로 하는 집적회로 소자의 제조 방법. - 제1항에 있어서,
상기 패턴부의 표면으로 이루어지는 성막 영역은,
상기 제1 마스크층의 표면으로 이루어지는 비성막 영역보다 접촉각(contact angle)이 낮아 표면의 반응성이 더 높은 것을 특징으로 하는
집적회로 소자의 제조 방법. - 제6항에 있어서,
상기 금속 함유 마스크를 증착하기 전에, 상기 비성막 영역에 억제제를 도포하는 표면처리 단계를 추가적으로 진행하는,
집적회로 소자의 제조 방법. - 제1항에 있어서,
상기 제1 마스크층에서 상기 패턴부 및 상기 금속 함유 마스크가 형성된 영역을 제외한 부분을 식각 공정을 이용하여 제거하는 단계; 를 추가적으로 포함하는,
집적회로 소자의 제조 방법. - 제8항에 있어서,
상기 금속 함유 마스크 및 상기 패턴부를 제거하는 단계; 를 추가적으로 포함하는,
집적회로 소자의 제조 방법. - 제9항에 있어서,
상기 패턴부를 제거하는 단계는 애싱(Ashing) 공정 및 스트립(Strip) 공정에 의해 진행되는 것을 특징으로 하는 집적회로 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220135230A KR20240054812A (ko) | 2022-10-19 | 2022-10-19 | 집적회로 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220135230A KR20240054812A (ko) | 2022-10-19 | 2022-10-19 | 집적회로 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20240054812A true KR20240054812A (ko) | 2024-04-26 |
Family
ID=90883309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220135230A KR20240054812A (ko) | 2022-10-19 | 2022-10-19 | 집적회로 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20240054812A (ko) |
-
2022
- 2022-10-19 KR KR1020220135230A patent/KR20240054812A/ko unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI773897B (zh) | 用於在圖案化基材的表面上選擇性形成材料的製程 | |
| CN110678981B (zh) | 3d-nand器件中用于字线分离的方法 | |
| US8945305B2 (en) | Methods of selectively forming a material using parylene coating | |
| TWI394858B (zh) | 用於沉積具有降低電阻率及改良表面形態之鎢膜的方法 | |
| KR102630751B1 (ko) | 3d nand 에칭 | |
| TWI786217B (zh) | 增強選擇性沉積製程 | |
| TWI803636B (zh) | 用於蝕刻期間之低介電常數溝槽保護的原子層沉積 | |
| KR19990017830A (ko) | 화학 증착에 의한 개구 충전 방법 | |
| TWI798582B (zh) | 第六族金屬沈積方法 | |
| KR20240054812A (ko) | 집적회로 소자의 제조 방법 | |
| KR102545882B1 (ko) | 역행 프로파일들을 갖는 리세스된 피처들을 보이드 없이 충전하는 방법 | |
| CN114600233A (zh) | 在金属填充工艺期减少线弯曲 | |
| KR100639458B1 (ko) | ＴａＳＩＮ막을 사용한 확산 방지막 형성 방법 및 이를이용한 금속 배선 형성 방법 | |
| US9460932B2 (en) | Surface poisoning using ALD for high selectivity deposition of high aspect ratio features | |
| US20220139703A1 (en) | New precursors for selective atomic layer deposition of metal oxides with small molecule inhibitors | |
| US20240030133A1 (en) | Semiconductor device with porous dielectric layers and method for fabricating the same | |
| JP2023143793A (ja) | 基板処理方法及びこれを用いた選択的蒸着方法 | |
| KR20030001584A (ko) | 표면 촉매를 이용한 갭-필 특성 개선 방법 | |
| KR20230139306A (ko) | 기판 처리 방법 및 이를 사용한 선택적 증착 방법 | |
| WO2021034447A1 (en) | Deposition process | |
| CN115812111A (zh) | 减少金属填充期间的线弯曲 | |
| JPH05217960A (ja) | 半導体装置の製造方法 |