KR20240050291A - 비-이진 로직들을 위한 강유전체 나노입자 커패시터 및 동작 방법 - Google Patents

비-이진 로직들을 위한 강유전체 나노입자 커패시터 및 동작 방법 Download PDF

Info

Publication number
KR20240050291A
KR20240050291A KR1020230134800A KR20230134800A KR20240050291A KR 20240050291 A KR20240050291 A KR 20240050291A KR 1020230134800 A KR1020230134800 A KR 1020230134800A KR 20230134800 A KR20230134800 A KR 20230134800A KR 20240050291 A KR20240050291 A KR 20240050291A
Authority
KR
South Korea
Prior art keywords
ferroelectric
nanoparticle
nanoparticles
capacitor device
conductive elements
Prior art date
Application number
KR1020230134800A
Other languages
English (en)
Inventor
안나 라줌나야
유리 티코노브
이고르 루키안척
발레리 비노쿠르
Original Assignee
테라 퀀텀 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테라 퀀텀 아게 filed Critical 테라 퀀텀 아게
Publication of KR20240050291A publication Critical patent/KR20240050291A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
    • H01G7/06—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture having a dielectric selected for the variation of its permittivity with applied voltage, i.e. ferroelectric capacitors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5657—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/185—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using dielectric elements with variable dielectric constant, e.g. ferro-electric capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/044—Recurrent networks, e.g. Hopfield networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Biomedical Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Biophysics (AREA)
  • Evolutionary Computation (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Neurology (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

강유전체 나노입자 커패시터 디바이스는 서로 전기적으로 절연된 전도성 요소들의 쌍, 및 쌍의 전도성 요소들 사이에 배열된 강유전체 나노입자들을 포함한다. 강유전체 나노입자들은 상이한 총 강유전체 분극들을 갖는 적어도 3개의 분극 상태를 제공하도록 적응된다.

Description

비-이진 로직들을 위한 강유전체 나노입자 커패시터 및 동작 방법{FERROELECTRIC NANOPARTICLE CAPACITOR FOR NON-BINARY LOGICS AND METHOD OF OPERATION}
본 개시내용은 특히 개별적으로 어드레싱될 수 있는 이산(discrete) 잔류 강유전체 분극 상태들(remanent ferroelectric polarization states)을 제공하기 위해 제한된 수의 강유전체 나노입자들을 갖는 강유전체 나노입자 커패시터 디바이스에 관한 것이다. 특히, 나노입자들 각각은 모노도메인 강유전체 상태(monodomain ferroelectric state)일 수 있다. 본 개시내용은 또한 강유전체 나노입자들의 분극 상태를 설정하기 위한 방법에 관한 것이다. 방법은 또한 레저버 컴퓨팅(reservoir computing)에서의 강유전체 나노입자 커패시터 디바이스의 적용에 관한 것이다.
컴퓨터 산업은 로직 비트와 같은 정보를 저장하거나 전환하는 데 요구되는 에너지를 줄이기 위해 디바이스들의 지속적인 소형화를 목표로 한다. 이를 위해, 기존 컴퓨팅 회로들은 정보의 프로세싱 및 저장을 위해 표준 이진 로직을 사용한다. 이러한 회로들은 원자 크기 소형화에 의해, 그리고 비트 프로세싱 당 에너지 소산의 기본 란다우어(Landauer) 원리에 의해 설정된 근본적인 한계에 도달하고 있다.
위에 제시된 기술적 문제들을 고려하면, 다중값 로직 디바이스가 필요하다.
본 개시내용의 맥락에서, 다중값 로직 디바이스라는 용어는 적어도 3개의 상태, 예를 들어 적어도 3개의 전환가능하고/거나 개별적으로 어드레싱가능한 로직 상태, 또는 적어도 3개의 전환가능하고/거나 개별적으로 어드레싱가능한 분극 상태를 제공하는 디바이스를 지칭할 수 있다. 즉, 다중값 로직 디바이스는 비-이진 로직 디바이스로 간주될 수 있다. 따라서, 다중값 로직 디바이스는 2개의 상태(즉, 전환가능하고/하거나 개별적으로 어드레싱가능한 2개의 로직 상태 또는 분극 상태)를 제공하는 이진 로직 디바이스와 구별된다.
다중값 로직 디바이스를 사용하면, 에너지 손실을 줄이고 디바이스의 전례 없는 높은 정보 밀도를 허용할 수 있고, 따라서 종래의 디바이스들의 이진 폭정(binary tyranny)을 극복할 수 있다. 다중값 로직들을 탐구하는 것은 폰 노이만 방식이 아닌 컴퓨팅을 실현하는 데에 중요하다.
전환가능한 다중값 로직들을 실현할 수 있는 시스템들에 대한 적극적인 탐색에도 불구하고, 다중값 로직 디바이스의 실제 실행 가능한 물리적 구현은 이전에는 해결되지 않은 어려운 작업으로 남아 있었다.
현재 고체 상태 드라이브들 및 플래시 메모리들에 사용되는 의사-다중 레벨 로직 유닛들의 기존 구현들은 실제로는 개별 이진(즉, 비트) 로직 디바이스들의 조합을 포함한다. 따라서, 이들은 비트 기입의 아날로그 방법들을 필요로 하며, 이는 확률론적 정보 손실로 인해 로직 셀들의 불규칙한 거동(erratic behavior)을 초래할 수 있다.
본 개시내용의 제1 양태에서, 강유전체 나노입자 커패시터 디바이스는 서로 전기적으로 절연된 전도성 요소들의 쌍, 및 쌍의 전도성 요소들 사이에 배열된 강유전체 나노입자들을 포함한다. 강유전체 나노입자들은 상이한 총 강유전체 분극들을 갖는 적어도 3개의 분극 상태를 제공하도록 적응된다.
따라서, 제1 양태에 따른 강유전체 나노입자 커패시터 디바이스는 각각 다중값 로직 디바이스, 또는 다중값 로직의 구현을 제공한다.
강유전체 나노입자 커패시터 디바이스는 강유전체 나노입자들을 적어도 3개의 분극 상태 중 임의의 것으로 선택적으로 설정하도록 적응될 수 있다. 예를 들어, 강유전체 나노입자 커패시터 디바이스는 강유전체 나노입자들을 적어도 3개의 분극 상태 중 임의의 것으로 선택적으로 설정하기 위해 쌍의 전도성 요소들 중 하나에서 미리 선택된 전압 또는 미리 선택된 전하를 수용하도록 구성될 수 있으며, 특히 여기서 쌍의 다른 전도성 요소는 일정한 전하를 지니도록 적응된다. 즉, 강유전체 나노입자들의 분극 상태들은 개별적으로 어드레싱될 수 있다. 분극 상태를 어드레싱하는 것은 강유전체 나노입자들을 각각의 분극 상태로 설정하는 것을 지칭할 수 있다.
따라서, 강유전체 나노입자 커패시터 디바이스는 다중값 로직 디바이스를 구성하며, 여기서 각각의 분극 상태는 다중값 로직의 상태(예를 들어, 메모리 레벨)의 역할을 하며, 전하의 인가에 의한 전환은 각각 상태들 간의 또는 메모리 레벨들 간의 전이를 나타낸다.
강유전체 나노입자들은 상이한 총 강유전체 분극들을 갖는 최대 64개의 이산 분극 상태, 특히 상이한 총 강유전체 분극들을 갖는 최대 32개의 이산 분극 상태, 특히 상이한 총 강유전체 분극들을 갖는 최대 16개의 이산 분극 상태, 특히 상이한 총 강유전체 분극들을 갖는 최대 8개의 이산 분극 상태, 특히 상이한 총 강유전체 분극들을 갖는 최대 4개의 이산 분극 상태를 제공하도록 적응될 수 있다.
분극 상태들 중 임의의 것을 개별적으로 어드레싱하거나 분극 상태들의 임의의 쌍 사이를 전환하기 위해, 강유전체 나노입자 커패시터 디바이스는 각각의 루트를 제공할 수 있으며, 여기서 루트는 어드레싱될 분극 상태에 대해, 또는 그 사이에서 전환될 분극 상태들의 쌍에 대해 각각 잘 정의되고 특정적이다. 본 개시내용의 맥락에서, 루트라는 용어는 전도성 요소들 중 적어도 하나에 인가될 전하, 또는 전도성 요소들 중 적어도 하나에 순차적으로 인가될 전하들(즉, 예컨대 전체 값 및/또는 부호에 의해 상이함)을 지칭할 수 있다.
적어도 3개의 분극 상태는 적어도 3개의 잔류 분극 상태일 수 있다. 즉, 강유전체 나노입자들은 특히 전도성 요소들에 전하 또는 전압이 인가되지 않을 때 적어도 3개 분극 상태 중 임의의 것을 보존하고/거나 적어도 3개 분극 상태 중 설정된 것을 보존하도록 적응될 수 있다.
이것은 다중값 로직의 메모리 레벨들을 구현하는 것을 허용할 수 있다.
분극 상태들은 예를 들어 강유전체 나노입자들의 개별 강유전체 나노입자의 개별 분극 상태와 대조적으로, 강유전체 나노입자들의 전체적인 분극 상태들, 또는, 즉, 강유전체 나노입자들 전체의 분극 상태들을 지칭할 수 있다.
분극 상태(들)는 강유전체 분극 상태(들)를 지칭할 수 있다.
분극 상태들은 이산 분극 상태들일 수 있다. 예를 들어, 적어도 3개의 분극 상태는 적어도 3개의 이산 분극 상태일 수 있다.
강유전체 나노입자들은 각각의 개별 분극 상태들, 특히 각각의 개별 상향 분극(polarized-up) 상태 및 각각의 개별 하향 분극(polarized-down) 상태와 같은 이산 개별 분극 상태들을 제공하도록 적응될 수 있다.
개별 분극 상태(들)는 개별 강유전체 분극 상태(들)를 지칭할 수 있다.
강유전체 나노입자 커패시터 디바이스는 강유전체 나노입자들의 개별 강유전체 나노입자의 개별 분극 상태를 전환하도록 적응될 수 있다. 강유전체 나노입자 커패시터 디바이스는 개별 강유전체 나노입자의 개별 분극 상태를 전환하면서 나머지 강유전체 나노입자들의 개별 분극 상태들을 보존하도록 구성될 수 있다.
강유전체 나노입자들은 동일한 재료 조성을 가질 수 있다.
이는 디바이스의 경제적인 제조를 용이하게 할 수 있다.
전도성 요소들은 전기 전도성 요소들을 지칭할 수 있다.
전도성 요소들은 전도성 층들 및/또는 전도성 플레이트들일 수 있다.
강유전체 나노입자들 중의 (특히 각각의) 강유전체 나노입자는 전도성 요소들의 제1 섹션들 사이에 배열될 수 있다. 즉, 전도성 요소들의 제1 섹션들은 전도성 요소들 상으로의 강유전체 나노입자의 투영들(projections)에 대응할 수 있다. 강유전체 나노입자(또는 각각 강유전체 나노입자들) 및 전도성 요소들의 (각각의) 제1 섹션들은 강유전체 커패시터(또는 각각 강유전체 커패시터들)를 정의할 수 있다.
쌍의 전도성 요소들 사이에 최대 10개의 강유전체 나노입자, 또는 최대 5개의 강유전체 나노입자, 또는 최대 3개의 강유전체 나노입자, 또는 정확히 3개의 강유전체 나노입자, 또는 정확히 2개의 강유전체 나노입자가 배열될 수 있다.
각각의 제한된 수의 나노입자들은 분극 상태들 간의 전환의 신뢰성을 향상시킬 수 있다.
강유전체 나노입자들 중 하나를 개재시키는 전도성 요소들의 섹션들은 각각의 강유전체 커패시터를 정의할 수 있다. 즉, 강유전체 나노입자들, 및 강유전체 나노입자들을 개재시키는 전도성 요소들의 섹션들은 강유전체 커패시터들을 정의할 수 있다.
쌍의 전도성 요소들은 서로 마주하는 각각의 표면들을 포함할 수 있고, 각각의 표면들의 각각의 표면적들은 각각 강유전체 나노입자들의 전체 표면 투영 면적(overall surface-projected area)을 초과할 수 있다.
즉, 전도성 요소들은 그들 사이에 강유전체 나노입자가 없는 각각의 잉여 부분들을 포함할 수 있다.
대응하는 실시예들에서, 강유전체 나노입자들의 전체 표면 투영 면적(또는 각각 그들 사이에 강유전체 나노입자가 없는 각각의 표면들의 섹션들; 또는 각각 전도성 요소들의 잉여 부분들)을 초과하는 전도성 요소들의 표면적들은 유전체 커패시터, 또는 유전체 커패시터의 커패시턴스를 정의할 수 있다. 유전체 커패시터는 유전체 커패시턴스를 제공하도록 적응될 수 있다. 그들 사이에 강유전체 나노입자가 없는 각각의 표면들의 섹션들은 각각의 표면들의 섹션들을 지칭할 수 있으며, 강유전체 나노입자들은 각각의 표면들 간의 거리의 50% 미만, 특히 40% 미만, 특히 30% 미만, 특히 20% 미만, 또는 특히 10% 미만을 채운다.
유전체 커패시터는 강유전체 커패시터들에 전기적으로 병렬 및/또는 직렬로 배열될 수 있다. 유전체 커패시터 및 강유전체 커패시터들(또는 각각, 유전체 커패시터의 커패시턴스 및 강유전체 커패시터들의 커패시턴스)은 함께 적어도 3개의 분극 상태 사이의 루트들을 정의하고/거나 다수의 잔류 분극 상태를 정의하도록 적응될 수 있다.
강유전체 나노입자들의 전체 표면 투영 면적은 강유전체 나노입자들이 각각의 표면들 중 하나에 투영되는 면적에 대응할 수 있다.
쌍의 전도성 요소들의 각각의 표면들은 예를 들어 원형 또는 타원형 또는 직사각형 또는 다각형 또는 둥근 다각형(rounded polygonal) 형상으로 각각 연속적일 수 있다.
강유전체 나노입자들은 각각의 표면들 사이에 배열될 수 있다.
각각의 표면들은 각각의 표면들에 평행한 측방향들(lateral directions)을 포함하고/거나 정의할 수 있다. 즉, 각각의 표면들은 측방향으로 연장될 수 있다.
각각의 표면적들 각각은 강유전체 나노입자들의 전체 표면 투영 면적을 적어도 5%, 또는 적어도 10%, 또는 적어도 30%, 또는 적어도 50%, 또는 적어도 2배 초과할 수 있다.
강유전체 나노입자들은 서로 이격될 수 있고/있거나 유전체 분리기 재료(dielectric separator material)가 강유전체 나노입자들 사이에 배열될 수 있다.
대응하는 실시예들은 이산 분극 상태들 및/또는 이산 개별 분극 상태들을 보장할 수 있다.
대응하는 실시예들에서, 유전체 분리기 재료는 유전체 커패시터에 포함될 수 있고/거나 유전체 커패시터의 유전체를 제공할 수 있다.
유전체 분리기 재료의 적어도 한 섹션이 전도성 요소들의 제2 섹션들 사이에 배열될 수 있다. 즉, 전도성 요소들의 제2 섹션들은 유전체 분리기 재료의 적어도 한 섹션을 전도성 요소들 상에 투영한 것에 대응할 수 있다. 유전체 분리기 재료의 적어도 한 섹션 및 전도성 요소들의 제2 섹션들은 (즉, 대안적인 정의에 따라) 유전체 커패시터를 정의할 수 있다.
유전체 분리기 재료는 전도성 요소들을 분리하고/거나 전도성 요소들을 서로 전기적으로 절연하도록 적응될 수 있다.
유전체 분리기 재료는 특히 측방향으로(즉, 측방향들을 따라) 강유전체 나노입자들 중 적어도 하나를 둘러쌀 수 있거나 강유전체 나노입자들을 둘러쌀 수 있다.
쌍의 전도성 요소들은 각각의 표면들을 포함할 수 있다. 각각의 표면들은 거리만큼 이격될 수 있다. 강유전체 나노입자들은 거리의 적어도 60%를 따라, 또는 거리의 적어도 75%를 따라, 또는 거리의 적어도 90%를 따라, 또는 전체 거리를 따라 연장될 수 있다. 대안적으로 또는 추가로, 각각의 표면들은 기준선에 의해 연결될 수 있고, 강유전체 나노입자들은 기준선을 따라 연장될 수 있다. 거리는 기준선의 길이에 대응할 수 있다.
강유전체 나노입자들은 측방향으로(즉, 측방향들을 따라) 서로 이격될 수 있다.
강유전체 나노입자들 중 제1 강유전체 나노입자는 제1 크기를 가질 수 있다. 강유전체 나노입자들 중 제2 강유전체 나노입자는 제2 크기를 가질 수 있다. 제1 크기는 제2 크기보다 특히 적어도 10%, 또는 적어도 30%, 또는 적어도 50%, 또는 적어도 2배 더 클 수 있다.
제1 크기(또는 각각 제2 크기)는 제1 강유전체 나노입자(또는 각각 제2 강유전체 나노입자)의 최대 신장(extension)을 의미할 수 있다. 즉, 제1 크기(또는 각각 제2 크기)는 제1 강유전체 나노입자(또는 각각 제2 강유전체 나노입자)의 크기가 가장 큰 방향에서의 크기를 지칭할 수 있다.
대안적으로, 제1 크기(또는 각각 제2 크기)는 제1 강유전체 나노입자(또는 각각 제2 강유전체 나노입자)의 부피를 지칭할 수 있다.
제1(및/또는 제2) 강유전체 나노입자들은 전도성 요소들의 제1(및/또는 제2) 제1 섹션들 사이에 배열될 수 있다. 즉, 전도성 요소들의 제1(및/또는 제2) 제1 섹션들은 전도성 요소들 상에 제1(및/또는 제2) 강유전체 나노입자들을 투영한 것들에 대응할 수 있다. 제1(및/또는 제2) 강유전체 나노입자와 전도성 요소들의 제1(및/또는 제2) 제1 섹션들은 제1(및/또는 제2) 강유전체 커패시터를 정의할 수 있다. 제1(및/또는 제2) 강유전체 커패시터는 각각의 커패시턴스를 제공하도록 적응될 수 있다.
실시예들에 따르면, 임의의 방향을 따른 강유전체 나노입자들의 각각의 크기들은 100㎚를 초과하지 않으며, 특히 50㎚를 초과하지 않거나 30㎚를 초과하지 않거나 20㎚를 초과하지 않거나 10㎚를 초과하지 않거나 5㎚를 초과하지 않는다. 본 개시내용의 맥락에서, 최대 20㎚ 크기의 강유전체 나노입자들은 또한 강유전체 나노도트들(nanodots)로도 지칭될 수 있다.
강유전체 나노입자들의 각각의 크기들은 강유전체 나노입자들의 모노도메인 강유전체 상태들을 보장하는 데 유리할 수 있다. 특히, 강유전체 나노입자들의 크기들을 정의하면 각각의 나노입자들의 제어된 보자력 장들(coercive fields)이 초래될 수 있고, 따라서 크기들을 제어하는 것은 분극 상태들을 어드레싱하거나 분극 상태들 간을 전환하기 위한 루트들에 대한 제어를 제공한다. 이는 예를 들어 강유전체 도메인들이 그들의 크기 분포에 대한 양호한 제어 없이 무작위로 형성되는 강유전체 필름들을 사용하는 것에 비해, 강유전체 나노입자들을 사용하는 것의 장점이다. 강유전체 나노입자들의 경우, 좁은 크기 허용오차들 또는 좁은 크기 분포들이 달성될 수 있다.
각각의 크기들은 위에서 제1 크기 및 제2 크기의 맥락에서 설명된 바와 같이, 강유전체 나노입자들의 최대 신장, 또는 크기가 가장 큰 방향을 따른 크기들에 대응할 수 있다.
임의의 방향을 따른 강유전체 나노입자들의 각각의 최소 크기들은 4㎚ 이상, 또는 3㎚ 이상, 또는 2㎚ 이상, 또는 1㎚ 이상일 수 있다.
강유전체 나노입자들은 각각의 모노도메인 강유전체 상태들을 포함할 수 있다.
적어도 3개의 분극 상태는 강유전체 나노입자들의 각각의 모노도메인 강유전체 상태들의 조합들에 대응할 수 있다.
강유전체 나노입자들의 각각의 모노도메인 강유전체 상태들은 잔류 및/또는 이산 분극 상태들일 수 있다.
쌍의 제1 전도성 요소는 일정한 전하를 지니도록 적응될 수 있고/거나 전기적으로 절연되고/거나 전기적으로 부동(floating)일 수 있다.
강유전체 나노입자 커패시터 디바이스는 쌍의 제2 전도성 요소의 전하를 제어 및/또는 변경하도록 적응된 전하 제어 디바이스를 더 포함할 수 있다.
전하 제어 디바이스는 쌍의 제2 전도성 요소에 펄스 시퀀스를 인가하도록 적응될 수 있다. 대안적으로 또는 추가로, 전하 제어 디바이스는 쌍의 제2 전도성 요소에 1㎲ 미만의 지속시간들을 갖는 펄스들을 인가하도록 적응될 수 있다.
펄스 시퀀스는 각각 1㎲ 미만의 지속시간들을 갖는 펄스들을 포함할 수 있다.
강유전체 나노입자 커패시터 디바이스는 트랜지스터를 더 포함할 수 있으며, 트랜지스터의 채널은 제1 전도성 요소 또는 제2 전도성 요소를 형성한다.
전하 제어 디바이스는 전도성 요소들의 쌍으로부터 전기적으로 절연된 추가 전도성 요소를 포함할 수 있다. 전하 제어 디바이스는 추가 전도성 요소와 제2 전도성 요소 사이에 전압을 인가하도록 적응될 수 있다.
추가 전도성 요소와 제2 전도성 요소는 제1 전도성 요소의 반대 면들 상에 배열될 수 있다.
추가 전도성 요소는 유전체 스페이서에 의해 제1 전도성 요소로부터 분리될 수 있다.
유전체 스페이서는 트랜지스터의 게이트 유전체를 형성할 수 있다.
전도성 요소들 및/또는 추가 전도성 요소는 금속 재료 또는 반도체 재료를 포함하거나 그것으로 이루어질 수 있다.
강유전체 나노입자 커패시터 디바이스는 복수의 각각의 추가 전도성 요소를 포함할 수 있다. 추가 전도성 요소들 각각은 강유전체 나노입자 커패시터 디바이스의 각각의 강유전체 나노입자 또는 각각의 복수의 강유전체 나노입자의 분극 상태를 제어하도록 적응될 수 있다.
적어도 3개의 분극 상태는 각각의 전압 레벨들에 연관될 수 있다.
각각의 전압 레벨들은 제1 전도성 요소 및/또는 제2 전도성 요소의 전압 레벨들, 또는 제1 전도성 요소와 제2 전도성 요소 사이의 전압 차를 지칭할 수 있다.
강유전체 나노입자 커패시터 디바이스는 예컨대 적어도 3개의 분극 상태에 연관된 각각의 전압 레벨들을 식별하기 위해, 제1 전도성 요소의 전압 및/또는 제2 전도성 요소의 전압, 또는 제1 전도성 요소와 제2 전도성 요소 사이의 전압 차를 결정하도록 적응된 전압 판독 요소를 더 포함할 수 있다.
강유전체 나노입자 커패시터 디바이스는 쌍의 전도성 요소의 근처에 및/또는 강유전체 나노입자 커패시터 디바이스의 강유전체 나노입자의 근처에 배열된 감지 전극을 더 포함할 수 있다.
감지 전극은 전도성 재료를 포함할 수 있거나 그것으로 이루어질 수 있다. 대안적으로, 감지 전극은 반도체 재료를 포함할 수 있거나 그것으로 이루어질 수 있다.
감지 전극은 유전체 스페이서와 물리적으로 접촉할 수 있거나 유전체 스페이서 내에 매립될 수 있다.
감지 전극은 쌍의 전도성 요소들로부터 및/또는 추가 전도성 요소로부터 전기적으로 절연될 수 있다.
감지 전극은 쌍의 전도성 요소들 위에 배열될 수 있다.
강유전체 나노입자 커패시터 디바이스는 공간 분해(spatially-resolved) 입력 또는 출력 디바이스를 더 포함할 수 있다. 공간 분해 입력 또는 출력 디바이스는 강유전체 나노입자들의 개별 분극 상태를 변경 및/또는 판독하도록 적응될 수 있다.
공간 분해 입력 또는 출력 디바이스는 집속된 레이저 빔을 생성하도록 적응된 레이저 소스와 같은 집속된 광 빔의 소스를 포함하거나 그러한 소스일 수 있거나, 서브마이크로미터 반경을 갖는 금속 팁을 포함하거나 그러한 금속 팁일 수 있다.
공간 분해 입력 또는 출력 디바이스는 스캐닝 디바이스를 포함할 수 있다.
공간 분해 입력 또는 출력 디바이스는 강유전체 나노입자 커패시터 디바이스의 강유전체 입자들로부터 미리 선택된 강유전체 나노입자에 집속된 광 빔 또는 금속 팁을 스캐닝하도록 적응될 수 있는 스캐닝 디바이스를 포함할 수 있다.
공간 분해 입력 또는 출력 디바이스는 강유전체 나노입자 커패시터 디바이스의 강유전체 나노입자들 중 단일 나노입자의 개별 분극 상태를 변경 및/또는 판독하도록 적응될 수 있다.
강유전체 나노입자 커패시터 디바이스는 강유전체 나노입자들의 온도를 제어 및/또는 변경하도록 적응된 온도 제어 요소를 더 포함할 수 있다. 대안적으로 또는 추가로, 강유전체 나노입자 커패시터 디바이스는 강유전체 나노입자들에 가해지는 기계적 힘을 제어 및/또는 변경하도록 적응된 힘 제어 요소를 포함할 수 있다.
온도 제어 요소 및/또는 힘 제어 요소는 분극 상태들을 어드레싱 및/또는 전환하기 위한 루트들의 사후 조절(post-adjustment)을 허용할 수 있다. 예를 들어, 온도 제어 요소 및/또는 힘 제어 요소는 제로의 순 분극(net polarization)을 갖는 분극 상태와 같은 분극 상태를 어드레싱하는 것을 허용할 수 있으며, 이는 예를 들어 주변 온도에서 또는 힘 제어 요소에 의해 힘이 가해지지 않은 상태에서 전도성 요소들 중 적어도 하나에 전하 또는 전압을 가하는 것에 의해서는 어드레싱가능하지 않을 수 있다.
강유전체 나노입자 커패시터 디바이스는 강유전체 나노입자 커패시터 디바이스의 전도성 요소에서 또는 강유전체 나노입자 커패시터 디바이스의 감지 전극에서 시간 의존적 전기 신호를 입력으로서 수신하거나, 광학 판독 디바이스에 의해 결정된 신호를 입력으로서 수신하도록 적응된 인공 신경망을 더 포함할 수 있다.
인공 신경망은 최대 5개의 층 또는 최대 3개의 층 또는 최대 2개의 층을 포함할 수 있다. 인공 신경망(또는 각각 상기 층들)은 입력 층 및 출력 층을 포함할 수 있다.
시간 의존적 전기 신호는 시간 의존적 전압 신호 또는 시간 의존적 전하 신호 또는 시간 의존적 전류 신호일 수 있다.
예에 따르면, 설명은 다중 로직 레벨 데이터 저장 디바이스로서의 위에서 설명된 강유전체 나노입자 커패시터 디바이스의 용도에 관한 것이다.
예에 따르면, 설명은 강유전체 나노입자 커패시터 디바이스를 동작시키기 위한 방법에 관한 것이다. 강유전체 나노입자 커패시터 디바이스는 서로 전기적으로 절연된 전도성 요소들의 쌍, 및 쌍의 전도성 요소들 사이에 배열된 강유전체 나노입자들을 포함한다. 강유전체 나노입자들은 최소 강유전체 분극 상태, 최대 강유전체 분극 상태, 및 적어도 하나의 중간 강유전체 분극 상태를 포함하는 상이한 총 강유전체 분극들을 갖는 적어도 3개의 분극 상태를 제공하도록 적응된다. 방법은 중간 강유전체 분극 상태를 선택하는 단계; 선택된 중간 강유전체 분극 상태에 따라 제1 전압 또는 전하를 선택하는 단계; 및 강유전체 나노입자들을 선택된 중간 강유전체 분극 상태로 설정하기 위해 쌍의 전도성 요소에 제1 전압 또는 전하를 인가하는 단계를 포함한다.
방법은 다중값 로직을 구현할 수 있다.
방법은 쌍의 다른 전도성 요소(즉, 제1 전도성 요소)를 일정한 전하로 유지하는 단계를 더 포함할 수 있다.
바람직하게는, 제1 전압 또는 전하는 전하를 지칭한다. 즉, 방법은 선택된 중간 강유전체 분극 상태에 따라 제1 전하를 선택하는 단계; 및 제1 전하를 인가하는 단계를 의미할 수 있다.
중간 강유전체 분극 상태를 선택하는 단계는 적어도 하나의 중간 강유전체 분극 상태 중 중간 강유전체 분극 상태를 선택하는 것을 지칭할 수 있다.
최대 강유전체 분극 상태는 적어도 3개 분극 상태 중 최대 강유전체 분극을 제공할 수 있다. 즉, 적어도 3개의 분극 상태 중 어떤 분극 상태도 최대 강유전체 분극 상태보다 큰 강유전체 분극을 가질 수 없다.
최소 강유전체 분극 상태는 적어도 3개 분극 상태 중 최소 강유전체 분극을 제공할 수 있다. 즉, 적어도 3개의 분극 상태 중 어떠한 분극 상태도 최대 강유전체 분극 상태보다 작은 강유전체 분극을 가질 수 없다.
중간 강유전체 분극 상태의 강유전체 분극은 최소 강유전체 분극보다 크고, 최대 강유전체 분극보다 작을 수 있다.
본 개시내용의 맥락에서, 강유전체 분극의 크기는 기준 축을 따른 각각의 강유전체 분극의 성분에 의해 결정될 수 있다. 즉, (예를 들어 기준 축에 대해) 네거티브의 강유전체 분극은 제로의 강유전체 분극보다 작은 것으로 간주될 수 있다. 기준 축은 전도성 요소들, 및 강유전체 나노입자들 중 적어도 하나와 교차할 수 있다.
쌍에서 제1 전압 또는 전하가 인가되는 전도성 요소는 강유전체 나노입자 커패시터 디바이스의 맥락에서 위에서 설명된 쌍의 제2 전도성 요소에 대응할 수 있다. 방법의 다른 전도성 요소는 강유전체 나노입자 커패시터 디바이스의 맥락에서 위에서 설명된 쌍의 제1 전도성 요소에 대응할 수 있다.
강유전체 나노입자 커패시터 디바이스는 전도성 요소들의 쌍으로부터 전기적으로 절연된 추가 전도성 요소를 더 포함할 수 있다. 제1 전압 또는 전하를 쌍의 전도성 요소(즉, 제2 전도성 요소)에 인가하는 것은 추가 전도성 요소와 쌍의 전도성 요소(즉, 제2 전도성 요소) 사이에 전압을 인가하는 것을 포함할 수 있다. 추가 전도성 요소는 강유전체 나노입자 커패시터 디바이스의 전하 제어 디바이스에 포함될 수 있다.
방법은 강유전체 나노입자들을 선택된 중간 강유전체 분극 상태로 설정하기 위해 제1 전압 또는 전하를 인가하는 단계 전에: 적어도 3개의 분극 상태 중 제1 분극 상태에서 강유전체 나노입자들을 제공하는 단계; 선택된 중간 강유전체 분극 상태에 따라, 및/또는 제1 분극 상태에 따라 제2 전압 또는 전하를 선택하는 단계; 및 강유전체 나노입자들을 제1 분극 상태로부터 적어도 3개 분극 상태 중 제2 분극 상태로 설정하기 위해 쌍의 전도성 요소들에 제2 전압 또는 전하를 인가하는 단계를 더 포함할 수 있다. 제1 분극 상태는 선택된 중간 강유전체 분극 상태와 상이할 수 있다. 제2 분극 상태는 제1 분극 상태 및 선택된 중간 강유전체 분극 상태 둘 다와 상이할 수 있다.
그들 각각의 절대값들과 관련하여, 제2 전압 또는 전하는 제1 전압 또는 전하를 초과할 수 있다.
제2 전압 또는 전하의 부호는 제1 전압 또는 전하의 부호와 반대일 수 있다.
방법은 강유전체 나노입자들을 선택된 중간 강유전체 분극 상태로 설정하기 위해 제2 전압 또는 전하를 인가하는 단계 전에: 적어도 3개의 분극 상태 중 제3 분극 상태에서 강유전체 나노입자들을 제공하는 단계; 선택된 중간 강유전체 분극 상태에 따라, 및/또는 제1 분극 상태에 따라 제3 전압 또는 전하를 선택하는 단계; 및 강유전체 나노입자들을 제1 분극 상태로부터 적어도 3개 분극 상태 중 제3 분극 상태로 설정하기 위해 쌍의 전도성 요소들에 제3 전압 또는 전하를 인가하는 단계를 더 포함할 수 있다. 제3 분극 상태는 제1 분극 상태, 제2 분극 상태, 및 선택된 중간 강유전체 분극 상태와 상이할 수 있다.
그들 각각의 절대값들과 관련하여, 제3 전압 또는 전하는 제2 전압 또는 전하를 초과할 수 있다.
제3 전압 또는 전하의 부호는 제2 전압 또는 전하의 부호와 반대일 수 있다.
선택된 중간 강유전체 분극 상태는 잔류 상태일 수 있다. 대안적으로 또는 추가로, 방법은 전도성 요소에 인가되는 전압 또는 전하를 감소시켜, 설정된 중간 강유전체 분극 상태를 보존하는 단계를 포함할 수 있고; 특히 전압을 적어도 30%, 적어도 2배, 적어도 3배, 적어도 5배, 적어도 10배, 또는 적어도 100배 감소시킨다.
방법은 강유전체 나노입자들을 가열하고/거나, 강유전체 나노입자들에 기계적 힘을 가하여 예컨대 그들의 분극 상태를 변경하고/거나, 선택된 중간 강유전체 분극 상태와 인가된 전압 또는 전하 사이의 관계를 수정하는 단계를 더 포함할 수 있다.
방법은 강유전체 나노입자들을 가열하여 그들의 분극 상태를 제로의 강유전체 분극을 갖는 분극 상태로 변경하는 단계를 포함할 수 있다.
방법은 전도성 요소들 중 적어도 하나의 전압에 기초하여 강유전체 나노입자들의 현재 분극 상태를 검출하는 단계를 더 포함할 수 있다.
방법은 예컨대 전도성 요소들 중 적어도 하나의 전압의 점프들을 카운트함으로써, 전도성 요소들 중 적어도 하나의 전압의 변화에 기초하여 강유전체 나노입자들의 현재 분극 상태를 검출하는 단계를 포함할 수 있다.
제1 분극 상태 및/또는 제2 분극 상태는 잔류 상태일 수 있다.
다른 양태에 따르면, 강유전체 나노입자 커패시터 디바이스를 동작시키기 위한 방법이 제공되며, 여기서 강유전체 나노입자 커패시터 디바이스는 서로 전기적으로 절연된 전도성 요소들의 쌍, 및 쌍의 전도성 요소들 사이에 배열된 강유전체 나노입자들을 포함한다. 제1 대안에 따르면, 방법은 강유전체 나노입자 커패시터 디바이스의 전도성 요소에 1㎲ 미만의 지속시간들을 갖는 펄스들 및/또는 펄스 시퀀스를 인가하는 단계를 포함한다. 제2 대안에 따르면, 방법은 공간 분해 입력 또는 출력 디바이스를 사용하여 강유전체 나노입자들의 분극 상태를 어드레싱하는 단계를 포함한다.
1㎲ 미만의 지속시간들을 갖는 펄스들 및/또는 펄스 시퀀스는 쌍의 전도성 요소에 또는 추가 전도성 요소(즉, 위에서 설명한 전도성 요소와 유사함)에 인가될 수 있다.
복수의 추가 전도성 요소를 갖는 실시예들에서, 방법은 펄스들 또는 펄스 시퀀스들을 여러 추가 전도성 요소들에 예를 들어 병렬로 및/또는 직렬로 인가하는 단계를 포함할 수 있다.
방법의 맥락에서, 분극 상태를 어드레싱하는 것은 강유전체 나노입자들의 분극 상태를 변화시키는 것을 지칭할 수 있다. 일부 실시예들에서, 강유전체 나노입자들 중 하나의 단일 개별 분극 상태는 변경되는 반면, 다른 강유전체 나노입자들의 개별 분극 상태들은 변경되지 않는다.
대안적으로, 분극 상태를 어드레싱하는 것은 강유전체 나노입자들의 분극 상태를 판독하는 것을 지칭할 수 있다.
방법은 강유전체 나노입자 커패시터 디바이스의 출력을 수신하는 단계를 더 포함할 수 있다. 강유전체 나노입자 커패시터 디바이스의 출력은 쌍의 전도성 요소에서의 또는 강유전체 나노입자 커패시터 디바이스의 감지 전극에서의 시간 의존적 전기 신호에 대응할 수 있다. 대안적으로, 강유전체 나노입자 커패시터 디바이스의 출력은 광학 판독 디바이스에 의해 결정된 신호에 대응할 수 있다. 대안적으로, 강유전체 나노입자 커패시터 디바이스의 출력은 공간 분해 입력 또는 출력 디바이스에 의해 결정된 신호에 대응할 수 있다.
강유전체 나노입자 커패시터 디바이스의 출력은 인공 신경망에서 수신될 수 있다. 대안적으로 또는 추가적으로, 강유전체 나노입자 커패시터 디바이스의 수신된 출력에 따라 인공 신경망, 예를 들어 강유전체 나노입자 커패시터 디바이스의 출력이 수신되는 인공 신경망이 훈련될 수 있다.
방법은 쌍의 전도성 요소에 1㎲ 미만의 지속시간들을 갖는 펄스들 및/또는 펄스 시퀀스를 인가하는 단계 전에: 강유전체 나노입자들 중 개별 강유전체 나노입자의 개별 분극 상태를 미리 선택된 개별 분극 상태로 설정하는 단계; 및/또는 강유전체 나노입자들의 분극 상태를 미리 선택된 분극 상태로 설정하는 단계를 더 포함할 수 있다.
일부 실시예들에서, 방법은 위에서 설명된 프로세스 단계들 전에, 강유전체 나노입자 커패시터 디바이스에 리셋을 적용하는 단계를 더 포함한다.
리셋은 강유전체 나노입자 커패시터 디바이스를 미리 선택된 총 분극, 예를 들어 제로의 총 분극을 갖는 분극 상태로 설정할 수 있다.
리셋을 적용하는 단계는 강유전체 나노입자 커패시터 디바이스의 전도성 요소에 고강도 펄스를 인가하는 단계를 포함할 수 있다.
고강도 펄스는 1㎲ 미만의 지속시간들을 갖는 펄스들 및/또는 펄스 시퀀스 중 하나를, 예를 들어 적어도 1.2배 또는 적어도 1.5배 또는 적어도 2배 또는 적어도 3배 초과하는 진폭 또는 전력을 가질 수 있다.
진폭은 전하, 전압 또는 전류 진폭을 지칭할 수 있다.
리셋을 적용하는 단계는 예를 들어 위에 설명된 온도 제어 요소를 사용하여 강유전체 나노입자들을 가열하는 단계를 포함할 수 있다.
리셋을 적용하는 단계는 강유전체 나노입자 커패시터 디바이스를 예를 들어 높은 강도에서, 광 또는 전자기 방사로 조명하는 단계를 포함할 수 있다.
본 개시내용의 기술들 및 그에 연관된 이점들은 첨부 도면들에 따른 예시적인 실시예들의 설명으로부터 가장 명백해질 것이다.
도 1은 제1 실시예들에 따른 강유전체 나노입자 커패시터 디바이스를 도시한다.
도 2a는 전도성 요소들 사이의 강유전체 나노입자의 개별 분극 상태들의 정전기 에너지들과 이들 사이의 전환을 도시한다.
도 2b는 도 2a의 강유전체 나노입자의 개별 분극 상태들 사이의 전환을 입증하는 전하-전압 히스테리시스 루프를 도시한다.
도 3은 전하 제어 디바이스에 연결된 도 1의 강유전체 나노입자 커패시터 디바이스의 등가 전기 회로를 도시한다.
도 4a는 도 1에 대응하는 실시예에 따른 강유전체 나노입자 커패시터 디바이스의 분극 상태들의 정전기 에너지들, 및 분극 상태들을 어드레싱 및/또는 전환하기 위한 루트들을 도시한다.
도 4b는 도 4a의 실시예에 따른 강유전체 나노입자들의 분극 상태들에 연관된 전하-전압 히스테리시스 루프, 및 분극 상태들을 어드레싱 및/또는 전환하기 위한 루트들을 도시한다.
도 5a는 도 1에 대응하는 다른 실시예에 따른 강유전체 나노입자 커패시터 디바이스의 분극 상태들의 정전기 에너지들, 및 분극 상태들을 어드레싱 및/또는 전환하기 위한 루트들을 도시한다.
도 5b는 도 5a의 실시예에 따른 강유전체 나노입자들의 분극 상태들에 연관된 전하-전압 히스테리시스 루프, 및 분극 상태들을 어드레싱 및/또는 전환하기 위한 루트들을 도시한다.
도 6a는 도 1에 대응하는 다른 실시예에 따른 강유전체 나노입자 커패시터 디바이스의 분극 상태들의 정전기 에너지들, 및 분극 상태들을 어드레싱 및/또는 전환하기 위한 루트들을 도시한다.
도 6b는 도 6a의 실시예에 따른 강유전체 나노입자들의 분극 상태들에 연관된 전하-전압 히스테리시스 루프, 및 분극 상태들을 어드레싱 및/또는 전환하기 위한 루트들을 도시한다.
도 7a는 온도 제어 요소 및 힘 제어 요소를 갖는 실시예에 따른 강유전체 나노입자 커패시터 디바이스를 도시한다.
도 7b는 도 7a의 강유전체 나노입자 커패시터 디바이스의 등가 전기 회로를 도시한다.
도 8a는 트랜지스터의 채널이 강유전체 나노입자 커패시터 디바이스의 전도성 요소를 형성하는 실시예에 따른 강유전체 나노입자 커패시터 디바이스를 도시한다.
도 8b는 도 8a의 강유전체 나노입자 커패시터 디바이스의 등가 전기 회로를 도시한다.
도 9a는 강유전체 나노입자들이 4개의 분극 상태를 제공하는 다른 실시예에 따른 강유전체 나노입자 커패시터 디바이스를 도시한다.
도 9b는 도 9a의 강유전체 나노입자들의 4개의 분극 상태를 도시한다.
도 9c는 강유전체 나노입자들이 4개의 분극 상태를 제공하는 다른 실시예에 따른 강유전체 나노입자 커패시터 디바이스를 도시한다.
도 9d는 도 9c의 강유전체 나노입자들의 4개의 분극 상태를 도시한다.
도 10a는 도 9a 또는 도 9c에 대응하는 실시예에 따른 강유전체 나노입자들의 분극 상태들에 연관된 전하-전압 히스테리시스 루프, 및 분극 상태들을 어드레싱 및/또는 전환하기 위한 루트들을 도시한다.
도 10b는 도 9a 또는 도 9c에 대응하는 다른 실시예에 따른 강유전체 나노입자들의 분극 상태들에 연관된 전하-전압 히스테리시스 루프, 및 각각의 분극 상태들을 어드레싱 및/또는 전환하기 위한 루트들을 도시한다.
도 10c는 도 9a 또는 도 9c에 대응하는 다른 실시예에 따른 강유전체 나노입자들의 분극 상태들에 연관된 전하-전압 히스테리시스 루프, 및 각각의 분극 상태들을 어드레싱 및/또는 전환하기 위한 루트들을 도시한다.
도 10d는 도 9a 또는 도 9c에 대응하는 다른 실시예에 따른 강유전체 나노입자들의 분극 상태들에 연관된 전하-전압 히스테리시스 루프, 및 각각의 분극 상태들을 어드레싱 및/또는 전환하기 위한 루트들을 도시한다.
도 10e는 도 9a 또는 도 9c에 대응하는 다른 실시예에 따른 강유전체 나노입자들의 분극 상태들에 연관된 전하-전압 히스테리시스 루프, 및 각각의 분극 상태들을 어드레싱 및/또는 전환하기 위한 루트들을 도시한다.
도 10f는 도 9a 또는 도 9c에 대응하는 다른 실시예에 따른 강유전체 나노입자들의 분극 상태들에 연관된 전하-전압 히스테리시스 루프, 및 각각의 분극 상태들을 어드레싱 및/또는 전환하기 위한 루트들을 도시한다.
도 10g는 도 9a 또는 도 9c에 대응하는 다른 실시예에 따른 강유전체 나노입자들의 분극 상태들에 연관된 전하-전압 히스테리시스 루프, 및 각각의 분극 상태들을 어드레싱 및/또는 전환하기 위한 루트들을 도시한다.
도 10h는 도 9a 또는 도 9c에 대응하는 다른 실시예에 따른 강유전체 나노입자들의 분극 상태들에 연관된 전하-전압 히스테리시스 루프, 및 각각의 분극 상태들을 어드레싱 및/또는 전환하기 위한 루트들을 도시한다.
도 11은 실시예에 따른 방법을 도시한다.
도 12a - 도 14b는 상이한 실시예들에 따른 강유전체 나노입자 커패시터 디바이스들을 도시한다.
도 15a - 도 18c는 상이한 실시예들에 따라 전도성 요소에 1㎲ 미만의 지속시간들을 갖는 펄스들 및/또는 펄스 시퀀스를 인가하는 프로세스 단계를 도시한다.
도 19a - 도 20은 상이한 실시예들에 따라 강유전체 나노입자 커패시터 디바이스를 동작시키기 위한 방법들을 도시한다.
도 1은 제1 실시예에 따른 강유전체 나노입자 커패시터 디바이스(100)의 개략도이다.
강유전체 나노입자 커패시터 디바이스(100)는 전도성 층들(102, 112)의 형태로 된 2개의 전도성 요소(102, 112), 및 이들 사이의 강유전체 나노입자들(104a, 104b)을 포함한다.
전도성 층들(102, 112) 또는 그들 각각의 표면들(각각 108, 118)은 각각 수평 측방향들(x, y)을 따라 연장되고, 따라서 이러한 방향들 x, y를 따라 서로 평행하다.
수직한 연직 방향 z를 따라, 전도성 층들(102, 112) 또는 그들 각각의 표면들(각각 108, 118)은 1㎚ 내지 100㎚의 거리(d)만큼 서로 이격된다.
전도성 층은 귀금속(예컨대 Cu 또는 Au)는 물론, 탄탈륨 및/또는 티타늄 또는 그들 각각의 질화물을 포함하고/거나 다른 금속 또는 반도체 재료들을 포함할 수 있다.
강유전체 나노입자들(104a, 104b)은 각각의 강유전체 재료로 구성된다. 도시된 실시예들에서, 강유전체 나노입자들(104a, 104b)은 동일한 강유전체 재료로 이루어진다.
강유전체 재료는 전기장에 대한 분극의 비선형 의존성 을 특징으로 하는 재료이며, 여기서 는 각각 전기장 E에 평행 또는 역평행한 방향의 자발 분극이고, 는 진공 유전율이고, 는 강유전체 재료의 유전 상수이다. 강유전체 재료 내의 자발 분극의 상이한 방향들 사이의 전환은 보자력 전기장 Ec에서 발생한다. 간결하게 하기 위해, 보자력 전기장은 보자력 장이라고도 지칭된다.
강유전체 나노입자들의 강유전체 재료는 예를 들어 지르코늄, BaTiO3, Ba(Sr,Ti)O3, 또는 다른 강유전체 산화물들 P(VDF-TrFE를 포함하여, Pb(Zr,Ti)O3, PbTiO3, 또는 다른 강유전체 산화물들 HfO2, 특히 도핑된 HfO2를 포함한다. 대안적으로 또는 추가로, 이는 초강유전체 재료 LiZnAs, LiBeSb, NaZnSb, LiBeBi를 포함한다. 초강유전체 재료들에서, 보자력 장은 탈분극 전기장보다 실질적으로 더 큰 값들을 달성할 수 있으며, 이는 예를 들어 시스템을 튜닝하도록 온도 및 스트레인이 제어되는 동안 Qc 및 Qs의 원하는 상대 강도들의 용이한 선택을 가능하게 한다.
강유전체 나노입자들(104a, 104b) 각각은 모노도메인 강유전체 상태를 지지할 만큼 충분히 작다. 이를 위해, 강유전체 나노입자들(104a, 104b)은 강유전체 나노입자들(104a, 104b)의 강유전체 재료에 따라 100㎚, 50㎚, 30㎚, 20㎚ 또는 10㎚ 이하의 최대 신장(즉, 벌크 대각선들(bulk diagonals))으로 형성된다. 강유전체 나노입자들(104a, 104b)의 전형적인 크기들은 1㎚, 5㎚, 10㎚, 50㎚ 또는 100㎚이다.
도시된 강유전체 나노입자들(104a, 104b)은 이하에서는 간결함을 위해 분극 상태들(106)로도 지칭되는 3개의 가능한 강유전체 분극 상태(106) 중 하나에 있다.
분극 상태(106)는 강유전체 나노입자들(104a, 104b)의 전체 분극 상태(106), 즉 강유전체 나노입자들(104a, 104b)의 개별적인(즉, 강유전체) 분극 상태들의 조합을 지칭한다.
더 구체적으로, 분극 상태(106)는 강유전체 나노입자들(104a, 104b)의 전체(즉, 강유전체) 분극의 총(순, 전체) 분극을 축 z에 투영하는 것을 지칭한다. 즉, 분극 상태(106)는 총 분극의 z-성분을 지칭한다.
이에 대응하여, 개별 분극 상태들은 강유전체 나노입자들(104a, 104b)의 개별 분극들을 축 z에 투영하는 것을 지칭한다.
도시된 분극 상태(106)는 강유전체 나노입자들(104a, 104b)의 역평행 개별 분극 상태들을 특징으로 하며, 강유전체 나노입자(104a)의 개별 분극은 축 z를 따르고(즉, 축 z에 평행하고), 강유전체 나노입자(104b)의 개별 분극은 축 z에 역평행하다. 동일한 분극 상태, 즉 총 분극의 동일한 z 성분은 강유전체 나노입자(104b)의 개별 분극이 축 z를 따르고, 강유전체 나노입자(104a)의 개별 분극이 축 z에 역평행할 때 실현된다. 도시된 실시예에서, 강유전체 나노입자들(104a)은 등가이므로, 즉 동일한 개별 분극들을 가지므로, 이러한 두 가지 구성은 등가이다. 따라서, 두 가지 구성은 분극 상태들(106) 중 제1 분극 상태를 확립한다.
제2 분극 상태(106)는 강유전체 나노입자들(104a, 104b)의 개별 분극들이 둘 다 축 z를 따를 때 실현된다.
제3 분극 상태(106)는 강유전체 나노입자들(104a, 104b)의 개별 분극들이 둘 다 축 z에 역평행할 때 실현된다.
강유전체 나노입자(104a)는 전도성 층들(102, 112)의 첫번째 제1 섹션들(110a, 120a) 사이에 개재된다. 반대도 마찬가지로, 전도성 층(102, 112)들 또는 그들의 대응 표면들의 첫번째 제1 섹션들(110a, 120a)은 각각 전도성 층들(102, 108) 상으로의 강유전체 나노입자(104a)의 투영들에 대응한다.
전도성 층들(102, 112)의 첫번째 제1 섹션들(110a, 120a)과 강유전체 나노입자(104a)는 제1 강유전체 커패시터(124)를 형성한다.
이에 대응하여, 전도성 층(102, 112)의 두번째 제1 섹션들(110b, 120b)은 강유전체 나노입자(104b)에 연관된다. 전도성 층들(102, 112)의 두번째 제1 섹션들(110b, 120b)과 강유전체 나노입자(104b)는 제2 강유전체 커패시터(126)를 형성한다.
제1 전도성 층(102)의 제1 섹션들(110a, 110b)은 각각 제1 전도성 층(102) 또는 그 표면(118) 상으로의 강유전체 나노입자들(104a, 104b)의 투영에 대응하는 총 면적(110)을 갖는다. 본 개시내용의 맥락에서, 이 면적(110)은 강유전체 나노입자들(104a, 104b)의 전체 표면 투영 면적으로 지칭된다.
대안적으로, 강유전체 나노입자들(104a, 104b)의 전체 표면 투영 면적(110, 120)은 강유전체 나노입자들(104a, 104b)의 제2 전도성 층(112) 상으로의 투영(120)에 의해 정의된다. 대안적으로, 강유전체 나노입자들(104a, 104b)의 표면 투영 면적(110, 120)은 강유전체 나노입자들(104a, 104b)에 의해 정의된 강유전체 커패시터들(124, 126)의 면적들의 합에 의해 정의된다.
전도성 층들(102, 122) 각각의 면적은 강유전체 나노입자들(104a, 104b)의 전체 표면 투영 면적(110, 120)을 초과한다. 결과적으로, 전도성 층들(102, 122)의 잉여 부분들(102', 112')은 제1 섹션들(110a, 110b, 120a, 110b)을 넘어 연장된다.
이러한 잉여 부분들(102', 112')은 유전체 커패시터(130), 즉 선형 전하-전압 특성을 갖거나 (상당한) 히스테리시스를 갖지 않는 커패시터를 형성한다.
도시된 실시예에서, 유전체 커패시터(130)는 전도성 층들(102, 112)의 제2 부분들(102', 112') 사이에 배열된 유전체 재료(122)를 포함한다. 도시된 실시예에서, 유전체 재료(122)는 전도성 층들(102, 112)의 잉여 부분들(102', 112') 사이의 전체 공간을 채우고, 그에 의해 제2 부분들(102', 112')은 전도성 층들(102, 112)의 잉여 부분(102', 112')과 동일해진다.
유전체 재료(122)는 인가된 전기장에 대한 분극의 선형 의존성 을 특징으로 하며, 여기서 는 유전체 재료(122)의 유전 상수이다. 실시예들에 따르면, 유전체 재료는 Al2O3, Li2O, HfSiO4, Sc2O3, SrO, ZrO2, Y2O3, BaO, Ta2O5, BaO, WO3, MoO3, TiO2, SrTiO3, DyScO3와 같은 고-k 유전체를 포함한다. 유전체 재료(122)는 또한 SiO2 또는 유기 유전체와 같은 저-k 유전체를 포함할 수 있다. 대안적인 실시예들에서, 유전체 재료(122)는 대체 가스 또는 진공으로 채워질 수 있는 에어 갭으로서 구현된다.
도시된 실시예에서, 유전체 재료(122)는 강유전체 나노입자들(104a, 104b)을 서로 분리하기 위한 유전체 분리기 재료(122)의 역할을 한다. 이를 위해, 유전체 재료(122)는 강유전체 나노입자들(104a, 104b) 사이에 배열되고, 수평/측방향 평면 x, y에서 강유전체 나노입자들(104a, 104b)을 개별적으로 둘러싸게 된다.
강유전체 나노입자 커패시터 디바이스(100)는 기존의 나노 제조 절차들, 특히 반도체 산업들의 맥락에서 개발된 나노 제조 절차들을 사용하여 제조된다. 이러한 절차들은 정밀성과 신뢰성을 갖고서 복잡한 설계들을 제작하도록 허용한다. 예를 들어, 제작의 발전은 적절한 기판 지지체 상에 강유전체 나노입자 커패시터 디바이스(100)의 3차원 설계를 생성하는 것을 허용한다. 각각의 선택된 유형의 도핑 또는 전도성(예를 들어, n-전도성)의 예시적인 단결정 반도체 기판은 다양한 소스들로부터 상업적으로 입수가능하다. 적절한 리소그래피 및 에칭 기술들, 예를 들어, 전자빔 리소그래피 및 이온 에칭에 의해 적절한 기하학적 설계가 달성된다. 전도성 요소들(102, 112)은 CVD 및 PVD 방법들 및/또는 다른 적절한 프로세스들에 의해 생성된다. 제1 전도성 요소(102, 112)의 퇴적 후에, 예를 들어 ALD 접근법 및/또는 다른 적합한 프로세스들을 사용하여 강유전체 층이 그 위에 배치된다. 구성요소인 강유전체 나노입자들(104a, 104b)은 강유전체 층으로부터 개별적으로 또는 함께, 예를 들어 단일 구조화 단계로 구조화된다. 전자의 경우, 각각의 스테이지에서의 기하학적 구성은 예컨대 극자외선 또는 전자빔 리소그래피와 같은 적절한 리소그래피 기술들을 사용하여 설계된다. 유전체 재료(122)는 예를 들어 ALD 기술에 의해 제1 전도성 요소(102, 112) 위에 임의적으로(optionally) 성장된다. 제2 전도성 요소(102, 112)가 퇴적된다. 임의적인 상호연결 구조물들은 예를 들어 CVD 및 PVD 방법들에 의해 게이트, 소스 및 드레인 와이어 연결을 형성하기 위해 기판 상에 또는 기판 내에 형성된다. 디바이스(100)의 패터닝 및 아키텍처는 예를 들어 Cadence Allegro 소프트웨어 패키지 및/또는 다른 적절한 패키지들에 의해 구현된다.
강유전체 나노입자 커패시터 디바이스(100)의 작동 메커니즘을 설명하기 위해, 도 2a, 도 2b는 전도성 요소들(102, 112) 사이의 단일 강유전체 나노입자(104a)의 상황을 참조하고, 여기서 전하 제어 디바이스(114)는 전도성 요소들(102, 112) 중 하나에 전기적으로 연결(114a)된다.
도 2a에 도시된 바와 같이, 강유전체 나노입자(104a)는 균일하게 분극되며, 전하(132)를 지니는 2개의 전도성 요소(102, 112) 사이에 국한되어 있다. 이것은 2개의 개별 (강유전체) 분극 상태(106a) 중 어느 것에 머무를 수 있다: z축을 따라 "업" 방향의 분극을 갖는 상태(+1), 및 "다운" 방향의 분극을 갖는 상태(-1). 따라서, 전도성 요소들(102, 112) 사이의 단일 강유전체 나노입자(104a)는 두 개의 대응하는 로직 레벨 |+1) 및 |-1)을 구현한다.
결과적으로, 개별 분극 상태(106a)는 전도성 요소들(102, 112)에 인가된 전하에 의해 제어될 수 있다. 따라서, 전도성 요소들(102, 112) 사이에 국한된 도 2a의 단일 강유전체 나노입자(104a)는 로직 레벨들 |+1) 및 |-1)을 갖는 이진(즉, 2-레벨) 로직 디바이스를 구현한다.
여기서 및 이하에서, 전도성 요소들(102, 112) 중 적어도 하나에 대한 전기적 연결(114a)을 갖는 전하 제어 디바이스(114)는 각각의 전도성 요소(들)(102, 112)의 전하를 제어하고, 그에 따라 강유전체 나노입자(104a)의 개별 분극 상태(106a) 또는 도 1의 분극 상태(106)를 제어하기 위해 사용된다. 이러한 접근법은 전도성 요소들의 전압을 제어하는 종래의 기술들과는 구별되는 것이다. 유리하게는, 전하 제어 및 전하 제어 디바이스(114)를 통해, 나노입자(104a) 또는 도 1의 나노입자들(104a, 104b) 및 이들의 각각의 분극 상태들(106a, 106)은 전압 제어에 기초한 종래 기술들보다 훨씬 더 신뢰가능하게 어드레싱된다.
중요한 것은, 강유전체 나노입자(104a)의 분극을 작동시키는 유효 전기장 E 는 전도성 플레이트들 상의 전하(132)에 의해 유도된 장(field)뿐만 아니라, 강유전체 나노입자(104a)와 전도성 요소들(102, 112) 사이의 계면에 위치된 분극 장 라인들의 종단점들에서 나타나는, 결합 전하에 의해 유도된 탈분극 장 Qs = SPs도 포함한다는 점이다. 여기서, Ps는 분극 상태(106a)에 연관된 강유전체 나노입자의 자발 분극을 지칭한다. 단일 강유전체 나노입자 커패시터에 대한 전압-전하 관계는 에 의해 주어지고, 여기서 V는 전압이고, 는 강유전체 재료의 커패시턴스이고, 부호 ±는 분극(106a)의 "업"(+1) 또는 "다운"(-1) 배향에 대응한다.
도 2b는 인가된 전하 Q의 함수들로서, 도 2a의 (+1) 및 (-1) 분극 상태들(106a)에 대응하는 정전기 에너지들 을 예시한다. 그들은 Q=0에 대하여 ±Qs에 걸쳐 시프트되고, 최소값은 전도성 요소들(102, 112) 상의 전하가 결합 전하를 정밀하게 보상하여 내부 장이 제로가 되게 하는 상황들에 대응한다. 포물선들의 (임계 전하들 Q1,2에 대응하는) 종단점들 N0는 주어진 분극 방향을 갖는 분극 상태들(106a)이 반대 분극 방향을 갖는 분극 상태들(106a)로 전환되는 것에 대해 불안정해지는 상황에 대응한다. (-1)→(+1) 및 (+1)→(-1)의 전환에 대응하는 임계 전하들 N0은 각각 에 의해 주어지고, 여기서 이다. 이러한 에너지 프로파일은 상부 및 하부 분기들 이 각각 분극 상태들(106a) 또는 로직 레벨들 |+1) 및 |-1)에 대응하는 전하-전압 2-분기 전환 히스테리시스 루프 V(Q)를 초래한다.
도 3은 도 1의 강유전체 나노입자 커패시터 디바이스(100)의 유효 전기 회로를 도시한다. 강유전체 나노입자 커패시터 디바이스(100)는 각각 커패시턴스 Cf를 갖는 두 개의 강유전체 커패시터(124, 126)를 포함한다. 이는 강유전체 커패시터들(124, 126)에 병렬로 연결된 커패시턴스 Cd를 갖는 유전체 커패시터(130)를 더 포함한다.
유효 전기 회로는 전도성 요소들(102, 112) 중 적어도 하나와 전기 접촉(114a)하는 전하 제어 요소(114)를 더 포함한다. 전하 제어 요소(114)는 그것이 연결되는 전도성 요소(들)(102, 112)에 전하 Q를 인가하도록 적응된다.
중요한 것은 전도성 요소들(102, 112)에 인가된 전하 Q가 전도성 요소들(102, 112)에 걸쳐 불균일하게 분포되어, 제1 강유전체 나노입자(104a)의 영역 내의(또는 각각 제1 강유전체 커패시터(124)에 대응하는 전도성 요소들(102, 112)의 첫번째 제1 섹션들(110a, 120a) 상의) 전하 Qa, 제2 강유전체 나노입자(104b)의 영역 내의(또는 각각 제2 강유전체 커패시터(126)에 대응하는 전도성 요소들(102, 112)의 섹션들(110b, 120b) 상의) 전하 Qb, 및 유전체 재료(130)의 영역 내의(또는 유전체 커패시터(130)에 각각 대응하는 전도성 층들(102, 112)의 제2 부분들 또는 잉여 부분들(102', 112') 상의) 전하 Qd를 형성할 수 있다는 것이다.
대응하는 커패시터들(124, 126, 130)의 전하들 Qa, Qb 및 Qd는 커패시터들의 플레이트들에서의 전위의 동일(equality)에 의해 결정되며, 를 고려하여 조건: 에 의해 결정된다. 여기서, 플러스와 마이너스의 모든 특정 조합은 시스템의 분극 상태(106)에 대응하고, 는 강유전체 재료의 커패시턴스이고, 는 유전체 스페이서의 커패시턴스이다. 위의 조건으로부터, , 가 얻어지고, 여기서 는 전체 시스템의 유효 커패시턴스이다.
도 4a는 나타나는 분극 상태들(106) 및 그 총 에너지 W를 도시한다.
이하에서, "레벨"이라는 용어는 로직 레벨을 지칭하며, 두 용어는 등가적으로 사용된다.
레벨들은 강유전체 나노입자들(104a, 104b)의 분극 상태들(106)에 의해 표현되며 그 반대도 마찬가지이다. 즉, 분극 상태들(106)은 레벨들을 제공한다. 이러한 이유로, "레벨"과 "분극 상태들"이라는 용어들은 등가적으로 사용될 수 있다.
분극 상태들(106)은 예를 들어 2개의 상이한 분극 상태(106) 사이의 전환이 강유전체 분극의 미묘하고 급격한 변화를 특징으로 한다는 점에서 우선적으로 이산 분극 상태들(106)이다. 즉, 강유전체 나노입자들(104a, 104b)은 이산 분극 상태들(106) 중 하나 사이에서 임의의 안정적인 강유전체 분극을 취하지 않도록 적응된다.
분극 상태들(106)은 로직 레벨들 |-1), |0) 및 |+1)을 정의하는 상기 3개의 상태(106) 중 어느 하나에 대응하는 에너지들을 제공하는 총 에너지 의 최소화에 의해 결정된다. 즉, , , 및 이다. 로직 레벨들 간의 전환은 대응하는 강유전체 나노입자(104a, 104b) 내부의 장이 보자력 장 Ec를 초과할 때 발생한다. 이는 커패시터의 총 전하의 네 가지 고유한 값, 즉 레벨 |0)에 대한 , 레벨 |-1)에 대한 , 및 레벨 |+1)에 대한 에서 발생하며, 여기서 이다.
도 4a, 도 5a, 및 도 6a는 분극 상태들(106) |-1), |0), 및 |+1)에 대한 위에서 언급된 에너지 프로파일들 W+1(Q), W0(Q), W-1(Q)을 제시한다. 도 4b, 도 5b, 및 도 6b는 대응하는 3-분기 히스테리시스 루프들, 및 각각 분극 상태들(106) |-1), |0), 및 |+1)을 어드레싱하거나 이들 사이를 전환하기 위한 루트들을 나타낸다. 분극 상태들(106) |-1), |0), 및 |+1)은 전하-전압 특성들의 3개의 분기 , , 및 에 연관된다.
도 4a, 도 4b, 도 5a, 도 5b, 도 6a 및 도 6b는 유효 전하 파라미터들 Qc 및 Qs의 상대적 강도에 의해 결정되는 히스테리시스 루프들의 토폴로지의 3가지 기존의 별개의 방식을 나타낸다.
분극 상태들(106) |-1), |0), 및 |+1)의 에너지 프로파일 및 전이 시퀀스는 3Qs>Qc>2Qs의 경우에 대해 도 4a, 도 4b에 예시되어 있다. 종단점들 N0는 반대 분극(106)을 갖는 최저 에너지 상태를 향한 강유전체 나노입자들(104a, 104b) 중 하나의 전환 불안정성에 대응한다. 상기 임계 전하들 Q1, Q2, Q3 및 Q4에서의 로직 레벨들 |-1), |0) 및 |+1) 사이의 순차적 전환을 갖는 대응하는 히스테리시스 루프가 도 4b에 설명되어 있다.
도 5a, 도 5b는 조건 Qc>3Qs 하에서 실현되는 에너지 프로파일 및 전하-전압 특성들을 제시한다. 이것은 Q=0에서 실현된 3가지 로직 레벨 |-1), |0), 및 |+1)을 갖지만, 중간 강유전체 분극 상태 |0)은, 일단 이러한 로직 레벨로부터 |-1) 또는 |+1) 중 어느 하나로의 전환이 발생하면, 시스템은 |0) 로직 레벨로 결코 다시 전환될 수 없으며, 최소 강유전체 분극 상태 |-1)과 최대 강유전체 분극 상태 |+1) 사이의 전환을 갖는 2-분기 히스테리시스 루프만이 유일한 유효한 방식이 된다는 점에서, 토폴로지적으로 불안정하다. 그러나, 시스템을 "숨겨진" 로직 레벨 |0)으로 전환하는 것은 전하와 다른 외부 파라미터들의 변화에 의해, 예를 들어, 고온 상유전 상태(paraelectric state)의 통과를 수반하는 열 사이클링에 의해 달성될 수 있다.
도 6a 및 도 6b는 조건 Qc<2Qs 하에서 실현되는 에너지 프로파일 및 전하-전압 특성들을 제시한다. 제로 전하에서는 단 하나의 로직 레벨 |0)만이 있지만, 유한 전하들(finite charges)에서는 히스테리시스 전환(hysteretic switching)이 발생하여, 슈미트 트리거라고도 알려진 3-위치 릴레이 요소를 구현한다.
중요한 것은 도 4b(도 4a), 도 5b(도 5a) 및 도 6b(도 6a)에 보여진 히스테리시스 루프들이 3-레벨 로직에서 토폴로지적으로 가능한 모든 전환 세트를 실현한다는 것이다[Baudry, L., Lukyanchuk, I., 및 Vinokur, V. Sci. Rep. 7, 42196 (2017)]. 우리의 실시예에서, 어느 유형의 로직이 실현되는지를 결정하는 것은 재료 의존적 임계 파라미터들 Qs 및 Qc의 관계이다. 특정 전환 속성들/프로토콜들은 파라미터들 Qs와 Qc 사이의 바람직한 비율의 선택에 의해, 또는 각각 강유전체 나노입자들(104a, 104b)의 크기 및 재료 조성을 적절하게 선택함으로써 달성될 수 있다.
도 7a는 도 4b(도 4a), 도 5b(도 5a) 및 도 6b(도 6a)에 도시된 히스테리시스 루프들을 대안적으로 구현하는, 도 1과 유사한 강유전체 나노입자 커패시터 디바이스(100)의 실시예를 제시한다.
도 1과 비교하여, 도 7a의 강유전체 나노입자 커패시터 디바이스(100)는 다양한 수정들과 함께 형성된다: 이것은 추가 전도성 요소(202) 및 유전체 스페이서(204)로 이루어진 전하 제어 디바이스(104)를 포함한다. 추가로, 도 7a의 강유전체 나노입자 커패시터 디바이스(100)는 온도 제어 요소(206)를 포함한다. 이는 또한 힘 제어 요소(210)를 포함한다. 다양한 실시예들(도시되지 않음)에 따르면, 강유전체 나노입자 커패시터 디바이스(100)는 설명된 수정들(전하 제어 디바이스(104) 및/또는 온도 제어 요소(206) 및/또는 힘 제어 요소(210)) 중 임의의 것, 임의의 조합, 또는 전부와 함께 형성된다.
전하 제어 디바이스(104)는 제1 전도성 요소(102) 위에 배열된 제2 전도성 요소(112)에 반대되는, 제1 전도성 요소(102) 아래에 배열된 추가 전도성 요소(202)를 포함한다.
전하 제어 디바이스(104)는 제1 전도성 요소(102)와 추가 전도성 요소(202) 사이에 유전체 재료의 층(204)으로서 형성되어 이들을 서로 전기적으로 절연시키는 유전체 스페이서(204)를 더 포함한다. 유전체 스페이서(204)는 위에서 설명된 유전체 재료들 중 하나로 이루어지며, 우선적으로 SrTiO3, SiO2, Si3N4, 또는 HfO2를 포함한다.
전하 제어 디바이스(104)는 제1 전도성 요소(102)가 고정된 전하(예를 들어, 전기적으로 부동)로 유지되는 동안 추가 전도성 요소(202)와 제2 전도성 요소(112) 사이에 전압을 인가함으로써 작동되어, 제2 전도성 요소(112)에 전하를 인가하는 결과를 초래한다.
온도 제어 요소(206)는 히터(206)로서, 보다 구체적으로는 오믹 히터(206)로서 구현된다. 히터(206)는 전도성 요소(102, 112) 아래에 배열되어 각각의 전도성 요소(102, 112) 및 그에 따른 강유전체 나노입자들(104a, 104b)을 가열한다. 강유전체 나노입자들(104a, 104b)의 온도 변화는 10 - 300 켈빈 범위일 수 있다.
도 7a의 강유전체 나노입자 커패시터 디바이스(100)는 강유전체 나노입자 커패시터 디바이스(100)를 지지하는 기판(208)을 더 포함한다.
기판은 전도성 요소들(102, 112) 아래에, 그리고 추가 전도성 요소(202)가 존재한다면 그 아래에 배열된다. 기판은 예를 들어 직접적인 물리적 접촉을 통해, 또는 금속이나 충분히 얇은(<100㎚ 또는 <20㎚) 중간층과 같은 열 전도성 재료를 통한 간접적인 접촉을 통해, (제1, 제2 또는 추가) 전도성 요소들(102, 112, 202) 중 하나와 열 접촉한다.
히터(223)를 사용하여 기판(208)을 가열하는 것은 강유전체 나노입자들(104a, 104b) 내에 스트레인들을 발생시키는 팽창(212) 형태의 기계적 변형(212)으로 이어진다. 대안적으로, 스트레인은 또한 전기장이 기판(208)에 인가될 때 전개되는 압전 효과에 의해 유도될 수 있다. 예를 들어, 발생된 스트레인은 결정 격자 상수의 0.001-0.1% 범위에 있을 수 있다.
온도 제어 요소(206) 및/또는 힘 제어 요소(210)는 외부 자극 온도 및/또는 스트레인에 의해 파라미터들 Qs와 Qc 사이의 상호관계를 조정하는 것을 허용한다. 따라서, 이들은 상기 디바이스(100)의 전환 로직의 온-더-플라이 수정(on-the-fly modification)을 허용한다. 이러한 조정은 이러한 파라미터들의 상이한 온도 및 스트레인 의존성들을 고려하여 행해질 수 있다. 소위 하이퍼일렉트릭 재료들(hyperelectric materials), 예를 들어 LiZnAs, LiBeSb, NaZnSb 및 LiBeBi는 강유전체 나노입자들(104a, 104b)의 구현에 특별한 관심을 제시하는데, 그 이유는 이러한 재료들에서 보자력 장이 탈분극 전기장보다 실질적으로 더 큰 값들을 달성할 수 있고, 파라미터들 Qs 및 Qc의 상대적 강도들은 상당히 넓은 범위들에서 달라질 수 있기 때문이다.
도 7b는 도 7a의 강유전체 나노입자 커패시터 디바이스(100)의 등가 전기 회로를 도시한다. 추가 전도성 요소(202) 및 유전체 스페이서(204)는 커패시턴스 Ci를 갖는 추가 커패시터(214)를 형성한다. 추가 커패시터(214)는 제1 전도성 요소(102)를 커패시터들(124, 126, 130)과 공유한다. 따라서, 등가 전기 회로는 (전도성 요소들(102, 112)에 의해 정의되는) 커패시터들(124, 126, 130), 및 직렬로 연결되는 (전도성 요소들(102, 202)에 의해 정의되는) 추가 커패시터(214)를 포함한다. 제2 전도성 요소(112)와 추가 전도성 요소(202)는 그들 사이에서 인입 전압 Vin을 수신한다. 전압 Vin에 의해 유도되는 전도성 요소들(102, 112)에서의 전하는 수학식 에 의해 주어지며, 여기서 V(Q)는 도 4b, 도 5b, 도 6b에 예시된 것과 같은 전하-전압 특성들에 의해 결정되는 전압이다. 이러한 관계는 커패시터들(124, 126, 130)의 병렬 배열의 유효 커패시턴스가 추가 커패시터(214)의 커패시턴스를 실질적으로 초과할 때 특히 간단해지고 으로 변환된다. 강유전체 나노입자들(104a, 104b)의 분극 상태(106)를 제어하는 전하는 제2 전도성 요소(112) 및 추가 전도성 요소(202)에 인가되는 전압 Vin에 의해 직접 조정된다.
도 8a는 도 4b(도 4a), 도 5b(도 5a) 및 도 6b(도 6a)에 도시된 히스테리시스 루프들을 대안적으로 구현하는, 강유전체 나노입자 커패시터 디바이스(100)를 전계 효과 트랜지스터(300)에 통합하는 것을 도시한다. 도 8b는 도 8a의 디바이스(100)의 등가 전기 회로를 도시한다.
전계 효과 트랜지스터(300)는 소스/드레인 영역들(304, 306), 소스/드레인 영역들(304, 306) 사이에서 연장되는 채널(302), 및 채널(302) 위에 배열된 게이트 스택(308)을 포함한다. 전계 효과 트랜지스터(300)는 접지된 본체 전극(312)을 더 포함한다.
채널(302)은 도 8a의 맥락에서 설명된 추가 전도성 요소(202)의 역할을 한다.
게이트 유전체(204)는 고-κ 유전체 층이며, 제1 전도성 요소(102)와 채널(302) 사이의 전하 누설을 방지한다.
게이트 스택은 유전체 스페이서(204)에 의해 제공되는 게이트 유전체(204) 와 적어도 하나의 전극을 포함한다. 도시된 실시예에서, 게이트 스택(308)의 적어도 하나의 전극은 도 1의 것과 유사한 강유전체 나노입자 커패시터 디바이스(100)에 의해 제공된다. 더 구체적으로, 강유전체 나노입자 커패시터 디바이스(100)의 제2 전도성 요소(112)는 트랜지스터(300)의 게이트 전극 역할을 하며, 외부 전압원과 연결되어 구동 전압 Vin을 공급받는다. 바람직하게는, 구동 전압 Vin은 제2 전도성 요소(112)와 추가 전도성 요소(채널)(202, 302) 사이에 인가되어, 위에서 도 7a의 맥락에서 설명된 전하 제어 디바이스(114)를 구현한다.
위에서 이전 실시예들의 맥락에서 설명된 바와 같이, 제1 전도성 요소(102)는 일정한 전하로 유지되는데, 예를 들어 전기적으로 절연되고 부동 상태로 유지된다. 따라서, 이것은 강유전체 나노입자들(104a, 104b)의 분극(106)을 안정화시키는 역할을 한다. 더욱이, 부동 제1 전도성 요소(102)는 강유전체 나노입자들(104a, 104b)과 제1 전도성 요소(102) 사이의 계면을 따라 전위를 균일하게 만들고, 이에 따라 게이트 스택(308)과 기판(304)에 걸쳐 균일한 전기장을 유지한다.
구동 전압 Vin의 변화에 대한 적절한 프로토콜 하에서 채널(302)의 전류를 작동시키는 전압 Vout의 단계적 전환은 토폴로지적으로 가능한 히스테리시스 루프들(도 4a 내지 도 6b 참조) 중 하나에 대응하는 다중레벨 로직 전환 시퀀스를 실현한다. 로직 레벨 전환 순서는 외부 자극들에 의해, 예를 들어 위에서 도 7a, 도 7b의 맥락에서 설명된 바와 같이 온도 또는 스트레인에 의해 수정될 수 있으며, 이는 강유전체 나노입자 커패시터 디바이스(100)의 전환 로직들의 즉시 수정을 허용한다.
상이한 실시예들에 따르면, 강유전체 나노입자 커패시터 디바이스(100)는 예를 들어 기판(312)을 대신하는, 기판(312)과 통합된, 또는 기판(312) 아래의, 위에서 도 7a의 맥락에서 설명된 온도 제어 요소(206) 및/또는 힘 제어 요소(210)와 함께 형성된다. 후자의 실시예들에서, 열 전도성이 높은 기판(312)이 적용된다.
도 9a, 도 9c는 토폴로지적으로 구성가능한 4-레벨 로직 유닛을 구현하기 위한 강유전체 나노입자 커패시터 디바이스(100)의 실시예들을 도시한다. 도 9b, 도 9d는 4개의 로직 레벨을 나타내는 각각의 분극 상태들(106)을 도시한다.
도 9a는 전도성 요소들(102, 112) 사이에 3개의 동일한, 예를 들어 원통형 강유전체 나노입자들(104a, 104b, 104c)을 갖는 강유전체 나노입자 커패시터 디바이스(100)를 도시한다. 강유전체 나노입자들(104a, 104b, 104c)은 동일한 보자력 장들 및 동일한 단면들을 제공한다.
도시된 실시예에서, 유전체 분리기 재료(122)는 전도성 요소들(102, 114) 사이의 잔여 공간을 채운다.
시스템은 위에서 설명된 것과 같은 전하 제어 요소(114)를 사용하여, 전도성 요소들(102, 114) 중 적어도 하나 상에 배치된 전하 Q에 의해 구동 및 제어된다.
도 9b에 도시된 바와 같이, 도 9a의 강유전체 나노입자 커패시터 디바이스(100)는 분극 상태들 (+++), (++-)(또는 등가적으로는 (+-+) 및 (-++)), (+--), 또는 등가적으로는 (-+-) 및 (--+), 및 최종적으로 (---)를 제공하고, 여기서 도 9b의 아래쪽(또는 위쪽) 화살표들은 z축에 대하여 네거티브 "-" 또는 포지티브 "+" 분극을 나타낸다.
결과적으로, 도 9a의 강유전체 나노입자 커패시터 디바이스(100)는 각각 로직 레벨들 |+2), |+1), |-1) 및 |-2)를 특징으로 하는 4-레벨 로직을 실현한다.
도 9c는 4-레벨 로직 디바이스를 구현하기 위한 강유전체 나노입자 커패시터 디바이스(100)의 다른 실시예를 도시한다. 여기서, 2개의 비-등가 강유전체 나노입자(104a, 104b)가 전도성 요소들(102, 112) 사이에 배치되고 유전체 분리기 재료(122)에 의해 코팅된다. 강유전체 나노입자들(104a, 104b)은 상이한 강유전체 재료들로 만들어질 수 있고 상이한 크기들을 가질 수 있다.
도 9d는 도 9c의 강유전체 나노입자들(104a, 104b)의 분극 상태들(106)을 도시하며, 이는 도 1의 강유전체 나노입자들(104a, 104b, 104c)에 연관된 도 4a의 분극 상태들(106)과 유사하다. 그러나, 도 9d에서, 상태들 (+-) 및 (-+)는 등가가 아니므로, 4개의 분극 상태(106)는 4-레벨 로직 유닛의 로직 레벨들, 즉 (--)↔|- 2), (-+)↔|-1), (+1)↔|+1), (++)↔|+2)를 구현한다.
강유전체 나노입자들(104a, 104b, 104c)의 수 또는 크기/재료 조성을 제외하면, 도 9a, 도 9c의 실시예는 도 1의 실시예와 유사하다. 대안적인 실시예들(도시되지 않음)에서, 도 9a 또는 도 9c의 맥락에서 설명된 강유전체 나노입자들(104a, 104b, 104c)(즉, 각각의 수 또는 각각의 크기/재료 조성을 가짐)은 도 7a 또는 도 8a의 실시예와 유사한 강유전체 나노입자 커패시터 디바이스(100)에 적용된다.
도 10a, 도 10b, 도 10c, 도 10d, 도 10e, 도 10f, 도 10g 및 도 10h는 도 9a 또는 도 9c의 것들과 유사한 강유전체 나노입자 커패시터 디바이스들(100)의 분극 상태들(106)에 연관된 전하-전압 히스테리시스 루프들을 도시한다.
3-레벨 로직 유닛들에 대해 위에서 주어진 것들과 유사한 고려사항은 강유전체 나노입자들(104a, 104b)의 상기 4-레벨 구성들에 대한 히스테리시스 루프들 V(Q)가 로직 레벨들(116) |+2), |+1), |-1) 및 |-2)에 대응하는 4개의 분기를 갖는다는 것을 보여준다. 도 10a, 도 10b, 도 10c, 도 10d, 도 10e, 도 10f, 도 10g 및 도 10h는 4-레벨 로직에서 상이한 전환 시퀀스들을 사용하여 가능한 모든 히스테리시스 루프를 제시한다[Baudry, L., Lukyanchuk, I., 및 Vinokur, V. Sci. Rep. 7, 42196 (2017)].
도 10a는 전도성 요소들(102, 112)에서 전하 Q를 변경함으로써 구동되는 로직 레벨들/분극 상태들(106) |+2), |+1), |-1) 및 |-2) 사이의 순차적 전환을 갖는 전하-전압 히스테리시스 루프를 보여준다.
도 10a, 도 10b, 도 10c 및 도 10d의 전하-전압 히스테리시스 루프들은 사용될 수 있는 로직 레벨들/분극 상태들(106) |+2), |+1), |-1) 및 |-2) 사이의 상이한 전환 시퀀스들, 또는 이러한 로직 레벨들/분극 상태들(106) |+2), |+1), |-1) 및 |-2)에 저장된 정보에 액세스하는 상이한 토폴로지 방식들을 갖춘 4-레벨 로직 메모리들 또는 다른 프로세싱 프로토콜들의 설계에 대응한다.
도 10e 및 도 10f의 전하-전압 히스테리시스 루프들은 "숨겨진" 로직 레벨들 |-1), |1)을 포함한다. 이러한 프로토콜들은 "숨겨진 레벨들" |-1), |1)에 저장된 정보가 바람직하지 않은 변경 및 다른 간섭들로부터 보호되어야 하는 경우에 사용될 수 있다. 이러한 레벨들 |-1), |1)에 액세스하려는 임의의 시도는, 대응하는 정보 유닛을 다시 복원될 가능성없이 다른 레벨 |-2), |2)로 즉시 전환시킬 것이다. 따라서, 상기 전하-전압 히스테리시스 루프들은 강유전체 나노입자 커패시터 디바이스(100)의 보안 보호를 제공하고, 이는 본 개시내용의 특히 새로운 특징이다.
도 10g 및 도 10h의 전하-전압 히스테리시스 루프들은 전자기술의 다수의 응용에 대해 요구되는 다중레벨 슈미트 트리거를 구현한다.
도 9a 또는 도 9c의 강유전체 나노입자 커패시터 디바이스(100)는 강유전체 나노입자들(104a, 104b, 104c)의 적절한 크기들 및 재료 조성들의 선택을 통해, 도 10a, 도 10b, 도 10c, 도 10d, 도 10e, 도 10f, 도 10g 및 도 10h에 표현된 전하-전압 히스테리시스 루프들의 임의의 미리 선택된 전하-전압 히스테리시스 루프의 구현을 가능하게 한다.
외부 자극들, 예를 들어 위에서 도 7a, 도 8b의 맥락에서 설명된 것과 같은 온도 또는 스트레인을 제어하는 것, 전하-전압 히스테리시스 루프, 및 로직 레벨들/분극 상태들(106) |+2), |+1), |-1) 및 |-2) 사이의 전환 시퀀스는 온-더-플라이로, 즉 강유전체 나노입자들(104a, 104b, 104c)의 주어진 크기들 및 재료 조성들을 갖는 강유전체 나노입자 커패시터 디바이스(100)의 제조 후에 선택되고 수정될 수 있다.
마찬가지로, 전하-전압 히스테리시스 루프는 3개보다 많은, 예를 들어 4개, 5개 또는 임의의 더 많은 수의 강유전체 나노입자들(104a, 104b, 104c)을 포함하는 강유전체 나노입자 커패시터 디바이스(100)에 대해 제어될 수 있다. 전하-전압 히스테리시스 루프는 적절한 수의 적절한 강유전체 나노입자들(104a, 104b, 104c), 및 그들의 크기들 및 재료 조성들의 선택을 통해 초기에 제어될 수 있다. 이후의 온-더-플라이 제어는 위에서 설명된 것과 같은 온도 제어 요소(206) 또는 힘 제어 요소를 통합함으로써 달성된다. 총 에너지 W, 전압 V 및/또는 전하 Q 측면에서 분극 상태들(106) 사이의 충분한 간격을 보장하기 위해, 예컨대 최대 10, 5, 4 또는 3개의 강유전체 나노입자(104a, 104b, 104c)와 같이 더 적은 수의 강유전체 나노입자(104a, 104b, 104c)가 바람직하다. 즉, 분극 상태들(106)의 수는 예를 들어 최대 64, 32, 16, 8 또는 5개의 분극 상태(106)로 제한되어야 한다. 더 적은 강유전체 나노입자들(104a, 104b, 104c)의 수 및/또는 분극 상태들(106)의 수는 분극 상태(106)의 전환 및 판독의 신뢰성을 향상시킨다.
3개보다 많은 강유전체 나노입자들(104a, 104b, 104c)을 갖는 실시예들은 위에서 설명된 (강유전체 및/또는 유전체) 재료들은 물론, 위에서 설명된 온도 및/또는 스트레인 범위들을 사용하고; 또한 나머지 디바이스 파라미터들은 위에서 설명된 것들과 유사하다. 임의의 다른 수의 나노입자들 및 그들의 구성을 포함하는 디바이스들은 전하-전압 히스테리시스 루프들에 대한 더 복잡한 루트들을 소유하는 다중레벨 로직 유닛들을 실현하므로, 더 높은 레벨의 뉴로모픽 컴퓨팅을 가능하게 한다.
도 11은 강유전체 나노입자 커패시터 디바이스(100)를 동작시키기 위한 방법(400)을 도시한다.
강유전체 나노입자 커패시터 디바이스(100)는 위에서 도 1, 도 7a, 도 8a, 도 9a 또는 도 9c의 맥락에서 설명된 강유전체 나노입자 커패시터 디바이스들(100) 중 하나와 유사하다. 그러한 강유전체 나노입자 커패시터 디바이스들(100) 중 임의의 것은 최대(및 최소) 강유전체 분극을 갖는 최대 강유전체 분극 상태(및 최소 강유전체 분극 상태)를 제공하고, 그에 의해, 적어도 3개의 분극 상태 중 어떠한 분극 상태도 최대 강유전체 분극 상태(또는 최소 강유전체 분극 상태)보다 큰(또는 각각 작은) 강유전체 분극을 갖지 않는다. 더욱이, 그러한 강유전체 나노입자 커패시터 디바이스들(100) 중 임의의 것은 최소 강유전체 분극과 최대 강유전체 분극 사이의 분극을 갖는 중간 강유전체 분극 상태를 제공한다.
단계(402)에서, 방법(400)은 중간 강유전체 분극 상태를 선택하는 단계를 포함한다.
단계(404)에서, 방법(400)은 선택된 중간 강유전체 분극 상태에 따라 제1 전압 또는 전하를 선택하는 단계를 포함한다.
단계(406)에서, 방법(400)은 강유전체 나노입자들(104a, 104b, 104c)을 선택된 중간 강유전체 분극 상태로 설정하기 위해, 쌍의 전도성 요소(102, 112)에 제1 전압 또는 전하를 인가하는 단계를 포함한다.
우선적으로, 강유전체 나노입자들(104a, 104b, 104c)의 현재 분극 상태(106)는 전도성 요소들(102, 112) 중 적어도 하나의 전압에 기초하여 검출된다. 이를 위해, 전도성 요소들(102, 112) 사이의 전압이 측정되고, 이는 위에서 설명된 전하-전압 히스테리시스 루프의 전압에 대응한다. 따라서, 주어진 디바이스에 대해, 측정된 전압은 분극 상태(106)에 직접적으로 연관된다.
대안적으로, 강유전체 나노입자들(104a, 104b, 104c)의 현재 분극 상태(106)는 예컨대 전도성 요소들(102, 112) 중 적어도 하나의 전압의 점프들을 카운트함으로써, 전도성 요소들(102, 112) 중 적어도 하나의 전압의 변화에 기초하여 검출된다. 이를 위해, 전압 측정은 전압의 변화를 식별하기 위해 지속적으로 수행된다.
제1 전압 또는 전하를 선택하는 2개의 옵션 중에서, 제1 전하를 선택하는 것이 바람직하다. 이에 대응하여, 제1 전하를 인가하는 것이 바람직하다.
쌍의 다른 전도성 요소(102, 112)는 일정한 전하로 유지된다.
바람직하게는, 제1 전압 또는 전하는 전도성 요소들 중 하나(즉, 위에서 설명된 제2 전도성 요소(112))와 위에서 설명된 추가 전도성 요소(202, 302) 사이에, 바람직하게는 위에서 설명된 전하 제어 디바이스(114)를 사용하여 인가된다.
도 10a에 도시된 것과 같은 전하-전압 히스테리시스 루프를 갖는 강유전체 나노입자 커패시터 디바이스(100)에 적용될 때, 전도성 요소(102, 112)에 인가되는 전압 또는 전하는 제1 전압 또는 전하가 도달될 때까지 지속적으로 증가된다. 더 크거나 더 작은(즉, 더 네거티브의) 분극을 갖는 분극 상태(106)에 도달하기 위해, 더 크거나 더 작은 전압 또는 전하가 전도성 요소(102, 112)에 인가된다.
그 후, 전도성 요소(102, 112)에 인가되는 전압 또는 전하는 제로로 감소될 수 있으며, 그에 따라 분극 상태(106)는 보존된다. 따라서, 강유전체 나노입자 커패시터 디바이스(100)는 외부 전력, 전압 또는 전하 지원 없이 정보를 저장하기 위해 사용될 수 있는 비휘발성 메모리를 구현한다.
도 10b에 도시된 것과 같은 전하-전압 히스테리시스 루프를 갖는 강유전체 나노입자 커패시터 디바이스(100)에 적용될 때, 중간 강유전체 분극 상태 |+1)에 도달하기 위해, 전도성 요소(102, 112)에 인가되는 전압 또는 전하는 먼저 상태 |+2)에 도달하기에 충분한 포지티브의 값으로 증가될 필요가 있다. 그 후, 인가되는 전압은 네거티브의 제1 전압 또는 전하가 도달될 때까지 감소되어, 분극을 |+1) 상태로 설정한다. 중간 강유전체 분극 상태 |-1)에 도달하기 위해 역방향 전압 또는 전하 시퀀스가 전도성 요소(102, 112)에 인가된다.
도 10c에 도시된 것과 같은 전하-전압 히스테리시스 루프를 갖는 강유전체 나노입자 커패시터 디바이스(100)에 적용될 때, 중간 강유전체 분극 상태 |+1)에 도달하기 위해, 전도성 요소(102, 112)에 인가되는 전압 또는 전하는 먼저 상태 |+2)에 도달하기에 충분한 포지티브의 값으로 증가될 필요가 있다. 그 후, 인가되는 전압은 강유전체 나노입자들(104a, 104b, 104c)이 상태 |-1)로 전환될 때까지 네거티브의 값으로 감소된다. 그 후, 인가되는 전압은 포지티브의 제1 전압 또는 전하가 도달될 때까지 증가되어, 분극(106)을 상태 |+1)로 설정한다. 중간 강유전체 분극 상태 |-1)에 도달하기 위해, 역전압 또는 전하 시퀀스가 전도성 요소(102, 112)에 인가된다.
도 5b, 도 10e, 도 10f의 맥락에서 설명된 바와 같이 "숨겨진 상태"를 갖는 강유전체 나노입자 커패시터 디바이스(100)에서, 강유전체 나노입자들(104a, 104b, 104c)을 가열하고/거나 강유전체 나노입자들(104a, 104b, 104c)에 기계적 힘을 가하는 것은 강유전체 나노입자들(104a, 104b, 104c)의 분극 상태(106)를 숨겨진 상태로 설정하기 위해 사용될 수 있다.
대안적으로, 강유전체 나노입자들(104a, 104b, 104c)을 가열하고/거나 강유전체 나노입자들(104a, 104b, 104c)에 기계적 힘을 가하는 것은 강유전체 나노입자 커패시터 디바이스(100)의 전하-전압 히스테리시스 루프를 수정하기 위해 사용된다.
도 12a는 다른 실시예에 따른 강유전체 나노입자 커패시터 디바이스(100)를 도시한다.
도 12a의 실시예에서, 제1 전도성 요소(102)는 서로 공간적으로 분리되어 있고 전기 리드들(electrical leads)(502)에 의해 전기적으로 연결된 여러 섹션(102a, 102b, 102c, 102d)을 포함한다. 제2 전도성 요소(112)는 서로 공간적으로 분리되어 있고 전기 리드들(502)에 의해 전기적으로 연결된 여러 섹션(112a, 112b, 112c, 112d)을 포함한다. 다양한 실시예들(도시되지 않음)에 따르면, 도 1, 도 7a, 도 8a, 도 9a, 도 9c, 도 12b, 도 14a 또는 도 14b의 강유전체 나노입자 커패시터 디바이스(100)의 제1 및/또는 제2 전도성 요소(102)는 이에 따라 형성된다.
도 12b는 다른 실시예에 따른 강유전체 나노입자 커패시터 디바이스(100)를 도시한다.
도 12b의 실시예에서, 강유전체 나노입자들(104a, 104b, 104c, 104d, 104e, 104f)은 2차원 측방향 어레이로 전도성 요소들(112) 사이에 배열된다. 다양한 실시예들(도시되지 않음)에 따르면, 도 7a, 도 8a, 또는 도 12a의 강유전체 나노입자 커패시터 디바이스(100)는 대응하는 2차원 측방향 어레이로 형성된다.
도 13은 다른 실시예에 따른 강유전체 나노입자 커패시터 디바이스(100)를 도시한다.
제1 수정에 따르면, 강유전체 나노입자 커패시터 디바이스(100)는 제1 전도성 요소(102) 및 강유전체 나노입자들(104a, 104b, 104c)의 근처에 배열된 감지 전극들(504)을 포함한다. 감지 전극들(504)은 전도성 요소(102, 112, 202)에 전하 또는 전압이 인가될 때 강유전체 나노입자 커패시터 디바이스(100)의 응답을 검출하기 위해 사용된다. 이를 위해, 감지 전극들(504)에서의 시간 의존적 전기(예를 들어, 전압, 전하 또는 전류) 신호는 전도성 리드를 통해 추가 컴포넌트에 송신되고, 추가 분석 및/또는 프로세싱을 위해 추가 컴포넌트에서 수신된다. 감지 전극들(504)이 전도성 요소들 및 강유전체 나노입자들(104a, 104b, 104c)의 근처에 배열됨에 따라, 감지 전극들(504)에서의 전위는 분극 상태(106, 106a, 106b, 106c,…)에 의해 영향을 받고, 상기 시간 의존적 전기 신호는 각각 분극 상태(106, 106a, 106b, 106c,…) 또는 그 변화들을 반영한다. 감지 전극(504)이 없는 실시예들에서는, 전도성 요소들(102, 112, 202) 중 하나에서의 시간 의존적 전기(예를 들어, 전압, 전하 또는 전류) 신호가 이에 따라 대신 사용된다.
바람직하게는, 감지 전극들(504)은 감지 전극들(504)에 의한 전기장들의 스크리닝을 최소화하기 위해 반도체 재료로 이루어진다. 대안적으로, 이들은 전도성 재료로 제조된다.
감지 전극들은 전도성 요소들(102, 202)에 대한 충분한 근접성을 보장하기 위해 유전체 스페이서(204)와 접촉하거나 그 안에 매립된다.
도시된 실시예에서, 강유전체 나노입자 커패시터 디바이스(100)는 복수의 감지 전극(504)을 포함한다. 그러나, 대안적인 실시예들(도시되지 않음)에서, 단일 감지 전극(504)이 제공된다.
대안적인 실시예(도시되지 않음)에 따르면, 감지 전극(504) 또는 복수의 감지 전극(504)은 도 1, 도 7a, 도 8a, 도 9a, 도 9c, 도 12a, 도 12b, 도 14a 또는 도 14b 중 하나와 유사한 강유전체 나노입자 커패시터 디바이스(100)에 형성된다.
제2 수정에 따르면, 도 13의 강유전체 나노입자 커패시터 디바이스(100)는 복수의 추가 전도성 요소(202)를 갖고서 형성된다. 추가 전도성 요소들(202)은 서로 전기적으로 절연된다. 결과적으로, 전압 또는 전하, 예컨대 전압 또는 전하 시퀀스 또는 전압 또는 전하 펄스들이 추가 전도성 요소들(202) 각각에 개별적으로 인가될 수 있다. 대안적인 실시예들(도시되지 않음)에 따르면, 대응하는 복수의 추가 전도성 요소들(202)은 도 1, 도 7a, 도 8a, 도 9a, 도 9c, 도 12a, 도 12b, 도 14a, 또는 도 14b의 것과 유사한 강유전체 나노입자 커패시터 디바이스(100) 내에 형성된다.
대안적인 실시예들(도시되지 않음)에 따르면, 강유전체 나노입자 커패시터 디바이스(100)는 이에 대응하여, 각각의 복수의 전도성 요소 중의 전도성 요소들 각각에 전압 또는 전하가 개별적으로 인가될 수 있도록, 복수의 제1 전도성 요소(102) 및/또는 복수의 제2 전도성 요소(112)를 포함한다. 각각의 복수/복수들은 강유전체 나노입자 커패시터 디바이스(100)의 설명된 실시예들 각각에서 임의적으로 형성된다.
상이한 실시예들에 따르면, 도 13의 것과 유사한 강유전체 나노입자 커패시터 디바이스(100)는 위에서 설명된 도 13의 제1 수정 또는 제2 수정만을 갖고서 형성된다.
도 14a, 도 14b는 2개의 상이한 실시예에 따른 공간 분해 입력 또는 출력 디바이스들(506)을 갖는 강유전체 나노입자 커패시터 디바이스들(100)을 도시한다.
공간 분해 입력 또는 출력 디바이스들(506) 각각은 강유전체 나노입자들(104a, 104b) 중 개별적인 것의 개별 분극 상태를 어드레싱(즉, 변경 및/또는 판독)하도록 적응된다. 강유전체 나노입자들(104a, 104b) 중 미리 선택된 것에 공간 분해 입출력 디바이스(506)를 스캐닝하기 위한 스캐너가 제공된다.
또한, 공간 분해 입력 또는 출력 디바이스(506)는 강유전체 나노입자들(104a, 104b)의 분극 상태(106)(즉, 이들의 전체 분극 상태)를 어드레싱(즉, 변경 및/또는 판독)하도록 적응된다. 일부 실시예들에서, 이는 공간 분해 입력 또는 출력 디바이스들(506)을 개별 강유전체 나노입자들(104a, 104b)에 연속적으로 스캐닝하는 스캐너를 사용하여 발생한다. 도 14a의 실시예에서, 대안적으로, 강유전체 나노입자들(104a, 104b)을 조명하여 그들의 분극 상태(106)를 동시에 변경(즉, 그들의 개별 분극 상태들(106a, 106b)을 동시에 변경)하기 위해, 비-집속 또는 시준 광 빔이 사용된다.
도 14a에서, 공간 분해 입력 또는 출력 디바이스(506)는 집속된 광 빔을 제공하는 레이저의 형태로 제공된다.
대안적인 실시예(도시되지 않음)에서, 도 14a에 도시된 바와 같이 광원(506)(예를 들어, 레이저 또는 다이오드)을 포함하는 광학 판독 디바이스가 제공된다. 광원(506)은 강유전체 나노입자들(104a, 104b)의 일부 또는 심지어 전체를 조명한다. 광학 판독 디바이스는 레이저로부터의 광을 사용하여(예를 들어, 투과된 광, 반사된 광, 산란된 광, 또는 형광 광을 사용하여) 광학 측정을 수행하고 광학 측정에 기초하여 출력 신호를 결정/생성한다.
일부 실시예들에서, 광원은 각각의 분극 상태(106, 106a, 106b)를 변경하기에 충분한 높은 강도로 강유전체 나노입자들(104a, 104b)을 조명함으로써 분극 상태(106, 106a, 106b)의 리셋을 수행하기 위해 사용된다.
도 14b에서, 공간 분해 입력 또는 출력 디바이스(506)는 강유전체 나노입자들(104a, 104b)을 마주하는 그 단부에서 마이크로미터 미만 반경(sup-micrometer radius)을 갖는 전도성 STM 또는 AFM 팁과 같은 전도성 팁(506)의 형태로 제공된다.
일부 실시예들에서, 도 14b의 전도성 팁(506)과 같은 공간 분해 입력 또는 출력 디바이스(506)는 강유전체 나노입자 커패시터 디바이스(100)의 출력을 반영하기 위해 사용될 수 있는 신호를 제공/결정한다.
유리하게도, 도 14a, 도 14b의 실시예들은 분극 상태들(106, 106a, 106b)의 비접촉 제어 및/또는 판독을 허용한다.
도 15a 및 도 15b는 상이한 실시예들에 따라 1㎲ 미만의 지속시간들을 갖는 펄스들(508) 또는 펄스 시퀀스(510)가 강유전체 나노입자 커패시터 디바이스(100)의 전도성 요소(102, 112, 202)에 어떻게 적용되는지를 도시한다.
도 15a에서, 펄스들(508) 또는 펄스 시퀀스(510)는 각각 전도성 요소(102)에 인가된다. 다른 전도성 요소(112)는 기준의 역할을 하며, 도시된 실시예에서는 접지된다.
도 15a 및 도 15b의 실시예에서, 펄스들(508) 또는 펄스 시퀀스(510)는 각각 전압 펄스들을 지칭한다. 도 15a에 도시된 실시예에서, 펄스들의 전압은 전도성 요소들(102, 112) 사이의 전압에 대응한다.
대안적인 실시예들(도시되지 않음)에서, 펄스(508) 또는 펄스 시퀀스(510)는 각각 전류 또는 전하 펄스들을 지칭한다.
바람직하게는, 펄스 시퀀스(510)는 1㎲ 미만의 지속시간들을 갖는 펄스들(508)을 포함한다.
도 15b에서, 펄스들(508) 또는 펄스 시퀀스(510)는 각각 유전체 스페이서(204)에 의해 제1 전도성 요소(102)로부터 분리된 추가 전도성 요소(202)에 인가된다. 제2 전도성 요소(112)는 기준의 역할을 하고, 도시된 실시예에서는 접지되어 있다.
펄스들(508) 또는 펄스 시퀀스(510)는 각각 추가 전도성 요소(202)와 제2 전도성 요소(112) 사이의 전압에 관한 전압 펄스들을 지칭한다.
이러한 펄스들(508) 또는 이러한 펄스 시퀀스(510)는 각각 위에서 도 7a의 실시예에 따른 전하 제어 디바이스(104)의 맥락에서 상세하게 제시된 것과 같이 제1 전도성 요소(102)에 전하 펄스들을 제공한다. 요약하면, 전압 V가 도 15b의 실시예에서 펄스들(508)의 형태로 인가될 때, 그것은 Q=C*V와 같이 전도성 요소(112)에 인가되는 전하 Q로 변환되고, 여기서 C는 컴포넌트들(102, 202, 204)에 의해 제공되는 커패시턴스이다.
추가 전도성 요소(202)를 갖는 실시예들에서, 강유전체 나노입자 커패시터 디바이스(100)는 특히 효율적으로(즉, 펄스들(508) 또는 펄스 시퀀스(510)에 의한 교란이 거의 없이) 제1 전도성 요소(102)에 출력을 제공할 수 있다.
도 16a 내지 도 18c는 상이한 실시예들에 따라, 1㎲ 미만의 지속시간들을 갖는 펄스들(508) 또는 펄스 시퀀스(510)가 강유전체 나노입자 커패시터 디바이스(100)의 전도성 요소(102, 112, 202)에 어떻게 인가되는지를 도시한다. 도 16a 내지 도 18c는 또한 각각 펄스들(508) 또는 펄스 시퀀스(510)에 대한 강유전체 나노입자 커패시터 디바이스(100)의 응답을 도시한다.
도 16a 및 도 16b에 도시된 바와 같이, 펄스들(508)에 대한 강유전체 나노입자 커패시터 디바이스(100)의 응답은 펄스 시퀀스(510) 내의 펄스들(508) 순서에 대해 교환적(commutative)이지 않다. 이는 도 2b, 도 4b, 도 5b, 도 6b, 도 10a 내지 도 10h의 히스테리시스 루프들로부터 이미 명백하다.
예로서, 도 16a에 도시된 바와 같이, 펄스들(508)은 초기에 분극(106a)이 "업"이고 분극(106b)이 "다운"인 강유전체 나노입자 커패시터 디바이스(100)에 시퀀스(510)에 따라 인가된다. 포지티브 펄스(508)의 인가는 분극(106a)을 중간 상태(도시되지 않음)에서 "다운"으로 전환시킨다. 다음으로, 네거티브 펄스(508)의 인가는 분극(106a)을 "업"으로 다시 전환시킨다. 최종 분극 상태(106)는 초기 분극 상태(106)와 동일하다.
도 16b에 도시된 바와 같이, 펄스들(508)을 역순으로 적용하면 상이한 최종 분극 상태(106)가 초래된다. 먼저, 네거티브 펄스(508)의 인가는 분극(106b)을 중간 상태(도시되지 않음)에서 "업"으로 전환시킨다. 다음으로, 포지티브 펄스(508)의 인가는 분극(106a)을 "다운"으로 전환시킨다. 최종 분극 상태(106)는 도 16b의 초기 분극 상태(106) 및 도 16a의 최종 분극 상태(106)와 상이하다.
도 17a 내지 도 17c에서, 1㎲ 미만의 지속시간들을 갖는 펄스들(508), 펄스 시퀀스(510)가 각각 강유전체 나노입자 커패시터 디바이스(100)의 전도성 요소(102, 112, 202)에 인가될 때의 4개의 강유전체 나노입자(104a, 104b, 104c, 104d)를 갖는 강유전체 나노입자 커패시터 디바이스(100)의 응답이 도시된다.
강유전체 나노입자들(104a, 104b, 104c, 104d) 또는 강유전체 나노입자 커패시터 디바이스(100)의 분극 상태(106)의 응답은 각각 (3개의 강유전체 나노입자(104a, 104b, 104c)를 갖는 강유전체 나노입자 커패시터 디바이스(100)에 대해)도 10a - 도 10h의 맥락에서 제시된 접근법을 4개의 강유전체 나노입자(104a, 104b, 104c, 104d)를 갖는 강유전체 나노입자 커패시터 디바이스(100)에 확장함으로써 예측될 수 있다.
결론적으로, 주어진 초기 분극 상태(106)를 미리 선택된 최종 분극 상태(106)로 전환하기 위한 펄스 시퀀스(510)는 임의의 미리 선택된 최종 분극 상태(106)에 대해 설계될 수 있다.
적절한 펄스 시퀀스(510)를 사용하여, 개별 분극 상태들(106a, 106b, 106c, 106d) 중 임의의 것이 전환될 수 있다. 특히, 각각의 분극 상태는 개별적으로 전환될 수 있는데, 즉 펄스 시퀀스(510)를 인가한 후에 다른 개별 분극 상태들(106a, 106b, 106c, 106d)은 앞에서와 동일하다. 그러나, 이는 전환 프로세스 중에 다른 개별 분극 상태들(106a, 106b, 106c, 106d)이 변경되지 않을 것임을 의미하지는 않으며; 펄스 시퀀스(510)를 인가한 후, 그러한 다른 개별 분극 상태들(106a, 106b, 106c, 106d)은 앞에서와 동일하다.
특히, 펄스(508) 하에서 강유전체 나노입자들(104a, 104b, 104c, 104d)의 개별 분극 상태들(106a, 106b) 중 어느 것이 먼저 변하는지는 강유전체 나노입자들(104a, 104b)의 보자력 장들의 특정 구성에 의존한다. 인가되는 전하/전압/전류가 증가함에 따라, 개별 분극 상태(106a, 106b)가 "업" 상태로 전환되는 것은, "다운" 개별 분극 상태를 갖는 강유전체 나노입자들(104a, 104b)의 세트 중에서 가장 작은 보자력 장을 갖는 강유전체 나노입자(104a, 104b)에 대해 발생한다. 마찬가지로, 인가되는 전하/전압/전류가 감소함에 따라, 개별 분극 상태(106a, 106b)가 "업" 상태로 전환되는 것은 "업" 개별 분극 상태를 갖는 강유전체 나노입자들(104a, 104b)의 세트 중에서 가장 작은 보자력 장을 갖는 강유전체 나노입자(104a, 104b)에 대해 발생한다.
도 17a, 도 17b, 도 17c의 실시예에서, 강유전체 나노입자(104d)의 보자력 장은 강유전체 나노입자(104c)의 보자력 장을 초과하고, 강유전체 나노입자(104c)의 보자력 장은 강유전체 나노입자(104b)의 보자력 장을 초과하고, 강유전체 나노입자(104b)의 보자력 장은 강유전체 나노입자(104a)의 보자력 장을 초과한다.
위에서 제시된 도 16a, 도 16b의 실시예에서, 강유전체 나노입자(104b)의 보자력 장은 강유전체 나노입자(104a)의 보자력 장을 초과한다.
결론적으로, 더 많은 수의 강유전체 나노입자(104a, 104b)를 포함하는 측방향 어레이를 갖는 강유전체 나노입자 커패시터 디바이스(100)의 경우에도, 주어진 초기 분극 상태(106)를 미리 선택된 최종 분극 상태(106)로 전환하기 위한 펄스 시퀀스(510)는 알려진 수치적 방법들을 사용하여 설계될 수 있다.
도 19a, 도 19b 및 도 20은 강유전체 나노입자 커패시터 디바이스(100)의 동작을 위한 방법(600) 및 그 프로세스 단계들을 도시한다. 도시된 예시적인 실시예들에서, 방법(600)은 강유전체 나노입자 커패시터 디바이스(100)를 레저버 컴퓨팅의 데이터 레저버(602)로서 사용하며, 따라서 레저버 컴퓨팅(600) 또는 레저버 컴퓨팅 방법(600)으로도 지칭된다. 그러나, 도시된 프로세스 단계들은, 대안적으로, 예를 들어 강유전체 나노입자 커패시터 디바이스(100)를 저장소로서 사용하는 다른 응용들에서, 또는 저장 방법(600)에서 각각 사용될 수 있다.
레저버 컴퓨팅에 대한 추가의 상세는 Matteo Cucchi, Steven Abreu, Giuseppe Ciccone, Daniel Brunner, 및 Hans Kleemann의 "Hands-on reservoir computing: a tutorial for practical implementation", Neuromorphic Computing and Engineering 2 (2022) 032002에서, 특히 그것의 도 1 및 섹션 2.1, 2.2에 제공되어 있다. 상기 문서는 여기에 참조로 포함된다.
도 19a, 도 19b를 참조하면, 펄스들(508) 또는 펄스 시퀀스(510)가 각각 강유전체 나노입자 커패시터 디바이스(100)의 전도성 요소(102, 112, 202)에 인가된다. 펄스들(508) 또는 펄스 시퀀스(510)는 각각 예를 들어 위에서 도 15a, 도 15b의 맥락에서 설명될 것(들)과 유사하다.
강유전체 나노입자 커패시터 디바이스(100)의 출력(606)은 예를 들어 도 13의 맥락에서 설명된 바와 같이 강유전체 나노입자 커패시터 디바이스(100)의 전도성 요소(102, 112, 202)로부터의 또는 감지 전극(504)으로부터의 시간 의존적 전기 신호로서 취해진다.
도 19a, 도 19b의 실시예에서, 강유전체 나노입자 커패시터 디바이스(100)는 레저버 컴퓨팅(600)을 위한 데이터 레저버(602)의 역할을 한다. 출력(606)은 입력 층 및 출력 층만을 포함하는 인공 신경망(608)에 공급된다.
펄스들(508) 또는 펄스 시퀀스(510)는 레저버 컴퓨팅(600)에 대한 입력으로서 사용된다. 인공 신경망(608)의 출력(610)은 레저버 컴퓨팅(600)의 출력으로서 사용된다.
훈련은 인공 신경망(608)을 훈련함으로써 달성된다. 각각 강유전체 나노입자 커패시터 디바이스(100) 또는 레저버(602)의 비선형성으로 인해, 인공 신경망(608)은 작을 수 있다(예를 들어, 입력 및 출력 층 단독, 또는 단지 몇 개의 층). 강유전체 나노입자 커패시터 디바이스(100)를 사용하는 레저버 컴퓨팅(600)과 마찬가지로, 훈련은 특히 효율적이다.
도 20의 방법(600)은 단계(620)에서: 강유전체 나노입자 커패시터 디바이스(100)의 전도성 요소(102, 112, 202)에 1㎲ 미만의 지속시간들을 갖는 펄스들 및/또는 펄스 시퀀스를 인가하거나, 공간 분해 입력 또는 출력 디바이스(506)를 사용하여 강유전체 나노입자들의 분극 상태를 어드레싱하는 것을 포함한다.
본 발명은 설명된 좌절된 아이징 모델(frustrated Ising model)과 뇌에서 영감을 받은 뉴로모픽 회로들 사이의 놀라운 유사성을 사용하는데, 왜나하면 두 시스템 모두 그들이 정보 프로세싱 태스크들을 수행할 수 있게 하는 유사한 속성들을 나타내기 때문이다. 뇌의 뉴런들의 활동은 통계적으로 모델링될 수 있다. 아이징 모델에서 m = +1 및 m = -1인 상태에 의해 설명되는 것과 같이, 각각의 뉴런은 임의의 시간에서 활성 또는 비활성 상태이다. 활성 뉴런들은 임의의 주어진 시간 창에서 축삭 아래로 활동 전위를 보내는 뉴런들이고, 비활성 뉴런들은 그렇지 않은 뉴런들이다. 좌절된 아이징 시스템을 기반으로 하는 뉴로모픽 레저버는 좌절된 아이징 모델을 사용하여 복잡한 뉴런 네트워크의 거동을 시뮬레이션하는 일종의 뉴로모픽 컴퓨팅 시스템이다. 이러한 시스템에서, 다수의 이진 변수 {mi}는 신경망 구조와 유사한 구조를 갖는 네트워크로 배열된다. 시스템이 발전함에 따라, 그것은 신경망의 거동과 유사한 복잡한 거동을 나타낸다. 특히, 시스템은 패턴 인식, 분류와 같은 정보 프로세싱 태스크들을 수행하기 위해 사용될 수 있고, 고차원 입력 공간들을 요구하는 태스크들에 특히 효과적이다.
전체로서, 시스템은 특히 인가된 전하 Qe의 변동에 의해 구동되는 국부적 장들 hi의 변동에 의해 동작된다. 고려되는 아이징 시스템의 특정 특징은 모든 사이트에서 국부적 분극을 전환하는 것이 국부적 보자력 장 에 의해 정량화된 특정 히스테리시스를 수반한다는 것이며, 여기서 Qci는 위에서 설명된 바와 같이 이러한 사이트 나노도트에 대응하는 보자력 전하이다. 국부적 분극을 전환하는 것의 히스테리시스 거동은 시스템의 동적 거동을 훨씬 더 복잡하게 만든다.
레저버 컴퓨팅(600)에서, 데이터 프로세싱(및 훈련/학습)는 2개의 스테이지로 나누어진다: 첫째로 레저버(602)에서의 프로세싱, 및 그 후의 인공 신경망(608)에서의 프로세싱. 레저버(602)는 입력(604)에서의 데이터를 복잡한 시공간 표현들을 생성하는 고차원 데이터 공간으로 변환하는 동적 프로세서의 역할을 하는, 고정되고 무작위로 초기화되는 시스템이다. 데이터 레저버(606)의 출력(606)은 훈련가능한 인공 신경망(608)에 전달되고, 이는 그것들을 원하는 최종 출력(610)에 매핑한다. 이러한 방식으로 데이터 프로세싱(및 또한 훈련/학습)을 분리함으로써, 레저버 컴퓨팅(600)은 특히 효율적이게 된다.
레저버는 전형적으로 효율적인 통신 및 동기화 프로토콜들을 갖춘 다수의 상호연결된 노드 또는 유닛을 갖는 순환 신경망으로서 구현된다. 각각의 노드는 최소 2개의 전환가능한 로직 상태로 전환가능한 상태들을 나타낼 수 있다. 입력 신호들에 대한 레저버 내의 노드들의 집합적 응답을 예측하는 것은 그들의 매우 비선형적인 거동으로 인해 복잡한 작업이다. 또한, 노드들 간의 연결과 그들의 상태들의 구성은 입력 데이터에 기초하여 동적으로 조절되어야 하므로, 고급 시냅스 가소성 메커니즘들(advanced synaptic plasticity mechanisms)의 연루(implication)를 필요로 한다. 레저버 컴퓨팅의 장점은 계산 효율성이다. 고정되고 무작위로 초기화되는 레저버를 활용하면 입력 데이터의 병렬 프로세싱이 가능해지고, 이는 종래의 뉴런 네트워크들에 비해 훈련 속도를 눈에 띄게 가속하는 결과를 야기한다. 또한, 학습 프로세스를 레저버 역학과 인공 신경망(608)의 훈련으로 분리하면, 훈련 절차의 단순화가 야기된다. 그러나, 필드 프로그래밍가능 게이트 어레이들, 디지털 신호 프로세서들, 및 뉴로모픽 칩들과 같은 데이터 레저버(602)의 알려진 구현들은 상당한 양의 전력을 소비하여, 대규모 시스템들에 대한 확장성과 적합성을 제한한다. 그들은 또한 프로세싱 속도, 확장성, 성능에 있어서의 제한들, 및 크고 복잡한 데이터세트들을 다루는 능력의 부재로 인한 어려움을 겪는다.
(특히 레저버 컴퓨팅(600)을 위한 데이터 레저버(602)로서, 그러나 이에 제한되지는 않는) 강유전체 나노입자 커패시터 디바이스(100)를 사용하는 것의 이점은 이하를 포함한다:
1. 높은 용량. 강유전체 나노입자 커패시터 디바이스(100)의 차원(또는 각각, 분극 상태들(106)의 수)은 2^N으로서 급격하게 증가하여(여기서 N은 강유전체 나노입자들(104, 104a, 104b)의 수), 적당히 큰 N에 대해서도 대용량의 저장소 또는 데이터 레저버(602)를 제공한다.
2. 페이딩 메모리(fading memory). 강건한 데이터 레저버(602)를 생성하기 위해서는 길게 이어지는(prolonged) 에코들을 갖는 것이 바람직하며, 이는 완화 시간을 초과하는 속도들에서 시스템을 동작시키는 것을 필요로 한다. 외부 자극에 대한 강유전체 나노입자 커패시터 디바이스(100)의 응답은 그것의 초기 분극 상태(106)에 크게 의존한다. 강유전체 나노입자들(104, 104a, 104b)이 그들이 여전히 그로부터 회복 중인 이전 입력으로 인해 평형 상태에 있지 않은 경우, 응답은 상이할 것이다. 강유전체 나노입자 커패시터 디바이스(100)에서, 이러한 지체 효과(lingering effect)는 개별 강유전체 나노입자들(104, 104a, 104b)의 완화에 있어서의 상당한 지연들로 인해 레저버 컴퓨팅(600)에서의 입력 클록 주파수보다 훨씬 더 긴 지속시간 동안 지속될 수 있다.
3. 효율적인 입력 및 판독. 강유전체 나노입자 커패시터 디바이스(100)는 시간 및 공간 다중화와 이들의 조합을 포함하여, 신호 입력 및 판독의 상이한 모드들을 허용한다. 이는 강유전체 나노입자 커패시터 디바이스(100)와 뉴로모픽 회로의 다른 부분들의 효율적인 상호연결을 가능하게 한다. 더욱이, 입력 및 판독 모드들의 선택의 유연성은 데이터 레저버(602)의 내부 역학에 대하여 데이터 흐름의 강도의 최적 확장성을 가능하게 한다.
4. 높은 비선형성. 강유전체 나노입자 커패시터 디바이스(100)의 고도의 비선형성은 강유전체 나노입자들(104, 104a, 104b)의 전환 시의 히스테리시스 효과들에 의해 자연적으로 제공된다. 비선형성의 존재는 계산 능력을 향상시키고, 복잡하고 일시적인 정보의 프로세싱을 가능하게 하며, 패턴 인식, 특징 추출, 및 비선형 컴퓨팅과 같은 태스크들을 용이하게 한다.
5. 또한, 축퇴 상태들(예를 들어 제로인 동일한 총 분극을 가짐)의 수는 강유전체 나노입자들(104, 104a, 104b)의 수 N에 따라 기하급수적으로 증가한다.
남은 도전과제들은 노드들 간의 연결들 및 그들의 상태들의 구성을 입력 데이터에 기초하여 동적으로 조절하는 것에 관련될 수 있으며, 이는 고급 시냅스 가소성 메커니즘들의 연루를 필요로 한다.
실시예들 및 도면들의 설명은 단지 본 개시내용의 기술들 및 이에 연관된 유익한 효과들을 설명하는 역할을 할 뿐이며, 어떠한 제한도 암시해서는 안 된다. 본 개시내용의 범위는 첨부된 청구항들로부터 결정되어야 한다.
100: 강유전체 나노입자 커패시터 디바이스
102, 112: 전도성 요소들(의 쌍)
104a, 104b: 강유전체 나노입자들
106: 분극 상태
108, 118: 서로 마주하는 전도성 요소들의 표면들
110a, 120a: 강유전체 나노입자(104a)에 연관된 전도성 요소들의 제1 섹션(첫번째 제1 섹션)
110b, 120b: 강유전체 나노입자(104b)에 연관된 전도성 요소들의 제1 섹션(두번째 제1 섹션)
110, 120: 강유전체 나노입자들의 전체 표면 투영 면적
114: 전하 제어 디바이스
114a: 전기적 연결
122: 유전체 분리기 재료
124, 126, 128: 제1, 제2, 제3 강유전체 커패시터
130: 유전체 커패시터
132: 전하
Cf: (제1) 강유전체 커패시터의 커패시턴스
Cd: 유전체 커패시터의 커패시턴스
102', 112': 유전체 분리기 재료 위/아래의 전도성 요소들의 섹션들
202: 추가 전도성 요소
204: 유전체 스페이서
206: 히터, 온도 제어 요소
208: 기판
210: 힘 제어 요소
212: 기계적 변형
214: 전하 제어 디바이스, 직렬 커패시터
300: 트랜지스터
302: 채널
304: 반도체 기판
306: 소스/드레인 영역들
308: 게이트 스택
310: 게이트 전극
312: 하부 전극
502: 전기 리드들
504: 감지 전극들
506: 공간 분해 입력 또는 출력 디바이스
508: 펄스들
510: 펄스 시퀀스
600: 방법
602: 데이터 레저버
604: 데이터 레저버의 입력
606: 데이터 레저버의 출력
608: 인공 신경망
610: 인공 신경망의 출력

Claims (15)

  1. 강유전체 나노입자 커패시터 디바이스(ferroelectric nanoparticle capacitor-device)(100)로서,
    서로 전기적으로 절연된 전도성 요소들(102, 112)의 쌍; 및
    상기 쌍의 상기 전도성 요소들(102, 112) 사이에 배열된 강유전체 나노입자들(104a, 104b)
    을 포함하고, 상기 강유전체 나노입자들(104a, 104b)은 상이한 총 강유전체 분극들을 갖는 적어도 3개의 분극 상태(106)를 제공하도록 적응되는, 강유전체 나노입자 커패시터 디바이스(100).
  2. 제1항에 있어서,
    상기 강유전체 입자들(104a, 104b)은 서로 이격되고/거나;
    유전체 분리기 재료(dielectric separator material)(122)가 상기 강유전체 나노입자들(104a, 104b) 사이에 배열되고/거나;
    임의의 방향을 따른 상기 강유전체 나노입자들의 각각의 크기들은 50㎚를 초과하지 않거나 30㎚를 초과하지 않는,
    강유전체 나노입자 커패시터 디바이스(100).
  3. 제1항 또는 제2항에 있어서,
    상기 쌍의 상기 전도성 요소들(102, 112)은 거리(d)만큼 이격된 각각의 표면들(108, 118)을 포함하고, 상기 강유전체 나노입자들(104a, 104b)은 상기 거리(d)의 적어도 90%를 따라 또는 전체 거리(d)를 따라 연장되는, 강유전체 나노입자 커패시터 디바이스(100).
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 쌍의 전도성 요소(102, 112)의 근처에 및/또는 상기 강유전체 나노입자 커패시터 디바이스(100)의 강유전체 나노입자(104a, 104b)의 근처에 배열된 감지 전극(504)을 더 포함하는, 강유전체 나노입자 커패시터 디바이스(100).
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 쌍(102, 112)의 제1 전도성 요소(102)는 일정한 전하를 지니도록 적응되고/되거나 전기적으로 절연되고/거나 전기적으로 부동(floating)인, 강유전체 나노입자 커패시터 디바이스(100).
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 쌍의 제2 전도성 요소(112) 상의 전하를 제어 및/또는 변경하도록 적응된 전하 제어 디바이스(114)를 더 포함하는, 강유전체 나노입자 커패시터 디바이스(100).
  7. 제6항에 있어서,
    상기 전하 제어 디바이스(114)는 상기 쌍의 상기 제2 전도성 요소(112)에 펄스 시퀀스(510)를 인가하도록 적응되고/거나;
    상기 전하 제어 디바이스(114)는 상기 쌍의 상기 제2 전도성 요소(112)에 1㎲ 미만의 지속시간들을 갖는 펄스들(508)을 인가하도록 적응되는,
    강유전체 나노입자 커패시터 디바이스(100).
  8. 제6항 또는 제7항에 있어서, 상기 전하 제어 디바이스는 상기 전도성 요소들(102, 112)의 쌍으로부터 전기적으로 절연된 추가 전도성 요소(202)를 포함하고, 상기 전하 제어 디바이스(114)는 상기 추가 전도성 요소(202)와 상기 제2 전도성 요소(112) 사이에 전압을 인가하도록 적응되는, 강유전체 나노입자 커패시터 디바이스(100).
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 강유전체 나노입자(104a, 104b)의 개별 분극 상태(106a, 106b)를 변경 및/또는 판독하도록 적응된 공간 분해 입력 또는 출력 디바이스(506)를 더 포함하는, 강유전체 나노입자 커패시터 디바이스(100).
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 강유전체 나노입자 커패시터 디바이스(100)의 전도성 요소(102, 112, 202)에서 또는 상기 강유전체 나노입자 커패시터 디바이스(100)의 감지 전극(504)에서 시간 의존적 전기 신호를 입력으로서 수신하거나, 광학 판독 디바이스에 의해 결정된 신호를 입력으로서 수신하도록 적응된 인공 신경망(608)을 더 포함하는, 강유전체 나노입자 커패시터 디바이스(100).
  11. 레저버 컴퓨팅(reservoir computing)을 위한 데이터 레저버(data reservoir)로서의 제1항 내지 제10항 중 어느 한 항의 상기 강유전체 나노입자 커패시터 디바이스(100)의 용도.
  12. 강유전체 나노입자 커패시터 디바이스(100)를 동작시키기 위한 방법으로서,
    상기 강유전체 나노입자 커패시터 디바이스(100)는:
    서로 전기적으로 절연된 전도성 요소들(102, 112)의 쌍; 및
    상기 쌍의 전도성 요소들(102, 112, 202) 사이에 배열된 강유전체 나노입자들(104a, 104b)
    을 포함하고,
    상기 방법은:
    상기 강유전체 나노입자 커패시터 디바이스(100)의 전도성 요소(102, 112, 202)에 1㎲ 미만의 지속시간들을 갖는 펄스들(508) 및/또는 펄스 시퀀스(510)를 인가하는 단계(620); 또는
    공간 분해 입력 또는 출력 디바이스(spatially-resolved-input-or-output device)(506)를 사용하여 강유전체 나노입자들(104a, 104b)의 분극 상태를 어드레싱하는 단계
    를 포함하는, 방법.
  13. 제12항에 있어서,
    상기 강유전체 나노입자 커패시터 디바이스(100)의 출력을 수신하는 단계를 더 포함하고,
    상기 강유전체 나노입자 커패시터 디바이스(100)의 출력은 상기 쌍의 전도성 요소(102, 112, 202)에서의 또는 상기 강유전체 나노입자 커패시터 디바이스(100)의 감지 전극(504)에서의 시간 의존적 전기 신호에 대응하거나;
    상기 강유전체 나노입자 커패시터 디바이스(100)의 출력은 광학 판독 디바이스에 의해 결정된 신호에 대응하거나;
    상기 강유전체 나노입자 커패시터 디바이스(100)의 출력은 공간 분해 입력 또는 출력 디바이스(506)에 의해 결정된 신호에 대응하는, 방법.
  14. 제13항에 있어서,
    상기 강유전체 나노입자 커패시터 디바이스(100)의 출력은 인공 신경망(608)에서 수신되고/거나;
    상기 강유전체 나노입자 커패시터 디바이스(100)의 수신된 출력에 따라 인공 신경망(608)이 훈련되는, 방법.
  15. 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 쌍의 전도성 요소(102, 112)에 1㎲ 미만의 지속시간들을 갖는 펄스들(508) 및/또는 펄스 시퀀스를 인가하는 단계 전에:
    상기 강유전체 나노입자들(104a, 104b) 중 개별 강유전체 나노입자의 개별 분극 상태(106a, 106b)를 미리 선택된 개별 분극 상태로 설정하는 단계; 및/또는
    상기 강유전체 나노입자들(104a, 104b)의 분극 상태(106)를 미리 선택된 분극 상태로 설정하는 단계
    를 포함하는, 방법.

KR1020230134800A 2022-10-11 2023-10-11 비-이진 로직들을 위한 강유전체 나노입자 커패시터 및 동작 방법 KR20240050291A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP22200942.5A EP4354477A1 (en) 2022-10-11 2022-10-11 Ferroelectric nanoparticle capacitor for non-binary logics
EP22200942.5 2022-10-11
EP23197777.8A EP4354478A2 (en) 2022-10-11 2023-09-15 Ferroelectric nanoparticle capacitor for non-binary logics and method of operation
EP23197777.8 2023-09-15

Publications (1)

Publication Number Publication Date
KR20240050291A true KR20240050291A (ko) 2024-04-18

Family

ID=83690109

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020230134800A KR20240050291A (ko) 2022-10-11 2023-10-11 비-이진 로직들을 위한 강유전체 나노입자 커패시터 및 동작 방법
KR1020230134798A KR20240050290A (ko) 2022-10-11 2023-10-11 비-이진 로직들을 위한 강유전체 나노입자 커패시터

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230134798A KR20240050290A (ko) 2022-10-11 2023-10-11 비-이진 로직들을 위한 강유전체 나노입자 커패시터

Country Status (7)

Country Link
US (2) US20240120366A1 (ko)
EP (2) EP4354477A1 (ko)
JP (2) JP2024056635A (ko)
KR (2) KR20240050291A (ko)
CN (2) CN117878102A (ko)
AU (2) AU2023237205A1 (ko)
CA (2) CA3215597A1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3030115B1 (fr) * 2014-12-10 2017-12-15 Commissariat Energie Atomique Condensateur a capacite variable comprenant une couche de materiau a changement d'etat et un procede de variation d'une capacite d'un condensateur

Also Published As

Publication number Publication date
EP4354477A1 (en) 2024-04-17
US20240121967A1 (en) 2024-04-11
CA3215597A1 (en) 2024-04-11
EP4354478A2 (en) 2024-04-17
AU2023241268A1 (en) 2024-05-02
CN117878101A (zh) 2024-04-12
CN117878102A (zh) 2024-04-12
AU2023237205A1 (en) 2024-05-02
JP2024056635A (ja) 2024-04-23
KR20240050290A (ko) 2024-04-18
JP2024056638A (ja) 2024-04-23
CA3215456A1 (en) 2024-04-11
US20240120366A1 (en) 2024-04-11

Similar Documents

Publication Publication Date Title
Jerry et al. A ferroelectric field effect transistor based synaptic weight cell
Wang et al. Resistive switching materials for information processing
Jeong et al. Memristors for energy‐efficient new computing paradigms
Song et al. Recent advances and future prospects for memristive materials, devices, and systems
Mikolajick et al. From ferroelectric material optimization to neuromorphic devices
US10797235B2 (en) Multivalent oxide cap for analog switching resistive memory
US11961910B2 (en) Multi-metal lateral layer devices with internal bias generation
US11232824B1 (en) Non-volatile analog resistive memory cells implementing ferroelectric select transistors
US20220392908A1 (en) Ferroelectric-assisted tunneling selector device
Byun et al. Recent advances in synaptic nonvolatile memory devices and compensating architectural and algorithmic methods toward fully integrated neuromorphic chips
CN110073440B (zh) 电容矩阵布置及其激励方法
KR101924694B1 (ko) 가중치 소자 및 이의 방법
TW202207434A (zh) 頂峰阻障裝置及突觸元件
Zhai et al. Reconfigurable 2D-ferroelectric platform for neuromorphic computing
US10727404B1 (en) Tunable resistive element
Flak et al. Solid-state memcapacitors and their applications
KR20240050291A (ko) 비-이진 로직들을 위한 강유전체 나노입자 커패시터 및 동작 방법
Larcher et al. Multiscale modeling of neuromorphic computing: From materials to device operations
KR102619356B1 (ko) 단위 시냅스를 위한 커패시터 소자, 단위 시냅스 및 커패시터 기반의 시냅스 어레이
Khitun et al. Cellular nonlinear network based on semiconductor tunneling nanostructure
KR102296439B1 (ko) 트랩 층이 형성된 반도체 채널 기반의 뉴로모픽 시냅스 소자
Athle Ferroelectric Memristors-Materials, Interfaces and Applications
KR20230155123A (ko) 접합 구조 소자, 이의 제조 방법 및 이를 포함하는 컴퓨팅 장치
Wang et al. Emerging memories and their applications in neuromorphic computing
KR20220125465A (ko) 3단자 시냅스 소자 및 그 제조 방법