KR20240050284A - 자기 소스의 포지션, 또는 균일한 자기장의 배향을 결정하기 위한 디바이스 및 시스템 - Google Patents

Abstract

센서 디바이스에 대한 자기 소스의 포지션을 결정하거나, 센서 디바이스에 대해 균일한 자기장의 배향을 결정하기 위한 센서 디바이스(1202)로서, 센서 디바이스는: 복수의 센서 신호들(h1, h2, h3, h4)을 제공하도록 구성된 복수의 자기 센서들( H1, H2, H3, H4)을 포함하는 기판; 센서 신호들을 결합 파형으로 결합하도록 구성된 신호 결합기(MUX, ∑); 결합된 파형으로부터 상기 포지션 또는 배향을 추출하도록 구성된 프로세싱 회로를 포함하고; 신호 결합기는 각자의 미리 정의된 시간 지속기간들(Δt11 내지 Δt44) 동안 센서 신호들의 하나 이상의 부분들을 포함함으로써 결합된 파형을 생성하도록 구성되고, 이 시간 지속기간들(Δt11 내지 Δt44)은 교정 절차 동안 결정되고, 상기 시간 지속기간들(Δt11 내지 Δt44) 중 적어도 2개는 상이한 값들을 갖는다.

Description

자기 소스의 포지션, 또는 균일한 자기장의 배향을 결정하기 위한 디바이스 및 시스템{DEVICE AND SYSTEM FOR DETERMINING A POSITION OF A MAGNETIC SOURCE, OR AN ORIENTATION OF A UNIFORM MAGNETIC FIELD}

본 발명은 일반적으로 자기 센서 시스템들의 분야, 특히 자기 소스에 대한 센서 디바이스의 선형 또는 각도 포지션을 결정하기 위한 자기 포지션 센서 시스템들 및 디바이스들, 또는 자기 센서 디바이스에 대한 실질적으로 균일한 자기장의 배향을 결정하는 자기 센서 디바이스에 관한 것이다.

자기 포지션 센서 시스템, 특히 선형 또는 각도 포지션 센서 시스템들은 기술 분야에 알려져 있다. 이러한 시스템들 중 다수는 사인 및 코사인 신호 측정에 의존하고, 아크탄젠트 함수를 사용하여 각도를 계산한다.

그러나, 실제로, 자기 센서들은 완벽하지 않고, 또한 이러한 시스템들에 사용되는 자석들은 완벽하지 않다. 자기 센서들은 예를 들어, 오프셋, 이득 불일치, 포지션 에러, 배향 에러를 가질 수 있다. 자석들은 예를 들어, 기하학적 편차들, 재료 결함들, 장착 결함들(예를 들어, 포지션 오프셋 또는 틸트(tilt))을 가질 수 있으므로, 이러한 자석에 의해 생성되는 자기장도 이상적이지 않다.

US8963540(B2)는 홀 효과 기반 각도 배향 센서와 대응 방법들 및 디바이스들을 설명한다. 센서 디바이스는 복수의 홀 센서들, 및 복수의 센서들로부터의 홀 전압들을 연결하여 사인파에 근접한 계단형 신호를 출력하는 배선 유닛(W)을 갖는다. 센서 디바이스는 대역 통과 필터(BPF) 및 위상 검출 유닛을 더 포함한다.

본 발명의 실시예의 목적은 센서 디바이스에 관해 이동 가능하거나, 그 반대가 가능한 자기 소스의 포지션(예를 들어, 선형 또는 각도 포지션)을 결정할 수 있거나, 또는 실질적으로 균일한 자기장(예를 들어, 지구 자기장, 또는 적어도 하나의 코일에 의해 생성된 자기장)의 배향을 결정할 수 있는 센서 디바이스를 제공하는 것이다.

또한, 본 발명의 실시예들의 목적은 이러한 센서 디바이스 및 예를 들어, 영구 자석 형태 또는 다수의 교번 극들을 갖는 세장형 구조 형태의 자기 소스를 포함하는 센서 시스템을 제공하는 것이다.

본 발명의 실시예의 목적은 센서들 및/또는 자기 소스의 미비점들에도 불구하고, 향상된 정확도로 포지션을 제공하는 이러한 센서 디바이스 및 센서 시스템을 제공하는 것이다.

본 발명의 실시예들의 목적은 비교적 빠른 레이트로, 예를 들어, 최소 20 kHz, 최소 100 kHz, 최소 500 kHz, 최소 1 MHz, 최소 2 MHz, 최소 4 MHz, 또는 최소 8 MHz의 레이트로 상기 포지션 또는 배향을 결정할 수 있는 센서 디바이스 및 센서 시스템을 제공하는 것이다.

본 발명의 실시예들의 목적은 최대 5000 RPM 또는 최대 10000 RPM의 속도로 회전하는 자석의 각도 포지션을 5° 미만, 4° 미만, 3° 미만, 2° 미만, 1° 미만, 0.5° 미만, 또는 0.3° 미만의 절대 오차로 측정하기 위한 각도 포지션 센서 시스템을 제공하는 것이다.

본 발명의 실시예들의 목적은 각도 포지션 센서 디바이스 및 시스템을 제공하는 것이고, 여기서 디바이스는 복수의 홀 요소들을 포함하지만, 홀 요소들은 트리밍되지 않는다(예를 들어, 감도 불일치, 또는 오프셋과 같은 다른 센서 결함들, 또는 비직교성과 같은 기하학적 결함들을 정정하기 위함).

본 발명의 실시예들의 목적은 외부 교란 필드에 관해 감소된 감도를 갖는 이러한 센서 디바이스 및 센서 시스템을 제공하는 것이다.

이러한 목적 및 다른 목적은 본 발명의 실시예들에 의해 달성된다.

제1 양태에 따르면, 본 발명은 센서 디바이스에 대해 이동 가능하거나, 그 반대가 가능한 자기 소스의 (예를 들어, 선형 또는 각도) 포지션을 결정하거나, 실질적으로 균일한 자기장(예를 들어, 지구 자기장)의 배향을 결정하기 위한 센서 디바이스를 제공하고, 센서 디바이스는: 복수의 적어도 2개의 센서 신호들을 제공하도록 구성된 복수의 적어도 2개의 자기 센서들을 포함하는 기판; 센서 신호들을 (예를 들어, 단일) 결합 파형으로 결합하도록 구성된 신호 결합기; 결합된 파형으로부터 상기 포지션 또는 배향을 추출하도록 구성된 프로세서 회로를 포함하고; 신호 결합기는 각자의 미리 정의된 시간 지속기간들 동안 센서 신호들의 하나 이상의 부분들을 포함함으로써 결합된 파형을 생성하도록 구성되고; 미리 정의된 시간 지속기간은 교정 절차 동안 결정되고; 상기 미리 정의된 시간 지속기간들 중 적어도 2개는 상이한 값을 갖는다.

교정 절차의 목적은 전체 포지션 또는 배향 에러를 줄이는 시간 지속기간들의 개수를 찾는 것이다. 전체 포지션 또는 배향 에러를 감소시키는 다수의 시간 지속기간 세트들이 있을 수 있다는 것이 유의되어야 하고, 예를 들어, 도 12 및 도 13 및 도 14에서 제안된 3개의 해결책이 참조된다.

교정은 일정한 자기장(예를 들어, 코일들에 의해 생성됨)을 사용하여 칩 레벨(자기 소스 없이)에서 수행될 수 있다. 이러한 교정 값들은 일반적으로 센서들의 감도 불일치 및 센서 요소들의 비이상적인 포지셔닝과 관련된 에러들을 줄이거나 제거할 것이다.

"실질적으로 균일한 자기장의 배향"은 예를 들어, E-나침반 애플리케이션에서 지구 자기장의 배향, 또는 코일들에 의해 생성된 자기장의 배향을 의미한다.

교정 값들은 센서 디바이스에 연결되거나, 센서 디바이스에 통합된 비휘발성 메모리(예를 들어, 플래시)에 저장될 수 있다.

기판은 반도체 기판일 수 있다.

센서 디바이스는 또한 "칩"으로 칭해지는 패키지에 포함될 수 있지만, 이것이 반드시 필요한 것은 아니다.

실시예에서, 프로세싱 회로는 대역 통과 필터 및 위상 검출기를 포함한다.

위상 검출은 예를 들어, 카운터와 비교기를 사용하거나, 다른 알려진 방식들로 대역 통과 필터링된 신호의 제로 교차 검출에 기반할 수 있다.

실시예에서, 신호 결합기는 각각 Ts/N의 지속기간을 갖는 다수의 타이밍 윈도우로 파티셔닝된 미리 정의된 지속기간(Ts)을 갖는 타이밍 방식에 따라 상기 결합된 파형을 생성하도록 구성되고, N은 센서들의 개수이다.

미리 정의된 지속기간(Ts)은 샘플링 주파수(fs)의 역수이고, 여기서 (예를 들어, 선형 또는 각도) 포지션 또는 배향이 제공된다. fs 값은 20 kHz 내지 20 MHz, 50 kHz 내지 15 MHz, 또는 100 kHz 내지 10 MHz 범위의 값일 수 있고, 예를 들어, 약 1.0 MHz 또는 약 16.0 MHz와 같을 수 있다.

위상 검출기의 카운터는 샘플링 주파수(fs)보다 적어도 100배 빠른 클록 주파수(fc)에서 실행될 수 있다.

신호 결합기(예를 들어, 멀티플렉서 또는 스위치)는 샘플링 주파수(fs)보다 적어도 100배 빠른 클록 주파수에서 동작될 수 있다.

바람직하게는, 부분들의 시간 지속기간들(예를 들어, Δt11 내지 Δt44)은 타이밍 윈도우 지속기간의 90%보다 작거나, 타이밍 윈도우 지속기간의 80%보다 작거나, 타이밍 윈도우 지속기간의 70%보다 작다.

실시예에서, 신호 결합기는 각각의 각자 타이밍 윈도우에 센서 신호의 단지 일부분만을 포함하도록 구성된다.

이 실시예의 예는 도 12에 예시된다. 예를 들어, 제1 타이밍 윈도우(w1)는 지속기간(Δt11)을 갖는 제1 센서 신호(h1)의 일부를 갖고, 제2 시간 윈도우(w2)는 지속기간(Δt22)을 갖는 제2 센서 신호(h2)의 일부를 갖는 등이다.

바람직하게 부분들은 지터를 줄이기 위해 타이밍 윈도우들의 중심들 가까이에 배열된다(또한 "중심 정렬"로 알려짐).

이 실시예는, 어떠한 신호들도 타이밍 윈도우들에 추가될 필요가 없기 때문에, 구현들이 상대적으로 간단하다는 장점을 제공한다.

실시예에서, 센서의 개수는 짝수이고; 센서들은 가상 원에 등거리로 이격되고; 신호 결합기는 각각의 타이밍 윈도우에서 2개의 정반대의 센서들의 부분들을 더하거나 빼도록 구성된다.

이 실시예의 예는 도 13에 예시된다. 예를 들어, 센서 디바이스가 4개의 센서 요소들을 갖고, 센서(H1 및 H3)가 서로 정반대에 위치되고, 센서(H2 및 H4)가 서로 정반대에 위치한다고 가정하면, 본 실시예의 파형은 제1 타이밍 윈도우(w1)에는 제1 센서 신호(h1)의 일부(폭(Δt11)을 가짐)와 제3 센서 신호(h3)의 일부(폭(Δt13)을 가짐)가 생성되고, 제2 시간 윈도우(w2)에는 제2 센서 신호(h2)의 일부(폭(Δt22)를 가짐)와 제4 센서 신호(h4)의 일부(폭 Δt24를 가짐)가 추가되는 등이다.

다시, 바람직하게는 모든 부분들은 지터를 줄이기 위해 타이밍 윈도우들의 중심들 가까이에 배열된다.

이 실시예는 그렇게 결정된 포지션 또는 배향이 외부 교란 필드에 매우 둔감하다는 추가적인 장점을 제공한다.

실시예에서, 신호 결합기는 각각의 타이밍 윈도우에서, 2개의 정반대 센서들로부터 발생하는 센서 신호들의 2개 부분들만을 더하거나 빼도록 구성된다.

실시예에서, 신호 결합기는 각각의 타이밍 윈도우에서 적어도 2개 또는 적어도 3개 또는 적어도 4개의 센서 신호들의 부분을 더하거나 빼도록 구성된다.

예를 들어, 도 14에 예시된 바와 같이, 제1 타이밍 윈도우(w1)는 지속기간(Δt11)을 갖는 제1 센서 신호(h1)의 일부를 갖고, 제1 센서 신호(h1)의 일부에 지속기간(Δt13)을 갖는 제3 센서 신호(h3)의 일부, 지속기간(Δt12)을 갖는 제2 센서 신호(h2)의 일부, 및 지속기간(Δt14)을 갖는 제4 센서 신호(h4)의 일부가 추가될 수 있다(도 14에서는 보이지 않음).

다시, 바람직하게는 모든 부분들은 지터를 줄이기 위해 타이밍 윈도우들의 중심들 가까이에 배열된다.

실시예에서, 신호 결합기는 각각의 타이밍 윈도우에서 각각의 센서 신호의 부분을 더하거나 빼도록 구성되고, 각각의 부분은 미리 정의된 시간 지속기간을 갖는다.

이 실시예에서, 각각의 시간 윈도우에 추가된 부분들의 개수는 각각이 자신의 각자의 시간 지속기간 동안에 걸쳐 센서들의 개수와 동일하다. 파라미터들이 잘 선택되면, 이 실시예는 가장 낮은 포지션 또는 배향 에러를 생성하므로, 가장 높은 정확도를 제공할 것이다.

실시예에서, 적어도 2개 또는 적어도 3개의 부분들이 더해지거나 빼지는 시간 지속기간들은 서로 다른 값들을 갖는다.

예를 들어, 도 13의 예에서, 다음 진술들 중 적어도 하나가 참이다: Δt11<>Δt13; Δt22<>Δt24; Δt31<>Δt33; Δt42<>Δt44.

실시예에서, 자기 소스(101)는 회전 축을 중심으로 회전 가능한 영구 자석이고; 결정될 포지션은 각도 포지션(φ)이다.

바람직하게는 자기 소스는 2극 영구 자석, 예를 들어 2극 막대 자석, 2극 디스크 자석, 2극 링 자석이다.

실시예에서, 자기 소스는 하나의 극 쌍을 갖거나, 복수의 교번 극들을 갖는 세장형 구조이고; 센서 디바이스는 자석 구조에 대해 일정한 거리(또한 "에어갭"으로 알려짐)로 이동 가능하고; 결정될 포지션은 세장형 구조를 따른 선형 포지션(예를 들어, x)이다.

실시예에서, 실질적으로 균일한 자기장은 지구 자기장이거나, 적어도 하나의 코일에 의해 생성된 자기장이고; 결정될 배향은 기준 배향에 대해 각도(φ)이다.

이러한 센서 디바이스는 전자 나침반(E-compass)에 사용될 수 있다.

실시예에서, 일부 또는 모든 센서들은 기판에 수직인 방향으로 자기장(예를 들어, Bz)을 측정하도록 구성된다.

실시예에서, 일부 또는 모든 센서들은 기판에 평행한 방향으로 자기장(예를 들어, Bx,By,Br,Bt)을 측정하도록 구성된다.

실시예에서, 센서들의 제1 서브세트는 기판에 수직인 방향으로 자기장(예를 들어, Bz)을 측정하도록 구성되고, 센서들의 제2 서브세트는 기판에 평행한 방향(예를 들어, Bx,By,Br,Bt)으로 자기장을 측정하도록 구성된다.

실시예에서, 일부 또는 모든 센서들은 기판에 평행한 방사상 방향으로 자기장(예를 들어, Br)을 측정하도록 구성된다.

실시예에서, 일부 또는 모든 센서들은 기판에 평행한 원주 방향으로 자기장(예를 들어, Bt)을 측정하도록 구성된다.

기판에 평행한 자기장 성분은 Bx(X 방향), By(Y 방향), Br(방사상 방향으로 배향됨) 또는 Bt(원주 방향, 즉 가상 원에 접선 방향으로 배향됨)로 표시될 수 있다.

실시예에서, 일부 또는 모든 센서들은 수평 홀 요소들이다.

실시예에서, 일부 또는 모든 센서들은 원주 방향으로 배향된 최대 감도 축을 갖거나, 방사상 방향으로 배향된 최대 감도 축을 갖는 수직 홀 요소들이다.

실시예에서, 일부 또는 모든 센서들은 원주 방향으로 배향된 최대 감도 축을 갖거나, 방사상 방향으로 배향된 최대 감도 축을 갖는 자기 저항 요소들이다.

실시예에서, 센서들은 적어도 2개의 상이한 배향들에서 자기장을 측정하도록 구성된다.

센서는 예를 들어, 4개의 수직 홀 요소들을 가질 수 있고, 센서들 중 2개는 X 방향의 최대 감도 축으로 배향되고, 다른 2개의 센서들은 Y 방향의 최대 감도 축으로 배향되고, 여기서 X와 Y는 예를 들어 도 7에 예시된 바와 같이 기판에 평행한 직교 축들이다.

다른 예로서, 센서 디바이스는 단지 2개의 센서들, 즉 Bx를 측정하기 위한 하나의 수직 홀 요소와 By를 측정하기 위한 하나의 수직 홀 요소만을 가질 수 있다. (예를 들어, 도 7의 변형은 V1 및 V2만을 가짐).

실시예에서, 센서 요소들은 가상 원 위에 위치된다.

실시예에서, 센서 요소들은 가상 원 위에 위치되고, 등거리로 이격된다.

제2 양태에 따르면, 본 발명은 또한 제1 양태에 따른 센서 디바이스와, 상기 자기 소스를 포함하는 포지션 센서 시스템을 제공한다.

실시예에서, 미리 정의된 지속기간들(예를 들어, Δt11 내지 Δt44)은 센서 디바이스와 자기 소스를 포함하는 테스트 설정을 사용하여 수행되는 교정 절차 동안 결정된다.

이러한 교정 값들은 일반적으로 센서들의 감도 불일치와 관련된 에러들을 줄일 뿐만 아니라, 자기 소스의 비이상성들을 정정한다.

본 발명은 독립항에 의해 정의된다. 종속항은 유리한 실시예들을 정의한다.

본 발명의 이들 및 다른 특징들 및 장점들은 도면을 참조하여 아래에서 설명될 본 발명의 비제한적 실시예들의 다음의 설명으로부터 명백해질 것이다.

도 1은 영구 자석과 센서 디바이스를 포함하는 각도 포지션 센서 시스템의 개략도이다. 자석은 회전 축을 중심으로 회전 가능하다. 센서 디바이스는 "축 상"에 배열된다.
도 2는 영구 자석과 센서 디바이스를 포함하는 각도 포지션 센서 시스템의 개략도이다. 자석은 회전 축을 중심으로 회전 가능하다. 센서 디바이스는 "축을 벗어나", 예를 들어 자석 옆이나 자석 아래에 배열된다.
도 3은 본 발명의 실시예들에서 사용될 수 있는 바와 같이, 90°의 배수들만큼 이격된 가상 원 상에 배열된 4개의 수평 홀 요소들을 갖는 기판을 도시한다.
도 4는 본 발명의 실시예들에서 사용될 수 있는 바와 같이, 60°의 배수들만큼 이격된 가상 원 상에 배열된 6개의 수평 홀 요소들을 갖는 기판을 도시한다.
도 5는 본 발명의 실시예들에서 사용될 수 있는 바와 같이, 가상 원에 배열되고, 90°의 배수들만큼 이격되고, 최대 감도 축이 방사상 방향으로 배향된 4개의 수직 홀 요소들을 갖는 기판을 도시한다.
도 6은 본 발명의 실시예들에서 사용될 수 있는 바와 같이, 가상 원에 배열되고, 60°의 배수들만큼 이격되고, 최대 감도 축이 방사상 방향으로 배향된 6개의 수직 홀 요소들을 갖는 기판을 도시한다.
도 7은 본 발명의 실시예들에서 사용될 수 있는 바와 같이, 가상 원에 배열되고, 90°의 배수들만큼 이격되고, 최대 감도 축이 원주 방향으로 배향된 4개의 수직 홀 요소들을 갖는 기판을 도시한다.
도 8은 본 발명의 실시예들에서 사용될 수 있는 바와 같이, 가상 원 위에 배열되고, 60°의 배수들만큼 이격되고, 최대 감도 축이 원주 방향으로 배향된 6개의 수직 홀 요소들을 갖는 기판을 도시한다.
도 9 내지 도 11은 본 발명의 실시예들에 따른 센서 디바이스들의 상위 레벨 블록도들을 도시한다.
도 12 내지 도 14는 본 발명의 실시예들에 따른 센서 디바이스의 보다 상세한 개략 블록도들을 도시한다.
도면들은 개략적일 뿐이고 제한적이지 않다. 도면들에서, 일부 요소들의 크기는 예시를 위해 과장되고 실척으로 도시되지 않을 수 있다.
다양한 도면들에서, 자신의 기능과 관련된 등가 요소들은 일반적으로 동일한 참조 번호/부호 방식(100)으로 제공되므로, 이러한 요소들은 일반적으로 한 번만 설명된다.

본 발명은 특정 실시예들 및 소정 도면들을 참조하여 설명될 것이지만, 본 발명은 이에 제한되지 않고 청구범위에 의해서만 제한된다.

아래 설명에 나열된 개별 특징들이 기술적으로 의미 있는 방식으로 서로 결합될 수 있고(또한 장치 및 방법과 같은 다른 범주에 걸쳐) 본 발명의 추가 실시예들을 도시할 수 있다는 것이 유의되어야 한다. 본 발명의 설명은 특히 도면과 관련하여 추가로 특징지어지고 구체화된다.

추가로, "및/또는" 또는 "중 적어도 하나" 또는 "중 하나 이상"이라는 표현이, 제1 특징과 제2 특징을 결합하기 위해 본원에 사용된 경우, 제1 특징만을 포함하는 본 발명의 제1 실시예, 제2 특징만을 포함하는 본 발명의 제2 실시예, 및 제1 특징과 제2 특징 둘 모두를 포함하는 본 발명의 제3 실시예를 개시하는 것으로 해석되어야 하는 것이 이해되어야 한다. 2개 초과의 특징들이 나열된 경우, 이들의 임의의 조합들은 또한 본 발명에 따라 개시된 실시예들로 해석되어야 한다.

또한 추가로, "대략", "본질적으로" 또는 "실질적으로"라는 용어는 통상의 기술자가 정상이라고 간주하는 허용 범위를 나타낸다. 특히, "대략" 또는 "본질적으로" 또는 "실질적으로"라는 용어는 최대 +/-20%, 바람직하게는 최대 +/-10%까지 언급된 양의 허용 범위로 이해되어야 한다.

본 문서에서, "센서" 또는 "자기 센서"라는 용어는 자기량을 측정할 수 있는 구성요소 또는 구성요소들의 그룹 또는 서브회로 또는 구조, 예를 들어 이를테면 자기 저항 요소, GMR 요소, XMR 요소, 수평 홀 플레이트, 수직 홀 플레이트, 적어도 하나의 자기 저항 요소를 포함하는 휘트스톤 브리지(Wheatstone-bridge), 또는 유도 변환기(예를 들어, 유도 자기 센서의 수신 코일들) 등을 지칭할 수 있다.

본 발명의 실시예들은 일반적으로 센서 디바이스에 고정되고, 3개의 축들(X, Y, Z)을 갖는 직교 좌표계를 사용하여 설명되고, 여기서 X 및 Y 축은 기판(예를 들어, 반도체 기판)에 평행하고, Z축은 기판에 수직이다.

본 문서에서, 수평 홀 플레이트들은 일반적으로 H1, H2 등으로 표시되고, 이러한 수평 홀 플레이트들에서 획득된 신호들은 일반적으로 h1, h2 등으로 표시되고, 수직 홀 플레이트들은 일반적으로 V1, V2 등으로 표시되고, 이러한 수직 홀 플레이트들의 신호들은 일반적으로 v1, v2 등으로 표시된다.

본 발명은 자기 포지션 센서 시스템들, 특히 자기 소스와 자기 포지션 센서 디바이스를 포함하는 선형 또는 각도 포지션 센서 시스템들에 관한 것이다. 자기 소스는 예를 들어 2극 디스크 자석, 2극 링 자석, 2극 막대 자석, 또는 복수의 교번 극들을 포함하는 세장형 또는 원형 자석 구조일 수 있다. 본 발명은 또한 이러한 자기 포지션 센서 디바이스 자체에 관한 것이다. 그러나, 본 발명이 또한 적어도 4개의 극들, 또는 적어도 6개의 극들 등을 갖는 자석과 함께 작동할 것이라는 것이 유의된다.

도면들을 참조하면, 도 1 및 도 2는 본 발명에 의해 제안된 기법들이 적용될 수 있는 각도 포지션 센서 시스템들의 몇 가지 예시적인 예들을 도시하지만, 본 발명은 이에 제한되지 않고, 추가로 설명되는 기법들은 예를 들어 또한 선형 포지션 센서 시스템들에 적용할 수 있다(명시적으로 도시되지 않음).

이러한 선형 포지션 센서 시스템은 예를 들어 2극 막대 자석, 또는 적어도 4개의 교번 극들을 포함하는 세장형 자석 구조를 포함할 수 있다. 본 발명은 또한 전자 나침반(eCompass)에 사용될 수 있는 실질적으로 균일한 자기장(예를 들어 지구 자기장), 또는 적어도 하나의 코일에 의해 생성된 자기장의 배향을 결정하도록 구성된 자기 센서 디바이스에 관한 것이다.

도 1은 자석(101)과 센서 디바이스(102)를 포함하는 각도 포지션 센서 시스템(100)의 개략도이다. 자석(101)은 회전 축을 중심으로 회전 가능하다. 센서 디바이스(102)는 "축 상"에 배열된다.

도 2는 센서 디바이스가 "축을 벗어나" 배열된 2개의 각도 포지션 센서 시스템들을 단일 도면으로 도시하는 개략도이다. 제1 각도 포지션 센서 시스템은 자석(201)과 자석 아래에 배열된 센서 디바이스(202a)를 포함한다. 제2 각도 포지션 센서 시스템은 자석(201)과 자석 옆(때때로 또한 "적도" 또는 "위성 포지션"으로 지칭됨)에 배열된 센서 디바이스(202b)를 포함한다.

도 3 내지 도 8은 본 발명의 실시예들에서 사용될 수 있는 센서 배열들의 몇 가지 예시적인 예들을 도시하지만, 본 발명은 이에 제한되지 않고 또한 다른 센서 배열들을 사용할 수 있다.

도 3은 90°의 배수들만큼 이격된 가상 원 상에 배열된 4개의 수평 홀 요소들(H1 내지 H4)을 갖는 기판을 도시한다. 기판은 명시적으로 도시되지 않는다. 수평 홀 요소들은 상기 기판에 통합되거나 장착될 수 있다. 본 발명의 바람직한 실시예들에서, 기판은 실리콘 기판이고, 센서들은 그 안에 내장된다. 이는 또한 도 4 내지 도 8에 적용된다.

도 4는 60°의 배수들만큼 이격된 가상 원 상에 배열된 6개의 수평 홀 요소들(H1 내지 H6)을 갖는 기판을 도시한다.

명시적으로 도시되지는 않았지만, 가상 원에 배열되고, 45°의 배수들만큼 이격된 8개의 수평 홀 요소들을 갖는 기판을 사용하는 것도 가능하지만, 8개 초과의 수평 홀 요소들, 예를 들어 36°의 배수들만큼 이격된 10개의 홀 요소들 또는 30°의 배수들만큼 이격된 12개의 홀 요소들을 갖는 기판들도 가능하다.

도 5는 가상 원 상에 배열되고, 90°의 배수들만큼 이격되고, 최대 감도 축이 방사상 방향으로 배향된 4개의 수직 홀 요소들(V1 내지 V4)을 갖는 기판을 도시한다.

도 6은 가상 원 상에 배열되고, 60°의 배수들만큼 이격되고, 최대 감도 축이 방사상 방향으로 배향된 6개의 수직 홀 요소들(V1 내지 V6)을 갖는 기판을 도시한다.

명시적으로 도시되지는 않았지만, 가상 원에 배열되고, 45°의 배수들만큼 이격되고, 최대 감도 축이 방사상 방향으로 배향된 8개의 수평 홀 요소들을 갖는 기판을 사용하는 것도 가능하지만, 8개 초과의 수평 홀 요소들, 예를 들어 36°의 배수들만큼 이격된 10개의 홀 요소들 또는 30°의 배수들만큼 이격된 12개의 홀 요소들을 갖는 기판들도 가능하다.

도 7은 가상 원 상에 배열되고, 90°의 배수들만큼 이격되고, 최대 감도 축이 원주 방향, 즉 가상 원에 접선으로 배향된 4개의 수직 홀 요소들(V1 내지 V4)을 갖는 기판을 도시한다.

도 8은 가상 원 상에 배열되고, 60°의 배수들만큼 이격되고, 최대 감도 축이 원주 방향으로 배향된 6개의 수직 홀 요소들(V1 내지 V6)을 갖는 기판을 도시한다.

명시적으로 도시되지는 않았지만, 가상 원에 배열되고, 45°의 배수들로 이격되고, 최대 감도 축이 원주 방향으로 배향된 8개의 수평 홀 요소들을 갖는 기판을 사용하는 것도 가능하지만, 8개 초과의 수평 홀 요소들, 예를 들어 36°의 배수들로 이격된 10개의 홀 요소들 또는 30°의 배수들로 이격된 12개의 홀 요소들을 갖는 기판들도 가능하다.

도 3 내지 도 8에 도시된 예들에서, 센서들은 가상의 원 상에 배열되고 등거리로 이격되고, 이것은 바람직하지만, 본 발명이 작동하는 데 반드시 필요한 것은 아니다. 실제로, 본 발명은 또한 센서들이 등거리로 이격되어 있지 않은 경우에도 작동할 것이다. 실제로, 센서는 하나의 원 상에 배열될 필요가 없고, 본 발명은 또한 센서들이 2개의 가상 원들 상에 배열되거나, 정규 격자의 교차점들에 배열되거나, 의사 무작위로 배치되는 경우에도 작동할 것이다.

도 3 내지 도 8에 도시된 예들에서, 센서들은 수평 홀 요소들 또는 수직 홀 요소들이지만, 본 발명은 이에 제한되지 않고, 또한 다른 센서 기술들, 예를 들어 xMR, TMR, AMR, GMR 또는 유도 센서들과 같은 자기 저항 요소들과 함께 작동할 수 있다.

본 발명의 원리들이 예를 들어 2개의 홀 요소들(H1 및 H2)만을 포함하는 도 3의 변형, 또는 최대 감도 축이 방사상 방향으로 배향되는 2개의 수직 홀 요소들(V1 및 V2)만을 포함하는 도 5의 변형, 또는 최대 감도 축이 원주 방향으로 배향된 2개의 수직 홀 요소들(V1 및 V2)만을 포함하는 도 7의 변형에서 2개의 센서들을 포함하는 센서 배열과 함께 또한 작동할 것임이 유의된다.

그러나, 추가로 이해될 바와 같이, 2개 초과의 센서들, 예를 들어 4개의 센서들, 5개의 센서들, 6개의 센서들, 7개의 센서들, 또는 8개의 센서들을 사용하는 것이 유리한 데, 그 이유는 본 발명의 실시예들에서 사용되는 기법들은 중복성을 이용하여 정확도를 높일 수 있고, 또한 에러 검출에 사용될 수 있기 때문이다.

본 발명은 추가로 설명을 간단하게 유지하기 위해 도 3의 센서 배열을 사용하여 설명될 것이지만, 위에서 이미 언급된 바와 같이, 본 발명은 이에 제한되지 않는다. 본 발명은 그 전체가 본원에 참조로 포함된 특허 문서 US8963540(B2)에 설명된 디바이스들 및 시스템들의 대안 또는 개선으로서 고려될 수 있다. 이 문서를 읽으면 본 발명을 더 잘 이해하고 인식하는 데 도움이 될 수 있다.

도 9는 본 발명에 의해 제안된 센서 디바이스(902)의 상위 레벨 블록도를 도시한다. 센서 디바이스(902)는 센서 배열(905), "바이어싱 및 판독 회로"(910), 및 신호 프로세싱 회로(920)를 포함한다.

위에서 이미 언급된 바와 같이, 여러 센서 배열들, 예를 들어 도 3 내지 도 8에 도시된 예들 중 임의의 예들이 사용될 수 있지만, 상이한 방향들로 배향된 적어도 2개의 센서들을 포함하는 다른 센서 배열들이 또한 사용될 수 있다.

"바이어싱 및 판독" 회로들은 기술 분야에 잘 알려져 있지만, 본 발명의 주요 초점은 아니므로, 여기서는 더 상세히 설명될 필요가 없다. 홀 요소들과 하나 이상의 자기 저항 요소들로 구성된 휘트스톤 브리지가 2개의 "여기 노드들"과 2개의 "출력 노드들"을 갖는 전기 디바이스들이라 하는 것은 충분하다. 이들은 알려진 전압 또는 알려진 전류를 "여기 노드들"에 인가하여 바이어싱될 수 있고, 센서 신호는 "출력 노드들"에 대한 차동 전압 신호로서 획득될 수 있다. 바이어싱 및 판독 회로(910)는 일반적으로 센서 신호들을 증폭하기 위한 증폭기(명시적으로 도시되지 않음)를 또한 포함할 것이다. 설명의 편의를 위해, 증폭기의 출력이 "단일 종단" 전압 신호(즉, 접지 기준)로 가정될 것이다.

"신호 프로세싱 회로"(920)는 종래 기술에 비해 본 발명의 주요 기여이고, 추가로 더 상세히 설명될 것이다. 중요하게도, 센서 디바이스(902)의 신호 프로세싱 대부분은 시간 연속 신호들을 사용하여 아날로그 도메인에서 수행된다. 이는 빠른 디지털 신호 프로세서(DSP) 없이, 프로세싱 속도가 매우 빠를 수 있고, 아날로그-디지털 변환기(DAC)가 반드시 필요하지 않고, 양자화 에러들을 피할 수 있다는 장점을 제공한다.

도 9는 일반적인 블록도이다. 도 10은 도 9의 특별한 경우를 도시하고, 여기서 신호 프로세싱 회로(1020)는 멀티플렉서(예를 들어 아날로그 N-대-1 멀티플렉서), 대역 통과 필터 및 위상 검출기를 포함한다. 보다 상세한 예는 도 12에서 논의될 것이다.

도 11은 도 9의 다른 특별한 경우를 도시하고, 여기서 신호 프로세싱 회로(1120)는 복수의 스위치들, 신호 결합기(예를 들어, 신호들을 더하거나 빼기 위함), 대역 통과 필터 및 위상 검출기를 포함한다. 보다 상세한 예들은 도 13 및 도 14에서 논의될 것이다.

도 12는 본 발명에 의해 제안되는 센서 디바이스의 개략적인 블록도를 도시한다. 센서 디바이스(1202)는 "센서 배열"(1205), "바이어싱 및 판독 회로"(명시적으로 도시되지 않음) 및 신호 프로세싱 회로(1220)를 포함한다.

도 12에 도시된 예에서, 센서 배열(1205)은 도 3에 예시된 바와 같이 구성된 4개의 수평 홀 센서들(H1 내지 H4)을 포함한다. 이상적으로, 4개의 센서들(H1 내지 H4)이 가상 원 상에 배열되고 정확히 동일한 레이아웃을 가지며, 90°의 배수들만큼 이격되는 경우, 및 2극 자석 근처에 배치되는 경우(예를 들어, 도 1 또는 도 2에 예시된 바와 같이), 4개의 신호들은 서로에 대해 90° 위상 편이된 정현파 신호들로 설명될 수 있다.

그러나, 실제로, 4개의 센서들(H1 내지 H4)은 일반적으로 감도 불일치(또는 이득 불일치)를 갖고, 즉 4개의 신호들의 진폭들은 동일하지 않고, 선택적으로 또한 오프셋을 갖고, 즉, 센서 요소의 출력은 자기장이 없더라도 0이 아니다. 이러한 결함들은 디바이스의 교정 테스트, 예를 들어 알려진 자기장이 인가되는 테스트 환경에서 동안 측정될 수 있다. 이러한 측정 결과는 예를 들어 다음 표에 나열된 값들을 산출할 수 있다:

	H1	H2	H3	H4
오프셋(V)	-0.017	0.044	-0.100	-0.040
이득	1.034	1.000	1.059	1.159

표 1: 이득 및 오프셋 불일치의 예

종래 기술에서, 이득 및 오프셋 불일치들은 일반적으로 레이저 트리밍에 의해 "처리"되지만, 이는 본 발명에서 반드시 필요한 것은 아니다. 따라서, 센서들로부터 획득된 신호들(h1, h2, h3, h4)은 약간 다른 이득들, 및/또는 0이 아닌 오프셋들을 가질 수 있다.

신호 프로세싱 회로(1220)는 센서 신호들(h1, h2, h3, h4)의 부분들을 단일 결합 파형으로 결합하도록 구성된 신호 결합기 역할을 하는 멀티플렉서(MUX)(예를 들어, 4:1 아날로그 멀티플렉서)를 포함한다.

보다 구체적으로, 멀티플렉서(MUX)는, 등거리로 이격되어, 예에서 각각의 윈도우가 약 1 μs의 지속기간을 갖는 경우, 각각 Ts/4의 지속기간을 갖는 다수의 타이밍 윈도우들(w1, w2, w3, w4)로 파티셔닝되는 미리 정의된 지속기간(Ts)(예를 들어, 약 4 μs의 값을 가짐)을 갖는 타이밍 방식에 따라 파형을 생성하도록 구성된다.

미리 정의된 지속기간(Ts)의 다른 값들, 예를 들어, 1/fs가 또한 사용될 수 있고, 여기서 fs=20 kHz, fs=40 kHz, fs=80 kHz, fs=200 kHz, fs=400 kHz, 또는 fs =800 kHz이다.

멀티플렉서(MUX)는 제1 시간 윈도우(w1)에서 제1 미리 정의된 시간 지속기간(Δt11) 동안 제1 센서 신호(h1)의 일부를 포함하고, 제2 시간 윈도우(w2)에서 제2 미리 정의된 시간 지속기간(Δt22) 동안 제2 센서 신호(h2)의 일부를 포함하고, 제3 시간 윈도우(w3)에서 제3 미리 정의된 시간 지속기간(Δt33) 동안 제3 센서 신호(h3)의 일부를 포함하고, 제4 시간 윈도우(w4)에서 제4 미리 정의된 시간 지속기간(Δt44) 동안 제4 센서 신호(h4)의 일부를 포함하도록 구성된다. 바람직하게는, 부분들은 지터를 줄이거나 방지하기 위해 각자의 시간 윈도우들(w1 내지 w4)에서 중심에 정렬된다.

프로세싱 회로(1220)는 멀티플렉서(MUX)에 의해 생성된 파형의 기본 고조파를 주로 통과시키고, 더 높은 고조파들을 제거하도록 구성된 대역 통과 필터(BPF)를 더 포함한다. 대역 통과 필터들은 기술 분야에 잘 알려져 있으므로, 여기서는 더 상세히 설명될 필요가 없다.

대역통과 필터의 출력은 신호의 위상(φ)을 검출하도록 구성된 위상 검출기에 제공된다. 위상 검출기는 US8963540(B2)에 설명된 것과 동일할 수 있지만, 이에 제한되지 않고 다른 적합한 위상 검출기들은 또한 사용될 수 있다. 위상 검출은 대역통과 필터링된 신호의 제로 교차 검출에 기반할 수 있다. 제로 교차 순간은 카운터를 사용하여 측정될 수 있다.

본 발명의 도 12의 회로와 US8963540(B2)에 설명된 회로 사이의 주요 차이는, 제1 시간 윈도우(w1)를 제1 센서 신호(h1)로 완전히 채우는 대신, 그리고 제2 시간 윈도우(w2)를 제2 센서 신호(h2)로 완전히 채우는 대신 등등에서, 본 발명에서, 시간 윈도우들(w1 내지 w4)이 센서 신호들로 부분적으로만 채워진다는 것이다. 보다 구체적으로, 제1 시간 윈도우(w1)에서, h1의 일부만이 미리 정의된 시간 기간(Δt11) 동안 사용되고, 제2 시간 윈도우(w)에서, h2의 일부만이 제2 미리 정의된 시간 기간(Δt22) 동안 사용되는 등등이 있다. 일반적으로 Δt11, Δt22, Δt33 및 Δt44 값들은 4개의 상이한 값들이지만, 일부 값들은 우연히 동일할 수 있다. 시간 기간들(Δt11, Δt22, Δt33, Δt44)의 값들은 바람직하게, 전체 정확도를 최대화하거나, 전체 에러를 최소화하는 것을 목표로 교정 절차 동안 결정된다.

여기에서 상세히 설명하지 않고, 미리 정의된 시간 지속기간들(Δt11, Δt22, Δt33, Δt44)의 값들이, 위에서 언급된 이득 불일치들 및 제로가 아닌 오프셋들에도 불구하고, 결과 위상 또는 각도(φ)가 우수한 정확도를 갖도록 선택된다고 간단히 말할 수 있다.

경험상(또한 교정 절차 동안 초기 값들의 세트로서), 시간 기간들(Δt11, Δt22, Δt33, Δt44)은 센서들(H1 내지 H4)의 각자의 이득들에 반비례하여 선택될 수 있다. 추가로 설명될 바와 같이, 교정 절차 동안, 더 적합한 시간 기간들이 발견될 수 있다. 실제로, "최상의 값들"은 또한, 예를 들어 재료 결함들, 장착 오프셋, 틸트 등 같은 자기 소스의 일부 비이상성들을 보상할 수 있다.

실제로, 값들(Δt11, Δt22, Δt33, Δt44) 중 적어도 2개는 서로 상이하지만, 더 자주 이러한 모든 값들은 서로 상이하다. 시간 지속기간의 절대 값이 중요한 것이 아니라, 상대적 시간 지속기간들이 중요하다는 것이 유의된다. 실시예에서, Δt11, Δt22, Δt33, Δt44의 절대 값들은 시간 윈도우들(w1 내지 w4)의 지속기간의 약 30% 내지 70%의 값이 되도록 선택될 수 있다.

프로세싱 회로(1220)는 일반적으로 (외부) 수정 발진기에 연결되는 클록 회로를 더 포함할 수 있다.

프로세싱 회로(1220)는 미리 정의된 지속기간들(Δt11, Δt22, Δt33, Δt44)을 갖는 타이밍 방식에 따라 멀티플렉서를 동작시키기 위한 제어 신호를 생성하기 위한 제어 로직을 더 포함할 수 있다.

미리 정의된 타이밍 지속기간들(Δt11, Δt22, Δt33, Δt44)은 교정 절차 동안 센서 디바이스의 비휘발성 메모리(예를 들어, 플래시)에 저장될 수 있고, 예를 들어 제어 로직 블록에 의해 센서 디바이스의 실제 사용 동안 비휘발성 메모리에서 검색될 수 있지만, 다른 해결책들도 가능하다. 예를 들어, 미리 정의된 타이밍 지속기간들이 하드코딩된 프로그래밍 가능한 하드웨어를 사용하여 프로세싱 회로를 구현하는 것도 또한 가능할 수 있다.

예시적인 결합 파형(1231)을 도시하는 그래프가 0°에 가까운 각도에 배치된 자기 소스에 대한 현실적인 예라는 것이 유의되는 데, 그 이유는 h1의 진폭이 "+1"에 가깝고, h2의 진폭이 “0”에 가깝고, h3의 진폭이 "-1"에 가깝고, h4의 진폭이 "0"에 가깝기 때문이다(상대적으로). 자기 소스가 90° 각도로 배치되거나 배향되면, h1의 진폭은 "0"에 가깝고, h2의 진폭이 "+1"에 가깝고, h3의 진폭이 "0"에 가깝고, h4의 진폭이 "-1"에 가까울 것인 식이다. 이러한 다른 그래프들은 본 출원에 포함되지 않는다.

완전성을 위해, 도 12에 도시된 대역통과 필터링된 신호(1232)를 갖는 그래프가 결합된 파형(1231)을 도시하는 그래프와 실제로 대응하지 않고, 실제로 대략 좌측으로 약 200° 편이되어야 하는 것이 유의되지만, 독자는 도 12에 도시된 대역통과 필터링된 신호의 그래프가 제로 크로싱을 결정하는 방법을 예시하는 것을 인식할 것이다.

위에서 언급된 바와 같이, 위상(φ)은 증분 카운터를 사용하여 측정될 수 있다. 측정될 각도 또는 위상(φ)을 나타내는 카운터 값은 예를 들어 센서 디바이스의 출력 포트에 대한 디지털 값, 직렬 값 또는 아날로그 값으로 출력될 수 있다.

센서 배열(1205)이 예를 들어 5개의 센서들(H1 내지 H5)을 포함하는 센서 디바이스(1202)(도시되지 않음)의 변형에서, 샘플 기간(Ts)은 각각 Ts/5의 지속기간을 갖는 5개의 시간 윈도우들(w1 내지 w5)로 분할될 것이고, 이 5개의 시간 윈도우들(w1 내지 w5) 각각은 보다 구체적으로 각자의 시간 기간(Δt11 내지 Δt55)에 걸쳐 센서 신호들(h1 내지 h5) 중 하나로 부분적으로 채워질 수 있고, 그 값들은 교정 절차 동안 결정될 수 있다.

도 13은 도 12의 센서 디바이스(1202)의 변형으로 볼 수 있는 센서 디바이스(1302)의 개략적인 블록도를 도시하고, 주요 차이점은 도 12의 멀티플렉서(MUX)가 복수의 스위치들 및 각각의 타이밍 윈도우(w1, w2, w3, w4)에서 센서 신호들의 두 부분들을 더하거나 빼도록 구성된 신호 결합기(∑)로 대체된다는 것이다. 진폭이 실질적으로 동일하지만 부호가 반대인 두 신호들을 빼는 것이 신호 진폭을 거의 두 배로 만드는 것이 유의된다.

보다 구체적으로, 도 13에 도시된 예에서:

- 제1 센서 신호(h1)의 부분(Δt11)과 제3 센서 신호의 부분(Δt13)은 제1 시간 윈도우(w1)에서 더해지거나 빼지고,

- 제2 센서 신호(h2)의 부분(Δt22)과 제4 센서 신호(h4)의 부분(Δt24)은 제2 시간 윈도우(w2)에서 더해지거나 빼지고, (이는 도시된 예에서, h2와 h4의 진폭이 0에 가깝기 때문에 도 13에서 매우 잘 보이지 않음);

- 제1 센서 신호(h1)의 부분(Δt31)과 제3 센서 신호(h3)의 부분(Δt13)은 제3 시간 윈도우(w3)에서 더해지거나 빼지고,

- 제4 센서 신호(h4)의 부분(Δt42)과 제4 센서 신호의 부분(Δt44)은 제4 시간 윈도우(w4)에서 더해지거나 빼진다. (다시, 이는 도시된 예에서, h2와 h4의 진폭이 0에 가깝기 때문에 도 13에서는 잘 보이지 않음).

도 3에서 인식될 수 있는 바와 같이, 센서들(S1 및 S3)은 센서들(S2 및 S4)뿐만 아니라, 서로 정반대에 위치된다.

경험상(또한 교정 절차 동안 초기 값들의 세트로서), 시간 기간들(Δt11 및 Δt13)은 센서(H1)의 이득에 반비례하여 선택될 수 있고, 시간 기간들(Δt22 및 Δt24)은 센서(H2)의 이득에 반비례하여 선택될 수 있고, 시간 기간들(Δt31 및 Δt33)은 센서(H3)의 이득에 반비례하여 선택될 수 있고, 시간 기간들(Δt42 및 Δt44)은 센서(H4)의 이득에 반비례하여 선택될 수 있지만, 이 미리 정의된 값들의 세트는 추가 설명될 바와 같이 최상의 가능한 결과를 산출하지 못할 수 있다. 실제로, "최상의 값들"은 또한, 예를 들어 재료 결함들, 장착 오프셋, 틸트 등 같은 자기 소스의 일부 비이상성들을 보상할 수 있다.

도 13의 센서 디바이스(1302)에 의해 제공되는 포지션 또는 배향(φ)이 외부 교란 필드에 덜 민감한 것은 장점이다.

도 12의 센서 디바이스에 대해 위에서 설명된 다른 모든 것은 또한 필요한 부분을 약간 수정하여 본원에 적용 가능하다.

도 14는 도 13의 센서 디바이스(1302)의 변형으로 볼 수 있고, 이에 따라 도 12의 센서 디바이스(1202)의 추가 변형으로서 볼 수 있는 센서 디바이스(1402)의 개략적인 블록도를 도시한다.

도 14의 센서 디바이스(1402)와 도 13의 센서 디바이스(1302) 사이의 주요 차이점은 신호 결합기(∑)가 각각의 타이밍 윈도우(w1, w2, w3, w4)의 센서 신호들, 예를 들어 3개의 센서 신호들, 또는 4개의 센서 신호들의 2개 초과, 예를 들어 4개의 부분들을 더하거나 빼도록 구성된다는 것이다.

보다 구체적으로, 도 14에 도시된 예에서, 제1 시간 윈도우(w1)에서 더해지거나 빼지는 부분들: sum1=a11*h1 + a12*h2 + a13*h3 + a14*h4으로 쓰여질 수 있고, 여기서 a11, a12, a13, a14는 양의 계수 또는 음의 계수일 수 있고, 신호 결합기(∑)는 계수의 부호가 양수이면 신호 부분들을 더하고, 계수의 부호가 음이면 신호 부분들을 뺀다. h1의 부분은 계수(a11)의 절대값과 같거나 비례하는 시간 기간(Δt11)에 대한 시간 분율이다. 또는 수학적인 용어로 표현하면, Δt11=abs(a11)이다. 마찬가지로, Δt12=abs(a12), Δt13=abs(a13) 및 Δt14=abs(a14)이다.

마찬가지로, 제2 시간 윈도우(w2)에서 생성된 신호는: sum2=a21*h1 + a22*h2 + a23*h3 + a24*h4로 쓰여질 수 있고; 제3 시간 윈도우(w3)에서 생성된 신호는: sum3=a31*h1 + a32*h2 + a33*h3 + a34*h4로 쓰여질 수 있고; 제4 시간 윈도우(w4)에서 생성된 신호는: sum4=a41*h1 + a42*h2 + a43*h3 + a44*h4로 쓰여질 수 있다.

통상의 기술자는 계수들(a12, a14, a21, a23, a32, a34, a41 및 a43)의 값들이 0과 같을 것으로 예상하였지만, 본 발명자들은 계수들(a11 내지 a44)이 실제로 자기장의 선형 또는 각도 포지션 또는 배향을 계산하는 데 사용될 수 있을 뿐 아니라, 센서 배열 및/또는 자기 소스의 비이상성들에 관련된 정확도를 향상(또는 에러를 줄이는)시키는 데 사용될 수 있다는 것을 발견하였다. 신호들(h1 내지 h4)이 포지션 정보와 중복 정보(2개 초과의 센서들이 있기 때문에)를 포함한다는 것이 언급될 수 있지만, 기존 해결책들에서, 신호들에 존재하는 중복 정보를 추출하거나 사용하여 신호 정확도를 향상시킬 방법이 없다. 본 발명에 의해 제안되는 기법은 중복 정보를 사용하여 전체 에러를 줄이는 것을 허용한다. 이는 본 발명의 중요한 장점이다. 일반적으로, 센서들의 개수가 많을수록, 전체 정확도를 향상시키기 위해 더 많은 계수들이 사용될 수 있다는 것이 인식될 것이다.

도 13의 실시예에 대해 위에서 설명된 다른 모든 것은 또한 필요한 부분만 약간 수정하여 본원에 적용 가능하다.

교정 절차:

도 14의 계수들(a11 내지 a44), 및/또는 도 12의 시간 지속기간들(Δt11, Δt22, Δt33, Δt44) 및/또는 도 13의 시간 지속기간들(Δt11, Δt13, Δt22, Δt44, Δt31, Δt33, Δt42, Δt44)에 대한 최적 값들을 발견하는 것이 본 발명의 작동 원리들을 이해하는 데 필수적인 것이 아니지만, 다음 섹션은 최적 또는 차선의 값들을 찾는 가능한 방식을 제공한다.

타이밍 방식으로 도 12 내지 도 14의 하드웨어를 고려하면, 시간 지속기간이나 계수들을 찾는 작업은 다차원 공간에서 "전역 최적" 또는 "국소 최적"을 찾기 위한 최적화 절차로 간주될 수 있다. 이미 언급된 바와 같이, 아마도 하나의 "전체적으로 가장 좋은 해결책"이 있을 수 있지만, 아마도 다수의 차선의 해결책들이 있을 수 있고, 이는 본 발명에 의해 제안되는 센서 디바이스 또는 센서 시스템에 사용될 때, 가능한 가장 낮은 에러를 초래하지 않을 수 있지만, 전체 윈도우(w1)가 신호(h1)로 채워지고, 전체 윈도우(t2)가 신호(h2)로 채워지는 식(트리밍 없음)의 해결책에 비해 적어도 2.0배의 에러 감소를 달성할 수 있다. 본 발명이 최상의 계수 세트 또는 시간 기간들을 사용하는 단일 최상의 해결책을 목표로 할 뿐만 아니라, 적어도 2.0배의 감소를 제공하는 한, 차선의 해결책들에 관한 것임이 명시적으로 지적된다.

도 12를 다시 살펴보면(4개의 센서들을 가짐), 최적화할 계수가 4개만 있거나, 일반적으로 센서 배열이 N개의 센서들을 갖는 경우, 최적화할 계수가 N개 있음이 인식될 수 있다. 도 13에서, 최적화될 계수가 2*N개 있고, 도 14에서, 최적화될 계수가 최대 N*N개 있다.

이러한 예들에서, 최적화할 계수 또는 기간 기간들의 개수가 센서들의 개수(N)에 따르고, 하드웨어가 단일 시간 윈도우에서 더해지거나 뺄 수 있는 신호들의 개수에 따르는 것이 명확하다. 후자는 하드웨어 구현, 예를 들어 결합기 회로(∑)에 얼마나 많은 덧셈기들이나 뺄셈기들이 있는지에 따를 수 있다. 이것은 설계자의 선택이다.

틸트, 장착 오프셋 등과 같은 자기 소스의 결함들이나 비이상성들을 다루기 위해, 교정 절차는 자기 소스 및 최종 제품으로 함께 사용될 센서 디바이스를 포함하는 배열에서 수행되어야 한다. 실제로, 최적의 값들은 일반적으로 개별 센서와 자석마다 다르다.

센서 배열이 선택되고(예를 들어, 도 3에 도시된 4개의 수평 홀 요소들을 가짐), 최적화될 계수들의 개수가 선택되면(N 내지 N*N 범위의 값), 다음 알고리즘은 각도 포지션 센서 시스템의 "로컬 최소값"을 찾는 데 사용될 수 있다:

a) 자기 소스와 센서 디바이스(예를 들어, 도 12, 도 13 또는 도 14의 센서 디바이스)로 구성된 하드웨어 설정을 제공하고, 자기 소스를 정확한 기준 각도 센서 디바이스(예를 들어, 동일한 샤프트에 장착된 광학 인코더를 사용하여)에 연결하고, 이는 자기 소스의 실제 기계적 포지션을 결정하는 데 사용될 수 있고;

b) 초기 계수 값들의 세트를 선택하고;

c) 이 계수 값들의 세트를 적용하고, 예를 들어 360°의 전체 스트로크에 걸쳐, 예시적인 5° 스텝들의 단위로 자기 소스를 다양한 포지션들에 배치하고; 각각의 스텝에서, 센서 디바이스에 의해 제공되는 각도 포지션(φ)을 결정하고, 실제(기계적) 포지션과 센서 디바이스에 의해 제공되는 포지션 간의 차이(즉, 에러)를 계산하고, 가장 큰 에러 또는 최악의 에러를 이 계수 값들의 세트에 대한 "에러"로 저장하고;

d) 계수들 중 하나를 수정하고(예를 들어, 증가 또는 감소하여), 수정된 계수들의 세트에 대해 단계 c)를 반복하고, 이 수정된 계수들의 세트에 대해 "최악의 경우 에러"를 저장하고;

e) 초기 계수들의 세트부터 시작하여 각각의 계수들에 대해 단계 d)를 반복하고, 어떤 수정이 가장 좋은 개선을 제공하는지 결정하고; 이어서 계수들의 새로운 "초기 세트"로서 최상의 개선을 제공하는 이 수정된 계수를 사용하여 초기 계수들의 세트를 고려하고;

f) c) 내지 e) 단계를 미리 정의된 횟수(예를 들어, 최대 100회, 또는 최대 250회)로 반복하거나, 결과 에러가 미리 정의된 임계치보다 작아질 때까지(예를 들어, 5°보다 작거나, 4°보다 작거나, 3°보다 작거나, 2°보다 작음) 반복한다.

즉, 이 알고리즘은 초기 계수들의 값들의 세트에서 시작하여, 당시에 하나의 계수, 즉 (소정 값, 예를 들어, ± 0.05로 증가 또는 감소될 때) 가장 높은 개선을 제공하는 계수들을 수정하여 계수들 세트를 단계적으로 개선한다. 이러한 점진적인 개선 접근법이 항상 "전역 최적"을 찾는 것이 아니라, 일반적으로 계수 공간에서 "로컬 최적"을 찾는다는 것이 지적된다.

이 알고리즘의 다양한 변형들이 가능하다. 예를 들어, 자기 소스를 예를 들어 60°의 스텝들로 이동시키고 ± 0.05의 스텝들로 계수를 수정함으로써 먼저 개략적인 방식으로 위에서 설명된 알고리즘을 수행하고, 계수들의 세트에 대한 최적에 가까운 해결책이 발견되면, 더 작은 각도 회전(예를 들어, 30° 스텝들) 및/또는 더 작은 계수 스텝(예를 들어, ± 0.02)로 알고리즘을 반복할 수 있다.

"최적의" 파라미터들의 세트를 찾기 위한 가장 효율적인 알고리즘을 설명하는 것이 본 발명의 범위를 벗어나지만, 위에 설명된 알고리즘이 본 발명을 가능하게 하기에 충분하다는 것이 인식될 것이다.

본 발명이 도면들 및 전술한 설명에서 상세히 예시되고 설명되었지만, 이러한 예시 및 설명은 예시 및 설명적이고 제한적이 아닌 것으로 간주되어야 한다.

본 개시내용을 읽으면, 다른 수정들은 통상의 기술자들에게 명백해질 것이다. 그러한 수정들은 이미 기술 분야에서 알려져 있고 본원에 이미 설명된 특징들 대신 또는 추가하여 사용될 수 있는 다른 특징들을 포함할 수 있다.

개시된 실시예들에 대한 변형들은 도면들, 개시내용 및 첨부된 청구범위의 연구로부터 통상의 기술자에 의해 이해되고 실행될 수 있다. 청구범위에서, "포함하는"이라는 단어는 다른 요소들이나 단계들을 배제하지 않고, 단수형("a" 또는 "an")은 복수의 요소들이나 단계들을 배제하지 않는다. 소정 조치들이 다른 종속항에 인용되어 있다는 단순한 사실은 이러한 조치들의 조합이 유리하게 사용될 수 없다는 것을 의미하지 않는다.

청구범위의 모든 참조 기호는 그 범위를 제한하는 것으로 해석되어서는 안 된다.

Claims (16)

1. 센서 디바이스에 대해 이동 가능하거나, 그 반대도 가능한 자기 소스의 포지션을 결정하거나, 실질적으로 균일한 자기장, 예를 들어 지구 자기장의 배향을 결정하기 위한 센서 디바이스(1202; 1302; 1402)에 있어서,
   - 복수의 적어도 2개의 센서 신호들을 제공하도록 구성된 복수의 적어도 2개의 자기 센서들을 포함하는 기판;
   - 센서 신호들(h1, h2, h3, h4)을 결합된 파형(1231; 1331; 1431)으로 결합하도록 구성된 신호 결합기(MUX, ∑)
   - 상기 결합된 파형(1231; 1331; 1431)으로부터 상기 포지션 또는 배향을 추출하도록 구성된 프로세싱 회로를 포함하고;
   상기 신호 결합기(MUX, ∑)는 각자의 미리 정의된 시간 지속기간들(Δt11 내지 Δt44) 동안 상기 센서 신호들(h1, h2, h3, h4)의 하나 이상의 부분들을 포함시킴으로써 상기 결합된 파형(1231; 1331; 1431)을 생성하도록 구성되고;
   상기 미리 정의된 시간 지속기간들(Δt11 내지 Δt44)은 교정 절차 동안 결정되고;
   상기 미리 정의된 시간 지속기간들(Δt11 내지 Δt44) 중 적어도 2개는 상이한 값을 갖는 것을 특징으로 하는, 센서 디바이스.
2. 제1 항에 있어서,
   상기 프로세싱 회로는 대역 통과 필터 및 위상 검출기를 포함하는, 센서 디바이스.
3. 제1 항 또는 제2 항에 있어서,
   상기 신호 결합기(MUX, ∑)는 각각 Ts/N의 지속기간을 갖는 다수의 타이밍 윈도우들(w1, w2, w3, w4)로 파티셔닝된 미리 정의된 지속기간(Ts)을 갖는 타이밍 방식에 따라 상기 결합된 파형(1231; 1331; 1431)을 생성하도록 구성되고, N은 센서들의 개수인, 센서 디바이스.
4. 제3 항에 있어서,
   상기 신호 결합기(MUX, ∑)는 각각 각자의 타이밍 윈도우(w1, w2, w3, w4)에 센서 신호(h1, h2, h3, h4)의 일 부분만을 포함하도록 구성되는, 센서 디바이스.
5. 제3 항에 있어서,
   상기 센서들의 개수는 짝수이고;
   상기 센서들은 가상 원 상에 등거리로 이격되고;
   상기 신호 결합기(MUX, ∑)는 각각의 타이밍 윈도우(w1, w2, w3, w4)에서 2개의 정반대 센서들의 부분들을 더하거나 빼도록 구성되는, 센서 디바이스.
6. 제3 항에 있어서,
   상기 신호 결합기(MUX, ∑)는 각각의 타이밍 윈도우(w1, w2, w3, w4)에서 적어도 2개, 적어도 3개 또는 적어도 4개의 센서 신호들(h1, h2, h3, h4)의 부분들을 더하거나 빼도록 구성되는, 센서 디바이스.
7. 제6 항에 있어서,
   상기 신호 결합기(MUX, ∑)는 각각의 부분이 미리 정의된 시간 지속기간(Δt11 내지 Δt44)을 갖는 각각의 타이밍 윈도우(w1, w2, w3, w4)에서 각각의 센서 신호(h1, h2, h3, h4)의 일부를 더하거나 빼도록 구성되는, 센서 디바이스.
8. 제6 항 또는 제7 항에 있어서,
   더해지거나 빼지는 적어도 2개의 부분들 또는 적어도 3개의 부분들의 시간 지속기간들(Δt11 내지 Δt44)은 서로 다른 값을 갖는, 센서 디바이스.
9. 제1 항 내지 제8 항 중 어느 한 항에 있어서,
   상기 자기 소스(101)는 회전 축을 중심으로 회전 가능한 영구 자석이고;
   결정될 상기 포지션은 각도 포지션(φ)인, 센서 디바이스.
10. 제1 항 내지 제8 항 중 어느 한 항에 있어서,
    상기 자기 소스는 하나의 극 쌍을 갖거나, 복수의 교번 극들을 갖는 세장형 구조이고;
    상기 센서 디바이스는 상기 자석 구조에 대해 일정한 거리로 이동 가능하고;
    결정될 상기 포지션은 상기 세장형 구조를 따른 선형 포지션(x)인, 센서 디바이스.
11. 제1 항 내지 제8 항 중 어느 한 항에 있어서,
    상기 실질적으로 균일한 자기장은 지구 자기장이거나, 적어도 하나의 코일에 의해 생성된 자기장이고;
    결정될 상기 배향은 기준 배향에 대한 각도(φ)인, 센서 디바이스.
12. 제1 항 내지 제11 항 중 어느 한 항에 있어서,
    일부 또는 모든 센서들은 상기 기판에 수직인 방향으로 자기장(Bz)을 측정하도록 구성되거나; 또는
    일부 또는 모든 센서들은 상기 기판에 평행한 방향으로 자기장(Bx,By,Br,Bt)을 측정하도록 구성되거나; 또는
    상기 센서들의 제1 서브세트는 상기 기판에 수직인 방향으로 자기장(Bz)을 측정하도록 구성되고, 상기 센서들의 제2 서브세트는 상기 기판에 평행한 방향(Bx,By,Br,Bt)으로 자기장을 측정하도록 구성되거나; 또는
    일부 또는 모든 센서들은 상기 기판에 평행한 방사상 방향으로 자기장(Br)을 측정하도록 구성되거나; 또는
    일부 또는 모든 센서들은 상기 기판에 평행한 원주 방향으로 자기장(Bt)을 측정하도록 구성되는, 센서 디바이스.
13. 제1 항 내지 제12 항 중 어느 한 항에 있어서,
    상기 센서들은 적어도 2개의 상이한 배향들에서 자기장을 측정하도록 구성되는, 센서 디바이스.
14. 제1 항 내지 제13 항 중 어느 한 항에 있어서,
    상기 센서 요소들은 가상 원 상에 위치되고, 선택적으로 등거리로 이격되는, 센서 디바이스.
15. 포지션 센서 시스템에 있어서,
    - 제1 항 내지 제14 항 중 어느 한 항에 따른 센서 디바이스(1202; 1302; 1402);
    - 및 상기 자기 소스(101)를 포함하는, 포지션 센서 시스템.
16. 제15 항에 있어서,
    미리 정의된 지속기간들(Δt11 내지 Δt44)은 센서 디바이스와 자기 소스를 포함하는 테스트 설정을 사용하여 수행되는 교정 절차 동안 결정되는, 포지션 센서 시스템.

Images