KR20240050065A - 가이드 플레이트 및 이를 포함하는 검사 장치 - Google Patents

가이드 플레이트 및 이를 포함하는 검사 장치 Download PDF

Info

Publication number
KR20240050065A
KR20240050065A KR1020220129787A KR20220129787A KR20240050065A KR 20240050065 A KR20240050065 A KR 20240050065A KR 1020220129787 A KR1020220129787 A KR 1020220129787A KR 20220129787 A KR20220129787 A KR 20220129787A KR 20240050065 A KR20240050065 A KR 20240050065A
Authority
KR
South Korea
Prior art keywords
insulating film
guide plate
hole
metal body
layer
Prior art date
Application number
KR1020220129787A
Other languages
English (en)
Inventor
안범모
박승호
변성현
Original Assignee
(주)포인트엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)포인트엔지니어링 filed Critical (주)포인트엔지니어링
Priority to KR1020220129787A priority Critical patent/KR20240050065A/ko
Priority to US18/485,262 priority patent/US20240118337A1/en
Publication of KR20240050065A publication Critical patent/KR20240050065A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명은 전기 전도성 접촉핀과 절연되면서 전기 전도성 접촉핀간의 신호 간섭 차단이 가능한 가이드 플레이트 및 이를 포함하는 검사 장치를 제공한다.

Description

가이드 플레이트 및 이를 포함하는 검사 장치{GUIDE PLATE AND TEST DEVICE INCLUDING THE SAME}
본 발명은 가이드 플레이트 및 이를 포함하는 검사 장치에 관한 것이다.
반도체 패키지 검사는, 멤스(MEMS) 공정으로 제작된 전기 전도성 접촉핀이 관통홀에 삽입된 가이드 플레이트를 포함하는 검사 장치를 통해 수행된다.
구체적으로, 가이드 플레이트에는 복수개의 관통홀을 통해 복수개의 전기 전도성 접촉핀이 설치되고, 전기 전도성 접촉핀이 검사 대상의 접속 단자에 접촉되어 검사를 수행한다.
기존의 가이드 플레이트는, 전기 전도성 접촉핀과의 전기적인 연결을 방지하기위해 세라믹, 수지 및 실리콘을 포함하는 절연 소재로 구비된다.
그런데, 절연 소재의 가이드 플레이트는, 반도체 패키지의 고주파 특성 검사에 있어서, 전기 전도성 접촉핀 간의 신호 간섭을 차단하지 못하므로 접촉핀 간의 신호 간섭 문제나, 노이즈 문제가 야기될 수 있다.
또한, 가이드 플레이트가 상대적으로 낮은 강성을 갖게 되어 워피지 문제가 발생할 수 있다. 이로 인해 접촉핀들의 높이 편차가 발생하는 문제가 초래될 수 있다.
한국등록특허 제10-2193964호 일본공개특허 JP2018-77090A
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로서, 관통홀에 삽입된 전기 전도성 접촉핀 간의 신호 간섭이나 노이즈 문제를 방지하면서 전기 전도성 접촉핀과 절연되는 가이드 플레이트 및 이를 포함하는 검사 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 특징에 따른 가이드 플레이트는, 상, 하로 관통되는 관통홀을 포함하는 금속 바디; 및 상기 금속 바디의 표면에 형성되는 표면 절연층;을 포함한다.
또한, 상기 표면 절연층을 관통하여 상기 금속 바디와 연결되는 접지 금속층을 포함한다.
또한, 상기 표면 절연층은 상기 금속 바디를 양극 산화하여 형성된 양극산화 절연막을 포함한다.
또한, 상기 표면 절연층은 원자층 증착에 의해 형성된 증착 절연막을 포함한다.
또한, 상기 표면 절연층은, 상기 금속 바디를 양극 산화하여 형성된 양극산화 절연막; 및 상기 양극산화 절연막의 표면에 원자층 증착에 의해 형성된 증착 절연막;을 포함한다.
본 발명의 다른 특징에 따른 검사 장치는, 관통홀을 포함하는 금속 바디 및 상기 금속 바디의 표면에 형성되는 표면 절연층을 포함하는 가이드 플레이트; 및 상기 관통홀에 삽입되는 전기 전도성 접촉핀;을 포함한다.
본 발명은, 금속 바디를 포함하여 고주파 특성 검사에서 전기 전도성 접촉핀 간의 신호 간섭이나 노이즈 문제를 방지하면서도 금속 바디의 표면에 표면 절연층을 구비하여 전기 전도성 접촉핀과 절연 상태를 유지함으로써 전기적 쇼트가 방지되고, 상기 접촉핀과의 접동 마찰에 대한 높은 내마모성 및 내구성을 구비하는 가이드 플레이트 및 이를 포함하는 검사 장치를 제공한다.
도 1은 본 발명의 바람직한 실시 예에 따른 가이드 플레이트를 일부 확대하여 도시한 도.
도 2(a) 내지 도 4(b)는 본 발명의 바람직한 실시 예에 따른 가이드 플레이트의 변형 예들을 일부 확대하여 도시한 도.
도 5는 본 발명의 바람직한 실시 예에 따른 가이드 플레이트를 테스트 소켓에 구비한 실시 예를 도시한 도.
도 6은 본 발명의 바람직한 실시 예에 따른 가이드 플레이트를 프로브 카드에 구비한 실시 예를 도시한 도.
도 7은 시그널 핀 및 그라운드 핀이 설치되는 변형 예의 가이드 플레이트를 일부 확대하여 도시한 도.
이하의 내용은 단지 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 발명의 원리를 구현하고 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 또한, 본 명세서에 열거된 모든 조건부 용어 및 실시 예들은 원칙적으로, 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와 같이 특별히 열거된 실시 예들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해질 것이며, 그에 따라 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.
본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시 도인 단면도 및/또는 사시도들을 참고하여 설명될 것이다. 이러한 도면들에 도시된 막 및 영역들의 두께 등은 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 본 명세서에서 사용한 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서 "포함하다"또는 "구비하다"등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대해 구체적으로, 설명한다.
도 1은 본 발명의 바람직한 제1실시 예에 따른 가이드 플레이트(GP1)의 일부를 확대하여 개략적으로 도시한 도이다.
제1실시 예의 가이드 플레이트(GP1)는, 상, 하로 관통되는 관통홀(PH)을 포함하는 금속 바디(MB) 및 금속 바디(MB)의 표면에 형성되는 표면 절연층(SH)을 포함한다.
금속 바디(MB)는, 알루미늄(Al) 또는 알루미늄 합금 재질로 구성될 수 있다. 또한, 금속 바디(MB)는 이에 한정되는 것은 아니며, Ta, Nb, Ti, Zr, Hf, W, Sb 또는 이들의 합금을 포함한다.
금속 바디(MB)는 금속 바디(MB)를 상, 하로 관통하는 관통홀(PH)을 구비한다. 관통홀(PH)은 일정한 이격 거리를 두고 복수개 형성된다. 관통홀(PH)은 후술하는 양극산화막의 다공층의 기공의 직경보다 큰 직경을 갖도록 형성된다.
제1실시 예의 가이드 플레이트(GP1)는 금속 바디(MB)를 구비함으로써 가이드 플레이트(GP1)에 전기 전도성 접촉핀(EP)을 설치한 상태에서 상기 접촉핀(EP) 간의 신호 간섭을 방지할 수 있다. 금속 재질은 주변 신호를 차폐하는 기능을 제공한다. 이에 따라, 제1실시 예의 가이드 플레이트(GP1)는 금속 바디(MB)를 포함하는 구조를 통해 상기 접촉핀(EP)의 설치 상태에서 상기 접촉핀(EP) 간의 신호 간섭이나 노이즈를 방지할 수 있다.
표면 절연층(SH)은 금속 바디(MB)의 표면을 감싸면서 형성된다. 표면 절연층(SH)은 금속 바디(MB)의 표면을 감싸면서 금속 바디(MB)의 표면에 전체적으로 형성된다.
표면 절연층(SH)은, 금속 바디(MB)를 양극 산화하여 형성된 양극산화 절연막(AS)을 포함한다.
양극산화 절연막(AS)은, 금속 바디(MB)를 모재 금속으로 하여 모재 금속을 양극 산화하여 형성된 막으로서 양극산화막 재질로 구성된다. 양극산화 절연막(AS)은, 기공을 포함하지 않는 배리어층 및 기공을 포함하는 다공층을 포함한다.
배리어층은 모재인 금속 바디의 상부에 위치하고, 다공층은 배리어층의 상부에 위치한다. 배리어층의 두께는, 바람직하게는, 수백㎚로 형성되며, 보다 바람직하게는, 100㎚이상 1㎚이하로 형성된다. 다공층의 두께는 수십㎛에서 수백㎛ 사이로 형성된다. 다공층의 기공은, 수㎚이상 수백㎚이하의 직경을 갖는다.
양극산화막은, 기공을 포함하지 않는 배리어층을 포함하는 구조로 형성되거나, 기공이 상, 하로 관통되는 구조의 다공층을 포함하는 구조로 형성될 수 있다. 다시 말해, 양극산화막은, 배리어층만을 포함하거나, 다공층을 포함하도록 구비될 수 있다.
양극산화막은 2~3ppm/℃의 열팽창 계수를 가짐으로써 고온의 환경에 노출되더라도 온도에 의한 열변형이 적다. 또한, 양극산화막은 절연의 특성을 갖는다.
양극산화 절연막(AS)은 금속 바디(MB)의 표면에 직접 접촉되면서 금속 바디(MB)의 표면을 감싸면서 형성된다. 이에 따라, 금속 바디(MB)의 상, 하부 표면 및 관통홀(PH)의 내벽을 포함하는 금속 바디(MB)의 표면에 양극산화 절연막(AS)이 형성된다.
제1실시 예의 가이드 플레이트(GP1)는 금속 바디(MB)의 표면에 양극산화 절연막(AS)을 구비함으로써 절연성을 구비한다. 이에 따라 제1실시 예의 가이드 플레이트(GP1)는 관통홀(PH)에 전기 전도성 접촉핀(EP)을 설치하였을 때, 상기 접촉핀(EP)이 금속 바디(MB)에 직접 접촉되지 않도록 하여 전기적 쇼트 문제를 방지할 수 있다.
이처럼 제1실시 예의 가이드 플레이트(GP1)는 금속 바디(MB)를 통해 전기 전도성 접촉핀(EP)의 설치 시 상기 접촉핀(EP) 간의 신호 간섭이나 노이즈 문제를 차단하는 기능을 구비하고, 금속 바디(MB)의 표면에 구비된 표면 절연층(SH)을 통해 절연성을 구비한다. 이로 인해 본 발명의 가이드 플레이트는, 검사(구체적으로, 고주파 특성 검사)를 수행할 때 상기 접촉핀(EP) 간의 신호 간섭이나 노이즈 문제를 방지하면서도 가이드 플레이트(GP1)와 상기 접촉핀(EP)간의 쇼트 문제없이 보다 정확한 측정이 수행되도록 할 수 있다.
양극산화 절연막(AS)은 배리어층을 포함하여 구성될 수 있다. 이 경우, 양극산화 절연막(AS)은 배리어층의 상부에 위치하는 다공층을 포함하지 않고 기공을 포함하지 않는 배리어층만으로 구비된다.
제1실시 예의 가이드 플레이트(GP1)는 기공이 존재하지 않는 배리어층으로 양극산화 절연막(AS)을 구비하여 내구성 측면에서 유리한 효과를 발휘할 수 있다.
구체적으로, 배리어층은 기공을 포함하지 않는 구조로서 금속 바디(MB)의 표면을 따라 매끄러운 표면을 갖도록 형성되어 상대적으로 작은 표면 거칠기를 갖는다. 제1실시 예의 가이드 플레이트(GP1)는, 배리어층을 양극산화 절연막(AS)으로 구비하여 관통홀(PH) 내부에서의 전기 전도성 접촉핀(EP)의 슬라이딩 동작 시 상기 접촉핀(EP)과 관통홀(PH) 내벽과의 마찰로 인해 발생하는 파티클 및 관통홀(PH) 내벽 손상 문제를 상대적으로 최소화할 수 있다.
양극산화 절연막(AS)이 배리어층만으로 구비되지 않고 기공이 구비될 수도 있다. 이 경우, 기공으로 인해 상대적으로 표면 거칠기가 커진다.
이 경우, 관통홀(PH)의 내부에서 전기 전도성 접촉핀(EP)이 슬라이딩하면 기공에 의해 관통홀(PH)의 내벽과 상기 접촉핀(EP)이 마찰하면서 상대적으로 파티클 발생 가능성이 높고, 관통홀(PH)의 내벽이 쉽게 손상될 가능성이 높다.
하지만, 제1실시 예의 가이드 플레이트(GP1)는, 바람직하게는, 기공을 포함하지 않는 배리어층으로 구비된 양극산화 절연막(AS)을 금속 바디(MB)의 표면에 구비한다. 이로 인해 제1실시 예의 가이드 플레이트(GP1)는, 관통홀(PH) 내부에서 전기 전도성 접촉핀(EP)이 슬라이딩 동작할 때, 상기 접촉핀(EP)과 관통홀(PH)의 내벽과의 마찰로 인한 파티클 발생 및 손상을 최소화하여 상대적으로 높은 내구성을 가질 수 있다.
표면 절연층(SH)은, 원자층 증착에 의해 형성된 증착 절연막(ES)을 포함한다.
증착 절연막(ES)은, 바람직하게는, 금속 바디(MB)의 표면에 형성된 양극산화 절연막(AS)의 표면에 형성된다. 이에 따라, 제1실시 예의 가이드 플레이트(GP1)는, 외측 방향을 기준으로 금속 바디(MB), 양극산화 절연막(AS) 및 증착 절연막(ES)이 순차적으로 적층되는 구조를 갖는다.
증착 절연막(ES)은 양극산화 절연막(AS)의 표면에 구비되어 외측으로 노출되면서 관통홀(PH)의 내벽에서 노출된다.
증착 절연막(ES)은, 알루미늄, 실리콘, 하프늄, 지르코늄, 이트륨, 에르븀, 티타늄 및 탄탈늄 중 적어도 하나인 전구체 가스와, 증착 절연막(ES)을 구성하는 피막을 형성할 수 있는 반응물 가스를 교대로 공급하여 형성될 수 있다. 보다 구체적으로, 증착 절연막(ES)은 양극산화 절연막(AS)의 표면에 전구체 가스를 흡착시키고, 반응물 가스를 공급하여 전구체 가스와 반응물 가스의 화학적 치환으로 단원자층을 생성시키는 사이클을 반복적으로 수행하여 형성된다.
상기 사이클을 한 번 수행할 때 마다 얇은 두께의 한 층의 단원자층이 형성된다. 증착 절연막(ES)은 상기 사이클을 반복 수행하여 형성됨에 따라 복수의 단원자층으로 구성된다. 증착 절연막(ES)은, 바람직하게는, 1㎚이상 500㎚ 이하의 두께로 형성된다.
증착 절연막(ES)은 전구체 가스 및 반응물 가스의 구성에 따라 알루미늄 산화물층, 이트륨 산화물층, 하프늄 산화물층, 실리콘 산화물층, 에르븀 산화물층, 지르코늄 산화물층, 플루오르화층, 전이금속층, 티타늄 질화물층, 탄탈륨 질화물층 및 지르코늄 질화물층 중 적어도 어느 하나를 포함할 수 있다.
상세히 설명하면, 증착 절연막(ES)이 알루미늄 산화물층으로 구성될 경우, 전구체 가스는, 알루미늄 알콕사이드(Al(T-OC4H9)3), 알루미늄 클로라이드(AlCl3), 트리메틸 알루미늄(TMA: Al(CH3)3), 디에틸알루미늄 에톡시드, 트리스(에틸메틸아미도)알루미늄, 알루미늄 세크-부톡시드, 알루미늄 3브롬화물, 알루미늄 3염화물, 트리에틸 알루미늄, 트리이소부틸알루미늄, 트리메틸알루미늄 및 트리스(디에틸아미도)알루미늄 중 적어도 하나를 포함할 수 있다.
이 때, 전구체 가스로서 알루미늄 알콕사이드(Al(T-OC4H9)3), 디에틸알루미늄 에톡시드, 트리스(에틸메틸아미도)알루미늄, 알루미늄 세크-부톡시드, 알루미늄 3브롬화물, 알루미늄 3염화물, 트리에틸 알루미늄, 트리이소부틸알루미늄, 트리메틸알루미늄 및 트리스(디에틸아미도)알루미늄 중 적어도 하나가 이용될 경우, 반응물 가스로는 H2O가 이용될 수 있다.
전구체 가스로서 알루미늄 클로라이드(AlCl3)가 이용될 경우, 반응물 가스로는 O3가 이용될 수 있다.
전구체 가스로서 트리메틸 알루미늄(TMA: Al(CH3)3)이 이용될 경우에는, 반응물 가스로서 O3 또는 H2O가 이용될 수 있다.
보호막(P)이 이트륨 산화물층으로 구성될 경우, 전구체 가스(PG)는 염화이트륨(YCl3),Y(C5H5)3,트리스(N,N비스(트리메틸실릴)아미드)이트륨(III),이트륨(III)부톡사이드,트리스(사이클로펜타디에닐)이트륨(III),트리스(부틸사이클로펜타디에닐)이트륨(III),트리스(2,2,6,6-테트라메틸-3,5-헵탄디오네이토)이트륨(III), 트리스(사이클로펜타디에닐)이트륨(Cp3Y),트리스(메틸사이클로펜타디에닐)이트륨((CpMe)3Y), 트리스(부틸사이클로펜타디에닐)이트륨 및 트리스(에틸사이클로펜타디에닐)이트륨 중 적어도 하나를 포함할 수 있다.
이 경우, 전구체 가스로서, 염화이트륨(YCl3) 및 Y(C5H5)3 중 적어도 하나가 이용될 경우, 반응물 가스로는 O3가 이용될 수 있다.
전구체 가스로서, 트리스(N,N-비스(트리메틸실릴)아미드)이트륨(III), 이트륨(III)부톡사이드,트리스(사이클로펜타디에닐)이트륨(III), 트리스(부틸사이클로펜타디에닐)이트륨(III),트리스(2,2,6,6-테트라메틸-3,5-헵탄디오네이토)이트륨(III),트리스(사이클로펜타디에닐)이트륨(Cp3Y),트리스(메틸사이클로펜타디에닐)이트륨((CpMe)3Y), 트리스(부틸사이클로펜타디에닐)이트륨 및 트리스(에틸사이클로펜타디에닐)이트륨 중 적어도 하나가 이용될 경우, 반응물 가스로서, H20, O2 또는 O3 중 적어도 하나가 이용될 수 있다.
증착 절연막(ES)이 하프늄 산화물층으로 구성될 경우, 전구체 가스(PG)는 염화 하프늄(HfCl4), Hf(N(CH3)(C2H5))4, Hf(N(C2H5)2)4, 테트라(에틸메틸아미도)하프늄 및 펜타키스(디메틸아미도)탄탈럼 중 적어도 하나를 포함할 수 있다.
이 경우, 염화 하프늄(HfCl4), Hf(N(CH3)(C2H5))4 및 Hf(N(C2H5)2)4 중 적어도 하나가 이용될 경우, 반응물 가스로는 O3가 이용될 수 있다.
전구체 가스로서, 테트라(에틸메틸아미도)하프늄 및 펜타키스(디메틸아미도)탄탈럼 중 적어도 하나가 이용될 경우, 반응물 가스로는 H2O, O2 또는 O3 중 적어도 하나가 이용될 수 있다.
증착 절연막(ES)이 실리콘 산화물층으로 구성될 경우, 전구체 가스(PG)는 Si(OC2H5)4를 포함할 수 있다. 이 경우, 반응물 가스로는 O3가 이용될 수 있다.
증착 절연막(ES)이 에르븀 산화물층으로 구성될 경우, 전구체 가스(PG)는 트리스-메틸시클로펜타디에닐 에르븀(III)(Er(MeCp)3), 에르븀 보란아미드(Er(BA)3), Er(TMHD)3, 에르븀(III)트리스(2,2,6,6-테트라메틸-3,5-헵탄디오네이트), 트리스(부틸시클로펜타디에닐)에르븀(III), 트리스(2,2,6,6-테트라메틸-3,5-헵탄디오나토) 에르븀(Er(thd)3), Er(PrCp)3, Er(CpMe)2, Er(BuCp)3 및 Er(thd)3 중 적어도 하나를 포함할 수 있다.
이 경우, 전구체 가스로서, 트리스-메틸시클로펜타디에닐 에르븀(III)(Er(MeCp)3), 에르븀 보란아미드(Er(BA)3), Er(TMHD)3, 에르븀(III)트리스(2,2,6,6-테트라메틸-3,5-헵탄디오네이트) 및 트리스(부틸시클로펜타디에닐)에르븀(III) 중 적어도 하나가 이용될 경우, 반응물 가스로는, H2O, O2 또는 O3 중 적어도 하나가 이용될 수 있다.
전구체 가스로서, 트리스(2,2,6,6-테트라메틸-3,5-헵탄디오나토) 에르븀(Er(thd)3), Er(PrCp)3, Er(CpMe)2 및 Er(BuCp)3 중 적어도 하나가 이용될 경우, 반응물 가스로는 O3가 이용될 수 있다.
전구체 가스로서, Er(thd)3가 이용될 경우, 반응물 가스로는 O-라디칼이 이용될 수 있다.
증착 절연막(ES)이 지르코늄 산화물로 구성될 경우, 전구체 가스(PG)는 사염화지르코늄(ZrCl4),Zr(T-OC4H9)4,지르코늄(IV)브로마이드,
테트라키스(디에틸아미도)지르코늄(IV),테트라키스(디메틸아미도)지르코늄(IV),테트라키스(에틸메틸아미도)지르코늄(IV),테트라키스(N,N'-디메틸-포름아미디네이트)지르코늄, 테트라(에틸메틸아미도)하프늄,펜타키스(디메틸아미도)탄탈럼,트리스(디메틸아미노)(사이클로펜타디에닐)지르코늄 및 트리스(2,2,6,6-테트라메틸-헵탄-3,5-디오네이트)에르븀 중 적어도 하나를 포함할 수 있다.
이와 같은 구성 중 적어도 하나가 전구체 가스로 이용될 경우, 반응물 가스로는 H2O, O2, O3 또는 O-라디칼 중 적어도 하나가 이용될 수 있다.
증착 절연막(ES)이 플루오르화층으로 구성될 경우, 전구체 가스(PG)는 트리스(2,2,6,6-테트라메틸-3,5-헵탄디오네이토)이트륨(III)를 포함할 수 있다. 이 경우, 반응물 가스로는 H2O, O2 또는 O3가 중 적어도 하나가 이용될 수 있다.
증착 절연막(ES)이 전이 금속층으로 구성될 경우, 전구체 가스(PG)는 탄탈륨클로라이드(TaCl5) 및 사염화티타늄(TiCl4) 중 적어도 하나를 포함할 수 있다. 이 경우, 반응물 가스로는 H-라디칼이 이용될 수 있다.
구체적으로, 전구체 가스로서 탄탈륨클로라이드(TaCl5)가 이용되고, 반응체 가스(RG)로 H-라디칼이 이용될 경우, 전이 금속층은 탄랄륨층으로 구성될 수 있다.
이와는 달리, 전구체 가스로서 사염화티타늄(TiCl4)이 이용되고, 반응물 가스로 H-라디칼이 이용될 경우, 전이 금속층은 티타늄층으로 구성될 수 있다.
증착 절연막(ES)이 티타늄 질화물층으로 구성될 경우, 전구체 가스(PG)는 비스(디에틸아미도)비스(디메틸아미도)티타늄(IV), 테트라키스(디에틸아미도)티타늄(IV), 테트라키스(디메틸아미도)티타늄(IV), 테트라키스(에틸메틸아미도)티타늄(IV), 티타늄(IV) 브롬화물, 티타늄(IV) 염화물 및 티타늄(IV) 3차-부톡사이드 중 적어도 하나를 포함할 수 있다. 이 경우, 반응물 가스로는 H2O, O2, O3 또는 O-라디칼 중 적어도 하나가 이용될 수 있다.
증착 절연막(ES)이 탄탈륨 질화물층으로 구성될 경우, 전구체 가스(PG)는 펜타키스(디메틸아미도)탄탈(V), 탄탈(V) 염화물, 탄탈(V) 에톡사이드 및 트리스(디에틸아미노)(3차-부틸이미도)탄탈(V) 중 적어도 하나를 포함할 수 있다. 이 경우, 반응물 가스로는 H2O, O2, O3 또는 O-라디칼 중 적어도 하나가 이용될 수 있다.
증착 절연막(ES)이 지르코늄 질화물층으로 구성될 경우, 전구체 가스(PG)는 지르코늄(IV) 브롬화물, 지르코늄(IV) 염화물, 지르코늄(IV) 3차-부톡사이드, 테트라키스(디에틸아미도)지르코늄(IV), 테트라키스(디메틸아미도)지르코늄(IV) 및 테트라키스(에틸메틸아미도)지르코늄(IV)를 포함할 수 있다. 이 경우, 반응물 가스로는 H2O, O2, O3 또는 O-라디칼 중 적어도 하나가 이용될 수 있다.
이처럼 증착 절연막(ES)은 전구체 가스 및 반응물 가스의 구성에 따라 다른 구성으로 형성될 수도 있다.
제1실시 예의 가이드 플레이트(GP1)는 증착 절연막(ES)을 구비함으로써 보다 우수한 내마모성 및 내구성을 구비한다. 증착 절연막(ES)은, 바람직하게는, 금속 바디(MB)의 표면에 양극산화 절연막(AS)을 형성한 상태에서 양극산화 절연막(AS)의 표면에 형성된다. 증착 절연막(ES)은 양극산화 절연막(AS)의 표면을 따라 형성된다.
증착 절연막(ES)은, 양극산화 절연막(AS)이 배리어층 및 다공층을 포함하여 구비될 경우, 다공층의 기공 표면을 따라 형성된다.
이와는 달리, 증착 절연막(ES)은 양극산화 절연막(AS)이 배리어층만을 포함하여 구비될 경우, 배리어층의 표면을 따라 형성된다.
제1실시 예의 가이드 플레이트(GP1)는, 바람직하게는, 배리어층으로 구비된 양극산화 절연막(AS)을 금속 바디(MB)의 표면에 형성하고, 배리어층의 표면을 따라 양극산화 절연막(AS)의 표면에 증착 절연막(ES)을 형성한다. 이에 따라, 제1실시 예의 가이드 플레이트(GP1)는 금속 바디(MB)의 표면에 매끄러운 표면을 갖는 표면 절연층(구체적으로, 증착 절연막(ES))을 구비한다.
증착 절연막(ES)이 기공이 없는 배리어층의 표면을 따라 매끄럽게 형성되면서, 제1실시 예의 가이드 플레이트(GP1)의 관통홀(PH)의 내벽도 기공이 없는 매끄러운 표면을 갖는다. 다시 말해, 증착 절연막(ES)에 의해 관통홀(PH)의 내벽의 표면의 거칠기는 작다.
이로 인해 제1실시 예의 가이드 플레이트(GP1)는 관통홀(PH)의 내부에서 전기 전도성 접촉핀(EP)이 슬라이딩 동작할 때, 관통홀(PH)의 내벽과의 마찰로 인해 발생하는 파티클 문제 및 마찰로 인한 손상을 최소화하여 높은 내마모성 및 내구성을 가질 수 있다.
제1실시 예의 가이드 플레이트(GP1)는, 금속 바디(MB)의 표면에 직접 접촉되도록 양극산화 절연막(AS)을 구비하고, 양극산화 절연막(AS)을 감싸는 증착 절연막(ES)을 구비하여, 금속 바디(MB)의 표면에 2개의 절연막(양극산화 절연막(AS) 및 증착 절연막(ES))을 포함하는 표면 절연층(SH)을 구비한다.
이로 인해 제1실시 예의 가이드 플레이트(GP1)는, 고주파 특성 검사에 있어서 전기 전도성 접촉핀(EP)간의 신호 간섭 문제나 노이즈 문제를 방지하면서도 상기 접촉핀(EP)과의 마찰에 대한 우수한 내마모성 및 내구성을 가질 수 있다.
한편, 제1실시 예의 가이드 플레이트(GP1)는, 금속 바디(MB)의 표면에 직접 접촉되어 금속 바디(MB)를 감싸도록 증착 절연막(ES)으로 구비된 표면 절연층(SH)을 구비할 수도 있다. 증착 절연막(ES)은, 절연성을 가지면서 제1실시 예의 가이드 플레이트(GP1)에 절연 기능을 제공할 수 있다. 또한, 증착 절연막(ES)은 금속 바디(MB)의 표면에서 금속 바디(MB)를 보호하여 전기 전도성 접촉핀(EP)과의 마찰로 인한 손상 문제를 최소화할 수 있다.
제1실시 예의 가이드 플레이트(GP1)는, 표면 절연층(SH)을 관통하여 금속 바디(MB)와 연결되는 접지 금속층(GM)을 포함한다.
접지 금속층(GM)은 금속 바디(MB)의 표면에 전체적으로 형성된 상기 2개의 절연막으로 구성된 표면 절연층(SH)의 전체 영역 중 어느 일부 영역을 관통하도록 형성되어 금속 바디(MB)와 직접 접촉되어 연결된다.
도 1을 참조하면, 접지 금속층(GM)은 금속 바디(MB)의 일측(예를 들어, 금속 바디(MB)의 상측)에 구비되어 표면 절연층(SH)을 관통하면서 금속 바디(MB)와 접촉된다. 보다 구체적으로, 접지 금속층(GM)은 표면 절연층(SH)을 관통하여 금속 바디(MB)의 표면의 전체 영역 중 일부 영역에 접촉 연결된다. 제1실시 예의 가이드 플레이트(GP1)는 접지 금속층(GM)을 구비하는 영역을 제외한 나머지 영역으로 금속 바디(MB)를 감싸는 표면 절연층(SH)을 구비한다.
도 2(a) 내지 도 4(b)는 제1실시 예의 가이드 플레이트(GP1)의 다양한 변형 예들의 일부를 확대하여 도시한 도이다. 이하에서 설명하는 변형 예들은, 제1실시 예의 가이드 플레이트(GP1)와 비교하여 양극산화 절연막(AS) 또는 증착 절연막(ES)의 형성 범위를 다르게 한다는 점에서 차이가 있고, 이를 제외한 나머지 구성요소는 동일하다. 따라서, 이하에서는 특징적인 구성요소들을 중심으로 설명하겠으며, 동일하거나 유사한 구성요소들에 대한 설명은 되도록이면 생략한다.
먼저, 도 2(a)는 제1-1변형 예의 가이드 플레이트(GP1-1)의 일부를 확대하여 도시한 도이다.
도 2(a)를 참조하면, 제1-1변형 예의 가이드 플레이트(GP1-1)는, 금속 바디(MB)의 관통홀(PH)의 내벽과, 금속 바디(MB)의 상부 표면의 전체 영역 중 관통홀(PH)의 내벽의 상단부측에 위치하여 관통홀(PH)의 내벽의 상단과 연결되는 부위를 포함하는 일부 영역 및 금속 바디(MB)의 하부 표면의 전체 영역 중 관통홀(PH)의 내벽의 하단부측에 위치하여 관통홀(PH)의 내벽의 하단과 연결되는 부위를 포함하는 일부 영역에 양극산화 절연막(AS)을 구비한다.
다시 말해, 제1-1변형 예의 가이드 플레이트(GP1-1)는 관통홀(PH)의 내벽과, 관통홀(PH)의 내벽면의 상부와 연결되는 부위를 포함하는 금속 바디(MB)의 상부 표면 일부 영역 및 관통홀(PH)의 내벽면의 하부와 연결되는 부위를 포함하는 금속 바디(MB)의 하부 표면의 일부에 부분적으로 양극산화 절연막(AS)을 구비한다.
이에 따라 제1-1변형 예의 가이드 플레이트(GP1-1)는 관통홀(PH)의 내벽과, 금속 바디(MB)의 상, 하부 표면의 전체 영역 중 관통홀(PH) 주변에 존재하는 일부 영역에 양극산화 절연막(AS)을 구비하게 된다.
보다 구체적으로, 제1-1변형 예의 가이드 플레이트(GP1-1)는 금속 바디(MB)의 표면 중 관통홀(PH)의 주변에서 관통홀(PH)을 감싸는 영역이면서 전기 전도성 접촉핀(EP)의 상부 걸림부(HG1) 및 하부 걸림부(HG2)와 접촉 가능한 금속 바디(MB)의 표면 영역(구체적으로, 상부 걸림부(HG1)에 대응하는 금속 바디(MB)의 상부 표면 영역 및 하부 걸림부(HG2)에 대응하는 금속 바디(MB)의 하부 표면 영역)과, 관통홀(PH)의 내벽에 양극산화 절연막(AS)을 구비한다.
제1-1변형 예의 가이드 플레이트(GP1-1)는 양극산화 절연막(AS)을 형성한 영역에 대응하여 양극산화 절연막(AS)을 감싸는 증착 절연막(ES)을 구비한다. 따라서, 증착 절연막(ES)은 관통홀(PH)의 내벽 및 관통홀(PH)의 개구 주변에 형성된 양극산화 절연막(AS)의 표면에만 부분적으로 형성된다.
제1-1변형 예의 가이드 플레이트(GP1-1)에는, 바람직하게는, 관통홀(PH) 내부에서 슬라이딩 동작 시 가이드 플레이트(GP1-1)의 상, 하부 표면에 접촉 가능성이 있는 형태의 전기 전도성 접촉핀(EP)이 설치된다.
구체적으로, 테스트 소켓에 이용되는 소켓핀의 경우, 가이드 플레이트(GP1-1)에 설치된 상태에서 이탈을 방지하기 위해 상부 걸림부(HG1) 및 하부 걸림부(HG2)를 구비한다. 이에 따라 소켓핀은, 가이드 플레이트(GP1-1)에 설치된 상태에서 관통홀(PH)의 내부에서 슬라이딩 동작할 때 관통홀(PH)의 내벽에 접촉될 가능성이 있고, 상, 하부 걸림부(HG1, HG2)가 관통홀(PH)의 개구 주변에 위치하는 가이드 플레이트(GP1-1)의 상부 표면 및 하부 표면에 접촉될 가능성이 있다.
제1-1변형 예의 가이드 플레이트(GP1-1)는, 관통홀(PH)의 내벽 및 관통홀(PH)의 개구 주변에 위치하는 가이드 플레이트(GP1-1)의 상, 하부 표면의 전체 영역 중 일단부 영역에 양극산화 절연막(AS) 및 증착 절연막(ES)을 구비한다.
따라서, 제1-1변형 예의 가이드 플레이트(GP1-1)는, 바람직하게는, 테스트 소켓으로 구비된 검사 장치에 구비되어 소켓핀을 설치하는 부재로서 제공된다.
제1-1변형 예의 가이드 플레이트(GP1-1)는, 가이드 플레이트(GP1-1)의 전체 영역 중 관통홀(PH)의 내벽 및 금속 바디(MB)의 상, 하부 표면의 전체 영역 중 관통홀(PH)측에 위치하는 일부 영역에만 양극산화 절연막(AS) 및 양극산화 절연막(AS)을 감싸는 증착 절연막(ES)을 구비하고, 이를 제외한 나머지 영역은 금속 바디(MB)가 그대로 노출된다.
제1-1변형 예의 가이드 플레이트(GP1-1)는 노출된 금속 바디(MB)의 일부 영역에 접지 금속층(GM)을 접촉 연결되도록 구비한다. 접지 금속층(GM)은 일 예로서 금속 바디(MB)의 상부 표면의 전체 영역 중 양극산화 절연막(AS) 및 증착 절연막(ES)을 구비하지 않는 일부 영역에 접촉 연결되도록 설치된다.
제1-1변형 예의 가이드 플레이트(GP1-1)는 가이드 플레이트(GP1-1)의 전체 영역 중 전기 전도성 접촉핀(EP)과의 접촉 가능성이 있는 일부 영역에만 양극산화 절연막(AS) 및 증착 절연막(ES)을 포함하는 표면 절연층(SH)을 구비함으로써, 금속 바디(MB)의 나머지 영역이 외부로 노출된다.
이에 따라 제1-1변형 예의 가이드 플레이트(GP1-1)는 금속 바디(MB)의 일측에서 금속 바디(MB)의 표면(상부 표면)에 접지 금속층(GM)을 직결한다.
도 2(b)는 제1-2변형 예의 가이드 플레이트(GP1-2)의 일부를 확대하여 도시한 도이다.
도 2(b)를 참조하면, 제1-2변형 예의 가이드 플레이트(GP1-2)는, 관통홀(PH)의 내벽에 양극산화 절연막(AS) 및 증착 절연막(ES)이 순차적으로 적층되고, 금속 바디(MB)의 전체 영역 중 관통홀(PH)의 내벽을 제외한 나머지(구체적으로, 금속 바디(MB)의 상, 하부 표면) 영역이 외부로 노출된다.
다시 말해, 제1-2변형 예의 가이드 플레이트(GP1-2)는, 금속 바디(MB)의 내벽에만 양극산화 절연막(AS) 및 양극산화 절연막(AS)의 표면에 형성되는 증착 절연막(ES)의 2개의 절연막을 포함하는 표면 절연층(SH)이 형성된다. 제1-2변형 예의 가이드 플레이트(GP1-2)는 금속 바디(MB)의 전체 영역 중 관통홀(PH)의 내벽을 제외한 나머지 영역에 표면 절연층(SH)을 구비하지 않고 금속 바디(MB)가 그대로 노출된다.
제1-2변형 예의 가이드 플레이트(GP1-2)는 관통홀(PH)의 내벽에만 부분적으로 표면 절연층(SH)을 구비한다.
제1-2변형 예의 가이드 플레이트(GP1-2)는 관통홀(PH)의 내벽에 양극산화 절연막(AS) 및 증착 절연막(ES) 중 적어도 하나를 구비한다.
제1-2변형 예의 가이드 플레이트(GP1-2)는, 바람직하게는, 관통홀(PH)의 내벽을 감싸는 양극산화 절연막(AS)을 구비하고, 양극산화 절연막(AS)의 표면에 증착 절연막(ES)을 구비하여 관통홀(PH)의 내부에서 증착 절연막(ES)이 노출되도록 한다. 이로 인해 전기 전도성 접촉핀(EP)의 설치 시, 증착 절연막(ES)과 전기 전도성 접촉핀(EP)이 접촉될 수 있다.
제1-2변형 예의 가이드 플레이트(GP1-2)는 관통홀(PH)의 내벽에 접촉되는 전기 전도성 접촉핀(EP)이 설치된다.
구체적으로, 프로브 카드에 이용되는 프로브 핀의 경우, 가이드 플레이트(GP1-2)의 관통홀(PH)의 내벽에 그 외측면이 접촉되도록 설치된다.
제1-2변형 예의 가이드 플레이트(GP1-2)는 관통홀(PH)의 내벽에 양극산화 절연막(AS) 및 증착 절연막(ES)을 순차적으로 적층하여 구비함으로써, 관통홀(PH)의 내벽에 삽입 설치되는 전기 전도성 접촉핀(EP)과 금속 바디(MB)를 절연시키고, 전기 전도성 접촉핀(EP)의 슬라이딩 동작에 의한 마찰에 대한 내마모성을 갖는다.
따라서, 제1-2변형 예의 가이드 플레이트(GP1-2)는, 바람직하게는, 프로브 카드로 구비된 검사 장치에 구비되어 프로브 핀을 설치하는 부재로서 제공된다.
제1-2변형 예의 가이드 플레이트(GP1-2)는, 금속 바디(MB)의 전체 영역 중 노출된 영역에 접지 금속층(GM)을 구비한다. 도 2(b)를 참조하면, 일 예로서, 제1-2변형 예의 가이드 플레이트(GP1-2)는 금속 바디(MB)의 상부 표면의 전체 영역 중 일부 영역에 접지 금속층(GM)을 구비한다. 접지 금속층(GM)은 금속 바디(MB)의 상부 표면에 직결된다.
도 3(a)는 제1-3변형 예의 가이드 플레이트(GP1-3)의 일부를 확대하여 도시한 도이다.
도 3(a)를 참조하면, 제1-3변형 예의 가이드 플레이트(GP1-3)는 관통홀(PH)의 내벽 및 금속 바디(MB)의 상부 표면의 전체 영역 중 관통홀(PH) 측에 위치하는 상부 표면의 일부 영역 및 금속 바디(MB)의 하부 표면의 전체 영역 중 관통홀(PH) 측에 위치하는 하부 표면의 일부 영역에만 부분적으로 양극산화 절연막(AS)을 구비한다.
제1-3변형 예의 가이드 플레이트(GP1-3)는, 금속 바디(MB)의 표면의 전체 영역 중 일부 영역(구체적으로, 관통홀(PH)의 내벽 및 금속 바디(MB)의 표면 중 관통홀(PH) 주변에서 관통홀(PH)을 감싸는 영역이면서 전기 전도성 접촉핀(EP)의 상, 하부 걸림부(HG1, HG2)와 접촉 가능성이 있는 표면 영역)에 양극산화 절연막(AS)을 구비하고, 그 표면을 전체적으로 감싸도록 증착 절연막(ES)을 구비한다.
구체적으로, 증착 절연막(ES)은, 금속 바디(MB)를 전체적으로 감싸도록 금속 바디(MB)의 표면에 형성된다. 이 때, 금속 바디(MB)의 관통홀(PH)의 내벽과, 금속 바디(MB)의 상부 표면의 전체 영역 중 관통홀(PH)측에 위치하는 일단부 영역 및 금속 바디(MB)의 하부 표면의 전체 영역 중 관통홀(PH)측에 위치하는 일단부 영역에 양극산화 절연막(AS)이 구비된다.
따라서, 증착 절연막(ES)은, 금속 바디(MB)의 표면을 전체적으로 감싸면서 연속적으로 형성되되, 금속 바디(MB)의 관통홀(PH)의 내벽과, 금속 바디(MB)의 상, 하부 표면의 전체 영역 중 관통홀(PH)측에 위치하는 일단부 영역에서는 양극산화 절연막(AS)의 표면을 감싸면서 형성된다.
제1-3변형 예의 가이드 플레이트(GP1-3)는, 전기 전도성 접촉핀(EP)이 접촉할 가능성이 있는 위치에 양극산화 절연막(AS)을 부분적으로 구비하고, 양극산화 절연막(AS)의 표면을 감싸면서 전체적으로 금속 바디(MB)를 감싸도록 증착 절연막(ES)을 구비한다.
이에 따라, 제1-3변형 예의 가이드 플레이트(GP1-3)는, 관통홀(PH)의 내벽 및 관통홀(PH)의 개구 주변(구체적으로, 금속 바디(MB)의 상, 하부 표면의 전체 영역 중 일단부 영역)에 양극산화 절연막(AS) 및 양극산화 절연막(AS)의 표면에서 양극산화 절연막(AS)을 감싸는 증착 절연막(ES)의 2개의 절연막을 포함하는 표면 절연층(SH)을 구비한다.
증착 절연막(ES)은, 증착 절연막(ES)을 형성하는 금속 바디(MB)의 표면을 따라 형성된다. 제1-3변형 예의 가이드 플레이트(GP1-3)는, 관통홀(PH)의 내벽 및 관통홀(PH)의 개구 주변에 양극산화 절연막(AS)을 부분적으로 형성한 상태에서 증착 절연막(ES)을 형성한다. 이에 따라 제1-3변형 예의 가이드 플레이트(GP1-3)는, 가이드 플레이트(GP1-3)의 표면의 전체 영역 중 관통홀(PH)의 내벽 및 관통홀(PH)의 개구 주변에 형성된 표면 절연층(SH)의 두께가 나머지 영역에 형성된 표면 절연층(SH)의 두께보다 큰 치수를 갖는다. 제1-3변형 예의 가이드 플레이트(GP1-3)는 전기 전도성 접촉핀(EP)과의 접촉 가능성이 있는 부위의 표면 절연층의 두께를 다른 부위의 두께보다 크게 구비함으로써 관통홀(PH) 및 관통홀(PH) 주변에서의 내마모성 및 내구성을 보다 향상시킬 수 있다.
제1-3변형 예의 가이드 플레이트(GP1-3)는, 전기 전도성 접촉핀(EP)과 접촉할 가능성이 높은 부위에 2개의 절연막을 포함하는 표면 절연층(SH)을 구비하고, 나머지 부위에 증착 절연막(ES)을 구비하여 금속 바디(MB)와 전기 전도성 접촉핀(EP)간의 전기적 쇼트 문제를 방지하면서도 전기 전도성 접촉핀(EP)과의 마찰에 대한 높은 내마모성 및 내구성을 구비한다.
제1-3변형 예의 가이드 플레이트(GP1-3)는, 증착 절연막(ES)을 관통하여 금속 바디(MB)와 접촉 연결되도록 접지 금속층(GM)을 구비한다.
접지 금속층(GM)은, 금속 바디(MB)의 상부 표면의 전체 영역 중 관통홀(PH)의 개구 주변으로부터 상대적으로 멀리 위치하는 금속 바디(MB)의 타단부 영역에 연결된다. 접지 금속층(GM)은 금속 바디(MB)를 전체적으로 감싸면서 금속 바디(MB)의 타단부 영역에 대응되는 증착 절연막(ES)의 일부 영역을 관통하여 금속 바디(MB)에 연결된다.
제1-3변형 예의 가이드 플레이트(GP1-3)는 관통홀(PH)의 내벽 및 관통홀(PH)의 개구 주변에 양극산화 절연막(AS)을 구비하고, 증착 절연막(ES)을 통해 금속 바디(MB)의 표면을 전체적으로 감싸는 구조를 가짐으로써, 바람직하게는, 테스트 소켓에 구비되어 소켓핀이 설치된다.
도 3(b)는 제1-4변형 예의 가이드 플레이트(GP1-4)를 일부 확대하여 도시한 도이다.
도 3(b)를 참조하면, 제1-4변형 예의 가이드 플레이트(GP1-4)는, 관통홀(PH)의 내벽에 양극산화 절연막(AS)을 구비하고, 금속 바디(MB)를 전체적으로 감싸는 증착 절연막(ES)을 구비하여 관통홀(PH)의 내벽에 구비된 양극산화 절연막(AS)이 증착 절연막(ES)에 의해 노출되지 않고 커버되는 구조를 갖는다.
제1-4변형 예의 가이드 플레이트(GP1-4)는 관통홀(PH)의 내벽을 양극산화 절연막(AS) 및 증착 절연막(ES)을 통해 2개의 절연막을 포함하는 표면 절연층(SH)으로 보호한다.
제1-4변형 예의 가이드 플레이트(GP1-4)는 금속 바디(MB)의 상부 표면의 전체 영역 중 관통홀(PH)과 상대적으로 멀리 위치하는 상부 표면의 타단부 영역에 접지 금속층(GM)을 구비한다. 접지 금속층(GM)은 금속 바디(MB)의 상부 표면의 타단부 영역에 대응하는 증착 절연막(ES)을 관통하여 상기 타단부 영역에서 금속 바디(MB)에 접촉 연결된다.
제1-4변형 예의 가이드 플레이트(GP1-4)는, 관통홀(PH)의 내벽에 양극산화 절연막(AS)을 구비하고, 금속 바디(MB)를 전체적으로 감싸면서 연속적으로 형성되는 증착 절연막(ES)을 통해 관통홀(PH)의 내벽에 상기 2개의 절연막이 구비되도록 한다.
따라서, 제1-4변형 예의 가이드 플레이트(GP1-4)는, 바람직하게는, 프로브 카드로 구비되는 검사 장치에 구비되어 프로브 핀이 설치된다.
도 4(a)는 제1-5변형 예의 가이드 플레이트(GP1-5)를 일부 확대하여 도시한 도이다.
도 4(a)를 참조하면, 제1-5변형 예의 가이드 플레이트는, 금속 바디(MB)의 표면에 양극산화 절연막(AS)을 전체적으로 구비하고, 관통홀(PH)의 내벽 및 관통홀(PH)의 개구 주변의 금속 바디(MB)의 상, 하부 표면의 전체 영역 중 관통홀(PH)측에 위치하는 일부 영역에 부분적으로 증착 절연막(ES)을 구비한다.
제1-5변형 예의 가이드 플레이트(GP1-5)는 금속 바디(MB)의 표면을 감싸도록 전체적으로 양극산화 절연막(AS)을 형성한 다음, 양극산화 절연막(AS)이 형성된 관통홀(PH)의 내벽 및 관통홀(PH)의 개구 주변에 양극산화 절연막(AS)을 커버하도록 증착 절연막(ES)을 부분적으로 구비한다.
이로 인해 관통홀(PH)의 내벽 및 관통홀(PH)의 개구 주변은 2개의 절연막에 의해 보호된다.
제1-5변형 예의 가이드 플레이트(GP1-5)는 금속 바디(MB)의 상부 표면의 전체 영역 중 관통홀(PH)과 상대적으로 먼 위치의 타단부 영역에 접지 금속층(GM)을 연결한다. 접지 금속층(GM)은 금속 바디(MB)의 표면에 형성된 양극산화 절연막(AS) 중 상기 타단부 영역과 대응되는 위치의 양극산화 절연막(AS)을 관통하여 금속 바디(MB)와 접촉 연결된다.
제1-5변형 예의 가이드 플레이트(GP1-5)는 관통홀(PH)의 내벽 및 관통홀(PH)의 개구 주변에는 2개의 절연막을 포함하는 표면 절연층(SH)을 부분적으로 구비하되, 금속 바디(MB)를 전체적으로 감싸도록 양극산화 절연막(AS)을 구비한다.
따라서, 제1-5변형 예의 가이드 플레이트(GP1-5)는, 바람직하게는, 테스트 소켓으로 구비되는 검사 장치에 구비되어 소켓핀이 설치된다.
도 4(b)는 제1-6변형 예의 가이드 플레이트(GP1-6)를 일부 확대하여 도시한 도이다.
도 4(b)를 참조하면, 제1-6변형 예의 가이드 플레이트(GP1-6)는, 금속 바디(MB)를 전체적으로 감싸도록 양극산화 절연막(AS)을 구비하고, 관통홀(PH)의 내벽을 감싸는 양극산화 절연막(AS)의 표면에만 부분적으로 증착 절연막(ES)을 구비한다.
제1-6변형 예의 가이드 플레이트(GP1-6)는 관통홀(PH)의 내벽에 대응하여 양극산화 절연막(AS) 및 증착 절연막(ES)을 포함하는 2개의 절연막으로 구성된 표면 절연층(SH)을 구비한다. 관통홀(PH)의 개구 주변에는 금속 바디(MB)를 전체적으로 감싸는 양극산화 절연막(AS)이 구비된다.
제1-6변형 예의 가이드 플레이트(GP1-6)는 금속 바디(MB)의 상부 표면의 전체 영역 중 관통홀(PH)과 상대적으로 먼 위치의 타단부 영역에 접지 금속층(GM)을 연결한다. 접지 금속층(GM)은 상기 타단부 영역과 대응되는 위치의 양극산화 절연막(AS)을 관통하여 금속 바디(MB)에 연결된다.
제1-6변형 예의 가이드 플레이트(GP1-6)는 관통홀(PH)의 내벽에 상기 2개의 절연막을 포함하는 표면 절연층(SH)을 구비함으로써, 바람직하게는, 프로브 카드로 구비된 검사 장치에 구비되어 프로브 핀이 설치된다.
도 5는 검사 장치(TD)의 일 예인 테스트 소켓(TS)을 개략적으로 도시한 도이다.
테스트 소켓(TS)은, 도 1을 참조하여 설명한 제1실시 예의 가이드 플레이트(GP1) 및 도 2(a) 내지 도 4(b)를 참조하여 설명한 제1-1 내지 1-6변형 예의 가이드 플레이트(GP1-1, GP1-2, GP1-3, GP1-4, GP1-5, GP1-6)를 포함한다. 보다 바람직하게는, 테스트 소켓(TS)은, 제1실시 예의 가이드 플레이트(GP1)와, 제1-1변형 예의 가이드 플레이트(GP1-1), 제1-3변형 예의 가이드 플레이트(GP1-3) 및 제1-5변형 예의 가이드 플레이트(GP1-5) 중 적어도 하나를 포함한다.
도 5에서, 테스트 소켓(TS)은 일 예로서 제1실시 예의 가이드 플레이트(GP1)를 구비하는 것으로 도시된다.
테스트 소켓(TS)은, 전기 전도성 접촉핀(EP)이 설치된 가이드 플레이트(GP1)와, 반도체 패키지(PG)가 수용되는 인서트(IS) 및 반도체 패키지(PG)를 가압하는 푸셔(PS)를 포함한다.
가이드 플레이트(GP1)에는 복수개의 전기 전도성 접촉핀(EP)이 설치된다. 전기 전도성 접촉핀(EP)은, 바람직하게는, 소켓핀으로 구비된다.
인서트(IS)는 반도체 패키지(PG)를 수용하여 반도체 패키지(PG)가 안정된 상태에서 테스트가 이루어질 수 있도록 한다. 인서트(IS)의 하부에는 반도체 패키지(PG)의 접속 단자(CN)를 가이드 하기 위해 홀이 마련된 인서트 필름(IF)이 설치된다. 인서트 필름(IF)은 반도체 패키지(PG)와 전기 전도성 접촉핀(EP) 사이에 구비된다. 인서트 필름(IF)은 반도체 패키지(PG)의 검사 시, 반도체 패키지(PG)의 접속 단자(CN)가 인서트 필름(IF)에 마련된 홀에 삽입되도록 하여 정확한 접촉 위치를 안내한다.
푸셔(PS)는 인서트(IS)의 수용부에 안착된 반도체 패키지(PG)를 일정한 압력으로 가압시키는 역할을 한다. 반도체 패키지(PG)는 푸셔(PS)에 의해 가압되어 가이드 플레이트(GP1)에 설치된 전기 전도성 접촉핀(EP)을 통해 회로 기판(CB)의 패드(PD)에 전기적으로 연결된다.
제1실시 예의 가이드 플레이트(GP1)는, 금속 바디(MB)의 표면에 표면 절연층(SH)을 구비한다. 표면 절연층(SH)은, 금속 바디(MB)의 표면을 전체적으로 감싸는 양극산화 절연막(AS) 및 양극산화 절연막(AS)의 표면에 형성되는 증착 절연막(ES)의 2개의 절연막을 포함한다.
테스트 소켓(TS)은 제1실시 예의 가이드 플레이트(GP1)에 전기 전도성 접촉핀(EP)을 설치한 상태에서 푸셔(PS)로 반도체 패키지(PG)를 가압하여 전기 전도성 접촉핀(EP)을 통해 회로 기판(CB)에 패드(PD)에 전기적으로 연결하는 과정을 수행한다.
이 때, 제1실시 예의 가이드 플레이트(GP1)는, 금속 바디(MB)를 포함하여 구비되어 전기 전도성 접촉핀(EP)간의 신호 간섭이나 노이즈를 방지하면서도, 금속 바디(MB)를 감싸는 표면 절연층(구체적으로, 양극산화 절연막(AS) 및 증착 절연막(ES))을 통해 전기 전도성 접촉핀과의 전기적 쇼트가 방지된다. 또한, 제1실시 예의 가이드 플레이트(GP1)는 표면 절연층(SH)을 통해 전기 전도성 접촉핀(EP)의 슬라이딩 동작에 의한 마찰에 대한 높은 내마모성 및 내구성을 구비한다.
테스트 소켓(TS)은, 제1실시 예의 가이드 플레이트(GP1)를 구비함으로써 신호 간섭이나 노이즈 문제없이 반도체 패키지(PG)의 고주파 특성 검사를 보다 효과적으로 수행할 수 있다.
도 6은 검사 장치(TD)의 일 예인 프로브 카드(구체적으로, 수직형 프로브 카드(VERTICAL TYPE PROBE CARD)를 개략적으로 도시한 도이다.
프로브 카드(PC)는, 제1실시 예의 가이드 플레이트(GP1) 및 제1-1 내지 1-6변형 예의 가이드 플레이트(GP1-1, GP1-2, GP1-3, GP1-4, GP1-5, GP1-6)중 적어도 하나를 포함한다. 보다 바람직하게는, 프로브 카드(PC)는, 제1실시 예의 가이드 플레이트(GP1)와, 제1-2변형 예의 가이드 플레이트(GP1-2), 제1-4변형 예의 가이드 플레이트(GP1-4) 및 제1-6변형 예의 가이드 플레이트(GP1-6) 중 적어도 하나를 포함한다.
도 6에서 프로브 카드(PC)는 도 1을 참조하는 제1실시 예의 가이드 플레이트(GP1)를 구비하는 것으로 도시된다.
프로브 카드(PC)는, 회로 기판(CB'), 인터포저(IP), 공간 변환기(ST), 가이드 플레이트(GP1)를 포함하는 프로브 헤드(PH) 및 전기 전도성 접촉핀(EP)(구체적으로, 프로브 핀)을 포함한다.
프로브 카드(PC)는 회로 기판(CB'), 인터포저(IP), 공간 변환기(ST) 및 프로브 헤드(PH)의 순서를 통해 전기 경로가 마련되어 웨이퍼(W)와 직접 접촉하는 전기 전도성 접촉핀(EP)에 의해 웨이퍼(W)의 패턴을 검사한다. 전기 전도성 접촉핀(EP)은 웨이퍼(W)의 전극 패드(WP)에 접촉되어 웨이퍼(W) 패턴 검사를 수행한다.
프로브 헤드(PH)는 전기 전도성 접촉핀(EP)을 지지하는 것으로서, 인접한 프로브 간의 접촉에 의한 전기적 단락을 방지하는 역할을 한다. 프로브 헤드(PH)는 적어도 하나의 가이드 플레이트(GP1)를 포함하고, 가이드 플레이트(GP1)의 관통홀(PH)에 설치된 전기 전도성 접촉핀(EP)을 지지한다.
도 6을 참조하면, 가이드 플레이트(GP1)는 제1가이드 플레이트(GP1) 및 제2가이드 플레이트(GP1')를 포함한다. 따라서, 프로브 카드(PC)는 2개의 가이드 플레이트(GP1)를 구비한다.
제1가이드 플레이트(GP1)는 제1플레이트(P1)에 형성된 제1안착 영역(SF1)에 구비된다.
제2가이드 플레이트(GP1')는 제1플레이트(P1)의 하부에 제1플레이트(P1)와 서로 반전된 형태로 결합되는 제2플레이트(P2)의 제2안착 영역(SF2)에 안착된다.
제1, 2플레이트(P1, P2)는 서로 간의 위치가 어긋난 상태로 결합된다. 이에 따라 제1, 2가이드 플레이트(GP1, GP1')는 서로 간의 위치가 어긋난 상태로 구비된다. 이로 인해 제1, 2가이드 플레이트(GP1, GP1')의 관통홀(PH)을 통해 삽입되는 전기 전도성 접촉핀(EP)은 제1, 2가이드 플레이트(GP1, GP1') 사이의 이격 거리에 위치하는 중간부가 탄성 변형되는 형태로 구비된다.
제1가이드 플레이트(GP1) 및 제2가이드 플레이트(GP1')는, 금속 바디(MB)를 포함하고, 금속 바디(MB)의 표면을 전체적으로 감싸는 양극산화 절연막(AS) 및 양극산화 절연막(AS)의 표면에 형성되는 증착 절연막(ES)을 포함하는 동일한 구조로 구비된다.
이에 따라, 제1, 2가이드 플레이트(GP1, GP1')는 관통홀(PH)에 삽입되는 전기 전도성 접촉핀(EP)과 절연되면서 전기 전도성 접촉핀(EP)간의 신호 간섭 및 노이즈를 방지한다. 또한, 제1, 2가이드 플레이트(GP1, GP1')는 관통홀(PH)의 내벽에도 형성된 양극산화 절연막(AS) 및 증착 절연막(ES)을 통해 전기 전도성 접촉핀(EP)과 관통홀(PH)의 내벽의 접동 마찰에 대한 내마모성 및 내구성을 구비한다.
따라서, 프로브 카드(PC)는 제1실시 예의 가이드 플레이트(GP1)를 구비함으로써, 웨이퍼(W)의 고주파 특성 검사를 보다 효과적으로 수행할 수 있다.
도 7은 본 발명의 바람직한 제2실시 예에 따른 가이드 플레이트(GP2)를 일부 확대하여 도시한 도이다.
제2실시 예의 가이드 플레이트(GP2)는, 제2실시 예의 가이드 플레이트(GP2)에 설치되는 복수개의 전기 전도성 접촉핀(EP) 중 시그널 핀(Signal Pin)으로서 기능하는 전기 전도성 접촉핀(EP)을 삽입하는 관통홀(PH)의 내벽에는 표면 절연층(SH)을 구비하고, 그라운드 핀(Ground Pin)으로서 기능하는 전기 전도성 접촉핀(EP)을 삽입하는 관통홀(PH)의 내벽에는 표면 절연층(SH)을 구비하지 않는다는 점에서 제1실시 예의 가이드 플레이트(GP1)와 차이가 있다. 이를 제외한 나머지 구성요소는 동일하므로, 이하에서는 특징적인 구성요소들을 중심으로 설명하겠으며, 동일하거나 유사한 구성요소들에 대한 설명은 되도록이면 생략한다.
제2실시 예의 가이드 플레이트(GP2)는, 금속 바디(MB)의 표면을 전체적으로 감싸도록 양극산화 절연막(AS)을 구비하고, 양극산화 절연막(AS)의 표면에 증착 절연막(ES)을 구비한다.
제2실시 예의 가이드 플레이트(GP2)는 복수개의 관통홀(PH) 중 그라운드 핀으로서 기능하는 전기 전도성 접촉핀(EP)이 삽입되는 관통홀(PH)의 내벽 및 관통홀(PH)의 개구 주변에 형성된 양극산화 절연막(AS) 및 증착 절연막(ES)을 제거하여 절연막 제거 영역을 구비한다.
도 7을 참조하면, 제2실시 예의 가이드 플레이트(GP2)는 2개의 관통홀(PH) 중 하나의 관통홀(PH)의 내벽 및 관통홀(PH)의 개구 주변(구체적으로, 금속 바디(MB)의 상부 표면의 전체 영역 중 관통홀(PH)측에 위치하는 일단부 영역 및 금속 바디(MB)의 하부 표면의 전체 영역 중 관통홀(PH)에 측에 위치하는 일단부 영역)에 양극산화 절연막(AS) 및 증착 절연막(ES)을 구비하지 않는다. 이에 따라 관통홀(PH)의 내벽 및 관통홀(PH) 개구 주변에 금속 바디(MB)가 노출된 상태로 구비된다. 이를 통해 제2실시 예의 가이드 플레이트(GP2)는 전체 영역 중 일부 영역에 금속 바디(MB)가 그대로 노출된 상태로 구비되는 절연막 제거 영역을 구비한다. 절연막 제거 영역은, 양극산화 절연막(AS) 및 증착 절연막(ES)을 형성하지 않은 관통홀(PH)의 내벽 및 관통홀(PH)의 개구 주변(구체적으로, 금속 바디(MB)의 상부 표면의 전체 영역 중 관통홀(PH)측에 위치하는 일단부 영역 및 금속 바디(MB)의 하부 표면의 전체 영역 중 관통홀(PH)에 측에 위치하는 일단부 영역)을 포함한다.
제2실시 예의 가이드 플레이트(GP2)는, 금속 바디(MB)가 노출된 상태로 구비되는 절연막 제거 영역에 바람직하게는, 그라운드 핀으로서 기능하는 전기 전도성 접촉핀(EP)이 위치한다.
그라운드 핀은, 접지 기능을 수행한다. 따라서, 관통홀(PH) 내부에서 슬라이딩 이동하는 중 금속 바디(MB)로 이루어진 관통홀(PH)의 내벽에 접촉되어 전기적으로 연결되어도 무방하다. 따라서, 그라운드 핀은, 절연막 제거 영역에 포함되어 금속 바디(MB)가 노출되는 관통홀(PH)에 삽입된다.
일 예로서, 내벽에 양극산화 절연막(AS) 및 증착 절연막(ES)이 구비되지 않는 관통홀(PH)을 제1관통홀(PH1)이라 한다.
제1관통홀(PH1)은, 내벽에 양극산화 절연막(AS) 및 증착 절연막(ES)이 구비되지 않는다. 이 때, 제2실시 예의 가이드 플레이트(GP2)는 제1관통홀(PH1)의 개구 주변에도 양극산화 절연막(AS) 및 증착 절연막(ES)을 구비하지 않는다. 제2실시 예의 가이드 플레이트(GP2)는 금속 바디(MB)의 전체 영역 중 제1관통홀(PH1)의 내벽과, 제1관통홀(PH1)의 개구 주변을 제외한 나머지 영역에는 상기 나머지 영역을 감싸는 양극산화 절연막(AS) 및 증착 절연막(ES)을 구비한다. 제1관통홀(PH1)의 내벽 및 제1관통홀(PH1)의 개구 주변에는 금속 바디(MB)가 노출된다. 제2실시 예의 가이드 플레이트(GP2)는 제1관통홀(PH1)에 그라운드 핀으로서 기능하는 전기 전도성 접촉핀(EP)을 삽입한다.
한편, 제2실시 예의 가이드 플레이트(GP2)는, 복수개의 관통홀(PH) 중 하나의 관통홀(PH)의 내벽 및 관통홀(PH)의 개구 주변을 포함하는 금속 바디(MB)의 표면에 전체적으로 양극산화 절연막(AS) 및 증착 절연막(ES)을 구비한다. 제2실시 예의 가이드 플레이트(GP2)는 그 내벽에 양극산화 절연막(AS) 및 증착 절연막(ES)이 형성된 관통홀(PH)에 바람직하게는, 시그널 핀으로서 기능하는 전기 전도성 접촉핀(EP)을 삽입한다. 이하에서, 내벽에 양극산화 절연막(AS) 및 증착 절연막(ES)이 형성된 관통홀(PH)을 제2관통홀(PH2)이라 한다.
시그널 핀은, 신호를 수신 및 송신하는 기능을 하므로 관통홀(PH)에 삽입된 상태에서 가이드 플레이트(GP2)와 절연 상태를 유지해야 한다.
따라서, 시그널 핀은, 그 내벽에 적어도 양극산화 절연막(AS) 및 증착 절연막 중 하나가 형성된 관통홀(PH)에 삽입된다.
도 7을 참조하면, 제2실시 예의 가이드 플레이트(GP2)는 제2관통홀(PH2)의 내벽에 양극산화 절연막(AS) 및 양극산화 절연막(AS)을 감싸는 증착 절연막(ES)을 구비한다. 이 때, 양극산화 절연막(AS) 및 증착 절연막(ES)은, 제2관통홀(PH2)의 내벽 및 제2관통홀(PH2)의 개구 주변을 포함하여 연속적으로 금속 바디(MB)의 표면을 전체적으로 감싸면서 형성된다.
제2관통홀(PH2)은 전기 전도성 접촉핀(EP)과의 접촉 가능성이 있는 관통홀(PH)의 내벽 및 관통홀(PH)의 개구 주변에 양극산화 절연막(AS) 및 증착 절연막(ES)을 구비함으로써 내부에서 전기 전도성 접촉핀(EP)이 접촉되더라도 전기적으로 연결되지 않는다. 따라서, 제2관통홀(PH2)에는, 바람직하게는, 시그널 핀으로서 기능하는 전기 전도성 접촉핀(EP)이 삽입된다.
제2실시 예의 가이드 플레이트(GP2)는, 복수개의 관통홀(PH) 중 하나는 내벽 및 관통홀(PH)의 개구 주변에 양극산화 절연막(AS) 및 증착 절연막(ES)을 구비하지 않고, 나머지 하나는 그 내벽 및 개구 주변을 포함하는 금속 바디(MB)의 전체에 양극산화 절연막(AS) 및 증착 절연막(ES)을 구비한다.
다시 말해, 제2실시 예의 가이드 플레이트(GP2)는, 복수개의 관통홀(PH) 중 하나는 관통홀(PH)의 내부에서 금속 바디(MB)가 그대로 노출되도록 하고, 나머지 하나는 관통홀(PH)의 내부에서 표면 절연층(SH)에 의해 금속 바디(MB)가 비노출되도록 한다.
제2실시 예의 가이드 플레이트(GP2)는 그 내부에 금속 바디(MB)가 비노출되는 관통홀(PH)에 시그널 핀으로서 기능하는 전기 전도성 접촉핀(EP)을 삽입하고, 그 내부에 금속 바디(MB)가 노출되는 관통홀(PH)에 그라운드 핀으로서 기능하는 전기 전도성 접촉핀(EP)을 삽입한다.
이에 따라 제2실시 예의 가이드 플레이트(GP2)는 시그널 핀을 삽입한 위치에서는 시그널 핀과 관통홀(PH)간의 절연 상태를 유지하면서도 그라운드 핀을 삽입한 위치에서는 그라운드 핀과 금속 바디(MB)를 접촉시켜 접지되도록 한다.
이를 통해 제2실시 예의 가이드 플레이트(GP2)는 별도의 접지 금속층(GM)을 마련하지 않을 수 있다.
도 7의 제2실시 예의 가이드 플레이트(GP2)는 제1관통홀(PH1)의 내벽 및 제1관통홀(PH1)의 개구 주변에 양극산화 절연막(AS) 및 증착 절연막(ES)을 구비하지 않는 구조를 갖는다. 이 경우, 제2실시 예의 가이드 플레이트(GP2)는 테스트 소켓(TS)으로 구비되는 검사 장치(TD)에 구비되어 바람직하게는, 소켓핀으로 구비되는 전기 전도성 접촉핀(EP)이 설치된다.
이와는 달리, 제2실시 예의 가이드 플레이트(GP2)는 제1관통홀(PH1)의 내벽에만 양극산화 절연막 및 증착 절연막(ES)을 구비하지 않을 수 있다. 이 경우, 제2실시 예의 가이드 플레이트(GP2)는 프로브 카드(PC)로 구비되는 검사 장치(TD)에 구비되어 프로브 핀으로 구비되는 전기 전도성 접촉핀(EP)이 설치된다.
전술한 바와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 통상의 기술자는 하기의 특허 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 또는 변형하여 실시할 수 있다.
*도면의 주요 부호
GP1: 가이드 플레이트
MB: 금속 바디 PH: 관통홀
SH: 표면 절연층
AS: 양극산화 절연막 ES: 증착 절연막
ID: 검사 장치
TS: 테스트 소켓 PC: 프로브 카드
TD: 검사 장치

Claims (6)

  1. 상, 하로 관통되는 관통홀을 포함하는 금속 바디; 및
    상기 금속 바디의 표면에 형성되는 표면 절연층;을 포함하는 가이드 플레이트.
  2. 제1항에 있어서,
    상기 표면 절연층을 관통하여 상기 금속 바디와 연결되는 접지 금속층을 포함하는 가이드 플레이트.
  3. 제1항에 있어서,
    상기 표면 절연층은 상기 금속 바디를 양극 산화하여 형성된 양극산화 절연막을 포함하는, 가이드 플레이트.
  4. 제1항에 있어서,
    상기 표면 절연층은 원자층 증착에 의해 형성된 증착 절연막을 포함하는, 가이드 플레이트.
  5. 제1항에 있어서,
    상기 표면 절연층은,
    상기 금속 바디를 양극 산화하여 형성된 양극산화 절연막; 및
    상기 양극산화 절연막의 표면에 원자층 증착에 의해 형성된 증착 절연막;을 포함하는, 가이드 플레이트.
  6. 관통홀을 포함하는 금속 바디 및 상기 금속 바디의 표면에 형성되는 표면 절연층을 포함하는 가이드 플레이트; 및
    상기 관통홀에 삽입되는 전기 전도성 접촉핀;을 포함하는, 검사 장치.
KR1020220129787A 2022-10-11 2022-10-11 가이드 플레이트 및 이를 포함하는 검사 장치 KR20240050065A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220129787A KR20240050065A (ko) 2022-10-11 2022-10-11 가이드 플레이트 및 이를 포함하는 검사 장치
US18/485,262 US20240118337A1 (en) 2022-10-11 2023-10-11 Guide plate and test device including same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220129787A KR20240050065A (ko) 2022-10-11 2022-10-11 가이드 플레이트 및 이를 포함하는 검사 장치

Publications (1)

Publication Number Publication Date
KR20240050065A true KR20240050065A (ko) 2024-04-18

Family

ID=90574076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220129787A KR20240050065A (ko) 2022-10-11 2022-10-11 가이드 플레이트 및 이를 포함하는 검사 장치

Country Status (2)

Country Link
US (1) US20240118337A1 (ko)
KR (1) KR20240050065A (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018077090A (ja) 2016-11-08 2018-05-17 日本電子材料株式会社 プローブカード用ガイド板
KR102193964B1 (ko) 2013-03-18 2020-12-22 일본전자재료(주) 프로브 카드용 가이드판

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102193964B1 (ko) 2013-03-18 2020-12-22 일본전자재료(주) 프로브 카드용 가이드판
JP2018077090A (ja) 2016-11-08 2018-05-17 日本電子材料株式会社 プローブカード用ガイド板

Also Published As

Publication number Publication date
US20240118337A1 (en) 2024-04-11

Similar Documents

Publication Publication Date Title
KR20010071808A (ko) 패시베이션을 가진 반도체 부품
US7268423B2 (en) Flexible rewiring plate for semiconductor components, and process for producing it
KR102651978B1 (ko) 광전자 반도체 칩 및 광전자 반도체 칩을 제조하기 위한 방법
JP2019519118A5 (ko)
US11081427B2 (en) Semiconductor device with through silicon via structure
US20220102165A1 (en) Conductive via structure
CN103094231A (zh) 电子器件以及用于制造电子器件的方法
US11476187B2 (en) Semiconductor device having capacitor on substrate
KR20240050065A (ko) 가이드 플레이트 및 이를 포함하는 검사 장치
CN110273140A (zh) 气体簇射头、成膜设备以及用于形成半导体结构的方法
US5635244A (en) Method of forming a layer of material on a wafer
CN104022073A (zh) 微电子器件的制造方法
KR100564605B1 (ko) 반도체 소자의 금속 배선 형성 방법
US20060201428A1 (en) Shower head and method of fabricating the same
KR101345628B1 (ko) 반도체 패키지의 검사장치
CN112582364A (zh) 焊盘结构及其形成方法、半导体器件及其形成方法
JPS63188959A (ja) 半導体装置およびその製造方法
US12034038B2 (en) Method for manufacturing capacitor structure
CN210272339U (zh) 焊盘结构及半导体器件
US20230288450A1 (en) Probe card device
US6686621B2 (en) Semiconductor device
US20220310803A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20220304201A1 (en) Module
US20230274996A1 (en) Chip arrangement, chip package, method of forming a chip arrangement, and method of forming a chip package
US20220384585A1 (en) Integrated electronic circuit including a field plate for the local reduction of the electric field and related manufacturing process