KR20240048684A

KR20240048684A - 엑스선 디텍터

Info

Publication number: KR20240048684A
Application number: KR1020220128308A
Authority: KR
Inventors: 이호석; 정진웅
Original assignee: 주식회사 레이언스; (주)바텍이우홀딩스
Priority date: 2022-10-07
Filing date: 2022-10-07
Publication date: 2024-04-16

Abstract

본 발명은 다수의 픽셀이 배치된 액티브영역 및 상기 액티브영역 주변의 비액티브영역을 포함하는 기판을 포함하고, 상기 픽셀은, 픽셀전극과; 상기 픽셀전극에 접속되고 광도전체로 형성된 제1전극과, 상기 제1전극에 대향하는 제2전극을 포함하는 제1캐패시터와; 상기 픽셀전극에 게이트전극이 연결된 제 1 트랜지스터와; 상기 픽셀전극과 상기 제 1 트랜지스터의 게이트전극 간의 노드에 소스전극이 연결된 제 2 트랜지스터와; 상기 제 1 트랜지스터의 소스전극에 드레인전극이 연결된 제 3 트랜지스터를 포함하는 X선 디텍터를 제공한다.

Description

엑스선 디텍터{X-ray detector}

본 발명은 엑스선 디텍터에 관한 것이다.

근래에는, X선 촬영을 위해 디지털 방식의 디텍터가 널리 사용되고 있다.

X선 디텍터로서 일반적으로 간접변환 방식의 디텍터가 사용된다. 간접변환 방식의 디텍터는 X선을 가시광선으로 변환하는 신틸레이터를 구비하며, 가시광선을 전기적 신호로 변환하게 된다.

이처럼 간접변환 방식의 디텍터는 신틸레이터를 필수적으로 구비하게 되므로, 신틸레이터에서 발생하는 부수적인 광자 노이즈로 인해 영상의 해상도 품질 저하가 불가피하다.

본 발명은 간접변환 방식의 디텍터를 사용함에 따른 해상도 품질 저하를 개선할 수 있는 방안을 제공하는 것에 과제가 있다.

상기와 같은 과제를 달성하기 위하여, 본 발명은 다수의 픽셀이 배치된 액티브영역 및 상기 액티브영역 주변의 비액티브영역을 포함하는 기판을 포함하고, 상기 픽셀은, 픽셀전극과; 상기 픽셀전극에 접속되고 광도전체로 형성된 제1전극과, 상기 제1전극에 대향하는 제2전극을 포함하는 제1캐패시터와; 상기 픽셀전극에 게이트전극이 연결된 제 1 트랜지스터와; 상기 픽셀전극과 상기 제 1 트랜지스터의 게이트전극 간의 노드에 소스전극이 연결된 제 2 트랜지스터와; 상기 제 1 트랜지스터의 소스전극에 드레인전극이 연결된 제 3 트랜지스터를 포함하는 X선 디텍터를 제공한다.

상기 픽셀은, 상기 노드에 소스전극이 연결된 제 4 트랜지스터와; 상기 제 4 트랜지스터의 드레인전극에 연결된 제2캐패시터를 포함할 수 있다.

상기 제1캐패시터의 제2전극은 고전위 구동전압을 인가받고, 상기 고전위 구동전압은, 상기 제 2 트랜지스터에 인가되는 리셋전압 보다 높은 준위를 가질 수 있다.

상기 제1캐패시터의 제2전극은 저전위 구동전압을 인가받고, 상기 저전위 구동전압은, 상기 제 2 트랜지스터에 인가되는 리셋전압 보다 낮은 준위를 가질 수 있다.

상기 제1캐패시터의 제1전극을 형성하는 광도전체는, PV(Perovskite), CdTe, CdZnTe, PbO, PbI₂, HgI₂, GaAs, Se, TlBr, BiI₃ 중 적어도 하나를 포함할 수 있다.

상기 액티브영역과 비액티브영역 간의 경계를 따라 형성된 가드링을 더 포함하고, 상기 가드링에는 DC 전압이 인가될 수 있다.

상기 DC 전압은, 상기 제 2 트랜지스터에 인가되는 리셋전압일 수 있다.

상기 제1캐패시터는 MOS 캐패시터일 수 있다.

상기 제1캐패시터의 제1전극은 상기 픽셀전극 상에 이와 직접 접촉하고, 상기 제1캐패시터의 제1전극 상에 보호막이 형성되고, 상기 보호막 상에 상기 제1캐패시터의 제1전극이 형성될 수 있다.

본 발명에 따르면, X선 디텍터는 광도전체를 캐패시터의 일 전극으로 사용하여 X선을 직접 전기적 신호로 변환할 수 있다. 이에 따라, 신틸레이터를 사용한 간접변환 방식에서의 광자 노이즈를 제거할 수 있다.

그리고, DC 전압이 인가되는 가드링을 형성함으로써, 최외곽 픽셀에 대한 전기적 간섭을 차단할 수 있다.

따라서, 고해상도의 고품위 영상을 획득할 수 있다.

도 1은 본 발명의 제1실시예에 따른 직접방식 X선 디텍터의 구성을 개략적으로 도시한 블럭도.
도 2는 본 발명의 제1실시예에 따른 픽셀 구조를 개략적으로 도시한 회로도.
도 3은 본 발명의 제1실시예에 따른 픽셀전극을 개략적으로 도시한 평면도.
도 4는 도 1의 절단선 IV-IV'를 따라 도시한 단면도로서, 액티브영역 가장자리 부분을 개략적으로 도시한 단면도.
도 5는 본 발명의 제2실시예에 따른 픽셀 구조를 개략적으로 도시한 회로도.
도 6은 종래의 간접변환 방식의 X선 디텍터와 본 발명의 실시예들에 따른 X선 디텍터를 통해 촬영된 라인차트 영상을 비교한 사진.

이하, 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다.

도 1은 본 발명의 제1실시예에 따른 직접방식 X선 디텍터의 구성을 개략적으로 도시한 블럭도이고, 도 2는 본 발명의 제1실시예에 따른 픽셀 구조를 개략적으로 도시한 회로도이다.

도 1 및 2를 참조하면, 본 발명의 실시예에 따른 X선 디텍터(10)는 직접변환 방식의 디텍터로서 신틸레이터를 구비하지 않고 X선을 직접 검출하여 전기적 신호를 생성할 수 있다. 이러한 X선 디텍터(10)는, 구강내(intra oral) 센서, 파노라마 센서, CT 센서 등 다양한 종류의 X선 센서로 사용될 수 있다.

X선 디텍터(10)는 픽셀어레이(pixel array) 패널(110)과 로우(row)제어회로(120)와 리드아웃(read out)회로(130)를 포함할 수 있다.

픽셀어레이 패널(110)은 실질적으로 X선을 수광하고 검출하는 영역인 액티브영역(AA)과, 액티브영역(AA) 외측에 위치하는 비액티브영역(NA)을 포함할 수 있다.

액티브영역(AA)에는 다수의 픽셀(P)로 구성된 픽셀어레이가 배치되는데, 이러한 다수의 픽셀(P)은 다수의 로우 라인과 다수의 컬럼 라인을 따라 매트릭스 형태로 배열될 수 있다.

한편, 액티브영역(AA)의 경계(즉, 액티브영역(AA)과 비액티브영역(NA) 간의 경계)에는, 이 경계를 따라 액티브영역(AA)을 둘러싸는 가드링(GR)이 형성될 수 있다.

로우제어회로(120)는, 픽셀어레이 패널(100)을 로우 라인 단위로 제어할 수 있다. 이에 관해, 로우제어회로(120)는 로우 라인 단위로 선택신호(SEL)를 순차적으로 출력하고, 이에 응답하여 해당 로우 라인의 픽셀(P)이 선택될 수 있다.

리드아웃회로(130)는, 각 컬럼 라인을 따라 연장된 신호 출력배선(SL_도면에 없습니다.)과 연결되며, 신호 출력배선(SL)을 통해 선택된 로우 라인의 픽셀(P)에서 출력된 전기적 신호인 픽셀 신호를 리드아웃하게 된다. 리드아웃회로(130)는, 입력된 픽셀 신호를 디지털 신호로 변환할 수 있다.

픽셀(P)은 X선을 직접 전기적 신호로 검출하는 단위 센서에 해당되는 구성이다. 이와 같은 픽셀(P)은, X선이 조사되면 대응되는 전하를 발생하는 광도전체를 포함할 수 있다.

이때, 본 실시예에서는, 광도전체를 캐패시터의 일 전극으로 사용하여 발생된 전하를 직접 저장할 수 있으며, 이에 대해 아래에서 보다 상세하게 설명한다.

각 픽셀(P)에는 다수의 트랜지스터가 구비될 수 있는데, 본 실시예에서는 4개의 트랜지스터가 구비된 소위 4T 구조의 픽셀(P)을 일예로 한다. 그리고, 각 픽셀(P)에는 하나 이상의 캐패시터가 구비될 수 있는데, 본 실시예에서는 2개의 캐패시터가 구비된 구조를 일예로 한다. 이렇게 구성된 본 실시예의 픽셀(P)은 소위 4T-2C 구조라고 할 수 있다. 또한, 각 픽셀(P)에는 광도전체와 직접 연결되어(또는 직접 접촉하여) 광도전체에서 발생된 전하를 수집하는 픽셀전극(Ep)을 구비할 수 있다.

픽셀(P)은 4개의 트랜지스터로서, 제 1 트랜지스터인 소스팔로우(source follow)트랜지스터(Tsf)와, 제 2 트랜지스터인 리셋(reset)트랜지스터(Tr)와, 제 3 트랜지스터인 선택트랜지스터(Tse)와, 제 4 트랜지스터인 감도제어트랜지스터(또는 감도선택트랜지스터)(Tsen)를 포함할 수 있다.

리셋트랜지스터(Tr)는 픽셀(P)에 대한 리셋 기능을 수행하게 된다. 리셋트랜지스터(Tr)의 게이트전극은 리셋신호(RST)를 인가받고, 드레인전극은 리셋전압(Vr)을 인가받고, 소스전극은 픽셀전극(Ep)에 연결될 수 있다.

소스팔로우트랜지스터(Tsf)는, X선 조사에 따라 노드(N)에 발생된 픽셀 신호 즉 전압에 대한 버퍼 기능을 수행하게 된다. 소스팔로우트랜지스터(Tsf)의 게이트전극은 리셋트랜지스터(Tr)와 픽셀전극(Ep) 간의 노드(N)에 연결되고, 드레인전극은 리셋전압(Vr)을 인가받게 되며, 소스전극은 선택트랜지스터(Tse)에 연결될 수 있다.

선택트랜지스터(Tse)는 선택신호(SEL)에 따라 픽셀 신호를 출력하는 기능을 수행하게 된다. 선택트랜지스터(Tse)의 게이트전극은 선택신호(SEL)를 인가받고, 드레인전극은 소스팔로우트랜지스터(Tsf)의 소스전극에 연결되고, 소스전극은 신호 출력배선(SL)에 연결될 수 있다.

감도제어트랜지스터(Tsen)는 감도제어신호(SENS)에 따라 2개의 캐패시터인 제1캐패시터(C1)와 제2캐패시터(C2)의 연결을 온/오프 스위칭할 수 있다. 감도제어트랜지스터(Tsen)의 게이트전극은 감도제어신호(SENS)를 인가받고, 소스전극은 노드(N)에 접속된 제1캐패시터(C1)에 연결되고, 드레인전극은 제2캐패시터(C2)에 연결될 수 있다.

제1캐패시터(C1)는 실질적으로 픽셀(P)의 주 캐패시터에 해당되는 것으로서, 입사된 X선 의해 발생된 전하를 저장할 수 있다. 이러한 제1캐패시터(C1)는 서로 마주보는(또는 대향하는) 제1전극(E11) 및 제2전극(E12)을 포함할 수 있다.

여기서, 본 실시예에서는, 제1캐패시터(C1)의 제1전극(E11)은 광도전체로 구성될 수 있다. 제1전극(E11)를 구성하는 광도전체는, 우수한 전하 이동 특성, 높은 흡수 계수, 낮은 암 전류, 낮은 전자-정공 쌍 발생 에너지의 특성을 가질 수 있는 물질이 사용될 수 있다. 예를 들면, 광도전체는, PV(Perovskite), CdTe, CdZnTe, PbO, PbI₂, HgI₂, GaAs, Se, TlBr, BiI₃와 같은 광도전물질 그룹 중 적어도 하나로 형성될 수 있다.

이러한 제1전극(E11)은 픽셀전극(Ep)에 접속될 수 있다. 이에 따라, 광도전체의 제1전극(E11)에서 발생된 전하는, 실질적으로 픽셀전극(Ep)에 수집될 수 있다. 이처럼, 제1전극(E11) 및 픽셀전극(Ep)은, 실질적으로 전하가 수집되는 하나의 전극에 해당되는 것으로 볼 수 있다.

그리고, 제1캐패시터(C1)의 제2전극(E12)은 금속 물질로 이루어질 수 있다. 이러한 제2전극(E12)에는 구동전압(Vcc)(또는 바이어스 전압)이 인가될 수 있다.

여기서, 설명의 편의를 위해, 구동전압(Vcc)은 제1구동전압(Vcc)이라 한다.

이와 같은 제1구동전압(Vcc)은, 제1전극(E11)에 발생된 전하와 반대되는 극성을 가져 발생된 전하가 제1캐패시터(C1)에 저장될 수 있도록 한다.

이와 관련하여 예를 들면, 본 실시예에서, 제1캐패시터(C1)는 전자를 저장하도록 구성될 수 있으며, 이를 위해 제1구동전압(Vcc)으로서 정극성의 고전위 전압이 인가될 수 있다.

이때, 제1구동전압(Vcc)의 준위는 리셋전압(Vr)의 준위 보다 높게 설정될 수 있다.

이와 같이, 본 실시예에서는, 제1캐패시터(C1)의 일전극을 광도전체로 구성함으로써, 직접적으로 전하를 발생시키고 저장할 수 있게 된다.

이처럼, 본 실시예에서는, 제1캐패시터(C1)를 MOS(metal oxide semiconductor) 캐패시터로 구성할 수 있다.

이와 같은 MOS 캐패시터는, CMOS 방식에서의 일반적인 캐패시터와 비교할 때, 작은 크기로도 동일한 정전용량을 확보할 수 있게 되므로, 본 실시예의 X선 디텍터는 고해상도의 고품질 영상을 구현할 수 있다.

제2캐패시터(C2)는 실질적으로 픽셀(P)의 보조 캐패시터에 해당되는 것으로서, 감도제어트랜지스터(Tsen)에 의해 제1캐패시터(C1)와 선택적으로 연결될 수 있다.

제2캐패시터(C2)의 제1전극(E21)은 감도제어트랜지스터(Tsen)의 드레인에 연결될 수 있고, 제2전극(E22)은 구동전압(Vcc)을 인가받을 수 있다.

이러한 제2캐패시터(C2)를 구비함으로써, 픽셀(P)의 정전용량(capacitance)은 필요에 따라 조절 가능하게 되어, 결과적으로 X선 디텍터(10)의 감도 조절이 가능해 질 수 있다.

이와 관련하여 예를 들면, 감도제어트랜지스터(Tsen)가 턴온 상태가 되면, 제1캐패시터(C1)와 제2캐패시터(C2)가 전기적으로 연결되어, 픽셀(P)은 실질적으로 제1캐패시터(C1) 및 제2캐패시터(C2)가 결합된 캐패시터를 이용하여 발생된 전하를 저장할 수 있다. 이 경우에, 픽셀(P)은 상대적으로 큰 정전용량을 갖게 되므로, X선 디텍터(10)는 저감도 디텍터로서 동작할 수 있다.

반대로, 감도제어트랜지스터(Tsen)가 턴오프 상태가 되면, 제1캐패시터(C1)와 제2캐패시터(C2)가 전기적으로 분리되며, 픽셀(P)은 실질적으로 제1캐패시터(C1)만으로 구성된 캐패시터를 이용하여 발생된 전하를 저장할 수 있다. 이 경우에, 픽셀(P)은 상대적으로 작은 정전용량을 갖게 되므로, X선 디텍터(10)는 고감도 디텍터로서 동작할 수 있다.

이처럼, 본 실시예에 따르면, 사용자의 필요에 따라 제2캐패시터(C2)를 활성화하거나 비활성화할 수 있어, X선 디텍터(10)의 감도를 선택적으로 조절할 수 있다.

더욱이, 위와 같이 픽셀(P)의 정전용량을 조절할 수 있게 됨으로써, X선 디텍터의 다이나믹 레인지(dynamic range)를 조절할 수 있다.

이하, 본 발명의 실시예에 따른 직접변환 방식의 X선 디텍터(10)의 구동방법에 대해 설명한다.

먼저, X선이 조사되면, 각 픽셀(P)의 제1캐패시터(C1)에 구비된 광도전체의 제1전극(E11)에는 조사된 X선량에 대응되는 전하가 발생되고, 이는 제1캐패시터(C1)에 저장된다. 이에 따라, 노드(N)에는 저장된 전하에 대응되는 픽셀 전압이 발생되고, 이 픽셀 전압은 소스팔로우트랜지스터(Tsf)의 게이트전극에 인가된다.

선택트랜지스터(Tse)에 선택신호(SEL)가 인가되어 선택트랜지스터(Tse)가 턴온되면, 픽셀 전압에 대응되는 전류(I_col)가 발생되어 신호 출력배선(SL)을 따라 흐르게 되며, 이 전류(I_col)는 픽셀(P)의 출력 신호로서 리드아웃회로(130)로 전송된다.

위와 같은 신호 출력 과정이 진행된 후, 다음 번 신호 출력 이전에 픽셀(P)에 대한 리셋 과정이 진행될 수 있다. 이를 위해, 리셋트랜지스터(Tr)에 리셋신호(RST)를 인가하고, 이에 따라 리셋트랜지스터(Tr)는 턴온되어 노드(N)에는 리셋전압(Vr)이 인가된다. 이로 인해, 제1캐패시터(C1)와 소스팔로우트랜지스터(Tsf)는 리셋 상태를 가질 수 있게 된다.

이와 같이 리셋 동작이 완료된 후, 픽셀(P)로부터 신호 출력 동작이 재차 수행될 수 있다.

위와 같은 과정은, 감도제어트랜지스터(Tsen)가 턴오프된 상태에서 제1캐패시터(C1)를 선택하여 X선 디텍터(10)를 고감도 디텍터로 사용한 구동 과정이다.

저감도 디텍터로 구동하는 경우에는, 감도제어신호(SENS)를 감도제어트랜지스터(Tsen)에 인가하고, 이에 따라 감도제어트랜지스터(Tsen)가 턴온 상태가 되고 제1캐패시터(C1)와 함께 제2캐패시터(C2)가 선택될 수 있다.

이에 따라, 발생된 전하는 제1캐패시터(C1) 및 제2캐패시터(C2)에 저장될 수 있게 된다. 이로 인해, 노드(N)에는 제1캐패시터(C1) 및 제2캐패시터(C2)의 정전용량에 따른 픽셀 전압이 발생할 수 있다.

이처럼, 본 실시예에서는, 제2캐패시터(C2)를 필요에 따라 선택함으로써 픽셀 출력 신호의 이득(또는 게인)을 조절하여 감도를 조절할 수 있다.

한편, 도 1을 재차 참조하여 보면, 본 실시예의 X선 디텍터(10)는, 액티브영역(AA)의 경계를 따라 형성된 가드링(GR)을 구비할 수 있다. 이 가드링(GR)은 금속물질로 형성될 수 있는데, 예를 들면 픽셀전극(Ep)과 동일한 금속물질로 동일 공정에서 형성될 수 있다.

이러한 가드링(GR)에는 일정한 전위의 DC 전압이 인가될 수 있는데, 예를 들면 초기화전압(Vr)이 인가될 수 있다. 이 경우에, 각 픽셀(P)은 가드링(GR)으로부터 연장된 초기화배선(미도시)을 통해 초기화전압(Vr)을 제공받을 수 있다.

이처럼, DC 전압이 인가되는 가드링(GR)을 형성함으로써, 가드링(GR)은 액티브영역(AA)에 대한 비액티브영역(NA)의 전기적 간섭을 차단할 수 있다.

이와 관련하여, 비액티브영역(NA)에는 각종 신호 전송 및/또는 전압 전송 배선이 존재하게 되며, 이러한 배선은 액티브영역(AA)의 최외곽 부분에 위치하는 픽셀(P)에 전기적 간섭을 일으켜 X선 영상 품질을 저하시킬 수 있다.

이에 대해, 본 실시예에서는, 가드링(GR)을 통해 비액티브영역(NA)과 액티브영역(AA)을 전기적으로 차단할 수 있게 되어, 액티브영역(AA)의 최외곽 픽셀(P)에 대한 전기적 간섭을 방지할 수 있다.

도 3은 본 발명의 제1실시예에 따른 픽셀전극을 개략적으로 도시한 평면도이다. 도 4는 도 1의 절단선 IV-IV'를 따라 도시한 단면도로서, 액티브영역 가장자리 부분을 개략적으로 도시한 단면도이다.

앞서 언급한 바와 같이, 본 실시예에서는 광도전체를 제1캐패시터(C1)의 제1전극(E11)으로서 사용하게 되는데, 제1전극(E11)에서 발생된 전하를 효과적으로 수집하고 또한 제1전극(E11)을 픽셀 내 다른 소자들에 전기적으로 연결하기 위해 픽셀전극(Ep)이 구비될 수 있다.

이러한 픽셀전극(Ep)은 픽셀(P) 내에서 픽셀(P) 사이즈의 40~60%, 바람직하게는 45~55%로 형성될 수 있는데, 이와 관련하여 도 3을 참조하여 예를 들면, 픽셀(P)이 가로 및 세로가 각각 14.8um인 정사각형 형상이라 할 경우, 픽셀전극(Ep)은 가로 및 세로가 각각 10.2um이며 4개의 코너가 대각 방향으로 경사진 형태의 정사각형 형상을 가질 수 있다. 참고로, 픽셀전극(Ep)의 코너가 대각방향으로 경사진 형태를 나타내는 이유는 모서리가 직각 형상일 경우에 나타날 수 있는 에지 부분의 불필요한 전계 집중을 방지해서 열화(damage)를 줄이고 전하 수집효율을 높이기 위한 것이다. 픽셀전극(Ep)의 모서리가 둥글게 라운드 진 형태를 나타내더라도 같은 효과를 기대할 수 있다.

한편, 픽셀 구조 및 액티브영역(AA)의 경계에서의 구조와 관련하여 도 4를 참조하여 보면, X선 디텍터(10)의 픽셀어레이 패널(110)의 기판(111) 상에는 각 픽셀(P)에 해당 픽셀전극(Ep)이 형성될 수 있다. 한편, 액티브영역(AA)의 경계에는 가드링(GR)이 형성될 수 있다.

이때, 가드링(GR)은 액티브영역(AA)의 최외곽에 위치한 픽셀(P)의 픽셀전극(Ep)과 일정 간격 이격될 수 있다.

픽셀전극(Ep) 상에는 이와 직접 접촉하는 제1캐패시터(C1)의 제1전극(E11)이 형성될 수 있다. 이러한 제1전극(E11)은 광도전체로 이루어질 수 있다. 그리고, 제1전극(E11)은, 각 픽셀(P) 별로 패턴된 형태로 형성될 수 있다.

제1캐패시터(C1)의 제1전극(E11) 상에는, 실질적으로 기판(111) 전면에 걸쳐 산화막 재질의 보호막(120)이 형성될 수 있다.

보호막(120) 상에는, 제1캐패시터(C1)의 제2전극(E12)이 형성될 수 있다. 이 제2전극(E12)은 실질적으로 액티브영역(AA) 전체에 걸쳐 형성될 수 있는데, 즉 제2전극(E12)은 모든 픽셀(P)에 공통적으로 형성된 공통전극에 해당될 수 있다.

이에 따라, 제1캐패시터(C1)는, 제1전극(E11) 및 제2전극(E12)과 이들 사이의 보호막(120)을 유전체로 하여 구성될 수 있다.

한편, 제1캐패시터(C1)의 제2전극(E12)은, 실질적으로 제2캐패시터(C2)의 제2전극(E22)으로 사용될 수 있다.

도 5는 본 발명의 제2실시예에 따른 픽셀 구조를 개략적으로 도시한 회로도이다.

제2실시예에서는, 전술한 제1실시예의 X선 디텍터와 동일 유사한 구성에 대해 구체적인 설명을 생략할 수 있다.

도 5를 참조하면, 제2실시예의 X선 디텍터에서는, 각 픽셀(P)은 정공을 수집하여 저장하도록 구성될 수 있다. 이에 따라, 각 픽셀(P) 내의 소자들의 연결 관계와 전압은, 제1실시예와 다르게 구성될 수 있다.

이와 관련하여 예를 들면, 제1캐패시터(C1)의 제2전극(E12)에는 구동전압(Vss)으로서 부극성의 저전위 전압이 인가될 수 있다. 한편, 구동전압으로서 접지전압(GND)이 사용될 수도 있다.

한편, 설명의 편의를 위해, 구동전압(Vss)은 제2구동전압(Vss)이라 한다.

여기서, 제2구동전압(Vss)의 준위는 리셋전압(Vr)의 준위 보다 낮게 설정될 수 있다.

그리고, 제2캐패시터(C2)의 제2전극(E22) 또한 제2구동전압(Vss)을 인가받을 수 있다.

또한, 소스팔로우트랜지스터(Tsf)의 드레인전극은 제2구동전압(Vss)을 인가받도록 구성될 수 있다.

도 6은 종래의 간접변환 방식의 X선 디텍터와 본 발명의 실시예들에 따른 X선 디텍터를 통해 촬영된 라인차트 영상을 비교한 사진이다.

도 6을 참조하면, 종래의 간접변환 방식에 비해, 본 실시예의 직접변환 방식에서, 라인차트의 라인들이 선명하게 구분됨을 확인할 수 있다.

이처럼, 본 실시예의 X선 디텍터에 따르면, 고해상도의 고품위 영상을 획득할 수 있다.

전술한 바와 같이 본 발명의 실시예들에 따르면, X선 디텍터는 광도전체를 캐패시터의 일 전극으로 사용하여 X선을 직접 전기적 신호로 변환할 수 있다. 이에 따라, 신틸레이터를 사용한 간접변환 방식에서의 광자 노이즈를 제거할 수 있다.

따라서, 고해상도의 고품위 영상을 획득할 수 있다.

전술한 본 발명의 실시예는 본 발명의 일예로서, 본 발명의 정신에 포함되는 범위 내에서 자유로운 변형이 가능하다. 따라서, 본 발명은, 첨부된 특허청구범위 및 이와 등가되는 범위 내에서의 본 발명의 변형을 포함한다.

10: X선 디텍터 110: 센서 어셈블리
111: 기판 120: 보호막
Tse: 선택트랜지스터
Tsf: 소스팔로우트랜지스터
Tr: 리셋트랜지스터
Tsen: 감도제어트랜지스터
C1,C2: 제1,2캐패시터
E11,C12: 제1캐패시터의 제1,2전극
E21,C22: 제2캐패시터의 제1,2전극
Ep: 픽셀전극
N: 노드
Vr: 리셋전압
Vcc: 구동전압

Claims

다수의 픽셀이 배치된 액티브영역 및 상기 액티브영역 주변의 비액티브영역을 포함하는 기판을 포함하고,
상기 픽셀은,
픽셀전극과;
상기 픽셀전극에 접속되고 광도전체로 형성된 제1전극과, 상기 제1전극에 대향하는 제2전극을 포함하는 제1캐패시터와;
상기 픽셀전극에 게이트전극이 연결된 제 1 트랜지스터와;
상기 픽셀전극과 상기 제 1 트랜지스터의 게이트전극 간의 노드에 소스전극이 연결된 제 2 트랜지스터와;
상기 제 1 트랜지스터의 소스전극에 드레인전극이 연결된 제 3 트랜지스터를 포함하는
X선 디텍터.
제 1 항에 있어서,
상기 픽셀은, 상기 노드에 소스전극이 연결된 제 4 트랜지스터와;
상기 제 4 트랜지스터의 드레인전극에 연결된 제2캐패시터를 포함하는
X선 디텍터.
제 1 항에 있어서,
상기 제1캐패시터의 제2전극은 고전위 구동전압을 인가받고,
상기 고전위 구동전압은, 상기 제 2 트랜지스터에 인가되는 리셋전압 보다 높은 준위를 갖는
X선 디텍터.
제 1 항에 있어서,
상기 제1캐패시터의 제2전극은 저전위 구동전압을 인가받고,
상기 저전위 구동전압은, 상기 제 2 트랜지스터에 인가되는 리셋전압 보다 낮은 준위를 갖는
X선 디텍터.
제 1 항에 있어서,
상기 제1캐패시터의 제1전극을 형성하는 광도전체는, PV(Perovskite), CdTe, CdZnTe, PbO, PbI₂, HgI₂, GaAs, Se, TlBr, BiI₃ 중 적어도 하나를 포함하는
X선 디텍터.
제 1 항에 있어서,
상기 액티브영역과 비액티브영역 간의 경계를 따라 형성된 가드링을 더 포함하고,
상기 가드링에는 DC 전압이 인가되는
X선 디텍터.
제 6 항에 있어서,
상기 DC 전압은, 상기 제 2 트랜지스터에 인가되는 리셋전압인
X선 디텍터.
제 1 항에 있어서,
상기 제1캐패시터는 MOS 캐패시터인
X선 디텍터.
제 1 항에 있어서,
상기 제1캐패시터의 제1전극은 상기 픽셀전극 상에 이와 직접 접촉하고,
상기 제1캐패시터의 제1전극 상에 보호막이 형성되고,
상기 보호막 상에 상기 제1캐패시터의 제1전극이 형성된
X선 디텍터.