KR20240036711A - 광전자 반도체 소자들을 위한 이송 방법 - Google Patents

광전자 반도체 소자들을 위한 이송 방법 Download PDF

Info

Publication number
KR20240036711A
KR20240036711A KR1020247007545A KR20247007545A KR20240036711A KR 20240036711 A KR20240036711 A KR 20240036711A KR 1020247007545 A KR1020247007545 A KR 1020247007545A KR 20247007545 A KR20247007545 A KR 20247007545A KR 20240036711 A KR20240036711 A KR 20240036711A
Authority
KR
South Korea
Prior art keywords
optoelectronic semiconductor
semiconductor elements
subset
carrier
optoelectronic
Prior art date
Application number
KR1020247007545A
Other languages
English (en)
Inventor
페터 스타우스
알렉산더 푀퍼
Original Assignee
에이엠에스-오스람 인터내셔널 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이엠에스-오스람 인터내셔널 게엠베하 filed Critical 에이엠에스-오스람 인터내셔널 게엠베하
Publication of KR20240036711A publication Critical patent/KR20240036711A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

본 발명은, 광전자 반도체 소자(1)들을 제1 캐리어(10)로부터 제2 캐리어(11)로 이송하기 위한 방법에 관한 것이며, 이러한 방법은 하기 단계들, 즉 제1 캐리어(10) 상에 복수(2)의 광전자 반도체 소자(1)들이 제공되는 단계; 제2 캐리어가 제공되고, 제2 캐리어(11)는 자신의 상부 측면(11a)에, 주기적으로 배열된 복수의 접촉면(4)들을 구비한 접촉 구조(3)를 포함하는 단계; 제1 캐리어(10)에 대향된 광전자 반도체 소자(1)들의 상부 측면 상에 이송 유닛(12)이 배치되는 단계를 포함하는, 이송 유닛(12)에 의해 복수(2)의 광전자 반도체 소자(1)들이 픽업되는 단계; 복수(2)의 광전자 반도체 소자(1)들이 제1 캐리어(10)로부터 리프팅되는 단계; 및 복수(2)의 광전자 반도체 소자(1)들의 제1 부분 집합(2a)이, 주기적으로 배열된 복수의 접촉면(4)들의 제1 부분 집합 상에 레이 다운되는 단계;를 포함한다.

Description

광전자 반도체 소자들을 위한 이송 방법
본 출원은, 그 공개 내용이 참조를 통해 본 출원에 완전히 수용되는 2021년 8월 9일자 독일 최초 출원 제DE 10 2021 120 689.8호의 우선권을 주장한다.
본 발명은, 광전자 반도체 소자들을 제1 캐리어로부터 제2 캐리어로 이송하기 위한 방법에 관한 것이다. 특히, 본 발명은 광전자 반도체 소자들을 제1 캐리어로부터 제2 캐리어로 이송하고, 광전자 반도체 소자들과 제2 캐리어 간의 전기적 및 기계적 연결을 생성하기 위한 방법에 관한 것이다. 또한, 본 발명은, 특히 광전자 반도체 소자들을 제1 캐리어로부터 제2 캐리어로 이송하기 위한 방법에 의해 생성되는 광전자 장치에 관한 것이다.
디스플레이들, 예를 들어, LED- 또는 마이크로 LED 기반 디스플레이들의 제조를 위하여, LED들 또는 LED 칩들은 도너 기판, 예를 들어, LED 칩들의 성장 기판으로부터 리시버 기판 또는 타겟 기판[백플레인(backplane)]으로 전달되어야 한다. 도너 기판 상에서는 LED들이 생산으로 인하여 일반적으로 매우 조밀하게 배열되는 반면(조밀한 칩 피치), 타겟 기판 상에서는 비교적 더 큰 특정 간격 또는 픽셀 간격(픽셀 피치)을 갖는 LED들의 배열이 바람직할 수 있다.
도너 기판으로부터 타겟 기판으로의 LED들의 전달을 위하여 대개는, 대형 픽 앤 플레이스 공구(pick-and-place tool)(이송 헤드 또는 스탬프)에 의해 LED들을 도너 기판으로부터 픽업하고 타겟 기판으로 전달하는 스탬프 기반 방법이 사용된다. 그러나, 이 경우 이송 헤드는 타겟 기판 상의 사전 결정된 픽셀 패턴과 일치하는 LED들만 도너 기판으로부터 픽업한다. 이 경우, 개별 픽셀들 사이의 간격이 멀수록, 이송 헤드의 크기가 사전 결정될 때 이에 상응하게 하나의 전달 주기에서 더 적은 LED들이 전달된다. 따라서, 특히 더 큰 픽셀 간격들을 갖는 더욱 대형의 디스플레이들의 경우에는, 이송 헤드를 매우 빈번하게 그리고 이에 따라 매우 먼 거리에 걸쳐 이동시키는 것이 필요하다. 그러나, 이는 매우 시간 소모적이고, 이에 상응하게 이러한 방법은 비교적 비싸다.
이송률의 증가와, 이에 따라 비용의 절감을 위한 한 가지 접근 방식은, 이송 헤드의 속도 향상 및/또는 이송 헤드의 크기 확대일 것이다. 그러나, 이러한 유형의 변화들은 LED들의 이송 성능 또는 위치 설정 정확도에 부정적인 영향을 미친다.
따라서, 상술한 문제점들 중 적어도 하나의 문제점에 대응하고, 광전자 반도체 소자들을 제1 캐리어로부터 제2 캐리어로 이송할 때의 이송률이 간단하고 비용면에서 유리한 방식으로 증가될 수 있는 동시에, 반도체 소자들의 신뢰 가능하고 위치에 있어 정확한 전달이 구현될 수 있도록 하는, 광전자 반도체 소자들을 제1 캐리어로부터 제2 캐리어로 이송하기 위한 방법을 제공할 필요성이 존재한다.
이러한 필요성은 독립 청구항 제1항의 특징들을 갖는 방법을 통해 그리고 독립 청구항 제17항의 특징들을 갖는 광전자 장치에 의해 고려된다. 본 발명의 실시예들 및 개선예들은 종속 청구항들에서 설명된다.
광전자 반도체 소자들을 제1 캐리어로부터 제2 캐리어로 이송하기 위한 본 발명에 따른 방법은 하기 단계들, 즉
제1 캐리어 상에 복수의 광전자 반도체 소자들이 제공되는 단계;
제2 캐리어가 제공되고, 제2 캐리어는 자신의 상부 측면에, 주기적으로 배열된 복수의 접촉면들을 구비한 접촉 구조를 포함하는 단계;
제1 캐리어에 대향된 광전자 반도체 소자들의 상부 측면 상에 이송 유닛이 배치되는 단계를 포함하는, 이송 유닛에 의해 복수의 광전자 반도체 소자들이 픽업되는 단계;
복수의 광전자 반도체 소자들이 제1 캐리어로부터 리프팅되는 단계; 그리고
복수의 광전자 반도체 소자들의 제1 부분 집합이, 주기적으로 배열된 복수의 접촉면들의 제1 부분 집합 상에 레이 다운되는 단계;를 포함한다.
본 발명의 핵심은, 이송 유닛에 의하여 복수의 광전자 반도체 소자들을 제1 캐리어로부터, 특히 광전자 반도체 소자들의 도너 기판 또는 성장 기판으로부터 리프팅하는 것과, 이러한 복수의 광전자 반도체 소자들로부터 제1 단계에서 광전자 반도체 소자들의 제1 부분 집합만을 제2 캐리어, 특히 리시버 기판 또는 타겟 기판(예를 들어, 백플레인) 상에 내려 놓는 것이다. 제2 단계에서는 이후, 이송 유닛에 의하여 새로운 광전자 반도체 소자들이 제1 캐리어로부터 리프팅될 필요 없이, 이송 유닛 상에 위치하는 광전자 반도체 소자들의 제2 부분 집합이 제2 캐리어 상에 내려 놓아질 수 있다. 이를 통해, 이송 유닛에 의해 진행되어야 하는 이동 경로가 감소되고, 광전자 반도체 소자들의 이송을 위해 요구되는 시간 및 이와 연관된 비용이 감소될 수 있다.
예를 들어, 이송 유닛은, 이에 따라 모든 광전자 반도체 소자들이 동시적으로 제1 캐리어로부터 리프팅될 수 있도록 구성될 수 있다. 이어서, 이송 유닛은 제2 캐리어 위로 이동되고, 광전자 반도체 소자들은 단계별로 제2 캐리어 상에 내려 놓아진다. 그러나, 단계별로 내려 놓아질 때마다, 광전자 반도체 소자들의 하나의 부분 집합, 특히 제2 캐리어 상의 원하는 픽셀 피치에 대응하는 부분 집합만이 제2 캐리어 상에 위치 설정된다. 이를 위해, 제2 캐리어는 자신의 상부 측면에, 주기적으로 배열된 복수의 접촉면들을 구비한 접촉 구조를 포함한다. 특히, 주기적으로 배열된 접촉면들은 제2 캐리어 상의 원하는 픽셀 피치에 대응하여 배열된다. 이송 유닛의 하강 시에, 각각의 접촉면에 대향된 광전자 반도체 소자들만이 제2 캐리어와 기계적 연결을 형성한다. 결과적으로, 마찬가지로 각각의 접촉면과 접촉하게 되는 광전자 반도체 소자들만이 이송 유닛으로부터 분리되고, 제2 캐리어 상에 내려 놓아진다.
픽업된 광전자 반도체 소자들의 제1 부분 집합이 제2 캐리어 상에 내려 놓아진 이후, 이송 유닛은 새로이 광전자 반도체 소자들을 리프팅하기 위해 제1 캐리어를 향해 복귀 이동할 필요가 없고, 이송 유닛은 새로이 제2 캐리어 위에서 정렬될 수 있을 뿐이므로, 아직 이송 유닛 상에 위치하는 광전자 반도체 소자들의 제2 부분 집합이 제2 캐리어 상의 접촉면들의 대응하는 제2 부분 집합 상에 위치 설정될 수 있다. 이와 같이, 광전자 반도체 소자들의 각각의 레이 다운이 실행된 이후에 이송 유닛이 새로이 광전자 반도체 소자들을 픽업하기 위해 제1 캐리어의 방향으로 이동될 필요 없이 제2 캐리어에는 단계별로 광전자 반도체 소자들이 장착될 수 있다. 특히, 이와 같이 주기적으로 배열된 접촉면들에는 제2 캐리어 상의 원하는 픽셀 피치에 대응하여 단계별로 광전자 반도체 소자들이 장착될 수 있다. 따라서, 광전자 반도체 소자들의 이송을 위해 요구되는 시간 및 이와 연관된 비용이 감소될 수 있다.
제1 단계에서 제2 캐리어 상에 또는 제2 캐리어 상의 접촉면들의 제1 부분 집합 상에 레이 다운되는 복수의 광전자 반도체 소자들의 제1 부분 집합은 특히 1보다 더 큰 수의 광전자 반도체 소자를 포함한다. 또한, 복수의 광전자 반도체 소자들의 제1 부분 집합은 복수의 광전자 반도체 소자들의 진부분 집합이다. 즉, 복수의 광전자 반도체 소자들의 제1 부분 집합은 복수의 광전자 반도체 소자들보다 더 적은 광전자 반도체 소자들을 포함한다.
제1 단계에서 제2 캐리어 상에 또는 제2 캐리어 상의 접촉면들의 제1 부분 집합 상에 레이 다운되는 복수의 광전자 반도체 소자들의 제1 부분 집합은 특히 제2 캐리어 상의 접촉면들의 제1 부분 집합의 접촉면의 수에 상응하는 광전자 반도체 소자의 수를 포함할 수 있다. 이에 상응하게, 광전자 반도체 소자의 제1 부분 집합의 수는, 제2 캐리어 상의 접촉면들의 제1 부분 집합의 접촉면의 수에 상응할 수 있다. 특히, 이에 따라 광전자 반도체 소자들의 제1 부분 집합의 각각 하나의 광전자 반도체 소자는 제2 캐리어 상의 접촉면들의 제1 부분 집합의 상응하는 접촉면 상에 각각 위치 설정될 수 있다.
일부 실시예들에서, 복수의 접촉면들은 각각 제2 캐리어 상의 융기부를 통해 형성된다. 이에 상응하게, 이송 유닛의 하강 시에, 각각의 융기부에 대향된 광전자 반도체 소자들만이 제2 캐리어와 접촉하게 되고, 이어서 서로 기계적 연결을 형성한다. 결과적으로, 마찬가지로 각각의 융기부와 접촉하게 되는 광전자 반도체 소자들만이 이송 유닛으로부터 분리되고, 제2 캐리어 상에 내려 놓아진다.
일부 실시예들에서, 복수의 접촉면들은 각각, 연결층으로 채워진 제2 캐리어 내 캐비티를 통해 형성된다. 이 경우, 연결층의 상부 측면은 제2 캐리어와 편평한 표면을 형성할 수 있고, 예를 들어 닥터 블레이드에 의해 캐비티 내에 제공될 수 있다. 연결층은 예를 들어 접착제, 납땜 접착제 또는 납땜을 포함할 수 있고, 제2 캐리어와 광전자 반도체 소자들 사이의 기계적 및/또는 전기적 연결을 생성하기 위해 형성될 수 있다.
이송 유닛은, 복수의 광전자 반도체 소자들의 제1 부분 집합이, 주기적으로 배열된 복수의 접촉면들의 제1 부분 집합 상에 레이 다운될 때, 각각의 접촉면과는 접촉하지 않고, 제2 캐리어와 접촉하게 되는 광전자 반도체 소자들이 이송 유닛의 재료 내로 약간 압입되는 방식으로 탄성적으로 형성될 수 있다. 이를 통해, 한편으로는 레이 다운되지 않아야 할 광전자 반도체 소자들의 손상이 방지될 수 있고, 다른 한편으로는 각각의 접촉면과 접촉하게 되는 광전자 반도체 소자들과 각각의 접촉면 사이의 충분한 가압력이 보장될 수 있다.
일부 실시예들에서, 본원의 방법은, 복수의 광전자 반도체 소자들의 제1 부분 집합이, 주기적으로 배열된 복수의 접촉면들의 제1 부분 집합 상에 고정되는 단계를 더 포함한다.
일부 실시예들에서, 복수의 광전자 반도체 소자들 중 광전자 반도체 소자들은 각각, 접촉 구조를 향하는 하부 측면에 제1 윤곽을 포함하고, 주기적으로 배열된 복수의 접촉면들, 특히 융기부들 중 접촉면들, 특히 융기부들은 각각, 광전자 반도체 소자들을 향하는 상부 측면에 제1 윤곽에 대응하는 제2 윤곽을 포함한다. 이러한 경우, 대응한다는 것은 특히, 제1 윤곽과 제2 윤곽이 열쇠-자물쇠 원리와 유사하게 서로 대응하는 것을 의미할 수 있다. 이 경우, 열쇠-자물쇠 원리는, 특정 기능을 충족할 수 있도록 하기 위해 공간적으로 서로 매칭되어야 하는 2개 이상의 구조들의 기능 또는 형태를 설명한다. 상응하는 방식으로, 대응한다는 것은, 제1 윤곽과 제2 윤곽이 서로 대응하는 2개의 퍼즐 조각들과 유사하게 형성된다는 것도 의미할 수 있다.
일부 실시예들에서, 대향된 제1 윤곽 및 제2 윤곽은 복수의 광전자 반도체 소자들의 제1 부분 집합의 레이 다운 시에 서로 맞물린다. 특히, 적어도 제1 윤곽 및 제2 윤곽의 대향된 부분 영역들은 복수의 광전자 반도체 소자들의 제1 부분 집합의 레이 다운 시에 서로 맞물린다. 특히, 제1 윤곽 및 제2 윤곽의 대향된 부분 영역들은 복수의 광전자 반도체 소자들의 제1 부분 집합의 레이 다운 시에, 광전자 반도체 소자들이 접촉면들, 특히 융기부들 상의 레이 다운 시에 이러한 접촉면들, 특히 융기부들에 대해 원하는 방식으로 정렬 또는 중심 설정되는 방식으로 서로 맞물릴 수 있거나 서로에 대한 중심 설정 효과를 가질 수 있다.
일부 실시예들에서, 대향된 제1 윤곽 및 제2 윤곽은 각각, 서로 대응하는 공통 슬라이딩 평면을 포함하고, 이러한 슬라이딩 평면은 특히 제2 캐리어의 상부 측면의 법선에 대해 비스듬하게 연장된다. 특히, 제1 윤곽들, 즉 광전자 반도체 소자들은 각각, 접촉 구조를 향하는 하부 측면에 슬라이딩면을 포함하고, 이러한 슬라이딩면은 이송 유닛이 제2 캐리어의 방향으로 하강할 때 광전자 반도체 소자들과 접촉면들, 특히 융기부들 간의 접촉 시점에서부터 각각 제2 윤곽들의 슬라이딩 평면 내에 놓인다. 이 경우, 슬라이딩 평면은 제2 캐리어의 상부 측면의 법선에 대해 특히 비스듬하게 연장되고, 이 경우 비스듬하다는 것은 특히, 슬라이딩 평면이, 제2 캐리어의 상부 측면에 수직인 선 또는 평면으로부터 예각 또는 둔각으로 벗어난다는 것을 의미할 수 있다.
일부 실시예들에서, 복수의 광전자 반도체 소자들의 제1 부분 집합이 레이 다운되는 단계는,
복수의 광전자 반도체 소자들의 제1 부분 집합이, 주기적으로 배열된 복수의 접촉면들, 특히 융기부들의 제1 부분 집합에 대해 측방향으로 오프셋되어 배열되는 방식으로 이송 유닛이 제2 캐리어에 대해 정렬되는 단계;
복수의 광전자 반도체 소자들의 제1 부분 집합과, 주기적으로 배열된 복수의 접촉면들, 특히 융기부들의 제1 부분 집합 사이의 접촉이 형성될 때까지 이송 유닛이 하강되는 단계; 및
이송 유닛의 추가적인 하강을 통해 이송 유닛으로부터 복수의 광전자 반도체 소자들의 제1 부분 집합이 전단되는 단계;를 포함한다.
이 경우, 이송 유닛은, 복수의 광전자 반도체 소자들의 제1 부분 집합이, 주기적으로 배열된 복수의 접촉면들, 특히 융기부들의 제1 부분 집합에 대해 측방향으로 오프셋되어, 특히 기껏해야 광전자 반도체 소자의 모서리 길이만큼 측방향으로 오프셋되어 배열되는 방식으로 제2 캐리어에 대해 정렬될 수 있다.
전단 단계는 특히, 복수의 광전자 반도체 소자들의 제1 부분 집합의 비스듬하게 연장된 각각의 슬라이딩면이, 주기적으로 배열된 복수의 접촉면들, 특히 융기부들의 제1 부분 집합의 각각 하나의 슬라이딩 평면에서 슬라이딩함으로써 실행될 수 있다. 이에 상응하게, 전단 단계는, 이송 유닛에 대해 복수의 광전자 반도체 소자들의 제1 부분 집합이 측방향으로 변위되는 단계를 포함할 수 있음으로써, 광전자 반도체 소자들은 이송 유닛으로부터 이탈 또는 전단되고, 이에 따라 분리될 수 있다.
일부 실시예들에서, 복수의 광전자 반도체 소자들의 제1 부분 집합이 전단되는 단계는, 수직 하강 이동이 복수의 광전자 반도체 소자들의 제1 부분 집합의 측방향 이동으로 적어도 부분적으로 변환되는 단계를 포함할 수 있다. 이에 상응하게, 전단 단계는, 이송 유닛에 대해 복수의 광전자 반도체 소자들의 제1 부분 집합이 측방향으로 변위되는 단계를 포함할 수 있음으로써, 광전자 반도체 소자들은 이송 유닛으로부터 전단되고, 이에 따라 분리될 수 있다.
일부 실시예들에서, 복수의 광전자 반도체 소자들의 제1 부분 집합이 레이 다운되는 단계는,
복수의 광전자 반도체 소자들의 제1 부분 집합이 실질적으로 직접적으로, 주기적으로 배열된 복수의 접촉면들, 특히 융기부들의 제1 부분 집합에 대해 배열되는 방식으로 이송 유닛이 제2 캐리어에 대해 정렬되는 단계;
복수의 광전자 반도체 소자들의 제1 부분 집합과, 주기적으로 배열된 복수의 접촉면들, 특히 융기부들의 제1 부분 집합 사이의 접촉이 형성될 때까지 이송 유닛이 하강되는 단계; 및
이송 유닛의 측방향 변위를 통해 이송 유닛으로부터 복수의 광전자 반도체 소자들의 제1 부분 집합이 전단되는 단계;를 포함한다.
전단 단계는 특히, 적어도 제1 윤곽 및 제2 윤곽의 대향된 부분 영역들이 복수의 광전자 반도체 소자들의 제1 부분 집합의 레이 다운 시에 서로 맞물리고, 이에 따라 측방향으로 고정되고, 이송 유닛의 측방향 변위를 통해 광전자 반도체 소자들이 이송 유닛으로부터 이탈 또는 전단됨으로써 실행될 수 있다.
일부 실시예들에서, 복수의 광전자 반도체 소자들의 제1 부분 집합이 고정되는 단계는, 주기적으로 배열된 복수의 접촉면들의 제1 부분 집합 상에 광전자 반도체 소자들이 가압되는 단계를 포함한다. 선택적으로, 광전자 반도체 소자들이 고정되는 단계는, 광전자 반도체 소자들이 가열되는 단계를 추가로 포함한다. 특히, 광전자 반도체 소자들이 고정되는 단계는 열압착 접합(thermo-compression bonding: TCB) 프로세스의 단계들에 상응하게 실행될 수 있다.
일부 실시예들에서, 제2 캐리어는 회로 기판 또는 백플레인을 통해 형성된다. 특히, 제2 캐리어는 다층 세라믹 기판을 통해, 실리콘 웨이퍼를 통해 또는 유리판을 통해 형성될 수 있다. 일부 실시예들에서, 제2 캐리어는 그 위에 위치한 전기 단자들을 갖도록 형성될 수 있고, 예를 들어 박막 트랜지스터들을 포함할 수 있다.
제1 캐리어는 예를 들어 웨이퍼 또는 성장 기판을 통해 형성될 수 있다. 광전자 반도체 소자들은 예를 들어 제1 캐리어 상에서 성장되었을 수 있다. 특히, 복수의 광전자 반도체 소자들이 제1 캐리어 상에서 성장되었을 수 있고, 서로 2μm 내지 3μm의 간격 또는 더 작은 간격으로 제1 캐리어 상에 배열될 수 있다.
반면, 제1 캐리어는 광전자 반도체 소자들이 배열되는 중간 캐리어를 통해, 예를 들어 다층 세라믹 기판을 통해, 실리콘 웨이퍼를 통해, 또는 유리판을 통해 형성될 수도 있다. 또한, 광전자 반도체 소자들과 제1 캐리어 사이에는, 제1 캐리어로부터의 광전자 반도체 소자들의 분리를 용이하게 하는 분리층이 위치할 수 있다.
일부 실시예들에서, 광전자 반도체 소자들은 광전자 광원을 포함한다. 광전자 반도체 소자들 또는 광전자 광원들은 예를 들어 300μm 미만, 특히 150μm 미만의 모서리 길이를 가질 수 있다. 이러한 공간적 크기에서, 광전자 반도체 소자들 또는 광전자 광원들은 인간의 눈에 거의 보이지 않는다.
일부 실시예들에서, 광전자 반도체 소자들은 각각 LED를 포함한다. 이러한 LED는 특히 미니 LED라고도 불릴 수 있으며, 이러한 미니 LED는 예를 들어 200μm 미만, 특히 최대 40μm 미만, 특히 200μm 내지 10μm 범위 내의 모서리 길이를 갖는 소형 LED이다. 또 다른 범위는 150μm 내지 40μm이다.
LED는 특히 모서리 길이가 70μm 내지 3μm 범위 내에 있는 경우, 마이크로 LED(μLED라고도 함) 또는 μLED 칩이라고도 불릴 수 있다. 일부 실시예들에서, LED는 90 x 150μm의 공간 치수 또는 75 x 125μm의 공간 치수를 가질 수 있다.
일부 실시예들에서, 미니 LED 또는 μLED 칩은 하우징되지 않은 반도체 칩일 수 있다. 하우징되지 않는다는 것은, 칩이 자신의 반도체 층들 주위에 예를 들어 다이(die)와 같은 하우징을 포함하지 않음을 의미할 수 있다. 일부 실시예들에서, 하우징되지 않는다는 것은, 칩이 어떠한 유기 재료도 갖지 않음을 의미할 수 있다. 이에 따라, 하우징되지 않은 소자는, 공유 결합에 탄소를 포함하는 유기 화합물을 포함하지 않는다.
일부 실시예들에서, 광전자 반도체 소자들은 특정 색상의 광을 방출할 수 있는 광원을 통해 형성된다. 일부 실시예들에서, 광전자 반도체 소자들은, 예를 들어 적색, 녹색, 청색 및 황색과 같은 상이한 색상들을 갖는 광을 방출하도록 형성될 수 있다. 그러나, 광전자 반도체 소자들은 센서, 특히 감광성 센서를 통해 형성될 수도 있다.
광전자 반도체 소자들은 광전자 반도체 소자들의 전기적 접촉을 위한 전기 접촉 요소들 또는 접촉면들을 포함할 수 있다. 예를 들어, 광전자 반도체 소자들은 각각 광전자 반도체 소자들의 전기적 접촉을 위한 2개의 전기 접촉면들을 포함할 수 있다. 광전자 반도체 소자들의 일 실시예에서, 2개의 전기 접촉면들은 플립칩 구성에 상응하게 광전자 반도체 소자들의 동일한 외부면에 배열될 수 있고, 광전자 반도체 소자들의 일 실시예에서, 2개의 전기 접촉면들은 수직으로 접촉 가능한 구성 요소에 상응하게 광전자 반도체 소자들의 대향된 외부면에 배열될 수 있다.
일부 실시예들에서, 주기적으로 배열된 접촉면들은 각각 광전자 반도체 소자들의 전기적 접촉을 위한 적어도 하나의 접촉 패드를 포함한다. 특히, 주기적으로 배열된 접촉면들은, 광전자 반도체 소자들이 광전자 반도체 소자들의 대향된 외부면에 2개의 전기 접촉면들을 포함하는 경우에 대하여 각각 광전자 반도체 소자들의 전기적 접촉을 위한 하나의 접촉 패드를 포함하는 반면, 주기적으로 배열된 접촉면들은, 광전자 반도체 소자들이 광전자 반도체 소자들의 동일한 외부면에 2개의 전기 접촉면들을 포함하는 경우에 대하여 각각 광전자 반도체 소자들의 전기적 접촉을 위한 2개의 접촉 패드들을 포함한다.
일부 실시예들에서, 제2 캐리어 상의 각각 인접한 접촉면들의 중심들 사이의 간격은, 제1 캐리어 상의 각각 인접한 광전자 반도체 소자들의 중심들 사이의 간격의 특히 정수의 배수에 상응한다. 즉, 각각 인접한 접촉면들의 중심점들 사이의 간격 또는 픽셀 간격(픽셀 피치)은, 제1 캐리어 상의 각각 인접한 광전자 반도체 소자들의 중심점들 사이의 간격(칩 피치)의 특히 정수의 배수에 상응한다. 따라서, 제2 캐리어 상의 픽셀 피치는 제1 캐리어 상의 광전자 반도체 소자들의 칩 피치의 특히 정수의 배수에 상응한다. 이는, 전송 유닛에 의하여 제1 캐리어로부터 리프팅된 광전자 반도체 소자들이 칩 피치에 상응하게 전송 유닛 상에 배열되고, 전송 유닛 상의 광전자 반도체 소자들의 칩 피치와 제2 캐리어 상의 픽셀 피치 간의 상관 관계로 인하여 복수의 광전자 반도체 소자들이 제2 캐리어 상에 동시적으로 레이 다운될 수 있기 때문에 특히 바람직할 수 있다.
일부 실시예들에서, 이송 유닛에 의해 제1 캐리어로부터 리프팅되는 복수의 광전자 반도체 소자들의 수는, 하나의 단계로 동시적으로 제2 캐리어 상에 레이 다운되는 복수의 광전자 반도체 소자들의 제1 부분 집합의 수의 정수의 배수에 상응한다. 이는, 이와 같이 이송 유닛 상에 더 이상 광전자 반도체 소자들이 존재하지 않을 때까지 광전자 반도체 소자들의 제1 부분 집합의 수와 동일한 수가 복수의 단계들로 제2 캐리어 상에 레이 다운될 수 있기 때문에 특히 바람직할 수 있다. 즉, 이송 유닛 상에 개별 광전자 반도체 소자들이 남지 않는다.
일부 실시예들에서, 본원의 방법은, 복수의 광전자 반도체 소자들의 제2 부분 집합이, 주기적으로 배열된 복수의 접촉면들의 제2 부분 집합 상에 레이 다운되는 단계를 더 포함한다. 이러한 단계는 특히, 복수의 광전자 반도체 소자들의 제1 부분 집합이, 주기적으로 배열된 복수의 접촉면들의 제1 부분 집합 상에 레이 다운되는 단계에 후속할 수 있다.
제2 부분 집합 내의 광전자 반도체 소자의 수는 특히, 제1 부분 집합 내의 광전자 반도체 소자의 수와 동일할 수 있다.
본 발명에 따른 광전자 장치는,
주기적으로 배열된 복수의 융기부들을 구비한 접촉 구조가 상부 측면에 배열된 회로 기판;
주기적으로 배열된 복수의 융기부들 중 하나의 융기부 상에 각각 배열되는 복수의 광전자 반도체 소자들;을 포함하고,
광전자 반도체 소자들은 각각, 접촉 구조를 향하는 하부 측면에 제1 윤곽을 포함하고, 융기부들은 각각, 광전자 반도체 소자들을 향하는 상부 측면에 제1 윤곽에 대응하는 제2 윤곽을 포함한다.
특히, 광전자 장치는, 전술한 방법에 의해 제조된 광전자 장치일 수 있다.
일부 실시예들에서, 각각 대향된 제1 윤곽 및 제2 윤곽은 서로 맞물리거나, 서로 대응한다.
일부 실시예들에서, 융기부들은 각각 광전자 반도체 소자들의 전기적 접촉을 위한 적어도 하나의 접촉 패드를 포함한다. 그러나, 융기부들과 광전자 반도체 소자들 사이에 기계적 연결만이 존재하고, 광전자 반도체 소자들의 전기 접촉면들이 융기부들 반대편의 광전자 반도체 소자들의 측면에 위치하는 것도 가능하다.
일부 실시예들에서, 제2 윤곽들은 각각 제1 평면으로부터, 제1 평면에 대해 수직으로 오프셋된 제2 평면으로의 전이부를 포함한다. 특히, 제2 윤곽들은 제1 평면 및 그에 대해 수직으로 오프셋된 제2 평면을 포함하고, 제1 평면 및 제2 평면은 실질적으로 회로 기판의 상부 측면에 대해 평행하게 연장된다. 또한, 제2 윤곽들은, 제1 평면과 제2 평면을 서로 연결하는 전이부를 포함한다. 적어도 하나의 접촉 패드는 각각의 융기부에 대하여 특히 제1 평면 또는 제2 평면 상에 배열될 수 있고, 선택적인 제2 접촉 패드는 다른 평면 또는 동일한 평면 상에 배열될 수 있다. 또한, 적어도 하나의 접촉 패드가 제1 평면과 제2 평면 사이의 전이부에 배열되는 것이 고려 가능하고, 융기부들의 전체 상부 측면 또는 그 적어도 일부가 접촉 패드를 통해, 예를 들어 금속화의 형태로 형성되는 것도 고려 가능하다.
일부 실시예들에서, 제2 윤곽, 특히 제1 평면과 그에 대해 수직으로 오프셋된 제2 평면을 서로 연결하는 제2 윤곽의 전이부는 하기 형상들, 즉
원뿔대,
역 원뿔대,
원뿔, 및
경사 평면,
또는 횡단면에 있어
비스듬하게 연장된 선,
원형 스트립,
원형 스트립의 영역들
포물선, 및
예를 들어 포물선의 절반부 또는 단지 일부와 같은 포물선의 영역들
중 적어도 하나의 형상을 포함한다.
일부 실시예들에서, 제2 윤곽은 적어도 하나의 접촉 패드 외부에 배열되거나, 적어도 하나의 접촉 패드는 제2 윤곽 외부에 배열된다. 융기부들 및 각각 연관된 적어도 하나의 접촉 패드는 특히 2개의 분리된 요소들, 그리고 특히 상이한 재료들을 갖는 요소들을 통해 형성될 수 있다.
하기에는 본 발명의 실시예들이 첨부 도면들을 참조하여 더욱 상세히 설명된다. 도면들은 각각 개략적으로 도시된다.
도 1은 광전자 반도체 소자들을 제1 캐리어로부터 제2 캐리어로 이송하기 위한 방법의 단계들을 도시한 횡단면도이다.
도 2는 제안된 원리의 일부 양태들에 따른, 광전자 반도체 소자들을 제1 캐리어로부터 제2 캐리어로 이송하기 위한 방법의 단계들을 도시한 횡단면도이다.
도 3은 제안된 원리의 일부 양태들에 따른, 광전자 반도체 소자들을 제1 캐리어로부터 제2 캐리어로 이송하기 위한 방법의 하나의 단계를 도시한 횡단면도와, 광전자 반도체 소자들은 물론, 광전자 반도체 소자들이 배치되는 접촉면들 또는 융기부들을 도시한 2개의 상세도들이다.
도 4a 및 도 4b는 이송 유닛을 도시한 평면도와, 제안된 원리의 일부 양태들에 따른 이송 유닛을 도시한 평면도이다.
하기 실시예들 및 예시들은 제안된 원리에 따른 다양한 양태들 및 이들의 조합들을 보여준다. 이러한 실시예들 및 예시들은 항상 척도에 맞는 것은 아니다. 마찬가지로, 개별 양태들을 강조하기 위해 다양한 요소들이 확대 또는 축소되어 도시될 수 있다. 도면들에 도시된 실시예들 및 예시들의 개별 양태들 및 특징들은 본 발명에 따른 원리가 악영향을 받는 일 없이 용이하게 서로 조합될 수 있다는 것이 자명하다. 일부 양태들은 규칙적인 구조 또는 형태를 갖는다. 실제로는 이상적인 형태로부터 약간의 편차가 발생할 수 있지만, 본 발명의 아이디어와 모순되지 않는다는 점에 유의해야 한다.
또한, 개별 도면들, 특징들, 양태들이 반드시 정확한 크기로 도시되는 것은 아니며, 개별 요소들 간의 비율이 원칙적으로 정확할 필요도 없다. 일부 양태들 및 특징들은 확대되어 도시됨으로써 강조된다. 그러나, "위", "위쪽", "아래", "아래쪽", "더 큰", "더 작은" 등과 같은 용어들은 도면들 내의 요소들과 관련하여 정확하게 표현된다. 이와 같이, 요소들 간의 이러한 관계들을 도면들에 의해 도출하는 것이 가능하다.
도 1은 광전자 반도체 소자(1)들을 제1 캐리어(10)로부터 제2 캐리어(11)로 이송하기 위한 방법의 단계들을 횡단면도로 도시한다. 제1 단계에서, 이를 위해 이송 유닛(12)에 의하여 광전자 반도체 소자(1)들이 제1 캐리어(10)로부터 리프팅된다. 이는, 이송 유닛(12)이 제1 캐리어(10)에 대향된 광전자 반도체 소자(1)들의 상부 측면에 배치되고, 광전자 반도체 소자(1)들이 예를 들어 진공 또는 접착력에 의해 이송 유닛에 적어도 일시적으로 고정됨으로써 실행된다.
이어서, 광전자 반도체 소자(1)들이 부착된 이송 유닛(12)은 제2 캐리어(11)의 방향으로 이동되고, 이러한 제2 캐리어에 대하여, 광전자 반도체 소자(1)들이 제2 캐리어(11)에 대향되는 방식으로 배열된다. 이후, 광전자 반도체 소자(1)들은 이송 유닛(12)으로부터 분리되고, 제2 캐리어(11) 상에 배열된다. 특히, 광전자 반도체 소자(1)들은 이 경우, 제2 캐리어(11) 상에 제공된 픽셀 피치와 상관 관계를 갖는 방식으로 제2 캐리어(11) 상에 배열된다.
광전자 반도체 소자(1)들이 제2 캐리어(11) 상에 배열된 이후, 이송 유닛(12)은 다시 제1 캐리어(10)의 방향으로 이동하고, 그곳에서 새로이 제1 캐리어(10)로부터 광전자 반도체 소자(1)들을 픽업한다. 이어서, 이러한 광전자 반도체 소자들은 다시금, 원하는 위치 설정에 상응하게 제2 캐리어(11)로 전달된다.
특히, 이송 유닛(12)에 의하여, 각각 정확하게 광전자 반도체 소자(1)들이 제1 캐리어(10)로부터 리프팅되고, 이러한 광전자 반도체 소자들은 제2 캐리어(11) 상에 제공된 픽셀 패턴 또는 픽셀 피치에 대해 서로 상관 관계를 갖는다. 이 경우, 개별 픽셀들 사이의 간격이 멀수록, 이송 유닛(12)의 크기가 사전 결정될 때 이에 상응하게 하나의 전달 주기에서 더 적은 광전자 반도체 소자(1)들이 전달된다.
즉, 도시된 방법을 통해서는, 특히 전달될 광전자 반도체 소자(1)들이 많을 때, 이송 유닛(12)이 매우 빈번하게 제1 캐리어(10)로부터 제2 캐리어(11)로 이동되어야 하고, 이에 따라 매우 먼 거리에 걸쳐 이동되어야 하는 것이 필요하다. 이는 매우 시간 소모적이고, 이에 상응하게 이러한 방법은 비교적 비싸다.
따라서, 도 2는 제안된 원리의 일부 양태들에 따른, 광전자 반도체 소자(1)들을 제1 캐리어(10)로부터 제2 캐리어(11)로 이송하기 위한 개선된 방법의 단계들을 도시한다.
이러한 이송 유닛(12)에 의해서는, 도 1에 도시된 방법과 비교하여, 하나의 공통 단계로 제2 캐리어(11) 상에 레이 다운되기도 하는 광전자 반도체 소자(1)들만이 제1 캐리어(10)로부터 리프팅되는 것이 아니라, 동시적으로 제2 캐리어(11) 상에 레이 다운되는 광전자 반도체 소자(1)의 수보다 더 많은 복수(2)의 광전자 반도체 소자(1)들이 캐리어(11)로부터 리프팅된다.
이어서, 광전자 반도체 소자(1)들이 부착된 이송 유닛(12)은 제2 캐리어(11)의 방향으로 이동되고, 이러한 제2 캐리어에 대하여, 광전자 반도체 소자(1)들이, 제2 캐리어(11) 상에 배열된 접촉 구조(3)에 대향되는 방식으로 배열된다.
제2 캐리어(11)는 자신의 상부 측면(11a)에, 주기적으로 배열된 복수의 접촉면들이나, 도시된 경우에는 융기부(4)들을 구비한 접촉 구조(3)를 포함한다. 이 경우, 융기부(4)들은 특히, 제2 캐리어(11) 상에 제공된 픽셀 패턴 또는 픽셀 피치에 대해 상관 관계를 갖는 방식으로 배열된다. 또한, 융기부들은 각각 광전자 반도체 소자(1)들의 전기적 접촉을 위한 적어도 하나의 접촉 패드를 포함한다.
이어서, 복수(2)의 광전자 반도체 소자(1)들의 제1 부분 집합(2a)이, 주기적으로 배열된 복수의 융기부(4)들의 제1 부분 집합 상에 레이 다운된다. 이를 위해, 이송 유닛(12)은 상응하는 위치에서 제2 캐리어(11)의 방향으로 하강되고, 대향된 융기부들과 접촉하게 되는 광전자 반도체 소자(1)들은 이송 유닛(12)으로부터 분리되고, 융기부(4)들 상에 레이 다운되고, 그리고 융기부(4)들 상에 고정된다. 이에 상응하게, 제1 부분 집합(2a)의 광전자 반도체 소자(1)들은, 제2 캐리어(11) 상에 제공된 픽셀 피치와 상관 관계를 갖는 방식으로 제2 캐리어(11) 상에 배열된다.
광전자 반도체 소자(1)들의 제1 부분 집합(2a)이 제2 캐리어(11) 상의 융기부(4)들 상에 배열된 이후, 이송 유닛(12)은 제1 캐리어(10)의 방향으로 복귀 이동될 필요가 없고, 새로이 제2 캐리어(11) 위에서 위치 설정될 수 있을 뿐이므로, 주기적으로 배열된 복수의 융기부(4)들의 제2 부분 집합 상에 복수(2)의 광전자 반도체 소자(1)들의 제2 부분 집합(2b)이 레이 다운될 수 있다. 이러한 절차들은, 이송 유닛(12) 상에 위치하는 복수(2)의 광전자 반도체 소자(1)들이 제2 캐리어(11) 상의 융기부(4)들 상에 레이 다운될 때까지 빈번하게 실행될 수 있다. 이를 통해, 이송 유닛(12)에 의해 진행되어야 하는 이동 경로가 감소되고, 광전자 반도체 소자(1)들의 이송을 위해 요구되는 시간 및 이와 연관된 비용이 감소될 수 있다.
이러한 방법에 의해 제공되는 광전자 장치(21)가 도 2에서 우측 하단에 도시되어 있다.
도 3은, 광전자 반도체 소자들을 제1 캐리어로부터 제2 캐리어, 특히 회로 기판(11)으로 이송하기 위한, 도 2에 도시된 방법의 하나의 단계와, 광전자 반도체 소자(1)들 및 광전자 반도체 소자(1)들이 배치되는 융기부(4)들의 2개의 상세도들을 도시한다.
주기적으로 배열된 복수의 융기부(4)들의 제1 부분 집합(2a) 상에 광전자 반도체 소자(1)들의 제1 부분 집합(2a)이 레이 다운되는 단계가 도시되어 있다. 2개의 상세도들에서 알 수 있듯이, 각각 예시적으로 도시된 광전자 반도체 소자(1)는 융기부(4)를 향하는 하부 측면에 제1 윤곽(5a)을 포함하고, 각각 예시적으로 도시된 융기부(4)는 광전자 반도체 소자를 향하는 상부 측면에, 제1 윤곽(5a)에 대응하는 제2 윤곽(5b)을 포함한다. 특히, 제1 윤곽(5a)과 제2 윤곽(5b)은 서로 대응하는 2개의 퍼즐 조각들과 유사하게 형성된다.
대향된 제1 윤곽 및 제2 윤곽(5a, 5b)은, 제2 캐리어(11)의 상부 측면(11a)의 법선에 대해 비스듬하게 연장되는 공통 슬라이딩 평면(6)을 포함한다. 또한, 제1 윤곽(5a) 또는 광전자 반도체 소자(1)는 융기부(4)를 향하는 하부 측면에, 특히 마찬가지로 비스듬하게 연장되는 슬라이딩면을 포함하고, 이러한 슬라이딩면은 이송 유닛(12)이 제2 캐리어(11)의 방향으로 하강할 때 광전자 반도체 소자(1)와 융기부(4) 간의 접촉 시점에서부터 슬라이딩 평면(6) 내에 놓인다.
주기적으로 배열된 복수의 융기부(4)들의 제1 부분 집합(2a) 상에 광전자 반도체 소자(1)들을 레이 다운하기 위하여, 도 3에 도시된 바와 같이 이송 유닛(12)은 제1 단계에서, 복수의 광전자 반도체 소자(1)들의 제1 부분 집합(2a)이, 주기적으로 배열된 복수의 융기부(4)들의 제1 부분 집합에 대해 측방향으로 오프셋되어 배열되는 방식으로 제2 캐리어(11)에 대해 정렬된다. 이 경우, 이송 유닛(12)은, 광전자 반도체 소자(1)들의 제1 부분 집합(2a)이, 주기적으로 배열된 복수의 융기부(4)들의 제1 부분 집합에 대해 측방향으로 오프셋되어, 특히 단지 수 μm만큼 측방향으로 오프셋되어 배열되는 방식으로 제2 캐리어(11)에 대해 정렬될 수 있다.
이후, 이송 유닛(12)은, 광전자 반도체 소자(1)들의 제1 부분 집합(2a)과 융기부(4)들 사이에 접촉이 형성될 때까지 하강된다. 대향된 제1 윤곽 및 제2 윤곽(5a, 5b)은, 광전자 반도체 소자(1)들의 제1 부분 집합(2a)이 하강할 때 특정 시점에서 상응하게 서로 맞물린다.
이송 유닛(12)의 이러한 하강 또는 추가의 하강을 통해, 그리고 서로 맞물리는 대향된 제1 윤곽 및 제2 윤곽(5a, 5b)을 통해, 복수(2)의 광전자 반도체 소자(1)들의 제1 부분 집합(2a)은 이송 유닛으로부터 전단된다. 이는 특히, 광전자 반도체 소자(1)들 또는 제1 윤곽(5a)들의 슬라이딩면 각각이, 비스듬하게 연장되는 공통 슬라이딩 평면(6) 각각에서 슬라이딩함으로써 실행될 수 있다. 이에 상응하게, 광전자 반도체 소자(1)들은 이송 유닛(12)에 대한 광전자 반도체 소자(1)들의 측방향 변위를 통해 이송 유닛(12)으로부터 이탈되고, 이에 따라 이송 유닛(12)으로부터 분리된다.
비스듬하게 연장되는 공통 슬라이딩 평면(6) 각각 상에서의 광전자 반도체 소자(1)들의 슬라이딩을 통하여, 이송 유닛(12)의 수직 하강 이동은 광전자 반도체 소자(1)들의 제1 부분 집합(2a)의 측방향 이동으로 변환된다. 이를 통해, 이송 유닛(12)의 측방향 위치가 일정하게 유지될 때, 이송 유닛(12)에 대한 광전자 반도체 소자(1)들의 제1 부분 집합(2a)의 측방향 변위가 얻어짐으로써, 광전자 반도체 소자(1)들은 이송 유닛(12)으로부터 전단될 수 있고, 이에 따라 분리될 수 있다.
도 3 또는 도 3의 상세도들에 도시된 바와 같이, 제1 윤곽 및 제2 윤곽(5a, 5b)은 각각 제1 평면 및 그에 대해 수직으로 오프셋된 제2 평면을 포함하고, 제1 평면 및 제2 평면은 실질적으로 회로 기판(11)의 상부 측면(11a)에 대해 평행하게 연장된다. 또한, 제1 윤곽 및 제2 윤곽(5a, 5b)은 각각, 제1 평면과 제2 평면을 서로 연결하는 전이부를 포함한다. 이러한 2개의 전이부들은 각각 제1 윤곽 및 제2 윤곽(5a, 5b)의 슬라이딩면을 형성하고, 제2 윤곽(5b)들의 슬라이딩면들은 동시에 슬라이딩 평면(6)들도 규정한다.
또한, 도 3에서 좌측에 도시된 상세도는, 광전자 반도체 소자(1)가 광전자 반도체 소자(1)의 전기적 접촉을 위한 2개의 전기 접촉면들을 포함하고, 플립칩 구성에 상응하게 2개의 전기 접촉면들이 광전자 반도체 소자의 동일한 외부면에 배열되는 실시예를 도시한다. 이에 상응하게, 대응하는 융기부(4)는 광전자 반도체 소자(1)의 전기적 접촉을 위한 2개의 접촉 패드(13)들을 포함한다.
도 3에서 우측에 도시된 상세도는, 수직으로 접촉 가능한 구성 요소에 상응하게 광전자 반도체 소자(1)가 광전자 반도체 소자(1)의 대향된 외부면에 2개의 전기 접촉면들을 포함하는 일 실시예를 도시한다. 이에 상응하게, 대응하는 융기부(4)는 광전자 반도체 소자(1)의 전기적 접촉을 위한 하나의 접촉 패드(13)를 포함한다.
이 경우, 융기부(4) 상의 하나 또는 2개의 접촉 패드(13)는 특히 제1 평면 또는 제2 평면에 배열되고, 슬라이딩 평면(6)의 영역 내에는 배열되지 않는다.
도 4a는, 예를 들어 도 1에서와 같이 도시된 방법을 위해 사용되는 이송 유닛(12)의 평면도를 도시한다. 반면, 도 4b는 제안된 원리의 일부 양태들에 따른 방법을 위해 사용될 수 있는 이송 유닛(12)의 평면도를 도시한다.
광전자 반도체 소자(1)들이 장착된 이송 유닛(12)은 물론, 광전자 반도체 소자(1)들이 제2 캐리어 상에 제공될 때의 픽셀 패턴 또는 픽셀 피치(7)가 각각 도시되어 있다.
이 경우, 도 4a에 도시된 이송 유닛(12)에 의해서는, 픽셀 피치(7)와 상관 관계를 갖는 광전자 반도체 소자(1)들만이 제1 캐리어로부터 픽업된 반면, 그림 4b에 도시된 이송 유닛(12)에 의해서는, 이송 유닛(12)을 채우는 영역이, 상응하는 칩 피치로 제1 캐리어 상에 배열되는 광전자 반도체 소자(1)들로부터 픽업되었다.
이제 도 4a에 도시된 이송 유닛(12)에 의하여, 픽업된 광전자 반도체 소자(1)들이 제2 캐리어로 전달된다면, 추가의 광전자 반도체 소자(1)들이 제2 캐리어로 전달될 수 있기 이전에, 이송 유닛에 의하여 먼저 재차 새로이 광전자 반도체 소자(1)들이 픽업되어야 한다.
반면, 도 4b에 도시된 이송 유닛(12)에 의해서는, 픽업된 광전자 반도체 소자(1)들의 제1 부분 집합이 제2 캐리어로 전달될 수 있고, 이어서 이송 유닛(12)은 제2 캐리어 위에서만, 픽업된 광전자 반도체 소자(1)들의 각각 하나의 제2 부분 집합, 제3 부분 집합 등이 제2 캐리어로 전달될 수 있도록 새로이 위치 설정될 수 있다. 이는, 제2 캐리어에 광전자 반도체 소자(1)들이 완전히 장착되거나, 광전자 반도체 소자(1)들이 더 이상 이송 유닛(12) 상에 존재하지 않을 때까지 실행될 수 있다.
도 4b에 도시된 이송 유닛(12)의 경우, 픽셀 피치(7)의 픽셀 간격은 특히 제1 캐리어 또는 이송 유닛(12) 상의 각각 인접한 광전자 반도체 소자(1)들의 중심들 사이의 간격의 배수에 상응한다. 이에 따라, 픽셀 피치(7)는 제1 캐리어 또는 이송 유닛(12) 상의 광전자 반도체 소자(1)들의 칩 피치의 배수에 상응한다. 이는, 전송 유닛(12)에 의하여 제1 캐리어로부터 리프팅된 광전자 반도체 소자(1)들이 칩 피치에 상응하게 전송 유닛(12) 상에 배열되고, 전송 유닛(12) 상의 광전자 반도체 소자(1)들의 칩 피치와 픽셀 피치(7) 간의 상관 관계로 인하여 복수의 광전자 반도체 소자들이 픽셀 피치에 상응하게 제2 캐리어(11) 상에 동시적으로 레이 다운될 수 있기 때문에 특히 바람직할 수 있다. 이는, 이송 유닛(12)이 광전자 반도체 소자(1)들의 제2 부분 집합을 내려 놓기 위하여 칩 간격만큼 측방향으로 변위된 상태로, 아직 점유되지 않은 융기부들 위에 배열되기만 하면 됨으로써, 비어있는 융기부들 상에 광전자 반도체 소자(1)들의 제2 부분 집합이 레이 다운될 수 있다는 장점을 동시에 갖는다.
1 광전자 반도체 소자
2 복수
2a 제1 부분 집합
2b 제2 부분 집합
3 접촉 구조
4 접촉면, 융기부
5a 제1 윤곽
5b 제2 윤곽
6 슬라이딩 평면
7 픽셀 피치
10 제1 캐리어
11 제2 캐리어
11a 상부 측면
12 이송 유닛
13 접촉 패드
21 광전자 장치

Claims (21)

  1. 광전자 반도체 소자(1)들을 제1 캐리어(10)로부터 제2 캐리어(11)로 이송하기 위한 방법으로서, 이러한 방법은 하기 단계들, 즉
    제1 캐리어(10) 상에 복수(2)의 광전자 반도체 소자(1)들이 제공되는 단계;
    제2 캐리어가 제공되고, 제2 캐리어(11)는 자신의 상부 측면(11a)에, 주기적으로 배열된 복수의 접촉면(4)들을 구비한 접촉 구조(3)를 포함하는 단계;
    제1 캐리어(10)에 대향된 광전자 반도체 소자(1)들의 상부 측면 상에 이송 유닛(12)이 배치되는 단계를 포함하는, 이송 유닛(12)에 의해 복수(2)의 광전자 반도체 소자(1)들이 픽업되는 단계; 및
    복수(2)의 광전자 반도체 소자(1)들이 제1 캐리어(10)로부터 리프팅되는 단계;
    복수(2)의 광전자 반도체 소자(1)들의 제1 부분 집합(2a)이, 주기적으로 배열된 복수의 접촉면(4)들의 제1 부분 집합 상에 레이 다운되는 단계; 및
    복수(2)의 광전자 반도체 소자(1)들의 제1 부분 집합(2a)이, 주기적으로 배열된 복수의 융기부(4)들의 제1 부분 집합 상에 고정되는 단계;를 포함하는, 광전자 반도체 소자들을 위한 이송 방법.
  2. 제1항에 있어서,
    주기적으로 배열된 접촉면들은 각각 융기부(4)를 통해 형성되는, 광전자 반도체 소자들을 위한 이송 방법.
  3. 제1항 또는 제2항에 있어서,
    복수(2)의 광전자 반도체 소자(1)들은 각각, 접촉 구조(3)를 향하는 하부 측면에 제1 윤곽(5a)을 포함하고, 주기적으로 배열된 복수의 접촉면(4)들은 각각, 광전자 반도체 소자들을 향하는 상부 측면에 제1 윤곽(5a)에 대응하는 제2 윤곽(5b)을 포함하는, 광전자 반도체 소자들을 위한 이송 방법.
  4. 제3항에 있어서,
    대향된 제1 윤곽 및 제2 윤곽(5a, 5b)은 복수(2)의 광전자 반도체 소자(1)들의 제1 부분 집합(2a)의 레이 다운 시에 서로 맞물리는, 광전자 반도체 소자들을 위한 이송 방법.
  5. 제3항 또는 제4항에 있어서,
    대향된 제1 윤곽 및 제2 윤곽(5a, 5b)은 각각, 서로 대응하는 공통 슬라이딩 평면을 포함하고, 이러한 슬라이딩 평면(6)은 특히 제2 캐리어(11)의 상부 측면(11a)의 법선에 대해 비스듬하게 연장되는, 광전자 반도체 소자들을 위한 이송 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    복수(2)의 광전자 반도체 소자(1)들의 제1 부분 집합(2a)이 레이 다운되는 단계는,
    복수(2)의 광전자 반도체 소자(1)들의 제1 부분 집합(2a)이, 주기적으로 배열된 복수의 접촉면(4)들의 제1 부분 집합에 대해 측방향으로 오프셋되어 배열되는 방식으로 이송 유닛(12)이 제2 캐리어(11)에 대해 정렬되는 단계;
    복수(2)의 광전자 반도체 소자(1)들의 제1 부분 집합(2a)과, 주기적으로 배열된 복수의 접촉면(4)들의 제1 부분 집합 사이의 접촉이 형성될 때까지 이송 유닛(12)이 하강되는 단계;
    이송 유닛(12)의 추가적인 하강을 통해 이송 유닛(12)으로부터 복수(2)의 광전자 반도체 소자(1)들의 제1 부분 집합(2a)이 전단되는 단계;를 포함하는, 광전자 반도체 소자들을 위한 이송 방법.
  7. 제6항에 있어서,
    전단 단계는, 복수(2)의 광전자 반도체 소자(1)들의 제1 부분 집합(2a)의 비스듬하게 연장된 각각의 슬라이딩면이, 주기적으로 배열된 복수의 접촉면(4)들의 제1 부분 집합의 각각 하나의 슬라이딩 평면(6)에서 슬라이딩함으로써 실행되는, 광전자 반도체 소자들을 위한 이송 방법.
  8. 제6항 또는 제7항에 있어서,
    전단 단계는, 이송 유닛(12)에 대해 복수(2)의 광전자 반도체 소자(1)들의 제1 부분 집합(2a)이 측방향으로 변위되는 단계를 포함하는, 광전자 반도체 소자들을 위한 이송 방법.
  9. 제6항 내지 제8항 중 어느 한 항에 있어서,
    복수(2)의 광전자 반도체 소자(1)들의 제1 부분 집합(2a)이 전단되는 단계는, 수직 하강 이동이 복수(2)의 광전자 반도체 소자(1)들의 제1 부분 집합(2a)의 측방향 이동으로 적어도 부분적으로 변환되는 단계를 포함하는, 광전자 반도체 소자들을 위한 이송 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    복수(2)의 광전자 반도체 소자(1)들의 제1 부분 집합(2a)이, 주기적으로 배열된 복수의 접촉면(4)들의 제1 부분 집합 상에 고정되는 단계를 더 포함하고, 이러한 고정 단계는, 주기적으로 배열된 복수의 융기부(4)들의 제1 부분 집합 상에 광전자 반도체 소자(1)들이 가압되는 단계와, 선택적으로 광전자 반도체 소자(1)들이 가열되는 단계를 포함하는, 광전자 반도체 소자들을 위한 이송 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    제2 캐리어(11)는 회로 기판을 통해 형성되는, 광전자 반도체 소자들을 위한 이송 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    주기적으로 배열된 융기부(4)들은 각각 광전자 반도체 소자(1)들의 전기적 접촉을 위한 적어도 하나의 접촉 패드(13)를 포함하는, 광전자 반도체 소자들을 위한 이송 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    제2 캐리어(11) 상의 각각 인접한 접촉면(4)들의 중심들 사이의 간격은, 제1 캐리어(10) 상의 각각 인접한 광전자 반도체 소자(1)들의 중심들 사이의 간격의 배수에 상응하는, 광전자 반도체 소자들을 위한 이송 방법.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    복수(2)의 광전자 반도체 소자(1)들의 수는, 복수(2)의 광전자 반도체 소자(1)들의 제1 부분 집합(2a)의 수의 정수의 배수에 상응하는, 광전자 반도체 소자들을 위한 이송 방법.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서,
    복수(2)의 광전자 반도체 소자(1)들의 제2 부분 집합(2b)이, 주기적으로 배열된 복수의 접촉면(4)들의 제2 부분 집합 상에 레이 다운되는 단계를 더 포함하는, 광전자 반도체 소자들을 위한 이송 방법.
  16. 제15항에 있어서,
    제2 부분 집합(2b) 내의 광전자 반도체 소자의 수는, 제1 부분 집합(2a) 내의 광전자 반도체 소자의 수와 동일한, 광전자 반도체 소자들을 위한 이송 방법.
  17. 광전자 장치(21)로서, 이러한 광전자 장치는
    주기적으로 배열된 복수의 융기부(4)들을 구비한 접촉 구조(3)가 상부 측면(11a)에 배열된 회로 기판(11);
    주기적으로 배열된 복수의 융기부(4)들 중 하나의 융기부 상에 각각 배열되는 복수의 광전자 반도체 소자(1)들;을 포함하고,
    광전자 반도체 소자(1)들은 각각, 접촉 구조(3)를 향하는 하부 측면에 제1 윤곽(5a)을 포함하고, 융기부(4)들은 각각, 광전자 반도체 소자(1)들을 향하는 상부 측면에 제1 윤곽(5a)에 대응하는 제2 윤곽(5b)을 포함하고,
    제2 윤곽(5b)들은 각각 제1 평면으로부터, 제1 평면에 대해 수직으로 오프셋된 제2 평면으로의 전이부를 포함하는, 광전자 장치.
  18. 제17항에 있어서,
    각각 대향된 제1 윤곽 및 제2 윤곽(5a, 5b)은 서로 맞물리는, 광전자 장치.
  19. 제17항 또는 제18항에 있어서,
    융기부(4)들은 각각 광전자 반도체 소자(1)들의 전기적 접촉을 위한 적어도 하나의 접촉 패드(13)를 포함하는, 광전자 장치.
  20. 제17항 내지 제19항 중 어느 한 항에 있어서,
    제2 윤곽(5b)들은 하기 형상들, 즉
    원뿔대,
    역 원뿔대,
    원뿔,
    경사 평면,
    원형 스트립,
    포물선, 및
    포물선의 영역들
    중 적어도 하나의 형상을 포함하는, 광전자 장치.
  21. 제17항 내지 제20항 중 어느 한 항에 있어서,
    제2 윤곽(5b)은 적어도 하나의 접촉 패드(13) 외부에 배열되는, 광전자 장치.
KR1020247007545A 2021-08-09 2022-08-03 광전자 반도체 소자들을 위한 이송 방법 KR20240036711A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102021120689.8 2021-08-09
DE102021120689.8A DE102021120689A1 (de) 2021-08-09 2021-08-09 Transferverfahren für optoelektronsiche halbleiterbauelemete
PCT/EP2022/071865 WO2023016899A1 (de) 2021-08-09 2022-08-03 Transferverfahren für optoelektronische halbleiterbauelemente

Publications (1)

Publication Number Publication Date
KR20240036711A true KR20240036711A (ko) 2024-03-20

Family

ID=83149539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247007545A KR20240036711A (ko) 2021-08-09 2022-08-03 광전자 반도체 소자들을 위한 이송 방법

Country Status (4)

Country Link
KR (1) KR20240036711A (ko)
CN (1) CN117897820A (ko)
DE (1) DE102021120689A1 (ko)
WO (1) WO2023016899A1 (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3906653B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
JP5916334B2 (ja) * 2011-10-07 2016-05-11 デクセリアルズ株式会社 異方性導電接着剤及びその製造方法、発光装置及びその製造方法
EP3235347B1 (en) * 2014-12-19 2020-05-13 Glo Ab Method of making a light emitting diode array on a backplane
US9653642B1 (en) * 2014-12-23 2017-05-16 Soraa Laser Diode, Inc. Manufacturable RGB display based on thin film gallium and nitrogen containing light emitting diodes
CN107851586B (zh) 2015-01-23 2021-07-06 维耶尔公司 到受体衬底的选择性微型器件转移
KR20170102782A (ko) * 2016-03-02 2017-09-12 엘지이노텍 주식회사 발광 모듈 및 표시장치
US10600671B2 (en) * 2016-11-15 2020-03-24 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
DE102018120881A1 (de) 2018-08-27 2020-02-27 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements

Also Published As

Publication number Publication date
CN117897820A (zh) 2024-04-16
WO2023016899A1 (de) 2023-02-16
DE102021120689A1 (de) 2023-02-09

Similar Documents

Publication Publication Date Title
JP6545889B1 (ja) Ｌｅｄディスプレイパネル製造のためのマイクロｌｅｄチップアレイ方法及びこれに用いられるマルチチップキャリア
CN109935576B (zh) 微型元件结构
CN109326549B (zh) 一种微发光二极管的转移方法、显示面板及其制备方法
CN107919313B (zh) 真空吸取装置
US20190326143A1 (en) Transfer substrate for component transferring and micro leds carrying substrate
US10600941B2 (en) Electronic device and method for fabricating the same
TW201929249A (zh) 光電半導體戳記及其製造方法、與光電半導體裝置
KR102585657B1 (ko) 이송 툴 및 반도체 칩들을 이송하기 위한 방법
US20240072230A1 (en) Electronic device
CN110178220B (zh) 用于制造光电子半导体器件的方法和光电子半导体器件
JP2020528660A (ja) 発光ダイオードモジュール製造装置及び方法
KR20240036711A (ko) 광전자 반도체 소자들을 위한 이송 방법
US10604358B2 (en) Device, system and method for aligning electronic components
KR102150792B1 (ko) 발광 소자 제조 방법 및 전사 방법
CN112531091A (zh) 发光装置
KR20190098329A (ko) 엘이디 디스플레이 패널 제조를 위한 엘이디 칩 어레이 방법
KR20200053841A (ko) 마이크로 led 위치 오차 보정 캐리어 및 마이크로 led 전사시스템
KR102646798B1 (ko) 엘이디 디스플레이 패널 제조를 위한 마이크로 엘이디 칩 어레이 방법 및 이에 이용되는 멀티 칩 캐리어
KR20190109133A (ko) 엘이디 디스플레이 패널 제조를 위한 엘이디 칩 어레이 방법
CN105164825B (zh) 用于制造光电子器件的方法
CN114303236A (zh) 多芯片承载结构
CN117355933A (zh) 利用弹性体压模的单次拾取多次印刷微型led批量转移
US20220367758A1 (en) Light emitting diode
JPH11338385A (ja) Ｌｅｄ表示装置の製造方法およびその製造装置
US20230307586A1 (en) Mounting arrangements for semiconductor packages and related methods

Legal Events

Date Code Title Description
A201 Request for examination