KR20240034939A - 표시 장치 및 그의 구동방법 - Google Patents

표시 장치 및 그의 구동방법 Download PDF

Info

Publication number
KR20240034939A
KR20240034939A KR1020220113524A KR20220113524A KR20240034939A KR 20240034939 A KR20240034939 A KR 20240034939A KR 1020220113524 A KR1020220113524 A KR 1020220113524A KR 20220113524 A KR20220113524 A KR 20220113524A KR 20240034939 A KR20240034939 A KR 20240034939A
Authority
KR
South Korea
Prior art keywords
period
power
during
voltage
frame
Prior art date
Application number
KR1020220113524A
Other languages
English (en)
Inventor
김홍수
이명우
이석훈
임재근
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220113524A priority Critical patent/KR20240034939A/ko
Priority to US18/206,252 priority patent/US20240078974A1/en
Priority to CN202311101698.1A priority patent/CN117672100A/zh
Publication of KR20240034939A publication Critical patent/KR20240034939A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 실시예들에 의한 표시 장치는 제 1전원선, 제 2전원선 및 제 3전원선 각각으로 한 프레임 기간 동안 전압레벨이 변경되는 제 1전원, 제 2전원 및 제 3전원을 공급하기 위한 전원 공급부와; 주사선들 및 데이터선들 중 적어도 어느 하나에 접속되고, 공통 제어선, 상기 제 1전원선, 제 2전원선 및 제 3전원선에 공통적으로 접속되는 화소들을 구비하며; 상기 화소들은 상기 제 2전원이 로우레벨로 변경될 때 동시에 발광되며, 영상 리프레시 레이트에 대응하여 한 프레임 기간 동안 상기 제 2전원이 로우레벨로 변경되는 횟수가 다르게 설정된다.

Description

표시 장치 및 그의 구동방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 표시 장치 및 그의 구동방법에 관한 것이다.
표시 장치는 화소가 화소행 단위로 순차적으로 발광하는 순차 발광 방식 또는 데이터 기입을 순차적으로 완료한 후 전체 화소들이 동시에 발광하는 동시 발광 방식으로 영상을 표시할 수 있다.
표시 장치는 소비 전력을 저감하기 위해, 정지 영상 등이 표시되는 경우 60Hz 미만의 저주파로 구동될 수 있다. 다만, 동시 발광 방식에서 표시 장치의 영상 리프레시 레이트가 저주파 내지 고파로 가변되는 경우 플리커 등이 시인될 수 있다.
본 발명의 일 목적은 동시 발광 방식에서 영상 리프레시 레이트가 가변될 때 플리커 등이 시인되는 것을 방지할 수 있는 표시 장치 및 그의 구동방법을 제공하는 것이다.
본 발명의 실시예들에 의한 표시 장치는 제 1전원선, 제 2전원선 및 제 3전원선 각각으로 한 프레임 기간 동안 전압레벨이 변경되는 제 1전원, 제 2전원 및 제 3전원을 공급하기 위한 전원 공급부와; 주사선들 및 데이터선들 중 적어도 어느 하나에 접속되고, 공통 제어선, 상기 제 1전원선, 제 2전원선 및 제 3전원선에 공통적으로 접속되는 화소들을 구비하며; 상기 화소들은 상기 제 2전원이 로우레벨로 변경될 때 동시에 발광되며, 영상 리프레시 레이트에 대응하여 한 프레임 기간 동안 상기 제 2전원이 로우레벨로 변경되는 횟수가 다르게 설정된다.
실시예에 의한, 상기 영상 리프레시 레이트가 감소할수록 상기 제 2전원이 로우레벨로 변경되는 횟수가 증가된다.
실시예에 의한, 상기 한 프레임 기간 동안 상기 제 2전원의 로우레벨의 전압은 점점 감소되도록 설정된다.
실시예에 의한, 상기 한 프레임 기간 동안 상기 제 2전원의 로우레벨 전압은 점점 증가되도록 설정된다.
실시예에 의한, 상기 한 프레임 기간 동안 상기 제 2전원의 로우레벨 전압 공급시간은 점점 감소되도록 설정된다.
실시예에 의한, 상기 한 프레임 기간 동안 상기 제 2전원의 로우레벨 전압 공급시간은 점점 증가되도록 설정된다.
실시예에 의한, 상기 화소들 각각은 발광 소자로 공급되는 전류량을 제어하기 위한 구동 트랜지스터를 구비하며; 한 프레임은 표시 주사기간을 포함하며, 상기 표시 주사기간은 상기 구동 트랜지스터가 초기화되는 제 1초기화 구간, 상기 발광 소자의 애노드전극이 초기화되는 제 2초기화 구간, 상기 구동 트랜지스터의 문턱전압이 보상되는 문턱전압 보상구간, 상기 화소들로 데이터신호가 기입되는 데이터 기입구간을 포함하는 제 1비발광 구간과; 상기 화소들이 동시에 발광되는 제 1발광 구간을 포함한다.
실시예에 의한, 상기 한 프레임은 상기 영상 리프레시 레이트의 주파수에 대응하여 적어도 하나의 제어기간을 포함하며, 상기 제어기간은 상기 제 1비발광 구간과 동일한 폭의 제 2비발광 구간과; 상기 화소들이 동시에 발광되는 제 2발광 구간을 포함한다.
실시예에 의한, 상기 영상 리프레시 레이트가 감소하면 상기 한 프레임에 포함되는 상기 제어기간의 개수가 증가한다.
실시예에 의한, 상기 한 프레임에 포함되는 상기 제어기간의 개수에 비례하여 상기 제 2발광 구간의 폭이 서서히 증가 또는 감소한다.
실시예에 의한, 상기 화소들 각각은 제 2노드와 상기 제 2전원선 사이에 접속되는 발광 소자와; 상기 제 1전원선과 상기 제 2노드 사이에 접속되며, 게이트전극이 상기 제 1노드에 접속되는 구동 트랜지스터와; 상기 제 3전원선과 상기 제 1노드 사이에 접속되는 제 2커패시터와; 상기 제 1노드와 제 2노드 사이에 접속되며, 게이트전극이 제 i(i는 자연수)주사선에 접속되는 제 2트랜지스터와; 상기 제 3노드와 상기 제 2노드 사이에 접속되며, 게이트전극이 공통 제어선에 접속되는 제 3트랜지스터와; 상기 제 3노드와 제 j(j는 자연수)주사선 사이에 접속되는 제 1커패시터를 구비한다.
본 발명의 실시예에 의한 화소들 각각에 포함된 발광 소자의 캐소드전극으로 공급되는 제 2전원의 전압레벨을 이용하여 한 프레임 기간 동안 상기 화소들을 비빌광 구간 및 발광 구간으로 나누어 구동하는 표시 장치의 구동방법에 있어서; 상기 한 프레임의 표시 주사기간의 제 1비발광 구간 동안 상기 화소들 각각에 데이터신호의 전압을 기입하고, 제 1발광 구간 동안 상기 화소들을 동시에 발광시키는 단계와; 상기 한 프레임의 제어기간의 제 1비발광 구간 동안 이전 기간에 공급된 상기 데이터신호의 전압을 유지하고, 제 2발광 구간 동안 상기 화소들을 동시에 발광시키는 단계를 포함한다.
실시예에 의한, 영상 리프레시 레이트에 대응하여 상기 한 프레임에 포함되는 제어기간의 개수가 다르게 설정된다.
실시예에 의한, 상기 영상 리프레시 레이트가 감소하면 상기 한 프레임에 포함되는 상기 제어기간의 개수가 증가한다.
실시예에 의한, 상기 표시 주사기간의 제 1발광 구간 및 상기 제어기간의 제 2발광 구간 동안 상기 제 2전원은 로우레벨의 전압으로 설정되며, 상기 제 2발광 구간 동안 공급되는 상기 제 2전원의 로우레벨 전압은 상기 제 1발광 구간 동안 공급되는 상기 제 2전원의 로우레벨 전압과 다르게 설정된다.
실시예에 의한, 상기 한 프레임에 포함되는 상기 제어기간의 증가에 대응하여 상기 제 2전원의 로우레벨 전압은 서서히 하강 또는 상승되도록 설정된다.
실시예에 의한, 상기 표시 주사기간의 제 1발광 구간 및 상기 제어기간의 제 2발광 구간 동안 상기 제 2전원은 로우레벨의 전압으로 설정되며, 상기 제 2발광 구간 동안 제 1시간 동안 상기 제 2전원의 로우레벨 전압이 공급되고, 상기 제 1발광 구간 동안 상기 제 1시간과 상이한 제 2시간 동안 상기 제 2전원의 로우레벨 전압이 공급된다.
실시예에 의한, 상기 한 프레임에 포함되는 상기 제어기간의 증가에 대응하여 상기 제 2전원의 로우레벨 전압 공급시간은 서서히 증가 또는 감소되도록 설정된다.
본 발명의 실시예들에 의한 표시 장치 및 그의 구동방법에 의하면 영상 리프레시 레이트와 무관하게 일정 주기로 화소들이 발광할 수 있고, 이에 따라 플리커 등을 방지할 수 있다.
또한, 본 발명은 영상 리프레시 레이트에 대응하여 제 2전원의 전압 및/또는 폭(또는 공급 시간)을 제어할 수 있고, 이에 따라 구동 트랜지스터의 누설전류와 무관하게 균일한 휘도의 영상을 구현할 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예에 의한 표시 장치를 나타내는 도면이다.
도 2는 본 발명의 다른 실시예에 의한 표시 장치를 나타내는 도면이다.
도 3은 본 발명의 실시예에 의한 화소를 나타내는 회로도이다.
도 4는 본 발명의 다른 실시예에 의한 화소를 나타내는 회로도이다.
도 5는 도 3 및 도 4에 도시된 화소들의 구동방법을 나타내는 파형도이다.
도 6은 한 프레임의 제어기간에서 화소의 동작방법을 나타내는 실시예의 파형도이다.
도 7은 한 프레임의 제어기간에서 화소의 동작방법을 나타내는 다른 실시예의 파형도이다.
도 8 및 도 9는 영상 리프레시 레이트에 따른 표시 장치의 표시 방법을 설명하기 위한 도면이다.
도 10은 본 발명의 실시예에 의한 시뮬레이션 결과를 나타내는 도면이다.
도 11은 영상 리프레시 레이트에 따른 표시 장치의 표시 방법의 다른 실시예를 설명하기 위한 도면이다.
도 12a 및 도 12b는 제어기간에 공급되는 제 2전원의 전압레벨의 실시예를 나타내는 도면이다.
도 13a 및 도 13b는 제어기간에 공급되는 제 2전원의 공급시간의 실시예를 나타내는 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 따라서 앞서 설명한 참조 부호는 다른 도면에서도 사용할 수 있다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 과장되게 나타낼 수 있다.
또한, 설명에서 “동일하다”라고 표현한 것은, “실질적으로 동일하다”는 의미일 수 있다. 즉, 통상의 지식을 가진 자가 동일하다고 납득할 수 있을 정도의 동일함일 수 있다. 그 외의 표현들도 “실질적으로”가 생략된 표현들일 수 있다.
도 1은 본 발명의 실시예에 의한 표시 장치를 나타내는 도면이다.
도 1을 참조하면, 본 발명의 실시예에 의한 표시 장치(100)는 화소부(110)와, 화소부(110)를 구동하기 위한 화소 구동부(200)를 구비할 수 있다.
타이밍 제어부(120), 주사 구동부(130), 데이터 구동부(140) 및 전원 공급부(150)를 구비할 수 있다.
화소부(110)는 제 1방향으로 연장된 제 1 내지 제 n주사선들(SL1, SL2, ..., SLn)(n은 0 이상의 정수) 및 공통 제어선(GC)과, 제 1방향과 상이한 제 2방향으로 연장된 제 1 내지 제 m데이터선들(DL1, DL2, ..., DLm)(m은 0 이상의 정수) 및 화소들(PX)을 구비할 수 있다.
화소들(PX)은 제 1 내지 제 n주사선들(SL1 내지 SLn) 중 대응하는 주사선, 제 1 내지 제 m데이터선들(DL1 내지 DLm) 중 대응하는 데이터선 및 공통 제어선(GC)과 접속될 수 있다. 화소들(PX) 각각은 대응하는 주사선으로 주사신호가 공급될 때 선택되어 대응하는 데이터선으로부터 데이터신호를 공급받는다. 데이터신호를 공급받은 화소들(PX)은 동시에 발광될 수 있다.
화소 구동부(200)는 동시 발광 방식, 즉 한 프레임이 화소들(PX)이 발광하지 않는 비발광 구간 및 화소들(PX)이 동시에 발광하는 발광 구간을 포함하도록 화소부(110)를 구동할 수 있다. 이를 위하여, 화소 구동부(200)는 타이밍 제어부(120), 주사 구동부(130), 데이터 구동부(140) 및 전원 공급부(150)를 구비할 수 있다.
타이밍 제어부(120)는 주사 구동부(130), 데이터 구동부(140) 및 전원 공급부(150)를 제어할 수 있다. 예를 들어, 타이밍 제어부(120)는 외부(예를 들어, 시스템 보드)로부터 공급되는 제어신호(CTL)에 기초하여, 제 1 내지 제 3제어신호들(CTL1, CTL2, CTL3)를 생성할 수 있다. 타이밍 제어부(120)에서 생성된 제 1제어신호(CTL1)는 주사 구동부(130), 제 2제어신호(CTL2)는 데이터 구동부(140) 및 제 3제어신호(CTL3)는 전원 공급부(150)로 공급될 수 있다.
제 1제어신호(CTL1)는 수직 개시 신호, 스캔 클럭 신호 등을 포함할 수 있다. 제 2제어신호(CTL2)는 수평 개시 신호, 샘플링 신호 및 데이터 클럭 신호 등을 포함할 수 있다. 제 3제어신호(CTL3)는 제 1전원(VDD), 제 2전원(VSS) 및 제 3전원(VINT)의 전압레벨을 제어하기 위한 스위치 제어 신호 등을 포함할 수 있다.
주사 구동부(130)는 타이밍 제어부(120)로부터 공급되는 제 1제어신호(CTL1)에 대응하여 주사신호들 및 공통 제어신호를 생성하고, 주사신호들을 주사선들(SL1 내지 SLn)로 공급하고, 공통 제어신호를 공통 제어선(GC)으로 공급할 수 있다.
실시예에서, 주사 구동부(130)는 제 1 내지 제 n주사선들(SL1 내지 SLn)로 턴-온 레벨의 주사신호를 동시에 공급한 후, 제 1 내지 제 n주사선들(SL1 내지 SLn)로 주사신호를 순차적으로 공급할 수 있다. 또한, 주사 구동부(130)는 제 1 내지 제 n주사선들(SL1 내지 SLn)로 주사신호가 동시에 공급될 때 적어도 일부 기간 중첩되도록 턴-온 레벨의 공통 제어신호를 공통 제어선(GC)으로 공급할 수 있다.
추가적으로, 주사 구동부(130)는 한 프레임의 표시 주사기간 동안 주사선들(SL1 내지 SLn)로 주사신호를 공급하고, 그 외의 기간에는 주사선들(SL1 내지 SLn)로 주사신호를 공급하지 않을 수 있다.
데이터 구동부(140)는 타이밍 제어부(120)로부터 공급되는 제 2제어신호(CTL2)에 대응하여 데이터신호를 생성할 수 있다. 예를 들어, 데이터 구동부(140)는 디지털 형태의 데이터에 기초하여 아날로그 형태의 데이터신호를 생성할 수 있다. 데이터 구동부(140)는 제 1 내지 제 n주사선들(SL1 내지 SLn)로 순차적으로 공급되는 주사신호와 동기되도록 데이터선들(DL1 내지 DLm)로 데이터신호를 공급할 수 있다.
전원 공급부(150)는 타이밍 제어부(120)로부터 공급되는 제 3제어신호(CTL3)에 대응하여 1 프레임(1 Frame) 주기 내에서 변동되는 전압레벨을 갖는 제 1전원(VDD), 제 2전원(VSS) 및 제 3전원(VINT)을 화소들(PX)에 제공할 수 있다. 예를 들어, 전원 공급부(150)는 입력 전압(예를 들면, 배터리 전압)으로부터 다양한 전압레벨을 갖는 출력 전압들을 생성하는 적어도 하나의 DC-DC 컨버터 및 제 1전원(VDD), 제 2전원(VSS) 및 제 3전원(VINT) 각각에 대한 전압레벨을 설정하기 위해 제 3제어신호(CTL3)에 기초하여 출력 전압들을 제 1전원(VDD), 제 2전원(VSS) 및 제 3전원(VINT)으로 선택하기 위한 스위치들을 포함할 수 있다.
한편, 본 발명의 실시예에 의한 표시 장치(100)는 구동 조건에 따라 다양한 영상 리프레시 레이트(refresh rate, 구동 주파수 또는 화면 재생률)로 영상을 표시할 수 있다. 영상 리프레시 레이트는 화소(PX)의 구동 트랜지스터에 데이터신호가 기입되는 빈도수를 의미한다. 예를 들어, 영상 리프레시 레이트는 1초 동안 화소부(110)에서 화면이 재생되는 빈도수를 나타낼 수 있다.
실시예에서, 타이밍 제어부(120)는 영상 리프레시 레이트에 대응하여 하나의 수평라인(또는 화소행)에 대응한 데이터 구동부(140)의 출력 주파수 및/또는 주사 구동부(130)의 출력 주파수를 제어할 수 있다. 예를 들어, 동영상 구동을 위한 리프레시 레이트는 약 60Hz 이상(예를 들어, 120Hz, 240Hz 등)의 주파수일 수 있다.
실시예에서, 타이밍 제어부(120)는 영상 리프레시 레이트에 대응하여 데이터 구동부(140)에서 출력되는 데이터신호의 출력 주파수, 주사 구동부(130)에서 출력되는 주사신호의 출력 주파수를 제어할 수 있다. 예를 들어, 타이밍 제어부(120)는 1Hz 또는 240Hz의 다양한 영상 리프레시 레이트들에 대응하여 영상이 표시되도록 제어할 수 있다. 다만, 이는 예시적인 것으로, 타이밍 제어부(120)는 240Hz 이상의 영상 리프레시 레이트(예를 들어, 480Hz)로 영상이 표시되도록 제어할 수 있다.
추가적으로, 본 발명의 실시예에서 1 프레임 기간에 포함되는 비발광 구간 및 발광 구간의 수는 영상 리프레시 레이트에 대응하여 상이하게 설정될 수 있다. 일례로, 영상 레프레시 레이트가 낮은 주파수로 설정될수록 1 프레임 기간에 포함되는 비발광 구간 및 발광 구간의 수가 증가될 수 있다. 이와 관련하여 상세한 설명은 후술하기로 한다.
추가적으로, 타이밍 제어부(120)는 전원 공급부(150)에서 출력되는 제 2전원(VSS)의 전압레벨을 이용하여 1 프레임 기간에 포함되는 비발광 구간 및 발광 구간의 수를 제어할 수 있다.
도 2는 본 발명의 다른 실시예에 의한 표시 장치를 나타내는 도면이다. 도 2를 설명할 때 도 1과 동일한 구성에 대해서는 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 2를 참조하면, 본 발명의 다른 실시예에 의한 표시 장치(100')는 화소부(110)와, 화소부(110)를 구동하기 위한 화소 구동부(200')를 구비할 수 있다.
화소 구동부(200')는 화소들이 발광하지 않는 비발광 구간 및 화소들이 동시에 발광하는 발광 구간을 포함하는 동시 발광 방식으로 화소부(110)를 구동할 수 있다. 이를 위하여, 화소 구동부(200')는 타이밍 제어부(120'), 주사 구동부(130'), 데이터 구동부(140), 전원 공급부(150) 및 공통 제어선 구동부(160)를 구비할 수 있다.
타이밍 제어부(120')는 제어신호(CTL)에 기초하여 제 1 내지 제 4제어신호들(CTL1, CTL2, CTL3, CTL4)을 생성할 수 있다. 타이밍 제어부(120')는 제 4제어신호(CTL4)를 공통 제어선 구동부(160)로 공급할 수 있다. 도 1과 비교하면, 타이밍 제어부(120')는 공통 제어선 구동부(160)에 대응하여 제 4제어신호(CTL4)를 추가적으로 생성할 뿐, 실질적 구성은 도 1과 동일하다.
주사 구동부(130')는 타이밍 제어부(120')로부터 공급되는 제 1제어신호(CTL1)에 대응하여 주사신호들을 생성하고, 주사신호들을 주사선들(SL1 내지 SLn)로 공급할 수 있다.
실시예에서, 주사 구동부(130')는 제 1 내지 제 n주사선들(SL1 내지 SLn)로 턴-온 레벨의 주사신호를 동시에 공급한 후, 제 1 내지 제 n주사선들(SL1 내지 SLn)로 주사신호를 순차적으로 공급할 수 있다.
공통 제어선 구동부(160)는 타이밍 제어부(120')로부터 공급되는 제 4제어신호(CTL4)에 대응하여 공통 제어선(GC)으로 공통 제어신호를 공급할 수 있다.
실시예에서, 공통 제어선 구동부(160)는 제 1 내지 제 n주사선들(SL1 내지 SLn)로 주사신호가 동시에 공급될 때 적어도 일부 기간 중첩되도록 턴-온 레벨의 공통 제어신호를 공통 제어선(GC)으로 공급할 수 있다. 여기서, 공통 제어선(GC)은 화소들(PX)에 공통적으로 접속될 수 있다.
이와 같은 본 발명의 다른 실시예에 의한 표시 장치(100')는 공통 제어선(GC) 구동을 위하여 공통 제어선 구동부(160)가 추가될 뿐, 그 외의 구성은 도 1의 표시 장치(100)와 실질적으로 동일하다.
도 3은 본 발명의 실시예에 의한 화소를 나타내는 회로도이다. 도 3에서는 설명의 편의성을 위하여 i(i는 0 이상의 정수)번째 주사선(SLi) 및 j(j는 0 이상의 정수)번째 데이터선(DLj)과 접속된 화소(PX)를 도시하기로 한다.
도 3을 참조하면, 본 발명의 실시예에 의한 화소(PX)는 제 1커패시터(Cpr), 제 2커패시터(Cst), 제 1트랜지스터(T1), 제 2트랜지스터(T2) 및 제 3트랜지스터(T3) 및 발광 소자(LD)를 구비한다.
실시예에서, 제 1트랜지스터(T1) 내지 제 3트랜지스터(T3)는 P형 트랜지스터로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 일례로, 제 1트랜지스터(T1) 내지 제 3트랜지스터(T3) 중 적어도 하나는 N형 트랜지스터로 대체될 수 있다.
발광 소자(LD)는 제 1전원(VDD)이 공급되는 제 1전원선(PL1)과 제 2전원(VSS)이 공급되는 제 2전원선(PL2) 사이에 연결될 수 있다. 예를 들어, 발광 소자(LD)의 제 1전극(예를 들어, 애노드전극)은 제 2노드(N2) 및 제 1트랜지스터(T1)를 경유하여 제 1전원선(PL1)에 접속되고, 발광 소자(LD)의 제 2전극(예를 들어, 캐소드전극)은 제 2전원선(PL2)에 접속될 수 있다. 발광 소자(LD)는 제 1트랜지스터(T1)로부터 공급되는 구동전류에 대응하는 휘도로 발광할 수 있다. 이를 위하여, 발광 구간 동안 제 1전원(VDD)의 전압과 제 2전원(VSS)의 전압은 발광 소자(LD)가 발광할 수 있도록 소정의 전위차를 가질 수 있다.
발광 소자(LD)는 유기 발광 다이오드(organic light emitting diode)로 선택될 수 있다. 또한, 발광 소자(LD)는 마이크로 LED(light emitting diode), 양자점 발광 다이오드(quantum dot light emitting diode)와 같은 무기 발광 다이오드(inorganic light emitting diode)로 선택될 수 있다. 또한, 발광 소자(LD)는 유기물과 무기물이 복합적으로 구성된 소자일 수도 있다. 도 3에서는 화소(PX)가 단일(single) 발광 소자(LD)를 포함하는 것을 도시되어 있으나, 다른 실시예에서 화소(PX)는 복수의 발광 소자들을 포함하며, 복수의 발광 소자들은 상호 직렬, 병렬, 또는, 직병렬로 연결될 수 있다.
제 1트랜지스터(T1)의 제 1전극은 제 1전원선(PL1)에 접속되고, 제 2전극은 제 2노드(N2)에 접속된다. 그리고, 제 1트랜지스터(T1)의 게이트전극은 제 1노드(N1)에 접속된다. 이와 같은 제 1트랜지스터(T1)는 발광 구간 동안 제 1노드(N1)의 전압에 대응하는 구동전류를 발광 소자(LD)로 공급할 수 있다. 제 1트랜지스터(T1)는 구동 트랜지스터로 명명될 수 있다.
제 2트랜지스터(T2)의 제 1전극은 제 1노드(N1)에 접속되고, 제 2전극은 제 3노드(N3)에 접속된다. 그리고, 제 2트랜지스터(T2)의 게이트전극은 제 i주사선(SLi)에 접속된다. 이와 같은 제 2트랜지스터(T2)는 제 i주사선(SLi)으로 주사신호가 공급될 때 턴-온되고, 그 외의 경우에 턴-오프될 수 있다. 제 2트랜지스터(T2)가 턴-온되면 제 1노드(N1)와 제 3노드(N3)가 전기적으로 접속될 수 있다. 여기서, 주사신호가 공급된다는 것은 턴-온 레벨의 전압이 공급되는 것을 의미할 수 있다.
제 3트랜지스터(T3)의 제 1전극은 제 3노드(N3)에 접속되고, 제 2전극은 제 2노드(N2)에 접속된다. 그리고, 제 3트랜지스터(T3)의 게이트전극은 공통 제어선(GC)에 접속된다. 이와 같은 제 3트랜지스터(T3)는 공통 제어선(GC)으로 공통 제어신호가 공급될 때 턴-온되고, 그 외의 경우에 턴-오프될 수 있다. 제 3트랜지스터(T3)가 턴-온되면 제 3노드(N3)와 제 2노드(N2)가 전기적으로 접속될 수 있다. 여기서, 공통 제어신호가 공급된다는 것은 턴-온 레벨의 전압이 공급되는 것을 의미할 수 있다.
제 1커패시터(Cpr)는 제 3노드(N3)와 제 j데이터선(DLj) 사이에 접속된다. 이와 같은 제 1커패시터(Cpr)는 제 j데이터선(DLj)의 전압 변경에 대응하여 제 3노드(N3)의 전압을 변경시킬 수 있다.
제 2커패시터(Cst)는 제 3전원(VINT)이 공급되는 제 3전원선(PL3)과 제 1노드(N1) 사이에 접속된다. 여기서, 제 3전원(VINT)은 초기화 전원으로써 초기화 구간에서 화소(PX)를 초기화하기 위한 전압레벨로 제어될 수 있으며, 발광 구간에서 구동전류가 발광 소자(LD)로 공급되기 위한 전압레벨로 제어될 수 있다. 제 2커패시터(Cst)는 제 3전원(VINT)의 전압 변경에 대응하여 제 1노드(N1)의 전압을 변경시킬 수 있다.
도 4는 본 발명의 다른 실시예에 의한 화소를 나타내는 회로도이다.
도 3 및 도 4를 참조하면, 제 2트랜지스터(T2)가 듀얼(dual) 게이트 트랜지스터로 구현되는 구성을 제외하고, 도 4의 화소(PX)는 도 3의 화소(PX)와 실질적으로 동일하므로 중복되는 설명은 반복하지 않기로 한다.
도 4를 참조하면, 제 2트랜지스터(T2)는 제 1서브 트랜지스터(T2-1) 및 제 2서브 트랜지스터(T2-2)를 구비한다. 제 1서브 트랜지스터(T2-1) 및 제 2서브 트랜지스터(T2-2)는 제 1노드(N1)와 제 3노드(N3) 사이에 직렬로 접속될 수 있다. 제 1서브 트랜지스터(T2-1)의 게이트전극 및 제 2서브 트랜지스터(T2-2)의 게이트전극은 제 i주사선(SLi)에 접속된다. 제 2트랜지스터(T2)가 듀얼 게이트 트랜지스터로 구성되는 경우 제 2트랜지스터(T2)를 경유하는 누설전류가 최소화될 수 있다.
도 5는 도 3 및 도 4에 도시된 화소들의 구동방법을 나타내는 파형도이다. 그리고, 도 5는 한 프레임의 표시 주사기간(DSP)에 공급되는 파형을 나타내는 도면이다.
실시예에서, 표시 주사기간(DSP)은 화소들(PX) 각각에 데이터신호의 전압이 저장되는 기간으로(즉, 영상 표시를 위한 신호들을 공급받는 기간) 한 프레임 기간에 기본적으로 포함된다. 이후, 설명의 편의성을 위하여 도 1의 표시 장치(100)를 이용하여 구동방법을 설명하기로 한다.
도 1, 도 3, 도 4 및 도 5를 참조하면, 화소 구동부(200)는 동시 발광 방식으로 화소부(110)를 구동할 수 있다. 화소부(110)가 동시 발광 방식으로 구동되는 경우 1 프레임 구간은 화소들(PX)이 발광하지 않는 비발광 구간(PB1 내지 PB6), 화소들(PX)이 동시에 발광하는 발광 구간(PB7)을 포함할 수 있다.
제 1전원(VDD), 제 2전원(VSS) 및 제 3전원(VINT)은 1 프레임 기간 내에서 변동되는 전압레벨을 가질 수 있다. 예를 들어, 제 1전원(VDD)은 하이레벨(VDD_H) 또는 하이레벨(VDD_H)보다 낮은 로우레벨(VDD_L)의 전압레벨을 가질 수 있다. 제 2전원(VSS)은 하이레벨(VSS_H) 또는 하이레벨(VSS_H)보다 낮은 로우레벨(VSS_L)의 전압레벨을 가질 수 있다. 제 3전원(VINT)은 하이레벨(VINT_H) 또는 하이레벨(VINT_H)보다 낮은 로우레벨(VINT_L)의 전압레벨을 가질 수 있다. 또한, 데이터 기입 구간(PB5) 동안 데이터선(DLj)으로는 데이터신호가 공급되고, 그 외의 기간(PB1 내지 PB4, PB6, PB7)에는 기준 전원(VREF)의 전압이 공급된다.
화소들(PX)의 비발광 구간(PB1 내지 PB6) 동안 제 2전원(VSS)은 하이레벨(VSS_H)로 설정되고, 화소들(PX)의 발광 구간(PB7) 동안 제 2전원(VSS)은 로우레벨(VSS_L)로 설정된다. 또한, 화소들(PX)의 발광 구간(PB7) 동안 제 1전원(VDD)은 하이레벨(VDD_H)로 설정된다. 여기서, 제 2전원(VSS)의 하이레벨(VSS_H)은 화소들(PX)이 비발광되도록(즉, 발광 소자(LD)에서 구동전류가 흐르지 않도록) 높은 전압으로 설정된다. 그리고, 제 2전원(VSS)의 로우레벨(VSS_L)은 화소들(PX)이 발광될 수 있도록 제 1전원(VDD)의 하이레벨(VDD_H)과 비교하여 낮은 전압으로 설정될 수 있다.
비발광 구간(PB1 내지 PB6)은 제 1초기화 구간(PB1), 제 2초기화 구간(PB2), 제 3초기화 구간(PB3), 문턱전압 보상 구간(PB4), 데이터 기입 구간(PB5), 제 4초기화 구간(PB6)을 포함할 수 있다.
제 1초기화 구간(PB1) 동안 제 1전원(VDD)은 하이레벨(VDD_H), 제 2전원(VSS)은 하이레벨(VSS_H), 제 3전원(VINT)은 로우레벨(VINT_L)로 설정될 수 있다. 제 1초기화 구간(PB1) 동안 제 3전원선(PL3)은 제 3전원(VINT)이 하이레벨(VINT_H)에서 제 3전원(VINT)의 로우레벨(VINT_L)로 변경되고, 이에 따라 제 1노드(N1)의 전압도 하강된다.
제 2초기화 구간(PB2) 동안 제 1전원(VDD)은 로우레벨(VDD_L)의 전압으로 변경되고, 공통 제어선(GC)으로 턴-온레벨의 공통 제어신호가 공급된다. 공통 제어선(GC)으로 공통 제어신호가 공급되면 제 3트랜지스터(T3)가 턴-온된다. 제 3트랜지스터(T3)가 턴-온되면 제 2노드(N2) 및 제 3노드(N3)가 전기적으로 접속된다.
제 1초기화 구간(PB1) 동안 하강된 제 1노드(N1)의 전압에 의하여 제 2초기화 구간(PB2) 동안 제 1트랜지스터(T1)가 턴-온된다. 제 1트랜지스터(T1)가 턴-온되면 제 2노드(N2)의 전압이 대략 제 1전원(VDD)의 로우레벨(VDD_L)의 전압으로 하강된다. 즉, 제 2초기화 구간(PB2) 동안 발광 소자(LD)이 제 1전극 전압이 초기화될 수 있다.
제 3초기화 구간(PB3) 동안 주사선들(SL1 내지 SLn)로 주사신호가 동시에 공급된다. 주사선들(SL1 내지 SLn)로 주사신호가 공급되면 화소들(PX) 각각에 포함된 제 2트랜지스터(T2)가 턴-온될 수 있다. 제 2트랜지스터(T2)가 턴-온되면 제 1노드(N1)는 대략 제 2노드(N2)의 전압으로 초기화될 수 있다.
문턱전압 보상 구간(PB4) 동안 제 3전원(VINT)은 하이레벨(VINT_H) 전압으로 변경되고, 제 1전원(VDD)은 하이레벨(VDD_H) 전압을 변경된다. 이때, 제 2트랜지스터(T2) 및 제 3트랜지스터(T3)가 턴-온 상태로 설정되기 때문에 제 1트랜지스터(T1)는 다이오드 형태로 접속된다. 제 1트랜지스터(T1)가 다이오드 형태로 접속되면 제 1노드(N1)의 전압은 제 1전원(VDD)의 하이레벨(VDD_H)에서 제 1트랜지스터(T1)의 절대치 문턱전압(vth)을 감한 전압으로 설정될 수 있다. 즉, 문턱전압 보상 구간(PB4) 동안 제 1노드(N1)에 인가되는 전압은 제 1트랜지스터(T1)의 문턱전압에 의하여 결정될 수 있다.
데이터 기입 구간(PB5) 동안 제 1전원(VDD)은 로우레벨(VDD_L)로 변경된다. 그리고, 데이터 기입 구간(PB5) 동안 공통 제어선(GC)으로 공통 제어신호의 공급이 중단되고, 주사선들(SL1 내지 SLn)로 주사신호가 순차적으로 공급된다. 제 i주사선(SLi)으로 주사신호가 공급되면 제 2트랜지스터(T2)가 턴-온된다. 제 2트랜지스터(T2)가 턴-온되면 데이터선(DLj)의 전압 변화량에 대응되는 전압이 제 1노드(N1)로 공급된다.
일례로, 데이터선(DLj)은 기준전원(VREF)의 전압으로부터 데이터신호의 전압으로 변경되고, 이 전압 변화량에 대응되는 전압이 제 1노드(N1)로 공급될 수 있다. 여기서, 기준전원(VREF)은 고정된 전압으로 제 1노드(N1)로 공급되는 전압은 데이터신호의 전압에 의하여 결정될 수 있다.
한편, 데이터 기입 구간(PB5) 동안 제 3트랜지스터(T3)는 턴-오프 상태를 유지한다. 이 경우, 제 2노드(N2)와 제 3노드(N3)는 전기적으로 분리된다. 따라서, 데이터신호에 대응되는 전압이 제 1노드(N1)로 공급되는 기간 동안 제 1트랜지스터(T1)로부터 제 2노드(N2)로 누설전류가 흐르더라도 제 1노드(N1)의 전압은 영향을 받지않고, 이에 따라 표시 품질이 향상될 수 있다.
데이터 기입 구간(PB5) 동안 주사선들(SL1 내지 SLn)로 순차적으로 공급되는 주사신호에 의하여 화소행 단위로 화소들(PX) 각각에 포함된 제 2트랜지스터(T2)들이 턴-온되고, 이에 따라 데이터신호에 대응되는 전압이 화소들(PX)로 공급될 수 있다.
제 4초기화 구간(PB6) 동안 제 3전원(VINT)은 하이레벨(VINT_H)에서 로우레벨(VINT_L)로 하강하고, 다시 하이레벨(VINT_H)로 상승할 수 있다. 즉, 제 4초기화 구간(PB6) 동안 제 3전원(VINT)은 하강 후 다시 상승할 수 있다.
제 3전원(VINT)이 로우레벨(VINT_L)로 하강되면 제 1노드(N1)의 전압이 하강되고, 이에 따라 제 1트랜지스터(T1)가 턴-온된다. 제 1트랜지스터(T1)가 턴-온되면 제 2노드(N2)의 전압, 일례로 발광 소자(LD)의 기생 커패시터에 충전된 전압이 제 1전원선(PL1)을 경유하여 방전될 수 있다. 발광 소자(LD)의 기생 커패시터에 충전된 전압이 방전되는 경우 블랙 계조를 표현하기 위한 마진을 확보할 수 있고, 이에 따라 표시 품질을 향상시킬 수 있다.
발광 구간(PB7) 동안 제 1전원(VDD)은 하이레벨(VDD_H), 제 2전원(VSS)은 로우레벨(VSS_L)로 설정된다. 이때, 제 1트랜지스터(T1)는 제 1노드(N1)의 전압에 대응하는 구동전류(I_LD)를 발광 소자(LD)로 공급하고, 이에 따라 발광 소자(LD)는 구동 전류(I_LD)에 대응되는 전압으로 발광될 수 있다. 여기서, 제 1전원(VDD) 및 제 2전원(VSS)은 화소들(PX)로 공통적으로 공급되기 때문에 발광 구간(PB7) 동안 화소들(PX)은 동시에 발광될 수 있다.
도 6은 한 프레임의 제어기간에서 화소의 동작방법을 나타내는 실시예의 파형도이다. 영상 리프레시 레이트에 대응하여 한 프레임은 적어도 하나의 제어기간(CP)을 포함할 수 있다. 추가적으로, 영상 리프레시 레이트에 대응하여 한 프레임에는 제어기간(CP)을 포함하지 않고, 표시 주사기간(DSP)만을 포함할 수도 있다.
도 5 및 도 6을 참조하면, 제어기간(CP) 동안 제 2전원(VSS)은 하이레벨(VSS_H) 및 로우레벨(VSS_L)로 설정될 수 있다. 제어기간(CP) 동안 제 2전원(VSS)이 하이레벨(VSS_H)로 설정되는 기간은 표시 주사기간(DSP) 동안 제 2전원(VSS)이 하이레벨(VSS_H)로 설정되는 기간과 실절적으로 동일하게 설정된다. 즉, 표시 주사기간(DSP) 동안 화소들(PX)이 비발광 되는 기간과 제어기간(CP) 동안 화소들(CP)이 비발광되는 기간은 실질적으로 동일하게 설정될 수 있다. 추가적으로, 제어기간(CP) 동안 제 2전원(VSS)이 하이레벨(VSS_H)로 설정되는 기간은 표시 주사기간(DSP) 동안 제 2전원(VSS)이 하이레벨(VSS_H)로 설정되는 기간과 상이하게 설정될 수도 있다.
제어기간(CP) 동안 제 1전원(VDD)은 표시 주사기간(DSP)과 동일하게 로우레벨(VDD_L) 및 하이레벨(VDD_H)을 반복하도록 공급될 수 있다. 또한, 제어기간(CP) 동안 제 3전원(VINT)은 로우레벨(VINT_L) 및 하이레벨(VINT_H)을 반복하도록 공급될 수 있다.
즉, 제 1전원(VDD), 제 2전원(VSS) 및 제 3전원(VINT)은 영상 리프레시 레이트와 무관하게 일정한 주파수로 스윙(swing)되도록 공급될 수 있다. 그러면, 화소들(PX)의 발광 구간 및 비발광 구간은 영상 리프레시 레이트와 무관하게 소정 주기로 반복될 수 있다. 이 경우, 영상 리프레시 레이트가 감소하는 경우, 하나의 프레임 기간 내에서 제 1전원(VDD), 제 2전원(VSS) 및 제 3전원(VINT)의 전압레벨 스윙횟수가 증가될 수 있다.
제어기간(CP) 동안 주사선들(SL1 내지 SLn)로 주사신호가 공급되지 않고, 공통 제어선(GC)으로 공통 제어신호가 공급되지 않는다. 또한, 제어기간(CP) 동안 데이터선(DLj)으로는 기준전원(VREF)의 전압이 공급된다. 주사선들(SL1 내지 SLn)로 주사신호가 공급되지 않고, 공통 제어선(GC)으로 공통 제어신호가 공급되지 않기 때문에 제어기간(CP) 동안 화소들(PX) 각각에 포함된 제 2트랜지스터(T2) 및 제 3트랜지스터(T3)는 턴-오프 상태를 유지한다. 제 2트랜지스터(T2) 및 제 3트랜지스터(T3)가 턴-오프 상태를 유지하면 이전 표시 주사기간(DSP) 동안 제 1노드(N1)로 공급된 데이터신호의 전압이 유지될 수 있고, 이에 따라 화소들(PX) 각각은 제어기간(CP) 이후에 이전의 표시 주사기간(DSP)에 공급된 데이터신호에 대응하여 소정의 빛을 생성할 수 있다.
제어기간(CP)은 화소들(PX)이 발광하지 않는 비발광 구간(PB11, PB16), 화소들(PX)이 발광하는 발광 구간(PB17)을 포함할 수 있다. 비발광 구간(PB11, PB16)은 제 1초기화 구간(PB11) 및 제 2초기화 구간(PB16)을 포함할 수 있다.
제 1초기화 구간(PB11)에는 제 3전원(VINT)이 로우레벨(VINT_L)로 설정된다. 이 경우, 제 3전원선(PL3)의 전압은 제 3전원(VINT)의 하이레벨(VINT_H)에서 제 3전원(VINT)의 로우레벨(VINT_L)로 하강되고, 이에 따라 제 1노드(N1)의 전압도 하강된다
제 1노드(N1)의 전압이 하강되면 제 1트랜지스터(T1)의 초기화될 수 있다. 일례로, 제 1노드(N1)의 전압이 하강되지 않는 경우 제 1트랜지스터(T1)의 게이트전극, 즉 제 1노드(N1)의 전압은 긴 시간 동안 동일 전압으로 유지될 수 있다. 제 1노드(N1)의 전압이 긴 시간 동안 동일 전압으로 유지되면 제 1트랜지스터(T1)의 특성이 변경될 수 있고, 이에 따라 표시 품질이 저하될 수 있다. 본 발명의 실시예에서는 영상 리프레시 레이트와 무관하게 구동 트랜지스터(T1)의 게이트전극 전압이 주기적으로 초기화될 수 있고, 이에 따라 다양한 영상 리프레시 레이트(특히, 저주파 구동)에 대응하여 화소들(PX)은 균일한 휘도 특성을 나타낼 수 있다.
제 2초기화 구간(PB16) 동안 제 3전원(VINT)은 하이레벨(VINT_H)에서 로우레벨(VINT_L)로 하강하고, 다시 하이레벨(VINT_H)로 상승할 수 있다. 즉, 제 2초기화 구간(PB16) 동안 제 3전원(VINT)은 하강 후 다시 상승할 수 있다.
제 3전원(VINT)이 로우레벨(VINT_L)로 하강되면 제 1노드(N1)의 전압이 하강되고, 이에 따라 제 1트랜지스터(T1)가 턴-온된다. 제 1트랜지스터(T1)가 턴-온되면 제 2노드(N2)의 전압, 일례로 발광 소자(LD)의 기생 커패시터에 충전된 전압이 제 1전원선(PL1)을 경유하여 방전될 수 있다. 즉, 본 발명의 실시예에서는 영상 리프레시 레이트와 무관하게 발광 소자(LD)의 제 1전극이 주기적으로 초기화될 수 있고, 이에 따라 다양한 영상 리프레시 레이트(특히, 저주파 구동)에 대응하여 화소들(PX)은 균일한 휘도 특성을 나타낼 수 있다.
발광 구간(PB17) 동안 제 1전원(VDD)은 하이레벨(VDD_H), 제 2전원(VSS)은 로우레벨(VSS_L)로 설정된다. 이때, 제 1트랜지스터(T1)는 제 1노드(N1)의 전압에 대응하는 구동전류를 발광 소자(LD)로 공급하고, 이에 따라 발광 소자(LD)는 구동 전류에 대응되는 전압으로 발광될 수 있다. 여기서, 제 1전원(VDD) 및 제 2전원(VSS)은 화소들(PX)로 공통적으로 공급되기 때문에 발광 구간(PB17) 동안 화소들(PX)은 동시에 발광될 수 있다.
도 7은 한 프레임의 제어기간에서 화소의 동작방법을 나타내는 다른 실시예의 파형도이다. 도 7을 설명할 때 도 6과 동일한 부분과 관련하여 중복되는 설명은 생략하기로 한다.
도 7을 참조하면, 본 발명의 다른 실시예에서 제어기간(CP) 동안 제 1전원(VDD)은 하이레벨(VDD_H)의 전압을 유지하고, 제 3전원(VINT)도 하이레벨(VINT_H) 전압을 유지한다.
또한, 제어기간(CP) 동안 제 2전원(VSS)은 하이레벨(VSS_H) 및 로우레벨(VSS_L)로 설정될 수 있다. 제어기간(CP) 동안 제 2전원(VSS)이 하이레벨(VSS_H)로 설정되는 기간은 표시 주사기간(DSP) 동안 제 2전원(VSS)이 하이레벨(VSS_H)로 설정되는 기간과 실절적으로 동일하게 설정될 수 있다. 제어기간(CP) 동안 제 1전원(VDD)은 표시 주사기간(DSP)과 동일하게 로우레벨(VDD_L) 및 하이레벨(VDD_H)을 반복하도록 공급될 수 있다.
도 8 및 도 9는 영상 리프레시 레이트에 따른 표시 장치의 표시 방법을 설명하기 위한 도면이다.
도 8 및 도 9를 참조하면, 영상 리프레시 레이트에 대응하여 한 프레임(1F) 기간이 달라질 수 있다. 일례로, 영상 리프레시 레이트가 60Hz로 설정되는 경우 한 프레임(1F)은 대략 16.67ms의 시간마다 출력되고, 120Hz로 설정되는 경우 한 프레임(1F)은 대략 8.33ms의 시간마다 출력될 수 있다. 즉, 영상 리프레시 레이트에 대응하여 한 프레임(1F)의 폭(길이 또는 시간)이 달라 질 수 있다. 일례로, 60Hz의 한 프레임(1F)은 120Hz의 한 프레임(1F)과 비교하여 대략 두 배의 폭(또는 시간)을 가질 수 있다.
한 프레임(1F)은 액티브(Active) 구간 및 블랭크 구간(Blank)을 포함할 수 있다. 액티브 구간은 데이신호가 공급되는 기간으로 영상 리프레시 레이트와 무관하게 한 프레임 기간 동안 동일한 폭(또는 시간)으로 설정될 수 있다. 블랭크 구간은 액티브 구간 이외의 기간을 의미하는 것으로, 데이터신호가 공급되지 않는다. 영상 리프레시 레이트에 대응하여 블랭크 구간의 폭(또는 시간)은 다르게 설정될 수 있다.
일례로, 영상 리프레시 레이트가 120Hz로 설정되는 경우와 비교하여, 영상 리프레시 레이트가 60Hz로 설정되는 경우 블랭크 구간이 3배의 폭으로 설정될 수 있다. 즉, 본 발명의 실시예에서는 영상 리프레시 레이트의 변경에 대응하여 블랭크 구간의 폭을 제어하면서 고주파 내지 저주파로 영상을 표시할 수 있다. 또한, 본 발명에서는 블랭크 구간의 폭에 대응하여 한 프레임에 포함되는 제어기간(CP)의 수를 제어하면서 영상을 표시할 수 있다.
도 8 및 도 9에 도시된 바와 같이 표시 장치(100)가 120Hz의 영상 리프레시 레이트로 구동되는 경우 한 프레임 기간은 하나의 표시 주사기간(DSP) 및 하나의 제어기간(CP)을 포함할 수 있다. 이에 따라, 표시 장치(100)가 120Hz 영상 리프레시 레이트로 구동되는 경우, 하나의 프레임 기간 동안 화소들(PX)은 각각 발광 및 비발광을 교번하여 2회씩 반복할 수 있다.
표시 장치(100)가 80Hz의 영상 리프레시 레이트로 구동되는 경우, 한 프레임 기간은 하나의 표시 주사기간(DSP) 및 두 개의 제어기간(CP)을 포함할 수 있다. 이에 따라, 표시 장치(100)가 80Hz의 영상 리프레시 레이트로 구동되는 경우 한 프레임 기간 동안 화소들(PX)은 각각 발광 및 비발광을 교번하여 3회씩 반복할 수 있다.
표시 장치(100)가 60Hz의 영상 리프레시 레이트로 구동되는 경우, 한 프레임 기간은 하나의 표시 주사기간(DSP) 및 세 개의 제어기간(CP)을 포함할 수 있다. 이에 따라, 표시 장치(100)가 60Hz의 영상 리프레시 레이트로 구동되는 경우 한 프레임 기간 동안 화소들(PX)은 각각 발광 및 비발광을 교번하여 4회씩 반복할 수 있다.
상기와 유사한 방식으로 표시 장치(100)는 한 프레임 기간에 포함되는 제어기간(CP)의 개수를 조절함으로써 48Hz, 30Hz, 24Hz, 1Hz 등의 구동 주파수로 구동될 수 있다.
즉, 본 발명의 실시예에서는 영상 리프레시 레이트(즉, 구동 주파수)가 감소할수록 한 프레임에 포함되는 제어기간(CP)의 개수를 증가시킴으로써 영상 리프레시 레이트와 무관하게 화소들(PX)이 일정 주기로 발광할 수 있고, 이에 따라 영상 리프레시 레이트 변경 시 플리커 현상 등을 방지할 수 있다.
추가적으로, 도 8의 설명에서는 영상 리프레시 레이트가 120Hz 및 60Hz로 설명되었지만, 본 발명이 이에 한정되지는 않는다. 일례로, 120Hz는 60Hz로 변경되고, 60Hz는 30Hz로 변경될 수 있다. 즉, 영상 리프레시 레이트에 대응하여 한 프레임에 포함되는 제어기간(CP)의 수는 다양하게 변경될 수 있다.
도 10은 본 발명의 실시예에 의한 시뮬레이션 결과를 나타내는 도면이다.
도 10을 참조하면, 본 발명의 실시예에서는 영상 리프레시 레이트와 무관하게 화소들(PX)이 일정 주기로 발광할 수 있다. 이와 같이, 영상 리프레시 레이트와 무관하게 화소들(PX)이 일정 주기로 발광되면 균일한 휘도의 영상을 표시할 수 있다.
도 11은 영상 리프레시 레이트에 따른 표시 장치의 표시 방법의 다른 실시예를 설명하기 위한 도면이다. 도 11을 설명할 때 도 8과 동일한 부분에 대해서 중복되는 설명은 생략하기로 한다.
도 11을 참조하면, 영상 리프레시 레이트에 대응하여 한 프레임에 액티브 구간은 동일하게 설정되고, 블랭크 구간의 폭(또는 시간)이 다르게 설정될 수 있다.
이때, 블랭크 구간에 포함되는 제어기간(CP)의 수는 다양하게 설정될 수 있다. 일례로, 표시 장치(100)가 120Hz의 영상 리프레시 레이트로 구동되는 경우 한 프레임 기간은 하나의 표시 주사기간(DSP) 만을 포함할 수 있다. 이 경우, 도 8의 경우와 비교하여 발광 시간이 길게 설정될 수 있다.
또한, 표시 장치(100)가 60Hz의 영상 리프레시 레이트로 구동되는 경우 한 프레임 기간은 하나의 표시 주사기간(DSP) 및 하나의 제어기간(CP)을 포함할 수 있다. 이에 따라, 표시 장치(100)가 60hz의 영상 리프레시 레이트로 구동되는 경우, 하나의 프레임 기간 동안 화소들(PX)은 각각 발광 및 비발광을 교번하여 2회씩 반복할 수 있다.
도 11의 경우, 한 프레임에 포함되는 제어기간(CP)의 수만 달라질 뿐 실질적 구동방법은 도 8과 동일하다. 즉, 도 11의 경우에도 영상 리프레시 레이트의 변경에 대응하여 화소들(PX)이 일정 주기로 발광하고, 이에 따라 균일한 휘도의 영상을 구현할 수 있다.
도 12a 및 도 12b는 제어기간에 공급되는 제 2전원의 전압레벨의 실시예를 나타내는 도면이다.
도 12a 및 도 12b를 참조하면, 영상 리프레시 레이트에 대응하여 한 프레임 기간에는 하나의 표시 주사기간(DSP) 및 하나 이상의 제어기간(CP)이 포함될 수 있다. 여기서, 영상 리프레시 레이트가 저주파로 갈수록 한 프레임 기간이 길어지고, 이에 따라 한 프레임에 포함되는 제어기간(CP) 수도 증가할 수 있다.
한 프레임 기간이 길어지는 경우 도 3의 제 1노드(N1)에서 누설전류가 발생되고, 누설전류에 대응하여 화소(PX)의 휘도가 증가하거나 감소될 수 있다. 일례로, 누설전류에 대응하여 제 1노드(N1)의 전압이 증가된다고 가정하는 경우 구동 트랜지스터가 P타입 트랜지스터인 경우 휘도가 감소되고, 구동 트랜지스터가 N타입 트랜지스터인 경우 휘도가 증가될 수 있다.
본 발명의 실시예에서는 누설전류와 무관하게 화소(PX)에서 원하는 휘도의 빛이 생성될 수 있도록 제어기간(CP) 이후의 발광 구간 동안 제 2전원(VSS)의 전압을 제어할 수 있다.
일례로, 도 12a와 같이 표시 주사기간(DSP) 이후의 발광 구간동안 제 2전원(VSS)은 제 1로우레벨(VSS_L1)의 전압으로 설정되고, 첫 번째 제어기간(CP) 이후의 발광 구간 동안 제 2전원(VSS)은 제 1로우레벨(VSS_L1)과 상이한 제 2로우레벨(VSS_L2)로 설정될 수 있다. 또한, 두 번째 제어기간(CP) 이후의 발광 구간 동안 제 2전원(VSS)은 제 2로우레벨(VSS_L2)과 상이한 제 3로우레벨(VSS_L3), 세 번째 제어기간(CP) 이후의 발광 구간 동안 제 2전원(VSS)은 제 3로우레벨(VSS_L3)과 상이한 제 4로우레벨(VSS_L4)로 설정될 수 있다. 즉, 도 12a에서는 누설전류에 대응하여 휘도가 보상될 수 있도록 제어기간(CP) 이후의 발광 구간 마다 제 2전원(VSS)의 전압이 낮아지도록 제어할 수 있다.
또한, 도 12b와 같이 표시 주사기간(DSP) 이후의 발광 구간 동안 제 2전원(VSS)은 제 1로우레벨(VSS_L1)의 전압으로 설정되고, 첫 번째 제어기간(CP) 이후의 발광 구간 동안 제 2전원(VSS)은 제 1로우레벨(VSS_L1)과 상이한 제 2로우레벨(VSS_L12)로 설정될 수 있다. 또한, 두 번째 제어기간(CP) 이후의 발광 구간 동안 제 2전원(VSS)은 제 2로우레벨(VSS_L12)과 상이한 제 3로우레벨(VSS_L13), 세 번째 제어기간(CP) 이후의 발광 구간 동안 제 2전원(VSS)은 제 3로우레벨(VSS_L13)과 상이한 제 4로우레벨(VSS_L14)로 설정될 수 있다. 즉, 도 12b에서는 누설전류에 대응하여 휘도가 보상될 수 있도록 제어기간(CP) 이후의 발광 구간 마다 제 2전원(VSS)의 전압이 높아지도록 제어할 수 있다.
도 13a 및 도 13b는 제어기간에 공급되는 제 2전원의 공급시간의 실시예를 나타내는 도면이다.
도 13a 및 도 13b를 참조하면, 영상 리프레시 레이트에 대응하여 한 프레임 기간에는 하나의 표시 주사기간(DSP) 및 하나 이상의 제어기간(CP)이 포함될 수 있다. 여기서, 영상 리프레시 레이트가 저주파로 갈수록 한 프레임 기간이 길어지고, 이에 따라 한 프레임에 포함되는 제어기간(CP) 수도 증가할 수 있다.
한 프레임 기간이 길어지는 경우 구동 트랜지스터의 게이트전극으로부터의 누설전류에 의하여 원하는 계조가 구현되지 않을 수 있다. 본 발명의 실시예에서는 누설전류와 무관하게 화소(PX)에서 원하는 계조가 구현될 수 있도록 제어기간(CP) 이후 발광 구간의 폭을 제어할 수 있다.
일례로, 도 13a와 같이 표시 주사기간(DSP) 이후의 발광 구간동안 제 1폭(W1)으로 설정된 제 2전원(VSS)의 제 1로우레벨(VSS_L_W1) 전압을 공급하고, 첫 번째 제어기간(CP) 이후의 발광 구간 동안 제 2폭(W2)으로 설정된 제 2전원(VSS)의 제 2로우레벨(VSS_L_W2) 전압을 공급할 수 있다. 또한, 두 번째 제어기간(CP) 이후의 발광 구간 동안 제 3폭(W3)으로 설정된 제 2전원(VSS)의 제 3로우레벨(VSS_L_W3) 전압을 공급하고, 세 번째 제어기간(CP) 이후의 발광 구간 동안 제 4폭(W4)으로 설정된 제 2전원(VSS)의 제 4로우레벨(VSS_L_W4) 전압을 공급할 수 있다. 여기서, 제 1폭(W1), 제 2폭(W2), 제 3폭(W3) 및 제 4폭(W4)은 서로 상이한 넓이(또는 기간 또는 시간)로 설정될 수 있다. 일레로, 제 1폭(W1), 제 2폭(W2), 제 3폭(W3) 및 제 4폭(W4)의 순으로 길이(또는 넓이 또는 시간)가 길어지도록 설정될 수 있다.
도 13a와 같이 로우레벨(VSS_L)의 제 2전원(VSS)이 공급되는 폭(또는 시간)이 달라지는 경우 발광 구간의 폭이 다르게 설정될 수 있다. 즉, 도 13a에서는 누설전류에 대응하여 휘도가 보상될 수 있도록 발광 구간의 폭이 서서히 증가되도록 설정할 수 있다.
또한, 도 13b와 같이 표시 주사기간(DSP) 이후의 발광 구간 동안 제 1폭(W1)으로 설정된 제 2전원(VSS)의 제 1로우레벨(VSS_L_W1) 전압을 공급하고, 첫 번째 제어기간(CP) 이후의 발광 구간 동안 제 2폭(W12)으로 설정된 제 2전원(VSS)의 제 2로우레벨(VSS_L_W12) 전압을 공급할 수 있다. 또한, 두 번째 제어기간(CP) 이후의 발광 구간 동안 제 3폭(W13)으로 설정된 제 2전원(VSS)의 제 3로우레벨(VSS_L_W13) 전압을 공급하고, 세 번째 제어기간(CP) 이후의 발광 구간 동안 제 4폭(W14)으로 설정된 제 2전원(VSS)의 제 4로우레벨(VSS_L_W14) 전압을 공급할 수 있다. 여기서, 제 1폭(W1), 제 2폭(W12), 제 3폭(W13) 및 제 4폭(W14)은 서로 상이한 넓이(또는 기간 또는 시간)로 설정될 수 있다. 일레로, 제 1폭(W1), 제 2폭(W12), 제 3폭(W13) 및 제 4폭(W14)의 순으로 길이(또는 넓이 또는 시간)가 짧아 지도록 설정될 수 있다.
도 13b와 같이 로우레벨(VSS_L)의 제 2전원(VSS)이 공급되는 폭(또는 시간)이 달라지는 경우 발광 구간의 폭이 다르게 설정될 수 있다. 즉, 도 13b에서는 누설전류에 대응하여 휘도가 보상될 수 있도록 발광 구간의 폭이 서서히 감소되도록 설정될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 장치 110: 화소부
120: 타이밍 제어부 130: 주사 구동부
140: 데이터 구동부 150: 전원 공급부
160: 공통 제어선 구동부 PX: 화소

Claims (18)

  1. 제 1전원선, 제 2전원선 및 제 3전원선 각각으로 한 프레임 기간 동안 전압레벨이 변경되는 제 1전원, 제 2전원 및 제 3전원을 공급하기 위한 전원 공급부와;
    주사선들 및 데이터선들 중 적어도 어느 하나에 접속되고, 공통 제어선, 상기 제 1전원선, 상기 제 2전원선 및 상기 제 3전원선에 공통적으로 접속되는 화소들을 구비하며;
    상기 화소들은 상기 제 2전원이 로우레벨로 변경될 때 동시에 발광되며, 영상 리프레시 레이트에 대응하여 한 프레임 기간 동안 상기 제 2전원이 로우레벨로 변경되는 횟수가 다르게 설정되는 표시 장치.
  2. 제 1항에 있어서,
    상기 영상 리프레시 레이트가 감소할수록 상기 제 2전원이 로우레벨로 변경되는 횟수가 증가되는 표시 장치.
  3. 제 2항에 있어서,
    상기 한 프레임 기간 동안 상기 로우레벨 변경 횟수에 대응하여 상기 제 2전원의 로우레벨의 전압은 점점 감소되도록 설정되는 표시 장치.
  4. 제 2항에 있어서,
    상기 한 프레임 기간 동안 상기 로우레벨 변경 횟수에 대응하여 상기 제 2전원의 로우레벨 전압은 점점 증가되도록 설정되는 표시 장치.
  5. 제 2항에 있어서,
    상기 한 프레임 기간 동안 상기 로우레벨 변경 횟수에 대응하여 상기 제 2전원의 로우레벨 전압 공급시간은 점점 감소되도록 설정되는 표시 장치.
  6. 제 2항에 있어서,
    상기 한 프레임 기간 동안 상기 로우레벨 변경 횟수에 대응하여 상기 제 2전원의 로우레벨 전압 공급시간은 점점 증가되도록 설정되는 표시 장치.
  7. 제 1항에 있어서,
    상기 화소들 각각은 발광 소자로 공급되는 전류량을 제어하기 위한 구동 트랜지스터를 구비하며;
    한 프레임은 표시 주사기간을 포함하며, 상기 표시 주사기간은
    상기 구동 트랜지스터가 초기화되는 제 1초기화 구간, 상기 발광 소자의 애노드전극이 초기화되는 제 2초기화 구간, 상기 구동 트랜지스터의 문턱전압이 보상되는 문턱전압 보상구간, 상기 화소들로 데이터신호가 기입되는 데이터 기입구간을 포함하는 제 1비발광 구간과;
    상기 화소들이 동시에 발광되는 제 1발광 구간을 포함하는 표시 장치.
  8. 제 7항에 있어서,
    상기 한 프레임은 상기 영상 리프레시 레이트의 주파수에 대응하여 적어도 하나의 제어기간을 포함하며,
    상기 제어기간은 상기 화소들이 비발광되는 제 2비발광 구간과;
    상기 화소들이 동시에 발광되는 제 2발광 구간을 포함하는 표시 장치.
  9. 제 8항에 있어서,
    상기 영상 리프레시 레이트가 감소하면 상기 한 프레임에 포함되는 상기 제어기간의 개수가 증가하는 표시 장치.
  10. 제 9항에 있어서,
    상기 한 프레임에 포함되는 상기 제어기간의 개수에 비례하여 상기 제 2발광 구간의 폭이 서서히 증가 또는 감소하는 표시 장치.
  11. 제 1항에 있어서,
    상기 화소들 각각은
    제 2노드와 상기 제 2전원선 사이에 접속되는 발광 소자와;
    상기 제 1전원선과 상기 제 2노드 사이에 접속되며, 게이트전극이 제 1노드에 접속되는 구동 트랜지스터와;
    상기 제 3전원선과 상기 제 1노드 사이에 접속되는 제 2커패시터와;
    상기 제 1노드와 제 2노드 사이에 접속되며, 게이트전극이 제 i(i는 자연수)주사선에 접속되는 제 2트랜지스터와;
    제 3노드와 상기 제 2노드 사이에 접속되며, 게이트전극이 공통 제어선에 접속되는 제 3트랜지스터와;
    상기 제 3노드와 제 j(j는 자연수)주사선 사이에 접속되는 제 1커패시터를 구비하는 표시 장치.
  12. 화소들 각각에 포함된 발광 소자의 캐소드전극으로 공급되는 제 2전원의 전압레벨을 이용하여 한 프레임 기간 동안 상기 화소들을 비빌광 구간 및 발광 구간으로 나누어 구동하는 표시 장치의 구동방법에 있어서;
    상기 한 프레임의 표시 주사기간의 제 1비발광 구간 동안 상기 화소들 각각에 데이터신호의 전압을 기입하고, 제 1발광 구간 동안 상기 화소들을 동시에 발광시키는 단계와;
    상기 한 프레임의 제어기간의 제 2비발광 구간 동안 이전 기간에 공급된 상기 데이터신호의 전압을 유지하고, 제 2발광 구간 동안 상기 화소들을 동시에 발광시키는 단계를 포함하는 표시 장치의 구동방법.
  13. 제 12항에 있어서,
    영상 리프레시 레이트에 대응하여 상기 한 프레임에 포함되는 제어기간의 개수가 다르게 설정되는 표시 장치의 구동방법.
  14. 제 13항에 있어서,
    상기 영상 리프레시 레이트가 감소하면 상기 한 프레임에 포함되는 상기 제어기간의 개수가 증가하는 표시 장치의 구동방법.
  15. 제 12항에 있어서,
    상기 표시 주사기간의 제 1발광 구간 및 상기 제어기간의 제 2발광 구간 동안 상기 제 2전원은 로우레벨의 전압으로 설정되며,
    상기 제 2발광 구간 동안 공급되는 상기 제 2전원의 로우레벨 전압은 상기 제 1발광 구간 동안 공급되는 상기 제 2전원의 로우레벨 전압과 다르게 설정되는 표시 장치의 구동방법.
  16. 제 15항에 있어서,
    상기 한 프레임에 포함되는 상기 제어기간의 증가에 대응하여 상기 제 2전원의 로우레벨 전압은 서서히 하강 또는 상승되도록 설정되는 표시 장치의 구동방법.
  17. 제 12항에 있어서,
    상기 표시 주사기간의 제 1발광 구간 및 상기 제어기간의 제 2발광 구간 동안 상기 제 2전원은 로우레벨의 전압으로 설정되며,
    상기 제 2발광 구간 동안 제 1시간 동안 상기 제 2전원의 로우레벨 전압이 공급되고, 상기 제 1발광 구간 동안 상기 제 1시간과 상이한 제 2시간 동안 상기 제 2전원의 로우레벨 전압이 공급되는 표시 장치의 구동방법.
  18. 제 17항에 있어서,
    상기 한 프레임에 포함되는 상기 제어기간의 증가에 대응하여 상기 제 2전원의 로우레벨 전압 공급시간은 서서히 증가 또는 감소되도록 설정되는 표시 장치의 구동방법.
KR1020220113524A 2022-09-07 2022-09-07 표시 장치 및 그의 구동방법 KR20240034939A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220113524A KR20240034939A (ko) 2022-09-07 2022-09-07 표시 장치 및 그의 구동방법
US18/206,252 US20240078974A1 (en) 2022-09-07 2023-06-06 Display device and a method of driving the same
CN202311101698.1A CN117672100A (zh) 2022-09-07 2023-08-30 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220113524A KR20240034939A (ko) 2022-09-07 2022-09-07 표시 장치 및 그의 구동방법

Publications (1)

Publication Number Publication Date
KR20240034939A true KR20240034939A (ko) 2024-03-15

Family

ID=90061116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220113524A KR20240034939A (ko) 2022-09-07 2022-09-07 표시 장치 및 그의 구동방법

Country Status (3)

Country Link
US (1) US20240078974A1 (ko)
KR (1) KR20240034939A (ko)
CN (1) CN117672100A (ko)

Also Published As

Publication number Publication date
CN117672100A (zh) 2024-03-08
US20240078974A1 (en) 2024-03-07

Similar Documents

Publication Publication Date Title
KR102598103B1 (ko) 유기발광 표시장치 및 그의 구동방법
JP7270365B2 (ja) 表示装置のための画素
KR20210013509A (ko) 표시 장치
KR100686335B1 (ko) 표시장치 및 그의 구동방법
KR100686334B1 (ko) 표시장치 및 그의 구동방법
TWI395182B (zh) 像素結構、利用其之有機發光顯示器及表現黑色層次之方法
CN116434709A (zh) 有机发光显示装置
KR20210050050A (ko) 화소 및 이를 포함하는 표시 장치
KR101056223B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR101162853B1 (ko) 화소를 포함하는 유기전계발광 표시장치 및 이를 이용한 구동방법
KR20200142160A (ko) 표시 장치 및 이의 구동 방법
KR20240026477A (ko) 표시 장치
KR20160063462A (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR102612451B1 (ko) 표시 장치 및 이의 구동 방법
KR20140140272A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR20230047280A (ko) 화소 및 이를 포함하는 표시 장치
KR20230001618A (ko) 화소 및 표시 장치
US11610541B1 (en) Pixel of display device
KR20100077390A (ko) 유기발광다이오드 표시장치
KR20240034939A (ko) 표시 장치 및 그의 구동방법
KR20230043298A (ko) 표시 장치 및 이의 구동 방법
KR20110071983A (ko) 발광 다이오드 표시장치 및 그의 구동방법
WO2021152823A1 (ja) 画素回路、表示装置、および、その駆動方法
KR20210035370A (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR102665185B1 (ko) 표시 장치