KR20240034102A - 후면 파워 분배 네트워크 구조물을 포함하는 집적 회로 소자 및 이의 형성 방법 - Google Patents

후면 파워 분배 네트워크 구조물을 포함하는 집적 회로 소자 및 이의 형성 방법 Download PDF

Info

Publication number
KR20240034102A
KR20240034102A KR1020230073732A KR20230073732A KR20240034102A KR 20240034102 A KR20240034102 A KR 20240034102A KR 1020230073732 A KR1020230073732 A KR 1020230073732A KR 20230073732 A KR20230073732 A KR 20230073732A KR 20240034102 A KR20240034102 A KR 20240034102A
Authority
KR
South Korea
Prior art keywords
contact
power
integrated circuit
circuit device
lower portion
Prior art date
Application number
KR1020230073732A
Other languages
English (en)
Inventor
홍원혁
백재직
이종진
서강일
정명훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20240034102A publication Critical patent/KR20240034102A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

집적 회로 소자 및 이를 형성하는 방법이 제공된다. 집적 회로 소자는 하부 절연 구조물, 하부 절연 구조물 상의 트랜지스터, 소스/드레인 영역을 포함하는 상기 트랜지스터, 상기 하부 절연 구조물 내의 파워 레일 구조물, 및 상기 파워 레일 구조물 상에 배치되고 소스/드레인 영역을 파워 레일 구조물에 전기적으로 연결하는 파워 컨택 구조물을 포함할 수 있다. 상기 파워 컨택 구조물은 상기 파워 레일 구조물 내에 있는 하부 부분을 포함할 수 있다.

Description

후면 파워 분배 네트워크 구조물을 포함하는 집적 회로 소자 및 이의 형성 방법{INTEGRATED CIRCUIT DEVICES INCLUDING A BACK SIDE POWER DISTRIBUTION NETWORK STRUCTURE AND METHODS OF FORMING THE SAME}
본 발명은 일반적으로 집적 회로 소자에 관한 것으로, 보다 상세하게는, 후면 파워 분배 네트워크(back side power distribution network, BSPDN) 구조물을 포함하는 집적 회로 소자에 관한 것이다.
집적 회로 소자의 집적도 및/또는 동작 속도를 증가시키기 위해 집적 회로 소자의 다양한 구조 및 그 형성 방법이 제안되었다. 예를 들어, 소자 제조 과정의 MOL(middle-of-line) 부분 및/또는 BEOL(back-end-of-line) 부분을 단순화하기 위해, 기판 또는 기판의 후면에 형성된 구성요소를 포함하는 집적 회로 소자가 제안되었다. 또한, 낮은 접촉 저항을 가지는 도전체를 포함하는 집적 회로 소자가 제안되었다.
본 발명의 기술적 사상에 따른 집적 회로 소자는, 하부 절연 구조물; 상기 하부 절연 구조물 상에 위치하며, 소스/드레인 영역을 포함하는 트랜지스터; 상기 하부 절연 구조물 내의 파워 레일 구조물; 및 상기 파워 레일 구조물 상에 위치하며, 상기 소스/드레인 영역과 상기 파워 레일 구조물을 전기적으로 연결하는 파워 컨택 구조물;을 포함하고, 상기 파워 컨택 구조물은 상기 파워 레일 구조물 내에 위치하는 하부 부분을 포함한다.
본 발명의 기술적 사상에 따른 집적 회로 소자는, 파워 레일 구조물; 및 상기 파워 레일 구조물 상의 트랜지스터 및 파워 컨택 구조물;을 포함하고, 상기 트랜지스터는 소스/드레인 영역을 포함하고, 상기 파워 컨택 구조물은 상기 파워 레일 구조물을 상기 소스/드레인 영역에 전기적으로 연결하고, 상기 파워 컨택 구조물과 상기 파워 레일 구조물 사이의 인터페이스는 상기 파워 레일 구조물을 향해 만곡된다.
본 발명의 기술적 사상에 따른 집적 회로 소자의 형성 방법은, 기판 구조물의 상면 상에, 소스/드레인 영역을 포함하는 트랜지스터를 형성하는 단계; 상기 소스/드레인 영역과 전기적으로 연결되는 파워 컨택 구조물을 형성하는 단계; 상기 기판 구조물의 하부 부분을 제거하는 단계로서, 상기 파워 컨택 구조물의 하부 부분은 상기 기판 구조물의 상기 하부 부분을 제거한 후 상기 기판 구조물의 하면으로부터 돌출되는 단계; 및 상기 기판 구조물의 상기 하면 상에 파워 레일 구조물을 형성하는 단계로서, 상기 파워 컨택 구조물의 상기 하부 부분은 상기 파워 레일 구조물의 내부에 위치하는 단계;를 포함한다.
도 1은 본 발명의 일 실시예에 따른 집적 회로 소자의 레이아웃을 나타낸다.
도 2a 및 도 2b는 도 1의 A-A' 선 및 B-B' 선을 따라 절단한 집적 회로 소자의 단면도들이다.
도 3 내지 도 6은 도 1의 A-A' 선을 따라 절단한 집적 회로 소자의 단면도들이다.
도 7은 본 발명의 일 실시예에 따른 집적 회로 소자의 레이아웃을 나타낸다.
도 8a 및 도 8b는 도 7의 C-C' 선 및 D-D' 선을 따라 절단한 집적 회로 소자의 단면도들이다.
도 9는 본 발명의 일 실시예에 따른 집적 회로 소자를 형성하는 방법의 흐름도이다.
도 10 내지 도 17은 본 발명의 일 실시예에 따른 집적 회로 소자를 형성하는 방법을 나타내는 단면도들이다.
일부 실시예들에서, 집적 회로 소자는 BSPDN 구조물의 파워 레일과의 접촉 저항이 더 낮은 파워 컨택을 포함할 수 있다. 파워 컨택은 파워 레일에 구비된 부분을 포함할 수 있으며, 파워 레일과의 굴곡진 인터페이스를 가질 수 있다. 또한, 일부 실시예들에서, 파워 컨택의 컨택 도전체(예를 들어, 금속층)는 개재 배리어층(예를 들어, 금속 질화물층) 없이 파워 레일에 접촉할 수 있다.
예시적인 실시예는 첨부된 도면을 참조하여 보다 상세하게 설명될 것이다.
도 1은 본 발명의 일 실시예에 따른 집적 회로 소자의 레이아웃을 나타낸다. 도 2a 및 도 2b는 도 1의 A-A' 선 및 B-B' 선을 따라 절단한 제1 집적 회로 소자(1000)의 단면도들이다.
도 1, 도 2a, 및 도 2b를 참조하면, 제1 집적 회로 소자(1000)는 하부 절연 구조물(181) 상에 트랜지스터들을 포함할 수 있다. 하부 절연 구조물(181)에는 제1, 제2, 제3, 및 제4 반도체 영역(112_1, 112_2, 112_3, 112_4)(제1, 제2, 제3, 및 제4 활성 영역이라고도 함)이 제1 방향(D1)(제1 수평 방향이라고도 함)으로 각각 이격되어 배치될 수 있다. 인접한 반도체 영역(예를 들어, 제1 및 제2 반도체 영역(112_1, 112_2))은 트렌치 소자 분리막(111)의 일부에 의해 서로 분리될 수 있다. 제1, 제2, 제3, 및 제4 반도체 영역(112_1, 112_2, 112_3, 112_4)은 제2 방향(D2)(제2 수평 방향이라고도 함)으로 연장된다. 본 명세서에서, "구성요소 A가 X 방향으로 연장된다(또는 이와 유사한 표현)"는 구성요소 A가 X 방향의 종방향으로 연장된다는 것을 의미할 수 있다.
트렌치 소자 분리막(111) 및 후면 절연막(171)은 각각 절연 물질(예를 들어, 실리콘 산화물, 실리콘 산질화물, 실리콘 질화물, 실리콘 탄질화물, 및/또는 저유전율 물질)을 포함할 수 있다. 저유전율 물질은 예를 들어, 불소 도핑된 실리콘 산화물, 유기 규산염 유리, 탄소 도핑된 산화물, 다공성 이산화규소, 다공성 유기 규산염 유리, 스핀 온 유기 고분자 유전체, 및/또는 스핀 온 실리콘 기반 고분자 유전체를 포함할 수 있다. 식각 정지막(161)은 예를 들어, 실리콘 탄질화물, 알루미늄 질화물, 실리콘 산질화물, 및/또는 실리콘 질화물을 포함할 수 있다. 제1, 제2, 제3, 및 제4 반도체 영역(112_1, 112_2, 112_3, 112_4) 각각은 기판(예를 들어, 도 10의 기판(110))의 일부이거나, 예를 들어, 에피택셜 성장 공정을 통해 시드층으로서 기판(예를 들어, 도 10의 기판(110))을 사용하여 형성된 층일 수 있다. 제1, 제2, 제3, 및 제4 반도체 영역(112_1, 112_2, 112_3, 112_4) 각각은 예를 들어, Si, Ge, SiGe, GaP, GaAs, SiC, SiGeC, 및/또는 InP와 같은 반도체 물질을 포함할 수 있다.
트랜지스터는 제1 방향(D1)으로 연장되는 게이트 구조물(128)을 포함할 수 있다. 게이트 구조물(128)은 게이트 절연체(123) 및 게이트 전극(124)을 포함할 수 있다. 또한, 트랜지스터는 제2 방향(D2)으로 서로 이격된 양 측면을 포함하는 채널 영역(122)을 포함할 수 있고, 각각의 상부에 소스/드레인 영역(126)을 포함할 수 있다. 소스/드레인 영역(126)은 채널 영역(122)의 양 측면에 각각 접촉할 수 있다. 트랜지스터는 제3 방향(D3)(수직 방향이라고도 함)으로 적층된 복수의 채널 영역(122)을 포함할 수 있다. 일부 실시예들에서, 트랜지스터는 도 2b에 도시된 바와 같이 제3 방향(D3)으로 적층된 2개의 채널 영역(122)을 포함할 수 있다.
상기 게이트 절연체(123)는 실리콘 산화막 및/또는 고유전율 물질막을 포함할 수 있다. 고유전율 물질막은 예를 들어, Al2O3, HfO2, ZrO2, HfZrO4, TiO2, Sc2O3　Y2O3, La2O3, Lu2O3, Nb2O5, 및/또는 Ta2O5를 포함할 수 있다. 게이트 전극(124)은 예를 들어, 텅스텐(W), 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 코발트(Co), 및/또는 루테늄(Ru)을 포함하는 금속층을 포함할 수 있으며, 추가로, 일함수층(예를 들어, TiN 층, TaN 층, TiAl 층, TiC 층, TiAlC 층, TiAlN 층, 및/또는 WN 층)을 포함할 수 있다.
채널 영역(122)은 반도체 물질(예를 들어, Si, Ge, SiGe, GaP, GaAs, SiC, SiGeC, 및/또는 InP)을 포함할 수 있다. 일부 실시예들에서, 채널 영역(122)은 제3 방향(D3)으로 1㎚ 내지 100㎚ 범위의 두께를 가지는 나노시트이거나, 1㎚ 내지 100㎚ 범위의 직경을 가지는 나노와이어일 수 있다. 소스/드레인 영역(126)은 반도체층(예를 들어, 실리콘층 및/또는 실리콘 저머늄층)을 포함할 수 있으며, 반도체층 내에 도펀트를 추가로 포함할 수 있다. 일부 실시예들에서, 각각의 소스/드레인 영역(126)은 예를 들어, W, Al, Cu, Mo, 및/또는 Ru를 포함하는 금속성 층을 포함할 수 있다.
게이트 구조물(128)과 소스/드레인 영역(126) 사이에 절연 스페이서(125)(게이트 스페이서 또는 내부 게이트 스페이서라고도 함)가 제공되어 게이트 구조물(128)과 소스/드레인 영역(126)을 분리할 수 있다. 절연 스페이서(125)의 일부는 반도체 영역(예를 들어, 제1 반도체 영역(112_1))과 게이트 구조물(128) 사이에도 제공될 수 있다. 절연 스페이서(125)는 예를 들어, 실리콘 산화물, 실리콘 산질화물, 실리콘 질화물, 실리콘 탄질화물, 및/또는 저유전율 물질을 포함할 수 있다.
소스/드레인 영역(126) 상에는 소스/드레인 컨택(144)이 제공될 수 있다. 소스/드레인 영역(126)은 반도체 영역과 대향하는 하면 및 반도체 영역의 하면에 대향하는 상면을 포함할 수 있다. 소스/드레인 컨택(144)은 소스/드레인 영역(126)의 상면과 접촉할 수 있다. 소스/드레인 컨택(144)은 소스/드레인 도전체(142) 및 소스/드레인 도전체(142)의 측면으로 연장된 소스/드레인 배리어층(143)을 포함할 수 있다. 일부 실시예들에서, 소스/드레인 배리어층(143)은 소스/드레인 도전체(142)의 하면 상에서 연장될 수 있고, 소스/드레인 배리어층(143)은 소스/드레인 영역(126)의 상면과 접촉할 수 있다. 도 2a 및 도 2b에 도시된 바와 같이, 본 명세서에서, "하면"은 반도체 영역과 대향하는 면을 의미하고, "상면"은 하면에 대향하는 면을 의미한다. 또한, 본 명세서에서, "하부 부분"은 "상부 부분"보다 반도체 영역에 더 가까운 부분을 의미한다.
하부 절연 구조물(181) 상에는 층간막(141)이 제공되고, 층간막(141)에는 소스/드레인 영역(126) 및 소스/드레인 컨택(144)이 제공된다. 층간막(141)은 절연 물질(예를 들어, 실리콘 산화물, 실리콘 산질화물, 실리콘 질화물, 실리콘 탄질화물, 및/또는 저유전율 물질)을 포함할 수 있다.
제1 집적 회로 소자(1000)는 소스/드레인 영역(예를 들어, 제1 소스/드레인 영역(126_1))과 전기적으로 연결되는 파워 컨택 구조물(148)을 더 포함할 수 있다. 파워 컨택 구조물(148)은 소스/드레인 컨택(144)의 하면에 접촉하고, 소스/드레인 컨택(144)을 통해 소스/드레인 영역(126)과 전기적으로 연결될 수 있다. 파워 컨택 구조물(148)은 컨택 도전체(146) 및 컨택 도전체(146)의 측면으로 연장되는 컨택 배리어층(147)을 포함할 수 있다. 일부 실시예들에서, 컨택 도전체(146) 및 소스/드레인 도전체(142)는 동일한 물질을 포함하거나, 단일 층의 일부일 수 있다. 따라서, 컨택 도전체(146)와 소스/드레인 도전체(142) 사이의 인터페이스(도 2a에서 점선으로 표시됨)는 보이지 않을 수 있다. 파워 컨택 구조물(148)은 층간막(141)의 일부를 포함할 수 있으며, 트렌치 소자 분리막(111)을 관통하여 제3 방향(D3)으로 연장될 수 있다.
하부 절연 구조물(181)에는 파워 레일 구조물(174)이 구비될 수 있다. 파워 레일 구조물(174)은 제2 방향(D2)으로 연장될 수 있다. 도 2a에 도시된 바와 같이, 파워 레일 구조물(174)은 레일 도전체(172)와 레일 도전체(172)의 측면으로 연장되는 레일 배리어층(173)을 포함할 수 있다. 후면 절연막(171)과 파워 레일 구조물(174)은 BSPDN 구조물로 통칭될 수 있다.
파워 컨택 구조물(148)은 파워 레일 구조물(174) 상에 제공될 수 있고, 파워 레일 구조물(174)을 소스/드레인 영역(126)에 전기적으로 연결할 수 있다. 파워 컨택 구조물(148)은 레일 배리어층(173)을 관통하여 연장될 수 있고, 파워 컨택 구조물(148)의 하부 부분은 파워 레일 구조물(174)에 제공되어, 파워 레일 구조물(174)과 접촉할 수 있다. 파워 컨택 구조물(148)은 제3 방향(D3)으로 제1 높이(H1)를 가질 수 있고, 파워 컨택 구조물(148)의 하부 부분은 제3 방향(D3)으로 제2 높이(H2)를 가질 수 있고, 제2 높이(H2)는 제1 높이(H1)의 1% 내지 20%(예를 들어, 약 2%, 3%, 4%, 5%, 10%, 15%, 또는 20%)일 수 있다. 일부 실시예들에서, 도 2a에 도시된 바와 같이, 파워 레일 구조물(174)로부터의 거리가 증가함에 따라 제1 방향(D1)에서 파워 컨택 구조물(148)의 폭이 증가할 수 있다.
소스/드레인 도전체(142), 컨택 도전체(146), 및 레일 도전체(172) 각각은 예를 들어, W, Co, Mo, Ru, Al, 및/또는 Cu를 포함하는 금속층을 포함할 수 있다. 일부 실시예들에서, 소스/드레인 도전체(142) 및 컨택 도전체(146)는 각각 Co 층 및/또는 W 층을 포함할 수 있고, 레일 도전체(172)는 Cu 층을 포함할 수 있다. 소스/드레인 배리어층(143), 컨택 배리어층(147), 및 레일 배리어층(173)은 각각 금속 질화막(예를 들어, TiN 막 또는 TaN 막) 및/또는 금속막(예를 들어, Ti 막 또는 Ta 막)을 포함할 수 있다. 일부 실시예들에서, 소스/드레인 배리어층(143) 및 컨택 배리어층(147)은 각각 Ti 막 및 TiN 막을 포함하고, 레일 배리어층(173)은 Ta 막 및 TaN 막을 포함할 수 있다.
일부 실시예들에서, 파워 컨택 구조물(148)의 하부 부분은 도 2a에 도시된 바와 같이, 볼록한 표면을 가질 수 있고, 파워 컨택 구조물(148)과 파워 레일 구조물(174) 사이의 인터페이스는 파워 레일 구조물(174)을 향해 볼록하게 만곡될 수 있다. 일부 실시예들에서, 파워 컨택 구조물(148)의 하부 부분은 볼록하지 않을 수 있다. 파워 컨택 구조물(148)의 하부 부분은 컨택 배리어층(147)을 포함하지 않을 수 있고, 따라서, 컨택 도전체(146)는 파워 레일 구조물(174)과 접촉할 수 있다. 일부 실시예들에서, 컨택 도전체(146)는 레일 도전체(172)와 접촉할 수 있다.
제1 집적 회로 소자(1000)는 소자 제조의 BEOL 부분을 통해 형성된 BEOL 구조물(150)을 더 포함할 수 있다. BEOL 구조물(150)은 소스/드레인 컨택(144) 상에 형성될 수 있다. 소스/드레인 컨택(144)은 소스/드레인 영역(126)을 BEOL 구조물(150)의 전도성 구성 요소(예를 들어, 전도성 배선 또는 전도성 비아 플러그)에 전기적으로 연결할 수 있다.
상기 BEOL 구조물(150)은 BEOL 절연막, 상기 BEOL 절연막에 구비되어 제3 방향(D3)으로 적층된 전도성 배선(예를 들어, 금속 배선) 및 전도성 비아 플러그(예를 들어, 금속 비아 플러그)를 포함할 수 있고, 각각은 제3 방향(D3)으로 서로 이격된 두 개의 전도성 배선을 전기적으로 연결할 수 있다.
도 3은, 일부 실시예에 따라, 도 1의 A-A' 선을 따라 절단한 제2 집적 회로 소자(2000)의 단면도이다. 제2 집적 회로 소자(2000)는 제1 집적 회로 소자(1000)와 유사하다. 다만, 제2 집적 회로 소자(2000)는 제1 집적 회로 소자(1000)와 상이할 수 있고, 레일 배리어층(373)이 파워 컨택 구조물(148)의 하부 부분을 분리할 수 있다. 레일 배리어층(373)은 컨택 도전체(146)의 볼록한 표면을 덮으며 접촉할 수 있다.
도 4는, 일부 실시예에 따라, 도 1의 A-A' 선을 따라 절단한 제3 집적 회로 소자(3000)의 단면도이다. 제3 집적 회로 소자(3000)는 제1 집적 회로 소자(1000)와 유사하다. 다만, 제3 집적 회로 소자(3000)는 제1 집적 회로 소자(1000)와 상이할 수 있고, 파워 레일 구조물(474)에 제공된 파워 컨택 구조물(448)의 하부 부분(예를 들어, 컨택 도전체(446)의 하부 부분)은 편평한 하면 및 예리한 대향 모서리를 가질 수 있다.
도 5는, 일부 실시예에 따라, 도 1의 A-A' 선을 따라 절단한 제4 집적 회로 소자(4000)의 단면도이다. 제4 집적 회로 소자(4000)는 제1 집적 회로 소자(1000)와 유사하다. 다만, 제4 집적 회로 소자(4000)는 제1 집적 회로 소자(1000)와 상이할 수 있고, 파워 레일 구조물(574)로부터 멀어질수록 제1 방향(D1)으로 파워 컨택 구조물(548)의 폭이 좁아질 수 있다.
도 6은, 일부 실시예에 따라, 도 1의 A-A' 선을 따라 절단한 제5 집적 회로 소자(5000)의 단면도이다. 제5 집적 회로 소자(5000)는 제1 집적 회로 소자(1000)와 유사하다. 다만, 제5 집적 회로 소자(5000)는 제1 집적 회로 소자(1000)와 상이할 수 있고, 파워 레일 구조물(674)에 제공된 파워 컨택 구조물(648)의 하부 부분(예를 들어, 컨택 도전체(646)의 하부 부분)은 편평한 하면 및 예리한 대향 모서리를 가질 수 있다.
도 7은 본 발명의 일 실시예에 따른 제6 집적 회로 소자(6000)의 레이아웃을 나타내고, 도 8a 및 도 8b는 도 7의 C-C' 선 및 D-D' 선을 따라 절단한 단면도이다. 제6 집적 회로 소자(6000)는 제1 집적 회로 소자(1000)와 유사하다. 다만, 제6 집적 회로 소자(6000)는 제1 집적 회로 소자(1000)와 상이할 수 있고, 파워 레일 구조물(774)이 제3 방향(D3)으로 제1 반도체 영역(712_1)과 오버랩될 수 있고, 파워 컨택 구조물(748b)(매립형 파워 컨택 구조물이라고도 함)은 제1 소스/드레인 영역(726_1)과 파워 레일 구조물(774) 모두에 접촉할 수 있다. 본 명세서에서, "X 방향으로 구성 요소 A와 오버랩되는 구성 요소 B"(또는 이와 유사한 표현)는 X 방향으로 연장되고 구성 요소 A 및 B 모두와 교차하는 적어도 하나의 라인이 있음을 의미한다.
도 8a 및 도 8b를 참조하면, 파워 컨택 구조물(748b)은 제1 소스/드레인 영역(726_1)의 하면에 접촉하고, 트렌치 소자 분리막(711)을 관통하여 연장될 수 있다. 파워 컨택 구조물(748b)은 컨택 도전체(746b) 및 컨택 도전체(746b)의 측면 상에 형성된 컨택 배리어층(747b)을 포함할 수 있다. 파워 컨택 구조물(748b)의 하부 부분은 레일 배리어층(773)을 관통하여 연장되고, 파워 레일 구조물(774) 내에 제공될 수 있다. 파워 컨택 구조물(748b)의 하부 부분은 볼록한 표면을 가질 수 있다. 파워 컨택 구조물(748b)의 하부 부분은 그 위에 컨택 배리어층(747b)을 포함하지 않을 수 있으며, 따라서, 컨택 도전체(746b)는 레일 도전체(772)와 접촉할 수 있다. 일부 실시예들에서, 제1 방향(D1) 및/또는 제2 방향(D2)에서의 파워 컨택 구조물(748b)의 폭은 파워 레일 구조물(774)로부터의 거리가 증가함에 따라 감소할 수 있다.
도 9는 본 발명의 일 실시예에 따른 제1 집적 회로 소자(1000)를 형성하는 방법의 흐름도이고, 도 10 내지 도 17은 본 발명의 일 실시예에 따른 형성 방법을 나타내는 단면도들이다.
도 9 및 도 10을 참조하면, 형성 방법은 기판 구조물 상에 트랜지스터를 형성하는 단계(블록 S10)를 포함할 수 있다. 트랜지스터는 소스/드레인 영역(126)(예를 들어, 제1 소스/드레인 영역(126_1))을 포함할 수 있다. 트랜지스터는 기판 구조물의 상면에 형성될 수 있다. 기판 구조물은 기판(110), 기판(110)의 상면(110U)으로부터 돌출된 제1, 제2, 제3, 및 제4 반도체 영역(112_1, 112_2, 112_3, 112_4), 및 제1, 제2, 제3, 및 제4 반도체 영역(112_1, 112_2, 112_3, 112_4) 사이에 제공되는 트렌치 소자 분리막(111)을 포함할 수 있다. 기판(110)은 상면(110U)과 대향하는 하면(110L)을 포함할 수 있다. 층간막(141)이 소스/드레인 영역(126)(예를 들어, 제2, 제3, 및 제4 소스/드레인 영역(126_2, 126_3, 126_4)) 사이에 형성될 수 있고, 트랜지스터 상에 소스/드레인 컨택(144) 및 BEOL 구조물(150)이 형성될 수 있다.
기판(110)은 예를 들어, Si, Ge, SiGe, GaP, GaAs, SiC, SiGeC, 및/또는 InP와 같은 반도체 물질을 포함할 수 있고, 또는 예를 들어, 실리콘 산화물, 실리콘 산질화물, 실리콘 질화물, 실리콘 탄질화물, 및/또는 저유전율 물질과 같은 절연 물질을 포함할 수 있다. 일부 실시예들에서, 기판(110)은 벌크 기판(예를 들어, 벌크 실리콘 기판) 또는 SOI(semiconductor on insulator) 기판일 수 있다. 예를 들어, 기판(110)은 실리콘 웨이퍼이거나, 단일의 절연막일 수 있다.
파워 컨택 구조물(148)을 형성하는 단계(블록 S20)를 포함할 수 있다. 파워 컨택 구조물(148)은 제1 소스/드레인 영역(126_1)과 전기적으로 연결될 수 있다. 일부 실시예들에서, 파워 컨택 구조물(148)은 소스/드레인 컨택(144)을 통해 제1 소스/드레인 영역(126_1)과 전기적으로 연결될 수 있다. 파워 컨택 구조물(148)은 트렌치 소자 분리막(111)을 관통하여 제3 방향(D3)으로 연장될 수 있다. 일부 실시예들에서, 파워 컨택 구조물(148)은 소스/드레인 컨택(144)을 형성하기 전에 형성될 수 있다.
도 11 및 도 12를 참조하면, 기판 구조물의 하부 부분을 제거하는 단계(블록 S30)를 포함할 수 있다. 일부 실시예들에서, 도 11에 도시된 바와 같이, 기판(110)의 하부 부분과 제1, 제2, 제3, 및 제4 반도체 영역(112_1, 112_2, 112_3, 112_4)의 하부 부분이 제거될 수 있다. 기판(110)의 하부 부분은 기판(110)의 하면(110L)에 대한 공정(예를 들어, 연마 공정 및/또는 식각 공정)을 수행하여 제거될 수 있다. 제1, 제2, 제3, 및 제4 반도체 영역(112_1, 112_2, 112_3, 112_4)의 하부 부분은 식각 공정(예를 들어, 건식 식각 공정 및/또는 습식 식각 공정)에 의해 제거될 수 있다.
상기 파워 컨택 구조물(148)의 하부 부분이 기판 구조물의 하면(즉, 트렌치 소자 분리막(111)의 하면)으로부터 돌출되도록, 트렌치 소자 분리막(111)의 하부 부분을 제거하여, 도 12에 도시된 바와 같이 노출할 수 있다.
도 13 내지 도 17을 참조하고 다시 도 2a를 참조하면, 파워 레일 구조물을 형성하는 단계(블록 S40)를 포함할 수 있다. 도 13을 참조하면, 파워 컨택 구조물(148) 상에 식각 정지막(161) 및 후면 절연막(171)을 순차적으로 형성할 수 있다. 도 14를 참조하면, 식각 정지막(161) 및 후면 절연막(171)의 일부를 제거하여 개구부(192)를 형성할 수 있고, 파워 컨택 구조물(148)의 하부를 노출시킬 수 있다. 컨택 도전체(146)의 하부 부분이 개구부(192)에 노출되도록, 컨택 배리어층(147)의 하부 부분을 제거할 수 있다.
도 15를 참조하면, 컨택 도전체(146)의 노출된 하부 부분을 세정하기 위해 컨택 도전체(146)의 노출된 하부 부분에 클리닝 공정(예를 들어, 수소 플라즈마 처리)을 수행하는 단계를 포함할 수 있다. 산화막(예를 들어, 컨택 도전체(146)의 노출된 하부 부분에 형성된 자연 산화막)은 클리닝 공정에 의해 제거될 수 있다. 따라서, 클리닝 공정은 환원 공정이라고도 지칭할 수 있다. 클리닝 공정은 컨택 도전체(146)의 노출된 하부 부분을 라운드지게 할 수 있고, 따라서, 클리닝 공정 후 컨택 도전체(146)의 하부 부분은 볼록한 표면을 가질 수 있다.
도 16을 참조하면, 컨택 도전체(146)의 하부 부분에 퇴적 억제층(194)을 형성할 수 있다. 퇴적 억제층(194)은 배리어층(예를 들어, 도 17의 레일 배리어층(173))의 퇴적을 방지할 수 있다. 퇴적 억제층(194)은 예를 들어, 자기-조립층일 수 있으며, 단일막일 수 있다. 자기-조립층은 예를 들어, 헤드 그룹(예를 들어, 티올, 실란, 및/또는 포스포네이트) 및 테일 그룹을 포함할 수 있다. 퇴적 억제층(194)은 도전체(예를 들어, 컨택 도전체(146)) 상에 선택적으로 형성되고, 절연체(예를 들어, 트렌치 소자 분리막(111) 및 후면 절연막(171))에는 형성되지 않을 수 있다. 퇴적 억제층(194)은 도 16에 도시된 바와 같이, 컨택 도전체(146)의 하부 부분의 표면을 따라 균일한 두께를 가질 수 있다.
도 17을 참조하면, 상기 개구부(192) 내에 레일 배리어층(173)을 형성할 수 있다. 레일 배리어층(173)은 퇴적 억제층(194)(예를 들어, 퇴적 억제층(194)의 하부 부분)에 형성되지 않고, 및/또는 절연체(예를 들어, 트렌치 소자 분리막(111) 및 후면 절연막(171))의 표면에만 형성될 수 있다. 다시 도 2a를 참조하면, 레일 배리어층(173)을 형성한 후 퇴적 억제층(194)을 제거하고 레일 배리어층(173) 상의 개구부(192)에 레일 도전체(172)를 형성할 수 있다.
제2, 제3, 제4, 제5, 및 제6 집적 회로 소자(2000, 3000, 4000, 5000, 6000)는 도 10 내지 도 17을 참조하여 설명한 것과 유사한 형성 방법에 의해 형성될 수 있음을 이해할 것이다. 예를 들어, 제2 집적 회로 소자(2000)는 도 16에서 설명한 퇴적 억제층(194)의 형성을 생략하여 형성할 수 있고, 제3 및 제5 집적 회로 소자(3000, 5000)는 클리닝 공정을 생략하여 형성할 수 있다. 본 명세서 전체에 걸쳐 유사한 구성 요소(예를 들어, 도 2a의 173 및 도 3의 373)는 동일한 참조 번호의 끝 두 자리 숫자를 가지며, 동일한 명칭을 갖는다.
첨부된 도면을 참조하여 예시적인 실시예가 설명된다. 본 발명의 범위를 벗어나지 않고 다양한 형태 및 실시예가 가능하다. 따라서, 본 발명은 여기서 설명되는 예시적인 실시예에 한정되는 것으로 해석되어서는 안 된다. 오히려, 이들 실시예는 본 발명을 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 전달하기 위하여 제공되는 것이다. 도면에서 층 및 영역의 크기 및 상대적인 크기는 명확성을 위해 과장될 수 있다. 유사한 참조 번호는 전체적으로 유사한 요소를 가리킨다.
본 발명의 예시적인 실시예는 이상적인 실시예의 개략적인 예시 및 예시적인 실시예의 중간 구조물의 단면도를 참조하여 설명된다. 따라서, 예를 들어, 제조 기술 및/또는 공차의 결과로 그림의 모양이 달라질 수 있다. 따라서, 본 발명의 예시적인 실시예는 본 명세서에 예시된 특정 형상으로 제한되는 것으로 해석되어서는 안 되며, 문맥상 명백하게 달리 나타내지 않는 한, 예를 들어, 제조 과정에서 발생하는 형상의 편차를 포함한다. 도면에서는 하나의 구성 요소가 단일 층으로 도시되어 있지만, 그 구성 요소는 여러 층을 포함할 수 있다.
다르게 정의되지 않는 한, 여기서 사용되는 모든 용어들(기술적이거나 과학적인 용어를 포함)은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의된 것과 같은 용어는 관련 기술의 맥락에서 그 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 여기에서 명시적으로 정의하지 않는 한 이상적이거나 지나치게 형식적인 의미로 해석되면 안된다.
본 명세서에서 사용하는 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 본 명세서에서 사용하는 단수형은 문맥상 명백하게 다르게 나타내지 않는 한 복수형도 포함하는 것으로 의도된다. 본 명세서에서 사용하는 "포함하다", "구비하다", "가지다", 및/또는 "포함하는"이라는 용어는 명시된 기능, 단계, 작업, 요소, 및/또는 구성 요소의 존재를 지정하지만, 하나 이상의 다른 기능, 단계, 작업, 요소, 구성 요소, 및/또는 그 그룹의 존재 또는 추가를 배제하지 않는다.
구성 요소가 다른 구성 요소에 "결합된", "연결된", "반응하는", 또는 "상에 있는" 것으로 언급될 때, 그것은 직접적으로 결합되거나, 연결되거나, 반응하거나, 상에 있음이 이해될 것이며, 다른 구성 요소 또는 중간 구성 요소도 존재할 수 있다. 대조적으로, 어떤 구성 요소가 다른 구성 요소에 "직접 결합된", "직접 연결된", "직접 반응하는", 또는 "직접 위에 있는" 것으로 언급될 때, 중간 구성 요소가 존재하지 않는다. 본 명세서에서 사용하는 "및/또는"이라는 용어는 관련된 나열된 항목 중 하나 이상의 임의의 및 모든 조합을 포함한다. 또한, 기호 "/"(예를 들어, "소스/드레인"이라는 용어에 사용될 때)는 용어 "및/또는"과 동등한 것으로 이해될 것이다.
제1, 제2 등의 용어가 본 명세서에서 다양한 구성 요소를 설명하기 위해 사용될 수 있지만, 이러한 구성 요소는 이러한 용어에 의해 제한되어서는 안 된다. 이러한 용어는 어떤 요소를 다른 요소와 구별하기 위해 사용된다. 따라서, 본 발명의 범위를 벗어나지 않으면서, 제1 요소는 제2 요소로 명명될 수 있다.
"아래", "하부", "위", "상부" 등과 같은 공간적으로 상대적인 용어는 하나의 구성 요소와 다른 구성 요소와의 관계를 설명하기 위해 본 명세서에서 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시된 방향에 더하여 사용 또는 작동 중인 구성 요소의 다른 방향도 포함하도록 의도된 것으로 이해할 것이다. 예를 들어, 도면에서 다른 구성 요소의 "아래"로 설명된 하나의 구성 요소가 뒤집힌 경우, 하나의 구성 요소는 다른 구성 요소의 "위"로 향할 것이다. 따라서, 용어 "아래"는 위 방향 및 아래 방향을 모두 포함할 수 있다. 구성 요소는 다른 방향으로 향할 수 있으며(예를 들어, 90도 회전 또는 이와 다른 방향) 본 명세서에서 사용되는 공간적으로 상대적인 서술어는 이에 따라 해석될 수 있다.
상기 설명 및 도면과 관련하여, 다양한 실시예가 본 명세서에 개시되어 있다. 이러한 실시예의 모든 조합과 하위 조합을 문자 그대로 설명하고 예시하는 것은 지나치게 반복적이라는 점을 이해할 것이다. 따라서, 도면을 포함하는 본 명세서는 본 명세서에 기술된 실시예의 모든 조합과 하위 조합, 그리고 그것들을 만들고 사용하는 방식 및 프로세스에 대한 완전한 설명을 구성하는 것으로 해석되어야 하며, 그러한 조합 또는 하위 조합에 대한 청구항을 뒷받침해야 한다.
상기 개시된 주제는 예시적인 것으로 간주되어야 하며 제한적이지 않고, 첨부된 청구범위는 본 발명의 범위 내에 속하는 이러한 모든 수정, 개선, 및 기타 실시예를 포함하도록 의도된다. 따라서, 법이 허용하는 최대 한도 내에서 범위는 다음 청구범위 및 그 등가물에 대한 가장 넓게 허용 가능한 해석에 의해 결정되어야 하며, 전술한 상세한 설명에 의해 제한되어서는 안 된다.

Claims (20)

  1. 하부 절연 구조물;
    상기 하부 절연 구조물 상에 위치하며, 소스/드레인 영역을 포함하는 트랜지스터;
    상기 하부 절연 구조물 내의 파워 레일 구조물; 및
    상기 파워 레일 구조물 상에 위치하며, 상기 소스/드레인 영역과 상기 파워 레일 구조물을 전기적으로 연결하는 파워 컨택 구조물;을 포함하고,
    상기 파워 컨택 구조물은 상기 파워 레일 구조물 내에 위치하는 하부 부분을 포함하는,
    집적 회로 소자.
  2. 제1항에 있어서,
    상기 파워 컨택 구조물은 컨택 도전체 및 상기 컨택 도전체의 외표면 상의 컨택 배리어층을 포함하고,
    상기 파워 컨택 구조물의 상기 하부 부분에는 상기 컨택 배리어층이 없는 것을 특징으로 하는 집적 회로 소자.
  3. 제2항에 있어서,
    상기 컨택 배리어층은 금속 질화물층을 포함하는 것을 특징으로 하는 집적 회로 소자.
  4. 제2항에 있어서,
    상기 파워 레일 구조물 내의 상기 컨택 도전체의 일부는 상기 파워 레일 구조물과 접촉하는 것을 특징으로 하는 집적 회로 소자.
  5. 제1항에 있어서,
    상기 파워 컨택 구조물의 상기 하부 부분은 볼록한 표면을 갖는 것을 특징으로 하는 집적 회로 소자.
  6. 제1항에 있어서,
    상기 하부 절연 구조물 내에 제1 활성 영역 및 제2 활성 영역을 더 포함하고,
    상기 소스/드레인 영역은 상기 제1 활성 영역 상에 위치하고,
    상기 하부 절연 구조물의 일부는 상기 제1 활성 영역과 상기 제2 활성 영역을 분리하고,
    상기 파워 컨택 구조물은 상기 하부 절연 구조물의 일부를 통해 확장되는 것을 특징으로 하는 집적 회로 소자.
  7. 제6항에 있어서,
    상기 제1 및 제2 활성 영역은 제1 방향으로 서로 이격되고,
    상기 파워 레일 구조물은 상기 제1 방향에 수직인 제2 방향으로 연장되는 것을 특징으로 하는 집적 회로 소자.
  8. 제6항에 있어서,
    상기 소스/드레인 영역은 상기 제1 활성 영역과 대향하는 하면 및 상기 하면에 대향하는 상면을 포함하고,
    상기 집적 회로 소자는 상기 소스/드레인 영역의 상면 및 상기 파워 컨택 구조물과 접촉하는 소스/드레인 컨택을 더 포함하는 것을 특징으로 하는 집적 회로 소자.
  9. 제1항에 있어서,
    상기 소스/드레인 영역은 상기 하부 절연 구조물과 대향하는 하면 및 상기 하면과 대향하는 상면을 포함하고,
    상기 파워 컨택 구조물은 상기 소스/드레인 영역의 상기 하면에 접촉하는 것을 특징으로 하는 집적 회로 소자.
  10. 제1항에 있어서,
    상기 트랜지스터 상에 전도성 와이어를 포함하는 BEOL(back-end-of-line) 구조물을 더 포함하고,
    상기 트랜지스터는 상기 BEOL 구조물과 상기 파워 레일 구조물의 사이에 위치하는 것을 특징으로 하는 집적 회로 소자.
  11. 파워 레일 구조물; 및
    상기 파워 레일 구조물 상의 트랜지스터 및 파워 컨택 구조물;을 포함하고,
    상기 트랜지스터는 소스/드레인 영역을 포함하고,
    상기 파워 컨택 구조물은 상기 파워 레일 구조물을 상기 소스/드레인 영역에 전기적으로 연결하고,
    상기 파워 컨택 구조물과 상기 파워 레일 구조물 사이의 인터페이스는 상기 파워 레일 구조물을 향해 만곡된,
    집적 회로 소자.
  12. 제11항에 있어서,
    상기 파워 컨택 구조물은 컨택 도전체 및 상기 컨택 도전체의 외표면 상의 컨택 배리어층을 포함하고,
    상기 파워 컨택 구조물과 상기 파워 레일 구조물 사이의 상기 인터페이스에는 상기 컨택 배리어층이 없는 것을 특징으로 하는 집적 회로 소자.
  13. 제12항에 있어서,
    상기 컨택 배리어층은 금속 질화물층을 포함하는 것을 특징으로 하는 집적 회로 소자.
  14. 제11항에 있어서,
    상기 트랜지스터 상에 전도성 와이어를 포함하는 BEOL(back-end-of-line) 구조물을 더 포함하고,
    상기 트랜지스터는 상기 BEOL 구조물과 상기 파워 레일 구조물의 사이에 위치하는 것을 특징으로 하는 집적 회로 소자.
  15. 기판 구조물의 상면 상에, 소스/드레인 영역을 포함하는 트랜지스터를 형성하는 단계;
    상기 소스/드레인 영역과 전기적으로 연결되는 파워 컨택 구조물을 형성하는 단계;
    상기 기판 구조물의 하부 부분을 제거하는 단계로서, 상기 파워 컨택 구조물의 하부 부분은 상기 기판 구조물의 상기 하부 부분을 제거한 후 상기 기판 구조물의 하면으로부터 돌출되는 단계; 및
    상기 기판 구조물의 상기 하면 상에 파워 레일 구조물을 형성하는 단계로서, 상기 파워 컨택 구조물의 상기 하부 부분은 상기 파워 레일 구조물의 내부에 위치하는 단계;를 포함하는,
    집적 회로 소자의 형성 방법.
  16. 제15항에 있어서,
    상기 파워 컨택 구조물의 상기 하부 부분은 볼록한 표면을 갖는 것을 특징으로 하는 집적 회로 소자의 형성 방법.
  17. 제15항에 있어서,
    상기 파워 컨택 구조물은 컨택 도전체 및 상기 컨택 도전체의 측면 및 하면으로 연장되는 컨택 배리어층을 포함하고,
    상기 형성 방법은 상기 파워 레일 구조물을 형성하기 전에 상기 컨택 배리어층의 하부 부분을 제거하여 상기 컨택 도전체의 하부 부분을 노출시키는 단계를 더 포함하고, 상기 컨택 도전체의 상기 하부 부분은 상기 파워 레일 구조물과 접촉하는 것을 특징으로 하는 집적 회로 소자의 형성 방법.
  18. 제17항에 있어서,
    상기 컨택 도전체의 상기 하부 부분을 노출시킨 후 및 상기 파워 레일 구조물을 형성하기 전에 상기 컨택 도전체의 상기 하부 부분의 표면을 라운딩하는 단계를 더 포함하는 것을 특징으로 하는 집적 회로 소자의 형성 방법.
  19. 제18항에 있어서,
    상기 파워 레일 구조물을 형성하는 단계는,
    상기 컨택 도전체의 상기 하부 부분의 상기 라운딩된 표면에 퇴적 억제층을 형성하는 단계;
    상기 기판 구조물의 상기 하면에 레일 배리어층을 형성하는 단계로서, 상기 레일 배리어층은 상기 퇴적 억제층 상에 형성되지 않는 단계;
    상기 퇴적 억제층을 제거하여 상기 컨택 도전체의 상기 하부 부분의 상기 라운딩된 표면을 노출시키는 단계; 및
    상기 레일 배리어층 상에 레일 도전체를 형성하는 단계로서, 상기 레일 도전체는 상기 컨택 도전체의 상기 하부 부분의 상기 라운딩된 표면과 접촉하는 단계;를 포함하는 것을 특징으로 하는 집적 회로 소자의 형성 방법.
  20. 제18항에 있어서,
    상기 기판 구조물의 상기 하부 부분을 제거하기 전에, 상기 트랜지스터 상에 전도성 와이어를 포함하는 BEOL(back-end-of-line) 구조물을 형성하는 단계를 더 포함하는 것을 특징으로 하는 집적 회로 소자의 형성 방법.
KR1020230073732A 2022-09-06 2023-06-08 후면 파워 분배 네트워크 구조물을 포함하는 집적 회로 소자 및 이의 형성 방법 KR20240034102A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263374620P 2022-09-06 2022-09-06
US63/374,620 2022-09-06
US18/169,905 US20240079330A1 (en) 2022-09-06 2023-02-16 Integrated circuit devices including a back side power distribution network structure and methods of forming the same
US18/169,905 2023-02-16

Publications (1)

Publication Number Publication Date
KR20240034102A true KR20240034102A (ko) 2024-03-13

Family

ID=87934116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230073732A KR20240034102A (ko) 2022-09-06 2023-06-08 후면 파워 분배 네트워크 구조물을 포함하는 집적 회로 소자 및 이의 형성 방법

Country Status (3)

Country Link
US (1) US20240079330A1 (ko)
EP (1) EP4336547A1 (ko)
KR (1) KR20240034102A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220026627A (ko) * 2020-08-25 2022-03-07 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US11670581B2 (en) * 2020-11-25 2023-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure
KR20220093981A (ko) * 2020-12-28 2022-07-05 삼성전자주식회사 집적회로 장치

Also Published As

Publication number Publication date
US20240079330A1 (en) 2024-03-07
EP4336547A1 (en) 2024-03-13

Similar Documents

Publication Publication Date Title
US20240079266A1 (en) Air gap spacer formation for nano-scale semiconductor devices
US10553691B2 (en) Field effect transistor devices having gate contacts formed in active region overlapping source/drain contacts
US10242933B2 (en) Air gap and air spacer pinch off
US10916468B2 (en) Semiconductor device with buried local interconnects
TWI739187B (zh) 半導體裝置的形成方法
CN109427775A (zh) 集成电路及其形成方法
TW202109673A (zh) 半導體裝置的形成方法
CN108231562A (zh) 逻辑单元结构和方法
US11765882B2 (en) Method for fabricating semiconductor device
KR20180017902A (ko) 반도체 소자
CN108074984A (zh) 半导体器件
CN109638010B (zh) 射频切换装置以及其制作方法
KR20240034102A (ko) 후면 파워 분배 네트워크 구조물을 포함하는 집적 회로 소자 및 이의 형성 방법
US20220130854A1 (en) Three-dimensional memory devices with supporting structure for staircase region and spacer structure for contact structure and methods for forming the same
KR100684906B1 (ko) 바이폴라 트랜지스터를 갖는 반도체 소자 및 그 형성 방법
US10516047B2 (en) Structure and formation method of semiconductor device structure
US20230352408A1 (en) Integrated circuit devices including backside power rail and methods of forming the same
US11837638B2 (en) Semiconductor device
EP4273914B1 (en) Integrated circuit devices including backside power rail and methods of forming the same
US20230269935A1 (en) Semiconductor device with programmable structure and method for fabricating the same
CN220710324U (zh) 半导体器件
TWI773086B (zh) 用於形成立體（３ｄ）記憶體元件的方法
CN117673005A (zh) 包括背面配电网络结构的集成电路器件及其形成方法
KR20240001668A (ko) 금속 소스/드레인 영역들을 포함하는 집적 회로 장치들
KR20240040605A (ko) 후면 배전망 구조를 포함하는 집적 회로 장치 및 그 형성 방법