KR20240033969A - 이미지 센싱 장치 및 그 제조 방법 - Google Patents
이미지 센싱 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20240033969A KR20240033969A KR1020220112947A KR20220112947A KR20240033969A KR 20240033969 A KR20240033969 A KR 20240033969A KR 1020220112947 A KR1020220112947 A KR 1020220112947A KR 20220112947 A KR20220112947 A KR 20220112947A KR 20240033969 A KR20240033969 A KR 20240033969A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- pad
- sensing device
- image sensing
- area
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 139
- 239000000463 material Substances 0.000 claims abstract description 45
- 239000002184 metal Substances 0.000 claims abstract description 35
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000010410 layer Substances 0.000 claims description 141
- 239000011229 interlayer Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 19
- 238000002955 isolation Methods 0.000 claims description 18
- 239000011810 insulating material Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 230000002596 correlated effect Effects 0.000 description 13
- 230000000903 blocking effect Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 6
- 230000000875 corresponding effect Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/1469—Assemblies, i.e. hybrid integration
Abstract
본 기술의 일 실시예에 따른 이미지 센싱 장치는 광이 입사되는 제 1 면 및 상기 제 1 면의 반대편에 위치하는 제 2 면을 포함하며 픽셀 영역 및 상기 픽셀 영역의 외곽에 위치하는 패드 영역을 포함하는 제 1 기판, 상기 제 2 면 아래에 위치하며 금속 배선 및 전극 패드를 포함하는 절연층, 상기 패드 영역에 위치하며 상기 전극 패드를 노출시키는 패드 오픈 영역 및 상기 제 1 기판 내에서 상기 픽셀 영역의 외곽에 위치하며, 상기 제 1 기판을 관통하는 기판 분리막을 포함하며, 상기 기판 분리막은 렌즈 물질을 포함할 수 있다.
Description
본 발명은 이미지 센싱 장치 및 그 제조 방법에 관한 것이다.
이미지 센서(image sensor)는 광학 영상을 전기 신호로 변환시키는 소자이다. 최근 들어, 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 비디오 게임 기기, 경비용 카메라, 의료용 마이크로 카메라, 로보트 등 다양한 분야에서 집적도 및 성능이 향상된 이미지 센서의 수요가 증대되고 있다.
이미지 센서의 해상도가 높아지고 고속 동작이 요구되면서 하부 소자 상에 상부 소자를 적층하고, 관통전극 구조체를 이용하여 하부 소자와 상부 소자의 전기 회로들을 전기적으로 연결한 적층형 이미지 센싱 장치가 개발되고 있다.
본 발명의 실시예는 새로운 기판 분리 구조를 가지는 이미지 센싱 장치를 제공하고자 한다.
또한, 본 발명의 실시예는 기판 분리 구조와 다이렉트 패드를 형성하는 새로운 공정 프로세스를 제공하고자 한다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재들로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 이미지 센싱 장치는 광이 입사되는 제 1 면 및 상기 제 1 면의 반대편에 위치하는 제 2 면을 포함하며 픽셀 영역 및 상기 픽셀 영역의 외곽에 위치하는 패드 영역을 포함하는 제 1 기판, 상기 제 2 면 아래에 위치하며 금속 배선 및 전극 패드를 포함하는 절연층, 상기 패드 영역에 위치하며 상기 전극 패드를 노출시키는 패드 오픈 영역 및 상기 제 1 기판 내에서 상기 픽셀 영역의 외곽에 위치하며, 상기 제 1 기판을 관통하는 기판 분리막을 포함하며, 상기 기판 분리막은 렌즈 물질을 포함할 수 있다.
본 발명의 일 실시예에 따른 이미지 센싱 장치 제조 방법은 제 1 기판 및 제 1 절연층을 포함하는 제 1 적층 구조체와 제 2 기판 및 제 2 절연층을 포함하는 제 2 적층 구조체를 상기 제 1 절연층과 상기 제 2 절연층이 접하도록 본딩하는 단계, 상기 제 1 기판을 식각하여 기 정의된 패드 영역 및 상기 패드 영역의 주변 영역에 각각 패드홀 및 기판 분리막 트렌치를 형성하는 단계, 렌즈 물질이 상기 기판 분리막 트렌치를 매립하면서 상기 패드홀의 측벽에 형성되도록 상기 제 1 기판 위에 렌즈 물질층을 형성하는 단계 및 상기 패드홀의 측벽에 형성된 상기 렌즈 물질층을 식각 마스크로 상기 제 1 절연층 및 상기 제 2 절연층을 식각하여 상기 제 2 절연층 내에 있는 전극 패드를 노출시키는 단계를 포함할 수 있다.
본 발명의 실시예는 트렌치 아이솔레이션 구조 및 다이렉트 패드를 형성하기 위한 마스크 및 공정 수를 줄여줌으로써 생산 효율을 높일 수 있다.
도 1은 본 발명의 일 실시예들에 따른 이미지 센싱 장치의 구성을 개략적으로 도시한 블럭도.
도 2는 본 발명의 일 실시예들에 따른 이미지 센싱 장치의 구조를 개략적으로 도시한 사시도.
도 3은 도 2의 이미지 센싱 장치에서 제 1 적층 구조체의 평면 배치 구조를 예시적으로 보여주는 평면도.
도 4는 도 3에서 X-X' 절취선을 따라 절단된 단면의 모습을 예시적으로 보여주는 단면도.
도 5 내지 도 12는 도 4의 구조를 형성하는 방법을 예시적으로 설명하기 위한 도면들.
도 13은 본 발명의 다른 실시예에 따른 이미지 센싱 장치의 구조를 개략적으로 도시한 단면도.
도 14는 본 발명의 다른 실시예에 따른 이미지 센싱 장치의 구조를 개략적으로 도시한 단면도.
도 2는 본 발명의 일 실시예들에 따른 이미지 센싱 장치의 구조를 개략적으로 도시한 사시도.
도 3은 도 2의 이미지 센싱 장치에서 제 1 적층 구조체의 평면 배치 구조를 예시적으로 보여주는 평면도.
도 4는 도 3에서 X-X' 절취선을 따라 절단된 단면의 모습을 예시적으로 보여주는 단면도.
도 5 내지 도 12는 도 4의 구조를 형성하는 방법을 예시적으로 설명하기 위한 도면들.
도 13은 본 발명의 다른 실시예에 따른 이미지 센싱 장치의 구조를 개략적으로 도시한 단면도.
도 14는 본 발명의 다른 실시예에 따른 이미지 센싱 장치의 구조를 개략적으로 도시한 단면도.
이하, 본 발명의 일부 실시 예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시 예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시 예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 1은 본 발명의 일 실시예들에 따른 이미지 센싱 장치의 구성을 개략적으로 도시한 블록도이다.
도 1을 참조하면, 이미지 센싱 장치는 픽셀 어레이(pixel array, 10), 로우 드라이버(row driver, 20), 상관 이중 샘플러(correlated double sampler, CDS, 30), 아날로그-디지털 컨버터(analog digital converter, ADC, 40), 출력 버퍼(output buffer, 50), 컬럼 드라이버(column driver, 60) 및 타이밍 컨트롤러(timing controller, 70)를 포함할 수 있다. 여기서, 이미지 센싱 장치의 각 구성은 예시적인 것에 불과하며, 필요에 따라 적어도 일부의 구성이 추가되거나 생략될 수 있다.
픽셀 어레이(10)는 복수의 로우들(rows) 및 복수의 컬럼들(columns)로 배열된 복수의 유닛 픽셀들을 포함할 수 있다. 일 실시예에서, 복수의 유닛 픽셀들은 복수의 로우들 및 복수의 컬럼들을 포함하는 2차원 픽셀 어레이로 배열될 수 있다. 다른 실시예에서, 복수의 유닛 픽셀들은 3차원 픽셀 어레이로 배열될 수 있다. 복수의 유닛 픽셀들은 유닛 픽셀 단위로 또는 픽셀 그룹 단위로 광신호를 변환하여 전기적 신호를 생성할 수 있으며, 픽셀 그룹 내 유닛 픽셀들은 적어도 특정 내부 회로를 공유할 수 있다. 복수의 유닛 픽셀들은 입사광을 변환하여 전기적 신호를 생성하되, 전기적 신호로서 촬영 객체에 대응되는 이미지 신호를 생성할 수 있다.
픽셀 어레이(10)는 로우 선택신호, 리셋 신호 및 전송 신호와 같은 구동 신호들을 로우 드라이버(20)로부터 제공받을 수 있다. 유닛 픽셀들은 구동 신호가 수신되면 활성화되어 로우 선택신호, 리셋 신호 및 전송 신호에 대응되는 동작을 수행할 수 있다.
로우 드라이버(20)는 타이밍 컨트롤러(70)와 같은 제어 회로로부터 제공되는 제어 신호들에 근거하여 유닛 픽셀들을 동작시킬 수 있다. 로우 드라이버(20)는 픽셀 어레이(10)의 적어도 하나의 로우 라인에 연결된 적어도 하나의 유닛 픽셀들을 선택할 수 있다. 로우 드라이버(20)는 복수의 로우 라인들 중 적어도 하나의 로우 라인을 선택하기 위한 로우 선택 신호를 생성할 수 있다. 로우 드라이버(20)는 선택된 로우 라인의 유닛 픽셀들에 대한 리셋 신호와 전송 신호를 순차적으로 인에이블시킬 수 있다. 선택된 로우 라인의 유닛 픽셀들에서 생성된 픽셀 신호들은 상관 이중 샘플러(30)에 출력될 수 있다.
상관 이중 샘플러(30)는 상관 이중 샘플링(CDS: correlated double sampling) 방식을 사용하여 유닛 픽셀들의 원치 않는 오프셋(offset) 값들을 제거할 수 있다. 예를 들어, 상관 이중 샘플러(30)는 입사광에 의해 생성된 광전하가 센싱 노드(플로팅 디퓨전 노드)에 축적되기 전후에 얻어진 유닛 픽셀들의 출력 전압들을 비교하여 유닛 픽셀들의 원치 않는 오프셋 값들을 제거할 수 있다. 이를 통해, 노이즈 성분이 없이 입사광에 의해서만 생성된 픽셀 신호를 얻을 수 있다. 상관 이중 샘플러(30)는 타이밍 컨트롤러(70)로부터 제공된 클럭 신호에 근거하여 기준 신호의 전압 레벨과 복수의 컬럼 라인들을 통해 픽셀 어레이(10)로부터 수신되는 픽셀 신호의 전압 레벨을 순차적으로 샘플링 및 홀딩할 수 있다. 상관 이중 샘플러(30)는 기준 신호와 픽셀 신호를 상관 이중 샘플링(CDS) 신호로서 아날로그-디지털 컨버터(40)에 출력할 수 있다.
아날로그-디지털 컨버터(40)는 상관 이중 샘플러(30)로부터 수신되는 CDS 신호를 디지털 신호로 변환할 수 있다. 아날로그-디지털 컨버터(40)는 램프-비교 타입 아날로그-디지털 컨버터를 포함할 수 있다. 아날로그-디지털 컨버터(40)는 타이밍 컨트롤러(70)로부터 제공되는 램프 신호와 상관 이중 샘플러(30)로부터 제공되는 CDS 신호를 서로 비교하여 비교 신호를 생성할 수 있다. 아날로그-디지털 컨버터(40)는 타이밍 컨트롤러(70)로부터 제공되는 램프 신호에 근거하여 비교 신호의 레벨 전이(transition) 시간을 카운트하고, 카운트 값을 출력 버퍼(50)에 출력할 수 있다.
출력 버퍼(50)는 아날로그-디지털 컨버터(30)로부터 제공되는 각각의 컬럼 단위의 데이터를 타이밍 컨트롤러(70)의 제어에 따라 일시 저장할 수 있다. 출력 버퍼(50)는 이미지 센싱 장치와 연결된 다른 장치 사이의 전송(또는 처리) 속도 차이를 보상해주는 인터페이스로서 동작할 수 있다.
컬럼 드라이버(60)는 타이밍 컨트롤러(70)의 제어에 따라 출력 버퍼(50)의 컬럼을 선택하고, 선택된 출력 버퍼(50)의 컬럼에 일시 저장된 데이터를 순차적으로 출력할 수 있다. 컬럼 드라이버(60)는 타이밍 컨트롤러(70)로부터 어드레스 신호가 수신되면, 그 어드레스 신호에 근거하여 컬럼 선택 신호를 생성하여 출력 버퍼(50)의 컬럼을 선택함으로써, 선택된 출력 버퍼(50)의 컬럼으로부터의 영상 데이터가 출력 신호로서 출력되도록 제어할 수 있다.
타이밍 컨트롤러(70)는 로우 드라이버(20), 아날로그-디지털 컨버터(40), 출력 버퍼(50) 및 컬럼 드라이버(60)의 동작들을 제어하기 위한 신호들을 생성할 수 있다. 타이밍 컨트롤러(70)는 이미지 센싱 장치의 각 구성의 동작에 요구되는 클럭 신호, 타이밍 컨트롤을 위한 제어 신호, 및 로우 또는 컬럼을 선택하기 위한 어드레스 신호들을 로우 드라이버(20), 컬럼 드라이버(60), 아날로그-디지털 컨버터(40) 및 출력 버퍼(50)에 제공할 수 있다. 실시예에 따라, 타이밍 컨트롤러(70)는 로직 제어회로(Logic control circuit), 위상 고정 루프(Phase Lock Loop, PLL) 회로, 타이밍 컨트롤 회로(timing control circuit) 및 통신 인터페이스 회로(communication interface circuit) 등을 포함할 수 있다.
도 2는 본 발명의 일 실시예들에 따른 이미지 센싱 장치의 구조를 개략적으로 도시한 사시도이며, 도 3은 도 2의 이미지 센싱 장치에서 제 1 적층 구조체의 평면 배치 구조를 예시적으로 보여주는 평면도이다.
도 2 및 도 3을 참조하면, 이미지 센싱 장치는 제 1 적층 구조체(100) 및 제 2 적층 구조체(200)를 포함할 수 있다.
제 1 적층 구조체(100)는 제 2 적층 구조체(200) 위에 적층될 수 있다. 제 1 적층 구조체(100)는 도 1에서의 픽셀 어레이(10)가 형성되는 픽셀 영역(PA) 및 픽셀 영역(PA)의 외곽에 위치하는 제 1 패드 영역(PAD1)을 포함할 수 있다.
픽셀 영역(PA)은 제 1 적층 구조체(100)의 중앙부에 위치할 수 있다. 픽셀 영역(PA)은 복수의 로우들(rows) 및 복수의 컬럼들(columns)로 배열된 복수의 유닛 픽셀(PX)들을 포함할 수 있다. 각각의 유닛 픽셀(PX)은 광전변환영역, 컬러 필터, 마이크로렌즈 및 픽셀 트랜지스터들을 포함할 수 있다.
제 1 적층 구조체(100)는 제 1 기판 및 제 1 기판에서 제 2 적층 구조체(200)와 마주보는 면(제 1 전면) 아래에 형성되는 제 1 배선층을 포함할 수 있다. 제 1 배선층은 층간 절연층 및 층간 절연층 내에 위치하는 금속 배선들을 포함할 수 있다. 제 1 적층 구조체(100)의 금속 배선들은 유닛 픽셀들(PX)의 픽셀 트랜지스터들과 전기적으로 연결될 수 있다. 제 1 기판에서 제 1 전면의 반대편에 있는 제 1 후면에는 유닛 픽셀들(PX)에 대응되게 컬러 필터들과 마이크로렌즈들이 형성될 수 있다.
제 1 적층 구조체(100)에서 픽셀 영역(PA)의 외곽에는, 픽셀 영역(PA) 및 제 1 패드 영역(PAD1)을 보호하기 위한 기판 분리막들이 형성될 수 있다. 기판 분리막들은 제 1 기판을 관통하게 형성될 수 있으며 렌즈 물질을 포함할 수 있다.
제 2 적층 구조체(200)는 도 1에서의 로우 드라이버(20), 상관 이중 샘플러(30), 아날로그-디지털 컨버터(40), 출력 버퍼(50), 컬럼 드라이버(60) 및 타이밍 컨트롤러(70)가 형성되는 로직 영역(LA) 및 로직 영역(LA)의 외곽에 위치하는 제 2 패드 영역(PAD2)을 포함할 수 있다.
로직 영역(LA)은 제 2 적층 구조체(200)의 중앙부에 위치할 수 있다. 로직 영역(LA)은 유닛 픽셀들(PX)의 동작을 제어하기 위한 제어신호들을 생성하고, 유닛 픽셀들(PX)에서 출력된 픽셀 신호들을 처리하여 이미지를 생성하기 위한 전자 소자들(예컨대, 트랜지스터들)을 포함할 수 있다. 제 2 패드 영역(PAD2)은 제 2 적층 구조체(200)에서 제 1 패드 영역(PAD1)과 수직 방향으로 중첩되는 영역을 나타낼 수 있다.
제 2 적층 구조체(200)는 제 2 기판 및 제 2 기판에서 제 1 적층 구조체(100)와 마주보는 면(제 2 전면) 위에 형성되는 제 2 배선층을 포함할 수 있다. 제 1 적층 구조체(100)와 제 2 적층 구조체(200)는 제 1 배선층과 제 2 배선층이 접하도록 적층될 수 있다. 제 2 배선층은 층간 절연층 및 층간 절연층 내에 위치하는 금속 배선들을 포함할 수 있다. 제 2 배선층의 금속 배선들은 로직 회로와 연결되는 금속 배선들 및 본딩 와이어와 직접 연결되는 전극 패드를 포함할 수 있다.
패드 영역(PAD1, PAD2)은 전극 패드 및 전극 패드가 본딩 와이어와 연결될 수 있도록 해주는 패드 오픈 영역을 포함할 수 있다. 예를 들어, 전극 패드는 제 2 배선층 내에서 패드 영역(PAD2)에 위치하며, 패드 오픈 영역에 의해 외부에 노출될 수 있다. 패드 오픈 영역은 제 1 패드 영역(PAD1)에서는 제 1 기판과 제 1 배선층이 관통되고 제 2 패드 영역(PAD2)에서는 전극 패드가 노출되도록 제 2 배선층의 일부가 식각된 영역을 포함할 수 있다. 예를 들어, 패드 오픈 영역은 제 1 기판이 관통된 제 1 패드홀, 제 1 배선층이 관통된 제 2 패드홀 및 제 2 배선층의 일부가 식각된 패드 트렌치를 포함할 수 있다. 이러한 패드 오픈 영역의 상세한 구조는 후술된다.
본 실시예에서 전극 패드는 관통 전극을 통해 제 2 적층 구조체(200) 내의 금속 배선과 연결되는 것이 아니라, 본딩 와이어가 제 2 전극 구조체(200) 내의 금속 배선과 직접 연결되는 다이렉트 패드 구조를 가질 수 있다.
도 4는 도 3에서 X-X' 절취선을 따라 절단된 단면의 모습을 예시적으로 보여주는 단면도이다.
도 4를 참조하면, 제 1 적층 구조체(100)는 제 1 기판층(110) 및 제 1 배선층(120)을 포함할 수 있다.
제 1 기판층(110)은 제 1 기판(111), 픽셀 분리막(112), 평탄화층(113), 차광 구조물(114), 컬러 필터들(115), 렌즈층(116), 기판 분리막(117a, 117b), 제 1 패드홀(118) 및 픽셀 트랜지스터(119)를 포함할 수 있다.
제 1 기판(111)은 픽셀 영역(PA) 및 픽셀 영역 외곽에 위치하는 제 1 패드 영역(PAD1)을 포함할 수 있으며, 제 1 전면(front surface) 및 제 1 전면의 반대편에 있는 제 1 후면(back surface)을 포함할 수 있다. 제 1 후면은 광이 입사되는 수광면으로, 제 1 후면 위에는 유닛 픽셀들(PX)의 컬러 필터(115) 및 렌즈층(116)이 형성될 수 있다. 제 1 전면은 픽셀 트랜지스터들(119)이 형성되는 면으로 제 1 배선층(120)과 접할 수 있다. 즉, 본 실시예에서의 이미지 센싱 장치는 후면 조사형(BSI: Back Side Illumination) 이미지 센싱 장치일 수 있다.
제 1 기판(111)은 반도체 기판을 포함할 수 있다. 예를 들어, 제 1 기판(111)은 벌크 실리콘 또는 SOI(silicon-on-insulator) 기판일 수 있다. 또는, 제 1 기판(111)은 베이스 기판 상에 에피층이 형성된 것일 수 있다.
픽셀 분리막(112)은 제 1 기판(111) 내에서 인접한 유닛 픽셀(PX)들의 광전변환소자들을 분리시킬 수 있다. 픽셀 분리막(112)은 제 1 기판(111)이 일정 깊이로 식각된 트렌치 내에 절연 물질이 매립된 트렌치 아이솔레이션 구조를 포함할 수 있다. 예를 들어, 픽셀 분리막(112)은 깊은 트렌치 아이솔레이션(DTI: Deep Trench Isolation) 구조를 가질 수 있다.
평탄화층(113)은 제 1 기판(111)의 제 1 후면 위에 형성될 수 있다. 평탄화층(113)은 제 1 기판(111)의 제 1 후면을 덮을 수 있다. 평탄화층(113)은 실리콘 산화물과 같은 절연 물질을 포함할 수 있다.
차광 구조물(114)은 유효 픽셀들의 컬러 필터들 사이에 위치하여 인접한 컬러 필터들 간의 크로스 토크를 방지하는 그리드 구조물 및 제 1 기판(111) 내에 광로 광이 입사되는 것을 방지하기 위한 차폐막을 포함할 수 있다. 차광 구조물(114)은 텅스텐과 같은 금속 물질을 포함할 수 있다. 차광 구조물(114)은 평탄화층(113) 위에 형성될 수 있다.
컬러 필터들(115)은 픽셀 영역(PA)에서 제 1 후면 위에 형성될 수 있다. 컬러 필터들(115)은 유닛 픽셀들에 대응되게 배열될 수 있으며, 입사광에서 가시광들을 필터링할 수 있다. 컬러 필터들(115)은 베이어 패턴으로 배열된 적색 필터(R), 녹색 필터(G) 또는 청색 필터(B)를 포함할 수 있다. 컬러 필터들(115)은 유효 픽셀 영역에서는 평탄화층(113) 위에 형성되고 옵티컬 블랙 픽셀 영역에서는 차페막 위에 형성될 수 있다. 컬러 필터들(115)은 염료로 염색된 포토레지스트를 포함할 수 있다.
렌즈층(116)은 입사광을 대응되는 유닛 픽셀의 광전변환영역에 집광시킬 수 있다. 렌즈층(116)은 컬러 필터들(115) 위에 위치하여 컬러 필터들(115)에 의한 단차를 제거하기 위한 오버 코팅층, 및 오버 코팅층 위에 위치하며 소정의 곡률 반경을 가지는 볼록한 반구 형태로 형성되는 마이크로렌즈들을 포함할 수 있다. 렌즈층(116) 위에는 렌즈층(116)을 보호하고 렌즈층(116)에서 발생되는 플레어(flare) 현상을 방지하기 위한 렌즈 캡핑막이 형성될 수 있다. 렌즈층(116)은 광투과성 포토레지스트를 포함할 수 있다.
렌즈층(116)은 픽셀 영역(PA)의 외곽 영역까지 연장되게 형성될 수 있다. 예를 들어, 렌즈층(116)의 렌즈 물질(광투과성 포토레지스트)은 픽셀 영역(PA)의 외곽 영역을 전체적으로 커버하면서 기판 분리막(117b)으로 이용될 수 있도록 픽셀 영역(PA)의 외곽 영역까지 연장될 수 있다.
기판 분리막(117a, 117b)은 제 1 기판(111)에서 픽셀 영역(PA)의 외곽에 위치하여 픽셀 영역(PA)과 제 1 패드 영역(PAD1)을 분리시킬 수 있다. 예를 들어, 기판 분리막(117a, 117b)은 제 1 기판(111) 내에서 제 1 패드 영역(PAD1)을 둘러싸도록 형성될 수 있다. 또한, 기판 분리막(117a, 117b)은 제 1 패드 영역(PAD1) 보다 외곽에 위치하여 제 1 기판(111)의 외곽으로부터 픽셀 영역(PA)과 제 1 패드 영역(PAD1)에 크랙(crack)이 전파되는 것을 방지할 수 있다.
기판 분리막(117a, 117b)은 수직 방향으로 적층된 제 1 기판 분리막(117a) 및 제 2 기판 분리막(117b)을 포함할 수 있다. 제 1 기판 분리막(117a)은 제 1 기판(111)의 제 1 전면으로 일정 깊이만큼 식각된 제 1 트렌치 내에 절연 물질이 매립된 얕은 트렌치 아이솔레이션(STI: Shallow Trench Isolation) 구조를 포함할 수 있다. 이때, 제 1 트렌치에 매립된 절연 물질은 산화막을 포함할 수 있다. 제 2 기판 분리막(117b)은 제 1 기판(111)의 제 1 후면으로부터 제 1 기판 분리막(117a)까지 식각된 제 2 트렌치 내에 절연 물질이 매립된 깊은 트렌치 아이솔레이션(DTI: Deep Trench Isolation) 구조를 포함할 수 있다. 이때, 제 2 트렌치에 매립된 절연 물질은 렌즈 물질을 포함할 수 있다. 렌즈 물질은 픽셀 영역(PA)에 형성되는 렌즈층(116)과 같은 물질(예를 들어, 광투과성 포토레지스트)을 포함할 수 있다. 제 2 트렌치의 렌즈 물질은 렌즈층(116)에서 오버 코팅층이 형성될 때 함께 형성될 수 있다.
제 1 패드홀(118)은 제 1 기판(111)에서 제 1 패드 영역(PAD1)에 위치할 수 있으며, 제 1 기판(111)이 관통되어 형성될 수 있다. 이러한 제 1 패드홀(118)은 패드 오픈 영역의 일부로서, 제 2 적층 구조체(200) 내에 위치하는 금속 배선(전극 패드)(226)이 본딩 와이어와 직접 연결되도록 하기 위한 경로의 일부가 될 수 있다.
제 1 패드홀(118)의 측벽에는 렌즈 물질이 증착될 수 있다. 제 1 패드홀(118)의 측벽에 형성되는 렌즈 물질층은 제 2 패드홀(126)을 형성하기 위한 식각 마스크로 사용될 수 있다. 또한, 제 1 패드홀(118)의 측벽에 형성되는 렌즈 물질층은 제 1 패드홀(118)을 둘러싸도록 형성됨으로써 제 1 패드홀(118)을 보호하는 기판 분리막으로서의 역할을 수행할 수 있다.
픽셀 트랜지스터들(119)은 제 1 배선층(120)의 제 1 금속 배선들(124)과 전기적으로 연결되게 제 1 기판(111)의 제 1 전면에 형성될 수 있다. 픽셀 트랜지스터들(119)은 픽셀 영역(PA)에서 유닛 픽셀(PX)에 대응되게 형성될 수 있다. 픽셀 트랜지스터들(119)은 대응되는 유닛 픽셀(PX)의 광전변환소자에서 생성된 광전하들의 크기에 대응되는 픽셀 신호들을 생성하여 제 1 금속 배선들(124)을 통해 출력할 수 있다. 픽셀 트랜지스터들(119)은 전송 트랜지스터, 리셋 트랜지스터, 소스 팔로워 트랜지스터 및 선택 트랜지스터를 포함할 수 있다.
제 1 배선층(120)은 제 1 기판(111)의 제 1 전면과 접하면서 제 1 전면 아래에 형성될 수 있다. 제 1 배선층(120)은 제 2 적층 구조체(200)의 제 2 배선층(220)과 접할 수 있다. 제 1 배선층(120)은 제 1 층간 절연층(122), 제 1 금속 배선들(124) 및 제 2 패드홀(126)을 포함할 수 있다.
제 1 층간 절연층(122)은 픽셀 트랜지스터들(119)과 제 1 금속 배선들(124) 사이에 형성된 절연 물질을 포함할 수 있다. 예를 들어, 제 1 층간 절연층(122)은 실리콘 산화물, 실리콘 질화물, 실리콘 산화 질화물 중 적어도 하나를 포함할 수 있다.
제 1 금속 배선들(124)은 제 1 층간 절연층(122) 내에 형성될 수 있으며, 픽셀 트랜지스터들(119)과 전기적으로 연결되어 픽셀 신호를 제 2 적층 구조체(200)의 로직 회로에 전송할 수 있다. 또한, 제 1 금속 배선들(124)은 픽셀 영역(PA) 내에서 픽셀 트랜지스터들(119) 사이를 전기적으로 연결할 수 있다. 이러한 제 1 금속 배선들(124)은 다층 구조로 형성될 수 있다.
제 2 패드홀(126)은 제 1 패드 영역(PAD1)에서 제 1 층간 절연층(122) 내에 위치할 수 있으며, 제 1 층간 절연층(122)이 관통되어 형성될 수 있다. 이러한 제 2 패드홀(126)은 패드 오픈 영역의 일부로서, 제 1 패드홀(118)과 수직 방향으로 중첩될 수 있다. 즉, 제 2 패드홀(126)은 제 1 패드홀(118)과 함께 본딩 와이어가 지나가는 경로가 될 수 있다.
제 2 적층 구조체(200)는 제 2 기판층(210) 및 제 2 배선층(220)을 포함할 수 있다.
제 2 기판층(210)은 제 2 기판(212) 및 로직 트랜지스터들(214)을 포함할 수 있다.
제 2 기판(212)은 로직 영역(LA) 및 로직 영역 외곽에 위치하는 제 2 패드 영역(PAD2)을 포함할 수 있으며, 제 2 전면 및 제 2 전면의 반대편에 있는 제 2 후면을 포함할 수 있다. 제 2 전면은 제 2 배선층(220)과 접하는 면으로, 로직 트랜지스터들(214)이 형성될 수 있다. 제 2 기판(212)은 제 1 기판(111)과 같은 반도체 기판을 포함할 수 있다.
로직 트랜지스터들(214)은 제 2 금속 배선들(224)과 연결되게 제 2 기판(212)의 제 2 전면에 형성될 수 있다. 로직 트랜지스터들(214)은 유닛 픽셀들(PX)의 동작을 제어하기 위한 제어신호들을 생성하고, 유닛 픽셀들(PX)에서 출력된 픽셀 신호들을 처리하여 이미지를 생성할 수 있다. 예를 들어, 로직 트랜지스터들(214)은 도 1에서의 로우 드라이버(20), 상관 이중 샘플러(30), 아날로그-디지털 컨버터(40), 출력 버퍼(50), 컬럼 드라이버(60) 및 타이밍 컨트롤러(70)를 구성하는 트랜지스터들을 포함할 수 있다. 로직 트랜지스터들(214)은 제 2 기판(212)에서 로직 영역(LA) 내에 형성될 수 있다. 로직 트랜지스터들(214)은 전극 패드(226)를 통해 외부 장치와 전기적으로 연결될 수 있다.
제 2 배선층(220)은 제 2 기판(212)의 제 2 전면과 접하게 제 2 전면 위에 형성될 수 있으며, 제 1 적층 구조체(100)의 제 1 배선층(120)과 접할 수 있다. 제 2 배선층(220)은 제 2 층간 절연층(222), 제 2 금속 배선들(224), 전극 패드(226) 및 패드 트렌치(228)를 포함할 수 있다.
제 2 층간 절연층(222)은 로직 트랜지스터들(214)과 제 2 금속 배선들(224) 사이에 형성된 절연 물질을 포함할 수 있다. 예를 들어, 제 2 층간 절연층(222)은 실리콘 산화물, 실리콘 질화물, 실리콘 산화 질화물 중 적어도 하나를 포함할 수 있다.
제 2 금속 배선들(224)은 제 2 층간 절연층(222) 내에 형성될 수 있으며, 로직 트랜지스터들(214)을 제 1 금속 배선들 또는 전극 패드(226)와 전기적으로 연결시킬 수 있다. 또한, 제 2 금속 배선들(224)은 로직 영역(LA) 내에서 로직 트랜지스터들(214) 사이를 전기적으로 연결할 수 있다. 이러한 제 2 금속 배선들(224)은 다층 구조로 형성될 수 있다. 제 2 금속 배선들(224) 중 최상층에 있는 금속 배선들은 다른 금속 배선들보다 두껍게 형성될 수 있다.
전극 패드(226)은 제 2 패드 영역(PAD2)에서 제 2 층간 절연층(222) 내에 위치할 수 있으며, 상부면이 패드홀들(118, 126) 및 패드 트렌치(228)에 의해 노출될 수 있다. 노출된 전극 패드(226)의 상부면은 패드홀들(118, 126) 및 패드 트렌치(228)를 통해 본딩 와이어와 직접 연결될 수 있다. 전극 패드(226)는 제 2 금속 배선들 중 최상층의 금속 배선들이 형성될 때 함께 형성될 수 있다. 예를 들어, 최상층의 제 2 금속 배선들(224) 중 제 2 패드 영역(PAD2)에 위치하는 금속 배선들이 전극 패드(226)로 사용될 수 있다.
패드 트렌치(228)는 제 2 패드 영역(PAD2)에서 제 2 층간 절연층(222) 내에 위치할 수 있으며, 제 2 층간 절연층(222)이 일부 식각되어 형성될 수 있다. 이러한 패드 트렌치(228)는 패드 오픈 영역의 일부로서, 제 1 패드홀(118) 및 제 2 패드홀(126)과 수직 방향으로 중첩될 수 있다. 즉, 패드 트렌치(228)는 제 1 패드홀(118) 및 제 2 패드홀(126)과 함께 본딩 와이어가 지나가는 경로가 될 수 있다.
도 5 내지 도 12는 도 4에서의 관통전극 구조체를 형성하는 방법을 설명하기 위한 도면들이다.
도 5를 참조하면, 제 1 기판(111)에서 제 1 전면 쪽에 픽셀 트랜지스터들(119) 및 제 1 기판 분리막(117a)들이 형성될 수 있다. 제 1 기판 분리막(117a)은 얕은 트렌치 아이솔레이션 구조로 형성될 수 있으며, 픽셀 트랜지스터들(119)을 소자분리하기 위한 소자분리막이 형성될 때 함께 형성될 수 있다.
이어서, 제 1 전면 위에 제 1 층간 절연층(122) 및 제 1 금속 배선들(124)을 포함하는 제 1 배선층(120)이 형성될 수 있다.
또한, 제 2 기판(212)에서 제 2 전면 쪽에 로직 트랜지스터들(214)이 형성된 후 제 2 전면 위에 제 2 층간 절연층(222), 제 2 금속 배선들(224) 및 전극 패드(226)를 포함하는 제 2 배선층(220)이 형성될 수 있다.
다음에, 제 1 배선층(120)과 제 2 배선층(220)이 접하도록 제 1 적층 구조체(100)가 제 2 적층 구조체(200)에 부착될 수 있다.
도 6을 참조하면, 제 1 기판(111)의 제 1 후면 쪽을 식각하여 트렌치를 형성한 후 트렌치가 매립되도록 절연물을 형성함으로써 픽셀 분리막들(112)이 형성될 수 있다. 다음에, 제 1 기판(111) 내에서 픽셀 분리막들(112)에 의해 정의된 영역에 광전변환영역들(미도시)이 형성될 수 있다.
도 7을 참조하면, 제 1 기판(111)의 제 1 후면 위에 전체적으로 평탄화층(113)이 형성될 수 있다.
이어서, 평탄화층(113) 위에 차광 구조물(114)이 형성된 후 픽셀 영역(PA)에 컬러 필터들(115)이 형성될 수 있다. 차광 구조물(114)은 유효 픽셀 영역에서 인접한 컬러 필터들 간의 크로스토크를 방지하기 위한 그리드 구조물 및 옵티컬 블랙 픽셀 영역에서 제 1 기판(111)에 광이 입사되는 것을 방직하기 위한 차폐막을 포함할 수 있다.
이러한, 평탄화층(113), 차광 구조물(114) 및 컬러 필터들(115)은 종래와 같은 방법으로 형성될 수 있다.
도 8을 참조하면, 평탄화층(113), 차광 구조물(114) 및 컬러 필터들(115)이 덮히도록 제 1 기판(111)의 제 1 후면 위에 전체적으로 렌즈 물질이 증착됨으로써 렌즈 물질층(116′)이 형성될 수 있다. 이때, 렌즈 물질층(116′)은 광투과성 포토레지스트를 포함할 수 있다.
도 9를 참조하면, 제 2 기판 분리막(117b)이 형성될 영역의 제 1 기판(111), 평탄화층(113) 및 렌즈 물질층(116′)이 식각되어 제 1 기판 분리막(117a)을 노출시키는 기판 분리막 트렌치들(117b′)이 형성될 수 있다. 이와 함께, 패드 영역(PAD1)의 제 1 기판(111), 평탄화층(113) 및 렌즈 물질층(116′)이 식각되어 제 1 기판(111)을 관통하는 제 1 패드홀(118′)이 형성될 수 있다.
이처럼 본 실시예에서는, 제 1 기판(111) 내에서 기판 분리막(117b)이 형성될 기판 분리막 트렌치(117b′)와 전극 패드(224)를 노출시키기 위한 제 1 패드홀(118′)이 동일한 식각 마스크를 이용하여 동일한 식각 공정을 통해 동시에 형성될 수 있다. 이를 통해, 식각 마스크의 개수를 줄일 수 있으며 공정 수도 줄일 수 있게 된다.
도 10을 참조하면, 트렌치들(117b′)이 매립되도록 렌즈 물질층(116′) 위에 추가적으로 렌즈 물질이 증착됨으로써 렌즈 물질층(116″)이 형성될 수 있다.
이때, 제 1 패드홀(118′)은 트렌치들(117b′) 보다 폭이 넓게 형성되었기 때문에, 제 1 패드홀(118′)에서는 제 1 패드홀(118′)의 측벽 및 바닥면에만 렌즈 물질이 증착될 수 있다. 렌즈 물질층들(116′, 116″)은 모두 동일한 물질(예를 들어, 광투과성 포토레지스트)을 포함할 수 있다.
셀 영역(PA)에 형성된 렌즈 물질층(116″)은 컬러 필터들(115)에 의한 단차를 제거하기 위한 오버 코팅층이 될 수 있다.
도 11을 참조하면, 픽셀 영역(PA)에서 렌즈 물질층(116″) 위에 소정의 곡률 반경을 가지는 볼록한 반구 형태의 마이크로렌즈들이 형성됨으로써 렌즈층(116)이 형성될 수 있다.
렌즈층(116) 위에는 렌즈층(116)을 보호하고 렌즈층(116)에서 발생되는 플레어(flare) 현상을 방지하기 위한 렌즈 캡핑막이 형성될 수 있다.
도 12를 참조하면, 제 1 패드홀(118′)의 바닥면에 있는 렌즈 물질이 제거된 후 패드를 오픈시키기 위한 식각 공정이 진행될 수 있다.
예를 들어, 제 1 패드홀(118′)의 측벽에 형성된 렌즈 물질을 식각 베리어로 이용하여 전극 패드(226)이 노출될 때까지 제 1 층간 절연층(122)과 제 2 층간 절연층(222)이 식각됨으로써 전극 패드(226)를 노출시키는 제 1 패드홀(118), 제 2 패드홀(126) 및 패드 트렌치(228)가 형성될 수 있다.
이때, 제 1 패드홀(118)의 상부 영역도 일부 식각됨으로써 제 1 패드홀(118)은 상부 영역이 하부 영역보다 넓은 형태로 형성될 수 있다.
도 13 및 도 14는 본 발명의 다른 실시예들에 따른 이미지 센싱 장치의 구조들을 개략적으로 도시한 단면도이다.
먼저 도 13을 참조하면, 제 1 기판(111) 내에서 패드 영역(PAD1)에도 제 1 기판 분리막(117a)이 형성될 수 있다.
이처럼, 패드 영역(PAD1)에도 제 1 기판 분리막(117a)이 형성됨으로써, 도 9에서와 같이 기판 분리 트렌치들(117b′)과 패드홀(118′)이 동시에 형성될 때, 기판 분리 트렌치들(117b′)과 패드홀(118′)이 모두 동일한 깊이로 형성되도록 할 수 있다.
또한 도 14를 참조하면, 패드 영역(PAD1)의 제 1 기판 분리막(117c)은 인접한 제 1 기판 분리막들이 서로 연결된 하나의 제 1 기판 분리막(117c)으로 형성될 수 있다.
이처럼, 패드 영역(PAD1)에 위치하는 제 1 기판 분리막 및 그와 인접한 제 1 기판 분리막들을 큰 하나의 제 1 기판 분리막(117c)으로 형성함으로써 제 1 기판 분리막들에 대한 디자인이 용이할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
10: 픽셀 어레이
20: 로우 드라이버
30: 상관 이중 샘플러
40: 아날로그-디지털 컨버터
50: 출력 버퍼
60: 컬럼 드라이버
70: 타이밍 컨트롤러
100: 제 1 적층 구조체
200: 제 2 적층 구조체
226: 전극 패드
20: 로우 드라이버
30: 상관 이중 샘플러
40: 아날로그-디지털 컨버터
50: 출력 버퍼
60: 컬럼 드라이버
70: 타이밍 컨트롤러
100: 제 1 적층 구조체
200: 제 2 적층 구조체
226: 전극 패드
Claims (19)
- 광이 입사되는 제 1 면 및 상기 제 1 면의 반대편에 위치하는 제 2 면을 포함하며, 픽셀 영역 및 상기 픽셀 영역의 외곽에 위치하는 패드 영역을 포함하는 제 1 기판;
상기 제 2 면 아래에 위치하며 금속 배선 및 전극 패드를 포함하는 절연층;
상기 패드 영역에 위치하며 상기 전극 패드를 노출시키는 패드 오픈 영역; 및
상기 제 1 기판 내에서 상기 픽셀 영역의 외곽에 위치하며, 상기 제 1 기판을 관통하는 기판 분리막을 포함하며,
상기 기판 분리막은 렌즈 물질을 포함하는 이미지 센싱 장치. - 청구항 1에 있어서, 상기 렌즈 물질은
광투과성 포토레지스트를 포함하는 이미지 센싱 장치. - 청구항 1에 있어서, 상기 기판 분리막은
상기 제 1 기판에서 상기 제 2 면으로부터 상기 제 1 면 쪽으로 제 1 깊이만큼 식각된 제 1 트렌치에 상기 렌즈 물질과 다른 절연 물질이 매립된 제 1 기판 분리막; 및
상기 제 1 기판에서 상기 제 1 면으로부터 상기 제 1 기판 분리막까지 식각된 제 2 트렌치에 상기 렌즈 물질이 매립된 제 2 기판 분리막을 포함하는 이미지 센싱 장치. - 청구항 3에 있어서, 상기 절연 물질은
산화막을 포함하는 이미지 센싱 장치. - 청구항 3에 있어서, 상기 제 1 기판 분리막은
상기 패드 오픈 영역까지 연장되는 이미지 센싱 장치. - 청구항 1에 있어서, 상기 절연층은
상기 제 2 면 아래에 위치하며 상기 픽셀 영역과 연결되는 상기 금속 배선을 포함하는 제 1 층간 절연층; 및
상기 제 1 층간 절연층과 접하게 상기 제 1 층간 절연층 아래에 위치하며 상기 전극 패드를 포함하는 제 2 층간 절연층을 포함하는 이미지 센싱 장치. - 청구항 6에 있어서, 상기 패드 오픈 영역은
상기 패드 영역에서 상기 제 1 기판이 관통된 제 1 패드홀;
상기 제 1 패드홀과 중첩되며 상기 제 1 층간 절연층이 관통된 제 2 패드홀; 및
상기 제 2 패드홀과 중첩되며 상기 제 2 층간 절연층이 일부 식각된 패드 트렌치를 포함하는 이미지 센싱 장치. - 청구항 7에 있어서, 상기 패드 영역은
상기 제 1 패드홀의 측벽에 증착된 렌즈 물질층을 더 포함하는 이미지 센싱 장치. - 청구항 8에 있어서,
상기 제 1 기판 내에서 상기 렌즈 물질층 아래에 위치하며, 상기 렌즈 물질층과 다른 절연 물질을 포함하는 제 3 기판 분리막을 더 포함하는 이미지 센싱 장치. - 제 1 기판 및 제 1 절연층을 포함하는 제 1 적층 구조체와 제 2 기판 및 제 2 절연층을 포함하는 제 2 적층 구조체를 상기 제 1 절연층과 상기 제 2 절연층이 접하도록 본딩하는 단계;
상기 제 1 기판을 식각하여 기 정의된 패드 영역 및 상기 패드 영역의 주변 영역에 각각 패드홀 및 기판 분리막 트렌치를 형성하는 단계;
렌즈 물질이 상기 기판 분리막 트렌치에 매립되면서 상기 패드홀의 측벽에 형성되도록 상기 제 1 기판 위에 렌즈 물질층을 형성하는 단계; 및
상기 패드홀의 측벽에 형성된 상기 렌즈 물질층을 식각 마스크로 상기 제 1 절연층 및 상기 제 2 절연층을 식각하여 상기 제 2 절연층 내에 있는 전극 패드를 노출시키는 단계를 포함하는 이미지 센싱 장치 제조 방법. - 청구항 10에 있어서,
상기 패드홀 및 기판 분리막 트렌치를 형성하기 전에,
상기 제 1 기판의 제 1 면 위에 제 1 렌즈 물질층을 형성하는 단계를 더 포함하는 이미지 센싱 장치 제조 방법. - 청구항 11에 있어서, 상기 렌즈 물질층을 형성하는 단계는
상기 제 1 렌즈 물질층 위에 제 2 렌즈 물질층을 추가로 형성하는 이미지 센싱 장치 제조 방법. - 청구항 12에 있어서,
상기 제 2 렌즈 물질층을 형성하고 상기 전극 패드를 노출시키기 전에, 상기 제 2 렌즈 물질층 위에 마이크로렌즈들을 형성하는 단계를 더 포함하는 이미지 센싱 장치 제조 방법. - 청구항 10에 있어서,
상기 제 1 적층 구조체와 상기 제 2 적층 구조체를 본딩하기 전에,
상기 제 1 기판의 제 2 면으로부터 일정 깊이로 절연 물질이 매립된 제 1 기판 분리막을 상기 제 1 기판에 형성하는 단계를 더 포함하는 이미지 센싱 장치 제조 방법. - 청구항 14에 있어서, 상기 제 1 기판 분리막은
상기 기판 분리막 트렌치와 수직 방향으로 중첩되는 위치에는 형성되고 상기 패드홀과 수직 방향으로 중첩되는 위치에는 형성되지 않는 이미지 센싱 장치 제조 방법. - 청구항 15에 있어서,
상기 패드홀은 상기 제 1 절연층이 노출되도록 형성되고, 상기 기판 분리막 트렌치는 상기 제 1 기판 분리막이 노출되도록 형성되는 이미지 센싱 장치 제조 방법. - 청구항 14에 있어서, 상기 제 1 기판 분리막은
상기 패드홀 및 상기 기판 분리막 트렌치와 수직 방향으로 중첩되는 위치에 형성되는 이미지 센싱 장치 제조 방법. - 청구항 17에 있어서,
상기 패드홀 및 상기 기판 분리막 트렌치는 상기 제 1 기판 분리막이 노출되도록 형성되는 이미지 센싱 장치 제조 방법. - 청구항 10에 있어서,
상기 제 1 적층 구조체와 상기 제 2 적층 구조체를 본딩하고 상기 패드홀 및 상기 기판 분리막 트렌치를 형성하기 전에,
상기 제 1 기판에 유닛 픽셀들의 광전변환영역들을 분리시키기 위한 픽셀 분리막을 형성하는 단계를 더 포함하는 이미지 센싱 장치 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220112947A KR20240033969A (ko) | 2022-09-06 | 2022-09-06 | 이미지 센싱 장치 및 그 제조 방법 |
| US18/069,795 US20240079426A1 (en) | 2022-09-06 | 2022-12-21 | Image sensing device and method for manufacturing the same |
| CN202310266976.2A CN117673102A (zh) | 2022-09-06 | 2023-03-14 | 图像感测装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220112947A KR20240033969A (ko) | 2022-09-06 | 2022-09-06 | 이미지 센싱 장치 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20240033969A true KR20240033969A (ko) | 2024-03-13 |
Family
ID=90059861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220112947A KR20240033969A (ko) | 2022-09-06 | 2022-09-06 | 이미지 센싱 장치 및 그 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20240079426A1 (ko) |
| KR (1) | KR20240033969A (ko) |
| CN (1) | CN117673102A (ko) |
-
2022
- 2022-09-06 KR KR1020220112947A patent/KR20240033969A/ko unknown
- 2022-12-21 US US18/069,795 patent/US20240079426A1/en active Pending
-
2023
- 2023-03-14 CN CN202310266976.2A patent/CN117673102A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN117673102A (zh) | 2024-03-08 |
| US20240079426A1 (en) | 2024-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107579084B (zh) | 具有共用一个滤色器和微透镜的光电二极管的图像传感器 | |
| US20140002700A1 (en) | Solid-state image sensor | |
| KR102414038B1 (ko) | 수직 전송 게이트를 갖는 이미지 센서 및 그 제조방법 | |
| KR102591008B1 (ko) | 이미지 센서 | |
| KR102569811B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR20190012806A (ko) | 위상차 검출 픽셀을 구비한 이미지 센서 | |
| KR102564851B1 (ko) | 이미지 센서 | |
| KR102465576B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR20190012812A (ko) | 위상차 검출 픽셀을 구비한 이미지 센서 | |
| KR20190142549A (ko) | 이미지 센서 | |
| CN111564459B (zh) | 图像感测装置及其形成方法 | |
| KR20180035431A (ko) | 이미지 센서 및 그 제조방법 | |
| CN107482026B (zh) | 防止划片损伤的cmos图像传感器结构及其制作方法 | |
| KR20200010747A (ko) | 이미지 센싱 장치 | |
| KR20240033969A (ko) | 이미지 센싱 장치 및 그 제조 방법 | |
| US11646336B2 (en) | Image sensor | |
| KR20230012140A (ko) | 이미지 센서 | |
| KR20180101735A (ko) | 위상차 검출 픽셀을 구비하는 이미지 센서 | |
| KR20210099349A (ko) | 이미지 센싱 장치 | |
| KR20220032795A (ko) | 이미지 센싱 장치 | |
| US20230083783A1 (en) | Image sensing device including through silicon via (tsv) structure | |
| KR20210022306A (ko) | 이미지 센서 및 그 제조 방법 | |
| KR20240009073A (ko) | 관통전극 구조체를 포함하는 이미지 센싱 장치 | |
| KR20240038574A (ko) | 적층 구조를 갖는 반도체 장치 및 그 제조 방법 | |
| US11935908B2 (en) | Image sensor including a back via stack |