KR20240033327A - 리간드 교환반응을 이용한 원자층의 에칭방법 - Google Patents

리간드 교환반응을 이용한 원자층의 에칭방법 Download PDF

Info

Publication number
KR20240033327A
KR20240033327A KR1020220111826A KR20220111826A KR20240033327A KR 20240033327 A KR20240033327 A KR 20240033327A KR 1020220111826 A KR1020220111826 A KR 1020220111826A KR 20220111826 A KR20220111826 A KR 20220111826A KR 20240033327 A KR20240033327 A KR 20240033327A
Authority
KR
South Korea
Prior art keywords
thin film
halogenated
atomic layer
exchange reaction
substrate
Prior art date
Application number
KR1020220111826A
Other languages
English (en)
Inventor
이재철
노현식
이동균
정은애
김경문
김주용
변영훈
양병일
진창현
Original Assignee
에스케이하이닉스 주식회사
메르크 파텐트 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사, 메르크 파텐트 게엠베하 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020220111826A priority Critical patent/KR20240033327A/ko
Priority to JP2022195392A priority patent/JP2024036268A/ja
Priority to US18/155,691 priority patent/US20240079249A1/en
Priority to CN202310211438.3A priority patent/CN117650048A/zh
Priority to TW112108004A priority patent/TW202412097A/zh
Publication of KR20240033327A publication Critical patent/KR20240033327A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02159Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing zirconium, e.g. ZrSiOx
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 리간드 교환반응을 이용한 원자층의 에칭방법에 관한 것으로, 박막이 형성된 기판을 반응챔버에 투입하는 기판투입단계, 상기 기판투입단계를 통해 기판이 투입된 반응챔버에 할로겐화가스를 주입하여 박막의 표면에 할로겐화 박막을 형성하는 할로겐화 박막 형성단계 및 상기 할로겐화 박막 형성단계를 통해 할로겐화 박막이 형성된 기판이 위치하는 반응 챔버에 금속 전구체가 없는 리간드를 주입하여 할로겐화 박막을 에칭하는 에칭단계를 포함한다. 이러한 원자층의 에칭방법은 금속이 제외된 리간드 교환반응을 실시하기 때문에, 전구물질의 제조비용이 절감되며 에칭 후에 금속원자의 기판잔류가 억제되어 기판의 손상없이 불화박막을 원자단위로 에칭할 수 있다.

Description

리간드 교환반응을 이용한 원자층의 에칭방법{ATOMIC LAYER ETCHING METHOD USING LIGAND EXCHANGE REACTION}
본 발명은 리간드 교환반응을 이용한 원자층의 에칭방법에 관한 것으로, 더욱 상세하게는 금속전구체를 포함하지 않는 리간드를 사용하여 리간드 교환반응을 수행하는 원자층의 에칭방법에 관한 것이다.
반도체 디바이스 에칭 기술 분야에서 원자층 에칭(ALE, Atomic Layer Etching)은, 반도체 디바이스 제조를 위한 매우 높은 정확성을 갖는 임계 에칭을 수행할 수 있는 것으로 알려져 있다.
원자층 에칭은 반도체 웨이퍼와 같은 기판의 원자층을 에칭하기 위하여, 기판의 단층이 사이클 각각 동안 제거되는데, 반응 물질 가스가 기판의 표면을 개질하기 위해 프로세싱 챔버 내로 도입된다. 예를 들어, 할라이드-주입된 (halide-infused) 상단 층을 제공하기 위해, 할라이드 종을 포함하는 가스가 사용된다.
예를 들어 분자 염소 종을 포함하는 가스가 실리콘 기판의 표면 층을 실리콘에서 실리콘 클로라이드로 변환시키기 위해 도입될 수 있으며, 표면 층 개질 후, 프로세싱 챔버는 퍼지되고, 플라즈마로 개질된 표면 층이 제거된 이후 부산물들이 배출된다.
또한, 기판의 금속 원자층 에칭 동안, 기판의 금속 옥사이드 표면을 개질하기 위해 금속 전구체를 포함하는 금속 리간드를 도입하는 것도 가능하다.
그러나, 이러한 금속 원자층 에칭은 속도 및 선택도가 제한되거나, 플라즈마 개질은 반도체 소자의 구조적 손상을 유발할 수 있다.
대한민국 특허공개 제10-2019-0089222호(2019.07.30.)
본 발명의 실시예는 리간드 교환반응을 이용하여 박막층을 원자단위로 에칭할 수 있는 방법을 제공한다.
본 발명의 일 실시 형태에 따른 리간드 교환반응을 이용한 원자층의 에칭방법은, 박막이 형성된 기판을 반응 챔버에 투입하는 기판투입단계; 상기 기판투입단계를 통해 기판이 투입된 반응 챔버에 할로겐화 가스를 주입하여 박막의 표면에 할로겐화 박막을 형성하는 할로겐화 박막 형성단계; 및 상기 할로겐화 박막 형성단계를 통해 할로겐화 박막이 형성된 기판이 개재된 반응 챔버에 금속 전구체가 없는 리간드를 주입하여 할로겐화 박막을 에칭하는 에칭단계;를 포함한다.
상기 할로겐화 가스는 불화수소, 불화제논, 사불화황, 육불화황, 브로민화수소, 이원자브롬, 염화수소 및 이염소로 이루어진 그룹에서 선택되는 적어도 어느 하나 이상을 포함할 수 있다.
상기 박막은, 4족 금속 산화물을 단독으로 포함하거나, 2종 이상의 4족 금속 산화물을 포함할 수 있다.
상기 4족 금속 산화물은, 산화하프늄(HfO2), 산화지르코늄(ZrO2), 지르코늄 실리콘 산화물(ZrSiO4) 또는 하프늄 지르코늄 산화물(HfZrO4)일 수 있다.
상기 할로겐화박막은, 4족 금속 할로겐화물을 단독으로 포함하거나, 2종 이상의 4족 금속 할로겐화물을 포함할 수 있다.
상기 금속전구체가 없는 리간드는, 두 개의 케티민기(ketimine)를 갖는 이민 화합물일 수 있다.
상기 두 개의 케티민기(ketimine)를 갖는 이민 화합물은, 1,3-Diketimines일 수 있다.
상기 에칭단계는 반복 수행될 수 있으며, 바람직하게는 상기 할로겐화 박막 형성단계 및 에칭단계를 하나의 사이클로 하여, 상기 사이클을 복수 회, 더욱 바람직하게는 300~600회 반복 수행될 수 있다.
리간드 교환반응을 이용한 원자층의 에칭방법에 있어서, 금속전구체를 포함하지 않는 리간드를 사용하여 리간드 교환반응이 수행되기 때문에 전구물질의 제조비용을 절감할 수 있다. 에칭 후 금속원자의 기판 잔류를 억제시킴으로써 기판의 손상 없이 불화박막을 원자단위로 에칭할 수 있다. 이를 통해, 금속 전구체를 포함하지 않는 리간드를 사용한 원자층의 에칭방법을 제공할 수 있다.
도 1은 본 발명에 따른 리간드 교환반응을 이용한 원자층의 에칭방법을 나타낸 순서도이다.
도 2는 본 발명에 따른 리간드 교환반응을 이용한 원자층의 에칭방법을 나타낸 모식도이다.
도 3은 본 발명의 실시예 1 내지 2의 불화물 박막의 에칭 두께 측정 결과를 나타낸 그래프이다.
이하 본 발명의 바람직한 실시예를 통해 상세히 설명하기에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정하여 해석되어서는 아니 되며, 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다.
본 명세서 전체에서, 어떤 부분이 어떤 구성요소를 “포함” 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
본 명세서 전체에서, 특정 물질의 농도를 나타내기 위하여 사용되는 “%”는 별도의 언급이 없는 경우, 고체/고체는 (중량/중량)%, 고체/액체는 (중량/부피)%, 그리고 액체/액체는 (부피/부피)%를 의미한다.
각 단계들에 있어 식별부호는 설명의 편의를 위하여 사용되는 것으로 식별부호는 각 단계들의 순서를 설명하는 것이 아니며, 각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않는 이상 명기된 순서와 다르게 실시될 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 실시될 수도 있고 실질적으로 동시에 실시될 수도 있으며 반대의 순서대로 실시될 수도 있다.
본 발명은 리간드 교환반응을 이용한 원자층의 에칭방법에 관한 것으로, 원자층 에칭에 사용되는 리간드로 금속 혹은 금속전구체를 포함하지 않는 리간드를 사용하여, 리간드 교환 반응 시 금속이 제외된 리간드 교환반응이 실시되도록 함으로써 전구물질의 제조비용이 절감되고, 에칭 후에 금속원자의 기판 잔류가 억제되어 기판의 손상 없이 할로겐화 박막을 원자단위로 에칭할 수 있는 리간드 교환반응을 이용한 원자층의 에칭방법에 관한 것이다.
도 1은 본 발명의 일 실시예에 따른 리간드 교환반응을 이용한 원자층의 에칭 과정을 간략히 도시한 순서도이다.
도 1에서 확인되듯이, 본 발명의 일 실시예에 따른 리간드 교환반응을 이용한 원자층의 에칭 방법은, 박막이 형성된 기판을 반응 챔버에 투입하는 기판투입단계(S101); 상기 기판 투입단계(S101)를 통해 기판이 투입된 반응 챔버에 할로겐화 가스를 주입하여 박막의 표면에 할로겐화 박막을 형성하는 할로겐화 박막 형성단계(S103); 상기 할로겐화 박막 형성단계(S103)를 통해 할로겐화 박막이 형성된 기판이 위치된 반응챔버 내로 금속 전구체가 없는 리간드를 주입하여 할로겐화 박막을 에칭하는 에칭단계(S105);를 포함한다.
상기 기판 투입단계(S101)는 박막이 형성된 기판을 반응 챔버에 투입하는 단계이다.
여기에 사용되는 기판은, 제조 공정 중에 식각 공정이 포함된 부재라면 어떤 기판이라도 가능하며, 예를 들어, DRAM, NAND 플래시 메모리, CPU, 모바일 CPU 등의 반도체 소자, LCD 패널, OLED 패널 등의 디스플레이 패널 제조를 위한 다양한 기판이 사용될 수 있다.
상기 기판에 형성된 박막은 금속 산화물 박막으로, 구체적으로는, 원소 주기율표에서 4족 금속의 산화물로서 단독 또는 두 종 이상의 산화물이 혼재되어 있는 경우를 포함할 수 있다. 예를 들어, 산화하프늄(HfO2), 산화지르코늄(ZrO2), 지르코늄 실리콘 산화물(ZrSiO4) 및 하프늄 지르코늄 산화물(HfZrO4)와 같은 금속 산화물 박막일 수 있으며, 특별히 여기에 나열된 종류로 제한되는 것은 아니다.
이 단계에서 기판이 투입되는 반응 챔버는 유체의 규칙적인 흐름인 층류 (laminar flow)가 유지되는 상태인 것이 바람직하고, 반응 챔버의 온도는 이후 단계에서 개질 및 식각 반응이 이루어질 수 있는 온도인 240~260℃의 온도로 일정하게 유지된 상태에서 기판 투입이 이루어지는 것이 바람직하며, 상온에서 기판이 투입된 이후, 온도를 상기 범위로 승온시키는 것도 가능하다.
상기 할로겐화 박막 형성단계(S103)는 상기 기판 투입단계(S101)를 통해 기판이 투입된 반응챔버에 개질가스인 할로겐화가스를 주입하여, 박막의 표면을 후술할 에칭단계(S105)에서 제거될 수 있는 물질로 개질하는 단계이다.
이 단계에서 기판이 투입된 반응챔버에 할로겐화가스를 주입하면 박막 표면이 할로겐화 박막으로 개질되는데, 이러한 할로겐화 박막은 4족 금속의 할로겐화물이 단독으로 포함되거나 혹은 2종 이상의 4족 금속의 산화물이 함께 포함된 것일 수 있다.
예를 들어, 기판에 형성된 박막이 산화하프늄 또는 산화지르코늄이고, 할로겐화 가스로 불화 가스가 사용되는 경우에는, 박막의 표면이 하프늄 불화물(HfF4) 혹은 지르코늄 불화물(ZrF4)로 개질된다.
이때 사용될 수 있는 할로겐화 가스로는, 불화수소(HF), 불화제논(XeF2), 사불화황(SF4) 및 육불화황(SF6), 브로민화수소, 이원자브롬, 염화수소 및 이염소로 이루어진 그룹에서 선택된 하나 이상인 것이 바람직하며, 더욱 바람직하게는 불소원자가 포함된 불화가스가 사용되는 것이 바람직하다.
이러한 할로겐화 가스는 캐니스터로 작용하며, 할로겐화 가스 주입시 히팅 자켓을 이용하여 할로겐화 가스를 34~36℃의 온도로 유지시킨 상태에서 주입하는 것이 바람직하다. 할로겐화 가스 중 불화수소의 경우에는, 증기압이 매우 높기 때문에 오리피스 가스킷(Orifice gasket)을 적용하는 것이 더욱 바람직하며, 오리피스 가스킷의 직경은 약 0.1~1mm일 수 있다.
할로겐화 박막 형성단계(S103)의 할로겐화 박막 형성 반응은, 원자층 단위로 일어나는 원자력 자기제어 반응(self-limiting reaction)을 통해 이루어진다. 즉, 할로겐화 가스와 박막의 표면 사이에서만 반응이 일어나고, 그 외의 추가적인 반응이 일어나지 않는다. 따라서, 박막 표면의 개질 반응을 통해 불화박막이 형성되면 과잉의 미반응 반응기체, 즉 할로겐화 가스가 공급되어도 더 이상의 반응이 일어나지 않으므로, 사이클 수를 조절하여 박막의 두께를 쉽게 제어할 수 있으며 균일도를 향상시키는 장점이 존재한다.
이와 같이 할로겐화 박막 형성 반응이 상술한 방식으로 이루어지기 때문에 할로겐화 가스의 주입량 내지 주입 압력은 특별히 제한되지 않는다. 예를 들어, 공정압력 1.5 Torr를 기준으로 한다면, 할로겐화 가스의 주입량은 1~3 mTorr의 압력으로 주입될 수 있다.
도 2는 산화하프늄과 산화지르코늄 박막이 적용된 경우, 본 발명에 따른 원자층 식각 반응을 개락적으로 도시한 도면으로, 각 반응별 깁스 자유 에너지(Gibbs' free energy)를 계산하여 함께 표시하였다.
상기 도 2에서 산화물 박막이 형성된 기판에 할로겐화 가스(구체적으로는 HF)를 주입하여 박막 표면에 하프늄 할로겐화물 또는 지르코늄 할로겐화물이 형성되는데, 이러한 개질 반응에서의 깁스 자유 에너지는 음수로, 개질 반응은 열역학적으로 정반응인 것을 알 수 있다.
상기 에칭단계(S105)는, 할로겐화 박막 형성단계(S103)를 통해 형성된 할로겐화 박막을 포함하는 기판이 위치하는 반응 챔버에 금속 전구체가 없는 리간드를 주입하여 할로겐화박막을 에칭하는 단계이다. 이러한 과정을 통해 할로겐화 박막과 금속 전구체가 없는 리간드 사이에 리간드 교환반응이 이루어져, 할로겐화 박막을 구성하는 원자를 포함하는 기상 혹은 휘발성 부산물을 형성함으로써 할로겐화 박막의 식각이 이루어진다.
본 발명에서는 에칭단계(S105)에서 리간드 교환반응을 위해, 금속 전구체를 포함하지 않는 리간드를 사용하는데, 이는 금속 전구체를 포함하는 리간드를 사용하는 경우에는 반응 속도 및 선택도가 제한되고, 반응 완료 후 리간드에 포함되어 있던 금속 원자가 식각된 박막 표면에 잔류하여 불순물로 작용하기 때문에 박막의 두께 제어, 박막 표면의 균일성 제어 및 금속 불순물 발생 방지를 통한 품질 향상을 위한 것이다.
본 발명에서 사용되는 금속 전구체가 없는 리간드로 두 개의 케티민기(ketimine)를 갖는 이민 화합물이 사용될 수 있다. 상기 케티민기는 1차 케티민기 및 2차 케티민기 중 어느 하나일 수 있으며, 상기 이민 화합물에 포함되는 두 개의 케티민기가 서로 동일할 수 있고, 또는 서로 상이할 수도 있다. 상기 두 개의 케티민기를 갖는 이민 화합물의 일 예로, 1,3-Diketimines이 사용될 수 있다.
상기 두 개의 케티민기를 갖는 이민 화합물은 하기 (화학식 1)로 표시되는 화합물일 수 있다.
R1-C-R2 (화학식 1)
상기 (화학식 1)에서 R1 과 R2는 서로 독립적으로 -C(=NR)R*이다. 여기서 R 및 R'은 서로 독립적으로 치환 또는 비치환된 알킬기, 치환 또는 비치환된 알케닐기, 치환 또는 비치환된 알키닐기, 치환 또는 비치환된 알리시클릭기, 치환 또는 비치환된 페닐기, 치환 또는 비치환된 벤질기일 수 있다
또한, 치환되는 경우에는, 하이드록시기, 카보닐기, 알데하이드기, 할로폼일기, 카복실기, 카보네이트기, 알콕시기, 에테르기, 아세탈기, 아민기, 이미드기, 아조기, 나이트릴기, 나이트로기, 설파이드기, 설포닐기, 설피닐기 및 할로기 중 적어도 어느 하나 이상의 작용기로 치환될 수 있으며, 치환되는 작용기의 종류가 이러한 범위로 제한되는 것은 아니다.
바람직하게는, 금속 전구체가 없는 리간드로 두 개의 케티민기(ketimine)를 갖는 이민 화합물이 사용될 수 있으며, 할로겐화 박막 형성단계(S103)에서 개질가스로 불화가스를 사용할 경우에는, 에칭단계(S105)에서 리간드 교환 반응을 통해, 하프늄 불화물 박막이 {Hf(NacNac)}과 불화수소로 전환되거나, 지르코늄 불화물 박막이 {Zr(NacNac)}와 불화수소로 전환되어 에칭이 진행된다. 이러한 리간드 교환반응은 아래 (반응식 1)과 같이 이루어질 수 있다.
MF4 + H(NacNac) → M(NacNac) +HF4↑ (반응식 1)
(상기 반응식 1에서, M은 하프늄 또는 지르코늄임)
상기 금속 전구체가 없는 리간드는 캐니스터로 작용하며, 반응 챔버에 주입할 때, 히팅 자켓을 통해 34~36℃의 온도로 유지된 상태에서 주입되는 것이 바람직하다. 특히, 금속 전구체가 없는 리간드로 1,3-Diketimines을 사용하는 경우, 높은 증기압으로 인해 약 0.1~5mm의 지름을 갖는 오리피스 가스킷(Orifice gasket)을 적용하여 반응 챔버로 주입하는 것이 바람직하다.
도 2에서 확인되듯이, 박막 표면에 하프늄 불화물 또는 지르코늄 불화물이 형성된 기판에 금속 전구체가 없는 리간드를 주입하여 리간드 교환반응을 수행하는 경우, 상기 반응식 1의 반응이 수행되며, 이 때 깁스 자유 에너지(Gibbs' free energy)가 음수를 나타내므로, 이러한 에칭 반응은 열역학적으로 자발적인 정반응인 것을 알 수 있다.
상술한 에칭단계을 통해 단일층, 예를 들어 원자층 단위의 식각이 이루어지는데, 박막을 원하는 두께로 식각하기 위해 상기 에칭단계(S105)를 하나의 사이클로 하여 복수 회 반복하거나, 할로겐화 박막 형성단계(S103)와 에칭단계(S105)를 하나의 사이클(cycle)로 하여 이 사이클을 복수 회 반복함으로써 원하는 두께의 에칭을 수행할 수 있다.
일반적으로 원자층 증착이나 원자층 식각 공정에 있어서, 인큐베이션타임(Incubation time)으로 인해 소정 회수의 사이클이 진행되는 동안에는 증착 혹은 에칭 효과가 크게 향상되지 않는다.
본 발명의 경우에는, 이러한 인큐베이션 타임이 약 300회로, 사이클이 300회를 넘어서는 경우에 에칭 효과가 급격히 향상되기 때문에, 상기 사이클은 300회 이상, 바람직하게는 300~600회, 더욱 바람직하게는 400~500회 반복되는 것이 바람직하다.
상기 사이클이 진행되는 동안 미반응한 과량의 반응가스나, 반응완료 후 생성된 기상 혹은 휘발성 부산물을 제거하기 위해 퍼징 단계가 수행될 수 있다. 퍼징을 위한 일 예로, 불활성 가스, 예를 들어 N2, Ar, He 등의 가스를 반응 챔버 내로 주입하여 수행될 수 있다. 퍼징을 위한 다른 예로, 반응 챔버 내에 진공을 가함으로써 반응 챔버 내 기체 성분을 제거할 수 있다. 또 다른 예로는 기판을 다른 반응 챔버로 옮김으로써 수행될 수 있다.
이하에서는, 본 발명에 따른 리간드 교환반응을 이용한 원자층의 에칭방법 및 그 에칭방법으로 에칭된 박막의 물성을 실시예를 들어 설명하기로 한다.
[제조예]
<실시예 1>
유체의 규칙적인 흐름 조건(laminar flow)에서 250℃의 온도로 가열된 챔버에 산화하프늄 박막이 형성된 실리콘 기판을 투입하고, 1.5 Torr를 기준으로 2 mTorr의 양으로 35℃의 온도를 나타내는 불화수소(HF)를 주입하여 산화하프늄 박막의 상부면에 하프늄 불화물 박막을 형성하였다. 이후, 반응 챔버 내로 35℃의 1,3-Diketimines을 주입하여 하프늄 불화물 박막을 {Hf(NacNac)}과 불화수소 전환하는 과정을 500회 반복하여 불화물 박막을 에칭하였다.
<실시예 2>
상기 실시예 1과 동일하게 진행하되, 산화하프늄 박막 대신 산화지르코늄 박막을 사용하여 불화물 박막을 에칭하였다.
[실험예]
상기 실시예 1 내지 2를 통해 에칭된 불화물 박막의 에칭 두께를 사이클 회수 별로 측정하여 도 3에 도시하였다.
상기 도 3에 도시된 바와 같이, 에칭 사이클이 300회 반복될 때 까지는 에칭의 두께가 크게 증가하지 않다가, 에칭 사이클이 400회 반복된 이후부터 에칭의 두께가 급격하게 증가하는 것을 알 수 있다. 따라서, 에칭 사이클은 300회 이상, 더욱 바람직하게는 400~500회로 수행되는 것이 바람직함을 확인할 수 있었다.
즉, 본 발명에 따른 리간드 교환반응을 이용한 원자층의 에칭방법은 리간드 교환반응을 이용하여 기판의 손상없이 불화박막을 원자단위로 에칭할 수 있다.
본 발명은 상술한 특정의 실시예 및 설명에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능하며, 그와 같은 변형은 본 발명의 보호 범위 내에 있게 된다.

Claims (10)

  1. 박막이 형성된 기판을 반응 챔버에 투입하는 기판투입단계;
    상기 기판투입단계를 통해 기판이 투입된 반응 챔버에 할로겐화 가스를 주입하여 박막의 표면에 할로겐화 박막을 형성하는 할로겐화 박막 형성단계; 및
    상기 할로겐화 박막 형성단계를 통해 할로겐화 박막이 형성된 기판이 개재된 반응 챔버에 금속 전구체가 없는 리간드를 주입하여 할로겐화 박막을 에칭하는 에칭단계;를 포함하는, 리간드 교환반응을 이용한 원자층 에칭방법.
  2. 제1항에 있어서,
    상기 할로겐화 가스는 불화수소, 불화제논, 사불화황, 육불화황, 브로민화수소, 이원자브롬, 염화수소 및 이염소로 이루어진 그룹에서 선택되는 적어도 어느 하나 이상인 것을 특징으로 하는, 리간드 교환반응을 이용한 원자층 에칭방법.
  3. 제1항에 있어서,
    상기 박막은, 4족 금속 산화물을 단독으로 포함하거나, 2종 이상의 4족 금속 산화물을 포함하는 것을 특징으로 하는, 리간드 교환반응을 이용한 원자층 에칭방법.
  4. 제3항에 있어서,
    상기 4족 금속 산화물은, 산화하프늄(HfO2), 산화지르코늄(ZrO2), 지르코늄 실리콘 산화물(ZrSiO4) 또는 하프늄 지르코늄 산화물(HfZrO4)인 것을 특징으로 하는, 리간드 교환반응을 이용한 원자층 에칭방법.
  5. 제1항에 있어서,
    상기 할로겐화박막은, 4족 금속 할로겐화물을 단독으로 포함하거나, 2종 이상의 4족 금속 할로겐화물을 포함하는 것을 특징으로 하는, 리간드 교환반응을 이용한 원자층 에칭방법.
  6. 제1항에 있어서,
    상기 금속전구체가 없는 리간드는, 두 개의 케티민기(ketimine)를 갖는 이민 화합물인 것을 특징으로 하는, 리간드 교환반응을 이용한 원자층 에칭방법.
  7. 제6항에 있어서,
    상기 두 개의 케티민기(ketimine)를 갖는 이민 화합물은, 1,3-Diketimines인 것을 특징으로 하는, 리간드 교환반응을 이용한 원자층 에칭방법.
  8. 제1항에 있어서,
    상기 에칭단계를 반복 수행하는 것을 특징으로 하는, 리간드 교환반응을 이용한 원자층 에칭방법.
  9. 제1항에 있어서,
    상기 할로겐화 박막 형성단계 및 에칭단계를 하나의 사이클로 하여, 상기 사이클을 복수 회 반복 수행하는 것을 특징으로 하는, 리간드 교환반응을 이용한 원자층 에칭방법.
  10. 제9항에 있어서,
    상기 사이클은 300 내지 600회 수행되는 것을 특징으로 하는, 리간드 교환반응을 이용한 원자층 에칭방법.
KR1020220111826A 2022-09-05 2022-09-05 리간드 교환반응을 이용한 원자층의 에칭방법 KR20240033327A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020220111826A KR20240033327A (ko) 2022-09-05 2022-09-05 리간드 교환반응을 이용한 원자층의 에칭방법
JP2022195392A JP2024036268A (ja) 2022-09-05 2022-12-07 リガンド交換反応を用いた原子層エッチング方法
US18/155,691 US20240079249A1 (en) 2022-09-05 2023-01-17 Atomic layer etching method using ligand exchange reaction
CN202310211438.3A CN117650048A (zh) 2022-09-05 2023-02-28 使用配体交换反应的原子层刻蚀方法
TW112108004A TW202412097A (zh) 2022-09-05 2023-03-06 使用配體交換反應的原子層蝕刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220111826A KR20240033327A (ko) 2022-09-05 2022-09-05 리간드 교환반응을 이용한 원자층의 에칭방법

Publications (1)

Publication Number Publication Date
KR20240033327A true KR20240033327A (ko) 2024-03-12

Family

ID=90043872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220111826A KR20240033327A (ko) 2022-09-05 2022-09-05 리간드 교환반응을 이용한 원자층의 에칭방법

Country Status (5)

Country Link
US (1) US20240079249A1 (ko)
JP (1) JP2024036268A (ko)
KR (1) KR20240033327A (ko)
CN (1) CN117650048A (ko)
TW (1) TW202412097A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190089222A (ko) 2016-12-19 2019-07-30 램 리써치 코포레이션 디자이너 ale (atomic layer etching)

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190089222A (ko) 2016-12-19 2019-07-30 램 리써치 코포레이션 디자이너 ale (atomic layer etching)

Also Published As

Publication number Publication date
US20240079249A1 (en) 2024-03-07
JP2024036268A (ja) 2024-03-15
CN117650048A (zh) 2024-03-05
TW202412097A (zh) 2024-03-16

Similar Documents

Publication Publication Date Title
US10297440B2 (en) Method of manufacturing semiconductor device
US9899211B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
US8071452B2 (en) Atomic layer deposition of hafnium lanthanum oxides
JP6086892B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US9552979B2 (en) Cyclic aluminum nitride deposition in a batch reactor
JP5959307B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
TWI601209B (zh) Method of manufacturing semiconductor device, substrate processing method, substrate processing apparatus, and recording medium
US7462571B2 (en) Film formation method and apparatus for semiconductor process for forming a silicon nitride film
JP6735408B2 (ja) 酸ハロゲン化物を用いた原子層エッチング
US20130149872A1 (en) Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus and non-transitory computer-readable recording medium
JP2008038254A (ja) ラジカルアシストによるバッチ式膜堆積
TWI574320B (zh) A manufacturing method of a semiconductor device, a substrate processing device, and a recording medium
US20230395400A1 (en) Etching method and etching apparatus
US20210230745A1 (en) Method of cleaning reaction tube, method of manufacturing semiconductor device, and substrate processing apparatus
JP7462704B2 (ja) 基板処理方法、基板処理装置、半導体装置の製造方法、およびプログラム
KR20150035941A (ko) 질화 티탄막의 형성 방법, 질화 티탄막의 형성 장치 및 프로그램을 기록한 기록 매체
CN113621940A (zh) 用基于氟的自由基来执行反应室的原位蚀刻的设备和方法
JP7114554B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR20240033327A (ko) 리간드 교환반응을 이용한 원자층의 에칭방법
US9390907B2 (en) Film forming method of SiCN film
US9552981B2 (en) Method and apparatus for forming metal oxide film
US20190304797A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
JP6419982B2 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
US10290542B2 (en) Method of manufacturing semiconductor device
US6649537B1 (en) Intermittent pulsed oxidation process

Legal Events

Date Code Title Description
N231 Notification of change of applicant