KR20240029760A - 플라즈마 반도체 프로세싱을 위한 세그멘트형 포커스 링 및 그 세그멘트형 포커스 링을 사용하도록 구성된 프로세싱 툴 - Google Patents

플라즈마 반도체 프로세싱을 위한 세그멘트형 포커스 링 및 그 세그멘트형 포커스 링을 사용하도록 구성된 프로세싱 툴 Download PDF

Info

Publication number
KR20240029760A
KR20240029760A KR1020247001218A KR20247001218A KR20240029760A KR 20240029760 A KR20240029760 A KR 20240029760A KR 1020247001218 A KR1020247001218 A KR 1020247001218A KR 20247001218 A KR20247001218 A KR 20247001218A KR 20240029760 A KR20240029760 A KR 20240029760A
Authority
KR
South Korea
Prior art keywords
focus ring
substrate
segment
substrates
plasma
Prior art date
Application number
KR1020247001218A
Other languages
English (en)
Inventor
위린 펑
진롱 자오
Original Assignee
베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디. filed Critical 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디.
Publication of KR20240029760A publication Critical patent/KR20240029760A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/3299—Feedback systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68792—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the construction of the shaft
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 개시는 플라즈마 반도체 공정 및 그러한 공정을 위한 프로세싱 툴에 관한 것이다. 일례에서, 프로세싱 툴은 챔버, 기판 서포트, 및 포커스 링(FR) 이동 어셈블리를 포함한다. 기판 서포트는 챔버 내에 배치되고 서포트 표면을 갖는다. FR 이동 어셈블리는 챔버 내에 배치되고 프레임과 프레임에 기계적으로 결합된 세그멘트 서포트를 포함한다. 각 세그멘트 서포트는 포커스 링의 개별 세그멘트를 각각 지원하도록 구성된다. FR 이동 어셈블리는 서포트 표면을 둘러싸며 측방으로 배치된 개별 세그멘트를 지지하도록 구성된다. FR 이동 어셈블리는 (i)서포트 표면의 평면에 있는 중앙으로부터 방사 방향에 평행한 방향으로 세그멘트 서포트를 병진이동시키고 및/또는 (ii)서포트 표면에 평행한 각 축을 중심으로 세그멘트 서포트를 틸팅하도록 더 구성된다.

Description

플라즈마 반도체 프로세싱을 위한 세그멘트형 포커스 링 및 그 세그멘트형 포커스 링을 사용하도록 구성된 프로세싱 툴
플라즈마 프로세싱은 반도체 산업 전반에 걸쳐 보편화되었다. 플라즈마 반도체 공정은 재료를 에칭하거나, 재료를 증착하는 등에 사용되어 왔다. 이러한 플라즈마 공정은 반도체 기판에 대한 향상된 처리 품질 또는 결과적인 특성을 갖는 것으로 밝혀졌다. 예를 들어, 플라즈마 강화 화학 기상 증착(PECVD)은 이전의 화학 기상 증착(CVD) 공정에 비해 더 낮은 증착 온도, 증가된 재료 순도, 향상된 스텝 커버리지를 포함하는 이점을 갖는 것으로 밝혀졌다. 그러나 플라즈마의 도입으로 인해 다양한 과제가 초래되었다.
본 발명의 일 실시예는 반도체 프로세싱을 위한 프로세싱 툴을 제공한다. 프로세싱 툴은 챔버, 기판 서포트 및 포커스 링 이동 어셈블리를 포함한다. 챔버는 챔버 내에 내부 볼륨을 가지고 있다. 기판 서포트는 챔버 내에 배치된다. 기판 서포트는 반도체 기판을 지지하도록 구성된 서포트 표면을 갖는다. 포커스 링 이동 어셈블리는 챔버에 배치된다. 포커스 링 이동 어셈블리는 프레임과 프레임에 기계적으로 결합된 복수의 세그멘트 서포트를 포함한다. 복수의 세그멘트 서포트의 각각의 세그멘트 서포트는 포커스 링의 각 개별 세그멘트를 지지하도록 구성된다. 포커스 링은 복수의 개별 세그멘트를 포함한다. 포커스 링 이동 어셈블리는 서포트 표면을 측방으로 둘러싸며 배치된 복수의 개별 세그멘트를 지지하도록 구성된다. 포커스 링 이동 어셈블리는 복수의 세그멘트 서포트를 각 제1 방향으로 병진이동시키도록 구성된다. 각 제1 방향의 각각의 제1 방향은 서포트 표면의 평면에 있는 서포트 표면의 중심으로부터의 각 방사 방향과 평행하다.
본 발명의 다른 실시예는 반도체 프로세싱을 위한 프로세싱 툴을 제공한다. 프로세싱 툴은 챔버, 기판 서포트 및 포커스 링 이동 어셈블리를 포함한다. 챔버는 챔버 내에 내부 볼륨을 가지고 있다. 기판 서포트는 챔버 내에 배치된다. 기판 서포트는 반도체 기판을 지지하도록 구성된 서포트 표면을 갖는다. 포커스 링 이동 어셈블리는 챔버에 배치된다. 포커스 링 이동 어셈블리는 프레임과 프레임에 기계적으로 결합된 복수의 세그멘트 서포트를 포함한다. 복수의 세그멘트 서포트의 각각의 세그멘트 서포트는 포커스 링의 각 개별 세그멘트를 지지하도록 구성된다. 포커스 링은 복수의 개별 세그멘트를 포함한다. 포커스 링 이동 어셈블리는 서포트 표면을 측방으로 둘러싸며 배치된 복수의 개별 세그멘트를 지지하도록 구성된다. 포커스 링 이동 어셈블리는 각 축을 중심으로 복수의 세그멘트 서포트를 틸팅하도록 구성되며, 각 축의 각각의 축은 서포트 표면에 평행하다.
본 발명의 또 다른 실시예는 반도체 프로세싱 방법을 제공한다. 방법은 포커스 링의 복수의 링 세그멘트를 반도체 기판에 대한 각 위치로 이동시키는 단계를 포함한다. 반도체 기판은 기판 서포트의 서포트 표면 상에 배치된다. 기판 서포트는 프로세싱 툴의 챔버 내에 배치된다. 포커스 링의 복수의 링 세그멘트는 반도체 기판을 측방으로 둘러싼다. 복수의 링 세그멘트를 이동시키는 단계는 복수의 링 세그멘트를 각 제1 방향으로 병진이동시키는 단계를 포함한다. 각 제1 방향의 각각의 제1 방향은 서포트 표면의 평면에 있는 서포트 표면의 중심으로부터의 각 방사 방향에 평행하다. 방법은 챔버의 프로세싱 볼륨에서 플라즈마를 생성하는 단계를 포함한다. 반도체 기판은 복수의 링 세그멘트가 반도체 기판에 대해 각 위치에 있는 동안 플라즈마에 노출된다.
본 발명의 또 다른 실시예는 반도체 프로세싱 방법을 제공한다. 방법은 포커스 링의 복수의 링 세그멘트를 반도체 기판에 대한 각 위치로 이동시키는 단계를 포함한다. 반도체 기판은 기판 서포트의 서포트 표면 상에 배치된다. 기판 서포트는 프로세싱 툴의 챔버 내에 배치된다. 포커스 링의 복수의 링 세그멘트는 반도체 기판을 측방으로 둘러싼다. 복수의 링 세그멘트를 이동시키는 단계는 각 축을 중심으로 복수의 링 세그멘트를 틸팅하는 단계를 포함한다. 각 축의 각각의 축은 서포트 표면과 평행하다. 방법은 챔버의 프로세싱 볼륨에서 플라즈마를 생성하는 단계를 포함한다. 반도체 기판은 복수의 링 세그멘트가 반도체 기판에 대해 각 위치에 있는 동안 플라즈마에 노출된다.
본 발명의 또 다른 실시예는 반도체 프로세싱 방법을 제공한다. 방법은 프로세싱 툴을 사용하여 제1 복수의 기판 상에 제1 공정 조건을 갖는 플라즈마 반도체 공정을 수행하는 단계를 포함한다. 포커스 링의 복수의 개별 세그멘트는 플라즈마 반도체 공정 중 기판을 측방으로 둘러싼다. 제1 공정 조건은 제1 복수의 기판 상의 플라즈마 반도체 공정 중 기판으로부터 각 제1 방사 거리에 배치된 복수의 개별 세그멘트의 각각의 위치에 대응한다. 방법은 제1 복수의 기판의 각 중앙에 근접한 제1 복수의 기판의 각 제1 특성을 측정하는 단계를 포함한다. 제1 특성은 플라즈마 반도체 공정에 의해 형성된다. 방법은 제1 복수의 기판의 각 엣지에 근접한 제1 복수의 기판의 각 제2 특성을 측정하는 단계를 포함한다. 제2 특성은 플라즈마 반도체 공정에 의해 형성된다. 방법은 프로세서-기반 시스템에 의해, 제1 특성 및 제2 특성에 기초하여 제2 복수의 기판 상에 플라즈마 반도체 공정을 수행하는 동안 적용될 제2 공정 조건을 결정하는 단계를 포함한다. 제2 공정 조건은 제2 복수의 반도체 기판 상의 플라즈마 반도체 공정 중 기판으로부터 각 제2 방사 거리에 배치된 복수의 개별 세그멘트의 각 위치에 대응한다. 방법은 프로세싱 툴을 사용하여 제2 복수의 기판 상에 제2 공정 조건을 갖는 플라즈마 반도체 공정을 수행하는 단계를 포함한다.
본 발명의 또 다른 실시예는 반도체 프로세싱 방법을 제공한다. 방법은 프로세싱 툴을 사용하여 제1 복수의 기판 상에 제1 공정 조건을 갖는 플라즈마 반도체 공정을 수행하는 단계를 포함한다. 포커스 링의 복수의 개별 세그멘트는 플라즈마 반도체 공정 중 기판을 측방으로 둘러싼다. 제1 공정 조건은 제1 복수의 기판 상의 플라즈마 반도체 공정 중 기판의 상부 표면에 대해 각 틸트 각도로 배치된 복수의 개별 세그멘트의 각 위치에 대응한다. 방법은 제1 복수의 기판의 각 중앙에 근접한 제1 복수의 기판의 각 제1 특성을 측정하는 단계를 포함한다. 제1 특성은 플라즈마 반도체 공정에 의해 형성된다. 방법은 제1 복수의 기판의 각 엣지에 근접한 제1 복수의 기판의 각 제2 특성을 측정하는 단계를 포함한다. 제2 특성은 플라즈마 반도체 공정에 의해 형성된다. 방법은 프로세서-기반 시스템에 의해, 제1 특성 및 제2 특성에 기초하여 제2 복수의 기판 상에 플라즈마 반도체 공정을 수행하는 동안 적용될 제2 공정 조건을 결정하는 단계를 포함한다. 제2 공정 조건은 제2 복수의 기판 상의 플라즈마 반도체 공정 중 기판의 상부 표면에 대해 각 틸트 각도로 배치된 복수의 개별 세그멘트의 각각의 위치에 대응한다. 방법은 프로세싱 툴을 사용하여 제2 복수의 기판 상에 제2 공정 조건을 갖는 플라즈마 반도체 공정을 수행하는 단계를 포함한다.
전술한 요약은 다음의 상세한 설명이 더 잘 이해될 수 있도록 본 발명의 예의 다양한 특징을 다소 광범위하게 개략적으로 설명한다. 이러한 예의 추가적인 특징 및 장점은 이하에서 설명될 것이다. 설명된 예는 첨부된 청구범위의 범위 내에 있는 다른 예를 수정하거나 설계하기 위한 기초로서 쉽게 활용될 수 있다.
상기 언급된 특징을 상세히 이해할 수 있도록, 첨부 도면과 함께 다음의 상세한 설명을 참조한다.
도 1은 본 발명의 일부 실시예에 따른 반도체 프로세싱을 위한 프로세싱 툴의 개략도이다.
도 2a 및 도 2b는 각각 본 발명의 일부 실시예에 따른 세그멘트형 포커스 링의 레이아웃도 및 단면도이다.
도 3a 및 도 3b는 각각 본 발명의 일부 실시예에 따른 세그멘트형 포커스 링의 레이아웃도 및 단면도이다.
도 4는 본 발명의 일부 실시예에 따른 포커스 링 세그멘트의 측방, 방사상 병진이동을 예시하는 세그멘트형 포커스 링의 레이아웃도이다.
도 5는 본 발명의 일부 실시예에 따른 포커스 링 방사 병진이동 어셈블리의 단순화된 단면도이다.
도 6은 본 발명의 일부 실시예에 따른 포커스 링 방사 병진이동 어셈블리의 사시도이다.
도 7 및 8은 도 5 및 6의 포커스 링 방사 병진이동 어셈블리에 의한 포커스 링 세그멘트의 측방, 방사상 병진이동을 예시한다.
도 9 및 도 10은 본 발명의 일부 실시예에 따라 포커스 링 세그멘트와 반도체 기판의 엣지 사이의 갭이 플라즈마 제어에 어떻게 기여할 수 있는지를 도시한다.
도 11은 본 발명의 일부 실시예에 따른 포커스 링 세그멘트의 틸팅을 도시하는 세그멘트형 포커스 링의 포커스 링 세그멘트의 단면도이다.
도 12는 본 발명의 일부 실시예에 따른 포커스 링 틸트 어셈블리의 단순화된 단면도이다.
도 13a는 본 발명의 일부 실시예에 따른 포커스 링 틸트 어셈블리의 사시도이다.
도 13b는 본 발명의 일부 실시예에 따른 도 13a의 포커스 링 틸트 어셈블리의 일부에 대한 사시도이다.
도 14 및 15는 도 12의 포커스 링 틸트 어셈블리에 의한 포커스 링 세그멘트의 틸팅을 도시한다.
도 16 및 도 17은 본 발명의 일부 실시예에 따라 포커스 링 세그멘트의 틸트가 플라즈마 제어에 어떻게 기여할 수 있는지를 도시한다.
도 18은 본 발명 내용의 일부 실시예에 따라 포커스 링 방사 병진이동 서브-어셈블리와 포커스 링 틸트 서브-어셈블리를 포함하는 포커스 링 이동 어셈블리를 도시한다.
도 19, 20, 21은 본 발명의 일부 실시예에 따라 포커스 링 수직 병진이동 서브-어셈블리를 포함하는 각각의 포커스 링 이동 어셈블리의 단순화된 단면도이다.
도 22 및 도 23은 본 발명의 일부 실시예에 따라 포커스 링 세그멘트의 수직 병진이동이 어떻게 플라즈마 제어에 기여할 수 있는지를 예시한다.
도 24는 본 발명의 일부 실시예에 따라 도 1의 프로세싱 툴의 무선 주파수(RF) 전력 시스템의 개략도이다.
도 25는 본 발명의 일부 실시예에 따라 도 1의 프로세싱 툴로 구현될 수 있는 RF 전력 시스템의 개략도이다.
도 26은 본 발명의 일부 실시예에 따른 프로세서-기반 시스템이다.
도 27은 본 발명의 일부 실시예에 따른 반도체 프로세싱 방법의 흐름도이다.
도 28은 본 발명의 일부 실시예에 따른 반도체 프로세싱 방법의 흐름도이다.
도면 및 그에 따른 상세한 설명은 다양한 예의 특징을 이해하기 위해 제공되며 첨부된 청구범위의 범위를 제한하지 않는다. 도면에 예시되고 첨부된 상세한 설명에 설명된 예는 첨부된 청구범위의 범위 내에 있는 다른 예를 수정하거나 설계하기 위한 기초로서 쉽게 활용될 수 있다. 가능한 경우 동일한 참조 번호를 사용하여 도면 간에 공통되는 동일한 요소를 지정할 수 있다. 도면은 관련 요소나 특징을 명확하게 설명하기 위해 그려진 것이며 반드시 축척에 따라 그려진 것은 아니다.
이하에서는 도면을 참조하여 다양한 특징을 설명한다. 예에는 모든 측면이나 장점이 표시되지 않을 수도 있다. 특정 예와 함께 설명된 측면 또는 이점은 반드시 해당 예에 제한되는 것은 아니며 그렇게 도시되지 않거나 그렇게 명시적으로 설명되지 않더라도 임의의 다른 예에서 실행될 수 있다. 또한, 여기에 설명된 방법은 특정 동작 순서로 설명될 수 있지만, 다른 예에 따른 다른 방법은 더 많거나 더 적은 동작으로 다양한 다른 순서(예를 들어, 다양한 동작의 서로 다른 직렬 또는 병렬 수행을 포함하여)로 구현될 수 있다.
본 발명은 플라즈마 반도체 공정, 그리고 플라즈마 반도체 공정을 위한 구성요소 및 프로세싱 툴에 관한 것이다. 여기에 설명된 본 발명의 일부 실시예는 다수의 개별 포커스 링 세그멘트(discrete focus ring segment)를 포함하는 세그멘트형(segmented) 포커스 링을 포함한다. 일반적으로, 포커스 링 세그멘트는 각각의 측방, 방사상 방향으로 병진이동될(translated) 수 있고 및/또는 각 틸트 각도(tilt angle)로 틸팅될 수 있다. 추가적으로, 본 발명의 일부 실시예에서, 포커스 링 세그멘트는 각 수직 방향으로 병진이동될 수 있다. 포커스 링 세그멘트의 이동 및/또는 위치 지정은 반도체 기판의 엣지에서 플라즈마 제어에 기여할 수 있다. 여기에 설명된 다양한 다른 예는 포커스 링 세그멘트를 이동 및/또는 위치시키도록 구성된 포커스 링 이동 어셈블리를 포함하는 프로세싱 툴을 포함한다. 또한, 여기에 설명된 다른 예에는 예를 들어 이러한 세그멘트형 포커스 링 및 프로세싱 툴을 사용하는 반도체 프로세싱 방법이 포함된다. 추가 예는 반도체 프로세싱의 이전 프로세싱의 결과에 기초하여 반도체 기판의 후속 프로세싱에서 구현될 포커스 링 세그멘트의 위치를 결정하기 위한 반도체 프로세싱 방법을 포함한다.
추가적으로, 본 발명의 일부 실시예에서, 포커스 링 세그멘트는 무선 주파수(RF) 신호와 같은 각각의 전압이 인가될 수 있는 각 전극을 포함할 수 있다. 본 발명의 일부 실시예에서, 포커스 링 세그멘트는 각 전압이 인가될 수 있는 각 히팅 소자를 포함할 수 있다. 프로세싱 툴은 포커스 링 세그멘트 상에 이러한 전압을 인가하는 구성요소를 포함할 수 있다. 플라즈마 반도체 공정은 포커스 링 세그멘트 상에 이러한 전압을 인가하는 단계를 포함할 수 있다.
반도체 공정에서 플라즈마 불균일성은 집적 회로(IC) 다이 제조에 결함을 초래할 수 있다. 플라즈마 불균일성은 반도체 기판(예를 들어, 웨이퍼)의 중앙과 반도체 기판의 엣지(edge) 근처 사이에서 관찰되었다. 상당수의 IC 다이가 반도체 기판 엣지 근처에서 제조되기 때문에, 반도체 기판의 엣지에서의 플라즈마 불균일성은 상당한 수율 손실을 초래할 수 있다.
반도체 기판의 중앙과 비교하여 반도체 기판의 엣지에서의 구조적 차이는 반도체 기판의 중앙과 엣지 사이의 플라즈마 불균일성에 기여할 수 있다. 예를 들어, 반도체 기판의 엣지에서 플라즈마를 포함하거나 형성하는 구조는 반도체 기판의 중앙과 다를 수 있다. 중앙에서 플라즈마는 반도체 표면의 평평한, 측방 표면(lateral surface)에 포함되거나 형성되는 반면, 그 수직 측면(vertical side)이 있는 엣지는 평평한, 측방 표면과 구조적으로 다르다. 이러한 구조적 차이를 완화하기 위해 반도체 기판을 둘러싸는 포커스 링이 사용될 수 있다; 그러나 제조 공차로 인해 포커스 링과 반도체 기판 사이에 갭이 있을 수 있다. 플라즈마의 플라즈마 시스(plasma sheath)는 엣지 주변에서 갭으로 휘어질 수 있으며, 이는 반도체 기판의 중앙과 다른 각도에 있는 엣지 근처에서 반도체 기판의 이온 충격(ion bombardment)을 초래할 수 있다.
또한, 프로세싱 툴의 물리적 구조는 플라즈마를 생성하는 데 사용되는 전자기장을 적어도 부분적으로 더 결정할 수 있다. 플라즈마가 생성되는 전극의 구조는 전자기장을 결정할 수 있다. 전극의 중앙에서 전자기장은 엣지 효과가 없거나 거의 없는 무한 평면에서 생성된 것으로 모델링될 수 있다. 전극의 엣지 근처에서는 엣지 효과가 더욱 뚜렷해지며, 이는 전자기장의 방향성을 감소 및/또는 변경할 수 있다. 결과적으로, 플라즈마 밀도는 기판의 중앙과 비교하여 반도체 기판의 엣지에서 다를 수 있다. 또한, 전극의 엣지는 프로세싱 툴의 챔버 벽에 더 가깝고, 이는 중앙과 엣지 사이에 플라즈마 밀도 및 이온 에너지 차이를 초래할 수 있는 낮은 저항률의 전자기 루프를 생성할 수 있다.
본 발명의 일부 실시예는 플라즈마 반도체 공정과 관련된 이러한 과제 중 일부를 해결 및/또는 완화할 수 있다. 포커스 링 세그멘트의 위치를 조정함으로써, 플라즈마 시스는 반도체 기판의 중앙에 대해 엣지에서 이온 충격(ion bombardment)의 보다 균일한 각도를 유발하도록 조정될 수 있다. 추가적으로, 포커스 링의 전극에 전압을 가함으로써, 전자기장을 국부적으로 제어하여 플라즈마 균일성을 촉진할 수 있거나, 포커스 링의 히팅 소자(heating elements)에 전압을 인가함으로써 플라즈마 에너지를 국부적으로 제어하여 플라즈마 균일성을 촉진할 수 있다. 여기에 설명된 다양한 측면을 사용하여 다른 이점 또는 이익을 얻을 수 있다.
간결함과 편의를 위해, 도면에 표시된 유사한 구성요소는 개별적으로 또는 집합적으로 동일한 기본 참조 번호로 지칭될 수 있다. 도면에서, 이러한 구성 요소의 예시에는 각각의 예시 식별자( "-#" 형식으로)가 첨부된 기본 참조 번호로 라벨링될 수 있다. 예를 들어 본 명세서에서는 x개의 위젯 ZZZ를 참조할 수 있는데, 여기서 도면의 예시는 ZZZ-1, ZZZ-2, . . ZZZ-x로 표시된다. 본 명세서에서 구성 요소의 특정 예시에 대한 참조에는 기본 참조 번호 및 대응 예시 식별자(예: 위젯 ZZZ-2의 예시)에 대한 참조가 포함된다.
도 1은 본 발명의 일부 실시예에 따른 반도체 프로세싱을 위한 프로세싱 툴(100)의 개략도이다. 도 1에서는 다양한 방향을 쉽게 설명하기 위해 XYZ축을 포함하고 있으며, 다른 도면에서는 이러한 축이 방향에 따라 재현된다. 도 1의 프로세싱 툴(100)은 여기에 설명된 다양한 측면을 모호하게 하지 않도록 단순하게 도시되어 있다. 당업자는 프로세싱 툴(100)의 다른 측면을 쉽게 이해할 것이다. 프로세싱 툴(100)은 이 예에서 용량성 결합 플라즈마(CCP) 프로세싱 툴로 도시된다. 다른 예에서, 프로세싱 툴(100)은 유도 결합 플라즈마(ICP) 프로세싱 툴, 전자 사이클로트론 공명(ECR) 프로세싱 툴, 또는 다른 프로세싱 툴로서 구성될 수 있다. 당업자는 여기에 설명된 측면을 이러한 다른 프로세싱 툴에 적용할 수 있는 것으로 쉽게 이해할 것이다. 프로세싱 툴(100)은 스퍼터링, 물리 기상 증착(PVD), 변형 이중 플라즈마(MDP), 플라즈마 강화 화학 기상 증착(PECVD), 이온 빔 에칭(IBE), 반응성 이온 에칭(RIE) 및 기타 반도체 공정과 같은 플라즈마 반도체 공정을 수행하기 위한 것일 수 있다.
프로세싱 툴(100)은 챔버(102)를 포함한다. 챔버(102)는 챔버(102)의 내부 벽에 의해 정의되는 내부 볼륨(104)을 갖는다. 프로세싱 툴(100)은 챔버(102)의 내부 볼륨(104) 내에 배치된 기판 서포트(106)를 포함한다. 기판 서포트(106)는 정전척(ESC)(108), 미드-플레이트(110) 및 베이스플레이트(112)를 포함한다. 도시된 구성에서, 미드-플레이트(110)는 베이스플레이트(112) 위 및 상에 배치되고, ESC(108)는 미드-플레이트(110) 위 및 상에 배치된다. 기판 서포트(106)는 페데스탈(114) 상에 배치되고 이에 의해 지지된다. 베이스플레이트(112)는 페데스탈(114) 위 및 상에 배치된다.
기판 서포트(106)는 반도체 공정 중 반도체 기판(120)을 지지하도록 구성된 서포트 표면(116)을 갖는다. 반도체 공정 중, 반도체 기판(120)은 기판 서포트(106)의 서포트 표면(116) 상에 배치된다. 서포트 표면(116)은 도시된 예에서 ESC(108)의 상부 표면이다. 도 1 의 도시에서 서포트 표면(116)은 x-y 평면에 있다.
ESC(108)는 척킹 전극(122)을 포함한다. 척킹 전극(122)은 서포트 표면(116) 상의 반도체 기판(120)을 척킹하기 위해 직류(DC) 전압이 인가되도록 구성된다. ESC(108)는 척킹 전극(122) 사이의 직접적인 접촉으로부터 전기적 절연을 제공하기 위해 척킹 전극(122)을 코팅하는 유전체 재료를 포함할 수 있다. 유전체 재료는 알루미늄 산화물(Al2O3), 이트륨 산화물(Y2O3), 산화규소(SiO2) 등, 또는 이들의 조합과 같은 임의의 비전도성 물질이거나 이를 포함할 수 있다. 본 발명의 일부 실시예에서, ESC(108)는 반도체 기판(120)으로 전도되는 열 에너지를 생성할 수 있는 전류 흐름을 갖도록 구성된 저항성 히팅 소자(resistive heating element)를 포함할 수 있다.
미드-플레이트(110)는 n개의 RF 전극(132)을 포함한다. RF 전극(132)은 플라즈마를 생성 및 /또는 제어하기 위해 전압(예를 들어, RF 신호)이 인가되도록 구성된다. RF 전극(132)은 임의의 배열 및 임의의 수의 전극을 가질 수 있다. 다수의 RF 전극(132)을 포함함으로써, 챔버(102) 내 플라즈마의 국부적인 제어가 달성될 수 있다. RF 전극(132)은 RF 전극(132)이 다른 구성요소에 직접적인 전기 접촉을 하는 것으로부터의 전기적 절연을 제공하기 위해 그 위에 유전체 재료를 가질 수 있다. 본 발명의 일부 실시예에서, 미드-플레이트(110)는 반도체 기판(120)으로부터 열 에너지를 제거 및 소산시키기 위해 이를 통해 흐르는 유체(예를 들어, 액체)를 가지도록 구성되는 유체 채널을 포함한다. 유체 채널은 쿨러로 지칭될 수 있다.
베이스플레이트(112)는 n개의 바이어스 전극(136)을 포함한다. 바이어스 전극(136)은 RF 전극(132)의 구동성을 촉진하기 위해 그것에 인가되는 바이어스 전압(예를 들어, RF 신호)을 갖도록 구성된다. 바이어스 전극(136)은 임의의 배열 및 임의의 수의 전극을 가질 수 있다. 본 발명의 일부 실시예에서, 바이어스 전극(136)의 수 및 배열은 RF 전극(132)의 수 및 배열에 대응한다. 본 발명의 일부 실시예에서, 베이스플레이트(112)는 하나의 바이어스 전극(136)을 갖는다. 바이어스 전극(136)은 바이어스 전극(136)이 다른 구성 요소에 직접적인 전기 접촉을 하는 것으로부터 전기적 절연을 제공하기 위해 그 위에 유전체 재료를 가질 수 있다.
프로세싱 툴(100)은 포커스 링 이동 어셈블리를 포함한다. 도 1에 대체적으로 도시된 바와 같이, 포커스 링 이동 어셈블리는 프레임(138)을 포함한다. 프레임(138)은 도시된 예에서 페데스탈(114)로부터 측방으로 돌출한다. 프레임(138)은 서포트 표면(116) 상에 배치된 반도체 기판(120)을 측방으로 둘러싸는 세그멘트형 포커스 링을 지지하도록 구성된다. 도 1에 도시된 바와 같이 세그멘트형 포커스 링은 포커스 링 이동 어셈블리에 의해 지지되며, 반도체 기판(120)을 측방으로 둘러싸는 m개의 포커스 링 세그멘트(140)를 포함한다. 이후에 상세히 설명되는 바와 같이, 다양한 예에서, 프레임(138)은 이동 가능하거나 고정될 수 있고, 또한 기판 서포트(106)로부터 분리되거나 기판 서포트(106)에 부착, 고정 및/또는 기판 서포트(106)(예를 들어, ESC(108))와 일체화될 수 있다. 다양한 예에서, 포커스 링 이동 어셈블리는 (i)포커스 링 세그멘트(140)를 측방으로, 방사상으로 병진이동시키도록(예를 들어, 서포트 표면(116)에 평행한 x-y 평면에서), (ii)포커스 링 세그멘트(140)를 틸팅하도록 (예를 들어, 서포트 표면(116)에 수직인 축에 대해 각 각도로), 또는 (iii)이들의 조합이 되도록 구성된다. 다양한 예에서, 포커스 링 이동 어셈블리는 포커스 링 세그멘트(140)를 수직으로 병진이동시키도록(예를 들어, 서포트 표면(116)에 수직인 z-방향으로) 더 구성될 수 있다. 포커스 링 이동 어셈블리의 추가 디테일은 이후에 설명된다.
프로세싱 툴(100)은 챔버(102)의 내부 볼륨(104)에 배치된 가스 분배 플레이트(142)와 가스 샤워헤드(144)를 더 포함한다. 가스 분배 플레이트(142)는 관통하는 개구를 갖고, 가스 샤워헤드(144)는 관통하는 개구를 갖는다. 가스 분배 플레이트(142) 및 가스 샤워헤드(144)는 접지 노드에 전기적으로 결합된다(예를 들어, 전기적으로 접지된다). 챔버(102)는 가스 공급 시스템(148)에 유동적으로(fluidly) 연결된 가스 유입구(146)를 갖고, 배기 시스템(152)에 유동적으로 연결된 가스 유출구(150)를 갖는다. 가스 분배 플레이트(142) 및 가스 샤워헤드(144)는 기판 서포트(106)에 대해 챔버(102)의 내부 볼륨(104)에 위치되어, 반도체 공정 중에 가스가 가스 공급 시스템(148)으로부터 가스 유입구(146)를 통해, 가스 분배 플레이트(142)를 통한 개구를 통해, 그리고 가스 샤워헤드를 통한 개구를 통해 내부 볼륨(104)의 프로세싱 볼륨(154)으로 흐르도록 한다. 프로세싱 볼륨(154)은 가스 샤워헤드(144)와 기판 서포트(106) 사이에 배치되고 일반적으로 반도체 공정 중 플라즈마가 생성되는 곳이다(프로세싱 볼륨(154) 내로 유입되는 가스를 사용하여). 기판 서포트(106)의 서포트 표면(116) 상에 배치된 반도체 기판(120)은 반도체 공정 중 프로세싱 볼륨(154) 내의 플라즈마에 노출된다. 이후 가스는 가스 유출구(150)를 통해 배기 시스템(152)으로 흘러 챔버(102)의 내부 볼륨(104) 밖으로 배출될 수 있다.
프로세싱 툴(100)은 DC 전력 공급기(160) 및 아이솔레이션 필터(162)를 포함한다. DC 전력 공급기(160)는 DC 전압을 생성하여 출력하도록 구성된다. DC 전력 공급기(160)의 출력 노드(예를 들어, 양극 출력 노드 및 음극 출력 노드)는 아이솔레이션 필터(162)의 입력 노드에 전기적으로 연결되고, 아이솔레이션 필터(162)의 출력 노드는 각 척킹 전극(122)에 전기적으로 연결된다. 아이솔레이션 필터(162)는 예를 들어 저역 통과 필터일 수 있다. DC 전력 공급기(160)는 선택적으로 턴온 및 턴오프되어 반도체 기판(120)을 척킹 및 릴리즈할 수 있다.
프로세싱 툴(100)은 RF 전력 공급기(164) 및 n개의 신호 제어 회로(166)를 포함한다. RF 전력 공급기(164)는 RF 전력 발생기 및 RF 매칭 네트워크를 포함할 수 있고, RF 전압(예를 들어, RF 신호, 이는 연속 RF 신호 및/또는 펄스형 RF 신호일 수 있음)을 RF 전력 공급기(164)의 출력 노드 상에서 생성 및 출력하도록 구성된다. RF 전력 공급기(164)의 출력 노드는 신호 제어 회로(166)의 각 입력 노드에 전기적으로 결합된다. 신호 제어 회로(166)는 RF 전력 공급기(164)로부터 수신된 RF 전압에 기초하여 각 조정된 RF 전압을 생성하도록 개별적으로 제어 가능하다. 각 신호 제어 회로(166)에 의해 생성된 조정된 RF 전압은 수신된 RF 전압의 조정된 진폭(예를 들어, 1보다 크거나 같거나 또는 작은 크기를 가질 수 있는 신호 제어 회로(166)의 이득에 의해)을 가질 수 있고 및/또는 수신된 RF 전압으로부터 위상 오프셋을 가질 수 있다. 이득 및/또는 위상 오프셋은 신호 제어 회로(166)가 구현하도록 구성된 이득 및/또는 위상 오프셋의 세트로부터 각각 선택 가능할 수 있다. 각각의 신호 제어 회로(166)는 미드-플레이트(110)의 대응하는 RF 전극(132)에 전기적으로 연결된 출력 노드를 갖는다. 각각의 신호 제어 회로(166)는 출력 노드에서 각 조정된 RF 전압을 출력하도록 구성되며, 따라서 조정된 RF 전압은 각 RF 전극(132)에 인가될 수 있다. 각각의 신호 제어 회로(166)에 의해 출력되는 RF 전압은 프로세싱 볼륨(154)에서 플라즈마를 생성 및/또는 제어(예를 들어, 국부적으로 생성 및/또는 제어)하는 데 사용될 수 있다.
프로세싱 툴(100)은 RF 전력 공급기(168) 및 n개의 신호 제어 회로(172)를 포함한다. RF 전력 공급기(168)는 RF 전력 발생기 및 RF 매칭 네트워크를 포함할 수 있고, RF 전력 공급기(168)의 출력 노드에서 RF 전압(예를 들어, RF 신호, 이는 연속 RF 신호 및/또는 펄스형 RF 신호일 수 있음)을 생성 및 출력하도록 구성된다. RF 전력 공급기(168)의 출력 노드는 신호 제어 회로(172)의 각각의 입력 노드에 전기적으로 결합된다. 신호 제어 회로(166)와 마찬가지로, 신호 제어 회로(172)는 신호 제어 회로(172)로부터 수신된 RF 전압에 기초하여 조정된 RF 전압을 생성하도록 개별적으로 제어 가능하다. 각 신호 제어 회로(172)에 의해 생성된 조정된 RF 전압은 수신된 RF 전압의 조정된 진폭(예를 들어, 1보다 크거나 같거나 또는 작은 크기를 가질 수 있는 신호 제어 회로(172)의 이득에 의해)을 가질 수 있고 및/또는 수신된 RF 전압으로부터 위상 오프셋을 가질 수 있다. 이득 및/또는 위상 오프셋은 각 신호 제어 회로(172)가 구현하도록 구성되는 이득 및/또는 위상 오프셋의 세트로부터 각각 선택 가능할 수 있다. 각각의 신호 제어 회로(172)는 베이스플레이트(112)의 대응하는 바이어스 전극(136)에 전기적으로 연결된 출력 노드를 갖는다. 베이스플레이트(112)가 단일 바이어스 전극(136)을 갖는 예에서, 신호 제어 회로(172)는 유사하게 단일 바이어스 전극(136)에 전기적으로 결합된 출력 노드를 갖는다(예를 들어, 추가적인 신호 제어 회로(172)는 생략될 수 있다).
이 예에서 베이스플레이트(112)는 미드-플레이트(110)의 RF 전극(132)에 용량성으로 강하게 결합될 수 있다. 따라서, 본 발명의 일부 실시예에 따르면, 베이스플레이트(112)는 플라즈마를 생성하기 위해 RF 전극(132)의 구동성을 증가시키기 위한 신호 제어 회로(172)에 의해 출력되는 RF 전압에 의해 바이어스된다. 동작 시, 신호 제어 회로(172)는 대응하는 RF 전극(132)에 인가되는 RF 전압에 대해 각 목표 진폭 및 각 목표 위상 오프셋을 갖는 각 RF 전압을 출력한다. 이러한 RF 전압이 베이스플레이트(112)의 바이어스 전극(136)에 인가되도록 하는 것은 플라즈마를 생성하고 제어하기 위한 RF 전극(132)의 증가된 구동성을 허용한다.
프로세싱 툴(100)은 RF 전력 공급기(180) 및 m개의 신호 제어 회로(182)를 포함한다. RF 전력 공급기(180)는 RF 전력 발생기 및 RF 매칭 네트워크를 포함할 수 있고, RF 전압(예를 들어, RF 신호, 이는 연속 RF 신호 및/또는 펄스형 RF 신호일 수 있음)을 RF 전력 공급기(180)의 출력 노드 상에서 생성 및 출력하도록 구성된다. RF 전력 공급기(180)의 출력 노드는 신호 제어 회로(182)의 각 입력 노드에 전기적으로 결합된다. 신호 제어 회로(182)는 RF 전력 공급기(180)로부터 수신된 RF 전압에 기초하여 조정된 RF 전압을 생성하도록 각각 개별적으로 제어 가능하다. 각각의 신호 제어 회로(182)에 의해 생성된 조정된 RF 전압은 수신된 RF 전압의 조정된 진폭(예를 들어, 1보다 크거나 같거나 또는 작은 크기를 가질 수 있는 신호 제어 회로(182)의 이득에 의해)을 가질 수 있고 및/또는 수신된 RF 전압으로부터 위상 오프셋을 가질 수 있다. 이득 및/또는 위상 오프셋은 신호 제어 회로(182)가 구현하도록 구성된 이득 및/또는 위상 오프셋의 세트로부터 각각 선택 가능할 수 있다. 각각의 신호 제어 회로(182)는 세그멘트형 포커스 링의 대응하는 포커스 링 세그멘트(140)의 외부 전기 커넥터(186)에 전기적으로 결합되는 출력 노드를 갖는다. 각각의 신호 제어 회로(182)는 조정된 RF 전압을 출력 노드 상에 출력하도록 구성되므로, 따라서 조정된 RF 전압은 각 포커스 링 세그멘트(140)에 인가될 수 있다. 신호 제어 회로(182)에 의해 출력된 RF 전압은 반도체 기판(120)의 엣지에 근접한 프로세싱 볼륨(154)에서 플라즈마를 제어하기 위해 사용될 수 있다.
프로세싱 툴(100)은 컨트롤러(190)를 포함한다. 컨트롤러(190)는 강화된 프로세서 아키텍처, 소프트 프로세서(예를 들어, 필드 프로그래밍 가능 게이트 어레이(FPGA)) 또는 이들의 조합이거나 이들을 포함할 수 있는 프로세서-기반 시스템일 수 있거나 또는 이를 포함할 수 있다. 예를 들어, 컨트롤러(190)는 컴퓨터, 서버, PLC(Programmable Logic Controller) 등, 또는 이들의 조합이거나 이들을 포함할 수 있다. 컨트롤러(190)는 프로세싱 툴(100)의 동작을 제어할 수 있고, 여기에 설명된 바와 같이 프로세싱 툴(100)의 동작을 구현하도록 프로그래밍될 수 있다. 무엇보다도, 컨트롤러(190)는 신호 제어 회로(166, 172, 182)에 통신 가능하게 결합된다. 컨트롤러(190)는 신호 제어 회로(166, 172, 182)를 제어하기 위한 다양한 설정점을 구현하도록 프로그래밍될 수 있다. 설정점은 대응하는 이득 및/또는 위상 오프셋을 달성하기 위해 각 제어 회로를 구현 및/또는 선택적으로 구성하기 위한 신호 제어 회로(166, 172, 182)에 구현될 수 있다.
도 1의 프로세싱 툴(100)를 참조하여 세그멘트형 포커스 링(포커스 링 세그멘트(140)를 포함함)이 챔버(102) 내에서 플라즈마를 제어하기 위해 구현되는 것으로 설명되어 있지만, 세그멘트형 포커스 링은 ICP 프로세싱 툴과 같은 다른 프로세싱 툴에서 구현될 수도 있다. 여기에 설명된 측면은 플라즈마를 제어하기 위한 다른 툴 및 구성에 적용될 수 있다.
도 2a 및 2b는 각각 본 발명의 일부 실시예에 따른 세그멘트형 포커스 링(200)의 레이아웃도 및 단면도이다. 도 2a는 도 2b에 나타낸 단면 2B-2B를 보여준다. 세그멘트형 포커스 링(200)은 이 예에서 12개의 포커스 링 세그멘트(240)(예를 들어, 도 1의 포커스 링 세그멘트(140)에 대응)를 포함한다. 다른 예에서는, 다른 개수의 포커스 링 세그멘트가 구현될 수 있다.
각각의 포커스 링 세그멘트(240)는 각 전극(250)을 포함한다. 포커스 링 세그멘트(240)의 전극(250)은 신호 제어 회로(182)에 전기적으로 결합되도록 구성된 각 외부 전기 커넥터(186)에 전기적으로 결합된다. 유전체 재료(252)는 전극(250)을 코팅된다. 유전체 재료(252)는 인접한 포커스 링 세그멘트(240)의 전극(250)을 포함하는 다른 구성요소와의 직접적인 전기적 접촉으로부터 전극(250)의 전기적 절연을 제공할 수 있다. 예시적인 유전체 재료(252)는 산화알루미늄(Al2O3), 이트륨 산화물(Y2O3), 실리콘 산화물(SiO2) 등, 또는 이들의 조합과 같은 임의의 비전도성 재료를 포함한다. 전극(250)은 알루미늄(Al), 구리(Cu), 티타늄(Ti), 텅스텐(W) 등 또는 이들의 조합과 같은 임의의 전도성 재료(예를 들어, 금속)로 형성될 수 있다.
플라즈마 반도체 공정에서 반도체 기판(120)의 엣지에 근접한 전자기장을 제어하기 위해 각 RF 전압이 포커스 링 세그멘트(240)의 전극(250)에 인가될 수 있다. 다수의 포커스 링 세그멘트(240)를 사용함으로써, 전자기장은 각각의 포커스 링 세그멘트(240)에 근접하여 국부적으로 제어될 수 있다. 전자기장을 제어함으로써, 반도체 기판(120)의 엣지에서의 플라즈마가 국부적으로 제어될 수 있으며, 이는 플라즈마 균일성을 향상시킬 수 있다.
도 3a 및 도 3b는 각각 본 발명의 일부 실시예에 따른 세그멘트형 포커스 링(300)의 레이아웃도 및 단면도이다. 도 3a는 도 3b에 나타낸 단면 3B-3B를 도시한다. 이 예에서 세그멘트형 포커스 링(300)은 12개의 포커스 링 세그멘트(340)(예를 들어, 도 1의 포커스 링 세그멘트(140)에 대응)를 포함한다. 다른 예에서는, 다른 개수의 포커스 링 세그멘트가 구현될 수 있다.
각각의 포커스 링 세그멘트(340)는 각 저항성 히팅 소자(350)를 포함한다. 포커스 링 세그멘트(340)의 저항성 히팅 소자(350)는 신호 제어 회로(182)에 전기적으로 결합되도록 구성된 각각의 외부 전기 커넥터(186)의 2개의 노드 사이에 전기적으로 결합된다. 각 외부 전기 커넥터(186)의 2개의 노드 사이에 전기적으로 결합된 저항성 히팅 소자(350)는 전류가 저항성 히팅 소자(350)를 통해 흐르도록 구성되어 열 에너지를 생성한다. 저항성 히팅 소자(350)는 각 포커스 링 세그멘트(340) 내에서 서펀틴(serpentine) 배열로 배열된다. 유전체 재료(352)는 저항성 히팅 소자(350)를 코팅한다. 유전체 재료(352)는 이웃하는 포커스 링 세그멘트(340)의 저항성 히팅 소자(350)를 포함하는 다른 구성요소와의 직접적인 전기 접촉으로부터 저항성 히팅 소자(350)의 전기적 절연을 제공할 수 있다.
포커스 링 세그멘트(240)에 의해 열 에너지를 생성하는 것은 플라즈마 반도체 공정에서 반도체 기판(120)의 엣지에 근접한 플라즈마 에너지를 변경할 수 있다. 포커스 링 세그멘트(340)의 저항성 히팅 소자(350)에 인가되는 RF 전압은 포커스 링 세그멘트(340)에 근접한 플라즈마의 에너지를 증가시킬 수 있다. 다수의 포커스 링 세그멘트(340)를 사용함으로써, 플라즈마의 열 에너지는 포커스 링 세그멘트(340)에 근접하여 국부적으로 제어될 수 있다. 열 에너지를 제어함으로써, 반도체 기판(120)의 엣지에서의 플라즈마가 국부적으로 제어될 수 있으며, 이는 플라즈마 균일성을 향상시킬 수 있다.
본 발명의 일부 실시예에서, 포커스 링 이동 어셈블리는 포커스 링 세그멘트(140)를 측방으로, 방사상 병진이동시키도록(예를 들어, 서포트 표면(116)에 평행한 x-y 평면에서) 구성되는 포커스 링 방사 병진이동 어셈블리(focus ring radial translation assembly)이다. 도 4는 본 발명의 일부 실시예에 따른 포커스 링 세그멘트(140)의 측방, 방사상 병진이동(lateral, radial translation)을 예시하는 세그멘트형 포커스 링(포커스 링 세그멘트(140)를 포함함)의 레이아웃도이다. 각각의 포커스 링 세그멘트(140)는 세그멘트형 포커스 링의 중앙(404)으로부터 각각의 측방, 방사상 방향((예를 들어, 서포트 표면(116) 및/또는 반도체 기판(120)의 상부 표면에 평행한 x-y 평면에서)을 따라 병진이동될 수 있다. 각각의 포커스 링 세그멘트(140)는 서포트 표면(116) 및/또는 반도체 기판(120)에 가장 근접한 근위 위치(410)에 위치될 수 있다. 근위 위치(410)에서, 각 포커스 링 세그멘트(140)는 각 포커스 링 세그멘트(140)의 안쪽 측벽 표면과 반도체 기판(120)의 엣지 사이에 가장 작은 측방, 방사상 갭(412)을 가질 수 있다. 각각의 포커스 링 세그멘트(140)는 서포트 표면(116) 및/또는 반도체 기판으로부터 가장 먼 원위 위치(420)에 위치될 수 있다. 원위 위치(420)에서, 각 포커스 링 세그멘트(140)는 각각의 포커스 링 세그멘트(140)의 안쪽 측벽 표면과 반도체 기판(120)의 엣지 사이에 가장 큰 측방 방사상 갭(422)을 가질 수 있다. 포커스 링 방사 병진이동 어셈블리는 포커스 링 세그멘트를 각각의 근위 위치(410)로부터 원위 위치(420)까지 임의의 각 위치로 측방으로, 방사상 병진이동시킬 수 있다.
도 5는 본 발명의 일부 실시예에 따른 포커스 링 방사 병진이동 어셈블리의 단순화된 단면도이고, 도 6은 포커스 링 방사 병진이동 어셈블리의 사시도이다. 이 예에서 포커스 링 방사 병진이동 어셈블리는 6개의 포커스 링 세그멘트(140)를 지지하고 이동시키도록 구성된다. 다른 예에서, 포커스 링 방사 병진이동 어셈블리는 임의의 개수의 포커스 링 세그멘트(140)를 지지하도록 구성될 수 있다. 반도체 기판(120), 포커스 링 세그멘트(140), ESC(108), 페데스탈(114) 및 컨트롤러(190)는 컨텍스트 파악을 위해 도 5에 도시되어 있다.
포커스 링 방사 병진이동 어셈블리는 구동 샤프트(504)를 갖는 모터(502), 수직 브래킷(508)을 갖는 프레임(506), 측방 병진이동 가이드 트랙(510), 세그멘트 서포트(512) 및 연결부재(514)를 포함한다. 모터(502)는 구동 샤프트(504)를 (예를 들어, z-방향을 따라) 수직으로 돌출시키고 후퇴시키도록 구성된다. 본 발명의 일부 실시예에서, 모터(502)는 스테퍼 모터(예를 들어, 나선형 스테퍼 모터), 공압 모터, 또는 선형 액추에이터/구동 모터이고, 다른 예에서, 모터(502)는 다른 유형의 모터일 수 있다. 모터(502)는 컨트롤러(190)와 통신 가능하게 결합되고, 컨트롤러(190)는 모터(502)의 동작을 제어하도록 구성된다.
모터(502)는 예시된 예에서 프레임(506) 상에 배치되고 프레임(506)에 의해 지지된다. 다른 예에서, 모터(502)와 프레임(506)은 분리되어 서로 고정될 수 있다. 예를 들어, 프레임(506)은 기판 서포트(106)에 부착되거나 일체형일 수 있고, 모터(502)는 페데스탈(114)에 고정적으로 배치될 수 있다.
프레임(506)은 프레임(506)의 엣지를 따라 각각의 위치에 배치된 수직 브래킷(508)을 갖는다. 수직 브래킷(508)은 프레임(506)으로부터 수직으로(예를 들어, z-방향으로) 돌출한다. 각 측방 병진이동 가이드 트랙(510)이 각각의 수직 브래킷(508) 상에(예를 들어, 서포트 표면(116)에 근접한 수직 브래킷(508)의 상단에) 배치된다. 각 세그멘트 서포트(512)는 각각의 측방 병진이동 가이드 트랙(510)에 기계적으로 결합되거나 부착된다. 측방 병진이동 가이드 트랙(510)은 각 측방 병진이동 가이드 트랙(510)을 따라 각 세그멘트 서포트(512)의 측방, 방사상 병진이동을 허용하도록 각 세그멘트 서포트(512)에 배열되고 기계적으로 결합된다.
각각의 연결부재(514)는 각 세그멘트 서포트(512)와 구동 샤프트(504) 사이에 기계적으로 결합된다. 연결부재(514)는 핀(516) 또는 다른 힌지형 커플링을 통해 세그멘트 서포트(512)와 구동 샤프트(504)에 기계적으로 결합된다. 예시된 바와 같이, 연결부재(514)의 제1 단부는 핀(516)을 통해 각 세그멘트 서포트(512)에 기계적으로 결합되고, 제2 단부(예를 들어, 각 제1 단부의 반대편)는 핀(516)을 통해 구동 샤프트(504)에 기계적으로 결합된다. 연결부재(514)(및 핀(516))는 구동 샤프트(504)의 수직 병진이동(예를 들어, z-방향을 따라)을 포커스 링 세그멘트(140)의 측방, 방사상 병진이동(예를 들어, 세그멘트형 포커스 링의 중심으로부터 방사 방향으로 x-y 평면에서)으로 변경하도록 구성된다.
도 7 및 도 8은 도 5 및 도 6의 포커스 링 방사 병진이동 어셈블리에 의한 포커스 링 세그멘트(140)의 측방, 방사상 병진이동을 예시한다. 도 7을 참조하면, 구동 샤프트(504)는 모터(502)로부터 돌출된 위치에 있는데, 이는 세그멘트 서포트(512)가 (연결부재(514)를 통해) 각각의 원위 측방, 방사상 위치에 있게 된다. 각 원위 측방, 방사상 위치에 있는 세그멘트 서포트(512)는 포커스 링 세그멘트(140)와 반도체 기판(120)의 엣지 사이에 각각 최대 측방, 방사상 갭(422)을 발생시킨다.
도 8을 참조하면, 구동 샤프트(504)는 모터(502)의 작동에 의해 후퇴된 위치로 수직으로 이동(802)하며, 이는 세그멘트 서포트(512)가 (연결부재(514)를 통해) 각 근위 측방, 방사상 위치에 있도록 한다. 각 근위 측방, 방사상 위치에 있는 세그멘트 서포트(512)는 포커스 링 세그멘트(140)와 반도체 기판(120)의 엣지 사이에 각각 가장 작은 측방, 방사상 갭(412)을 발생시킨다.
일반적으로, 모터(502)가 구동 샤프트(504)를 도 7의 돌출 위치로 이동시키도록 작동함에 따라, 연결부재(514)는 구동 샤프트(504)의 수직 이동(예를 들어, 상향 이동)을 세그멘트 서포트(512)의 바깥쪽 측방, 방사상 병진이동으로 변경하며, 이는 각각의 측방 병진이동 가이드 트랙(510)을 따라 병진이동한다. 따라서, 돌출된 위치를 향해 구동 샤프트(504)를 이동시키는 모터(502)는 포커스 링 세그멘트(140)와 반도체 기판(120) 사이의 갭을 증가시키도록 작동한다. 모터(502)가 구동 샤프트(504)를 도 8의 후퇴 위치로 이동시키면, 연결부재(514)는 구동 샤프트(504)의 수직 이동(예를 들어, 하향 이동)을 세그멘트 서포트(512)의 내측 측방, 방사상 병진이동으로 변경하는데, 이는 각각의 측방 병진이동 가이드 트랙(510)을 따라 병진이동한다. 따라서, 후퇴 위치를 향해 구동 샤프트(504)를 이동시키는 모터(502)는 포커스 링 세그멘트(140)와 반도체 기판(120) 사이의 갭을 감소시키도록 작동한다.
도 9 및 도 10은 포커스 링 세그멘트(140)와 반도체 기판(120)의 엣지 사이의 갭이 본 발명의 일부 실시예에 따른 플라즈마 제어에 어떻게 기여할 수 있는지를 도시한다. 도 9 및 도 10은 (도 1의 프로세싱 툴(100)에 배치된 바와 같은) 반도체 기판(120) 및 포커스 링 세그멘트(140)의 단면도이다. 도 9에서 측방, 방사상 갭(902)은 반도체 기판(120)과 포커스 링 세그멘트(140) 사이에 있고, 도 10에서 측방, 방사상 갭(1002)은 반도체 기판(120)과 포커스 링 세그멘트(140) 사이에 있다. 도 9의 측방, 방사상 갭(902)은 도 10의 측방, 방사상 갭(1002)보다 크다. 도 9에서, 플라즈마 시스(912)는 방사상 갭(902) 안으로 들어가고, 도 10에서, 플라즈마 시스(1012)는 방사상 갭(1002) 안으로 들어간다. 플라즈마 시스(1012)가 도 10의 방사상 갭(1002)에 들어가는 것보다 플라즈마 시스(912)가 도 9의 방사상 갭(902)에 더 많이 들어간다. 도 9 및 10에서, 플라즈마 시스(912, 1012)는 일반적으로 반도체 기판의 중앙에서 편평하므로, 따라서, 반도체 기판(120)의 중앙의 플라즈마로부터의 이온 충격(914, 1014)은 일반적으로 반도체 기판(120)의 상부 표면에 수직일 수 있다. 도 9에서, 반도체 기판(120)의 엣지에서, 플라즈마 시스(912)는 플라즈마 시스(912)가 방사상 갭(902)에 들어갈 때 만곡되며, 따라서 반도체 기판(120)의 엣지에서 플라즈마로부터의 이온 충격(916)은 대체적으로 반도체 기판(120)의 상부 표면까지 수직이 아닐(예를 들어, 수직으로부터 약간의 각도) 수 있다. 도 10을 참조하면, 반도체 기판(120)의 엣지에서, 플라즈마 시스(1012)는 플라즈마 시스(1012)가 방사상 갭(1002)으로 가볍게 들어감에 따라 덜 심각하게 만곡되며, 따라서 반도체 기판(120)의 엣지에서의 플라즈마로부터의 이온 충격(1016)이 대체적으로 반도체 기판(120)의 상부 표면에 수직인 것에 더 가까울 수 있다. 따라서, 반도체 기판(120)의 중앙에서의 이온 충격(1014) 및 반도체 기판(120)의 엣지에서의 이온 충격(1016) 둘 다 대체적으로 반도체 기판(120)의 상부 표면에 수직일 수 있다. 따라서, 반도체 기판(120)의 엣지와 포커스 링 세그멘트(140) 사이의 갭을 조정하면 플라즈마 시스의 만곡 및 결과적인 반도체 기판(120) 상의 이온 충격 각도를 제어할 수 있다.
본 발명의 일부 실시예에서, 포커스 링 이동 어셈블리는 포커스 링 세그멘트(140)를 (예를 들어, 서포트 표면(116)에 수직인 축에 대해 각각의 각도로) 틸팅하도록 구성되는 포커스 링 틸트 어셈블리이다. 도 11은 본 발명의 일부 실시예에 따른 포커스 링 세그멘트(140)의 틸팅(tilting)을 도시하는 세그멘트형 포커스 링의 포커스 링 세그멘트(140)의 단면도이다. 각각의 포커스 링 세그멘트(140)는 세그멘트형 포커스 링의 중앙으로부터(예를 들어, 서포트 표면(116) 및/또는 반도체 기판(120)의 상부 표면에 평행한 x-y 평면에서) 각 측방, 방사상 방향(402)에 수직인 각 측방 축을 따라 주위로 틸팅될 수 있다. 포커스 링 세그멘트가 틸팅될 수 있는 측방 축은 포커스 링 세그멘트(140) 외부에 있을 수 있거나(예를 들어, 도 11에서 y-방향의 축(1102)) 또는 포커스 링 세그멘트(140)(예를 들어, 도 11의 y 방향의 축(1104))와 교차할 수 있다. 도 11은 포커스 링 세그멘트(140)의 제1 틸트 위치(1112) 및 제2 틸트 위치(1114)를 도시한다. 포커스 링 세그멘트(140)의 상부 표면에 수직인 축(1122)은 제1 틸트 위치(1112) 및 제2 틸트 위치(1114)에 대해 도시된다. 틸트 각도(1132)는 제1 틸트 위치(1112)의 축(1122)과 제2 틸트 위치(1114) 사이에 있다. 틸트 각도(1132)의 범위는 임의의 범위일 수 있다. 틸트 각도(1132)는 포커스 링 세그멘트(140)가 틸팅되지 않은 위치에 있을 때(예를 들어, 포커스 링 세그멘트(140)의 상부 표면이 서포트 표면(116)에 평행함)에 대해 양 또는 음일 수 있다.
도 12는 본 발명의 일부 실시예에 따른 포커스 링 틸트 어셈블리의 단순화된 단면도이다. 이 예에서 포커스 링 틸트 어셈블리는 6개의 포커스 링 세그멘트(140)를 지지하고 이동시키도록 구성된다. 다른 예에서, 포커스 링 틸트 어셈블리는 임의의 수의 포커스 링 세그멘트(140)를 지지하도록 구성될 수 있다. 반도체 기판(120), 포커스 링 세그멘트(140), ESC(108), 페데스탈(114) 및 컨트롤러(190)가 도 12에 컨텍스트 파악을 위해 도시되어 있다.
포커스 링 틸트 어셈블리는 구동 샤프트(1204)를 갖는 모터(1202), 수직 브래킷(1208)을 갖는 고정 프레임(1206), 세그멘트 서포트(1210), 힌지(1212), 가동 프레임(1214) 및 리프트 핀(1216)을 포함한다. 모터(1202)는 구동 샤프트(1204)를 (예를 들어, z-방향을 따라) 수직으로 돌출시키고 후퇴시키도록 구성된다. 본 발명의 일부 실시예에서, 모터(1202)는 스테퍼 모터(예를 들어, 나선형 스테퍼 모터), 공압 모터, 또는 선형 액추에이터/구동 모터이고, 다른 예에서, 모터(1202)는 다른 유형의 모터일 수 있다. 모터(1202)는 컨트롤러(190)에 통신 가능하게 결합되고, 컨트롤러(190)는 모터(1202)의 동작을 제어하도록 구성된다.
모터(1202)는 도 12의 도시된 예에서 고정 프레임(1206) 상에 배치되고 이에 의해 지지된다. 다른 예에서, 모터(1202)와 고정 프레임(1206)은 분리되어 서로에 대해 고정될 수 있다. 예를 들어, 고정 프레임(1206)은 기판 서포트(106)에 부착되거나 일체형일 수 있고, 모터(1202)는 페데스탈(114)에 고정적으로 배치될 수 있다.
고정 프레임(1206)은 고정 프레임(1206)의 엣지를 따라 각각의 위치에 배치된 수직 브래킷(1208)을 갖는다. 수직 브래킷(1208)은 프레임(1206)으로부터 수직으로(예를 들어, z-방향으로) 돌출한다. 각 세그멘트 서포트(1210)는 각 하나 이상의 수직 브래킷(1208)에 기계적으로 결합된다. 세그멘트 서포트(1210)는 힌지(1212)와 같이 세그멘트 서포트(1210)가 틸팅되는 것을 허용하는 임의의 커플링에 의해 하나 이상의 수직 브래킷(1208)에 기계적으로 결합될 수 있다.
가동 프레임(1214)은 구동 샤프트(1204)에 기계적으로 부착된다. 가동 프레임(1214)은 수직 브래킷(1208)을 지나(예를 들어, 이를 통해) 측방으로 연장된다. 리프트 핀(1216)은 가동 프레임(1214)에 기계적으로 부착되고 가동 프레임(1214)으로부터 수직으로(예를 들어, z-방향으로) 돌출한다. 리프트 핀(1216) 중 하나 이상이 각각의 세그멘트 서포트(1210)의 하부 표면과 접촉한다. 리프트 핀(1216)이 세그멘트 서포트(1210)의 하부 표면과 접촉하는 위치는 이 예에서 힌지(1212)가 위치한 곳보다 세그멘트형 포커스 링의 중앙으로부터 측방, 방사상 더 원위이다. 힌지(1212)를 서포트 표면(116), 즉 반도체 기판(120)에 더 근접하게 배치함으로써, 세그멘트 서포트(1210)의 틸팅 작용으로 인해 포커스 링 세그멘트(140)가 서포트 표면(116)에 더 가깝게, 따라서 반도체 기판(120)에 더 가깝게 유지될 수 있다.
도 13a는 본 발명의 일부 실시예에 따른 포커스 링 틸트 어셈블리의 사시도이고, 도 13b는 도 13a의 포커스 링 틸트 어셈블리의 일부에 대한 사시도이다. 도 13a 및 도 13b의 포커스 링 틸트 어셈블리는 대체적으로 도 12의 포커스 링 틸트 어셈블리이다; 따라서 여기서는 유사한 구성요소에 대한 설명을 생략한다. 도 13a 및 도 13b는 기판 서포트(106)에 부착되거나 이와 일체형인 고정 프레임(1306)을 도시한다. 리프트 핀(1216)은 고정 프레임(1306)을 통해(예를 들어, 각 개구(1316)를 통해) 수직으로 연장된다. 도 13a 및 13b에서, 2개의 리프트 핀(1216)은 각 세그멘트 서포트(1210)의 하부 표면과 접촉한다.
도 14 및 도 15는 도 12의 포커스 링 틸트 어셈블리에 의한 포커스 링 세그멘트(140)의 틸팅을 도시한다. 도 14를 참조하면, 구동 샤프트(1204)는 모터(1202)로부터 제1 위치에 있고, 이는 세그멘트 서포트(1210)가 서포트 표면(116)에 평행한 각 상부 표면을 갖도록 한다. 포커스 링 세그멘트(140)의 상부 표면에 수직인 축(1402)은 서포트 표면(116)에 수직인 축(예를 들어, z-방향으로)에 평행하다.
도 15를 참조하면, 구동 샤프트(1204)는 모터(1202)의 작동에 의해 수직으로(1502) 이동하여 제2(예를 들어, 돌출된) 위치로 이동하고, 이는 리프트 핀(1216)이 수직으로 이동하게 한다. 리프트 핀(1216)의 수직 이동은 세그멘트 서포트(1210)의 방사상 원위 부분을 수직으로 밀어낸다. 힌지(1212)가 세그멘트 서포트(1210)를 기계적으로 연결하고 리프트 핀(1216)이 세그멘트 서포트(1210)를 밀면 세그멘트 서포트(1210)가 틸팅되도록 유발된다(예를 들어, 각 힌지(1212)를 중심으로 어느 정도 회전하게 된다). 세그멘트 서포트(1210)의 틸팅은 도 14의 위치에 있는 축(1402)에 대해 도 15의 위치에 있는 축(1402)의 각도(1504) 만큼이다.
일반적으로, 모터(1202)가 구동 샤프트(1204)를 더 후퇴된 위치로 이동시키도록 작동함에 따라, 리프트 핀(1216)은 하강하여 세그멘트 서포트(1210)와 그 위의 포커스 링 세그멘트(140)가 서포트 표면(116) 및/또는 반도체 기판(120)으로부터 멀어지는 회전 방향으로 각 힌지 중심으로 회전하게 한다. 모터(1202)가 구동 샤프트(1204)를 더욱 돌출된 위치로 이동시키도록 작동함에 따라, 리프트 핀(1216)이 상승하여 세그멘트 서포트(1210) 및 그 위의 포커스 링 세그멘트(140)가 서포트 표면(116) 및/또는 반도체 기판(120)을 향하는 회전 방향으로 각 힌지 중심으로 회전하게 된다.
도 16 및 도 17은 본 발명의 일부 실시예에 따라 포커스 링 세그멘트(140)의 틸팅이 플라즈마 제어에 어떻게 기여할 수 있는지를 도시한다. 도 16 및 도 17은 (도 1의 프로세싱 툴(100)에 배치된 바와 같은) 반도체 기판(120) 및 포커스 링 세그멘트(140)의 단면도이다. 도 16에서, 포커스 링 세그멘트(140)는 반도체 기판의 상부 표면과 평행한 상부 표면을 갖고, 도 17에서, 포커스 링 세그멘트(140)는 반도체 기판(120)을 향해 어느 정도 틸팅되어 있다(예를 들어, 회전되어 있다). 도 16에서, 플라즈마 시스(1612)는 반도체 기판(120)의 엣지와 포커스 링 세그멘트(140) 사이의 갭 안으로 들어가고, 도 17에서, 플라즈마 시스(1712)는 갭 안으로 덜 심각하게 들어가 틸팅하는 포커스 링 세그멘트(140)의 윤곽을 그린다. 도 16 및 17에서, 플라즈마 시스(1612, 1712)는 일반적으로 반도체 기판(120)의 중앙에서 편평하고, 따라서 반도체 기판(120)의 중앙에서 플라즈마로부터의 이온 충격(1614, 1714)은 대체적으로 상부 표면에 수직일 수 있다. 도 16에서, 반도체 기판(120)의 엣지에서, 플라즈마 시스(1612)는 플라즈마 시스(1612)가 갭 안으로 들어갈 때 만곡되며, 이에 따라 반도체 기판(120)의 엣지에서의 플라즈마로부터 이온 충격(1616)은 대체적으로 반도체 기판(120)의 상부 표면에 대해 수직이 아닐(예를 들어, 수직으로부터 약간의 각도) 수 있다. 도 17을 참조하면, 반도체 기판(120)의 엣지에서, 플라즈마 시스(1712)는 플라즈마 시스(1712)가 갭 안으로 약간 들어가므로 덜 심하게 만곡되고, 따라서 반도체 기판(120)의 엣지에서 플라즈마로부터의 이온 충격(1716)은 대체적으로 반도체 기판(120)의 상부 표면에 수직인 것에 더 가까울 수 있다. 따라서 반도체 기판(120)의 중앙에서의 이온 충격(1714) 및 반도체 기판(120)의 엣지에서의 이온 충격(1716)은 둘 다 대체적으로 반도체 기판(120)의 상부 표면에 수직일 수 있다. 따라서, 포커스 링 세그멘트(140)의 틸팅을 조정하면 플라즈마 시스의 만곡 및 반도체 기판(120)에 대한 이온 충격의 결과적인 각도를 제어할 수 있다.
본 발명의 일부 실시예에서, 포커스 링 이동 어셈블리는 포커스 링 방사 병진이동 서브-어셈블리 및 포커스 링 틸트 서브-어셈블리를 포함한다. 도 18은 이러한 포커스 링 이동 어셈블리의 예를 도시한다. 일반적으로, 도 18로부터 명백한 바와 같이, 포커스 링 방사 병진이동 서브-어셈블리는 도 5의 포커스 링 방사 병진이동 어셈블리와 유사한 구성요소를 포함하고, 포커스 링 틸트 서브-어셈블리는 도 12의 포커스 링 틸트 어셈블리와 유사한 구성요소를 포함한다. 도 18의 포커스 링 이동 어셈블리의 일부 구성요소는 포커스 링 방사 병진이동 서브-어셈블리와 포커스 링 틸트 서브-어셈블리 모두의 구성요소인 것으로 간주될 수 있다.
포커스 링 이동 어셈블리는 각각의 구동 샤프트(504, 1204)를 갖는 모터(502, 1202), 수직 브래킷(508)을 갖는 프레임(506), 측방 병진이동 가이드 트랙(510), 연결부재(514), 가동 브래킷(1808), 수직 병진이동 가이드 트랙(1810), 세그멘트 서포트(1210), 텔레스코픽 암(1816)을 갖는 프레임(1814) 및 리프트 핀(1216)을 포함한다. 모터(502), 구동 샤프트(504), 프레임(506), 수직 브래킷(508) 및 측방 병진이동 가이드 트랙(510)은 일반적으로 도 5와 관련하여 설명된 바와 같이 구성된다. 각 가동 브래킷(1808)은 각각의 측방 병진이동 가이드 트랙(510)에 기계적으로 연결되거나 부착된다. 측방 병진이동 가이드 트랙(510)은 각 측방 병진이동 가이드 트랙(510)을 따라 각 가동 브래킷(1808)의 측방, 방사상 병진이동을 허용하도록 각 가동 브래킷(1808)에 배열되고 기계적으로 결합된다. 세그멘트 서포트(1210)는 힌지(1212)와 같이 세그멘트 서포트(1210)가 틸팅되는 것을 허용하는 임의의 커플링에 의해 가동식 브래킷(1808)에 기계적으로 결합될 수 있다.
각각의 연결부재(514)는 각 가동 브래킷(1808)과 구동 샤프트(504) 사이에 기계적으로 결합된다. 연결부재(514)는 핀(516) 또는 다른 힌지형 커플링을 통해 가동 브래킷(1808)과 구동 샤프트(504)에 기계적으로 결합된다. 연결부재(514)(및 핀(516))는 구동 샤프트(504)의 수직 병진이동(예를 들어, z-방향을 따라)을 포커스 링 세그멘트(140)의 측방, 방사상 병진이동(예를 들어, 세그멘트형 포커스 링의 중앙으로부터 방사상 방향으로 x-y 평면에서)으로 변경하도록 구성된다.
모터(1202)는 구동 샤프트(504) 상에 배치되고 이에 의해 지지된다. 프레임(1814)은 모터(1202)의 구동 샤프트(1204)에 기계적으로 부착된다. 텔레스코픽 암(1816)은 프레임(1814)에 기계적으로 부착된다. 텔레스코픽 암(1816)의 방사상 외측 부분(예를 들어, 튜브)은 프레임(1814)에 기계적으로 부착된 텔레스코픽 암(1816)의 방사상 내측 부분에 대해 방사상으로 병진이동되도록 구성된다. 텔레스코픽 암(1816)의 방사상 외측 부분은 수직 병진이동 가이드 트랙(1810)에 기계적으로 결합된다. 리프트 핀(1216)은 텔레스코픽 암(1816)의 각각의 방사상 외측 부분에 기계적으로 부착되고 텔레스코픽 암(1816)으로부터 수직으로(예를 들어, z-방향으로) 돌출한다. 텔레스코픽 암(1816) 및 수직 병진이동 가이드 트랙(1810)은 가동 브래킷(1808)이 측방 병진이동 가이드 트랙(510)을 따라 방사상, 측방으로 이동함에 따라 각 세그멘트 서포트(1210)에 대한 리프트 핀(1216)의 포지셔닝을 유지하도록 구성된다. 수직 병진이동 가이드 트랙(1810)은 일반적으로 각 가동 브래킷(1808)에 대한 텔레스코픽 암(1816)의 방사상 외측 부분의 측방 이동을 허용하지 않는다. 따라서, 가동 브래킷(1808)이 측방으로, 방사상으로 이동함에 따라, 각 텔레스코픽 암(1816)은 가동 브래킷(1808)의 이동에 대응하여 후퇴되거나 돌출된다.
일반적으로, 모터(502)가 구동 샤프트(504)를 수직으로 이동(1830)하도록 작동할 때, 연결부재(514)는 구동 샤프트(504)의 수직 이동(1830)을 가동 브래킷(1808)(따라서 세그멘트 서포트(1210))의 측방, 방사상 병진이동으로 변경하며, 이는 각 측방 병진이동 가이드 트랙(510)을 따라서 병진이동한다. 따라서, 구동 샤프트(504)를 수직으로 이동시키는(1830) 모터(502)는 세그멘트 서포트(1210)를 측방, 방사상으로 병진이동(1832)하도록 작동하여 포커스 링 세그멘트(140)와 반도체 기판(120) 사이의 갭을 조정한다. 일반적으로, 모터(1202)가 구동 샤프트(1204)를 수직으로 이동(l834)하도록 작동할 때, 텔레스코픽 아암(1816)은 수직 병진이동 가이드 트랙(1810)을 따라 수직으로 병진이동되고, 이는 리프트 핀(1216)이 수직으로 이동되게 한다. 리프트 핀(1216)의 수직 이동은 세그멘트 서포트(1210) 및 그 위의 각 포커스 링 세그멘트(140)가 각 힌지(1212)를 중심으로 틸팅되게(1836) 한다.
예시된 예에서, 모터(1202)는 구동 샤프트(504) 상에 배치되고 이에 의해 지지되므로, 모터(502)가 구동 샤프트(504)를 이동시키도록 작동될 때, 모터(1202)는 일부 경우에 모터(502)의 작동과 상호적으로 또는 연동하여 작동할 수 있다. 예를 들어, 모터(502)가 세그멘트 서포트(1210)를 측방으로 이동하도록 작동하는 경우, 구동 샤프트(504)의 이동은 모터(1202)와 구동 샤프트(1204)를 수직으로 이동시키고, 이는 리프트 핀(1216)의 수직 이동을 유발한다. 이러한 상황에서 세그멘트 서포트(1210)의 틸팅이 방사상, 측면 이동으로 유지되어야 하는 경우, 구동 샤프트(1204)는 구동 샤프트(504)로부터 동일한 이동 거리로 반대 방향으로 이동될 것이다. 모터(502, 1202)에 통신 가능하게 결합된 컨트롤러(190)는 모터(502, 1202)의 일반적인 제어 외에 구동 샤프트(504, 1204)의 이러한 움직임을 제어하고 조정할 수 있다.
본 발명의 일부 실시예에서, 포커스 링 이동 어셈블리는 포커스 링 방사상 병진이동 서브-어셈블리 및/또는 포커스 링 틸트 서브-어셈블리에 더하여 포커스 링 수직 병진이동 서브-어셈블리를 포함한다. 도 19, 20 및 21은 본 발명의 일부 실시예에 따른 포커스 링 수직 병진이동 서브-어셈블리를 포함하는 각각의 포커스 링 이동 어셈블리의 단순화된 단면도이다. 포커스 링 수직 병진이동 서브-어셈블리는 구동 샤프트(1904)를 갖는 모터(1902)를 포함하고 프레임(1906)을 포함한다. 프레임(1906)은 구동 샤프트(1904)에 기계적으로 부착된다. 모터(1902)는 컨트롤러(190)에 통신 가능하게 결합되고, 컨트롤러(190)는 모터(1902)의 작동을 제어하도록 구성된다.
도 19를 참조하면, 포커스 링 이동 어셈블리는 포커스 링 방사 병진이동 서브-어셈블리에 더하여 포커스 링 수직 병진이동 서브-어셈블리를 포함한다. 포커스 링 방사 병진이동 서브-어셈블리는 도 5의 포커스 링 방사 병진이동 어셈블리이다. 프레임(506)은 프레임(1906)에 기계적으로 부착되고 프레임(1906)에 의해 지지된다. 도 5와 관련하여 설명된 바와 같이, 모터(502)에 의한 구동 샤프트(504)의 수직 이동(1920)은 세그멘트 서포트(512)의 측방, 방사상 병진이동(1922)을 야기한다. 구동 샤프트(1904)의 수직 이동(1910)은 포커스 링 방사 병진이동 서브-어셈블리의 수직 이동을 야기하고, 그에 따라 세그멘트 서포트(512)의 수직 이동(1912)을 야기한다.
도 20을 참조하면, 포커스 링 이동 어셈블리는 포커스 링 틸트 서브-어셈블리에 더하여 포커스 링 수직 병진이동 서브-어셈블리를 포함한다. 포커스 링 틸트 서브-어셈블리는 도 12의 포커스 링 틸트 어셈블리이다. 프레임(1206)은 프레임(1906)에 기계적으로 부착되고 프레임(1906)에 의해 지지된다. 도 12와 관련하여 설명된 바와 같이, 모터(1202)에 의한 구동 샤프트(1204)의 수직 이동(2020)은 세그멘트 서포트(1210)의 틸팅(2022)을 야기한다. 구동 샤프트(1904)의 수직 이동(1910)은 포커스 링 틸트 서브-어셈블리의 수직 이동을 야기하고, 이에 따라 세그멘트 서포트(1210)의 수직 이동(1912)이 발생한다.
도 21을 참조하면, 포커스 링 이동 어셈블리는 포커스 링 방사 병진이동 서브-어셈블리 및 포커스 링 틸트 서브-어셈블리에 더하여 포커스 링 수직 병진이동 서브-어셈블리를 포함한다. 포커스 링 방사 병진이동 서브-어셈블리 및 포커스 링 틸트 서브-어셈블리는 도 18에 대하여 도시되고 설명된 것이다. 프레임(506)은 프레임(1906)에 기계적으로 부착되고 이에 의해 지지된다. 도 18에 대해 설명된 바와 같이, 모터(502)에 의한 구동 샤프트(504)의 수직 이동(1830)은 세그멘트 서포트(1210)의 측방, 방사상 병진이동(1832)을 야기하고, 모터(1202)에 의한 구동 샤프트(1204)의 수직 이동(1834)은 세그멘트 서포트(1210)의 틸팅(1836)을 야기한다. 구동 샤프트(1904)의 수직 이동(1910)은 포커스 링 방사 병진이동 서브-어셈블리와 포커스 링 틸트 서브-어셈블리의 수직 이동을 유발하고, 그에 따라 세그멘트 서포트(1210)의 수직 이동(1912)을 발생시킨다.
도 22 및 도 23은 본 발명의 일부 실시예에 따라 포커스 링 세그멘트(140)의 수직 병진이동이 어떻게 플라즈마 제어에 기여할 수 있는지를 도시한다. 도 22 및 도 23은 (도 1의 프로세싱 툴(100)에 배치된 바와 같은) 반도체 기판(120) 및 포커스 링 세그멘트(140)의 단면도이다. 도 22에서, 포커스 링 세그멘트(140)는 제1 수직 위치에 있고, 도 23에서, 포커스 링 세그멘트(140)는 제1 수직 위치보다 높은 제2 수직 위치에 있다. 도 22에서, 플라즈마 시스(2212)는 반도체 기판(120)의 엣지와 포커스 링 세그멘트(140) 사이의 갭 안으로 들어가고, 도 23에서, 플라즈마 시스(2312)는 포커스 링 세그멘트(140)까지 윤곽을 이루며, 플라즈마 시스(2212, 2312)는 대체적으로 반도체 기판(120)의 중앙에서 편평하므로, 반도체 기판(120)의 중앙에서의 플라즈마로부터의 이온 충격(2214, 2314)은 대체적으로 반도체 기판(120)의 상부 표면에 수직일 수 있다. 도 22에서, 반도체 기판(120)의 엣지에서, 플라즈마 시스(2212)는 플라즈마 시스(2212)가 갭 안으로 들어갈 때 만곡되며, 따라서 반도체 기판(120)의 엣지에서 플라즈마로부터의 이온 충격(2216)은 대체적으반도체 기판(120)의 상부 표면에 대해 수직이 아닐(예를 들어, 수직으로부터 약간의 각도) 수 있다. 도 23을 참조하면, 반도체 기판(120)의 엣지에서, 플라즈마 시스(2312)는 플라즈마 시스(2312)가 포커스 링 세그멘트(140)까지 윤곽을 이루기 때문에 덜 심하게 만곡되며, 따라서 반도체 기판(120)의 엣지에서 플라즈마로부터의 이온 충격(2316)은 대체적으로 반도체 기판(120)의 상부 표면에 수직인 것에 더 가까울 수 있다. 따라서, 반도체 기판(120)의 중앙에서의 이온 충격(2314) 및 반도체 기판(120) 엣지에서의 이온 충격(2316)은 둘 다 반도체 기판(120)의 상부 표면에 대체적으로 수직일 수 있다. 따라서, 포커스 링 세그멘트(140)의 수직 위치를 조정하면 플라즈마 시스의 만곡과 반도체 기판(120)에 대한 이온 충격의 결과적인 각도를 제어할 수 있다.
도 24는 본 발명의 일부 실시예에 따른 프로세싱 툴(100)의 RF 전력 시스템(2400)의 개략도이다. RF 전력 시스템(2400)은 RF 전력 공급기(2402), s개의 신호 제어 회로(2404), 및 s개의 전극(2406)을 포함한다. RF 전력 공급기(2402)는 RF 전력 공급기(164, 168, 180)(각각은 RF 전력 발생기 및 RF 매칭 네트워크를 포함할 수 있음)일 수 있다; 신호 제어 회로(2404)는 신호 제어 회로(166, 172, 182)일 수 있다; 전극(2406)은 RF 전극(132), 바이어스 전극(136), 및/또는 포커스 링 세그멘트(140)의 전극(250) 및/또는 저항성 히팅 소자(350)일 수 있다.
각각의 신호 제어 회로(2404)는 각 전압/전력 제어 회로(2412) 및 각 위상 제어 회로(2414)를 포함한다. 예를 들어, 신호 제어 회로(2404-1)는 전압/전력 제어 회로(2412-1) 및 위상 제어 회로(2414-1)를 포함하며, 신호 제어 회로(2404-s)는 전압/전력 제어 회로(2412-s) 및 위상 제어 회로(2414-s)를 포함한다. 각각의 전압/전력 제어 회로(2412)는 각각의 신호 제어 회로(2404)의 입력 노드이며 RF 전력 공급기(2402)의 출력 노드에 전기적으로 결합되는 입력 노드를 갖는다. 각각의 전압/전력 제어 회로(2412)는 각각의 위상 제어 회로(2414)의 입력 노드에 전기적으로 결합된 출력 노드를 갖는다. 각각의 위상 제어 회로(2414)는 각각의 전극(2406)에 전기적으로 결합되는 각 신호 제어 회로(2404)의 출력 노드인 출력 노드를 갖는다. 각 신호 제어 회로(2404)의 전압/전력 제어 회로(2412) 및 위상 제어 회로(2414)는 각 신호 제어 회로(2404)에 대한 하나 이상의 설정점을 수신하기 위해 예를 들어 컨트롤러(190)에 통신 가능하게 결합된다. 설정점(들)은 전압/전력 제어 회로(2412)의 이득과 위상 제어 회로(2414)의 위상 오프셋을 선택적으로 구성하는 숫자 또는 코드이다.
본 발명의 일부 실시예에서, 전압/전력 제어 회로(2412)는 RF 전압을 수신하고 수신된 RF 전압에 대해 이득 조정된 RF 전압을 출력하도록 구성된 증폭기 및 선택적으로 구성 가능한 임피던스 네트워크를 포함할 수 있다. 선택적으로 구성 가능한 임피던스 네트워크는 예를 들어 다수의 병렬 연결된 스위치드 저항기를 포함할 수 있다. 예를 들어, 스위치드 저항기는 트랜지스터의 채널과 전기적으로 직렬로 연결된 저항기를 포함할 수 있다. 예를 들어, 설정점의 비트 또는 설정점의 디코딩으로 인한 비트일 수 있는 신호는 트랜지스터의 게이트에 인가되어 트랜지스터의 채널이 전도성 상태 또는 비전도성 상태가 되도록 선택적으로 유발할 수 있다. 선택적으로 저항기를 병렬로 전기적으로 연결 및/또는 연결 해제함으로써, 전압/전력 제어 회로(2412)의 이득이 선택적으로 구성될 수 있다. 당업자는 전압/전력 제어 회로(2412)에 대한 구성 및 이러한 전압/전력 제어 회로(2412)가 저항기, 커패시터 및/또는 인덕터와 같은 임피던스 요소의 임의의 조합을 사용하여 다양한 이득을 구현하도록 선택적으로 구성할 수 있는 방법을 쉽게 이해할 것이다.
유사하게, 본 발명의 일부 실시예에서, 위상 제어 회로(2414)는 RF 전압을 수신하고 수신된 RF 전압에 대해 위상 오프셋 조정된 RF 전압을 출력하도록 구성된 증폭기 및 선택적으로 구성 가능한 임피던스 네트워크를 포함할 수 있다. 선택적으로 구성 가능한 임피던스 네트워크는 예를 들어 저항기, 커패시터 및/또는 인덕터를 포함하는 다수의 병렬 연결된 스위치드 임피던스 요소를 포함할 수 있다. 예를 들어, 설정점의 비트 또는 설정점의 디코딩으로 인한 비트일 수 있는 신호는 트랜지스터의 게이트에 인가되어 트랜지스터의 채널이 전도성 상태 또는 비전도성 상태가 되도록 선택적으로 야기할 수 있다. 임피던스 요소를 병렬로 선택적으로 전기적으로 연결 및/또는 연결 해제함으로써, 위상 제어 회로(2414)의 위상 오프셋이 선택적으로 구성될 수 있다. 당업자는 위상 제어 회로(2414)에 대한 구성 및 그러한 위상 제어 회로(2414)가 어떻게 다른 위상 오프셋을 구현하도록 선택적으로 구성될 수 있는지 쉽게 이해할 것이다.
도 25는 본 발명의 일부 실시예에 따른 프로세싱 툴(100)로 구현 될 수 있는 RF 전력 시스템(2500)의 개략도이다. 도 25의 RF 전력 시스템(2500)은 도 24의 RF 전력 시스템(2400)의 변형이다. RF 전력 시스템(2400)은 다중 주파수 RF 전력 시스템이다. RF 전력 시스템(2400)은 t개의 RF 전력 공급기(2402)를 포함한다. 각각의 RF 전력 공급기(2402)는 목표 주파수에서 RF 전압을 생성하도록 구성되고, RF 전력 공급기(2402)의 목표 주파수는 상이할 수 있다. 예를 들어, RF 전력 공급기(2402-1)의 목표 주파수는 13.56MHz일 수 있고, RF 전력 공급기(2402-t)의 목표 주파수는 60MHz일 수 있다.
RF 전력 시스템(2500)은 각각의 RF 전력 공급기(2402)에 대해 s개의 신호 제어 회로(2404)를 포함한다. 전체적으로, RF 전력 시스템(2500)은 (s x t)개의 신호 제어 회로(2404)를 포함한다. 예시에서, 각각의 신호 제어 회로(2404)는 "-ij" 지정이 첨부되는데, 여기서 i는 주어진 신호 제어 회로(2404)가 어느 전극(2406)과 연관되어 있는지를 나타내고, j는 주어진 신호 제어 회로(2404)가 어느 RF 전력 공급기(2402)와 연관되어 있는지를 나타낸다. 각각의 신호 제어 회로(2404)는 전압/전력 제어 회로(2412) 및 위상 제어 회로(2414)를 포함하고 도 24와 관련하여 위에서 설명한 바와 같이 구성된다.
각각의 RF 전력 공급기(2402)에 대해, 각각의 RF 전력 공급기(2402)의 출력 노드는 해당 RF 전력 공급기(2402)와 연관된 s개의 신호 제어 회로(2404)의 입력 노드에 전기적으로 결합된다. 각각의 신호 제어 회로(2404)는 각 RF 아이솔레이션 필터(2502)(이는 신호 제어 회로(2404)와 마찬가지로 지정이 첨부되어 있음)의 입력 노드에 전기적으로 결합된 출력 노드를 갖는다. 각각의 RF 아이솔레이션 필터(2502)는 연관된 RF 전력 공급기(2402)에 의해 생성된 RF 전압의 목표 주파수를 갖는 RF 전압을 통과시키도록 구성된다. 각각의 RF 아이솔레이션 필터(2502)는 목표 주파수로부터 어떤 양만큼의 주파수의 임의의 신호를 제거하거나 감소시킬 수 있다. 예를 들어, RF 아이솔레이션 필터(2502)는 연관 RF 전력 공급기(2402)에 의해 생성된 RF 전압의 주파수에 중심을 둔 대역통과 필터일 수 있다.
RF 전력 시스템(2500)은 s개의 아날로그 합산기/가산기 회로(2504)를 포함한다. 각각의 아날로그 합산기/가산기 회로(2504)는 t개의 입력 노드를 가지며 각각의 전극(2406)과 연관된다. 각각의 RF 아이솔레이션 필터(2502)의 출력 노드는 주어진 전극(2406)과 연관된 아날로그 합산기/가산기 회로(2504)의 각각의 입력 노드에 전기적으로 결합된다. 각각의 아날로그 합산기/가산기 회로(2504)는 각각의 RF 아이솔레이션 필터(2502)로부터 수신된 t개의 RF 전압을 합산하여 RF 전압을 생성하도록 구성된다. 각각의 아날로그 합산기/가산기 회로(2504)는 아날로그 합산기/가산기 회로(2504)가 연관되는 전극(2406)에 전기적으로 결합된 출력 노드를 갖는다. 아날로그 합산기/가산기 회로(2504)에 의해 생성된 RF 전압은 출력 노드에서 전극(2406)으로 출력된다. 서로 다른 주파수를 갖는 RF 전압을 생성하는 다수의 RF 전력 공급기(2402)를 구비함으로써, RF 전압은 전극(2406)에 인가되는 다수의 RF 구성요소를 포함할 수 있다. RF 전력 시스템(2500)의 다른 측면은 도 24의 RF 전력 시스템(2400)의 설명을 포함하는 이전 설명을 고려하면 당업자에게 명백하다.
도 26은 본 발명의 일부 실시예에 따른 프로세서-기반 시스템(2600)을 도시한다. 프로세서-기반 시스템(2600)은 컴퓨터, 서버, PLC 등 또는 이들의 조합이거나 이를 포함할 수 있다. 프로세서-기반 시스템(2600)은 컨트롤러(190)로서 또는 본 발명에 설명된 임의의 동작을 구현하기 위한 임의의 다른 프로세서-기반 시스템으로서 구현될 수 있다. 프로세서-기반 시스템(2600)은 하나 이상의 프로세서(2602), 메모리 시스템(2612), 통신 버스(2622), 하나 이상의 입력/출력(I/O) 인터페이스(2632) 및 네트워크 인터페이스(2642)를 포함한다.
각각의 프로세서(2602)는 하나 이상의 프로세서 코어(2604)를 포함할 수 있다. 각각의 프로세서(2602) 및/또는 프로세서 코어(2604)는 예를 들어, 중앙 처리 장치(CPU), 축소 명령 집합 컴퓨팅(RISC) 프로세서, 복합 명령 집합 컴퓨팅(CISC) 프로세서, 그래픽 처리 장치(GPU), 디지털 신호 프로세서(DSP), 주문형 집적 회로(ASIC) 등 또는 이들의 조합과 같은 강화된 프로세서 또는 FPGA와 같은 프로그래밍 가능한 로직 상에 구현된 소프트 프로세서일 수 있다.
메모리 시스템(2612)은 하나 이상의 메모리 컨트롤러(2614) 및 메모리(2616)를 포함한다. 메모리 컨트롤러(2614)는 특정 메모리(2616) 또는 메모리(2616)의 서브세트에 대한 읽기 및/또는 쓰기 액세스를 제어하도록 구성된다. 메모리(2616)는 메인 메모리, 디스크 저장소, 또는 이들의 임의의 적절한 조합을 포함할 수 있다. 메모리(2616)는 동적 랜덤 액세스 메모리(DRAM), 정적 랜덤 액세스 메모리(SRAM), 삭제 가능 프로그래밍 가능 읽기 전용 메모리(EPROM), 전기적 삭제 가능 프로그래밍 가능 읽기 전용 메모리(EEPROM), 플래시 메모리, 솔리드 스테이트 스토리지 등과 같은 임의 유형의 휘발성 또는 비휘발성 메모리를 포함할 수 있다. 메모리(2616)는 비일시적 기계 판독 가능 저장 매체이다. 명령어(2618)는 메모리(2616)에 저장된다. 명령어(2618)는 기계 실행 가능 코드(예를 들어, 기계 코드)일 수 있고 펌웨어, 소프트웨어, 프로그램, 애플리케이션, 또는 기타 기계 실행 가능 코드를 포함할 수 있다. 명령어(2618)는 예를 들어 하나 이상의 프로세서(2602)에 의해 실행될 때 여기에 설명된 다양한 기능 및 동작을 수행하는 소프트웨어 모듈(2620)을 구현할 수 있다.
하나 이상의 I/O 인터페이스(2632)는 하나 이상의 I/O 장치(2634)에 전기적으로 및/또는 통신 가능하게 결합되도록 구성된다. I/O 장치(2634)는 신호 제어 회로(166, 172, 182) 및 모터(502, 1202, 1902)를 포함한다. 신호 제어 회로(166, 172, 182) 및 모터(502, 1202, 1902)는 I/O 인터페이스(2632)를 통해 각각의 설정점을 수신할 수 있다. 다른 예시적인 I/O 장치(2634)는 키보드, 마우스, 디스플레이 장치, 프린터 등을 포함한다. 하나 이상의 I/O 인터페이스(2632)는 산업용 애플리케이션 연결, USB(Universal Serial Bus) 연결, HDMI(High-Definition Multimedia Interface) 연결, Bluetooth® 회로 등과 같은 커넥터 또는 결합 회로를 포함할 수 있다.
네트워크 인터페이스(2642)는 네트워크(2644)에 통신 가능하게 결합되도록 구성된다. 네트워크 인터페이스(2642)는 이더넷 연결과 같은 유선 통신을 위한 회로를 포함할 수 있고 및/또는 Wi-Fi® 통신용 회로와 같은 무선 통신을 위한 회로를 포함할 수 있다. 예를 들어, 네트워크(2644)에 통신 가능하게 연결된 하나 이상의 컴퓨터 및/또는 서버는 네트워크(2644) 및 네트워크 인터페이스(2642)를 통해 레시피, 공정 조건 등을 프로세서-기반 시스템(2600)에 전달할 수 있다.
통신 버스(2622)는 하나 이상의 프로세서(2602), 메모리 시스템(2612), 하나 이상의 I/O 인터페이스(2632) 및 네트워크 인터페이스(2642)에 통신 가능하게 연결된다. 다양한 구성요소는 통신 버스(2622)를 통해 서로 간에 통신할 수 있다. 통신 버스(2622)는 통신을 중재하기 위한 중재자를 포함시키는 등의 방식으로 통신의 흐름을 제어할 수 있다.
도 27은 본 발명의 일부 실시예에 따른 반도체 프로세싱 방법(2700)의 흐름도이다. 방법(2700)은 이전에 설명된 프로세싱 툴(100)을 사용하여 구현될 수 있다. 방법(2700)의 동작은 컨트롤러(190)에 의해(예를 들어, 하나 이상의 프로세서(2602)에 의한 명령어(2618)의 실행에 의해) 개시 및/또는 제어될 수 있다. 블록(2702)에서, 반도체 기판(120)은 프로세싱 툴(100)의 챔버(102) 내로 그리고 챔버(102) 내의 기판 서포트(106)(예를 들어, ESC(108)) 상으로 이송된다. 세그멘트형 포커스 링(포커스 링 세그멘트(140)를 포함함)은 반도체 기판(120)이 챔버(102) 내로 이송될 때 포커스 링 이동 어셈블리 상에 배치될 수 있다. 반도체 기판(120)은 척킹 전극(122)에 DC 전압을 인가함으로써(예를 들어, 반도체 기판(120)을 척킹하기 위해) ESC(108)에 고정될 수 있다. DC 전압은 DC 전력 공급기(160)에 의해 생성되어 척킹 전극(122)에 인가될 수 있다. 반도체 기판(120)이 챔버(102) 내로 이송되고 서포트 표면(116) 상에 배치되면, 세그멘트형 포커스 링은 반도체 기판(120)을 둘러싸며 측방으로 배치된다.
블록(2704)에서, 세그멘트형 포커스 링의 포커스 링 세그멘트(140)는 반도체 기판(120)에 대해 각각의 위치로 이동된다. 포커스 링 세그멘트(140)는 반도체 기판(120)과 포커스 링 세그멘트(140) 사이의 갭을 조정하기 위해 측방으로, 방사상 병진이동됨으로써 이동될 수 있다. 포커스 링 세그멘트(140)는 반도체 기판(120)의 상부 표면에 대한 포커스 링 세그멘트(140)의 상부 표면의 각도를 조정하기 위해 틸팅되거나 회전됨으로써 이동될 수 있다. 추가적으로, 포커스 링 세그멘트(140)는 수직으로 병진이동됨으로써 이동될 수 있다. 전술한 바와 같이, 이동의 임의의 조합 또는 순열(permutation)이 구현될 수 있다. 포커스 링 세그멘트(140)는 이전에 설명된 임의의 포커스 링 이동 어셈블리일 수 있는 포커스 링 이동 어셈블리 또는 임의의 다른 어셈블리에 의해 이동될 수 있다. 전술한 바와 같이, 컨트롤러(190)는 각각의 모터(502, 1202, 1902)가 포커스 링 세그멘트(140)를 이동시키도록 유발시킬 수 있다.
블록(2706)에서, 플라즈마 반도체 공정은 프로세싱 툴(100)의 챔버(102)에서 수행된다. 플라즈마 반도체 공정은 예를 들어 에칭 공정, 증착 공정, 또는 임의의 다른 적용 가능한 공정일 수 있다. 예시적인 플라즈마 반도체 공정에는 스퍼터링, PVD, MDP, PECVD, IBE 및 RIE가 포함된다. 블록(2706)은 블록(2708)에서 챔버(102)의 프로세싱 볼륨(154)에서 플라즈마를 생성하는 단계를 포함한다. 반도체 기판(120)은 프로세싱 볼륨(154) 내에서 플라즈마에 노출될 수 있다. 플라즈마는 가스를 챔버(102) 내로 유동시키고(예를 들어, 가스 공급 시스템(148)으로부터 그리고 가스 유입구(146), 가스 분배 플레이트(142) 및 가스 샤워헤드(144)를 통해) RF 전압을 각각의 RF 전극(132)에 인가함으로써 생성될 수 있다. 플라즈마는 RF 전극(132)의 RF 전압과 접지되는 샤워헤드(144)의 결과로 생성될 수 있다.
블록(2706)은 블록(2710)에서 반도체 기판(120)의 주변에서 플라즈마를 제어하는 단계를 더 포함한다. 편의을 위해 별도로 설명되지만, 블록(2708, 2710)은 동일한 동작(들)에 의해 구현될 수 있다. 플라즈마는 RF 전극(132)에 인가되는 RF 전압에 의해 반도체 기판(120)의 주변에서 제어될 수 있다. 플라즈마는 포커스 링 세그멘트(140)를 포함하는 세그멘트형 포커스 링을 사용하여 주변에서 제어될 수 있다.
도 2a 및 도 2b에서와 같이 포커스 링 세그멘트(140)가 각각의 전극(250)을 포함하는 예에서, 플라즈마는 주변의 전자기장을 제어하기 위하여 포커스 링 세그멘트(140)의 전극(250)에 각각의 RF 전압(예를 들어, RF 신호)을 인가함으로써 주변에서 제어될 수 있다. 도 3a 및 도 3b에서와 같이 포커스 링 세그멘트(140)가 각각의 저항성 히팅 소자(350)를 포함하는 예에서, 플라즈마는 열 에너지를 생성하기 위하여 저항성 히팅 소자(350)를 통해 전류가 흐르도록 포커스 링 세그멘트(140)의 저항성 히팅 소자(350)에 각각의 RF 전압(예를 들어, RF 신호)을 인가함으로써 주변에서 제어될 수 있다. 전극(250)이든 저항성 히팅 소자(350)이든, 전압은 RF 전력 공급기(180) 및 신호 제어 회로(182)를 통해 공급될 수 있으며, 이는 예를 들어 전술한 바와 같이 컨트롤러(190)에 의해 제어될 수 있다.
플라즈마는 반도체 기판(120)에 대한 포커스 링 세그멘트(140)의 각각의 위치에 의해 반도체 기판(120)의 주변에서 제어될 수 있다. 전술한 바와 같이, 포커스 링 세그멘트(140)의 측방, 방사상 거리, 틸팅 및/또는 수직 포지셔닝은 전술한 바와 같이 주변부에서 플라즈마를 제어할 수 있다. 포지셔닝의 임의의 조합이나 순열이 구현될 수 있다. 포지셔닝은 블록(2704)에서 포커스 링 세그멘트(140)의 이동에 의해 달성될 수 있다.
추가적으로, 바이어스 전극(136)의 바이어싱은 블록(2708, 2710) 중 수행될 수 있다. 바이어싱은 바이어스 전극(136)에 RF 바이어스 전압을 인가하는 것을 포함할 수 있다.
블록(2712)에서, 플라즈마 반도체 공정이 종료되고, 반도체 기판(120)이 프로세싱 툴(100)의 챔버(102) 밖으로 이송된다. 플라즈마 반도체 공정의 종료 시, RF 전압은 RF 전극(132) 및 바이어스 전극(136)에 인가되는 것을 중단할 수 있다(예를 들어, RF 전력 공급기(164, 168)를 끄는 것). 또한, 전압은 포커스 링 세그멘트(140)의 전극(250) 또는 저항성 히팅 소자(350)에 인가되는 것을 중단할 수 있다(예를 들어, RF 전력 공급기(180)를 끄는 것). 가스는 챔버(102) 내로 공급되는 것을 중단하고 챔버(102) 밖으로 배출될 수 있다. 그 후, 포커스 링 이동 어셈블리는 반도체 기판(120)을 이송하기 위한 간격을 제공하기 위해 포커스 링 세그멘트(140)를 어떤 위치로 이동할 수 있다. DC 전압은 ESC(108)로부터 반도체 기판(120)을 릴리즈하도록 (예를 들어, DC 전력 공급기(1l60)를 꺼서) 중단될 수 있다. 그 후, 반도체 기판(120)은 챔버(102) 외부로 이송될 수 있다.
도 28은 본 발명의 일부 실시예에 따른 반도체 프로세싱을 위한 방법(2800)의 흐름도이다. 블록(2802)에서, 도 27과 관련하여 설명된 것과 같은 플라즈마 반도체 공정은 프로세싱 툴(100)을 사용하여 제1 복수의 반도체 기판(예를 들어, 하나 이상의 반도체 기판 로트)에 대해 수행된다. 플라즈마 반도체 공정은 제1 공정 조건을 갖고 수행된다. 제1 공정 조건은 적용 가능한 경우, 신호 제어 회로(166, 172, 182)와 모터(502, 1202, 1902)의 설정점을 포함할 수 있다. 각각의 설정점에 기초하여, RF 전압이 RF 전극(132)에 인가되고; RF 전압은 바이어스 전극(136)에 인가되며; RF 전압(예를 들어, RF 신호)은 포커스 링 세그멘트(140)의 전극(250) 또는 저항성 히팅 소자(350) 에 인가되며; 및 포커스 링 세그멘트(140)는 측방, 방사상 위치, 틸트 위치, 및/또는 수직 위치에 따라 포지셔닝된다.
블록(2804)에서, 제1 복수의 기판의 각각의 중앙에 근접한 제1 복수의 반도체 기판의 각 제1 특성이 측정되고, 블록(2806)에서, 제1 복수의 기판의 각 엣지에 근접한 제1 복수의 반도체 기판의 각 제2 특성이 측정된다. 제1 특성과 제2 특성은 동일한 특징 또는 구성 요소일 수 있다; "제1" 및 "제2"의 사용은 참조의 편의를 위한 것이다. 측정은 계측 도구를 사용하여 수행할 수 있다. 본 발명의 일부 실시예에서, 제1 및 제2 특성은 플라즈마 반도체 공정에 의해 에칭된 리세스의 프로파일 각도이거나 이를 포함할 수 있다. 본 발명의 일부 실시예에서, 제1 및 제2 특성은 플라즈마 반도체 공정에 의해 에칭된 리세스의 깊이이거나 이를 포함할 수 있다. 본 발명의 일부 실시예에서, 제1 및 제2 특성은 플라즈마 반도체 공정에 의해 증착된 막의 두께일 수 있거나 이를 포함할 수 있다. 다른 특성도 측정될 수 있다. 제1 특성과 제2 특성 사이의 변화는 제1 복수의 기판이 처리되었을 때 플라즈마 반도체 공정에서의 플라즈마의 불균일성을 나타낼 수 있다.
블록(2808)에서, 하나 이상의 프로세서-기반 시스템을 사용하여, 플라즈마 반도체 공정이 제2 복수의 반도체 기판에서 수행되는 동안 프로세싱 툴에 적용될 제2 공정 조건이 결정된다. 제2 공정 조건은 블록(2804, 2806)에서 측정된 제1 특성과 제2 특성 간의 차이와 같은 제1 특성과 제2 특성에 기초하여 결정된다. 제2 공정 조건은 제1 공정 조건과 각각의 동일한 유형의 공정 조건이지만, 제1 공정 조건과 제2 공정 조건의 값이나 데이터는 다를 수 있다. 예로서, APC(Advanced Process Control) 알고리즘을 작동하는 프로세서-기반 시스템은 RF 전극(132) 및 바이어스 전극(136)에 인가될 RF 전압(예를 들어, 각각의 진폭 및 위상을 포함할 수 있는 RF 신호)을 결정할 수 있고, 포커스 링 세그멘트(140)의 전극(250) 또는 저항성 히팅 소자(350)에 인가될 RF 전압(예를 들어, 각각의 진폭 및 위상을 포함할 수 있는 RF 신호)을 결정할 수 있고, 및 측방, 방사상 위치, 틸팅 위치 및/또는 수직 위치를 포함하여 포커스 링 세그멘트(140)의 포지셔닝을 결정할 수 있다. 이후 APC 알고리즘을 작동하는 프로세서-기반 시스템은 적용 가능한 경우 신호 제어 회로(166, 172, 182) 및 모터(502, 1202, 1902)를 설정할 설정점을 결정할 수 있다.
블록(2810)에서, 제2 공정 조건은 플라즈마 반도체 공정을 위한 프로세싱 툴에 적용된다. 예를 들어, APC 알고리즘을 작동하는 프로세서-기반 시스템은 (예를 들어, 네트워크(2644)를 통해) 제2 공정 조건을 컨트롤러(190)에 전달할 수 있다. 컨트롤러(190)는 플라즈마 반도체 공정의 레시피를 제2 공정 조건을 갖도록 리셋할 수 있고, 제2 공정 조건(예를 들어, 설정점)을 신호 제어 회로(166, 172, 182)가 제2 공정 조건에 기초하여 선택적으로 구성되게 하는 신호 제어 회로(166, 172, 182)와 모터(502, 1202)에 전달하는데, 이는 모터(502, 1202, 1902)가 이에 응답하여 포커스 링 세그멘트(140)를 포지셔닝하게 한다.
블록(2812)에서, 플라즈마 반도체 공정이 프로세싱 툴(100)을 사용하여 제2 복수의 반도체 기판에 대해 수행된다. 플라즈마 반도체 공정은 제2 공정 조건을 가지고 수행된다. 제2 공정 조건의 설정점에 기초하여, RF 전압이 인가되고, 모터(502, 1202, 1902)는 플라즈마 반도체 공정 중 포커스 링 세그멘트(140)를 포지셔닝한다.
제1 실시예는 반도체 프로세싱을 위한 프로세싱 툴이다. 프로세싱 툴은 챔버, 기판 서포트 및 포커스 링 이동 어셈블리를 포함한다. 챔버는 챔버 내에 내부 볼륨을 구비한다. 기판 서포트는 챔버 내에 배치된다. 기판 서포트는 반도체 기판을 지지하도록 구성된 서포트 표면을 갖는다. 포커스 링 이동 어셈블리는 챔버 내에 배치된다. 포커스 링 이동 어셈블리는 프레임과 프레임에 기계적으로 결합된 복수의 세그멘트 서포트를 포함한다. 복수의 세그멘트 서포트의 각각의 세그멘트 서포트는 포커스 링의 각 개별 세그멘트를 지지하도록 구성된다. 포커스 링은 복수의 개별 세그멘트를 포함한다. 포커스 링 이동 어셈블리는 서포트 표면을 둘러싸며 측방으로 배치된 복수의 개별 세그멘트를 지지하도록 구성된다. 포커스 링 이동 어셈블리는 복수의 세그멘트 서포트를 각각의 제1 방향으로 병진이동시키도록 구성된다. 각각의 제1 방향들 중 제1 방향 각각은 서포트 표면의 평면에 있는 서포트 표면의 중심으로부터의 각각의 방사 방향에 평행하다.
제1 실시예의 프로세싱 툴에서, 프레임은 복수의 측방 병진이동 가이드 트랙을 포함할 수 있다. 복수의 세그멘트 서포트의 각각의 세그멘트 서포트는 복수의 측방 병진이동 가이드 트랙의 각 측방 병진이동 가이드 트랙에 기계적으로 결합될 수 있고, 각각의 세그멘트 서포트는 각 측방 병진이동 가이드 트랙을 따라 측방으로 병진이동되도록 구성될 수 있다. 포커스 링 이동 어셈블리는 구동 샤프트를 포함하는 구동 모터 및 복수의 연결부재를 더 포함할 수 있다. 복수의 연결부재의 각각의 연결부재는 복수의 세그멘트 서포트의 각 세그멘트 서포트에 기계적으로 결합된 제1 단부를 가질 수 있고, 구동 샤프트에 기계적으로 결합된 제2 단부를 가질 수 있다. 구동 모터는 구동 샤프트 및 복수의 연결부재의 이동을 유발하도록 구성될 수 있고, 구동 샤프트 및 복수의 연결부재의 이동은 복수의 세그멘트 서포트가 각각의 제1 방향으로 병진이동되도록 야기할 수 있다.
제1 실시예의 프로세싱 툴에서, 포커스 링 이동 어셈블리는 각각의 축을 중심으로 복수의 세그멘트 서포트를 틸팅하도록 추가로 구성될 수 있고, 각 축들의 각각의 축은 서포트 표면에 평행할 수 있다.
제1 실시예의 프로세싱 툴에서, 포커스 링 이동 어셈블리는 서포트 표면에 수직인 방향에 평행한 각 제2 방향으로 복수의 세그멘트 서포트를 병진이동시키도록 추가로 구성될 수 있다.
제1 실시예의 프로세싱 툴은 복수의 포커스 링 전기 커넥터를 더 포함할 수 있다. 복수의 포커스 링 전기 커넥터의 각각의 포커스 링 전기 커넥터는 포커스 링의 각 개별 세그멘트의 전극에 전기적으로 연결되어 전압을 공급하도록 구성될 수 있다.
제1 실시예의 프로세싱 툴은 복수의 포커스 링 전기 커넥터를 더 포함할 수 있다. 복수의 포커스 링 전기 커넥터의 각 쌍의 포커스 링 전기 커넥터는 포커스 링의 각 개별 세그멘트의 저항성 열 소자에 전기적으로 연결되어 전류를 공급하도록 구성될 수 있다.
제1 실시예의 프로세싱 툴은 전력 공급기 및 복수의 제어 회로를 더 포함할 수 있다. 전력 공급기는 전력 공급기의 출력 노드에 전압을 출력하도록 구성될 수 있다. 복수의 제어 회로 중 각각의 제어 회로는 전력 공급기의 출력 노드에 전기적으로 결합된 입력 노드를 가질 수 있고, 포커스 링의 각 개별 세그멘트에 전기적으로 결합되도록 구성된 출력 노드를 가질 수 있다. 복수의 제어 회로의 각각의 제어 회로는 전압의 진폭, 위상, 또는 이들의 조합을 조정하고 각각의 제어 회로의 출력 노드에 대응하는 조정된 전압을 출력하도록 제어가능할 수 있다. 추가적으로, 프로세싱 툴은 컨트롤러를 더 포함할 수 있다. 컨트롤러는 하나 이상의 프로세서와 비일시적 메모리를 포함할 수 있다. 비일시적 메모리는 하나 이상의 프로세서에 의해 실행될 때 하나 이상의 프로세서가 각 진폭, 각 위상, 또는 이들의 조합을 조정하도록 복수의 제어 회로를 제어하게 할 수 있는 저장된 명령어를 포함할 수 있다.
제2 실시예는 반도체 프로세싱을 위한 프로세싱 툴이다. 프로세싱 툴은 챔버, 기판 서포트 및 포커스 링 이동 어셈블리를 포함한다. 챔버는 챔버 내에 내부 볼륨을 구비한다. 기판 서포트는 챔버의 내부 볼륨에 배치된다. 기판 서포트는 반도체 기판을 지지하도록 구성된 서포트 표면을 갖는다. 포커스 링 이동 어셈블리는 챔버의 내부 볼륨에 배치된다. 포커스 링 이동 어셈블리는 프레임과 프레임에 기계적으로 결합된 복수의 세그멘트 서포트를 포함한다. 복수의 세그멘트 서포트의 각각의 세그멘트 서포트는 포커스 링의 각 개별 세그멘트를 지지하도록 구성된다. 포커스 링은 복수의 개별 세그멘트를 포함한다. 포커스 링 이동 어셈블리는 서포트 표면을 둘러싸며 측방으로 배치된 복수의 개별 세그멘트를 지지하도록 구성된다. 포커스 링 이동 어셈블리는 각 축을 중심으로 복수의 세그멘트 서포트를 틸팅하도록 구성되며, 각 축의 각각의 축은 서포트 표면에 평행하다.
제2 실시예의 프로세싱 툴에서, 포커스 링 이동 어셈블리는 구동 샤프트를 포함하는 구동 모터와 복수의 리프트 핀을 더 포함할 수 있다. 복수의 리프트 핀의 각각의 리프트 핀은 구동 샤프트에 기계적으로 결합될 수 있고 포커스 링의 각 개별 세그멘트와 접촉하도록 구성될 수 있다. 구동 모터는 구동 샤프트와 복수의 리프트 핀의 이동을 유발하도록 구성될 수 있고, 구동 샤프트와 복수의 리프트 핀의 이동은 복수의 세그멘트 서포트가 각 축을 중심으로 틸팅되게 할 수 있다.
제2 실시예의 프로세싱 툴에서, 포커스 링 이동 어셈블리는 복수의 세그멘트 서포트를 각 방향으로 병진이동시키도록 더 구성될 수 있다. 각 방향 중 각각의 방향은 서포트 표면의 평면에 있는 서포트 표면의 중심으로부터의 각 방사 방향에 평행할 수 있다.
제2 실시예의 프로세싱 툴에서, 포커스 링 이동 어셈블리는 서포트 표면에 수직인 방향에 평행한 각 방향으로 복수의 세그멘트 서포트를 병진이동시키도록 더 구성될 수 있다.
제2 실시예의 프로세싱 툴은 복수의 포커스 링 전기 커넥터를 더 포함할 수 있다. 복수의 포커스 링 전기 커넥터의 각각의 포커스 링 전기 커넥터는 포커스 링의 각 개별 세그멘트의 전극에 전기적으로 연결되어 전압을 공급하도록 구성될 수 있다.
제2 실시예의 프로세싱 툴은 복수의 포커스 링 전기 커넥터를 더 포함할 수 있다. 복수의 포커스 링 전기 커넥터의 각 쌍의 포커스 링 전기 커넥터는 포커스 링의 각 개별 세그멘트의 저항성 열 소자에 전기적으로 연결되어 전류를 공급하도록 구성될 수 있다.
제2 실시예의 프로세싱 툴은 전력 공급기 및 복수의 제어 회로를 더 포함할 수 있다. 전력 공급기는 전력 공급기의 출력 노드 상에 전압을 출력하도록 구성될 수 있다. 복수의 제어 회로의 각각의 제어 회로는 전력 공급기의 출력 노드에 전기적으로 결합되는 입력 노드를 가질 수 있고, 포커스 링의 각 개별 세그멘트에 전기적으로 결합되도록 구성된 출력 노드를 가질 수 있다. 복수의 제어 회로의 각각의 제어 회로는 전압의 진폭, 위상, 또는 이들의 조합을 조정하고 대응하는 조정된 전압을 각 제어 회로의 출력 노드 상에 출력하도록 제어 가능할 수 있다. 추가적으로, 프로세싱 툴은 컨트롤러를 더 포함할 수 있다. 컨트롤러는 하나 이상의 프로세서와 비일시적 메모리를 포함할 수 있다. 비일시적 메모리는 하나 이상의 프로세서에 의해 실행될 때 하나 이상의 프로세서가 각 진폭, 각 위상, 또는 이들의 조합을 조정하도록 복수의 제어 회로를 제어하게 할 수 있는 저장된 명령어를 포함할 수 있다.
제3 실시예는 반도체 프로세싱을 위한 방법이다. 방법은 포커스 링의 복수의 링 세그멘트를 반도체 기판에 대한 각 위치로 이동시키는 단계를 포함한다. 반도체 기판은 기판 서포트의 서포트 표면 상에 배치된다. 기판 서포트는 프로세싱 툴의 챔버 내에 배치된다. 포커스 링의 복수의 링 세그멘트는 반도체 기판을 측방으로 둘러싼다. 복수의 링 세그멘트를 이동시키는 단계는 복수의 링 세그멘트를 각 제1 방향으로 병진이동시키는 단계를 포함한다. 각 제1 방향의 각각의 제1 방향은 서포트 표면의 평면에 있는 서포트 표면의 중심으로부터의 각 방사 방향에 평행하다. 방법은 챔버의 프로세싱 볼륨 내에서 플라즈마를 생성하는 단계를 포함한다. 복수의 링 세그멘트가 반도체 기판에 대해 각 위치에 있는 동안 반도체 기판은 플라즈마에 노출된다.
제3 실시예에서, 복수의 링 세그멘트를 이동시키는 단계는 각 축을 중심으로 복수의 링 세그멘트를 틸팅하는 단계를 더 포함할 수 있다. 각 축의 각각의 축은 서포트 표면과 평행할 수 있다.
제3 실시예에서, 복수의 링 세그멘트를 이동시키는 단계는 서포트 표면에 수직인 방향에 평행한 각 제2 방향으로 복수의 링 세그멘트를 병진이동시키는 단계를 더 포함할 수 있다.
제3 실시예는 복수의 링 세그멘트의 각각의 링 세그멘트에 각 전류를 제공하는 단계를 더 포함할 수 있다. 복수의 링 세그멘트의 각각의 링 세그멘트는 저항성 히팅 소자를 포함할 수 있다. 각 전류는 저항성 히팅 소자를 통해 흐를 수 있다.
제3 실시예의 방법은 복수의 링 세그멘트의 각각의 링 세그멘트에 각 전압을 인가하는 단계를 더 포함할 수 있다. 복수의 링 세그멘트의 각각의 링 세그멘트는 세그멘트 전극을 포함할 수 있다.
제4 실시예는 반도체 프로세싱을 위한 방법이다. 방법은 포커스 링의 복수의 링 세그멘트를 반도체 기판에 대한 각 위치로 이동시키는 단계를 포함한다. 반도체 기판은 기판 서포트의 서포트 표면 상에 배치된다. 기판 서포트는 프로세싱 툴의 챔버 내에 배치된다. 포커스 링의 복수의 링 세그멘트는 반도체 기판을 측방으로 둘러싼다. 복수의 링 세그멘트를 이동시키는 단계는 각 축을 중심으로 복수의 링 세그멘트를 틸팅하는 단계를 포함한다. 축의 각각의 축은 서포트 표면과 평행하다. 방법은 챔버의 프로세싱 볼륨 내에서 플라즈마를 생성하는 단계를 포함한다. 복수의 링 세그멘트가 반도체 기판에 대해 각 위치에 있는 동안 반도체 기판은 플라즈마에 노출된다.
제4 실시예에서, 복수의 링 세그멘트를 이동시키는 단계는 서포트 표면에 수직인 방향에 평행한 각각의 방향으로 복수의 링 세그멘트를 이동시키는 단계를 더 포함할 수 있다.
제4 실시예의 방법은 복수의 링 세그멘트의 각각의 링 세그멘트에 각 전류를 제공하는 단계를 더 포함할 수 있다. 복수의 링 세그멘트의 각각의 링 세그멘트는 저항성 히팅 소자를 포함할 수 있다. 각 전류는 저항성 히팅 소자를 통해 흐를 수 있다.
제4 실시예의 방법은 복수의 링 세그멘트의 각각의 링 세그멘트에 각 전압을 인가하는 단계를 더 포함할 수 있다. 복수의 링 세그멘트의 각각의 링 세그멘트는 세그멘트 전극을 포함할 수 있다.
제5 실시예는 반도체 프로세싱을 위한 방법이다. 방법은 프로세싱 툴을 사용하여 제1 복수의 기판에 대해 제1 공정 조건을 갖는 플라즈마 반도체 공정을 수행하는 단계를 포함한다. 포커스 링의 복수의 개별 세그멘트는 플라즈마 반도체 공정 중 기판을 측방으로 둘러싼다. 제1 공정 조건은 제1 복수의 기판에 대한 플라즈마 반도체 공정 중 기판으로부터 각 제1 방사 거리에 배치된 복수의 개별 세그멘트의 각 위치에 대응한다. 방법은 제1 복수의 기판의 각 중앙에 근접한 제1 복수의 기판의 각 제1 특성을 측정하는 단계를 포함한다. 제1 특성은 플라즈마 반도체 공정에 의해 형성된다. 방법은 제1 복수의 기판의 각 엣지에 근접한 제1 복수의 기판의 각 제2 특성을 측정하는 단계를 포함한다. 제2 특성은 플라즈마 반도체 공정에 의해 형성된다. 방법은 프로세서-기반 시스템에 의해, 제1 특성 및 제2 특성에 기초하여 제2 복수의 기판 상에 플라즈마 반도체 공정을 수행하는 동안 적용될 제2 공정 조건을 결정하는 단계를 포함한다. 제2 공정 조건은 제2 복수의 반도체 기판 상에서의 플라즈마 반도체 공정 중 기판으로부터 각 제2 방사 거리에 배치된 복수의 개별 세그멘트의 각 위치에 대응한다. 방법은 프로세싱 툴을 사용하여 제2 복수의 기판 상에 제2 공정 조건을 갖는 플라즈마 반도체 공정을 수행하는 단계를 포함한다.
제5 실시예에서, 제1 공정 조건은 제1 복수의 기판에 대한 플라즈마 반도체 공정 중 기판의 상부 표면에 대해 각 틸트 각도로 배치된 복수의 개별 세그멘트의 각 위치에 더 대응할 수 있고, 제2 공정은 조건은 제2 복수의 기판 상의 플라즈마 반도체 공정 중 기판의 상부 표면에 대해 각 틸트 각도로 배치된 복수의 개별 세그멘트의 각 위치에 더 대응할 수 있다.
제5 실시예에서, 제1 공정 조건은 제1 복수의 기판 상의 플라즈마 반도체 공정 중 기판에 대해 각 수직 위치에 배치된 복수의 개별 세그멘트의 각 위치에 더 대응할 수 있고, 제2 공정 조건은 제2 복수의 기판 상의 플라즈마 반도체 공정 중 기판에 대해 각 수직 위치에 배치된 복수의 개별 세그멘트의 각 위치에 더 대응할 수 있다.
제5 실시예에서, 제1 특성은 제1 복수의 기판의 각 기판에 대해, 각 기판의 각 중앙에 근접한 각 기판 내로 에칭된 리세스의 제1 프로파일 각도를 포함할 수 있고, 제2 특성은 제1 복수의 기판의 각 기판에 대해, 각 기판의 각 엣지에 근접한 각 기판 내로 에칭된 리세스의 제2 프로파일 각도를 포함할 수 있다.
제5 실시예에서, 제1 특성은 제1 복수의 기판의 각 기판에 대해, 각 기판의 각 중앙에 근접한 각 기판 내로 에칭된 리세스의 제1 깊이를 포함할 수 있고, 제2 특성은 제1 복수의 기판의 각 기판에 대해, 각 기판의 각 엣지에 근접한 각 기판내로 에칭된 리세스의 제2 깊이를 포함할 수 있다.
제5 실시예에서, 제1 특성은 제1 복수의 기판의 각 기판에 대해, 각 기판의 각 중앙에 근접한 각 기판 상에 증착된 막의 제1 두께를 포함할 수 있고, 제2 특성은 제1 복수의 기판의 각 기판에 대해, 각 기판의 각 엣지에 근접한 막의 제2 두께를 포함할 수 있다.
제6 실시예는 반도체 프로세싱을 위한 방법이다. 방법은 프로세싱 툴을 사용하여 제1 복수의 기판 상에 제1 공정 조건을 갖는 플라즈마 반도체 공정을 수행하는 단계를 포함한다. 포커스 링의 복수의 개별 세그멘트는 플라즈마 반도체 공정 중 기판을 측방으로 둘러싼다. 제1 공정 조건은 제1 복수의 기판 상의 플라즈마 반도체 공정 중 기판의 상부 표면에 대해 각 틸트 각도로 배치된 복수의 개별 세그멘트의 각 위치에 대응한다. 방법은 제1 복수의 기판의 각 중앙에 근접한 제1 복수의 기판의 각 제1 특성을 측정하는 단계를 포함한다. 제1 특성은 플라즈마 반도체 공정에 의해 형성된다. 방법은 제1 복수의 기판의 각 엣지에 근접한 제1 복수의 기판의 각 제2 특성을 측정하는 단계를 포함한다. 제2 특성은 플라즈마 반도체 공정에 의해 형성된다. 방법은 프로세서-기반 시스템에 의해, 제1 특성 및 제2 특성에 기초하여 제2 복수의 기판 상에 플라즈마 반도체 공정을 수행하는 동안 적용될 제2 공정 조건을 결정하는 단계를 포함한다. 제2 공정 조건은 제2 복수의 기판 상의 플라즈마 반도체 공정 중 기판의 상부 표면에 대해 각 틸트 각도로 배치된 복수의 개별 세그멘트의 각 위치에 대응한다. 방법은 프로세싱 툴을 사용하여 제2 복수의 기판 상에 제2 공정 조건을 갖는 플라즈마 반도체 공정을 수행하는 단계를 포함한다.
제6 실시예에서, 제1 공정 조건은 제1 복수의 기판 상의 플라즈마 반도체 공정 중 기판에 대해 각 수직 위치에 배치된 복수의 개별 세그멘트의 각 위치에 더 대응할 수 있고, 제2 공정 조건은 제2 복수의 기판 상의 플라즈마 반도체 공정 중 기판에 대해 각 수직 위치에 배치된 복수의 개별 세그멘트의 각 위치에 더 대응할 수 있다.
제6 실시예에서, 제1 특성은 제1 복수의 기판의 각 기판에 대해, 각 기판의 각 중앙에 근접한 각 기판 내로 에칭된 리세스의 제1 프로파일 각도를 포함할 수 있고, 제2 특성은 제1 복수의 기판의 각 기판에 대해, 각 기판의 각 엣지에 근접한 각 기판 내로 에칭된 리세스의 제2 프로파일 각도를 포함할 수 있다.
제6 실시예에서, 제1 특성은 제1 복수의 기판의 각 기판에 대해, 각 기판의 각 중앙에 근접한 각 기판 내로 에칭된 리세스의 제1 깊이를 포함할 수 있고, 제2 특성은 제1 복수의 기판의 각 기판에 대해, 각 기판의 각 엣지에 근접한 각 기판 내로 에칭된 리세스의 제2 깊이를 포함할 수 있다.
제6 실시예의 방법에서, 제1 특성은 제1 복수의 기판의 각 기판에 대해, 각 기판의 각 중앙에 근접한 각 기판 상에 증착된 막의 제1 두께를 포함할 수 있고, 제2 특성은 제1 복수의 기판의 각 기판에 대해, 각 기판의 각 엣지에 근접한 필름의 제2 두께를 포함할 수 있다.
다양한 예가 상세히 설명되었지만, 첨부된 청구범위에 의해 정의된 범위를 벗어나지 않고 다양한 변경, 대체 및 변형이 이루어질 수 있음이 이해되어야 한다.

Claims (36)

  1. 반도체 프로세싱을 위한 프로세싱 툴로서, 상기 프로세싱 툴은:
    챔버;
    상기 챔버 내에 배치되고, 반도체 기판을 지지하는 서포트 표면을 갖는 기판 서포트; 및
    상기 챔버 내에 배치된 포커스 링 이동 어셈블리를 포함하며,
    상기 포커스 링 이동 어셈블리는 프레임 및 상기 프레임에 기계적으로 결합된 복수의 세그멘트 서포트를 포함하며, 상기 복수의 세그멘트 서포트의 각각의 세그멘트 서포트는 포커스 링의 각 개별 세그멘트를 지지하도록 구성되며,
    상기 포커스 링은 복수의 개별 세그멘트를 포함하고, 상기 포커스 링 이동 어셈블리는 상기 서포트 표면을 측방으로 둘러싸며 배치된 상기 복수의 개별 세그멘트를 지지하고, 상기 복수의 세그멘트 서포트를 각 제1 방향으로 병진이동시키도록 구성되며,
    상기 각 제1 방향의 각각의 제1 방향은 상기 서포트 표면의 평면에 있는 상기 서포트 표면의 중앙으로부터의 각 방사 방향에 평행한, 프로세싱 툴.
  2. 제1항에 있어서,
    상기 프레임은 복수의 측방 병진이동 가이드 트랙을 포함하고, 상기 복수의 세그멘트 서포트의 각각의 세그멘트 서포트는 상기 복수의 측방 병진이동 가이드 트랙의 각 측방 병진이동 가이드 트랙에 기계적으로 결합되고, 상기 각 세그멘트 서포트는 상기 각 측방 병진이동 가이드 트랙을 따라 측방으로 병진이동되도록 구성되며;
    상기 포커스 링 이동 어셈블리는:
    구동 샤프트를 포함하는 구동 모터; 및
    복수의 연결부재를 포함하고,
    각각의 연결부재는 상기 복수의 세그멘트 서포트의 각 세그멘트 서포트에 기계적으로 결합된 제1 단부를 갖고, 상기 구동 샤프트에 기계적으로 결합된 제2 단부를 가지며,
    상기 구동 모터는 상기 구동 샤프트 및 상기 복수의 연결부재를 움직이도록 구성되며, 상기 구동 샤프트 및 상기 복수의 연결부재의 움직임은 상기 복수의 세그멘트 서포트가 상기 각 제1 방향으로 병진이동되도록 하는, 프로세싱 툴.
  3. 제1항에 있어서,
    상기 포커스 링 이동 어셈블리는 각 축을 중심으로 상기 복수의 세그멘트 서포트를 틸팅하도록 더 구성되고, 상기 각 축의 각각의 축은 상기 서포트 표면에 평행한, 프로세싱 툴.
  4. 제1항에 있어서,
    상기 포커스 링 이동 어셈블리는 상기 서포트 표면에 수직인 방향에 평행한 각 제2 방향으로 상기 복수의 세그멘트 서포트를 벙진이동시키도록 더 구성되는 프로세싱 툴.
  5. 제1항에 있어서,
    복수의 포커스 링 전기 커넥터를 더 포함하며,
    상기 복수의 포커스 링 전기 커넥터의 각각의 포커스 링 전기 커넥터는 상기 포커스 링의 각 개별 세그멘트의 전극에 전기적으로 연결되어 전압을 공급하도록 구성되는, 프로세싱 툴.
  6. 제1항에 있어서,
    복수의 포커스 링 전기 커넥터를 더 포함하며,
    상기 복수의 포커스 링 전기 커넥터의 각 쌍의 포커스 링 전기 커넥터는 상기 포커스 링의 각 개별 세그멘트의 저항성 열 소자에 전기적으로 연결되어 전류를 공급하도록 구성되는, 프로세싱 툴.
  7. 제1항에 있어서,
    전력 공급기; 및
    복수의 제어 회로를 포함하며,
    상기 전력 공급기는 상기 전력 공급기의 출력 노드 상에 전압을 출력하고,
    상기 복수의 제어 회로의 각각의 제어 회로는 상기 전력 공급기의 상기 출력 노드에 전기적으로 결합된 입력 노드를 갖고, 상기 포커스 링의 각 개별 세그멘트에 전기적으로 결합되도록 구성된 출력 노드를 가지며,
    상기 복수의 제어 회로의 각각의 제어 회로는 상기 전압의 진폭, 위상 또는 그 조합을 조정하여 상기 각 제어 회로의 상기 출력 노드 상에 대응하는 조정된 전압을 출력하도록 제어 가능한, 프로세싱 툴.
  8. 제7항에 있어서,
    컨트롤러를 더 포함하며, 상기 컨트롤러는:
    하나 이상의 프로세서; 및
    상기 하나 이상의 프로세서에 의해 실행될 때, 상기 하나 이상의 프로세서가 상기 복수의 제어 회로를 제어하여 상기 각 진폭, 상기 각 위상, 또는 이들의 조합을 조정하도록 하는 저장된 명령어를 포함하는 비일시적 메모리를 포함하는, 프로세싱 툴.
  9. 반도체 프로세싱을 위한 프로세싱 툴로서, 상기 프로세싱 툴은:
    챔버;
    상기 챔버 내에 배치되고, 반도체 기판을 지지하도록 구성된 서포트 표면을 갖는 기판 서포트; 및
    상기 챔버 내에 배치된 포커스 링 이동 어셈블리를 포함하며,
    상기 포커스 링 이동 어셈블리는 프레임 및 상기 프레임에 기계적으로 결합된 복수의 세그멘트 서포트를 포함하며, 상기 복수의 세그멘트 서포트의 각각의 세그멘트 서포트는 포커스 링의 각 개별 세그멘트를 지지하도록 구성되며,
    상기 포커스 링은 복수의 개별 세그멘트를 포함하며,
    상기 포커스 링 이동 어셈블리는 상기 서포트 표면을 측방으로 둘러싸며 배치된 상기 복수의 개별 세그멘트를 지지하고, 각 축을 중심으로 상기 복수의 세그멘트 서포트를 틸팅하도록 구성되며, 상기 각 축의 각각의 축은 상기 서포트 표면과 평행인, 프로세싱 툴.
  10. 제9항에 있어서,
    상기 포커스 링 이동 어셈블리는:
    구동 샤프트를 포함하는 구동 모터; 및
    복수의 리프트 핀을 더 포함하며,
    각각의 리프트 핀은 상기 구동 샤프트에 기계적으로 결합되고 상기 포커스 링의 각 개별 세그멘트와 접촉하도록 구성되며,
    상기 구동 모터는 상기 구동 샤프트 및 상기 복수의 리프트 핀을 움직이도록 구성되고, 상기 구동 샤프트와 상기 복수의 리프트 핀의 움직임은 상기 복수의 세그멘트 서포트가 상기 각 축을 중심으로 틸팅되도록 하는, 프로세싱 툴.
  11. 제9항에 있어서,
    상기 포커스 링 이동 어셈블리는 상기 복수의 세그멘트 서포트를 각 방향으로 병진이동시키도록 더 구성되고, 상기 각 방향의 각각의 방향은 상기 서포트의 표면의 평면에 있는 상기 서포트 표면의 중심으로부터의 각 방사 방향에 평행인, 프로세싱 툴.
  12. 제9항에 있어서,
    상기 포커스 링 이동 어셈블리는 상기 서포트 표면에 수직인 방향에 평행한 각 방향으로 상기 복수의 세그멘트 서포트를 병진이동시키도록 더 구성되는, 프로세싱 툴.
  13. 제9항에 있어서,
    복수의 포커스 링 전기 커넥터를 더 포함하며,
    상기 복수의 포커스 링 전기 커넥터의 각각의 포커스 링 전기 커넥터는 상기 포커스 링의 각 개별 세그멘트의 전극에 전기적으로 연결되어 전압을 공급하도록 구성되는, 프로세싱 툴.
  14. 제9항에 있어서,
    복수의 포커스 링 전기 커넥터를 더 포함하며,
    상기 복수의 포커스 링 전기 커넥터의 각 쌍의 포커스 링 전기 커넥터는 상기 포커스 링의 각 개별 세그멘트의 저항성 열 소자에 전기적으로 연결되어 전류를 공급하도록 구성되는, 프로세싱 툴.
  15. 제9항에 있어서,
    전력 공급기; 및
    복수의 제어 회로를 더 포함하며,
    상기 전력 공급기는 상기 전력 공급기의 출력 노드에 전압을 출력하고,
    상기 복수의 제어 회로의 각각의 제어 회로는 상기 전력 공급기의 상기 출력 노드에 전기적으로 결합된 입력 노드를 갖고, 상기 포커스 링의 각 개별 세그멘트에 전기적으로 결합되도록 구성된 출력 노드를 가지며,
    상기 복수의 제어 회로의 각각의 제어 회로는 상기 전압의 진폭, 위상 또는 이들의 조합을 조정하여 상기 각 제어 회로의 상기 출력 노드 상에 대응하는 조정된 전압을 출력하도록 제어 가능한, 프로세싱 툴.
  16. 제15항에 있어서,
    컨트롤러를 더 포함하며, 상기 컨트롤러는:
    하나 이상의 프로세서; 및
    상기 하나 이상의 프로세서에 의해 실행될 때, 상기 복수의 제어 회로를 제어하여 상기 하나 이상의 프로세서가 상기 각 진폭, 상기 각 위상 또는 이들의 조합을 조정하도록 하는 저장된 명령어를 포함하는 비일시적 메모리를 포함하는, 프로세싱 툴.
  17. 반도체 프로세싱 방법으로서, 상기 방법은:
    포커스 링의 복수의 링 세그멘트를 반도체 기판에 대한 각 위치로 이동시키는 단계로서, 상기 반도체 기판은 기판 서포트의 서포트 표면 상에 배치되고, 상기 기판 서포트는 프로세싱 툴의 챔버 내에 배치되고, 상기 포커스 링의 상기 복수의 링 세그멘트는 반도체 기판을 측방으로 둘러싸며, 상기 복수의 링 세그멘트를 각 제1 방향으로 병진이동시키는 것을 포함하여 상기 복수의 링 세그멘트를 이동시키며, 상기 각 제1 방향의 각각의 제1 방향은 상기 서포트 표면의 평면에 있는 상기 서포트 표면의 중앙으로부터의 각 방사 방향에 평행한, 복수의 링 세그멘트를 이동시키는 단계; 및
    상기 챔버 내에서 플라즈마를 생성하는 단계를 포함하며,
    상기 반도체 기판은 상기 복수의 링 세그멘트가 상기 반도체 기판에 대해 상기 각 위치에 있는 동안 상기 플라즈마에 노출되는, 반도체 프로세싱 방법.
  18. 제17항에 있어서,
    상기 복수의 링 세그멘트를 이동시키는 단계는 각 축을 중심으로 상기 복수의 링 세그멘트를 틸팅하는 단계를 더 포함하고,
    상기 각 축의 각각의 축은 상기 서포트 표면에 평행한, 방법.
  19. 제17항에 있어서,
    상기 복수의 링 세그멘트를 이동시키는 단계는 상기 복수의 링 세그멘트를 상기 서포트 표면에 수직인 방향에 평행한 각 제2 방향으로 병진이동시키는 단계를 더 포함하는, 방법.
  20. 제17항에 있어서,
    상기 복수의 링 세그멘트의 각각의 링 세그멘트에 각 전류를 제공하는 단계를 더 포함하고,
    상기 복수의 링 세그멘트의 각각의 링 세그멘트는 저항성 히팅 소자를 포함하고, 상기 각 전류는 상기 저항성 히팅 소자를 통해 흐르는, 방법.
  21. 제17항에 있어서,
    상기 복수의 링 세그멘트의 각각의 링 세그멘트에 각 전압을 인가하는 단계를 더 포함하고,
    상기 복수의 링 세그멘트의 각각의 링 세그멘트는 세그멘트 전극을 포함하는, 방법.
  22. 반도체 프로세싱 방법으로서, 상기 방법은:
    포커스 링의 복수의 링 세그멘트를 반도체 기판에 대한 각 위치로 이동시키는 단계로서, 상기 반도체 기판은 기판 서포트의 서포트 표면 상에 배치되고, 상기 기판 서포트는 프로세싱 툴의 챔버 내에 배치되고, 상기 포커스 링의 상기 복수의 링 세그멘트는 반도체 기판을 측방으로 둘러싸며, 상기 복수의 링 세그멘트를 각 축을 중심으로 틸팅하는 것을 포함하여 상기 복수의 링 세그멘트를 이동시키며, 상기 축의 각각의 축은 상기 서포트 표면에 평행한, 복수의 링 세그멘트를 이동시키는 단계; 및
    상기 챔버 내에서 플라즈마를 생성하는 단계를 포함하며,
    상기 반도체 기판은 상기 복수의 링 세그멘트가 상기 반도체 기판에 대해 상기 각 위치에 있는 동안 상기 플라즈마에 노출되는, 반도체 프로세싱 방법.
  23. 제22항에 있어서,
    상기 복수의 링 세그멘트를 이동시키는 단계는 상기 서포트 표면에 수직인 방향에 평행한 각 방향으로 상기 복수의 링 세그멘트를 병진이동시키는 단계를 더 포함하는, 방법.
  24. 제22항에 있어서,
    상기 복수의 링 세그멘트의 각각의 링 세그멘트에 각 전류를 제공하는 단계를 더 포함하고,
    상기 복수의 링 세그멘트의 각각의 링 세그멘트는 저항성 히팅 소자를 포함하고, 상기 각 전류는 상기 저항성 히팅 소자를 통해 흐르는, 방법.
  25. 제22항에 있어서,
    상기 복수의 링 세그멘트의 각각의 링 세그멘트에 각 전압을 인가하는 단계를 더 포함하고,
    상기 복수의 링 세그멘트의 각각의 링 세그멘트는 세그멘트 전극을 포함하는, 방법.
  26. 반도체 프로세싱 방법으로서, 상기 방법은:
    프로세싱 툴을 사용하여 제1 복수의 기판에 상에 제1 공정 조건을 갖는 플라즈마 반도체 공정을 수행하는 단계로서, 포커스 링의 복수의 개별 세그멘트는 플라즈마 반도체 공정 중 기판을 측방으로 둘러싸며, 상기 제1 공정 조건은 상기 제1 복수의 기판 상의 상기 플라즈마 반도체 공정 중 기판으로부터 각 제1 방사 거리에 배치된 상기 복수의 개별 세그멘트의 각 위치에 대응하는, 플라즈마 반도체 공정을 수행하는 단계;
    상기 제1 복수의 기판의 각 중앙에 근접한 상기 제1 복수의 기판의 각 제1 특성을 측정하는 단계로서, 상기 제1 특성은 상기 플라즈마 반도체 공정에 의해 형성되는, 제1 특성을 측정하는 단계;
    상기 제1 복수의 기판의 각 엣지에 근접한 상기 제1 복수의 기판의 각 제2 특성을 측정하는 단계로서, 상기 제2 특성은 상기 플라즈마 반도체 공정에 의해 형성되는, 제2 특성을 측정하는 단계;
    프로세서-기반 시스템에 의해, 상기 제1 특성 및 상기 제2 특성에 기초하여 제2 복수의 기판 상에 상기 플라즈마 반도체 공정을 수행하는 동안 적용될 제2 공정 조건을 결정하는 단계로서, 상기 제2 공정 조건은 상기 제2 복수의 반도체 기판 상의 상기 플라즈마 반도체 공정 중 기판으로부터 각 제2 방사 거리에 배치된 상기 복수의 개별 세그멘트의 각 위치에 대응하는, 제2 공정 조건을 결정하는 단계; 및
    상기 프로세싱 툴을 사용하여 상기 제2 복수의 기판 상에 상기 제2 공정 조건을 갖는 상기 플라즈마 반도체 공정을 수행하는 단계를 포함하는 반도체 프로세싱 방법.
  27. 제26항에 있어서,
    상기 제1 공정 조건은 상기 제1 복수의 기판 상의 상기 플라즈마 반도체 공정 중 기판의 상부 표면에 대해 각 틸트 각도로 배치된 상기 복수의 개별 세그멘트의 각 위치에 더 대응하고;
    상기 제2 공정 조건은 상기 제2 복수의 기판 상의 상기 플라즈마 반도체 공정 중 기판의 상부 표면에 대해 각 틸트 각도로 배치된 상기 복수의 개별 세그멘트의 각 위치에 더 대응하는, 방법.
  28. 제26항에 있어서,
    상기 제1 공정 조건은 상기 제1 복수의 기판 상의 상기 플라즈마 반도체 공정 중 기판에 대해 각 수직 위치에 배치된 상기 복수의 개별 세그멘트의 각 위치에 더 대응하고;
    상기 제2 공정 조건은 상기 제2 복수의 기판 상의 상기 플라즈마 반도체 공정 중 기판에 대해 각 수직 위치에 배치된 상기 복수의 개별 세그멘트의 각 위치에 더 대응하는, 방법.
  29. 제26항에 있어서,
    상기 제1 특성은 상기 제1 복수의 기판의 각각의 기판에 대해, 상기 각 기판의 각 중앙에 근접한 상기 각 기판에 에칭된 리세스의 제1 프로파일 각도를 포함하고;
    상기 제2 특성은 상기 제1 복수의 기판의 각각의 기판에 대해, 상기 각 기판의 각 엣지에 근접한 상기 각 기판에 에칭된 리세스의 제2 프로파일 각도를 포함하는, 방법.
  30. 제26항에 있어서,
    상기 제1 특성은 상기 제1 복수의 기판의 각각의 기판에 대해, 상기 각 기판의 각 중앙에 근접한 상기 각 기판에 에칭된 리세스의 제1 깊이를 포함하고;
    상기 제2 특성은 상기 제1 복수의 기판의 각각의 기판에 대해, 상기 각 기판의 각 엣지에 근접한 상기 각 기판에 에칭된 리세스의 제2 깊이를 포함하는, 방법.
  31. 제26항에 있어서,
    상기 제1 특성은 상기 제1 복수의 기판의 각각의 기판에 대해, 상기 각 기판의 각 중앙에 근접한 상기 각 기판 상에 증착된 막의 제1 두께를 포함하고;
    상기 제2 특성은 상기 제1 복수의 기판의 각각의 기판에 대해, 상기 각 기판의 각 엣지에 근접한 상기 막의 제2 두께를 포함하는, 방법.
  32. 반도체 프로세싱 방법으로서, 상기 방법은:
    프로세싱 툴을 사용하여 제1 복수의 기판에 상에 제1 공정 조건을 갖는 플라즈마 반도체 공정을 수행하는 단계로서, 포커스 링의 복수의 개별 세그멘트는 플라즈마 반도체 공정 중 기판을 측방으로 둘러싸며, 상기 제1 공정 조건은 상기 제1 복수의 기판 상의 상기 플라즈마 반도체 공정 중 기판의 상부 표면에 대해 각 틸트 각도로 배치된 상기 복수의 개별 세그멘트의 각 위치에 대응하는, 플라즈마 반도체 공정을 수행하는 단계;
    상기 제1 복수의 기판의 각 중앙에 근접한 상기 제1 복수의 기판의 각 제1 특성을 측정하는 단계로서, 상기 제1 특성은 상기 플라즈마 반도체 공정에 의해 형성되는, 제1 특성을 측정하는 단계;
    상기 제1 복수의 기판의 각 엣지에 근접한 상기 제1 복수의 기판의 각 제2 특성을 측정하는 단계로서, 상기 제2 특성은 상기 플라즈마 반도체 공정에 의해 형성되는, 제2 특성을 측정하는 단계;
    프로세서-기반 시스템에 의해, 상기 제1 특성 및 상기 제2 특성에 기초하여 제2 복수의 기판 상에 상기 플라즈마 반도체 공정을 수행하는 동안 적용될 제2 공정 조건을 결정하는 단계로서, 상기 제2 공정 조건은 상기 제2 복수의 반도체 기판 상의 상기 플라즈마 반도체 공정 중 기판의 상부 표면에 대해 각 틸트 각도로 배치된 상기 복수의 개별 세그멘트의 각 위치에 대응하는, 제2 공정 조건을 결정하는 단계; 및
    상기 프로세싱 툴을 사용하여 상기 제2 복수의 기판 상에 상기 제2 공정 조건을 갖는 상기 플라즈마 반도체 공정을 수행하는 단계를 포함하는 반도체 프로세싱 방법.
  33. 제32항에 있어서,
    상기 제1 공정 조건은 상기 제1 복수의 기판 상의 상기 플라즈마 반도체 공정 중 기판에 대해 각 수직 위치에 배치된 상기 복수의 개별 세그멘트의 각 위치에 더 대응하고;
    상기 제2 공정 조건은 상기 제2 복수의 기판 상의 상기 플라즈마 반도체 공정 중 기판에 대해 각 수직 위치에 배치된 상기 복수의 개별 세그멘트의 각 위치에 더 대응하는, 방법.
  34. 제32항에 있어서,
    상기 제1 특성은 상기 제1 복수의 기판의 각각의 기판에 대해, 상기 각 기판의 각 중앙에 근접한 상기 각 기판에 에칭된 리세스의 제1 프로파일 각도를 포함하고;
    상기 제2 특성은 상기 제1 복수의 기판의 각각의 기판에 대해, 상기 각 기판의 각 엣지에 근접한 상기 각 기판에 에칭된 리세스의 제2 프로파일 각도를 포함하는, 방법.
  35. 제32항에 있어서,
    상기 제1 특성은 상기 제1 복수의 기판의 각각의 기판에 대해, 상기 각 기판의 각 중앙에 근접한 상기 각 기판에 에칭된 리세스의 제1 깊이를 포함하고;
    상기 제2 특성은 상기 제1 복수의 기판의 각각의 기판에 대해, 상기 각 기판의 각 엣지에 근접한 상기 각 기판에 에칭된 리세스의 제2 깊이를 포함하는, 방법.
  36. 제32항에 있어서,
    상기 제1 특성은 상기 제1 복수의 기판의 각각의 기판에 대해, 상기 각 기판의 각 중앙에 근접한 상기 각 기판 상에 증착된 막의 제1 두께를 포함하고;
    상기 제2 특성은 상기 제1 복수의 기판의 각각의 기판에 대해, 상기 각 기판의 각 엣지에 근접한 상기 막의 제2 두께를 포함하는, 방법.
KR1020247001218A 2022-08-25 2022-08-25 플라즈마 반도체 프로세싱을 위한 세그멘트형 포커스 링 및 그 세그멘트형 포커스 링을 사용하도록 구성된 프로세싱 툴 KR20240029760A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/114823 WO2024040520A1 (en) 2022-08-25 2022-08-25 Segmented focus ring for plasma semiconductor processing and processing tool configured to use the segmented focus ring

Publications (1)

Publication Number Publication Date
KR20240029760A true KR20240029760A (ko) 2024-03-06

Family

ID=89363605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247001218A KR20240029760A (ko) 2022-08-25 2022-08-25 플라즈마 반도체 프로세싱을 위한 세그멘트형 포커스 링 및 그 세그멘트형 포커스 링을 사용하도록 구성된 프로세싱 툴

Country Status (3)

Country Link
KR (1) KR20240029760A (ko)
CN (1) CN117355927A (ko)
WO (1) WO2024040520A1 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW506234B (en) * 2000-09-18 2002-10-11 Tokyo Electron Ltd Tunable focus ring for plasma processing
US7544270B2 (en) * 2005-11-14 2009-06-09 Infineon Technologies Ag Apparatus for processing a substrate
US8941037B2 (en) * 2006-12-25 2015-01-27 Tokyo Electron Limited Substrate processing apparatus, focus ring heating method, and substrate processing method
WO2015099892A1 (en) * 2013-12-23 2015-07-02 Applied Materials, Inc. Extreme edge and skew control in icp plasma reactor
US11020778B2 (en) * 2018-07-12 2021-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Photoresist removal method using residue gas analyzer
CN111383887A (zh) * 2018-12-27 2020-07-07 江苏鲁汶仪器有限公司 一种改善等离子体刻蚀均匀性的装置及方法

Also Published As

Publication number Publication date
CN117355927A (zh) 2024-01-05
WO2024040520A1 (en) 2024-02-29

Similar Documents

Publication Publication Date Title
US11424103B2 (en) Control of on-wafer cd uniformity with movable edge ring and gas injection adjustment
KR102451669B1 (ko) 플라즈마 프로세싱을 위한 가변하는 두께를 갖는 상부 전극
US10580628B2 (en) Differentially pumped reactive gas injector
JP5580512B2 (ja) プラズマ放射分布の磁気コントロール増強のためのプラズマ閉じ込めバッフルおよび流量平衡器
JP6014661B2 (ja) プラズマ処理装置、及びプラズマ処理方法
TW201946152A (zh) 電漿蝕刻方法及電漿處理裝置
TW201719709A (zh) 用以改良晶圓之極限邊緣處的特徵部輪廓偏斜之邊緣環組件
CN110752133A (zh) 基板支撑设备及具有基板支撑设备的等离子体处理设备
US20220152668A1 (en) In-Situ DC Plasma For Cleaning Pedestal Heater
US20190355598A1 (en) Processing apparatus, member, and temperature control method
KR102323580B1 (ko) 플라즈마 발생 유닛 및 기판 처리 장치
KR20240029760A (ko) 플라즈마 반도체 프로세싱을 위한 세그멘트형 포커스 링 및 그 세그멘트형 포커스 링을 사용하도록 구성된 프로세싱 툴
WO2024040526A1 (en) Multi-layer focus ring for plasma semiconductor processing
CN117321742A (zh) 具有多个射频（rf）电极的基板支撑件
US11443925B2 (en) Substrate support and plasma processing apparatus
WO2023146864A1 (en) Method and apparatus for radio frequency grid design in an esc to reduce film asymmetry
JP2010238819A (ja) プラズマ処理装置及びプラズマ処理方法
JP2013125796A (ja) プラズマ処理方法および装置
TW202242950A (zh) 用於基板處理腔室的製程套件以及處理腔室