KR20240026363A - 표시 장치, 이의 구동 방법 및 표시 패널 구동부 - Google Patents

표시 장치, 이의 구동 방법 및 표시 패널 구동부 Download PDF

Info

Publication number
KR20240026363A
KR20240026363A KR1020220103629A KR20220103629A KR20240026363A KR 20240026363 A KR20240026363 A KR 20240026363A KR 1020220103629 A KR1020220103629 A KR 1020220103629A KR 20220103629 A KR20220103629 A KR 20220103629A KR 20240026363 A KR20240026363 A KR 20240026363A
Authority
KR
South Korea
Prior art keywords
gate signal
kickback
gate
compensation amount
signal
Prior art date
Application number
KR1020220103629A
Other languages
English (en)
Inventor
편기현
송명섭
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220103629A priority Critical patent/KR20240026363A/ko
Priority to US18/141,839 priority patent/US20240062726A1/en
Publication of KR20240026363A publication Critical patent/KR20240026363A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Abstract

표시 장치는 표시 패널, 구동 제어부, 게이트 구동부 및 표시 장치를 포함한다. 상기 표시 패널은 복수의 픽셀들을 포함한다. 상기 구동 제어부는 입력 영상 데이터의 계조 또는 게이트 신호의 스캔 시작 지점으로부터의 거리에 따라서 게이트 신호의 킥백 보상량을 결정한다. 상기 게이트 구동부는 상기 킥백 보상량을 기초로 상기 게이트 신호를 생성하여 상기 표시 패널에 출력한다. 상기 데이터 구동부는 상기 표시 패널에 데이터 전압을 출력한다.

Description

표시 장치, 이의 구동 방법 및 표시 패널 구동부 {DISPLAY APPARATUS, METHOD OF DRIVING THE SAME AND DISPLAY PANEL DRIVER}
본 발명은 표시 장치, 이의 구동 방법 및 표시 패널 구동부에 관한 것으로, 보다 상세하게는 트랜지스터의 게이트 신호의 킥백에 따른 휘도 변화를 보상하는 표시 장치, 이의 구동 방법 및 표시 패널 구동부에 관한 것이다.
표시 장치는 표시 패널 및 표시 패널 구동부를 포함한다. 상기 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들 및 복수의 픽셀들을 포함할 수 있다. 상기 표시 패널 구동부는 상기 복수의 게이트 라인들에 게이트 신호를 제공하는 게이트 구동부, 상기 데이터 라인들에 데이터 전압을 제공하는 데이터 구동부 및 상기 게이트 구동부 및 상기 데이터 구동부의 구동 타이밍을 제어하는 구동 제어부를 포함할 수 있다.
상기 게이트 신호의 파형이 하이 레벨로부터 로우 레벨로 급격히 감소하는 경우에, 트랜지스터에서 킥백에 의한 전류 누설이 발생할 수 있고, 이로 인해 픽셀의 휘도 감소율이 커질 수 있는 문제가 발생할 수 있다. 이러한 킥백 현상으로 인한 휘도 감소율은 입력 영상 데이터의 계조에 따라 달라질 수 있다.
또한 게이트 구동부 내에서의 딜레이로 인해, 게이트 신호의 스캔 시작 지점으로부터의 거리에 따라 게이트 신호의 파형 차이가 발생할 수 있다. 상기 게이트 신호의 파형 차이로 인해 위치에 따른 킥백 정도의 차이가 발생하고 이로 인해 표시 패널의 휘도 균일성이 저하될 수 있다.
상기 입력 영상 데이터의 계조 또는 게이트 신호의 스캔 시작 지점으로부터의 거리에 따라 표시 패널에서 색낌 현상이 발생하거나 휘도가 일정하지 않은 문제가 있다.
본 발명의 목적은 표시 장치의 픽셀 회로 내의 트랜지스터의 게이트 신호의 킥백에 따른 휘도 변화를 보상하는 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 표시 장치의 픽셀 회로 내의 트랜지스터의 게이트 신호의 킥백에 따른 휘도 변화를 보상하는 표시 장치의 구동 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 표시 장치의 픽셀 회로 내의 트랜지스터의 게이트 신호의 킥백에 따른 휘도 변화를 보상하는 표시 패널 구동부를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널, 구동 제어부, 게이트 구동부 및 표시 장치를 포함한다. 상기 표시 패널은 복수의 픽셀들을 포함한다. 상기 구동 제어부는 입력 영상 데이터의 계조 또는 게이트 신호의 스캔 시작 지점으로부터의 거리에 따라서 게이트 신호의 킥백 보상량을 결정한다. 상기 게이트 구동부는 상기 킥백 보상량을 기초로 상기 게이트 신호를 생성하여 상기 표시 패널에 출력한다. 상기 데이터 구동부는 상기 표시 패널에 데이터 전압을 출력한다.
본 발명의 일 실시예에 있어서, 상기 구동 제어부는 상기 입력 영상 데이터의 상기 계조 및 상기 게이트 신호의 상기 스캔 시작 지점으로부터의 거리에 따라서 상기 게이트 신호의 상기 킥백 보상량을 결정할 수 있다.
본 발명의 일 실시예에 있어서, 상기 입력 영상 데이터의 상기 계조가 작을수록 상기 게이트 신호의 상기 킥백 보상량이 커질 수 있다.
본 발명의 일 실시예에 있어서, 상기 입력 영상 데이터의 상기 계조가 작을수록 상기 게이트 신호의 킥백 전압 보상량이 커질 수 있다.
본 발명의 일 실시예에 있어서, 상기 입력 영상 데이터의 상기 계조가 작을수록 상기 게이트 신호의 킥백 폭 보상량이 커질 수 있다.
본 발명의 일 실시예에 있어서, 상기 구동 제어부는 상기 게이트 신호의 온 타이밍을 결정하는 게이트 온 신호 및 상기 게이트 신호의 킥백 보상 온 타이밍을 결정하는 게이트 킥백 온 신호를 상기 게이트 구동부에 출력할 수 있다. 상기 게이트 구동부는 상기 게이트 온 신호 및 상기 게이트 킥백 온 신호를 기초로 상기 게이트 신호를 생성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 킥백 폭 보상량은 상기 게이트 킥백 온 신호의 활성 구간에 의해 결정될 수 있다.
본 발명의 일 실시예에 있어서, 상기 입력 영상 데이터의 상기 계조가 작을수록 상기 게이트 신호의 킥백 보상 전압이 작아지고 상기 게이트 신호의 킥백 폭 보상량이 커질 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 신호의 상기 스캔 시작 지점으로부터의 상기 거리가 작을수록 상기 게이트 신호의 상기 킥백 보상량이 커질 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 신호의 상기 스캔 시작 지점으로부터의 상기 거리가 작을수록 상기 게이트 신호의 킥백 전압 보상량이 커질 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 신호의 상기 스캔 시작 지점으로부터의 상기 거리가 작을수록 상기 게이트 신호의 킥백 폭 보상량이 커질 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 신호의 상기 스캔 시작 지점으로부터의 상기 거리가 작으면 상기 게이트 신호의 킥백 보상 전압이 작아지고 킥백 폭 보상량이 커질 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널의 상기 복수의 픽셀들의 픽셀 회로는, 제1 노드에 연결된 게이트 단자, 제2 노드에 연결된 제1 단자 및 제1 전원 전압을 수신하는 제2 단자를 포함하는 제1 트랜지스터, 제1 게이트 신호를 수신하는 게이트 단자, 데이터 라인에 연결된 제1 단자 및 상기 제1 노드에 연결된 제2 단자를 포함하는 제2 트랜지스터, 제2 게이트 신호를 수신하는 게이트 단자, 센싱 라인에 연결된 제1 단자 및 상기 제2 노드에 연결된 제2 단자를 포함하는 제3 트랜지스터, 상기 제1 노드에 연결되는 제1 단자 및 상기 제2 노드에 연결되는 제2 단자를 포함하는 제1 저장 커패시터, 상기 제2 노드에 연결되는 제1 단자 및 제3 노드에 연결되는 제2 단자를 포함하는 제2 저장 커패시터 및 상기 제2 노드에 연결되는 제1 단자 및 상기 제1 전원 전압보다 낮은 제2 전원 전압을 수신하는 제2 단자를 포함하는 발광 소자를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 구동 제어부는 상기 입력 영상 데이터의 상기 계조 또는 상기 제1 게이트 신호의 스캔 시작 지점으로부터의 거리에 따라서 상기 제2 트랜지스터의 상기 게이트 단자에 인가되는 상기 제1 게이트 신호의 킥백 보상량을 결정할 수 있다.
본 발명의 일 실시예에 있어서, 상기 구동 제어부는 상기 입력 영상 데이터의 상기 계조 또는 상기 제1 게이트 신호 및 상기 제2 게이트 신호의 스캔 시작 지점으로부터의 거리에 따라서 상기 제2 트랜지스터의 상기 게이트 단자에 인가되는 상기 제1 게이트 신호의 킥백 보상량 및 상기 제3 트랜지스터의 상기 게이트 단자에 인가되는 상기 제2 게이트 신호의 킥백 보상량을 결정할 수 있다.
본 발명의 일 실시예에 있어서, 상기 구동 제어부는 상기 표시 패널의 하나의 게이트 라인에 대응하는 라인 데이터를 저장하는 라인 메모리를 포함할 수 있다. 상기 구동 제어부는 상기 라인 데이터를 기초로 상기 게이트 신호의 상기 킥백 보상량을 결정할 수 있다.
본 발명의 일 실시예에 있어서, 상기 구동 제어부는 상기 라인 데이터의 최대 계조, 최소 계조 및 평균 계조 중 적어도 어느 하나를 기초로 상기 게이트 신호의 상기 킥백 보상량을 결정할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치의 구동 방법은 입력 영상 데이터의 계조 또는 게이트 신호의 스캔 시작 지점으로부터의 거리에 따라서 상기 게이트 신호의 킥백 보상량을 결정하는 단계, 상기 킥백 보상량을 기초로 상기 게이트 신호를 생성하는 단계, 상기 게이트 신호를 표시 패널에 출력하는 단계 및 데이터 전압을 상기 표시 패널에 출력하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 입력 영상 데이터의 상기 계조가 작을수록 또는 상기 게이트 신호의 상기 스캔 시작 지점으로부터의 상기 거리가 작을수록 상기 게이트 신호의 상기 킥백 보상량이 커질 수 있다.
상기한 본 발명의 또 다른 목적을 실현하기 위한 일 실시예에 따른 표시 패널 구동부는 구동 제어부 및 게이트 구동부를 포함한다. 상기 구동 제어부는 입력 영상 데이터의 계조 또는 게이트 신호의 스캔 시작 지점으로부터의 거리에 따라서 게이트 신호의 킥백 보상량을 결정한다. 상기 게이트 구동부는 상기 킥백 보상량을 기초로 상기 게이트 신호를 생성한다.
이와 같은 표시 장치 및 이를 이용한 표시 패널의 구동 방법에 따르면, 입력 영상 데이터의 계조 또는 게이트 신호의 스캔 시작 지점으로부터의 거리에 따라서 상기 게이트 신호의 킥백 보상량을 결정하며, 상기 킥백 보상량을 기초로 상기 게이트 신호를 생성할 수 있다.
따라서, 상기 게이트 신호의 파형이 하이 레벨로부터 로우 레벨로 급격히 감소할 때 발생하는 휘도 감소를 상기 입력 영상 데이터의 계조 또는 게이트 신호의 스캔 시작 지점으로부터의 거리에 따라 제어할 수 있다.
결과적으로, 상기 입력 영상 데이터의 계조 및 상기 게이트 신호의 스캔 시작 지점으로부터의 거리에 따른 킥백 정도의 차이로 인한 표시 패널의 휘도 불균일성 및 색낌 현상을 방지하여 표시 패널의 표시 품질을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 픽셀을 나타내는 회로도이다.
도 3은 도 2의 제2 트랜지스터의 제1 게이트 신호의 킥백 보상을 수행하는 도 1의 구동 제어부, 게이트 구동부 및 전원 전압 생성부를 나타내는 블록도이다.
도 4는 입력 영상 데이터의 계조에 따른 도 2의 제2 트랜지스터에 인가되는 제1 게이트 신호의 킥백 폭 보상량을 나타내는 그래프이다.
도 5는 입력 영상 데이터의 계조에 따른 도 2의 제2 트랜지스터에 인가되는 제1 게이트 신호의 킥백 보상 전압을 나타내는 그래프이다.
도 6은 게이트 신호의 스캔 시작 지점으로부터의 거리에 따른 도 2의 제2 트랜지스터의 제1 게이트 신호의 킥백 폭 보상량을 나타내는 그래프이다.
도 7은 게이트 신호의 스캔 시작 지점으로부터의 거리에 따른 도 2의 제2 트랜지스터의 제1 게이트 신호의 킥백 보상 전압을 나타내는 그래프이다.
도 8은 게이트 온 신호 및 게이트 킥백 온 신호에 따른 도 2의 제2 트랜지스터의 제1 게이트 신호의 파형의 일례를 나타내는 타이밍도이다.
도 9는 게이트 온 신호 및 게이트 킥백 온 신호에 따른 도 2의 제2 트랜지스터의 제1 게이트 신호의 파형의 일례를 나타내는 타이밍도이다.
도 10은 게이트 온 신호 및 게이트 킥백 온 신호에 따른 도 2의 제2 트랜지스터의 제1 게이트 신호의 파형의 일례를 나타내는 타이밍도이다.
도 11은 도 2의 제2 트랜지스터의 제1 게이트 신호 및 제3 트랜지스터의 제2 게이트 신호의 킥백 보상을 수행하는 구동 제어부, 게이트 구동부 및 전원 전압 생성부를 나타내는 블록도이다.
도 12는 입력 영상 데이터의 계조에 따른 도 2의 제3 트랜지스터의 제2 게이트 신호의 킥백 폭 보상량을 나타내는 그래프이다.
도 13은 입력 영상 데이터의 계조에 따른 도 2의 제3 트랜지스터의 제2 게이트 신호의 킥백 보상 전압을 나타내는 그래프이다.
도 14는 게이트 신호의 스캔 시작 지점으로부터의 거리에 따른 도 2의 제3 트랜지스터의 제2 게이트 신호의 킥백 폭 보상량을 나타내는 그래프이다.
도 15는 게이트 신호의 스캔 시작 지점으로부터의 거리에 따른 도 2의 제3 트랜지스터의 제2 게이트 신호의 킥백 보상 전압을 나타내는 그래프이다.
도 16은 게이트 온 신호 및 게이트 킥백 온 신호에 따른 도 2의 제3 트랜지스터의 제2 게이트 신호의 파형의 일례를 나타내는 타이밍도이다.
도 17은 게이트 온 신호 및 게이트 킥백 온 신호에 따른 도 2의 제3 트랜지스터의 제2 게이트 신호의 파형의 일례를 나타내는 타이밍도이다.
도 18은 게이트 온 신호 및 게이트 킥백 온 신호에 따른 도 2의 제3 트랜지스터의 제2 게이트 신호의 파형의 일례를 나타내는 타이밍도이다.
도 19는 본 발명의 실시예들에 따른 표시 장치의 구동 방법을 나타내는 순서도이다.
도 20은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 21은 도 20의 전자 기기가 스마트폰으로 구현된 일례를 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다. 상기 표시 패널 구동부는 전원 전압 생성부(600)를 더 포함할 수 있다.
예를 들어, 상기 구동 제어부(200) 및 상기 데이터 구동부(500)는 일체로 형성될 수 있다. 예를 들어, 상기 구동 제어부(200), 상기 감마 기준 전압 생성부(400) 및 상기 데이터 구동부(500)는 일체로 형성될 수 있다. 예를 들어, 상기 구동 제어부(200), 상기 감마 기준 전압 생성부(400), 상기 데이터 구동부(500) 및 상기 전원 전압 생성부(600)는 일체로 형성될 수 있다. 적어도 상기 구동 제어부(200) 및 상기 데이터 구동부(500)가 일체로 형성된 구동 모듈을 타이밍 컨트롤러 임베디드 데이터 구동부(Timing Controller Embedded Data Driver, TED)로 명명할 수 있다.
상기 표시 패널(100)은 영상을 표시하는 표시부(AA) 및 상기 표시부(AA)에 이웃하여 배치되는 주변부(PA)를 포함한다.
예를 들어, 본 실시예에서, 상기 표시 패널(100)은 유기 발광 다이오드를 포함하는 유기 발광 다이오드 표시 패널일 수 있다. 예를 들어, 상기 표시 패널(100)은 유기 발광 다이오드 및 퀀텀-닷 컬러필터를 포함하는 퀀텀-닷 유기 발광 다이오드 표시 패널일 수 있다. 예를 들어, 상기 표시 패널(100)은 나노 발광 다이오드 및 퀀텀-닷 컬러필터를 포함하는 퀀텀-닷 나노 발광 다이오드 표시 패널일 수 있다.
상기 표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 픽셀들(P)을 포함한다. 상기 게이트 라인들(GL)은 제1 방향(D1)으로 연장될 수 있고, 상기 데이터 라인들(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장될 수 있다.
상기 구동 제어부(200)는 외부의 장치(예컨대, 호스트 또는 애플리케이션 프로세서)로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신한다. 예를 들어, 상기 입력 영상 데이터(IMG)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 상기 입력 영상 데이터(IMG)는 백색 영상 데이터를 포함할 수 있다. 상기 입력 영상 데이터(IMG)는 마젠타색(magenta) 영상 데이터, 황색(yellow) 영상 데이터 및 시안색(cyan) 영상 데이터를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호 및 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.
상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3) 및 데이터 신호(DATA)를 생성한다.
상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 게이트 구동부(300)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(300)에 출력한다. 상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.
상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 구동부(500)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(500)에 출력한다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.
상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG)를 근거로 데이터 신호(DATA)를 생성한다. 상기 구동 제어부(200)는 상기 데이터 신호(DATA)를 상기 데이터 구동부(500)에 출력한다.
상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성하여 상기 감마 기준 전압 생성부(400)에 출력한다.
상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG) 및 상기 입력 제어 신호(CONT)를 근거로 상기 전원 전압 생성부(600)의 동작을 제어하기 위한 제4 제어 신호(CONT4)를 생성하여 상기 전원 전압 생성부(600)에 출력할 수 있다.
상기 게이트 구동부(300)는 상기 구동 제어부(200)로부터 입력 받은 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GL)에 출력한다. 예를 들어, 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GL)에 순차적으로 출력할 수 있다. 예를 들어, 상기 게이트 구동부(300)는 상기 표시 패널의 상기 주변부(PA) 상에 집적될 수 있다.
상기 감마 기준 전압 생성부(400)는 상기 구동 제어부(200)로부터 입력 받은 상기 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성한다. 상기 감마 기준 전압 생성부(400)는 상기 감마 기준 전압(VGREF)을 상기 데이터 구동부(500)에 제공한다. 상기 감마 기준 전압(VGREF)은 데이터 신호(DATA)를 아날로그 형태의 데이터 전압으로 변환하기 위해 사용된다.
본 발명의 일 실시예에서, 상기 감마 기준 전압 생성부(400)는 상기 구동 제어부(200) 내에 배치되거나 상기 데이터 구동부(500) 내에 배치될 수 있다.
상기 데이터 구동부(500)는 상기 구동 제어부(200)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DATA)를 입력 받고, 상기 감마 기준 전압 생성부(400)로부터 상기 감마 기준 전압(VGREF)을 입력 받는다. 상기 데이터 구동부(500)는 상기 데이터 신호(DATA)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압(VDATA)으로 변환한다. 상기 데이터 구동부(500)는 상기 데이터 전압(VDATA)을 상기 데이터 라인(DL)에 출력한다.
상기 전원 전압 생성부(600)는 제1 전원 전압(ELVDD)을 생성하여 상기 표시 패널(100)에 출력할 수 있다. 상기 전원 전압 생성부(600)는 제2 전원 전압(ELVSS)을 생성하여 상기 표시 패널(100)에 출력할 수 있다. 상기 제1 전원 전압(ELVDD)은 상기 표시 패널(100)의 픽셀에 인가되는 하이 전원일 수 있고, 상기 제2 전원 전압(ELVSS)은 상기 표시 패널(100)의 픽셀에 인가되는 로우 전원일 수 있다.
또한, 상기 전원 전압 생성부(600)는 상기 게이트 구동부(300)를 구동하기 위한 게이트 구동 전압을 생성하여 상기 게이트 구동부(300)에 출력할 수 있고, 상기 데이터 구동부(500)를 구동하기 위한 데이터 구동 전압을 생성하여 상기 데이터 구동부(500)에 출력할 수 있다. 상기 전원 전압 생성부(600)는 상기 게이트 신호의 하이 레벨을 나타내는 게이트 하이 전압(VGH) 및 상기 게이트 신호의 로우 레벨을 나타내는 게이트 로우 전압(VGL)을 생성하여 상기 게이트 구동부(300)에 출력할 수 있다. 또한, 상기 전원 전압 생성부(600)는 상기 게이트 신호의 킥백 보상을 위한 킥백 전압 보상량(VKB)을 생성하여 상기 게이트 구동부(300)에 출력할 수 있다.
도 2는 도 1의 픽셀(P)을 나타내는 회로도이다.
도 1 및 도 2를 참조하면, 상기 표시 패널(100)의 상기 픽셀(P)의 픽셀 회로는 제1 노드(N1)에 연결된 게이트 단자, 제2 노드(N2)에 연결된 제1 단자 및 상기 제1 전원 전압(ELVDD)을 수신하는 제2 단자를 포함하는 제1 트랜지스터(T1), 제1 게이트 신호(SC)를 수신하는 게이트 단자, 상기 데이터 라인(DL)에 연결된 제1 단자 및 상기 제1 노드(N1)에 연결된 제2 단자를 포함하는 제2 트랜지스터(T2), 제2 게이트 신호(SS)를 수신하는 게이트 단자, 센싱 라인(SL)에 연결된 제1 단자 및 상기 제2 노드(N2)에 연결된 제2 단자를 포함하는 제3 트랜지스터(T3)를 포함할 수 있다. 상기 픽셀 회로는 상기 제1 노드(N1)에 연결되는 제1 단자 및 상기 제2 노드(N2)에 연결되는 제2 단자를 포함하는 제1 저장 커패시터(CS1), 상기 제2 노드(N2)에 연결되는 제1 단자 및 상기 제3 노드(N3)에 연결되는 제2 단자를 포함하는 제2 저장 커패시터(CS2), 초기화 전압(VINT)을 수신하는 제1 단자 및 제4 노드(N4)에 연결된 제2 단자를 포함하는 증폭기(AMP) 및 상기 제2 노드(N2)에 연결되는 제1 단자 및 상기 제1 전원 전압(ELVDD)보다 낮은 제2 전원 전압(ELVSS)을 수신하는 제2 단자를 포함하는 발광 소자(EE)를 포함할 수 있다.
상기 제 1 트랜지스터(T1)는 상기 제1 노드(N1)의 전압에 상응하는 구동 전류를 발광 소자(EE)로 흐르게 할 수 있다. 상기 제 2 트랜지스터(T2)가 상기 제1 게이트 신호(SC)에 응답하여 턴 온되면, 상기 제 2 트랜지스터(T2)를 통해 상기 데이터 전압(VDATA)이 상기 제1 노드(N1)에 전달될 수 있다. 상기 제3 트랜지스터(T3)가 상기 제2 게이트 신호(SS)에 응답하여 턴 온되면, 초기화 전압(VINT)이 제2 노드(N2)에 전달될 수 있다.
상기 제1 저장 커패시터(CS1)는 상기 제1 노드(N1)의 전압과 상기 제2 노드(N2)의 전압 차로 충전될 수 있다. 상기 제2 저장 커패시터(CS2)는 상기 제2 노드(N2)의 전압과 상기 제3 노드(N3)의 전압 차로 충전될 수 있다.
예를 들어, 상기 증폭기(AMP)는 단위 이득을 가지는 버퍼(buffer)일 수 있다. 상기 증폭기(AMP)는 상기 초기화 신호(VINT)를 상기 제4 노드(N4)로 전달할 수 있다.
상기 발광 소자(EE)는 상기 제1 트랜지스터(T1)로부터 공급되는 구동 전류에 기초하여 소정의 휘도를 가진 광을 방출할 수 있다. 일 실시예에서, 상기 발광 소자(EE)는 유기 발광층을 포함하는 유기 발광 다이오드일 수 있다. 다른 실시예에서, 상기 발광 소자(EE)는 무기 물질로 형성되는 무기 발광 소자일 수 있다.
도 3은 도 2의 제2 트랜지스터의 제1 게이트 신호의 킥백 보상을 수행하는 도 1의 구동 제어부(200), 게이트 구동부(300) 및 전원 전압 생성부(600)를 나타내는 블록도이다.
도 1 내지 도 3을 참조하면 도 3의 구동 제어부(200), 게이트 구동부(300) 및 전원 전압 생성부(600)는 도 2의 제2 트랜지스터(T2)의 제1 게이트 신호(SC)의 킥백을 보상할 수 있다.
상기 구동 제어부(200)는 라인 메모리(210), 라인별 계조 판단부(220) 및 킥백 보상량 설정부(230)를 포함할 수 있다. 상기 전원 전압 생성부(600)는 킥백 전압 보상량 생성부(610)를 포함할 수 있다. 이와는 달리, 상기 구동 제어부(200)가 상기 킥백 전압 보상량 생성부(610)를 포함할 수도 있다.
상기 라인 메모리(210)는 표시 패널(100)의 하나의 픽셀 행에 대한 입력 영상 데이터(IMG)(예를 들어, 입력 영상 데이터(IMG)의 계조 및 라인 정보에 관한 픽셀 데이터)를 라인별로 저장할 수 있다. 상기 하나의 픽셀 행에 대한 입력 영상 데이터(IMG)는 라인 데이터로 명명할 수 있다.
상기 라인별 계조 판단부(220)는 상기 라인 데이터로부터 최대 계조, 최소 계조 및 평균 계조 중 적어도 어느 하나를 추출할 수 있다. 상기 라인별 계조 판단부(220)는 상기 최대 계조, 최소 계조 및 평균 계조 중 적어도 어느 하나를 상기 킥백 보상량 설정부(230)에 제공하며 라인 정보를 킥백 보상량 설정부(230)에 제공할 수 있다.
상기 킥백 보상량 설정부(230)는 입력 영상 데이터(IMG)의 계조 또는 게이트 신호의 스캔 시작 지점으로부터의 거리에 따라 상기 게이트 신호의 킥백 보상량을 결정할 수 있다. 상기 킥백 보상 방식은 킥백 폭 보상 및/또는 킥백 전압 보상일 수 있다. 본 발명의 일 실시예에서, 상기 킥백 보상량 설정부(230)는 상기 입력 영상 데이터(IMG)의 계조 및 상기 게이트 신호의 상기 스캔 시작 지점으로부터의 거리에 따라 상기 게이트 신호의 상기 킥백 보상량을 결정할 수도 있다.
상기 킥백 보상 설정부(230)는 킥백 보상량에 따라 제1 게이트 온 신호(SC_ON) 및 제1 게이트 킥백 온 신호(SC_KB_ON)를 게이트 구동부(300)에 제공할 수 있다. 또한 상기 킥백 보상량 설정부(230)는 킥백 전압 보상량 제어 신호를 상기 킥백 전압 보상량 생성부(610)에 제공할 수 있다.
일 실시예에 따르면, 상기 킥백 보상량 설정부(230)는 상기 제2 트랜지스터(T2)의 상기 제1 게이트 신호(SC)에 대해 입력 영상 데이터(IMG)의 계조에 따라 킥백 보상량을 달리할 수 있다. 여기서, 상기 입력 영상 데이터(IMG)의 계조는 라인별 계조 판단부(220)가 라인 메모리(210)로부터 수신한 라인별 최대 계조, 최소 계조 및 평균 계조 중 어느 하나일 수 있다.
구체적으로, 입력 영상 데이터(IMG)의 계조가 증가하는 경우, 데이터 전압(VDATA)이 커질 수 있다. 예를 들어, 계조 32Gray의 경우 데이터 전압(VDATA)이 3V라면 계조 255Gray는 데이터 전압(VDATA)이 8V일 수 있다. 데이터 전압(VDATA)이 증가하면, Q=CV(여기서, Q는 전하량, C는 커패시턴스, V는 전압일 수 있다.)이므로 제1 저장 커패시터(CS1)에 충전해야 할 전하량이 증가할 수 있다. 즉, 입력 영상 데이터(IMG)의 계조가 증가할 경우 충전해야 할 전하량이 증가할 수 있다. 따라서 입력 영상 데이터(IMG)의 계조가 증가할 경우 제1 저장 커패시터(CS1)의 충전에 필요한 시간이 증가하고, 충전 시간이 타겟 시간보다 부족하다면 충전율이 타겟값보다 부족할 수 있다. 결론적으로, 입력 영상 데이터(IMG)의 계조가 증가하면 충전율이 타겟값보다 부족한 문제가 발생할 수 있다. 이와 같이 충전율이 타겟값보다 부족하면 휘도가 타겟 휘도에 비해 감소할 수 있다.
또한, 킥백 현상에 의해 휘도가 감소할 수 있다. 제2 트랜지스터(T2)가 제1 게이트 신호(SC)에 응답하여 턴 온되면, 제 2 트랜지스터(T2)를 통해 인가된 데이터 전압(VDATA)이 제1 노드(N1)로 전달될 수 있다. 또한 제2 트랜지스터(T2)는 제1 게이트 신호(SC)에 응답하여 턴 오프 될 수 있다. 예를 들어, 제2 트랜지스터(T2)가 제1 게이트 신호(SC)에 응답하여 턴 오프 될 때, 제2 트랜지스터(T2)의 제1 게이트 신호(SC)는 게이트 하이 전압(VGH) Von에서 게이트 로우 전압(VGL) Voff로 급격히 변화할 수 있다. 이와 같이 제2 트랜지스터(T2)의 제1 게이트 신호(SC)가 급격히 감소하는 경우, 트랜지스터에서 전류가 누설되는 킥백 현상이 발생할 수 있다. 이 경우, 제 2 트랜지스터(T2)를 통해 제1 노드(N1)로 전달되는 데이터 전압(VDATA)은 본래 데이터 전압(VDATA)보다 감소되어 제1 트랜지스터(T1)의 게이트 단자에 인가될 수 있다.
그리고 제3 트랜지스터(T3)가 제2 게이트 신호(SS)에 응답하여 턴 온되면, 초기화 전압(VINT)이 제2 노드(N2)에 전달될 수 있다. 또한 제3 트랜지스터(T3)는 제2 게이트 신호(SS)에 응답하여 턴 오프 될 수 있다. 예를 들어, 제3 트랜지스터(T3)의 제2 게이트 신호(SS)는 게이트 하이 전압(VGH) Von에서 게이트 로우 전압(VGL) Voff로 급격히 변화할 수 있다. 이와 같이 제3 트랜지스터(T3)의 제2 게이트 신호(SS)가 급격히 감소하는 경우, 트랜지스터에서 전류가 누설되는 킥백 현상이 발생할 수 있다. 이 경우, 제3 트랜지스터(T3)를 통해 상기 제2 노드(N2)에 인가되는 초기화 전압(VINT)은 본래 초기화 전압(VINT)보다 증가되어 상기 제2 노드(N2)에 인가될 수 있다.
이와 같이, 킥백 현상에 의해 제1 트랜지스터(T1)의 제1 노드(N1)에 연결된 게이트 단자에 인가되는 전압은 감소할 수 있고, 제1 트랜지스터(T1)의 제1 단자에 인가되는 전압은 증가할 수 있다.
이 때, 킥백 현상에 의해 제1 트랜지스터(T1)의 제1 노드(N1)에 연결된 게이트 단자에 인가되는 전압의 감소한 크기와 제1 트랜지스터(T1)의 제1 단자에 인가되는 전압의 증가한 크기는 계조와 무관하게 유사한 값을 가질 수 있다.
따라서, 입력 영상 데이터(IMG)가 고계조일수록 데이터 전압(VDATA)이 증가하고, 킥백 현상으로 인해 제1 트랜지스터(T1)에 전달되는 데이터 전압(VDATA)이 일정 크기만큼 줄어들더라도 데이터 전압(VDATA)이 감소하는 비율은 고계조보다 저계조에서 높기 때문에 킥백 현상으로 인한 휘도 감소율은 입력 영상 데이터(IMG)의 계조가 작아질수록 커질 수 있다. 예를 들어, 계조 32Gray의 경우 데이터 전압(VDATA)이 3V이고, 계조 255Gray의 경우 데이터 전압(VDATA)이 8V일 수 있다. 킥백 현상으로 인해 0.4V씩 감소한다고 할 때, 계조 32Gray의 경우 킥백 현상에 의해 제1 트랜지스터(T1)의 제1 노드(N1)에 연결된 게이트 단자에 인가되는 전압(VDATA)은 3V에서 2.6V로 감소하고, 계조 255Gray의 경우 킥백 현상에 의해 제1 트랜지스터(T1)의 제1 노드(N1)에 연결된 게이트 단자에 인가되는 전압은 8V에서 7.6V로 감소할 수 있다. 따라서 입력 영상 데이터(IMG)의 계조가 작아질수록 킥백 현상으로 인한 휘도 감소율이 커질 수 있다.
한편, 게이트 신호의 슬루 레이트 특성이 좋을수록 게이트 신호의 급격한 변화에 의한 누설 전류량이 클 수 있다. 따라서 게이트 신호의 슬루 레이트 특성이 좋을수록 휘도 감소율이 클 수 있다. 게이트 신호의 스캔 시작 지점으로부터의 거리가 증가할수록 게이트 구동부(300) 내의 신호 전달 딜레이로 인해 슬루 레이트 특성이 나빠질 수 있다. 즉, 게이트 신호의 스캔 시작 지점으로부터의 거리가 증가할수록 킥백 현상으로 인한 휘도 감소는 줄어들 수 있다. 따라서 게이트 신호의 스캔 시작 지점으로부터의 거리에 따라 휘도가 균일하지 않는 문제가 발생할 수 있다. 전체적으로 표시 패널(100)의 휘도가 불균일하여 색낌 현상이 발생할 수 있다.
따라서 킥백 현상으로 인해 입력 영상 데이터(IMG)의 계조 및 게이트 신호의 스캔 시작 지점으로부터의 거리에 따라 표시 패널(100)의 휘도가 불균일한 문제를 개선하기 위해 킥백 보상을 수행할 수 있다.
예를 들어, 상기 킥백 보상 방식은 킥백 폭 보상 및 킥백 전압 보상을 포함할 수 있다.
킥백 폭 보상이란 게이트 신호가 게이트 하이 전압(VGH)에서 게이트 로우 전압(VGL)로 전환될 때 킥백 보상 활성화 구간을 조절하여 게이트 신호의 파형의 슬라이스 정도를 조절하는 것을 말한다.
킥백 전압 보상이란 게이트 신호가 게이트 하이 전압(VGH)에서 게이트 로우 전압(VGL)로 전환될 때 킥백 전압 보상량의 크기를 조절하여 게이트 신호의 파형의 슬라이스 정도를 조절하는 것을 말한다.
도 4는 입력 영상 데이터(IMG)의 계조에 따른 도 2의 제2 트랜지스터(T2)에 인가되는 제1 게이트 신호(SC)의 킥백 폭 보상량을 나타내는 그래프이다. 도 5는 입력 영상 데이터(IMG)의 계조에 따른 도 2의 제2 트랜지스터(T2)에 인가되는 제1 게이트 신호(SC)의 킥백 전압 보상량을 나타내는 그래프이다.
도 4를 참조하면 입력 영상 데이터(IMG)의 계조에 따라 킥백 폭 보상량을 달리할 수 있다. 입력 영상 데이터(IMG)의 계조가 작을수록 킥백 현상으로 인한 휘도 감소율이 커질 수 있다. 따라서, 상기 입력 영상 데이터(IMG)의 상기 계조가 작을수록 상기 게이트 신호(예컨대, SC_OUT)의 상기 킥백 보상량을 크게 할 수 있다.
킥백 폭 보상량이 크면 게이트 신호(예컨대, SC_OUT)의 파형의 슬라이스 구간이 커지므로, 킥백 보상량이 커진다. 즉, 상기 입력 영상 데이터(IMG)의 상기 계조가 작을수록 상기 게이트 신호(예컨대, SC_OUT)의 킥백 폭 보상량을 크게 조절할 수 있다.
도 4에서, case (1)은 계조가 가장 작은 경우를 나타내고, 이 때 상기 게이트 신호(예컨대, SC_OUT)의 킥백 폭 보상량(WKB1)은 가장 클 수 있다. case (2)는 case (1)에 비해 계조가 큰 경우를 나타내고, 이 때 상기 게이트 신호(예컨대, SC_OUT)의 킥백 폭 보상량(WKB2)은 case (1)의 게이트 신호(예컨대, SC_OUT)의 킥백 폭 보상량(WKB1)보다 작을 수 있다. case (3)은 계조가 가장 큰 경우를 나타내고, 이 때 상기 게이트 신호(예컨대, SC_OUT)의 킥백 폭 보상량은 가장 작을 수 있다. 도 4의 case (3)에서 상기 킥백 폭 보상량이 0인 경우를 예시하였다.
도 5를 참조하면 입력 영상 데이터(IMG)의 계조에 따라 킥백 전압 보상량을 달리할 수 있다. 입력 영상 데이터(IMG)의 계조가 작을수록 킥백 현상으로 인한 휘도 감소율이 커질 수 있다. 따라서, 상기 입력 영상 데이터(IMG)의 상기 계조가 작을수록 상기 게이트 신호(예컨대, SC_OUT)의 상기 킥백 보상량을 크게 할 수 있다.
킥백 전압 보상량이 크면 게이트 신호(예컨대, SC_OUT)의 파형의 슬라이스를 더 낮은 전압까지 하는 것이므로, 킥백 보상량이 커진다. 즉, 상기 입력 영상 데이터(IMG)의 상기 계조가 작을수록 상기 게이트 신호(예컨대, SC_OUT)의 킥백 전압 보상량을 크게 조절할 수 있다.
도 5에서, case (1)은 계조가 가장 작은 경우를 나타내고, 이 때 상기 게이트 신호(예컨대, SC_OUT)의 킥백 전압 보상량(VKB1)은 가장 클 수 있다. case (2)는 case (1)에 비해 계조가 큰 경우를 나타내고, 이 때 상기 게이트 신호(예컨대, SC_OUT)의 킥백 전압 보상량(VKB2)은 case (1)의 게이트 신호(예컨대, SC_OUT)의 킥백 전압 보상량(VKB1)보다 작을 수 있다. case (3)은 계조가 가장 큰 경우를 나타내고, 이 때 상기 게이트 신호의 킥백 전압 보상량은 가장 작을 수 있다. 도 5의 case (3)에서 상기 킥백 보상 전압이 VGH(예컨대, Von)인 경우를 예시하였다. 이와 같이, 계조가 클수록 상기 게이트 신호(예컨대, SC_OUT)의 게이트 신호(예컨대, SC_OUT)의 킥백 전압 보상량이 작아질 수 있다.
도 4에서는 상기 계조가 작을수록 상기 게이트 신호(예컨대, SC_OUT)의 상기 킥백 폭 보상량이 커지는 경우를 예시하였고, 도 5에서는 상기 계조가 작을수록 상기 게이트 신호(예컨대, SC_OUT)의 킥백 전압 보상량이 커지는 경우를 예시하였으나, 상기 킥백 폭 보상 및 상기 킥백 전압 보상은 동시에 적용될 수도 있다. 따라서, 상기 계조가 작을수록 상기 게이트 신호(예컨대, SC_OUT)의 킥백 전압 보상량이 커지고 상기 게이트 신호(예컨대, SC_OUT)의 킥백 폭 보상량이 커질 수도 있다.
도 6은 게이트 신호의 스캔 시작 지점으로부터의 거리에 따른 도 2의 제2 트랜지스터(T2)의 제1 게이트 신호(SC)의 킥백 폭 보상량을 나타내는 그래프이다. 도 7은 게이트 신호의 스캔 시작 지점으로부터의 거리에 따른 도 2의 제2 트랜지스터(T2)의 제1 게이트 신호(SC)의 킥백 전압 보상량을 나타내는 그래프이다.
도 6을 참조하면 상기 게이트 신호(예컨대, SC_OUT)의 스캔 시작 지점으로부터의 거리에 따라 킥백 폭 보상량을 달리할 수 있다. 상기 게이트 신호(예컨대, SC_OUT)의 상기 게이트 신호(예컨대, SC_OUT)의 스캔 시작 지점으로부터의 거리가 작을수록 상기 게이트 신호(예컨대, SC_OUT)의 슬루 레이트 특성이 좋아 킥백 현상으로 인한 영향이 커질 수 있다. 따라서, 상기 게이트 신호(예컨대, SC_OUT)의 스캔 시작 지점으로부터의 거리가 작을수록 상기 게이트 신호(예컨대, SC_OUT)의 상기 킥백 보상량을 크게 할 수 있다.
킥백 폭 보상량이 크면 게이트 신호(예컨대, SC_OUT)의 파형의 슬라이스 구간이 커지므로, 킥백 보상량이 커진다. 즉, 상기 게이트 신호(예컨대, SC_OUT)의 스캔 시작 지점으로부터의 거리가 작을수록 상기 게이트 신호(예컨대, SC_OUT)의 킥백 폭 보상량을 크게 조절할 수 있다.
도 6에서, case (1)은 스캔 시작 지점으로부터의 거리가 가장 작은 경우를 나타내고, 이 때 상기 게이트 신호(예컨대, SC_OUT)의 킥백 폭 보상량(WKB1)은 가장 클 수 있다. case (2)는 case (1)에 비해 스캔 시작 지점으로부터의 거리가 큰 경우를 나타내고, 이 때 상기 게이트 신호(예컨대, SC_OUT)의 킥백 폭 보상량(WKB2)은 case (1)의 게이트 신호(예컨대, SC_OUT)의 킥백 폭 보상량(WKB1)보다 작을 수 있다. case (3)은 스캔 시작 지점으로부터의 거리가 가장 큰 경우를 나타내고, 이 때 상기 게이트 신호(예컨대, SC_OUT)의 킥백 폭 보상량은 가장 작을 수 있다. 도 6의 case (3)에서 상기 킥백 폭 보상량이 0인 경우를 예시하였다.
도 7을 참조하면 상기 게이트 신호(예컨대, SC_OUT)의 스캔 시작 지점으로부터의 거리에 따라 킥백 전압 보상량을 달리할 수 있다. 상기 게이트 신호(예컨대, SC_OUT)의 스캔 시작 지점으로부터의 거리가 작을수록 상기 게이트 신호(예컨대, SC_OUT)의 슬루 레이트 특성이 좋아 킥백 현상으로 인한 영향이 커질 수 있다. 따라서, 상기 스캔 시작 지점으로부터의 거리가 작을수록 상기 게이트 신호(예컨대, SC_OUT)의 상기 킥백 보상량을 크게 할 수 있다.
킥백 전압 보상량이 크면 게이트 신호(예컨대, SC_OUT)의 파형의 슬라이스를 더 낮은 전압까지 하는 것이므로, 킥백 보상량이 커진다. 즉, 상기 스캔 시작 지점으로부터의 거리가 작을수록 상기 게이트 신호(예컨대, SC_OUT)의 킥백 전압 보상량을 크게 조절할 수 있다.
도 7에서, case (1)은 스캔 시작 지점으로부터의 거리가 가장 작은 경우를 나타내고, 이 때 상기 게이트 신호(예컨대, SC_OUT)의 킥백 전압 보상량(VKB1)은 가장 클 수 있다. case (2)는 case (1)에 비해 스캔 시작 지점으로부터의 거리가 큰 경우를 나타내고, 이 때 상기 게이트 신호(예컨대, SC_OUT)의 킥백 전압 보상량(VKB2)은 case (1)의 게이트 신호(예컨대, SC_OUT)의 킥백 전압 보상량(VKB1)보다 작을 수 있다. case (3)은 스캔 시작 지점으로부터의 거리가 가장 큰 경우를 나타내고, 이 때 상기 게이트 신호(예컨대, SC_OUT)의 킥백 전압 보상량은 가장 작을 수 있다. 도 7의 case (3)에서 상기 킥백 보상 전압이 VGH(예컨대, Von)인 경우를 예시하였다.
도 6에서는 상기 스캔 시작 지점으로부터의 거리가 작을수록 상기 게이트 신호(예컨대, SC_OUT)의 상기 킥백 폭 보상량이 커지는 경우를 예시하였고, 도 7에서는 상기 스캔 시작 지점으로부터의 거리가 작을수록 상기 게이트 신호(예컨대, SC_OUT)의 킥백 전압 보상량이 커지는 경우를 예시하였으나, 상기 킥백 폭 보상 및 상기 킥백 전압 보상은 동시에 적용될 수도 있다. 따라서, 상기 스캔 시작 지점으로부터의 거리가 작을수록 상기 게이트 신호(예컨대, SC_OUT)의 킥백 전압 보상량이 커지고 상기 게이트 신호(예컨대, SC_OUT)의 킥백 폭 보상량이 커질 수도 있다.
도 8은 게이트 온 신호(SC_ON) 및 게이트 킥백 온 신호(SC_KB_ON)에 따른 도 2의 제2 트랜지스터(T2)의 제1 게이트 신호(SC_OUT)의 파형의 일례를 나타내는 타이밍도이다. 도 9는 게이트 온 신호(SC_ON) 및 게이트 킥백 온 신호(SC_KB_ON)에 따른 도 2의 제2 트랜지스터(T2)의 제1 게이트 신호(SC_OUT)의 파형의 일례를 나타내는 타이밍도이다. 도 10은 게이트 온 신호(SC_ON) 및 게이트 킥백 온 신호(SC_KB_ON)에 따른 도 2의 제2 트랜지스터(T2)의 제1 게이트 신호(SC_OUT)의 파형의 일례를 나타내는 타이밍도이다.
도 8 내지 도 10을 참조하면, 상기 구동 제어부(200)는 복수의 픽셀 행들에 순차적으로 인가되는 상기 제1 게이트 신호(SC_OUT)의 온 타이밍을 결정하는 제1 게이트 온 신호(SC_ON) 및 상기 제1 게이트 신호(SC_OUT)의 킥백 보상 온 타이밍을 결정하는 제1 게이트 킥백 온 신호(SC_KB_ON)를 상기 게이트 구동부(300)에 출력할 수 있다.
상기 게이트 구동부(300)는 상기 제1 게이트 온 신호(SC_ON) 및 상기 제1 게이트 킥백 온 신호(SC_KB_ON)를 기초로 상기 킥백 보상된 제1 게이트 신호(SC_OUT)를 생성할 수 있다.
예를 들어, 상기 제1 게이트 신호(SC_OUT)의 킥백 폭 보상량은 상기 제1 게이트 킥백 온 신호(SC_KB_ON)의 활성 구간에 의해 결정될 수 있다. . 상기 제1 게이트 신호(SC_OUT)의 온 타이밍은 상기 제1 게이트 온 신호(SC_ON)의 활성 구간이 시작하는 시점일 수 있다. 상기 제1 게이트 신호(SC_OUT)의 오프 타이밍은 상기 제1 게이트 킥백 온 신호(SC_KB_ON)의 활성 구간이 종료하는 시점일 수 있다.
상기 제1 게이트 온 신호(SC_ON)는 복수의 펄스들을 가질 수 있다. 상기 제1 게이트 온 신호(SC_ON)가 주기적으로 활성화되면, 이에 따라 활성화된 상기 제1 게이트 신호(SC_OUT)가 복수의 픽셀 행들에 순차적으로 인가될 수 있다.
도 8은 상기 킥백 폭 보상량이 가장 큰 경우를 예시한다. 도 8에서 상기 제1 게이트 킥백 온 신호(SC_KB_ON)의 활성 구간만큼 상기 제1 게이트 신호(SC_OUT)의 파형이 슬라이스될 수 있다. 도 8의 제1 게이트 킥백 온 신호(SC_KB_ON)의 활성 구간이 가장 길기 때문에 상기 제1 게이트 신호(SC_OUT)의 킥백 폭 보상량이 가장 클 수 있다.
도 9는 도 8에 비해 상기 킥백 폭 보상량이 짧은 경우를 예시한다. 도 9에서 상기 제1 게이트 킥백 온 신호(SC_KB_ON)의 활성 구간만큼 상기 제1 게이트 신호(SC_OUT)의 파형이 슬라이스될 수 있다. 도 9의 제1 게이트 킥백 온 신호(SC_KB_ON)의 활성 구간은 도 8의 제1 게이트 킥백 온 신호(SC_KB_ON)의 활성 구간보다 짧기 때문에 도 9의 상기 제1 게이트 신호(SC_OUT)의 킥백 폭 보상량은 도 8의 상기 제1 게이트 신호(SC_OUT)의 킥백 폭 보상량보다 작을 수 있다.
도 10은 상기 킥백 폭 보상량이 가장 짧은 경우를 예시한다. 도 10에서 상기 제1 게이트 킥백 온 신호(SC_KB_ON)의 활성 구간이 없으며, 그에 따라 상기 제1 게이트 신호(SC_OUT)의 파형이 슬라이스되지 않을 수 있다.
본 실시예에 따르면, 입력 영상 데이터(IMG)의 계조 또는 게이트 신호(SC)의 스캔 시작 지점으로부터의 거리에 따라서 상기 게이트 신호(SC)의 킥백 보상량을 결정하며, 상기 킥백 보상량을 기초로 상기 게이트 신호(SC)를 생성할 수 있다.
따라서, 상기 게이트 신호(SC)의 파형이 하이 레벨로부터 로우 레벨로 급격히 감소할 때 발생하는 휘도 감소를 상기 입력 영상 데이터(IMG)의 계조 또는 게이트 신호(SC)의 스캔 시작 지점으로부터의 거리에 따라 제어할 수 있다.
결과적으로, 상기 입력 영상 데이터(IMG)의 계조 및 상기 게이트 신호(SC)의 스캔 시작 지점으로부터의 거리에 따른 킥백 정도의 차이로 인한 표시 패널(100)의 휘도 불균일성 및 색낌 현상을 방지하여 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
도 11은 도 2의 제2 트랜지스터(T2)의 제1 게이트 신호(SC) 및 제3 트랜지스터(T3)의 제2 게이트 신호(SS)의 킥백 보상을 수행하는 구동 제어부(200), 게이트 구동부(300) 및 전원 전압 생성부(600)를 나타내는 블록도이다.
본 실시예에 따른 표시 장치, 이를 이용한 표시 패널의 구동 방법 및 표시 패널 구동부는 제3 트랜지스터(T3)의 제2 게이트 신호(SS)의 킥백 보상을 더 수행하는 것을 제외하면, 도 1 내지 도 10의 표시 장치 및 이를 이용한 표시 패널의 구동 방법과 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 1, 도 2 및 도 11을 참조하면, 도 11의 구동 제어부(200), 게이트 구동부(300A) 및 전원 전압 생성부(600)는 도 2의 제2 트랜지스터(T2)의 제1 게이트 신호(SC)의 킥백 및 제3 트랜지스터(T3)의 제2 게이트 신호(SS)의 킥백을 보상할 수 있다.
상기 구동 제어부(200)는 라인 메모리(210), 라인별 계조 판단부(220) 및 킥백 보상량 설정부(230A)를 포함할 수 있다. 상기 전원 전압 생성부(600)는 킥백 전압 보상량 생성부(610A)를 포함할 수 있다. 이와는 달리, 상기 구동 제어부(200)가 상기 킥백 전압 보상량 생성부를 포함할 수도 있다.
상기 킥백 보상량 설정부(230A)는 입력 영상 데이터(IMG)의 계조 또는 게이트 신호의 스캔 시작 지점으로부터의 거리에 따라 상기 게이트 신호의 킥백 보상량을 결정할 수 있다. 상기 킥백 보상 방식은 킥백 폭 보상 및/또는 킥백 전압 보상일 수 있다. 본 발명의 일 실시예에서, 상기 킥백 보상량 설정부(230)는 상기 입력 영상 데이터(IMG)의 계조 및 상기 게이트 신호의 상기 스캔 시작 지점으로부터의 거리에 따라 상기 게이트 신호의 상기 킥백 보상량을 결정할 수도 있다.
상기 킥백 보상량 설정부(230A)는 킥백 보상량에 따라 제1 게이트 온 신호(SC_ON), 제1 게이트 킥백 온 신호(SC_KB_ON), 제2 게이트 온 신호(SS_ON) 및 제2 게이트 킥백 온 신호(SS_KB_ON)를 게이트 구동부(300A)에 제공할 수 있다. 또한 상기 킥백 보상량 설정부(230A)는 킥백 전압 보상량 제어 신호를 상기 킥백 전압 보상량 생성부(610A)에 제공할 수 있다. 본 실시예에서, 상기 킥백 전압 보상량 제어 신호는 상기 제1 게이트 신호(SC)의 킥백 전압 보상량의 레벨을 결정하기 위한 제1 킥백 전압 보상량 제어 신호 및 상기 제2 게이트 신호(SS)의 킥백 전압 보상량의 레벨을 결정하기 위한 제2 킥백 전압 보상량 제어 신호를 포함할 수 있다.
도 12는 입력 영상 데이터(IMG)의 계조에 따른 도 2의 제3 트랜지스터(T3)에 인가되는 제2 게이트 신호(SS)의 킥백 폭 보상량을 나타내는 그래프이다. 도 13은 입력 영상 데이터(IMG)의 계조에 따른 도 2의 제3 트랜지스터(T3)에 인가되는 제2 게이트 신호(SS)의 킥백 전압 보상량을 나타내는 그래프이다.
도 4 및 도 5를 참조하여 설명한 바와 같이, 상기 입력 영상 데이터(IMG)의 상기 계조가 작을수록 상기 제1 게이트 신호(SC_OUT)의 킥백 폭 보상량을 크게 조절할 수 있고, 상기 입력 영상 데이터(IMG)의 상기 계조가 작을수록 상기 제1 게이트 신호(SC_OUT)의 킥백 전압 보상량을 크게 조절할 수 있다.
도 12를 참조하면, 상기 입력 영상 데이터(IMG)의 상기 계조가 작을수록 상기 제2 게이트 신호(SS_OUT)의 상기 킥백 보상량을 크게 할 수 있으며, 상기 입력 영상 데이터(IMG)의 상기 계조가 작을수록 상기 제2 게이트 신호(SS_OUT)의 킥백 폭 보상량을 크게 조절할 수 있다.
도 12에서, case (1)은 계조가 가장 작은 경우를 나타내고, 이 때 상기 제2 게이트 신호(SS_OUT)의 킥백 폭 보상량(WKB1)은 가장 클 수 있다. case (2)는 case (1)에 비해 계조가 큰 경우를 나타내고, 이 때 상기 제2 게이트 신호(SS_OUT)의 킥백 폭 보상량(WKB2)은 case (1)의 상기 제2 게이트 신호(SS_OUT)의 킥백 폭 보상량(WKB1)보다 작을 수 있다. case (3)은 계조가 가장 큰 경우를 나타내고, 이 때 상기 제2 게이트 신호(SS_OUT)의 킥백 폭 보상량은 가장 작을 수 있다.
도 13을 참조하면 상기 입력 영상 데이터의 상기 계조가 작을수록 상기 제2 게이트 신호(SS_OUT)의 상기 킥백 보상량을 크게 할 수 있으며, 상기 입력 영상 데이터(IMG)의 상기 계조가 작을수록 상기 제2 게이트 신호(SS_OUT)의 킥백 전압 보상량을 크게 조절할 수 있다.
도 13에서, case (1)은 계조가 가장 작은 경우를 나타내고, 이 때 상기 제2 게이트 신호(SS_OUT)의 킥백 전압 보상량(VKB1)은 가장 클 수 있다. case (2)는 case (1)에 비해 계조가 큰 경우를 나타내고, 이 때 상기 제2 게이트 신호(SS_OUT)의 킥백 전압 보상량(VKB2)은 case (1)의 제2 게이트 신호(SS_OUT)의 킥백 전압 보상량(VKB1)보다 작을 수 있다. case (3)은 계조가 가장 큰 경우를 나타내고, 이 때 상기 제2 게이트 신호(SS_OUT)의 킥백 전압 보상량은 가장 작을 수 있다.
도 14는 게이트 신호의 스캔 시작 지점으로부터의 거리에 따른 도 2의 제3 트랜지스터(T3)에 인가되는 제2 게이트 신호(SS)의 킥백 폭 보상량을 나타내는 그래프이다. 도 15는 게이트 신호의 스캔 시작 지점으로부터의 거리에 따른 도 2의 제3 트랜지스터(T3)에 인가되는 제2 게이트 신호(SS)의 킥백 전압 보상량을 나타내는 그래프이다.
도 6 및 도 7을 참조하여 설명한 바와 같이, 상기 게이트 신호(SC_OUT)의 스캔 시작 지점으로부터의 거리가 작을수록 상기 제1 게이트 신호(SC_OUT)의 킥백 폭 보상량을 크게 조절할 수 있고, 상기 게이트 신호(SC_OUT)의 스캔 시작 지점으로부터의 거리가 작을수록 상기 제1 게이트 신호(SC_OUT)의 킥백 전압 보상량을 크게 조절할 수 있다.
도 14를 참조하면, 상기 제2 게이트 신호(SS_OUT)의 스캔 시작 지점으로부터의 거리가 작을수록 상기 제2 게이트 신호(SS_OUT)의 상기 킥백 보상량을 크게 할 수 있으며, 상기 제2 게이트 신호(SS_OUT)의 스캔 시작 지점으로부터의 거리가 작을수록 상기 제2 게이트 신호(SS_OUT)의 킥백 폭 보상량을 크게 조절할 수 있다.
도 14에서, case (1)은 스캔 시작 지점으로부터의 거리가 가장 작은 경우를 나타내고, 이 때 상기 제2 게이트 신호(SS_OUT)의 킥백 폭 보상량(WKB1)은 가장 클 수 있다. case (2)는 case (1)에 비해 스캔 시작 지점으로부터의 거리가 큰 경우를 나타내고, 이 때 상기 제2 게이트 신호(SS_OUT)의 킥백 폭 보상량(WKB2)은 case (1)의 상기 제2 게이트 신호(SS_OUT)의 킥백 폭 보상량(WKB1)보다 작을 수 있다. case (3)은 스캔 시작 지점으로부터의 거리가 가장 큰 경우를 나타내고, 이 때 상기 제2 게이트 신호(SS_OUT)의 킥백 폭 보상량은 가장 작을 수 있다.
도 15를 참조하면 상기 제2 게이트 신호(SS_OUT)의 상기 스캔 시작 지점으로부터의 거리가 작을수록 상기 제2 게이트 신호(SS_OUT)의 상기 킥백 보상량을 크게 할 수 있으며, 상기 제2 게이트 신호(SS_OUT)의 상기 스캔 시작 지점으로부터의 거리가 작을수록 상기 제2 게이트 신호(SS_OUT)의 킥백 전압 보상량을 크게 조절할 수 있다.
도 15에서, case (1)은 스캔 시작 지점으로부터의 거리가 가장 작은 경우를 나타내고, 이 때 상기 제2 게이트 신호(SS_OUT)의 킥백 전압 보상량(VKB1)은 가장 클 수 있다. case (2)는 case (1)에 비해 스캔 시작 지점으로부터의 거리가 큰 경우를 나타내고, 이 때 상기 제2 게이트 신호(SS_OUT)의 킥백 전압 보상량(VKB2)은 case (1)의 제2 게이트 신호(SS_OUT)의 킥백 전압 보상량(VKB1)보다 작을 수 있다. case (3)은 스캔 시작 지점으로부터의 거리가 가장 큰 경우를 나타내고, 이 때 상기 제2 게이트 신호(SS_OUT)의 킥백 전압 보상량은 가장 작을 수 있다.
도 16은 게이트 온 신호(SS_ON) 및 게이트 킥백 온 신호(SS_KB_ON)에 따른 도 2의 제3 트랜지스터(T3)의 제2 게이트 신호(SS_OUT)의 파형의 일례를 나타내는 타이밍도이다. 도 17은 게이트 온 신호(SS_ON) 및 게이트 킥백 온 신호(SS_KB_ON)에 따른 도 2의 제3 트랜지스터(T3)의 제2 게이트 신호(SS_OUT)의 파형의 일례를 나타내는 타이밍도이다. 도 18은 게이트 온 신호(SS_ON) 및 게이트 킥백 온 신호(SS_KB_ON)에 따른 도 2의 제3 트랜지스터(T3)의 제2 게이트 신호(SS_OUT)의 파형의 일례를 나타내는 타이밍도이다.
도 16 내지 도 18을 참조하면, 상기 구동 제어부(200)는 복수의 픽셀 행들에 순차적으로 인가되는 상기 제2 게이트 신호(SS_OUT)의 온 타이밍을 결정하는 제2 게이트 온 신호(SS_ON) 및 상기 제2 게이트 신호(SS_OUT)의 킥백 보상 온 타이밍을 결정하는 제2 게이트 킥백 온 신호(SS_KB_ON)를 상기 게이트 구동부(300)에 출력할 수 있다.
상기 게이트 구동부(300)는 상기 제2 게이트 온 신호(SS_ON) 및 상기 제2 게이트 킥백 온 신호(SS_KB_ON)를 기초로 상기 킥백 보상된 제2 게이트 신호(SS_OUT)를 생성할 수 있다.
예를 들어, 상기 제2 게이트 신호(SS_OUT)의 킥백 폭 보상량은 상기 제2 게이트 킥백 온 신호(SS_KB_ON)의 활성 구간에 의해 결정될 수 있다. 상기 제2 게이트 신호(SS_OUT)의 온 타이밍은 상기 제2 게이트 온 신호(SS_ON)의 활성 구간이 시작하는 시점일 수 있다. 상기 제2 게이트 신호(SS_OUT)의 오프 타이밍은 상기 제2 게이트 킥백 온 신호(SS_KB_ON)의 활성 구간이 종료하는 시점일 수 있다. 상기 제2 게이트 온 신호(SS_ON)는 복수의 펄스들을 가질 수 있다. 상기 제2 게이트 온 신호(SS_ON)가 주기적으로 활성화되면, 이에 따라 활성화된 상기 제2 게이트 신호(SS_OUT)가 복수의 픽셀 행들에 순차적으로 인가될 수 있다.
도 8 내지 도 10에서는 상기 제1 게이트 온 신호(SC_ON) 및 상기 제1 게이트 킥백 온 신호(SC_KB_ON)를 기초로 상기 킥백 보상된 제1 게이트 신호(SC_OUT)를 생성하는 경우를 설명하였다.
도 16 내지 도 18에서는 도 8 내지 도 10과 같은 방식으로, 상기 제2 게이트 온 신호(SS_ON) 및 상기 제2 게이트 킥백 온 신호(SS_KB_ON)를 기초로 상기 킥백 보상된 제2 게이트 신호(SS_OUT)를 생성할 수 있다.
본 실시예에 따르면, 입력 영상 데이터(IMG)의 계조 또는 게이트 신호(SC, SS)의 스캔 시작 지점으로부터의 거리에 따라서 상기 게이트 신호(SC, SS)의 킥백 보상량을 결정하며, 상기 킥백 보상량을 기초로 상기 게이트 신호(SC, SS)를 생성할 수 있다.
따라서, 상기 게이트 신호(SC, SS)의 파형이 하이 레벨로부터 로우 레벨로 급격히 감소할 때 발생하는 휘도 감소를 상기 입력 영상 데이터(IMG)의 계조 또는 게이트 신호(SC, SS)의 스캔 시작 지점으로부터의 거리에 따라 제어할 수 있다.
결과적으로, 상기 입력 영상 데이터(IMG)의 계조 및 상기 게이트 신호(SC, SS)의 스캔 시작 지점으로부터의 거리에 따른 킥백 정도의 차이로 인한 표시 패널(100)의 휘도 불균일성 및 색낌 현상을 방지하여 표시 패널(100)의 표시 품질을 향상시킬 수 있다.
도 19는 본 발명의 실시예들에 따른 표시 장치의 구동 방법을 나타내는 순서도이다.
도 19를 참조하면, 도 19의 표시 장치의 구동 방법은 입력 영상 데이터(IMG)의 계조 또는 게이트 신호의 스캔 시작 지점으로부터의 거리에 따라서 게이트 신호의 킥백 보상량을 결정(단계 S100)하고, 킥백 보상량을 기초로 게이트 신호를 생성(단계 S200)하며, 게이트 신호를 표시 패널(100)에 출력 (단계 S300)하고, 데이터 전압(VDATA)을 상기 표시 패널(100)에 출력(단계 S400)할 수 있다.
구체적으로, 입력 영상 데이터(IMG)의 계조가 작으면 킥백 보상량이 증가할 수 있고, 입력 영상 데이터(IMG)의 계조가 작으면 킥백 전압 보상량이 클 수 있으며, 입력 영상 데이터(IMG)의 계조가 작으면 킥백 폭 보상량이 클 수 있다.
또한 게이트 신호(SC)의 스캔 시작 지점으로부터의 거리가 작으면 킥백 보상량이 증가할 수 있고, 게이트 신호(SC)의 스캔 시작 지점으로부터의 거리가 작으면 킥백 전압 보상량이 클 수 있으며, 게이트 신호(SC)의 스캔 시작 지점으로부터의 거리가 작으면 킥백 폭 보상량이 클 수 있다.
이와 같이 킥백 보상량을 기초로 게이트 신호(SC)를 생성(S200)하며, 게이트 신호(SC)를 표시 패널(100)에 출력 (S300)하여, 데이터 전압(VDATA)을 상기 표시 패널(100)에 출력(S400)할 수 있다.
도 20은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이고, 도 21은 도 20의 전자 기기가 스마트폰으로 구현된 일례를 나타내는 도면이다.
도 20 및 도 21을 참조하면, 전자 기기(1000)는 프로세서(1010), 메모리 장치(1020), 스토리지 장치(1030), 입출력 장치(1040), 파워 서플라이(1050) 및 표시 장치(1060)를 포함할 수 있다. 이 때, 표시 장치(1060)는 도 1의 표시 장치일 수 있다. 또한, 전자 기기(1000)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.
일 실시예에 따르면, 도 21에 도시된 바와 같이, 전자 기기(1000)는 스마트폰으로 구현될 수 있다. 다만, 이것은 예시적인 것으로서, 전자 기기(1000)가 그에 한정되지는 않는다. 예를 들어, 전자 기기(1000)는 휴대폰, 비디오폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 내비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이 장치 등으로 구현될 수 있다.
실시예에 따라, 프로세서(1010)는 마이크로프로세서(micro processor), 중앙 처리 유닛(central processing unit), 어플리케이션 프로세서(application processor) 등일 수 있다. 프로세서(1010)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 프로세서(1010)는 주변 구성 요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 메모리 장치(1020)는 전자 기기(1000)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1020)는 이피롬(Erasable Programmable Read-Only Memory; EPROM) 장치, 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(Phase Change Random Access Memory; PRAM) 장치, 알램(Resistance Random Access Memory; RRAM) 장치, 엔에프지엠(Nano Floating Gate Memory; NFGM) 장치, 폴리머램(Polymer Random Access Memory; PoRAM) 장치, 엠램(Magnetic Random Access Memory; MRAM), 에프램(Ferroelectric Random Access Memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(Dynamic Random Access Memory; DRAM) 장치, 에스램(Static Random Access Memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다. 스토리지 장치(1030)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(1040)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 실시예에 따라, 표시 장치(1060)가 입출력 장치(1040)에 포함될 수도 있다. 파워 서플라이(1050)는 전자 기기(1000)의 동작에 필요한 파워를 공급할 수 있다. 표시 장치(1060)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
본 발명은 표시 장치 및 이를 포함하는 모든 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트폰, 비디오폰, 스마트패드, 스마트워치, 태블릿 PC, 차량용 내비게이션 시스템, 텔레비전, 컴퓨터 모니터, 노트북, 디지털 카메라, 헤드 마운트 디스플레이 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 패널 200: 구동 제어부
210: 라인 메모리 220: 라인별 계조 판단부
230, 230A: 킥백 보상량 설정부 300, 300A: 게이트 구동부
400: 감마 기준 전압 생성부 500: 데이터 구동부
600: 전원 전압 생성부
610, 610A: 킥백 전압 보상량 생성부
1000: 전자기기 1010: 프로세서
1020: 메모리 장치 1030: 스토리지 장치
1040: 입출력 장치 1050: 파워 서플라이
1060: 표시 장치
VGH: 게이트 하이 전압 VGL: 게이트 로우 전압
T1~T3: 제1 내지 제3 트랜지스터들
N1~N4: 제1 내지 제4 노드들
DL: 데이터 라인 SL: 센싱 라인
CS1: 제1 저장 커패시터 CS2: 제2 저장 커패시터
SC: 제1 게이트 신호 SS: 제2 게이트 신호
AMP: 증폭기 EE: 발광 소자
VDATA: 데이터 전압 ELVDD: 전원 전압
ELVSS: 로우 전원 전압 VINT: 초기화 전압
SC_ON: 제1 게이트 온 신호
SC_KB_ON: 제1 게이트 킥백 온 신호
SC_OUT: 보상된 제1 게이트 신호
SS_ON: 제2 게이트 온 신호
SS_KB_ON: 제2 게이트 킥백 온 신호
SS_OUT: 보상된 제2 게이트 신호

Claims (20)

  1. 복수의 픽셀들을 포함하는 표시 패널;
    입력 영상 데이터의 계조 또는 게이트 신호의 스캔 시작 지점으로부터의 거리에 따라서 게이트 신호의 킥백 보상량을 결정하는 구동 제어부;
    상기 킥백 보상량을 기초로 상기 게이트 신호를 생성하여 상기 표시 패널에 출력하는 게이트 구동부; 및
    상기 표시 패널에 데이터 전압을 출력하는 데이터 구동부를 포함하는 표시 장치.
  2. 제1항에 있어서, 상기 구동 제어부는 상기 입력 영상 데이터의 상기 계조 및 상기 게이트 신호의 상기 스캔 시작 지점으로부터의 거리에 따라서 상기 게이트 신호의 상기 킥백 보상량을 결정하는 것을 특징으로 하는 표시 장치.
  3. 제1항에 있어서, 상기 입력 영상 데이터의 상기 계조가 작을수록 상기 게이트 신호의 상기 킥백 보상량이 커지는 것을 특징으로 하는 표시 장치.
  4. 제3항에 있어서, 상기 입력 영상 데이터의 상기 계조가 작을수록 상기 게이트 신호의 킥백 전압 보상량이 커지는 것을 특징으로 하는 표시 장치.
  5. 제3항에 있어서, 상기 입력 영상 데이터의 상기 계조가 작을수록 상기 게이트 신호의 킥백 폭 보상량이 커지는 것을 특징으로 하는 표시 장치.
  6. 제5항에 있어서, 상기 구동 제어부는 상기 게이트 신호의 온 타이밍을 결정하는 게이트 온 신호 및 상기 게이트 신호의 킥백 보상 온 타이밍을 결정하는 게이트 킥백 온 신호를 상기 게이트 구동부에 출력하고,
    상기 게이트 구동부는 상기 게이트 온 신호 및 상기 게이트 킥백 온 신호를 기초로 상기 게이트 신호를 생성하는 것을 특징으로 하는 표시 장치.
  7. 제6항에 있어서, 상기 킥백 폭 보상량은 상기 게이트 킥백 온 신호의 활성 구간에 의해 결정되는 것을 특징으로 하는 표시 장치.
  8. 제3항에 있어서, 상기 입력 영상 데이터의 상기 계조가 작을수록 상기 게이트 신호의 킥백 보상 전압이 작아지고 상기 게이트 신호의 킥백 폭 보상량이 커지는 것을 특징으로 하는 표시 장치.
  9. 제1항에 있어서, 상기 게이트 신호의 상기 스캔 시작 지점으로부터의 상기 거리가 작을수록 상기 게이트 신호의 상기 킥백 보상량이 커지는 것을 특징으로 하는 표시 장치.
  10. 제9항에 있어서, 상기 게이트 신호의 상기 스캔 시작 지점으로부터의 상기 거리가 작을수록 상기 게이트 신호의 킥백 전압 보상량이 커지는 것을 특징으로 하는 표시 장치.
  11. 제9항에 있어서, 상기 게이트 신호의 상기 스캔 시작 지점으로부터의 상기 거리가 작을수록 상기 게이트 신호의 킥백 폭 보상량이 커지는 것을 특징으로 하는 표시 장치.
  12. 제9항에 있어서, 상기 게이트 신호의 상기 스캔 시작 지점으로부터의 상기 거리가 작으면 상기 게이트 신호의 킥백 전압 보상량이 커지고 킥백 폭 보상량이 커지는 것을 특징으로 하는 표시 장치.
  13. 제1항에 있어서, 상기 표시 패널의 상기 복수의 픽셀들의 픽셀 회로는,
    제1 노드에 연결된 게이트 단자, 제2 노드에 연결된 제1 단자 및 제1 전원 전압을 수신하는 제2 단자를 포함하는 제1 트랜지스터;
    제1 게이트 신호를 수신하는 게이트 단자, 데이터 라인에 연결된 제1 단자 및 상기 제1 노드에 연결된 제2 단자를 포함하는 제2 트랜지스터;
    제2 게이트 신호를 수신하는 게이트 단자, 센싱 라인에 연결된 제1 단자 및 상기 제2 노드에 연결된 제2 단자를 포함하는 제3 트랜지스터;
    상기 제1 노드에 연결되는 제1 단자 및 상기 제2 노드에 연결되는 제2 단자를 포함하는 제1 저장 커패시터;
    상기 제2 노드에 연결되는 제1 단자 및 제3 노드에 연결되는 제2 단자를 포함하는 제2 저장 커패시터; 및
    상기 제2 노드에 연결되는 제1 단자 및 상기 제1 전원 전압보다 낮은 제2 전원 전압을 수신하는 제2 단자를 포함하는 발광 소자를 포함하는 것을 특징으로 하는 표시 장치.
  14. 제13항에 있어서, 상기 구동 제어부는 상기 입력 영상 데이터의 상기 계조 또는 상기 제1 게이트 신호의 스캔 시작 지점으로부터의 거리에 따라서 상기 제2 트랜지스터의 상기 게이트 단자에 인가되는 상기 제1 게이트 신호의 킥백 보상량을 결정하는 것을 특징으로 하는 표시 장치.
  15. 제13항에 있어서, 상기 구동 제어부는 상기 입력 영상 데이터의 상기 계조 또는 상기 제1 게이트 신호 및 상기 제2 게이트 신호의 스캔 시작 지점으로부터의 거리에 따라서 상기 제2 트랜지스터의 상기 게이트 단자에 인가되는 상기 제1 게이트 신호의 킥백 보상량 및 상기 제3 트랜지스터의 상기 게이트 단자에 인가되는 상기 제2 게이트 신호의 킥백 보상량를 결정하는 것을 특징으로 하는 표시 장치.
  16. 제1항에 있어서, 상기 구동 제어부는 상기 표시 패널의 하나의 게이트 라인에 대응하는 라인 데이터를 저장하는 라인 메모리를 포함하고,
    상기 구동 제어부는 상기 라인 데이터를 기초로 상기 게이트 신호의 상기 킥백 보상량를 결정하는 것을 특징으로 하는 표시 장치.
  17. 제16항에 있어서, 상기 구동 제어부는 상기 라인 데이터의 최대 계조, 최소 계조 및 평균 계조 중 적어도 어느 하나를 기초로 상기 게이트 신호의 상기 킥백 보상량를 결정하는 것을 특징으로 하는 표시 장치.
  18. 입력 영상 데이터의 계조 또는 게이트 신호의 스캔 시작 지점으로부터의 거리에 따라서 상기 게이트 신호의 킥백 보상량을 결정하는 단계;
    상기 킥백 보상량을 기초로 상기 게이트 신호를 생성하는 단계;
    상기 게이트 신호를 표시 패널에 출력하는 단계; 및
    데이터 전압을 상기 표시 패널에 출력하는 단계를 포함하는 표시 장치의 구동 방법.
  19. 제18항에 있어서, 상기 입력 영상 데이터의 상기 계조가 작을수록 또는 상기 게이트 신호의 상기 스캔 시작 지점으로부터의 상기 거리가 작을수록 상기 게이트 신호의 상기 킥백 보상량이 커지는 것을 특징으로 하는 표시 장치의 구동 방법.
  20. 입력 영상 데이터의 계조 또는 게이트 신호의 스캔 시작 지점으로부터의 거리에 따라서 게이트 신호의 킥백 보상량을 결정하는 구동 제어부; 및
    상기 킥백 보상량을 기초로 상기 게이트 신호를 생성하는 게이트 구동부를 포함하는 표시 패널 구동부.
KR1020220103629A 2022-08-18 2022-08-18 표시 장치, 이의 구동 방법 및 표시 패널 구동부 KR20240026363A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220103629A KR20240026363A (ko) 2022-08-18 2022-08-18 표시 장치, 이의 구동 방법 및 표시 패널 구동부
US18/141,839 US20240062726A1 (en) 2022-08-18 2023-05-01 Display device, method of driving the same and display panel driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220103629A KR20240026363A (ko) 2022-08-18 2022-08-18 표시 장치, 이의 구동 방법 및 표시 패널 구동부

Publications (1)

Publication Number Publication Date
KR20240026363A true KR20240026363A (ko) 2024-02-28

Family

ID=89907086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220103629A KR20240026363A (ko) 2022-08-18 2022-08-18 표시 장치, 이의 구동 방법 및 표시 패널 구동부

Country Status (2)

Country Link
US (1) US20240062726A1 (ko)
KR (1) KR20240026363A (ko)

Also Published As

Publication number Publication date
US20240062726A1 (en) 2024-02-22

Similar Documents

Publication Publication Date Title
KR102555125B1 (ko) 표시 장치
EP3879517B1 (en) Pixel circuit
KR102492365B1 (ko) 유기 발광 표시 장치
KR20160037010A (ko) 디스플레이 구동 회로 및 디스플레이 구동 방법
KR20210154297A (ko) 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
KR20190043661A (ko) 유기 발광 표시 장치 및 이의 감마 기준 전압 설정 방법
KR102463965B1 (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR102423587B1 (ko) 유기 발광 표시 장치의 구동 방법, 및 유기 발광 표시 장치
US11741868B2 (en) Reference voltage generator, display device including the same, and method of driving display device
KR20240026363A (ko) 표시 장치, 이의 구동 방법 및 표시 패널 구동부
KR20210016205A (ko) 스캔 펄스를 조절하는 표시 장치
KR102587818B1 (ko) 유기 발광 표시 장치 및 이를 포함하는 전자 기기
EP4322149A1 (en) Display panel, display apparatus including the same and electronic apparatus including the same
US20240144881A1 (en) Display apparatus, method of driving the same and electronic apparatus including the same
CN217588401U (zh) 像素和包括像素的显示装置
KR20240018002A (ko) 표시 장치 및 이의 구동 방법
US20240021165A1 (en) Scan driver for applying a bias voltage and display device including the same
EP4310825A1 (en) Pixel circuit
KR20230037104A (ko) 표시 장치 및 이의 구동 방법
KR20230090417A (ko) 표시 장치 및 표시 장치의 구동 방법
KR20230120164A (ko) 화소 회로 및 이를 포함하는 표시 장치
KR20230054539A (ko) 화소 회로 및 이를 포함하는 표시 장치
KR20230168217A (ko) 표시 장치
CN117935709A (en) Display device, method of driving the same, and electronic device including the same
KR20240003014A (ko) 표시 장치 및 이의 구동 방법