KR20240025817A

KR20240025817A - Semiconductor device testing apparatus and method capable of expanding channel

Info

Publication number: KR20240025817A
Application number: KR1020220103924A
Authority: KR
Inventors: 송성용
Original assignee: 주식회사 에이티이솔루션
Priority date: 2022-08-19
Filing date: 2022-08-19
Publication date: 2024-02-27

Abstract

채널확장이 가능한 반도체 소자 시험장치 및 그 채널 확장방법이 개시된다. 본 발명에 따른 반도체 소자 시험장치는, 설정된 규격의 채널이 구비된 SMU(Source Measure Unit) 보드; SMU 보드를 장착하기 위한 슬롯(slot)이 복수로 마련된 슬롯 보드; 피 시험장치의 시험에 대한 채널 수를 설정하는 채널수 설정부; 채널수 설정부에 의해 설정되는 채널 수에 따라 슬롯 보드에 장착되는 SMU 보드의 수를 결정하는 보드수 결정부; 및 보드수 결정부에 의해 결정된 SMU 보드의 수에 따라 슬롯 보드에 SMU 보드가 장착되면, 장착된 SMU 보드를 이용하여 피 시험장치에 대한 전압 또는 전류를 동시에 측정하는 전압전류 측정부;를 포함하는 것을 특징으로 한다.A semiconductor device testing device capable of channel expansion and a channel expansion method thereof are disclosed. A semiconductor device testing device according to the present invention includes a Source Measure Unit (SMU) board provided with channels of set standards; A slot board with a plurality of slots for mounting an SMU board; a channel number setting unit that sets the number of channels for testing of the device under test; a board number determination unit that determines the number of SMU boards mounted on the slot board according to the number of channels set by the channel number setting unit; And when the SMU board is mounted on the slot board according to the number of SMU boards determined by the board number determination unit, a voltage and current measurement unit that simultaneously measures the voltage or current for the device under test using the mounted SMU board; comprising a. It is characterized by

Description

Semiconductor device test device capable of channel expansion and its channel expansion method {SEMICONDUCTOR DEVICE TESTING APPARATUS AND METHOD CAPABLE OF EXPANDING CHANNEL}

본 발명은 반도체 소자 시험장치 및 그 채널 확장방법에 관한 것으로서, 보다 상세하게는 웨이퍼(wafer) 내에 구비된 복수의 피 시험장치에 대하여 전압 또는 전류의 특성을 측정하는 경우에 동시에 측정할 수 있는 채널의 수를 확장함으로써 전압 또는 전류의 특성을 측정하는 시간과 비용을 절감시킬 수 있는, 채널확장이 가능한 반도체 소자 시험장치 및 그 채널 확장방법에 관한 것이다.The present invention relates to a semiconductor device test device and a channel expansion method thereof. More specifically, a channel that can be measured simultaneously when measuring voltage or current characteristics of a plurality of test devices provided in a wafer. It relates to a semiconductor device test device capable of expanding channels and a method for expanding the channel, which can reduce the time and cost of measuring voltage or current characteristics by expanding the number of channels.

LED(Light Emitting Diode), BJT(Bipolar Junction Transistor), MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 등과 같은 반도체 소자의 직류 특성 분석은 소자의 전압-전류 특성 측정을 통하여 이루어지며, 피 시험장치(DUT: Device Under Test)에 전압(또는 전류)를 인가한 상태에서 DUT의 전류(또는 전압)를 측정하게 된다.Analysis of the direct current characteristics of semiconductor devices such as LED (Light Emitting Diode), BJT (Bipolar Junction Transistor), and MOSFET (Metal Oxide Semiconductor Field Effect Transistor) is performed by measuring the voltage-current characteristics of the device, and the device under test (DUT: The current (or voltage) of the DUT is measured while voltage (or current) is applied to the Device Under Test.

한편, 4차 산업혁명을 주도하는 정보통신 시스템들은 다양성, 복잡성 및 전문성이 수반되고 있으며, 전기 및 자율주행 자동차, 통신기기, 컴퓨터 등에 각각 적용되는 반도체 소자의 전압-전류 특성도 다양하다.Meanwhile, the information and communication systems leading the Fourth Industrial Revolution involve diversity, complexity, and expertise, and the voltage-current characteristics of semiconductor devices applied to electric and autonomous vehicles, communication devices, and computers are also diverse.

생산된 반도체 소자는 제품 출하 시에 전압-전류 특성을 시험하여 규격에 합당한지를 검사하게 되는 데, 이 경우에 일반적인 반도체 소자 시험장치는 피 시험장치인 반도체 소자의 규격에 따라 전압 또는 전류를 인가한 상태에서 해당 반도체 소자를 통해 출력되는 전류 또는 전압을 측정함으로써 규격에 합당한지를 판단하게 된다.When the produced semiconductor device is shipped, its voltage-current characteristics are tested to check whether it meets the standard. In this case, a general semiconductor device test device applies voltage or current according to the standard of the semiconductor device being tested. By measuring the current or voltage output through the corresponding semiconductor device in this state, it is determined whether it meets the standard.

그런데, 일반적인 반도체 소자 시험장치는 동시에 측정할 수 있는 채널의 수가 한정되어 있기 때문에 웨이퍼와 같이 피 시험장치가 복수로 구비된 경우에는 전체 웨이퍼 내의 각각의 피 시험장치에 대해서 모두 측정을 완료할 때까지 상당한 시간과 비용이 소요되는 문제점이 있다.However, since a general semiconductor device test device has a limited number of channels that can be measured simultaneously, in the case where multiple devices under test, such as a wafer, are provided, it is necessary to complete the measurement for each device under test within the entire wafer. There is a problem that it takes a considerable amount of time and money.

공개특허공보 제10-2009-0038082호 (공개일자: 2009.04.20)Publication of Patent No. 10-2009-0038082 (Publication Date: 2009.04.20)

본 발명은 전술한 문제점을 해결하기 위하여 창안된 것으로서, 웨이퍼(wafer) 내에 구비된 복수의 피 시험장치에 대하여 전압 또는 전류의 특성을 측정하는 경우에 동시에 측정할 수 있는 채널의 수를 확장함으로써 전압 또는 전류의 특성을 측정하는 시간과 비용을 절감시킬 수 있는, 채널확장이 가능한 반도체 소자 시험장치 및 그 채널 확장방법을 제공하는 것을 목적으로 한다.The present invention was created to solve the above-mentioned problems, and expands the number of channels that can simultaneously measure voltage when measuring the characteristics of voltage or current for a plurality of test devices provided in a wafer. Alternatively, the purpose is to provide a semiconductor device test device capable of channel expansion and a channel expansion method thereof, which can reduce the time and cost of measuring current characteristics.

전술한 목적을 달성하기 위한 본 발명의 일 측면에 따른 반도체 소자 시험장치는, 설정된 규격의 채널이 구비된 SMU(Source Measure Unit) 보드; 상기 SMU 보드를 장착하기 위한 슬롯(slot)이 복수로 마련된 슬롯 보드; 피 시험장치의 시험에 대한 채널 수를 설정하는 채널수 설정부; 상기 채널수 설정부에 의해 설정되는 채널 수에 따라 상기 슬롯 보드에 장착되는 SMU 보드의 수를 결정하는 보드수 결정부; 및 상기 보드수 결정부에 의해 결정된 SMU 보드의 수에 따라 상기 슬롯 보드에 SMU 보드가 장착되면, 상기 장착된 SMU 보드를 이용하여 상기 피 시험장치에 대한 전압 또는 전류를 동시에 측정하는 전압전류 측정부;를 포함하는 것을 특징으로 한다.A semiconductor device testing device according to one aspect of the present invention for achieving the above-described object includes a Source Measure Unit (SMU) board provided with channels of a set standard; a slot board provided with a plurality of slots for mounting the SMU board; a channel number setting unit that sets the number of channels for testing of the device under test; a board number determination unit that determines the number of SMU boards mounted on the slot board according to the number of channels set by the channel number setting unit; and a voltage-current measurement unit that simultaneously measures voltage or current for the device under test using the mounted SMU board when an SMU board is mounted on the slot board according to the number of SMU boards determined by the board number determination unit. It is characterized by including ;.

전술한 반도체 소자 시험장치는, 상기 슬롯 보드에 장착된 SMU 보드가 복수인 경우, 장착된 각각의 상기 SMU 보드의 채널을 결합하여 확장하는 채널 확장부;를 더 포함할 수 있다.The above-described semiconductor device testing apparatus may further include a channel expansion unit that combines and expands channels of each SMU board when there are a plurality of SMU boards mounted on the slot board.

또한, 전술한 반도체 소자 시험장치는, 적어도 하나의 상기 슬롯 보드를 장착하는 확장 슬롯;을 더 포함할 수도 있다.In addition, the above-described semiconductor device testing apparatus may further include an expansion slot for mounting at least one slot board.

이때, 상기 SMU 보드는 128개의 채널을 가지며, 상기 슬롯 보드는 16개의 슬롯을 구비하는 것이 바람직하다.At this time, the SMU board preferably has 128 channels, and the slot board preferably has 16 slots.

전술한 목적을 달성하기 위한 본 발명의 일 측면에 따른 반도체 소자 시험장치의 채널 확장방법은, 설정된 규격의 채널이 구비된 SMU 보드를 마련하는 단계; 피 시험장치의 시험에 대한 채널 수를 설정하는 단계; 상기 설정되는 채널 수에 따라 장착될 상기 SMU 보드의 수를 결정하는 단계; 결정되는 상기 SMU 보드의 수에 따라 복수의 슬롯이 마련된 슬롯 보드에 상기 SMU 보드를 장착하는 단계; 및 상기 장착된 SMU 보드를 이용하여 상기 피 시험장치에 대한 전압 또는 전류를 동시에 측정하는 단계;를 포함하는 것을 특징으로 한다.A channel expansion method of a semiconductor device testing apparatus according to an aspect of the present invention for achieving the above-described object includes providing an SMU board equipped with a channel of a set standard; Setting the number of channels for testing of the device under test; determining the number of SMU boards to be mounted according to the set number of channels; Mounting the SMU board on a slot board provided with a plurality of slots according to the determined number of SMU boards; and simultaneously measuring voltage or current for the device under test using the mounted SMU board.

전술한 채널 확장방법은, 상기 슬롯 보드에 장착된 SMU 보드가 복수인 경우, 장착된 각각의 상기 SMU 보드의 채널을 결합하여 확장하는 단계;를 더 포함할 수 있다.The above-described channel expansion method may further include, when there are a plurality of SMU boards mounted on the slot board, expanding by combining channels of each of the mounted SMU boards.

또한, 전술한 채널 확장방법은, 상기 슬롯 보드를 장착하기 위한 확장 슬롯을 마련하는 단계; 상기 확장 슬롯에 적어도 하나의 상기 슬롯 보드를 장착하는 단계;를 더 포함할 수도 있다.In addition, the above-described channel expansion method includes providing an expansion slot for mounting the slot board; It may further include mounting at least one slot board in the expansion slot.

여기서, 상기 SMU 보드는 128개의 채널을 가지며, 상기 슬롯 보드는 16개의 슬롯을 구비하는 것이 바람직하다.Here, the SMU board preferably has 128 channels, and the slot board preferably has 16 slots.

본 발명에 따르면, 웨이퍼(wafer) 내에 구비된 복수의 피 시험장치에 대하여 전압 또는 전류의 특성을 측정하는 경우에 동시에 측정할 수 있는 채널의 수를 확장함으로써 전압 또는 전류의 특성을 측정하는 시간과 비용을 절감시킬 수 있게 된다.According to the present invention, when measuring voltage or current characteristics of a plurality of test devices provided in a wafer, the number of channels that can be measured simultaneously is expanded to reduce the time for measuring the voltage or current characteristics. Costs can be reduced.

도 1은 본 발명의 제1 실시예에 따른 반도체 소자 시험장치의 구성을 개략적으로 도시한 도면이다.
도 2는 슬롯보드의 예를 나타낸 도면이다.
도 3은 슬롯보드에 장착된 SMU보드를 통해 피 시험장치의 전압 또는 전류를 측정하는 예를 설명하기 위하여 도시한 도면이다.
도 4는 확장 슬롯을 통해 보조슬롯 보드를 추가하는 예를 설명하기 위해 도시한 도면이다.
도 5는 피 시험장치에 대해 채널을 확장하여 전압 또는 전류를 측정하는 예를 설명하기 위하여 도시한 도면이다.
도 6은 본 발명의 제2 실시예에 따른 반도체 소자 시험장치의 구성을 개략적으로 도시한 도면이다.
도 7은 슬롯보드를 확장하여 SMU보드의 채널을 확장하는 예를 설명하기 위하여 도시한 도면이다.
도 8은 본 발명의 제1 실시예에 따른 반도체 소자 시험장치의 전압 또는 전류 측정방법을 나타낸 흐름도이다.
도 9는 본 발명의 제2 실시예에 따른 반도체 소자 시험장치의 채널 확장방법을 나타낸 흐름도이다.1 is a diagram schematically showing the configuration of a semiconductor device testing apparatus according to a first embodiment of the present invention.
Figure 2 is a diagram showing an example of a slot board.
Figure 3 is a diagram illustrating an example of measuring the voltage or current of a device under test through an SMU board mounted on a slot board.
Figure 4 is a diagram illustrating an example of adding an auxiliary slot board through an expansion slot.
FIG. 5 is a diagram illustrating an example of measuring voltage or current by expanding a channel for a device under test.
Figure 6 is a diagram schematically showing the configuration of a semiconductor device testing apparatus according to a second embodiment of the present invention.
Figure 7 is a diagram illustrating an example of expanding the channel of the SMU board by expanding the slot board.
Figure 8 is a flowchart showing a method of measuring voltage or current in a semiconductor device testing device according to the first embodiment of the present invention.
Figure 9 is a flowchart showing a channel expansion method of a semiconductor device testing apparatus according to a second embodiment of the present invention.

이하, 본 발명의 일부 실시 예들을 예시적인 도면을 통해 설명한다. 각 도면의 구성요소들에 참조부호를 기재함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호로 표시한다. 또한, 본 발명의 실시 예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시 예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다. Hereinafter, some embodiments of the present invention will be described through exemplary drawings. When assigning reference numerals to components in each drawing, identical components are indicated with the same reference numerals as much as possible, even if they are shown in different drawings. Additionally, when describing embodiments of the present invention, if detailed descriptions of related known configurations or functions are judged to impede understanding of the embodiments of the present invention, the detailed descriptions will be omitted.

또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속될 수 있지만, 그 구성 요소와 그 다른 구성요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.Additionally, when describing the components of an embodiment of the present invention, terms such as first, second, A, B, (a), and (b) may be used. These terms are only used to distinguish the component from other components, and the nature, sequence, or order of the component is not limited by the term. When a component is described as being "connected," "coupled," or "connected" to another component, that component may be directly connected, coupled, or connected to that other component, but that component and that other component It should be understood that another component may be “connected,” “coupled,” or “connected” between elements.

도 1은 본 발명의 제1 실시예에 따른 반도체 소자 시험장치의 구성을 개략적으로 도시한 도면이다.1 is a diagram schematically showing the configuration of a semiconductor device testing apparatus according to a first embodiment of the present invention.

도 1을 참조하면, 본 발명의 제1 실시예에 다른 반도체 소자 시험장치(100)는 SMU 보드(102), 슬롯 보드(104), 규격정보 저장부(106), 측정범위 설정부(108), SMU보드 선택부(110), 전압전류 측정부(112), 보조슬롯 보드(114), 및 채널 확장부(116)를 포함할 수 있다.Referring to FIG. 1, the semiconductor device testing apparatus 100 according to the first embodiment of the present invention includes an SMU board 102, a slot board 104, a standard information storage unit 106, and a measurement range setting unit 108. , It may include an SMU board selection unit 110, a voltage/current measurement unit 112, an auxiliary slot board 114, and a channel expansion unit 116.

SMU 보드(102)는 복수로 마련되며, 각각이 서로 다른 측정범위로 설정된다. A plurality of SMU boards 102 are provided, and each is set to a different measurement range.

최근의 휴대폰, 태블릿, 노트북 등 다양한 전자기기들은 소형 및 경량화를 추구하면서 배터리의 사용 시간이 관심이 되고 있다. 따라서 같은 용량의 배터리라도 오래 사용 가능한 기기의 선호도가 좋아지게 된다. Recently, as various electronic devices such as mobile phones, tablets, and laptops pursue miniaturization and weight reduction, battery usage time is receiving attention. Therefore, preference for devices that can be used for a long time even with batteries of the same capacity increases.

이러한 이유 등으로 전자기기들을 구성하는 반도체, 바이폴라 트랜지스터, 전계 효과 트랜지스터, 다이오드, LED(Light Emitting Diode) 등 전자부품의 전기적 특성을 테스트하는 것은 중요한 부분이다. For this reason, it is important to test the electrical characteristics of electronic components such as semiconductors, bipolar transistors, field effect transistors, diodes, and LEDs (Light Emitting Diodes) that make up electronic devices.

이러한 전자부품의 전기적 특성을 테스트하는 방법으로는 전원공급기로 전자부품에 전압 또는 전류를 공급하고, 이에 따라 나타나는 전류 또는 전압을 디지털 멀티미터(digital multi-meter: DMM)로 측정하는 방법이 존재한다. 그러나 이러한 방식은 구성하는 기기들로 인하여 공간적 부피가 커지고, 동기화 문제와 비용이 많이 발생하는 문제가 있다.A method of testing the electrical characteristics of these electronic components includes supplying voltage or current to the electronic components with a power supply and measuring the resulting current or voltage with a digital multi-meter (DMM). . However, this method has the problem of increasing the spatial volume due to the devices that constitute it, synchronization problems, and high costs.

SMU(Source Measurement Unit) 보드(102)는 이러한 문제를 해결하기 위하여 만들어진 것으로서, 전압을 인가하면서 동시에 전류를 측정하거나, 전류를 인가하면서 동시에 전압을 측정할 수 있는 계측기의 일종이다. 즉, SMU 보드(102)는 전압원, 전류원, 전압계, 전류계의 기능을 한 회로 내에 구현한 것으로서, 각종 반도체 소자, LED, 다이오드, 바이폴라, 트랜지스터, 전계 효과 트랜지스터 등과 같은 전자소자의 전기적 특성을 측정하여 제조 시의 전자 소자의 오류 여부뿐만 아니라 전자 소자 제조 공정의 검증과 사용할 전자 소자의 검증에도 사용될 수 있다. The SMU (Source Measurement Unit) board 102 was created to solve this problem, and is a type of measuring instrument that can measure current while simultaneously applying voltage, or measure voltage while simultaneously applying current. In other words, the SMU board 102 implements the functions of a voltage source, current source, voltmeter, and ammeter in one circuit, and measures the electrical characteristics of electronic devices such as various semiconductor devices, LEDs, diodes, bipolars, transistors, and field effect transistors. It can be used not only to check for errors in electronic devices during manufacturing, but also to verify the electronic device manufacturing process and verify the electronic devices to be used.

본 발명의 실시예에 따른 반도체 소자 시험장치(100)는 복수의 SMU 보드(100)를 마련한다. 이 경우, 각각의 SMU 보드(102)는 피 시험장치(DUT: Device Under Test)(도시하지 않음)에 대하여 서로 다른 전압의 측정범위 및 서로 다른 전류의 측정범위를 측정하도록 설정된다. 이때, 각각의 SMU 보드(102)는 순차적으로 연속적인 전압 또는 전류를 측정할 수 있도록 설정되는 것이 바람직하다. 예를 들어, 제1 SMU 보드(102)는 0 ~ 100㎂의 전류를 측정하도록 설정되며, 제2 SMU 보드(102)는 100 ~ 500㎂의 전류를 측정하도록 설정되고, 제3 SMU 보드(103)는 500㎂ ~ 5A의 전류를 측정하도록 설정될 수 있다. 여기에 기재된 각각의 SMU 보드(102)의 전류의 측정범위는 발명의 이해를 돕기 위한 예시일 뿐이며, 각각의 SMU 보드(102)는 다양한 측정범위로 설정될 수 있음은 물론이다. The semiconductor device testing apparatus 100 according to an embodiment of the present invention provides a plurality of SMU boards 100. In this case, each SMU board 102 is set to measure different voltage measurement ranges and different current measurement ranges for a device under test (DUT) (not shown). At this time, it is preferable that each SMU board 102 is set to sequentially measure continuous voltage or current. For example, the first SMU board 102 is set to measure a current of 0 to 100 ㎂, the second SMU board 102 is set to measure a current of 100 to 500 ㎂, and the third SMU board 103 ) can be set to measure a current of 500㎂ ~ 5A. The current measurement range of each SMU board 102 described here is only an example to aid understanding of the invention, and of course, each SMU board 102 can be set to various measurement ranges.

슬롯 보드(104)는 복수의 슬롯(10)이 마련되며, 각각의 슬롯(10)에 각각의 SMU 보드(102)를 장착한다. 예를 들어, 슬롯 보드(104)는 도 2에 도시한 바와 같이, 상단에 12개의 슬롯(10)과 하단에 12개의 슬롯(10)이 마련되며, 각각의 슬롯(10)에 서로 다른 측정범위로 설정된 SMU 보드(102)를 장착할 수 있다. 또한, 슬롯 보드(104)는 각각의 SMU 보드(102)를 측정범위의 순서에 따라 순차적으로 장착할 수 있다.The slot board 104 is provided with a plurality of slots 10, and each SMU board 102 is mounted on each slot 10. For example, as shown in FIG. 2, the slot board 104 is provided with 12 slots 10 at the top and 12 slots 10 at the bottom, and each slot 10 has a different measurement range. The SMU board 102 set to can be installed. Additionally, each SMU board 102 can be sequentially mounted on the slot board 104 according to the order of the measurement range.

이때, 각각의 슬롯(10)은 동일한 크기, 동일한 포트 수 등의 동일한 규격으로 이루어지는 것이 바람직하다. 또한, 각각의 SMU 보드(102)는 각각의 슬롯(10)에 용이하게 장착될 수 있도록 슬롯(10)의 규격과 동일한 규격의 크기, 포트 수 등으로 이루어지는 것이 바람직하다. 이때, 슬롯 보드(104)는 반도체 소자 시험장치(100)에 디폴트(default)로 고정되어 설치될 수 있다. 또한, 도 2에 나타낸 슬롯 보드(104)의 형상과 각 슬롯(10)의 수는 발명의 이해를 돕기 위한 예시일 뿐이며, 다양하게 변형될 수도 있다.At this time, it is preferable that each slot 10 has the same specifications, such as the same size and the same number of ports. In addition, each SMU board 102 is preferably made of the same size and number of ports as the slot 10 so that it can be easily mounted in each slot 10. At this time, the slot board 104 may be fixed and installed in the semiconductor device testing apparatus 100 by default. In addition, the shape of the slot board 104 and the number of each slot 10 shown in FIG. 2 are only examples to aid understanding of the invention, and may be modified in various ways.

규격정보 저장부(106)는 피 시험장치의 규격정보를 입력받아 저장한다. 이때, 규격정보 저장부(106)는 제조된 후 그 전압 또는 전류의 특성을 시험하고자 하는 다양한 종류의 반도체 소자에 대하여, 해당 반도체 소자가 정상적인 경우의 전압 또는 전류의 특성범위를 규격정보로 입력받아 저장할 수 있다. The standard information storage unit 106 receives and stores the standard information of the device under test. At this time, the standard information storage unit 106 receives the characteristic range of voltage or current when the semiconductor device is normal for various types of semiconductor devices whose voltage or current characteristics are to be tested after manufacturing as standard information. You can save it.

측정범위 설정부(108)는 규격정보 저장부(106)에 저장되는 규격정보에 대응하여, 피 시험장치에 대한 측정범위를 설정한다. 이때, 측정범위 설정부(108)는 피 시험장치의 규격정보를 그대로 피 시험장치에 대한 측정범위를 설정하거나, 슬롯 보드(104)에 장착된 각각의 SMU 보드(102)의 측정범위에 기반하여 피 시험장치에 대한 측정범위를 설정할 수 있다. 예를 들어, 피 시험장치의 규격정보가 정상적인 상태에서의 전류특성이 15 ~ 50㎂이며, 슬롯 보드(104)에 장착된 제1 SMU 보드의 측정범위가 0 ~ 30㎂, 제2 SMU 보드의 측정범위가 30 ~ 60㎂, 제3 SMU 보드의 측정범위가 60 ~ 90㎂인 경우, 측정범위 설정부(108)는 피 시험장치의 규격정보에 해당하는 전류범위 15 ~ 50㎂를 측정범위로 설정하거나, 슬롯 보드(104)에 장착된 SMU 보드(102) 중 피 시험장치의 규격정보를 포함하는 제1 SMU 보드 및 제2 SMU 보드에 해당하는 측정범위 0 ~ 60㎂를 피 시험장치에 대한 측정범위로 설정할 수 있다.The measurement range setting unit 108 sets the measurement range for the device under test in response to the standard information stored in the standard information storage unit 106. At this time, the measurement range setting unit 108 sets the measurement range for the device under test using the standard information of the device under test as is, or sets the measurement range for the device under test based on the measurement range of each SMU board 102 mounted on the slot board 104. The measurement range for the test device can be set. For example, the current characteristic in a normal state of the standard information of the device under test is 15 to 50㎂, the measurement range of the first SMU board mounted on the slot board 104 is 0 to 30㎂, and the measurement range of the second SMU board is 0 to 30㎂. When the measurement range is 30 to 60㎂ and the measurement range of the third SMU board is 60 to 90㎂, the measurement range setting unit 108 sets the current range of 15 to 50㎂ corresponding to the standard information of the device under test as the measurement range. or set the measurement range of 0 to 60㎂ corresponding to the first SMU board and the second SMU board including the standard information of the device under test among the SMU boards 102 mounted on the slot board 104 for the device under test. It can be set to the measurement range.

SMU보드 선택부(110)는 슬롯 보드(104)에 장착된 SMU 보드(102) 중 설정된 측정범위에 대응하는 SMU 보드를 선택한다. 전술한 예의 경우, SMU보드 선택부(110)는 슬롯 보드(104)에 장착된 제1 SMU 보드, 제2 SMU 보드 및 제3 SMU 보드 중에서 제1 SMU 보드 및 제2 SMU 보드를 설정된 측정범위에 대응하는 SMU 보드로 선택할 수 있다. 이때, SMU보드 선택부(110)는 슬롯 보드(104)에 장착된 SMU 보드(102) 중 선택된 SMU 보드 이외의 SMU 보드에 대해서는 피 시험장치와의 전기적 연결을 차단하는 것이 바람직하다.The SMU board selection unit 110 selects the SMU board corresponding to the set measurement range among the SMU boards 102 mounted on the slot board 104. In the case of the above example, the SMU board selection unit 110 selects the first SMU board and the second SMU board among the first SMU board, second SMU board, and third SMU board mounted on the slot board 104 in the set measurement range. You can select it with the corresponding SMU board. At this time, the SMU board selection unit 110 preferably blocks electrical connection with the device under test for SMU boards other than the selected SMU board among the SMU boards 102 mounted on the slot board 104.

전압전류 측정부(112)는 SMU보드 선택부(110)에 의해 선택된 SMU 보드(102)를 이용하여 피 시험장치에 대한 전압 또는 전류를 측정한다. 즉, 전압전류 측정부(112)는 SMU보드 선택부(110)에 의해 선택된 SMU 보드(102)가 피 시험장치에 전압 또는 전류를 인가하도록 제어하며, SMU 보드(102)에 의해 인가되는 전압 또는 전류에 대응하여 피 시험장치로부터 출력되는 전류 또는 전압을 측정한다. 이때, 전압전류 측정부(102)는 도 3에 도시한 바와 같이, SMU보드 선택부(110)에 의해 선택된 SMU 보드(102)가 복수인 경우, 측정범위가 가장 낮은 순서의 SMU 보드(102)로부터 측정범위가 증가하는 순서에 따라 순차적으로 각각의 SMU 보드(102)에 대해 피 시험장치로부터 출력되는 전류 또는 전압을 측정할 수 있다. 즉, 본 발명의 실시예에 따른 반도체 소자 시험장치(100)의 전압전류 측정부(112)는 한 종류의 피 시험장치에 대하여 다양한 측정범위에 대한 전류 또는 전압의 측정이 가능하다.The voltage and current measuring unit 112 measures the voltage or current for the device under test using the SMU board 102 selected by the SMU board selection unit 110. That is, the voltage-current measuring unit 112 controls the SMU board 102 selected by the SMU board selection unit 110 to apply voltage or current to the device under test, and the voltage or current applied by the SMU board 102 Measure the current or voltage output from the device under test in response to the current. At this time, as shown in FIG. 3, when there are multiple SMU boards 102 selected by the SMU board selection unit 110, the voltage/current measuring unit 102 selects the SMU board 102 with the lowest measurement range. The current or voltage output from the device under test can be measured for each SMU board 102 sequentially in the order of increasing measurement range. That is, the voltage-current measuring unit 112 of the semiconductor device test apparatus 100 according to an embodiment of the present invention is capable of measuring current or voltage in various measurement ranges for one type of test device.

보조슬롯 보드(114)는 슬롯 보드(104)에 구비된 슬롯(10)과 동일한 규격의 적어도 하나의 보조 슬롯(12)이 마련되며, SMU보드 선택부(110)에 의해 선택된 SMU 보드(102)와 동일한 측정범위의 SMU 보드(102)를 보조 슬롯(12)에 장착한다. 예를 들어, 보조슬롯 보드(114)는 도 4에 도시한 바와 같이, 복수의 보조 슬롯(12)을 구비하며, 슬롯 보드(104)에 장착된 SMU 보드(102)와 동일한 측정범위의 SMU 보드(102)를 각각의 보조 슬롯(12)에 장착할 수 있다. 이때, 보조슬롯 보드(114)는 슬롯 보드(104)의 형상으로 이루어지며, 슬롯 보드(104)에 구비된 슬롯(10)의 수와 동일한 수의 보조 슬롯(12)을 구비하는 것이 바람직하다. 또한, 보조슬롯 보드(114)는 슬롯 보드(104)에 장착된 SMU 보드(102)의 측정범위의 순서와 동일한 순서로 SMU 보드(102)를 장착하는 것이 바람직하다. 이때, 각각의 보조 슬롯(12)은 동일한 규격으로 이루어지며, 또한 슬롯 보드(104)에 구비된 슬롯(10)과 동일한 규격으로 이루어지는 것이 바람직하다. 여기서, 보조슬롯 보드(114)는 상단과 하단에 각각 12개의 보조 슬롯(12)이 구비된 것으로 도시하였지만, 보조슬롯 보드(114)의 형상과 보조 슬롯(12)의 개수는 이에 한정된 것이 아니며, 다양하게 변형될 수 있음은 물론이다.The auxiliary slot board 114 is provided with at least one auxiliary slot 12 of the same standard as the slot 10 provided in the slot board 104, and the SMU board 102 selected by the SMU board selection unit 110 Install the SMU board (102) with the same measurement range into the auxiliary slot (12). For example, the auxiliary slot board 114 has a plurality of auxiliary slots 12, as shown in FIG. 4, and the SMU board has the same measurement range as the SMU board 102 mounted on the slot board 104. (102) can be mounted in each auxiliary slot (12). At this time, the auxiliary slot board 114 is made in the shape of the slot board 104, and preferably has the same number of auxiliary slots 12 as the number of slots 10 provided in the slot board 104. In addition, it is preferable to mount the SMU board 102 on the auxiliary slot board 114 in the same order as the order of the measurement ranges of the SMU board 102 mounted on the slot board 104. At this time, each auxiliary slot 12 is preferably made of the same standard, and is also made of the same standard as the slot 10 provided in the slot board 104. Here, the auxiliary slot board 114 is shown as having 12 auxiliary slots 12 at the top and bottom, but the shape of the auxiliary slot board 114 and the number of auxiliary slots 12 are not limited to this. Of course, it can be modified in various ways.

한편, 보조슬롯 보드(114)는 확장 슬롯(20)에 장착될 수 있다. 즉, 슬롯 보드(104)는 반도체 소자 시험장치(100)에 디폴트로 고정되어 설치되는 반면, 보조슬롯 보드(114)는 반도체 소자 시험장치(100)에 구비되는 확장 슬롯(20)에 탈착이 가능하게 장착됨으로써, 슬롯 보드(104)에 장착되는 SMU 보드(102)를 추가시켜 확장할 수 있다.Meanwhile, the auxiliary slot board 114 may be mounted in the expansion slot 20. That is, while the slot board 104 is fixed and installed by default in the semiconductor device test device 100, the auxiliary slot board 114 is removable in the expansion slot 20 provided in the semiconductor device test device 100. By being mounted properly, it can be expanded by adding an SMU board 102 mounted on the slot board 104.

채널 확장부(116)는 SMU보드 선택부(110)에 의해 선택된 SMU 보드(102)와 보조슬롯 보드(114)에 장착된 SMU 보드(102)의 채널을 결합하여 SMU 보드의 채널을 확장한다. 이때, 채널 확장부(116)는 SMU보드 선택부(110)에 의해 선택된 SMU 보드(102)가 복수인 경우, 슬롯 보드(104) 및 보조슬롯 보드(114)에 장착된 SMU 보드들 중에서 동일한 측정범위의 SMU 보드를 결합함으로써 각각의 측정범위의 SMU 보드의 채널을 확장시킬 수 있다. The channel expansion unit 116 expands the channels of the SMU board by combining the channels of the SMU board 102 selected by the SMU board selection unit 110 and the SMU board 102 mounted on the auxiliary slot board 114. At this time, when there are multiple SMU boards 102 selected by the SMU board selection unit 110, the channel expansion unit 116 performs the same measurement among the SMU boards mounted on the slot board 104 and the auxiliary slot board 114. By combining SMU boards in the range, the channels of the SMU boards in each measurement range can be expanded.

본 발명의 실시예에 따른 반도체 소자 시험장치(100)는 도 5에 도시한 바와 같이 복수의 반도체 소자(2)가 구비된 웨이퍼(wafer)에 대하여 각각의 반도체 소자(2)의 전압 또는 전류 특성을 시험하는 경우, 확장 슬롯(20)을 통해 보조슬롯 보드(114)를 추가로 확장함으로써 슬롯 보드(104)에 장착된 SMU 보드(102)에 의해 형성되는 채널의 영역(4)을 추가로 확장할 수 있다.The semiconductor device testing apparatus 100 according to an embodiment of the present invention measures the voltage or current characteristics of each semiconductor device 2 with respect to a wafer equipped with a plurality of semiconductor devices 2, as shown in FIG. 5. When testing, the area 4 of the channel formed by the SMU board 102 mounted on the slot board 104 is further expanded by further expanding the auxiliary slot board 114 through the expansion slot 20. can do.

이로써, 본 발명의 실시예에 따른 반도체 소자 시험장치(100)는 다양한 범위의 전압 또는 전류로 반도체 소자의 특성을 시험할 수 있을 뿐만 아니라 반도체 소자의 특성을 시험하기 위한 채널 수를 확장하여 신속한 특성 검사가 이루어질 수 있도록 한다.As a result, the semiconductor device testing apparatus 100 according to an embodiment of the present invention can not only test the characteristics of the semiconductor device with a various range of voltage or current, but also expand the number of channels for testing the characteristics of the semiconductor device to quickly test the characteristics. Allow inspection to take place.

도 6은 본 발명의 제2 실시예에 따른 반도체 소자 시험장치의 구성을 개략적으로 도시한 도면이다.Figure 6 is a diagram schematically showing the configuration of a semiconductor device testing apparatus according to a second embodiment of the present invention.

도 6을 참조하면, 본 발명의 제2 실시예에 따른 반도체 소자 시험장치(200)는 SMU 보드(202), 슬롯 보드(204), 채널수 설정부(206), 보드수 결정부(208), 전압전류 측정부(210) 및 채널 확장부(212)를 포함할 수 있다.Referring to FIG. 6, the semiconductor device testing apparatus 200 according to the second embodiment of the present invention includes an SMU board 202, a slot board 204, a channel number setting unit 206, and a board number determining unit 208. , may include a voltage-current measurement unit 210 and a channel expansion unit 212.

SMU 보드(202)는 설정된 규격의 채널을 구비한다. 이때, SMU 보드(202)는 복수로 마련될 수 있으며, 이 경우에 각각의 SMU 보드(202)는 동일한 측정범위를 측정하는 것으로서 동일한 채널 수를 갖는다. 예를 들어, 각각의 SMU 보드(202)는 128개의 채널이 구비될 수 있다. 슬롯 보드(204)는 복수의 슬롯(30)이 마련되며, 각각의 슬롯(30)에 각각의 SMU 보드(202)를 장착한다. 예를 들어, 슬롯 보드(204)는 도 7에 도시한 바와 같이, 상단에 12개의 슬롯(30)과 하단에 12개의 슬롯(30)이 마련되며, 각각의 슬롯(30)에 SMU 보드(202)를 장착할 수 있다. The SMU board 202 is provided with channels of set standards. At this time, a plurality of SMU boards 202 may be provided, and in this case, each SMU board 202 measures the same measurement range and has the same number of channels. For example, each SMU board 202 may be equipped with 128 channels. The slot board 204 is provided with a plurality of slots 30, and each SMU board 202 is mounted on each slot 30. For example, as shown in FIG. 7, the slot board 204 is provided with 12 slots 30 at the top and 12 slots 30 at the bottom, and an SMU board 202 in each slot 30. ) can be installed.

이때, 각각의 슬롯(30)은 동일한 크기, 동일한 포트 수 등의 동일한 규격으로 이루어지는 것이 바람직하다. 또한, SMU 보드(202)는 각각의 슬롯(30)에 용이하게 장착될 수 있도록 슬롯(30)의 규격과 동일한 규격의 크기, 포트 수 등으로 이루어지는 것이 바람직하다. 이때, 적어도 하나의 슬롯 보드(204)는 반도체 소자 시험장치(200)에 디폴트(default)로 고정되어 설치될 수 있다. 또한, 반도체 소자 시험장치(200)는 도 7에 도시한 바와 같이, 적어도 하나의 슬롯 보드(204)를 추가로 장착할 수 있도록 적어도 하나의 확장 슬롯(40)을 구비할 수도 있다.At this time, it is preferable that each slot 30 has the same specifications, such as the same size and the same number of ports. In addition, the SMU board 202 is preferably made of the same size and number of ports as the slot 30 so that it can be easily mounted in each slot 30. At this time, at least one slot board 204 may be fixed and installed as a default in the semiconductor device testing apparatus 200. Additionally, as shown in FIG. 7, the semiconductor device testing apparatus 200 may be provided with at least one expansion slot 40 to allow for additional installation of at least one slot board 204.

채널수 설정부(206)는 피 시험장치의 시험에 대한 채널 수를 설정한다. 이때, 채널수 설정부(206)는 웨이퍼(wafer)에 구비된 복수의 피 시험장치 중 동시에 전압 또는 전류 특성을 시험하고자 하는 피 시험장치의 수, 각각의 피 시험장치의 채널 수 등에 따라 채널 수를 설정할 수 있다. 예를 들어, 각각의 피 시험장치가 20개의 채널을 가지고 있으며, 동시에 6개의 피 시험장치에 대하여 전압 또는 전류 특성을 시험하고자 한다면, 채널수 설정부(206)는 피 시험장치의 시험에 대하여 120개의 채널 수를 설정할 수 있다. 여기서, 동시에 전압 또는 전류 특성을 시험하고자 하는 피 시험장치의 수는 피 시험장치의 전압 또는 전류를 동시에 분석하는 능력, 웨이퍼 이송속도 등의 제반 사항을 고려하여 설정될 수 있으며, 여기서는 발명의 논지를 벗어나는 것이므로 그 상세한 설명은 생략한다.The channel number setting unit 206 sets the number of channels for testing of the device under test. At this time, the channel number setting unit 206 sets the number of channels according to the number of devices under test whose voltage or current characteristics are to be tested simultaneously among the plurality of devices under test provided on the wafer, the number of channels of each device under test, etc. can be set. For example, if each device under test has 20 channels and you want to test the voltage or current characteristics of 6 devices under test at the same time, the channel number setting unit 206 sets 120 for testing the device under test. The number of channels can be set. Here, the number of devices under test whose voltage or current characteristics are to be tested simultaneously can be set in consideration of various factors such as the ability to simultaneously analyze the voltage or current of the devices under test and the wafer transfer speed. Here, the gist of the invention is discussed. Since this is beyond the scope, detailed explanation will be omitted.

보드수 결정부(208)는 채널수 설정부(206)에 의해 설정되는 채널 수에 따라 슬롯 보드(204)에 장착되는 SMU 보드(202)의 수를 결정한다. 예를 들어, 전술한 바와 같이, 채널수 설정부(206)에 의해 설정된 채널 수가 120개이며, 하나의 SMU 보드(202)가 128개의 채널에 대하여 측정이 가능하다고 하면, 보드수 결정부(208)는 슬롯 보드(204)에 장착되는 SMU 보드(202)의 수를 1개로 결정할 수 있다. 또한, 웨이퍼에서 동시에 측정하고자 하는 피 시험장치의 수가 60개이고 그에 따라 채널수 설정부(206)에 의해 설정된 채널 수가 1200개라고 가정하면, 보드수 결정부(208)는 슬롯 보드(204)에 장착되는 SMU 보드(202)의 수를 10개로 결정할 수 있다.The board number determination unit 208 determines the number of SMU boards 202 mounted on the slot board 204 according to the number of channels set by the channel number setting unit 206. For example, as described above, if the number of channels set by the channel number setting unit 206 is 120 and one SMU board 202 is capable of measuring 128 channels, the board number determining unit 208 ) can determine the number of SMU boards 202 mounted on the slot board 204 to be 1. In addition, assuming that the number of devices under test to be measured simultaneously on a wafer is 60 and the number of channels set by the channel number setting unit 206 is 1200, the board number determining unit 208 is mounted on the slot board 204. The number of SMU boards 202 can be determined to be 10.

전압전류 측정부(210)는 보드수 결정부(208)에 의해 결정된 SMU 보드(202)의 수에 따라 슬롯 보드(204)에 SMU 보드(202)가 장착되면, 장착된 SMU 보드(202)를 이용하여 피 시험장치에 대한 전압 또는 전류를 동시에 측정한다. 이때, 하나의 피 시험장치가 6개의 채널을 가지고 있고, 하나의 SMU 보드(202)가 128개의 채널까지 동시에 측정할 수 있고 있다고 가정하면, 전압전류 측정부(210)는 하나의 SMU 보드(202)를 이용하여 20개까지의 피 시험장치에 대해서 전압 또는 전류를 동시에 측정할 수 있다.When the SMU board 202 is mounted on the slot board 204 according to the number of SMU boards 202 determined by the board number determination unit 208, the voltage and current measuring unit 210 measures the mounted SMU board 202. simultaneously measure the voltage or current for the device under test. At this time, assuming that one device under test has six channels and one SMU board 202 can measure up to 128 channels simultaneously, the voltage-current measurement unit 210 measures one SMU board 202. ) can be used to simultaneously measure voltage or current for up to 20 devices under test.

채널 확장부(212)는 슬롯 보드(204)에 장착된 SMU 보드(204)가 복수인 경우, 장착된 각각의 SMU 보드(202)의 채널을 결합하여 확장한다. 예를 들어, 전술한 바와 같이 하나의 SMU 보드(202)의 채널 수가 128개이며, 슬롯 보드(204)에 16개의 SMU 보드(202)가 장착되었다고 가정하면, 채널 확장부(212)는 2,048개(128 x 16 = 2048)의 채널까지 채널 수를 확장할 수 있다.When there are multiple SMU boards 204 mounted on the slot board 204, the channel expansion unit 212 combines and expands the channels of each SMU board 202 mounted on the slot board 204. For example, assuming that the number of channels of one SMU board 202 is 128 as described above and that 16 SMU boards 202 are mounted on the slot board 204, the number of channel expansion units 212 is 2,048. The number of channels can be expanded up to (128 x 16 = 2048) channels.

이를 통해, 본 발명의 제2 실시예에 따른 반도체 소자 시험장치(200)는 슬롯 보드(204)에 장착되는 SMU 보드(202)의 수를 증가시킬 수 있을 뿐만 아니라 확장 슬롯(40)을 통해 장착되는 슬롯 보드(204)의 수를 증가시킴으로써 웨이퍼 내에서 전압 또는 전류의 특성을 동시에 시험하고자 하는 피 시험장치의 수를 증가시킬 수 있게 된다. 예를 들어, 도 5에 도시한 바와 같이, 웨이퍼에 구비된 복수의 피 시험장치(2)에 대하여 하나의 SMU 보드(202)를 이용하여 전압 또는 전류를 측정할 수 있는 채널영역이 4라고 하면, SMU 보드(202)의 수를 증가시킴으로써 동시에 시험하고자 하는 피 시험장치(2)의 무한히 증가시킬 수 있게 된다.Through this, the semiconductor device testing apparatus 200 according to the second embodiment of the present invention can not only increase the number of SMU boards 202 mounted on the slot board 204, but also can be mounted through the expansion slot 40. By increasing the number of slot boards 204, it is possible to increase the number of devices under test for simultaneously testing voltage or current characteristics within the wafer. For example, as shown in FIG. 5, if the channel area that can measure voltage or current using one SMU board 202 for a plurality of devices under test 2 provided on a wafer is 4. , by increasing the number of SMU boards 202, the number of devices under test 2 to be tested simultaneously can be infinitely increased.

이상에서는 제1 실시예에 따른 반도체 소자 시험장치(100)와 제2 실시예에 따른 반도체 소자 시험장치(200)를 분리하여 설명하였지만, 각각의 반도체 소자 시험장치(100, 200)의 구성요소는 하나의 반도체 소자 시험장치로 함께 구성될 수도 있다.In the above, the semiconductor device testing apparatus 100 according to the first embodiment and the semiconductor device testing apparatus 200 according to the second embodiment were described separately, but the components of each semiconductor device testing apparatus 100 and 200 are They may be configured together as a single semiconductor device test device.

도 8은 본 발명의 제1 실시예에 따른 반도체 소자 시험장치의 전압 또는 전류 측정방법을 나타낸 흐름도이다. 본 발명의 실시예에 따른 전압 또는 전류 측정방법은 제1 실시예에 따른 반도체 소자 시험장치(100)에 의해 수행될 수 있다.Figure 8 is a flowchart showing a method of measuring voltage or current in a semiconductor device testing device according to the first embodiment of the present invention. The voltage or current measurement method according to the embodiment of the present invention can be performed by the semiconductor device testing apparatus 100 according to the first embodiment.

도 1 내지 도 5, 및 도 8을 참조하면, 반도체 소자 시험장치(100)는 서로 다른 측정범위를 갖는 복수의 SMU 보드(102), 각각의 SMU 보드(102)가 장착되는 슬롯 보드(104) 및 보조슬롯 보드(114)를 마련한다(S101).1 to 5 and 8, the semiconductor device test apparatus 100 includes a plurality of SMU boards 102 having different measurement ranges, and a slot board 104 on which each SMU board 102 is mounted. And an auxiliary slot board 114 is prepared (S101).

슬롯 보드(104)는 복수의 슬롯(10)이 마련되며, 각각의 슬롯(10)에 각각의 SMU 보드(102)를 장착한다(S103). 이때, 슬롯 보드(104)에 장착되는 각각의 SMU 보드(102)는 피 시험장치에 대하여 서로 다른 전압의 측정범위 및 서로 다른 전류의 측정범위를 측정하도록 설정된다. 또한, 각각의 SMU 보드(102)는 순차적으로 연속적인 전압 또는 전류를 측정할 수 있도록 설정될 수 있다. 예를 들어, 제1 SMU 보드(102)는 0 ~ 100㎂의 전류를 측정하도록 설정되며, 제2 SMU 보드(102)는 100 ~ 500㎂의 전류를 측정하도록 설정되고, 제3 SMU 보드(103)는 500㎂ ~ 5A의 전류를 측정하도록 설정될 수 있다. 또한, 슬롯 보드(104)는 각각의 SMU 보드(102)를 측정범위의 순서에 따라 순차적으로 장착할 수 있다. 여기서, 각각의 슬롯(10)은 동일한 크기, 동일한 포트 수 등의 동일한 규격으로 이루어지는 것이 바람직하다. 또한, 각각의 SMU 보드(102)는 각각의 슬롯(10)에 용이하게 장착될 수 있도록 슬롯(10)의 규격과 동일한 규격의 크기, 포트 수 등으로 이루어지는 것이 바람직하다. 이때, 슬롯 보드(104)는 반도체 소자 시험장치(100)에 디폴트(default)로 고정되어 설치될 수 있다. The slot board 104 is provided with a plurality of slots 10, and each SMU board 102 is mounted on each slot 10 (S103). At this time, each SMU board 102 mounted on the slot board 104 is set to measure different voltage measurement ranges and different current measurement ranges for the device under test. Additionally, each SMU board 102 may be set to sequentially measure continuous voltage or current. For example, the first SMU board 102 is set to measure a current of 0 to 100 ㎂, the second SMU board 102 is set to measure a current of 100 to 500 ㎂, and the third SMU board 103 ) can be set to measure a current of 500㎂ ~ 5A. Additionally, each SMU board 102 can be sequentially mounted on the slot board 104 according to the order of the measurement range. Here, it is preferable that each slot 10 has the same specifications, such as the same size and the same number of ports. In addition, each SMU board 102 is preferably made of the same size and number of ports as the slot 10 so that it can be easily mounted in each slot 10. At this time, the slot board 104 may be fixed and installed in the semiconductor device testing apparatus 100 by default.

반도체 소자 시험장치(100)는 피 시험장치의 규격정보를 입력받아 저장한다(S105). 이때, 반도체 소자 시험장치(100)는 제조된 후 그 전압 또는 전류의 특성을 시험하고자 하는 다양한 종류의 반도체 소자에 대하여, 해당 반도체 소자가 정상적인 경우의 전압 또는 전류의 특성범위를 규격정보로 입력받아 저장할 수 있다. The semiconductor device test device 100 receives and stores the standard information of the device under test (S105). At this time, the semiconductor device test device 100 receives the characteristic range of voltage or current when the semiconductor device is normal for various types of semiconductor devices whose voltage or current characteristics are to be tested after manufacturing as standard information. You can save it.

반도체 소자 시험장치(100)는 저장되는 규격정보에 대응하여, 피 시험장치에 대한 측정범위를 설정한다(S107). 이때, 반도체 소자 시험장치(100)는 피 시험장치의 규격정보를 그대로 피 시험장치에 대한 측정범위를 설정하거나, 슬롯 보드(104)에 장착된 각각의 SMU 보드(102)의 측정범위에 기반하여 피 시험장치에 대한 측정범위를 설정할 수 있다. 예를 들어, 피 시험장치의 규격정보가 정상적인 상태에서의 전류특성이 15 ~ 50㎂이며, 슬롯 보드(104)에 장착된 제1 SMU 보드의 측정범위가 0 ~ 30㎂, 제2 SMU 보드의 측정범위가 30 ~ 60㎂, 제3 SMU 보드의 측정범위가 60 ~ 90㎂인 경우, 반도체 소자 시험장치(100)는 피 시험장치의 규격정보에 해당하는 전류범위 15 ~ 50㎂를 측정범위로 설정하거나, 슬롯 보드(104)에 장착된 SMU 보드(102) 중 피 시험장치의 규격정보를 포함하는 제1 SMU 보드 및 제2 SMU 보드에 해당하는 측정범위 0 ~ 60㎂를 피 시험장치에 대한 측정범위로 설정할 수 있다.The semiconductor device test device 100 sets the measurement range for the device under test in response to the stored standard information (S107). At this time, the semiconductor device test device 100 sets the measurement range for the device under test using the standard information of the device under test, or sets the measurement range for the device under test based on the measurement range of each SMU board 102 mounted on the slot board 104. The measurement range for the test device can be set. For example, the current characteristic in a normal state of the standard information of the device under test is 15 to 50㎂, the measurement range of the first SMU board mounted on the slot board 104 is 0 to 30㎂, and the measurement range of the second SMU board is 0 to 30㎂. When the measurement range is 30 to 60㎂ and the measurement range of the third SMU board is 60 to 90㎂, the semiconductor device test device 100 uses the current range of 15 to 50㎂ corresponding to the specification information of the device under test as the measurement range. or set the measurement range of 0 to 60㎂ corresponding to the first SMU board and the second SMU board including the standard information of the device under test among the SMU boards 102 mounted on the slot board 104 for the device under test. It can be set to the measurement range.

반도체 소자 시험장치(100)는 슬롯 보드(104)에 장착된 SMU 보드(102) 중 설정된 측정범위에 대응하는 SMU 보드를 선택한다(S109). 전술한 예의 경우, 반도체 소자 시험장치(100)는 슬롯 보드(104)에 장착된 제1 SMU 보드, 제2 SMU 보드 및 제3 SMU 보드 중에서 제1 SMU 보드 및 제2 SMU 보드를 설정된 측정범위에 대응하는 SMU 보드로 선택할 수 있다. 이때, 반도체 소자 시험장치(100)는 슬롯 보드(104)에 장착된 SMU 보드(102) 중 선택된 SMU 보드 이외의 SMU 보드에 대해서는 피 시험장치와의 전기적 연결을 차단하는 것이 바람직하다.The semiconductor device test apparatus 100 selects the SMU board corresponding to the set measurement range among the SMU boards 102 mounted on the slot board 104 (S109). In the case of the above-described example, the semiconductor device test apparatus 100 selects the first SMU board and the second SMU board among the first SMU board, second SMU board, and third SMU board mounted on the slot board 104 in the set measurement range. You can select it with the corresponding SMU board. At this time, the semiconductor device test apparatus 100 preferably blocks electrical connection with the device under test for SMU boards other than the selected SMU board among the SMU boards 102 mounted on the slot board 104.

보조슬롯 보드(114)는 슬롯 보드(104)에 구비된 슬롯(10)과 동일한 규격의 적어도 하나의 보조 슬롯(12)이 마련되며, 반도체 소자 시험장치(100)에 의해 선택된 SMU 보드(102)와 동일한 측정범위의 SMU 보드(102)를 보조 슬롯(12)에 장착한다(S111). 예를 들어, 보조슬롯 보드(114)는 복수의 보조 슬롯(12)을 구비하며, 슬롯 보드(104)에 장착된 SMU 보드(102)와 동일한 측정범위의 SMU 보드(102)를 각각의 보조 슬롯(12)에 장착할 수 있다. 이때, 보조슬롯 보드(114)는 슬롯 보드(104)의 형상으로 이루어지며, 슬롯 보드(104)에 구비된 슬롯(10)의 수와 동일한 수의 보조 슬롯(12)을 구비하는 것이 바람직하다. 또한, 보조슬롯 보드(114)는 슬롯 보드(104)에 장착된 SMU 보드(102)의 측정범위의 순서와 동일한 순서로 SMU 보드(102)를 장착하는 것이 바람직하다. 이때, 각각의 보조 슬롯(12)은 동일한 규격으로 이루어지며, 또한 슬롯 보드(104)에 구비된 슬롯(10)과 동일한 규격으로 이루어지는 것이 바람직하다. The auxiliary slot board 114 is provided with at least one auxiliary slot 12 of the same standard as the slot 10 provided in the slot board 104, and the SMU board 102 selected by the semiconductor device test apparatus 100 The SMU board 102 with the same measurement range is mounted in the auxiliary slot 12 (S111). For example, the auxiliary slot board 114 has a plurality of auxiliary slots 12, and an SMU board 102 with the same measurement range as the SMU board 102 mounted on the slot board 104 is installed in each auxiliary slot. It can be installed at (12). At this time, the auxiliary slot board 114 is made in the shape of the slot board 104, and preferably has the same number of auxiliary slots 12 as the number of slots 10 provided in the slot board 104. In addition, it is desirable to mount the SMU board 102 on the auxiliary slot board 114 in the same order as the order of the measurement ranges of the SMU board 102 mounted on the slot board 104. At this time, each auxiliary slot 12 is preferably made of the same standard, and is also made of the same standard as the slot 10 provided in the slot board 104.

반도체 소자 시험장치(100)는 선택된 SMU 보드(102)와 보조슬롯 보드(114)에 장착된 SMU 보드(102)의 채널을 결합하여 SMU 보드의 채널을 확장한다(S113). 이때, 채널 확장부(116)는 SMU보드 선택부(110)에 의해 선택된 SMU 보드(102)가 복수인 경우, 슬롯 보드(104) 및 보조슬롯 보드(114)에 장착된 SMU 보드들 중에서 동일한 측정범위의 SMU 보드를 결합함으로써 각각의 측정범위의 SMU 보드의 채널을 확장시킬 수 있다.The semiconductor device test apparatus 100 expands the channels of the SMU board by combining the selected SMU board 102 and the channels of the SMU board 102 mounted on the auxiliary slot board 114 (S113). At this time, when there are multiple SMU boards 102 selected by the SMU board selection unit 110, the channel expansion unit 116 performs the same measurement among the SMU boards mounted on the slot board 104 and the auxiliary slot board 114. By combining SMU boards in the range, the channels of the SMU boards in each measurement range can be expanded.

반도체 소자 시험장치(100)는 선택된 SMU 보드(102) 또는 선택된 SMU 보드(102) 및 채널이 확장된 SMU 보드(102)를 이용하여 피 시험장치에 대한 전압 또는 전류를 측정한다(S115). 즉, 반도체 소자 시험장치(100)는 선택된 SMU 보드(102)가 피 시험장치, 또는 채널이 확장된 SMU 보드(102)에 전압 또는 전류를 인가하도록 제어하며, SMU 보드(102)에 의해 인가되는 전압 또는 전류에 대응하여 피 시험장치로부터 출력되는 전류 또는 전압을 측정한다. 이때, 반도체 소자 시험장치(100)는 선택된 SMU 보드(102)가 복수인 경우, 측정범위가 가장 낮은 순서의 SMU 보드(102)로부터 측정범위가 증가하는 순서에 따라 순차적으로 각각의 SMU 보드(102)에 대해 피 시험장치로부터 출력되는 전류 또는 전압을 측정할 수 있다. 즉, 본 발명의 실시예에 따른 반도체 소자 시험장치(100)는 한 종류의 피 시험장치에 대하여 다양한 측정범위에 대한 전류 또는 전압의 측정이 가능하다.The semiconductor device test apparatus 100 measures the voltage or current for the device under test using the selected SMU board 102 or the selected SMU board 102 and the channel-extended SMU board 102 (S115). That is, the semiconductor device test device 100 controls the selected SMU board 102 to apply voltage or current to the device under test or the SMU board 102 with an expanded channel, and the voltage or current applied by the SMU board 102 Measure the current or voltage output from the device under test in response to the voltage or current. At this time, when there are multiple SMU boards 102 selected, the semiconductor device test apparatus 100 sequentially selects each SMU board 102 in order of increasing measurement range, starting from the SMU board 102 with the lowest measurement range. ), the current or voltage output from the device under test can be measured. That is, the semiconductor device testing apparatus 100 according to an embodiment of the present invention is capable of measuring current or voltage in various measurement ranges for one type of test device.

즉, 본 발명의 실시예에 따른 반도체 소자 시험장치(100)는 복수의 반도체 소자(2)가 구비된 웨이퍼(wafer)에 대하여 각각의 반도체 소자(2)의 전압 또는 전류 특성을 시험하는 경우, 확장 슬롯(20)을 통해 보조슬롯 보드(114)를 추가로 확장함으로써 슬롯 보드(104)에 장착된 SMU 보드(102)에 의해 형성되는 채널의 영역(4)을 추가로 확장할 수 있다.That is, when the semiconductor device testing apparatus 100 according to an embodiment of the present invention tests the voltage or current characteristics of each semiconductor device 2 on a wafer equipped with a plurality of semiconductor devices 2, By further expanding the auxiliary slot board 114 through the expansion slot 20, the area 4 of the channel formed by the SMU board 102 mounted on the slot board 104 can be further expanded.

도 9는 본 발명의 제2 실시예에 따른 반도체 소자 시험장치의 채널 확장방법을 나타낸 흐름도이다. 본 발명의 실시예에 따른 반도체 소자 시험장치의 채널 확장방법은 도 6에 나타낸 반도체 소자 시험장치(200)에 의해 수행될 수 있다. Figure 9 is a flowchart showing a channel expansion method of a semiconductor device testing apparatus according to a second embodiment of the present invention. The channel expansion method of the semiconductor device testing apparatus according to the embodiment of the present invention can be performed by the semiconductor device testing apparatus 200 shown in FIG. 6.

도 6, 도 7 및 도 9를 참조하면, 반도체 소자 시험장치(200)는 설정된 규격의 SMU 보드(202) 및 슬롯 보드(204)을 마련한다(S201).Referring to FIGS. 6, 7, and 9, the semiconductor device test apparatus 200 prepares an SMU board 202 and a slot board 204 of set standards (S201).

SMU 보드(202)는 설정된 규격의 채널을 구비한다. 이때, SMU 보드(202)는 복수로 마련될 수 있으며, 이 경우에 각각의 SMU 보드(202)는 동일한 측정범위를 측정하는 것으로서 동일한 채널 수를 갖는다. 예를 들어, 각각의 SMU 보드(202)는 128개의 채널이 구비될 수 있다.The SMU board 202 is provided with channels of set standards. At this time, a plurality of SMU boards 202 may be provided, and in this case, each SMU board 202 measures the same measurement range and has the same number of channels. For example, each SMU board 202 may be equipped with 128 channels.

슬롯 보드(204)는 복수의 슬롯(30)이 마련된다. 예를 들어, 슬롯 보드(204)는 상단에 12개의 슬롯(30)과 하단에 12개의 슬롯(30)이 마련되며, 각각의 슬롯(30)에 SMU 보드(202)를 장착할 수 있다. 이때, 각각의 슬롯(30)은 동일한 크기, 동일한 포트 수 등의 동일한 규격으로 이루어지는 것이 바람직하다. 또한, SMU 보드(202)는 각각의 슬롯(30)에 용이하게 장착될 수 있도록 슬롯(30)의 규격과 동일한 규격의 크기, 포트 수 등으로 이루어지는 것이 바람직하다. 이때, 적어도 하나의 슬롯 보드(204)는 반도체 소자 시험장치(200)에 디폴트(default)로 고정되어 설치될 수 있다. The slot board 204 is provided with a plurality of slots 30. For example, the slot board 204 has 12 slots 30 at the top and 12 slots 30 at the bottom, and an SMU board 202 can be mounted on each slot 30. At this time, it is preferable that each slot 30 has the same specifications, such as the same size and the same number of ports. In addition, the SMU board 202 is preferably made of the same size and number of ports as the slot 30 so that it can be easily mounted in each slot 30. At this time, at least one slot board 204 may be fixed and installed as a default in the semiconductor device testing apparatus 200.

또한, 반도체 소자 시험장치(200)는 적어도 하나의 슬롯 보드(204)를 추가로 장착할 수 있도록 적어도 하나의 확장 슬롯(40)을 구비할 수도 있다(S203).Additionally, the semiconductor device testing apparatus 200 may be provided with at least one expansion slot 40 so that at least one slot board 204 can be additionally mounted (S203).

반도체 소자 시험장치(200)는 피 시험장치의 시험에 대한 채널 수를 설정한다(S205). 이때, 반도체 소자 시험장치(200)는 웨이퍼(wafer)에 구비된 복수의 피 시험장치 중 동시에 전압 또는 전류 특성을 시험하고자 하는 피 시험장치의 수, 각각의 피 시험장치의 채널 수 등에 따라 채널 수를 설정할 수 있다. 예를 들어, 각각의 피 시험장치가 20개의 채널을 가지고 있으며, 동시에 6개의 피 시험장치에 대하여 전압 또는 전류 특성을 시험하고자 한다면, 반도체 소자 시험장치(200)는 피 시험장치의 시험에 대하여 120개의 채널 수를 설정할 수 있다. 여기서, 동시에 전압 또는 전류 특성을 시험하고자 하는 피 시험장치의 수는 피 시험장치의 전압 또는 전류를 동시에 분석하는 능력, 웨이퍼 이송속도 등의 제반 사항을 고려하여 설정될 수 있으며, 여기서는 발명의 논지를 벗어나는 것이므로 그 상세한 설명은 생략한다.The semiconductor device test device 200 sets the number of channels for testing the device under test (S205). At this time, the semiconductor device test device 200 has a number of channels depending on the number of devices under test whose voltage or current characteristics are to be tested simultaneously among the plurality of devices under test provided on the wafer, the number of channels of each device under test, etc. can be set. For example, if each device under test has 20 channels and it is desired to test the voltage or current characteristics of 6 devices under test at the same time, the semiconductor device test device 200 has 120 channels for testing the devices under test. The number of channels can be set. Here, the number of devices under test whose voltage or current characteristics are to be tested simultaneously can be set in consideration of various factors such as the ability to simultaneously analyze the voltage or current of the devices under test and the wafer transfer speed. Here, the gist of the invention is discussed. Since this is beyond the scope, detailed explanation will be omitted.

반도체 소자 시험장치(200)는 설정되는 채널 수에 따라 슬롯 보드(204)에 장착되는 SMU 보드(202)의 수를 결정한다(S205). 예를 들어, 전술한 바와 같이, 설정된 채널 수가 120개이며, 하나의 SMU 보드(202)가 128개의 채널에 대하여 측정이 가능하다고 하면, 반도체 소자 시험장치(200)는 슬롯 보드(204)에 장착되는 SMU 보드(202)의 수를 1개로 결정할 수 있다. 또한, 웨이퍼에서 동시에 측정하고자 하는 피 시험장치의 수가 60개이고 그에 따라 설정된 채널 수가 1200개라고 가정하면, 반도체 소자 시험장치(200)는 슬롯 보드(204)에 장착되는 SMU 보드(202)의 수를 10개로 결정할 수 있다.The semiconductor device test apparatus 200 determines the number of SMU boards 202 mounted on the slot board 204 according to the number of channels set (S205). For example, as described above, if the set number of channels is 120 and one SMU board 202 is capable of measuring 128 channels, the semiconductor device test device 200 is mounted on the slot board 204. The number of SMU boards 202 can be determined to be one. In addition, assuming that the number of test devices to be measured simultaneously on a wafer is 60 and the number of channels set accordingly is 1200, the semiconductor device test device 200 increases the number of SMU boards 202 mounted on the slot board 204. You can decide on 10.

반도체 소자 시험장치(200)는 결정된 수의 SMU 보드(202)를 슬롯 보드(204)에 장착한다(S209). 또한, 결정된 SMU 보드(202)의 수가 디폴트로 고정 설치된 슬롯 보드(204)의 슬롯(30)의 수를 넘는 경우, 나머지의 SMU 보드(202)를 추가적으로 슬롯 보드(204)에 장착할 수 있다. 이 경우, 추가적인 슬롯 보드(204)는 확장 슬롯(40)을 통해 반도체 소자 시험장치(200)에 장착될 수 있다(S211).The semiconductor device test device 200 mounts a determined number of SMU boards 202 on the slot board 204 (S209). Additionally, if the determined number of SMU boards 202 exceeds the number of slots 30 of the default fixedly installed slot board 204, the remaining SMU boards 202 can be additionally mounted on the slot board 204. In this case, the additional slot board 204 can be mounted on the semiconductor device test device 200 through the expansion slot 40 (S211).

반도체 소자 시험장치(200)는 슬롯 보드(204)에 장착된 SMU 보드(204)가 복수인 경우, 장착된 각각의 SMU 보드(202)의 채널을 결합하여 확장한다(S213). 예를 들어, 전술한 바와 같이 하나의 SMU 보드(202)의 채널 수가 128개이며, 슬롯 보드(204)에 16개의 SMU 보드(202)가 장착되었다고 가정하면, 반도체 소자 시험장치(200)는 2,048개(128 x 16 = 2048)의 채널까지 채널 수를 확장할 수 있다. 또한, 반도체 소자 시험장치(200)는 확장 슬롯(40)을 통해 추가적으로 확장되는 SMU 보드(202)의 채널 수도 함께 결합하여 확장할 수 있다.When there are multiple SMU boards 204 mounted on the slot board 204, the semiconductor device test device 200 expands the slot board 204 by combining channels of each SMU board 202 (S213). For example, assuming that the number of channels of one SMU board 202 is 128 as described above and that 16 SMU boards 202 are mounted on the slot board 204, the semiconductor device test device 200 has 2,048 channels. The number of channels can be expanded up to (128 x 16 = 2048) channels. Additionally, the semiconductor device test apparatus 200 can be expanded by combining the number of channels of the SMU board 202 that is additionally expanded through the expansion slot 40.

반도체 소자 시험장치(200)는 결정된 SMU 보드(202)의 수에 따라 슬롯 보드(204)에 SMU 보드(202)가 장착되면, 장착된 SMU 보드(202)를 이용하여 피 시험장치에 대한 전압 또는 전류를 동시에 측정한다(S215). 이때, 하나의 피 시험장치가 6개의 채널을 가지고 있고, 하나의 SMU 보드(202)가 128개의 채널까지 동시에 측정할 수 있고 있다고 가정하면, 반도체 소자 시험장치(200)는 하나의 SMU 보드(202)를 이용하여 20개까지의 피 시험장치에 대해서 전압 또는 전류를 동시에 측정할 수 있다.When the SMU board 202 is mounted on the slot board 204 according to the determined number of SMU boards 202, the semiconductor device test device 200 uses the mounted SMU board 202 to determine the voltage or voltage for the device under test. Measure the current simultaneously (S215). At this time, assuming that one test device has 6 channels and one SMU board 202 can measure up to 128 channels simultaneously, the semiconductor device test device 200 has one SMU board 202. ) can be used to simultaneously measure voltage or current for up to 20 devices under test.

이를 통해, 본 발명의 제2 실시예에 따른 반도체 소자 시험장치(200)는 슬롯 보드(204)에 장착되는 SMU 보드(202)의 수를 증가시킬 수 있을 뿐만 아니라 확장 슬롯(40)을 통해 장착되는 슬롯 보드(204)의 수를 증가시킴으로써 웨이퍼 내에서 전압 또는 전류의 특성을 동시에 시험하고자 하는 피 시험장치의 수를 증가시킬 수 있게 된다. 예를 들어, 웨이퍼에 구비된 복수의 피 시험장치(2)에 대하여 하나의 SMU 보드(202)를 이용하여 전압 또는 전류를 측정할 수 있는 채널영역이 4라고 하면, SMU 보드(202)의 수를 증가시킴으로써 동시에 시험하고자 하는 피 시험장치(2)의 무한히 증가시킬 수 있게 된다.Through this, the semiconductor device testing apparatus 200 according to the second embodiment of the present invention can not only increase the number of SMU boards 202 mounted on the slot board 204, but also can be mounted through the expansion slot 40. By increasing the number of slot boards 204, it is possible to increase the number of devices under test for simultaneously testing voltage or current characteristics within the wafer. For example, if the channel area that can measure voltage or current using one SMU board 202 for a plurality of test devices 2 provided on a wafer is 4, the number of SMU boards 202 is 4. By increasing , it is possible to infinitely increase the number of devices under test (2) to be tested at the same time.

이상에서 본 발명에 따른 실시예들이 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 범위의 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 보호 범위는 다음의 특허청구범위뿐만 아니라 이와 균등한 것들에 의해 정해져야 한다.Although embodiments according to the present invention have been described above, they are merely illustrative, and those skilled in the art will understand that various modifications and equivalent scope of embodiments are possible therefrom. Accordingly, the scope of protection of the present invention should be determined not only by the following claims but also by their equivalents.

Claims

SMU (Source Measure Unit) board equipped with channels of set standards;
a slot board provided with a plurality of slots for mounting the SMU board;
a channel number setting unit that sets the number of channels for testing of the device under test;
a board number determination unit that determines the number of SMU boards mounted on the slot board according to the number of channels set by the channel number setting unit; and
When an SMU board is mounted on the slot board according to the number of SMU boards determined by the board number determination unit, a voltage current measuring unit that simultaneously measures voltage or current for the device under test using the mounted SMU board;
A semiconductor device test device capable of channel expansion, characterized in that it includes.

According to paragraph 1,
When a plurality of SMU boards are mounted on the slot board, a channel expansion unit that combines and expands channels of each SMU board mounted on the slot board;
A semiconductor device test device capable of channel expansion, further comprising:

According to paragraph 1,
an expansion slot for mounting at least one of the slot boards;
A semiconductor device test device capable of channel expansion, further comprising:

According to paragraph 1,
The SMU board has 128 channels,
The slot board is a semiconductor device test device capable of channel expansion, characterized in that it has 16 slots.

Preparing an SMU board equipped with channels of set standards;
Setting the number of channels for testing of the device under test;
determining the number of SMU boards to be mounted according to the set number of channels;
Mounting the SMU board on a slot board provided with a plurality of slots according to the determined number of SMU boards; and
Simultaneously measuring voltage or current for the device under test using the mounted SMU board;
A channel expansion method of a semiconductor device testing device, comprising:

According to clause 5,
When there are a plurality of SMU boards mounted on the slot board, expanding by combining channels of each of the mounted SMU boards;
A channel expansion method of a semiconductor device testing device, further comprising:

According to clause 5,
providing an expansion slot for mounting the slot board;
Mounting at least one slot board in the expansion slot;
A channel expansion method of a semiconductor device testing device, further comprising:

According to clause 5,
The SMU board has 128 channels,
A channel expansion method for a semiconductor device testing device, wherein the slot board has 16 slots.