KR20240025417A - 메모리를 관리하는 방법 및 이를 지원하는 전자 장치 - Google Patents

메모리를 관리하는 방법 및 이를 지원하는 전자 장치 Download PDF

Info

Publication number
KR20240025417A
KR20240025417A KR1020220110028A KR20220110028A KR20240025417A KR 20240025417 A KR20240025417 A KR 20240025417A KR 1020220110028 A KR1020220110028 A KR 1020220110028A KR 20220110028 A KR20220110028 A KR 20220110028A KR 20240025417 A KR20240025417 A KR 20240025417A
Authority
KR
South Korea
Prior art keywords
data
tag
ram
electronic device
tagger
Prior art date
Application number
KR1020220110028A
Other languages
English (en)
Inventor
양승진
최범근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20240025417A publication Critical patent/KR20240025417A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Telephone Function (AREA)

Abstract

본 문서에 개시되는 일 실시예에 따른 전자 장치는, RAM (random access memory), 상기 RAM에 대한 태깅을 수행하는 태거(tagger), 상기 태거를 통해 상기 RAM에 데이터를 송수신하는 CPU(central processing unit)를 포함할 수 있다. 상기 RAM은 상기 CPU에서 처리되는 제1 크기의 데이터 단위 보다 큰 제2 크기의 데이터 단위로 분할될 수 있다. 상기 태거는 상기 CPU로부터 상기 제1 크기를 가지는 제1 데이터 및 상기 제1 크기를 가지는 제2 데이터를 상기 RAM에 저장하도록 하는 제1 요청을 수신할 수 있다. 상기 태거는 상기 제1 데이터에 결합된 제1 태그와 상기 제2 데이터에 결합된 제2 태그가 동일한 경우, 상기 제1 태그 또는 상기 제2 태그 중 하나의 태그를 상기 제1 데이터 및 상기 제2 데이터와 연계하여 상기 RAM에 저장할 수 있다. 이 외에도 명세서를 통해 파악되는 일 실시예가 가능하다.

Description

메모리를 관리하는 방법 및 이를 지원하는 전자 장치 {METHOD FOR MANAGING MEMORY AND ELECTRONIC DEVICE SUPPORTING THE SAME}
본 문서에서 개시되는 실시예들은, 메모리를 관리하는 방법 및 이를 지원하는 전자 장치와 관련된다.
전자 장치의 보안과 관련된 분야에서, 버퍼 오버플로우(buffer overflow) 또는 버퍼 언더플루우(buffer underflow)와 같은 공격을 막기 위해 다양한 기술들이 시도되고 있다. 보안 관련 기술 중, ARM 社의 보안 기술인 MTE(memory tagging extension)는 메모리 공간을 접근하기 위해 사용되는 포인터가 원래 허용된 메모리 공간 외의 공간에 접근하는 것을 막기 위한 기술이다. MTE는 메모리 영역과 포인터에 동일한 태그를 설정하고, 이 후 포인터를 통한 메모리에 대한 접근이 발생하는 경우, 포인터와 메모리에 설정된 태그를 비교하여 정상적인 접근을 판단하는 기술이다.
일 실시예에 따른 전자 장치는, RAM (random access memory), 상기 RAM에 대한 태깅을 수행하는 태거(tagger), 상기 태거를 통해 상기 RAM에 데이터를 송수신하는 CPU(central processing unit)를 포함할 수 있다. 상기 RAM은 상기 CPU에서 처리되는 제1 크기의 데이터 단위 보다 큰 제2 크기의 데이터 단위로 분할될 수 있다. 상기 태거는 상기 CPU로부터 상기 제1 크기를 가지는 제1 데이터 및 상기 제1 크기를 가지는 제2 데이터를 상기 RAM에 저장하도록 하는 제1 요청을 수신할 수 있다. 상기 태거는 상기 제1 데이터에 결합된 제1 태그와 상기 제2 데이터에 결합된 제2 태그가 동일한 경우, 상기 제1 태그 또는 상기 제2 태그 중 하나의 태그를 상기 제1 데이터 및 상기 제2 데이터와 연계하여 상기 RAM에 저장할 수 있다.
일 실시예에 따른 전자 장치는 RAM(random access memory), 상기 RAM에 대한 태깅을 수행하는 태거(tagger), 상기 태거를 통해 상기 RAM에 데이터를 송수신하는 CPU(central processing unit)를 포함할 수 있다. 상기 RAM은 상기 CPU에서 처리되는 제1 크기의 데이터 보다 큰 제2 크기의 데이터 단위로 분할될 수 있다. 상기 태거는 상기 RAM에 저장된 상기 제2 크기의 제1 데이터 중 적어도 일부에 대해 로드(load) 하도록 하는 요청을 수신할 수 있다. 상기 태거는 상기 RAM에서, 상기 제1 데이터 및 상기 제1 데이터에 대응하여 상기 RAM에 저장된 태그를 로드할 수 있다. 상기 태거는 상기 제1 크기의 제2 데이터 및 상기 제1 크기의 제3 데이터로 분할할 수 있다. 상기 태거는 상기 태그를 복사하여 상기 제2 데이터 및 상기 제3 데이터 각각에 결합할 수 있다. 상기 태거는 상기 태그가 결합된 상기 제2 데이터 및 상기 태그가 결합된 제3 데이터를 상기 CPU에 전달할 수 있다.
일 실시예에 따른 메모리 관리 방법은 전자 장치에서 수행될 수 있다. 상기 메모리 관리 방법은 상기 전자 장치의 RAM (random access memory)을 상기 전자 장치의 CPU에서 처리되는 제1 크기의 데이터 단위 보다 큰 제2 크기의 데이터 단위로 분할하는 동작, 상기 RAM에 대한 태깅을 수행하는 태거(tagger)에서, 상기 CPU로부터 상기 제1 크기를 가지는 제1 데이터 및 상기 제1 크기를 가지는 제2 데이터를 상기 RAM에 저장하도록 하는 제1 요청을 수신하는 동작, 및 상기 태거에서, 상기 제1 데이터에 결합된 제1 태그와 상기 제2 데이터에 결합된 제2 태그가 동일한 경우, 상기 제1 태그 또는 상기 제2 태그 중 하나의 태그를 상기 제1 데이터 및 상기 제2 데이터와 연계하여 상기 RAM에 저장하는 동작을 포함할 수 있다.
도 1은 다양한 실시예들에 따른 네트워크 환경 내의 전자 장치의 블록도 이다.
도 2은 다양한 실시예에 따른 프로그램을 예시하는 블록도이다.
도 3은 일 실시 예에 따른 전자 장치를 나타낸다.
도 4는 일 실시 예에 따른 태거의 동작을 나타내는 예시도이다.
도 5는 일 실시예에 따른 태거의 리드(read) 동작을 나타내는 흐름도다.
도 6은 일 실시예에 따른 태거의 라이트(write) 동작을 나타내는 흐름도다.
도 7은 일 실시예에 따른 태그의 생성, 저장 또는 로드에 관한 신호 흐름도이다
도 8은 일 실시예에 따른 태거의 구성을 나타낸다.
도면의 설명과 관련하여, 동일 또는 유사한 구성요소에 대해서는 동일 또는 유사한 참조 부호가 사용될 수 있다.
이하, 본 문서의 다양한 실시예가 첨부된 도면을 참조하여 기재된다. 그러나, 이는 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 문서의 실시예의 다양한 변경(modifications), 균등물(equivalents), 및/또는 대체물(alternatives)을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.
도 1은, 다양한 실시예들에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블록도이다. 도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제 1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제 2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 모듈(150), 음향 출력 모듈(155), 디스플레이 모듈(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 연결 단자(178), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 연결 단자(178))가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들(예: 센서 모듈(176), 카메라 모듈(180), 또는 안테나 모듈(197))은 하나의 구성요소(예: 디스플레이 모듈(160))로 통합될 수 있다.
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 저장하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일실시예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치(101)가 메인 프로세서(121) 및 보조 프로세서(123)를 포함하는 경우, 보조 프로세서(123)는 메인 프로세서(121)보다 저전력을 사용하거나, 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다. 일실시예에 따르면, 보조 프로세서(123)(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능이 수행되는 전자 장치(101) 자체에서 수행될 수 있고, 별도의 서버(예: 서버(108))를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다.
메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서 모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 모듈(150)은, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈(150)은, 예를 들면, 마이크, 마우스, 키보드, 키(예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다.
음향 출력 모듈(155)은 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 모듈(155)은, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
디스플레이 모듈(160)은 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일실시예에 따르면, 디스플레이 모듈(160)은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예에 따르면, 오디오 모듈(170)은, 입력 모듈(150)을 통해 소리를 획득하거나, 음향 출력 모듈(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102))(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자(178)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈(188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108)) 간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(198)(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제 2 네트워크(199)(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치(104)와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 또는 인증할 수 있다.
무선 통신 모듈(192)은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈(192)은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈(192)은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈(192)은 전자 장치(101), 외부 전자 장치(예: 전자 장치(104)) 또는 네트워크 시스템(예: 제 2 네트워크(199))에 규정되는 다양한 요구사항을 지원할 수 있다. 일실시예에 따르면, 무선 통신 모듈(192)은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈(197)은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일실시예에 따르면, 안테나 모듈(197)은 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.
다양한 실시예에 따르면, 안테나 모듈(197)은 mmWave 안테나 모듈을 형성할 수 있다. 일실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일실시예에 따르면, 명령 또는 데이터는 제 2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치(101)는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치(104)는 IoT(internet of things) 기기를 포함할 수 있다. 서버(108)는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일실시예에 따르면, 외부의 전자 장치(104) 또는 서버(108)는 제 2 네트워크(199) 내에 포함될 수 있다. 전자 장치(101)는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다.
도 2은 다양한 실시예에 따른 프로그램(140)을 예시하는 블록도(200)이다. 일실시예에 따르면, 프로그램(140)은 전자 장치(101)의 하나 이상의 리소스들을 제어하기 위한 운영 체제(142), 미들웨어(144), 또는 상기 운영 체제(142)에서 실행 가능한 어플리케이션(146)을 포함할 수 있다. 운영 체제(142)는, 예를 들면, AndroidTM, iOSTM, WindowsTM, SymbianTM, TizenTM, 또는 BadaTM를 포함할 수 있다. 프로그램(140) 중 적어도 일부 프로그램은, 예를 들면, 제조 시에 전자 장치(101)에 프리로드되거나, 또는 사용자에 의해 사용 시 외부 전자 장치(예: 전자 장치(102 또는 104), 또는 서버(108))로부터 다운로드되거나 갱신 될 수 있다.
운영 체제(142)는 전자 장치(101)의 하나 이상의 시스템 리소스들(예: 프로세스, 메모리, 또는 전원)의 관리(예: 할당 또는 회수)를 제어할 수 있다. 운영 체제(142)는, 추가적으로 또는 대체적으로, 전자 장치(101)의 다른 하드웨어 디바이스, 예를 들면, 입력 모듈(150), 음향 출력 모듈(155), 디스플레이 모듈(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 구동하기 위한 하나 이상의 드라이버 프로그램들을 포함할 수 있다.
미들웨어(144)는 전자 장치(101)의 하나 이상의 리소스들로부터 제공되는 기능 또는 정보가 어플리케이션(146)에 의해 사용될 수 있도록 다양한 기능들을 어플리케이션(146)으로 제공할 수 있다. 미들웨어(144)는, 예를 들면, 어플리케이션 매니저(201), 윈도우 매니저(203), 멀티미디어 매니저(205), 리소스 매니저(207), 파워 매니저(209), 데이터베이스 매니저(211), 패키지 매니저(213), 커넥티비티 매니저(215), 노티피케이션 매니저(217), 로케이션 매니저(219), 그래픽 매니저(221), 시큐리티 매니저(223), 통화 매니저(225), 또는 음성 인식 매니저(227)를 포함할 수 있다.
어플리케이션 매니저(201)는, 예를 들면, 어플리케이션(146)의 생명 주기를 관리할 수 있다. 윈도우 매니저(203)는, 예를 들면, 화면에서 사용되는 하나 이상의 GUI 자원들을 관리할 수 있다. 멀티미디어 매니저(205)는, 예를 들면, 미디어 파일들의 재생에 필요한 하나 이상의 포맷들을 파악하고, 그 중 선택된 해당하는 포맷에 맞는 코덱을 이용하여 상기 미디어 파일들 중 해당하는 미디어 파일의 인코딩 또는 디코딩을 수행할 수 있다. 리소스 매니저(207)는, 예를 들면, 어플리케이션(146)의 소스 코드 또는 메모리(130)의 메모리의 공간을 관리할 수 있다. 파워 매니저(209)는, 예를 들면, 배터리(189)의 용량, 온도 또는 전원을 관리하고, 이 중 해당 정보를 이용하여 전자 장치(101)의 동작에 필요한 관련 정보를 결정 또는 제공할 수 있다. 일실시예에 따르면, 파워 매니저(209)는 전자 장치(101)의 바이오스(BIOS: basic input/output system)(미도시)와 연동할 수 있다.
데이터베이스 매니저(211)는, 예를 들면, 어플리케이션(146)에 의해 사용될 데이터베이스를 생성, 검색, 또는 변경할 수 있다. 패키지 매니저(213)는, 예를 들면, 패키지 파일의 형태로 배포되는 어플리케이션의 설치 또는 갱신을 관리할 수 있다. 커넥티비티 매니저(215)는, 예를 들면, 전자 장치(101)와 외부 전자 장치 간의 무선 연결 또는 직접 연결을 관리할 수 있다. 노티피케이션 매니저(217)는, 예를 들면, 지정된 이벤트(예: 착신 통화, 메시지, 또는 알람)의 발생을 사용자에게 알리기 위한 기능을 제공할 수 있다. 로케이션 매니저(219)는, 예를 들면, 전자 장치(101)의 위치 정보를 관리할 수 있다. 그래픽 매니저(221)는, 예를 들면, 사용자에게 제공될 하나 이상의 그래픽 효과들 또는 이와 관련된 사용자 인터페이스를 관리할 수 있다.
시큐리티 매니저(223)는, 예를 들면, 시스템 보안 또는 사용자 인증을 제공할 수 있다. 통화(telephony) 매니저(225)는, 예를 들면, 전자 장치(101)에 의해 제공되는 음성 통화 기능 또는 영상 통화 기능을 관리할 수 있다. 음성 인식 매니저(227)는, 예를 들면, 사용자의 음성 데이터를 서버(108)로 전송하고, 그 음성 데이터에 적어도 일부 기반하여 전자 장치(101)에서 수행될 기능에 대응하는 명령어(command), 또는 그 음성 데이터에 적어도 일부 기반하여 변환된 문자 데이터를 서버(108)로부터 수신할 수 있다. 일 실시예에 따르면, 미들웨어(244)는 동적으로 기존의 구성요소를 일부 삭제하거나 새로운 구성요소들을 추가할 수 있다. 일 실시예에 따르면, 미들웨어(144)의 적어도 일부는 운영 체제(142)의 일부로 포함되거나, 또는 운영 체제(142)와는 다른 별도의 소프트웨어로 구현될 수 있다.
어플리케이션(146)은, 예를 들면, 홈(251), 다이얼러(253), SMS/MMS(255), IM(instant message)(257), 브라우저(259), 카메라(261), 알람(263), 컨택트(265), 음성 인식(267), 이메일(269), 달력(271), 미디어 플레이어(273), 앨범(275), 와치(277), 헬스(279)(예: 운동량 또는 혈당과 같은 생체 정보를 측정), 또는 환경 정보(281)(예: 기압, 습도, 또는 온도 정보 측정) 어플리케이션을 포함할 수 있다. 일실시예에 따르면, 어플리케이션(146)은 전자 장치(101)와 외부 전자 장치 사이의 정보 교환을 지원할 수 있는 정보 교환 어플리케이션(미도시)을 더 포함할 수 있다. 정보 교환 어플리케이션은, 예를 들면, 외부 전자 장치로 지정된 정보 (예: 통화, 메시지, 또는 알람)를 전달하도록 설정된 노티피케이션 릴레이 어플리케이션, 또는 외부 전자 장치를 관리하도록 설정된 장치 관리 어플리케이션을 포함할 수 있다. 노티피케이션 릴레이 어플리케이션은, 예를 들면, 전자 장치(101)의 다른 어플리케이션(예: 이메일 어플리케이션(269))에서 발생된 지정된 이벤트(예: 메일 수신)에 대응하는 알림 정보를 외부 전자 장치로 전달할 수 있다. 추가적으로 또는 대체적으로, 노티피케이션 릴레이 어플리케이션은 외부 전자 장치로부터 알림 정보를 수신하여 전자 장치(101)의 사용자에게 제공할 수 있다.
장치 관리 어플리케이션은, 예를 들면, 전자 장치(101)와 통신하는 외부 전자 장치 또는 그 일부 구성 요소(예: 외부 전자장치의 디스플레이 모듈 또는 카메라 모듈)의 전원(예: 턴-온 또는 턴-오프) 또는 기능(예: 밝기, 해상도, 또는 포커스)을 제어할 수 있다. 장치 관리 어플리케이션은, 추가적으로 또는 대체적으로, 외부 전자 장치에서 동작하는 어플리케이션의 설치, 삭제, 또는 갱신을 지원할 수 있다.
도 3은 일 실시 예에 따른 전자 장치를 나타낸다.
도 3을 참조하면, 전자 장치(301)(예: 도 1의 전자 장치(101)의 적어도 일부 구성을 포함하는 전자 장치)는 CPU(310), RAM(320), 및 버스(330)를 포함할 수 있다. 도 3에서는 전자 장치(301) 구성 중 CPU(310), RAM(320), 및 버스(330)를 도시하였으나, 본 발명이 이에 한정되는 것은 아니며, 앞서 도 1에서 설명한 전자 장치(101)의 구성 중 적어도 일부 구성이 상기 전자 장치(301)에 더 추가될 수 있다.
CPU(310)(예: 도 1의 프로세서(120))는 소프트웨어(예: 도 1의 프로그램(140))를 실행하여 CPU(310)에 연결된 전자 장치(301)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다.
CPU(310)는 데이터 처리 또는 연산의 적어도 일부로서, CPU(310)는 다른 구성요소(예: 도 1의 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 RAM(320)에 적어도 일시적으로 저장하고, RAM(320)에서 로드한 명령 또는 데이터를 처리하고, 결과 데이터를 RAM(320)에 저장할 수 있다.
CPU(310)는 부팅 시 MTE(memory tagging extension) 기술에 따른 태그의 설정에 대응하는 크기의 RAM(320)의 태그 저장 영역(322)을 확보(reserve)할 수 있다. CPU(310)는 RAM(320)의 데이터 저장 영역(321)에 대응되는 포인터와 태그 저장 영역(322)에 동일한 태그를 설정할 수 있다. 이후, 포인터를 이용하여 데이터 저장 영역(321)에 대한 접근이 발생하는 경우, CPU(310)는 포인터에 설정된 태그(예: 상위 4비트)와 태그 저장 영역(322)에 저장된 태그가 동일한 경우 정상적인 접근으로 결정할 수 있다.
RAM(320)(예: 도 1의 휘발성 메모리(132))은 CPU(310)에서 처리하기 위한 데이터를 적어도 일시적으로 저장할 수 있다. RAM(320)은 CPU(310)의 요청에 의해 저장된 데이터를 버스(330)를 통해 CPU(310)에 제공할 수 있다.
일 실시예에 따르면, RAM(320)은 지정된 크기(이하, 기준 저장 크기)의 데이터 단위(또는 granule)마다 태그가 결합된 데이터를 저장할 수 있다. 예를 들어, RAM(320)은 32바이트의 기준 저장 크기로 분할될 수 있다. 각각의 32바이트 단위의 데이터에 하나의 태그가 결합될 수 있다. 다른 예를 들어, RAM(320)은 64바이트의 기준 저장 크기로 분할될 수 있다. 각각의 64바이트 단위의 데이터에 하나의 태그가 결합될 수 있다.
일 실시예에 따르면, RAM(320)은 데이터 저장 영역(321) 및 태그 저장 영역(322)을 포함할 수 있다. 데이터 저장 영역(321)은 CPU(310)에서 전달되는 태그가 결합된 데이터(이하, 태그 결합 데이터) 중 태그를 제외한 데이터 부분(이하, 태그 분리 데이터)를 저장할 수 있다. 태그 저장 영역(322)은 CPU(310)에서 전달되는 태그 결합 데이터에서 분리된 태그를 저장할 수 있다. 예를 들어, RAM(320)이 8GB 크기인 경우, 태그 저장 영역(322)은 약 250MB 크기일 수 있다. 태그 저장 영역(322)은 실질적인 데이터의 저장이 불가한 영역으로, 태그 저장 영역(322)이 커질수록 RAM(320)의 저장 효율은 낮아질 수 있다.
도 4에서의 데이터 저장 영역(321) 및 태그 저장 영역(322)의 구분은 논리적인 구분일 수 있다. 예를 들어, 데이터 저장 영역(321)은 제1 주소 범위(address range)에 대응하고, 태그 저장 영역(322)은 제1 주소 범위와 다른 제2 주소 범위에 대응할 수 있다. 다른 예를 들어, 데이터 저장 영역(321)과 태그 저장 영역(322)은 태그 분리 데이터 마다 인접한 주소에 태그를 저장하는 형태로 구현될 수 있다.
버스(330)는 CPU(310)와 RAM(320) 사이를 연결하고, CPU(310)와 RAM(320) 간의 지정된 프로토콜에 의한 통신을 수행할 수 있다.
버스(330)는 태거(350)를 포함할 수 있다. 태거(350)는 CPU(310)에서 전달되는 태그 결합 데이터에서 태그를 분리하여 RAM(320)의 태그 저장 영역(322)에 저장할 수 있다. 태거(350)는 CPU(310)의 요청에 따라 RAM(320) 에 저장된 데이터를 읽는 경우, 데이터 영역(321)에 저장된 태그 분리 데이터에 대응하는 태그를 결합하여 태그 결합 데이터를 생성할 수 있다. 태거(350)는 CPU(310)에 태그 결합 데이터를 제공할 수 있다.
일 실시예에 따르면, 태거(350)의 태그를 결합하는 동작은 데이터 패킷의 태그 영역에 데이터를 기록하는 동작을 의미할 수 있다. 또한, 태거(350)의 태그를 분리하는 동작은 데이터 패킷의 태그 영역에 데이터를 삭제하는 동작을 의미할 수 있다.
태거(350)는 복수개의 태그 결합 데이터를 결합하여 RAM(320)의 기준 저장 크기에 대응하는 하나의 태그와 연계하여 저장할 수 있다. RAM(320)의 기준 저장 크기는 CPU(310)에서 처리되는 데이터의 크기의 정수배일 수 있다. 예를 들어, CPU(310)가 16 바이트 단위의 데이터를 처리하는 경우, RAM(320)은 32 바이트, 64 바이트, 128 바이트와 같은 기준 저장 크기를 가질 수 있다. 이 경우, 32 바이트, 64 바이트, 128 바이트 마다 각각 하나의 태그와 연계될 수 있다.
도 3에서는 태거(350)가 버스(350)에 포함되는 형태를 예시적으로 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 태거(350)는 CPU(310)의 일부 구성으로 구현되거나 또는 별도의 메모리 컨트롤러(memory controller)에 포함될 수도 있다. 또는, 상기 태거(350)는 CPU(310), RAM(320), 및 버스(330)와 독립적으로 구성으로 마련되고, 배선을 통하여 각 구성들 중 적어도 일부와 연결될 수도 있다. 이러한 태거(350)에 관한 추가 정보는 도 4 내지 도 8을 통해 제공될 수 있다.
도 4는 일 실시 예에 따른 태거의 동작을 나타내는 예시도이다.
도 4를 참조하면, CPU(310)는 태그 결합 데이터(410)를 처리할 수 있다. 태그 결합 데이터(410)는 태그 분리 데이터(D1, D2)가 태그(T1)와 결합된 형태일 수 있다. 예를 들어, 태그 분리 데이터(D1, D2)는 16바이트 크기의 데이터일 수 있고, 태그(T1)는 4비트 크기일 수 있다.
CPU(310)에서 처리되는 태그 분리 데이터(D1, D2)의 크기 보다 RAM(320)의 기준 저장 크기가 클 수 있다. RAM(320)의 기준 저장 크기는 CPU(310)에서 처리되는 데이터(태그 분리 데이터(D1, D2))의 크기의 정수배일 수 있다.
예를 들어, 태그(T1)를 제외한 태그 분리 데이터(D1, D2)의 크기는 16바이트일 수 있고, RAM(320)은 32바이트 크기의 기준 저장 크기로 분할될 수 있다. 다른 예를 들어, 태그(T1)를 제외한 태그 분리 데이터(D1, D2)의 크기는 16바이트일 수 있고, RAM(320)은 64바이트 크기의 기준 저장 크기로 분할될 수 있다.
CPU(310) 및 버스(320)의 일부는, 제1 크기(예: 16바이트)의 데이터 마다 태그가 결합된 데이터 형식을 이용할 수 있다. 버스(320)의 다른 일부 및 RAM(320)에서는, 제1 크기 보다 큰 제2 크기(예: 제1 크기의 정수배로서, 32바이트, 64 바이트, 128 바이트 ...) 마다 하나의 태그(예: 4비트)가 저장될 수 있다. 이를 통해, CPU(310)의 시스템의 변경 없이, 태그를 저장하는 영역의 크기를 줄여 RAM(320)의 실질적인 저장 공간이 확대될 수 있다.
CPU(310)가 RAM(320)에 저장된 데이터를 로드(또는 리드(read))하는 경우, 태거(350)는 RAM(320)의 데이터 저장 영역(또는 제1 저장 영역)(321)에서 획득한 태그 분리 데이터(D1, D2)와, 이에 대응하는 태그(T1)를 태그 저장 영역(또는 제2 저장 영역)(322)에서 획득할 수 있다.
태거(350)는 태그 분리 데이터(D1, D2)와 태그(T1)을 결합하여, 태그 결합 데이터(410)를 생성할 수 있다. 태거(350)는 제1 데이터(D1)와 제2 데이터(D2)에 각각 동일한 태그(T1)을 결합할 수 있다. 태거(350)는 태그 결합 데이터(410)를 CPU(310)에 전달할 수 있다.
예를 들어, 태거(350)는 32바이트마다 존재하는 4비트의 태그의 저장 위치를 계산해서, 태그 저장 영역(또는 제2 저장 영역)(322)에서 태그(T1)을 획득할 수 있다. 태거(350)는 획득한 태그(T1)을 복사해 16바이트 단위의 태그 분리 데이터(D1, D2)에 각각 결합할 수 있다. 태거(350)는 태그가 결합된 태그 결합 데이터(410)를 CPU(310)에 전달할 수 있다.
CPU(310)가 RAM(320)에 데이터를 저장(또는 라이트(write))하는 경우, 태거(350)는 태그 결합 데이터(410)를 태그 분리 데이터(D1, D2) 및 태그(T1)로 분리할 수 있다. 태거(350)는 제1 데이터(D1)의 태그(T1)와 제2 데이터(D2)의 태그(T1)가 동일한 경우, 태그 분리 데이터(D1, D2)를 데이터 저장 영역(또는 제1 저장 영역)(321)에 저장하고, 하나의 태그(T1)를 태그 저장 영역(또는 제2 저장 영역)(322)에 저장할 수 있다. 제1 데이터(D1)와 제2 데이터(D2)에 대해 하나의 태그(T1)가 저장되어, 태그 저장 영역(또는 제2 저장 영역)(322)의 저장 크기가 줄어들 수 있다.
예를 들어, 태거(350)는 32바이트의 데이터가 CPU(310)로부터 전송되는 경우, 16바이트의 데이터 마다 존재하는 태그(T1)를 분리할 수 있다. 2개의 태그가 T1으로 일치하는 경우, 하나의 태그(T1)만을 32바이트 데이터에 연계하여 저장할 수 있다. 태거(350)는 2개의 태거가 불일치하는 경우, 관련된 인터럽트(interrupt)를 커널에 전달할 수 있다.
도 5는 일 실시예에 따른 태거의 리드(read) 동작을 나타내는 흐름도다.
도 3 및 도 5를 참조하면, 동작 510에서, 태거(350)는 CPU(310)로부터 RAM(320)에 저장된 데이터를 획득하기 위한 어드레스를 수신할 수 있다.
동작 520에서, 태거(350)는 수신한 어드레스에서 태그가 저장된 태그 저장 영역(322)의 위치를 계산할 수 있다. 데이터 저장 영역(321)의 기준 저장 크기는 CPU(310)에서 처리되는 데이터의 제1 크기 보다 큰 제2 크기일 수 있다. 예를 들어, CPU(310)에서 처리되는 데이터 크기가 16바이트인 경우, 기준 저장 크기는 32바이트, 64 바이트, 128 바이트와 같은 크기일 수 있다.
동작 530에서, 태거(350)는 데이터 저장 영역(321)에서 태그 분리 데이터를 획득하고, 태그 저장 영역(322)에서 태그를 획득할 수 있다. 예를 들어, 태거(350)는 CPU(310)로부터 수신한 어드레스에서 획득한 제1 태그와 태그 저장 영역(322)에서 획득한 제2 태그가 동일한 경우, 데이터 저장 영역(321)에서 태그 분리 데이터를 획득할 수 있다.
동작 540에서, 태거(350)는 데이터 저장 영역(321)에서 획득한 태그 분리 데이터를 CPU(310)에서 처리되는 크기로 분할할 수 있다. 예를 들어, 데이터 저장 영역(321)에서 획득한 태그 분리 데이터가 32 바이트인 경우, 태거(350)는 16 바이트의 제1 데이터 및 16 바이트의 제2 데이터를 획득할 수 있다.
동작 550에서, 태거(350)는 태그 저장 영역(322)에서 획득한 태그를 복사하여, CPU(310)에서 처리되는 크기의 데이터에 결합하여 태그 결합 데이터를 생성할 수 있다. 앞의 예에서, 태거(350)는 16 바이트의 제1 데이터 및 16 바이트의 제2 데이터에 동일한 태그를 각각 결합하여, 제1 태그 결합 데이터 및 제2 태그 결합 데이터를 생성할 수 있다.
동작 560에서, 태거(350)는 생성한 태그 결합 데이터를 CPU(310)에 전달할 수 있다. 앞의 예에서, 태거(350)는 제1 태그 결합 데이터 및 제2 태그 결합 데이터 중 적어도 하나를 CPU(310)에 전달할 수 있다.
도 6은 일 실시예에 따른 태거의 라이트(write) 동작을 나타내는 흐름도다.
도 3 및 도 6을 참조하면, 동작 610에서, 태거(350)는 CPU(310)로부터 어드레스와 RAM(320)에 저장될 태그 결합 데이터를 수신할 수 있다. 태그 결합 데이터는 CPU(310)에서 처리되는 크기(예: 16 바이트)의 데이터에 태그가 결합된 형태일 수 있다.
동작 620에서, 태거(350)는 CPU(310)에서 처리되는 크기(예: 16 바이트)의 태그 결합 데이터에서 각각 태그를 추출할 수 있다. 예를 들어, 제1 태그 결합 데이터(예: 16 바이트에 4비트 태그가 결합된 데이터)에서 제1 태그를 획득하고, 제2 태그 결합 데이터(예: 16 바이트에 4비트 태그가 결합된 데이터)에서 제2 태그를 획득할 수 있다.
동작 630에서, 태거(350)는 RAM(320)의 기준 저장 크기의 데이터 단위로 태그가 일치하는지를 확인할 수 있다. 기준 저장 크기는 CPU(310)에서 처리되는 데이터 크기 보다 정수배 클 수 있다. 예를 들어, CPU(310)에서 처리되는 데이터 크기가 16바이트이고, 기준 저장 크기가 32바이트인 경우, 제1 태그 결합 데이터에서 획득한 제1 태그와, 제2 태그 결합 데이터에서 획득한 제2 태그가 일치하는지를 확인할 수 있다.
동작 640에서, 기준 저장 크기 단위로 태그가 일치하지 않는 경우(동작 630의 NO), 태거(350)는 RAM(320)의 기준 저장 크기의 변경이 있었음을 알리는 인터럽트를 발생시킬 수 있다.
동작 650에서, 기준 저장 크기의 단위로 태그가 일치하는 경우(동작 630의 YES), 태거(350)는 어드레스에서 태그가 저장될 위치를 계산할 수 있다. 기준 저장 크기는 CPU(310)에서 처리되는 데이터 크기보다 정수배 클 수 있다. 예를 들어, CPU(310)에서 처리되는 데이터 크기가 16바이트인 경우, 기준 저장 크기는 32바이트일 수 있다.
동작 660에서, 태거(350)는 태그 분리 데이터를 RAM(320)의 데이터 저장 영역에 저장하고, 계산된 위치의 RAM(320)의 태그 저장 영역에 태그를 저장할 수 있다.
도 7은 일 실시예에 따른 태그의 생성, 저장 또는 로드에 관한 신호 흐름도이다.
도 7을 참조하면, 동작 710에서, CPU(310)는 RAM(320)의 분할 시 태그를 생성할 수 있다. CPU(310)는 분할된 저장 영역과 포인터에 동일한 태그를 설정할 수 있다. RAM(320)은 CPU(310)에서 처리되는 데이터의 제1 크기 보다 정수배 큰 제2 크기의 기준 저장 크기를 가질 수 있다. 예를 들어, CPU(310)가 16 바이트 단위의 데이터를 처리하는 경우, RAM(320)은 32 바이트, 64 바이트, 128 바이트와 같은 기준 저장 크기를 가질 수 있다.
동작 720에서, 태거(350)는 CPU(310)에서 생성된 태그를 저장할 어드레스를 계산하여 RAM(320)에 저장을 요청할 수 있다.
동작 730에서, RAM(320)은 계산된 어드레스에 태그를 실질적인 데이터와 별도로 저장할 수 있다. 태그는 실질적인 데이터 저장 영역과 논리적으로 구분된 별개의 영역에 저장될 수 있다.
동작 740에서, 태거(350)는 CPU(310)로부터 데이터의 요청이 발생하는 경우, 요청된 데이터에 대응하는 태그를 읽어 태그 결합 데이터를 생성할 수 있다. 태거(350)는 RAM(320)에 저장된 데이터를 CPU(310)에서 처리되는 데이터 단위로 분할하고, 분할된 데이터에 대해 동일한 태그를 결합할 수 있다.
동작 750에서, CPU(310)는 포인터의 태그와 태그 결합 데이터의 태그가 일치를 확인하여 정상적인 접근에 의한 데이터인지를 확인할 수 있다.
도 8은 일 실시예에 따른 태거의 구성을 나타낸다. 도 8은 예시적인 것으로 이에 한정되는 것은 아니다.
도 8을 참조하면, 태거(350)는 리퀘스트 버퍼(810), 데이터 버퍼(820) 및 태그 캐시(cache)(830)를 포함할 수 있다.
데이터의 기록과 관련된 경로(write path)에서, 리퀘스트 버퍼(810)는 CPU(310)에서 수신한 태그 결합 데이터(410)의 저장과 관련된 어드레스를 기반으로 태그가 저장될 태그 저장 영역의 어드레스를 계산할 수 있다. 리퀘스트 버퍼(810)는 태그가 저장될 어드레스를 태그 캐시(830)에 전달할 수 있다.
데이터 버퍼(820)는 CPU(310)에서 수신한 태그 결합 데이터(410)를 태그 분리 데이터(420) 및 태그(430)로 분리할 수 있다. 태그 분리 데이터(420)는 CPU(310)에서 처리되는 데이터의 크기보다 큰 RAM(320)의 기준 저장 크기에 대응하도록 결합될 수 있다.
데이터 버퍼(820)는 태그 분리 데이터(420)를 RAM(320)의 데이터 저장 영역에 저장하고, 분리한 태그(430)을 태그 캐시(830)에 전달할 수 있다.
태그 캐시(830)는 리퀘스트 버퍼(810)에서 계산된 어드레스에 태그(430)를 저장할 수 있다.
데이터의 로드와 관련된 경로(read path)에서, 리퀘스트 버퍼(810)는 CPU(310)에서 전송된 어드레스에서 태그가 저장된 태그 저장 영역의 어드레스를 계산할 수 있다. 리퀘스트 버퍼(810)는 태그가 저장된 어드레스를 태그 캐시(830)에 전달할 수 있다.
태그 캐시(830)는 리퀘스트 버퍼(810)는 계산된 어드레스에서 태그(430)를 읽어 데이터 버퍼(820)에 전달할 수 있다.
데이터 버퍼(820)는 데이터 저장 영역에서 획득한 태그 분리 데이터와 태그 캐시(830)에서 수신한 태그(430)를 결합할 수 있다. 데이터 버퍼(820)는 CPU(310)에서 처리되는 데이터 크기로 태그 분리 데이터(420)을 분할하고, 분할된 데이터에 대해 각각 동일한 태그(430)를 결합할 수 있다. 데이터 버퍼(820)는 태그 결합 데이터(410)를 CPU(310)에 전송할 수 있다.
일 실시예에 따르면, 태그 캐시(cache)(830)는 생략될 수 있다. 이 경우, 데이터 버퍼(820)는 리퀘스트 버퍼(810)에서 계산된 어드레스에 태그(430)를 저장하거나, 리퀘스트 버퍼(810)에서 계산된 어드레스에 서 저장된 태그(430)를 읽을 수 있다.
한편, 도 8에서는, CPU의 데이터에 대한 읽기 경로(read path) 및 쓰기 경로(write path)를 위해 각각의 버퍼들 및 캐시가 태거(350)에 포함되는 형태를 예시하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 상기 버퍼들 중 적어도 일부는 CPU의 데이터 읽기 동작 또는 데이터 쓰기 동작에 따라 실시간으로 할당되고 운용될 수 있다. 이에 대응하여, CPU의 데이터 읽기 동작만이 수행되는 기간에 상기 태거(350)는 읽기 경로를 위한 버퍼들 만을 포함하고, CPU의 데이터 쓰기 동작만이 수행되는 기간에 상기 태거(350)는 쓰기 경로를 위한 버퍼들 만을 포함할 수도 있다. 또는, 상기 태거(350)의 데이터들에 대한 태깅을 위하여 읽기 경로를 위한 버퍼들 및 쓰기 경로를 위한 버퍼들이 반영구적으로 할당되거나 독립적인 메모리 영역들로 마련될 수도 있다.
MTE를 적용하는 경우, 전자 장치는 메인 메모리의 일부분을 태그 데이터를 저장하기 위한 영역으로 확보(reserve)해야 할 수 있다. 예를 들어, 저장되는 데이터 16바이트당 태그가 4비트의 크기를 가지는 경우, 8GB 메모리에서 약 250MB 정도의 태그 저장 영역이 필요할 수 있다. 태그 저장 영역은 일반적인 데이터 저장이 불가한 영역으로 메모리의 저장 효율을 낮출 수 있다.
일 실시예에 따른 전자 장치는, RAM (random access memory), 상기 RAM에 대한 태깅을 수행하는 태거(tagger), 상기 태거를 통해 상기 RAM에 데이터를 송수신하는 CPU(central processing unit)를 포함할 수 있다. 상기 RAM은 상기 CPU에서 처리되는 제1 크기의 데이터 단위 보다 큰 제2 크기의 데이터 단위로 분할될 수 있다. 상기 태거는 상기 CPU로부터 상기 제1 크기를 가지는 제1 데이터 및 상기 제1 크기를 가지는 제2 데이터를 상기 RAM에 저장하도록 하는 제1 요청을 수신할 수 있다. 상기 태거는 상기 제1 데이터에 결합된 제1 태그와 상기 제2 데이터에 결합된 제2 태그가 동일한 경우, 상기 제1 태그 또는 상기 제2 태그 중 하나의 태그를 상기 제1 데이터 및 상기 제2 데이터와 연계하여 상기 RAM에 저장할 수 있다.
일 실시예에 따르면, 상기 제2 크기는 상기 제1 크기의 정수배일 수 있다. 상기 제1 크기는 16바이트이고, 상기 제2 크기는 32바이트, 64 바이트, 128 바이트 중 하나일 수 있다.
일 실시예에 따르면, 상기 CPU(120; 310)는 상기 전자 장치(101; 301)의 부팅시 상기 제2 크기를 결정하고, 상기 결정된 제2 크기의 데이터 단위로 상기 RAM(132; 320)을 분할할 수 있다.
일 실시예에 따르면, 상기 태거(350)는 상기 RAM(132; 320)와 상기 CPU(120; 310)를 연결하는 버스(320) 또는 상기 RAM(132; 320)을 관리하는 메모리 제어부(memory controller)에 포함될 수 있다.
일 실시예에 따르면, 상기 태거(350)는 MTE(memory tagging extension)에 따라 상기 RAM(132; 320)에 대한 태깅을 수행할 수 있다.
일 실시예에 따르면, 상기 태거(350)는 상기 CPU(120; 310)로부터 상기 제1 데이터 및 상기 제2 데이터의 저장과 관련된 어드레스를 처리하는 제1 버퍼, 상기 제1 태그 또는 상기 제2 태그에 대한 처리와 관련된 제2 버퍼, 상기 제1 태그 또는 상기 제2 태그 중 하나를 적어도 일시적으로 저장하는 캐시(cache)를 포함할 수 있다.
일 실시예에 따르면, 상기 RAM(132; 320)은 제1 저장 영역 및 제2 저장 영역을 포함하고, 상기 태거(350)는 상기 제1 데이터 및 상기 제2 데이터를 상기 제1 저장 영역에 저장하고, 상기 태그를 상기 제2 저장 영역에 저장할 수 있다.
일 실시예에 따르면, 상기 태거(350)는 상기 CPU(120; 310)로부터 상기 제1 데이터 및 상기 제2 데이터의 저장과 관련된 어드레스를 수신하고, 상기 어드레스에서 상기 태그의 저장과 관련된 상기 RAM(132; 320) 상의 저장 위치를 계산하고, 상기 계산된 위치에 상기 태그를 저장할 수 있다.
일 실시예에 따르면, 상기 태거(350)는 상기 RAM(132; 320)에 저장된 상기 제1 데이터 또는 상기 제2 데이터를 로드(load) 하도록 하는 제2 요청을 수신하고, 상기 저장된 태그를 복사하여 상기 제1 데이터 및 상기 제2 데이터 각각에 결합하고, 상기 태그가 결합된 상기 제1 데이터 및 상기 태그가 결합된 제2 데이터를 상기 CPU(120; 310)에 전달할 수 있다.
일 실시예에 따르면, 상기 RAM(132; 320)은 제1 저장 영역 및 제2 저장 영역을 포함하고, 상기 태거(350)는 상기 제1 저장 영역에 저장된 상기 제1 데이터 및 상기 제2 데이터를 로드하고, 상기 제2 저장 영역에 저장된 상기 태그를 로드할 수 있다.
일 실시예에 따르면, 상기 태거(350)는 상기 CPU(120; 310)로부터 상기 제1 데이터 또는 상기 제2 데이터의 로드와 관련된 어드레스를 수신하고, 상기 어드레스에서 상기 태그의 저장 위치를 계산하고, 상기 계산된 위치에서 상기 태그를 로드할 수 있다.
일 실시예에 따른 전자 장치는 RAM(random access memory), 상기 RAM에 대한 태깅을 수행하는 태거(tagger), 상기 태거를 통해 상기 RAM에 데이터를 송수신하는 CPU(central processing unit)를 포함할 수 있다. 상기 RAM은 상기 CPU에서 처리되는 제1 크기의 데이터 보다 큰 제2 크기의 데이터 단위로 분할될 수 있다. 상기 태거는 상기 RAM에 저장된 상기 제2 크기의 제1 데이터 중 적어도 일부에 대해 로드(load) 하도록 하는 요청을 수신할 수 있다. 상기 태거는 상기 RAM에서, 상기 제1 데이터 및 상기 제1 데이터에 대응하여 상기 RAM에 저장된 태그를 로드할 수 있다. 상기 태거는 상기 제1 크기의 제2 데이터 및 상기 제1 크기의 제3 데이터로 분할할 수 있다. 상기 태거는 상기 태그를 복사하여 상기 제2 데이터 및 상기 제3 데이터 각각에 결합할 수 있다. 상기 태거는 상기 태그가 결합된 상기 제2 데이터 및 상기 태그가 결합된 제3 데이터를 상기 CPU에 전달할 수 있다.
일 실시예에 따르면, 상기 제2 크기는 상기 제1 크기의 정수배일 수 있다.
일 실시예에 따르면, 상기 CPU(120; 310)는 상기 전자 장치(101; 301)의 부팅시 상기 제2 크기를 결정하고, 상기 결정된 제2 크기의 데이터 단위로 상기 RAM(132; 320)을 분할할 수 있다.
일 실시예에 따르면, 상기 태거(350)는 상기 RAM(132; 320)와 상기 CPU(120; 310)를 연결하는 버스(320) 또는 상기 RAM(132; 320)을 관리하는 메모리 제어부(memory controller)에 포함될 수 있다.
일 실시예에 따르면, 상기 RAM(132; 320)은 제1 저장 영역 및 제2 저장 영역을 포함하고, 상기 태거(350)는 상기 제1 저장 영역에 저장된 상기 제1 데이터 및 상기 제2 데이터를 로드하고, 상기 제2 저장 영역에 저장된 상기 태그를 로드할 수 있다.
일 실시예에 따르면, 상기 태거(350)는 상기 CPU(120; 310)로부터 상기 제1 데이터 또는 상기 제2 데이터의 로드와 관련된 어드레스를 수신하고, 상기 어드레스에서 상기 태그의 저장 위치를 계산하고, 상기 계산된 위치에서 상기 태그를 로드할 수 있다.
일 실시예에 따른 메모리 관리 방법은 전자 장치에서 수행될 수 있다. 상기 메모리 관리 방법은 상기 전자 장치의 RAM (random access memory)을 상기 전자 장치의 CPU에서 처리되는 제1 크기의 데이터 단위 보다 큰 제2 크기의 데이터 단위로 분할하는 동작, 상기 RAM에 대한 태깅을 수행하는 태거(tagger)에서, 상기 CPU로부터 상기 제1 크기를 가지는 제1 데이터 및 상기 제1 크기를 가지는 제2 데이터를 상기 RAM에 저장하도록 하는 제1 요청을 수신하는 동작, 및 상기 태거에서, 상기 제1 데이터에 결합된 제1 태그와 상기 제2 데이터에 결합된 제2 태그가 동일한 경우, 상기 제1 태그 또는 상기 제2 태그 중 하나의 태그를 상기 제1 데이터 및 상기 제2 데이터와 연계하여 상기 RAM에 저장하는 동작을 포함할 수 있다.
일 실시예에 따르면, 상기 방법은, 상기 태거(350)에서, 상기 RAM(132; 320)에 저장된 상기 제1 데이터 또는 상기 제2 데이터를 로드(load) 하도록 하는 제2 요청을 수신하는 동작, 상기 태거(350)에서, 상기 저장된 태그를 복사하여 상기 제1 데이터 및 상기 제2 데이터 각각에 결합하는 동작, 및 상기 태그가 결합된 상기 제1 데이터 및 상기 태그가 결합된 제2 데이터를 상기 CPU(120; 310)에 전달하는 동작을 더 포함할 수 있다.
본 문서에 개시되는 일 실시예들에 따른 전자 장치는 CPU에서 처리되는 데이터의 크기와 RAM의 분할된 영역의 크기를 서로 다르게 설정하여 태그를 저장할 수 있다. 이를 통해, CPU의 시스템의 변경 없이, 태그를 저장하는 영역의 크기를 줄여 RAM의 실질적인 저장 공간이 확대될 수 있다.본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서의 다양한 실시예들에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(10))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, ‘비일시적’은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어™)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.

Claims (20)

  1. 전자 장치(101; 301)에 있어서,
    RAM(132; 320) (random access memory);
    상기 RAM(132; 320)에 대한 태깅을 수행하는 태거(350)(tagger);
    상기 태거(350)를 통해 상기 RAM(132; 320)에 데이터를 송수신하는 CPU(120; 310)(central processing unit);를 포함하고,
    상기 RAM(132; 320)은
    상기 CPU(120; 310)에서 처리되는 제1 크기의 데이터 단위 보다 큰 제2 크기의 데이터 단위로 분할되고,
    상기 태거(350)는
    상기 CPU(120; 310)로부터 상기 제1 크기를 가지는 제1 데이터 및 상기 제1 크기를 가지는 제2 데이터를 상기 RAM(132; 320)에 저장하도록 하는 제1 요청을 수신하고,
    상기 제1 데이터에 결합된 제1 태그와 상기 제2 데이터에 결합된 제2 태그가 동일한 경우, 상기 제1 태그 또는 상기 제2 태그 중 하나의 태그를 상기 제1 데이터 및 상기 제2 데이터와 연계하여 상기 RAM(132; 320)에 저장하는, 전자 장치(101; 301).
  2. 제1항에 있어서, 상기 제2 크기는
    상기 제1 크기의 정수배인 전자 장치(101; 301).
  3. 상기 제1 항 내지 제2항 중 어느 한 항에 있어서,
    상기 제1 크기는 16바이트이고,
    상기 제2 크기는 32바이트, 64 바이트, 128 바이트 중 하나인 전자 장치(101; 301).
  4. 제1항 내지 제3 항 중 어느 한 항에 있어서, 상기 CPU(120; 310)는
    상기 전자 장치(101; 301)의 부팅시 상기 제2 크기를 결정하고,
    상기 결정된 제2 크기의 데이터 단위로 상기 RAM(132; 320)을 분할하는 전자 장치(101; 301).
  5. 제1항 내지 제4 항 중 어느 한 항에 있어서, 상기 태거(350)는
    상기 RAM(132; 320)와 상기 CPU(120; 310)를 연결하는 버스(320) 또는 상기 RAM(132; 320)을 관리하는 메모리 제어부(memory controller)에 포함되는 전자 장치(101; 301).
  6. 제1항 내지 제5 항 중 어느 한 항에 있어서, 상기 태거(350)는
    MTE(memory tagging extension)에 따라 상기 RAM(132; 320)에 대한 태깅을 수행하는 전자 장치(101; 301).
  7. 제1항 내지 제6 항 중 어느 한 항에 있어서, 상기 태거(350)는
    상기 CPU(120; 310)로부터 상기 제1 데이터 및 상기 제2 데이터의 저장과 관련된 어드레스를 처리하는 제1 버퍼;
    상기 제1 태그 또는 상기 제2 태그에 대한 처리와 관련된 제2 버퍼;
    상기 제1 태그 또는 상기 제2 태그 중 하나를 적어도 일시적으로 저장하는 캐시(cache)를 포함하는 전자 장치(101; 301).
  8. 제1항 내지 제7 항 중 어느 한 항에 있어서, 상기 RAM(132; 320)은
    제1 저장 영역 및 제2 저장 영역을 포함하고,
    상기 태거(350)는
    상기 제1 데이터 및 상기 제2 데이터를 상기 제1 저장 영역에 저장하고,
    상기 태그를 상기 제2 저장 영역에 저장하는 전자 장치(101; 301).
  9. 제1항 내지 제8 항 중 어느 한 항에 있어서, 상기 태거(350)는
    상기 CPU(120; 310)로부터 상기 제1 데이터 및 상기 제2 데이터의 저장과 관련된 어드레스를 수신하고,
    상기 어드레스에서 상기 태그의 저장과 관련된 상기 RAM(132; 320) 상의 저장 위치를 계산하고,
    상기 계산된 위치에 상기 태그를 저장하는 전자 장치(101; 301).
  10. 제1항에 있어서, 상기 태거(350)는
    상기 RAM(132; 320)에 저장된 상기 제1 데이터 또는 상기 제2 데이터를 로드(load) 하도록 하는 제2 요청을 수신하고,
    상기 저장된 태그를 복사하여 상기 제1 데이터 및 상기 제2 데이터 각각에 결합하고,
    상기 태그가 결합된 상기 제1 데이터 및 상기 태그가 결합된 제2 데이터를 상기 CPU(120; 310)에 전달하는 전자 장치(101; 301).
  11. 제10항에 있어서, 상기 RAM(132; 320)은
    제1 저장 영역 및 제2 저장 영역을 포함하고,
    상기 태거(350)는
    상기 제1 저장 영역에 저장된 상기 제1 데이터 및 상기 제2 데이터를 로드하고,
    상기 제2 저장 영역에 저장된 상기 태그를 로드하는 전자 장치(101; 301).
  12. 제10항 내지 제11항 중 어느 한 항에 있어서, 상기 태거(350)는
    상기 CPU(120; 310)로부터 상기 제1 데이터 또는 상기 제2 데이터의 로드와 관련된 어드레스를 수신하고,
    상기 어드레스에서 상기 태그의 저장 위치를 계산하고,
    상기 계산된 위치에서 상기 태그를 로드하는 전자 장치(101; 301).
  13. 전자 장치(101; 301)에 있어서,
    RAM(132; 320)(random access memory);
    상기 RAM(132; 320)에 대한 태깅을 수행하는 태거(350)(tagger);
    상기 태거(350)를 통해 상기 RAM(132; 320)에 데이터를 송수신하는 CPU(120; 310)(central processing unit);를 포함하고,
    상기 RAM(132; 320)은
    상기 CPU(120; 310)에서 처리되는 제1 크기의 데이터 보다 큰 제2 크기의 데이터 단위로 분할되고,
    상기 태거(350)는
    상기 RAM(132; 320)에 저장된 상기 제2 크기의 제1 데이터 중 적어도 일부에 대해 로드(load) 하도록 하는 요청을 수신하고,
    상기 RAM(132; 320)에서, 상기 제1 데이터 및 상기 제1 데이터에 대응하여 상기 RAM(132; 320)에 저장된 태그를 로드하고,
    상기 제1 크기의 제2 데이터 및 상기 제1 크기의 제3 데이터로 분할하고,
    상기 태그를 복사하여 상기 제2 데이터 및 상기 제3 데이터 각각에 결합하고,
    상기 태그가 결합된 상기 제2 데이터 및 상기 태그가 결합된 제3 데이터를 상기 CPU(120; 310)에 전달하는 전자 장치(101; 301).
  14. 제13항에 있어서, 상기 제2 크기는
    상기 제1 크기의 정수배인 전자 장치(101; 301).
  15. 제13항 내지 제14항 중 어느 한 항에 있어서, 상기 CPU(120; 310)는
    상기 전자 장치(101; 301)의 부팅시 상기 제2 크기를 결정하고,
    상기 결정된 제2 크기의 데이터 단위로 상기 RAM(132; 320)을 분할하는 전자 장치(101; 301).
  16. 제13항 내지 제15항 중 어느 한 항에 있어서, 상기 태거(350)는
    상기 RAM(132; 320)와 상기 CPU(120; 310)를 연결하는 버스(320) 또는 상기 RAM(132; 320)을 관리하는 메모리 제어부(memory controller)에 포함되는 전자 장치(101; 301).
  17. 제13항 내지 제16항 중 어느 한 항에 있어서, 상기 RAM(132; 320)은
    제1 저장 영역 및 제2 저장 영역을 포함하고,
    상기 태거(350)는
    상기 제1 저장 영역에 저장된 상기 제1 데이터 및 상기 제2 데이터를 로드하고,
    상기 제2 저장 영역에 저장된 상기 태그를 로드하는 전자 장치(101; 301).
  18. 제13항 내지 제17항 중 어느 한 항에 있어서, 상기 태거(350)는
    상기 CPU(120; 310)로부터 상기 제1 데이터 또는 상기 제2 데이터의 로드와 관련된 어드레스를 수신하고,
    상기 어드레스에서 상기 태그의 저장 위치를 계산하고,
    상기 계산된 위치에서 상기 태그를 로드하는 전자 장치(101; 301).
  19. 전자 장치(101; 301)에서 수행되는 메모리 관리 방법에 있어서,
    상기 전자 장치(101; 301)의 RAM(132; 320) (random access memory)을 상기 전자 장치(101; 301)의 CPU(120; 310)에서 처리되는 제1 크기의 데이터 단위 보다 큰 제2 크기의 데이터 단위로 분할하는 동작;
    상기 RAM(132; 320)에 대한 태깅을 수행하는 태거(350)(tagger)에서, 상기 CPU(120; 310)로부터 상기 제1 크기를 가지는 제1 데이터 및 상기 제1 크기를 가지는 제2 데이터를 상기 RAM(132; 320)에 저장하도록 하는 제1 요청을 수신하는 동작; 및
    상기 태거(350)에서, 상기 제1 데이터에 결합된 제1 태그와 상기 제2 데이터에 결합된 제2 태그가 동일한 경우, 상기 제1 태그 또는 상기 제2 태그 중 하나의 태그를 상기 제1 데이터 및 상기 제2 데이터와 연계하여 상기 RAM(132; 320)에 저장하는 동작;을 포함하는 방법.
  20. 제19항에 있어서,
    상기 태거(350)에서, 상기 RAM(132; 320)에 저장된 상기 제1 데이터 또는 상기 제2 데이터를 로드(load) 하도록 하는 제2 요청을 수신하는 동작;
    상기 태거(350)에서, 상기 저장된 태그를 복사하여 상기 제1 데이터 및 상기 제2 데이터 각각에 결합하는 동작; 및
    상기 태그가 결합된 상기 제1 데이터 및 상기 태그가 결합된 제2 데이터를 상기 CPU(120; 310)에 전달하는 동작;을 더 포함하는 방법.
KR1020220110028A 2022-08-18 2022-08-31 메모리를 관리하는 방법 및 이를 지원하는 전자 장치 KR20240025417A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20220103498 2022-08-18
KR1020220103498 2022-08-18

Publications (1)

Publication Number Publication Date
KR20240025417A true KR20240025417A (ko) 2024-02-27

Family

ID=90058855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220110028A KR20240025417A (ko) 2022-08-18 2022-08-31 메모리를 관리하는 방법 및 이를 지원하는 전자 장치

Country Status (1)

Country Link
KR (1) KR20240025417A (ko)

Similar Documents

Publication Publication Date Title
KR20220016544A (ko) 오디오 공유를 지원하는 전자 장치
US20230350730A1 (en) Electronic device and operation method of electronic device
KR20220101856A (ko) 사용자 인터페이스를 제공하는 방법 및 그 전자 장치
US20220326964A1 (en) Processor for initializing model file of application and electronic device including the same
KR20240025417A (ko) 메모리를 관리하는 방법 및 이를 지원하는 전자 장치
KR20220064655A (ko) 전자 장치 및 전자 장치의 어플리케이션 실행 방법
KR20220101847A (ko) 전자 장치 및 전자 장치의 스토리지 운영 방법
US20230266905A1 (en) Method of controlling memory and electronic device performing the method
US20230237025A1 (en) Electronic device for managing journal file and operation method thereof
US20230359473A1 (en) Electronic device preloading abnormal application in background, and operation method thereof
KR20240045929A (ko) 업데이트 방법 및 이를 위한 전자 장치
US20220300333A1 (en) Electronic device including multi processor and method for operating the same
US20230030132A1 (en) Application optimization method and apparatus supporting the same
US20240089584A1 (en) Electronic device and operation method of electronic device
KR20230023176A (ko) 웨어러블 디바이스와의 연동을 위한 전자 장치 및 그의 동작방법
KR20230130493A (ko) 시스템의 성능 병목 현상을 처리하는 전자 장치 및 그 동작 방법
US20230325214A1 (en) Method for preloading application and electronic device supporting same
US20230259487A1 (en) Method for recovering database file in electronic device
KR20220013630A (ko) 오디오의 채널의 수를 변환하는 전자 장치 및 전자 장치의 동작 방법
KR20240070361A (ko) 네트워크를 통해 연결된 장치 간의 파일 전송을 지원하는 전자 장치, 동작 방법, 및 저장 매체
KR20230135285A (ko) 파일 저장 방법 및 이를 수행하는 전자 장치
KR20220155679A (ko) 제어 방법 및 그 방법을 이용하는 장치
KR20230109022A (ko) 비휘발성 메모리에 기반하여 쓰기 원자성을 보장하는 전자 장치 및 그 동작 방법
KR20240076332A (ko) 하나 이상의 메신저 데이터 세트들에 대응하는 프로세스의 기능을 제어하기 위한 전자 장치 및 그 방법
KR20220153959A (ko) 전자 장치 및 전자 장치의 파일 관리 방법