KR20240024525A - Micro VCSEL with Improved Beam Quality and Micro VCSEL Array - Google Patents

Micro VCSEL with Improved Beam Quality and Micro VCSEL Array Download PDF

Info

Publication number
KR20240024525A
KR20240024525A KR1020220102612A KR20220102612A KR20240024525A KR 20240024525 A KR20240024525 A KR 20240024525A KR 1020220102612 A KR1020220102612 A KR 1020220102612A KR 20220102612 A KR20220102612 A KR 20220102612A KR 20240024525 A KR20240024525 A KR 20240024525A
Authority
KR
South Korea
Prior art keywords
reflector
micro
layer
vcsel chip
vcsel
Prior art date
Application number
KR1020220102612A
Other languages
Korean (ko)
Other versions
KR102664633B1 (en
Inventor
이건화
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Priority to KR1020220102612A priority Critical patent/KR102664633B1/en
Priority claimed from KR1020220102612A external-priority patent/KR102664633B1/en
Priority to US18/232,922 priority patent/US20240063608A1/en
Publication of KR20240024525A publication Critical patent/KR20240024525A/en
Application granted granted Critical
Publication of KR102664633B1 publication Critical patent/KR102664633B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18322—Position of the structure
    • H01S5/18327—Structure being part of a DBR
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers

Abstract

빔 품질을 향상시킨 마이크로 VCSEL 및 마이크로 VCSEL 어레이를을 개시한다.
본 실시예의 일 측면에 의하면, 마이크로 VCSEL 칩에 있어서, 복수의 DBR(Distributed Bragg Reflector) 페어를 포함하는 제1 반사부와 복수의 DBR 페어를 포함하는 제2 반사부와 상기 제1 반사부 및 상기 제2 반사부의 사이에 위치하여, 상기 제1 반사부 및 상기 제2 반사부 중 어느 하나에서 생성된 정공과 나머지 하나에서 생성된 전자가 재결합되는 다중양자우물층과 상기 다중양자우물층 및 상기 제1 반사부나 상기 제2 반사부 사이에 위치하여, 출력될 레이저의 특성 및 개구부의 직경을 결정하는 산화막층과 상기 제2 반사부의 일 DBR 페어 내 형성되는 컨택층과 상기 제1 반사부와 접촉하여, 상기 제1 반사부로 전원이 공급될 수 있도록 하는 제1 메탈층과 상기 컨택층과 접촉하여, 상기 제2 반사부로 전원이 공급될 수 있도록 하는 제2 메탈층 및 상기 제1 반사부, 상기 제2 반사부, 상기 다중양자우물층, 상기 산화막층 및 상기 컨택층을 외부로부터 보호하는 패시베이션층을 포함하며, 상기 컨택층은 마이크로 VCSEL 칩의 일측으로만 메사구조를 갖는 것을 특징으로 하는 마이크로 VCSEL 칩을 제공한다Micro VCSEL and micro VCSEL array with improved beam quality are disclosed.
According to one aspect of the present embodiment, in a micro VCSEL chip, a first reflector including a plurality of Distributed Bragg Reflector (DBR) pairs, a second reflector including a plurality of DBR pairs, the first reflector, and the A multi-quantum well layer located between the second reflectors, where holes generated in one of the first and second reflectors and electrons generated in the other are recombined, the multi-quantum well layer, and the first reflector. 1 An oxide layer located between a reflector or the second reflector, which determines the characteristics of the laser to be output and the diameter of the opening, and a contact layer formed in one DBR pair of the second reflector, and the first reflector are in contact with the first reflector. , a first metal layer that allows power to be supplied to the first reflector, a second metal layer that contacts the contact layer and allows power to be supplied to the second reflector, the first reflector, and the first reflector. 2 A micro VCSEL chip comprising a reflector, the multi-quantum well layer, the oxide layer, and a passivation layer that protects the contact layer from the outside, wherein the contact layer has a mesa structure only on one side of the micro VCSEL chip. provides

Description

빔 품질을 향상시킨 마이크로 VCSEL 및 마이크로 VCSEL 어레이{Micro VCSEL with Improved Beam Quality and Micro VCSEL Array}Micro VCSEL with Improved Beam Quality and Micro VCSEL Array}

본 발명은 발진될 빔 또는 레이저의 빔 품질을 향상시킨 마이크로 VCSEL 및 마이크로 VCSEL 어레이에 관한 것이다. The present invention relates to a micro VCSEL and a micro VCSEL array that improve the beam quality of the beam or laser to be oscillated.

이 부분에 기술된 내용은 단순히 본 발명의 일 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.The content described in this part simply provides background information on an embodiment of the present invention and does not constitute prior art.

일반적으로, 반도체 레이저 다이오드는 측면 발광 레이저 다이오드(EEL, Edge Emitting Laser Diode, 이하 'EEL'로 약칭함) 및 수직 공진형 표면 발광 레이저 다이오드(VCSEL: Vertical Cavity Surface Emitting Laser, 이하 'VCSEL'로 약칭함)를 포함한다. EEL은 소자의 적층면과 평행 방향을 이루는 공진구조를 갖기 때문에, 레이저 빔을 적층면과 평행한 방향으로 발진시키며, VCSEL은 소자의 적층면과 수직 방향인 공진구조를 가짐으로써, 레이저 빔을 소자의 적층면과 수직 방향으로 발진시킨다.Generally, semiconductor laser diodes include side emitting laser diodes (EEL, Edge Emitting Laser Diode, hereinafter abbreviated as 'EEL') and vertical cavity surface emitting laser diodes (VCSEL: Vertical Cavity Surface Emitting Laser, hereinafter abbreviated as 'VCSEL'). includes). Because the EEL has a resonance structure that is parallel to the stacking surface of the device, it oscillates the laser beam in a direction parallel to the stacking surface, and the VCSEL has a resonance structure that is perpendicular to the stacking surface of the device, so it oscillates the laser beam into the device. It oscillates in a direction perpendicular to the stacking surface.

VCSEL은 EEL에 비해 광 이득 길이(Gain Length)가 짧아, 저전력 구현이 가능하며, 고밀도 집적화가 가능하므로 대량 생산에 유리하다는 장점이 있다. 또한, VCSEL은 단일 종단 모드(Single Longitudinal Mode)로 레이저 빔을 발진시킬 수 있으며, 웨이퍼 상에서의 테스트가 가능하다. 더욱이, VCSEL은 고속 변조가 가능하고, 원형의 빔을 발진시킬 수 있기 때문에, 광섬유와의 커플링(Coupling)이 용이하고 2차원적인 면 어레이(Array)가 가능하다.VCSEL has a shorter optical gain length than EEL, enabling low-power implementation and high-density integration, making it advantageous for mass production. Additionally, VCSEL can oscillate a laser beam in single longitudinal mode and can be tested on a wafer. Moreover, since VCSEL is capable of high-speed modulation and can oscillate a circular beam, coupling with optical fiber is easy and a two-dimensional surface array is possible.

VCSEL은 주로, 광통신, 광 인터커넥션 및 광 픽업 등에서의 광학장치 내의 광원으로 사용되어 왔다. 그러나 최근들어, VCSEL은 라이다(LiDAR), 안면 인식, 모션 인식, AR(Augmented Reality) 또는 VR(Virtual Reality) 장치 등의 화상 형성장치 내의 광원으로까지 그 사용범위가 확대되고 있다. 이처럼 다양한 분야에서 VCSEL이 사용되며, 용처에 따라 적절히 VCSEL 칩이나 VCSEL 어레이의 제조가 수행되어야 할 필요가 발생한다. VCSEL has been mainly used as a light source in optical devices in optical communications, optical interconnection, and optical pickup. However, recently, the scope of use of VCSEL has been expanded to include light sources in image forming devices such as LiDAR, facial recognition, motion recognition, AR (Augmented Reality), or VR (Virtual Reality) devices. As such, VCSELs are used in various fields, and there is a need to manufacture VCSEL chips or VCSEL arrays appropriately depending on the application.

통상적으로 VCSEL 마이크로 어레이는 VCSEL 칩이 별도의 공정으로 제조되며, 제조된 VCSEL 칩이 기판으로 전사되며 제조된다. 다만, 전사과정에서 필연적으로 x, y, θ 방향으로 이동(Shift)이 발생하게 되는데, 종래의 VCSEL 어레이는 이러한 오차 발생에 의해 제작 및 공정 효율의 저하가 발생하게 된다. 특히, VCSEL 칩 및 어레이의 크기가 수십㎛ 단위로 작아질경우 이와 같은 이동에 더욱 민감하게 제작 및 공정효율의 저하가 발생하며, VCSEL 칩 및 어레이의 동작에도 지대한 악영향을 미친다. Typically, VCSEL microarrays are manufactured by manufacturing VCSEL chips in a separate process, and the manufactured VCSEL chips are transferred to a substrate. However, during the transfer process, shifts inevitably occur in the x, y, and θ directions, and in the conventional VCSEL array, these errors cause a decrease in manufacturing and process efficiency. In particular, when the size of the VCSEL chip and array decreases to tens of micrometers, it becomes more sensitive to such movement, resulting in a decrease in manufacturing and process efficiency, and has a significant negative impact on the operation of the VCSEL chip and array.

본 발명의 일 실시예는, 제조 효율을 향상시키고, 전사과정에서 발생하는 오차로 인한 효율 저하를 최소화하며, 발진될 광 또는 레이저의 빔 품질을 향상시킨 마이크로 VCSEL 및 마이크로 VCSEL 어레이를 제공하는 데 일 목적이 있다.One embodiment of the present invention provides a micro VCSEL and a micro VCSEL array that improves manufacturing efficiency, minimizes efficiency degradation due to errors occurring in the transfer process, and improves the beam quality of light or laser to be oscillated. There is a purpose.

본 실시예의 일 측면에 의하면, 마이크로 VCSEL칩에 있어서, 복수의 DBR(Distributed Bragg Reflector) 페어를 포함하는 제1 반사부와 복수의 DBR 페어를 포함하는 제2 반사부와 상기 제1 반사부 및 상기 제2 반사부의 사이에 위치하여, 상기 제1 반사부 및 상기 제2 반사부 중 어느 하나에서 생성된 정공과 나머지 하나에서 생성된 전자가 재결합되는 다중양자우물층과 상기 제2 반사부의 일 DBR 페어 내 형성되는 컨택층과 상기 제1 반사부와 접촉하여, 상기 제1 반사부로 전원이 공급될 수 있도록 하는 제1 메탈층과 상기 컨택층과 접촉하여, 상기 제2 반사부로 전원이 공급될 수 있도록 하는 제2 메탈층 및 상기 제1 반사부, 상기 제2 반사부, 상기 다중양자우물층, 상기 산화막층 및 상기 컨택층을 외부로부터 보호하는 패시베이션층을 포함하며, 상기 컨택층은 마이크로 VCSEL 칩의 일측으로만 메사구조를 갖는 것을 특징으로 하는 마이크로 VCSEL 칩을 제공한다.According to one aspect of the present embodiment, in a micro VCSEL chip, a first reflector including a plurality of Distributed Bragg Reflector (DBR) pairs, a second reflector including a plurality of DBR pairs, the first reflector, and the A multi-quantum well layer located between the second reflectors, where holes generated in one of the first and second reflectors and electrons generated in the other are recombined, and one DBR pair of the second reflector A first metal layer is in contact with the formed contact layer and the first reflector, so that power can be supplied to the first reflector, and is in contact with the contact layer, so that power can be supplied to the second reflector. a second metal layer and a passivation layer that protects the first reflector, the second reflector, the multi-quantum well layer, the oxide layer, and the contact layer from the outside, wherein the contact layer is of the micro VCSEL chip. Provides a micro VCSEL chip characterized by having a mesa structure on only one side.

본 실시예의 일 측면에 의하면, 상기 마이크로 VCSEL 칩은 기 설정된 형상의 단면으로 구현되는 것을 특징으로 한다. According to one aspect of this embodiment, the micro VCSEL chip is characterized by being implemented with a cross section of a preset shape.

본 실시예의 일 측면에 의하면, 상기 기 설정된 형상은 기 설정된 형상은 일정 각도 회전하더라도 동일한 형상이 되는 형상인 것을 특징으로 한다. According to one aspect of this embodiment, the preset shape is characterized as a shape that remains the same even if the preset shape is rotated at a certain angle.

본 실시예의 일 측면에 의하면, 상기 기 설정된 형상은 원형인 것을 특징으로 한다. According to one aspect of this embodiment, the preset shape is characterized as being circular.

본 실시예의 일 측면에 의하면, 상기 마이크로 VCSEL 칩은 원형이며 일 부분이 개방된 형상의 단면으로 구현되는 것을 특징으로 한다. According to one aspect of this embodiment, the micro VCSEL chip is characterized in that it is implemented with a circular cross-section and a portion of the micro VCSEL chip is open.

본 실시예의 일 측면에 의하면, 상기 제1 메탈층의 면적은 개구부의 면적보다 큰 것을 특징으로 한다. According to one aspect of this embodiment, the area of the first metal layer is larger than the area of the opening.

본 실시예의 일 측면에 의하면, 상기 제2 메탈층의 면적은 상기 제1 메탈층의 면적과 동일하거나 큰 것을 특징으로 한다. According to one aspect of this embodiment, the area of the second metal layer is the same as or larger than the area of the first metal layer.

본 실시예의 일 측면에 의하면, 상기 마이크로 VCSEL 칩은 상기 다중양자우물층 및 상기 제1 반사부나 상기 제2 반사부 사이에 위치하여, 출력될 레이저의 특성 및 개구부의 직경을 결정하는 산화막층을 더 포함하는 것을 특징으로 한다. According to one aspect of this embodiment, the micro VCSEL chip is located between the multi-quantum well layer and the first reflector or the second reflector, and further includes an oxide layer that determines the characteristics of the laser to be output and the diameter of the opening. It is characterized by including.

본 실시예의 일 측면에 의하면, 마이크로 VCSEL 칩에 있어서, 복수의 DBR(Distributed Bragg Reflector) 페어를 포함하는 제1 반사부와 복수의 DBR 페어를 포함하는 제2 반사부와 상기 제1 반사부 및 상기 제2 반사부의 사이에 위치하여, 상기 제1 반사부 및 상기 제2 반사부 중 어느 하나에서 생성된 정공과 나머지 하나에서 생성된 전자가 재결합되는 다중양자우물층과 상기 제2 반사부와 접촉하도록 형성되는 컨택층과 상기 제1 반사부와 접촉하여, 상기 제1 반사부로 전원이 공급될 수 있도록 하는 제1 메탈층과 상기 컨택층과 접촉하여, 상기 제2 반사부로 전원이 공급될 수 있도록 하는 제2 메탈층 및 상기 제1 반사부, 상기 제2 반사부, 상기 다중양자우물층, 상기 산화막층 및 상기 컨택층을 외부로부터 보호하는 패시베이션층을 포함하며, 상기 컨택층은 마이크로 VCSEL 칩의 일측으로만 메사구조를 갖는 것을 특징으로 하는 마이크로 VCSEL 칩을 제공한다.According to one aspect of the present embodiment, in a micro VCSEL chip, a first reflector including a plurality of Distributed Bragg Reflector (DBR) pairs, a second reflector including a plurality of DBR pairs, the first reflector, and the It is located between the second reflectors, so that holes generated in one of the first reflectors and the second reflectors and electrons generated in the other are in contact with the multi-quantum well layer and the second reflector. A first metal layer that is formed is in contact with the first reflector, so that power can be supplied to the first reflector, and is in contact with the contact layer, so that power can be supplied to the second reflector. It includes a second metal layer and a passivation layer that protects the first reflector, the second reflector, the multi-quantum well layer, the oxide layer, and the contact layer from the outside, and the contact layer is on one side of the micro VCSEL chip. Provides a micro VCSEL chip characterized by having a mesa structure.

본 실시예의 일 측면에 의하면, 상기 제1 메탈층의 면적은 개구부의 면적보다 큰 것을 특징으로 한다. According to one aspect of this embodiment, the area of the first metal layer is larger than the area of the opening.

본 실시예의 일 측면에 의하면, 상기 제2 메탈층의 면적은 상기 제1 메탈층의 면적과 동일하거나 큰 것을 특징으로 한다. According to one aspect of this embodiment, the area of the second metal layer is the same as or larger than the area of the first metal layer.

본 실시예의 일 측면에 의하면, 마이크로 VCSEL 칩에 있어서, 복수의 DBR(Distributed Bragg Reflector) 페어를 포함하는 제1 반사부와 복수의 DBR 페어를 포함하는 제2 반사부와 상기 제1 반사부 및 상기 제2 반사부의 사이에 위치하여, 상기 제1 반사부 및 상기 제2 반사부 중 어느 하나에서 생성된 정공과 나머지 하나에서 생성된 전자가 재결합되는, 복수의 다중양자우물층과 각 다중양자우물층 사이에 형성되는 하나 이상의 터널정션과 상기 제2 반사부의 일 DBR 페어 내 형성되는 컨택층과 상기 제1 반사부와 접촉하여, 상기 제1 반사부로 전원이 공급될 수 있도록 하는 제1 메탈층과 상기 컨택층과 접촉하여, 상기 제2 반사부로 전원이 공급될 수 있도록 하는 제2 메탈층 및 상기 제1 반사부, 상기 제2 반사부, 상기 다중양자우물층, 상기 산화막층 및 상기 컨택층을 외부로부터 보호하는 패시베이션층을 포함하며, 상기 컨택층은 마이크로 VCSEL 칩의 일측으로만 메사구조를 갖는 것을 특징으로 하는 마이크로 VCSEL 칩을 제공한다.According to one aspect of the present embodiment, in a micro VCSEL chip, a first reflector including a plurality of Distributed Bragg Reflector (DBR) pairs, a second reflector including a plurality of DBR pairs, the first reflector, and the A plurality of multi-quantum well layers and each multi-quantum well layer located between the second reflectors, where holes generated in one of the first and second reflectors recombine with electrons generated in the other one. At least one tunnel junction formed between and a contact layer formed within one DBR pair of the second reflector, a first metal layer in contact with the first reflector so that power can be supplied to the first reflector, and A second metal layer that contacts the contact layer so that power can be supplied to the second reflector, and the first reflector, the second reflector, the multi-quantum well layer, the oxide layer, and the contact layer are externally exposed. It provides a micro VCSEL chip that includes a passivation layer that protects from , wherein the contact layer has a mesa structure on only one side of the micro VCSEL chip.

본 실시예의 일 측면에 의하면, 상기 터널정션은 인접한 양 다중양자우물층을 직렬로 연결하는 것을 특징으로 한다. According to one aspect of this embodiment, the tunnel junction connects both adjacent multiquantum well layers in series.

본 실시예의 일 측면에 의하면, 마이크로 VCSEL 칩에 있어서 복수의 DBR(Distributed Bragg Reflector) 페어를 포함하는 제1 반사부와 복수의 DBR 페어를 포함하는 제2 반사부와 상기 제1 반사부 및 상기 제2 반사부의 사이에 위치하여, 상기 제1 반사부 및 상기 제2 반사부 중 어느 하나에서 생성된 정공과 나머지 하나에서 생성된 전자가 재결합되는, 복수의 다중양자우물층과 각 다중양자우물층 사이에 형성되는 하나 이상의 터널정션과 상기 제2 반사부와 접촉하도록 형성되는 컨택층과 상기 제1 반사부와 접촉하여, 상기 제1 반사부로 전원이 공급될 수 있도록 하는 제1 메탈층과 상기 컨택층과 접촉하여, 상기 제2 반사부로 전원이 공급될 수 있도록 하는 제2 메탈층 및 상기 제1 반사부, 상기 제2 반사부, 상기 다중양자우물층, 상기 산화막층 및 상기 컨택층을 외부로부터 보호하는 패시베이션층을 포함하며, 상기 컨택층은 마이크로 VCSEL 칩의 일측으로만 메사구조를 갖는 것을 특징으로 하는 마이크로 VCSEL 칩을 제공한다.According to one aspect of the present embodiment, in a micro VCSEL chip, a first reflector including a plurality of Distributed Bragg Reflector (DBR) pairs, a second reflector including a plurality of DBR pairs, the first reflector, and the first reflector Located between two reflection units, between a plurality of multi-quantum well layers and each multi-quantum well layer, where holes generated in one of the first and second reflectors are recombined with electrons generated in the other one. A contact layer formed to contact one or more tunnel junctions formed in the second reflector and the first metal layer to contact the first reflector so that power can be supplied to the first reflector, and the contact layer A second metal layer that contacts the second reflector to supply power to the second reflector and protects the first reflector, the second reflector, the multi-quantum well layer, the oxide layer, and the contact layer from the outside. and a passivation layer, wherein the contact layer has a mesa structure on only one side of the micro VCSEL chip.

본 실시예의 일 측면에 의하면, 상기 터널정션은 인접한 양 다중양자우물층을 직렬로 연결하는 것을 특징으로 한다. According to one aspect of this embodiment, the tunnel junction connects both adjacent multiquantum well layers in series.

본 실시예의 일 측면에 의하면, 기판과 기판 상에 형성되는 제1 및 제2 전원라인과 기판 상에 코팅되는 아이솔레이터와 상기 아이솔레이터 상에 배치되어 고정되는 상기 마이크로 VCSEL 칩 및 각 전원라인과 상기 마이크로 VCSEL 칩 내 제1 메탈층 및 제2 메탈층을 전지적으로 연결하는 제1 인터커넥터 및 제2 인터커넥터를 포함하는 마이크로 VCSEL 어레이를 제공한다.According to one aspect of this embodiment, a substrate, first and second power lines formed on the substrate, an isolator coated on the substrate, the micro VCSEL chip disposed and fixed on the isolator, each power line, and the micro VCSEL A micro VCSEL array including a first interconnector and a second interconnector that electrically connects a first metal layer and a second metal layer in a chip is provided.

이상에서 설명한 바와 같이, 본 발명의 일 측면에 따르면, 제조 효율을 향상시키고, 전사과정에서 발생하는 오차로 인한 효율 저하를 최소화하며, 발진될 광 또는 레이저의 빔 품질을 향상시킨 장점이 있다.As described above, according to one aspect of the present invention, there are advantages of improving manufacturing efficiency, minimizing efficiency degradation due to errors occurring in the transfer process, and improving beam quality of light or laser to be oscillated.

도 1은 본 발명의 일 실시예에 따른 마이크로 VCSEL 어레이의 단면도이다.
도 2는 본 발명의 제1 실시예에 따른 마이크로 VCSEL의 일 방향으로의 단면도이다.
도 3은 본 발명의 제1 실시예에 따른 마이크로 VCSEL의 에피텍시 구조를 도시한 도면이다.
도 4는 본 발명의 제2 실시예에 따른 마이크로 VCSEL의 일 방향으로의 단면도이다.
도 5는 본 발명의 제3 실시예에 따른 마이크로 VCSEL의 일 방향으로의 단면도이다.
도 6은 본 발명의 제4 실시예에 따른 마이크로 VCSEL의 일 방향으로의 단면도이다.
도 7은 본 발명의 제4 실시예에 따른 마이크로 VCSEL의 에피텍시 구조를 도시한 도면이다.
도 8은 본 발명의 일 실시예에 따른 마이크로 VCSEL 어레이 내 마이크로 VCSEL의 개략적인 평면도이다.
도 9는 본 발명의 일 실시예에 따른 스위치 및 복수의 마이크로 VCSEL 간 회로도이다.
도 10은 본 발명의 다른 일 실시예에 따른 스위치 및 복수의 마이크로 VCSEL 간 회로도이다.1 is a cross-sectional view of a micro VCSEL array according to an embodiment of the present invention.
Figure 2 is a cross-sectional view in one direction of a micro VCSEL according to the first embodiment of the present invention.
Figure 3 is a diagram showing the epitaxial structure of a micro VCSEL according to the first embodiment of the present invention.
Figure 4 is a cross-sectional view in one direction of a micro VCSEL according to a second embodiment of the present invention.
Figure 5 is a cross-sectional view in one direction of a micro VCSEL according to a third embodiment of the present invention.
Figure 6 is a cross-sectional view in one direction of a micro VCSEL according to a fourth embodiment of the present invention.
Figure 7 is a diagram showing the epitaxial structure of a micro VCSEL according to a fourth embodiment of the present invention.
Figure 8 is a schematic plan view of a micro VCSEL in a micro VCSEL array according to an embodiment of the present invention.
Figure 9 is a circuit diagram between a switch and a plurality of micro VCSELs according to an embodiment of the present invention.
Figure 10 is a circuit diagram between a switch and a plurality of micro VCSELs according to another embodiment of the present invention.

아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Below, with reference to the attached drawings, embodiments of the present invention will be described in detail so that those skilled in the art can easily implement the present invention. However, the present invention may be implemented in many different forms and is not limited to the embodiments described herein. In order to clearly explain the present invention in the drawings, parts that are not related to the description are omitted, and similar parts are given similar reference numerals throughout the specification.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미하며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Throughout the specification, when a part is said to be "connected" to another part, this includes not only the case where it is "directly connected," but also the case where it is "electrically connected" with another element in between. . In addition, when a part is said to "include" a certain component, this does not mean excluding other components unless specifically stated to the contrary, but may further include other components, and one or more other features. It should be understood that it does not exclude in advance the presence or addition of numbers, steps, operations, components, parts, or combinations thereof.

이하의 실시예는 본 발명의 이해를 돕기 위한 상세한 설명이며, 본 발명의 권리 범위를 제한하는 것이 아니다. 따라서 본 발명과 동일한 기능을 수행하는 동일 범위의 발명 역시 본 발명의 권리 범위에 속할 것이다.The following examples are detailed descriptions to aid understanding of the present invention and do not limit the scope of the present invention. Accordingly, inventions of the same scope and performing the same function as the present invention will also fall within the scope of rights of the present invention.

또한, 본 발명의 각 실시예에 포함된 각 구성, 과정, 공정 또는 방법 등은 기술적으로 상호간 모순되지 않는 범위 내에서 공유될 수 있다.Additionally, each configuration, process, process, or method included in each embodiment of the present invention may be shared within the scope of not being technically contradictory to each other.

도 1은 본 발명의 일 실시예에 따른 마이크로 VCSEL 어레이의 단면도이다.1 is a cross-sectional view of a micro VCSEL array according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 마이크로 VCSEL 어레이(100)는 기판(110), 아이솔레이터(120), 제1 전원라인(130), 제2 전원라인(135), 제1 인터커넥터(140), 제2 인터커넥터(145) 및 마이크로 VCSEL 칩(150)을 포함한다.Referring to FIG. 1, the micro VCSEL array 100 according to an embodiment of the present invention includes a substrate 110, an isolator 120, a first power line 130, a second power line 135, and a first interconnector. It includes a connector 140, a second interconnector 145, and a micro VCSEL chip 150.

마이크로 VCSEL 어레이(Micro Vertical Cavity Surface Emitting Laser Array, 100)는 복수의 마이크로 VCSEL 칩(150)이 어레이 형태로 배치되어, 일정한 세기 이상의 광 (또는 레이저)을 수직으로 출력하는 광 소자를 의미한다. 마이크로 VCSEL 어레이(100)는 일정 세기 이상의 광을 출력하기 위해, 복수, 통상적으로 수십 내지 수백개의 마이크로 VCSEL 칩(150)을 포함한다. 마이크로 VCSEL 칩 내에는 하나의 (광) 출력부가 포함될 수도 있고, 복수 개의 출력부가 포함될 수도 있다. 도 1에는 마이크로 VCSEL 칩 내 하나의 출력부가 포함된 것으로 예시되어 있으나, 반드시 이에 한정되는 것은 아니다.Micro VCSEL array (Micro Vertical Cavity Surface Emitting Laser Array, 100) refers to an optical device in which a plurality of micro VCSEL chips 150 are arranged in an array to vertically output light (or laser) of a certain intensity or more. The micro VCSEL array 100 includes a plurality of micro VCSEL chips 150, typically dozens to hundreds, in order to output light of a certain intensity or higher. A micro VCSEL chip may include one (optical) output unit or may include a plurality of output units. In Figure 1, it is illustrated that one output unit is included in the micro VCSEL chip, but it is not necessarily limited to this.

기판(110)은 마이크로 VCSEL 어레이(100) 내 각 구성들을 지지한다. 기판(110)은 플렉서블한 특성을 가질 수도 있고, 그렇지 않은 특성(Rigid)을 가질 수도 있다.The substrate 110 supports each component within the micro VCSEL array 100. The substrate 110 may have flexible characteristics or may have rigid characteristics.

아이솔레이터(120)는 기판(110) 상에 코팅되어, 기판(110) 상에 안착된 전원라인(130, 135)이 외부 환경으로 노출되는 것을 방지하며, 기판(110)으로 마이크로 VCSEL 칩(150)이 안착될 수 있도록 한다. The isolator 120 is coated on the substrate 110 to prevent the power lines 130 and 135 mounted on the substrate 110 from being exposed to the external environment, and the micro VCSEL chip 150 is formed with the substrate 110. Allow this to settle down.

아이솔레이터(120)는 기판(110) 상에 코팅되어, 자신이 코팅될 면의 기판(110)과 해당 면으로 기판 상에 배치된 구성이 외부 환경에 노출되는 것을 방지한다. 또한, 그와 함께 자신의 상단에 안착될 마이크로 VCSEL 칩(150)과 기판(110)을 분리한다.The isolator 120 is coated on the substrate 110 to prevent the substrate 110 on the side to be coated and the components disposed on the substrate on that side from being exposed to the external environment. Additionally, the micro VCSEL chip 150 and the substrate 110, which will be placed on top of the chip, are separated.

한편, 아이솔레이터(120)는 전술한 동작을 하는 동시에 접착력을 갖는 성분으로 구현되어, 자신의 상단에 안착될 마이크로 VCSEL 칩(150)을 고정시킨다. 아이솔레이터(120)는 폴리머 등으로 구현되어, 기판(110) 및 기판 상에 배치될 구성을 외부환경과 분리하거나, 마이크로 VCSEL 칩(150)과 기판(110)을 분리하는 동시에, 접착력을 가지며 기판(110)의 상부(직접 접촉하지 않음)에 인접하여 마이크로 VCSEL 칩(150)이 접착되어 고정될 수 있도록 한다.Meanwhile, the isolator 120 performs the above-described operation and is implemented with a component having adhesive force, thereby fixing the micro VCSEL chip 150 to be placed on the top of the isolator 120. The isolator 120 is implemented with a polymer, etc., and separates the substrate 110 and the components to be placed on the substrate from the external environment, or separates the micro VCSEL chip 150 and the substrate 110, and has adhesive force and attaches to the substrate ( The micro VCSEL chip 150 is adhered and fixed adjacent to the top (not in direct contact) of 110).

제1 전원라인(130)은 기판(110) 상에 형성되어, 전원을 마이크로 VCSEL 칩(150)으로 공급한다. 제1 전원라인(130)은 외부 전원(상용전원, 배터리 등)으로부터 지속적으로 또는 필요에 따라 전원을 공급받는다. 제1 전원라인(130) 일부가 외부로 드러나며 제1 전원라인(130)과 제1 인터커넥터(140)가 전기적으로 연결될 수 있도록, 코팅된 아이솔레이터(120)는 제1 전원라인(130)의 상부(기판을 향하는 방향의 반대방향)로 일부가 식각된다. 제1 전원라인(130)은 제1 인터커넥터(140)에 의해 마이크로 VCSEL 칩(150)과 전기적으로 연결되어 전원을 마이크로 VCSEL 칩(150)으로 공급한다. The first power line 130 is formed on the substrate 110 and supplies power to the micro VCSEL chip 150. The first power line 130 receives power from an external power source (commercial power source, battery, etc.) continuously or as needed. A portion of the first power line 130 is exposed to the outside and the coated isolator 120 is installed on the upper part of the first power line 130 so that the first power line 130 and the first interconnector 140 can be electrically connected. A portion is etched in the direction opposite to the direction toward the substrate. The first power line 130 is electrically connected to the micro VCSEL chip 150 by the first interconnector 140 and supplies power to the micro VCSEL chip 150.

제2 전원라인(135)도 제1 전원라인(130)과 기 설정된 간격만큼 떨어진 위치에서, 제1 전원라인(130)과 동일하게 형성된다. 제2 전원라인(135)은 제2 인터커넥터(145)에 의해 마이크로 VCSEL 칩(150)의 다른 메탈층과 전기적으로 연결되어야 하기에, 적어도 마이크로 VCSEL 칩(150)의 폭 내외만큼의 간격은 떨어진 위치에 형성된다. The second power line 135 is also formed in the same manner as the first power line 130 at a position separated from the first power line 130 by a preset distance. Since the second power line 135 must be electrically connected to the other metal layer of the micro VCSEL chip 150 by the second interconnector 145, the gap is at least about the width of the micro VCSEL chip 150. formed in location.

각 인터커넥터(Inter Connector, 140, 145)는 각각 각 전원라인(130, 135) 및 마이크로 VCSEL 칩(150) 내 각 메탈층을 전기적으로 연결한다. 인터커넥터(140, 145)는 일 끝단으로 아이솔레이터(120)의 식각된 부위를 거쳐 각 전원라인(130, 135)과 연결되며, 다른 일 끝단으로 마이크로 VCSEL 칩(150)의 각 메탈층(도 2를 참조하여 후술)과 연결된다. 이에 따라, 마이크로 VCSEL 칩(150) 내 각 메탈층은 외부로부터 전원을 인가받을 수 있다. Each interconnector (Inter Connector, 140, 145) electrically connects each power line (130, 135) and each metal layer within the micro VCSEL chip (150). The interconnectors 140 and 145 are connected to each power line 130 and 135 through the etched portion of the isolator 120 at one end, and to each metal layer of the micro VCSEL chip 150 (FIG. 2) at one end. (described later). Accordingly, each metal layer within the micro VCSEL chip 150 can receive power from the outside.

마이크로 VCSEL 칩(150)은 전원을 공급받아, 광 또는 레이저를 발진한다. 마이크로 VCSEL 칩(150)은 아이솔레이터(120)에 안착되어, 기판(110)이 위치한 반대방향으로 광 또는 레이저를 발진한다. 마이크로 VCSEL 칩(150) 내에는 하나의 (광) 출력부(Emitter)가 포함될 수도 있고, 복수 개의 출력부가 포함될 수도 있다. 또한, 마이크로 VCSEL 칩(150) 내 복수 개의 출력부가 포함될 경우, 모두 동일한 파장대역의 광을 출력할 수도 있고 일부 또는 전부가 서로 상이한 파장대역의 광을 출력할 수도 있다. 마이크로 VCSEL 칩(150)의 구체적인 구조는 도 2 내지 8을 참조하여 후술한다.The micro VCSEL chip 150 receives power and oscillates light or laser. The micro VCSEL chip 150 is seated on the isolator 120 and oscillates light or laser in the opposite direction where the substrate 110 is located. The micro VCSEL chip 150 may include one (optical) output unit (emitter) or may include a plurality of output units. Additionally, when a plurality of output units are included in the micro VCSEL chip 150, all of them may output light in the same wavelength band, or some or all of them may output light in different wavelength bands. The specific structure of the micro VCSEL chip 150 will be described later with reference to FIGS. 2 to 8.

도 2는 본 발명의 제1 실시예에 따른 마이크로 VCSEL의 일 방향으로의 단면도이고, 도 3은 본 발명의 제1 실시예에 따른 마이크로 VCSEL의 에피텍시 구조를 도시한 도면이다.FIG. 2 is a cross-sectional view in one direction of the micro VCSEL according to the first embodiment of the present invention, and FIG. 3 is a diagram showing the epitaxial structure of the micro VCSEL according to the first embodiment of the present invention.

도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 마이크로 VCSEL 칩(150)은 제1 반사부(210), 다중양자우물층(220), 산화막층(230), 제2 반사부(240), 제1 컨택층(250), 식각 방지층(255), 제1 메탈층(260), 제2 메탈층(270) 및 패시베이션 층(280)을 포함한다.2 and 3, the micro VCSEL chip 150 according to an embodiment of the present invention includes a first reflector 210, a multi-quantum well layer 220, an oxide layer 230, and a second reflector. (240), a first contact layer 250, an etch prevention layer 255, a first metal layer 260, a second metal layer 270, and a passivation layer 280.

제1 반사부(210)는 p형 도펀트가 도핑된 반도체 물질로 구성될 수 있으며, Al을 포함하는 반도체 물질인 AlGaAs로 구성될 수 있다. 제1 반사부(210)는 복수의 DBR(Distributed Bragg Reflector, 또는 '분산 브래그 리플렉터') 페어로 구성된다. DBR 페어는 85 내지 100%의 높은 알루미늄(Al) 비율을 포함하는 고 알루미늄 구성층(High Al Composition Layer)과 0 내지 20%의 낮은 알루미늄 비율을 포함하는 저 알루미늄 구성층(Low Al Composition Layer)을 하나의 페어로 하여 복수 개 구현된다. 제1 반사부(210)는 제2 반사부(240) 보다 더 적은 DBR 페어수를 포함하여, 상대적으로 더 낮은 반사도(Reflectivity)를 갖는다. 이에, 캐비티(230) 층에서 발진되는 광 또는 레이저는 상대적으로 페어 수가 적어 낮은 반사도를 갖는 제1 반사부(210) 방향으로 발진된다.The first reflector 210 may be made of a semiconductor material doped with a p-type dopant, and may be made of AlGaAs, a semiconductor material containing Al. The first reflector 210 is composed of a plurality of Distributed Bragg Reflector (DBR) pairs. The DBR pair has a High Al Composition Layer containing a high aluminum (Al) percentage of 85 to 100% and a Low Al Composition Layer containing a low aluminum percentage of 0 to 20%. Multiple pairs are implemented as one pair. The first reflector 210 includes fewer DBR pairs than the second reflector 240 and has relatively lower reflectivity. Accordingly, the light or laser oscillated from the cavity 230 layer is oscillated in the direction of the first reflector 210, which has a relatively small number of pairs and has low reflectivity.

제1 반사부(210)의 고 알루미늄 구성층에 포함되는 알루미늄의 비율은 제2 반사부(240)의 그것보다 상대적으로 낮게 형성된다. 이에, 본 발명의 일 실시예에 따른 마이크로 VCSEL 칩(150) 내 각 반사부는 반사도는 동일하게 유지할 수 있으면서도, 종래에 비해 마이크로 VCSEL 칩(150) 전체 두께가 줄어들 수 있다.The proportion of aluminum included in the high aluminum layer of the first reflector 210 is relatively lower than that of the second reflector 240. Accordingly, the reflectance of each reflector in the micro VCSEL chip 150 according to an embodiment of the present invention can be maintained the same, and the overall thickness of the micro VCSEL chip 150 can be reduced compared to the prior art.

다중양자우물층(Multiple Quantum Well, MQW, 220)은 제1 반사부(210)에서 생성된 정공과 제2 반사부(240)에서 생성된 전자가 만나 재결합하는 층으로서, 전자와 정공의 재결합에 의해 빛이 생성된다. 다중양자우물층(220)은 에너지 밴드가 서로 다른 우물층(미도시)과 장벽층(미도시)이 교대로 한번 또는 그 이상 적층되는 구조를 갖는다. 다중양자우물층(220)의 우물층(미도시)/장벽층(미도시)은 InGaAs/AlGaAs, InGaAs/GaAs 또는 GaAs/AlGaAs 등으로 구성될 수 있다.The multiple quantum well layer (MQW, 220) is a layer where holes generated in the first reflector 210 and electrons generated in the second reflector 240 meet and recombine. Light is generated by The multiple quantum well layer 220 has a structure in which well layers (not shown) and barrier layers (not shown) with different energy bands are alternately stacked once or more. The well layer (not shown)/barrier layer (not shown) of the multiple quantum well layer 220 may be composed of InGaAs/AlGaAs, InGaAs/GaAs, or GaAs/AlGaAs.

산화막층(230)은 산화(Oxidation)공정을 거치며 일정 길이의 산화된 부분이 형성되며, 산화된 부분의 길이에 따라 출력되는 레이저의 특성 및 개구부의 직경을 결정한다. 산화막층(230)은 제1 반사부(210) 및 제2 반사부(240)보다 높은 농도의 알루미늄(Al)으로 구성된다. 알루미늄 농도가 높을수록, 산화되는 속도가 증가한다. 산화막층(230)이 양 반사부(210, 240)보다 상대적으로 높은 알루미늄 농도로 구현됨에 따라, 추후 산화를 진행함에 있어 선택적으로 산화를 진행할 수 있게 된다. 예를 들어, 산화막층(230)은 Al 비율이 98% 이상의 AlGaAs로 구현되며, 각 반사부(210, 240)는 Al 비율이 0%~100% 사이의 AlGaAs로 구현될 수 있다. 도 2에는 산화막층(230)이 제1 반사부(210)에 인접한 위치에 형성되어 있는 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니고, 제2 반사부(240)에 인접한 위치 또는 제1 반사부(210) 및 제2 반사부(240)에 인접한 양 위치 모두에 형성될 수도 있다.The oxide layer 230 goes through an oxidation process to form an oxidized portion of a certain length, and the length of the oxidized portion determines the characteristics of the output laser and the diameter of the opening. The oxide layer 230 is composed of aluminum (Al) with a higher concentration than the first and second reflectors 210 and 240 . The higher the aluminum concentration, the faster it oxidizes. As the oxide layer 230 is implemented with a relatively higher aluminum concentration than both reflectors 210 and 240, oxidation can be selectively performed later. For example, the oxide layer 230 may be implemented with AlGaAs with an Al ratio of 98% or more, and each reflector 210, 240 may be implemented with AlGaAs with an Al ratio between 0% and 100%. In FIG. 2, the oxide layer 230 is shown as being formed at a location adjacent to the first reflector 210, but the oxide layer 230 is not necessarily limited thereto, and is formed at a location adjacent to the second reflector 240 or the first reflector 240. It may be formed at both positions adjacent to 210 and the second reflector 240.

제2 반사부(240)는 n형 도펀트가 도핑된 n형 반도체층으로 구현될 수 있으며, Al을 포함하는 반도체 물질인 AlGaAs로 구성될 수 있다. 제2 반사부(240)도 마찬가지로 복수의 DBR 페어로 구성된다. 다만, 전술한 대로, 제1 반사부(210)보다 상대적으로 많은 개수의 DBR 페어를 포함하기에 상대적으로 높은 반사도를 갖는다. 이에, 캐비티(230) 층에서 발진되는 광 또는 레이저는 상대적으로 페어 수가 적어 낮은 반사도를 갖는 제1 반사부(210) 방향으로 발진된다.The second reflector 240 may be implemented as an n-type semiconductor layer doped with an n-type dopant, and may be made of AlGaAs, a semiconductor material containing Al. The second reflector 240 is also composed of a plurality of DBR pairs. However, as described above, it has a relatively high reflectivity because it includes a relatively larger number of DBR pairs than the first reflector 210. Accordingly, the light or laser oscillated from the cavity 230 layer is oscillated in the direction of the first reflector 210, which has a relatively small number of pairs and has low reflectivity.

한편, 제2 반사부(240)의 일 DBR 페어 내 저 알루미늄 구성층에 제1 컨택층(250)이 형성된다. 제2 반사부(240) 내에 제1 컨택층(250)이 형성됨에 따라, 마이크로 VCSEL 칩(150)은 Intra VCSEL 구조를 가질 수 있다. 제1 컨택층(250)은 저 알루미늄 구성층에 형성되나, 저 알루미늄 구성층과는 달리 GaAs 성분으로 구현될 수 있다. 다만, 이러한 성분은 발진되는 광 또는 레이저를 일부 흡수하는 특성을 갖는다. 이에 따라, 제1 컨택층(250)은 다중양자우물층(220)으로부터 기 설정된 거리만큼 떨어진 위치에 형성된다. 제1 컨택층(250)이 다중양자우물층(220)으로부터 기 설정된 거리만큼 떨어짐에 따라, 마이크로 VCSEL 칩(150)이 Intra VCSEL 구조를 가지면서도 광 또는 레이저의 흡수를 최소화할 수 있다. 여기서, 기 설정된 거리는 다중양자우물층(220)으로부터 복수의 페어(고 알루미늄 구성층과 저 알루미늄 구성층), 특히, 4 내지 5개의 페어만큼 떨어진 위치일 수 있다. 제1 컨택층(250)이 다중양자우물층(220)으로부터 기 설정된 거리만큼 떨어진 위치에 형성됨에 따라 전술한 특징을 가질 수 있다.Meanwhile, the first contact layer 250 is formed on the low aluminum layer within one DBR pair of the second reflector 240. As the first contact layer 250 is formed in the second reflector 240, the micro VCSEL chip 150 may have an intra VCSEL structure. The first contact layer 250 is formed on a low aluminum layer, but unlike the low aluminum layer, it may be implemented with GaAs. However, these components have the property of absorbing some of the emitted light or laser. Accordingly, the first contact layer 250 is formed at a position away from the multi-quantum well layer 220 by a preset distance. As the first contact layer 250 is separated from the multi-quantum well layer 220 by a preset distance, the micro VCSEL chip 150 can minimize absorption of light or laser while having an intra VCSEL structure. Here, the preset distance may be a position away from the multi-quantum well layer 220 by a plurality of pairs (high aluminum layer and low aluminum layer), particularly, 4 to 5 pairs. As the first contact layer 250 is formed at a position away from the multi-quantum well layer 220 by a preset distance, it may have the above-described characteristics.

제1 컨택층(250)은 일 DBR 페어의 두께에 m배를 갖는 상대적으로 두꺼운 두께를 갖는다. 이에 따라, 제2 반사부(240)가 제2 메탈층(270)과 연결되도록 하면서도 마이크로 VCSEL 칩(150)이 메사구조(M2)를 가질 수 있도록 한다. 제1 컨택층(250)이 상대적으로 두꺼운 두께를 가짐에 따라, 식각이 어려움없이 제1 컨택층(250)의 일 위치(255)까지 일어날 수 있도록 한다. 제1 반사층(210), 산화막층(230), 다중양자우물층(220) 및 제2 반사부(240) 양단의 일 면적과 제1 컨택층(250)의 일 면적까지 식각이 수행되며, 메사구조(M2)를 갖는다. 또한, 제1 컨택층(250)의 일 면적까지 식각이 일어나며 제1 컨택층(250)이 외부로 드러남에 따라, 드러난 부위로 제2 메탈층(270)이 배치될 수 있다. The first contact layer 250 has a relatively thick thickness m times the thickness of one DBR pair. Accordingly, the second reflector 240 is connected to the second metal layer 270 and the micro VCSEL chip 150 is allowed to have a mesa structure (M 2 ). As the first contact layer 250 has a relatively large thickness, etching can occur up to one position 255 of the first contact layer 250 without difficulty. Etching is performed up to one area of both ends of the first reflective layer 210, the oxide layer 230, the multi-quantum well layer 220, and the second reflective portion 240, and one area of the first contact layer 250, and the mesa It has the structure (M 2 ). Additionally, as etching occurs to one area of the first contact layer 250 and the first contact layer 250 is exposed to the outside, the second metal layer 270 may be disposed on the exposed area.

다만, 제1 컨택층(250)은 마이크로 VCSEL 칩(150)의 일 측에만 메사구조(M2)를 갖는다. 즉, 전술한 바와 같이 제1 컨택층(250)이 메사구조(M2)를 갖기 위한 식각은 마이크로 VCSEL 칩(150)의 일 측으로만 진행된다. 이는 다음과 같은 효과를 불러올 수 있다. 전술한 대로, 제1 컨택층(250)이 메사구조를 가지며 제2 메탈층(270)이 배치될 경우, 제2 메탈층(270)이 배치되지 않은 제1 컨택층(250)의 메사구조에는 패시베이션층(280)이 도포된다 하더라도 해당 부분 상으로 제2 인터커넥터(145)가 배치되게 된다. 직접 전기적으로 연결되는 것은 아니나, 제1 메탈층(260)에 의해 특정 극성의 전원을 공급받는 제1 컨택층(250)이나 제2 반사부(240) 상을 제2 인터커넥터(145)가 교차되는 것은 전기적으로 노이즈를 유발할 수 있다. 이는 곧, 마이크로 VCSEL 칩(150)의 빔 품질의 열화를 야기할 수 있다.However, the first contact layer 250 has a mesa structure (M 2 ) only on one side of the micro VCSEL chip 150. That is, as described above, etching for the first contact layer 250 to have the mesa structure (M 2 ) is performed only on one side of the micro VCSEL chip 150. This can bring about the following effects: As described above, when the first contact layer 250 has a mesa structure and the second metal layer 270 is disposed, the mesa structure of the first contact layer 250 without the second metal layer 270 has a mesa structure. Even if the passivation layer 280 is applied, the second interconnector 145 is placed on the corresponding part. Although not directly electrically connected, the second interconnector 145 crosses the first contact layer 250 or the second reflector 240 that is supplied with power of a specific polarity by the first metal layer 260. This can cause electrical noise. This may cause deterioration of the beam quality of the micro VCSEL chip 150.

이러한 문제를 해소하고자, 제1 컨택층(250)은 마이크로 VCSEL 칩(150)의 일 측에만 메사구조(M2)를 갖는다. 메사구조가 형성된 제1 컨택층(250) 상에만 제2 메탈층(270)이 배치되며, 제2 메탈층(270)과 제2 인터커넥터(145)가 연결된다. 이에 따라, 전술한 바와 같이, 그의 반대측으로 제1 인터커넥터(140)가 형성되더라도 제1 컨택층(250)의 외부로 드러난 부위가 존재하지 않을 수 있다. 이에 따라, 전기적인 노이즈 유발을 방지하여 마이크로 VCSEL 칩(150)의 빔 품질의 열화를 방지할 수 있다.To solve this problem, the first contact layer 250 has a mesa structure (M 2 ) only on one side of the micro VCSEL chip 150. The second metal layer 270 is disposed only on the first contact layer 250 on which the mesa structure is formed, and the second metal layer 270 and the second interconnector 145 are connected. Accordingly, as described above, even if the first interconnector 140 is formed on the opposite side, there may not be an externally exposed portion of the first contact layer 250. Accordingly, it is possible to prevent deterioration of beam quality of the micro VCSEL chip 150 by preventing the generation of electrical noise.

제1 메탈층(260)은 제1 반사부(210)와 접촉하여, 제1 반사부(210)로 전원이 공급될 수 있도록 한다. 제1 메탈층(260)은 티타늄(Ti), 백금(Pt) 또는 금(Au)과 같은 p-메탈일 수 있다. 제1 메탈층(260)이 제1 반사부(210)의 (도 2를 기준으로) 상단에 형성됨에 따라, 제2 인터커넥터(145)를 거쳐 인가되는 전원을 제1 반사부(210)로 전달한다.The first metal layer 260 contacts the first reflector 210 so that power can be supplied to the first reflector 210. The first metal layer 260 may be a p-metal such as titanium (Ti), platinum (Pt), or gold (Au). As the first metal layer 260 is formed on the top of the first reflector 210 (based on FIG. 2), the power applied through the second interconnector 145 is transmitted to the first reflector 210. Deliver.

제2 메탈층(270)은 제1 컨택층(250)과 접촉하여, 제2 반사부(240)로 전원이 공급될 수 있도록 한다. 제2 메탈층(270)은 제1 메탈층(260)과 반대로 n-메탈일 수 있다. 마이크로 VCSEL 칩(150)은 제1 반사부(210) 내지 제1 컨택층(250)의 일 위치까지 메사 구조(M2)로 식각된 형상을 갖는다. 이와 같은 식각에 의해, 제1 컨택층(250)의 일부는 외부로 노출되며, 제1 컨택층(250)의 노출된 위치로 제2 메탈층(270)이 배치된다. 있다. 제2 메탈층(270)은 제2 반사부(240)와 제1 컨택층(250)의 (도 2를 기준으로) 상단에 형성됨에 따라, 제1 인터커넥터(140)를 거쳐 인가되는 전원을 제2 반사부(240)로 전달한다.The second metal layer 270 contacts the first contact layer 250 so that power can be supplied to the second reflector 240. In contrast to the first metal layer 260, the second metal layer 270 may be n-metal. The micro VCSEL chip 150 has a mesa structure (M 2 ) etched from the first reflector 210 to a position of the first contact layer 250 . By this etching, a portion of the first contact layer 250 is exposed to the outside, and the second metal layer 270 is disposed at the exposed position of the first contact layer 250. there is. As the second metal layer 270 is formed on the top of the second reflector 240 and the first contact layer 250 (based on FIG. 2), it receives power applied through the first interconnector 140. It is transmitted to the second reflector 240.

다만, 제1 메탈층(260)과 제2 메탈층(270)의 극성 및 그에 따라 연결되는 각 인터커넥터(140, 145)와 각 전원라인(130, 135)의 극성은 바뀔 수 있다.However, the polarities of the first metal layer 260 and the second metal layer 270 and the polarities of each interconnector 140 and 145 and each power line 130 and 135 connected accordingly may be changed.

마이크로 VCSEL 칩(150)은 복수의 메사구조를 갖는다. 제1 컨택층(250)의 일 위치까지 메사 구조(M2)로 식각되어, 2 메사 구조를 갖는다. The micro VCSEL chip 150 has a plurality of mesa structures. One position of the first contact layer 250 is etched with a mesa structure (M 2 ) to have a 2 mesa structure.

패시베이션 층(280)은 제1 메탈층(260)의 일부, 제2 메탈층(270)의 일부 및 각 메탈층을 제외한 나머지 구성의 측면에 도포되어, 외부로부터 각 구성을 보호한다. The passivation layer 280 is applied to a portion of the first metal layer 260, a portion of the second metal layer 270, and the side surfaces of the remaining components excluding each metal layer to protect each component from the outside.

전술한 마이크로 VCSEL 칩(150)의 구성은 기판(310) 상에 성장하며, 마이크로 VCSEL 칩(150)의 구성과 기판(310) 사이에 희생층(320)이 성장한다. 희생층(320)이 에칭액에 의해 식각되며 기판(310)과 마이크로 VCSEL 칩(150)을 분리한다.The configuration of the micro VCSEL chip 150 described above is grown on the substrate 310, and the sacrificial layer 320 is grown between the configuration of the micro VCSEL chip 150 and the substrate 310. The sacrificial layer 320 is etched with an etchant to separate the substrate 310 and the micro VCSEL chip 150.

이러한 구조를 가짐에 따라, 마이크로 VCSEL 칩(150)은 기판으로 전사되기에 용이해진다. By having this structure, the micro VCSEL chip 150 becomes easier to transfer to a substrate.

도 4는 본 발명의 제2 실시예에 따른 마이크로 VCSEL의 일 방향으로의 단면도이다.Figure 4 is a cross-sectional view in one direction of a micro VCSEL according to a second embodiment of the present invention.

도 4를 참조하면, 본 발명의 제2 실시예에 따른 마이크로 VCSEL 칩(150)은 제1 실시예에 따른 마이크로 VCSEL 칩(150)과 동일한 구성을 가지나, 다른 구조로 구현된다.Referring to FIG. 4, the micro VCSEL chip 150 according to the second embodiment of the present invention has the same configuration as the micro VCSEL chip 150 according to the first embodiment, but is implemented with a different structure.

제1 실시예에 따른 마이크로 VCSEL 칩(150) 내 제1 컨택층(250)은 제2 반사부(240)의 일 DBR 페어 내 저 알루미늄 구성층에 형성되며, 제1 실시예에 따른 마이크로 VCSEL 칩(150)이 Intra VCSEL 구조를 가졌다.The first contact layer 250 in the micro VCSEL chip 150 according to the first embodiment is formed on a low aluminum layer in one DBR pair of the second reflector 240, and the micro VCSEL chip according to the first embodiment is formed. (150) had an intra VCSEL structure.

반면, 제2 실시예에 따른 마이크로 VCSEL 칩(150)은 제2 반사부(240)의 내부가 아닌 하단에 제1 컨택층(250)이 형성되는 구조를 갖는다. 이에, 마이크로 VCSEL 칩(150)은 마찬가지로 복수의 메사 구조는 갖되, Intra VCSEL 구조를 갖지는 않는다.On the other hand, the micro VCSEL chip 150 according to the second embodiment has a structure in which the first contact layer 250 is formed at the bottom, not inside the second reflector 240. Accordingly, the micro VCSEL chip 150 similarly has a plurality of mesa structures, but does not have an intra VCSEL structure.

도 5는 본 발명의 제3 실시예에 따른 마이크로 VCSEL의 일 방향으로의 단면도이고, 도 6은 본 발명의 제4 실시예에 따른 마이크로 VCSEL의 일 방향으로의 단면도이며, 도 7은 본 발명의 제4 실시예에 따른 마이크로 VCSEL의 다른 일 방향으로의 단면도이다.Figure 5 is a cross-sectional view in one direction of a micro VCSEL according to a third embodiment of the present invention, Figure 6 is a cross-sectional view in one direction of a micro VCSEL according to a fourth embodiment of the present invention, and Figure 7 is a cross-sectional view of a micro VCSEL according to a fourth embodiment of the present invention. This is a cross-sectional view in another direction of the micro VCSEL according to the fourth embodiment.

도 5 내지 7을 참조하면, 제3 및 제4 실시예에 따른 마이크로 VCSEL 칩(150)은 각각 제1 실시예 및 제2 실시예에 따른 마이크로 VCSEL 칩(150)과 동일한 구조를 갖되, 복수의 다중양자우물층(220), 하나 이상의 터널정션(513), 하나 이상의 p캐비티층 (또는 p타입층, 511, 514, 515) 및 하나 이상의 n캐비티층 (또는 n타입층, 512, 516)을 포함한다. 나아가, 마이크로 VCSEL 칩(150)은 하나 이상의 산화막층(230)을 더 포함할 수 있다.5 to 7, the micro VCSEL chips 150 according to the third and fourth embodiments have the same structure as the micro VCSEL chips 150 according to the first and second embodiments, respectively, but have a plurality of A multiple quantum well layer 220, one or more tunnel junctions 513, one or more p-cavity layers (or p-type layers, 511, 514, 515), and one or more n-cavity layers (or n-type layers, 512, 516). Includes. Furthermore, the micro VCSEL chip 150 may further include one or more oxide layers 230.

마이크로 VCSEL 칩(150)은 복수의 다중양자우물층(220)과 각 다중양자우물층 사이에 형성된 하나 이상의 터널정션(513)을 포함한다. 터널정션(513)은 자신에 인접한 양 다중양자우물층(220)을 직렬로 연결하는 역할을 수행한다. 이에 따라, 상대적으로 저전류의 전원이 숏펄스(Short Pulse)로 입력되더라도, 상대적으로 고출력의 광 또는 레이저가 발진될 수 있다.The micro VCSEL chip 150 includes a plurality of multi-quantum well layers 220 and one or more tunnel junctions 513 formed between each multi-quantum well layer. The tunnel junction 513 serves to connect both adjacent multiquantum well layers 220 in series. Accordingly, even if relatively low current power is input as a short pulse, relatively high output light or laser can be oscillated.

제1 메탈층(260)이 애노드(Anode)로, 제2 메탈층(270)이 캐소드(Cathod)로 구현된다 가정할 경우, 산화막층(230a) 및 다중양자우물층(220a) 사이에 p캐비티층(511)이, 다중양자우물층(220a) 및 터널정션(513) 사이에 n캐비티층(512)이, 터널정션(513) 및 산화막층(230b) 사이에 p캐비티층(514)이, 산화막층(230b) 및 다중양자우물층(220b) 사이에 p캐비티층(515)이, 다중양자우물층(220b) 및 제2 반사부(240) 사이에 각각 n캐비티층(516)이 배치될 수 있다. 각 캐비티층은 다중양자우물층(220) 또는 기타층을 둘러싸고 있으며, 레이저 광의 피드백을 제공한다. Assuming that the first metal layer 260 is implemented as an anode and the second metal layer 270 as a cathode, a p cavity is formed between the oxide layer 230a and the multi-quantum well layer 220a. The layer 511 has an n-cavity layer 512 between the multi-quantum well layer 220a and the tunnel junction 513, and a p-cavity layer 514 between the tunnel junction 513 and the oxide layer 230b. A p-cavity layer 515 will be disposed between the oxide layer 230b and the multi-quantum well layer 220b, and an n-cavity layer 516 will be disposed between the multi-quantum well layer 220b and the second reflector 240. You can. Each cavity layer surrounds the multiquantum well layer 220 or other layers and provides feedback of laser light.

한편, 복수 개의 산화막층(230a, 230b)이 포함될 경우, 개구부(D1, D2)의 면적은 기판에 근접해 위치한 산화막층(230b)의 개구부(D2)의 면적은 기판에 멀리 위치한 산화막층(230a)의 개구부(D1)의 면적보다 크게 형성되어야 한다. 산화막층(230b)의 개구부(D2)의 면적이 산화막층(230a)의 개구부(D1)의 면적보다 작게 형성될 경우, 발진하는 광 또는 레이저의 빔 특성이 열화되는 문제가 발생한다. 이에 따라, 복수 개의 산화막층(230a, 230b)이 포함될 경우, 개구부(D1, D2)의 면적은 전술한 조건을 만족시킨다.On the other hand, when a plurality of oxide layers 230a and 230b are included, the area of the openings D 1 and D 2 is the area of the opening D 2 of the oxide layer 230b located close to the substrate, and the area of the opening D 2 of the oxide layer 230b located close to the substrate is It must be formed larger than the area of the opening (D 1 ) of (230a). When the area of the opening D 2 of the oxide layer 230b is formed smaller than the area of the opening D 1 of the oxide layer 230a, a problem occurs in which the beam characteristics of the oscillating light or laser are deteriorated. Accordingly, when a plurality of oxide layers 230a and 230b are included, the area of the openings D 1 and D 2 satisfies the above-mentioned conditions.

다만, 도 5에는 반드시 마이크로 VCSEL 칩(150)이 복수의 산화막층(230a, 230b)을 포함하는 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니다. 어느 하나 또는 모든 산화막층(230)은 인접한 p캐비티층(511 또는 514/515)으로 구현될 수 있다. 산화막층(230a)이 하나의 p캐비티층(511)으로 구현되며 마이크로 VCSEL 칩(150)에서 배제될 수 있고, 산화막층(230b)이 하나의 p캐비티층(514 및 515)을 이루며 마이크로 VCSEL 칩(150)에서 배제될 수도 있다.However, in FIG. 5, the micro VCSEL chip 150 is shown as including a plurality of oxide layers 230a and 230b, but the present invention is not limited thereto. Any or all oxide layers 230 may be implemented as adjacent p-cavity layers 511 or 514/515. The oxide layer 230a is implemented as one p cavity layer 511 and can be excluded from the micro VCSEL chip 150, and the oxide layer 230b forms one p cavity layer 514 and 515 and can be excluded from the micro VCSEL chip 150. It can also be excluded from (150).

이와 같이, 마이크로 VCSEL 칩(150)은 복수의 다중양자우물층(220)과 각 다중양자우물층 사이에 형성된 하나 이상의 터널정션(513)을 포함할 수 있다.As such, the micro VCSEL chip 150 may include a plurality of multi-quantum well layers 220 and one or more tunnel junctions 513 formed between each multi-quantum well layer.

도 8은 본 발명의 일 실시예에 따른 마이크로 VCSEL 어레이 내 마이크로 VCSEL의 개략적인 평면도이다.Figure 8 is a schematic plan view of a micro VCSEL in a micro VCSEL array according to an embodiment of the present invention.

도 8을 참조하면, 마이크로 VCSEL 칩(150)은 기 설정된 형상의 단면으로 구현된다. 여기서, 기 설정된 형상은 기 설정된 각도범위 내에서 회전하더라도 동일한 형상이 되는 형상을 의미하며, 예를 들어, 원형이 존재한다. Referring to FIG. 8, the micro VCSEL chip 150 is implemented with a cross section of a preset shape. Here, the preset shape means a shape that remains the same even when rotated within a preset angle range, for example, a circular shape exists.

제2 메탈층(270)은 메사구조가 형성되지 않은 제1 컨택층의 일부분에는 배치되지 못하기 때문에, 일 부분이 개방된 기 설정된 형상(원형)의 단면으로 구현된다.Since the second metal layer 270 cannot be placed in a part of the first contact layer where the mesa structure is not formed, it is implemented as a cross-section of a preset shape (circle) with one part open.

또한, 마이크로 VCSEL 칩(150)의 개구부(810)의 면적은 제1 메탈층(260)의 면적보다 작고, 제1 메탈층(260)의 면적은 제2 메탈층(270)의 면적보다 작거나 같도록 형성된다. 전술한 이유로 인해, 제2 메탈층(270)의 면적은 제1 메탈층(260)의 면적과 동일할 수도 있고, 그보다 클 수도 있다.In addition, the area of the opening 810 of the micro VCSEL chip 150 is smaller than the area of the first metal layer 260, and the area of the first metal layer 260 is smaller than the area of the second metal layer 270. formed to be the same. For the above-described reasons, the area of the second metal layer 270 may be the same as or larger than the area of the first metal layer 260.

마이크로 VCSEL 칩(150)이 전술한 조건을 만족함에 따라, 마이크로 VCSEL 칩(150)의 제조 후 기판(110)으로의 전사과정에서 x, y, θ 방향으로 이동(Shift)이 발생하더라도 그로 인한 효율 저하를 최소화할 수 있다. 마이크로 VCSEL 어레이(100) 내에서 마이크로 VCSEL 칩(150)의 위치는 전사 과정에서 계획된 위치와 달라질 수 있는 반면, 기판(110) 및 인터커넥터(140, 145)의 위치는 계획된 위치와 달라지지 않는다. As the micro VCSEL chip 150 satisfies the above-mentioned conditions, even if shift occurs in the x, y, and θ directions during the transfer process to the substrate 110 after manufacturing the micro VCSEL chip 150, the resulting efficiency Deterioration can be minimized. The position of the micro VCSEL chip 150 within the micro VCSEL array 100 may differ from the planned position during the transfer process, while the positions of the substrate 110 and the interconnectors 140 and 145 do not change from the planned position.

따라서, 마이크로 VCSEL 칩(150)이 전사과정에서 계획된 위치로부터 x축 방향 및 y축 방향 중 어떤 방향으로 이동하더라도, 각 인터커넥터(140, 145)와 접촉할 수 있어야만 한다. 이를 해소하기 위해, 전술한 바와 같이, 상대적으로 제1 메탈층(260)의 면적이 개구부(810)의 면적보다 크도록 구현되고, 제2 메탈층(270)의 면적이 제1 메탈층(260)의 면적보다 크도록 구현된다. 제1 메탈층(260) 및 제2 메탈층(270)의 면적이 상대적으로 크게 구현됨에 따라, 계획된 위치로부터 x축 방향 및 y축 방향 중 임의의 방향으로 이동하더라도 각 인터커넥터(140, 145)와 접촉될 수 있다.Therefore, even if the micro VCSEL chip 150 moves in either the x-axis direction or the y-axis direction from the planned position during the transfer process, it must be able to contact each of the interconnectors 140 and 145. To solve this problem, as described above, the area of the first metal layer 260 is implemented to be relatively larger than the area of the opening 810, and the area of the second metal layer 270 is relatively larger than the area of the opening 810. ) is implemented to be larger than the area of . As the areas of the first metal layer 260 and the second metal layer 270 are implemented to be relatively large, each interconnector 140, 145 may be moved from the planned position in any of the x-axis direction and the y-axis direction. can come into contact with

또한, 마이크로 VCSEL 칩(150)이 전사과정에서 계획된 방향으로부터 임의의 θ축으로 회전하더라도, 각 인터커넥터(140, 145)와 접촉할 수 있어야만 한다. 마이크로 VCSEL 칩(150)이 방향과 무관한 형상으로 구현되어 제1 메탈층(260)과 제2 메탈층(270)이 방향성을 갖지 않기 때문에, 회전이 발생하더라도 문제없이 각 인터커넥터(140, 145)와 접촉될 수 있다.In addition, even if the micro VCSEL chip 150 rotates in an arbitrary θ axis from the planned direction during the transfer process, it must be able to contact each interconnector 140 and 145. Since the micro VCSEL chip 150 is implemented in a shape that is independent of direction and the first metal layer 260 and the second metal layer 270 have no direction, each interconnector 140, 145 can be connected without a problem even if rotation occurs. ) may come into contact with.

도 9는 본 발명의 일 실시예에 따른 스위치 및 복수의 마이크로 VCSEL 간 회로도이고, 도 10은 본 발명의 다른 일 실시예에 따른 스위치 및 복수의 마이크로 VCSEL 간 회로도이다.FIG. 9 is a circuit diagram between a switch and a plurality of micro VCSELs according to an embodiment of the present invention, and FIG. 10 is a circuit diagram between a switch and a plurality of micro VCSELs according to another embodiment of the present invention.

마이크로 VCSEL 어레이(100)) 내 마이크로 VCSEL 칩(150)은 도 9에 도시된 바와 같이 병렬로 연결될 수 있다. 각 열의 VCSEL 들은 상호 간에 병렬로 연결되어 있으며, (병렬로 연결된) 각 마이크로 VCSEL 칩들은 일 측으로 스위치(910)와, 나머지 측으로는 접지단(미도시)과 연결된다. 이에, 스위치(910)가 단락되며 마이크로 VCSEL 칩들의 일측으로 전원이 공급되면, 해당 열의 마이크로 VCSEL 칩들이 모두 동작할 수 있다.Micro VCSEL chips 150 within the micro VCSEL array 100 may be connected in parallel as shown in FIG. 9 . The VCSELs in each row are connected in parallel with each other, and each micro VCSEL chip (connected in parallel) is connected to the switch 910 on one side and a ground terminal (not shown) on the other side. Accordingly, when the switch 910 is shorted and power is supplied to one side of the micro VCSEL chips, all micro VCSEL chips in the corresponding row can operate.

각 열의 마이크로 VCSEL 칩들이 병렬로 연결되어 있기 때문에, 해당 열의 마이크로 VCSEL 칩이 동작하기 위해서는 상당량의 전류가 전달될 수 있어야 한다. 이에, 스위치(910)는 GaN FET로 구현됨에 따라 이를 해결할 수 있다.Since the micro VCSEL chips in each row are connected in parallel, a significant amount of current must be able to be transmitted in order for the micro VCSEL chips in that row to operate. Accordingly, the switch 910 can solve this problem by being implemented with GaN FET.

한편, 마이크로 VCSEL 어레이(100)) 내 마이크로 VCSEL 칩(150)은 도 10에 도시된 바와 같이 직렬로 연결될 수 있다. 각각의 마이크로 VCSEL 칩(150)들이 직렬로 연결될 경우, 병렬로 연결되는 경우와 달리 과도한 전류가 어레이 상으로 흐를 필요가 없으며, 내부저항 차이로 인해 마이크로 VCSEL 칩(150)에 흐르는 전류량이 달라지지 않을 수 있다.Meanwhile, the micro VCSEL chips 150 in the micro VCSEL array 100 may be connected in series as shown in FIG. 10. When each micro VCSEL chip 150 is connected in series, unlike when connected in parallel, excessive current does not need to flow through the array, and the amount of current flowing through the micro VCSEL chip 150 does not change due to differences in internal resistance. You can.

이상의 설명은 본 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 실시예들은 본 실시예의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely an illustrative explanation of the technical idea of the present embodiment, and those skilled in the art will be able to make various modifications and variations without departing from the essential characteristics of the present embodiment. Accordingly, the present embodiments are not intended to limit the technical idea of the present embodiment, but rather to explain it, and the scope of the technical idea of the present embodiment is not limited by these examples. The scope of protection of this embodiment should be interpreted in accordance with the claims below, and all technical ideas within the equivalent scope should be interpreted as being included in the scope of rights of this embodiment.

100: 마이크로 VCSEL 어레이
110: 기판
120: 아이솔레이터
130, 135: 전원라인
140, 145: 인터커넥터
150: 마이크로 VCSEL 칩
210: 제1 반사부
220: 다중양자우물층
230: 산화막층
240: 제2 반사부
250: 컨택층
260: 제1 메탈층
270: 제2 메탈층
280: 패시베이션층
310: 기판
320: 희생층
511: n타입층
513: 터널정션
515, 517: p타입층
810: 개구부
910: 스위치100: Micro VCSEL array
110: substrate
120: isolator
130, 135: Power line
140, 145: interconnector
150: Micro VCSEL chip
210: first reflection unit
220: Multiple quantum well layer
230: Oxide layer
240: second reflection unit
250: contact layer
260: first metal layer
270: second metal layer
280: Passivation layer
310: substrate
320: Sacrificial Layer
511: n-type layer
513: Tunnel Junction
515, 517: p-type layer
810: opening
910: switch

Claims (15)

마이크로 VCSEL칩에 있어서,
복수의 DBR(Distributed Bragg Reflector) 페어를 포함하는 제1 반사부;
복수의 DBR 페어를 포함하는 제2 반사부;
상기 제1 반사부 및 상기 제2 반사부의 사이에 위치하여, 상기 제1 반사부 및 상기 제2 반사부 중 어느 하나에서 생성된 정공과 나머지 하나에서 생성된 전자가 재결합되는 다중양자우물층;
상기 제2 반사부의 일 DBR 페어 내 형성되는 컨택층;
상기 제1 반사부와 접촉하여, 상기 제1 반사부로 전원이 공급될 수 있도록 하는 제1 메탈층;
상기 컨택층과 접촉하여, 상기 제2 반사부로 전원이 공급될 수 있도록 하는 제2 메탈층; 및
상기 제1 반사부, 상기 제2 반사부, 상기 다중양자우물층 및 상기 컨택층을 외부로부터 보호하는 패시베이션층을 포함하며,
상기 컨택층은 마이크로 VCSEL 칩의 일측으로만 메사구조를 갖는 것을 특징으로 하는 마이크로 VCSEL 칩.In the micro VCSEL chip,
A first reflector including a plurality of Distributed Bragg Reflector (DBR) pairs;
a second reflector including a plurality of DBR pairs;
a multi-quantum well layer located between the first and second reflectors, where holes generated in one of the first and second reflectors recombine with electrons generated in the other;
a contact layer formed within one DBR pair of the second reflector;
a first metal layer that contacts the first reflector so that power can be supplied to the first reflector;
a second metal layer in contact with the contact layer to enable power to be supplied to the second reflector; and
It includes a passivation layer that protects the first reflector, the second reflector, the multi-quantum well layer, and the contact layer from the outside,
A micro VCSEL chip, wherein the contact layer has a mesa structure only on one side of the micro VCSEL chip. 제1항에 있어서,
상기 마이크로 VCSEL 칩은,
기 설정된 형상의 단면으로 구현되는 것을 특징으로 하는 마이크로 VCSEL 칩.According to paragraph 1,
The micro VCSEL chip is,
A micro VCSEL chip characterized by being implemented with a cross section of a preset shape. 제2항에 있어서,
상기 기 설정된 형상은,
기 설정된 형상은 일정 각도 회전하더라도 동일한 형상이 되는 형상인 것을 특징으로 하는 마이크로 VCSEL 칩.According to paragraph 2,
The preset shape is,
A micro VCSEL chip characterized in that the preset shape has the same shape even when rotated at a certain angle. 제2항에 있어서,
상기 기 설정된 형상은,
원형인 것을 특징으로 하는 마이크로 VCSEL 칩.According to paragraph 2,
The preset shape is,
Micro VCSEL chip characterized in that it is circular. 제1항에 있어서,
상기 다중양자우물층 및 상기 제1 반사부나 상기 제2 반사부 사이에 위치하여, 출력될 레이저의 특성 및 개구부의 직경을 결정하는 산화막층을 더 포함하는 것을 특징으로 하는 마이크로 VCSEL 칩.According to paragraph 1,
The micro VCSEL chip further includes an oxide layer located between the multi-quantum well layer and the first or second reflectors to determine the characteristics of the laser to be output and the diameter of the opening. 제2항에 있어서,
상기 제1 메탈층의 면적은,
개구부의 면적보다 큰 것을 특징으로 하는 마이크로 VCSEL 칩.According to paragraph 2,
The area of the first metal layer is,
Micro VCSEL chip characterized by being larger than the area of the opening. 제6항에 있어서,
상기 제2 메탈층의 면적은,
상기 제1 메탈층의 면적과 동일하거나 큰 것을 특징으로 하는 마이크로 VCSEL 칩.According to clause 6,
The area of the second metal layer is,
A micro VCSEL chip, characterized in that the area is equal to or larger than the area of the first metal layer. 마이크로 VCSEL 칩에 있어서,
복수의 DBR(Distributed Bragg Reflector) 페어를 포함하는 제1 반사부;
복수의 DBR 페어를 포함하는 제2 반사부;
상기 제1 반사부 및 상기 제2 반사부의 사이에 위치하여, 상기 제1 반사부 및 상기 제2 반사부 중 어느 하나에서 생성된 정공과 나머지 하나에서 생성된 전자가 재결합되는 다중양자우물층;
상기 제2 반사부와 접촉하도록 형성되는 컨택층;
상기 제1 반사부와 접촉하여, 상기 제1 반사부로 전원이 공급될 수 있도록 하는 제1 메탈층;
상기 컨택층과 접촉하여, 상기 제2 반사부로 전원이 공급될 수 있도록 하는 제2 메탈층; 및
상기 제1 반사부, 상기 제2 반사부, 상기 다중양자우물층 및 상기 컨택층을 외부로부터 보호하는 패시베이션층을 포함하며,
상기 컨택층은 마이크로 VCSEL 칩의 일측으로만 메사구조를 갖는 것을 특징으로 하는 마이크로 VCSEL 칩.In the micro VCSEL chip,
A first reflector including a plurality of Distributed Bragg Reflector (DBR) pairs;
a second reflector including a plurality of DBR pairs;
a multi-quantum well layer located between the first and second reflectors, where holes generated in one of the first and second reflectors recombine with electrons generated in the other;
a contact layer formed to contact the second reflector;
a first metal layer that contacts the first reflector so that power can be supplied to the first reflector;
a second metal layer in contact with the contact layer to enable power to be supplied to the second reflector; and
It includes a passivation layer that protects the first reflector, the second reflector, the multi-quantum well layer, and the contact layer from the outside,
A micro VCSEL chip, wherein the contact layer has a mesa structure only on one side of the micro VCSEL chip. 제8항에 있어서,
상기 제1 메탈층의 면적은,
개구부의 면적보다 큰 것을 특징으로 하는 마이크로 VCSEL 칩.According to clause 8,
The area of the first metal layer is,
Micro VCSEL chip characterized by being larger than the area of the opening. 제9항에 있어서,
상기 제2 메탈층의 면적은,
상기 제1 메탈층의 면적과 동일하거나 큰 것을 특징으로 하는 마이크로 VCSEL 칩.According to clause 9,
The area of the second metal layer is,
A micro VCSEL chip, characterized in that the area is equal to or larger than the area of the first metal layer. 마이크로 VCSEL 칩에 있어서,
복수의 DBR(Distributed Bragg Reflector) 페어를 포함하는 제1 반사부;
복수의 DBR 페어를 포함하는 제2 반사부;
상기 제1 반사부 및 상기 제2 반사부의 사이에 위치하여, 상기 제1 반사부 및 상기 제2 반사부 중 어느 하나에서 생성된 정공과 나머지 하나에서 생성된 전자가 재결합되는, 복수의 다중양자우물층;
각 다중양자우물층 사이에 형성되는 하나 이상의 터널정션;
상기 제2 반사부의 일 DBR 페어 내 형성되는 컨택층;
상기 제1 반사부와 접촉하여, 상기 제1 반사부로 전원이 공급될 수 있도록 하는 제1 메탈층;
상기 컨택층과 접촉하여, 상기 제2 반사부로 전원이 공급될 수 있도록 하는 제2 메탈층; 및
상기 제1 반사부, 상기 제2 반사부, 상기 다중양자우물층 및 상기 컨택층을 외부로부터 보호하는 패시베이션층을 포함하며,
상기 컨택층은 마이크로 VCSEL 칩의 일측으로만 메사구조를 갖는 것을 특징으로 하는 마이크로 VCSEL 칩.In the micro VCSEL chip,
A first reflector including a plurality of Distributed Bragg Reflector (DBR) pairs;
a second reflector including a plurality of DBR pairs;
A plurality of multi-quantum wells located between the first reflector and the second reflector, where holes generated in one of the first and second reflectors are recombined with electrons generated in the other one. floor;
One or more tunnel junctions formed between each multiquantum well layer;
a contact layer formed within one DBR pair of the second reflector;
a first metal layer that contacts the first reflector so that power can be supplied to the first reflector;
a second metal layer in contact with the contact layer to enable power to be supplied to the second reflector; and
It includes a passivation layer that protects the first reflector, the second reflector, the multi-quantum well layer, and the contact layer from the outside,
A micro VCSEL chip, wherein the contact layer has a mesa structure only on one side of the micro VCSEL chip. 제11항에 있어서,
상기 터널정션은,
인접한 양 다중양자우물층을 직렬로 연결하는 것을 특징으로 하는 마이크로 VCSEL 칩.According to clause 11,
The tunnel junction is,
A micro VCSEL chip characterized by connecting adjacent multiquantum well layers in series. 마이크로 VCSEL 칩에 있어서,
복수의 DBR(Distributed Bragg Reflector) 페어를 포함하는 제1 반사부;
복수의 DBR 페어를 포함하는 제2 반사부;
상기 제1 반사부 및 상기 제2 반사부의 사이에 위치하여, 상기 제1 반사부 및 상기 제2 반사부 중 어느 하나에서 생성된 정공과 나머지 하나에서 생성된 전자가 재결합되는, 복수의 다중양자우물층;
각 다중양자우물층 사이에 형성되는 하나 이상의 터널정션;
상기 제2 반사부와 접촉하도록 형성되는 컨택층;
상기 제1 반사부와 접촉하여, 상기 제1 반사부로 전원이 공급될 수 있도록 하는 제1 메탈층;
상기 컨택층과 접촉하여, 상기 제2 반사부로 전원이 공급될 수 있도록 하는 제2 메탈층; 및
상기 제1 반사부, 상기 제2 반사부, 상기 다중양자우물층 및 상기 컨택층을 외부로부터 보호하는 패시베이션층을 포함하며,
상기 컨택층은 마이크로 VCSEL 칩의 일측으로만 메사구조를 갖는 것을 특징으로 하는 마이크로 VCSEL 칩.In the micro VCSEL chip,
A first reflector including a plurality of Distributed Bragg Reflector (DBR) pairs;
a second reflector including a plurality of DBR pairs;
A plurality of multi-quantum wells located between the first reflector and the second reflector, where holes generated in one of the first and second reflectors are recombined with electrons generated in the other one. floor;
One or more tunnel junctions formed between each multiquantum well layer;
a contact layer formed to contact the second reflector;
a first metal layer that contacts the first reflector so that power can be supplied to the first reflector;
a second metal layer in contact with the contact layer to enable power to be supplied to the second reflector; and
It includes a passivation layer that protects the first reflector, the second reflector, the multi-quantum well layer, and the contact layer from the outside,
A micro VCSEL chip, wherein the contact layer has a mesa structure only on one side of the micro VCSEL chip. 제13항에 있어서,
상기 터널정션은,
인접한 양 다중양자우물층을 직렬로 연결하는 것을 특징으로 하는 마이크로 VCSEL 칩.According to clause 13,
The tunnel junction is,
A micro VCSEL chip characterized by connecting adjacent multiquantum well layers in series. 기판;
기판 상에 형성되는 제1 및 제2 전원라인;
기판 상에 코팅되는 아이솔레이터;
상기 아이솔레이터 상에 배치되어 고정되는 제1 내지 제14항 중 어느 한 항의 마이크로 VCSEL 칩; 및
각 전원라인과 상기 마이크로 VCSEL 칩 내 제1 메탈층 및 제2 메탈층을 전지적으로 연결하는 제1 인터커넥터 및 제2 인터커넥터
를 포함하는 마이크로 VCSEL 어레이.Board;
first and second power lines formed on the substrate;
an isolator coated on a substrate;
The micro VCSEL chip of any one of claims 1 to 14 arranged and fixed on the isolator; and
A first interconnector and a second interconnector that electrically connect each power line and the first and second metal layers in the micro VCSEL chip.
Micro VCSEL array containing.
KR1020220102612A 2022-08-17 2022-08-17 Micro VCSEL with Improved Beam Quality and Micro VCSEL Array KR102664633B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220102612A KR102664633B1 (en) 2022-08-17 Micro VCSEL with Improved Beam Quality and Micro VCSEL Array
US18/232,922 US20240063608A1 (en) 2022-08-17 2023-08-11 Micro vcsel with improved beam quality and micro vcsel array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220102612A KR102664633B1 (en) 2022-08-17 Micro VCSEL with Improved Beam Quality and Micro VCSEL Array

Publications (2)

Publication Number Publication Date
KR20240024525A true KR20240024525A (en) 2024-02-26
KR102664633B1 KR102664633B1 (en) 2024-05-09

Family

ID=

Similar Documents

Publication Publication Date Title
EP0582078B1 (en) Superluminescent edge emitting device
US5317170A (en) High density, independently addressable, surface emitting semiconductor laser/light emitting diode arrays without a substrate
US11482835B2 (en) VCSEL device with multiple stacked active regions
EP2842202B1 (en) Optically pumped vertical external-cavity surface-emitting laser device
EP3785339B1 (en) Bottom emitting vertical-cavity surface-emitting lasers
US5753941A (en) Vertical cavity surface emitting laser
JP6216785B2 (en) VCSEL with contact in cavity
US6097041A (en) Light-emitting diode with anti-reflector
US11322910B2 (en) Indium-phosphide VCSEL with dielectric DBR
JPH11150340A (en) Surface emitting type semiconductor laser element having vertical cavity
JP7200721B2 (en) Surface emitting laser module, light source device, detection device
KR102664633B1 (en) Micro VCSEL with Improved Beam Quality and Micro VCSEL Array
KR102664635B1 (en) Micro VCSEL and Micro VCSEL Array
CN113316875A (en) Surface-emitting laser module, optical device, and surface-emitting laser substrate
KR20240024525A (en) Micro VCSEL with Improved Beam Quality and Micro VCSEL Array
KR20240024521A (en) Micro VCSEL and Micro VCSEL Array
US20230006421A1 (en) Vertical cavity surface emitting laser element, vertical cavity surface emitting laser element array, vertical cavity surface emitting laser module, and method of producing vertical cavity surface emitting laser element
US20240063608A1 (en) Micro vcsel with improved beam quality and micro vcsel array
KR102436567B1 (en) Micro Lateral Type VCSEL Chip, VCSEL Array and Method for Manufacturing thereof
KR102465334B1 (en) VCSEL with Improved Yield and Operating Efficiency
KR102486731B1 (en) Lateral Type VCSEL Chip, VCSEL Array and Method for Manufacturing thereof Using Transfer
KR102584097B1 (en) VCSEL Package with Gallium Nitride FET Driver
KR102412761B1 (en) VCSEL Chip Having a Step, VCSEL Array and Method for Manufacturing thereof
KR102584094B1 (en) VCSEL Array with Improved Optical Properties
KR102422873B1 (en) VCSEL Chip, VCSEL Array and Method for Manufacturing thereof

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right