KR20240023479A - Method for processing wafer - Google Patents

Method for processing wafer Download PDF

Info

Publication number
KR20240023479A
KR20240023479A KR1020230102559A KR20230102559A KR20240023479A KR 20240023479 A KR20240023479 A KR 20240023479A KR 1020230102559 A KR1020230102559 A KR 1020230102559A KR 20230102559 A KR20230102559 A KR 20230102559A KR 20240023479 A KR20240023479 A KR 20240023479A
Authority
KR
South Korea
Prior art keywords
processing
wafer
passivation film
pattern layer
substrate
Prior art date
Application number
KR1020230102559A
Other languages
Korean (ko)
Inventor
아키히로 히라타
제시 리아오
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20240023479A publication Critical patent/KR20240023479A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/362Laser etching
    • B23K26/364Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/40Semiconductor devices

Abstract

(과제) 패시베이션막이 패턴층 상에 적층된 웨이퍼를 품질 좋게 가공할 수 있는 웨이퍼의 가공 방법을 제공하는 것이다.
(해결 수단) 기판(110)의 표면(111)에 패턴층(120)과, 패턴층(120)을 덮는 패시베이션막(130)이 형성된 웨이퍼(100)를 분할 예정 라인(112)을 따라 가공하는 웨이퍼의 가공 방법은, 분할 예정 라인(112)을 따라 제1 출력으로 레이저 광선을 조사하여, 패시베이션막(130)에 제1 가공 홈(151)을 형성하는 패시베이션막 가공 단계와, 제1 가공 홈(151)을 따라, 제1 출력보다 큰 제2 출력의 레이저 광선(21)을 조사하여, 패턴층(120)에 제2 가공 홈(152)을 형성하는 패턴층 가공 단계와, 제2 가공 홈(152)을 따라, 기판(11)을 가공하는 기판 가공 단계를 구비한다.
(Project) To provide a wafer processing method that can process wafers in which a passivation film is laminated on a pattern layer with good quality.
(Solution) Processing the wafer 100 on which the pattern layer 120 and the passivation film 130 covering the pattern layer 120 are formed on the surface 111 of the substrate 110 along the division line 112. The wafer processing method includes a passivation film processing step of forming a first processing groove 151 in the passivation film 130 by irradiating a laser beam with a first output along the division line 112, and forming the first processing groove. A pattern layer processing step of forming a second processing groove 152 in the pattern layer 120 by irradiating a laser beam 21 of a second output greater than the first output along 151, and forming the second processing groove 152. Following 152, there is a substrate processing step for processing the substrate 11.

Description

웨이퍼의 가공 방법{METHOD FOR PROCESSING WAFER} Wafer processing method {METHOD FOR PROCESSING WAFER}

본 발명은, 패턴층이 패시베이션막으로 덮인 웨이퍼의 가공 방법에 관한 것이다.The present invention relates to a method of processing a wafer whose pattern layer is covered with a passivation film.

패시베이션막과 패턴층을 한 번의 레이저로 가공하는 방법이 알려져 있다(예를 들면, 특허문헌 1 참조).A method of processing a passivation film and a pattern layer with a single laser is known (for example, see Patent Document 1).

특허문헌 1: 일본 공개특허공보 2018-026397호Patent Document 1: Japanese Patent Publication No. 2018-026397

그러나, 패턴층이 두꺼워지면 보다 큰 출력의 레이저 광선으로 가공 홈을 형성할 필요가 있어, 동일한 출력으로 가공하면 패시베이션막이 벗겨지거나, 연약해지는 등의 문제가 발생했다.However, as the pattern layer becomes thicker, it is necessary to form processing grooves with a laser beam of greater output, and problems such as peeling or weakening of the passivation film when processed with the same output occurred.

본 발명은, 이러한 문제점을 감안하여 이루어진 것으로, 그 목적은, 패시베이션막이 패턴층 상에 적층된 웨이퍼를 품질 좋게 가공할 수 있는 웨이퍼의 가공 방법을 제공하는 것이다.The present invention was made in view of these problems, and its purpose is to provide a wafer processing method that can process wafers in which a passivation film is laminated on a pattern layer with good quality.

상술한 과제를 해결하여, 목적을 달성하기 위해, 본 발명의 웨이퍼의 가공 방법은, 기판의 표면에 패턴층과, 그 패턴층을 덮는 패시베이션막이 형성된 웨이퍼를 분할 예정 라인을 따라 가공하는 웨이퍼의 가공 방법으로서,In order to solve the above-mentioned problem and achieve the purpose, the wafer processing method of the present invention is to process a wafer on which a pattern layer is formed on the surface of the substrate and a passivation film covering the pattern layer along a line scheduled to be divided. As a method,

상기 분할 예정 라인을 따라 제1 출력으로 레이저 광선을 조사하여, 상기 패시베이션막에 제1 가공 홈을 형성하는 패시베이션막 가공 단계와, 상기 제1 가공 홈을 따라, 상기 제1 출력보다 큰 제2 출력의 레이저 광선을 조사하여, 상기 패턴층에 제2 가공 홈을 형성하는 패턴층 가공 단계와, 상기 제2 가공 홈을 따라, 상기 기판을 가공하는 기판 가공 단계를 구비하는 것을 특징으로 한다.A passivation film processing step of forming a first processing groove in the passivation film by irradiating a laser beam with a first output along the division line, and forming a second output greater than the first output along the first processing groove. A pattern layer processing step of forming a second processing groove in the pattern layer by irradiating a laser beam, and a substrate processing step of processing the substrate along the second processing groove.

상기 기판 가공 단계는, 상기 기판을 분할하는 것에 의해, 복수의 칩을 제조해도 된다.In the substrate processing step, a plurality of chips may be manufactured by dividing the substrate.

패시베이션막은, 폴리이미드이어도 된다.The passivation film may be polyimide.

패시베이션막 가공 단계는, 피코초 또는 펨토초 범위의 펄스 폭을 갖는 레이저 광선을 사용할 수 있다.The passivation film processing step may use laser light with a pulse width in the picosecond or femtosecond range.

상기 제1 가공 홈은, 상기 제2 가공 홈의 폭보다 넓어도 된다.The first machining groove may be wider than the width of the second machining groove.

본 발명은, 패시베이션막을 제1 출력의 레이저 광선으로 가공한 후에, 패턴층을 제1 출력보다 큰 제2 출력의 레이저 광선으로 가공하기 때문에, 패시베이션막(130)에 대한 열 데미지를 억제하여 박리나 열화, 손상을 억제하면서, 패턴층에 대한 양호한 품질의 가공을 할 수 있어, 패시베이션막이 패턴층 상에 적층된 웨이퍼를 품질 좋게 가공할 수 있다.In the present invention, after processing the passivation film with a laser beam of a first output, the pattern layer is processed with a laser beam of a second output greater than the first output, thereby suppressing heat damage to the passivation film 130 and preventing peeling. The pattern layer can be processed with good quality while suppressing deterioration and damage, and a wafer with a passivation film laminated on the pattern layer can be processed with good quality.

도 1은, 실시 형태 1에 관련되는 웨이퍼의 가공 방법의 처리 순서를 도시하는 플로우챠트이다.
도 2는, 실시 형태 1에 관련되는 웨이퍼의 가공 방법의 가공 대상인 웨이퍼를 도시하는 사시도이다.
도 3 은, 도 2의 웨이퍼의 단면도이다.
도 4는, 도 1의 패시베이션막 가공 단계를 설명하는 단면도이다.
도 5는, 도 1의 패턴층 가공 단계를 설명하는 단면도이다.
도 6은, 도 1의 기판 가공 단계를 설명하는 단면도이다.
도 7은, 실시 형태 2에 관련되는 웨이퍼의 가공 방법의 패시베이션막 가공 단계를 설명하는 단면도이다.
도 8은, 실시 형태 2에 관련되는 웨이퍼의 가공 방법의 패시베이션막 가공 단계를 설명하는 단면도이다.
도 9는, 실시 형태 2에 관련되는 웨이퍼의 가공 방법의 패시베이션막 가공 단계를 설명하는 단면도이다.
도 10은, 실시 형태 2에 관련되는 웨이퍼의 가공 방법의 패턴층 가공 단계를 설명하는 단면도이다.
도 11은, 실시 형태 2에 관련되는 웨이퍼의 가공 방법의 패턴층 가공 단계를 설명하는 단면도이다.
도 12는, 실시 형태 2에 관련되는 웨이퍼의 가공 방법의 패턴층 가공 단계를 설명하는 단면도이다.
1 is a flowchart showing the processing sequence of the wafer processing method according to Embodiment 1.
FIG. 2 is a perspective view showing a wafer to be processed in the wafer processing method according to Embodiment 1.
FIG. 3 is a cross-sectional view of the wafer of FIG. 2.
FIG. 4 is a cross-sectional view illustrating the passivation film processing step of FIG. 1.
FIG. 5 is a cross-sectional view illustrating the pattern layer processing step of FIG. 1.
FIG. 6 is a cross-sectional view illustrating the substrate processing step of FIG. 1.
FIG. 7 is a cross-sectional view illustrating the passivation film processing step of the wafer processing method according to Embodiment 2.
FIG. 8 is a cross-sectional view illustrating the passivation film processing step of the wafer processing method according to Embodiment 2.
FIG. 9 is a cross-sectional view illustrating the passivation film processing step of the wafer processing method according to Embodiment 2.
FIG. 10 is a cross-sectional view illustrating the pattern layer processing step of the wafer processing method according to Embodiment 2.
FIG. 11 is a cross-sectional view illustrating the pattern layer processing step of the wafer processing method according to Embodiment 2.
FIG. 12 is a cross-sectional view illustrating the pattern layer processing step of the wafer processing method according to Embodiment 2.

본 발명을 실시하기 위한 형태(실시 형태)에 대하여, 도면을 참조하면서 상세하게 설명한다. 이하의 실시 형태에 기재한 내용에 의해 본 발명이 한정되는 것은 아니다. 또한, 이하에 기재한 구성 요소에는, 당업자가 용이하게 상정할 수 있는 것, 실질적으로 동일한 것이 포함된다. 또한, 이하에 기재한 구성은 적절히 조합하는 것이 가능하다. 또한, 본 발명의 요지를 일탈하지 않는 범위에서 구성의 다양한 생략, 치환 또는 변경을 행할 수 있다.The form (embodiment) for carrying out the present invention will be described in detail with reference to the drawings. The present invention is not limited to the content described in the following embodiments. In addition, the components described below include those that can be easily assumed by those skilled in the art and those that are substantially the same. Additionally, the configurations described below can be combined appropriately. Additionally, various omissions, substitutions, or changes in the structure may be made without departing from the gist of the present invention.

[실시 형태 1][Embodiment 1]

본 발명의 실시 형태 1에 관련되는 웨이퍼의 가공 방법을 도면에 기초하여 설명한다. 도 1은, 실시 형태 1에 관련되는 웨이퍼의 가공 방법의 처리 순서를 도시하는 플로우챠트이다. 실시 형태 1에 관련되는 웨이퍼의 가공 방법은, 후술하는 것과 같은 웨이퍼(100)를 가공하는 방법으로서, 도 1에 도시하는 바와 같이, 패시베이션막 가공 단계(1001)와, 패턴층 가공 단계(1002)와, 기판 가공 단계(1003)를 포함한다.A wafer processing method according to Embodiment 1 of the present invention will be described based on the drawings. FIG. 1 is a flowchart showing the processing sequence of the wafer processing method according to Embodiment 1. The wafer processing method according to Embodiment 1 is a method of processing a wafer 100 as described later, and as shown in FIG. 1, a passivation film processing step (1001) and a pattern layer processing step (1002) and a substrate processing step (1003).

도 2는, 실시 형태 1에 관련되는 웨이퍼의 가공 방법의 가공 대상인 웨이퍼(100)를 도시하는 사시도이다. 도 3은, 도 2의 웨이퍼(100)의 단면도이다.FIG. 2 is a perspective view showing a wafer 100 that is a processing target in the wafer processing method according to Embodiment 1. FIG. 3 is a cross-sectional view of the wafer 100 of FIG. 2.

실시 형태 1에 관련되는 웨이퍼의 가공 방법의 가공 대상인 웨이퍼(100)는, 도 2 및 도 3에 도시하는 바와 같이, 기판(110)의 표면(111)에 패턴층(120)과, 패턴층(120)을 덮는 패시베이션막(130)이 형성되어 있다. 기판(110)은, 예를 들어, 실리콘을 모재로 하는 원판형의 반도체 웨이퍼나 광 디바이스 웨이퍼 등이다. 기판(110)의 모재는, 본 발명에서는 이에 한정되지 않으며, 사파이어, 실리콘카바이드(SiC), 갈륨비소 등 이라도 된다. 기판(110)은, 도 2에 도시하는 바와 같이, 평탄한 표면(111)의 격자형으로 형성되는 복수의 분할 예정 라인(112)에 의해서 구획된 영역에 칩 사이즈의 디바이스 영역부(113)가 형성되어 있다.As shown in FIGS. 2 and 3, the wafer 100, which is the object of processing in the wafer processing method according to Embodiment 1, has a pattern layer 120 on the surface 111 of the substrate 110 and a pattern layer ( A passivation film 130 is formed covering 120). The substrate 110 is, for example, a disk-shaped semiconductor wafer or optical device wafer made of silicon as a base material. The base material of the substrate 110 is not limited to this in the present invention, and may be sapphire, silicon carbide (SiC), gallium arsenide, etc. As shown in FIG. 2, the substrate 110 has a chip-sized device area portion 113 formed in an area partitioned by a plurality of division lines 112 formed in a grid shape on the flat surface 111. It is done.

웨이퍼(100)는, 기판(110)의 각 디바이스 영역부(113)의 부분과, 각 디바이스 영역부(113) 상에 형성된 각 패턴층(120)의 부분 및 각 패시베이션막(130)의 부분을 포함하여 각각 구성된 복수의 디바이스 칩(도 2 참조)이 형성되어 있다.The wafer 100 includes a portion of each device region 113 of the substrate 110, a portion of each pattern layer 120 formed on each device region 113, and a portion of each passivation film 130. A plurality of device chips (see FIG. 2), each configured including a device, are formed.

패턴층(120)은, 실시 형태 1에서는, 전자 회로, 전극, 검사용 또는 평가용 소자(Test Element Group, TEG), 집적 회로(Integrated Circuit, IC) 등의 금속 패턴층이다. 패턴층(120)은, 두께가 10㎛ 이상 100㎛ 이하이며, 도 3에 도시하는 바와 같이, 패시베이션막(130)보다 충분히 두껍다. 패턴층(120)은, 웨이퍼(100)가 복수의 디바이스 칩으로 분할되었을 때에, 두께가 기판(110)과 동일한 정도 또는 기판(110)보다 두꺼워지는 경우가 있다.In Embodiment 1, the pattern layer 120 is a metal pattern layer for an electronic circuit, an electrode, an inspection or evaluation element (Test Element Group, TEG), or an integrated circuit (IC). The pattern layer 120 has a thickness of 10 μm or more and 100 μm or less, and is sufficiently thicker than the passivation film 130, as shown in FIG. 3 . When the wafer 100 is divided into a plurality of device chips, the pattern layer 120 may have a thickness similar to that of the substrate 110 or may be thicker than the substrate 110 .

패시베이션막(130)은, 실시 형태 1에서는 폴리이미드막이지만, 본 발명에서는 이에 한정되지 않고, 산화막이나 질화막이어도 좋다. 패시베이션막(130)은, 두께가 2㎛ 이상 10㎛ 이하이며, 패턴층(120)보다 충분히 얇다. 패시베이션막(130)은, 기판 가공 단계(1003) 후에 제거하는 일시적인 보호막이 아니라, 웨이퍼(100)가 분할되어 제조된 복수의 디바이스 칩의 상면에 디바이스 칩을 구성하는 패턴층(120)이나 기판(110)의 디바이스 영역부(113)의 부분을 보호하기 위해서 남겨진다. 즉, 패시베이션막(130)은, 웨이퍼(100)가 복수의 디바이스 칩으로 분할되었을 때에도, 벗겨져 있지 않은 것이 바람직하다.The passivation film 130 is a polyimide film in Embodiment 1, but the present invention is not limited to this and may be an oxide film or a nitride film. The passivation film 130 has a thickness of 2 ㎛ or more and 10 ㎛ or less, and is sufficiently thinner than the pattern layer 120. The passivation film 130 is not a temporary protective film to be removed after the substrate processing step 1003, but is a pattern layer 120 or a substrate ( It is left to protect a portion of the device area portion 113 of 110). That is, the passivation film 130 is preferably not peeled off even when the wafer 100 is divided into a plurality of device chips.

웨이퍼(100)는, 실시 형태 1에서는, 도 2에 도시하는 바와 같이, 기판(110)의 표면(111)의 이면 측의 이면(114)에 지지 부재(141)가 부착되고, 지지 부재(141)의 외측 가장자리부에 환형의 프레임(142)이 장착되어 있지만, 본 발명에서는 이것에 한정되지 않는다.In Embodiment 1, the wafer 100 has a support member 141 attached to the back surface 114 on the back side of the surface 111 of the substrate 110, as shown in FIG. 2, and the support member 141 ), an annular frame 142 is mounted on the outer edge, but the present invention is not limited to this.

지지 부재(141)는, 가요성과 비점착성을 갖는 기재층과, 기재층에 적층되고 또한 가요성과 점착성을 갖는 점착층을 갖는 점착 테이프, 또는 점착층을 갖지 않는 열 가소성의 수지로 구성된 시트가 사용된다.The support member 141 is made of an adhesive tape having a flexible and non-adhesive base layer and an adhesive layer laminated on the base layer and being flexible and adhesive, or a sheet made of a thermoplastic resin without an adhesive layer. do.

지지 부재(141)는, 점착성을 갖지 않는 열가소성 수지 시트의 경우, 폴리올레핀계 시트, 폴리에틸렌 시트, 폴리프로필렌 시트, 폴리스티렌 시트가 바람직하고, 프레임(142)이나 웨이퍼(100)에는 열 압착으로 부착된다.In the case of a non-adhesive thermoplastic resin sheet, the support member 141 is preferably a polyolefin sheet, polyethylene sheet, polypropylene sheet, or polystyrene sheet, and is attached to the frame 142 or the wafer 100 by heat compression.

지지 부재(141)는, 최초로부터 시트 형상일 필요는 없고, 분체나 액체를 웨이퍼(100)의 이면(104)(기판(110)의 이면(114))에 공급하고, 열 압착이나 압박, 스핀 코트에 의해 웨이퍼(100)의 이면(104)을 덮는 시트 형상으로 성형해도 좋다.The support member 141 does not need to be in the form of a sheet from the beginning, and supplies powder or liquid to the back surface 104 of the wafer 100 (back surface 114 of the substrate 110), and can be used for thermal compression, compression, or spin. It may be formed into a sheet shape that covers the back surface 104 of the wafer 100 by coating.

도 4는, 도 1의 패시베이션막 가공 단계(1001)를 설명하는 단면도이다. 패시베이션막 가공 단계(1001)는, 도 4에 도시하는 바와 같이, 분할 예정 라인(112)을 따라 제1 출력으로 레이저 광선(11)을 조사하여, 패시베이션막(130)에 제1 가공 홈(151)을 형성하는 단계이다.FIG. 4 is a cross-sectional view illustrating the passivation film processing step 1001 of FIG. 1. In the passivation film processing step 1001, as shown in FIG. 4, the laser beam 11 is irradiated with a first output along the division line 112, and the first processing groove 151 is formed on the passivation film 130. ) is the stage of forming.

패시베이션막 가공 단계(1001)에서는, 도 4에 도시하는 바와 같이, 레이저 조사기(10)에 의해, 패시베이션막(130)에 대하여 흡수성을 갖는 파장의 레이저 광선(11)을, 제1 출력으로, 웨이퍼(100)의 패시베이션막(130)이 형성된 측의 면(웨이퍼(100)의 표면(101), 패시베이션막(130)의 노출면(131))을 향해 조사하면서, 도시하지 않은 구동원에 의해 웨이퍼(100)를 레이저 조사기(10)에 대하여 분할 예정 라인(112)을 따라 상대적으로 이송 이동시키는 것에 의해, 레이저 광선(11)으로 패시베이션막(130)을 분할 예정 라인(112)을 따라 레이저 가공(소위 어블레이션 가공)하여, 분할 예정 라인(112)을 따라 패시베이션막(130)을 제거하고, 패시베이션막(130)을 관통하여 패턴층(120)에 도달하는 깊이의 제1 가공 홈(151)을 형성한다.In the passivation film processing step 1001, as shown in FIG. 4, the laser irradiator 10 emits a laser beam 11 having a wavelength that is absorptive to the passivation film 130 as the first output to the wafer. The wafer ( By transporting and moving 100 relative to the laser irradiator 10 along the division line 112, the passivation film 130 is laser processed (so-called) along the division line 112 with the laser beam 11. ablation processing) to remove the passivation film 130 along the division line 112 and form a first processing groove 151 with a depth that penetrates the passivation film 130 and reaches the pattern layer 120. do.

실시 형태 1에 관련되는 웨이퍼의 가공 방법은, 레이저 광선(11)의 조사에 의해 패시베이션막(130)을 가공하기 때문에, 리소그래피로 패시베이션막(130)을 가공할 필요가 없어지기 때문에, 패시베이션막(130)의 가공에 관련되는 비용을 저감할 수 있다.In the wafer processing method according to Embodiment 1, since the passivation film 130 is processed by irradiation of the laser beam 11, there is no need to process the passivation film 130 by lithography, so the passivation film ( 130) costs related to processing can be reduced.

도 5는, 도 1의 패턴층 가공 단계(1002)를 설명하는 단면도이다. 패턴층 가공 단계(1002)는, 도 5에 도시하는 바와 같이, 패시베이션막 가공 단계(1001)에서 형성한 제1 가공 홈(151)을 따라, 제1 출력보다 큰 제2 출력의 레이저 광선(21)을 조사하여, 패턴층(120)에 제2 가공 홈(152)을 형성하는 단계이다.FIG. 5 is a cross-sectional view illustrating the pattern layer processing step 1002 of FIG. 1. As shown in FIG. 5, the pattern layer processing step 1002 applies a laser beam 21 of a second output greater than the first output along the first processing groove 151 formed in the passivation film processing step 1001. ) is a step of forming a second processing groove 152 in the pattern layer 120.

패턴층 가공 단계(1002)에서는, 도 5에 도시하는 바와 같이, 레이저 조사기(20)에 의해, 패턴층(120)에 대하여 흡수성을 갖는 파장의 레이저 광선(21)을, 제1 출력보다 큰 제2 출력으로, 웨이퍼(100)에 형성한 제1 가공 홈(151)의 바닥면에 노출된 패턴층(120)을 향해 조사하면서, 도시하지 않은 구동원에 의해 웨이퍼(100)를 레이저 조사기(20)에 대하여 제1 가공 홈(151)의 연장되는 방향을 따라 상대적으로 이송 이동시키는 것에 의해, 레이저 광선(21)으로 패턴층(120)을 제1 가공 홈(151)의 연장되는 방향을 따라 레이저 가공(소위 어블레이션 가공)하여, 제1 가공 홈(151)의 연장되는 방향을 따라 패턴층(120)을 제거하고, 제1 가공 홈(151)의 바닥면으로부터 추가로 패턴층(120)을 관통하여 기판(110)의 표면(111)에 도달하는 깊이의 제2 가공 홈(152)을 형성한다. 또한, 제1 가공 홈(151)의 연장되는 방향은, 분할 예정 라인(112)을 따른 방향이다.In the pattern layer processing step 1002, as shown in FIG. 5, the laser beam 21 having a wavelength that is absorbable to the pattern layer 120 is emitted by the laser irradiator 20 at a first output greater than the first output. With output 2, the wafer 100 is irradiated by the laser irradiator 20 by a drive source (not shown) while irradiating the pattern layer 120 exposed on the bottom surface of the first processing groove 151 formed on the wafer 100. By relatively transporting and moving along the extending direction of the first processing groove 151, the pattern layer 120 is laser processed along the extending direction of the first processing groove 151 with the laser beam 21. (So-called ablation processing), the pattern layer 120 is removed along the extending direction of the first processing groove 151, and the pattern layer 120 is further penetrated from the bottom surface of the first processing groove 151. Thus, a second processing groove 152 is formed whose depth reaches the surface 111 of the substrate 110. Additionally, the direction in which the first processing groove 151 extends is along the division line 112 .

여기서, 패시베이션막 가공 단계(1001)에서 가공하는 패시베이션막(130)은, 폴리이미드막, 산화막이나 질화막이며, 패턴층(120)에 비해 얇기 때문에, 패턴층(120)에 제2 가공 홈(152)을 형성하는 것이 가능한 평균 출력의 레이저 광선을 조사하면, 열 데미지를 받아 박리나 열화, 손상이 일어나기 쉽기 때문에, 패턴층(120)으로의 제2 가공 홈(152)의 형성(패턴층(120)의 분할)에 적합한 평균 출력보다 작은 평균 출력의 레이저 광선의 조사에 의해 가공할 필요가 있다.Here, the passivation film 130 processed in the passivation film processing step 1001 is a polyimide film, an oxide film, or a nitride film, and is thinner than the pattern layer 120, so a second processing groove 152 is formed in the pattern layer 120. ), thermal damage is likely to occur and peeling, deterioration, and damage occur when a laser beam with an average power capable of forming the pattern layer 120 is formed (pattern layer 120 It is necessary to process it by irradiation of a laser beam with an average power smaller than the average power suitable for the division of ).

한편, 패턴층 가공 단계(1002)에서 가공하는 패턴층(120)은, 전자 회로, 전극, 검사용 또는 평가용 소자, 집적 회로 등의 금속 패턴층을 포함하는 배선 구조를 포함하고, 패시베이션막(130)으로의 제1 가공 홈(151)의 형성(패시베이션막(130)의 분할)에 적합한 평균 출력보다 작은 평균 출력의 레이저 광선의 조사에서는 제2 가공 홈(152)의 형성을 할 수 없기 때문에, 패시베이션막(130)의 분할에 적합한 평균 출력보다 큰 평균 출력의 레이저 광선의 조사에 의해 가공할 필요가 있다. 이 때문에, 실시 형태 1과 관련되는 웨이퍼의 가공 방법은, 패시베이션막(130)을 가공하는 패시베이션막 가공 단계(1001)와 패턴층(120)을 가공하는 패턴층 가공 단계(1002)의 2개의 단계를 구비하고, 2개의 단계에서 조사하는 레이저 광선을 변경하는 것에 의해, 패시베이션막(130)에 대한 열 데미지를 억제하여 박리나 열화, 손상을 억제하면서, 패턴층(120)에 대한 양호한 품질의 가공을 실현 가능하게 하고 있다.Meanwhile, the pattern layer 120 processed in the pattern layer processing step 1002 includes a wiring structure including a metal pattern layer such as an electronic circuit, an electrode, an inspection or evaluation element, an integrated circuit, and a passivation film ( 130), since the second processing groove 152 cannot be formed by irradiation of a laser beam with an average power lower than the average power suitable for forming the first processing groove 151 (division of the passivation film 130). , it is necessary to process it by irradiation of a laser beam with an average output greater than the average output suitable for dividing the passivation film 130. For this reason, the wafer processing method according to Embodiment 1 includes two steps: a passivation film processing step 1001 for processing the passivation film 130 and a pattern layer processing step 1002 for processing the pattern layer 120. Provided, by changing the laser beam irradiated in two stages, heat damage to the passivation film 130 is suppressed, peeling, deterioration, and damage are suppressed, and the pattern layer 120 is processed with good quality. is making it feasible.

이 때문에, 실시 형태 1에 관련되는 웨이퍼의 가공 방법에서는, 패시베이션막 가공 단계(1001)에서 조사하는 레이저 광선(11)의 평균 출력인 제1 출력은, 패턴층 가공 단계(1002)에서 조사하는 레이저 광선(21)의 평균 출력인 제2 출력보다 작다. 또는, 패시베이션막 가공 단계(1001)에서 조사하는 레이저 광선(11)의 1 스폿 부근의 에너지 밀도는, 패턴층 가공 단계(1002)에서 조사하는 레이저 광선(21)의 1 스폿 부근의 에너지 밀도보다 작다.For this reason, in the wafer processing method according to Embodiment 1, the first output, which is the average output of the laser beam 11 irradiated in the passivation film processing step 1001, is the laser beam irradiated in the pattern layer processing step 1002. It is smaller than the second output, which is the average output of the light ray 21. Alternatively, the energy density around 1 spot of the laser beam 11 irradiated in the passivation film processing step 1001 is smaller than the energy density around 1 spot of the laser beam 21 irradiated in the pattern layer processing step 1002. .

실시 형태 1에서는, 패시베이션막(130)이, 열에 약하고, 열에 의해 용융할 우려가 있는 폴리이미드막이기 때문에, 이러한 평균 출력이 작은 레이저 광선(11)의 사용에 의해, 폴리이미드막의 박리나 열화, 손상뿐만 아니라 용융도 억제할 수 있기 때문에, 패시베이션막(130)에 대한 열 데미지를 억제하는 작용 효과가 보다 현저하게 된다. 또한, 패시베이션막(130)이 산화막이나 질화막인 경우에도, 산화막이나 질화막의 박리나 열화, 손상을 억제할 수 있다.In Embodiment 1, since the passivation film 130 is a polyimide film that is weak to heat and may melt due to heat, the use of the laser beam 11 with such a low average output causes peeling and deterioration of the polyimide film. Since not only damage but also melting can be suppressed, the effect of suppressing heat damage to the passivation film 130 becomes more significant. Additionally, even when the passivation film 130 is an oxide film or a nitride film, peeling, deterioration, or damage to the oxide film or nitride film can be suppressed.

실시 형태 1에서는, 또한, 패턴층(120)이, 두께가 10㎛ 이상 100㎛ 이하로 두껍기 때문에, 이러한 평균 출력이 큰 레이저 광선(21)의 사용에 의해, 패턴층(120)에 대한 양호한 품질의 가공을 실현 가능하게 하는 작용 효과가 보다 현저한 것으로 된다. 또한, 실시 형태 1에서는, 레이저 광선(11)의 평균 출력(제1 출력)은, 예를 들어, 1.1W이고, 레이저 광선(21)의 평균 출력(제2 출력)은, 예를 들어, 6.4W이다.In Embodiment 1, since the pattern layer 120 is thick, with a thickness of 10 μm or more and 100 μm or less, the use of the laser beam 21 with such a large average output provides good quality for the pattern layer 120. The effect of making processing feasible becomes more remarkable. Additionally, in Embodiment 1, the average power (first output) of the laser beam 11 is, for example, 1.1 W, and the average power (second output) of the laser beam 21 is, for example, 6.4 W. It's W.

레이저 광선(11)은, 펄스형이며, 피코초 또는 펨토초 범위의 펄스 폭을 가지는 것이 바람직하다. 여기에서, 피코초 또는 펨토초의 범위의 펄스 폭이란, 실시 형태 1에서는, 10-15초 이상 10-12초 이하의 펄스 폭을 가리킨다. 실시 형태 1에 관련되는 웨이퍼의 가공 방법은, 이와 같이 레이저 광선(11)의 펄스 폭을 피코초 또는 펨토초의 범위로 하는 것에 의해, 더욱, 패시베이션막 가공 단계(1001)에서의 패시베이션막(130)에 대한 열 데미지를 억제할 수 있다. 또한, 레이저 광선(11)의 펄스 폭이 10-15초 미만인 경우에는, 현재 가지고 있는 기술에서는 곤란하고, 한편, 레이저 광선(11)의 펄스 폭이 10-12초보다 큰 경우에는, 패시베이션막(130)에 대한 열 데미지가 커져 버릴 우려가 있다.The laser beam 11 is preferably pulsed and has a pulse width in the picosecond or femtosecond range. Here, the pulse width in the range of picoseconds or femtoseconds refers to a pulse width of 10 -15 seconds or more and 10 -12 seconds or less in Embodiment 1. In the wafer processing method according to Embodiment 1, the pulse width of the laser beam 11 is set in the range of picoseconds or femtoseconds, and further, the passivation film 130 in the passivation film processing step 1001 Heat damage can be suppressed. In addition, when the pulse width of the laser beam 11 is less than 10 -15 seconds, it is difficult with the currently available technology. On the other hand, when the pulse width of the laser beam 11 is greater than 10 -12 seconds, the passivation film ( 130) There is a risk that heat damage to the body may increase.

또한, 레이저 광선(11)은, 레이저 광선(21)보다도, 반복 주파수가 큰 것이 바람직하다. 또한, 레이저 광선(11)은, 레이저 광선(21)보다, 웨이퍼(100)에 대한 집광점의 이송 속도가 빠른 것이 바람직하다.Additionally, it is preferable that the laser beam 11 has a higher repetition frequency than the laser beam 21. In addition, it is preferable that the laser beam 11 has a faster transfer speed of the converging point with respect to the wafer 100 than that of the laser beam 21.

실시 형태 1에 관련되는 웨이퍼의 가공 방법은, 이와 같이 레이저 광선(11)의 반복 주파수를 레이저 광선(21)보다 크게 하고, 레이저 광선(11)의 집광점의 이송 속도를 레이저 광선(21)보다 빠르게 하는 것에 의해, 더욱, 패시베이션막 가공 단계(1001)에서의 패시베이션막(130)에 대한 열 데미지를 억제하면서, 패턴층(120)에 대한 양호한 품질의 가공을 실현 가능하게 하고 있다.In the wafer processing method according to Embodiment 1, the repetition frequency of the laser beam 11 is made larger than that of the laser beam 21, and the transfer speed of the converging point of the laser beam 11 is set to be faster than that of the laser beam 21. By doing so quickly, it is possible to achieve good quality processing of the pattern layer 120 while suppressing heat damage to the passivation film 130 in the passivation film processing step 1001.

또한, 실시 형태 1에서는, 레이저 광선(11)의 반복 주파수는, 예를 들어, 3000kHz이고, 레이저 광선(21)의 반복 주파수는, 예를 들어, 800kHz이다. 또한, 실시 형태 1에서는, 레이저 광선(11)의 집광점의 이송 속도는, 예를 들어, 1000mm/s이고, 레이저 광선(21)의 집광점의 이송 속도는, 예를 들어, 850mm/s이다.Additionally, in Embodiment 1, the repetition frequency of the laser beam 11 is, for example, 3000 kHz, and the repetition frequency of the laser beam 21 is, for example, 800 kHz. Additionally, in Embodiment 1, the transport speed of the converging point of the laser beam 11 is, for example, 1000 mm/s, and the transport speed of the converging point of the laser beam 21 is, for example, 850 mm/s. .

또한, 패시베이션막 가공 단계(1001)에서 형성하는 제1 가공 홈(151)의 폭(161)은, 패턴층 가공 단계(1002)에서 형성하는 제2 가공 홈(152)의 폭(162)보다 넓다. 이 때문에, 실시 형태 1에 관련되는 웨이퍼의 가공 방법은, 패턴층 가공 단계(1002)에서 제2 가공 홈(152)을 형성하기 위해 조사하는 레이저 광선(21)이, 제1 가공 홈(151)의 가장자리나 제1 가공 홈(151)으로부터 벗어나 패시베이션막(130)을 조사해 버려 패시베이션막(130)을 박리하거나 열화나 손상하거나 하는 것을 억제할 수 있다.In addition, the width 161 of the first processing groove 151 formed in the passivation film processing step 1001 is wider than the width 162 of the second processing groove 152 formed in the pattern layer processing step 1002. . For this reason, in the wafer processing method according to Embodiment 1, the laser beam 21 irradiated to form the second processing groove 152 in the pattern layer processing step 1002 is used to form the first processing groove 151. It is possible to prevent peeling, deterioration, or damage of the passivation film 130 by irradiating the passivation film 130 away from the edge or the first processing groove 151.

도 6은, 도 1의 기판 가공 단계(1003)를 설명하는 단면도이다. 기판 가공 단계(1003)는, 도 6에 도시하는 바와 같이, 제2 가공 홈(152)을 따라, 기판(110)을 가공하는 단계이다. 또한, 제2 가공 홈(152)의 연장되는 방향은, 분할 예정 라인(112)을 따른 방향이다.FIG. 6 is a cross-sectional view illustrating the substrate processing step 1003 of FIG. 1. The substrate processing step 1003 is a step of processing the substrate 110 along the second processing groove 152, as shown in FIG. 6 . Additionally, the direction in which the second processing groove 152 extends is along the division line 112 .

기판 가공 단계(1003)에서는, 여러 가지 방법에 의해, 제2 가공 홈(152)의 연장되는 방향을 따라, 즉 분할 예정 라인(112)을 따라 기판(110)을 가공하여, 제2 가공 홈(152)의 바닥면으로부터 추가로 기판(110)을 두께 방향의 하방으로 파고 들어가 제3 가공 홈(153)(도 6 참조)을 형성한다.In the substrate processing step 1003, the substrate 110 is processed along the extending direction of the second processing groove 152, that is, along the division line 112, by various methods, and the second processing groove ( The substrate 110 is further dug downward in the thickness direction from the bottom surface of 152) to form a third processing groove 153 (see FIG. 6).

기판 가공 단계(1003)에서는, 실시 형태 1에서는 추가적으로, 제3 가공 홈(153)의 바닥면을 기판(110)의 이면(114)(웨이퍼(100)의 이면(104))에 도달시켜 기판(110)을 관통시키는 것에 의해, 기판(110)을 분할 예정 라인(112)을 따라 분할하여, 웨이퍼(100)를 분할하여, 복수의 디바이스 칩을 제조한다.In the substrate processing step 1003, in Embodiment 1, the bottom surface of the third processing groove 153 is additionally brought to the back surface 114 of the substrate 110 (back surface 104 of the wafer 100) to form a substrate ( By passing through 110, the substrate 110 is divided along the division line 112, and the wafer 100 is divided to manufacture a plurality of device chips.

기판 가공 단계(1003)에서는, 실시 형태 1에서는, 제2 가공 홈(152)의 폭(162)보다 좁은 폭(163)의 제3 가공 홈(153)을 형성한다. 이 때문에, 실시 형태 1에 관련되는 웨이퍼의 가공 방법은, 기판 가공 단계(1003)에서 제3 가공 홈(153)을 형성할 때에, 제1 가공 홈(151)의 가장자리나 제1 가공 홈(151)으로부터 벗어나 패시베이션막(130)을 가공해 버려 패시베이션막(130)을 박리하거나 열화나 손상하거나 하는 것을 억제할 수 있음과 함께, 제2 가공 홈(152)의 가장자리나 제2 가공 홈(152)으로부터 벗어나 패턴층(120)을 가공해 버려 패턴층(120)을 박리하거나 열화나 손상하거나 하는 것을 억제할 수 있다.In the substrate processing step 1003, in Embodiment 1, the third processing groove 153 is formed with a width 163 narrower than the width 162 of the second processing groove 152. For this reason, in the wafer processing method according to Embodiment 1, when forming the third processing groove 153 in the substrate processing step 1003, the edge of the first processing groove 151 or the first processing groove 151 ), it is possible to prevent the passivation film 130 from peeling, deteriorating, or damaging the passivation film 130 by processing it, and the edge of the second processing groove 152 or the second processing groove 152 It is possible to prevent peeling, deterioration, or damage of the pattern layer 120 by processing the pattern layer 120 away from the surface.

기판 가공 단계(1003)는, 실시 형태 1에서는, 예를 들어, 이하에 설명하는 제1 예, 제2 예, 제3 예, 제4 예 및 제5 예의 방법으로 실시할 수 있다. 또한, 기판 가공 단계(1003)는, 본 발명에서는 이에 한정되지 않고, 제1 예~제5 예의 방법의 일부를 조합하는 등을 하여 실시해도 좋다.In Embodiment 1, the substrate processing step 1003 can be performed, for example, by the methods of the first, second, third, fourth, and fifth examples described below. In addition, the substrate processing step 1003 is not limited to this in the present invention, and may be performed by combining some of the methods of Examples 1 to 5, etc.

기판 가공 단계(1003)는, 제1 예의 방법에서는, 플라즈마 에칭에 의해 실시한다. 기판 가공 단계(1003)의 제1 예에서는, 구체적으로는, 제1 가공 홈(151), 제2 가공 홈(152) 및 제3 가공 홈(153)의 측면을 측면 보호막으로 덮는 측면 보호막 퇴적 단계와, 플라즈마 에칭에 의해 제2 가공 홈(152)의 바닥면 또는 제3 가공 홈(153)의 바닥면을 웨이퍼(100)의 두께 방향의 하방으로 파고 들어가는 깊게 파기 가공 단계를 구비한다.The substrate processing step 1003 is performed by plasma etching in the first example method. In the first example of the substrate processing step 1003, specifically, the side protective film deposition step of covering the side surfaces of the first processing groove 151, the second processing groove 152, and the third processing groove 153 with a side protective film. and a deep digging processing step in which the bottom surface of the second processing groove 152 or the bottom surface of the third processing groove 153 is dug downward in the thickness direction of the wafer 100 by plasma etching.

측면 보호막 퇴적 단계는, 소정의 플라즈마 가스를 웨이퍼(100)의 표면(101) 측으로부터 공급하고, 공급한 플라즈마 가스에 의해 측면 보호막을 퇴적하는 단계이다. 깊게 파기 가공 단계는, 측면 보호막 퇴적 단계에서 측면 보호막을 퇴적한 후, 측면 보호막 퇴적 단계와는 상이한 소정의 플라즈마 가스를 웨이퍼(100)의 표면(101) 측으로부터 공급하여, 공급한 플라즈마 가스에 의해 제3 가공 홈(153)의 바닥면에 퇴적된 측면 보호막을 제거하고, 제3 가공 홈(153)의 바닥면의 기판(110)을 플라즈마 에칭하여 제3 가공 홈(153)을 깊게 파기 가공하는 단계이다.The side protective film deposition step is a step of supplying a predetermined plasma gas from the surface 101 side of the wafer 100 and depositing a side protective film using the supplied plasma gas. In the deep digging processing step, after depositing the side protective film in the side protective film deposition step, a predetermined plasma gas different from that in the side protective film deposition step is supplied from the surface 101 side of the wafer 100, and the supplied plasma gas The side protective film deposited on the bottom surface of the third processing groove 153 is removed, and the substrate 110 on the bottom surface of the third processing groove 153 is plasma etched to deepen the third processing groove 153. It's a step.

기판 가공 단계(1003)의 제1 예에서는, 실시 형태 1에서는, 측면 보호막 퇴적 단계와 깊게 파기 가공 단계를 별도의 공정에서 교대로 반복해서 행하는 소위 보쉬 프로세스를 실시하는 것에 의해, 제1 가공 홈(151), 제2 가공 홈(152) 및 제3 가공 홈(153)의 측면의 에칭량을 제3 가공 홈(153)의 바닥면의 에칭량보다 충분히 작게 하여 높은 애스펙트비의 제3 가공 홈(153)을 형성한다. 또한, 기판 가공 단계(1003)의 제1 예에서는, 본 발명에서는 이에 한정되지 않고, 측면 보호막 퇴적 단계와 플라즈마 에칭 단계를 동시에 병행하여 실시하여, 높은 애스펙트비의 제3 가공 홈(153)을 형성해도 좋다.In the first example of the substrate processing step 1003, in Embodiment 1, a so-called Bosch process is performed in which the side protective film deposition step and the deep digging processing step are alternately repeated in separate processes to form a first processing groove ( 151), the etching amount of the side surfaces of the second processing groove 152 and the third processing groove 153 is sufficiently smaller than the etching amount of the bottom surface of the third processing groove 153 to form a third processing groove with a high aspect ratio ( 153). In addition, in the first example of the substrate processing step 1003, the present invention is not limited to this, and the side protective film deposition step and the plasma etching step are performed simultaneously to form a third processing groove 153 with a high aspect ratio. It's also good.

기판 가공 단계(1003)는, 제2 예의 방법에서는, 절삭 블레이드를 사용한 절삭 가공에 의해 실시한다. 기판 가공 단계(1003)의 제2 예에서는, 구체적으로는, 소정의 스핀들의 선단에 장착되어 스핀들에 의해 Y축 방향을 따른 축심 둘레의 회전 동작이 가해진 폭(162)보다 얇은 절삭 블레이드를, 소정의 승강 유닛에 의해 Z축 방향을 따라 이동시켜 제2 가공 홈(152)의 바닥면으로부터 기판(110)에 소정의 깊이로 절입시킨 후, 소정의 구동원에 의해 스핀들(절삭 블레이드)을 웨이퍼(100)에 대하여 제2 가공 홈(152)의 연장되는 방향을 따라 상대적으로 이송 이동시키는 것에 의해, 절삭 블레이드로 기판(110)을 분할 예정 라인(112)을 따라 절삭 가공하여, 분할 예정 라인(112)을 따라 기판(1010)을 관통하여 기판(110)의 이면(114)에 도달하는 깊이의 제3 가공 홈(153)을 형성하여, 기판(110)을 분할 예정 라인(112)을 따라 분할한다.In the second example method, the substrate processing step 1003 is performed by cutting using a cutting blade. In the second example of the substrate processing step 1003, specifically, a cutting blade thinner than the width 162, which is mounted on the tip of a predetermined spindle and subjected to a rotational motion around the axis along the Y-axis direction by the spindle, is predetermined. After moving along the Z-axis direction by the lifting unit of the second processing groove 152 and cutting it into the substrate 110 to a predetermined depth, the spindle (cutting blade) is moved to the wafer 100 by a predetermined driving source. ), the substrate 110 is cut along the division line 112 with a cutting blade by relatively moving the second processing groove 152 along the extending direction, thereby forming the division line 112. A third processing groove 153 is formed along the substrate 1010 and has a depth reaching the back surface 114 of the substrate 110, thereby dividing the substrate 110 along the division line 112.

기판 가공 단계(1003)는, 제3 예의 방법에서는, 웨이퍼(100)의 기판(110)에 대하여 투과성을 갖는 파장의 레이저 광선의 조사에 의해 실시한다. 기판 가공 단계(1003)의 제3 예에서는, 구체적으로는, 소정의 레이저 조사기에 의해, 웨이퍼(100)의 기판(110)에 대하여 투과성을 갖는 파장의 레이저 광선을, 웨이퍼(100)에 형성한 제2 가공 홈(152)의 바닥면에 노출된 기판(110)을 향해 조사하면서, 도시하지 않은 구동원에 의해 웨이퍼(100)를 이 레이저 조사기에 대하여 분할 예정 라인(112)을 따라 상대적으로 이송 이동시키는 것에 의해, 이 레이저 광선에 의해, 분할 예정 라인(112)을 따라, 기판(110)의 내부에 개질층과, 개질층을 기점으로 표면(111) 및 이면(114)을 향해 신전하는 크랙을 형성하고, 이 개질층 또는 크랙을 제3 가공 홈(153)으로서, 기판(110)을 분할 예정 라인(112)을 따라 분할한다. 여기서, 개질층은, 밀도, 굴절률, 기계적 강도나 그 밖의 물리적 특성이 주위의 그것과는 상이한 상태가 된 영역인 것을 의미하고, 용융 처리 영역, 크랙 영역, 절연 파괴 영역, 굴절률 변화 영역, 및 이들 영역이 혼재된 영역 등을 예시할 수 있다.In the third example method, the substrate processing step 1003 is performed by irradiating a laser beam of a wavelength having transparency to the substrate 110 of the wafer 100. In the third example of the substrate processing step 1003, specifically, a laser beam having a wavelength that is transparent to the substrate 110 of the wafer 100 is formed on the wafer 100 by a predetermined laser irradiator. While irradiating toward the substrate 110 exposed on the bottom surface of the second processing groove 152, the wafer 100 is relatively transported and moved along the division line 112 with respect to the laser irradiator by a drive source (not shown). By doing so, this laser beam creates a modified layer inside the substrate 110 along the division line 112, and cracks extending toward the front surface 111 and the back surface 114 starting from the modified layer. The substrate 110 is divided along the division line 112 using this modified layer or crack as the third processing groove 153. Here, the modified layer means a region in which density, refractive index, mechanical strength or other physical properties are different from those of the surrounding area, and includes a melt-processed region, a cracked region, an insulating breakdown region, a refractive index change region, and these. Examples include areas where areas are mixed.

기판 가공 단계(1003)는, 제4 예의 방법에서는, 제3 예와 동일한 레이저 광선의 조사에 부가하여, 추가적으로, 기판(110)의 이면(114) 측의 연삭 가공에 의해 실시한다. 기판 가공 단계(1003)의 제4 예에서는, 구체적으로는, 제3 예와 마찬가지로 레이저 광선을 조사하여 개질층과 크랙을 형성한 후, 소정의 스핀들의 선단에 장착되어 스핀들에 의해 Z축 방향을 따른 축심 둘레의 회전 동작이 가해진 연삭 지석을 환형으로 배치한 연삭 휠을, 소정의 승강 유닛에 의해 Z축 방향을 따라 이동시켜, 하방에 위치된 웨이퍼(100)의 기판(110)의 이면(114) 측에 접촉시켜 압박하는 것에 의해, 연삭 지석으로 기판(110)을 소정의 두께까지 연삭하여 제3 가공 홈(153)(크랙)을 이면(114) 측에 도달시켜, 기판(110)을 분할 예정 라인(112)을 따라 분할한다.In the method of the fourth example, the substrate processing step 1003 is performed by grinding the back surface 114 side of the substrate 110 in addition to irradiation of the same laser beam as in the third example. In the fourth example of the substrate processing step (1003), specifically, as in the third example, a modified layer and a crack are formed by irradiating a laser beam, and then the modified layer and the crack are formed, and then the spindle is mounted on the tip of the spindle and moves in the Z-axis direction by the spindle. A grinding wheel having grinding stones arranged in an annular shape and subject to rotational motion around the axis is moved along the Z-axis direction by a predetermined lifting unit to move the back surface 114 of the substrate 110 of the wafer 100 positioned below. ) By contacting and pressing the side, the substrate 110 is ground to a predetermined thickness with a grinding wheel, and the third processing groove 153 (crack) is made to reach the back surface 114 side, dividing the substrate 110. Divide along the predetermined line 112.

기판 가공 단계(1003)는, 제5 예의 방법에서는, 웨이퍼(100)의 기판(110)에 대하여 흡수성을 갖는 파장의 레이저 광선의 조사에 의해 실시한다. 기판 가공 단계(1003)의 제5 예에서는, 구체적으로는, 소정의 레이저 조사기에 의해, 웨이퍼(100)의 기판(110)에 대하여 흡수성을 갖는 파장의 레이저 광선을, 웨이퍼(100)에 형성한 제2 가공 홈(152)의 바닥면에 노출된 기판(110)을 향해 조사하면서, 도시하지 않은 구동원에 의해 웨이퍼(100)를 이 레이저 조사기에 대하여 분할 예정 라인(112)을 따라 상대적으로 이송 이동시키는 것에 의해, 이 레이저 광선으로 기판(110)을 분할 예정 라인(112)을 따라 레이저 가공(소위 어블레이션 가공)하여, 분할 예정 라인(112)을 따라 기판(110)을 관통하여 기판(110)의 이면(114)에 도달하는 깊이의 제3 가공 홈(153)을 형성하여, 기판(110)을 분할 예정 라인(112)을 따라 분할한다.In the fifth example method, the substrate processing step 1003 is performed by irradiating a laser beam of a wavelength having absorptive properties to the substrate 110 of the wafer 100. In the fifth example of the substrate processing step 1003, specifically, a laser beam having a wavelength that is absorptive to the substrate 110 of the wafer 100 is formed on the wafer 100 by a predetermined laser irradiator. While irradiating toward the substrate 110 exposed on the bottom surface of the second processing groove 152, the wafer 100 is relatively transported and moved along the division line 112 with respect to the laser irradiator by a drive source (not shown). By doing this, the substrate 110 is laser processed (so-called ablation processing) along the division line 112 with this laser beam, and the substrate 110 is penetrated along the division line 112. By forming a third processing groove 153 with a depth reaching the back surface 114 of , the substrate 110 is divided along the division line 112.

이상과 같은 구성을 갖는 실시 형태 1에 관련되는 웨이퍼의 가공 방법은, 패시베이션막(130)을 제1 출력의 레이저 광선(11)으로 가공한 후에, 패턴층(120)을 제1 출력보다 큰 제2 출력의 레이저 광선(21)으로 가공하기 때문에, 패시베이션막(130)에 대한 열 데미지를 억제하여 박리나 열화, 손상을 억제하면서, 패턴층(120)에 대한 양호한 품질의 가공을 할 수 있고, 패시베이션막(130)이 패턴층(120)의 위에 적층된 웨이퍼(100)를 품질 좋게 가공할 수 있다는 작용 효과를 나타낸다.In the wafer processing method according to Embodiment 1 having the above configuration, after processing the passivation film 130 with the laser beam 11 of the first output, the pattern layer 120 is processed with the laser beam 11 having a first output. Since processing is performed with the laser beam 21 of output 2, heat damage to the passivation film 130 is suppressed, peeling, deterioration, and damage are suppressed, and the pattern layer 120 can be processed with good quality, The passivation film 130 has the effect of processing the wafer 100 stacked on the pattern layer 120 with good quality.

또한, 실시 형태 1에 관련되는 웨이퍼의 가공 방법은, 기판 가공 단계(1003)가, 기판(110)을 분할하는 것에 의해, 복수의 디바이스 칩을 형성하기 때문에, 웨이퍼(100)를 복수의 디바이스 칩으로 분할했을 때에도, 디바이스 칩을 구성하는 패턴층(120)이나 기판(110)의 디바이스 영역부(113)의 부분을 보호하기 위해 패시베이션막(130)을 적합하게 남길 수 있다.In addition, in the wafer processing method according to Embodiment 1, the substrate processing step 1003 divides the substrate 110 to form a plurality of device chips, so the wafer 100 is formed into a plurality of device chips. Even when divided, the passivation film 130 can be appropriately left to protect the pattern layer 120 constituting the device chip or the device region 113 of the substrate 110.

또한, 실시 형태 1에 관련되는 웨이퍼의 가공 방법은, 패시베이션막(130)이, 폴리이미드이기 때문에, 평균 출력이 작은 레이저 광선(11)의 사용에 의해, 열에 약하고, 열에 의해 용융할 우려가 있는 폴리이미드막의 박리나 열화, 손상뿐만 아니라 용융도 억제할 수 있기 때문에, 패시베이션막(130)에 대한 열 데미지를 억제하는 작용 효과가 보다 현저하게 된다.In addition, in the wafer processing method according to Embodiment 1, since the passivation film 130 is made of polyimide, it is weak to heat and may melt due to heat due to the use of the laser beam 11 with a low average output. Since peeling, deterioration, and damage of the polyimide film as well as melting can be suppressed, the effect of suppressing heat damage to the passivation film 130 becomes more significant.

또한, 실시 형태 1에 관련되는 웨이퍼의 가공 방법은, 패시베이션막 가공 단계(1001)가, 피코초 또는 펨토초의 범위의 펄스 폭을 갖는 레이저 광선(11)을 사용하기 때문에, 또한, 패시베이션막 가공 단계(1001)에서의 패시베이션막(130)에 대한 열 데미지를 억제할 수 있다.In addition, in the wafer processing method according to Embodiment 1, since the passivation film processing step 1001 uses a laser beam 11 having a pulse width in the range of picoseconds or femtoseconds, the passivation film processing step 1001 also includes Heat damage to the passivation film 130 at 1001 can be suppressed.

또한, 실시 형태 1에 관련되는 웨이퍼의 가공 방법은, 제1 가공 홈(151)의 폭(161)이, 제2 가공 홈(152)의 폭(162)보다 넓기 때문에, 패턴층 가공 단계(1002)에서 조사하는 레이저 광선(21)이, 제1 가공 홈(151)의 가장자리나 제1 가공 홈(151)으로부터 벗어나 패시베이션막(130)을 조사하여 패시베이션막(130)을 박리하거나 열화나 손상하거나 하는 것을 억제할 수 있다.In addition, in the wafer processing method according to Embodiment 1, since the width 161 of the first processing groove 151 is wider than the width 162 of the second processing groove 152, the pattern layer processing step 1002 ), the laser beam 21 radiating from the edge of the first processing groove 151 or the first processing groove 151 irradiates the passivation film 130 to peel, deteriorate, or damage the passivation film 130. can be suppressed from doing so.

[실시 형태 2][Embodiment 2]

본 발명의 실시 형태 2에 관련되는 웨이퍼의 가공 방법을 도면에 기초하여 설명한다. 도 7, 도 8 및 도 9는 모두 실시 형태 2에 관련되는 웨이퍼의 가공 방법의 패시베이션막 가공 단계(1001)를 설명하는 단면도이다. 도 10, 도 11 및 도 12는, 모두 실시 형태 2에 관련되는 웨이퍼의 가공 방법의 패턴층 가공 단계(1002)를 설명하는 단면도이다. 도 7~도 12는, 실시 형태 1과 동일 부분에 동일 부호를 붙여 설명을 생략한다.A wafer processing method according to Embodiment 2 of the present invention will be described based on the drawings. FIGS. 7, 8, and 9 are all cross-sectional views illustrating the passivation film processing step 1001 of the wafer processing method according to Embodiment 2. 10, 11, and 12 are cross-sectional views illustrating the pattern layer processing step 1002 of the wafer processing method according to Embodiment 2. 7 to 12, the same parts as those in Embodiment 1 are given the same reference numerals, and description thereof is omitted.

실시 형태 2에 관련되는 웨이퍼의 가공 방법은, 실시 형태 1에 있어서, 패시베이션막 가공 단계(1001) 및 패턴층 가공 단계(1002)를 각각 변경한 것이다.The wafer processing method according to Embodiment 2 is a method in which the passivation film processing step (1001) and the pattern layer processing step (1002) in Embodiment 1 are changed, respectively.

실시 형태 2에 있어서의 패시베이션막 가공 단계(1001)는, 실시 형태 1에 있어서의 패시베이션막 가공 단계(1001)에 있어서, 레이저 광선(11)의 조사 전에, 도 7에 도시하는 바와 같이, 웨이퍼(100)의 표면(101)(패시베이션막(130)의 노출면(131))에 상면 보호막(170)을 형성하고, 도 8에 도시하는 바와 같이, 레이저 광선(11)을 조사하여, 레이저 광선(11)으로 상면 보호막(170) 및 패시베이션막(130)을 분할 예정 라인(112)을 따라 레이저 가공하여 제1 가공 홈(151)을 형성하며, 제1 가공 홈(151)의 형성 후에, 도 9에 도시하는 바와 같이, 상면 보호막(170)을 제거하도록 변경한 것이다.In the passivation film processing step 1001 in Embodiment 2, before irradiation of the laser beam 11, as shown in FIG. 7, the wafer ( A top protective film 170 is formed on the surface 101 (exposed surface 131 of the passivation film 130) of 100, and as shown in FIG. 8, a laser beam 11 is irradiated to produce a laser beam ( 11), the top protective film 170 and the passivation film 130 are laser processed along the dividing line 112 to form a first processing groove 151. After forming the first processing groove 151, Figure 9 As shown, it was changed to remove the top protective film 170.

실시 형태 2에 있어서의 패시베이션막 가공 단계(1001)에서는, 예를 들어, 레이저 광선(11)의 조사 전에, 도시하지 않은 유지 테이블에 의해 웨이퍼(100)를 표면(101) 측을 상방을 향하게 하여 유지하고, 유지 테이블을 연직 방향과 평행한 축심 둘레로 회전시키는 것에 의해 유지 테이블 상의 웨이퍼(100)를 회전시키면서, 도시하지 않은 수지 공급 노즐에 의해, 액상의 수지를 유지 테이블 상의 웨이퍼(100)의 표면(101)을 향하게 하여 토출하는 것에 의해, 웨이퍼(100)의 패시베이션막(130) 상에 액상의 수지를 도포하고, 도포한 액상 수지를 건조시켜 웨이퍼(100)의 패시베이션막(130) 상의 면을 보호하는 상면 보호막(170)을 형성한다.In the passivation film processing step 1001 in Embodiment 2, for example, before irradiation of the laser beam 11, the wafer 100 is placed with the surface 101 facing upward using a holding table (not shown). While holding and rotating the wafer 100 on the holding table by rotating the holding table around an axis parallel to the vertical direction, liquid resin is supplied to the wafer 100 on the holding table by a resin supply nozzle (not shown). Liquid resin is applied on the passivation film 130 of the wafer 100 by discharging it toward the surface 101, and the applied liquid resin is dried to form a surface on the passivation film 130 of the wafer 100. Forms a top protective film 170 that protects.

실시 형태 2에서의 패시베이션막 가공 단계(1001)에서 도포하는 액상의 수지는, 수용성의 수지이며, 예를 들어, 폴리비닐알콜(PolyVinyl Alcohol, PVA)이나 폴리비닐피롤리돈(PolyVinyl Pyrrolidone, PVP) 등이다. 실시 형태 2에 있어서의 패시베이션막 가공 단계(1001)에서 형성된 상면 보호막(170)은, 레이저 광선(11)의 조사에 의한 레이저 가공으로 발생하는 패시베이션막(130)의 데브리(가공 부스러기)의 패시베이션막(130)의 상면으로의 부착을 방지한다. 실시 형태 2에 있어서의 패시베이션막 가공 단계(1001)에서는, 상면 보호막(170)으로서, 수용성의 수지막을 형성한다.The liquid resin applied in the passivation film processing step (1001) in Embodiment 2 is a water-soluble resin, for example, polyvinyl alcohol (PVA) or polyvinyl pyrrolidone (PVP). etc. The top protective film 170 formed in the passivation film processing step 1001 in Embodiment 2 is used to passivate debris (processing debris) of the passivation film 130 generated by laser processing by irradiation of the laser beam 11. Prevents adhesion to the upper surface of the membrane 130. In the passivation film processing step 1001 in Embodiment 2, a water-soluble resin film is formed as the top protective film 170.

실시 형태 2에 있어서의 패시베이션막 가공 단계(1001)에서는, 예를 들어, 제1 가공 홈(151)의 형성 후에, 도시하지 않은 유지 테이블에 의해 웨이퍼(100)를 표면(101) 측(상면 보호막(170)이 형성된 측)을 상방을 향하여 유지하고, 유지 테이블을 연직 방향과 평행한 축심 둘레로 회전시키는 것에 의해 유지 테이블 상의 웨이퍼(100)를 회전시키면서, 도시하지 않은 세정액 공급 노즐에 의해, 세정액을 유지 테이블 상의 웨이퍼(100)의 표면(101) 측의 상면 보호막(170)을 향하여 토출하는 것에 의해, 상면 보호막(170)을 제거한다. 세정액은, 예를 들어, 순수나, 순수와 압축 에어가 혼합된 이류체 등이며, 수용성의 수지막인 상면 보호막(170)을 용해한다.In the passivation film processing step 1001 in Embodiment 2, for example, after forming the first processing groove 151, the wafer 100 is placed on the surface 101 side (top protective film) using a holding table (not shown). The side on which (170) is formed is held upward, the wafer 100 on the holding table is rotated by rotating the holding table around an axis parallel to the vertical direction, and a cleaning liquid supply nozzle (not shown) is used to supply the cleaning liquid. The top protective film 170 is removed by discharging the wafer 100 toward the top protective film 170 on the surface 101 side of the wafer 100 on the holding table. The cleaning liquid is, for example, pure water or a two-fluid mixture of pure water and compressed air, and dissolves the top protective film 170, which is a water-soluble resin film.

실시 형태 2에 있어서의 패턴층 가공 단계(1002)는, 실시 형태 1에 있어서의 패턴층 가공 단계(1002)에 있어서, 레이저 광선(21)의 조사 전에, 도 10에 도시하는 바와 같이, 웨이퍼(100)의 표면(101)(패시베이션막(130)의 노출면(131))에 실시 형태 2에 있어서의 패시베이션막 가공 단계(1001)와 동일한 상면 보호막(170)을 형성하고, 도 11에 도시하는 바와 같이, 레이저 광선(21)을 조사하여, 레이저 광선(21)으로 상면 보호막(170) 및 패턴층(120)을 분할 예정 라인(112)을 따라 레이저 가공하여 제2 가공 홈(152)을 형성하고, 제2 가공 홈(152)의 형성 후에, 도 12에 도시하는 바와 같이, 상면 보호막(170)을 제거하도록 변경한 것이다.In the pattern layer processing step 1002 in Embodiment 2, before irradiation of the laser beam 21, as shown in FIG. 10, a wafer ( A top protective film 170 similar to the passivation film processing step 1001 in Embodiment 2 is formed on the surface 101 (exposed surface 131 of the passivation film 130) of 100, and is shown in FIG. 11. As shown, the laser beam 21 is irradiated and the top protective film 170 and the pattern layer 120 are laser processed along the division line 112 to form the second processing groove 152. And, after forming the second processing groove 152, the top protective film 170 is removed, as shown in FIG. 12.

실시 형태 2에 관련되는 웨이퍼의 가공 방법은, 실시 형태 1에 있어서, 패시베이션막 가공 단계(1001) 및 패턴층 가공 단계(1002)에 있어서 각각 레이저 광선(11, 21)의 조사 전에 상면 보호막(170)을 형성하고, 레이저 광선(11, 21)의 조사 후(제1 가공 홈(151), 제2 가공 홈(152)의 형성 후)에 상면 보호막(170)을 제거하도록 변경한 것이기 때문에, 실시 형태 1과 동일한 작용 효과를 발휘하는 것이 된다.In the wafer processing method according to Embodiment 2, in Embodiment 1, in the passivation film processing step (1001) and the pattern layer processing step (1002), the top protective film 170 is applied before irradiation of the laser beams 11 and 21, respectively. ) is formed, and the top protective film 170 is removed after irradiation of the laser beams 11 and 21 (after formation of the first processing groove 151 and the second processing groove 152), so that the implementation It exerts the same effect as Form 1.

또한, 실시 형태 2에 관련되는 웨이퍼의 가공 방법은, 상면 보호막(170)이, 더욱 패시베이션막(130)의 박리, 열화나 손상을 억제함과 함께 노출면(131) 상에 패시베이션막(130)이나 패턴층(120)의 데브리가 부착될 우려를 저감시킬 수 있는 바람직한 형태이다.In addition, in the wafer processing method according to Embodiment 2, the top protective film 170 further suppresses peeling, deterioration, and damage of the passivation film 130 and forms a passivation film 130 on the exposed surface 131. This is a preferred form that can reduce the risk of debris attaching to the pattern layer 120.

또한, 본 발명에서는 이것에 한정되지 않고, 패시베이션막 가공 단계(1001) 및 패턴층 가공 단계(1002)에 있어서 각각 발생하는 패시베이션막(130) 및 패턴층(120)의 데브리가 적은 경우나, 패시베이션막(130)의 노출면(131)에 대한 데브리의 부착이 디바이스 칩의 품질에 영향을 주지 않는 경우 등에는, 상면 보호막(170)의 형성을 생략하여 실시 형태 1에 관련되는 웨이퍼의 가공 방법을 실시해도 된다. 즉, 상면 보호막(170)의 형성은, 본 발명에 필수는 아니다.In addition, the present invention is not limited to this, and is not limited to cases in which the debris of the passivation film 130 and the pattern layer 120 generated in the passivation film processing step 1001 and the pattern layer processing step 1002 is small, respectively, or when the passivation film processing step 1002 is not limited to this. In cases where attachment of debris to the exposed surface 131 of the film 130 does not affect the quality of the device chip, the wafer processing method according to Embodiment 1 can be followed by omitting the formation of the top protective film 170. You can do it. That is, formation of the top protective film 170 is not essential for the present invention.

또한, 본 발명은 상기 실시 형태에 한정되는 것은 아니다. 즉, 본 발명의 골자를 일탈하지 않는 범위에서 다양하게 변형하여 실시할 수 있다.Additionally, the present invention is not limited to the above embodiments. In other words, the present invention can be implemented with various modifications without departing from the gist of the present invention.

11, 21 레이저 광선
100 웨이퍼
110 기판
101, 111 표면
112 분할 예정 라인
120 패턴층
130 패시베이션막
151 제1 가공 홈
152 제2 가공 홈
161, 162, 163 폭
11, 21 laser beam
100 wafers
110 substrate
101, 111 surface
112 Line scheduled for division
120 pattern layer
130 Passivation film
151 1st machining groove
152 2nd machining groove
161, 162, 163 width

Claims (5)

기판의 표면에 패턴층과, 그 패턴층을 덮는 패시베이션막이 형성된 웨이퍼를 분할 예정 라인을 따라 가공하는 웨이퍼의 가공 방법으로서,
상기 분할 예정 라인을 따라 제1 출력으로 레이저 광선을 조사하여, 상기 패시베이션막에 제1 가공 홈을 형성하는 패시베이션막 가공 단계와,
상기 제1 가공 홈을 따라, 상기 제1 출력보다 큰 제2 출력의 레이저 광선을 조사하여, 상기 패턴층에 제2 가공 홈을 형성하는 패턴층 가공 단계와,
상기 제2 가공 홈을 따라, 상기 기판을 가공하는 기판 가공 단계를 구비하는 것을 특징으로 하는, 웨이퍼의 가공 방법.
A wafer processing method in which a wafer having a pattern layer formed on the surface of a substrate and a passivation film covering the pattern layer is processed along a line to be divided, comprising:
A passivation film processing step of forming a first processing groove in the passivation film by irradiating a laser beam with a first output along the division line;
A pattern layer processing step of forming a second processing groove in the pattern layer by irradiating a laser beam of a second output greater than the first output along the first processing groove;
A wafer processing method comprising a substrate processing step of processing the substrate along the second processing groove.
제1항에 있어서,
상기 기판 가공 단계는, 상기 기판을 분할하는 것에 의해, 복수의 칩을 제조하는 것을 특징으로 하는, 웨이퍼의 가공 방법.
According to paragraph 1,
The wafer processing method is characterized in that the substrate processing step produces a plurality of chips by dividing the substrate.
제1항에 있어서,
상기 패시베이션막은, 폴리이미드인 것을 특징으로 하는, 웨이퍼의 가공 방법.
According to paragraph 1,
A wafer processing method, characterized in that the passivation film is polyimide.
제1항에 있어서,
상기 패시베이션막 가공 단계는, 피코초 또는 펨토초의 범위의 펄스 폭을 갖는 레이저 광선을 사용하는 것을 특징으로 하는, 웨이퍼의 가공 방법.
According to paragraph 1,
The passivation film processing step is a wafer processing method, characterized in that using a laser beam having a pulse width in the range of picoseconds or femtoseconds.
제1항에 있어서,
상기 제1 가공 홈은, 상기 제2 가공 홈의 폭보다 넓은 것을 특징으로 하는, 웨이퍼의 가공 방법.
According to paragraph 1,
A wafer processing method, characterized in that the first processing groove is wider than the width of the second processing groove.
KR1020230102559A 2022-08-15 2023-08-07 Method for processing wafer KR20240023479A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2022-129403 2022-08-15
JP2022129403A JP2024025991A (en) 2022-08-15 2022-08-15 Wafer processing method

Publications (1)

Publication Number Publication Date
KR20240023479A true KR20240023479A (en) 2024-02-22

Family

ID=89915545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230102559A KR20240023479A (en) 2022-08-15 2023-08-07 Method for processing wafer

Country Status (3)

Country Link
JP (1) JP2024025991A (en)
KR (1) KR20240023479A (en)
CN (1) CN117594530A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018026397A (en) 2016-08-08 2018-02-15 株式会社ディスコ Device wafer processing method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018026397A (en) 2016-08-08 2018-02-15 株式会社ディスコ Device wafer processing method

Also Published As

Publication number Publication date
CN117594530A (en) 2024-02-23
JP2024025991A (en) 2024-02-28

Similar Documents

Publication Publication Date Title
JP4471632B2 (en) Wafer processing method
KR101771420B1 (en) Dividing method
JP4422463B2 (en) Semiconductor wafer dividing method
US11551974B2 (en) Manufacturing process of element chip using laser grooving and plasma-etching
JP4440582B2 (en) Semiconductor substrate cutting method
JP5766530B2 (en) Processing method of optical device wafer
JP5259121B2 (en) Manufacturing method of semiconductor device using laser processing method
JP2005353935A (en) Wafer processing method
JP2009544145A (en) Wafer scribing with an infrared laser using short pulses
TW201206605A (en) Method and apparatus for improved wafer singulation
JP2005032903A (en) Semiconductor device and its manufacturing method
KR20150099428A (en) Wafer processing method
KR20140095424A (en) Wafer machining method
KR20160088808A (en) Wafer processing method
JP2012146724A (en) Processing method of optical device wafer and optical device
US9455149B2 (en) Plate-like object processing method
KR20240023479A (en) Method for processing wafer
JP4553878B2 (en) Manufacturing method of semiconductor device
JP7171138B2 (en) Device chip manufacturing method
JP2006186263A (en) Workpiece holding device
TW202408710A (en) Wafer processing methods
JP7463035B2 (en) Stacked wafer processing method
KR20240023478A (en) Method for processing wafer
JP2023020446A (en) Method for manufacturing chip
TW202230486A (en) Chip manufacturing method