KR20240022405A - 전자 어셈블리를 위한 부분 실드를 형성하는 방법 - Google Patents

전자 어셈블리를 위한 부분 실드를 형성하는 방법 Download PDF

Info

Publication number
KR20240022405A
KR20240022405A KR1020230099207A KR20230099207A KR20240022405A KR 20240022405 A KR20240022405 A KR 20240022405A KR 1020230099207 A KR1020230099207 A KR 1020230099207A KR 20230099207 A KR20230099207 A KR 20230099207A KR 20240022405 A KR20240022405 A KR 20240022405A
Authority
KR
South Korea
Prior art keywords
mask
conductive pattern
electronic assembly
forming
substrate
Prior art date
Application number
KR1020230099207A
Other languages
English (en)
Inventor
은별 이
두섭 신
예진 박
혁천 권
Original Assignee
제이셋스태츠칩팩코리아(유)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이셋스태츠칩팩코리아(유) filed Critical 제이셋스태츠칩팩코리아(유)
Publication of KR20240022405A publication Critical patent/KR20240022405A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/526—Electromagnetic shields

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

전자 어셈블리를 위한 부분 실드를 형성하는 방법이 제공되며, 이는: 마더 보드 상에 장착된 전자 어셈블리를 제공하는 것- 전자 어셈블리는 기판, 및 기판의 상부 표면 상에 장착된 적어도 하나의 전자 컴포넌트 및 전도성 패턴을 포함함 -; 적어도 하나의 전자 컴포넌트를 커버하기 위해 기판 상에 마스크를 배치하는 것; 적어도 전자 어셈블리를 캡슐화(encapsulate)하기 위해 마더 보드 상에 캡슐화제(encapsulant) 층을 형성하는 것; 전도성 패턴의 적어도 일부 및 마스크의 측방향 표면들의 적어도 일부를 노출시키기 위해 캡슐화제 층을 통해 트렌치를 형성하는 것; 캡슐화제 층을 커버하고 트렌치를 채우기 위해 마더 보드 상에 실드 층을 형성하는 것; 및 마더 보드로부터 마스크를 분리하는 것을 포함한다.

Description

전자 어셈블리를 위한 부분 실드를 형성하는 방법{METHOD FOR FORMING A PARTIAL SHIELDING FOR AN ELECTRONIC ASSEMBLY}
본 출원은 일반적으로 반도체 기술에 관한 것이며, 더 구체적으로는, 전자 어셈블리를 위한 부분 실드(partial shielding)를 형성하는 방법에 관한 것이다.
반도체 디바이스들은, 신호 프로세싱, 고속 컴퓨팅, 전자기 신호들의 송신 및 수신, 전자 디바이스들의 제어, 및 텔레비전 디스플레이들을 위한 시각적 이미지들의 생성과 같은 광범위한 기능들을 수행하는, 현대의 전자 제품들에서 흔히 발견된다. 계산 또는 메모리와 같은 특정 기능들을 수행하기 위해 반도체 디바이스 내에 다양한 전자 컴포넌트들이 제조될 수 있다. 전자 어셈블리 또는 반도체 디바이스 내부의 전자 컴포넌트들을 전자기 간섭(electromagnetic interference, EMI)으로부터 보호하기 위해, 등각 실드(conformal shielding)가 통상적으로 전체 반도체 디바이스 위에 코팅될 수 있고, 이는 반도체 디바이스에 들어가고 나가는 EMI 방사(radiation)의 크기를 감소시킬 수 있다. 무선 통신 기능들을 수행하는 일부 반도체 디바이스들은 또한, 외부 디바이스들로부터 신호들을 수신하고/하거나 외부 디바이스들로 신호들을 송신하기 위한 송수신기 모듈을 구비한다. 그러한 디바이스들에서, 전술한 등각 실드는 외부 디바이스들로부터의/로의 원하는 전자기 방사를 차단한다. 따라서, 송수신기 모듈과 통합된 전자 어셈블리에 대해, EMI 실드를 선택적으로 그리고 효과적으로 수행하는 부분 실드가 요구된다.
통상적으로, 등각 실드의 의도된 위치들에서 고체 재료들을 제거하여 부분 실드를 획득하기 위해 레이저 절제(laser ablation) 프로세스가 사용될 수 있다. 예를 들어, 노출될 필요가 있는 등각 실드 아래의 안테나 모듈에 대해, 안테나 모듈을 적어도 부분적으로 노출시키는, 안테나 모듈을 위한 캐비티(cavity)를 형성하기 위해, 캡슐화제(encapsulant) 층 및/또는 실드 층이 레이저 절제 프로세스(laser ablation process)에 의해 부분적으로 제거될 수 있다. 그러나, 부분 실드를 형성하기 위한 성공적인 레이저 절제 프로세스는 다양한 인자들에 의존하기 때문에, 레이저 절제 프로세스는 복잡할 수 있다. 예를 들어, 레이저 절제 프로세스의 레이저 에너지는 원하는 캐비티를 달성하기 위해 제거될 재료와 양립해야 한다. 추가로, 빔 에너지 밀도, 레이저 펄스 지속기간, 및 레이저 파장 등은 또한 특정 응용에 대해 고려될 다른 인자들이다. 잘못된 구성 프로파일은 전자 컴포넌트에 원하지 않는 손상을 야기할 수 있고, 그에 의해, 그러한 전자 어셈블리의 수율이 감소될 수 있다.
따라서, 전자 어셈블리를 위한 부분 실드를 형성하는 개선된 방법이 필요하다.
본 출원의 목적은, 낮은 손실 및 높은 수율을 달성하는, 전자 어셈블리를 위한 부분 실드를 형성하는 방법을 제공하는 것이다.
본 출원의 일 양태에 따르면, 전자 어셈블리를 위한 부분 실드를 형성하는 방법이 제공되며, 이는: 마더 보드 상에 장착된 전자 어셈블리를 제공하는 것- 전자 어셈블리는 기판, 및 기판의 상부 표면 상에 장착된 적어도 하나의 전자 컴포넌트 및 전도성 패턴을 포함함 -; 적어도 하나의 전자 컴포넌트를 커버하기 위해 기판 상에 마스크를 배치하는 것; 적어도 전자 어셈블리를 캡슐화(encapsulate)하기 위해 마더 보드 상에 캡슐화제 층을 형성하는 것; 전도성 패턴의 적어도 일부 및 마스크의 측방향 표면들의 적어도 일부를 노출시키기 위해 캡슐화제 층을 통해 트렌치를 형성하는 것; 캡슐화제 층을 커버하고 트렌치를 채우기 위해 마더 보드 상에 실드 층을 형성하는 것; 및 마더 보드로부터 마스크를 분리하는 것을 포함한다.
전술한 일반적인 설명 및 이하의 상세한 설명 둘 다는 예시적이고 설명적인 것일 뿐이며, 본 발명을 제한하는 것이 아님을 이해해야 한다. 추가로, 본 명세서에 통합되고 그 일부를 구성하는 첨부 도면들은 본 발명의 실시예들을 예시하고, 설명과 함께, 본 발명의 원리들을 설명하는 역할을 한다.
본 명세서에서 참조되는 도면들은 명세서의 일부를 형성한다. 상세한 설명이 달리 명시적으로 표시하지 않는 한, 도면에 도시된 특징들은 본 출원의 모든 실시예들이 아닌 본 출원의 일부 실시예들만을 예시하며, 본 명세서의 독자들은 반대로 함의를 만들어서는 안된다.
도 1a는 본 출원의 실시예에 따른 부분 실드로 형성된 전자 어셈블리의 단면도를 예시한다.
도 1b는 본 출원의 실시예에 따른 도 1a의 전자 어셈블리의 평면도를 예시한다.
도 2는 본 출원의 실시예에 따른 부분 실드를 형성하는 방법의 흐름도를 예시한다.
도 3a 내지 도 3f는 본 출원의 실시예에 따른, 도 2에서의 방법의 단계들의 단면도들을 예시한다.
도 4a는 접착 필름에 부착된 다수의 반도체 다이를 갖는 예시적인 웨이퍼를 예시한다.
도 4b는 본 출원의 실시예에 따른 마스크로서 접착제를 갖는 더미 다이(dummy die)를 사용하는 전자 어셈블리의 단면도를 예시한다.
도 5는 본 출원의 다른 실시예에 따른 전자 어셈블리의 단면도를 예시한다.
동일한 참조 번호들은 동일하거나 유사한 부분들을 지칭하기 위해 도면들 전체에 걸쳐 사용될 것이다.
본 출원의 예시적인 실시예들의 이하의 상세한 설명은 설명의 일부를 형성하는 첨부 도면들을 참조한다. 도면들은 본 출원이 실시될 수 있는 특정 예시적인 실시예들을 도시한다. 도면들을 포함하는 상세한 설명은 본 기술분야의 통상의 기술자들로 하여금 본 출원을 실시하는 것을 가능하게 하기 위해 충분히 상세하게 이러한 실시예들을 설명한다. 본 기술분야의 통상의 기술자는, 본 출원의 다른 실시예들을 추가로 활용할 수 있고, 본 출원의 사상 또는 범위로부터 벗어나지 않으면서 논리적, 기계적, 및 다른 변경들을 행할 수 있다. 따라서, 이하의 상세한 설명의 독자들은 설명을 제한적인 의미로 해석해서는 안되며, 첨부된 청구항들만이 본 출원의 실시예의 범위를 정의한다.
본 출원에서, 단수의 사용은 달리 구체적으로 명시되지 않는 한 복수를 포함한다. 본 출원에서, "또는(or)"의 사용은 달리 명시되지 않는 한 "및/또는(and/or)"을 의미한다. 게다가, "포함하는(including)"이라는 용어뿐만 아니라 "포함한다(includes)" 및 "포함된(included)"과 같은 다른 형태들의 사용은 제한적이지 않다. 또한, "요소(element)" 또는 "컴포넌트(component)" 와 같은 용어들은, 달리 구체적으로 명시되지 않는 한, 하나의 유닛을 포함하는 요소들 및 컴포넌트들과, 하나보다 많은 서브유닛을 포함하는 요소들 및 컴포넌트들 양자 모두를 포괄한다. 부가적으로, 본 명세서에 사용된 섹션 제목은 단지 조직화 목적만을 위한 것이며, 설명된 주제를 제한하는 것으로 해석되어서는 안된다.
본 명세서에서 사용될 때, "밑에(beneath)", "아래의(below)", "위의(above)", "위에(over)", "상의(on)", "상위(upper)", "하위(lower)", "좌측(left)", "우측(right)", "수직(vertical)", "수평(horizontal)", "측(side)" 등과 같이 공간적으로 상대적인 용어들은, 도면들에 예시된 바와 같이 다른 요소(들) 또는 특징(들)에 대한 하나의 요소 또는 특징의 관계를 설명하기 위해, 설명의 편의를 위해 본 명세서에서 사용될 수 있다. 공간적으로 상대적인 용어들은, 도면들에 그려진 배향에 부가하여, 사용 중이거나 동작 중인 디바이스의 상이한 배향들을 포괄하도록 의도된다. 디바이스는 다른 방식으로 배향될 수 있고(90도 회전 또는 다른 배향들), 본 명세서에서 사용되는 공간적으로 상대적인 서술어는 마찬가지로 그에 따라 해석될 수 있다. 요소가 다른 요소에 "접속(connected to)" 또는 "결합(coupled to)" 되는 것으로 언급될 때, 다른 요소와 직접 접속 또는 결합될 수 있거나, 또는 개재 요소들이 존재할 수도 있는 것을 이해해야 한다.
반도체 디바이스들에서, 다양한 기능들의 다수의 전자 컴포넌트는 단일 어셈블리에 통합될 수 있다. 예를 들어, 반도체 다이들, 반도체 패키지들, 통합 수동 컴포넌트들, 이산 능동 또는 수동 전기 컴포넌트들뿐만 아니라 안테나들이 전자 어셈블리로서 함께 통합될 수 있다. 한편, 일부 전자 컴포넌트들은 전자기 간섭(electromagnetic interference, EMI), 무선 주파수 간섭(radio frequency interference, RFI), 고조파 왜곡, 또는, 이러한 컴포넌트들의 작동을 방해할 수 있는 크로스토크들(cross-talks)로도 알려진 용량성, 유도성, 또는 전도성 결합과 같은 다른 디바이스 간 간섭들에 취약할 수 있다. 그러한 간섭들은 어셈블리 외부의 외부 디바이스들로부터 그리고 동일한 어셈블리 내부의 디지털 회로들의 고속 스위칭과 같은 것 둘 다로부터 생성될 수 있다. 따라서, 보호 목적으로, 실드, 특히 EMI 실드가 요구될 수 있다. 한편, 예를 들어, 방송전파들(airwave)을 통해 전송 또는 수신되는 전자기 방사 신호와 전자 어셈블리 내의 전기 신호 사이에서 전환하기 위해 사용되는 안테나 모듈과 같은 일부 전자 컴포넌트들에 대해, 실드가 바람직하지 않을 수 있다. 전자 어셈블리의 송수신기 기능성은, 원하는 신호들을 차단할 수 있는, 안테나 모듈에 완전한 실드(full shielding)가 형성되지 않음으로써 용이해질 것이다.
알 수 있는 바와 같이, 전자 어셈블리 내의 상이한 전자 컴포넌트들은 상이한 실드 구성들을 요구할 수 있다. 문제를 해결하기 위해, 전자 어셈블리를 선택적으로 실드하기 위해 부분 실드가 요구될 수 있고, 그에 의해 어셈블리의 상이한 전자 컴포넌트들에 의해 필요에 따라 상이한 실드 구성들을 제공한다. 통상적으로, 등각으로 실드된 전자 어셈블리에 레이저 절제 프로세스를 수행함으로써 부분 실드가 형성될 수 있다. 그러나, 위에서 예시된 바와 같이, 레이저 절제 프로세스는 복잡할 수 있고, 낮은 수율 및 높은 비용일 수 있다.
본 출원의 일부 실시예들에 따르면, 전자 어셈블리를 위한 부분 실드를 형성하는 방법이 제공된다. 레이저 절제(laser ablation)를 사용하는 대신에, 이 방법은 전자 어셈블리로의 용이한 부착 및 그로부터의 분리를 갖는 마스크를 채택하며, 이는 비용을 감소시키고 수율을 개선한다.
도 1a를 참조하면, 본 출원의 실시예에 따른 부분 실드로 형성된 전자 어셈블리(100)가 예시되어 있다.
도 1a에 도시된 바와 같이, 전자 어셈블리(100)는 마더 보드(102) 및 마더 보드(102) 상에 장착된 다수의 전자 컴포넌트를 포함한다. 일 실시예에서, 마더 보드(102) 상에 장착된 전자 컴포넌트는, 기판(104), 기판(104)의 하부 표면 상에 장착된 캡슐화된 반도체 다이(105), 및 기판(104)의 상부 표면 상에 장착된 안테나 모듈(106)을 포함하는 반도체 패키지(103)일 수 있다. 전도성 패턴(120)이 상부 표면 상에 그리고 안테나 모듈(106) 주위에 형성되고, 전도성 패턴(120)은 기판(104) 내의 상호접속 구조들(도시되지 않음)을 통해 안테나 모듈(106)에 전기적으로 접속될 수 있다. 일부 실시예들에서, 안테나 모듈(106)을 둘러싸는 전도성 패턴(120)은 전도성 링으로서 형성된다. 부가적인 전도성 패턴(121)이 전도성 패턴(120)의 상부 상에 선택적으로 배치될 수 있다.
안테나 모듈(106)은, 송신 기능을 제공하고 유도 코일의 형태를 취할 수 있는 안테나(106a), 및 안테나(106a) 주위에 그리고 선택적으로 그 위에 퇴적된 캡슐화제 또는 몰딩 화합물(molding compound)(106b)을 포함할 수 있다. 캡슐화제 또는 몰딩 화합물(106b)은 일부 다른 실시예들에서는 존재하지 않을 수 있다는 점에 유의한다. 반도체 다이(105) 및 안테나 모듈(106) 둘 다는 솔더 볼들과 같은 것을 통해 기판(104)에 전기적 및 기계적으로 결합될 수 있고, 기판(104)은 솔더 볼들(107)을 통해 마더 보드(102)에 추가로 전기적으로 결합될 수 있다.
도 1a를 추가로 참조하면, 본 출원의 실시예에 따른 방법을 사용하여 마더 보드(102) 상에 부분 실드가 형성된다. 특히, 반도체 패키지(103)의 전체 구조는 부분 캡슐화제(140)로 캡슐화되어 전자 어셈블리(100)에 구조적 지지 및 외부 오염물질들에 대한 보호를 제공한다. 더욱이, 부분 실드 층(110)이 전자 어셈블리(100) 위에, 또는 특히 부분 캡슐화제(140) 위에 형성되어, 전자 컴포넌트들이 외부 방사와 같은 것에 의해 영향을 받는 것으로부터 보호한다.
도 1b를 참조하면, 도 1a에 도시된 전자 어셈블리(100)의 평면도가 예시된다. 도 1b에 도시된 바와 같이, 안테나 모듈(106)은 안테나(106a) 및 캡슐화제 또는 몰딩 화합물(106b)을 포함하고, 외부 환경에 노출된다. 안테나 모듈(106)을 둘러싸는 것은 링 형상의 전도성 패턴(120)이다. 부분 실드 층(110)은 전도성 패턴(120) 외부의 영역을 커버한다. 안테나(106a)는 부분 실드 층(110) 및 부분 캡슐화 층(도시되지 않음)의 캐비티의 중심 내에 배치된다.
도 2는 전자 어셈블리를 위한 부분 실드를 형성하는 방법(200)을 예시하는 흐름도이다. 방법(200)은 도 1a 및 도 1b에 도시된 전자 어셈블리(100)와 같은 개방 캐비티(open cavity)를 갖는 전자 어셈블리를 제조하기 위해 사용될 수 있고, 이는 그러한 전자 어셈블리 내에 통합된 전자 컴포넌트들을 위한 선택적 실드를 가능하게 한다.
먼저, 블록 201에서, 프로세싱될 전자 어셈블리가 제공되고, 여기서 전자 어셈블리의 일부 전자 컴포넌트들, 예를 들어, 안테나 모듈은 실드되지 않는 것이 바람직하다. 그 다음, 블록 202에서, 실드되지 않기를 원하는 전자 컴포넌트들의 적어도 일부를 커버하기 위해 전자 어셈블리의 기판 상에 마스크가 배치된다. 추가로, 블록 203에서, 전자 어셈블리를 캡슐화하기 위해 마더 보드 상에 전자 어셈블리를 위한 캡슐화제 층이 형성된다. 블록 204에서, 기판 상의 전도성 패턴의 적어도 일부 및 마스크의 측방향 표면들의 적어도 일부를 노출시키기 위해 캡슐화제 층을 통해 트렌치(trench)가 형성된다. 블록 205에서, 캡슐화제 층을 커버하고 트렌치를 채우기 위해 마더 보드 상에 실드 층이 형성된다. 마지막으로, 블록 206에서, 마스크가 마더 보드로부터 분리된다. 각각의 단계는 아래에 더 상세히 예시된다.
도 3a 내지 도 3f는 본 출원의 실시예에 따른, 도 2에 묘사된 방법의 단계들의 단면도들을 도시한다.
도 3a를 참조하면, 전자 어셈블리(300)는 마더 보드(302) 및 그 위에 장착된 복수의 전자 컴포넌트를 포함한다. 특히, 기판(304), 캡슐화된 반도체 다이(305) 및 안테나 모듈(306)을 포함하는 반도체 패키지(303)가 마더 보드(302) 상에 장착된다. 일 실시예에서, 반도체 다이(305)는 기판(304)의 하부 표면 상에 장착되어, 마더 보드(302)의 상부 표면을 향하고, 안테나 모듈(306)은 기판(304)의 상부 표면 상에 장착되어 마더 보드(302)로부터 멀어지는 방향을 향한다. 그러나, 일부 다른 실시예들에서, 반도체 다이(305)는 기판(304)의 상부 표면 상에, 즉, 안테나 모듈(306)과 동일한 측 상에 배치될 수 있다. 기판(304)은 기판의 상부 및 하부 표면들 상의 전도성 구조들, 및 상부 및 하부 표면들 상의 각자의 전도성 구조들 사이의 전기적 접속을 달성하기 위한 기판(304) 내의 상호접속 구조들(도시되지 않음)을 포함할 수 있다. 반도체 다이(305) 및 안테나 모듈(306)은 솔더 볼들(안테나 모듈(306)에 대해 도시되지 않음)과 같은 것을 통해 기판(304)에 전기적 및 기계적으로 결합된다. 기판(304)은, 예를 들어, 솔더 볼들(307)을 통해 마더 보드(302)에 전기적으로 결합된다.
일 실시예에서, 안테나 모듈(306)은, 방송전파들을 통해 전송 또는 수신되는 원하는 전자기 방사 신호와 전자 어셈블리 내의 전기 신호 사이에서 전환하기 위해, 안테나, 및 증폭기와 같은, 일부 다른 전자 컴포넌트들을 포함할 수 있는 송수신기 디바이스일 수 있다. 다른 실시예에서, 안테나 모듈(306)은 RF 신호들을 송신 및 수신함으로써 RF(radio frequency) 통신들을 제공하는 개별 안테나 모듈일 수 있다. 개별 안테나 모듈은, 개별 안테나 모듈의 설계 및 기능에 따라, 하나 이상의 안테나 및 선택적으로 인터리빙(interleaving)하는 전도성 층, 전도성 비아 및 절연 층을 포함할 수 있다. 일부 실시예들에서, 안테나 모듈(306)은 PCB(printed circuit board) 제조 프로세스를 사용하여 형성될 수 있다. 예를 들어, 안테나 모듈(306)은 PCB 제조 프로세스에서 사용되는 빌드업(build-up) 프로세스를 사용하여 PCB-유사 플레이트 또는 기판 내에 내장될 수 있다.
도 3a를 추가로 참조하면, 안테나 모듈(306)은, 송신 기능을 제공하고 유도 코일의 형태를 취할 수 있는 안테나(306a), 및 안테나(306a) 주위에 그리고 선택적으로 그 위에 퇴적된 캡슐화제 또는 몰딩 화합물(306b)을 포함할 수 있다. 캡슐화제 또는 몰딩 화합물(306b)은 페이스트 프린팅(paste printing), 압축 몰딩, 트랜스퍼 몰딩, 액체 캡슐화제 몰딩, 진공 라미네이션(vacuum lamination), 스핀 코팅, 또는 다른 적합한 프로세스들에 의해 형성될 수 있다. 캡슐화제 또는 몰딩 화합물(306b)은, 충전재(filler)를 갖는 에폭시 수지, 충전재를 갖는 에폭시 아크릴레이트, 적절한 충전재를 갖는 포토레지스트 또는 폴리머와 같은 폴리머 복합 재료일 수 있다. 일부 실시예들에서, 캡슐화제 또는 몰딩 화합물(306b)은 충전재를 포함하지 않을 수 있다. 캡슐화제 또는 몰딩 화합물(306b)은 비전도성일 수 있고, 구조적 지지를 제공하고, 외부 요소들 및 오염물질들로부터 기능 모듈(306a)을 환경적으로 보호한다.
안테나 모듈(306)은, 본드 와이어들(bond wires), 전도성 페이스트, 스터드 범프(stud bump), 마이크로 범프(micro bump) 등일 수 있는 특정 상호접속 구조들을 통해 기판(304)에 전기적으로 접속된다. 예를 들어, 전기 전도성 범프(도시되지 않음)는 증발, 전해 도금, 무전해 도금, 볼 드롭(ball drop), 또는 스크린 인쇄 프로세스를 사용하여 퇴적될 수 있다. 범프 재료는 Al, Sn, Ni, Au, Ag, Pb, Bi, Cu, 솔더, 및 선택적인 플럭스 용액(flux solution)과 그들의 조합들일 수 있다.
바람직하게는, 도 3a에 도시된 바와 같이, 전도성 패턴(320)이 안테나 모듈(306) 주위에 형성된다. 전도성 패턴(320)은 기판(304) 내의 상호접속 구조들(도시되지 않음)을 통해 안테나 모듈(306)에 전기적으로 접속될 수 있다. 일부 실시예들에서, 안테나 모듈(306)을 둘러싸는 전도성 패턴(320)은 전도성 링으로서 형성되고, 이는, 아래에 예시될 바와 같이, 실드 층에 추가로 전기적으로 접속될 수 있고 바람직하게는 실드 층의 간섭 차단 능력을 돕기 위해, 접지 노드에 추가로 전기적으로 접속될 수 있다. 바람직하게는, 안테나 모듈(306)을 둘러싸는 전도성 패턴(320)은 연속적 또는 불연속적 링으로서 형성될 수 있다. 안테나 모듈(306)의 높이 및 전도성 패턴(320)의 높이는 단지 예시적인 것이며, 실제 비율을 표현하지 않음을 알 수 있다. 전도성 패턴(320)은 임의의 미리 정의된 패턴으로서 형성될 수 있음을 또한 알 수 있다. 일부 실시예들에서, 안테나(306a) 및 전도성 패턴(320)은 단일 프로세스로 형성될 수 있다.
도 3a를 추가로 참조하면, 전도성 패턴(320)의 상부에, 추가적인 전도성 패턴(321)이 선택적으로 배치될 수 있다. 일 실시예에서, 추가적인 전도성 패턴(321)은 링 또는 직사각형으로 형상화될 수 있고, 이는 안테나 모듈(306) 위의 캐비티를 둘러싸서 그 안에 장착될 마스크를 포지셔닝할 수 있다. 추가적인 전도성 패턴(321)의 면적은 전도성 패턴(320)의 면적과 같거나 작을 수 있다. 일부 실시예들에서, 전도성 패턴(320) 및 추가적인 전도성 패턴(321) 둘 다는 SOP(Solder-on-Pad) 프로세스를 사용하여 기판(304) 상에 형성된다. 바람직하게는, 전도성 패턴(320) 및/또는 추가적인 전도성 패턴(321)은, 기판(304) 상에 형성될 실드 층과 기판(304) 사이의 전기적 접속을 강화하기 위해, Au 도금과 같은 도금을 사용하여 형성될 수 있다. 도금 프로세스는 수율을 더 개선할 수 있다. 바람직하게는, 추가적인 전도성 패턴(321)은 추가적인 전도성 패턴(321)의 내부 주변부와 전도성 패턴(320)의 내부 주변부가 서로 수직으로 정렬되도록 구성될 수 있다. 바람직하게는, 안테나 모듈(306)을 둘러싸는 추가적인 전도성 패턴(321)은 연속적 또는 불연속적 링으로서 형성될 수 있다. 전술한 전도성 패턴의 형성은 다른 적합한 프로세스들을 채택할 수 있음을 알 수 있다. 다음 단계에서, 추가적인 전도성 패턴(321)은, 아래에 상세히 설명되는 바와 같이, 안테나 모듈(306) 상에 배치될 마스크에 대한 앵커 포인트(anchor point)로서 역할을 할 수 있다. 전술한 바와 같이, 일부 실시예들에서, 전도성 패턴(320) 및 추가적인 전도성 패턴(321)은 PCB 제조 프로세스에서 사용되는 빌트업 프로세스에 의해 형성될 수 있다. 반도체 패키지(303)의 구조는 예시적이며, 이는 전자 어셈블리(300)에 대한 실제 요구들에 따라 수정될 수 있음을 알 수 있다.
도 3b를 참조하면, 그 후 마스크(330)가 안테나 모듈(306) 상에 배치된다. 마스크(330)의 형상 및 크기는, 완성된 전자 어셈블리에서 노출되도록 요구되는 안테나 모듈(306)의 형상 및 크기에 따라 구성될 수 있다. 일부 실시예들에서, 마스크(330)가 안테나 모듈(306)의 전체를 커버할 수 있는 한편, 일부 대안적인 실시예들에서, 마스크(330)는 안테나 모듈(306)의 일부를 커버할 수 있다. 바람직하게는, 마스크(330)는 안테나 모듈(306)의 상부 표면의 면적보다 크거나 같은 면적을 가질 수 있다. 바람직하게는, 마스크(330)는 전도성 패턴(320)의 상부 상의 추가적인 전도성 패턴(321)에 의해 구획된 면적과 동일한 면적을 가질 수 있다. 일부 실시예들에서, 마스크(330)는 접착 테이프, 자외선(UV) 테이프, 열 테이프, 접착제가 없는 금속, 접착제가 있는 금속, 접착제가 없는 폴리머, 및 접착제가 있는 폴리머 중 하나 이상일 수 있다. 선택적으로, 금속 포일 필름, 금속 포일 테이프, 폴리이미드 필름, 또는 임의의 다른 적합한 가요성 마스크가 마스크(330)로서 사용될 수 있다. 일부 다른 실시예들에서, 마스크(330)는 금속, 플라스틱, 또는 규소 마스크 또는 다른 강성 마스크일 수 있다. 마스크(330)는 안테나 모듈(306)에 마스크(330)의 기계적 부착을 제공하기 위해 접착제를 포함할 수 있지만, 마스크(330)는 또한 다른 방식들로 안테나 모듈(306)에 부착될 수 있다. 바람직하게는, 마스크(330)는 접착제를 갖는 폴리머일 수 있다. 접착제는 UV 방출, 열 방출, 또는 안테나 모듈(306)로부터 마스크(330)의 편리한 제거를 허용하도록 다른 방식으로 구성될 수 있다. 마스크(330)는 또한, 임의의 적절한 박막 퇴적 기법에 의해 퇴적된 임의의 적합한 절연, 패시베이션(passivation), 또는 포토레지스트(photoresist) 층일 수 있다. 원하는 부착 및 분리를 달성하기 위해, 마스크의 임의의 표면(들), 바람직하게는 마스크(330)의 모든 외부 표면들 또는 하부 표면을 접착제가 커버할 수 있음을 알 수 있다. 일부 실시예들에서, 마스크(330)는 픽 앤 플레이스 머신(pick and place machine) 또는 임의의 다른 적합한 메커니즘을 통해 전자 어셈블리 상에 배치될 수 있다.
도 3c를 참조하면, 캡슐화제 층(340)이 전자 어셈블리를 커버하도록 마더 보드 상에 형성될 수 있다. 바람직하게는, 캡슐화제 층(340)은 전자 어셈블리(마스크를 포함함)와 같거나 큰 높이를 가질 수 있다. 즉, 전자 어셈블리의 최상부의 마스크는 캡슐화제 층(340)으로부터 노출될 수 있다. 일부 실시예들에서, 전자 어셈블리의 높이보다 큰 높이를 갖는 캡슐화제 층(340)이 형성될 수 있고, 그에 의해 마스크가 또한 완전히 캡슐화된다. 이어서, 마스크를 완전히 캡슐화하는 캡슐화제 층(340)이, 그 후 연마되어 마스크의 상부 표면을 노출시킬 수 있다. 캡슐화제 층(340)은 페이스트 프린팅, 압축 몰딩, 트랜스퍼 몰딩, 액체 캡슐화제 몰딩, 진공 라미네이션, 스핀 코팅, 또는 다른 적합한 애플리케이터를 통해 퇴적될 수 있다. 바람직하게는, 캡슐화제 층(340)은 사출 성형(injection molding) 프로세스를 사용하여 형성된다. 캡슐화제 층(340)은, 에폭시 수지, 에폭시 아크릴레이트, 또는 충전재를 갖거나 갖지 않는 임의의 적합한 폴리머와 같은 폴리머 복합 재료일 수 있다. 캡슐화 층(340)은 비전도성일 수 있고, 구조적 지지를 제공하고, 외부 요소들 및 오염물질들로부터 전자 어셈블리를 환경적으로 보호한다.
도 3d를 참조하면, 트렌치(350)는 캡슐화제 층(340)을 통해 그리고 마스크(330)에 인접하여 형성된다. 전도성 패턴(320)만이 배치되고 추가적인 전도성 패턴(321)이 기판 상에 배치되지 않는 경우, 트렌치(350)는 전도성 패턴(320)의 적어도 일부가 트렌치(350)를 통해 노출될 수 있는 깊이를 갖는다. 또한, 트렌치(350)는 마스크(330)의 측방향 표면들의 적어도 일부를 노출시킬 수 있다. 마스크(330)의 측방향 표면들을 노출시키는 트렌치(350)는 마스크(330)에 부착된 캡슐화제 재료를 회피할 수 있고, 이는 후속 프로세스에서 안테나 모듈(306)로부터 마스크(330)를 분리하는 어려움을 증가시킬 수 있다. 도 3d에 도시된 바와 같이, 전도성 패턴(320)과 추가적인 전도성 패턴(321) 둘 모두가 기판 상에 배치되는 경우, 트렌치(350)는 추가적인 전도성 패턴(321)의 적어도 일부가 트렌치를 통해 노출되는 깊이를 갖는다. 유사하게, 마스크(330)의 측방향 표면들의 적어도 일부는 트렌치(350)를 통해 노출될 수 있다. 바람직하게는, 트렌치(350)는 전도성 패턴이 마스크(330)와 접촉하는 경계에 형성될 수 있다. 이 경우, 트렌치(350) 내에 배치될 실드 층(보통 전도성)은 전도성 패턴에 전기적으로 접속될 수 있다. 더욱이, 마스크(330)의 추가 분리를 위해 마스크(330) 주위에 간극들(clearances)이 있을 수 있다. 트렌치(350)는 마스크(330) 주위에서 연속적이거나 불연속적일 수 있다. 트렌치(350)의 포지션이 하부 전도성 패턴의 포지션과 정렬되지 않는 경우, 트렌치(350)는 기판(304)을 노출시킬 수 있다. 이 경우, 트렌치(350)는 실드 층에 접지/접속될 수 없는 회로에 정렬되지 않을 수 있다. 트렌치(350)는 포토리소그래피 마스크(photolithographic mask)를 이용한 화학적 에칭, 레이저 절제, 소우 커팅(saw cutting), 반응성 이온 에칭, 또는 다른 적합한 트렌칭 프로세스에 의해 형성될 수 있다.
도 3e를 참조하면, 그 후 등각 실드 층(310)이 마더 보드 상에 형성되어 캡슐화제 층(340)을 커버하고 트렌치(350)를 채운다. 실드 층(310)은 스프레이 코팅, 도금, 스퍼터링(sputtering), 또는 임의의 다른 적합한 금속 퇴적 프로세스에 의해 형성된다. 바람직하게는, 실드 프로세스는 스퍼터링을 사용하여 수행된다. 실드 층(310)은 구리, 알루미늄, 철, 또는 EMI 실드를 위한 임의의 다른 적합한 재료로 형성될 수 있다. 바람직하게는, 실드 층(310)은 트렌치(350)가 채워져 실드 층(310)을 하부 전도성 패턴과 전기적으로 접속시킬 수 있을 정도로 충분히 두껍다. 구체적으로, 캡슐화제 층(340) 및 트렌치(350)의 모든 노출된 표면들은, 일반적으로 전도성인 실드 재료에 의해 코팅된다. 트렌치(350)가 기판 상의 전도성 패턴을 노출시킬 만큼 충분히 깊기 때문에, 캡슐화제(340) 위의 실드 층 및 트렌치(350) 내의 실드 층을 포함하는 실드 층(310)은, 모두 기판 상의 전도성 패턴에 전기적으로 접속된다. 바람직하게는, 전도성 패턴이 동작 시에 접지되어야 하는, 예를 들어, 접지 노드에 전기적으로 결합되어야 하는 경우, 실드 층이 그에 의해 접지되고, 이는 전자 어셈블리를 위한 실드 성능을 강화한다.
도 3f를 참조하면, 마스크(330)는 그 위의 실드 층의 일부와 함께 전자 어셈블리로부터 분리되어, 안테나 모듈(306)이 캡슐화제 층 및 실드 층으로부터 노출된다. 도 3f에 도시된 바와 같이, 기판의 하부 표면 상에 장착된 반도체 다이와 같은 다른 전자 컴포넌트들은, 실드 층에 의해 실드된 채로 유지된다. 결과적으로, 부분 실드가 형성된다. 바람직하게는, 전자 어셈블리 상에 마스크(330)를 배치하는 동일한 픽 앤 플레이스 머신이 전자 어셈블리로부터 마스크(330)를 분리하는데 사용될 수 있다. 일부 다른 실시예들에서, 마스크(330)가 전자 어셈블리 외부에 떨어질 수 있도록, 임의의 그리고 모든 축들에 대해 전자 어셈블리를 자유롭게 회전시킬 수 있는 툴이 채택될 수 있다.
도 4a 및 도 4b를 참조하면, 본 출원의 실시예에 따른 전자 어셈블리(400)를 도시한다. 일부 실시예들에서, 마스크(430)는, 더미 다이(430a) 및 동일한 면적으로 그에 부착된 접착 필름(430b)을 포함하고, 접착필름(470)를 갖는 더미 웨이퍼로부터 분리된, 접착제(430)를 갖는 더미 다이를 채택할 수 있다. 도 4a는, 접착 필름이 그 후면에 부착된 다수의 더미 다이를 포함하는 더미 웨이퍼(470)를 예시한다. 다이 간 웨이퍼 영역(inter-die wafer area) 또는 소우 스트리트(saw street)(460)에서 접착 필름(470)을 갖는 더미 웨이퍼로부터 접착제(430)를 갖는 더미 다이를 싱귤레이팅(singulating)한 후에, 접착제(430)를 갖는 더미 다이는 마스크(430)의 역할을 하기 위해 안테나 모듈(406) 상에 배치될 수 있고, 여기서 접착 필름(430b)은 안테나 모듈(406)과 접촉하여, 마스크(430)와 안테나 모듈(406) 사이에 밀접한 맞물림(intimate engagement)을 제공한다. 특히, 접착 필름(430b)은 더미 다이(430a)를 안테나 모듈(406)에 부착할 수 있어, 전자 어셈블리의 추가 캡슐화에서, 최소 캡슐화 재료가 안테나 모듈(406)의 표면 상에 침윤될 수 있고, 이는 바람직하지 않는 실드 효과를 초래할 수 있다. 접착 필름(430b)은 자외선(UV) 방출, 열 방출, 또는 접착 필름(430b)의 편리한 제거를 허용하도록 다른 방식으로 구성될 수 있다. 접착 필름(430b)은 또한 임의의 적절한 박막 퇴적 기법에 의해 퇴적된 임의의 적합한 절연, 패시베이션, 또는 포토레지스트 층일 수 있다. 접착 필름(430b)의 제거는 마스크(430) 전체의 제거를 용이하게 할 수 있다.
도 5를 참조하면, 인접 영역에 위치된 다수의 안테나 모듈(506)에 대해, 단일 마스크를 이용하는 본 방법이 또한 적용될 수 있다. 일부 실시예들에서, 마더 보드 상에 장착된 다른 전자 컴포넌트들(580)이 또한 존재할 수 있다. 그러한 경우들에서, 전자 컴포넌트들(580)에 대해, 본 출원으로 형성된 부분 실드 층은, 외부 환경으로부터 EMI를 실드하는 것에 부가하여, 안테나 모듈들(506)로부터의 방사를 적어도 부분적으로 실드할 수 있다.
위의 실시예들에서 언급된 안테나 모듈은 실드되지 않기를 원하는 임의의 전자 컴포넌트들일 수 있음을 알 수 있다. 본 출원의 양태들은 이에 제한되지 않는다.
본 명세서에서의 논의는 전자 어셈블리를 위한 부분 실드를 형성하는 방법의 다양한 부분들을 도시하는 다수의 예시적인 도면을 포함했다. 예시의 명확성을 위해, 그러한 도면들은 각각의 예시적인 어셈블리의 모든 양태들을 도시하지는 않았다. 본 명세서에 제공된 예시적인 어셈블리들 및/또는 방법들 중 임의의 것은 본 명세서에 제공된 임의의 또는 모든 다른 어셈블리들 및/또는 방법들과 임의의 또는 모든 특성들을 공유할 수 있다.
다양한 실시예들이 첨부 도면들을 참조하여 본 명세서에 설명되었다. 그러나, 이하의 청구항들에 제시된 바와 같은 본 발명의 더 넓은 범위로부터 벗어나지 않고, 다양한 수정들 및 변경들이 이루어질 수 있고, 추가적인 실시예들이 구현될 수 있다는 것이 명백할 것이다. 추가로, 다른 실시예들은 본 명세서에 개시된 본 발명의 하나 이상의 실시예의 명세서 및 실시의 고려로부터 본 기술분야의 통상의 기술자에게 명백할 것이다. 따라서, 본 출원 및 본 명세서에서의 예들은 단지 예시적인 것으로 간주되도록 의도되며, 본 발명의 진정한 범위 및 사상은 이하의 예시적인 청구항들의 목록에 의해 표시되고 있다는 것이 의도된다.

Claims (11)

  1. 전자 어셈블리를 위한 부분 실드를 형성하는 방법으로서,
    마더 보드 상에 장착된 전자 어셈블리를 제공하는 단계- 상기 전자 어셈블리는 기판, 및 상기 기판의 상부 표면 상에 장착된 적어도 하나의 전자 컴포넌트 및 전도성 패턴을 포함함 -;
    상기 적어도 하나의 전자 컴포넌트를 커버하기 위해 상기 기판 상에 마스크를 배치하는 단계;
    적어도 상기 전자 어셈블리를 캡슐화하기 위해 상기 마더 보드 상에 캡슐화제 층을 형성하는 단계;
    상기 전도성 패턴의 적어도 일부 및 상기 마스크의 측방향 표면들의 적어도 일부를 노출시키기 위해 상기 캡슐화제 층을 통해 트렌치를 형성하는 단계;
    상기 캡슐화제 층을 커버하고 상기 트렌치를 채우기 위해 상기 마더 보드 상에 실드 층을 형성하는 단계; 및
    상기 마더 보드로부터 상기 마스크를 분리하는 단계를 포함하는, 방법.
  2. 제1항에 있어서, 마더 보드 상에 장착된 전자 어셈블리를 제공한 후에, 상기 방법은:
    상기 전도성 패턴 상에 추가적인 전도성 패턴을 형성하는 단계를 추가로 포함하고;
    상기 추가적인 전도성 패턴은 상기 마스크에 의해 커버되지 않고 상기 트렌치를 통해 노출되는, 방법.
  3. 제2항에 있어서, 상기 전도성 패턴 및 상기 추가적인 전도성 패턴은 둘 다 도금을 사용하여 형성되는, 방법.
  4. 제1항에 있어서, 상기 마더 보드 상에 캡슐화제 층을 형성하는 단계는:
    상기 마스크의 상부 표면을 커버하지 않는 상기 캡슐화제 층을 형성하는 단계를 포함하는, 방법.
  5. 제1항에 있어서, 상기 전도성 패턴은 상기 적어도 하나의 전자 컴포넌트를 둘러싸는, 방법.
  6. 제1항에 있어서, 상기 마더 보드 상에 캡슐화제 층을 형성하는 단계는:
    사출 성형(injection molding) 프로세스를 사용하여 상기 캡슐화제 층을 형성하는 단계를 포함하는, 방법.
  7. 제1항에 있어서, 상기 마스크는 접착제를 갖는 소잉된 더미 다이(sawed dummy die)이고, 상기 적어도 하나의 전자 컴포넌트를 커버하기 위해 상기 기판 상에 마스크를 배치할 때, 상기 접착제는 상기 적어도 하나의 전자 컴포넌트와 접촉하는, 방법.
  8. 제1항에 있어서, 상기 마스크는 접착 테이프, UV 테이프, 열 테이프, 접착제가 없는 금속, 접착제가 있는 금속, 접착제가 없는 폴리머, 및 접착제가 있는 폴리머 중 하나 이상으로 만들어지는, 방법.
  9. 제1항에 있어서, 상기 마더 보드 상의 상기 캡슐화제 층은 스퍼터링(sputtering)을 사용하여 형성되는, 방법.
  10. 제1항에 있어서, 상기 전도성 패턴은 전기적으로 접지되는, 방법.
  11. 제1항에 있어서, 상기 적어도 하나의 전자 컴포넌트는 안테나 모듈을 포함하는, 방법.
KR1020230099207A 2022-08-11 2023-07-28 전자 어셈블리를 위한 부분 실드를 형성하는 방법 KR20240022405A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210963329.2 2022-08-11
CN202210963329.2A CN117637703A (zh) 2022-08-11 2022-08-11 用于为电子组件形成部分屏蔽的方法

Publications (1)

Publication Number Publication Date
KR20240022405A true KR20240022405A (ko) 2024-02-20

Family

ID=89846696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230099207A KR20240022405A (ko) 2022-08-11 2023-07-28 전자 어셈블리를 위한 부분 실드를 형성하는 방법

Country Status (4)

Country Link
US (1) US20240055367A1 (ko)
KR (1) KR20240022405A (ko)
CN (1) CN117637703A (ko)
TW (1) TW202408332A (ko)

Also Published As

Publication number Publication date
CN117637703A (zh) 2024-03-01
US20240055367A1 (en) 2024-02-15
TW202408332A (zh) 2024-02-16

Similar Documents

Publication Publication Date Title
KR102361804B1 (ko) 부분 emi 차폐 기능을 갖춘 반도체 디바이스 및 그 제조 방법
US20220320010A1 (en) Semiconductor device and manufacturing method thereof
KR101769995B1 (ko) 반도체 장치 및 반도체 장치 제조 방법
CN107564891B (zh) 具有集成天线的屏蔽封装
KR102258874B1 (ko) 레이저 어블레이션을 사용하여 부분적인 emi 차폐 제거 반도체 장치
US9974181B2 (en) Module with external shield and back-spill barrier for protecting contact pads
CN110828424A (zh) 针对具有暴露的管芯背面的倒装芯片封装的emi屏蔽
US11935849B2 (en) Semiconductor package with an antenna substrate
CN112447675A (zh) 半导体装置及制造半导体装置的方法
KR20240023415A (ko) 사전 형성된 마스크를 이용한 선택적 emi 차폐
KR20240041894A (ko) 송곳니부 설계를 갖는 사전 형성된 마스크를 이용하는 선택적 emi 차폐
US11316252B2 (en) Antenna packaging structure and method for forming the same
US20240055367A1 (en) Method for forming a partial shielding for an electronic assembly
US20230411304A1 (en) Semiconductor device and method for making the same
US20230215813A1 (en) Semiconductor Device and Method for Selective EMI Shielding Using a Mask
KR20240002912A (ko) 내장형 자기 차폐를 형성하는 반도체 디바이스 및 그 제조방법
KR20240009340A (ko) 전기 커넥터의 오염을 피하기 위한 2개 단계의 공정에서 emi 차폐 재료를 형성하는 반도체 디바이스 및 그 방법
KR20230143952A (ko) 전자파 흡수 금속 바아를 이용한 반도체 디바이스 및 그 제조 방법
KR20240039581A (ko) 반도체 장치 및 하이브리드 기판을 적층하는 방법
KR20240013059A (ko) Emi 차폐 및 방열을 위한 전도성 구조를 형성하는 반도체디바이스 및 그 제조 방법
TW202414618A (zh) 整合式封裝中天線結構
KR20240051823A (ko) 차폐 층 내에 내장된 그래핀 코어 쉘을 형성하는 반도체 장치 및 방법
KR20230106510A (ko) 슬롯형 기판으로 선택적 emi 차폐를 형성하는 반도체 디바이스 및 그 차폐 방법