KR20240021614A - Test socket - Google Patents
Test socket Download PDFInfo
- Publication number
- KR20240021614A KR20240021614A KR1020220100157A KR20220100157A KR20240021614A KR 20240021614 A KR20240021614 A KR 20240021614A KR 1020220100157 A KR1020220100157 A KR 1020220100157A KR 20220100157 A KR20220100157 A KR 20220100157A KR 20240021614 A KR20240021614 A KR 20240021614A
- Authority
- KR
- South Korea
- Prior art keywords
- line
- semiconductor chip
- connecting shaft
- cover
- test socket
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 57
- 239000004065 semiconductor Substances 0.000 claims abstract description 66
- 238000000034 method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 238000000926 separation method Methods 0.000 description 10
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000994 depressogenic effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0416—Connectors, terminals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0441—Details
- G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
본 발명은 반도체 칩 패키지 테스트 소켓에 관한 것으로서, 보다 상세하게는, 반도체 칩 패키지 테스트 소켓의 조립 및 분리를 위해서 별도의 조립 공구가 필요하지 않으며, 핀셋 등과 같은 간단한 도구를 이용해서 반도체 칩 패키지 테스트 소켓의 조립 및 분리를 쉽게 수행할 수 있는 반도체 칩 패키지 테스트 소켓에 관한 것이다. The present invention relates to a semiconductor chip package test socket, and more specifically, to assemble and separate the semiconductor chip package test socket, no separate assembly tool is required, and the semiconductor chip package test socket can be used using a simple tool such as tweezers. It relates to a semiconductor chip package test socket that can easily assemble and disassemble.
Description
본 발명은 반도체 칩 패키지 테스트 소켓에 관한 것으로서, 보다 상세하게는, 반도체 칩 패키지 테스트 소켓의 조립 및 분리를 위해서 별도의 조립 공구가 필요하지 않으며, 핀셋 등과 같은 간단한 도구를 이용해서 반도체 칩 패키지 테스트 소켓의 조립 및 분리를 쉽게 수행할 수 있는 반도체 칩 패키지 테스트 소켓에 관한 것이다. The present invention relates to a semiconductor chip package test socket, and more specifically, to assemble and separate the semiconductor chip package test socket, no separate assembly tool is required, and the semiconductor chip package test socket can be used using a simple tool such as tweezers. It relates to a semiconductor chip package test socket that can easily assemble and disassemble.
반도체 소자는 제조 과정을 거친 후 전기적 성능을 판단하기 위한 검사를 수행하게 된다. 반도체 소자의 성능 검사는 반도체 소자의 단자와 전기적으로 접촉될 수 있도록 형성된 반도체 칩 패키지 테스트 소켓을 반도체 소자와 검사회로기판 사이에 삽입한 상태에서 검사가 수행된다. 그리고, 반도체 칩 패키지 테스트 소켓은 반도체 소자의 검사 외에도 반도체 소자의 제조 과정 중 번-인(Burn-In) 테스트 과정에서도 사용되고 있다.After semiconductor devices go through the manufacturing process, tests are performed to determine their electrical performance. The performance test of a semiconductor device is performed with a semiconductor chip package test socket formed to make electrical contact with the terminal of the semiconductor device inserted between the semiconductor device and the test circuit board. In addition to testing semiconductor devices, semiconductor chip package test sockets are also used in the burn-in test process during the manufacturing process of semiconductor devices.
기존의 반도체 칩 패키지 테스트 소켓은, 부재 간의 결합 및 분리 시, 복잡한 과정을 필요로 하거나, 또는 별도의 장치가 필요하였다. 이에 따라서, 조립, 제조 및 분해 과정에서 고장이 발생하거나 해당 공정의 운영 비용이 많이 발생하였다. Existing semiconductor chip package test sockets require complicated processes or require separate devices when joining and separating members. Accordingly, failures occurred during the assembly, manufacturing, and disassembly processes, or high operating costs for the processes were incurred.
따라서, 이러한 문제를 해결할 수 있는 구조를 갖는 반도체 칩 패키지 테스트 소켓이 필요하다.Therefore, a semiconductor chip package test socket with a structure that can solve these problems is needed.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 반도체 칩 패키지 테스트 소켓의 조립 및 분리를 위해서 별도의 조립 공구가 필요하지 않으며, 핀셋 등과 같은 간단한 도구를 이용해서 반도체 칩 패키지 테스트 소켓의 조립 및 분리를 쉽게 수행할 수 있는 반도체 칩 패키지 테스트 소켓을 제공하는 데 그 목적이 있다.The present invention was devised to solve the above-described problems. No separate assembly tools are required for assembling and disassembling the semiconductor chip package test socket, and simple tools such as tweezers can be used to assemble and disassemble the semiconductor chip package test socket. The purpose is to provide a semiconductor chip package test socket that can be easily separated.
본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓은, 베이스; 상기 베이스 상에 배치되며 상하 방향으로 변위 가능한 커버; 상기 커버의 상하 작동에 따라서 회동되어 오픈/클로징되는 래치 시스템; 및 상기 커버와 상기 래치 시스템을 연결하는 커넥팅 샤프트;를 포함하며, 상기 커버는 제1 커넥터 홀이 형성된 연결 블록을 포함하며, 상기 래치 시스템은 제2 커넥터 홀이 형성된 래치 커넥터를 포함하고, 상기 커넥팅 샤프트는, 상기 제1 커넥터 홀과 상기 제2 커넥터 홀이 나란히 위치한 상태에서, 상기 제1 커넥터 홀과 상기 제2 커넥터 홀을 관통하고 상기 커버와 상기 래치 시스템을 연결하며, 상기 래치 시스템은 상기 커넥팅 샤프트를 중심으로 회동 가능하며, 상기 커버는 상기 연결 블록의 외측면에 형성되는 윈도우 라인을 더 포함하고, 상기 윈도우 라인을 통해서 상기 제1 커넥터 홀의 내부의 적어도 일 부분이 외부로 노출되며, 상기 커넥팅 샤프트가 제1 커넥터 홀 내에 삽입되면, 상기 커넥팅 샤프트는 상기 윈도우 라인을 통해서 적어도 일 부분이 외부로 노출된다.A semiconductor chip package test socket according to an embodiment of the present invention includes a base; a cover disposed on the base and capable of being displaced in an upward and downward direction; A latch system that rotates to open/close according to the up and down movement of the cover; and a connecting shaft connecting the cover and the latch system, wherein the cover includes a connection block in which a first connector hole is formed, and the latch system includes a latch connector in which a second connector hole is formed, and the connecting shaft The shaft passes through the first connector hole and the second connector hole and connects the cover and the latch system, with the first connector hole and the second connector hole positioned side by side, and the latch system connects the connecting hole. It is rotatable around a shaft, and the cover further includes a window line formed on an outer surface of the connection block, at least a portion of the inside of the first connector hole is exposed to the outside through the window line, and the connecting block When the shaft is inserted into the first connector hole, at least a portion of the connecting shaft is exposed to the outside through the window line.
일 실시예에 의하면, 상기 커넥팅 샤프트는, 샤프트 바디, 및 상기 샤프트 바디의 측부로 돌출되는 사이드 돌기를 포함하고, 상기 제1 커넥터 홀은, 상기 샤프트 바디가 삽입되는 제1 관통 라인, 및 상기 사이드 돌기가 삽입되는 제2 관통 라인을 포함하며, 상기 윈도우 라인은, 상기 제2 관통 라인의 외측에 상기 제2 관통 라인을 따라서 형성된다.According to one embodiment, the connecting shaft includes a shaft body and a side protrusion protruding from a side of the shaft body, and the first connector hole includes a first through line into which the shaft body is inserted, and the side protrusion. It includes a second through line into which a protrusion is inserted, and the window line is formed along the second through line outside the second through line.
일 실시예에 의하면, 상기 제2 관통 라인은, 상기 제1 관통 라인의 상부에 위치한다.According to one embodiment, the second through line is located above the first through line.
일 실시예에 의하면, 상기 커버는, 상기 연결 블록의 전방 및 후방에 위치하는 가이드부를 포함하며, 상기 가이드부는 상기 제1 커넥터 홀과 전후 방향으로 겹치는 위치에 형성되는 쓰루 홀을 포함하고, 상기 쓰루 홀은, 상기 제1 관통 라인과 전후 방향으로 겹치는 위치에 위치하는 제1 부분, 및 상기 제2 관통 라인과 전후 방향으로 겹치는 위치에 위치하는 제2 부분을 포함한다.According to one embodiment, the cover includes a guide portion located at the front and rear of the connection block, the guide portion includes a through hole formed at a position overlapping the first connector hole in the front-back direction, and the through hole The hole includes a first part located at a position overlapping the first through line in the front-back direction, and a second part located at a position overlapping the second through line in the front-back direction.
본 발명의 실시예에 의한 반도체 칩 패키지 테스트 소켓은, 커넥팅 샤프트의 적어도 일 부분이 윈도우 라인을 통해서 노출될 수 있다. 따라서, 핀셋 등의 툴을 이용해서 커넥팅 샤프트를 쉽게 삽입하거나, 또는 취출할 수 있다. In the semiconductor chip package test socket according to an embodiment of the present invention, at least a portion of the connecting shaft may be exposed through a window line. Therefore, the connecting shaft can be easily inserted or removed using a tool such as tweezers.
따라서, 본 발명의 실시예에 의한 반도체 칩 패키지 테스트 소켓은, 반도체 칩 패키지 테스트 소켓의 조립 및 분리를 위해서 별도의 조립 공구가 필요하지 않다. 단지, 핀셋 등과 같은 간단한 도구를 이용해서 반도체 칩 패키지 테스트 소켓의 조립 및 분리를 쉽게 수행할 수 있다. 이에 따라서, 반도체 칩 패키지 테스트 소켓의 조립 및 분리 과정이 매우 간편하며, 조립 및 분리 과정에서 파손 등의 문제가 발생하지 않고, 조립 및 분리 비용 및 시간이 절감될 수 있다.Therefore, the semiconductor chip package test socket according to an embodiment of the present invention does not require a separate assembly tool for assembling and disassembling the semiconductor chip package test socket. The assembly and separation of the semiconductor chip package test socket can be easily performed using simple tools such as jars and tweezers. Accordingly, the assembly and separation process of the semiconductor chip package test socket is very simple, problems such as damage do not occur during the assembly and separation process, and assembly and separation costs and time can be reduced.
도 1 은 종래 기술에 의한 반도체 칩 패키지 테스트 소켓의 결합 형태를 나타낸 도면이다.
도 2 는 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓의 결합 구조를 나타낸 도면이다.
도 3 은 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓의 커넥팅 샤프트를 나타낸 도면이다.
도 4 및 5 는 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓의 커넥팅 샤프트를 이용한 커버와 래치 시스템 사이의 결합 구조를 나타낸 도면이다.
도 6 및 7 은 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓의 커버를 확대 도시한 도면이다.
도 8 은 도 4 의 D-D 의 단면을 나타낸 도면이다.
도 9 는 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓의 조립 과정에서, 커넥팅 샤프트의 투입 과정을 나타낸 도면이다.
도 10 은 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓의 분해 과정에서, 커넥팅 샤프트의 취출 과정을 나타낸 도면이다.1 is a diagram showing a combination of a semiconductor chip package test socket according to the prior art.
Figure 2 is a diagram showing the coupling structure of a semiconductor chip package test socket according to an embodiment of the present invention.
Figure 3 is a diagram showing a connecting shaft of a semiconductor chip package test socket according to an embodiment of the present invention.
4 and 5 are diagrams showing a coupling structure between a cover and a latch system using a connecting shaft of a semiconductor chip package test socket according to an embodiment of the present invention.
6 and 7 are enlarged views of the cover of a semiconductor chip package test socket according to an embodiment of the present invention.
FIG. 8 is a cross-sectional view of DD of FIG. 4.
FIG. 9 is a diagram illustrating a process of inserting a connecting shaft during the assembly process of a semiconductor chip package test socket according to an embodiment of the present invention.
FIG. 10 is a diagram illustrating a process of removing a connecting shaft during the disassembly process of a semiconductor chip package test socket according to an embodiment of the present invention.
이하, 첨부된 도면을 참조하여, 본 발명에 따른 바람직한 실시예에 대하여 설명한다. Hereinafter, preferred embodiments according to the present invention will be described with reference to the attached drawings.
이하에서, 방향을 나타내는 "전후", "좌우", "상하" 는 각각 도 4 의 X, Y, Z 축 방향을 의미하는 것으로 이해될 수 있다.Hereinafter, “front and back,” “left and right,” and “up and down” indicating directions may be understood to mean the X, Y, and Z axis directions of FIG. 4, respectively.
도 2 는 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓(1)의 결합 구조를 나타낸 도면이다. 도 3 은 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓(1)의 커넥팅 샤프트(400)를 나타낸 도면이다. 도 4 및 5 는 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓(1)의 커넥팅 샤프트(400)를 이용한 커버(200)와 래치 시스템(300) 사이의 결합 구조를 나타낸 도면이다. 도 6 및 7 은 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓(1)의 커버(200)를 확대 도시한 도면이다. 도 8 은 도 4 의 D-D 의 단면을 나타낸 도면이다.FIG. 2 is a diagram showing a coupling structure of a semiconductor chip
본 발명의 실시예에 의한 반도체 칩 패키지 테스트 소켓(1)은, 베이스(100); 커버(200); 래치 시스템(300); 및 커넥팅 샤프트(400)를 포함한다.A semiconductor chip
<베이스(100)><Base (100)>
베이스(100)는 반도체 칩 패키지 테스트 소켓(1)의 하부분을 구성한다. The
베이스(100)는 베이스 바디(110)를 포함하며, 베이스 바디(110)의 내측에는 반도체 칩 패키지가 실장될 수 있는 어댑터(미도시)가 구비될 수 있다. 어댑터 상에는 반도체 칩 패키지가 탑재될 수 있는 반도체 칩 패키지 탑재면이 구비될 수 있다. The
어댑터 내에는 반도체 칩 패키지의 전기 단자와 전기적으로 연결될 수 있는 컨택트(미도시)가 구비될 수 있다. 컨택트는 상기 어댑터를 관통하여 상기 반도체 칩 패키지 탑재면 상으로 돌출될 수 있다.A contact (not shown) that can be electrically connected to an electrical terminal of the semiconductor chip package may be provided within the adapter. The contact may penetrate the adapter and protrude onto the semiconductor chip package mounting surface.
베이스(100)는 후술하는 래치 시스템(300)의 오픈/클로징을 가이드할 수 있는 가이드 라인(122)이 형성된 가이드 블록(120)을 구비할 수 있다.The
아울러, 베이스(100)는 후술하는 커버(200)의 가이드부(230)가 위치하며 커버(200)의 상하 변위를 가이드하는 가이드 홈(130)을 구비할 수 있다. 상기 가이드 홈(130)에는 제1 후크부(132)가 구비될 수 있다.In addition, the
<커버(200)><Cover (200)>
커버(200)는 베이스(100) 상에 구비된다. 커버(200)는 상하 방향으로 위치 가변할 수 있다. 커버(200)는 내측이 상하 방향으로 오픈된 구조를 갖는다. 따라서, 커버(200)는 전체적으로 전후면부(202)와 측면부(204), 및 상하로 오픈되는 탑재 홀(206)을 갖는다. 커버(200)는 연결 블록(210), 및 윈도우 라인(220)을 포함할 수 있다.The
연결 블록(210)은 커버(200)의 내측의 전후 방향 좌우측 모서리에 각각 구비된다. 이에 따라서, 연결 블록(210)은, 전방 연결 블록(210)과, 후방 연결 블록(210)을 포함할 수 있다. 아울러, 전방 연결 블록(210)은 좌측과 우측에 대칭으로 위치하며, 후방 연결 블록(210)도 좌측과 우측에 대칭으로 위치할 수 있다. The
연결 블록(210)에는 제1 커넥팅 홀(212)이 형성된다. 제1 커넥팅 홀(212)은 연결 블록(210)을 전후 방향으로 관통하는 홀이다.A first connecting
도 8 을 참조하면, 실시예에 의하면, 상기 제1 커넥팅 홀(212)은, 제1 관통 라인(214), 및 상기 제1 관통 라인(214)과 연통하는 제2 관통 라인(216)을 포함한다. 제1 관통 라인(214)은 원형 단면을 가진다. 제2 관통 라인(216)은 제1 관통 라인(214)으로부터 적어도 일 방향으로 더 함몰되는 부분이다. 제2 관통 라인(216)은 예컨대 제1 관통 라인(214)의 상부분으로 함몰될 수 있다.Referring to FIG. 8, according to the embodiment, the first connecting
한편, 실시예에 의하면, 상기 제2 관통 라인(216)의 단부에는 스톱부가 형성될 수 있다. 즉, 일 실시예에 의하면, 제2 관통 라인(216)은 연결 블록(210)을 완전히 관통하지 않고, 일정 깊이까지만 연장될 수 있다. Meanwhile, according to the embodiment, a stop portion may be formed at the end of the second through
윈도우 라인(220)은 상기 커버(200)의 외측면에 형성되는 관통 라인이다. 윈도우 라인(220)의 위치는 상기 연결 블록(210)의 외측이며, 상기 커넥팅 홀과 윈도우 라인(220)은 동일 수평면 상에 위치한다. 상기 윈도우 라인(220)이 형성됨으로서, 상기 제1 커넥팅 홀(212)의 적어도 일 부분이 외부와 연통할 수 있다.The
실시예에 의하면, 상기 윈도우 라인(220)은, 상기 제2 관통 라인(216)의 외측에 형성되며, 상기 제2 관통 라인(216)을 따라서 형성된다. 따라서, 윈도우 라인(220)을 통해서 제2 관통 라인(216)의 내부가 시각적으로 외부로 노출될 수 있다.According to an embodiment, the
실시예에 의하면, 상기 커버(200)는, 상기 각각의 연결 블록(210)의 전방, 또는 후방에 위치하는 가이드부(230)를 포함할 수 있다. 상기 가이드부(230)는 상기 제1 커넥팅 홀(212)과 전후 방향으로 겹치는 위치에 형성되는 쓰루 홀(232)을 포함한다.According to the embodiment, the
구체적으로, 상기 쓰루 홀(232)은, 상기 제1 관통 라인(214)과 전후 방향으로 겹치는 위치에 위치하는 제1 부분(234), 및 상기 제2 관통 라인(216)과 전후 방향으로 겹치는 위치에 위치하는 제2 부분(236)을 포함할 수 있다.Specifically, the through
상기 가이드부(230)의 하단 단부 부분에는 제2 후크부(232)가 구비될 수 있다.A
커버(200)와 베이스(100)가 결합되면, 상기 가이드부(230)는 가이드 홈(130) 내에 위치하며, 제1 후크부(132)와 제2 후크부(232)가 후크 연결될 수 있다.When the
<래치 시스템(300)><Latch system (300)>
래치 시스템(300)은, 상기 베이스(100) 및 상기 커버(200)와 연결된다. 상기 래치 시스템(300)은, 상기 커버(200)의 상하 작동에 따라서 회동됨으로서, 오픈/클로징 될 수 있다.The
상기 래치 시스템(300)은, 반도체 칩 패키지 테스트 소켓(1)의 좌우에 각각 구비되는 제1 래치(302)와 제2 래치(304)를 포함할 수 있다.The
상기 제1 래치(302)와 제2 래치(304)는, 각각 래치 커넥터(310)와 래치 바디(320)를 포함할 수 있다.The
래치 커넥터(310)는 제1 래치(302)와 제2 래치(304)의 외측 단부(베이스(100)에 연결되었을 때, 베이스(100)의 외측에 위치하는 부분)를 구성한다. The
래치 커넥터(310)에는 제2 커넥팅 홀(330)이 형성된다. 제2 커넥팅 홀(330)은 래치 커넥터(310)를 전후 방향으로 관통하는 홀로 구성된다. 제2 커넥팅 홀(330)은 후술하는 커넥팅 샤프트(400)가 관통할 수 있는 홀이다. A second connecting
래치 바디(320)는 제1 래치(302)와 제2 래치(304)의 내측 단부(베이스(100)에 연결되었을 때, 베이스(100)의 내측에 위치하는 부분)를 구성한다. 래치 바디(320)는, 상기 래치 커넥터(310)와 연결되어 래치 커넥터(310)와 일체로 회동한다. 상기 래치 바디(320)는, 상기 래치 시스템(300)이 클로징 상태일 때, 밑면이 반도체 칩 패키지의 상면에 접한다. 즉, 래치 바디(320)는 실질적으로 어댑터의 반도체 칩 패키지 탑재면 상에 탑재된 반도체 칩 패키지를 가압하여 고정시키는 부분이다.The
제1 래치(302)와 제2 래치(304)는 상기 제2 커넥팅 홀(330)에 삽입된 커넥팅 샤프트(400)를 중심으로 하여 회동할 수 있다. 구체적으로, 커버(200)가 하강하면 제1 래치(302)와 제2 래치(304)는 커넥팅 샤프트(400)를 중심으로 하여 오픈되는 방향으로 회동하고, 커버(200)가 상승하면 제1 래치(302)와 제2 래치(304)는 커넥팅 샤프트(400)를 중심으로 하여 클로징되는 방향으로 회동한다. 이와 같은 래치 시스템(300)의 오픈/클로징은 상기 베이스(100)에 구비되는 가이드 라인(122)과 래치 시스템(300)이 소정의 가이드 샤프트에 의해서 연결됨으로서 가이드될 수 있다. 이에 대한 상세한 설명은 생략한다.The
<커넥팅 샤프트(400)><Connecting shaft (400)>
커넥팅 샤프트(400)는, 상기 커버(200)와 상기 래치 시스템(300)을 연결하는 샤프트이다. The connecting
구체적인 실시예에 의하면, 상기 커넥팅 샤프트(400)는, 소정의 길이를 갖는 샤프트 바디(410), 및 상기 샤프트 바디(410)의 측부로 돌출되는 사이드 돌기(420)를 포함할 수 있다. According to a specific embodiment, the connecting
샤프트 바디(410)의 길이는 커버(200)의 전후 방향 폭보다 작으며, 구체적으로는 전방 연결 블록(210)의 전단부와 후방 연결 블록(210)의 후단부 사이의 폭과 대응되는 길이를 가질 수 있다. The length of the
사이드 돌기(420)가 위치하는 위치는, 커넥팅 샤프트(400)가 커버(200) 내에 삽입되고, 커버(200)의 연결 블록(210)에 위치하는 스톱부에 사이드 돌기(420)가 맞닿을 때, 커넥팅 샤프트(400)가 전방 연결 블록(210)의 전단부와 후방 연결 블록(210)의 후단부 사이에 위치할 수 있는 위치일 수 있다.The position of the
<베이스(100), 커버(200), 래치 시스템(300), 및 커넥팅 샤프트(400)의 연결 구조><Connection structure of
이하에서는, 베이스(100), 커버(200), 래치 시스템(300), 및 커넥팅 샤프트(400)의 연결 구조 및 작동에 대해서 설명한다.Below, the connection structure and operation of the
우선, 베이스(100) 상에 래치 시스템(300)이 배치되고, 이어서, 커버(200)가 배치될 수 있다. 베이스(100)와 커버(200)는, 베이스(100)에 구비되는 제1 후크부(132)와 커버(200)의 제2 후크부가 서로 후크 연결되는 형태로 연결될 수 있다. First, the
래치 시스템(300)은 커버(200)에 회동 가능하게 연결된다. 구체적으로, 상기 커넥팅 샤프트(400)가 상기 제1 커넥팅 홀(212)과 상기 제2 커넥팅 홀(330)을 관통함으로서, 상기 커버(200)와 상기 래치 시스템(300)을 연결한다. 따라서, 상기 래치 시스템(300)은 상기 커넥팅 샤프트(400)를 중심으로 회동 가능하다. 아울러, 베이스(100)와 래치 시스템(300)도 소정의 가이드 샤프트를 통해 연결될 수 있다. The
커버(200)가 상하 변위하면, 래치 시스템(300)은 가이드 샤프트에 의해서 오픈-클로징 작동이 가이드 될 수 있다. 따라서, 래치 시스템(300)의 오픈-클로징 작동의 회동 축은 상기 커넥팅 샤프트(400)일 수 있다. 상기 베이스(100)와 래치 시스템(300) 간의 연결 및 가이드 샤프트에 관한 설명은 생략한다.When the
커넥팅 샤프트(400)가 커버(200)와 래치 시스템(300)을 연결한 상태에서는, 커넥팅 샤프트(400)의 전방 단부는 전방 연결 블록(210)에 형성된 제1 커넥팅 홀(212) 내에 위치하며, 커넥팅 샤프트(400)의 중간 부분은 래치 커넥터(310)에 형성된 제2 커넥팅 홀(330)에 위치하고, 커넥팅 샤프트(400)의 후단 부분은 후방 연결 블록(210)에 형성된 제1 커넥팅 홀(212) 내에 위치하게 된다. 따라서, 커넥팅 샤프트(400)는 래치 시스템(300)과 커버(200) 사이의 연결을 유지한다.When the connecting
이때, 커넥팅 샤프트(400)의 사이드 돌기(420)는, 전방 연결 블록(210)의 제1 커넥팅 홀(212)의 제2 관통 라인(216) 내에 위치한다. 앞서 설명한 실시 형태와 같이, 상기 제2 관통 라인(216)의 외측에는 윈도우 라인(220)이 형성되어 있다. 따라서, 제2 관통 라인(216)에 위치한 사이드 돌기(420)는 윈도우 라인(220)을 통해서 외부에서 위치가 파악될 수 있다. At this time, the
도 9 는 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓(1)의 조립 과정에서, 커넥팅 샤프트(400)의 투입 과정을 나타낸 도면이다. 도 10 은 본 발명의 일 실시예에 의한 반도체 칩 패키지 테스트 소켓(1)의 분해 과정에서, 커넥팅 샤프트(400)의 취출 과정을 나타낸 도면이다. FIG. 9 is a diagram showing the insertion process of the connecting
이하에서는, 도 9 를 참조하여, 본 발명의 실시예에 의한 반도체 칩 패키지 테스트 소켓(1)의 조립 과정에서, 커넥팅 샤프트(400)의 투입에 대해서 보다 상세하게 설명한다.Below, with reference to FIG. 9 , insertion of the connecting
커넥팅 샤프트(400)를 이용하여 래치 시스템(300)과 커버(200)를 연결시킬 때, 커넥팅 샤프트(400)의 후단은 쓰루 홀(232)과 제1 커넥팅 홀(212) 및 제2 커넥팅 홀(330)을 순차적으로 관통한다. 커넥팅 샤프트(400)에 구비된 사이드 돌기(420)가 쓰루 홀(232)에 도달하면, 사이드 돌기(420)가 쓰루 홀(232)의 제2 부분(236)을 통과하도록 커넥팅 샤프트(400)의 자세를 조정한다. 즉, 도면에 도시된 바와 같이, 쓰루 홀(232)의 제2 부분(236)이 상방향으로 함몰되어 있으면, 사이드 돌기(420)가 상방향으로 돌출된 상태가 되도록 커넥팅 샤프트(400)의 자세를 조정한다. 본 과정을 위해서 별도의 복잡한 장치는 필요하지 않고, 일반적인 그립 도구인 핀셋(P)을 이용하는 것으로 충분히 가능하다.(도 9 (a))When connecting the
커넥팅 샤프트(400)를 투입할 때, 최초에는 커넥팅 샤프트(400)의 전단을 눌러서 커넥팅 샤프트(400)를 쓰루 홀(232)로 투입할 수 있다. 그런데, 커넥팅 샤프트(400)가 더 후퇴하여 커넥팅 샤프트(400)의 전단이 쓰루 홀(232) 내부로 완전히 들어가면, 커넥팅 샤프트(400)의 전단을 더 누르기 어려운 상태가 된다.(도 9 (b)) 이 상태에서는, 사이드 돌기(420)가 제1 커넥팅 홀(212)이 위치한 지점에 도달하여 사이드 돌기(420)가 윈도우 라인(220)을 통해서 노출된 상태이다. 따라서, 핀셋(P) 등의 툴의 팁을 윈도우 라인(220) 내에 넣고, 상기 툴의 팁을 이용하여 사이드 돌기(420)를 밀 수 있다. 따라서, 간편하게 커넥팅 샤프트(400)를 더 깊이 투입할 수 있다. 사이드 돌기(420)를 윈도우 라인(220)의 내측 말단까지 밀어서 정해진 위치에 도달하면 커넥팅 샤프트(400)의 투입이 완료된다. (도 9 (c))When inserting the connecting
이하에서는, 도 10 을 참조하여, 본 발명의 실시예에 의한 반도체 칩 패키지 테스트 소켓(1)의 분리 과정에서, 커넥팅 샤프트(400)의 분리에 대해서 상세하게 설명한다.Below, with reference to FIG. 10 , the separation of the connecting
커넥팅 샤프트(400)의 분리는 위에서 설명한 커넥팅 샤프트(400)의 투입과 반대 순서로 이루어질 수 있다. 커넥팅 샤프트(400)가 커버(200)와 래치 시스템(300)을 연결한 상태에서는, 커넥팅 샤프트(400)의 사이드 돌기(420)가 윈도우 라인(220)을 통해서 노출된 상태이다. 이 상태에서, 핀셋(P) 등의 툴의 팁을 윈도우 라인(220) 내에 넣고, 상기 툴의 팁을 이용하여 사이드 돌기(420)를 밀 수 있다.(도 10 (a), (b)) 따라서, 간편하게 커넥팅 샤프트(400)를 외부로 취출할 수 있다. 사이드 돌기(420)를 윈도우 라인(220)의 외측 말단까지 밀면, 커넥팅 샤프트(400)의 전단이 커버(200) 외부로 노출되므로, 핀셋(P)이나 손을 이용해서 커넥팅 샤프트(400)를 잡아서 빼낼 수 있다. (도 10 (c))Separation of the connecting
본 발명의 실시예에 의한 반도체 칩 패키지 테스트 소켓(1)은, 상기와 같이, 커넥팅 샤프트(400)의 적어도 일 부분(실시예에 의하면 사이드 돌기(420))이 윈도우 라인(220)을 통해서 노출될 수 있다. 따라서, 핀셋(P) 등의 툴을 이용해서 커넥팅 샤프트(400)를 쉽게 삽입하거나, 또는 취출할 수 있다. As described above, the semiconductor chip
종래 기술에 의한 반도체 칩 테스트 소켓은, 본 발명의 실시예와 같이 윈도우 라인(220)이 없다. 따라서, 커넥팅 샤프트(400)가 커버(200) 내부로 삽입되면, 커넥팅 샤프트(400)를 더 깊이 삽입하기 위해서 별도의 도구가 필요하였다. 아울러, 반도체 칩 테스트 소켓의 분리를 위해서 커넥팅 샤프트(400)를 취출하고자 할 때에도 특별한 장치나 조작이 필요한 문제가 있었다.A semiconductor chip test socket according to the prior art does not have a
반면에, 본 발명의 실시예에 의한 반도체 칩 패키지 테스트 소켓(1)은, 반도체 칩 패키지 테스트 소켓(1)의 조립 및 분리를 위해서 별도의 조립 공구가 필요하지 않다. 단지, 핀셋(P) 등과 같은 간단한 도구를 이용해서 반도체 칩 패키지 테스트 소켓(1)의 조립 및 분리를 쉽게 수행할 수 있다. 이에 따라서, 반도체 칩 패키지 테스트 소켓(1)의 조립 및 분리 과정이 매우 간편하며, 조립 및 분리 과정에서 파손 등의 문제가 발생하지 않고, 조립 및 분리 비용 및 시간이 절감될 수 있다.On the other hand, the semiconductor chip
이상에서는 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.Although preferred embodiments have been shown and described above, the present invention is not limited to the specific embodiments described above, and common knowledge in the technical field to which the invention pertains without departing from the gist of the present invention as claimed in the claims. Of course, various modifications can be made by those who have the knowledge, and these modifications should not be understood individually from the technical idea or perspective of the present invention.
1: 반도체 칩 패키지 테스트 소켓
100: 베이스
110: 베이스 바디
120: 가이드 블록
122: 가이드 라인
200: 커버
202: 전후면부
204: 측면부
206: 탑재 홀
210: 연결 블록
212: 제1 커넥팅 홀
214: 제1 관통 라인
216: 제2 관통 라인
220: 윈도우 라인
230: 가이드부
232: 쓰루 홀
234: 제1 부분
236: 제2 부분
300: 래치 시스템
302: 제1 래치
304: 제2 래치
310: 래치 커넥터
320: 래치 바디
330: 제2 커넥팅 홀
400: 커넥팅 샤프트
410: 샤프트 바디
420: 사이드 돌기1: Semiconductor chip package test socket
100: base
110: base body
120: Guide block
122: Guidelines
200: Cover
202: Front and rear parts
204: side part
206: Mounting hole
210: connection block
212: first connecting hole
214: first through line
216: second through line
220: window line
230: Guide unit
232: Through hole
234:
236: Part 2
300: Latch system
302: first latch
304: second latch
310: Latch connector
320: Latch body
330: second connecting hole
400: connecting shaft
410: shaft body
420: side protrusion
Claims (4)
베이스;
상기 베이스 상에 배치되며 상하 방향으로 변위 가능한 커버;
상기 커버의 상하 작동에 따라서 회동되어 오픈/클로징되는 래치 시스템; 및
상기 커버와 상기 래치 시스템을 연결하는 커넥팅 샤프트;를 포함하며,
상기 커버는 제1 커넥터 홀이 형성된 연결 블록을 포함하며,
상기 래치 시스템은 제2 커넥터 홀이 형성된 래치 커넥터를 포함하고,
상기 커넥팅 샤프트는, 상기 제1 커넥터 홀과 상기 제2 커넥터 홀이 나란히 위치한 상태에서, 상기 제1 커넥터 홀과 상기 제2 커넥터 홀을 관통하고 상기 커버와 상기 래치 시스템을 연결하며,
상기 래치 시스템은 상기 커넥팅 샤프트를 중심으로 회동 가능하며,
상기 커버는 상기 연결 블록의 외측면에 형성되는 윈도우 라인을 더 포함하고, 상기 윈도우 라인을 통해서 상기 제1 커넥터 홀의 내부의 적어도 일 부분이 외부로 노출되며,
상기 커넥팅 샤프트가 제1 커넥터 홀 내에 삽입되면, 상기 커넥팅 샤프트는 상기 윈도우 라인을 통해서 적어도 일 부분이 외부로 노출되는 반도체 칩 패키지 테스트 소켓.In the semiconductor chip package test socket,
Base;
a cover disposed on the base and capable of being displaced in an upward and downward direction;
A latch system that rotates to open/close according to the up and down movement of the cover; and
It includes a connecting shaft connecting the cover and the latch system,
The cover includes a connection block in which a first connector hole is formed,
The latch system includes a latch connector in which a second connector hole is formed,
The connecting shaft passes through the first connector hole and the second connector hole and connects the cover and the latch system, with the first connector hole and the second connector hole positioned side by side,
The latch system is rotatable around the connecting shaft,
The cover further includes a window line formed on an outer surface of the connection block, and at least a portion of the interior of the first connector hole is exposed to the outside through the window line,
A semiconductor chip package test socket wherein when the connecting shaft is inserted into the first connector hole, at least a portion of the connecting shaft is exposed to the outside through the window line.
상기 커넥팅 샤프트는,
샤프트 바디, 및
상기 샤프트 바디의 측부로 돌출되는 사이드 돌기를 포함하고,
상기 제1 커넥터 홀은,
상기 샤프트 바디가 삽입되는 제1 관통 라인, 및
상기 사이드 돌기가 삽입되는 제2 관통 라인을 포함하며,
상기 윈도우 라인은,
상기 제2 관통 라인의 외측에 상기 제2 관통 라인을 따라서 형성되는 반도체 칩 패키지 테스트 소켓.According to paragraph 1,
The connecting shaft is,
shaft body, and
It includes a side protrusion protruding from the side of the shaft body,
The first connector hole is,
A first through line into which the shaft body is inserted, and
It includes a second through line into which the side protrusion is inserted,
The window line is,
A semiconductor chip package test socket formed along the second through line outside the second through line.
상기 제2 관통 라인은,
상기 제1 관통 라인의 상부에 위치하는 반도체 칩 테스트 소켓.According to paragraph 1,
The second through line is,
A semiconductor chip test socket located above the first through line.
상기 커버는,
상기 연결 블록의 전방 및 후방에 위치하는 가이드부를 포함하며,
상기 가이드부는 상기 제1 커넥터 홀과 전후 방향으로 겹치는 위치에 형성되는 쓰루 홀을 포함하고,
상기 쓰루 홀은,
상기 제1 관통 라인과 전후 방향으로 겹치는 위치에 위치하는 제1 부분, 및
상기 제2 관통 라인과 전후 방향으로 겹치는 위치에 위치하는 제2 부분을 포함하는 반도체 칩 테스트 소켓.
In claim 2,
The cover is,
It includes a guide portion located in front and rear of the connection block,
The guide portion includes a through hole formed at a position overlapping the first connector hole in the front-back direction,
The through hole is,
A first portion located at a position overlapping the first through line in the front-back direction, and
A semiconductor chip test socket including a second portion located at a position overlapping the second through line in the front-back direction.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220100157A KR20240021614A (en) | 2022-08-10 | 2022-08-10 | Test socket |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220100157A KR20240021614A (en) | 2022-08-10 | 2022-08-10 | Test socket |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20240021614A true KR20240021614A (en) | 2024-02-19 |
Family
ID=90055937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020220100157A KR20240021614A (en) | 2022-08-10 | 2022-08-10 | Test socket |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20240021614A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090068645A (en) | 2007-12-24 | 2009-06-29 | 리노공업주식회사 | Test socket |
-
2022
- 2022-08-10 KR KR1020220100157A patent/KR20240021614A/en not_active Application Discontinuation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090068645A (en) | 2007-12-24 | 2009-06-29 | 리노공업주식회사 | Test socket |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5254012A (en) | Zero insertion force socket | |
KR100654262B1 (en) | Electrical socket apparatus | |
US4268100A (en) | Pivotally mounted printed circuit board holder | |
EP2843765B1 (en) | Wire terminal structure | |
US7393232B2 (en) | Socket for electrical parts | |
KR20240021614A (en) | Test socket | |
WO2012133740A1 (en) | Socket for electric component | |
KR20010113539A (en) | Socket for electrical parts and method of assembling the same | |
KR19990072928A (en) | Socket for electric parts | |
KR100898409B1 (en) | Burn-in socket for lead-frame type chip package | |
US7407401B2 (en) | Socket for electrical parts | |
KR102369323B1 (en) | Test head for testing semiconductor devices | |
EP0843892A1 (en) | Top loading socket for ball grid arrays | |
JP2021086811A (en) | Socket for electrical component | |
KR20080045877A (en) | A jig for memory-module test | |
KR102650194B1 (en) | Test socket | |
KR200366960Y1 (en) | Test Terminal Block for Switchboard | |
KR200192613Y1 (en) | Connecting pin frame for connector inspecting device | |
KR200153742Y1 (en) | Testing apparatus for connector. | |
KR100240892B1 (en) | Ic test board device | |
KR102637143B1 (en) | Test apparatus for package | |
KR20240085757A (en) | Test socket | |
KR102659685B1 (en) | Test apparatus for package | |
CN207282888U (en) | IDC plug riveting gauges | |
KR102650190B1 (en) | Gender |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal |