KR20240021005A - 금속 칼코게나이드 박막, 이를 포함하는 메모리 소자 및 상변화 이종층의 제조방법 - Google Patents

금속 칼코게나이드 박막, 이를 포함하는 메모리 소자 및 상변화 이종층의 제조방법 Download PDF

Info

Publication number
KR20240021005A
KR20240021005A KR1020220099432A KR20220099432A KR20240021005A KR 20240021005 A KR20240021005 A KR 20240021005A KR 1020220099432 A KR1020220099432 A KR 1020220099432A KR 20220099432 A KR20220099432 A KR 20220099432A KR 20240021005 A KR20240021005 A KR 20240021005A
Authority
KR
South Korea
Prior art keywords
phase change
material layer
layer
change material
memory device
Prior art date
Application number
KR1020220099432A
Other languages
English (en)
Inventor
양우영
김형준
성하준
양기연
이창승
박창엽
손인규
이상윤
정승민
Original Assignee
삼성전자주식회사
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 연세대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020220099432A priority Critical patent/KR20240021005A/ko
Priority to US18/348,846 priority patent/US20240057347A1/en
Publication of KR20240021005A publication Critical patent/KR20240021005A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

일 실시예에 따른 메모리 소자는 기판; 상기 기판 상에 형성된 제1전극; 상기 제1전극 상에 형성되며, 제1전극과 전기적으로 연결된 상변화 이종층; 및 상기 상변화 이종층 상에 형성된 제2전극을 포함하고, 상기 상변화 이종층은 하나 이상의 구속 물질층 및 하나 이상의 상변화 물질층을 포함하고, 상기 구속 물질층은 소정의 금속 칼코게나이드 박막을 포함한다.

Description

금속 칼코게나이드 박막, 이를 포함하는 메모리 소자 및 상변화 이종층의 제조방법 {Metal chalcogenide film, memory device including same, and method for manufacturing a phase-change heterolayer}
본 개시는 금속 칼코게나이드 박막, 이를 포함하는 메모리 소자 및 상변화 이종층의 제조방법에 관한 것이다.
최근, 전자기기의 소형화, 고성능화에 수반하여, 컴퓨터, 휴대용 통신기기 등 다양한 전자기기에서 정보를 저장할 수 있는 메모리 장치가 요구되고 있다. 이러한 메모리 장치로는 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 특성을 이용하여 데이터를 저장할 수 있는 PRAM(Phase-change Random Access Memory)과 같은 메모리 장치가 있다. 이러한 PRAM은 종래의 메모리 기술들보다 향상된 스케일링 가능성을 갖는다.
PRAM의 상변화 이종층(phase-change heterolayer)은 상변화 물질 및 구속 물질(confinement material)을 포함할 수 있다. 다만, 상변화 물질 및 구속 물질의 적층은 용이하지 않을 수 있다.
빠른 구동 및 낮은 소비 전력과 함께 메모리 용량이 향상된 상변화 이종층을 포함하는 메모리 장치를 제공한다.
일 실시예에 따르면, 전이금속 원소 및 칼코겐 원소를 포함하고, 팔면체(Octahedral) 결정 구조를 가지는 금속 칼코게나이드 박막이 개시된다.
다른 실시예에 따르면, 기판; 상기 기판 상에 형성된 제1전극; 상기 제1전극 상에 형성되며, 제1전극과 전기적으로 연결된 상변화 이종층; 및 상기 상변화 이종층 상에 형성된 제2전극을 포함하고, 상기 상변화 이종층은 하나 이상의 구속 물질층 및 하나 이상의 상변화 물질층을 포함하고, 상기 구속 물질층은 제1항에 따른 금속 칼코게나이드 박막을 포함하는 메모리 소자가 개시된다.
또 다른 실시예에 따르면, 기판을 준비하는 단계; 기판 상에 금속 칼코게나이드를 포함하는 구속 물질층을 형성하는 단계; 및 상변화 물질을 포함하는 상변화 물질층을 형성하는 단계를 포함하고, 상기 구속 물질층을 형성하는 단계 상변화 물질층을 형성하는 단계는 동일한 반응 챔버에서 수행되는 상변화 이종층의 제조방법이 개시된다.
개시된 실시예에 따르면, 메모리 소자는 소정의 상변화 이종층을 포함하며, 상기상변화 이종층은 소정의 금속 칼코게나이드 박막을 구속 물질로서 포함한다. 그 결과, 상변화 이종층의 열적 안정성이 향상될 수 있고, 메모리 소자의 구동 속도 및 메모리 용량이 향상될 수 있고, 소비 전력이 감소될 수 있다.
도 1 및 2는 일 실시예에 따른 메모리 소자의 단면도이다.
도 3은 일 실시예에 따른 상변화 이종층의 제조방법을 설명하기 위한 흐름도이다.
이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 다수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
"상기"의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 다수 모두에 해당하는 것일 수 있다. 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 이러한 단계들은 적당한 순서로 행해질 수 있으며, 반드시 기재된 순서에 한정되는 것은 아니다.
도면에 도시된 구성 요소들 간의 선들의 연결 또는 연결 부재들은 기능적인 연결 및/또는 물리적 또는 회로적 연결들을 예시적으로 나타낸 것으로서, 실제 장치에서는 대체 가능하거나 추가의 다양한 기능적인 연결, 물리적인 연결, 또는 회로 연결들로서 나타내어질 수 있다.
모든 예들 또는 예시적인 용어의 사용은 단순히 기술적 사상을 상세히 설명하기 위한 것으로서 청구범위에 의해 한정되지 않는 이상 이런 예들 또는 예시적인 용어로 인해 범위가 한정되는 것은 아니다.
예시적인 일 실시예에 따르면, 전이금속 원소 및 칼코겐 원소를 포함하고, 팔면체(Octahedral) 결정 구조를 가지는 금속 칼코게나이드 박막이 개시된다.
예시적인 일 실시예에 따른 금속 칼코게나이드 박막은 사면체(tetrahedral) 결정 구조를 가지지 아니할 수 있다.
예시적인 일 실시예에 따른 금속 칼코게나이드 박막에 있어서,
상기 전이금속 원소는 Ti, Zr, Hf, V, Nb, Ta, Mo, W, Tc, Re, Co, Rh, Ir, Ni, Pd, Pt, Zn 또는 Sn이고,
상기 칼코겐 원소는 S 또는 Se일 수 있다.
예시적인 일 실시예에 따른 금속 칼코게나이드 박막에 있어서,
상기 전이금속 원소는 Ti이고, 상기 칼코겐 원소는 S일 수 있다.
예시적인 일 실시예에 따른 금속 칼코게나이드 박막에 있어서,
상기 전이금속 원소 및 칼코겐 원소는 모두 면내 농도 구배를 나타내지 아니할 수 있다.
예시적인 일 실시예에 따른 금속 칼코게나이드 박막에 있어서,
상기 전이금속 원소 및 상기 칼코겐 원소는 상기 금속 칼코게나이드 박막의 면을 따라 서로 수직 방향으로 농도 구배를 나타내지 아니할 수 있다.
다른 실시예에 따른 메모리 소자는,
기판;
상기 기판 상에 형성된 제1전극;
상기 제1전극 상에 형성되며, 제1전극과 전기적으로 연결된 상변화 이종층; 및
상기 상변화 이종층 상에 형성된 제2전극을 포함하고,
상기 상변화 이종층은 하나 이상의 구속 물질층 및 하나 이상의 상변화 물질층을 포함하고,
상기 구속 물질층은 제1항에 따른 금속 칼코게나이드 박막을 포함한다.
일 실시예에 따른 메모리 소자에 있어서,
구속 물질층 및 상변화 물질층은 번갈아 적층될 수 있다.
일 실시예에 따른 메모리 소자에 있어서,
구속 물질층 및 상변화 물질층은 원자층 증착(Atomic Layer Deposition; ALD)에 의한 증착막일 수 있다.
일 실시예에 따른 메모리 소자에 있어서,
구속 물질층이 제1전극에 직접적으로(directly) 접촉될 수 있고, 상변화 물질층이 제1전극에 직접적으로(directly) 접촉될 수 있다.
일 실시예에 따른 메모리 소자에 있어서,
상기 메모리 소자는 둘 이상의 구속 물질층을 포함하며, 구속 물질층은 서로 이격되어 적층될 수 있다. 이 경우, 둘 이상의 구속 물질층 사이에 하나 이상의 상변화 물질층이 배치될 수 있다.
일 실시예에 따른 메모리 소자에 있어서,
상기 메모리 소자는 둘 이상의 상변화 이종층을 포함하며, 상변화 물질층은 서로 이격되어 적층될 수 있다. 이 경우, 둘 이상의 상변화 물질층 사이에 하나 이상의 구속 물질층이 배치될 수 있다.
일 실시예에 따른 메모리 소자에 있어서,
상기 구속 물질층은 Ti 및 S를 포함할 수 있고, 상기 구속 물질층은 Te를 포함하지 아니할 수 있다.
일 실시예에 따른 메모리 소자에 있어서,
상기 상변화 이종층은 둘 이상의 구속 물질층을 포함하며, 상기 구속 물질층의 두께는 서로 독립적으로, 1nm 내지 5nm일 수 있다.
일 실시예에 따른 메모리 소자에 있어서,
상기 상변화 이종층은 둘 이상의 상변화 물질층을 포함하며, 상기 상변화 물질층의 두께는 서로 독립적으로, 1nm 내지 20nm일 수 있다.
일 실시예에 따른 메모리 소자에 있어서, 상변화 이종층의 총 두께는 2nm 내지 70nm일 수 있다.
일 실시예에 따른 메모리 소자에 있어서,
상기 구속 물질층의 두께는 상기 상변화 물질층의 두께 보다 작을 수 있다.
일 실시예에 따른 메모리 소자에 있어서,
상기 상변화 이종층은 열 이하의 구속 물질층 및 열 이하의 상변화 물질층을 포함할 수 있다. 각각의 구속 물질층은 서로 이격되어 배치될 수 있고, 각각의 상변화 물질층은 서로 이격되어 배치될 수 있고, 구속 물질층 및 상변화 물질층은 번갈아 배치될 수 있다.
일 실시예에 따른 메모리 소자에 있어서,
상기 제1전극 및 상기 제2전극은 서로 독립적으로, 탄소(C), 티타늄나이트라이드(TiN), 티타늄실리콘나이트라이드(TiSiN), 티타늄카본나이트라이드(TiCN), 티타늄카본실리콘나이트라이드(TiCSiN), 티타늄알루미늄나이트라이드(TiAlN), 탄탈륨(Ta), 탄탈륨나이트라이드(TaN), 텅스텐(W) 및 텅스텐나이트라이드(WN)로 이루어진 군에서 하나 이상을 포함할 수 있다.
상기 제1전극 및 제2전극의 형상에는 특별한 제한이 없다. 예를 들면, 상기 제1전극 및 제2전극은 서로 독립적으로, 박막 형상, 원기둥 형상 또는 소정의 패턴을 포함하는 형상 등으로 형성될 수 있다. 또한, 제1전극과 상변화 이종층이 접촉 면적은 제2전극과 상변화 이종층의 접촉 면적과 상이할 수 있다.
일 실시예에 따른 메모리 소자에 있어서,
상기 상변화 물질층은 상변화 물질을 포함하며,
상기 상변화 물질은 Ga, Si, Ge, Sb, Te, Bi, In, Sn 및 Se 중에서 선택된 2종 이상의 원소를 포함할 수 있다.
일 실시예에 따른 메모리 소자에 있어서,
상기 상변화 물질은 GaSb, InSb, InSe.　Sb2Te3, GeTe, GeSbTe, GaSeTe,　InSbTe, SnSb2Te4, InSbGe, AgInSbTe, (GeSn)SbTe, GeSb(SeTe), 및 Te81Ge15Sb2S2로 이루어진 군에서 선택된 하나 이상을 포함할 수 있다.
일 실시예에 따른 메모리 소자에 있어서,
상기 상변화 물질은 도펀트를 더 포함할 수 있고, 상기 도펀트는 In, S, Si, Se, Ti, Sc 및 Bi를 포함하는 군에서 선택된 하나 이상의 원소를 포함할 수 있다. 또한, 상변화 물질층 총 100 중량부에 대하여, 상기 도펀트는 1 내지 10 중량부 포함될 수 있다. 도펀트가 포함됨으로써, 상변화 물질층에 도펀트가 포함됨으로써, 상변화 물질층의 열 안정성이 향상될 수 있으며, 녹는점 및 결정화 속도가 조절될 수 있다.
또 다른 실시예에 따른 상변화 이종층의 제조방법은,
기판을 준비하는 단계;
기판 상에 금속 칼코게나이드를 포함하는 구속 물질층을 형성하는 단계; 및
상변화 물질을 포함하는 상변화 물질층을 형성하는 단계를 포함하고,
상기 구속 물질층을 형성하는 단계 상변화 물질층을 형성하는 단계는 동일한 반응 챔버에서 수행된다.
일 실시예에 따른 상변화 이종층의 제조방법에 있어서,
상기 구속 물질층을 형성하는 단계 및 상변화 물질층을 형성하는 단계는 진공 조건 하에서 수행될 수 있다.
일 실시예에 따른 상변화 이종층의 제조방법에 있어서,
상기 구속 물질층을 형성하는 단계 및 상변화 물질층을 형성하는 단계는 원자층 증착(Atomic Layer Decomposition; ALD)에 의하여 수행될 수 있다.
일 실시예에 따른 상변화 이종층의 제조방법에 있어서,
구속 물질층을 형성하는 단계 및 상변화 물질층을 형성하는 단계는 각각 이회 이상 수행되며, 번갈아 수행될 수 있다. 그 결과, 각각의 구속 물질층은 서로 이격되어 적층될 수 있고, 각각의 상변화 물질층은 서로 이격되어 적층될 수 있다.
일 실시예에 따른 상변화 이종층의 제조방법에 있어서,
구속 물질층을 형성하는 단계는 상변화 물질층을 형성하는 단계 보다 먼저 수행될 수 있다. 그 결과, 제1전극과 구속 물질층은 직접적으로 접촉될 수 있다.
일 실시예에 따른 상변화 이종층의 제조방법에 있어서,
상변화 물질층을 형성하는 단계는 구속 물질층을 형성하는 단계 보다 먼저 수행될 수 있다. 그 결과, 제1전극과 상변화 물질층은 직접적으로 접촉될 수 있다.
일 실시예에 따른 상변화 이종층의 제조방법에 있어서,
상기 기판은 규소, 산화규소, 산화알루미늄, 산화마그네슘, 탄화규소, 질화규소, 유리, 석영, 사파이어, 그래파이트, 그래핀, 폴리이미드 공중합체, 폴리이미드, 폴리에틸렌 나프탈레이트(PEN), 플루오르폴리머(FEP) 및 폴리에틸렌 테레프탈레이트(PET)로 이루어진 군에서 선택되는 적어도 하나를 포함할 수 있다.
일 실시예에 따른 상변화 이종층의 제조방법에 있어서,
상기 구속 물질층을 형성하는 단계는, 전이금속 전구체를 반응 챔버 내로 공급하는 단계; 비활성 기체를 반응 챔버 내로 공급하여 배기하는 단계; 칼코겐 전구체를 반응 챔버 내로 공급하는 단계; 및 비활성 기체를 반응 챔버 내로 공급하여 배기하는 단계를 포함할 수 있다. 그 결과, 전이금속 원소 및 칼코겐 원소는 번갈아 적층될 수 있으며, 전이금속 원소 및 칼코겐 원소를 포함하는 박막은 팔면체(octahedral) 결정 구조를 가질 수 있다.
일 실시예에 따른 상변화 이종층의 제조방법에 있어서,
상기 전이금속 전구체는 Ti, Zr, Hf, V, Nb, Ta, Mo, W, Tc, Re, Co, Rh, Ir, Ni, Pd, Pt, Zn 및 Sn으로 이루어진 군으로부터 선택된 적어도 하나의 원소를 포함할 수 있고, 더욱 구체적으로 상기 전이금속 전구체는 Ti 전구체일 수 있다.
일 실시예에 따른 상변화 이종층의 제조방법에 있어서,
상기 Ti 전구체는, 티타늄테트라클로라이드(TiCl4), 티타늄테트라플루오라이드(TiF4), 티타늄 테트라키스(이소프로폭사이드)(Ti(O-iPr)4), 사이클로펜타디에닐 티타늄, 티타늄 비스(이소프로폭사이드)비스(2,2,6,6-테트라메틸-3,5-헵탄디오네이트)(Ti(O-iPr)2(thd)2), 테트라키스디메틸아미노티타늄(Ti[N(CH3)2]4,　TDMAT), 테트라키스(디에틸아미노)티타늄((Et2N)4Ti, TEMAT), 티타늄 실릴아마이드(Titanium silylamide) 또는 이들의 유도체일 수 있다.
일 실시예에 따른 상변화 이종층의 제조방법에 있어서, 상기 칼코겐 전구체는 S 또는 Se을 포함할 수 있고, Te를 포함하지 않을 수 있다. 상기 칼코겐 전구체에 휘발성이 강한 Te가 포함되지 아니하여, 금속 칼코게나이드 박막의 형성이 균일하게 수행될 수 있고, 금속 칼코게나이드 박막의 패턴이 조밀하게 형성될 수 있고, 패턴의 다양성 (예컨대, 큰 단차를 포함하는 패턴)이 확보될 수 있다.
일 실시예에 따른 상변화 이종층의 제조방법에 있어서,
상기 칼코겐 전구체는 황(sulfur), 황화수소(H2S), 디에틸설파이드(diethyl sulfide), 디메틸디설파이드(dimethyl disulfide), 에틸메틸설파이드(Ethyl methyl sulfide), (Et3Si)2S, 셀레늄 기체(selenium vapor), 셀레늄화수소(H2Se), 디에틸셀레나이드(diethyl selenide), 디메틸디셀레나이드(dimethyl diselenide), 에틸메틸셀레나이드(ethyl methyl selenide), (Et3Si)2Se로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다.
일 실시예에 따른 상변화 이종층의 제조방법에 있어서,
상기 칼코겐 전구체는 황화수소(H2S)일 수 있다. 상기 칼코겐 전구체가 황화수소를 포함하므로써, 금속 칼코게나이드 박막의 형성이 균일하게 수행될 수 있고, 금속 칼코게나이드 박막의 패턴이 조밀하게 형성될 수 있고, 패턴의 다양성 (예컨대, 큰 단차를 포함하는 패턴)이 확보될 수 있다.
본원의 실시예에 따른 금속 칼코게나이드 박막은 균일하며 조밀한 팔면체 결정 구조를 가지므로, 높은 열적 안정성 및 작은 격자 변수(Lattice parameters)를 가질 수 있다. 또한, 상기 금속 칼코게나이드 박막은 상변화 물질과 유사한 전기 전도도 및 원자 배열을 가지므로, 상변화 물질의 열적 안정성을 보완하기 위하여 상기 금속 칼코게나이드 박막은 구속 물질(confinement material)로 사용될 수 있다.
본원의 실시예에 따른 상변화 이종층은 구속 물질층 및 상변화 물질층을 포함하며, 상기 구속 물질층은 상기 금속 칼코게나이드 박막을 포함한다. 상기 구속 물질층 및 상기 상변화 물질층은 순차적으로 적층되며, 상기 구속 물질층은 상기 상변화 물질층의 열적 안정성을 향상시킬 수 있다. 예를 들면, 상기 구속 물질층의 채용에 의하여, 상변화 물질의 상변화에 따른 결정 격자의 영구적인 변화 또는 구성 원자의 이탈이 제한될 수 있다. 그 결과, 상변화 물질층의 수명 및 상변화 효율이 향상될 수 있다.
또한, 본원의 실시예에 따른 상변화 이종층의 제조방법은 하나의 반응 챔버에서 수행된다. 구속 물질층을 형성하는 단계와 상변화 물질층을 형성하는 단계가 동일한 반응 챔버에서 진행되므로, 구속 물질층 및 상변화 물질층의 적층이 균일하게 수행될 수 있으며, 구속 물질층의 계면 및 상변화 물질층의 계면이 조밀하게 밀착될 수 있다. 그 결과, 구속 물질층 및 상변화 물질층은 특정 삼차원 패턴을 공유하도록 형성될 수 있다.
또한, 본원의 실시예에 따른 상변화 이종층의 제조방법은 진공 상태의 반응 챔버에서 수행될 수 있다. 진공 상태에서 구속 물질층 상에 상변화 물질층이 적층되거나, 상변화 물질층 상에 구속 물질층이 적층되므로, 구속 물질층 및 상변화 물질층의 계면 특성이 개선될 수 있다. 예를 들면, 상기 계면에 포함된 불순물의 농도가 감소될 수 있으며, 계면의 균일함이 개선될 수 있다.
또한, 본원의 실시예에 따른 상변화 이종층의 제조방법은 원자층 증착(Atomic Layer Deposition; ALD)에 의하여 수행될 수 있다. 그 결과, 구속 물질층 및 상변화 물질층의 결정 격자가 각각 일정하도록, 구속 물질층 및 상변화 물질층이 적층될 수 있다. 나아가, 구속 물질층 및 상변화 물질층의 두께가 각각 나노미터 단위로 조절될 수 있다.
이로써, 본원의 실시예에 따른 상변화 이종층을 포함하는 메모리 소자의 구동 속도 및 메모리 용량이 향상될 수 있고, 소비 전력이 감소될 수 있다.
이하, 첨부된 도면들을 참고하여, 상변화 재료를 포함하는 메모리 장치에 대해 상세하게 설명한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. 또한, 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다.
도 1 및 도 2는 각각 일 실시예에 따른 메모리 소자의 단면도이다.
도 1을 참고하면, 메모리 소자(100)은 제1전극(120), 상변화 이종층(130) 및 제2전극(140)를 포함할 수 있고, 상변화 이종층(130)은 구속 물질층(130a) 및 상변화 물질층(130b)을 포함할 수 있다. 상변화 이종층(130)은 제1전극(120) 및 제2전극(140)과 각각 전기적으로 연결될 수 있고, 구속 물질층(130a) 및 상변화 물질층(130b)도 각각 제1전극(120) 및 제2전극(140)과 전기적으로 연결될 수 있다.
도 1에 따르면, 제1전극(120)과 구속 물질층(130a)이 직접적으로 접촉되며, 제2전극(140)과 상변화 물질층(130b)이 직접적으로 접촉된다. 그러나, 상변화 물질층(130b)이 제1전극(120)과 직접적으로 접하도록 적층될 수 있으며, 구속 물질층(130a)이 제2전극(140)과 직접적으로 접하도록 적층될 수 있다. 예를 들면, 기판(110), 제1전극(120), 상변화 물질층(130b), 구속 물질층(130a) 및 제2전극(140) 순으로 순차적으로 적층될 수 있다.
도 2를 참고하면, 메모리 소자(100)는 둘 이상의 구속 물질층(130a) 및 둘 이상의 상변화 물질층(130b)을 포함할 수 있다. 구속 물질층(130a) 및 상변화 물질층(130b)는 기판(110) 상에 기판(110)과 평행하도록 번갈아 1회 이상 적층될 수 있다. 또한, 메모리 소자(100) 홀수개의 구속 물질층(130a) 및 짝수개의 상변화 물질층(130b)을 포함할 수 있다. 이 경우, 도 2와 같이, 구속 물질층(130a)은 제1전극(120) 및 제2전극(140)에 직접적으로 접할 수 있다.
한편, 메모리 소자(100)는 짝수개의 구속 물질층(130a) 및 홀수개의 상변화 물질층(130b)을 포함할 수 있다. 이 경우, 도 2와는 달리, 상변화 물질층(130b)은 제1전극(120) 및 제2전극(140)에 직접적으로 접할 수 있다.
한편, 상변화 물질층(130b)은 정보를 저장하는 역할을 수행할 수 있다. 구체적으로, 상변화 물질층(130b)은 인가된 전압에 따라 저항값이 달라질 수 있다. 메모리 장치(미도시)는 상변화 물질층(130b)의 저항 변화에 따라 '0' 또는 '1'과 같은 디지털 정보를 기억할 수 있고 소거할 수도 있다.
예를 들어, 메모리 장치는 상변화 물질층(130b)의 고저항 상태를 '0'으로, 저저항 상태를 '1'로 데이터를 기입할 수 있다. 여기서, 고저항 상태 '0'에서 저저항 상태 '1'로의 기입을 '셋(set) 동작'이라 칭할 수 있고, 저저항 상태 '1'에서 고저항 상태 '0'으로의 기입을 '리셋(reset) 동작'이라 칭할 수 있다.
상변화 물질층(130b)은 인가되는 전기적 펄스에 의해 복수 개의 저항 상태들 중 하나의 상태로 변화될 수 있다. 상변화 물질층(130b)은 전류량에 따라 결정 상태가 변화하는 상변화 재료를 포함할 수 있다. 상변화 물질은 비교적 저항이 높은 비정질 상태 또는 비교적 저항이 낮은 결정 상태로 변화될 수 있다. 상변화 물질은 메모리 소자의 양단에 인가되는 전압에 의해 발생하는 줄 열(Joule's heat)에 의해 상(phase)이 가역적으로 변화될 수 있으며, 이와 같은 상변화를 통해 메모리 장치에 데이터가 저장될 수 있다.
메모리 장치를 구동하는 방법을 간단히 설명하면 다음과 같다. 메모리 장치는 제1전극(120) 및 제2전극(140)을 통해 메모리 소자(100)의 상변화 물질층(130b)에 전압이 인가되어 전류가 흐를 수 있다.
또한 제1전극(120) 및 제2전극(140)의 선택에 의해 임의의 메모리 소자(100)가 어드레스될 수 있고, 선택된 제1전극(120) 및 제2전극(140) 사이에 소정의 신호를 인가하여, 메모리 소자(100)에 정보가 저장될 수 있다. 또한 제2전극(140)을 통하여 전류값을 측정함으로써, 해당 메모리 소자(100)의 상변화 물질층(130b)의 저항값에 따른 정보, 즉 프로그래밍된 정보를 판독할 수 있다.
이로부터, 본 개시의 기술적 사상에 의한 구현예들에 따르면, 빠른 구동 속도 및 낮은 소비 전력을 가지며 메모리 용량이 향상된 상변화 재료를 포함하는 메모리 장치를 제공할 수 있음을 확인할 수 있다.
도 3은 일 실시예에 따른 상변화 이종층의 제조방법을 설명하기 위한 흐름도이다. 실시예에 따른 상변화 이종층의 제조방법은 기판을 준비하는 단계(S100), 구속 물질층을 형성하는 단계(S110) 및 상변화 물질층을 형성하는 단계(S120)를 포함할 수 있다. 전술한 바와 같이, 구속 물질층을 형성하는 단계(S110) 이전에 상변화 물질층을 형성하는 단계(S120)이 수행될 수 있다. 또한, 구속 물질층을 형성하는 단계(S110) 및 상변화 물질층을 형성하는 단계(S120)는 각각 복수 회 수행될 수 있다.
실시예에 따른 상변화 이종층의 제조방법은 반응 챔버의 내부에 기판을 준비(S100)함으로써 개시될 수 있다. 일 예로서, 기판(100)은 규소, 산화규소, 산화알루미늄, 산화마그네슘, 탄화규소, 질화규소, 유리, 석영, 사파이어, 그래파이트, 그래핀, 폴리이미드 공중합체, 폴리이미드, 폴리에틸렌 나프탈레이트(PEN), 플루오르폴리머(FEP) 및 폴리에틸렌 테레프탈레이트(PET)로 이루어진 군에서 선택되는 적어도 하나를 포함할 수 있다. 기판(100)의 종류/물질은 전술한 바에 한정되지 않고, 달라질 수 있다.
상기 상변화 이종층은 6 인치(inch) 혹은 그 이상의 크기를 갖는 웨이퍼 상에 형성될 수있다. 즉, 상기 기판(100)은 6 인치 혹은 그 이상의 크기를 갖는 웨이퍼일 수 있다. 실시예에 따른 상변화 이종층의 제조방법은 대면적 성장에 적합한 것일 수 있다. 또한, 실시예의 방법을 6 인치 이하의 기판에도 적용할 수 있다는 것은 자명하다.
한편, 실시예에 따라 상변화 이종층을 성장하기 위한 기판(100)이 구비된 반응 챔버에 전이금속 전구체를 공급할 수 있다(S111). 예를 들면, 전이금속 전구체는 Ti, Zr, Hf, V, Nb, Ta, Mo, W, Tc, Re, Co, Rh, Ir, Ni, Pd, Pt, Zn 및 Sn으로 이루어진 군으로부터 선택된 적어도 하나의 원소를 포함할 수 있고, 더욱 구체적으로 상기 전이금속 전구체는 Ti 전구체일 수 있다. 전이금속 전구체의 상세한 예시는 상술한 바와 같다.
또한, 전이금속 전구체는 적어도 하나의 도펀트의 전구체 물질을 더 포함할 수도 있다. 상기 도펀트는 In, S, Si, Se, Ti, Sc 및 Bi를 포함하는 군에서 선택된 하나 이상의 원소를 포함할 수 있다. 또한, 상변화 물질층 총 100 중량부에 대하여, 상기 도펀트는 1 내지 10 중량부 포함될 수 있다. 도펀트가 포함됨으로써, 상변화 물질층에 도펀트가 포함됨으로써, 상변화 물질층의 열 안정성이 향상될 수 있으며, 녹는점 및 결정화 속도가 조절될 수 있다.
전이금속 전구체를 공급하는 단계(S111) 이후에, 반응 챔버에 비활성 기체를 공급하여 배기하는 단계(S112)가 수행될 수 있다. 비활성 기체를 배기함으로써, 반응 챔버에 잔류하는 미반응 물질이 제거될 수 있다. 상기 비활성 기체의 예시로서, 18족 원소를 포함하는 기체, 질소 기체(N2) 등이 고려될 수 있다.
그 후, 반응 챔버에 칼코겐(chalcogen) 전구체가 공급(S101)될 수 있다. 일 예시에 따르면, 칼코겐 전구체는 S 또는 Se의 칼코겐 원소를 포함할 수 있다. 칼코겐 전구체의 상세한 예시는 상술한 바와 같다.
일 예시에 따른, 칼코겐 전구체는 상술한 전이금속 전구체와 개별적으로 공급될 수 있다. 여기서 개별적으로 공급한다는 것은 전이금속 전구체와 칼코겐 전구체를 순차적으로 공급한다는 것을 의미할 수 있다. 이 경우, 예를 들어, 전이금속 전구체가 먼저 공급된 후, 이어서, 전이금속 전구체가 공급될 수 있다.
칼코겐 전구체를 공급하는 단계(S113) 이후에, 반응 챔버에 비활성 기체를 공급하여 배기하는 단계(S114)가 수행될 수 있다. 비활성 기체를 배기함으로써, 반응 챔버에 잔류하는 미반응 물질이 제거될 수 있다. 상기 비활성 기체의 예시로서, 18족 원소를 포함하는 기체, 질소 기체(N2) 등이 고려될 수 있다.
전이금속 전구체의 공급단계(S111) 및 칼코겐 전구체의 공급단계(S113)에서 전이금속 전구체 및 칼코겐 전구체의 공급량은 적절히 선택될 수 있다. 또한, 전이금속 전구체의 공급단계(S111) 및 칼코겐 전구체의 공급단계(S113)는 각각 복수 회 수행될 수 있다. 전이금속 전구체의 공급단계(S111) 및 칼코겐 전구체의 공급단계(S113)의 수행 회수를 달리함으로써, 구속 물질층(130a)의 두께가 조절될 수 있다.
구속 물질층을 형성하는 단계(S110)가 1 회 완료된 후, 이어서, 상변화 물질층(130a)을 형성하는 단계(S120)가 수행될 수 있다. 상변화 물질층을 형성하는 단계(S120)는 반응 챔버에 상변화 물질의 제1전구체를 공급하는 단계(S121), 반응 챔버에 비활성 기체를 공급하여 배기하는 단계(S122), 반응 챔버에 상변화 물질의 제2전구체를 공급하는 단계(S123) 및 반응 챔버에 비활성 기체를 공급하여 배기하는 단계(S124)를 포함할 수 있다.
일 실시예에 따르면, 상변화 물질의 제1전구체 및 제2전구체는 Ga, Si, Ge, Sb, Te, Bi, In, Sn 및 Se 중에서 선택된 원소를 각각 포함할 수 있으며, 제1전구체에 포함된 원소와 제2전구체에 포함된 원소는 상이할 수 있다. 그 결과, 상변화 물질은 Ga, Si, Ge, Sb, Te, Bi, In, Sn 및 Se 중에서 선택된 2종의 원소를 포함할 수 있다.
일 실시예에 따르면, 반응 챔버에 상변화 물질의 제2전구체를 공급하는 단계(S123) 이후에, 상변화 물질의 제3전구체를 공급하는 단계(미도시) 및 제4전구체를 공급하는 단계(미도시)가 더 수행될 수 있다. 그 결과, 상변화 물질은 Ga, Si, Ge, Sb, Te, Bi, In, Sn 및 Se 중에서 선택된 2종 이상의 원소를 포함할 수 있다.
일 실시예에 따르면, 상기 상변화 물질은 GaSb, InSb, InSe.　Sb2Te3, GeTe, GeSbTe, GaSeTe,　InSbTe, SnSb2Te4, InSbGe, AgInSbTe, (GeSn)SbTe, GeSb(SeTe), 및 Te81Ge15Sb2S2로 이루어진 군에서 선택된 하나 이상을 포함할 수 있다.
또한, 제1전구체의 공급단계(S121) 및 제2전구체의 공급단계(S123)에서 제1전구체 및 제2전구체의 공급량은 적절히 선택될 수 있다. 또한, 제1전구체의 공급단계(S121) 및 제2전구체의 공급단계(S123)는 각각 복수 회 수행될 수 있다. 제1전구체의 공급단계(S121) 및 제2전구체의 공급단계(S123)의 수행 회수를 달리함으로써, 상변화 물질층(130b)의 두께가 조절될 수 있다.
일 실시예에 있어서, 구속 물질층을 형성하는 단계(S110) 및 상변화 물질층을 형성하는 단계(S120)는 동일한 반응 챔버에서 수행될 수 있으며, 구속 물질층을 형성하는 단계(S110) 및 상변화 물질층을 형성하는 단계(S120) 중 비활성 기체를 배기하는 단계를 제외한 단계들은 모두 진공 조건 하에서 수행될 수 있다.
바람직한 일 실시예에 있어서, 구속 물질층을 형성하는 단계(S110) 및 상변화 물질층을 형성하는 단계(S120)는 모두 원자층 증착(Atomic Layer Deposition; ALD)에 의하여 수행될 수 있다.
구속 물질층을 형성하는 단계(S110)가 원자적 증착에 의하여 수행되는 경우, 전이금속 전구체의 공급단계(S111)의 수행 시간은 칼코겐 전구체의 공급단계(S113)의 수행 시간보다 짧을 수 있다. 전이금속 전구체의 공급단계(S111)의 수행 시간은 칼코겐 전구체의 공급단계(S113)의 수행 시간에 비하여 절반 이하인 것이 바람직하며, 1/4 이하인 것이 더욱 바람직하다.
상변화 재료를 포함하는 메모리 장치는 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 권리범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 권리범위에 포함된 것으로 해석되어야 할 것이다.
100 : 메모리 소자
110 : 기판
120 : 제1전극
130 : 상변화 이종층
130a : 구속 물질층
130b : 상변화 물질층
140 : 제2전극

Claims (20)

  1. 전이금속 원소 및 칼코겐 원소를 포함하고, 팔면체(Octahedral) 결정 구조를 가지는, 금속 칼코게나이드 박막.
  2. 제1항에 있어서,
    상기 전이금속 원소는 Ti, Zr, Hf, V, Nb, Ta, Mo, W, Tc, Re, Co, Rh, Ir, Ni, Pd, Pt, Zn 또는 Sn이고,
    상기 칼코겐 원소는 S 또는 Se인, 금속 칼코게나이드 박막.
  3. 제1항에 있어서,
    상기 전이금속 원소는 Ti이고, 상기 칼코겐 원소는 S인, 금속 칼코게나이드 박막.
  4. 제1항에 있어서,
    상기 전이금속 원소 및 칼코겐 원소는 모두 면내 농도 구배를 나타내지 아니하는, 금속 칼코게나이드 박막.
  5. 제1항에 있어서,
    상기 전이금속 원소 및 상기 칼코겐 원소는 상기 금속 칼코게나이드 박막의 면을 따라 서로 수직 방향으로 농도 구배를 나타내지 아니하는, 금속 칼코게나이드 박막.
  6. 기판;
    상기 기판 상에 형성된 제1전극;
    상기 제1전극 상에 형성되며, 제1전극과 전기적으로 연결된 상변화 이종층; 및
    상기 상변화 이종층 상에 형성된 제2전극을 포함하고,
    상기 상변화 이종층은 하나 이상의 구속 물질층 및 하나 이상의 상변화 물질층을 포함하고,
    상기 구속 물질층은 제1항에 따른 금속 칼코게나이드 박막을 포함하는, 메모리 소자.
  7. 제6항에 있어서,
    구속 물질층 및 상변화 물질층은 번갈아 적층되는, 메모리 소자.
  8. 제6항에 있어서,
    상기 구속 물질층은 Ti 및 S를 포함하는, 메모리 소자.
  9. 제6항에 있어서,
    상기 상변화 이종층은 둘 이상의 구속 물질층을 포함하며,
    상기 구속 물질층의 두께는 서로 독립적으로, 1nm 내지 5nm인, 메모리 소자.
  10. 제6항에 있어서,
    상기 상변화 이종층은 둘 이상의 상변화 물질층을 포함하며,
    상기 상변화 물질층의 두께는 서로 독립적으로, 1nm 내지 20nm인, 메모리 소자.
  11. 제6항에 있어서,
    상기 상변화 이종층의 총 두께는 5nm 내지 70nm인, 메모리 소자.
  12. 제6항에 있어서,
    상기 상변화 물질층은 상변화 물질을 포함하며,
    상기 상변화 물질은 Ga, Si, Ge, Sb, Te, Bi, In, Sn 및 Se 중에서 선택된 2종 이상의 원소를 포함하는, 메모리 소자.
  13. 제12항에 있어서,
    상기 상변화 물질은 GaSb, InSb, InSe.　Sb2Te3, GeTe, GeSbTe, GaSeTe,　InSbTe, SnSb2Te4, InSbGe, AgInSbTe, (GeSn)SbTe, GeSb(SeTe), 및 Te81Ge15Sb2S2로 이루어진 군에서 선택된 하나 이상을 포함하는, 메모리 소자.
  14. 기판을 준비하는 단계;
    기판 상에 금속 칼코게나이드를 포함하는 구속 물질층을 형성하는 단계; 및
    상변화 물질을 포함하는 상변화 물질층을 형성하는 단계를 포함하고,
    상기 구속 물질층을 형성하는 단계 상변화 물질층을 형성하는 단계는 동일한 반응 챔버에서 수행되는, 상변화 이종층의 제조방법.
  15. 제14항에 있어서,
    상기 구속 물질층을 형성하는 단계 및 상변화 물질층을 형성하는 단계는 진공 조건 하에서 수행되는, 상변화 이종층의 제조방법.
  16. 제14항에 있어서,
    상기 구속 물질층을 형성하는 단계는,
    전이금속 전구체를 반응 챔버 내로 공급하는 단계;
    비활성 기체를 반응 챔버 내로 공급하여 배기하는 단계;
    칼코겐 전구체를 반응 챔버 내로 공급하는 단계; 및
    비활성 기체를 반응 챔버 내로 공급하여 배기하는 단계를 포함하는, 상변화 이종층의 제조방법.
  17. 제16항에 있어서,
    상기 전이금속 전구체는 Ti, Zr, Hf, V, Nb, Ta, Mo, W, Tc, Re, Co, Rh, Ir, Ni, Pd, Pt, Zn 및 Sn으로 이루어진 군으로부터 선택된 적어도 하나의 원소를 포함하는, 상변화 이종층의 제조방법.
  18. 제16항에 있어서,
    상기 전이금속 전구체는 Ti 전구체인, 상변화 이종층의 제조방법.
  19. 제16항에 있어서,
    상기 칼코겐 전구체는 S 또는 Se을 포함하는, 상변화 이종층의 제조방법.
  20. 제16항에 있어서,
    상기 칼코겐 전구체는 황(sulfur), 황화수소(H2S), 디에틸설파이드(diethyl sulfide), 디메틸디설파이드(dimethyl disulfide), 에틸메틸설파이드(Ethyl methyl sulfide), (Et3Si)2S, 소자레늄 기체(selenium vapor), 소자레늄화수소(H2Se), 디에틸소자레나이드(diethyl selenide), 디메틸디소자레나이드(dimethyl diselenide), 에틸메틸소자레나이드(ethyl methyl selenide), (Et3Si)2Se로 이루어진 군으로부터 선택된 적어도 하나를 포함하는, 상변화 이종층의 제조방법.
KR1020220099432A 2022-08-09 2022-08-09 금속 칼코게나이드 박막, 이를 포함하는 메모리 소자 및 상변화 이종층의 제조방법 KR20240021005A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220099432A KR20240021005A (ko) 2022-08-09 2022-08-09 금속 칼코게나이드 박막, 이를 포함하는 메모리 소자 및 상변화 이종층의 제조방법
US18/348,846 US20240057347A1 (en) 2022-08-09 2023-07-07 Metal chalcogenide film, memory element including same, and method for manufacturing phase-change heterolayer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220099432A KR20240021005A (ko) 2022-08-09 2022-08-09 금속 칼코게나이드 박막, 이를 포함하는 메모리 소자 및 상변화 이종층의 제조방법

Publications (1)

Publication Number Publication Date
KR20240021005A true KR20240021005A (ko) 2024-02-16

Family

ID=89845938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220099432A KR20240021005A (ko) 2022-08-09 2022-08-09 금속 칼코게나이드 박막, 이를 포함하는 메모리 소자 및 상변화 이종층의 제조방법

Country Status (2)

Country Link
US (1) US20240057347A1 (ko)
KR (1) KR20240021005A (ko)

Also Published As

Publication number Publication date
US20240057347A1 (en) 2024-02-15

Similar Documents

Publication Publication Date Title
US20060172083A1 (en) Method of fabricating a thin film
CN112652643B (zh) 存储器件
EP1667244B1 (en) Method of fabricating phase change memory device having phase change material layer containing phase change nano particles
US20080286446A1 (en) Seed-Assisted MOCVD Growth of Threshold Switching and Phase-Change Materials
KR20180133771A (ko) 역 상 변화 특성을 갖는 상 변화 메모리 소자 및 이를 이용하여 고집적 3차원 아키텍처를 갖는 상 변화 메모리
WO2009134329A2 (en) Vapor phase methods for forming electrodes in phase change memory devices
TWI757460B (zh) 記憶體胞切換裝置
WO2007067604A2 (en) Method of making undoped, alloyed and doped chalcogenide films by mocvd processes
US11456414B2 (en) Variable resistance memory device and method of manufacturing the same
US20140034892A1 (en) Phase change material gradient structures and methods
US8344347B2 (en) Multi-layer electrode structure
JP2008004935A (ja) 薄膜の製造方法およびこれを用いた相変化メモリ素子の製造方法
KR20180008993A (ko) 반도체 메모리 장치
WO2019231460A1 (en) Phase change memory structures and devices
WO2020263360A1 (en) Multi-level phase change memory cells and method of making the same
US20200365801A1 (en) Switching element, variable resistance memory device, and method of amnufacturing the switching element
CN108630809B (zh) 形成层的方法及使用该层制造可变电阻存储器件的方法
US8610098B2 (en) Phase change memory bridge cell with diode isolation device
CN101473417B (zh) 沉积用于相变存储器的硫族化物膜的方法
KR100687757B1 (ko) 멀티비트 상변화 메모리 및 이를 이용한 동작방법
US8737121B2 (en) Drift-insensitive or invariant material for phase change memory
US8049202B2 (en) Phase change memory device having phase change material layer containing phase change nano particles
KR20240021005A (ko) 금속 칼코게나이드 박막, 이를 포함하는 메모리 소자 및 상변화 이종층의 제조방법
CN111009544B (zh) 包括数据存储图案的半导体器件
KR101935348B1 (ko) 다층 상변화 물질막 및 이의 제조 방법, 이를 포함하는 상변화 메모리 소자